KR20210066593A - Method for forming pattern of two-dimensional material using masking block, method for manufacturing capacitor using the same and capacitor including two-dimensional material - Google Patents

Method for forming pattern of two-dimensional material using masking block, method for manufacturing capacitor using the same and capacitor including two-dimensional material Download PDF

Info

Publication number
KR20210066593A
KR20210066593A KR1020190156025A KR20190156025A KR20210066593A KR 20210066593 A KR20210066593 A KR 20210066593A KR 1020190156025 A KR1020190156025 A KR 1020190156025A KR 20190156025 A KR20190156025 A KR 20190156025A KR 20210066593 A KR20210066593 A KR 20210066593A
Authority
KR
South Korea
Prior art keywords
masking block
growth substrate
pattern
thin film
graphene
Prior art date
Application number
KR1020190156025A
Other languages
Korean (ko)
Other versions
KR102274207B1 (en
Inventor
박재현
이동준
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020190156025A priority Critical patent/KR102274207B1/en
Publication of KR20210066593A publication Critical patent/KR20210066593A/en
Application granted granted Critical
Publication of KR102274207B1 publication Critical patent/KR102274207B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10325—Boron nitride [BN], e.g. cubic, hexagonal, nanotube

Abstract

A disclosed pattern forming method includes the steps of: providing liquid hydrocarbon between a masking block and a growth substrate including a growth layer made of a two-dimensional material; bonding the growth substrate and the masking block by heating the growth substrate and the masking block in physical contact; synthesizing a pattern of a two-dimensional material by providing a source material on the growth substrate; and separating the masking block from the growth substrate. It is possible to provide a method for forming a pattern of a two-dimensional material using a masking block with improved reliability.

Description

마스킹 블록을 이용한 이차원 소재의 패턴 형성 방법, 이를 이용한 커패시터의 제조 방법 및 이차원 소재로 구성된 커패시터{METHOD FOR FORMING PATTERN OF TWO-DIMENSIONAL MATERIAL USING MASKING BLOCK, METHOD FOR MANUFACTURING CAPACITOR USING THE SAME AND CAPACITOR INCLUDING TWO-DIMENSIONAL MATERIAL}A method of forming a pattern of a two-dimensional material using a masking block, a method of manufacturing a capacitor using the same, and a capacitor composed of a two-dimensional material MATERIAL}

본 발명은 패턴 형성 방법에 관한 것으로, 보다 자세하게는, 마스킹 블록을 이용한 이차원 소재의 패턴 형성 방법, 이를 이용한 커패시터의 제조 방법 및 이차원 소재로 구성된 커패시터에 관한 것이다.The present invention relates to a pattern forming method, and more particularly, to a pattern forming method of a two-dimensional material using a masking block, a method of manufacturing a capacitor using the same, and a capacitor composed of a two-dimensional material.

그래핀은, 높은 캐리어 이동성과 광학 비선형성을 갖는 2차원 재료로서, 전자 소자, 전광 소자 등의 활용에 적합하여, 이에 대한 연구가 활발하게 이루어지고 있다.Graphene, as a two-dimensional material having high carrier mobility and optical nonlinearity, is suitable for use in electronic devices, electro-optical devices, and the like, and studies on it are actively conducted.

그래핀의 고유 성능(intrinsic performance)의 발현을 가능하게 위해서는 결함이 억제된 고품질의 그래핀 박막을 형성하는 것이 중요한 과제이다. 또한, 그래핀을 전광 소자와 같은 광학적 용도로 이용하기 위해서는, 그래핀의 결함을 극도로 억제하거나 정교하게 조절될 필요가 있다. 그러나, 현재 알려진 그래핀의 패터닝 방법(식각, 전사)을 이용할 경우, 패터닝 과정에서 그래핀이 오염되기 쉬우며, 공정 효율이 낮다.In order to enable the expression of the intrinsic performance of graphene, it is an important task to form a high-quality graphene thin film with suppressed defects. In addition, in order to use graphene for optical applications such as electro-optical devices, it is necessary to extremely suppress or precisely control the defects of graphene. However, when the currently known graphene patterning method (etching, transfer) is used, the graphene is easily contaminated during the patterning process, and the process efficiency is low.

이러한 문제점을 개선하기 위하여, 동 출원인은 대한민국특허출원 제2018-0138211호 및 2018-0134962호를 통해 촉매 블록을 이용한 이차원 소재의 직접합성 방법을 제안하였다.In order to improve this problem, the applicant has proposed a direct synthesis method of a two-dimensional material using a catalyst block through Korean Patent Application Nos. 2018-0138211 and 2018-0134962.

1. 대한민국특허출원 2018-0138211호1. Korean Patent Application No. 2018-0138211 2. 대한민국특허출원 2018-0134962호2. Korea Patent Application No. 2018-0134962

1. J. Park, et al. "Growth, quantitative growth analysis, and applications of graphene on gamma-Al2O3 catalysts" Sci. Rep. 2015, 5, 11839.1. J. Park, et al. "Growth, quantitative growth analysis, and applications of graphene on gamma-Al2O3 catalysts" Sci. Rep. 2015, 5, 11839. 2. J. Park, et al. "Hand-manageable graphene sticker for ultrafast mode-locked fiber lasers" Opt. Exp. 2015, 23, 7940.2. J. Park, et al. "Hand-manageable graphene sticker for ultrafast mode-locked fiber lasers" Opt. Exp. 2015, 23, 7940.

본 발명의 기술적 과제는, 신뢰성이 개선된 마스킹 블록을 이용한 이차원 소재의 패턴 형성 방법을 제공하는 것이다.An object of the present invention is to provide a method for forming a pattern of a two-dimensional material using a masking block having improved reliability.

본 발명의 다른 기술적 과제는, 상기 이차원 소재의 패턴 형성 방법을 이용한 커패시터의 제조 방법 및 이에 의해 제조된 커패시터를 제공하는 것이다.Another technical object of the present invention is to provide a method for manufacturing a capacitor using the method for forming a pattern of a two-dimensional material, and a capacitor manufactured by the method.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 패턴 형성 방법은, 이차원 소재로 이루어진 성장층을 포함하는 성장 기판과 마스킹 블록 사이에 액상 하이드로 카본을 제공하는 단계, 상기 성장 기판과 상기 마스킹 블록을 물리적으로 접촉한 상태에서 가열하여 상기 성장 기판과 상기 마스킹 블록을 본딩하는 단계, 상기 성장 기판 상에 소스 물질을 제공하여 이차원 소재의 패턴을 합성하는 단계; 및 상기 성장 기판으로부터 상기 마스킹 블록을 분리하는 단계를 포함한다.A pattern forming method according to an embodiment for realizing the object of the present invention includes the steps of providing liquid hydrocarbon between a masking block and a growth substrate including a growth layer made of a two-dimensional material, the growth substrate and the masking block bonding the growth substrate and the masking block by heating in a physically contacting state, synthesizing a pattern of a two-dimensional material by providing a source material on the growth substrate; and separating the masking block from the growth substrate.

일 실시예에 따르면, 상기 성장 기판과 상기 마스킹 블록을 본딩하는 단계에서, 상기 성장 기판과 상기 마스킹 블록 사이의 계면 영역에는 미세 그래핀이 형성된다.According to an embodiment, in the bonding of the growth substrate and the masking block, fine graphene is formed in an interface region between the growth substrate and the masking block.

일 실시예에 따르면, 상기 이차원 소재의 패턴은 그래핀을 포함하며, 상기 패턴은 상기 마스킹 블록과 상기 성장 기판의 사이의 계면 영역에 선택적으로 형성된다.According to an embodiment, the pattern of the two-dimensional material includes graphene, and the pattern is selectively formed in an interface region between the masking block and the growth substrate.

일 실시예에 따르면, 상기 그래핀의 합성은, 탄소 소스와 산소 함유 물질을 포함하는 분위기에서 수행된다.According to an embodiment, the synthesis of graphene is performed in an atmosphere including a carbon source and an oxygen-containing material.

일 실시예에 따르면, 상기 이차원 소재의 패턴은 h-BN 또는 전이금속 디칼코게나이드를 포함하며, 상기 마스킹 블록이 접착되지 않은 상기 성장 기판의 노출된 표면 상에 선택적으로 형성된다.According to an embodiment, the pattern of the two-dimensional material includes h-BN or a transition metal dichalcogenide, and is selectively formed on the exposed surface of the growth substrate to which the masking block is not adhered.

일 실시예에 따르면, 상기 성장층은, 그래핀, h-BN 및 전이금속 디칼코게나이드로 이루어진 그룹에서 선택된 적어도 하나를 포함한다.According to an embodiment, the growth layer includes at least one selected from the group consisting of graphene, h-BN, and a transition metal dichalcogenide.

일 실시예에 따르면, 상기 마스킹 블록은, 상기 성장층과 대향하는 감마 알루미나 박막을 포함한다.According to an embodiment, the masking block includes a gamma alumina thin film facing the growth layer.

일 실시예에 따르면, 상기 감마 알루미나 박막의 평균표면조도(Rq, Root mean square roughness)는 1nm 이하이고, 두께는 50nm 이하이다.According to one embodiment, the average surface roughness (Rq, root mean square roughness) of the gamma alumina thin film is 1 nm or less, and the thickness is 50 nm or less.

일 실시예에 따르면, 상기 액상 하이드로 카본은, 알콜류, 케톤류, 방향족 화합물 및 지환족 화합물로 이루어진 그룹에서 선택된 적어도 하나를 포함한다.According to an embodiment, the liquid hydrocarbon includes at least one selected from the group consisting of alcohols, ketones, aromatic compounds, and alicyclic compounds.

일 실시예에 따르면, 상기 이차원 소재의 패턴의 합성은 화학기상증착(CVD)에 의해 수행된다.According to an embodiment, the synthesis of the pattern of the two-dimensional material is performed by chemical vapor deposition (CVD).

본 발명의 일 실시예에 따른 커패시터의 제조 방법은, 이차원 소재로 이루어진 성장층을 포함하는 성장 기판과 제1 마스킹 블록 사이에 액상 하이드로 카본을 제공하는 단계, 상기 성장 기판과 상기 제1 마스킹 블록을 물리적으로 접촉한 상태에서 가열하여 상기 성장 기판과 상기 제1 마스킹 블록을 본딩하는 단계, 탄소 소스와 산소 함유 물질을 포함하는 분위기에서 화학기상증착을 수행하여, 상기 제1 마스킹 블록과 상기 성장 기판의 사이의 계면 영역에 선택적으로 제1 그래핀 박막 패턴을 형성하는 단계, 상기 제1 마스킹 블록과 상기 성장 기판을 분리하는 단계, 상기 성장 기판과 제2 마스킹 블록을 본딩하는 단계, 상기 제1 그래핀 박막 패턴과 상기 성장 기판의 노출된 표면 위에 선택적으로 h-BN 박막 패턴을 형성하는 단계, 상기 성장 기판과 상기 제2 마스킹 블록을 분리하는 단계, 상기 h-BN 박막 패턴과 제3 마스킹 블록을 본딩하는 단계, 상기 제3 마스킹 블록과 상기 h-BN 박막 패턴 사이의 계면 영역에 선택적으로 제2 그래핀 박막 패턴을 형성하는 단계 및 상기 성장 기판과 상기 제3 마스킹 블록을 분리하는 단계를 포함한다.A method of manufacturing a capacitor according to an embodiment of the present invention includes providing liquid hydrocarbon between a growth substrate including a growth layer made of a two-dimensional material and a first masking block, the growth substrate and the first masking block Bonding the growth substrate and the first masking block by heating in a state of physical contact, performing chemical vapor deposition in an atmosphere containing a carbon source and an oxygen-containing material, so that the first masking block and the growth substrate selectively forming a first graphene thin film pattern in an interface region therebetween, separating the first masking block and the growth substrate, bonding the growth substrate and the second masking block, the first graphene selectively forming an h-BN thin film pattern on the thin film pattern and the exposed surface of the growth substrate, separating the growth substrate and the second masking block, bonding the h-BN thin film pattern and a third masking block and selectively forming a second graphene thin film pattern in an interface region between the third masking block and the h-BN thin film pattern, and separating the growth substrate and the third masking block.

본 발명에 따르면, 이차원 소재의 직접 패턴 성장에 있어서, 성장 기판의 성장층으로서, 표면 댕글링 본드를 갖지 않는 이차원 소재를 사용한다. 따라서, 마스킹 블록과의 화학적 결합을 방지하여 디본딩 공정을 용이하게 수행할 수 있다.According to the present invention, in the direct pattern growth of a two-dimensional material, a two-dimensional material having no surface dangling bond is used as the growth layer of the growth substrate. Therefore, the debonding process can be easily performed by preventing chemical bonding with the masking block.

또한, 마스킹 블록과 상기 성장 기판 사이에 액상 하이드로 카본을 제공하고, 계면 영역에서 미세 그래핀을 형성함으로써, 마스킹 블록과 상장 기판의 점착력을 증가시킬 수 있다. 따라서, 이차원 소재의 패턴 직성장 과정에서, 마스킹 블록의 슬립을 방지할 수 있다.In addition, by providing liquid hydrocarbon between the masking block and the growth substrate and forming fine graphene in the interfacial region, it is possible to increase the adhesive force between the masking block and the listed substrate. Accordingly, it is possible to prevent the masking block from slipping during the pattern growth process of the two-dimensional material.

따라서, 이차원 소재의 직성장 패턴 및 이를 이용한 다양한 소자의 제조에 있어서 신뢰성을 크게 개선할 수 있다.Accordingly, reliability in the production of a direct growth pattern of a two-dimensional material and various devices using the same can be greatly improved.

도 1 내지 도 12 및 도 17은 본 발명의 일 실시예에 따른 이차원 소재의 패턴 형성 방법 및 커패시터의 제조 방법을 설명하기 위한 단면도들이다.
도 13 내지 도 15는 본 발명의 일 실시예에 따른 전광 모듈레이터의 제조 방법을 설명하기 위한 단면도들이다.
도 16은 본 발명의 일 실시예에 따라 제조된 전광 모듈레이터를 도시한 평면도이다.
도 18은 실시예 1에 따라 h-BN 박막 위에 성장된 그래핀 박막 패턴의 광학 현미경 이미지 및 AFM 이미지이다.
도 19는 본 발명의 실시예 2에 따라 제조된 커패시터 어레이의 사시도 및 평면도이다.
도 20은 실시예 2에 따라 제조된 커패시터 어레이의 일부의 SEM 사진 및 EDS 분석 결과이다.1 to 12 and 17 are cross-sectional views illustrating a method of forming a pattern of a two-dimensional material and a method of manufacturing a capacitor according to an embodiment of the present invention.
13 to 15 are cross-sectional views for explaining a method of manufacturing an all-optical modulator according to an embodiment of the present invention.
16 is a plan view illustrating an electro-optical modulator manufactured according to an embodiment of the present invention.
18 is an optical microscope image and AFM image of the graphene thin film pattern grown on the h-BN thin film according to Example 1.
19 is a perspective view and a plan view of a capacitor array manufactured according to Embodiment 2 of the present invention.
20 is an SEM photograph and an EDS analysis result of a part of the capacitor array manufactured according to Example 2. FIG.

본 출원에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.In the present application, terms such as first and second may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as "comprise" or "have" are intended to designate that a feature, number, step, operation, component, part, or a combination thereof described in the specification exists, but one or more other features It is to be understood that it does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

도 1 내지 도 12 및 도 17은 본 발명의 일 실시예에 따른 이차원 소재의 패턴 형성 방법 및 커패시터의 제조 방법을 설명하기 위한 단면도들이다. 도 13 내지 도 15는 본 발명의 일 실시예에 따른 전광 모듈레이터의 제조 방법을 설명하기 위한 단면도들이다. 도 16은 본 발명의 일 실시예에 따라 제조된 전광 모듈레이터를 도시한 평면도이다.1 to 12 and 17 are cross-sectional views illustrating a method of forming a pattern of a two-dimensional material and a method of manufacturing a capacitor according to an embodiment of the present invention. 13 to 15 are cross-sectional views for explaining a method of manufacturing an all-optical modulator according to an embodiment of the present invention. 16 is a plan view illustrating an electro-optical modulator manufactured according to an embodiment of the present invention.

도 1을 참조하면, 성장 기판(200)과 제1 마스킹 블록(100) 사이에 액상의 하이드로 카본(300)을 제공한다.Referring to FIG. 1 , a liquid hydrocarbon 300 is provided between the growth substrate 200 and the first masking block 100 .

일 실시예에 따르면, 상기 제1 마스킹 블록(100)은 마스킹 베이스 기판(10)과 상기 마스킹 베이스 기판(10)의 적어도 일면에 배치되는 감마 알루미나(γ-Al2O3) 박막(22)을 포함한다.According to an embodiment, the first masking block 100 includes a masking base substrate 10 and a gamma alumina (γ-Al2O3) thin film 22 disposed on at least one surface of the masking base substrate 10 .

예를 들어, 상기 마스킹 베이스 기판(10)은, 실리콘, 실리콘 산화물, 유리 또는 이들의 조합을 포함할 수 있다. 일 실시예에 따르면, 상기 마스킹 베이스 기판(10)은 상부 방향으로 돌출되는 돌출부를 가질 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 마스킹 베이스 기판(10)은 플레이트 형상, 다면체 형상을 갖거나 부분적으로 개구부를 갖는 형상을 가질 수도 있다.For example, the masking base substrate 10 may include silicon, silicon oxide, glass, or a combination thereof. According to an embodiment, the masking base substrate 10 may have a protrusion protruding upward. However, embodiments of the present invention are not limited thereto, and the masking base substrate 10 may have a plate shape, a polyhedral shape, or a shape having partially openings.

예를 들어, 상기 감마 알루미나 박막(22)은 비정질 알루미나 박막으로부터 형성될 수 있다.For example, the gamma alumina thin film 22 may be formed from an amorphous alumina thin film.

예를 들어, 원자층 증착(ALD) 등과 같은 증착 공정을 통해, 비정질 알루미나 박막을 형성하고, 열처리를 통해 결정성을 갖는 감마 알루미나 박막(22)가 형성될 수 있다. For example, an amorphous alumina thin film may be formed through a deposition process such as atomic layer deposition (ALD), and a gamma alumina thin film 22 having crystallinity may be formed through heat treatment.

예를 들어, 상기 비정질 알루미나 박막을 형성하기 위하여, 알루미늄 전구체와 산소 전구체가 제공될 수 있다. 예를 들어, 상기 알루미늄 전구체는 트리메틸알루미늄 ((CH3)3Al, trimethyl aluminium, TMA), 알루미늄 이소프록사이드 ([Al(OC3H7)3], aluminum isoproxide, IPA), 메틸피롤리딘트리메틸알루미늄 (methyl-pyrolidine-tri-methyl aluminum, MPTMA), 에틸피리딘트리에틸알루미늄 (ethyl-pyridinetriethyl-aluminum, EPPTEA) 에틸피리딘디메틸알루미늄하이드리지 (ethyl-pyridine-dimethyl-aluminumhydridge, EPPDMAH), 알란 (AlCH3) 또는 이들의 조합을 포함할 수 있다. 상기 산소 전구체는, O3, H2O 또는 이들의 조합을 포함할 수 있다.For example, in order to form the amorphous alumina thin film, an aluminum precursor and an oxygen precursor may be provided. For example, the aluminum precursor is trimethylaluminum ((CH3)3Al, trimethyl aluminum, TMA), aluminum isoprooxide ([Al(OC3H7)3], aluminum isoproxide, IPA), methylpyrrolidinetrimethylaluminum (methyl- pyrolidine-tri-methyl aluminum (MPTMA), ethyl-pyridinetriethyl-aluminum (EPPTEA), ethyl-pyridine-dimethyl-aluminumhydridge (EPPDMAH), allan (AlCH3), or a combination thereof may include. The oxygen precursor may include O3, H2O, or a combination thereof.

상기 감마 알루미나 박막(22)은, 단결정성 또는 다결정성을 가질 수 있다.The gamma alumina thin film 22 may have monocrystalline or polycrystalline properties.

상기 감마 알루미나 박막(22)는 표면에 결함 스피넬(defect spinel) 구조를 갖는다. 상기 결함 스피넬 구조는 AlIII (tri-coordination) 사이트를 갖는다. 상기 AlIII 사이트는 안정화되어 있지 않아, 보라진, 메탄 등과 같은 소스 물질이 상기 감마 알루미나 박막(22)의 표면에 흡착될 때, 탈수소화(dehydrogenation)의 활성화 배리어를 낮춤으로써 촉매로 작용할 수 있다. 따라서, 이차 소재의 저온 성장을 가능하게 할 수 있다.The gamma alumina thin film 22 has a defect spinel structure on its surface. The defect spinel structure has Al III (tri-coordination) sites. Since the Al III site is not stabilized, when a source material such as borazine or methane is adsorbed on the surface of the gamma alumina thin film 22, it may act as a catalyst by lowering the activation barrier of dehydrogenation. Therefore, it is possible to enable low-temperature growth of the secondary material.

상기 감마 알루미나 박막(22)의 표면(상면)에서는, (110)면이 우세(predominant)하며, 예를 들어, 상면에서 (110)면이 50% 초과일 수 있으며, 구체적으로, (110)면 및 (111)면의 합이 99% 이상일 수 있다.On the surface (upper surface) of the gamma alumina thin film 22, the (110) surface is predominant, for example, the (110) surface may be more than 50% of the upper surface, specifically, the (110) surface And the sum of the (111) planes may be 99% or more.

예를 들어, 상기 감마 알루미나 박막(22)의 평균표면조도(Rq, Root mean square roughness)는 1nm 이하일 수 있고, 바람직하게 0.5nm 이하일 수 있다. 상기 감마 알루미나 박막(22)의 표면조도가 과도하게 증가할 경우, 이차원 소재의 합성 과정에서, 상기 제1 마스킹 블록(100)의 슬립이 발생함으로써, 패턴의 신뢰성과 해상도가 저하될 수 있다. 상기 감마 알루미나 박막(22)의 조도를 감소시키기 위하여, 상기 비정질 알루미나 박막을 형성하기 전에 상기 마스킹 베이스 기판(10)을 열처리하는 것이 바람직할 수 있다.For example, a root mean square roughness (Rq) of the gamma alumina thin film 22 may be 1 nm or less, preferably 0.5 nm or less. When the surface roughness of the gamma alumina thin film 22 is excessively increased, slip occurs in the first masking block 100 during the synthesis of the two-dimensional material, thereby reducing the reliability and resolution of the pattern. In order to reduce the roughness of the gamma alumina thin film 22 , it may be preferable to heat-treat the masking base substrate 10 before forming the amorphous alumina thin film.

예를 들어, 상기 감마 알루미나 박막(22)의 두께는, 100nm 이하일 수 있으며, 바람직하게 5nm 내지 50nm일 수 있다. 상기 감마 알루미나 박막(22)의 두께가 과도하게 증가할 경우, 감마 알루미나 박막(22)의 촉매 특성 또는 열적 안정성이 저하될 수 있다. 상기 감마 알루미나 박막(22)의 두께가 과소할 경우, 증착 시스템의 리키지 등에 의해 마스킹 베이스 기판이 부푸는 현상(실리콘의 산화)이 발생할 수 있으며, 이는 웨이퍼 본딩의 결합력을 저하시킬 수 있다.For example, the thickness of the gamma alumina thin film 22 may be 100 nm or less, preferably 5 nm to 50 nm. When the thickness of the gamma alumina thin film 22 is excessively increased, catalytic properties or thermal stability of the gamma alumina thin film 22 may be deteriorated. When the thickness of the gamma alumina thin film 22 is too small, a phenomenon in which the masking base substrate swells (oxidation of silicon) may occur due to leakage of the deposition system, etc., which may reduce bonding strength of wafer bonding.

예를 들어, 상기 열처리를 이용한 결정화 단계는 500 ℃ 내지 1,450 ℃의 온도의 범위에서 1 분 이상 수행될 수 있다.For example, the crystallization step using the heat treatment may be performed at a temperature of 500 °C to 1,450 °C for 1 minute or more.

상기 열처리를 이용한 결정화 단계는 생략될 수도 있다. 예를 들어, CVD 또는 ALD의 증착 온도를 조절하거나, 분자빔에피탁시(MBE)를 통해, 별도의 열처리 없이 감마 알루미나 상으로 형성될 수도 있다.The crystallization step using the heat treatment may be omitted. For example, by controlling the deposition temperature of CVD or ALD, or through molecular beam epitaxy (MBE), the gamma alumina phase may be formed without a separate heat treatment.

일 실시에 따르면, 마스킹 블록은 감마 알루미나 박막(22)을 포함하나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 마스킹 블록의 접촉면은 실리콘 산화물 또는 다른 금속 산화물을 포함할 수도 있다. According to one embodiment , the masking block includes the gamma alumina thin film 22, but embodiments of the present invention are not limited thereto. For example, the contact surface of the masking block may include silicon oxide or other metal oxide.

상기 성장 기판(200)은, 이차원 소재를 포함한다. 예를 들어, 상기 성장 기판(200)은 이차원 소재를 포함하는 성장층(210)과 성장 베이스 기판(220)을 포함할 수 있다. The growth substrate 200 includes a two-dimensional material. For example, the growth substrate 200 may include a growth layer 210 including a two-dimensional material and a growth base substrate 220 .

예를 들어, 상기 성장 베이스 기판(220)은, 실리콘, 실리콘 산화물, 유리, 금속, 금속 산화물 또는 이들의 조합을 포함할 수 있다. For example, the growth base substrate 220 may include silicon, silicon oxide, glass, metal, metal oxide, or a combination thereof.

예를 들어, 상기 성장층(210)은, 그래핀, 헥사고날 보론 니트라이드(h-BN), 전이금속 디칼코게나이드 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 전이금속 디칼코게나이드는, 몰리브덴 설파이드, 몰리브덴 셀레나이드, 텅스텐 설파이드, 텅스텐 셀레나이드, 티타늄 셀레나이드 등을 포함할 수 있다. 이하에서, 상기 성장층(210)은 h-BN을 포함하는 실시예가 설명된다.For example, the growth layer 210 may include graphene, hexagonal boron nitride (h-BN), transition metal dichalcogenide, or a combination thereof. For example, the transition metal dichalcogenide may include molybdenum sulfide, molybdenum selenide, tungsten sulfide, tungsten selenide, titanium selenide, and the like. Hereinafter, an embodiment in which the growth layer 210 includes h-BN will be described.

일 실시예에 따르면, 상기 액상 하이드로 카본(300)은 상기 성장 기판(200)의 상기 성장층(210) 상에 제공될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 액상 하이드로 카본(300)은 상기 제1 마스킹 블록(100)의 감마 알루미나 박막(22) 상에 제공될 수도 있다.According to an embodiment, the liquid hydrocarbon 300 may be provided on the growth layer 210 of the growth substrate 200 . However, embodiments of the present invention are not limited thereto, and the liquid hydrocarbon 300 may be provided on the gamma alumina thin film 22 of the first masking block 100 .

일 실시예에 따르면, 상기 액상 하이드로 카본(300)은, 에탄올을 포함할 수 있다. 그러나 본 발명의 실시예들은 이에 한정되지 않으며, 상기 액상 하이드로 카본(300)은 유기 용매로 사용 가능한 하이드로 카본을 다양하게 포함할 수 있다. 예를 들어, 상기 액상 하이드로 카본(300)은, 메탄올, 부탄올, 이소프로필알콜과 같은 알콜류, 메틸에틸케톤 등과 같은 케톤류, 톨루엔, 자일렌 등과 같은 방향족 화합물, 사이클로헥산 등과 같은 지환족 화합물 등을 포함할 수 있다. According to one embodiment, the liquid hydrocarbon 300 may include ethanol. However, embodiments of the present invention are not limited thereto, and the liquid hydrocarbon 300 may include various hydrocarbons that can be used as an organic solvent. For example, the liquid hydrocarbon 300 includes alcohols such as methanol, butanol, and isopropyl alcohol, ketones such as methyl ethyl ketone, aromatic compounds such as toluene and xylene, and cycloaliphatic compounds such as cyclohexane. can do.

도 2를 참조하면, 상기 제1 마스킹 블록(100)을 상기 성장 기판(200)에 가압한다. 이에 따라, 상기 제1 마스킹 블록(100)의 감마 알루미나 박막과 상기 성장 기판(200)의 성장층(210)이 물리적으로 접촉할 수 있다. 상기 액상 하이드로 카본(300)의 일부는 상기 제1 마스킹 블록(100)과 상기 성장 기판(200)의 계면 영역에 잔류할 수 있으며, 나머지는 상기 계면 영역 밖으로 이동할 수 있다.Referring to FIG. 2 , the first masking block 100 is pressed against the growth substrate 200 . Accordingly, the gamma alumina thin film of the first masking block 100 and the growth layer 210 of the growth substrate 200 may be in physical contact. A portion of the liquid hydrocarbon 300 may remain in the interface region between the first masking block 100 and the growth substrate 200 , and the remainder may move out of the interface region.

도 4는 도 3의 A 영역을 확대 도시한 단면도이다. 도 3 및 도 4를 참조하면, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200)을 가열하여, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200)을 본딩한다. 본 출원에서, 마스킹 블록과 성장 기판의 본딩은 실질적으로 점착력에 의한 물리적 본딩을 의미할 수 있다.FIG. 4 is an enlarged cross-sectional view of area A of FIG. 3 . 3 and 4 , the first masking block 100 and the growth substrate 200 are heated to bond the first masking block 100 and the growth substrate 200 . In the present application, the bonding of the masking block and the growth substrate may refer to physical bonding by substantially adhesive force.

상기 가열에 의해 상기 계면 영역 밖의 액상 하이드로 카본(300)은 휘발되어 제거될 수 있다. By the heating, the liquid hydrocarbon 300 outside the interface region may be volatilized and removed.

상기 계면 영역에 잔류한 액상 하이드로 카본(300)은 탄소 소스의 역할을 할 수 있다. 상기 탄소 소스는 열 또는 촉매에 의해 탈수소화되어 소스 원자(탄소 원자)를 생성할 수 있다. 상기 제1 마스킹 블록(100)의 감마 알루미나 박막(22)은 상기 탄소 소스의 탈수소화를 촉진하는 촉매로 작용할 수 있다. 따라서, 상기 계면 영역의 액상 하이드로 카본(300)은 그래핀화 되어 미세 그래핀(310)을 형성한다. 예를 들어, 상기 감마 알루미나 박막(22)과 상기 성장층(210)의 표면은 미세한 돌출부를 가질 수 있으며, 상기 미세 그래핀(310)은 미세 돌출부들 사이에 형성될 수 있다. 상기 미세 그래핀(310)은 점 점착제(point adhesive) 역할을 함으로써, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200)의 점착력을 증가시킬 수 있다.The liquid hydrocarbon 300 remaining in the interface region may serve as a carbon source. The carbon source may be dehydrogenated by heat or catalyst to generate source atoms (carbon atoms). The gamma alumina thin film 22 of the first masking block 100 may act as a catalyst for accelerating dehydrogenation of the carbon source. Accordingly, the liquid hydrocarbon 300 in the interfacial region is graphene to form fine graphene 310 . For example, the surfaces of the gamma alumina thin film 22 and the growth layer 210 may have fine protrusions, and the fine graphene 310 may be formed between the fine protrusions. The fine graphene 310 may serve as a point adhesive to increase adhesion between the first masking block 100 and the growth substrate 200 .

또한, 상기 성장층(210)은 이차원 소재를 포함한다. 따라서, 상기 미세 그래핀(310)은 상기 성장층(210)과 화학적 결합을 형성하지 않는다. 따라서, 이후의 공정에서, 패턴의 손상이나 전사 없이 상기 제1 마스킹 블록(100)은 상기 성장 기판(200)으로부터 분리될 수 있다.In addition, the growth layer 210 includes a two-dimensional material. Accordingly, the fine graphene 310 does not form a chemical bond with the growth layer 210 . Accordingly, in a subsequent process, the first masking block 100 may be separated from the growth substrate 200 without damage or transfer of the pattern.

예를 들어, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200)의 본딩을 위한 미세 그래핀(310)을 형성하기 위한 열처리는 150℃ 내지 1200℃에서 수행될 수 있다. 상기 열처리는 후술할 이차원 소재의 합성을 위한 승온 과정에서 수행되거나, 상기 합성 공정과 별도로 수행될 수 있다.For example, the heat treatment for forming the fine graphene 310 for bonding the first masking block 100 and the growth substrate 200 may be performed at 150°C to 1200°C. The heat treatment may be performed during a temperature increase process for synthesizing a two-dimensional material to be described later, or may be performed separately from the synthesizing process.

도 5를 참조하면, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200)의 접촉 계면에 제1 그래핀 박막 패턴(320)을 선택적으로 형성한다.Referring to FIG. 5 , a first graphene thin film pattern 320 is selectively formed at the contact interface between the first masking block 100 and the growth substrate 200 .

예를 들어, 상기 제1 마스킹 블록(100)과 접착된 성장 기판(200)을 챔버에 배치하고, 그래핀 합성을 위한 CVD 공정을 수행할 수 있다. 상기 그래핀 합성을 위하여 메탄, 에탄 등과 같은 탄화수소가 탄소 소스로 제공될 수 있다. 일 실시예에 따르면, 메탄 기체가 탄소 소스로 사용될 수 있다. 또한, 상기 합성 공정의 공정 가스는 산소 가스, H2O 등과 같은 산소 함유 물질을 포함할 수 있다. 상기 산소 함유 물질은 합성 시스템의 리키지에 의해 제공되거나, 별도의 공정 가스로 제공될 수 있다.For example, the growth substrate 200 bonded to the first masking block 100 may be placed in a chamber, and a CVD process for graphene synthesis may be performed. For the graphene synthesis, hydrocarbons such as methane and ethane may be provided as a carbon source. According to one embodiment, methane gas may be used as the carbon source. In addition, the process gas of the synthesis process may include an oxygen-containing material such as oxygen gas, H 2 O, and the like. The oxygen-containing material may be provided by leakage of the synthesis system, or may be provided as a separate process gas.

상기 탄소 소스는 열 또는 촉매에 의해 탈수소화되어 소스 원자(탄소 원자)를 생성할 수 있다. 예를 들어, 상기 제1 그래핀 박막 패턴(320)은 150℃ 내지 1,200℃에서 형성될 수 있다. 상기 챔버 온도가 과도하게 낮은 경우, 합성 속도가 과도하게 낮아지거나 그래핀이 합성되지 않을 수 있다. The carbon source may be dehydrogenated by heat or catalyst to generate source atoms (carbon atoms). For example, the first graphene thin film pattern 320 may be formed at 150°C to 1,200°C. When the chamber temperature is excessively low, the synthesis rate may be excessively low or graphene may not be synthesized.

일 실시예에 따르면, 상기 성장 기판(200)이 감마 알루미나 박막(22)을 포함하므로, 상기 제1 그래핀 박막 패턴(320)은 상대적으로 낮은 온도, 예를 들어, 150℃ 내지 800℃에서 형성될 수 있다.According to an embodiment, since the growth substrate 200 includes the gamma alumina thin film 22 , the first graphene thin film pattern 320 is formed at a relatively low temperature, for example, 150° C. to 800° C. can be

상기 성장 기판(200)과 상기 제1 마스킹 블록(100) 사이에서 원자 또는 분자의 확산은 계면 확산(interfacial diffusion)에 따라 진행되며, 확산도는 원자 또는 분자 의 종류에 따라 크게 달라질 수 있다. 예를 들어, 상기 계면 확산에서 확산도는 다음과 같이 계산될 수 있다. Diffusion of atoms or molecules between the growth substrate 200 and the first masking block 100 proceeds according to interfacial diffusion, and the diffusion may vary greatly depending on the type of atoms or molecules. For example, the diffusivity in the interfacial diffusion can be calculated as follows.

Figure pat00001
Figure pat00001

υ0: n차 진동 주파수(n-th order vibrational frequency, 1013/s, 대부분의 경우)υ 0: n-th order vibrational frequency, 10 13 /s, in most cases

Ed: 계면 확산 배리어(interfacial diffusion barrier)E d : interfacial diffusion barrier

kB: 볼츠만 상수(Boltzmann constant = 8.62 x 10-5 eV/K)k B : Boltzmann constant = 8.62 x 10 -5 eV/K

T: 절대 온도(Absolute Temperature, K)T: Absolute Temperature (K)

이에 따르면, 탄소 원자와 산소 분자의 확산도는 최소 20,000배 차이가 난다. 따라서, 상기 계면에서 그래핀이 합성되는 과정에서 산소 분자와 같은 불순물에 의한 영향이 최소화될 수 있으며, 이에 따라, 결함이 억제된 고품질의 그래핀을 얻을 수 있다.According to this, the diffusivity of carbon atoms and oxygen molecules differs by at least 20,000 times. Therefore, in the process of synthesizing graphene at the interface, the influence of impurities such as oxygen molecules can be minimized, and thus, high-quality graphene with suppressed defects can be obtained.

또한, 상기 성장 기판(200)과 상기 제1 마스킹 블록(100)이 물리적으로 접착되지 않은 영역에서는 산소 분자 또는 산소 원자가 탄소 원자와 쉽게 반응할 수 있다. In addition, in a region where the growth substrate 200 and the first masking block 100 are not physically bonded, oxygen molecules or oxygen atoms may easily react with carbon atoms.

이에 따라, 상기 성장 기판(200)이 노출된 영역에서는 그래핀의 합성이 진행되지 않는다. 구체적으로, 상기 영역에서는 흑연화(graphitization) 반응 보다, 성장 억제제(산소 등)와의 연소 반응이 우세하게 진행된다. 결과적으로, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200)의 사이에 선택적으로 그래핀 박막이 합성되어 그래핀 패턴이 형성될 수 있다. Accordingly, the synthesis of graphene does not proceed in the region where the growth substrate 200 is exposed. Specifically, in the region, a combustion reaction with a growth inhibitor (such as oxygen) predominantly proceeds rather than a graphitization reaction. As a result, a graphene thin film may be selectively synthesized between the first masking block 100 and the growth substrate 200 to form a graphene pattern.

예를 들어, 상기 계면 외 영역에서 연소 반응이 우세하게 진행되기 위한 성장 억제제의 농도(부피비)는 탄소 소스에 대하여 1/106 이상일 수 있다. 상기 조건을 만족하기 위한 성장 억제제의 농도는, 공정 온도에 따라 달라질 수 있다. 예를 들어, 800℃ 내지 1,200℃에서 조건에서 상기 성장 억제제의 농도는 탄소 소스에 대하여 1/105 이상일 수 있다. 일 실시예에 따르면, 계면 외 영역에서 연소 반응을 촉진하기 위하여, 상기 성장 억제제의 농도는 탄소 소스에 대하여 1/104 이상일 수 있다. 상기 농도는 분자의 농도이며, 상기 성장 억제제와 상기 탄소 소스로부터 생성된 산소 원자와 탄소 원자의 농도비는 분자의 농도비와 다를 수 있다. 예를 들어, 연소 반응이 우세하기 위하여, 상기 탄소 원자에 대한 산소 원자의 농도는 1/103 이상일 수 있다. For example, the concentration (volume ratio) of the growth inhibitor for the combustion reaction to proceed predominantly in the region outside the interface may be 1/10 6 or more with respect to the carbon source. The concentration of the growth inhibitory agent for satisfying the above conditions may vary depending on the process temperature. For example, the concentration of the growth inhibitory agent at 800° C. to 1,200° C. may be 1/10 5 or more relative to the carbon source. According to an embodiment, in order to promote the combustion reaction in the region outside the interface, the concentration of the growth inhibitory agent may be 1/10 4 or more with respect to the carbon source. The concentration is a concentration of molecules, and the concentration ratio of oxygen atoms and carbon atoms generated from the growth inhibitory agent and the carbon source may be different from the concentration ratio of molecules. For example, in order for the combustion reaction to prevail, the concentration of oxygen atoms to carbon atoms may be 1/10 3 or more.

즉, 산소와 같은 성장 억제제를 포함하는 환경에서 그래핀의 합성을 수행할 경우, 상기 성장 기판(200)과 상기 제1 마스킹 블록(100)의 계면이 상기 성장 억제제에 대한 확산 배리어로 작용하여 계면 영역에서 그래핀 합성이 진행되고, 계면 외 영역에서는 그래핀의 합성이 진행되지 않거나 연소 반응이 더 빠르게 진행됨으로써, 상기 성장 기판(200)과 상기 제1 마스킹 블록(100)의 계면에 선택적으로 그래핀 박막 패턴(320)을 형성할 수 있다. That is, when the synthesis of graphene is performed in an environment containing a growth inhibitor such as oxygen, the interface between the growth substrate 200 and the first masking block 100 acts as a diffusion barrier for the growth inhibitor. In the region, graphene synthesis proceeds, and in the region outside the interface, graphene synthesis does not proceed or the combustion reaction proceeds more rapidly, thereby selectively forming graphene at the interface between the growth substrate 200 and the first masking block 100 . A fin thin film pattern 320 may be formed.

결과적으로, 그래핀 합성의 선택성을 증가시킴으로써, 별도의 패터닝 공정 없이 그래핀 박막 패턴을 얻을 수 있다. As a result, by increasing the selectivity of graphene synthesis, a graphene thin film pattern can be obtained without a separate patterning process.

또한, 전술한 것과 같이, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200) 사이에 형성된 미세 그래핀(310)에 의한 점착력이 증가함으로써, 상기 그래핀 박막 패턴을 합성하는 과정에서, 상기 제1 마스킹 블록(100)이 슬립하는 것을 방지할 수 있다.In addition, as described above, by increasing the adhesive force by the fine graphene 310 formed between the first masking block 100 and the growth substrate 200 , in the process of synthesizing the graphene thin film pattern, the It is possible to prevent the first masking block 100 from slipping.

도 6을 참조하면, 상기 제1 마스킹 블록(100)을 상기 성장 기판(200)으로부터 분리한다. 본 발명의 일 실시예에서, 상기 제1 마스킹 블록(100)과 상기 성장 기판(200) 사이에는 미세 그래핀(310)이 형성된다. 상기 미세 그래핀(310)은 상기 제1 마스킹 블록(100)의 감마 알루미나 박막(22)과 화학적 결합을 형성할 수 있으나, 이차원 소재의 성장층(210)과 화학적 결합을 형성하지 않는다. 따라서, 상기 제1 마스킹 블록(100)과 미세 그래핀(310)은 상기 성장 기판(200)으로부터 비교적 쉽게 분리될 수 있다.Referring to FIG. 6 , the first masking block 100 is separated from the growth substrate 200 . In an embodiment of the present invention, fine graphene 310 is formed between the first masking block 100 and the growth substrate 200 . The fine graphene 310 may form a chemical bond with the gamma alumina thin film 22 of the first masking block 100 , but does not form a chemical bond with the growth layer 210 of the two-dimensional material. Accordingly, the first masking block 100 and the fine graphene 310 may be relatively easily separated from the growth substrate 200 .

도 7 및 도 8을 참조하면, 상기 성장 기판(200)과 제2 마스킹 블록(110) 사이에 액상 하이드로 카본(300')을 제공한다. 다음으로, 상기 성장 기판(200) 위에 상기 제2 마스킹 블록(110)을 얹고 가압한다. 상기 제2 마스킹 블록(110)은 상기 성장 기판(200)의 일부와 접촉하고, 상기 제1 그래핀 박막 패턴(320)과는 이격될 수 있다. 예를 들어, 상기 제2 마스킹 블록(110)은 상기 성장 기판(200)과 접촉하는 돌출부를 가질 수 있다.7 and 8 , a liquid hydrocarbon 300 ′ is provided between the growth substrate 200 and the second masking block 110 . Next, the second masking block 110 is placed on the growth substrate 200 and pressed. The second masking block 110 may contact a portion of the growth substrate 200 and may be spaced apart from the first graphene thin film pattern 320 . For example, the second masking block 110 may have a protrusion in contact with the growth substrate 200 .

상기 제2 마스킹 블록(110)은 마스킹 베이스 기판(12)의 적어도 일 표면에 배치되는 감마 알루미나 박막(22)을 포함할 수 있으며, 상기 감마 알루미나 박막(22)이 상기 성장 기판(200)의 표면과 접촉하도록 배치된다. 상기 감마 알루미나 박막(22)과 상기 성장 기판(200)은 물리적으로 접착되어 계면을 형성할 수 있다.The second masking block 110 may include a gamma alumina thin film 22 disposed on at least one surface of the masking base substrate 12 , and the gamma alumina thin film 22 is formed on the surface of the growth substrate 200 . placed in contact with The gamma alumina thin film 22 and the growth substrate 200 may be physically bonded to form an interface.

일 실시예에 따르면, 상기 제2 마스킹 블록(110)은 성장 영역에 공정 가스를 제공하기 위한 개구 영역(OP)을 포함할 수 있다. 상기 개구 영역(OP)은 상기 제2 마스킹 블록(110)을 커버하는 공간과 외부 영역을 수직 방향으로 연결하거나 수평 방향으로 연결할 수 있다.According to an embodiment, the second masking block 110 may include an opening region OP for providing a process gas to the growth region. The opening area OP may connect a space covering the second masking block 110 and an external area in a vertical direction or in a horizontal direction.

도 9를 참조하면, 상기 제2 마스킹 블록(110)과 상기 성장 기판(200)을 가열하여, 상기 계면 영역에 잔류하는 액상 하이드로 카본(300')을 그래핀화함으로써, 상기 제2 마스킹 블록(110)과 상기 성장 기판(200)을 본딩한다. Referring to FIG. 9 , by heating the second masking block 110 and the growth substrate 200 to graphene the liquid hydrocarbon 300' remaining in the interface region, the second masking block 110 ) and the growth substrate 200 are bonded.

다음으로, 상기 제2 마스킹 블록(110)에 의해 커버되지 않은 영역에 패턴을 형성한다. 일 실시예에 따르면, 상기 패턴은 h-BN 박막 패턴(330)일 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 패턴은 전이금속 디칼코게나이드 등과 같은 이차원 소재를 포함할 수 있다. 예를 들어, 상기 전이금속 디칼코게나이드는, 몰리브덴 설파이드, 몰리브덴 셀레나이드, 텅스텐 설파이드, 텅스텐 셀레나이드, 티타늄 셀레나이드 등을 포함할 수 있다. 또한, 상기 패턴은 실리콘 산화물, 실리콘 질화물, 금속 산화물 등과 같은 다른 절연 물질 또는 유전 물질을 포함할 수도 있다.Next, a pattern is formed in an area not covered by the second masking block 110 . According to an embodiment, the pattern may be an h-BN thin film pattern 330 . However, embodiments of the present invention are not limited thereto. For example, the pattern may include a two-dimensional material such as a transition metal dichalcogenide. For example, the transition metal dichalcogenide may include molybdenum sulfide, molybdenum selenide, tungsten sulfide, tungsten selenide, titanium selenide, and the like. In addition, the pattern may include other insulating or dielectric materials such as silicon oxide, silicon nitride, metal oxide, and the like.

상기 h-BN 박막 패턴(330)은 제1 그래핀 박막 패턴(320)을 커버하여 절연층 또는 유전층의 역할을 할 수 있다. 예를 들어, 상기 h-BN 박막 패턴(330)은 0.3nm 이상의 두께를 가질 수 있다. 예를 들어, h-BN 박막 패턴(330)은 10nm 내지 200nm의 두께를 가질 수 있다.The h-BN thin film pattern 330 may cover the first graphene thin film pattern 320 to serve as an insulating layer or a dielectric layer. For example, the h-BN thin film pattern 330 may have a thickness of 0.3 nm or more. For example, the h-BN thin film pattern 330 may have a thickness of 10 nm to 200 nm.

예를 들어, 상기 h-BN 박막 패턴(330)을 형성하기 위한 소스로서, 보라진(N3B3H6)이 사용될 수 있다. 상기 보라진은 탈수소화되어 h-BN을 형성할 수 있다. 다른 실시예에서, 질소 소스와 보론 소스는 따로 제공될 수 있다. 예를 들어, 상기 보론 소스로서, BH3 등과 같은 보레인(borane)이 사용될 수 있으며, 상기 질소 소스로서 암모니아 가스 등이 사용될 수 있다. 또한, 소스 가스의 농도를 조절하거나 수소 가스(H2) 등이 사용될 수 있으며, 캐리어 가스로서 아르곤 가스 등과 같은 불활성 가스가 사용될 수 있다. For example, as a source for forming the h-BN thin film pattern 330 , borazine (N 3 B 3 H 6 ) may be used. The borazine may be dehydrogenated to form h-BN. In other embodiments, the nitrogen source and boron source may be provided separately. For example, borane such as BH 3 may be used as the boron source, and ammonia gas or the like may be used as the nitrogen source. In addition, the concentration of the source gas may be adjusted or hydrogen gas (H 2 ) may be used, and an inert gas such as argon gas may be used as the carrier gas.

상기 성장 기판(200)과 상기 제2 마스킹 블록(110)은 물리적으로 접착됨으로써, 소스 가스에 대한 확산 배리어를 형성할 수 있다. 따라서, 상기 성장 기판(200)과 상기 제2 마스킹 블록(110) 사이에는 소스 가스가 제공되지 않으므로, 상기 h-BN 박막 패턴(330)은 상기 성장 기판(200)의 노출된 상면과 상기 제1 그래핀 박막 패턴(320) 위에 선택적으로 형성될 수 있다. The growth substrate 200 and the second masking block 110 are physically bonded to each other, thereby forming a diffusion barrier for the source gas. Therefore, since a source gas is not provided between the growth substrate 200 and the second masking block 110 , the h-BN thin film pattern 330 is formed between the exposed upper surface of the growth substrate 200 and the first masking block 110 . It may be selectively formed on the graphene thin film pattern 320 .

도 10을 참조하면, 상기 성장 기판(200)으로부터 상기 제2 마스킹 블록(120)을 분리한다. Referring to FIG. 10 , the second masking block 120 is separated from the growth substrate 200 .

도 11을 참조하면, 상기 성장 기판(200) 위에 형성된 h-BN 박막 패턴(330)과 제3 마스킹 블록(120) 사이에 액상 하이드로 카본을 제공한 후, 상기 h-BN 박막 패턴(330) 위에 상기 제3 마스킹 블록(120)을 얹고 가압한다. Referring to FIG. 11 , liquid hydrocarbon is provided between the h-BN thin film pattern 330 formed on the growth substrate 200 and the third masking block 120 , and then on the h-BN thin film pattern 330 . The third masking block 120 is placed and pressed.

다음으로, 상기 제3 마스킹 블록(120)과 상기 h-BN 박막 패턴(330)의 접촉 계면에 제2 그래핀 박막 패턴(340)을 선택적으로 형성한다.Next, a second graphene thin film pattern 340 is selectively formed at the contact interface between the third masking block 120 and the h-BN thin film pattern 330 .

상기 제2 그래핀 박막 패턴(340)을 합성하는 방법은 상기 제1 그래핀 박막 패턴(320)을 합성하는 방법과 동일할 수 있다.The method of synthesizing the second graphene thin film pattern 340 may be the same as the method of synthesizing the first graphene thin film pattern 320 .

예를 들어, 상기 제1 그래핀 박막 패턴(320)과 상기 제2 그래핀 박막 패턴(340)은 바이레이어 레벨 이하의 두께를 가질 수 있다. 예를 들어, 상기 제1 그래핀 박막 패턴(320)과 상기 제2 그래핀 박막 패턴(340)의 두께는 각각 1nm 이하일 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 합성 온도 등을 조절함으로써 상기 제1 그래핀 박막 패턴(320)과 상기 제2 그래핀 박막 패턴(340)의 두께는 1nm 이상일 수 있다. 예를 들어, 상기 제1 그래핀 박막 패턴(320)과 상기 제2 그래핀 박막 패턴(340)의 두께는 1nm 내지 200nm일 수 있다.For example, the first graphene thin film pattern 320 and the second graphene thin film pattern 340 may have a thickness equal to or less than a bilayer level. For example, each of the first graphene thin film pattern 320 and the second graphene thin film pattern 340 may have a thickness of 1 nm or less. However, embodiments of the present invention are not limited thereto, and by controlling the synthesis temperature, the thickness of the first graphene thin film pattern 320 and the second graphene thin film pattern 340 may be 1 nm or more. For example, the thickness of the first graphene thin film pattern 320 and the second graphene thin film pattern 340 may be 1 nm to 200 nm.

상기 그래핀 박막 패턴들(320, 340)은 전극의 역할을 할 수 있으며, 상기 h-BN 박막 패턴(330)은 유전층의 역할을 할 수 있다. 따라서, 본 발명의 실시예에 따라 포토리소그라피 공정 없이 패턴된 커패시터 소자를 형성할 수 있다.The graphene thin film patterns 320 and 340 may function as electrodes, and the h-BN thin film pattern 330 may function as a dielectric layer. Accordingly, according to an embodiment of the present invention, a patterned capacitor device may be formed without a photolithography process.

도시되지는 않았으나, 상기 제2 그래핀 박막 패턴(340) 위에는, 절연 또는 패시베이션을 위하여 h-BN 박막 패턴이 추가적으로 형성될 수도 있다.Although not shown, an h-BN thin film pattern may be additionally formed on the second graphene thin film pattern 340 for insulation or passivation.

상기 실시예에서, 상기 h-BN 박막 패턴(330)은 제1 그래핀 박막 패턴(320)을 전체적으로 커버하는 것으로 설명되었으나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 도 17에 도시된 것과 같이 제2 마스킹 블록(110)의 일부는 상기 제1 그래핀 박막 패턴(320)과 접촉할 수 있다. 이에 따라, 상기 제1 그래핀 박막 패턴(320)을 부분적으로 커버하는 h-BN 박막 패턴(330)이 얻어질 수도 있다. 상기 제1 그래핀 박막 패턴(320)과 상기 h-BN 박막 패턴(330) 위에 제2 그래핀 박막 패턴을 형성함으로써, 서로 다른 층에 배치되며 전기적으로 연결된 그래핀 다층 구조를 형성할 수도 있다.In the above embodiment, it has been described that the h-BN thin film pattern 330 completely covers the first graphene thin film pattern 320 , but embodiments of the present invention are not limited thereto. For example, as shown in FIG. 17 , a portion of the second masking block 110 may contact the first graphene thin film pattern 320 . Accordingly, the h-BN thin film pattern 330 partially covering the first graphene thin film pattern 320 may be obtained. By forming the second graphene thin film pattern on the first graphene thin film pattern 320 and the h-BN thin film pattern 330 , a graphene multilayer structure disposed in different layers and electrically connected may be formed.

예시한 것과 같이 본 발명의 실시예들은 다양한 구성의 소자 패턴을 형성하는데 이용될 수 있다.As illustrated, embodiments of the present invention can be used to form device patterns of various configurations.

일 실시예에 따르면, 추가 공정을 통해 상기 구조물로부터 전광 모듈레이터를 제조할 수 있다.According to an embodiment, the electro-optic modulator may be manufactured from the structure through an additional process.

예를 들어, 도 13을 참조하면, 상기 제2 그래핀 박막 패턴 위에 제1 마스크 패턴(PR1)을 형성한다. 상기 제1 마스크 패턴(PR1)을 마스크로 이용하여, 상기 제2 그래핀 박막 패턴, 상기 h-BN 박막 패턴, 상기 제1 그래핀 박막 패턴 및 상기 성장층 중 적어도 하나를 패터닝한다. 이에 따라, 하부 h-BN층(214), 상기 하부 h-BN층(214) 위에 배치된 하부 그래핀층(322), 상기 하부 그래핀층(322) 위에 배치된 상부 h-BN층(332) 및 상기 상부 h-BN층(332) 위에 배치된 상부 그래핀층(342)이 형성될 수 있다.For example, referring to FIG. 13 , a first mask pattern PR1 is formed on the second graphene thin film pattern. At least one of the second graphene thin film pattern, the h-BN thin film pattern, the first graphene thin film pattern, and the growth layer is patterned using the first mask pattern PR1 as a mask. Accordingly, the lower h-BN layer 214, the lower graphene layer 322 disposed on the lower h-BN layer 214, the upper h-BN layer 332 disposed on the lower graphene layer 322, and An upper graphene layer 342 disposed on the upper h-BN layer 332 may be formed.

예를 들어, CF4 플라즈마를 이용하여 그래핀과 h-BN을 동시에 식각할 수 있다.For example, graphene and h-BN may be simultaneously etched using CF 4 plasma.

도 14 및 도 15를 참조하면, 상기 제1 마스크 패턴(PR1)을 제거하고, 상기 그래핀층과 상기 h-BN층을 포함하는 구조물을 커버하는 제2 마스크 패턴(PR2)을 형성한다. 상기 제2 마스크 패턴(PR2)을 마스크로 이용하여, 하부의 베이스 기판(220)을 패터닝함으로써 지지부(222)를 형성한다. 다음으로, 상기 제2 마스크 패턴(PR2)을 제거한다.14 and 15 , the first mask pattern PR1 is removed, and a second mask pattern PR2 covering the structure including the graphene layer and the h-BN layer is formed. The support part 222 is formed by patterning the lower base substrate 220 using the second mask pattern PR2 as a mask. Next, the second mask pattern PR2 is removed.

상기 베이스 기판(220)의 패터닝은 식각액을 이용한 습식 식각에 의해 수행될 수 있다. 습식 식각은 등방성 식각이므로, 식각 조건을 조절하여, 도시된 것과 같이 언더컷 구조를 갖는 지지부(222)를 형성할 수 있다.The patterning of the base substrate 220 may be performed by wet etching using an etchant. Since wet etching is isotropic etching, etching conditions may be adjusted to form the support portion 222 having an undercut structure as shown.

일 실시예에 따르면, 상기 지지부(222)는 실리콘 산화물을 포함할 수 있으며, 웨이브 가이드 역할을 할 수 있다.According to an embodiment, the support part 222 may include silicon oxide and may serve as a wave guide.

상기 구조물은 전광 모듈레이터로서 사용될 수 있다. 예를 들어, 도 15 및 도 16을 참조하면, 상기 지지부(222) 및 상기 h-BN층들(212, 332)은 평면도 상에서 원형 형상을 가질 수 있으며, 상기 그래핀층들(322, 342)들은 서로 다른 방향으로 연장되어, 평면도 상에서 서로 교차할 수 있다.The structure can be used as an electro-optic modulator. For example, referring to FIGS. 15 and 16 , the support part 222 and the h-BN layers 212 and 332 may have a circular shape in a plan view, and the graphene layers 322 and 342 may be connected to each other. They may extend in different directions and intersect each other in a plan view.

본 발명의 실시예들에 따르면, 성장 기판의 성장층으로서, 표면 댕글링 본드를 갖지 않는 이차원 소재를 사용한다. 따라서, 마스킹 블록과의 화학적 결합을 방지하여 디본딩 공정을 용이하게 수행할 수 있다.According to embodiments of the present invention, a two-dimensional material having no surface dangling bonds is used as the growth layer of the growth substrate. Therefore, the debonding process can be easily performed by preventing chemical bonding with the masking block.

또한, 마스킹 블록과 상기 성장 기판 사이에 액상 하이드로 카본을 제공하고, 계면 영역에서 미세 그래핀을 형성함으로써, 마스킹 블록과 상장 기판의 점착력을 증가시킬 수 있다. 따라서, 이차원 소재의 패턴 직성장 과정에서, 마스킹 블록의 슬립을 방지할 수 있다.In addition, by providing liquid hydrocarbon between the masking block and the growth substrate and forming fine graphene in the interfacial region, it is possible to increase the adhesive force between the masking block and the listed substrate. Accordingly, it is possible to prevent the masking block from slipping during the pattern growth process of the two-dimensional material.

따라서, 이차원 소재의 직성장 패턴 및 이를 이용한 다양한 소자의 제조에 있어서 신뢰성을 크게 개선할 수 있다.Accordingly, reliability in the production of a direct growth pattern of a two-dimensional material and various devices using the same can be greatly improved.

이하에서는, 구체적인 실시예를 통하여, 본 발명의 효과에 대하여 보다 상세하게 설명하기로 한다.Hereinafter, the effects of the present invention will be described in more detail through specific examples.

실시예 1Example 1

마스킹 블록의 제조Manufacture of masking blocks

10 mm x 10 mm 크기의 300nm SiO2/Si 기판을 준비하고, 20~25 W 세기로 mega-sonication으로 dicing에서 발생한 파티클을 제거하였다. A 300nm SiO 2 /Si substrate with a size of 10 mm x 10 mm was prepared, and particles generated from dicing were removed by mega-sonication at 20-25 W intensity.

40 ml H2O2(30%)와 40 ml H2SO4(95%)를 혼합하여 피라나 용액(piranha solution)을 제조 후, 기포 발생이 낮아지도록 30초간 기다렸다. 상기 피라나 용액을 이용한 세정을 10분간 진행 한 후, 각 die 마다 1분간 추가 mega-sonication을 실시하고, 질소 건으로 건조하여 베이스 기판을 준비하였다.40 ml H 2 O 2 (30%) and 40 ml H 2 SO 4 (95%) were mixed to prepare a piranha solution, and then waited for 30 seconds to lower the bubble generation. After cleaning using the pirana solution for 10 minutes, additional mega-sonication was performed for 1 minute for each die, followed by drying with a nitrogen gun to prepare a base substrate.

상기 베이스 기판에 ALD(TMA precursor 이용, 150℃)를 통해 50nm의 알루미나(Al2O3)박막을 형성하고 mega-sonication을 실시하였다. A 50nm alumina (Al 2 O 3 ) thin film was formed on the base substrate through ALD (using a TMA precursor, 150° C.), and mega-sonication was performed.

상기 베이스 기판을 400℃까지 15 분 램핑하며, 400℃에서 30 분간 진공 열처리를 통해 비정질 탄소(amorphous C)를 제거하였다. 이후 1,050℃까지 승온한 후 다시 30 분간 진공 열처리를 진행하여 감마 알루미나 박막을 갖는 마스킹 블록을 준비하였다.The base substrate was ramped to 400° C. for 15 minutes, and amorphous carbon (amorphous C) was removed through vacuum heat treatment at 400° C. for 30 minutes. Thereafter, the temperature was raised to 1,050° C. and vacuum heat treatment was performed for 30 minutes again to prepare a masking block having a gamma alumina thin film.

이차원 소재의 패턴 직성장Direct growth of two-dimensional material patterns

상기 마스킹 블록의 표면에 1ml의 에탄올을 얇게 코팅한 후, 20nm h-BN이 성장된 기판 위에 얹고, 약 100 kPa 이상의 힘을 가한 후, 잔류하는 에탄올을 제거하였다(블로잉).After thinly coating 1 ml of ethanol on the surface of the masking block, it was placed on a substrate on which 20 nm h-BN was grown, and after applying a force of about 100 kPa or more, the remaining ethanol was removed (blowing).

상기 마스킹 블록과 상기 성장 기판을 CVD 시스템에 로딩하고, H2 1,000 sccm 분위기에서 1,050℃까지 15분간 승온하였다. 다음으로, H2 유량을 100 sccm으로 낮추고, 30분간 CH4 1,000 sccm으로 그래핀을 합성하였다. 다음으로, CVD 시스템의 커버(뚜껑)을 열어 quenching 후 600℃에 도달하면 CH4 공급을 차단하고, 상온까지 지속적으로 quenching 하였다.The masking block and the growth substrate were loaded into a CVD system, and the temperature was raised to 1,050° C. for 15 minutes in an atmosphere of H 2 1,000 sccm. Next, the H 2 flow rate was lowered to 100 sccm, and graphene was synthesized with CH 4 1,000 sccm for 30 minutes. Next, after quenching by opening the cover (lid) of the CVD system, when it reached 600℃, the CH 4 supply was cut off, and quenching was continued to room temperature.

본딩된 마스킹 블록과 성장 기판을 꺼낸 후, 트위저로 마스킹 블록을 들어 분리하였다.After taking out the bonded masking block and the growth substrate, the masking block was lifted with tweezers and separated.

도 18은 실시예 1에 따라 h-BN 박막 위에 성장된 그래핀 박막 패턴의 광학 현미경 이미지 및 AFM 이미지이다.18 is an optical microscope image and AFM image of the graphene thin film pattern grown on the h-BN thin film according to Example 1.

도 18을 참조하면, 본 발명의 실시예에 따라 h-BN 박막 위에 그래핀 박막 패턴을 직성장할 수 있으며, 그래핀 박막 패턴의 손상 없이 마스킹 블록을 분리할 수 있음을 알 수 있다.Referring to FIG. 18 , it can be seen that according to an embodiment of the present invention, a graphene thin film pattern can be directly grown on the h-BN thin film, and the masking block can be separated without damaging the graphene thin film pattern.

실시예 2Example 2

커패시터 소자 제조Capacitor device manufacturing

도 19는 본 발명의 실시예 2에 따라 제조된 커패시터 어레이의 사시도 및 평면도이다. 도 19에 도시된 커패시터 어레이를 다음에 따라 형성하였다.19 is a perspective view and a plan view of a capacitor array manufactured according to Embodiment 2 of the present invention. The capacitor array shown in FIG. 19 was formed according to the following.

1.5㎛ 두께의 SiO2 기판 위에 에탄올을 이용하여 마스킹 블록을 본딩하고, H2 1,000 sccm 분위기에서 400℃까지 15 분간 승온하고, H2 off 상태에서 400℃에서 30 분간 진공 열처리를 통해도 비정질 탄소(amorphous C)를 제거하였다. 이후 H2 1,000 sccm 분위기에서 1,050℃까지 15분간 승온한 후 N2 20 sccm을 보라진 cannister(-10℃)를 통과시키면서 흘려주어, 기판 상에 두께 20nm의 제1 h-BN 패턴을 형성하였다.Bonding a masking block using ethanol on a SiO 2 substrate with a thickness of 1.5 μm, raising the temperature to 400° C. in H 2 1,000 sccm atmosphere for 15 minutes, and vacuum heat treatment at 400° C. for 30 minutes in H 2 off state, even through amorphous carbon ( amorphous C) was removed. Thereafter, after raising the temperature to 1,050° C. for 15 minutes in an H 2 1,000 sccm atmosphere, N 2 20 sccm was flowed through a borazine cannister (-10° C.) to form a first h-BN pattern with a thickness of 20 nm on the substrate.

다음으로, 상기 h-BN 패턴 위에 에탄올을 이용하여 마스킹 블록을 본딩하고, H2 1,000 sccm 분위기에서 1,050℃까지 15분간 승온하고, H2 유량을 100 sccm으로 낮추고, 30분간 CH4 1,000 sccm으로 그래핀을 합성한 후, CVD 시스템의 커버(뚜껑)을 열어 quenching 후 600℃에 도달하면 CH4 공급을 차단하여 선폭이 5㎛인 제1 그래핀 패턴을 형성하였다.Next, bonding the masking block using ethanol on the h-BN pattern, raising the temperature to 1,050° C. for 15 minutes in an H 2 1,000 sccm atmosphere, lowering the H 2 flow rate to 100 sccm, and CH 4 1,000 sccm for 30 minutes After synthesizing the fins, after quenching by opening the cover (lid) of the CVD system, when it reached 600° C., the CH 4 supply was blocked to form a first graphene pattern with a line width of 5 μm.

다음으로, 상기 제1 그래핀 패턴 위에 에탄올을 이용하여 마스킹 블록을 본딩하고, 상기 제1 h-BN 패턴과 유사한 합성 방법을 통해, 두께 15nm의 제2 h-BN 패턴을 형성하였다.Next, a masking block was bonded on the first graphene pattern using ethanol, and a second h-BN pattern having a thickness of 15 nm was formed through a synthesis method similar to that of the first h-BN pattern.

다음으로, 상기 제2 h-BN 패턴 위에 에탄올을 이용하여 마스킹 블록을 본딩하고, 상기 제1 그래핀 패턴과 유사한 합성 방법을 통해, 선폭이 5㎛이고, 상기 제1 그래핀 패턴과 교차하는 방향으로 연장되는 제2 그래핀 패턴을 형성하였다.Next, a masking block is bonded on the second h-BN pattern using ethanol, and through a synthesis method similar to that of the first graphene pattern, the line width is 5 μm, and the direction intersecting the first graphene pattern A second graphene pattern extending to .

도 20은 실시예 2에 따라 제조된 커패시터 어레이의 일부의 SEM 사진 및 EDS 분석 결과이다.20 is an SEM photograph and an EDS analysis result of a part of the capacitor array manufactured according to Example 2. FIG.

도 20을 참조하면, 커패시터 어레이의 구조가 잘 형성되었으며, h-BN 유전층이 잘 형성되었음(화학조성비가 약 1:1)을 알 수 있다.Referring to FIG. 20 , it can be seen that the structure of the capacitor array was well formed and the h-BN dielectric layer was well formed (chemical composition ratio of about 1:1).

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the embodiments, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below You will understand.

본 발명은, 전자 소자, 전광 소자, 스위칭 소자, 트랜지스터, 광학 장치 등과 같은 다양한 소자의 제조에 이용될 수 있다.INDUSTRIAL APPLICABILITY The present invention can be used for manufacturing various devices such as electronic devices, electro-optical devices, switching devices, transistors, optical devices, and the like.

Claims (16)

이차원 소재로 이루어진 성장층을 포함하는 성장 기판과 마스킹 블록 사이에 액상 하이드로 카본을 제공하는 단계;
상기 성장 기판과 상기 마스킹 블록을 물리적으로 접촉한 상태에서 가열하여 상기 성장 기판과 상기 마스킹 블록을 본딩하는 단계;
상기 성장 기판 상에 소스 물질을 제공하여 이차원 소재의 패턴을 합성하는 단계; 및
상기 성장 기판으로부터 상기 마스킹 블록을 분리하는 단계를 포함하는 패턴 형성 방법.providing liquid hydrocarbon between the masking block and the growth substrate including a growth layer made of a two-dimensional material;
bonding the growth substrate and the masking block by heating the growth substrate and the masking block in physical contact;
synthesizing a pattern of a two-dimensional material by providing a source material on the growth substrate; and
and separating the masking block from the growth substrate. 제1항에 있어서, 상기 성장 기판과 상기 마스킹 블록을 본딩하는 단계에서, 상기 성장 기판과 상기 마스킹 블록 사이의 계면 영역에는 미세 그래핀이 형성되는 것을 특징으로 하는 패턴 형성 방법.The method of claim 1 , wherein in bonding the growth substrate and the masking block, fine graphene is formed in an interface region between the growth substrate and the masking block. 제1항에 있어서, 상기 이차원 소재의 패턴은 그래핀을 포함하며, 상기 패턴은 상기 마스킹 블록과 상기 성장 기판의 사이의 계면 영역에 선택적으로 형성되는 것을 특징으로 하는 패턴 형성 방법.The method of claim 1 , wherein the pattern of the two-dimensional material includes graphene, and the pattern is selectively formed in an interface region between the masking block and the growth substrate. 제3항에 있어서, 상기 그래핀의 합성은, 탄소 소스와 산소 함유 물질을 포함하는 분위기에서 수행되는 것을 특징으로 하는 패턴 형성 방법. The method of claim 3 , wherein the synthesis of graphene is performed in an atmosphere including a carbon source and an oxygen-containing material. 제1항에 있어서, 상기 이차원 소재의 패턴은 h-BN 또는 전이금속 디칼코게나이드를 포함하며, 상기 마스킹 블록이 접착되지 않은 상기 성장 기판의 노출된 표면 상에 선택적으로 형성되는 것을 특징으로 하는 패턴 형성 방법.The pattern of claim 1, wherein the two-dimensional material pattern comprises h-BN or transition metal dichalcogenide, and is selectively formed on the exposed surface of the growth substrate to which the masking block is not adhered. Formation method. 제1항에 있어서, 상기 성장층은, 그래핀, h-BN 및 전이금속 디칼코게나이드로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 패턴 형성 방법.The method of claim 1 , wherein the growth layer comprises at least one selected from the group consisting of graphene, h-BN, and transition metal dichalcogenide. 제1항에 있어서, 상기 마스킹 블록은, 상기 성장층과 대향하는 감마 알루미나 박막을 포함하는 것을 특징으로 하는 패턴 형성 방법.The method of claim 1 , wherein the masking block includes a gamma alumina thin film facing the growth layer. 제7항에 있어서, 상기 감마 알루미나 박막의 평균표면조도(Rq, Root mean square roughness)는 1nm 이하이고, 두께는 50nm 이하인 것을 특징으로 하는 패턴 형성 방법.The method of claim 7 , wherein the gamma alumina thin film has a root mean square roughness (Rq) of 1 nm or less and a thickness of 50 nm or less. 제1항에 있어서, 상기 액상 하이드로 카본은, 알콜류, 케톤류, 방향족 화합물 및 지환족 화합물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 패턴 형성 방법.
The method of claim 1, wherein the liquid hydrocarbon comprises at least one selected from the group consisting of alcohols, ketones, aromatic compounds, and alicyclic compounds.
 제1항에 있어서, 상기 이차원 소재의 패턴의 합성은 화학기상증착(CVD)에 의해 수행되는 것을 특징으로 하는 패턴 형성 방법.The method of claim 1 , wherein the synthesis of the pattern of the two-dimensional material is performed by chemical vapor deposition (CVD). 이차원 소재로 이루어진 성장층을 포함하는 성장 기판과 제1 마스킹 블록 사이에 액상 하이드로 카본을 제공하는 단계;
상기 성장 기판과 상기 제1 마스킹 블록을 물리적으로 접촉한 상태에서 가열하여 상기 성장 기판과 상기 제1 마스킹 블록을 본딩하는 단계;
탄소 소스와 산소 함유 물질을 포함하는 분위기에서 화학기상증착을 수행하여, 상기 제1 마스킹 블록과 상기 성장 기판의 사이의 계면 영역에 선택적으로 제1 그래핀 박막 패턴을 형성하는 단계;
상기 제1 마스킹 블록과 상기 성장 기판을 분리하는 단계;
상기 성장 기판과 제2 마스킹 블록을 본딩하는 단계;
상기 제1 그래핀 박막 패턴과 상기 성장 기판의 노출된 표면 위에 선택적으로 h-BN 박막 패턴을 형성하는 단계;
상기 성장 기판과 상기 제2 마스킹 블록을 분리하는 단계;
상기 h-BN 박막 패턴과 제3 마스킹 블록을 본딩하는 단계;
상기 제3 마스킹 블록과 상기 h-BN 박막 패턴 사이의 계면 영역에 선택적으로 제2 그래핀 박막 패턴을 형성하는 단계; 및
상기 성장 기판과 상기 제3 마스킹 블록을 분리하는 단계를 포함하는 커패시터의 제조 방법.providing a liquid hydrocarbon between a growth substrate including a growth layer made of a two-dimensional material and a first masking block;
bonding the growth substrate and the first masking block to the growth substrate by heating the growth substrate and the first masking block in physical contact;
performing chemical vapor deposition in an atmosphere containing a carbon source and an oxygen-containing material to selectively form a first graphene thin film pattern in an interface region between the first masking block and the growth substrate;
separating the first masking block and the growth substrate;
bonding the growth substrate and a second masking block;
selectively forming an h-BN thin film pattern on the first graphene thin film pattern and the exposed surfaces of the growth substrate;
separating the growth substrate and the second masking block;
bonding the h-BN thin film pattern and a third masking block;
selectively forming a second graphene thin film pattern in an interface region between the third masking block and the h-BN thin film pattern; and
and separating the growth substrate and the third masking block. 제11항에 있어서, 상기 제1 내지 제3 마스킹 블록은 각각 감마 알루미나 박막을 포함하는 것을 특징으로 하는 커패시터의 제조 방법.The method of claim 11 , wherein each of the first to third masking blocks includes a gamma alumina thin film. 제12항에 있어서, 상기 감마 알루미나 박막의 평균표면조도(Rq, Root mean square roughness)는 1nm 이하이고, 두께는 50nm 이하인 것을 특징으로 하는 커패시터의 제조 방법.The method of claim 12 , wherein the gamma alumina thin film has a root mean square roughness (Rq) of 1 nm or less and a thickness of 50 nm or less. 제11항에 있어서, 상기 액상 하이드로 카본은, 알콜류, 케톤류, 방향족 화합물 및 지환족 화합물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.The method of claim 11 , wherein the liquid hydrocarbon comprises at least one selected from the group consisting of alcohols, ketones, aromatic compounds, and alicyclic compounds. 이차원 소재를 포함하는 성장층;
상기 성장층 위에 직접 형성된 하부 그래핀 패턴;
하부 그래핀 패턴 위에 직접 형성되며, 10nm 내지 200nm의 두께를 갖는 h-BN 패턴; 및
상기 h-BN 패턴 위에 직접 형성된 상부 그래핀 패턴을 포함하는 커패시터.a growth layer comprising a two-dimensional material;
a lower graphene pattern formed directly on the growth layer;
an h-BN pattern formed directly on the lower graphene pattern and having a thickness of 10 nm to 200 nm; and
A capacitor including an upper graphene pattern formed directly on the h-BN pattern. 제15항에 있어서, 상기 성장층은, 그래핀, h-BN 및 전이금속 디칼코게나이드로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 커패시터.The capacitor of claim 15 , wherein the growth layer comprises at least one selected from the group consisting of graphene, h-BN, and transition metal dichalcogenide.
KR1020190156025A 2019-11-28 2019-11-28 Method for forming pattern of two-dimensional material using masking block, method for manufacturing capacitor using the same and capacitor including two-dimensional material KR102274207B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190156025A KR102274207B1 (en) 2019-11-28 2019-11-28 Method for forming pattern of two-dimensional material using masking block, method for manufacturing capacitor using the same and capacitor including two-dimensional material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190156025A KR102274207B1 (en) 2019-11-28 2019-11-28 Method for forming pattern of two-dimensional material using masking block, method for manufacturing capacitor using the same and capacitor including two-dimensional material

Publications (2)

Publication Number Publication Date
KR20210066593A true KR20210066593A (en) 2021-06-07
KR102274207B1 KR102274207B1 (en) 2021-07-08

Family

ID=76374421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190156025A KR102274207B1 (en) 2019-11-28 2019-11-28 Method for forming pattern of two-dimensional material using masking block, method for manufacturing capacitor using the same and capacitor including two-dimensional material

Country Status (1)

Country Link
KR (1) KR102274207B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130071546A (en) * 2011-12-21 2013-07-01 고려대학교 산학협력단 Method of manufacturing a graphene structure
KR20140092262A (en) * 2013-01-15 2014-07-23 도쿄엘렉트론가부시키가이샤 Graphene patterning method and patterning member
KR20140093939A (en) * 2011-11-09 2014-07-29 도쿄엘렉트론가부시키가이샤 Pretreatment method, graphene forming method and graphene fabrication apparatus
KR101500192B1 (en) * 2013-11-13 2015-03-06 주식회사 포스코 Transparent conductive films including graphene layer and mathod for manufacturing the same
KR20150045043A (en) * 2013-10-17 2015-04-28 한국전자통신연구원 Method of forming a graphene electrode and a capacitor including the same
KR20180134962A (en) 2016-04-13 2018-12-19 보벤 프로퍼티즈 게엠베하 Generators for generators for wind power plants or hydropower plants Rotors, generators, wind power plants and hydropower plants
KR20180138211A (en) 2016-05-03 2018-12-28 다우 실리콘즈 코포레이션 Silsesquioxane resin and silyl-anhydride composition

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093939A (en) * 2011-11-09 2014-07-29 도쿄엘렉트론가부시키가이샤 Pretreatment method, graphene forming method and graphene fabrication apparatus
KR20130071546A (en) * 2011-12-21 2013-07-01 고려대학교 산학협력단 Method of manufacturing a graphene structure
KR101337027B1 (en) * 2011-12-21 2013-12-06 고려대학교 산학협력단 Method of manufacturing a graphene structure
KR20140092262A (en) * 2013-01-15 2014-07-23 도쿄엘렉트론가부시키가이샤 Graphene patterning method and patterning member
KR20150045043A (en) * 2013-10-17 2015-04-28 한국전자통신연구원 Method of forming a graphene electrode and a capacitor including the same
KR101500192B1 (en) * 2013-11-13 2015-03-06 주식회사 포스코 Transparent conductive films including graphene layer and mathod for manufacturing the same
KR20180134962A (en) 2016-04-13 2018-12-19 보벤 프로퍼티즈 게엠베하 Generators for generators for wind power plants or hydropower plants Rotors, generators, wind power plants and hydropower plants
KR20180138211A (en) 2016-05-03 2018-12-28 다우 실리콘즈 코포레이션 Silsesquioxane resin and silyl-anhydride composition

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. J. Park, et al. "Growth, quantitative growth analysis, and applications of graphene on gamma-Al2O3 catalysts" Sci. Rep. 2015, 5, 11839.
2. J. Park, et al. "Hand-manageable graphene sticker for ultrafast mode-locked fiber lasers" Opt. Exp. 2015, 23, 7940.

Also Published As

Publication number Publication date
KR102274207B1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US9327982B2 (en) Method of forming graphene on a surface
TWI809188B (en) Method of forming two-dimensional material layer, field effect transistor and fabricating method thereof
US8592291B2 (en) Fabrication of large-area hexagonal boron nitride thin films
KR102072580B1 (en) Method for manufacturing hexagonal boron nitride thin film, method for manufacturing multi-layered structure and method for manufacturing switching element using the same
US20120132885A1 (en) Fabrication of Graphene Electronic Devices Using Step Surface Contour
KR102113255B1 (en) Method for manufacturing graphene laminated structure, graphene laminated structure and electric device including the same
KR20200015279A (en) Method for forming nanocrystalline graphene and device including the same
JPH1079376A (en) Method of depositing thin film on single crystalline semiconductor substrate
CN111005066A (en) Epitaxial growth method of single crystal heterogeneous two-dimensional material and laminated structure
US8344352B2 (en) Using unstable nitrides to form semiconductor structures
US20240063289A1 (en) Graphene transistor and method of manufacturing a graphene transistor
KR102274207B1 (en) Method for forming pattern of two-dimensional material using masking block, method for manufacturing capacitor using the same and capacitor including two-dimensional material
US10815565B2 (en) Method for synthesizing a graphene pattern
KR102314740B1 (en) Masking block that is easily bondable and debondable, method for manufacturing masking block and method for forming pattern of two-dimensional material using masking block
KR102353225B1 (en) Method for manufacturing dielectric stacked structure using direct transfer of hexagonal boron nitride, method for manufacturing switching element using the same and method for manufacturing light-coltrol element using the same
KR102270354B1 (en) A method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure
US11424187B2 (en) Semiconductor device with porous insulating layers and method for fabricating the same
KR101319037B1 (en) The method for crystallization of amorphous silicon thin film and poly silicon thin film transistor
WO2023202944A1 (en) A graphene-containing laminate
GB2599150A (en) A graphene transistor and method of manufacturing a graphene transistor
TW202343799A (en) A transistor and a method for the manufacture of a transistor
TW202413717A (en) A graphene-containing laminate
US20150079800A1 (en) Method of manufacturing semiconductor device
WO2009061642A1 (en) Improvements in carbon nanotube growth

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right