KR20210062567A - 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법 - Google Patents

키트 및 그 키트를 사용하는 제3 적층체의 제조 방법 Download PDF

Info

Publication number
KR20210062567A
KR20210062567A KR1020200153455A KR20200153455A KR20210062567A KR 20210062567 A KR20210062567 A KR 20210062567A KR 1020200153455 A KR1020200153455 A KR 1020200153455A KR 20200153455 A KR20200153455 A KR 20200153455A KR 20210062567 A KR20210062567 A KR 20210062567A
Authority
KR
South Korea
Prior art keywords
film
protective film
laminate
forming film
forming
Prior art date
Application number
KR1020200153455A
Other languages
English (en)
Inventor
다이스케 야마모토
켄타 후루노
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20210062567A publication Critical patent/KR20210062567A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B33/00—Layered products characterised by particular properties or particular surface features, e.g. particular surface coatings; Layered products designed for particular purposes not covered by another single class
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)

Abstract

제1 박리 필름(151), 보호막 형성 필름(13) 및 제2 박리 필름(152)이 이 순서로 적층된 제1 적층체(5)와, 지지 시트(10)를 구비하는 키트(1)로서, 23℃에 있어서의 상기 보호막 형성 필름의 파단 신도가 700％보다 크다.

Description

키트 및 그 키트를 사용하는 제3 적층체의 제조 방법{KIT AND PRODUCTION METHOD FOR A THIRD LAMINATE BY USING THE KIT}
본 발명은 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법에 관한 것이다. 본원은 2019년 11월 21일 일본에 출원된 일본 특허출원 2019-210862호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
상세하게는, 제1 박리 필름, 보호막 형성 필름, 및 제2 박리 필름이 이 순서로 적층된 제1 적층체와, 상기 보호막 형성 필름의 보호 대상이 되는 반도체 웨이퍼 등의 워크 및 상기 보호막 형성 필름을 지지하기 위해 사용되는 지지 시트를 구비하는 키트, 그리고, 그 키트를 인라인 프로세스에서 사용하는 워크, 상기 보호막 형성 필름 및 상기 지지 시트가, 이 순서로 적층된 제3 적층체의 제조 방법에 관한 것이다.
여기서, 「인라인 프로세스」란, 「1개 또는 복수의 공정을 행하는 장치를 복수개(복수대) 연결한 장치 내, 또는 동일 장치 내에서 행하는 프로세스이며, 복수의 공정과 그 공정과 공정을 연결하는 반송을 포함하여, 1개의 공정과 그 다음 공정 사이는, 워크를 1장씩 반송하는」 프로세스를 말한다.
근래, 이른바 페이스 다운(face down) 방식으로 불리는 실장법을 적용한 반도체 장치의 제조가 행해지고 있다. 페이스 다운 방식에 있어서는, 회로면 상에 범프 등의 전극을 갖는 반도체 칩이 사용되며, 상기 전극이 기판과 접합된다. 이 때문에, 반도체 칩의 회로면과는 반대측 이면은 노출되는 경우가 있다.
이 노출된 반도체 칩의 이면에는, 보호막으로서 유기 재료를 함유하는 수지 막이 형성되고, 보호막이 형성된 반도체 칩으로서 반도체 장치에 도입되는 경우가 있다. 보호막은 다이싱 공정이나 패키징 후, 반도체 칩에 있어서 크랙이 발생하는 것을 방지하기 위해 이용된다(예를 들면, 특허문헌 1∼4).
이러한 보호막이 형성된 반도체 칩은 예를 들면, 도 5에 나타나는 공정을 거쳐 제조된다. 즉, 회로면을 갖는 반도체 웨이퍼(8)의 이면(8b)에 보호막 형성 필름(13)을 적층하고(도 5a), 보호막 형성 필름(13)을 열경화 또는 에너지선 경화시켜 보호막(13’)으로 하고(도 5b), 보호막(13’)에 지지 시트(10)를 적층하고(도 5d), 반도체 웨이퍼(8) 및 보호막(13’)을 다이싱하여 보호막이 형성된 반도체 칩(7)으로 하고(도 5e 및 도 5f), 보호막이 형성된 반도체 칩(7)을 지지 시트(10)로부터 픽업하는(도 5g) 방법이 알려져 있다. 여기서, 도 5a에서 반도체 웨이퍼(8)의 이면(8b)에 보호막 형성 필름(13)을 첩부하는 장치와, 도 5d에서 보호막(13’)에 지지 시트(10)를 첩부하는 장치는 별개의 장치로 행해지고 있다.
또한, 보호막 형성 필름(13) 및 지지 시트(10)가 일체화된 보호막 형성용 복합 시트가, 보호막이 형성된 반도체 칩의 제조에 사용되고 있다(예를 들면, 특허문헌 2, 3, 4).
보호막 형성용 복합 시트를 사용하는 보호막이 형성된 반도체 칩의 제조 방법은 예를 들면, 도 6에 나타나는 공정을 거친다. 즉, 회로면을 갖는 반도체 웨이퍼(8)의 이면(8b)에 보호막 형성 필름(13) 및 지지 시트(10)가 적층되어 이루어지는 보호막 형성용 복합 시트(3)의 보호막 형성 필름(13)을 첩부하고(도 6a), 백 그라인드 테이프(17)를 박리하고(도 6b), 보호막 형성 필름(13)을 열경화 또는 에너지선 경화시켜 보호막(13’)으로 하고(도 6c), 반도체 웨이퍼(8) 및 보호막(13’)을 다이싱하여 보호막이 형성된 반도체 칩(7)으로 하고(도 6e 및 도 6f), 보호막이 형성된 반도체 칩(7)을 지지 시트(10)로부터 픽업하는(도 6g) 방법이 알려져 있다.
일본 특허 제4271597호 공보 국제 공개 제2014/157426호 일본 특허 제5363662호 공보 일본 공개특허공보 2016-225496호
도 5에 나타나는 종래의 보호막이 형성된 반도체 칩의 제조 방법에서는, 보호막 형성 필름(13)의 보호 대상이 되는 워크(즉, 반도체 웨이퍼(8))는, 백 그라인드 테이프는 이미 박리된 것이 사용되고 있다. 반도체 웨이퍼(8)의 이면(8b)에 보호막 형성 필름(13)을 적층하고(도 5a), 보호막 형성 필름(13)을 경화시켜 보호막(13’)으로 한 후(도 5b), 보호막(13’)에 지지 시트(10)를 첩부하므로(도 5d), 반도체 웨이퍼(8)의 이면(8b)에 보호막 형성 필름(13)을 첩부하는 장치와, 보호막(13’)에 지지 시트(10)를 첩부하는 장치는, 별개의 장치가 이용되어, 이들 공정을 인라인 프로세스로 하는 것은 어렵다.
도 6에 나타나는 종래의 보호막이 형성된 반도체 칩의 제조 방법에서는, 보호막 형성 필름(13) 및 지지 시트(10)가 일체화된 보호막 형성용 복합 시트(3)를 사용하고 있으므로, 보호막 형성 필름(13)의 보호 대상이 되는 워크(즉, 반도체 웨이퍼(8))에 보호막 형성 필름(13)을 첩부하는 공정과, 지지 시트(10)를 첩부하는 공정을 한 공정으로 할 수 있다. 그러나, 보호막 형성용 복합 시트(3)를 사용한 경우, 보호막 형성 필름(13)의 특성 및 지지 시트(10)의 특성을 맞추어 조합해야 하며, 목적에 적합한 보호막이 형성된 반도체 칩의 제조 방법을 위해, 다종류의 보호막 형성용 복합 시트(3)를 준비해야 한다. 또한, 보호막 형성용 복합 시트(3)를 준비하기 위해, 펀칭 가공 등 제조 비용의 부담이 문제가 된다. 또한, 보호막 형성용 복합 시트(3)를 사용한 경우, 마운트 공정에서 테이프 롤 설치 후의 마운터 장치 내에서 테이프가 사행하여, 최초의 수 시트는 첩부 위치나 첩부 장력이 설정과 같이 되지 않는 리스크가 있다.
도 7a에 예시되는 바와 같이, 워크(14)에 첩부된 보호막 형성 필름(13)은 워크(14)에서 돌출되는 경우가 있다.
이러한 경우, 도 7b에 예시되는 바와 같이, 워크(14)에 첩부된 보호막 형성 필름(13)의 제2 박리 필름(152)을 박리할 때, 워크(14)에서 돌출된 보호막 형성 필름(13)의 돌출부(90)는 떨어져 나가, 제2 박리 필름(152)에 부착되어 복귀될 우려가 있다.
또한, 이러한 경우, 도 7c에 예시되는 바와 같이, 지지 시트(10)를 보호막 형성 필름(13)에 첩부할 경우, 워크(14)에서 돌출된 보호막 형성 필름(13)의 돌출부(90)는 파열되어 비산할 우려가 있다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 반도체 웨이퍼 등의 워크와, 상기 워크의 이면을 보호함과 함께 외관을 향상시키기 위한 보호막을 형성 가능한 보호막 형성 필름과, 상기 보호막 형성 필름을 지지하기 위해 사용되는 지지 시트가, 이 순서로 적층된 제3 적층체를 바람직하게 인라인 프로세스로 제조할 수 있는, 상기 보호막 형성 필름 및 상기 지지 시트를 구비하는 키트, 그리고, 그 키트를 인라인 프로세스에서 사용하는 제3 적층체의 제조 방법을 제공하는 것을 과제로 한다.
본 발명은 이하의 키트 및 이 키트를 사용하는 제3 적층체의 제조 방법을 제공한다.
[1] 제1 박리 필름, 보호막 형성 필름 및 제2 박리 필름이 이 순서로 적층된 제1 적층체와, 상기 보호막 형성 필름의 보호 대상이 되는 워크 및 상기 보호막 형성 필름을 지지하기 위해 사용되는 지지 시트를 구비하는 키트로서,
23℃에 있어서의 상기 보호막 형성 필름의 파단 신도가 700％보다 큰 키트.
[2] 상기 제1 적층체가 롤상인 상기 [1]에 기재된 키트.
[3] 상기 보호막 형성 필름이 열경화성 또는 에너지선 경화성인 상기 [1] 또는 [2]에 기재된 키트.
[4] 상기 지지 시트는 상기 보호막 형성 필름에 첩부되는 점착제층이 기재 상에 적층되어 있는 상기 [1]∼[3] 중 어느 하나에 기재된 키트.
[5] 상기 보호막 형성 필름과 상기 제2 박리 필름 사이의 박리력은, 상기 보호막 형성 필름과 상기 제1 박리 필름 사이의 박리력보다 크고,
상기 보호막 형성 필름과 상기 제2 박리 필름 사이의, 박리 속도 1m/min, 온도 23℃에서 측정되는 180°박리 박리력이 250mN/100㎜ 이하인 상기 [1]∼[4] 중 어느 하나에 기재된 키트.
[6] 상기 [1]∼[5] 중 어느 하나에 기재된 키트를 인라인 프로세스에서 사용하는 워크, 상기 보호막 형성 필름 및 상기 지지 시트가, 이 순서로 적층된 제3 적층체의 제조 방법으로서,
상기 제1 적층체의 제1 박리 필름을 박리시키는 공정과,
상기 워크에 상기 보호막 형성 필름의 노출면을 첩부하는 제1 적층 공정과,
상기 보호막 형성 필름의 상기 노출면과는 반대면에 상기 지지 시트를 첩부하는 제2 적층 공정을, 이 순서로 포함하고,
상기 제1 적층 공정의 첩부 개시 지점으로부터 상기 제2 적층 공정의 첩부 완료 지점까지의 사이의 상기 워크의 반송 거리가 7000㎜ 이하인 제3 적층체의 제조 방법.
[7] 상기 [1]∼[5] 중 어느 하나에 기재된 키트를 인라인 프로세스에서 사용하는 워크, 상기 보호막 형성 필름 및 상기 지지 시트가, 이 순서로 적층된 제3 적층체의 제조 방법으로서,
상기 제1 적층체의 제1 박리 필름을 박리시키는 공정과,
상기 워크에 상기 보호막 형성 필름의 노출면을 첩부하는 제1 적층 공정과,
상기 보호막 형성 필름의 상기 노출면과는 반대면에 상기 지지 시트를 첩부하는 제2 적층 공정을, 이 순서로 포함하고,
상기 제1 적층 공정의 첩부 개시시부터 상기 제2 적층 공정의 첩부 완료시까지의 사이의 상기 워크의 반송 시간이 400s 이하인 제3 적층체의 제조 방법.
[8] 상기 [1]∼[5] 중 어느 하나에 기재된 키트를 인라인 프로세스에서 사용하는 워크, 상기 보호막 형성 필름 및 상기 지지 시트가, 이 순서로 적층된 제3 적층체의 제조 방법으로서,
상기 제1 적층체의 제1 박리 필름을 박리시키는 공정과,
상기 워크에 상기 보호막 형성 필름의 노출면을 첩부하는 제1 적층 공정과,
상기 보호막 형성 필름의 상기 노출면과는 반대면에 상기 지지 시트를 첩부하는 제2 적층 공정을, 이 순서로 포함하고,
상기 제1 적층 공정부터 상기 제2 적층 공정까지의 사이에 있어서, 상기 워크에 상기 보호막 형성 필름이 첩부된 제2 적층체를 1장씩 반송하는 제3 적층체의 제조 방법.
[9] 상기 제1 적층 공정이 80℃ 이상의 웨이퍼 테이블 상에서 행해지는, 상기 [6]∼[8] 중 어느 하나에 기재된 제3 적층체의 제조 방법.
[10] 상기 워크의 상기 보호막 형성 필름의 노출면을 첩부하는 측과는 반대측 면에 백 그라인드 테이프가 첩부되어 있고, 상기 제2 적층 공정 후, 상기 워크로부터 상기 백 그라인드 테이프를 박리시키는 공정을 포함하는 상기 [6]∼[9] 중 어느 하나에 기재된 제3 적층체의 제조 방법.
[11] 상기 제1 적층 공정의 첩부 개시시부터, 10min 미만으로 상기 워크로부터 상기 백 그라인드 테이프를 박리시키기 시작하는 상기 [10]에 기재된 제3 적층체의 제조 방법.
본 발명에 의하면, 반도체 웨이퍼 등의 워크와, 상기 워크의 이면을 보호함과 함께 외관을 향상시키기 위한 보호막을 형성 가능한 보호막 형성 필름과, 상기 보호막 형성 필름을 지지하기 위해 사용되는 지지 시트가 이 순서로 적층된 제3 적층체를 바람직하게 인라인 프로세스로 제조할 수 있는, 상기 보호막 형성 필름 및 상기 지지 시트를 구비하는 키트, 그리고, 그 키트를 인라인 프로세스에서 사용하는 제3 적층체의 제조 방법이 제공된다.
도 1은 본 실시형태의 키트의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 2a는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층체의 제1 박리 필름을 박리시키는 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 2b는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층체의 제1 박리 필름을 박리시키는 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 2c는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층체의 제1 박리 필름을 박리시키는 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 3a는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층 공정의 일 예 및 제2 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 3b는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층 공정의 일 예 및 제2 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 3c는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층 공정의 일 예 및 제2 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 3d는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층 공정의 일 예 및 제2 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 3e는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층 공정의 일 예 및 제2 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 3f는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층 공정의 일 예 및 제2 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
도 4는 제3 적층체로부터, 백 그라인드 테이프를 정상적으로 박리시킬 수 있던 일 예를 모식적으로 나타내는 단면 개요도이다.
도 5a는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 5b는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 5c는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 5d는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 5e는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 5f는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 5g는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 개략 단면도이다.
도 6a는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 다른 일 예를 모식적으로 나타내는 개략 단면도이다.
도 6b는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 다른 일 예를 모식적으로 나타내는 개략 단면도이다.
도 6c는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 다른 일 예를 모식적으로 나타내는 개략 단면도이다.
도 6d는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 다른 일 예를 모식적으로 나타내는 개략 단면도이다.
도 6e는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 다른 일 예를 모식적으로 나타내는 개략 단면도이다.
도 6f는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 다른 일 예를 모식적으로 나타내는 개략 단면도이다.
도 6g는 종래의 보호막이 형성된 반도체 칩의 제조 방법의 다른 일 예를 모식적으로 나타내는 개략 단면도이다.
도 7a는 보호막 형성 필름의 돌출부(90)가 중면 박리 필름에 복귀된 일 예 및 지지 시트 첩부시켰을 때 파열된 일 예를 모식적으로 나타내는 개략 단면도이다.
도 7b는 보호막 형성 필름의 돌출부(90)가 중면 박리 필름에 복귀된 일 예 및 지지 시트 첩부시켰을 때 파열된 일 예를 모식적으로 나타내는 개략 단면도이다.
도 7c는 보호막 형성 필름의 돌출부(90)가 중면 박리 필름에 복귀된 일 예 및 지지 시트 첩부시켰을 때 파열된 일 예를 모식적으로 나타내는 개략 단면도이다.
이하, 본 발명을 적용한 실시형태의 일 예인 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법에 대해 상세하게 설명한다. 한편, 이하의 설명에서 사용하는 도면은 특징을 알기 쉽게 하기 위해, 편의상 특징이 되는 부분을 확대하여 나타내는 경우가 있으며, 각 구성요소의 치수 비율 등이 실제와 동일하다고는 한정되지 않는다.
＜＜키트＞＞
도 1은 본 실시형태의 키트의 일 예를 모식적으로 나타내는 개략 단면도이다. 본 실시형태의 키트는 제1 박리 필름(151), 보호막 형성 필름(13) 및 제2 박리 필름(152)이 이 순서로 적층된 제1 적층체(5)와, 보호막 형성 필름(13)의 보호 대상이 되는 워크 및 보호막 형성 필름(13)을 지지하기 위해 사용되는 지지 시트(10)를 구비한다.
제1 박리 필름(151) 및 제2 박리 필름(152) 중, 어느 한쪽은 경면 박리 필름이고, 다른 쪽은 중면 박리 필름인 것이 바람직하다. 본 실시형태에서는, 제1 박리 필름(151)이 경면 박리 필름이며, 제2 박리 필름(152)이 중면 박리 필름이다.
지지 시트(10)로는, 기재(11)만으로 구성된 시트나 기재(11) 상에 점착제층(12)을 갖는 점착 시트를 들 수 있다. 본 실시형태에서는, 지지 시트(10)는 기재(11) 상에 점착제층(12)이 적층되어 있고, 보호막 형성 필름(13)의 제2 박리 필름(152)이 박리된 후, 제2 박리 필름(152)측의 제2 면(13b)에 지지 시트(10)의 점착제층(12)을 첩부하여 사용된다.
＜＜키트를 사용하는 제3 적층체의 제조 방법＞＞
본 실시형태의 제3 적층체의 제조 방법은, 상기 키트를 인라인 프로세스로 사용하는 워크, 보호막 형성 필름(13) 및 지지 시트(10)가, 이 순서로 적층된 제3 적층체의 제조 방법으로서, 제1 적층체(5)의 제1 박리 필름(151)을 박리시키는 공정과, 워크에 보호막 형성 필름(13)의 노출면(즉, 보호막 형성 필름(13)의 제1 면(13a))을 첩부하는 제1 적층 공정과, 보호막 형성 필름의 상기 노출면과는 반대면(즉, 보호막 형성 필름의 제2 면(13b))에 지지 시트(10)를 첩부하는 제2 적층 공정을 이 순서로 포함한다.
도 2는 제1 적층체(5)의 사용 방법의 일 예로서, 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층체의 제1 박리 필름을 박리시키는 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
제1 적층체(5)(도 2a)는 예를 들면, 경면 박리 필름이 되는 제1 박리 필름(151)측으로부터 원형의 펀칭날(70)을 접촉시켜(도 2b), 제1 박리 필름(151)을 박리시킨다(도 2c).
도 3a∼도 3d는 본 실시형태의 제3 적층체의 제조 방법 중, 제1 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
제1 적층 공정에 있어서, 보호 대상이 되는 워크(14)(도 3a)에 제1 적층체(5)의 제1 박리 필름(151)이 박리되어 원형이 된 보호막 형성 필름(13)의 노출면(즉, 보호막 형성 필름(13)의 제1 면(13a))을 첩부한다(도 3b 및 도 3c).
이어서, 제2 박리 필름(152)을 박리하여, 보호막 형성 필름(13)의 상기 노출면과는 반대면(즉, 보호막 형성 필름의 제2 면(13b))을 노출시킨다(도 3d).
제1 적층 공정은 80℃ 이상의 웨이퍼 테이블 상에서 행해져도 된다.
제1 적층 공정이 80℃ 이상의 웨이퍼 테이블 상에서 행해짐으로써, 보호막 형성 필름(13)의 제1 면(13a)은 워크(14)가 밀착성을 얻는 것이 어려운 표면 상태나 재질이어도, 워크(14)와 충분히 밀착할 수 있고, 이에 의해, 보호막 형성 필름을 적용할 수 있는 워크의 종류를 늘릴 수 있다.
80℃ 이상의 웨이퍼 테이블 상에서 보호막 형성용 복합 시트(3)를 워크(14)에 첩부하는 경우, 보호막 형성용 복합 시트(3)의 지지 시트(10)도 함께 가열되기 때문에, 지지 시트(10)의 기재(11)에는 주름이 발생하기 쉬워진다.
도 7a에 예시되는 바와 같이, 워크(14)에 첩부된 보호막 형성 필름(13)은 웨이퍼에서 돌출되는 경우가 있다. 도 7b에 예시되는 바와 같이, 워크(14)에 첩부된 보호막 형성 필름(13)의 제2 박리 필름(152)을 박리할 때, 워크(14)에서 돌출된 보호막 형성 필름(13)의 돌출부(90)는 떨어져 나가, 제2 박리 필름(152)에 부착되어 복귀될 우려가 있다.
보호막 형성 필름(13)과 제2 박리 필름(152) 사이의, 박리 속도 1m/min, 온도 23℃에서 측정되는 180°박리 박리력이 250mN/100㎜ 이하인 것이 바람직하다. 여기서, 보호막 형성 필름(13)과 제2 박리 필름(152) 사이의 박리력은 보호막 형성 필름(13)과 제1 박리 필름(151) 사이의 박리력보다 크다.
보호막 형성 필름(13)과 제2 박리 필름(152) 사이의 박리력은 250mN/100㎜ 이하로 할 수도 있고, 220mN/100㎜ 이하로 할 수도 있으며, 200mN/100㎜ 이하로 할 수도 있고, 180mN/100㎜ 이하로 할 수도 있으며, 160mN/100㎜ 이하로 할 수도 있고, 140mN/100㎜ 이하로 할 수도 있다. 보호막 형성 필름(13)과 제2 박리 필름(152) 사이의 박리력이 상기 상한값 이하임으로써, 워크(14)에 첩부된 보호막 형성 필름(13)의 제2 박리 필름(152)을 박리할 때, 워크(14)에서 돌출된 보호막 형성 필름(13)의 돌출부(90)가 떨어져 나가, 제2 박리 필름(152)에 부착되어 복귀될 우려를 저감할 수 있다.
보호막 형성 필름(13)과 제2 박리 필름(152) 사이의 박리력은 30mN/100㎜ 이상으로 할 수도 있고, 50mN/100㎜ 이상으로 할 수도 있다. 보호막 형성 필름(13)과 제2 박리 필름(152) 사이의 박리력이 상기 하한값 이상임으로써, 제1 적층체(5)의 핸들링성을 우수한 것으로 할 수 있다.
보호막 형성 필름(13)과 제2 박리 필름 사이의 180°박리 박리력은 다음과 같이 측정한다.
측정 방법: 만능형 인장 시험기(시마즈 제작소사 제조, 제품명 「오토그래프 AG-IS」)를 이용하고, JIS Z0237:2009에 준거하여, 측정 거리 100㎜에 대해, 박리 속도 1m/min, 온도 23℃에서 측정한다.
그리고, 측정 거리의 처음 10㎜와 끝 10㎜를 제외한 80㎜ 사이의 측정값의 평균을 「보호막 형성 필름과 제2 박리 필름 사이의 180°박리 박리력」으로 한다.
본 실시형태의 보호막 형성 필름(13)은 23℃에 있어서의 파단 신도가 700％보다 큰 것이다. 보호막 형성 필름(13)의 23℃에 있어서의 파단 신도가 700％보다 큰 것임으로써, 지지 시트(10)를 보호막 형성 필름(13)에 첩부할 때, 워크(14)에서 돌출된 보호막 형성 필름(13)의 돌출부(90)가 파열되어 비산할 우려를 저감할 수 있다. 또한, 제2 박리 필름(152)을 박리할 때, 워크(14)에서 돌출된 보호막 형성 필름(13)의 돌출부(90)가 떨어져 나갈 우려도 저감할 수 있고, 이에 의해, 제2 박리 필름(152)에 부착되어 복귀될 우려를 저감할 수 있다.
보호막 형성 필름(13)의 23℃에 있어서의 파단 신도는 다음에 나타내는 방법에 의해 측정할 수 있다.
폭이 15㎜이고, 길이가 40㎜이며, 두께가 200㎛인 보호막 형성 필름을 시험편으로 하고, 이 시험편을 23℃로 가온하고, 인장 속도 100㎜/분, 척간 거리 10㎜로 인장했을 때의 신장량을 측정한다. 시험편이 파단했을 때의 신장량으로부터 파단 신도를 구한다.
여기서, 파단 신도는 JIS K 7161:2014(ISO 527-1:2012)에 준거한 인장 시험에 있어서의, 시험편 파괴시의 시험편의 길이의 증가량(ΔL)의 원래 길이(L)에 대한 비율이다.
본 실시형태에 있어서, 워크(14)는 한쪽 면이 회로면(14a)인 반도체 웨이퍼이며, 워크(14)의 회로면(14a)에 백 그라인드 테이프(17)가 첩부되어 있어도 된다.
도 3e, 도 3f는 지지 시트(10)의 사용 방법의 일 예로서, 본 실시형태의 제3 적층체의 제조 방법 중, 제2 적층 공정의 일 예를 모식적으로 나타내는 단면 개요도이다.
제2 적층 공정에 있어서, 워크(14)에 보호막 형성 필름(13)이 첩부된 제2 적층체(6)(도 3d) 중, 보호막 형성 필름의 상기 노출면과는 반대면(즉, 보호막 형성 필름의 제2 면(13b))에 지지 시트(10)를 첩부한다(도 3e 및 도 3f).
도 3e, 도 3f에 나타나는 제2 적층 공정에 있어서, 워크(14)의 이면(14b)에 적층된 보호막 형성 필름(13)의 제2 면(13b)에 지지 시트(10)를 첩부한다. 지지 시트(10)는 예를 들면, 두께 80㎛, 원형의 폴리프로필렌 필름이며, 외주부에 지그용 접착제층(16)을 구비하고 있다. 본 실시형태에서는, 워크(14)는 보호막 형성 필름(13)과 함께 고정용 지그(18)(예를 들면, 링 프레임)에 고정되어 있다. 그리고, 보호막 형성 필름(13)의 제2 면(13b)에 지지 시트(10)를 첩부함과 함께 지그용 접착제층(16)을 개재하여, 고정용 지그(18)(예를 들면, 링 프레임)에 고정된다(도 3e).
지지 시트(10) 자체가 고정용 지그(18)에 대해 충분한 접착성을 갖는 경우는, 지그용 접착제층(16)을 반드시 구비하지 않아도 된다.
본 실시형태의 보호막 형성 필름(13)은 23℃에 있어서의 파단 신도가 700％보다 큰 것이다.
도 7a에 예시되는 바와 같이, 워크(14)에 첩부된 보호막 형성 필름(13)은 워크(14)에서 돌출되는 경우가 있다. 도 7c에 예시되는 바와 같이, 지지 시트(10)를 보호막 형성 필름(13)에 첩부할 때, 워크(14)에서 돌출된 보호막 형성 필름(13)의 돌출부(90)는 파열되어 비산할 우려가 있다.
보호막 형성 필름(13)의, 23℃에 있어서의 파단 신도는 700％보다 크게 할 수도 있고, 800％보다 크게 할 수도 있으며, 1000％보다 크게 할 수도 있고, 1200％보다 크게 할 수도 있으며, 1400％보다 크게 할 수도 있고, 1900％보다 크게 할 수도 있으며, 3000％보다 크게 할 수도 있고, 5000％보다 크게 할 수도 있으며, 7000％보다 크게 할 수도 있다.
보호막 형성 필름(13)의, 23℃에 있어서의 파단 신도가 상기 범위 내임으로써, 지지 시트(10)를 보호막 형성 필름(13)에 첩부할 때, 보호막 형성 필름(13)의 돌출부(90)가 파열되어 비산할 우려를 저감할 수 있다.
종래, 도 5a에서 반도체 웨이퍼(8)의 이면(8b)에 보호막 형성 필름(13)을 첩부하는 장치와, 도 5d에서 보호막(13’)에 지지 시트(10)를 첩부하는 장치는, 별개의 장치로 행해지고, 각각의 적층체는 복수의 적층체가 1개의 카세트에 수용되어 다음 장치로 반송하는 것이 행해지고 있었다.
그러나, 본 실시형태에 있어서는, 적어도 도 3a∼도 3d에 나타나는 제1 적층 공정부터 도 3e 및 도 3f에 나타나는 제2 적층 공정까지의 사이를, 제1 적층 공정을 행하는 장치와 제2 적층 공정을 행하는 장치를 연결한 장치 내, 또는 동일 장치 내에서 행할 수 있고, 상기 제1 적층 공정부터 상기 제2 적층 공정까지의 사이에 있어서, 워크(14)에 보호막 형성 필름(13)이 첩부된 제2 적층체(6)를 1장씩 반송할 수 있다. 즉, 보호막 형성 필름(13) 및 워크(14)의 제2 적층체(6)는 카세트에 수용되지 않고, 도 3e 및 도 3f에 나타나는 제2 적층 공정으로, 제1 적층 공정을 행하는 장치와 제2 적층 공정을 행하는 장치를 연결한 장치 내, 또는 동일 장치 내에서 반송할 수 있다. 이에 의해, 각각의 공정이 별개의 장치로 행해지고 있던 경우에 비해 의도하지 않은 먼지의 부착 등을 억제할 수 있어, 생산 택트도 향상된다.
본 실시형태에 있어서, 제1 적층 공정 후, 보호막 형성 필름(13)으로부터 제2 면(13b)측의 제2 박리 필름(152)을 박리시키는 공정도, 제1 적층 공정을 행하는 장치와 제2 적층 공정을 행하는 장치를 연결한 장치 내, 또는 동일 장치 내에서 행한다. 제1 적층 공정 전, 제1 적층체(5)의 보호막 형성 필름(13)으로부터 제1 면(13a)측의 제1 박리 필름(151)을 박리시키는 공정도, 제1 적층 공정을 행하는 장치와 제2 적층 공정을 행하는 장치를 연결한 장치 내, 또는 동일 장치 내에서 행하는 것이 바람직하다.
본 실시형태에 있어서는, 도 3b에 나타나는 제1 적층 공정의 첩부 개시 지점으로부터, 도 3f에 나타나는 제2 적층 공정의 첩부 완료 지점까지의 사이의 워크(14)의 반송 거리를 7000㎜ 이하로 설계할 수 있어, 장치 스페이스를 저감시킬 수 있다. 도 3b에 나타나는 제1 적층 공정의 첩부 개시 지점으로부터, 도 3f에 나타나는 제2 적층 공정의 첩부 완료 지점까지의 사이의 워크(14)의 반송 거리는, 6500㎜ 이하로 할 수도 있고, 6000㎜ 이하로 할 수도 있으며, 4500㎜ 이하로 할 수도 있고, 3000㎜ 이하로 할 수도 있다.
제1 적층 공정의 첩부 개시 지점으로부터 제2 적층 공정의 첩부 완료 지점까지의 사이의 워크(14)의 반송 거리가 상기 범위 내임으로써, 보호막 형성 필름에 공기 중 부유하는 의도하지 않는 먼지가 부착되는 리스크를 저감할 수 있다.
본 실시형태에 있어서는, 도 3b에 나타나는 제1 적층 공정의 첩부 개시시부터, 도 3f에 나타나는 제2 적층 공정의 첩부 완료시까지의 사이의 워크(14)의 반송 시간을 400s 이하로 할 수 있어, 공정 시간을 단축할 수 있다. 도 3b에 나타나는 제1 적층 공정의 첩부 개시시부터, 도 3f에 나타나는 제2 적층 공정의 첩부 완료시까지의 사이의 워크(14)의 반송 시간은, 350s 이하로 할 수도 있고, 300s 이하로 할 수도 있으며, 250s 이하로 할 수도 있고, 200s 이하로 할 수도 있으며, 150s 이하로 할 수도 있다.
제1 적층 공정의 첩부 개시시부터 제2 적층 공정의 첩부 완료시까지의 사이의 워크(14)의 반송 시간이 상기 상한값 이하임으로써, 보호막 형성 필름에 공기 중 부유하는 의도하지 않는 먼지가 부착하는 리스크를 저감할 수 있다.
제1 적층 공정의 첩부 개시시부터 제2 적층 공정의 첩부 완료시까지의 사이의 워크(14)의 반송 시간은, 50s 이상으로 할 수도 있고, 100s 이상으로 할 수도 있으며, 150s 이상으로 할 수도 있고, 200s 이상으로 할 수도 있다.
제1 적층 공정의 첩부 개시시부터 제2 적층 공정의 첩부 완료시까지의 사이의 워크(14)의 반송 시간이 상기 하한값보다 크고, 과잉하게 반송이 너무 빠르지 않음으로써, 워크를 반송하는 공정 중에 워크가 기계 암으로 유지된 상태에서 이동하는 경우, 워크를 떨어뜨리지 않고 바르게 유지할 수 있다. 또한, 장치의 가동 부품의 마모를 저감할 수 있다.
제1 적층 공정에 있어서 워크(14)에 보호막 형성 필름(13)의 노출면을 첩부하는 속도, 및, 제2 적층 공정에 있어서 보호막 형성 필름(13)의 노출면과는 반대면에 지지 시트(10)를 첩부하는 속도는, 100㎜/초 이하로 할 수도 있고, 80㎜/초 이하로 할 수도 있고, 60㎜/초 이하로 할 수도 있고, 40㎜/초 이하로 할 수도 있다. 제1 적층 공정에 있어서의 상기 첩부하는 속도, 및, 제2 적층 공정에 있어서의 상기 첩부하는 속도가 상기 상한값 이하임으로써, 워크(14)와 보호막 형성 필름(13) 사이의 밀착성, 보호막 형성 필름(13)과 지지 시트(10) 사이의 밀착성을 양호한 것으로 할 수 있다.
제1 적층 공정에 있어서의 상기 첩부하는 속도, 및, 제2 적층 공정에 있어서의 상기 첩부하는 속도는, 2㎜/초 이상으로 할 수도 있고, 5㎜/초 이상으로 할 수도 있고, 10㎜/초 이상으로 할 수도 있다. 제1 적층 공정에 있어서의 상기 첩부하는 속도, 및, 제2 적층 공정에 있어서의 상기 첩부하는 속도가 상기 하한값 이상임으로써, 제3 적층체(19)의 생산 효율을 향상시킴과 함께, 제1 적층 공정의 첩부 개시시부터 제2 적층 공정의 첩부 완료시까지의 사이의 워크(14)의 반송 시간을 400s 이하로 할 수 있다.
본 실시형태에 있어서는, 이어서, 제1 적층 공정을 행하는 장치와 제2 적층 공정을 행하는 장치를 연결한 장치 내, 또는 동일 장치 내에서, 지지 시트(10)의 보호막 형성 필름(13)과는 반대측의 제2 면(10b)을 흡착 테이블(80)에 흡착시키고, 제3 적층체(19)로부터 백 그라인드 테이프(17)를 박리시켜도 된다. 도 4는 제3 적층체(19)로부터 백 그라인드 테이프(17)를 정상적으로 박리시킬 수 있던 일 예를 모식적으로 나타내는 단면 개요도이다.
본 실시형태의 키트를 사용한 본 실시형태의 제3 적층체의 제조 방법은 상기 키트를 인라인 프로세스로 사용하는 것이다. 본 실시형태에 있어서는, 제2 적층 공정 후, 상기 워크로부터 상기 백 그라인드 테이프를 박리시키는 공정도, 제1 적층 공정을 행하는 장치와 제2 적층 공정을 행하는 장치를 연결한 장치 내, 또는 동일 장치 내에서 행해지고, 인라인 프로세스로 행해진다.
본 실시형태의 제3 적층체의 제조 방법은 제1 적층 공정의 첩부 개시시부터, 10min 미만으로 상기 워크로부터 상기 백 그라인드 테이프를 박리시키기 시작할 수 있다. 이에 의해, 지지 시트(10)가 함유하는 재료와 보호막 형성 필름(13)이 함유하는 재료가 상호 이행하는 리스크를 저감할 수 있다.
본 실시형태에 있어서, 도 3a에 나타나는 워크(14)로서 반도체 웨이퍼를 사용하고 있다. 반도체 웨이퍼의 한쪽 면은 회로면(14a)이며, 범프가 형성되어 있다. 또한, 반도체 웨이퍼의 회로면(14a) 및 범프가 반도체 웨이퍼의 이면 연삭시에 찌그러지거나 웨이퍼 이면에 있어서의 딤플이나 크랙의 발생을 방지하기 위해, 반도체 웨이퍼의 회로면(14a) 및 범프는 회로면 보호용 테이프에 의해 보호되고 있다. 회로면 보호용 테이프는 백 그라인드 테이프(17)이며, 워크(14)인 반도체 웨이퍼의 이면(즉, 워크의 이면(14b))은 연삭된 면이다.
워크(14)로는, 한쪽에 회로면(14a)을 갖고, 다른 쪽의 면을 이면이라 할 수 있는 것이면 한정되지 않는다. 워크(14)로서, 한쪽에 회로면을 갖는 반도체 웨이퍼나, 개편화되어 개개의 전자 부품이 봉지 수지로 봉지되고, 한쪽에 단자가 형성된 반도체 장치의 단자 형성면(다시 말하면, 회로면)을 갖는 단자가 형성된 반도체 장치 집합체로 이루어지는 반도체 장치 패널 등을 예시할 수 있다.
백 그라인드 테이프(17)로는, 예를 들면, 일본 공개특허공보 2016-192488호, 일본 공개특허공보 2009-141265호에 개시된 표면 보호용 시트를 사용할 수 있다. 백 그라인드 테이프(17)는 적당한 재박리성을 갖는 점착제층을 구비하고 있다. 상기 점착제층은 고무계 수지, 아크릴 수지, 실리콘 수지, 우레탄 수지, 폴리비닐에테르 등 범용 약점착 타입의 점착제로 형성되어도 된다. 또한, 상기 점착제층은 에너지선의 조사에 의해 경화하여 재박리성이 되는 에너지선 경화형 점착제여도 된다. 백 그라인드 테이프(17)가 양면 테이프 형상으로 되어 있고, 백 그라인드 테이프(17)의 더욱 외측이 경질 지지체에 고정되어 있어도 되고, 경질 지지체에 워크(14)가 고정되어 있어도 된다.
본 명세서에 있어서, 「에너지선」이란, 전자파 또는 하전 입자선 중에서 에너지 양자를 갖는 것을 의미한다. 에너지선의 예로는, 자외선, 방사선, 전자선 등을 들 수 있다. 자외선은 예를 들면, 자외선원으로서 고압 수은 램프, 퓨전 램프, 크세논 램프, 블랙 라이트 또는 LED 램프 등을 사용함으로써 조사할 수 있다. 전자선은 전자선 가속기 등에 의해 발생시킨 것을 조사할 수 있다.
또한, 본 명세서에 있어서, 「에너지선 경화성」이란, 에너지선을 조사함으로써 경화하는 성질을 의미하고, 「비에너지선 경화성」이란, 에너지선을 조사해도 경화하지 않는 성질을 의미한다.
＜제1 적층체＞
제1 적층체(5)는 예를 들면, 다음과 같이 조제할 수 있다. 두께 38㎛의 제2 박리 필름(152)의 박리면 상에 용매를 함유하는 보호막 형성 조성물을 나이프 코터로 도포한 후, 오븐으로 120℃에서 2분간 건조시켜, 보호막 형성 필름을 형성한다. 이어서, 보호막 형성 필름에 두께 38㎛의 제1 박리 필름(151)의 박리면을 중첩하고 양자를 첩합하여, 제1 박리 필름(151)과, 보호막 형성 필름(두께: 25㎛)과, 제2 박리 필름(152)으로 이루어지는 제1 적층체(5)를 얻을 수 있다. 이러한 제1 적층체(5)는 예를 들면, 롤상으로 보관하는데 바람직하다.
제1 박리 필름(151)의 박리면을 예를 들면, 표면 조도(Ra)가 200㎚인 조면으로 하고, 제2 박리 필름(152)의 박리면을 상기 조면의 표면 조도보다 평활한, 예를 들면, 표면 조도(Ra)가 30㎚인 평활면으로 함으로써, 제1 적층체(5)를 조제할 수 있다.
혹은, 제1 박리 필름(151)의 박리면의 면 조도(Ra)와, 제2 박리 필름(152)의 박리면의 표면 조도가 동일한 평활면이어도, 예를 들면, 다음과 같이 하여, 제1 적층체(5)를 조제할 수 있다.
즉, 제2 박리 필름(152)의, 표면 조도(Ra)가 30㎚인 박리면 상에 용매를 함유하는 보호막 형성 조성물을 나이프 코터로 도포한 후, 오븐으로 120℃에서 2분간 건조시켜, 보호막 형성 필름을 형성한다. 이어서, 보호막 형성 필름에 두께 38㎛의 제1 박리 필름(151)의, 표면 조도(Ra)가 30㎚인 박리면을 중첩하고, 예를 들면, 23℃, 0.4MPa의 조건으로 양자를 첩합하여, 제1 박리 필름(151)과, 보호막 형성 필름(13)(두께: 25㎛)과, 제2 박리 필름(152)으로 이루어지는 보호막 형성 필름을 얻을 수 있다. 이에 의해, 보호막 형성 필름(13)의 제1 면(13a)과 제1 박리 필름(151) 사이는 경박리면이 되고, 보호막 형성 필름(13)의 제2 면(13b)과 제2 박리 필름(152) 사이는 상기 경박리면의 박리 강도보다 큰 박리 강도의 중박리면이 된다. 이러한 제1 적층체(5)도, 예를 들면, 롤상으로 보관하는데 바람직하다.
보호막 형성 필름의 제1 박리 필름(151)측의 표면 조도는, 보호막 형성 필름에 제1 박리 필름(151)의 박리면을 첩합하는 온도 및 압력의 조건에 의해 조정할 수 있다. 보호막 형성 필름에 제1 박리 필름(151)의 박리면을 첩합하는 온도 및 압력의 조건을 높게 하면, 보호막 형성 필름의 제1 박리 필름(151)측의 표면 조도는, 제1 박리 필름(151)의 박리면의 표면 조도에 충실해진다.
상기 워크의 상기 이면 측에 대향하는, 상기 보호막 형성 필름의 상기 조면의 표면 조도(Ra)는, 32∼1200㎚여도 되며, 32∼1000㎚인 것이 바람직하고, 32∼900㎚인 것이 보다 바람직하며, 32∼800㎚인 것이 특히 바람직하다.
상기 보호막 형성 필름의 상기 조면의 표면 조도(Ra)가 큰 편이, 실질적으로 박리 필름과 접하는 면적이 작아진다. 따라서, 상기 보호막 형성 필름의 상기 조면의 표면 조도(Ra)는 상기 하한값 이상임으로써, 상기 보호막 형성 필름의 상기 조면측을 박리시킬 때 우선적으로 박리하기 쉬워진다.
이에 의해, 경면 박리 필름을 박리시킬 때, 보호막 형성 필름의 경박리로부터의 박리가 적절히 행해지지 않고, 보호막 형성 필름의 일부가 경면 박리 필름 위에 잔존하는, 이른바 잔사 부착 현상으로 불리는 박리 불량의 리스크를 저감할 수 있다.
상기 지지 시트의 측에 대향하는, 상기 보호막 형성 필름의 상기 평활면의 표면 조도(Ra)는, 20∼80㎚인 것이 바람직하고, 24∼50㎚인 것이 바람직하며, 28∼32㎚인 것이 바람직하다.
상기 보호막 형성 필름의 상기 평활면의 표면 조도(Ra)에 대한, 상기 보호막 형성 필름의 상기 조면의 표면 조도(Ra)의 비(조면의 표면 조도(Ra)/평활면의 표면 조도(Ra))는, 1.1∼50이어도 되고, 1.2∼45여도 되고, 1.3∼35여도 되고, 1.4∼30이어도 되고, 1.5∼24여도 된다.
(보호막 형성 조성물)
보호막 형성 필름을 형성하기 위한 보호막 형성 조성물의 조성으로서, 강한 보호 성능이 요구되지 않는 용도에서는, 경화성 성분을 함유하지 않는 보호막 형성 조성물을 사용할 수 있으며, 경화 공정이 필요 없기 때문에 사용이 용이하다. 단, 연질인 칩에 의해서는, 충분한 접착성과 보호 성능을 얻을 수 없을 가능성은 있다. 보호막 형성 필름을 형성하기 위한 보호막 형성 조성물의 조성으로는, 중합체 성분 및 경화성 성분을 함유하는 것이 바람직하다.
중합체 성분은 경화성 성분에도 해당하는 경우가 있다. 본 명세서에 있어서는, 보호막 형성 조성물이 이러한 중합체 성분 및 경화성 성분의 양쪽에 해당하는 성분을 함유하는 경우, 보호막 형성 조성물은 중합체 성분 및 경화성 성분을 함유한다고 간주한다.
보호막 형성 필름은 그 구성 재료를 함유하는 보호막 형성 조성물을 사용하여 형성할 수 있다. 예를 들면, 보호막 형성 필름은 그 형성 대상면(예를 들면, 박리 필름)에 보호막 형성 조성물을 도공하고, 필요에 따라 건조시킴으로써 형성할 수 있다. 보호막 형성 조성물에 있어서의 상온에서 기화하지 않는 성분끼리의 함유량의 비율은, 통상, 보호막 형성 필름에 있어서의 상기 성분끼리의 함유량의 비율과 동일해진다. 본 명세서에 있어서, 「상온」이란, 특별히 냉각하거나 가열하지 않은 온도, 즉 평상의 온도를 의미하며, 예를 들면, 15∼25℃의 온도 등을 들 수 있다.
(중합체 성분)
보호막 형성 필름에 충분한 점착성 및 조막성(시트 형성성)을 부여하기 위해 중합체 성분이 사용된다. 중합체 성분으로는, 아크릴 수지, 폴리에스테르 수지, 우레탄 수지, 실리콘 수지 등을 사용할 수 있다.
중합체 성분의 중량 평균 분자량(Mw)은, 1만∼200만인 것이 바람직하고, 10만∼120만인 것이 보다 바람직하며, 20만∼100만인 것이 더욱 바람직하고, 30만∼90만인 것이 특히 바람직하다. 중합체 성분의 중량 평균 분자량이 상기 하한값 이상이면, 박리 필름이 박리되기 쉬워져, 잔사 부착 현상으로 불리는 박리 불량의 리스크가 저감된다. 중합체 성분의 중량 평균 분자량이 상기 상한값 이하이면, 보호막 형성 필름의 점착성의 저하에 의해 워크에 첩부할 수 없어지는 것이 방지되고, 첩부 후 워크로부터 보호막 형성 필름이 박리되는 것이 방지된다. 또한, 중량 평균 분자량(Mw)이 상기 범위 내임으로써, 적합한 파단 신도를 달성하기 쉬워진다.
분자량 분포(Mw/Mn)는 4 이상인 것이 바람직하고, 4.2 이상인 것이 보다 바람직하며, 4.5 이상인 것이 더욱 바람직하고, 5.5 이상인 것이 특히 바람직하며, 7 이상인 것이 가장 바람직하다. 분자량 분포를 상기 하한값 이상으로 함으로써, 다양한 분자량의 분자가 중합체 성분 중에 존재하므로, 보호막 형성 필름(13)은 큰 파단 신도를 달성하기 쉬워진다.
분자량 분포(Mw/Mn)는 14 이하인 것이 바람직하고, 12 이하인 것이 보다 바람직하며, 11 이하인 것이 더욱 바람직하고, 10 이하인 것이 특히 바람직하다. 분자량 분포를 상기 상한값 이하로 함으로써, 워크(14)와 보호막 형성 필름(13)의 접착 신뢰성을 향상시킬 수 있다.
여기서, Mn는 수평균 분자량이다.
각 성분의 중량 평균 분자량(Mw) 및 수평균 분자량(Mn)의 값은, 겔 퍼미에이션 크로마토그래피(GPC)법으로 측정되는 표준 폴리스티렌 환산값이다.
중합체 성분으로서, 아크릴 수지가 바람직하게 사용된다. 아크릴 수지의 유리 전이 온도(Tg)는, -60∼50℃인 것이 바람직하고, -50∼40℃인 것이 보다 바람직하며, -40∼30℃인 것이 더욱 바람직하고, 예를 들면, -30∼20℃여도 되고, -25∼15℃여도 되고, -20∼10℃여도 된다.
아크릴 수지의 유리 전이 온도가 상기 하한값 이상이면, 박리 필름이 박리되기 쉬워져, 잔사 부착 현상으로 불리는 박리 불량의 리스크가 저감된다. 아크릴 수지의 유리 전이 온도가 상기 상한값 이하이면, 보호막 형성 필름의 점착성의 저하에 의해 워크에 첩부할 수 없어지는 것이 방지되고, 첩부 후 워크로부터 보호막 형성 필름이 박리되는 것이 방지되며, 또한, 롤체로 하여 보호막 형성 필름이 굴곡 했을 때 균열(금)이 발생하는 리스크가 저감된다. 또한, 유리 전이 온도(Tg)가 상기 범위임으로써, 적합한 파단 신도를 달성하기 쉬워진다.
접착성 및 조막성의 관점에서, 중합체 성분의 바람직한 함유량은, 보호막 형성 필름 전체 중량 100에 대해, 5∼80질량부인 것이 바람직하고, 8∼70질량부인 것이 보다 바람직하며, 11∼60질량부인 것이 더욱 바람직하고, 예를 들면, 14∼50질량부여도 되며, 17∼45질량부여도 되고, 20∼40질량부여도 된다. 중합체 성분의 함유량이 상기 범위 내임으로써, 적합한 파단 신도를 달성하기 쉬워진다.
중합체 성분을 구성하는 수지의 유리 전이 온도(Tg)는, 이하에 나타내는 Fox의 식을 이용하여 계산으로 구할 수 있다.
1／Tg＝(W1／Tg1)＋(W2／Tg2)＋…＋(Wm／Tgm)
(식 중, Tg는 중합체 성분을 구성하는 수지의 유리 전이 온도이며, Tg1, Tg2,…Tgm은 중합체 성분을 구성하는 수지의 원료가 되는 각 단량체의 호모 폴리머의 유리 전이 온도이고, W1, W2,…Wm는 각 단량체의 질량분율이다. 단, W1＋W2＋…＋Wm＝1이다)
상기 Fox의 식에 있어서의 각 단량체의 호모 폴리머의 유리 전이 온도는, 점착 핸드북 또는 Polymer Handbook 등에 기재된 값을 사용할 수 있다. 예를 들면, 호모 폴리머의 유리 전이 온도는, 아크릴산메틸은 10℃, 메타크릴산메틸은 105℃, 아크릴산2-히드록시에틸은 -15℃, n-부틸아크릴레이트는 -54℃, 글리시딜메타크릴레이트는 41℃이다.
상기 아크릴 수지를 구성하는 모노머로는, (메타)아크릴산에스테르 모노머 또는 그 유도체를 들 수 있다. 예를 들면, 알킬기의 탄소수가 1∼18인 알킬(메타)아크릴레이트, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등을 들 수 있다. 또한, 고리형 골격을 갖는 (메타)아크릴레이트, 구체적으로는 시클로헥실(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보르닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜테닐옥시에틸(메타)아크릴레이트, 이미드(메타)아크릴레이트 등을 들 수 있다. 또한, 관능기를 갖는 모노머로서, 수산기를 갖는 히드록시메틸(메타)아크릴레이트, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트 등을 들 수 있고; 그 밖에, 에폭시기를 갖는 글리시딜(메타)아크릴레이트 등을 들 수 있다. 아크릴 수지는 수산기를 갖고 있는 모노머를 함유하고 있는 아크릴 수지가, 후술하는 경화성 성분과의 상용성이 양호하기 때문에 바람직하다. 또한, 상기 아크릴 수지는 아크릴산, 메타크릴산, 이타콘산, 초산비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.
또한, 중합체 성분으로서, 경화 후의 보호막의 가요성을 유지하기 위한 열가소성 수지를 배합해도 된다. 이러한 열가소성 수지로는, 중량 평균 분자량이 1000∼10만인 것이 바람직하고, 3000∼8만인 것이 더욱 바람직하다. 열가소성 수지의 유리 전이 온도는, 바람직하게는 -30∼120℃, 더욱 바람직하게는 -20∼120℃인 것이 바람직하다. 열가소성 수지로는, 폴리에스테르 수지, 우레탄 수지, 페녹시 수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 들 수 있다. 이들 열가소성 수지는 1종 단독으로, 또는 2종 이상 혼합하여 사용할 수 있다. 상기 열가소성 수지를 함유함으로써, 보호막 형성 필름의 전사면에 보호막 형성 필름이 추종하여 보이드 등의 발생을 억제할 수 있다.
(경화성 성분)
경화성 성분은 열경화성 성분 및/또는 에너지선 경화성 성분이 사용된다. 이에 의해, 보호막 형성 필름을 열경화성 및/또는 에너지선 경화성으로 할 수 있다.
열경화성 보호막 형성 필름을 사용함으로써, 보호막 형성 필름을 후막화해도 열경화를 용이하게 할 수 있으므로, 보호 성능이 양호한, 보호막 형성 필름의 후막화가 가능해진다. 가열 경화 공정에서는, 다수의 워크의 일괄 경화가 가능하다.
에너지선 경화성 보호막 형성 필름을 사용함으로써, 보호막 형성 필름의 에너지선 경화를 단시간에 할 수 있다.
열경화성 성분으로는, 열경화 수지 및 열경화제가 사용된다. 열경화 수지로는 예를 들면, 에폭시 수지가 바람직하다.
에폭시 수지로는, 종래 공지의 에폭시 수지를 사용할 수 있다. 에폭시 수지로는 구체적으로는, 다관능계 에폭시 수지나, 비페닐 화합물, 비스페놀A 디글리시딜에테르나 그 수첨물, 오쏘크레졸 노볼락 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2관능 이상 갖는 에폭시 화합물을 들 수 있다. 이들은 1종 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다.
열경화성 성분의 바람직한 함유량은 보호막 형성 필름 전체 중량 100에 대해, 1∼75질량부인 것이 바람직하고, 2∼65질량부인 것이 보다 바람직하며, 3∼60질량부인 것이 더욱 바람직하고, 예를 들면, 4∼55질량부여도 되며, 5∼50질량부여도 되고, 6∼45질량부여도 된다. 열경화 수지의 함유량이 상기 하한값 이상이면 보호막이 워크와의 충분한 접착성을 얻을 수 있어, 보호막이 워크를 보호하는 성능이 우수하고, 상기 상한값 이하이면 롤체로 보관했을 때의 보관 안정성이 우수하다.
열경화제는 열경화 수지, 특히 에폭시 수지에 대한 경화제로서 기능한다. 바람직한 열경화제로는, 1분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 갖는 화합물을 들 수 있다. 그 관능기로는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기, 및 산무수물 등을 들 수 있다. 이들 중 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.
페놀계 경화제의 구체적인 예로는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자일록형 페놀 수지, 아랄킬페놀 수지를 들 수 있다. 아민계 경화제의 구체적인 예로는, DICY(디시안디아미드)를 들 수 있다. 이들은 1종 단독으로, 또는 2종 이상 혼합하여 사용할 수 있다.
열경화제의 함유량은 열경화 수지 100질량부에 대해, 0.1∼500질량부인 것이 바람직하고, 1∼200질량부인 것이 보다 바람직하다. 열경화제의 함유량이 상기 하한값 이상이면 충분히 경화하여 접착성이 얻어지고, 상기 상한값 이하이면 보호막의 흡습률이 억제되어 워크와 보호막의 접착 신뢰성이 향상된다.
에너지선 경화성 성분으로는, 에너지선 중합성기를 포함하고, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화하는 저분자량 화합물(에너지선 중합성 화합물)을 사용할 수 있다. 이러한 에너지선 경화성 성분으로서 구체적으로는, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노히드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트, 및 이타콘산 올리고머 등의 아크릴레이트계 화합물을 들 수 있다. 이러한 화합물은 분자 내에 적어도 1개의 중합성 이중 결합을 갖고, 통상은 중량 평균 분자량이 100∼30000, 바람직하게는 300∼10000 정도이다. 에너지선 경화성 성분의 바람직한 함유량은 보호막 형성 필름 전체 중량 100에 대해, 1∼80질량부인 것이 바람직하고, 2∼70질량부인 것이 보다 바람직하며, 3∼60질량부인 것이 더욱 바람직하고, 예를 들면, 4∼50질량부여도 되며, 5∼40질량부여도 된다.
에너지선 경화형 중합체의 주골격은 특별히 한정되지는 않고, 중합체 성분으로서 범용되고 있는 아크릴 수지여도 되며, 또한 폴리에스테르, 폴리에테르 등이어도 되나, 합성 및 물성의 제어가 용이한 점에서, 아크릴 수지를 주골격으로 하는 것이 특히 바람직하다.
에너지선 경화형 중합체의 주쇄 또는 측쇄에 결합하는 에너지선 중합성기는, 예를 들면, 에너지선 중합성 탄소-탄소 이중 결합을 포함하는 기이며, 구체적으로는 (메타)아크릴로일기 등을 예시할 수 있다. 에너지선 중합성기는, 알킬렌기, 알킬렌옥시기, 폴리알킬렌옥시기를 개재하여 에너지선 경화형 중합체에 결합하고 있어도 된다.
에너지선 중합성기가 결합된 에너지선 경화형 중합체의 중량 평균 분자량(Mw)은, 1만∼200만인 것이 바람직하고, 10만∼150만인 것이 보다 바람직하다. 또한, 에너지선 경화형 중합체의 유리 전이 온도(Tg)는, 바람직하게는 -60∼50℃, 더욱 바람직하게는 -50∼40℃, 특히 바람직하게는 -40∼30℃의 범위에 있다.
에너지선 경화형 중합체는 예를 들면, 히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 함유하는 아크릴 수지와, 당해 관능기와 반응하는 치환기와 에너지선 중합성 탄소-탄소 이중 결합을 1분자마다 1∼5개를 갖는 중합성기 함유 화합물을 반응시켜 얻어진다. 당해 관능기와 반응하는 치환기로는, 이소시아네이트기, 글리시딜기, 카르복실기 등을 들 수 있다.
중합성기 함유 화합물로는, (메타)아크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, (메타)아크릴로일이소시아네이트, 알릴이소시아네이트, 글리시딜(메타)아크릴레이트; (메타)아크릴산 등을 들 수 있다.
아크릴 수지는 히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 갖는 (메타)아크릴 모노머 또는 그 유도체와, 이와 공중합 가능한 다른 (메타)아크릴산에스테르 모노머 또는 그 유도체로 이루어지는 공중합체인 것이 바람직하다.
히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 갖는 (메타)아크릴 모노머 또는 그 유도체로는, 예를 들면, 히드록실기를 갖는 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트; 카르복실기를 갖는 아크릴산, 메타크릴산, 이타콘산; 에폭시기를 갖는 글리시딜메타크릴레이트, 글리시딜아크릴레이트 등을 들 수 있다.
상기 모노머와 공중합 가능한 다른 (메타)아크릴산에스테르 모노머 또는 그 유도체로는, 예를 들면, 알킬기의 탄소수가 1∼18인 알킬(메타)아크릴레이트, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등을 들 수 있고; 고리형 골격을 갖는 (메타)아크릴레이트, 구체적으로는 시클로헥실(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보르닐아크릴레이트, 디시클로펜타닐아크릴레이트, 디시클로펜테닐아크릴레이트, 디시클로펜테닐옥시에틸아크릴레이트, 이미드 아크릴레이트 등을 들 수 있다. 또한, 상기 아크릴 수지에는, 초산비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.
에너지선 경화형 중합체를 사용하는 경우에도, 상기한 에너지선 중합성 화합물을 병용해도 되고, 또한 중합체 성분을 병용해도 된다. 본 발명에 있어서의 보호막 형성 필름 중의 이들 삼자의 배합량의 관계는, 에너지선 경화형 중합체 및 중합체 성분의 질량의 합계 100질량부에 대해, 에너지선 중합성 화합물이 바람직하게는 1∼1500질량부, 보다 바람직하게는 10∼500질량부, 특히 바람직하게는 20∼200질량부 포함된다.
열경화성 보호막 형성 필름을 열경화시켜, 보호막을 형성할 때의 경화 조건은, 상술한 바와 같이, 보호막이 충분히 그 기능을 발휘하는 정도의 경화도가 되는 한, 특별히 한정되지 않고, 열경화성 보호막 형성 필름의 종류에 따라, 적절히 선택하면 된다.
에너지선 경화성 보호막 형성 필름을 에너지선 경화시켜, 보호막을 형성할 때의 경화 조건은, 보호막이 충분히 그 기능을 발휘하는 정도의 경화도가 되는 한 특별히 한정되지 않고, 에너지선 경화성 보호막 형성 필름의 종류에 따라, 적절히 선택하면 된다.
예를 들면, 에너지선 경화성 보호막 형성 필름의 에너지선 경화시에 있어서의 에너지선의 조도는, 4∼280mW/㎠인 것이 바람직하다. 그리고, 상기 경화시에 있어서의 에너지선의 광량은, 3∼1000mJ/㎠인 것이 바람직하다.
보호막 형성 필름은 상기 중합체 성분 및 경화성 성분에 추가로 하기 성분을 포함할 수 있다.
(착색제)
보호막 형성 필름은 착색제를 함유하는 것이 바람직하다. 보호막 형성 필름에 착색제를 배합함으로써, 반도체 장치를 기기에 도입했을 때, 주위의 장치로부터 발생하는 적외선 등을 차폐하여, 이들에 의한 반도체 장치의 오작동을 방지할 수 있고, 또한 보호막 형성 필름을 경화하여 얻은 보호막에 제품 번호 등을 인자했을 때의 문자의 시인성이 향상된다. 즉, 보호막이 형성된 반도체 장치나 반도체 칩에서는, 보호막의 표면에 제품 번호 등이 통상 레이저 마킹법(레이저광에 의해 보호막 표면을 절삭하여 인자를 행하는 방법)에 의해 인자되나, 보호막이 착색제를 함유함으로써, 보호막의 레이저광에 의해 절삭된 부분과 그렇지 않은 부분의 콘트라스트 차가 충분히 얻어져, 시인성이 향상된다. 착색제로는, 유기 또는 무기의 안료 및 염료가 사용된다. 내열성 등의 관점에서, 안료가 바람직하다. 안료로는, 카본 블랙, 산화철, 이산화망간, 아닐린 블랙, 활성탄 등이 사용되나, 이들에 한정되지는 않는다. 그 중에서도 핸들링성이나 분산성의 관점에서, 카본 블랙이 특히 바람직하다. 착색제는 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
착색제의 배합량은 보호막 형성 필름을 구성하는 전체 고형분 100질량부에 대해, 바람직하게는 0.01∼35질량부, 보다 바람직하게는 0.02∼15질량부, 더욱 바람직하게는 0.03∼10질량부이고, 예를 들면, 0.04∼5질량부여도 되며, 0.05∼1.5질량부여도 되고, 0.06∼1질량부여도 된다. 착색제의 배합량이, 상기 상한값 이하임으로써, 워크(14)에 첩부했을 때의 들뜸의 유무가 확인하기 쉬워지고, 상기 하한값 이하임으로써, 균열 현상이나 복귀 현상이 확인하기 쉬워진다.
(경화 촉진제)
경화 촉진제는, 보호막 형성 필름의 경화 속도를 조정하기 위해 사용된다. 경화 촉진제는, 특히, 경화성 성분에 있어서, 에폭시 수지와 열경화제를 병용하는 경우에 바람직하게 사용된다.
바람직한 경화 촉진제로는, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3차 아민류; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸류; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐보론염 등을 들 수 있다. 이들은 1종 단독으로, 또는 2종 이상 혼합하여 사용할 수 있다.
경화 촉진제는 경화성 성분 100질량부에 대해, 바람직하게는 0.01∼10질량부, 더욱 바람직하게는 0.1∼1질량부의 양으로 포함된다. 경화 촉진제를 상기 범위의 양으로 함유함으로써, 고온도 고습도하에 노출되어도 우수한 접착 특성을 갖고, 혹독한 리플로우 조건에 노출되었을 경우에도 높은 접착 신뢰성을 달성할 수 있다.
(커플링제)
커플링제는 보호막의 워크에 대한 접착 신뢰성을 향상시키기 위해 사용해도 된다. 또한, 커플링제를 사용함으로써, 보호막 형성 필름을 경화하여 얻어지는 보호막의 내열성을 저해하지 않고, 그 내수성을 향상할 수 있다.
커플링제로는, 중합체 성분, 경화성 성분 등이 갖는 관능기와 반응하는 기를 갖는 화합물이 바람직하게 사용된다. 커플링제로는, 실란 커플링제가 바람직하다. 이러한 커플링제로는, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이도프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라설판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다. 이들은 1종 단독으로, 또는 2종 이상 혼합하여 사용할 수 있다.
커플링제는 중합체 성분 및 경화성 성분의 합계 100질량부에 대해, 통상 0.03∼20질량부, 바람직하게는 0.05∼10질량부, 보다 바람직하게는 0.1∼5질량부의 비율로 포함된다. 커플링제의 함유량이 0.03질량부 미만이면 상기 효과가 얻어지지 않을 가능성이 있고, 20질량부를 초과하면 아웃 가스의 원인이 될 가능성이 있다.
(충전재)
충전재를 보호막 형성 필름에 배합함으로써, 경화 후의 보호막에 있어서의 열팽창 계수를 조정하는 것이 가능해지고, 반도체 칩에 대해 경화 후의 보호막의 열팽창 계수를 최적화함으로써 워크와 보호막의 접착 신뢰성을 향상시킬 수 있다. 충전재로서 무기 충전재가 바람직하다. 또한, 경화 후의 보호막의 흡습률을 저감시키는 것도 가능해진다.
바람직한 무기 충전재로는, 실리카, 알루미나, 탤크, 탄산칼슘, 산화티탄, 산화철, 탄화규소, 질화붕소 등의 분말, 이들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 들 수 있다. 이들 중에서도, 실리카 필러 및 알루미나 필러가 바람직하다. 상기 무기 충전재는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 무기 충전재의 함유량은 보호막 형성 필름을 구성하는 전체 고형분 100질량부에 대해, 예를 들면, 80질량부 이하로 할 수도 있고, 1∼70질량부로 할 수도 있으며, 2∼65질량부로 할 수도 있고, 3∼60질량부로 할 수도 있으며, 5∼55질량부로 할 수도 있고, 10∼50질량부로 할 수도 있으며, 15∼45질량부로 할 수도 있다.
무기 충전재의 함유량을 상기 상한값 이하로 함으로써, 롤체로 하여 보호막 형성 필름이 굴곡했을 때, 균열(금)이 발생하는 리스크를 저감할 수 있고, 상기 하한값 이상으로 함으로써, 보호막의 내열성을 향상시킬 수 있다. 무기 충전재의 함유량을 상기 범위 내로 함으로써, 적합한 파단 신도를 달성하기 쉬워져, 적합한 중면 박리 필름(152)의 박리력을 달성하기 쉬워진다.
(광중합 개시제)
보호막 형성 필름이 상술한 경화성 성분으로서 에너지선 경화성 성분을 함유하는 경우에는, 그 사용에 있어서, 자외선 등의 에너지선을 조사하여 에너지선 경화성 성분을 경화시킨다. 이 때, 당해 조성물 중에 광중합 개시제를 함유시킴으로써, 중합 경화 시간 그리고 광선 조사량을 줄일 수 있다.
이러한 광중합 개시제로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티옥산톤, α-히드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드, 및 β-클로로안트라퀴논 등을 들 수 있다. 광중합 개시제는 1종류 단독으로, 또는 2종류 이상을 조합하여 사용할 수 있다.
광중합 개시제의 배합 비율은 에너지선 경화성 성분 100질량부에 대해, 0.1∼10질량부 포함되는 것이 바람직하고, 1∼5질량부 포함되는 것이 보다 바람직하다. 상기 하한값 이상이면 광중합하여 만족스러운 보호 성능을 얻을 수 있고, 상기 상한값 이하이면 광중합에 기여하지 않는 잔류물의 생성을 억제하여 보호막 형성 필름의 경화성을 충분한 것으로 할 수 있다.
(가교제)
보호막 형성 필름의 워크와의 점착력 및 응집성을 조절하기 위해, 가교제를 첨가할 수도 있다. 가교제로는 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물 등을 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로는, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물, 및 이들 유기 다가 이소시아네이트 화합물의 삼량체, 그리고 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트 우레탄 프리폴리머 등을 들 수 있다.
유기 다가 이소시아네이트 화합물로는, 예를 들면, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-자일릴렌디이소시아네이트, 1,4-자일렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 트리메틸올프로판 어덕트 톨릴렌디이소시아네이트, 및 리신이소시아네이트를 들 수 있다.
상기 유기 다가 이민 화합물로는, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.
가교제는 중합체 성분 및 에너지선 경화형 중합체의 합계량 100질량부에 대해, 통상 0.01∼20질량부, 바람직하게는 0.1∼10질량부, 보다 바람직하게는 0.5∼5질량부의 비율로 사용된다.
(범용 첨가제)
보호막 형성 필름에는, 상기 외에 필요에 따라 각종 첨가제가 배합되어도 된다. 각종 첨가제로는, 점착 부여제, 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게터링제, 사슬 이동제 등을 들 수 있다.
(용매)
보호막 형성 조성물은 추가로 용매를 함유하는 것이 바람직하다. 용매를 함유하는 보호막 형성 조성물은 취급성이 양호해진다.
상기 용매는 특별히 한정되지 않으나, 바람직한 것으로는 예를 들면, 톨루엔, 자일렌 등의 탄화수소; 메탄올, 에탄올, 2-프로판올, 이소부틸알코올(2-메틸프로판-1-올), 1-부탄올 등의 알코올; 초산에틸 등의 에스테르; 아세톤, 메틸에틸케톤 등의 케톤; 테트라히드로푸란 등의 에테르; 디메틸포름아미드, N-메틸피롤리돈 등의 아미드(아미드 결합을 갖는 화합물) 등을 들 수 있다.
보호막 형성 조성물이 함유하는 용매는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
보호막 형성 조성물이 함유하는 용매는, 접착제 조성물 중의 함유 성분을 보다 균일하게 혼합할 수 있는 점에서, 메틸에틸케톤 등인 것이 바람직하다.
상기와 같은 각 성분으로 이루어지는 보호막 형성 조성물을 도포하고, 건조시켜 얻어지는 보호막 형성 필름은, 점착성과 경화성을 갖고, 미경화 상태에서는 워크(반도체 웨이퍼나 칩 등)에 가압함으로써 접착한다. 가압할 때, 보호막 형성 필름을 가열해도 된다. 그리고 경화를 거쳐 최종적으로는 내충격성이 높은 보호막을 부여할 수 있고, 접착 강도도 우수하고, 혹독한 고온도 고습도 조건하에 있어서도 충분한 보호 기능을 유지할 수 있다. 한편, 보호막 형성 필름은 단층 구조여도 되고, 또한 상기 성분을 포함하는 층을 1층 이상 포함하는 한에 있어서 다층 구조여도 된다.
보호막 형성 필름의 두께는 특별히 한정되지 않으나, 3∼300㎛로 할 수도 있고, 3∼200㎛로 할 수도 있으며, 5∼100㎛로 할 수도 있고, 7∼80㎛로 할 수도 있으며, 10∼70㎛로 할 수도 있고, 12∼60㎛로 할 수도 있으며, 15∼50㎛로 할 수도 있고, 18∼40㎛로 할 수도 있으며, 20∼30㎛로 할 수도 있다.
보호막 형성 필름의 두께가 상기 하한값 이상이면 보호막의 보호 성능을 충분한 것으로 할 수 있고, 상기 상한값 이하이면 비용을 저감하고, 에너지선 경화성 보호막 형성 필름의 내부까지 에너지선을 도달시킬 수 있다.
＜지지 시트＞
본 발명의 일 양태에서 사용하는 지지 시트로는, 기재만으로 구성된 시트나, 기재 상에 점착제층이 적층되어 있는 점착 시트를 들 수 있다.
지지 시트는, 보호막 형성 필름의 표면에 먼지 등의 부착을 방지하는 박리 시트, 또는, 링 프레임 등의 고정용 지그와 보호막 형성 필름이 형성된 워크에 첩부하고, 기계 암이 직접 보호막 형성 필름이 형성된 워크에 접하지 않고 고정용 지그를 유지하여 반송할 수 있는 반송 시트 등의 역할을 하는 것이다.
지지 시트의 두께로는, 용도에 따라 적절히 선택되나, 보호막 형성 필름이 형성된 워크 및 고정용 지그에 대한 첩부성을 양호하게 하는 관점에서, 바람직하게는 10∼500㎛, 보다 바람직하게는 20∼350㎛, 더욱 바람직하게는 30∼200㎛이다.
한편, 상기 지지 시트의 두께에는, 지지 시트를 구성하는 기재의 두께뿐만 아니라, 점착제층을 갖는 경우에는, 이들 층이나 막의 두께도 포함하나, 보호막 형성 필름에 첩부되지 않는 박리 필름 등은 포함하지 않는다.
(기재)
지지 시트를 구성하는 기재로는, 수지 필름이 바람직하다.
당해 수지 필름으로는, 예를 들면, 저밀도 폴리에틸렌(LDPE) 필름이나 직쇄 저밀도 폴리에틸렌(LLDPE) 필름 등의 폴리에틸렌 필름, 에틸렌·프로필렌 공중합체 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌·초산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소 수지 필름 등을 들 수 있다.
본 발명의 일 양태에서 사용하는 기재는, 1종류의 수지 필름으로 이루어지는 단층 필름이어도 되고, 2종류 이상의 수지 필름을 적층한 적층 필름이어도 된다.
또한, 본 발명의 일 양태에 있어서는, 상술한 수지 필름 등의 기재의 표면에 표면 처리를 실시한 시트를 지지 시트로서 사용해도 된다.
이들 수지 필름은 가교 필름이어도 된다.
또한, 이들 수지 필름을 착색한 것, 또는 인쇄를 실시한 것 등도 사용할 수 있다. 또한, 수지 필름은 열가소성 수지를 압출 형성에 의해 시트화한 것이어도 되고, 연신된 것이어도 되며, 경화성 수지를 소정 수단에 의해 박막화 및 경화하여 시트화한 것이 사용되어도 된다.
이들 수지 필름 중에서도, 내열성이 우수하고, 또한 적당한 유연성을 갖기 때문에 익스팬드 적성을 갖고, 픽업 적성도 유지되기 쉽다는 관점에서, 폴리프로필렌 필름을 포함하는 기재가 바람직하다.
한편, 폴리프로필렌 필름을 포함하는 기재의 구성으로는, 폴리프로필렌 필름만으로 이루어지는 단층 구조여도 되며, 폴리프로필렌 필름과 다른 수지 필름으로 이루어지는 복층 구조여도 된다.
보호막 형성 필름이 열경화성인 경우, 기재를 구성하는 수지 필름이 내열성을 가짐으로써, 기재의 열에 의한 손상을 억제하고, 반도체 장치의 제조 프로세스에 있어서의 문제의 발생을 억제할 수 있다.
지지 시트를 구성하는 기재의 두께로는, 바람직하게는 10∼500㎛, 보다 바람직하게는 15∼300㎛, 더욱 바람직하게는 20∼200㎛이다.
(점착 시트)
본 발명의 일 양태에서 지지 시트(10)로서 사용하는 점착 시트로는, 상술한 수지 필름 등의 기재(11) 상에 점착제로 형성한 점착제층(12)을 갖는 것을 들 수 있다. 점착제층(12)을 가짐으로써, 보호막 형성 필름과 지지 시트 사이의 180°박리 점착력을 용이하게 조정할 수 있다.
점착제층의 형성 재료인 점착제로는, 점착성 수지를 포함하는 점착제 조성물을 들 수 있고, 당해 점착제 조성물은 추가로 상술한 가교제나 점착 부여제 등의 범용 첨가제를 함유해도 된다.
당해 점착성 수지로는, 그 수지의 구조에 착목했을 경우, 예를 들면, 아크릴 수지, 우레탄 수지, 고무계 수지, 실리콘 수지, 폴리비닐에테르 등을 들 수 있고, 그 수지의 기능에 착목했을 경우, 예를 들면, 에너지선 경화형 점착제 등을 들 수 있다.
지지 시트(10)는 1층(단층)으로 이루어지는 것이어도 되고, 2층 이상의 복수층으로 이루어지는 것이어도 된다. 지지 시트가 복수층으로 이루어지는 경우, 이들 복수층의 구성 재료 및 두께는, 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 본 발명의 효과를 저해하지 않는 한, 특별히 한정되지 않는다.
한편, 본 명세서에 있어서는, 지지 시트의 경우에 한정하지 않고, 「복수층이 서로 동일해도 상이해도 된다」란, 「모든 층이 동일해도 되고, 모든 층이 상이해도 되며, 일부의 층만이 동일해도 된다」는 것을 의미하고, 또한, 「복수층이 서로 상이하다」란, 「각 층의 구성 재료 및 두께의 적어도 한쪽이 서로 상이하다」는 것을 의미한다.
지지 시트는 투명해도 되고, 불투명해도 되며, 목적에 따라 착색되어 있어도 된다.
예를 들면, 보호막 형성 필름이 에너지선 경화성을 갖는 경우에는, 지지 시트는 에너지선을 투과시키는 것이 바람직하다.
예를 들면, 보호막 형성 필름을 지지 시트를 개재하여 광학적으로 검사하기 위해서는, 지지 시트는 투명한 것이 바람직하다.
핸들링성을 양호하게 하는 관점에서, 보호막 형성 필름에 첩부하기 전에는 지지 시트는 박리 필름을 구비하고 있어도 된다.
상기 키트의 일 실시형태로는, 예를 들면, 제1 박리 필름, 보호막 형성 필름 및 제2 박리 필름이 이 순서로 적층된 제1 적층체와, 상기 보호막 형성 필름의 보호 대상이 되는 워크 및 상기 보호막 형성 필름을 지지하기 위해 사용되는 지지 시트를 구비하는 키트로서, 상기 보호막 형성 필름은 중합체 성분 및 경화성 성분을 함유하고, 상기 중합체 성분의 중량 평균 분자량(Mw)은 1만∼200만이며, 상기 중합체 성분의 분자량 분포(Mw/Mn)는 4 이상 14 이하이고, 상기 중합체 성분은 아크릴 수지를 포함하며, 상기 아크릴 수지의 유리 전이 온도(Tg)는 -60∼50℃이고, 상기 중합체 성분 함유량은 상기 보호막 형성 필름 전체 중량 100에 대해, 5∼80질량부이며, 상기 경화성 성분은 열경화 수지를 함유하고, 상기 열경화 수지는 에폭시 수지를 포함하며, 상기 경화성 성분의 함유량은 상기 보호막 형성 필름 전체 중량 100에 대해, 1∼75질량부이고, 상기 지지 시트는 기재를 구비하며, 상기 기재는 수지 필름을 함유하고, 상기 보호막 형성 필름과 상기 제2 박리 필름 사이의, 박리 속도 1m/min, 온도 23℃에서 측정되는 180°박리 박리력이 250mN/100㎜ 이하이며, 23℃에 있어서의 상기 보호막 형성 필름의 파단 신도가 700％보다 큰 것을 들 수 있다.
상기 키트의 일 실시형태로는, 예를 들면, 제1 박리 필름, 보호막 형성 필름 및 제2 박리 필름이 이 순서로 적층된 제1 적층체와, 상기 보호막 형성 필름의 보호 대상이 되는 워크 및 상기 보호막 형성 필름을 지지하기 위해 사용되는 지지 시트를 구비하는 키트로서, 상기 보호막 형성 필름은 중합체 성분 및 경화성 성분을 함유하고, 상기 중합체 성분의 중량 평균 분자량(Mw)은 1만∼200만이며, 상기 중합체 성분의 분자량 분포(Mw/Mn)는 4 이상 14 이하이고, 상기 중합체 성분은 아크릴 수지를 포함하며, 상기 아크릴 수지의 유리 전이 온도(Tg)는 -60∼50℃이고, 상기 중합체 성분 함유량은 상기 보호막 형성 필름 전체 중량 100에 대해, 5∼80질량부이며, 상기 경화성 성분은 열경화 수지를 함유하고, 상기 열경화 수지는 에폭시 수지를 포함하며, 상기 경화성 성분의 함유량은 상기 보호막 형성 필름 전체 중량 100에 대해, 1∼75질량부이고, 상기 지지 시트는 기재와, 상기 기재 상에 적층된 점착제층을 구비하며, 상기 기재는 수지 필름을 함유하고, 상기 보호막 형성 필름과 상기 제2 박리 필름 사이의, 박리 속도 1m/min, 온도 23℃에서 측정되는 180°박리 박리력이, 250mN/100㎜ 이하이며, 23℃에 있어서의 상기 보호막 형성 필름의 파단 신도가 700％보다 큰 것을 들 수 있다.
실시예
이하, 구체적인 실시예에 의해, 본 발명에 대해 보다 상세하게 설명한다. 단, 본 발명은 이하에 나타내는 실시예에 한정되는 것은 전혀 아니다.
[보호막 형성 조성물의 조제]
다음의 각 성분을 표 1 및 표 2에 나타내는 각각의 배합비(고형분 환산)로 혼합하고, 고형분 농도가 보호막 형성 조성물의 총 질량에 대해, 50질량％가 되도록 메틸에틸케톤으로 희석하여, 반도체 웨이퍼의 보호막 형성 필름을 형성하기 위한 각각의 보호막 형성 조성물을 조제했다.
(A-1): 중합체 성분: 부틸아크릴레이트 4질량부, 메틸아크릴레이트 82질량부, 글리시딜메타크릴레이트 4질량부, 2-히드록시에틸아크릴레이트 10질량부를 공중합하여 이루어지는 아크릴 중합체(중량 평균 분자량: 35만, 분자량 분포(Mw/Mn): 4.4). 본 성분의 유리 전이 온도는 5℃이다.
(A-2) 부틸아크릴레이트 10질량부, 메틸아크릴레이트 80질량부, 글리시딜메타크릴레이트 4질량부, 2-히드록시에틸아크릴레이트 6질량부를 공중합하여 이루어지는 아크릴 중합체(중량 평균 분자량: 39만, 분자량 분포(Mw/Mn): 7.8). 본 성분의 유리 전이 온도는 1℃이다.
(B-1) 열경화 수지: 비스페놀 A형 에폭시 수지: 미츠비시 케미컬사 제조, jER828, 에폭시 당량 184∼194g/eq
(B-2) 열경화 수지: 디시클로펜타디엔형 에폭시 수지: DIC사 제조, 에피클론 HP-7200HH, 에폭시 당량 255∼260g/eq
(B-3) 비스페놀 A형 에폭시 수지(미츠비시 화학사 제조, jER1055, 에폭시 당량 800∼900g/eq)
(C-1) 열경화제: 열활성 잠재성 에폭시 수지 경화제(디시안디아미드(미츠비시 케미컬 제조, DICY7 활성 수소량 21g/eq))
(D-1) 경화 촉진제: 2-페닐-4,5-디히드록시메틸이미다졸(시코쿠 화성 공업사 제조, 큐어졸(등록상표) 2PHZ)
(E-1) 충전재: 실리카 필러(아드마텍스사 제조, SC105G-MMQ(평균 입자 직경 300㎚))
(F-1) 착색제: 카본 블랙(미츠비시 케미컬사 제조, MA600)
(G-1) 커플링제: 신에츠 화학 공업사 제조, KBM-403
[제1 적층체의 제작]
두께 50㎛의 폴리에틸렌테레프탈레이트(PET)제 필름의 편면이 실리콘 처리에 의해 박리 처리되어 이루어지는 중면 박리 필름(상기 제2 박리 필름에 상당)(A. 린텍사 제조 「SP-PET501031」, 또는, B. 린텍사 제조 「SP-PET502150」)의 박리 처리면에 상기 각각의 보호막 형성 조성물을 나이프 코터로 도포하여, 도포 층을 형성시켰다. 110℃에서 2분 건조시킴으로써, 두께가 25㎛인 실시예 1∼실시예 8, 및 비교예 1, 비교예 2의 보호막 형성 필름을 형성했다.
또한, 이 보호막 형성 필름의 노출면(박리 필름을 구비하고 있는 측과는 반대측 표면)에 별도로, 폴리에틸렌테레프탈레이트(PET)제 필름의 편면이 실리콘 처리에 의해 박리 처리되어 이루어지는 경면 박리 필름(린텍사 제조 「SP-PET381130」, 두께 38㎛, 상기 제1 박리 필름에 상당)의 박리 처리면을 온도: 60℃±5℃, 압력: 0.4MPa, 속도: 1m/min의 조건으로 첩합하여, 보호막 형성 필름의 양면에 박리 필름이 적층된 적층 시트(즉, 실시예 1∼실시예 8 및 비교예 1, 비교예 2의 제1 적층체)를 제작했다.
(점착제 조성물)
지지 시트의 제조에 사용한 점착제 조성물은, 중합체 성분 100질량부(고형분) 및 3관능 자일릴렌디이소시아네이트계 가교제(미츠이 타케다 케미컬사 제조 「타케네이트(등록상표) D110N」) 5질량부(고형분)를 함유하고, 메틸에틸케톤, 톨루엔, 및 초산에틸의 혼합 용매를 사용하여, 고형분 농도를 30질량％로 조절한 것이다.
한편, 상기 중합체 성분은, 2-에틸헥실아크릴레이트(이하, 「2EHA」로 약기하는 경우가 있다) 70질량부와, 메타크릴산메틸메틸(이하, 「MMA」로 약기하는 경우가 있다) 20질량부와, 2-히드록실에틸아크릴레이트(이하, 「HEA」로 약기하는 경우가 있다) 10질량부를 공중합시켜 얻어진, 중량 평균 분자량 500000의 아크릴 공중합체이다.
[박리 필름이 형성된 지지 시트의 제조]
박리 필름(린텍사 제조 「SP-PET382150」, 두께 38㎛)의 박리 처리면에 상기 점착제 조성물을 나이프 코터로 도공하고, 110℃에서 2분 건조시켜, 점착제층(건조 후 두께 10㎛)을 형성하고, 노출면(박리 필름을 구비하고 있는 측과는 반대측 표면)에 별도로, 기재인 폴리프로필렌 필름(두께 80㎛, 군제사 제조, 광택면의 표면 조도 0.1㎛, 매트면의 표면 조도 0.3㎛)의 광택면을 첩합하여, 기재/점착제층/박리 필름의 구성의 박리 필름이 형성된 지지 시트를 얻었다.
이하, 실시예 1의 제1 적층체와 이 지지 시트를 구비하는 키트를 실시예 1의 키트라고 하고, 동일하게 실시예 2∼5의 각각의 제1 적층체와 이 지지 시트를 구비하는 키트를 각각, 실시예 2∼5의 키트라고 하며, 비교예 1의 제1 적층체와 이 지지 시트를 구비하는 키트를 각각, 비교예 1의 키트라고 한다.
[보호막 형성용 복합(일체형) 시트)]
비교예 2의 제1 적층체(구성은, 경면 박리 필름/보호막 형성 필름/중면 박리 필름)의 경면 박리 필름을 박리하고, 이것의 노출면에 상술한 지지 시트의 박리 필름(SP-PET382150)을 박리하여 노출된 점착제층 면에 23℃에서 라미네이트하여, 기재/점착제층/보호막 형성 필름/중면 박리 필름으로 이루어지는 비교예 2의 적층체 샘플을 준비했다. 한편, 이들 작업은 모두, 23℃의 환경하에서 실시했다.
＜웨이퍼의 첩부＞
우선, 백 그라인드 테이프(린텍사 제조 ADWILL E-8180HR)가 첩부되고, ＃2000에 의해 연마한 실리콘 웨이퍼(200㎜ 직경, 두께 350㎛)를 준비했다. 실시예 1∼실시예 8 및 비교예 1의 제1 적층체(구성은, 경면 박리 필름/보호막 형성 필름/중면 박리 필름)의 경면 박리 필름을 박리하고, 이들의 노출면에 실리콘 웨이퍼의 연마면을 첩부 장치(린텍사 제조 「RAD(등록상표)-3600F/12」와 「RAD-2700F/12」의 연결 장치에 있어서의 「RAD-3600F/12」부분)를 이용하여, 테이블 온도를 23℃, 60℃, 80℃로 설정하고, 속도를 20㎜/초로 설정하여 첩부했다. 이어서, 미리 박리 필름이 형성된 지지 시트를 203㎜ 직경의 원형 형상으로 펀칭 가공하고, 경면 박리 필름을 박리했다. 이어서, 웨이퍼/보호막 형성 필름/중면 박리 필름의 중면 박리 필름을 박리하고, 이들의 노출면에 미리 경면 박리 필름을 박리한 지지 시트의 노출된 면을 첩부 장치(상기 연결 장치에 있어서의 「RAD-2700F/12」부분)를 이용하여, 23℃로 설정하고, 속도를 20㎜/초로 설정하여 첩부했다. 이 때, 지지 시트를 8인치 웨이퍼용 링 프레임에도 첩부했다. 이어서, 웨이퍼/보호막 형성 필름/지지 시트로부터 백 그라인드 테이프를 박리했다. 제1 적층체로부터 경면 박리 필름을 박리시키는 공정부터, 백 그라인드 테이프를 박리하는 공정까지의 일련의 공정은, 인라인 프로세스에 의해 행했다.
보호막 형성 필름에 실리콘 웨이퍼의 첩부를 개시한 지점으로부터, 보호막 형성 필름에 지지 시트의 첩부를 완료한 지점까지의 사이의 실리콘 웨이퍼의 반송 거리는 5000㎜였다.
보호막 형성 필름에 실리콘 웨이퍼의 첩부를 개시한 시점으로부터, 보호막 형성 필름에 지지 시트의 첩부를 완료한 시점까지의 사이의 실리콘 웨이퍼의 반송 시간은 300s였다. 본 명세서에 있어서, 이 반송 시간을 단순히 「반송 시간」이라고 하는 경우가 있다.
보호막 형성 필름에 실리콘 웨이퍼의 첩부를 개시한 시점으로부터, 실리콘 웨이퍼로부터 백 그라인드 테이프를 박리시키기 시작할 때까지의 시간은 7min였다.
실시예 1의 제1 적층체에 대해, 상술한 바와 같이 웨이퍼 및 지지 시트를 첩부하는 작업을 반송 시간이 300s라는 조건으로 30회 반복했을 때, 보호막 형성 필름이 형성된 실리콘 웨이퍼를 바르게 유지하여 반송할 수 있던 장수는 30장이었다.
실시예 1의 제1 적층체에 대해, 상술한 바와 같이 웨이퍼 및 지지 시트를 첩부하는 작업을 반송 시간이 170s라는 조건으로 30회 반복했을 때, 보호막 형성 필름이 형성된 실리콘 웨이퍼를 바르게 유지하여 반송할 수 있던 장수는 30장이었다.
실시예 1의 제1 적층체에 대해, 상술한 바와 같이 웨이퍼 및 지지 시트를 첩부하는 작업을 반송 시간이 120s라는 조건으로 30회 반복했을 때, 보호막 형성 필름이 형성된 실리콘 웨이퍼를 바르게 유지하여 반송할 수 있던 장수가 29장이었다.
실시예 1의 제1 적층체에 대해, 상술한 바와 같이 웨이퍼 및 지지 시트를 첩부하는 작업을 반송 시간이 60s라는 조건으로 30회 반복했을 때, 보호막 형성 필름이 형성된 실리콘 웨이퍼를 바르게 유지하여 반송할 수 있던 장수가 28장이었다.
비교예 2의 적층체 샘플의 중면 박리 필름을 박리하고, 상기 보호막 형성 필름의 노출면을 ＃2000에 의해 연마한 실리콘 웨이퍼(200㎜ 직경, 두께 350㎛)의 연마면을 첩부 장치(린텍사 제조 「RAD-2700F/12」)를 이용하여, 테이블 온도를 23℃, 60℃, 80℃로 설정하고, 속도는 20㎜/초로 설정하여 첩부했다. 이 때, 적층체 샘플을 8인치 웨이퍼용 링 프레임에도 첩부했다.
＜들뜸 유무의 확인＞
평가 방법: 상술한 바와 같이, 실시예 1∼실시예 8 및 비교예 1의 제1 적층체, 비교예 2의 적층체 샘플을 실리콘 웨이퍼에 첩부했을 때, 육안에 의해, 보호막 형성 필름/실리콘 웨이퍼간, 보호막 형성 필름/지지 시트간에 있어서의, 들뜸의 유무를 확인하여, 표 1, 2에 다음의 기준으로 평가 결과를 나타냈다.
(유): 육안에 의해 들뜸이 확인되었다.
(무): 육안에 의해 들뜸이 확인되지 않았다.
＜주름 유무의 확인＞
평가 방법: 상술한 바와 같이, 실시예 1∼실시예 8 및 비교예 1의 제1 적층체, 비교예 2의 적층체 샘플을 실리콘 웨이퍼에 첩부했을 때, 육안에 의해, 기재에 있어서의 주름의 유무를 확인하여, 표 1, 2에 다음의 기준으로 평가 결과를 나타냈다.
(유): 육안에 의해 주름이 확인되었다.
(무): 육안에 의해 주름이 확인되지 않았다.
＜중면 박리 필름의 박리시의 복귀 현상＞
평가 방법: 상술한 바와 같이, 실시예 1∼실시예 8 및 비교예 1의 제1 적층체(구성은, 경면 박리 필름/보호막 형성 필름/중면 박리 필름)를 실리콘 웨이퍼에 첩부한 후, 중면 박리 필름을 장치 내에서 박리했을 때, 웨이퍼 단부에 있어서, 보호막 형성 필름이 중면 박리 필름과 함께 박리되어 있는지 여부를 육안에 의해 확인하여, 표 1, 2에 다음의 기준으로 평가 결과를 나타냈다.
(유): 웨이퍼 단부에 있어서, 보호막 형성 필름이 중면 박리 필름과 함께 박리되어 있는 것이 육안에 의해 확인되었다.
(무): 웨이퍼 단부에 있어서, 보호막 형성 필름이 중면 박리 필름과 함께 박리되어 있는 것이 육안에 의해 확인되지 않았다.
＜지지 시트 첩부시의 보호막 형성 필름의 균열 현상＞
실시예 1∼실시예 8 및 비교예 1의 제1 적층체에 지지 시트를 첩부했을 때, 보호막 형성 필름의 돌출부가 파열되어 있는지 여부를 육안에 의해 확인했다.
평가 방법: 보호막 형성 필름의 돌출부가 파열되어 있는지 여부를 육안에 의해 확인하여, 표 1, 2에 다음의 기준으로 평가 결과를 나타냈다.
(C): 보호막 형성 필름의 돌출부가 파열되어 있는 개소가 2개소 이상 있는 것이 육안에 의해 확인되었다.
(B): 보호막 형성 필름의 돌출부가 파열되어 있는 개소가 1개소 있는 것이 육안에 의해 확인되었다.
(A): 보호막 형성 필름의 돌출부가 파열되어 있는 것이 육안에 의해 확인되지 않았다.
＜파단 신도의 측정＞
폭이 15㎜이고, 길이가 40㎜이며, 적층하여 두께 200㎛로 한 보호막 형성 필름을 시험편으로 하고, 이 시험편을 23℃로 가온하고, 인장 속도 100㎜/분, 척간 거리 10㎜로 인장했을 때의 신장량을 측정했다. 시험편이 파단했을 때의 신장량으로부터 파단 신도를 구했다.
＜중면 박리 필름의 박리력의 측정＞
경면 박리 필름/보호막 형성 필름/중면 박리 필름의 구성체의 경면 박리 필름을 박리하고, 노출된 보호막 형성 필름에 25㎛의 양접착 PET(도요보사 제조, PET25A-4100)의 양접착면을 열 라미네이트(70℃, 1m/min)로 첩부하여 적층체 샘플을 제작했다. 이어서, 100㎜ 폭으로 잘라내어, 측정용 샘플을 제작했다. 이어서, 측정용 샘플의 중면 박리 필름의 배면을 양면 테이프로 지지판에 고정했다.
측정 방법: 만능형 인장 시험기(시마즈 제작소사 제조, 제품명 「오토그래프(등록상표) AG-IS」)를 이용하여, 23℃에 있어서, 보호막 형성 필름/양접착 PET의 적층체 샘플을 박리 각도 180°, 박리 속도 1m/min로 중면 박리 필름으로부터 박리하고, 이 때의 하중을 박리력으로 했다.
Figure pat00001
Figure pat00002
실시예 1∼실시예 8, 비교예 1의 제1 적층체, 비교예 2의 적층체 샘플을 테이블 온도를 80℃ 미만으로 설정하여 웨이퍼에 첩부했을 때, 보호막 형성 필름과 웨이퍼 사이, 보호막 형성 필름과 지지 시트 사이에는, 들뜸이 확인되는 경우가 있었다. 이에 비해, 실시예 1∼실시예 8, 비교예 1의 제1 적층체, 비교예 2의 적층체 샘플을 테이블 온도를 80℃로 설정하여 웨이퍼에 첩부하면, 보호막 형성 필름과 웨이퍼 사이, 보호막 형성 필름과 지지 시트 사이에는, 들뜸은 확인되지 않았다.
또한, 실시예 1∼실시예 8, 비교예 1의 제1 적층체, 비교예 2의 적층체 샘플을 테이블 온도를 80℃로 설정하고, 웨이퍼에 첩부했을 때, 실시예 1∼실시예 8, 비교예 1의 기재에는 주름이 관찰되지 않았으나, 비교예 2의 기재에는 주름이 관찰되었다.
실시예 1∼실시예 4, 실시예 6∼실시예 8, 비교예 1의 키트는 보호막 형성 필름과 제2 박리 필름 사이의, 박리 속도 1m/min, 온도 23℃에서 측정되는 180°박리 박리력이 250mN/100㎜ 이하이기 때문에, 보호막 형성 필름으로부터 제2 박리 필름을 박리했을 때, 보호막 형성 필름은 중면 박리 필름과 함께 박리되지 않았다. 이에 비해, 실시예 5의 키트는 상술한 180°박리 박리력이 250mN/100㎜보다 크기 때문에, 보호막 형성 필름은 중면 박리 필름과 함께 박리되어 있었다.
실시예 1∼실시예 6, 실시예 8의 키트는 23℃에 있어서의 보호막 형성 필름의 파단 신도가 700％보다 크기 때문에, 지지 시트를 웨이퍼/보호막 형성 필름에 첩부했을 때, 보호막 형성 필름의 돌출부가 파열되어 있는 것이 육안에 의해 확인되지 않았다.
실시예 7의 키트는 23℃에 있어서의 보호막 형성 필름의 파단 신도가 730％이기 때문에, 지지 시트를 웨이퍼/보호막 형성 필름에 첩부했을 때, 보호막 형성 필름의 돌출부가 파열되어 있는 개소가 1개소 있는 것이 육안에 의해 확인되었다.
비교예 1의 키트는 23℃에 있어서의 보호막 형성 필름의 파단 신도가 700％이하이기 때문에, 지지 시트를 웨이퍼/보호막 형성 필름에 첩부했을 때, 보호막 형성 필름의 돌출부가 파열되어 있는 개소가 2개소 이상 있는 것이 육안에 의해 확인되었다.
이들 결과로부터, 실시예 1∼8의 키트를 사용함으로써, 제3 적층체를 보다 바람직하게 인라인 프로세스로 제조할 수 있는 것이 명확해졌다.
본 발명의 키트는 제3 적층체의 제조 방법에 사용할 수 있으며, 제3 적층체는 보호막이 형성된 반도체 장치의 제조에 사용할 수 있다.
1…키트, 3…보호막 형성용 복합 시트, 5…제1 적층체, 6…제2 적층체, 7…보호막이 형성된 반도체 칩, 8…반도체 웨이퍼, 8b…반도체 웨이퍼의 이면, 9…반도체 칩, 10…지지 시트, 10a…지지 시트의 제1 면, 11…기재, 11a…기재의 제1 면, 12…점착제층, 12a…점착제층의 제1 면, 13…보호막 형성 필름, 13’…보호막, 13a…보호막 형성 필름의 제1 면, 13b…보호막 형성 필름의 제2 면, 14…워크, 14a…워크의 회로면, 14b…워크의 이면, 151…제1 박리 필름(경면 박리 필름), 152…제2 박리 필름(중면 박리 필름), 16…지그용 접착제층, 17…백 그라인드 테이프, 18…고정용 지그, 19…제3 적층체, 19’…제4 적층체, 20…반도체 장치, 21…보호막이 형성된 반도체 장치, 70…펀칭날

Claims (11)

  1. 제1 박리 필름, 보호막 형성 필름 및 제2 박리 필름이 이 순서로 적층된 제1 적층체와, 상기 보호막 형성 필름의 보호 대상이 되는 워크 및 상기 보호막 형성 필름을 지지하기 위해 사용되는 지지 시트를 구비하는 키트로서,
    23℃에 있어서의 상기 보호막 형성 필름의 파단 신도가 700％보다 큰 키트.
  2. 제 1 항에 있어서,
    상기 제1 적층체가 롤상인 키트.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막 형성 필름이 열경화성 또는 에너지선 경화성인 키트.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 지지 시트는 상기 보호막 형성 필름에 첩부되는 점착제층이 기재 상에 적층되어 있는 키트.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보호막 형성 필름과 상기 제2 박리 필름 사이의 박리력은 상기 보호막 형성 필름과 상기 제1 박리 필름 사이의 박리력보다 크고,
    상기 보호막 형성 필름과 상기 제2 박리 필름 사이의, 박리 속도 1m/min, 온도 23℃에서 측정되는 180°박리 박리력이 250mN/100㎜ 이하인 키트.
  6. 제 1 항 내지 제 5 항 중 어느 한 항의 키트를 인라인 프로세스에서 사용하는 워크, 상기 보호막 형성 필름 및 상기 지지 시트가, 이 순서로 적층된 제3 적층체의 제조 방법으로서,
    상기 제1 적층체의 제1 박리 필름을 박리시키는 공정과,
    상기 워크에 상기 보호막 형성 필름의 노출면을 첩부하는 제1 적층 공정과,
    상기 보호막 형성 필름의 상기 노출면과는 반대면에 상기 지지 시트를 첩부하는 제2 적층 공정을, 이 순서로 포함하고,
    상기 제1 적층 공정의 첩부 개시 지점으로부터 상기 제2 적층 공정의 첩부 완료 지점까지의 사이의 상기 워크의 반송 거리가 7000㎜ 이하인 제3 적층체의 제조 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항의 키트를 인라인 프로세스에서 사용하는 워크, 상기 보호막 형성 필름 및 상기 지지 시트가, 이 순서로 적층된 제3 적층체의 제조 방법으로서,
    상기 제1 적층체의 제1 박리 필름을 박리시키는 공정과,
    상기 워크에 상기 보호막 형성 필름의 노출면을 첩부하는 제1 적층 공정과,
    상기 보호막 형성 필름의 상기 노출면과는 반대면에 상기 지지 시트를 첩부하는 제2 적층 공정을, 이 순서로 포함하고,
    상기 제1 적층 공정의 첩부 개시시부터 상기 제2 적층 공정의 첩부 완료시까지의 사이의 상기 워크의 반송 시간이 400s 이하인 제3 적층체의 제조 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항의 키트를 인라인 프로세스에서 사용하는 워크, 상기 보호막 형성 필름 및 상기 지지 시트가, 이 순서로 적층된 제3 적층체의 제조 방법으로서,
    상기 제1 적층체의 제1 박리 필름을 박리시키는 공정과,
    상기 워크에 상기 보호막 형성 필름의 노출면을 첩부하는 제1 적층 공정과,
    상기 보호막 형성 필름의 상기 노출면과는 반대면에 상기 지지 시트를 첩부하는 제2 적층 공정을, 이 순서로 포함하고,
    상기 제1 적층 공정부터 상기 제2 적층 공정까지의 사이에 있어서, 상기 워크에 상기 보호막 형성 필름이 첩부된 제2 적층체를 1장씩 반송하는 제3 적층체의 제조 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제1 적층 공정이 80℃ 이상의 웨이퍼 테이블 상에서 행해지는 제3 적층체의 제조 방법.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 워크의 상기 보호막 형성 필름의 노출면을 첩부하는 측과는 반대측 면에 백 그라인드 테이프가 첩부되어 있고, 상기 제2 적층 공정 후, 상기 워크로부터 상기 백 그라인드 테이프를 박리시키는 공정을 포함하는 제3 적층체의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제1 적층 공정의 첩부 개시시부터, 10min 미만으로 상기 워크로부터 상기 백 그라인드 테이프를 박리시키기 시작하는 제3 적층체의 제조 방법.
KR1020200153455A 2019-11-21 2020-11-17 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법 KR20210062567A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019210862A JP2021082767A (ja) 2019-11-21 2019-11-21 キット、及び、そのキットを用いる第三積層体の製造方法
JPJP-P-2019-210862 2019-11-21

Publications (1)

Publication Number Publication Date
KR20210062567A true KR20210062567A (ko) 2021-05-31

Family

ID=75906551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200153455A KR20210062567A (ko) 2019-11-21 2020-11-17 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법

Country Status (4)

Country Link
JP (1) JP2021082767A (ko)
KR (1) KR20210062567A (ko)
CN (1) CN112825305A (ko)
TW (1) TW202126764A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271597B2 (ja) 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
JP5363662B2 (ja) 2011-09-30 2013-12-11 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
WO2014157426A1 (ja) 2013-03-27 2014-10-02 リンテック株式会社 保護膜形成用複合シート
JP2016225496A (ja) 2015-06-01 2016-12-28 日東電工株式会社 半導体裏面用フィルム及びその用途

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4452549B2 (ja) * 2004-04-28 2010-04-21 リンテック株式会社 ウエハ処理装置
JP5144433B2 (ja) * 2008-08-28 2013-02-13 古河電気工業株式会社 チップ保護用フィルム
JP5623970B2 (ja) * 2011-04-22 2014-11-12 信越化学工業株式会社 樹脂積層体、及び半導体装置とその製造方法
WO2016098697A1 (ja) * 2014-12-19 2016-06-23 リンテック株式会社 樹脂膜形成用シート積層体
JP6541359B2 (ja) * 2015-02-03 2019-07-10 リンテック株式会社 保護膜形成用シート、及び保護膜形成用複合シート
JP6876614B2 (ja) * 2015-11-04 2021-05-26 リンテック株式会社 半導体装置の製造方法および保護膜形成用シート
KR102575833B1 (ko) * 2017-10-27 2023-09-06 린텍 가부시키가이샤 보호막 형성용 필름, 보호막 형성용 복합 시트 및 반도체 칩의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271597B2 (ja) 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
JP5363662B2 (ja) 2011-09-30 2013-12-11 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
WO2014157426A1 (ja) 2013-03-27 2014-10-02 リンテック株式会社 保護膜形成用複合シート
JP2016225496A (ja) 2015-06-01 2016-12-28 日東電工株式会社 半導体裏面用フィルム及びその用途

Also Published As

Publication number Publication date
CN112825305A (zh) 2021-05-21
TW202126764A (zh) 2021-07-16
JP2021082767A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
KR101939636B1 (ko) 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
JP6034384B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5865045B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
CN107615454B (zh) 保护膜形成用复合片
WO2014155756A1 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
KR20130048708A (ko) 다이싱 시트 및 반도체 칩의 제조 방법
JP6006936B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
TW201900803A (zh) 膜狀接著劑複合片以及半導體裝置的製造方法
WO2014142151A1 (ja) 保護膜形成用複合シート、保護膜形成用複合シートの製造方法および保護膜付チップの製造方法
JP2012216625A (ja) 保護膜形成用シートおよび半導体チップの製造方法
KR102224972B1 (ko) 보호막 형성용 필름
JP6854983B1 (ja) 第三積層体の製造方法、第四積層体の製造方法及び裏面保護膜付き半導体装置の製造方法、並びに、第三積層体
WO2020218516A1 (ja) 第三積層体の製造方法
KR20210062567A (ko) 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법
KR20210062563A (ko) 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법
WO2021166991A1 (ja) 裏面保護膜形成用複合体、第一積層体の製造方法、第三積層体の製造方法、及び裏面保護膜付き半導体装置の製造方法
TWI839508B (zh) 第三積層體之製造方法、第四積層體之製造方法以及附內面保護膜之半導體裝置之製造方法、以及第三積層體
KR20220082726A (ko) 보호막이 형성된 워크의 제조 방법 및 보호막 형성 필름이 형성된 워크의 제조 방법
KR20220136089A (ko) 지지 시트, 수지막 형성용 복합 시트, 키트, 및 수지막이 형성된 칩의 제조 방법