KR20210053610A - 플렉서블 표시 장치 - Google Patents

플렉서블 표시 장치 Download PDF

Info

Publication number
KR20210053610A
KR20210053610A KR1020190139419A KR20190139419A KR20210053610A KR 20210053610 A KR20210053610 A KR 20210053610A KR 1020190139419 A KR1020190139419 A KR 1020190139419A KR 20190139419 A KR20190139419 A KR 20190139419A KR 20210053610 A KR20210053610 A KR 20210053610A
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
display area
substrate
display device
Prior art date
Application number
KR1020190139419A
Other languages
English (en)
Inventor
김재형
이재성
김도진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190139419A priority Critical patent/KR20210053610A/ko
Priority to US17/060,370 priority patent/US11758777B2/en
Priority to CN202011122306.6A priority patent/CN112786652A/zh
Priority to DE102020128843.3A priority patent/DE102020128843A1/de
Publication of KR20210053610A publication Critical patent/KR20210053610A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L51/0097—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H01L27/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 플렉서블 표시 장치는, 표시 영역 및 비표시 영역으로 구분되는 기판, 상기 기판 위에 배치되는 제1 버퍼층, 상기 기판 하부에 배치되는 제2 버퍼층, 상기 제2 버퍼층 하부에 배치되는 지지 부재, 상기 표시 영역의 제1 버퍼층 상부에 배치되는 트랜지스터 및 발광 소자, 상기 비표시 영역의 제2 버퍼층에 구비되는 도전층 및 상기 비표시 영역의 제1 버퍼층 상부에 구비되며, 컨택 홀을 통해 상기 도전층에 전기적으로 접속하는 연결 부재를 포함할 수 있다. 이에 의하면, 폴리이미드(Polyimide; PI) 기판에 누적되는 전하를 접지하여 제거함으로써 폴리이미드 기판의 사용에 따른 표시 패널의 휘도 불균일을 최소화할 수 있는 효과를 제공한다.

Description

플렉서블 표시 장치{FLEXIBLE DISPLAY DEVICE}
본 발명은 플렉서블 표시 장치에 관한 것으로서, 보다 상세하게는 플렉서블 기판을 이용한 플렉서블 표시 장치에 관한 것이다.
정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
대표적인 표시 장치로는 액정 표시 장치(Liquid Crystal Display device; LCD), 전계 방출 표시 장치(Field Emission Display device; FED), 전기 습윤 표시 장치(Electro-Wetting Display device; EWD) 및 유기 발광 표시 장치(Organic Light Emitting Display Device; OLED) 등을 들 수 있다.
유기 발광 표시 장치로 대표되는 전계 발광 표시 장치는 자체 발광 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 전계 발광 표시 장치는 저전압 구동에 의해 소비전력 측면에서 유리할 뿐만 아니라, 색상구현, 응답속도, 시야각, 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.
전계 발광 표시 장치에는 애노드(anode)와 캐소드(cathode)로 된 두 개의 전극 사이에 발광층(Emissive Layer; EML)을 배치한다. 애노드에서의 정공(hole)을 발광층으로 주입시키고, 캐소드에서의 전자(electron)를 발광층으로 주입시키면, 주입된 전자와 정공이 서로 재결합하면서 발광층에서 여기자(exciton)를 형성하며 발광한다.
발광층에는 호스트 물질과 도펀트 물질이 포함되어 두 물질의 상호작용이 발생하여 호스트는 전자와 정공으로부터 여기자를 생성하고 도펀트로 에너지를 전달하며, 도펀트는 소량이 첨가되는 염료성 유기물로, 호스트로부터 에너지를 받아서 광으로 전환한다.
전계 발광 표시 장치는 유리(glass), 금속(metal) 또는 필름(film)으로 전계 발광 표시 장치를 봉지(encapsulation)하여 외부에서 전계 발광 표시 장치의 내부로 수분이나 산소의 유입을 차단하여 발광층이나 전극의 산화를 방지하고, 외부에서 가해지는 기계적 또는 물리적 충격으로부터 보호한다.
한편, 최근에는 플렉서블(flexible) 소재인 플라스틱 등과 같이 유연성 있는 기판에 표시 소자, 배선 등을 형성하여, 돌돌 말아도 화상 표시가 가능하게 제조되는 플렉서블 표시 장치가 차세대 표시 장치로 주목 받고 있다.
본 발명이 해결하고자 하는 과제는 폴리이미드(Polyimide; PI) 기판 사용에 따른 휘도 불균일을 최소화한 플렉서블 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 플렉서블 표시 장치는, 표시 영역 및 비표시 영역으로 구분되는 기판, 상기 기판 위에 배치되는 제1 버퍼층, 상기 기판 하부에 배치되는 제2 버퍼층, 상기 제2 버퍼층 하부에 배치되는 지지 부재, 상기 표시 영역의 제1 버퍼층 상부에 배치되는 트랜지스터 및 발광 소자, 상기 비표시 영역의 제2 버퍼층에 구비되는 도전층 및 상기 비표시 영역의 제1 버퍼층 상부에 구비되며, 컨택 홀을 통해 상기 도전층에 전기적으로 접속하는 연결 부재를 포함할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 플렉서블 표시 장치는, 표시 영역 및 비표시 영역으로 구분되는 기판, 상기 기판 위에 배치되는 제1 버퍼층, 상기 기판 하부에 배치되는 제2 버퍼층, 상기 제2 버퍼층 하부에 배치되는 지지 부재, 상기 표시 영역의 제1 버퍼층 상부에 배치되는 트랜지스터 및 발광 소자, 상기 비표시 영역의 제2 버퍼층에 구비되는 도전층 및 컨택 홀을 통해 상기 도전층에 접속하는 연결 부재를 포함하며, 상기 기판은 폴리이미드로 구성되고, 상기 연결 부재는 상기 폴리이미드 기판에 쌓이는 전하를 패드를 통해 제거할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 따른 플렉서블 표시 장치는, 폴리이미드(Polyimide; PI) 기판에 누적되는 전하를 접지하여 제거함으로써 폴리이미드 기판의 사용에 따른 표시 패널의 휘도 불균일을 최소화할 수 있는 효과를 제공한다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 플렉서블 표시 장치의 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 플렉서블 표시 장치에 포함되는 서브 화소의 회로도 이다.
도 3은 본 발명의 제1 실시예에 따른 플렉서블 표시 장치의 평면도이다.
도 4는 도 3의 I-I'선에 따른 단면도이다.
도 5는 도 3의 II-II'선에 따른 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 플렉서블 표시 장치에 있어, 비표시 영역의 일부를 보여주는 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 플렉서블 표시 장치에 있어, 표시 영역의 일부를 보여주는 단면도이다.
도 8은 본 발명의 제3 실시예에 따른 플렉서블 표시 장치에 있어, 비표시 영역의 일부를 보여주는 단면도이다.
도 9는 본 발명의 제4 실시예에 따른 플렉서블 표시 장치에 있어, 비표시 영역의 일부를 보여주는 단면도이다.
도 10은 본 발명의 제5 실시예에 따른 플렉서블 표시 장치의 평면도이다.
도 11은 도 10의 III-III'선에 따른 단면도이다.
도 12는 본 발명의 제6 실시예에 따른 플렉서블 표시 장치의 평면도이다.
도 13은 도 12의 IV-IV'선에 따른 단면도이다.
도 14a 및 도 14b는 본 발명에 따른 플렉서블 표시 장치의 사시도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~ 상에', '~ 상부에', '~ 하부에', '~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 플렉서블 표시 장치의 블록도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 플렉서블 표시 장치(100)는, 영상 처리부(151), 타이밍 컨트롤러(timing controller)(152), 데이터 드라이버(153), 게이트 드라이버(154) 및 표시 패널(110)을 포함할 수 있다.
영상 처리부(151)는 외부로부터 공급된 데이터 신호(DATA)를 통해 데이터 신호(DATA)와 데이터 인에이블 신호(DE) 등을 출력할 수 있다.
영상 처리부(151)는 데이터 인에이블 신호(DE) 외에도 수직 동기 신호, 수평 동기 신호 및 클럭 신호 중 하나 이상을 출력할 수 있다.
타이밍 컨트롤러(152)는 영상 처리부(151)로부터 데이터 인에이블 신호(DE) 또는 수직 동기 신호, 수평 동기 신호 및 클럭 신호 등을 포함하는 구동 신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 컨트롤러(152)는 구동 신호에 기초하여 게이트 드라이버(154)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와 데이터 드라이버(153)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 출력할 수 있다.
또한, 데이터 드라이버(153)는 타이밍 컨트롤러(152)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 타이밍 컨트롤러(152)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치 하여 감마 기준전압으로 변환하여 출력할 수 있다. 데이터 드라이버(153)는 데이터 라인들(DL1~DLn)을 통해 데이터 신호(DATA)를 출력할 수 있다.
또한, 게이트 드라이버(154)는 타이밍 컨트롤러(152)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 게이트 전압의 레벨을 시프트(shift)시키면서 게이트 신호를 출력할 수 있다.
게이트 드라이버(154)는 게이트 라인들(GL1~GLm)을 통해 게이트 신호를 출력할 수 있다.
표시 패널(110)은 데이터 드라이버(153) 및 게이트 드라이버(154)로부터 공급된 데이터 신호(DATA) 및 게이트 신호에 대응하여 서브 화소(P)가 발광하면서 영상을 표시할 수 있다. 서브 화소(P)의 상세 구조는 도 2 및 도 4에서 상세히 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 플렉서블 표시 장치에 포함되는 서브 화소의 회로도 이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 플렉서블 표시 장치(100)의 서브 화소(P)는, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 보상 회로(135) 및 발광 소자(130)를 포함할 수 있다.
발광 소자(130)는 구동 트랜지스터(DT)에 의해 형성된 구동 전류에 따라 발광하도록 동작할 수 있다.
스위칭 트랜지스터(ST)는 게이트 라인(116)을 통해 공급된 게이트 신호에 대응하여 데이터 라인(117)을 통해 공급되는 데이터 신호가 커패시터(capacitor)에 데이터 전압으로 저장되도록 스위칭 동작할 수 있다.
구동 트랜지스터(DT)는 커패시터에 저장된 데이터 전압에 대응하여 고전위 전원 라인(VDD)과 저전위 전원 라인(GND) 사이로 일정한 구동 전류가 흐르도록 동작할 수 있다.
보상 회로(135)는 구동 트랜지스터(DT)의 문턱 전압 등을 보상하기 위한 회로이며, 보상 회로(135)는 하나 이상의 트랜지스터와 커패시터를 포함할 수 있다. 보상 회로(135)의 구성은 보상 방법에 따라 매우 다양할 수 있다.
도 2에 도시된 서브 화소는, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터 및 발광 소자(130)를 포함하는 2T(Transistor)1C(Capacitor) 구조를 예로 들고 있지만, 보상 회로(135)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양하게 구성될 수 있다.
한편, 본 발명은 표시 패널의 테두리 영역에서 폴리이미드(Polyimide; PI)의 플렉서블 기판에 쌓인 전하를 제거하기 위해 테두리 영역의 하부 버퍼층에 도핑층(doping layer)(또는, 도전층)을 형성하고, 이를 컨택 홀(contact hole)을 통해 저전위 전원 라인(GND)과 연결(접지)하는 것을 특징으로 한다.
롤러블 표시 장치와 베젤 영역이 벤딩(bending)되는 베젤 벤딩 표시 장치 등의 플렉서블 표시 장치는 플렉서블 기판으로 폴리이미드가 사용될 수 있다.
롤러블 표시 장치는 돌돌 말아도 화상 표시가 가능한 표시 장치로 지칭될 수 있다.
폴리이미드를 플렉서블 기판으로 사용하는 플렉서블 표시 장치의 경우에, 트랜지스터에 양의 바이어스 스트레스(positive bias stress)가 인가되면, 폴리이미드 기판에 많은 양의 전하가 누적되어 표시 패널의 구동에 영향을 준다. 즉, 트랜지스터의 게이트 전극에 양의 바이어스 스트레스가 인가되면, 채널 영역에 음의 전하가 쌓이며, 트랜지스터 하부의 폴리이미드 기판에 양의 전하가 쌓이게 된다. 이는, 표시 패널의 구동 시, GIP 회로부와 표시 영역에서의 트랜지스터의 구성이 달라 표시 패널의 테두리 영역에 전하가 쌓이게 된다.
이에 따라 표시 패널의 테두리 영역을 따라 휘도가 상승하는 휘도 불량이 발생하게 된다.
이에, 본 발명은, 표시 패널의 테두리 영역에 폴리이미드 기판 하부의 제2 버퍼층의 일부를 도핑(doping)(또는, 도체화)하여 전하 방출(discharge) 영역으로 도핑층(또는, 도전층)을 형성하고, 이를 컨택 홀을 통해 저전위 전원 라인(GND)과 연결(접지)함으로써 폴리이미드 기판의 사용에 따른 표시 패널의 휘도 불균일을 최소화하는 것을 특징으로 한다.
도 3은 본 발명의 제1 실시예에 따른 플렉서블 표시 장치의 평면도이다.
도 4는 도 3의 I-I'선에 따른 단면도이다.
도 5는 도 3의 II-II'선에 따른 단면도이다.
도 4는 도 3에서 설명한 표시 영역의 상세 구조를 보여주는 단면도이며, 도 5는 도 3에서 설명한 비표시 영역의 상세 구조를 보여주는 단면도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 플렉서블 표시 장치(100)는 표시 영역(AA) 및 비표시 영역을 포함한다.
편의상, 비표시 영역은 표시 영역(AA)을 제외한 영역으로 정의할 수 있으며, 도면부호의 기재를 생략하기로 한다.
표시 영역(AA)은 표시 패널의 중앙부에 배치될 수 있고, 플렉서블 표시 장치(100)에서 영상이 표시되는 영역일 수 있다.
표시 영역(AA)에는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들이 배치될 수 있다. 예를 들어, 표시 소자는 후술할 제1 전극, 발광층 및 제2 전극을 포함하는 발광 소자로 구성될 수 있다. 또한, 표시 소자를 구동하기 위한 트랜지스터, 커패시터, 배선 등과 같은 다양한 구동 소자가 표시 영역(AA)에 배치될 수 있다.
표시 영역(AA)에는 복수의 서브 화소(PX)가 포함될 수 있다.
서브 화소(PX)는 화면을 구성하는 최소 단위로, 복수의 서브 화소(PX) 각각은 발광 소자 및 구동 소자를 포함할 수 있다. 그리고, 구동 소자는 스위칭 트랜지스터, 구동 트랜지스터 등을 포함할 수 있다. 구동 소자는 비표시 영역에 배치된 게이트 드라이버, 데이터 드라이버 등과 연결되는 게이트 라인, 데이터 라인 등과 같은 신호 배선과 전기적으로 연결될 수 있다. 서브 화소(PX)에 대한 보다 상세한 구조는 도 4를 참조하여 후술하도록 한다.
복수의 서브 화소(PX)는 제1 방향으로 배치된 복수의 게이트 라인 및 제1 방향과 상이한 제2 방향으로 배치된 복수의 데이터 라인의 교차 영역으로 정의될 수 있다. 여기서, 제1 방향은 도 3의 가로 방향일 수 있고, 제2 방향은 도 3의 세로 방향일 수 있으나, 이에 제한되는 것은 아니다. 복수의 서브 화소(PX)는 서로 다른 파장의 광을 발광하는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소를 포함할 수 있으나, 이에 제한되는 것은 아니다.
비표시 영역은 표시 패널의 테두리 영역에 해당하고, 영상이 표시되지 않는 영역일 수 있다. 비표시 영역은 표시 영역(AA)을 둘러싸도록 배치될 수 있다. 비표시 영역에는 표시 영역(AA)에 배치된 복수의 서브 화소(PX)를 구동하기 위한 다양한 구성요소들이 배치될 수 있다. 예를 들어, 복수의 서브 화소(PX)의 구동을 위한 신호를 공급하는 구동 IC, 구동 회로, 신호 배선, 플렉서블 필름 등이 배치될 수 있다. 이때, 구동 IC는 게이트 드라이버, 데이터 드라이버 등을 포함할 수 있다. 게이트 드라이버 및 데이터 드라이버는 트랜지스터로 구현될 수 있다. 구동 IC 및 구동 회로는 GIP(Gate In Panel) 방식, COF(Chip On Film) 방식, TAB(Tape Automated Bonding) 방식, TCP(Tape Carrier Package) 방식, COG(Chip On Glass) 방식 또는 표시 패널에 집적화되는 방식 등으로 배치될 수 있다.
비표시 영역은 패드 영역을 포함한다. 일 예로, 패드 영역은 표시 패널의 하단부에 배치될 수 있다. 패드 영역은 복수의 패드(155) 및 복수의 패드(155)와 연결되는 신호 배선을 포함할 수 있다. 패드 영역에는 복수의 패드(155)를 통해 구동 IC, 구동 회로 또는 플렉서블 필름이 연결될 수 있다. 구동 IC, 구동 회로 또는 플렉서블 필름은 복수의 패드(155)로 다양한 구동 신호, 저전위 전압 및 고전위 전압 등을 전달할 수 있다.
복수의 패드(155)는 플렉서블 표시 장치(100)의 구동을 위한 다양한 구동 신호들을 입력 받아 복수의 서브 화소(PX) 등의 플렉서블 표시 장치(100)의 구성 요소에 공급함으로써, 플렉서블 표시 장치(100)를 구동할 수 있다.
복수의 패드(155)는 복수의 서브 화소(PX) 각각에 데이터 신호를 공급하기 위한 데이터 패드, 발광 소자의 제1 전극에 고전위 전압을 공급하기 위한 고전위 전원 패드, 발광 소자의 제2 전극에 저전위 전압을 공급하기 위한 저전위 전원 패드 등을 포함할 수 있다.
예를 들어, 저전위 전원 패드는 복수의 패드(155)의 양 끝단에 하나씩 구비될 수 있다. 저전위 전원 패드에는 저전위 전원 배선이 전기적으로 연결될 수 있다. 이때, 저전위 전원 배선은 제1 전원 배선일 수 있다. 저전위 전원 배선에는 발광 소자의 제2 전극이 전기적으로 연결될 수 있다. 따라서, 저전위 전원 배선은 제2 전극으로 저전위 전압을 공급할 수 있다.
또한, 저전위 전원 패드에는 연결 배선(126)이 전기적으로 연결될 수 있다. 연결 배선(126)은 하부 버퍼층의 도핑층(또는, 도전층)(145)과 전기적으로 연결될 수 있다. 즉, 복수의 컨택 홀(140)을 통해 연결 배선(126)이 하부 버퍼층의 도핑층 (145)과 전기적으로 연결되는 한편, 저전위 전원 라인에 연결(또는, 접지)될 수 있으며, 이에 폴리이미드 기판에 쌓인 전하를 제거할 수 있다.
연결 배선(126)은, 예를 들어, 사각 틀 형태로 패드(155), 즉 저전위 전원 패드에 연결될 수 있다.
연결 배선(126)은 높은 도전성을 갖는 금속 물질로 형성될 수 있다. 연결 배선(126)은 표시 영역(AA)의 차광 패턴이나 트랜지스터의 전극들, 또는 발광 소자의 제1 전극이나 제2 전극으로 구성할 수 있다.
폴리이미드 기판의 충전(charging)에 의한 표시 패널 테두리 영역의 휘도 불량을 개선하기 위해, 폴리이미드 기판 하부의 제2 버퍼층에는 사각 틀 형태의 도핑층(또는, 도전층)(145)이 형성될 수 있다. 다만, 이에 제한되는 것은 아니며, 도핑층(145)은 컨택 홀(140) 내에만 선택적으로 형성될 수도 있다. 즉, 컨택 홀(140)을 형성할 때 도핑을 통해 컨택 홀(140) 내에만 선택적으로 도핑층(145)을 형성할 수도 있으며, 또는 컨택 홀(140)이 형성될 영역의 제2 버퍼층 일부에 형성할 수도 있다.
도핑층(145)은 제2 버퍼층을 선택적으로 도핑 하여 형성할 수 있다.
도핑층(145)은 비표시 영역뿐만 아니라 표시 영역(AA) 일부와 중첩하도록 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
접지를 위해 표시 패널의 테두리 영역에 폴리이미드 기판을 통과하여 제2 버퍼층의 도핑층(145)을 노출시키는 컨택 홀(140)을 형성하고, 컨택 홀(140)을 통해 연결 배선(126)을 제2 버퍼층의 도핑층(145)에 전기적으로 연결할 수 있다.
컨택 홀(140)은 적어도 하나일 수 있으며, 도 3에서는 컨택 홀(140)이 표시 패널의 네 모서리와 모서리 사이에 총 6개가 구비된 경우를 예로 보여주고 있으나, 본 발명이 컨택 홀(140)의 개수에 제한되는 것은 아니다.
또한, 고전위 전원 패드에는 고전위 전원 배선(156)이 전기적으로 연결될 수 있다. 이때, 고전위 전원 배선(156)은 제2 전원 배선일 수 있다. 고전위 전원 배선(156)은 데이터 패드와 연결된 복수의 데이터 라인과 평행을 이루도록 기판의 제2 방향으로 연장될 수 있다. 고전위 전원 배선(156)은 발광 소자의 제1 전극과 전기적으로 연결될 수 있다. 즉, 고전위 전원 배선(156)은 트랜지스터를 통해 발광 소자의 제1 전극과 전기적으로 연결될 수 있다. 따라서, 고전위 전원 배선(156)은 제1 전극으로 고전위 전압을 공급할 수 있다. 도 3에서는 설명의 편의를 위하여 2개의 고전위 전원 배선(156)만이 도시되었으나, 이에 제한되지 않는다. 고전위 전원 배선(156) 및 데이터 라인은 복수의 서브 화소(PX)와 각각 대응되도록 복수로 구비될 수 있다.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 플렉서블 표시 장치는 기판(110), 트랜지스터(120), 발광 소자(130), 봉지부(115h) 및 지지 기판(101)을 포함할 수 있다.
기판(110)은 플렉서블 표시 장치의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 기판(110)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(polyimide)로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
기판(110) 위에 제1 버퍼층(111a)이 배치될 수 있다. 제1 버퍼층(111a)은 제1 버퍼층(111a) 상부에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단할 수 있다.
제1 버퍼층(111a)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중 층으로 이루어질 수 있다. 제1 버퍼층(111a)은 생략될 수 있다. 예를 들면, 제1 버퍼층(111a)은 기판(110)의 종류 및 물질, 트랜지스터(120)의 구조 및 타입 등에 기초하여 생략될 수도 있다.
제1 버퍼층(111a) 위에 차광 패턴(LS)이 배치될 수 있다. 차광 패턴(LS)은 하부에서 트랜지스터(120)의 액티브층(124)으로 입사되는 광을 차단하는 역할을 할 수 있다. 차광 패턴(LS)은 생략될 수도 있다.
차광 패턴(LS) 위에 제1 절연층(115a)이 배치될 수 있다.
제1 절연층(115a)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중 층으로 이루어질 수 있다.
제1 절연층(115a) 상부에 트랜지스터(120)가 배치될 수 있다.
트랜지스터(120)는 액티브층(124), 게이트 전극(121), 드레인 전극(123) 및 소스 전극(122)을 포함할 수 있다. 도 4에 도시된 트랜지스터(120)는 구동 트랜지스터이고, 게이트 전극(121)이 액티브층(124) 상부에 배치되는 탑 게이트 구조의 박막 트랜지스터이다. 다만, 이에 제한되지 않고, 트랜지스터(120)는 바텀 게이트 구조의 박막 트랜지스터로 구현될 수도 있다.
액티브층(124)은 산화물(oxide) 반도체나, 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)으로 구성할 수 있으며, 이에 제한되지 않는다. 이때, 다결정 실리콘은 비정질 실리콘보다 우수한 이동도(mobility)를 가져 에너지 소비 전력이 낮고 신뢰성이 우수하여, 화소 내에서 구동 트랜지스터에 적용할 수 있다.
산화물 반도체는 이동도와 균일도가 우수한 특성을 갖고 있다. 산화물 반도체는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 인듐 알루미늄 아연 산화물(InAlZnO)계 재료, 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 마그네슘 산화물(InMgO)계 재료, 인듐 갈륨 산화물(InGaO)계 재료, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 아연 산화물(ZnO)계 재료 등으로 구성할 수 있으며, 각각의 원소의 조성 비율은 제한 되지 않는다.
액티브층(124)은 p형 또는 n형의 불순물을 포함하는 소스 영역(source region), 드레인 영역(drain region) 및 소스 영역 및 드레인 영역 사이에 채널 영역(channel region)을 포함할 수 있고, 채널 영역과 인접한 소스 영역 및 드레인 영역 사이에는 저농도 도핑 영역을 더 포함할 수도 있다.
이때, 소스 영역 및 드레인 영역은 불순물이 고농도로 도핑된 영역으로, 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)이 각각 접속될 수 있다.
불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나일 수 있고, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등에서 하나일 수 있다.
액티브층(124)은 NMOS 또는 PMOS의 트랜지스터 구조에 따라, 채널 영역은 n형 불순물 또는 p형 불순물로 도핑될 수 있으며, 본 발명의 제1 실시예에 따른 플렉서블 표시 장치에 포함된 트랜지스터는 NMOS 또는 PMOS의 트랜지스터가 적용 가능하다.
제2 절연층(115b)은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층 또는 이들의 다중 층으로 이루어진 게이트절연층이며, 액티브층(124)에 흐르는 전류가 게이트 전극(121)으로 흘러가지 않도록 액티브층(124) 위에 배치될 수 있다. 실리콘산화물은 금속보다는 연성이 떨어지지만, 실리콘질화물에 비해서는 연성이 우수하며 그 특성에 따라서 단일층 또는 복수 층으로 형성할 수 있다.
게이트 전극(121)은 게이트 라인을 통해 외부에서 전달되는 전기 신호에 기초하여 트랜지스터(120)를 턴-온(turn-on) 또는 턴-오프(turn-off) 하는 스위치 역할을 하며, 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등이나, 이에 대한 합금으로 단일층 또는 다중 층으로 구성될 수 있으며, 이에 제한되지 않는다.
소스 전극(122) 및 드레인 전극(123)은 데이터 라인과 연결되며, 외부에서 전달되는 전기 신호가 트랜지스터(120)에서 발광 소자(130)로 전달되도록 하는 역할을 한다. 소스 전극(122) 및 드레인 전극(123)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금으로 단일층 또는 다중 층으로 구성할 수 있으며, 이에 제한되지 않는다.
게이트 전극(121)과 소스 전극(122) 및 드레인 전극(123)을 서로 절연 시키기 위해서 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 다중 층으로 구성된 제3 절연층(115c)을 게이트 전극(121)과 소스 전극(122) 및 드레인 전극(123) 사이에 배치할 수 있다.
이때, 제2 절연층(115b)과 제3 절연층(115c)에는 드레인 전극(123) 및 소스 전극(122) 각각이 액티브층(124)의 드레인 영역 및 소스 영역 각각에 전기적으로 접속하기 위한 컨택 홀이 형성될 수 있다.
트랜지스터(120) 위에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층으로 구성된 패시베이션층을 더 배치할 수도 있다.
패시베이션층은, 패시베이션층의 상하에 배치되는 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막는 역할을 할 수 있으며, 트랜지스터(120) 및 발광 소자(130)의 구성 및 특성에 따라서 생략할 수도 있다.
트랜지스터(120)는 트랜지스터(120)를 구성하는 구성요소들의 위치에 따라 인버티드 스태거드(inverted staggered) 구조와 코플래너(coplanar) 구조로 분류될 수 있다. 일 예로, 인버티드 스태거드 구조의 트랜지스터는 액티브층을 기준으로 게이트 전극이 소스 전극 및 드레인 전극의 반대 편에 위치할 수 있다. 한편, 도 4와 같이, 코플래너 구조의 트랜지스터(120)는 액티브층(124)을 기준으로 게이트 전극(121)이 소스 전극(122) 및 드레인 전극(123)과 같은 편에 위치할 수 있다.
설명의 편의를 위해, 플렉서블 표시 장치에 포함될 수 있는 다양한 트랜지스터 중에서 구동 트랜지스터만을 도시하였으며, 이외 스위칭 트랜지스터, 커패시터 등도 플렉서블 표시 장치에 포함될 수 있다.
이때, 스위칭 트랜지스터는 게이트 라인으로부터 신호가 인가되면, 데이터 라인으로부터의 신호를 구동 박막트랜지스터의 게이트 전극으로 전달한다. 구동 트랜지스터는 스위칭 트랜지스터로부터 전달받은 신호에 의해 전원 배선을 통해 전달되는 전류를 제1 전극(131)으로 전달할 수 있고, 제1 전극(131)으로 전달되는 전류에 의해 발광을 제어할 수 있다.
트랜지스터(120)를 보호하고 트랜지스터(120)로 인해 발생되는 단차를 완화시키며, 트랜지스터(120)와 게이트 라인 및 데이터 라인, 발광 소자(130)들 사이에 발생되는 기생정전용량(parasitic capacitance)을 감소시키기 위해서 트랜지스터(120) 위에 평탄화층(115d, 115e)을 배치할 수 있다.
평탄화층(115d, 115e)은 아크릴계 수지(acrylic resin), 에폭시 수지(epoxy resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 페놀 수지(phenolic resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 폴리페닐렌계 수지(polyphenylene resin) 및 벤조사이클로부텐(benzocyclobutene) 중에서 선택된 하나 이상의 물질로 형성될 수 있으며, 이에 제한되지 않는다.
본 발명의 제1 실시예에 따른 플렉서블 표시 장치는 순차적으로 적층된 제1 평탄화층(115d) 및 제2 평탄화층(115e)을 포함할 수 있다. 즉, 트랜지스터(120) 위에 제1 평탄화층(115d)이 배치되고, 제1 평탄화층(115d) 위에 제2 평탄화층(115e)이 배치될 수 있다.
제1 평탄화층(115d) 위에는 버퍼층이 배치될 수도 있다. 버퍼층은 제1 평탄화층(115d) 위에 배치되는 구성요소를 보호하기 위해 실리콘산화물(SiOx)의 다중 층으로 구성될 수 있으며, 트랜지스터(120) 및 발광 소자(130)의 구성 및 특성에 따라서 생략할 수 있다.
제1 평탄화층(115d)에 형성되는 컨택 홀(contact hole)을 통해서 중간 전극(125)이 트랜지스터(120)와 전기적으로 연결될 수 있다. 중간 전극(125)은 트랜지스터(120)와 연결되도록 적층 되어 데이터 라인도 복층 구조로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
이 경우 데이터 라인은 소스 전극(122) 및 드레인 전극(123)과 동일한 물질로 이루어지는 하부 층과 중간 전극(125)과 동일한 물질로 이루어지는 상부 층이 연결되는 구조로 형성될 수도 있다. 즉, 데이터 라인은 두 개의 층이 서로 병렬 연결된 구조로 구현될 수도 있으며, 이 경우 데이터 라인의 배선 저항이 감소될 수 있다.
한편, 제1 평탄화층(115d) 및 중간 전극(125) 위에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층으로 구성된 패시베이션층이 더 배치될 수도 있다. 패시베이션층은 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터 오염이나 손상 등을 막는 역할을 할 수 있으며, 트랜지스터(120) 및 발광 소자(130)의 구성 및 특성에 따라서 생략될 수도 있다.
제2 평탄화층(115e) 위에 발광 소자(130)가 배치될 수 있다.
발광 소자(130)는 제1 전극(131), 발광부(132) 및 제2 전극(133)을 포함할 수 있다.
애노드인 제1 전극(131)이 제2 평탄화층(115e) 위에 배치될 수 있다.
제1 전극(131)은 발광부(132)에 정공을 공급하는 역할을 하는 전극으로, 제2 평탄화층(115e)에 있는 컨택 홀을 통해 중간 전극(1250)과 연결됨으로써 트랜지스터(120)와 전기적으로 연결될 수 있다.
제1 전극(131)은 투명 도전성 물질인 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등으로 구성할 수 있으며, 이에 제한되지 않는다.
플렉서블 표시 장치가 제2 전극(133)이 배치된 상부로 광을 발광하는 탑 에미션(top emission)일 경우, 발광된 광이 제1 전극(131)에서 반사되어 보다 원활하게 제2 전극(133)이 배치된 상부 방향으로 방출될 수 있도록, 반사층을 더 포함할 수 있다.
즉, 제1 전극(131)은 투명 도전성 물질로 구성된 투명 도전층과 반사층이 차례로 적층된 2층 구조이거나, 투명 도전층, 반사층 및 투명 도전층이 차례로 적층된 3층 구조일 수 있으며, 반사층은 은(Ag) 또는 은을 포함하는 합금일 수 있다.
제1 전극(131) 및 제2 평탄화층(115e) 위에 배치되는 뱅크(115f)는 실제로 광을 발광하는 영역을 구획하여 서브 화소를 정의할 수 있다. 제1 전극(131) 위에 포토레지스트(photoresist)를 형성한 후에 사진식각공정(photolithography)에 의해 뱅크(115f)를 형성할 수 있다. 포토레지스트는 광의 작용에 의해 현상액에 대한 용해성이 변화되는 감광성 수지를 말하며, 포토레지스트를 노광 및 현상하여 특정 패턴이 얻어질 수 있다. 포토레지스트는 포지티브형 포토레지스트(positive photoresist)와 네거티브형 포토레지스트(negative photoresist)로 분류될 수 있다. 포지티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 증가되는 포토레지스트를 말하며, 포지티브형 포토레지스트를 현상하면 노광부가 제거된 패턴이 얻어진다. 네거티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 크게 저하되는 포토레지스트를 말하며, 네거티브형 포토레지스트를 현상하면 비노광부가 제거된 패턴이 얻어 진다.
발광 소자(130)의 발광부(132)를 형성하기 위해서 증착마스크인 FMM(Fine Metal Mask)을 사용할 수 있다.
그리고, 뱅크(115f) 위에 배치되는 증착마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 뱅크(115f)와 증착마스크 사이에 일정한 거리를 유지하기 위해, 뱅크(115f) 상부에 스페이서(spacer; 115g)를 배치할 수도 있다. 스페이서(115g)는 투명 유기물인 폴리이미드, 포토아크릴 및 벤조사이클로부텐(BCB) 중 어느 하나로 구성될 수 있다.
제1 전극(131)과 제2 전극(133) 사이에 발광부(132)가 배치될 수 있다.
발광부(132)는 광을 발광하는 역할을 하며, 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 발광층, 전자 수송층(Electron Transport Layer; ETL), 전자주입층(Electron Injection Layer; EIL) 중 적어도 하나의 층을 포함할 수 있고, 플렉서블 표시 장치의 구조나 특성에 따라서 일부 구성요소는 생략될 수도 있다. 여기서, 발광층은 전계 발광층 및 무기 발광층을 적용하는 것도 가능하다.
정공 주입층은 제1 전극(131) 위에 배치하여 정공의 주입이 원활하게 하는 역할을 한다.
정공 수송층은 정공 주입층 위에 배치하여 발광층으로 원활하게 정공을 전달하는 역할을 한다.
발광층은 정공수송층 위에 배치되며 특정 색의 광을 발광할 수 있는 물질을 포함하여 특정 색의 광을 발광할 수 있다. 그리고, 발광물질은 인광물질 또는 형광물질을 이용하여 형성할 수 있다.
전자 수송층 위에 전자 주입층이 더 배치될 수 있다. 전자 주입층은 제2 전극(133)으로부터 전자의 주입을 원활하게 하는 유기층으로, 플렉서블 표시 장치의 구조와 특성에 따라서 생략될 수 있다.
한편, 발광층과 인접한 위치에 정공 또는 전자의 흐름을 저지하는 전자 저지층(electron blocking layer) 또는 정공 저지층(hole blocking layer)을 배치하여, 전자가 발광층에 주입될 때 발광층에서 이동하여 정공 수송층으로 통과하거나 정공이 발광층에 주입될 때 발광층에서 이동하여 전자 수송층으로 통과하는 현상을 방지하여 발광효율을 향상시킬 수 있다.
캐소드인 제2 전극(133)은 발광부(132) 위에 배치되어, 발광부(132)로 전자를 공급하는 역할을 한다. 제2 전극(133)은 전자를 공급하여야 하므로 일 함수가 낮은 도전성 물질인 마그네슘(Mg), 은-마그네슘(Ag:Mg) 등과 같은 금속 물질로 구성할 수 있으며, 이에 제한되지 않는다.
플렉서블 표시 장치가 탑 에미션 방식인 경우, 제2 전극(133)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide; ITZO), 아연 산화물(Zinc Oxide; ZnO) 및 주석 산화물(Tin Oxide; TO) 계열의 투명 도전성 산화물일 수 있다.
발광 소자(130) 위에는 플렉서블 표시 장치의 구성요소인 발광 소자(130) 및 트랜지스터(120)가 외부에서 유입되는 수분, 산소 또는 불순물들로 인해서 산화 또는 손상되는 것을 방지하기 위한 봉지부(115h)를 배치할 수 있다.
봉지부(115h)는 복수의 봉지층, 이물보상층 및 복수의 배리어 필름(barrier film)이 적층 되어 형성될 수 있다.
봉지층은 트랜지스터(120) 및 발광 소자(130)의 상부 전면에 배치될 수 있고, 무기물인 질화실리콘(SiNx) 또는 산화알루미늄(AlyOz) 중 하나로 구성될 수 있으며, 이에 제한되지 않는다. 봉지층 위에 배치되는 이물보상층 위에 봉지층이 더 배치될 수도 있다.
이물보상층은 봉지층 위에 배치되며, 유기물인 실리콘옥시카본(SiOCz), 아크릴(acryl) 또는 에폭시(epoxy) 계열의 레진(resin)을 사용할 수 있으며, 이에 제한되지 않는다. 공정 중에 발생될 수 있는 이물이나 파티클(particle)에 의해서 발생된 크랙(crack)에 의해 불량이 발생할 때 이물보상층에 의해서 굴곡 및 이물이 덮이면서 보상할 수 있다.
봉지층 및 이물보상층 위에 배리어 필름을 배치함으로써 플렉서블 표시 장치가 외부에서의 산소 및 수분의 침투를 지연시킬 수 있다. 배리어 필름은 투광성 및 양면 접착성을 띠는 필름 형태로 구성되며, 올레핀(olefin) 계열, 아크릴(acrylic) 계열 및 실리콘(silicon) 계열 중 어느 하나의 절연재료로 구성될 수 있으며, 또는 COP(Cyclolefin Polymer), COC(Cyclolefin Copolymer) 및 PC(Polycarbonate) 중 어느 하나의 재료로 구성된 배리어 필름을 더 적층 할 수도 있으며, 이에 제한되지 않는다.
한편, 이와 같이 구성된 표시 패널, 즉 기판(110) 하부에는 지지 부재가 추가로 배치될 수 있다.
표시 패널의 기판(100)이 폴리이미드와 같은 플라스틱 물질로 이루어지는 경우, 표시 패널 하부에 유리(glass)로 구성된 지지 기판(101)이 배치된 상황에서 플렉서블 표시 장치의 제조공정이 진행되고, 제조공정이 완료된 후에 롤러블이나 벤딩이 가능하도록 일정 두께가 식각 되어 지지 부재로 사용될 수 있다. 다만, 이에 제한되는 것은 아니며, 지지 기판이 분리되어 릴리즈(release)될 수 있으며, 지지 기판이 릴리즈 된 이후에도 표시 패널을 지지하기 위한 구성이 필요하므로, 추가로 폴리이미드와 같은 플라스틱 물질로 이루어진 보조 기판 및 보호필름이 지지 부재로 부착될 수도 있다.
기판(100)과 지지 기판(101) 사이에는 제2 버퍼층(111b)이 배치될 수 있다.
제2 버퍼층(111b)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중 층으로 이루어질 수 있으며, 이에 제한되는 것은 아니다.
지지 기판(101) 및 제2 버퍼층(111b)은 하부에 이물(異物)이 부착되는 것을 방지할 수 있고, 외부로부터의 충격을 완충하는 역할을 할 수 있다.
도 5는 도 3에서 설명한 비표시 영역의 상세 구조를 보여주는 단면도이다.
도 5의 일부 구성요소는 도 4에서 설명된 구성요소와 실질적으로 동일, 유사하며, 이에 대한 설명은 생략한다.
도 5를 참조하면, 플렉서블 표시 장치의 여러 구성요소들을 지지하고 보호하기 위해 기판(110)이 배치될 수 있다.
기판(110)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
기판(110) 하부에는 제2 버퍼층(111b)이 배치될 수 있다.
제2 버퍼층(111b) 하부에는 유리(glass)로 구성된 지지 기판(101)이 배치될 수 있다.
폴리이미드 기판(110)의 충전(charging)에 의한 표시 패널 테두리 영역의 휘도 불량을 개선하기 위해, 기판(110) 하부의 제2 버퍼층(111b)에는 도핑층(또는, 도전층)(145)이 형성될 수 있다.
도핑층(145)은 제2 버퍼층(111b)을 선택적으로 도핑 하여 형성할 수 있다.
도핑에 사용되는 불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나일 수 있고, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등에서 하나일 수 있다. 다만, 이에 제한되는 것은 아니다.
불순물 이온을 이용한 도핑 대신에 제2 버퍼층(111b)의 상부, 또는 내부에 금속층을 추가 형성할 수도 있다. 내부 금속층은 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 및 니켈(Ni) 등의 도전성 금속이나, 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등의 투명 도전성 물질로 구성될 수 있다.
도핑층(145)은 사각 틀 형태로, 비표시 영역뿐만 아니라 표시 영역 일부와 중첩하도록 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 전술한 바와 같이 도핑층(145)은 컨택 홀(140) 내에만 선택적으로 형성될 수도 있다.
한편, 기판(110) 위에는 제1 버퍼층(111a)이 배치될 수 있다.
비표시 영역의 제1 버퍼층(111a) 및 기판(110)에는 도핑층(145)의 일부를 노출시키는 컨택 홀(140)이 형성될 수 있다. 컨택 홀(140)은 제1 버퍼층(111a) 및 기판(110)을 관통하여 도핑층(145)의 일부를 노출시킬 수 있다.
비표시 영역의 제1 버퍼층(111a) 위에는 연결 배선(126)이 배치될 수 있다.
연결 배선(126)은, 예를 들어, 사각 틀 형태로 저전위 전원 패드에 연결될 수 있다. 다만, 이에 제한되는 것은 아니다.
연결 배선(126)은 표시 영역의 차광 패턴이나 트랜지스터의 전극들, 또는 발광 소자의 제1 전극이나 제2 전극으로 구성할 수 있다.
도 5는 표시 영역에 차광 패턴을 형성할 때, 차광 패턴을 구성하는 도전 물질로 연결 배선(126)을 형성한 경우를 예로 들고 있으나, 이에 제한되는 것은 아니다.
연결 배선(126)은 컨택 홀(140)을 통해 제2 버퍼층(111b)의 도핑층(145)에 전기적으로 연결될 수 있다.
연결 배선(126) 위에는 제1 절연층(115a)이 배치될 수 있다.
제1 절연층(115a) 상부에 구비된 구성요소는 도 4에서 설명된 구성요소와 실질적으로 동일, 유사하며, 이에 대한 설명은 생략한다.
한편, 본 발명의 연결 배선은 차광 패턴 이외에도 트랜지스터의 전극들, 또는 발광 소자의 제1 전극이나 제2 전극으로 구성할 수도 있으며, 예를 들어 트랜지스터의 소스 전극과 드레인 전극으로 연결 배선을 구성한 제2 실시예를 도 6을 참조하여 상세히 설명한다.
도 6은 본 발명의 제2 실시예에 따른 플렉서블 표시 장치에 있어, 비표시 영역의 일부를 보여주는 단면도이다.
도 6의 본 발명의 제2 실시예는 연결 배선(226) 및 컨택 홀(240)의 구성을 제외하고는 전술한 본 발명의 제1 실시예와 실질적으로 동일한 구성으로 구성될 수 있으며, 동일한 구성요소에 대해서는 설명을 생략하기로 한다.
도 6은 비표시 영역의 상세 구조를 보여주는 단면도이다.
도 6을 참조하면, 플렉서블 표시 장치의 여러 구성요소들을 지지하고 보호하기 위해 기판(110)이 배치될 수 있다.
기판(110)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
기판(110) 하부에는 제2 버퍼층(111b)이 배치될 수 있다.
제2 버퍼층(111b) 하부에는 유리(glass)로 구성된 지지 기판(101)이 배치될 수 있다.
폴리이미드 기판(110)의 충전(charging)에 의한 표시 패널 테두리 영역의 휘도 불량을 개선하기 위해, 기판(110) 하부의 제2 버퍼층(111b)에는 도핑층(또는, 도전층)(145)이 형성될 수 있다.
도핑층(145)은 제2 버퍼층(111b)을 선택적으로 도핑 하여 형성할 수 있다.
도핑에 사용되는 불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나일 수 있고, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등에서 하나일 수 있다. 다만, 이에 제한되는 것은 아니다.
불순물 이온을 이용한 도핑 대신에 제2 버퍼층(111b)의 상부, 또는 내부에 금속층을 추가 형성할 수도 있다. 내부 금속층은 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 및 니켈(Ni) 등의 도전성 금속이나, 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등의 투명 도전성 물질로 구성될 수 있다.
도핑층(145)은 사각 틀 형태로, 비표시 영역뿐만 아니라 표시 영역 일부와 중첩하도록 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 전술한 바와 같이 도핑층(145)은 컨택 홀(240) 내에만 선택적으로 형성될 수도 있으며, 또는 컨택 홀(240)이 형성될 영역의 제2 버퍼층(111b) 일부에 형성할 수도 있다.
한편, 기판(110) 위에는 제1 버퍼층(111a)이 배치될 수 있다.
제1 버퍼층(111a) 위에 제1 절연층(115a)이 배치될 수 있다.
제1 절연층(115a) 위에 제2 절연층(115b)이 배치될 수 있다.
제2 절연층(115b) 위에 제3 절연층(115c)이 배치될 수 있다.
본 발명의 제2 실시예의 경우에는, 비표시 영역의 제1 버퍼층(111a), 제2 절연층(115b), 제3 절연층(115c) 및 기판(110)에 도핑층(145)의 일부를 노출시키는 컨택 홀(240)이 형성될 수 있다. 이때, 컨택 홀(240)은 제1 버퍼층(111a), 제2 절연층(115b), 제3 절연층(115c) 및 기판(110)을 관통하여 도핑층(145)의 일부를 노출시킬 수 있다.
또한, 비표시 영역의 제3 절연층(115c) 위에 연결 배선(226)이 배치될 수 있다.
연결 배선(226)은, 예를 들어, 사각 틀 형태로 저전위 전원 패드에 연결될 수 있다. 다만, 이에 제한되는 것은 아니다.
연결 배선(226)은 표시 영역의 트랜지스터의 소스 전극과 드레인 전극을 구성하는 도전 물질로 형성할 수 있으며, 이에 제한되는 것은 아니다.
연결 배선(226)은 컨택 홀(240)을 통해 제2 버퍼층(111b)의 도핑층(145)에 전기적으로 연결될 수 있다.
연결 배선(226) 위에는 제1 평탄화층(115d)이 배치될 수 있다.
제1 평탄화층(115d) 상부에 구비되는 구성요소는 전술한 본 발명의 제1 실시예의 구성요소와 실질적으로 동일, 유사하며, 이에 대한 설명은 생략한다.
한편, 본 발명의 폴리이미드 기판의 하부에 구비되는 지지 부재는 식각된 유리 이외에 또 다른 폴리이미드 기판으로 구성할 수도 있으며, 이를 도 7 및 도 8을 참조하여 상세히 설명한다.
도 7은 본 발명의 제3 실시예에 따른 플렉서블 표시 장치에 있어, 표시 영역의 일부를 보여주는 단면도이다.
도 8은 본 발명의 제3 실시예에 따른 플렉서블 표시 장치에 있어, 비표시 영역의 일부를 보여주는 단면도이다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 플렉서블 표시 장치는 기판(310a), 트랜지스터(120), 발광 소자(130), 봉지부(115h) 및 보조 기판(310b)을 포함할 수 있다.
기판(310a)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(310a)이 플라스틱 물질로 이루어지는 경우, 일 예로, 폴리이미드로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
기판(310a) 위에 제1 버퍼층(311a)이 배치될 수 있다. 제1 버퍼층(311a)은 제1 버퍼층(311a) 상부에 형성되는 층들과 기판(310a) 간의 접착력을 향상시키고, 기판(310a)으로부터 유출되는 알칼리 성분 등을 차단할 수 있다.
제1 버퍼층(311a)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중 층으로 이루어질 수 있다. 제1 버퍼층(311a)은 생략될 수 있다. 예를 들면, 제1 버퍼층(311a)은 기판(310a)의 종류 및 물질, 트랜지스터(120)의 구조 및 타입 등에 기초하여 생략될 수도 있다.
제1 버퍼층(311a) 위에 차광 패턴(LS)이 배치될 수 있다.
차광 패턴(LS) 위에 제1 절연층(115a)이 배치될 수 있다.
제1 절연층(115a) 상부에 트랜지스터(120)가 배치될 수 있다.
트랜지스터(120)는 액티브층(124), 게이트 전극(121), 드레인 전극(123) 및 소스 전극(122)을 포함할 수 있다.
트랜지스터(120)는 전술한 본 발명의 제1 실시예와 실질적으로 동일하기 때문에 이에 대한 설명을 생략하기로 한다.
제2 절연층(115b)이 액티브층(124) 위에 배치될 수 있다.
그리고, 제3 절연층(115c)이 게이트 전극(121)과 소스 전극(122) 및 드레인 전극(123) 사이에 배치될 수 있다.
트랜지스터(120) 위에 제1 평탄화층(115d)이 배치되고, 제1 평탄화층(115d) 위에 제2 평탄화층(115e)이 배치될 수 있다.
제1 평탄화층(115d)에 형성되는 컨택 홀을 통해서 중간 전극(125)이 트랜지스터(120)와 전기적으로 연결될 수 있다.
제2 평탄화층(115e) 위에 발광 소자(130)가 배치될 수 있다.
발광 소자(130)는 제1 전극(131), 발광부(132) 및 제2 전극(133)을 포함할 수 있으며, 전술한 본 발명의 제1 실시예와 실질적으로 동일하기 때문에 이에 대한 설명을 생략하기로 한다.
제1 전극(131) 및 제2 평탄화층(115e) 위에 뱅크(115f)가 배치될 수 있다.
그리고, 뱅크(115f) 상부에 스페이서(spacer; 115g)를 배치할 수도 있다.
발광 소자(130) 위에는 봉지부(115h)가 배치될 수 있다.
봉지부(115h)는 복수의 봉지층, 이물보상층 및 복수의 배리어 필름(barrier film)이 적층 되어 형성될 수 있다.
한편, 이와 같이 구성된 표시 패널, 즉 기판(310a) 하부에는 지지 부재가 추가로 배치될 수 있다.
본 발명의 제2 실시예에 따른 지지 부재는 폴리이미드와 같은 플라스틱 물질로 이루어진 보조 기판(310b) 및 보호필름(312)을 포함할 수 있다.
기판(310a)과 보조 기판(310b) 사이에는 제2 버퍼층(311b)이 배치될 수 있다.
도 8의 일부 구성요소는 도 7에서 설명된 구성요소와 실질적으로 동일, 유사하며, 이에 대한 설명은 생략한다.
도 8을 참조하면, 비표시 영역의 기판(310a) 하부에 제2 버퍼층(311b)이 배치될 수 있다.
제2 버퍼층(311b) 하부에는 폴리이미드와 같은 플라스틱 물질로 이루어진 보조 기판(310b) 및 보호필름(312)이 순차적으로 배치될 수 있다.
폴리이미드 기판(310a)의 충전(charging)에 의한 표시 패널 테두리 영역의 휘도 불량을 개선하기 위해, 기판(310a) 하부 제2 버퍼층(311b)에는 도핑층(또는, 도전층)(345)이 형성될 수 있다.
도핑층(345)은 제2 버퍼층(311b)을 선택적으로 도핑 하여 형성할 수 있다.
도핑에 사용되는 불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나일 수 있고, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등에서 하나일 수 있다. 다만, 이에 제한되는 것은 아니다.
불순물 이온을 이용한 도핑 대신에 제2 버퍼층(311b)의 상부, 또는 내부에 금속층을 추가 형성할 수도 있다. 내부 금속층은 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 및 니켈(Ni) 등의 도전성 금속이나, 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등의 투명 도전성 물질로 구성될 수 있다.
도핑층(345)은 사각 틀 형태로, 비표시 영역뿐만 아니라 표시 영역 일부와 중첩하도록 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 전술한 바와 같이 도핑층(345)은 컨택 홀(340) 내에만 선택적으로 형성될 수도 있으며, 또는 컨택 홀(340)이 형성될 영역의 제2 버퍼층(311b) 일부에 형성할 수도 있다.
한편, 기판(310a) 위에는 제1 버퍼층(311a)이 배치될 수 있다.
비표시 영역의 제1 버퍼층(311a) 및 기판(310a)에는 도핑층(345)의 일부를 노출시키는 컨택 홀(340)이 형성될 수 있다. 컨택 홀(340)은 제1 버퍼층(311a) 및 기판(310a)을 관통하여 도핑층(345)의 일부를 노출시킬 수 있다.
비표시 영역의 제1 버퍼층(311a) 위에는 연결 배선(326)이 배치될 수 있다.
연결 배선(326)은, 예를 들어, 사각 틀 형태로 저전위 전원 패드에 연결될 수 있다. 다만, 이에 제한되는 것은 아니다.
연결 배선(326)은 표시 영역의 차광 패턴이나 트랜지스터의 전극들, 또는 발광 소자의 제1 전극이나 제2 전극으로 구성할 수 있다.
도 8은 표시 영역에 차광 패턴을 형성할 때, 차광 패턴을 구성하는 도전 물질로 연결 배선(326)을 형성한 경우를 예로 들고 있으나, 이에 제한되는 것은 아니다.
연결 배선(326)은 컨택 홀(340)을 통해 제2 버퍼층(311b)의 도핑층(345)에 전기적으로 연결될 수 있다.
연결 배선(326) 위에는 제1 절연층(115a)이 배치될 수 있다.
제1 절연층(115a) 상부에 구비된 구성요소는 도 7에서 설명된 구성요소와 실질적으로 동일, 유사하며, 이에 대한 설명은 생략한다.
한편, 본 발명은 도핑층 대신에 제2 버퍼층 내에 금속층을 형성하여 컨택 홀을 통해 연결 배선과 전기적으로 접속할 수도 있으며, 이를 도 9를 참조하여 상세히 설명한다.
도 9는 본 발명의 제4 실시예에 따른 플렉서블 표시 장치에 있어, 비표시 영역의 일부를 보여주는 단면도이다.
도 9의 일부 구성요소는 도 8에서 설명된 구성요소와 실질적으로 동일, 유사하며, 이에 대한 설명은 생략한다.
도 9를 참조하면, 비표시 영역의 기판(310a) 하부에 제2 버퍼층(411b)이 배치될 수 있다.
제2 버퍼층(411b) 하부에는 폴리이미드와 같은 플라스틱 물질로 이루어진 보조 기판(310b) 및 보호필름(312)이 순차적으로 배치될 수 있다.
폴리이미드 기판(310a)의 충전(charging)에 의한 표시 패널 테두리 영역의 휘도 불량을 개선하기 위해, 제2 버퍼층(411b) 내부에는 금속층(427)이 형성될 수 있다.
즉, 본 발명의 제4 실시예의 제2 버퍼층(411b)은, 기판(310a) 하부의 상부 제2 버퍼층(411b') 및 상부 제2 버퍼층(411b') 하부의 하부 제2 버퍼층(411b")을 포함할 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 제2 버퍼층(411b)은 단일의 층이나 이층 이상의 다수의 층으로 이루어질 수도 있다.
그리고, 상부 제2 버퍼층(411b') 및 하부 제2 버퍼층(411b") 사이의 계면에 금속층(427)이 형성될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 제2 버퍼층(411b)이 단일의 층으로 이루어질 경우, 제2 버퍼층(411b)의 임의의 내부에 금속층(427)이 형성될 수도 있다. 또한, 금속층(427)은 제2 버퍼층(411b) 상부에 형성될 수도 있다.
금속층(427)으로는 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 및 니켈(Ni) 등의 도전성 금속이나, 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등의 투명 도전성 물질로 구성될 수 있다.
금속층(427)은 컨택 홀(440) 내에만 선택적으로 형성될 수도 있으며, 또는 컨택 홀(440)이 형성될 영역의 하부 제2 버퍼층(411b") 일부에 형성할 수도 있다. 다만, 이에 제한되는 것은 아니다. 금속층(427)은 사각 틀 형태로, 비표시 영역뿐만 아니라 표시 영역 일부와 중첩하도록 형성될 수도 있다.
한편, 기판(310a) 위에는 제1 버퍼층(311a)이 배치될 수 있다.
비표시 영역의 제1 버퍼층(311a), 기판(310a) 및 상부 제2 버퍼층(411b')에 금속층(427)의 일부를 노출시키는 컨택 홀(440)이 형성될 수 있다. 컨택 홀(440)은 제1 버퍼층(311a), 기판(310a), 상부 제2 버퍼층(411b')을 관통하여 금속층(427)의 일부를 노출시킬 수 있다.
비표시 영역의 제1 버퍼층(311a) 위에는 연결 배선(426)이 배치될 수 있다.
연결 배선(426)은, 예를 들어, 사각 틀 형태로 저전위 전원 패드에 연결될 수 있다. 다만, 이에 제한되는 것은 아니다.
연결 배선(426)은 표시 영역의 차광 패턴이나 트랜지스터의 전극들, 또는 발광 소자의 제1 전극이나 제2 전극으로 구성할 수 있다.
이때, 연결 배선(426)은 컨택 홀(440)을 통해 제2 버퍼층(411b) 내부의 금속층(427)에 전기적으로 연결될 수 있다.
한편, 본 발명의 연결 배선은 발광 소자의 제2 전극으로 구성할 수도 있으며, 이를 도 10 및 도 11을 참조하여 상세히 설명한다.
도 10은 본 발명의 제5 실시예에 따른 플렉서블 표시 장치의 평면도이다.
도 11은 도 10의 III-III'선에 따른 단면도이다.
도 11은 도 10에서 설명한 비표시 영역의 상세 구조를 보여주고 있다.
도 10을 참조하면, 본 발명의 제5 실시예에 따른 플렉서블 표시 장치(500)는 표시 영역(AA) 및 비표시 영역을 포함한다.
편의상, 비표시 영역은 표시 영역(AA)을 제외한 영역으로 정의할 수 있으며, 도면부호의 기재를 생략하기로 한다.
표시 영역(AA)은 표시 패널의 중앙부에 배치될 수 있고, 플렉서블 표시 장치(500)에서 영상이 표시되는 영역일 수 있다.
표시 영역(AA)에는 복수의 서브 화소(PX)가 포함될 수 있다.
비표시 영역은 표시 패널의 테두리 영역에 해당하고, 영상이 표시되지 않는 영역일 수 있다. 비표시 영역은 표시 영역(AA)을 둘러싸도록 배치될 수 있다.
비표시 영역은 패드 영역을 포함한다. 일 예로, 패드 영역은 표시 패널의 하단부에 배치될 수 있다. 패드 영역은 복수의 패드(155) 및 복수의 패드(155)와 연결되는 신호 배선을 포함할 수 있다. 패드 영역에는 복수의 패드(155)를 통해 구동 IC, 구동 회로 또는 플렉서블 필름이 연결될 수 있다. 구동 IC, 구동 회로 또는 플렉서블 필름은 복수의 패드(155)로 다양한 구동 신호, 저전위 전압 및 고전위 전압 등을 전달할 수 있다.
복수의 패드(155)는 플렉서블 표시 장치(500)의 구동을 위한 다양한 구동 신호들을 입력 받아 복수의 서브 화소(PX) 등의 플렉서블 표시 장치(500)의 구성 요소에 공급함으로써, 플렉서블 표시 장치(500)를 구동할 수 있다.
복수의 패드(155)는 복수의 서브 화소(PX) 각각에 데이터 신호를 공급하기 위한 데이터 패드, 발광 소자의 제1 전극에 고전위 전압을 공급하기 위한 고전위 전원 패드, 발광 소자의 제2 전극에 저전위 전압을 공급하기 위한 저전위 전원 패드 등을 포함할 수 있다.
예를 들어, 저전위 전원 패드는 복수의 패드(155)의 양 끝단에 하나씩 구비될 수 있다. 저전위 전원 패드에는 저전위 전원 배선이 전기적으로 연결될 수 있다. 이때, 저전위 전원 배선은 제1 전원 배선일 수 있다. 저전위 전원 배선에는 발광 소자의 제2 전극이 전기적으로 연결될 수 있다. 따라서, 저전위 전원 배선은 제2 전극으로 저전위 전압을 공급할 수 있다.
또한, 저전위 전원 패드에는 제2 전극(533)이 전기적으로 연결될 수 있다.
제2 전극(533)은 비표시 영역으로 연장되어 하부 버퍼층의 도핑층(또는, 도전층)(145)과 전기적으로 연결될 수 있다. 즉, 복수의 컨택 홀(540)을 통해 연장된 제2 전극(533)이 하부 버퍼층의 도핑층(또는, 도전층)(145)과 전기적으로 연결되는 동시에, 저전위 전원 라인에 연결(또는, 접지)될 수 있다.
제2 전극(533)은, 예를 들어, 직사각형 형태로 패드(155), 즉 저전위 전원 패드에 연결될 수 있다.
제2 전극(533)은 높은 도전성을 갖는 금속 물질로 형성될 수 있다. 제2 전극(533)은 표시 영역(AA)의 발광 소자의 캐소드가 연장되어 구성할 수 있다.
이때, 제2 전극(533)은 표시 영역(AA)뿐만 아니라 비표시 영역의 일부와 중첩하도록 형성될 수 있다.
폴리이미드 기판 하부의 제2 버퍼층에는 사각 틀 형태의 도핑층(또는, 도전층)(145)이 형성될 수 있다. 전술한 바와 같이 도핑층(145)은 컨택 홀(540) 내에만 선택적으로 형성될 수도 있으며, 또는 컨택 홀(540)이 형성될 영역의 제2 버퍼층 일부에 형성할 수도 있다.
도핑층(145)은 제2 버퍼층을 선택적으로 도핑 하여 형성할 수 있다.
도핑층(145)은 비표시 영역뿐만 아니라 표시 영역(AA) 일부와 중첩하도록 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 전극(533)은 도핑층(145)의 일부와 중첩하도록 비표시 영역 방향으로 연장될 수 있다.
접지를 위해 표시 패널의 테두리 영역에 폴리이미드 기판을 통과하여 제2 버퍼층의 도핑층(145)을 노출시키는 컨택 홀(540)을 형성하고, 컨택 홀(540)을 통해 제2 전극(533)을 제2 버퍼층의 도핑층(145)에 전기적으로 연결할 수 있다.
본 발명에서 전술한 연결 배선(126, 226, 326, 426) 및 본 발명의 제5 실시예에 따른 제2 전극(533)은 연결 부재로 지칭할 수 있다.
컨택 홀(540)은 적어도 하나일 수 있으며, 도 10에서는 컨택 홀(540)이 표시 패널의 네 모서리와 모서리 사이에 총 6개가 구비된 경우를 예로 보여주고 있으나, 본 발명이 컨택 홀(540)의 개수에 제한되는 것은 아니다.
또한, 고전위 전원 패드에는 고전위 전원 배선(156)이 전기적으로 연결될 수 있다. 이때, 고전위 전원 배선(156)은 제2 전원 배선일 수 있다. 고전위 전원 배선(156)은 데이터 패드와 연결된 복수의 데이터 라인과 평행을 이루도록 기판의 제2 방향으로 연장될 수 있다. 고전위 전원 배선(156)은 발광 소자의 제1 전극과 전기적으로 연결될 수 있다. 즉, 고전위 전원 배선(156)은 트랜지스터를 통해 발광 소자의 제1 전극과 전기적으로 연결될 수 있다. 따라서, 고전위 전원 배선(156)은 제1 전극으로 고전위 전압을 공급할 수 있다. 도 10에서는 설명의 편의를 위하여 2개의 고전위 전원 배선(156)만이 도시되었으나, 이에 제한되지 않는다. 고전위 전원 배선(156) 및 데이터 라인은 복수의 서브 화소(PX)와 각각 대응되도록 복수로 구비될 수 있다.
도 11을 참조하면, 비표시 영역의 기판(110) 하부에 제2 버퍼층(111b)이 배치될 수 있다.
기판(110)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 버퍼층(111b) 하부에는 유리(glass)로 구성된 지지 기판(101)이 배치될 수 있다.
폴리이미드 기판(110)의 충전(charging)에 의한 표시 패널 테두리 영역의 휘도 불량을 개선하기 위해, 기판(110) 하부의 제2 버퍼층(111b)에는 도핑층(또는, 도전층)(145)이 형성될 수 있다.
도핑층(145)은 제2 버퍼층(111b)을 선택적으로 도핑 하여 형성할 수 있다.
도핑에 사용되는 불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나일 수 있고, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등에서 하나일 수 있다. 다만, 이에 제한되는 것은 아니다.
불순물 이온을 이용한 도핑 대신에 제2 버퍼층(111b)의 상부, 또는 내부에 금속층을 추가 형성할 수도 있다. 내부 금속층은 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 및 니켈(Ni) 등의 도전성 금속이나, 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등의 투명 도전성 물질로 구성될 수 있다.
도핑층(145)은 사각 틀 형태로, 비표시 영역뿐만 아니라 표시 영역 일부와 중첩하도록 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 기판(110) 위에는 제1 버퍼층(111a)이 배치될 수 있다.
제1 버퍼층(111a) 위에 제1 절연층(115a)이 배치될 수 있다.
제1 절연층(115a) 위에 제2 절연층(115b)이 배치될 수 있다.
제2 절연층(115b) 위에 제3 절연층(115c)이 배치될 수 있다.
제3 절연층(115c) 위에는 제1, 제2 평탄화층(115d, 115e)이 배치될 수 있다.
제2 평탄화층(115e) 위에 뱅크(115f)가 배치될 수 있다.
비표시 영역의 제1 버퍼층(111a), 제1 절연층(115a), 제2 절연층(115b), 제3 절연층(115c), 제1, 제2 평탄화층(115d, 115e), 뱅크(115f) 및 기판(110)에는 도핑층(145)의 일부를 노출시키는 컨택 홀(540)이 형성될 수 있다. 컨택 홀(540)은 제1 버퍼층(111a), 제1 절연층(115a), 제2 절연층(115b), 제3 절연층(115c), 제1, 제2 평탄화층(115d, 115e), 뱅크(115f) 및 기판(110)을 관통하여 도핑층(145)의 일부를 노출시킬 수 있다.
표시 영역에는 제1 전극, 발광부 및 제2 전극(533)으로 이루어진 발광 소자가 배치될 수 있다. 또한, 비표시 영역의 뱅크(115f) 위에는 표시 영역의 제2 전극(533)이 연장될 수 있다.
제2 전극(533)은 비표시 영역으로 연장되어 하부 버퍼층의 도핑층(또는, 도전층)(145)과 전기적으로 연결될 수 있다. 즉, 복수의 컨택 홀(540)을 통해 연장된 제2 전극(533)이 하부 버퍼층의 도핑층(또는, 도전층)(145)과 전기적으로 연결되는 동시에, 저전위 전원 라인에 연결(또는, 접지)될 수 있다.
제2 전극(533)은, 예를 들어, 직사각형 형태로 패드(155), 즉 저전위 전원 패드에 연결될 수 있다.
제2 전극(533)은 높은 도전성을 갖는 금속 물질로 형성될 수 있다.
제2 전극(533)은 표시 영역뿐만 아니라 비표시 영역의 일부와 중첩하도록 형성될 수 있다.
제2 전극(533) 위에는 봉지부(115h)가 배치될 수 있다.
한편, 전술한 바와 같이 본 발명의 도핑층은 컨택 홀 내에만 선택적으로 형성될 수 있으며, 이를 도 12 및 도 13을 참조하여 상세히 설명한다.
도 12는 본 발명의 제6 실시예에 따른 플렉서블 표시 장치의 평면도이다.
도 13은 도 12의 IV-IV'선에 따른 단면도이다.
도 13은 도 12에서 설명한 비표시 영역의 상세 구조를 보여주고 있다.
도 12를 참조하면, 본 발명의 제6 실시예에 따른 플렉서블 표시 장치(600)는 표시 영역(AA) 및 비표시 영역을 포함한다.
편의상, 비표시 영역은 표시 영역(AA)을 제외한 영역으로 정의할 수 있으며, 도면부호의 기재를 생략하기로 한다.
표시 영역(AA)은 표시 패널의 중앙부에 배치될 수 있고, 플렉서블 표시 장치(600)에서 영상이 표시되는 영역일 수 있다.
표시 영역(AA)에는 복수의 서브 화소(PX)가 포함될 수 있다.
비표시 영역은 표시 패널의 테두리 영역에 해당하고, 영상이 표시되지 않는 영역일 수 있다. 비표시 영역은 표시 영역(AA)을 둘러싸도록 배치될 수 있다.
비표시 영역은 패드 영역을 포함한다. 일 예로, 패드 영역은 표시 패널의 하단부에 배치될 수 있다. 패드 영역은 복수의 패드(155) 및 복수의 패드(155)와 연결되는 신호 배선을 포함할 수 있다. 패드 영역에는 복수의 패드(155)를 통해 구동 IC, 구동 회로 또는 플렉서블 필름이 연결될 수 있다. 구동 IC, 구동 회로 또는 플렉서블 필름은 복수의 패드(155)로 다양한 구동 신호, 저전위 전압 및 고전위 전압 등을 전달할 수 있다.
복수의 패드(155)는 플렉서블 표시 장치(600)의 구동을 위한 다양한 구동 신호들을 입력 받아 복수의 서브 화소(PX) 등의 플렉서블 표시 장치(600)의 구성 요소에 공급함으로써, 플렉서블 표시 장치(600)를 구동할 수 있다.
복수의 패드(155)는 복수의 서브 화소(PX) 각각에 데이터 신호를 공급하기 위한 데이터 패드, 발광 소자의 제1 전극에 고전위 전압을 공급하기 위한 고전위 전원 패드, 발광 소자의 제2 전극에 저전위 전압을 공급하기 위한 저전위 전원 패드 등을 포함할 수 있다.
또한, 저전위 전원 패드에는 연결 배선(126)이 전기적으로 연결될 수 있다.
연결 배선(126)은 하부 버퍼층의 도핑층(또는, 도전층)(645)과 전기적으로 연결될 수 있다. 즉, 복수의 컨택 홀(640)을 통해 연결 배선(126)이 하부 버퍼층의 도핑층(645)과 전기적으로 연결되는 동시에, 저전위 전원 라인에 연결(또는, 접지)될 수 있다.
연결 배선(126)은, 예를 들어, 사각 틀 형태로 패드(155), 즉 저전위 전원 패드에 연결될 수 있다.
연결 배선(126)은 높은 도전성을 갖는 금속 물질로 형성될 수 있다. 연결 배선(126)은 표시 영역(AA)의 차광 패턴이나 트랜지스터의 전극들, 또는 발광 소자의 제1 전극이나 제2 전극으로 구성할 수 있다.
폴리이미드 기판 하부의 컨택 홀(640)에 대응하는 영역의 제2 버퍼층에는 도핑층(645)이 형성될 수 있다.
도핑층(645)은 제2 버퍼층을 선택적으로 도핑 하여 형성할 수 있다.
접지를 위해 표시 패널의 테두리 영역에 폴리이미드 기판을 통과하여 제2 버퍼층의 도핑층(645)을 노출시키는 컨택 홀(640)을 형성하고, 컨택 홀(640)을 통해 연결 배선(126)을 제2 버퍼층의 도핑층(645)에 전기적으로 연결할 수 있다.
컨택 홀(640)은 적어도 하나일 수 있으며, 도 12에서는 컨택 홀(640)이 표시 패널의 네 모서리와 모서리 사이에 총 6개가 구비된 경우를 예로 보여주고 있으나, 본 발명이 컨택 홀(640)의 개수에 제한되는 것은 아니다.
또한, 고전위 전원 패드에는 고전위 전원 배선(156)이 전기적으로 연결될 수 있다. 이때, 고전위 전원 배선(156)은 제2 전원 배선일 수 있다.
도 13을 참조하면, 플렉서블 표시 장치의 여러 구성요소들을 지지하고 보호하기 위해 기판(110)이 배치될 수 있다.
기판(110)은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
기판(110) 하부에는 제2 버퍼층(611b)이 배치될 수 있다.
제2 버퍼층(611b) 하부에는 유리(glass)로 구성된 지지 기판(101)이 배치될 수 있다.
폴리이미드 기판(110)의 충전(charging)에 의한 표시 패널 테두리 영역의 휘도 불량을 개선하기 위해, 기판(110) 하부의 제2 버퍼층(611b)에는 도핑층(또는, 도전층)(645)이 형성될 수 있다.
도핑층(645)은 제2 버퍼층(611b)을 선택적으로 도핑 하여 형성할 수 있다.
도핑층(645)은 컨택 홀(640) 내에만 선택적으로 형성될 수 있다. 즉, 컨택 홀(640)을 형성할 때 도핑을 통해 컨택 홀(640) 내에만 선택적으로 도핑층(645)을 형성할 수 있다. 또는, 컨택 홀(640)이 형성될 영역의 제2 버퍼층(611b) 일부에 형성할 수도 있다.
도핑에 사용되는 불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나일 수 있고, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등에서 하나일 수 있다. 다만, 이에 제한되는 것은 아니다.
불순물 이온을 이용한 도핑 대신에 제2 버퍼층(611b)의 상부, 또는 내부에 금속층을 추가 형성할 수도 있다. 내부 금속층은 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 및 니켈(Ni) 등의 도전성 금속이나, 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등의 투명 도전성 물질로 구성될 수 있다.
한편, 기판(110) 위에는 제1 버퍼층(111a)이 배치될 수 있다.
비표시 영역의 제1 버퍼층(111a) 및 기판(110)에는 도핑층(645)의 일부나 전부를 노출시키는 컨택 홀(640)이 형성될 수 있다. 즉, 컨택 홀(640)은 제1 버퍼층(111a) 및 기판(110)을 관통하여 도핑층(645)의 일부나 전부를 노출시킬 수 있다.
비표시 영역의 제1 버퍼층(111a) 위에는 연결 배선(626)이 배치될 수 있다.
연결 배선(126)은, 예를 들어, 사각 틀 형태로 저전위 전원 패드에 연결될 수 있다. 다만, 이에 제한되는 것은 아니다.
연결 배선(126)은 표시 영역의 차광 패턴이나 트랜지스터의 전극들, 또는 발광 소자의 제1 전극이나 제2 전극으로 구성할 수 있다.
도 13은 표시 영역에 차광 패턴을 형성할 때, 차광 패턴을 구성하는 도전 물질로 연결 배선(126)을 형성한 경우를 예로 들고 있으나, 이에 제한되는 것은 아니다.
연결 배선(126)은 컨택 홀(640)을 통해 제2 버퍼층(611b)의 도핑층(645)에 전기적으로 연결될 수 있다.
연결 배선(126) 위에는 제1 절연층(115a)이 배치될 수 있다.
제1 절연층(115a) 상부에 구비된 구성요소는 도 4에서 설명된 구성요소와 실질적으로 동일, 유사하며, 이에 대한 설명은 생략한다.
전술한 본 발명의 제1 실시예 내지 제6 실시예에 따른 플렉서블 표시 장치는 롤러블 표시 장치에 적용될 수 있으며, 이하 롤러블 표시 장치에 대해 상세히 설명한다.
도 14a 및 도 14b는 본 발명에 따른 플렉서블 표시 장치의 사시도이다.
즉, 도 14a 및 도 14b는 플렉서블 표시 장치로 롤러블 표시 장치를 예로 들고 있으며, 이에 제한되는 것은 아니다.
롤러블 표시 장치는 돌돌 말아도 화상 표시가 가능한 표시 장치로 지칭될 수 있다. 롤러블 표시 장치는 종래의 일반적인 표시 장치와 비교하여 높은 플렉서빌리티(flexibility)를 가질 수 있다. 롤러블 표시 장치의 사용 유무에 따라, 롤러블 표시 장치는 형상이 자유롭게 변경될 수 있다. 구체적으로, 롤러블 표시 장치를 사용하지 않을 때는, 롤러블 표시 장치를 돌돌 말아 부피를 감소시켜 보관할 수 있다. 반대로, 롤러블 표시 장치를 사용할 때는, 돌돌 말린 롤러블 표시 장치를 다시 펼쳐 사용할 수 있다.
도 14a 및 도 14b를 참조하면, 본 발명의 실시예에 따른 플렉서블 표시 장치(100)는 표시부(DP) 및 하우징부(HP)를 포함할 수 있다.
표시부(DP)는 사용자에게 영상을 표시하기 위한 구성으로, 예를 들어, 표시 소자와 표시 소자를 구동하기 위한 회로, 배선 및 부품 등이 배치될 수 있다.
본 발명의 실시예에 따른 플렉서블 표시 장치(100)는 롤러블 표시 장치로, 표시부(DP)는 와인딩(winding) 또는 언와인딩(un-winding)이 가능하게 구성될 수 있다.
표시부(DP)는 와인딩 또는 언와인딩이 가능하도록 플렉서빌리티를 갖는 표시 패널 및 백 커버로 이루어질 수 있다.
하우징부(HP)는 표시부(DP)가 수납될 수 있는 케이스이다. 표시부(DP)는 와인딩 되어 하우징부(HP) 내부에 수납될 수 있고, 표시부(DP)는 언와인딩 되어 하우징부(HP)의 외부에 배치될 수 있다.
하우징부(HP)에는 표시부(DP)가 하우징부(HP)의 내부 및 외부로 이동할 수 있도록 개구부(HPO)가 배치된다. 표시부(DP)는 하우징부(HP)의 개구부(HPO)를 통해 상하 방향으로 이동할 수 있다.
한편, 표시부(DP)는 풀 언와인딩(full unwinding)된 상태에서 풀 와인딩(full winding)된 상태로, 또는 풀 와인딩된 상태에서 풀 언와인딩된 상태로 전환될 수 있다.
도 14a에서는 플렉서블 표시 장치(100)의 표시부(DP)가 풀 언와인딩된 상태를 도시하였으며, 풀 언와인딩된 플렉서블 표시 장치(100)의 표시부(DP)가 하우징부(HP)의 외부에 배치된 상태이다. 즉, 사용자가 플렉서블 표시 장치(100)를 통해 영상을 시청하기 위해, 표시부(DP)가 언와인딩 되어 하우징부(HP)의 외부에 최대한 배치되고, 더 이상 언와인딩 할 수 없는 상태를 풀 언와인딩된 상태로 정의할 수 있다.
도 14b에서는 플렉서블 표시 장치(100)의 표시부(DP)가 풀 와인딩된 상태를 도시하였으며, 풀 와인딩된 플렉서블 표시 장치(100)의 표시부(DP)가 하우징부(HP) 내부에 수납되고, 더 이상 와인딩 할 수 없는 상태이다. 즉, 사용자가 플렉서블 표시 장치(100)를 통해 영상을 시청하지 않는 경우에는 표시부(DP)가 하우징부(HP)의 외부에 배치되지 않는 것이 외관 측면에서 유리하므로, 표시부(DP)가 와인딩 되어 하우징부(HP) 내부에 수납된 상태를 풀 와인딩된 상태로 정의할 수 있다. 또한, 표시부(DP)가 하우징부(HP) 내부에 수납된 풀 와인딩된 상태인 경우, 플렉서블 표시 장치(100)의 부피가 작아지고 운반이 용이할 수 있다.
한편, 표시부(DP)를 풀 언와인딩된 상태 또는 풀 와인딩된 상태로 전환하기 위해 표시부(DP)를 와인딩 또는 언와인딩 하는 구동부가 배치될 수 있다.
이렇게 구성되는 본 발명의 실시예에 따른 롤러블 표시 장치는, 표시 패널의 테두리 영역의 하부 버퍼층에 도핑층(또는, 도전층)을 형성하고, 이를 컨택 홀을 통해 저전위 전원 라인과 연결(접지)함으로써, 폴리이미드 기판에 누적되는 전하를 제거할 수 있어 폴리이미드 기판의 사용에 따른 표시 패널의 휘도 불균일을 최소화할 수 있다.
본 발명의 실시예들에 따른 플렉서블 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 플렉서블 표시 장치는, 표시 영역 및 비표시 영역으로 구분되는 기판, 상기 기판 위에 배치되는 제1 버퍼층, 상기 기판 하부에 배치되는 제2 버퍼층, 상기 제2 버퍼층 하부에 배치되는 지지 부재, 상기 표시 영역의 제1 버퍼층 상부에 배치되는 트랜지스터 및 발광 소자, 상기 비표시 영역의 제2 버퍼층에 구비되는 도전층 및 상기 비표시 영역의 제1 버퍼층 상부에 구비되며, 컨택 홀을 통해 상기 도전층에 전기적으로 접속하는 연결 부재를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 상기 기판은 폴리이미드(Polyimide; PI)로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 지지 부재는 식각된 글라스로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 지지 부재는, 폴리이미드로 이루어진 보조 기판 및 상기 보조 기판 하부의 보호필름을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 트랜지스터는 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하여 구성되며, 상기 연결 부재는, 상기 게이트 전극이나 상기 소스/드레인 전극과 동일한 층에 상기 게이트 전극이나 상기 소스/드레인 전극을 구성하는 도전 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 액티브층 하부에 구비되는 차광 패턴을 더 포함하며, 상기 연결 부재는 상기 차광 패턴과 동일한 층에 상기 차광 패턴을 구성하는 도전 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 플렉서블 표시 장치는, 상기 비표시 영역의 기판에 구비되는 패드를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 연결 부재는 사각 틀 형태로, 하부를 제외한 상기 비표시 영역의 3면에 걸쳐 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 연결 부재는, 상기 비표시 영역의 하부에서 상기 패드로 연장되어 상기 패드에 전기적으로 접속할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전층은 사각 틀 형태로, 상기 비표시 영역 및 상기 표시 영역의 일부와 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전층은 상기 컨택 홀 내에 도핑된 층으로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전층은 상기 제2 버퍼층이 도핑된 층으로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 컨택 홀은 상기 제1 버퍼층 및 상기 기판에 구비되어, 상기 제2 버퍼층의 도전층을 노출시킬 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 연결 부재는 상기 발광 소자의 제2 전극으로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제2 전극은 상기 도전층의 일부와 중첩하도록 상기 비표시 영역으로 연장될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 연결 부재는 직사각형 형태로, 상기 표시 영역 및 상기 비표시 영역의 일부와 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제2 버퍼층은 상부 제2 버퍼층과 하부 제2 버퍼층으로 구성되며, 상기 도전층은 상기 상부 제2 버퍼층과 상기 하부 제2 버퍼층 사이에 구비되는 금속층으로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 플렉서블 표시 장치는, 표시 영역 및 비표시 영역으로 구분되는 기판, 상기 기판 위에 배치되는 제1 버퍼층, 상기 기판 하부에 배치되는 제2 버퍼층, 상기 제2 버퍼층 하부에 배치되는 지지 부재, 상기 표시 영역의 제1 버퍼층 상부에 배치되는 트랜지스터 및 발광 소자, 상기 비표시 영역의 제2 버퍼층에 구비되는 도전층 및 컨택 홀을 통해 상기 도전층에 접속하는 연결 부재를 포함하며, 상기 기판은 폴리이미드로 구성되고, 상기 연결 부재는 상기 폴리이미드 기판에 쌓이는 전하를 패드를 통해 제거할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 500, 600: 표시 장치
101: 지지 기판
110, 310a: 기판
111a, 311a: 제1 버퍼층
111b, 311b, 411b, 611b: 제2 버퍼층
120: 트랜지스터
126, 226, 326, 426: 연결 배선
130: 발광 소자
131: 제1 전극
132: 발광부
133, 533: 제2 전극
140, 240, 340, 440, 540, 640: 컨택 홀
145, 345, 645: 도핑층
155: 패드
310b: 보조 기판
312: 보호필름
411b': 상부 제2 버퍼층
411b": 하부 제2 버퍼층
AA: 표시 영역
PX: 서브 화소

Claims (18)

  1. 표시 영역 및 비표시 영역으로 구분되는 기판;
    상기 기판 위에 배치되는 제1 버퍼층;
    상기 기판 하부에 배치되는 제2 버퍼층;
    상기 제2 버퍼층 하부에 배치되는 지지 부재;
    상기 표시 영역의 제1 버퍼층 상부에 배치되는 트랜지스터 및 발광 소자;
    상기 비표시 영역의 제2 버퍼층에 구비되는 도전층; 및
    상기 비표시 영역의 제1 버퍼층 상부에 구비되며, 컨택 홀을 통해 상기 도전층에 전기적으로 접속하는 연결 부재를 포함하는, 플렉서블 표시 장치.
  2. 제 1 항에 있어서,
    상기 기판은 폴리이미드(Polyimide; PI)로 이루어진, 플렉서블 표시 장치.
  3. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 지지 부재는 식각된 글라스로 이루어진, 플렉서블 표시 장치.
  4. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 지지 부재는,
    폴리이미드로 이루어진 보조 기판; 및
    상기 보조 기판 하부의 보호필름을 포함하는, 플렉서블 표시 장치.
  5. 제 1 항에 있어서,
    상기 트랜지스터는 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하여 구성되며,
    상기 연결 부재는, 상기 게이트 전극이나 상기 소스/드레인 전극과 동일한 층에 상기 게이트 전극이나 상기 소스/드레인 전극을 구성하는 도전 물질로 이루어진, 플렉서블 표시 장치.
  6. 제 5 항에 있어서,
    상기 액티브층 하부에 구비되는 차광 패턴을 더 포함하며,
    상기 연결 부재는 상기 차광 패턴과 동일한 층에 상기 차광 패턴을 구성하는 도전 물질로 이루어진, 플렉서블 표시 장치.
  7. 제 1 항에 있어서,
    상기 비표시 영역의 기판에 구비되는 패드를 더 포함하는, 플렉서블 표시 장치.
  8. 제 7 항에 있어서,
    상기 연결 부재는 사각 틀 형태로, 하부를 제외한 상기 비표시 영역의 3면에 걸쳐 배치되는, 플렉서블 표시 장치.
  9. 제 8 항에 있어서,
    상기 연결 부재는, 상기 비표시 영역의 하부에서 상기 패드로 연장되어 상기 패드에 전기적으로 접속하는, 플렉서블 표시 장치.
  10. 제 1 항에 있어서,
    상기 도전층은 사각 틀 형태로, 상기 비표시 영역 및 상기 표시 영역의 일부와 중첩하는, 플렉서블 표시 장치.
  11. 제 1 항에 있어서,
    상기 도전층은 상기 컨택 홀 내에 도핑된 층으로 구성된, 플렉서블 표시 장치.
  12. 제 1 항에 있어서,
    상기 도전층은 상기 제2 버퍼층이 도핑된 층으로 구성되는, 플렉서블 표시 장치.
  13. 제 1 항에 있어서,
    상기 컨택 홀은 상기 제1 버퍼층 및 상기 기판에 구비되어, 상기 제2 버퍼층의 도전층을 노출시키는, 플렉서블 표시 장치.
  14. 제 1 항에 있어서,
    상기 연결 부재는 상기 발광 소자의 제2 전극으로 구성되는, 플렉서블 표시 장치.
  15. 제 14 항에 있어서,
    상기 제2 전극은 상기 도전층의 일부와 중첩하도록 상기 비표시 영역으로 연장되는, 플렉서블 표시 장치.
  16. 제 14 항에 있어서,
    상기 연결 부재는 직사각형 형태로, 상기 표시 영역 및 상기 비표시 영역의 일부와 중첩하는, 플렉서블 표시 장치.
  17. 제 1 항에 있어서,
    상기 제2 버퍼층은 상부 제2 버퍼층과 하부 제2 버퍼층으로 구성되며,
    상기 도전층은 상기 상부 제2 버퍼층과 상기 하부 제2 버퍼층 사이에 구비되는 금속층으로 이루어진, 플렉서블 표시 장치.
  18. 표시 영역 및 비표시 영역으로 구분되는 기판;
    상기 기판 위에 배치되는 제1 버퍼층;
    상기 기판 하부에 배치되는 제2 버퍼층;
    상기 제2 버퍼층 하부에 배치되는 지지 부재;
    상기 표시 영역의 제1 버퍼층 상부에 배치되는 트랜지스터 및 발광 소자;
    상기 비표시 영역의 제2 버퍼층에 구비되는 도전층; 및
    컨택 홀을 통해 상기 도전층에 접속하는 연결 부재를 포함하며,
    상기 기판은 폴리이미드로 구성되고, 상기 연결 부재는 상기 폴리이미드 기판에 쌓이는 전하를 접지를 통해 제거하는, 플렉서블 표시 장치.
KR1020190139419A 2019-11-04 2019-11-04 플렉서블 표시 장치 KR20210053610A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190139419A KR20210053610A (ko) 2019-11-04 2019-11-04 플렉서블 표시 장치
US17/060,370 US11758777B2 (en) 2019-11-04 2020-10-01 Flexible display device including connection member disposed on buffer layer
CN202011122306.6A CN112786652A (zh) 2019-11-04 2020-10-20 柔性显示装置
DE102020128843.3A DE102020128843A1 (de) 2019-11-04 2020-11-03 Flexible Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190139419A KR20210053610A (ko) 2019-11-04 2019-11-04 플렉서블 표시 장치

Publications (1)

Publication Number Publication Date
KR20210053610A true KR20210053610A (ko) 2021-05-12

Family

ID=75485541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139419A KR20210053610A (ko) 2019-11-04 2019-11-04 플렉서블 표시 장치

Country Status (4)

Country Link
US (1) US11758777B2 (ko)
KR (1) KR20210053610A (ko)
CN (1) CN112786652A (ko)
DE (1) DE102020128843A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114156324B (zh) * 2021-11-30 2023-06-30 深圳市华星光电半导体显示技术有限公司 有机发光显示器及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524429B1 (ko) * 2017-10-31 2023-04-20 엘지디스플레이 주식회사 투명 디스플레이 장치
KR102470375B1 (ko) * 2017-10-31 2022-11-23 엘지디스플레이 주식회사 디스플레이 장치
CN109755256B (zh) * 2017-11-01 2022-01-11 京东方科技集团股份有限公司 柔性显示面板及制备方法、柔性显示装置
KR102448325B1 (ko) * 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
KR102597232B1 (ko) 2017-12-06 2023-11-01 엘지디스플레이 주식회사 표시장치
KR20190096468A (ko) 2018-02-08 2019-08-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
KR102548987B1 (ko) * 2018-08-09 2023-06-29 삼성디스플레이 주식회사 디스플레이 장치
KR102661469B1 (ko) * 2018-09-11 2024-04-29 삼성디스플레이 주식회사 표시 패널
KR102663899B1 (ko) * 2018-09-28 2024-05-09 삼성디스플레이 주식회사 표시 패널
KR102667402B1 (ko) * 2018-11-30 2024-05-23 삼성디스플레이 주식회사 표시 장치
KR20200066503A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
CN109671720B (zh) * 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110071153B (zh) * 2019-04-26 2021-02-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN112786652A (zh) 2021-05-11
DE102020128843A1 (de) 2021-05-06
US11758777B2 (en) 2023-09-12
US20210134931A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
US10147769B2 (en) Organic light emitting diode display having an auxiliary member in contact with an upper surface of an auxiliary electrode
EP3503238B1 (en) Display device
US11093064B2 (en) Touch panel display
CN109860227B (zh) 有机发光显示装置
KR102119159B1 (ko) 유기 발광 표시 장치
JP2015149194A (ja) 表示装置および表示装置の製造方法、並びに電子機器
CN110010658B (zh) 显示装置
KR102612774B1 (ko) 플렉시블 전계발광 표시장치
US9911802B2 (en) Display device and method for manufacturing the same
KR20150040869A (ko) 표시 장치 및 그 제조 방법, 및 전자 기기의 제조 방법
US10665820B2 (en) Display device
KR102601004B1 (ko) 플렉시블 전계발광 표시장치
KR102248402B1 (ko) 전계발광 표시장치 및 그 제조방법
KR20170080306A (ko) 유기전계발광 표시장치 및 그 제조방법
KR102593488B1 (ko) 플렉시블 전계발광 표시장치 및 그 제조방법
TWI702584B (zh) 顯示裝置及陣列基板
KR20190051504A (ko) 전계발광 표시장치
US11758777B2 (en) Flexible display device including connection member disposed on buffer layer
KR102515631B1 (ko) 유기 발광 표시 장치
KR20200068414A (ko) 전계발광 표시장치
CN115497998A (zh) 显示基板及其制备方法、显示装置
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20210073961A (ko) 표시 장치
US20230209973A1 (en) Electroluminescent display device
US20230200131A1 (en) Electroluminescent Display Device