KR20210050661A - 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 시스템, 메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20210050661A
KR20210050661A KR1020190135001A KR20190135001A KR20210050661A KR 20210050661 A KR20210050661 A KR 20210050661A KR 1020190135001 A KR1020190135001 A KR 1020190135001A KR 20190135001 A KR20190135001 A KR 20190135001A KR 20210050661 A KR20210050661 A KR 20210050661A
Authority
KR
South Korea
Prior art keywords
parity
memory
blocks
block
data
Prior art date
Application number
KR1020190135001A
Other languages
English (en)
Inventor
김세중
문민환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190135001A priority Critical patent/KR20210050661A/ko
Priority to US16/846,479 priority patent/US11249838B2/en
Priority to CN202010501794.5A priority patent/CN112748870A/zh
Publication of KR20210050661A publication Critical patent/KR20210050661A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법에 관한 것으로서, 복수의 슈퍼 메모리 블록을 설정하고, 그 중 제1 슈퍼 메모리 블록에 저장되는 데이터에 대한 패리티를 계산하고, 계산된 패리티를 패리티 버퍼에 저장하고, 패리티 버퍼에 저장된 패리티를 메모리 장치에 포함된 복수의 패리티 블록 중 하나에 라이트함으로써, 패리티를 계산하는 시간으로 인하여 데이터가 메모리 장치에 라이트되는 시간이 지연되는 문제를 해결하고, 메모리 장치에 저장된 패리티를 효율적으로 관리할 수 있다.

Description

메모리 시스템, 메모리 컨트롤러 및 그 동작 방법{MEMORY SYSTEM, MEMORY CONTROLLER, AND OPERATING METHOD THEREOF}
본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템은 메모리 장치에 데이터를 라이트할 때, 데이터에 에러가 발생하였는지 여부를 확인하고, 만약 데이터에 에러가 발생한 경우 데이터를 에러가 발생하기 전으로 복원하기 위해 사용되는 패리티를 메모리 장치에 라이트할 수 있다.
본 발명의 실시예들은, 패리티를 계산하는 시간으로 인하여 데이터가 메모리 장치에 라이트되는 시간이 지연되는 문제를 해결할 수 있는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 메모리 장치에 저장된 패리티를 효율적으로 관리할 수 있는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 메모리 블록 중 하나 이상을 포함하는 복수의 메모리 다이 및 복수의 메모리 다이를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 다수의 메모리 블록을 기초로 복수의 슈퍼 메모리 블록을 설정할 수 있다.
메모리 컨트롤러는 복수의 슈퍼 메모리 블록 중 하나인 제1 슈퍼 메모리 블록에 복수의 서브 데이터로 저장되는 데이터에 대하여 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티를 계산할 수 있다.
이때, 제1 패리티의 I번째(I는 자연수) 비트의 값은 복수의 서브 데이터 각각의 I번째 비트값들을 XOR 연산한 값일 수 있다.
메모리 컨트롤러는 제1 패리티를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼에 저장할 수 있다.
메모리 컨트롤러는 패리티 버퍼에 저장된 패리티의 개수가 설정된 제1값 이상일 때, 패리티 버퍼에 저장된 제1 패리티를 다수의 메모리 블록 중 패리티를 저장하기 위해 설정된 복수의 패리티 블록 중 제1 패리티 블록에 라이트할 수 있다.
이때, 복수의 패리티 블록 각각은 복수의 슈퍼 메모리 블록 중 하나이고, 제1 패리티 블록은 복수의 슈퍼 메모리 블록 중에서 제1 슈퍼 메모리 블록과 다른 제2 슈퍼 메모리 블록일 수 있다.
메모리 컨트롤러는 패리티 맵 엔트리의 집합을 포함하는 패리티 맵을 설정할 수 있다. 이때, 패리티 맵 엔트리는 복수의 슈퍼 메모리 블록 중 어느 하나에 저장된 데이터에 대한 패리티가 저장된 위치를 지시할 수 있다.
메모리 컨트롤러는 제1 패리티를 제1 패리티 블록에 라이트한 후, 패리티 맵 엔트리의 집합 중에서 제1 패리티에 대응하는 패리티 맵 엔트리를 업데이트할 수 있다.
메모리 컨트롤러는 패리티 맵에 포함된 각 패리티 맵 엔트리에 대응하는 패리티가 유효한지 여부를 지시하는 플래그 정보를 포함하는 유효 패리티 테이블을 설정할 수 있다. 그리고 메모리 컨트롤러는 유효 패리티 테이블에서 제1 패리티에 대응하는 정보를 업데이트할 수 있다.
메모리 컨트롤러는 복수의 서브 데이터 중 제1 서브 데이터에 UECC(Uncorrectable ECC)가 발생하였을 때, i) 제1 패리티와 ii) 복수의 서브 데이터 중 제1 서브 데이터를 제외한 나머지 서브 데이터를 기초로 하여 제1 서브 데이터를 복원할 수 있다.
메모리 컨트롤러는 제1 패리티의 I번째(I는 자연수) 비트 값 및 복수의 서브 데이터 중 제1 서브 데이터를 제외한 나머지 서브 데이터 각각의 I번째 비트 값을 XOR 연산하여, 제1 서브 데이터의 I번째 비트 값을 복원할 수 있다.
메모리 컨트롤러는 복수의 패리티 블록 중 프리 패리티 블록의 개수가 설정된 제2값 이하일 때, 복수의 패리티 블록 중 하나 이상의 희생 패리티 블록에 저장된 패리티 중 유효한 패리티를 복수의 패리티 블록 중 어느 하나의 타깃 패리티 블록으로 마이그레이션할 수 있다.
메모리 컨트롤러는 복수의 패리티 블록 각각에 저장된 패리티 중 유효하지 않은 패리티의 개수를 기초로 하여 희생 패리티 블록을 선택할 수 있다.
메모리 컨트롤러는 희생 패리티 블록에 저장된 패리티 중 유효한 패리티를 타깃 패리티 블록으로 마이그레이션한 후에 희생 패리티 블록을 소거할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 다수의 메모리 블록 중 하나 이상을 포함하는 복수의 메모리 다이를 제어하기 위한 제어 회로를 포함하는 메모리 컨트롤러를 제공할 수 있다.
제어 회로는 다수의 메모리 블록을 기초로 복수의 슈퍼 메모리 블록을 설정할 수 있다.
제어 회로는 복수의 슈퍼 메모리 블록 중 하나인 제1 슈퍼 메모리 블록에 복수의 서브 데이터로 저장되는 데이터에 대하여 상기 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티를 계산할 수 있다.
이때, 제1 패리티의 I번째(I는 자연수) 비트의 값은 복수의 서브 데이터 각각의 I번째 비트값들을 XOR 연산한 값일 수 있다.
제어 회로는 제1 패리티를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼에 저장할 수 있다.
제어 회로는 패리티 버퍼에 저장된 패리티의 개수가 설정된 제1값 이상일 때, 패리티 버퍼에 저장된 제1 패리티를 다수의 메모리 블록 중 패리티를 저장하기 위해 설정된 복수의 패리티 블록 중 제1 패리티 블록에 라이트할 수 있다.
메모리 컨트롤러의 동작 방법은 다수의 메모리 블록을 기초로 복수의 슈퍼 메모리 블록을 설정하는 단계를 포함할 수 있다.
메모리 컨트롤러의 동작 방법은 복수의 슈퍼 메모리 블록 중 하나인 제1 슈퍼 메모리 블록에 복수의 서브 데이터로 저장되는 데이터에 대하여 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티를 계산하는 단계를 포함할 수 있다.
메모리 컨트롤러의 동작 방법은 제1 패리티를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼에 저장하는 단계를 포함할 수 있다.
메모리 컨트롤러의 동작 방법은 패리티 버퍼에 저장된 패리티의 개수가 설정된 제1값 이상일 때, 패리티 버퍼에 저장된 제1 패리티를 다수의 메모리 블록 중 패리티를 저장하기 위해 설정된 복수의 패리티 블록 중 제1 패리티 블록에 라이트하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 패리티를 계산하는 시간으로 인하여 데이터가 메모리 장치에 라이트되는 시간이 지연되는 문제를 해결할 수 있다.
또한, 본 발명의 실시예들에 의하면, 메모리 장치에 저장된 패리티를 효율적으로 관리할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 각 메모리 블록을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템에서 슈퍼 메모리 블록을 설정하는 동작의 일 예를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템에서 데이터와 패리티를 저장하는 동작의 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템에서 데이터와 패리티를 저장하는 동작의 다른 예를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 도 7의 패리티 버퍼에 저장된 제1 패리티를 메모리 장치에 라이트하는 동작을 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템이 도 7의 패리티 버퍼에 저장된 제1 패리티를 슈퍼 메모리 블록 중 하나에 라이트하는 동작을 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템에서 설정하는 패리티 맵을 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템에서 설정하는 유효 패리티 테이블을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템에서 슈퍼 메모리 블록에 저장된 데이터 중 하나의 서브 데이터에서 UECC가 발생한 경우를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 도 12에서 UECC가 발생한 제1 서브 데이터를 복원하는 동작을 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템이 UECC가 발생한 제1 서브 데이터를 복원하는 로직을 설명한 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템에서 패리티 블록의 상태를 나타낸 도면이다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템이 희생 패리티 블록과 타깃 패리티 블록을 선택하는 도면이다.
도 17은 본 발명의 실시예들에 따른 메모리 시스템에서 복수의 패리티 블록 중 희생 패리티 블록을 선택하는 일 예를 나타낸 도면이다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템에서 희생 패리티 블록에 저장된 패리티를 타깃 패리티 블록으로 마이그레이션하는 동작을 나타낸 도면이다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템에서 희생 패리티 블록을 소거하는 동작을 나타낸 도면이다.
도 20은 본 발명의 실시예들에 따른 메모리 컨트롤러의 동작 방법을 나타낸 흐름도이다.
도 21은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치(110)의 각 메모리 블록(BLK) 를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 메모리 장치(110)에 포함된 메모리 블록(BLK)은, 일 예로, 다수의 페이지(PG)와 다수의 스트링(STR)이 교차하는 방향으로 배치되어 구성될 수 있다.
다수의 페이지(PG)는 다수의 워드 라인(WL)과 대응되고, 다수의 스트링(STR)은 다수의 비트 라인(BL)과 대응된다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 서로 교차하여, 다수의 메모리 셀(MC)이 정의될 수 있다. 각 메모리 셀(MC)에는 트랜지스터(TR)가 배치될 수 있다.
예를 들어, 각 메모리 셀(MC)에 배치된 트랜지스터(TR)는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터(TR)의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 게이트는 절연체에 둘러싸인 플로팅 게이트(FG: Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(CG: Control Gate)를 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에는 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에는 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
도 3과 같은 메모리 블록 구조를 가질 때, 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 4는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(410)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(420)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(430)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 4와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(420)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(410)와 열 디코더(420)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(410)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(420)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(430)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(430)는 중추적 역할을 한다. 데이터 레지스터(430)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(430)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(430)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 4의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(430)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
메모리 시스템(100)은 다수의 메모리 블록(BLK) 중 하나 이상을 포함하는 복수의 메모리 다이(DIE_1, DIE_2, DIE_3 ~ DIE_N)를 포함할 수 있다. 이하의 도면에서는 복수의 메모리 다이(DIE_1, DIE_2, DIE3 ~ DIE_N)가 전술한 메모리 장치(110)에 포함되는 경우를 일 예로 설명한다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 슈퍼 메모리 블록(SBLK)을 설정하는 동작의 일 예를 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)에 포함된 메모리 장치(110)는 복수의 메모리 다이(DIE_1, DIE_2, DIE_3 ~ DIE_N)를 포함할 수 있다. 그리고 복수의 메모리 다이(DIE_1, DIE_2, DIE_3 ~ DIE_N) 각각은 메모리 장치(110)에 포함된 다수의 메모리 블록(BLK) 중 하나 이상을 포함할 수 있다.
메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 다수의 메모리 블록(BLK)을 기초로 복수의 슈퍼 메모리 블록(SBLK)을 설정할 수 있다.
일 예로 메모리 컨트롤러(120)는 다수의 메모리 블록(BLK) 중에서 각각 서로 다른 메모리 다이에 포함되는 하나 이상의 메모리 블록의 일부분을 포함하는 복수의 슈퍼 메모리 블록(SBLK)를 설정할 수 있다. 이때, 복수의 슈퍼 메모리 블록(SBLK) 중 어느 하나에 포함되는 메모리 블록의 일부분은 메모리 블록의 세그먼트 또는 서브 유닛 등으로도 호칭될 수 있다.
일 예로, 메모리 컨트롤러(120)는 메모리 다이(DIE_1)에 포함된 하나의 메모리 블록(BLK)의 일부분, 메모리 다이(DIE_2)에 포함된 하나의 메모리 블록(BLK)의 일부분, 메모리 다이(DIE_3)에 포함된 하나의 메모리 블록(BLK)의 일부분 및 메모리 다이(DIE_N)에 포함된 하나의 메모리 블록(BLK)의 일부분을 포함하는 하나의 슈퍼 메모리 블록(SBLK)을 설정할 수 있다.
메모리 컨트롤러(120)는 복수의 슈퍼 메모리 블록(SBLK) 중 어느 하나에 데이터를 라이트할 때, 라이트할 데이터를 분할하여 각 메모리 다이 별로 병렬적으로 라이트할 수 있다. 즉, 메모리 컨트롤러(120)가 라이트할 데이터를 분할하여 각 메모리 다이에 대응하는 큐(queue)에 큐잉(queuing)하고, 메모리 장치(110)는 각 메모리 다이에 대응하는 큐(queue)에 큐잉된 데이터를 병렬적으로 라이트할 수 있다. 메모리 컨트롤러(120)는 이와 같이 데이터를 병렬적으로 메모리 장치(110)에 라이트하여 라이트 성능을 향상시킬 수 있다.
이처럼 메모리 컨트롤러(120)가 슈퍼 메모리 블록(SBLK)에 데이터를 라이트할 때, 슈퍼 메모리 블록(SBLK)에 라이트된 데이터 중 일부분은 다양한 이유(e.g. 슈퍼 메모리 블록에 포함되는 메모리 블록의 열화)로 인해 손상될 수 있다. 이 경우 슈퍼 메모리 블록(SBLK)에 라이트된 데이터를 리드할 때 페일(fail)이 발생할 수 있다.
따라서, 메모리 컨트롤러(120)는 슈퍼 메모리 블록(SBLK)에 라이트된 데이터에 대한 패리티를 계산하고, 계산된 패리티를 메모리 장치(110)에 데이터와 함께 저장할 수 있다. 메모리 컨트롤러(120)는 만약 슈퍼 메모리 블록(SBLK)에 라이트된 데이터를 리드할 때 페일(fail)이 발생한 경우 해당 데이터에 대한 패리티를 이용하여 해당 데이터를 복원할 수 있다.
이와 같이 메모리 컨트롤러(120)가 계산한 패리티를 메모리 컨트롤러(120)가 메모리 장치(110)에 저장하는 방법은 다양하게 결정될 수 있다.
일 예로 메모리 컨트롤러(120)는 전술한 복수의 슈퍼 메모리 블록(SBLK) 중 제1 슈퍼 메모리 블록(SBLK_1)에 저장되는 데이터를 복수의 서브 데이터(subdata)로 나누어 저장할 수 있다. 그리고 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 복수의 서브 데이터로 저장되는 데이터에 대하여 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티(PARITY_1)를 계산하고, 계산된 제1 패리티(PARITY_1)를 메모리 장치(110)에 저장할 수 있다.
이때, 복수의 서브 데이터 각각의 크기 및 패리티의 크기는 메모리 장치(110)에 포함되는 다수의 메모리 블록(BLK) 중 하나에 포함되는 하나의 페이지의 크기(e.g. 4KB, 8KB)일 수 있다.
이하, 메모리 컨트롤러(120)가 제1 슈퍼 메모리 블록(SBLK_1)에 저장되는 데이터에 대한 제1 패리티(PARITY_1)를 계산하는 방법에 대해 설명한다.
메모리 컨트롤러(120)는 패리티의 I번째(I는 자연수) 비트의 값을 전술한 복수의 서브 데이터 각각의 I번째 비트값들을 XOR 연산한 값으로 계산할 수 있다.
일 예로 제1 슈퍼 메모리 블록(SBLK_1)에 저장되는 12비트의 데이터가 0b101011010100이라고 가정하고, 이 데이터는 4비트 단위의 3개의 서브 데이터 0b1010, 0b1101, 0b0100으로 나누어 제1 슈퍼 메모리 블록(SBLK_1)에 저장된다고 가정한다.
이때, 제1 패리티(PARITY_1)는 4비트이고, 제1 패리티(PARITY_1)의 각 비트는 다음과 같이 계산된다.
제1 패리티(PARITY_1)의 첫번째 비트는 3개의 서브 데이터의 첫번째 비트인 1, 1, 0을 XOR 연산한 값인 (1 XOR 1 XOR 0) = 0이다.
제1 패리티(PARITY_1)의 두번째 비트는 3개의 서브 데이터의 두번째 비트인 0, 1, 1을 XOR 연산한 값인 (0 XOR 1 XOR 1) = 0이다.
제1 패리티(PARITY_1)의 세번째 비트는 3개의 서브 데이터의 세번째 비트인 1, 0, 0을 XOR 연산한 값인 (1 XOR 0 XOR 0) = 1이다.
제1 패리티(PARITY_1)의 네번째 비트는 3개의 서브 데이터의 네번째 비트인 0, 1, 0을 XOR 연산한 값인 (0 XOR 1 XOR 0) = 1이다.
따라서, 제1 패리티(PARITY_1)는 0b0011로 계산된다.
이상에서, 메모리 컨트롤러(120)가 데이터에 대한 패리티를 계산하는 일 예를 설명하였다.
이하, 도 6 내지 도 9에서 메모리 컨트롤러(120)가 전술한 복수의 서브 데이터 및 패리티를 메모리 장치(110)에 저장하는 동작에 대한 실시예들을 설명한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 데이터와 패리티를 저장하는 동작의 일 예를 나타낸 도면이다.
도 6을 참조하면, 메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 복수의 슈퍼 메모리 블록(SBLK) 중 제1 슈퍼 메모리 블록(SBLK_1)에 데이터와 해당 데이터에 대한 패리티인 제1 패리티(PARITY_1)를 함께 저장할 수 있다.
메모리 컨트롤러(120)는 복수의 메모리 다이(DIE_1, DIE_2, DIE_3 ~ DIE_N) 각각에 포함된 메모리 블록(BLK)에 데이터를 복수의 서브 데이터로 분할하여 저장할 수 있다. 그리고 메모리 컨트롤러(120)는 메모리 다이(DIE_N)에 포함된 메모리 블록(BLK)에 제1 패리티(PARITY_1)를 저장할 수 있다.
이와 같이 메모리 컨트롤러(120)가 제1 슈퍼 메모리 블록(SBLK_1)에 데이터와 패리티를 같이 저장하면, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)만 액세스하여 데이터와 패리티를 함께 리드할 수 있다는 장점이 있다.
하지만 메모리 컨트롤러(120)가 제1 슈퍼 메모리 블록(SBLK_1)에 데이터와 패리티를 같이 저장하면, 패리티가 저장되는 메모리 블록(BLK)을 포함하는 메모리 다이(DIE_N)에 대한 라이트 동작의 성능이 저하되는 단점이 있다. 메모리 컨트롤러(120)는 i) 메모리 다이(DIE_N)에 포함된 메모리 블록(BLK)에 저장되는 서브 데이터 및 ii) 전체 데이터에 대한 패리티를 계산한 이후에 라이트할 수 있기 때문이다.
따라서, 메모리 컨트롤러(120)는 메모리 다이(DIE_N)에 대한 라이트 동작의 성능 저하를 최소화하기 위해서 데이터에 대한 패리티를 빠르게 계산할 필요가 있다. 데이터에 대한 패리티를 빠르게 계산하기 위해 메모리 컨트롤러(120)는 데이터의 각 비트 간의 XOR 연산을 빠르게 수행하기 위한 별도의 XOR 엔진을 사용하거나 데이터 중에서 패리티를 연산하는데 사용되는 부분을 빠르게 액세스하기 위하여 고속으로 동작하는 별도의 램(RAM) 장치(e.g. SRAM)을 사용할 수 있다. 그러나 별도의 XOR 엔진이나 램 장치를 추가하는 것은 메모리 시스템(100)을 구현하는 데 드는 전체 비용을 증가시키는 문제가 있다.
전술한 문제를 해결하기 위해, 메모리 컨트롤러(120)는 데이터와 패리티를 같은 슈퍼 메모리 블록에 라이트하는 대신에, 메모리 장치(110)에서 데이터가 라이트되는 슈퍼 메모리 블록과 다른 위치에 패리티를 라이트할 수 있다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 데이터와 패리티를 저장하는 동작의 다른 예를 나타낸 도면이다.
도 7을 참조하면, 메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 복수의 슈퍼 메모리 블록(SBLK) 중 제1 슈퍼 메모리 블록(SBLK_1)에 데이터를 라이트할 수 있다. 이때, 도 6과 마찬가지로 메모리 컨트롤러(120)는 데이터를 복수의 서브 데이터로 분할하여 저장할 수 있다.
그리고 도 6과 마찬가지로, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 라이트되는 데이터에 대하여 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티(PARITY_1)를 계산할 수 있다. 이때, 메모리 컨트롤러(120)는 계산된 제1 패리티(PARITY_1)를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼(PARITY_BUF)에 저장할 수 있다.
이때, 패리티 버퍼(PARITY_BUF)는 메모리 컨트롤러(120)의 워킹 메모리(125) 상에 위치할 수 있다. 패리티 버퍼(PARITY_BUF)는 데이터는 저장하지 않고 데이터에 대한 패리티만 저장할 수 있다.
이처럼 메모리 컨트롤러(120)가 데이터에 대한 패리티를 별도의 패리티 버퍼(PARITY_BUF)에 저장하면, 메모리 컨트롤러(120)는 데이터에 대한 패리티 계산을 완료하기 전에 모든 데이터를 제1 슈퍼 메모리 블록(SBLK_1)에 라이트할 수 있다. 따라서, 도 6에서 설명한 바와 같이 패리티를 계산하는 동안 메모리 컨트롤러(120)가 메모리 장치(110)에 데이터를 라이트하는 동작을 완료하지 못하여 발생하는 문제가 발생하지 않는다.
한편, 전술한 바와 같이 별도의 패리티 버퍼(PARITY_BUF)에 데이터에 대한 패리티가 저장되면, 패리티 버퍼(PARITY_BUF)에 저장된 하나 이상의 패리티는 이후 메모리 장치(110)에 다시 저장되어야 한다. 메모리 시스템(100)에 공급되는 전원이 중단되는 경우에도 패리티가 소실되지 않기 위해서 패리티가 메모리 장치(110)에 저장되어야 하기 때문이다.
따라서, 메모리 컨트롤러(120)는 일정한 조건을 만족할 때, 패리티 버퍼(PARITY_BUF)에 저장된 하나 이상의 패리티 중 전체 또는 일부를 메모리 장치(110)에 라이트할 수 있다. 한편, 패리티 버퍼(PARITY_BUF)에 저장된 하나 이상의 패리티 중 메모리 장치(110)에 라이트된 패리티는 패리티 버퍼(PARITY_BUF)에서 삭제된다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 도 7의 패리티 버퍼(PARITY_BUF)에 저장된 제1 패리티(PARITY_1)를 메모리 장치(110)에 라이트하는 동작을 나타낸 도면이다.
도 8을 참조하면, 메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 패리티 버퍼(PARITY_BUF)에 저장된 제1 패리티(PARITY_1)를 다수의 메모리 블록(BLK) 중 복수의 패리티 블록(PARITY_BLK) 중 제1 패리티 블록(PARITY_BLK_1)에 라이트할 수 있다. 패리티 블록(PARITY_BLK)은 패리티를 저장하기 위해 설정된 메모리 블록이다.
메모리 컨트롤러(120)는 제1 패리티(PARITY_1)를 독립적으로 제1 패리티 블록(PARITY_BLK_1)에 라이트하거나 또는 패리티 버퍼(PARITY_BUF)에 저장된 모든 패리티(제1 패리티(PARITY_1)를 포함)를 동시에 제1 패리티 블록(PARITY_BLK_1)에 라이트할 수 있다.
메모리 컨트롤러(120)는 일정한 조건을 만족할 때, 제1 패리티(PARITY_1)를 제1 패리티 블록(PARITY_BLK_1)에 라이트할 수 있다.
일 예로, 메모리 컨트롤러(120)는 패리티 버퍼(PARITY_BUF)에 저장된 패리티의 개수가 설정된 제1값(VAL_1) (e.g. 32/64)이상일 때, 제1 패리티(PARITY_1)를 제1 패리티 블록(PARITY_BLK_1)에 라이트할 수 있다.
메모리 컨트롤러(120)는 패리티 버퍼(PARITY_BUF)에 저장된 패리티의 개수가 제1값(VAL_1) 이상이면 패리티 버퍼(PARITY_BUF)에 여유 공간을 확보하기 위해서 제1 패리티(PARITY_1)를 제1 패리티 블록(PARITY_BLK_1)에 라이트할 수 있다. 이때, 제1값(VAL_1)은 패리티 블록(PARITY_BLK)의 크기에 비례하여 결정될 수 있다.
다른 예로, 메모리 컨트롤러(120)는 설정된 주기(e.g. 10ms)마다 패리티 버퍼(PARITY_BUF)에 저장된 패리티가 있는지 확인할 수 있다. 그리고 메모리 컨트롤러(120)는 패리티 버퍼(PARITY_BUF)에 제1 패리티(PARITY_1)가 저장되어 있으면 제1 패리티(PARITY_1)를 제1 패리티 블록(PARITY_BLK_1)에 라이트할 수 있다.
한편, 메모리 장치(110)에 포함되는 복수의 패리티 블록(PARITY_BLK)은 다양한 방법으로 설정될 수 있다.
일 예로 복수의 패리티 블록(PARITY_BLK) 각각은 메모리 장치(110)에 포함된 하나 이상의 메모리 블록(BLK)으로 설정될 수 있다.
다른 예로 복수의 패리티 블록(PARITY_BLK) 각각은 도 5 내지 도 7에서 전술한 복수의 슈퍼 메모리 블록(SBLK) 중 하나일 수 있다. 이하 도 9에서는 각 패리티 블록(PARITY_BLK)이 복수의 슈퍼 메모리 블록(SBLK) 중 하나인 경우에 대해 설명한다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템(100)이 도 7의 패리티 버퍼(PARITY_BUF)에 저장된 제1 패리티(PARITY_1)를 슈퍼 메모리 블록(SBLK) 중 하나에 라이트하는 동작을 나타낸 도면이다.
도 9를 참조하면, 메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 패리티 버퍼(PARITY_BUF)에 저장된 제1 패리티(PARITY_1)를 메모리 장치(110)에 포함된 복수의 패리티 블록(PARITY_BLK) 중 제1 패리티 블록(PARITY_BLK_1)에 라이트할 수 있다.
이때, 제1 패리티 블록(PARITY_BLK_1)은 복수의 슈퍼 메모리 블록(SBLK) 중에서 데이터가 저장되는 제1 슈퍼 메모리 블록(SBLK_1)과 상이한 제2 슈퍼 메모리 블록(SBLK_2)일 수 있다.
도 7 내지 도 9에서 전술한 바와 같이 데이터와 패리티가 별도의 영역에 저장되는 경우, 데이터와 해당 데이터에 대한 패리티 사이의 매핑 정보를 관리하기 위한 자료 구조가 추가로 필요하다. 메모리 컨트롤러(120)가 데이터에 대한 패리티가 복수의 패리티 블록(PARITY_BLK) 상에서 어느 곳에 위치하는 지를 알아야 하기 때문이다.
따라서, 메모리 컨트롤러(120)는 데이터와 해당 데이터에 대한 패리티 사이의 매핑 정보를 관리하기 위한 패리티 맵을 설정할 수 있다. 이하 도 10에서 패리티 맵에 대해 상세히 설명한다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 설정하는 패리티 맵(PARITY_MAP)을 나타낸 도면이다.
도 10을 참조하면, 메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 패리티 맵 엔트리의 집합을 포함하는 패리티 맵(PARITY_MAP)을 설정할 수 있다. 이때, 패리티 맵 엔트리의 집합에 포함된 각 패리티 맵 엔트리는 복수의 슈퍼 메모리 블록(SBLK) 중 어느 하나에 저장된 데이터에 대한 패리티가 저장된 위치를 지시할 수 있다.
일 예로, 각 패리티 맵 엔트리는 데이터가 저장된 슈퍼 메모리 블록을 지시하는 인덱스(P_IDX) 필드와 해당 데이터에 대한 패리티가 저장된 위치를 지시하는 주소(P_ADDR) 필드를 포함할 수 있다.
메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터에 대한 패리티인 제1 패리티(PARITY_1)를 패리티 블록(PARITY_BLK)에 라이트한 후, 패리티 맵(PARITY_MAP)에서 제1 패리티(PARITY_1)에 대응하는 패리티 맵 엔트리를 업데이트할 수 있다.
즉, 메모리 컨트롤러(120)는 패리티 맵(PARITY_MAP)에 포함된 패리티 맵 엔트리 중 하나에 대하여, 해당 패리티 맵 엔트리의 인덱스(P_IDX) 필드가 제1 슈퍼 메모리 블록(SBLK_1)을 지시하고 해당 패리티 맵 엔트리의 주소(P_ADDR) 필드가 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터에 대한 패리티인 제1 패리티(PARITY_1)가 저장된 주소를 지시하도록 해당 패리티 맵 엔트리를 업데이트할 수 있다.
한편, 전술한 바와 같이 메모리 컨트롤러(120)가 패리티 맵(PARITY_MAP)에 포함된 패리티 맵 엔트리를 업데이트하는 과정을 반복하는 경우, 패리티 맵 엔트리에 대응하는 패리티가 유효한(valid) 패리티에서 유효하지 않은(invalid) 패리티가 될 수 있다. 이때, 패리티가 유효하다는 것은 패리티에 대응하는 데이터가 유효하다는 것, 즉 호스트(HOST)가 해당 데이터에 액세스 가능하다는 것을 의미한다. 반면 패리티가 유효하지 않다는 것은 패리티에 대응하는 데이터가 유효하지 않다는 것, 즉 호스트(HOST)가 해당 데이터에 액세스할 수 없다는 것을 의미한다.
일 예로, 패리티 맵(PARITY_MAP)에 포함된 패리티 맵 엔트리 중 하나가, 복수의 슈퍼 메모리 블록(SBLK) 중 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터에 대한 패리티가 저장된 위치를 지시하고 있다고 가정한다.
만약 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터가 호스트(HOST)에 의해 변경되는 경우, 메모리 컨트롤러(120)는 복수의 슈퍼 메모리 블록(SBLK) 중에서 제1 슈퍼 메모리 블록(SBLK_1)과 다른 하나의 슈퍼 메모리 블록에 변경된 데이터를 라이트할 수 있다.
그리고 메모리 컨트롤러(120)는 변경된 데이터에 대한 패리티를 새로 계산하고, 새로 계산된 패리티를 패리티 버퍼(PARITY_BUF)에 저장할 수 있다.
이 경우 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터는 더 이상 유효하지 않고, 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터에 대한 패리티도 역시 유효하지 않다.
따라서, 메모리 컨트롤러(120)는 패리티 블록(PARITY_BLK)에 저장된 패리티 중에서 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터에 대한 패리티가 유효하지 않다는 정보를 기록해야 한다.
따라서, 메모리 컨트롤러(120)는 패리티가 유효한지 여부를 지시하는 자료 구조인 유효 패리티 테이블(PARITY_VPT)을 설정할 필요가 있다. 이하, 도 11에서 유효 패리티 테이블(PARITY_VPT)에 대하여 상세히 설명한다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 설정하는 유효 패리티 테이블(PARITY_VPT)을 나타낸 도면이다.
유효 패리티 테이블(PARITY_VPT)은 도 10의 패리티 맵(PARITY_MAP)에 포함된 각 패리티 맵 엔트리에 대응하는 패리티가 유효한지 여부를 지시할 수 있다.
유효 패리티 테이블(PARITY_VPT)은 하나 이상의 패리티 테이블 엔트리를 포함할 수 있다. 각 패리티 테이블 엔트리는 인덱스(V_IDX) 정보 및 하나의 패리티 맵 엔트리에 대응하는 패리티가 유효한지 여부를 지시하는 플래그(FLG)의 집합을 포함할 수 있다.
이때, 플래그(FLG)는 하나의 비트 정보로 표현될 수 있고, 플래그(FLG)의 집합은 비트맵으로 표현될 수 있다.
일 예로, 유효 패리티 테이블(PARITY_VPT)에 포함된 각 패리티 테이블 엔트리는 32개의 플래그(FLG)를 포함하는 집합을 포함할 수 있고, 32개의 플래그(FLG)는 4바이트의 숫자값으로 표현될 수 있다(e.g. 0xFFFFFFFF, 0xFFF20FFF, 0x090FFFFF). 메모리 컨트롤러(120)는 패리티 테이블 엔트리의 인덱스(V_IDX) 정보와 플래그(FLG)의 집합 상에서 플래그(FLG)의 위치를 기초로 하여 해당 플래그(FLG)에 대응하는 패리티를 특정할 수 있다.
도 11에서, 패리티 테이블 엔트리의 인덱스(V_IDX) 정보가 0인 패리티 테이블 엔트리에 포함된 플래그(FLG) 중 어느 하나가 제1 패리티(PARITY_1)에 대응하고, 플래그(FLG) 중 다른 하나는 제1 패리티(PARITY_1)와 상이한 제2 패리티(PARITY_2)에 대응한다고 가정한다.
도 11에서, 제1 패리티(PARITY_1)에 대응하는 플래그(FLG)는 제1 패리티 블록(PARITY_BLK_1)에 저장된 제1 패리티(PARITY_1)가 유효하다는 정보를 지시한다. 그리고 제2 패리티(PARITY_2)에 대응하는 플래그(FLG)는 제1 패리티 블록(PARITY_BLK_1)에 저장된 제2 패리티(PARITY_2)가 유효하지 않다는 정보를 지시한다.
한편, 도 10에서 전술한 패리티 맵(PARITY_MAP)의 위치는 메모리 장치(110)에 저장된 데이터에 대한 매핑 정보(즉, 데이터가 메모리 장치(110) 상의 어느 위치에 저장되어 있는지를 지시하는 정보)를 지시하는 데이터 맵의 위치를 기초로 결정될 수 있다.
일 예로, 패리티 맵(PARITY_MAP)의 위치를 나타내는 주소 값은 데이터 맵의 위치를 나타내는 주소 값과 연속적일 수 있다. 만약 데이터 맵의 위치가 0x0000 ~ 0xFFFF라면 패리티 맵(PARITY_MAP)의 위치는 0x10000부터 시작할 수 있다.
마찬가지로, 도 11에서 전술한 유효 패리티 테이블(PARITY_VPT)의 위치는 메모리 장치(110)에 저장된 데이터가 유효한지 여부를 지시하는 유효 데이터 테이블의 위치를 기초로 결정될 수 있다.
일 예로, 유효 패리티 테이블(PARITY_VPT)의 위치를 나타내는 주소 값은 유효 데이터 테이블의 위치를 나타내는 주소 값과 연속적일 수 있다. 만약 유효 데이터 테이블의 위치가 0x20000 ~ 0x2FFFF라면 유효 패리티 테이블(PARITY_VPT)의 위치는 0x30000부터 시작할 수 있다.
이상에서, 데이터와 패리티를 메모리 장치(110)에 저장하는 동작 및 데이터와 패리티를 관리하기 위한 자료 구조에 대해서 설명하였다.
이하, 데이터를 리드하는 도중 페일이 발생하였을 때 전술한 데이터 및 패리티를 기초로 하여 데이터를 복원하는 구체적인 동작에 대해서 설명한다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 슈퍼 메모리 블록(SBLK)에 저장된 데이터 중 하나의 서브 데이터에서 UECC(Uncorrectable ECC)가 발생한 경우를 나타낸 도면이다.
도 12를 참조하면, 복수의 슈퍼 메모리 블록(SBLK) 중 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터 중 메모리 다이(DIE_3)에 포함된 메모리 블록(BLK) 상에 저장된 제1 서브 데이터(SUB_D1)에서 UECC가 발생하였다고 가정한다.
그리고 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터에 대한 패리티는 제1 패리티 블록(PARITY_BLK_1)에 저장되어 있다고 가정한다. 단, 도 12에서는 제1 패리티 블록(PARITY_BLK_1)이 메모리 다이(DIE_1)에 포함되어 있는 경우를 가정하였으나, 본 발명의 실시예들에서 제1 패리티 블록(PARITY_BLK_1)의 위치는 특정한 메모리 다이에 한정되지 않는다. 예를 들어 도 9에서 설명한 바와 같이 제1 패리티 블록(PARITY_BLK_1)은 복수의 슈퍼 메모리 블록(SBLK) 중 하나일 수 있다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 도 12에서 UECC가 발생한 제1 서브 데이터(SUB_D1)를 복원하는 동작을 나타낸 도면이다.
도 13을 참조하면, 메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터 중 i) 제1 패리티 블록(PARITY_BLK_1)에 저장된 제1 패리티(PARITY_1)와 ii) UECC가 발생한 제1 서브 데이터를 제외한 나머지 서브 데이터를 기초로 하여 UECC가 발생한 서브 데이터인 제1 서브 데이터(SUB_D1)를 복원할 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)이 UECC가 발생한 제1 서브 데이터(SUB_D1)를 복원하는 로직을 설명한 도면이다.
제1 슈퍼 메모리 블록(SBLK_1)에 12비트의 데이터가 저장되어 있고, 12비트의 데이터는 4비트 크기의 3개의 서브 데이터(SUB_D1, SUB_D2, SUB_D3)로 나누어 저장되어 있다고 가정한다.
그리고 3개의 서브 데이터(SUB_D1, SUB_D2, SUB_D3) 중 제1 서브데이터(SUB_D1)는 0b1010이고, 제2 서브데이터(SUB_D2)는 0b1101이고, 제3 서브데이터(SUB_D3)는 0b0100이라고 가정한다.
이때, 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 12비트의 데이터에 대한 패리티(PARITY)는 ((0b1010) XOR (0b1101) XOR (0b0100)) = 0b0011로 계산된다.
구체적으로, 패리티(PARITY)의 첫번째 비트는 제1 서브 데이터(SUB_D1)의 첫번째 비트인 1, 제2 서브 데이터(SUB_D2)의 첫번째 비트인 1, 제3 서브 데이터(SUB_D3)의 첫번째 비트인 1을 XOR 연산한 값인 (1 XOR 1 XOR 0) = 0으로 계산된다.
패리티(PARITY)의 두번째 비트는 제1 서브 데이터(SUB_D1)의 두번째 비트인 0, 제2 서브 데이터(SUB_D2)의 두번째 비트인 1, 제3 서브 데이터(SUB_D3)의 두번째 비트인 1을 XOR 연산한 값인 (0 XOR 1 XOR 1) = 0으로 계산된다.
패리티(PARITY)의 세번째 비트는 제1 서브 데이터(SUB_D1)의 세번째 비트인 1, 제2 서브 데이터(SUB_D2)의 세번째 비트인 0, 제3 서브 데이터(SUB_D3)의 세번째 비트인 0을 XOR 연산한 값인 (1 XOR 0 XOR 0) = 1으로 계산된다.
패리티(PARITY)의 네번째 비트는 제1 서브 데이터(SUB_D1)의 첫번째 비트인 0, 제2 서브 데이터(SUB_D2)의 네번째 비트인 1, 제3 서브 데이터(SUB_D3)의 네번째 비트인 0을 XOR 연산한 값인 (0 XOR 1 XOR 0) = 1으로 계산된다.
만약 제1 서브 데이터(SUB_D1)에 UECC가 발생하였다고 가정하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 3개의 서브 데이터(SUB_D1, SUB_D2, SUB_D3) 중 제1 서브 데이터(SUB_D1)를 제외한 나머지 2개의 서브 데이터(SUB_D2, SUB_D3)와 패리티(PARITY)를 XOR 연산한 값인 ((0b1101) XOR (0b0100) XOR (0b0011)) = (0b1010)이 정상적인 제1 서브 데이터(SUB_D1)의 값(즉, UECC가 발생하기 전 제1 서브 데이터(SUB_D1)의 값)이라고 판단할 수 있다.
구체적으로, 메모리 컨트롤러(120)는 정상적인 제1 서브 데이터(SUB_D1)의 첫번째 비트 값이 제2 서브 데이터(SUB_D2)의 첫번째 비트인 1, 제3 서브 데이터의 첫번째 비트인 0, 패리티(PARITY)의 첫번째 비트인 0을 XOR 연산한 값인 (1 XOR 0 XOR 0) = 1이라고 판단할 수 있다.
메모리 컨트롤러(120)는 정상적인 제1 서브 데이터(SUB_D1)의 두번째 비트 값이 제2 서브 데이터(SUB_D2)의 두번째 비트인 1, 제3 서브 데이터의 두번째 비트인 1, 패리티(PARITY)의 두번째 비트인 0을 XOR 연산한 값인 (1 XOR 1 XOR 0) = 0이라고 판단할 수 있다.
메모리 컨트롤러(120)는 정상적인 제1 서브 데이터(SUB_D1)의 세번째 비트 값이 제2 서브 데이터(SUB_D2)의 세번째 비트인 0, 제3 서브 데이터의 세번째 비트인 0, 패리티(PARITY)의 세번째 비트인 1을 XOR 연산한 값인 (0 XOR 0 XOR 1) = 1이라고 판단할 수 있다.
메모리 컨트롤러(120)는 정상적인 제1 서브 데이터(SUB_D1)의 네번째 비트 값이 제2 서브 데이터(SUB_D2)의 네번째 비트인 1, 제3 서브 데이터의 네번째 비트인 0, 패리티(PARITY)의 네번째 비트인 1을 XOR 연산한 값인 (1 XOR 0 XOR 1) = 0이라고 판단할 수 있다.
이상에서, 데이터 및 패리티를 기초로 하여 데이터를 복원하는 구체적인 동작을 설명하였다.
이하의 도면에서는 패리티가 저장되는 패리티 블록(PARITY_BLK)을 관리하는 구체적인 동작에 대해서 설명한다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 패리티 블록(PARITY_BLK)의 상태를 나타낸 도면이다.
도 15를 참조하면, 복수의 패리티 블록(PARITY_BLK) 중 적어도 일부는 프리 패리티 블록(FREE_PARITY_BLK)일 수 있다. 프리 패리티 블록(FREE_PARITY_BLK)은 데이터가 소거된 상태의 패리티 블록을 의미하며, 유효한 패리티 및 유효하지 않은 패리티를 저장하지 않는 패리티 블록이다.
본 발명의 실시예들에서, 메모리 장치(110)에 저장된 데이터가 계속 갱신되면, 갱신되는 데이터에 대한 패리티 역시 새로 생성된다. 따라서, 패리티 블록(PARITY_BLK)에 저장되는 유효한 패리티 및 유효하지 않은 패리티의 개수의 총합은 계속 증가한다.
그리고 패리티 블록(PARITY_BLK) 중 프리 패리티 블록(FREE_PARITY_BLK)의 개수는 감소한다. 복수의 패리티 블록(PARITY_BLK) 중에서 프리 패리티 블록(FREE_PARITY_BLK)이 아닌 패리티 블록에 새로 생성된 패리티를 저장할 수 없는 경우, 새로 생성된 패리티는 프리 패리티 블록(FREE_PARITY_BLK) 중 어느 하나에 저장되기 때문이다.
이처럼 프리 패리티 블록(FREE_PARITY_BLK)의 개수가 계속 감소하여 만약 패리티 블록(PARITY_BLK) 중 프리 패리티 블록(FREE_PARITY_BLK)이 존재하지 않으면, 이후에는 메모리 장치(110)에 저장된 데이터가 갱신되더라도 메모리 컨트롤러(120)가 갱신되는 데이터에 대한 패리티를 메모리 장치(110)에 더 이상 저장할 수 없는 문제가 발생할 수 있다.
따라서, 메모리 컨트롤러(120)는 프리 패리티 블록(FREE_PARITY_BLK)의 개수가 설정된 제2값 이하일 때, 패리티 블록(PARITY_BLK) 중 하나 이상의 희생 패리티 블록을 지정하고, 희생 패리티 블록에 저장된 패리티 중 유효한 패리티를 타깃 패리티 블록으로 마이그레이션할 수 있다. 그리고 메모리 컨트롤러(120)는 희생 패리티 블록을 소거하여 프리 패리티 블록(FREE_PARITY_BLK)으로 만들 수 있다. 이러한 과정을 통해 메모리 컨트롤러(120)는 패리티 블록(PARITY_BLK) 중에서 프리 패리티 블록(FREE_PARITY_BLK)의 개수를 일정한 값 이상 확보할 수 있다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템(100)이 패리티 블록(PARITY_BLK) 중에서 희생 패리티 블록(VICTIM_BLK)과 타깃 패리티 블록(TARGET_BLK)을 선택하는 도면이다.
희생 패리티 블록(VICTIM_BLK)은 하나 이상의 유효한 패리티 또는 하나 이상의 유효하지 않은 패리티를 저장하는 패리티 블록일 수 있다.
이때, 타깃 패리티 블록(TARGET_BLK)은 도 15에서 설명한 프리 패리티 블록(FREE_PARITY_BLK)일 수 있다.
한편, 메모리 시스템(100)이 패리티 블록(PARITY_BLK) 중에서 희생 패리티 블록(VICTIM_BLK)을 선택하는 방법은 다양할 수 있다.
일 예로 메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 복수의 패리티 블록(PARITY_BLK) 중 프리 패리티 블록(FREE_PARITY_BLK)이 아닌 패리티 블록에서 희생 패리티 블록(VICTIM_BLK)을 랜덤하게 선택할 수 있다.
다른 예로 메모리 컨트롤러(120)는 복수의 패리티 블록(PARITY_BLK) 각각에 포함된 패리티 중 유효하지 않은 패리티의 개수를 기초로 하여 희생 패리티 블록(VICTIM_BLK)을 선택할 수 있다. 이하 도 17에서 이에 대하여 자세히 설명한다.
도 17은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 복수의 패리티 블록(PARITY_BLK) 중 희생 패리티 블록(VICTIM_BLK)을 선택하는 일 예를 나타낸 도면이다.
메모리 장치(110)에 4개의 패리티 블록(PARITY_BLK_1, PARITY_BLK_2, PARITY_BLK_3, PARITY_BLK_4)이 존재한다고 가정한다.
도 17을 참조하면, 패리티 블록(PARITY_BLK_1)은 3개의 유효한 패리티와 7개의 유효하지 않은 패리티를 저장하고 있다. 그리고 패리티 블록(PARITY_BLK_2)은 2개의 유효한 패리티와 5개의 유효하지 않은 패리티를 저장하고 있다. 그리고 패리티 블록(PARITY_BLK_3)은 4개의 유효한 패리티와 1개의 유효하지 않은 패리티를 저장하고 있다. 마지막으로 패리티 블록(PARITY_BLK_4)은 3개의 유효한 패리티와 3개의 유효하지 않은 패리티를 저장하고 있다.
메모리 컨트롤러(120)는 4개의 패리티 블록(PARITY_BLK_1, PARITY_BLK_2, PARITY_BLK_3, PARITY_BLK_4) 중에서 유효하지 않은 패리티의 개수가 가장 큰 N개(N은 자연수)의 패리티 블록을 희생 패리티 블록(VICTIM_BLK)으로 선택할 수 있다.
만약 N = 2라면, 메모리 컨트롤러(120)는 유효하지 않은 패리티의 개수가 가장 큰 2개의 패리티 블록(PARITY_BLK_1, PARITY_BLK_2)를 희생 패리티 블록(VICTIM_BLK)으로 선택할 수 있다.
이처럼 메모리 컨트롤러(120)가 복수의 패리티 블록(PARITY_BLK) 중 유효하지 않은 패리티의 개수가 가장 큰 N개의 패리티 블록을 희생 패리티 블록(VICTIM_BLK)으로 선택하는 이유는, 이후 메모리 컨트롤러(120)가 희생 패리티 블록(VICTIM_BLK)을 소거할 때 유효하지 않은 패리티를 최대한 많이 소거하여 새로 생성되는 패리티를 저장할 여유 공간을 더 많이 확보하기 위함이다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 희생 패리티 블록(VICTIM_BLK)에 저장된 패리티를 타깃 패리티 블록(TARGET_BLK)으로 마이그레이션하는 동작을 나타낸 도면이다.
메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 희생 패리티 블록(VICTIM_BLK)을 소거하기 전에 희생 패리티 블록(VICTIM_BLK)에 저장된 패리티 중 유효한 패리티를 타깃 패리티 블록(TARGET_BLK)으로 마이그레이션할 수 있다. 희생 패리티 블록(VICTIM_BLK)에 저장된 패리티 중 유효한 패리티는 희생 패리티 블록(VICTIM_BLK)이 소거되더라도 메모리 장치(110) 내부에 계속 저장되어야 하기 때문이다.
한편, 이와 같이 메모리 컨트롤러(120)가 희생 패리티 블록(VICTIM_BLK)에 저장된 패리티 중 유효한 패리티를 타깃 패리티 블록(TARGET_BLK)으로 마이그레이션할 때, 메모리 컨트롤러(120)는 패리티 맵에서 마이그레이션한 패리티에 대응하는 패리티 맵 엔트리를 업데이트하고, 유효 패리티 맵에서 마이그레이션한 패리티에 대한 정보를 업데이트할 수 있다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 희생 패리티 블록(VICTIM_BLK)을 소거하는 동작을 나타낸 도면이다.
메모리 시스템(100)에 포함된 메모리 컨트롤러(120)는 희생 패리티 블록(VICTIM_BLK)에 저장된 패리티 중 유효한 패리티 모두를 타깃 패리티 블록(TARGET_BLK)으로 마이그레이션한 이후에, 희생 패리티 블록(VICTIM_BLK)을 소거할 수 있다. 희생 패리티 블록(VICTIM_BLK)을 소거하면 소거된 희생 패리티 블록(VICTIM_BLK)은 프리 패리티 블록(FREE_PARITY_BLK)이 된다.
이와 같이 메모리 컨트롤러(120)는 패리티 블록(PARITY_BLK)에서 유효하지 않은 패리티를 소거하고, 유효한 패리티를 모으는 동작을 반복하여 복수의 슈퍼 메모리 블록(SBLK) 각각에 저장된 데이터에 대한 패리티를 효율적으로 관리할 수 있다.
도 20은 본 발명의 실시예들에 따른 메모리 컨트롤러(120)의 동작 방법을 나타낸 흐름도이다.
메모리 컨트롤러(120)의 동작 방법은 복수의 슈퍼 메모리 블록을 설정하는 단계(S2010)를 포함할 수 있다.
메모리 컨트롤러(120)의 동작 방법은 S2010 단계에서 설정된 복수의 슈퍼 메모리 블록 중 하나인 제1 슈퍼 메모리 블록에 대해, 제1 슈퍼 메모리 블록에 복수의 서브 데이터로 저장되는 데이터에 대한 패리티인 제1 패리티를 계산하는 단계(S2020)를 포함할 수 있다. 이때, 서브 데이터의 크기와 제1 패리티의 크기는 동일하다.
메모리 컨트롤러(120)의 동작 방법은 S2020 단계에서 계산된 제1 패리티를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼에 저장하는 단계(S2030)를 포함할 수 있다.
메모리 컨트롤러(120)의 동작 방법은 패리티 버퍼에 저장된 패리티의 개수가 설정된 제1값 이상일 때, 패리티 버퍼에 저장된 제1 패리티를 다수의 메모리 블록 중 패리티를 저장하기 위해 설정된 복수의 패리티 블록 중 제1 패리티 블록에 라이트하는 단계(S2040)를 포함할 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 21는 본 발명의 실시예들에 따른 컴퓨팅 시스템(2100)의 구성도이다.
도 21을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(2100)은 시스템 버스(2160)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(2100)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 2110), 컴퓨팅 시스템(2100)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 2120), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(2130), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(2140), 컴퓨팅 시스템(2100)이 사용하는 파워를 관리하는 파워 관리 모듈(2150) 등을 포함할 수 있다.
컴퓨팅 시스템(2100)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(2100)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor: CIS), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (20)

  1. 다수의 메모리 블록 중 하나 이상을 포함하는 복수의 메모리 다이; 및
    상기 복수의 메모리 다이를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 다수의 메모리 블록을 기초로 복수의 슈퍼 메모리 블록을 설정하고,
    상기 복수의 슈퍼 메모리 블록 중 하나인 제1 슈퍼 메모리 블록에 복수의 서브 데이터로 저장되는 데이터에 대하여 상기 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티를 계산하고,
    상기 제1 패리티를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼에 저장하고,
    상기 패리티 버퍼에 저장된 패리티의 개수가 설정된 제1값 이상일 때, 상기 패리티 버퍼에 저장된 상기 제1 패리티를 상기 다수의 메모리 블록 중 패리티를 저장하기 위해 설정된 복수의 패리티 블록 중 제1 패리티 블록에 라이트하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 제1 패리티의 I번째(I는 자연수) 비트의 값은 상기 복수의 서브 데이터 각각의 I번째 비트값들을 XOR 연산한 값인 메모리 시스템.
  3. 제1항에 있어서,
    상기 복수의 패리티 블록 각각은 상기 복수의 슈퍼 메모리 블록 중 하나이고,
    상기 제1 패리티 블록은,
    상기 복수의 슈퍼 메모리 블록 중에서 상기 제1 슈퍼 메모리 블록과 다른 제2 슈퍼 메모리 블록인 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 슈퍼 메모리 블록 중 어느 하나에 저장된 데이터에 대한 패리티가 저장된 위치를 지시하는 패리티 맵 엔트리의 집합을 포함하는 패리티 맵을 설정하고,
    상기 제1 패리티를 상기 제1 패리티 블록에 라이트한 후, 상기 패리티 맵 엔트리의 집합 중에서 상기 제1 패리티에 대응하는 패리티 맵 엔트리를 업데이트하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 패리티 맵에 포함된 각 패리티 맵 엔트리에 대응하는 패리티가 유효한지 여부를 지시하는 플래그 정보를 포함하는 유효 패리티 테이블을 설정하고,
    상기 유효 패리티 테이블에서 상기 제1 패리티에 대응하는 정보를 업데이트하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 서브 데이터 중 제1 서브 데이터에 UECC(Uncorrectable ECC)가 발생하였을 때, i) 상기 제1 패리티와 ii) 상기 복수의 서브 데이터 중 상기 제1 서브 데이터를 제외한 나머지 서브 데이터를 기초로 하여, 상기 제1 서브 데이터를 복원하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 패리티의 I번째(I는 자연수) 비트 값 및 상기 복수의 서브 데이터 중 상기 제1 서브 데이터를 제외한 나머지 서브 데이터 각각의 I번째 비트 값을 XOR 연산하여, 상기 제1 서브 데이터의 I번째 비트 값을 복원하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 패리티 블록 중 프리 패리티 블록의 개수가 설정된 제2값 이하일 때, 상기 복수의 패리티 블록 중 하나 이상의 희생 패리티 블록에 저장된 패리티 중 유효한 패리티를 상기 복수의 패리티 블록 중 어느 하나의 타깃 패리티 블록으로 마이그레이션하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 패리티 블록 각각에 저장된 패리티 중 유효하지 않은 패리티의 개수를 기초로 하여 상기 희생 패리티 블록을 선택하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 메모리 컨트롤러는,
    상기 희생 패리티 블록에 저장된 패리티 중 유효한 패리티를 상기 타깃 패리티 블록으로 마이그레이션한 후, 상기 희생 패리티 블록을 소거하는 메모리 시스템.
  11. 다수의 메모리 블록 중 하나 이상을 포함하는 복수의 메모리 다이를 제어하기 위한 제어 회로를 포함하고,
    상기 제어 회로는,
    상기 다수의 메모리 블록을 기초로 복수의 슈퍼 메모리 블록을 설정하고,
    상기 복수의 슈퍼 메모리 블록 중 하나인 제1 슈퍼 메모리 블록에 복수의 서브 데이터로 저장되는 데이터에 대하여 상기 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티를 계산하고,
    상기 제1 패리티를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼에 저장하고,
    상기 패리티 버퍼에 저장된 패리티의 개수가 설정된 제1값 이상일 때, 상기 패리티 버퍼에 저장된 상기 제1 패리티를 상기 다수의 메모리 블록 중 패리티를 저장하기 위해 설정된 복수의 패리티 블록 중 제1 패리티 블록에 라이트하는 메모리 컨트롤러.
  12. 제11항에 있어서,
    상기 제1 패리티의 I번째(I는 자연수) 비트의 값은 상기 복수의 서브 데이터 각각의 I번째 비트값들을 XOR 연산한 값인 메모리 컨트롤러.
  13. 제11항에 있어서,
    상기 복수의 패리티 블록 각각은 상기 복수의 슈퍼 메모리 블록 중 하나이고,
    상기 제1 패리티 블록은,
    상기 복수의 슈퍼 메모리 블록 중에서 상기 제1 슈퍼 메모리 블록과 다른 제2 슈퍼 메모리 블록인 메모리 컨트롤러.
  14. 제11항에 있어서,
    상기 제어 회로는,
    상기 복수의 슈퍼 메모리 블록 중 어느 하나에 저장된 데이터에 대한 패리티가 저장된 위치를 지시하는 패리티 맵 엔트리의 집합을 포함하는 패리티 맵을 설정하고,
    상기 제1 패리티를 상기 제1 패리티 블록에 라이트한 후, 상기 패리티 맵 엔트리의 집합 중에서 상기 제1 패리티에 대응하는 패리티 맵 엔트리를 업데이트하는 메모리 컨트롤러.
  15. 제13항에 있어서,
    상기 제어 회로는,
    상기 패리티 맵에 포함된 각 패리티 맵 엔트리에 대응하는 패리티가 유효한지 여부를 지시하는 플래그 정보를 포함하는 유효 패리티 테이블을 설정하고,
    상기 유효 패리티 테이블에서 상기 제1 패리티에 대응하는 정보를 업데이트하는 메모리 컨트롤러.
  16. 제11항에 있어서,
    상기 제어 회로는,
    상기 복수의 서브 데이터 중 제1 서브 데이터에 UECC(Uncorrectable ECC)가 발생하였을 때, i) 상기 제1 패리티와 ii) 상기 복수의 서브 데이터 중 상기 제1 서브 데이터를 제외한 나머지 서브 데이터를 기초로 하여, 상기 제1 서브 데이터를 복원하는 메모리 컨트롤러.
  17. 제16항에 있어서,
    상기 제어 회로는,
    상기 제1 패리티의 I번째(I는 자연수) 비트 값 및 상기 복수의 서브 데이터 중 상기 제1 서브 데이터를 제외한 나머지 서브 데이터 각각의 I번째 비트 값을 XOR 연산하여, 상기 제1 서브 데이터의 I번째 비트 값을 복원하는 메모리 컨트롤러.
  18. 제11항에 있어서,
    상기 제어 회로는,
    상기 복수의 패리티 블록 중 프리 패리티 블록의 개수가 설정된 제2값 이하이면 상기 복수의 패리티 블록 중 하나 이상의 희생 패리티 블록에 저장된 패리티 중 유효한 패리티를 상기 복수의 패리티 블록 중 어느 하나의 타깃 패리티 블록으로 마이그레이션하는 메모리 컨트롤러.
  19. 제18항에 있어서,
    상기 제어 회로는,
    상기 복수의 패리티 블록 각각에 저장된 패리티 중 유효하지 않은 패리티의 개수를 기초로 하여 상기 희생 패리티 블록을 선택하는 메모리 컨트롤러.
  20. 다수의 메모리 블록 중 하나 이상을포함하는 복수의 메모리 다이를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    상기 다수의 메모리 블록을 기초로 복수의 슈퍼 메모리 블록을 설정하는 단계;
    상기 복수의 슈퍼 메모리 블록 중 하나인 제1 슈퍼 메모리 블록에 복수의 서브 데이터로 저장되는 데이터에 대하여 상기 서브 데이터의 크기와 동일한 크기의 패리티인 제1 패리티를 계산하는 단계;
    상기 제1 패리티를 하나 이상의 패리티를 저장하기 위해 설정된 패리티 버퍼에 저장하는 단계; 및
    상기 패리티 버퍼에 저장된 패리티의 개수가 설정된 제1값 이상일 때, 상기 패리티 버퍼에 저장된 상기 제1 패리티를 상기 다수의 메모리 블록 중 패리티를 저장하기 위해 설정된 복수의 패리티 블록 중 제1 패리티 블록에 라이트하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
KR1020190135001A 2019-10-29 2019-10-29 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법 KR20210050661A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190135001A KR20210050661A (ko) 2019-10-29 2019-10-29 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US16/846,479 US11249838B2 (en) 2019-10-29 2020-04-13 Memory system, memory controller, and method of operating memory controller
CN202010501794.5A CN112748870A (zh) 2019-10-29 2020-06-04 存储器***、存储器控制器及操作存储器控制器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190135001A KR20210050661A (ko) 2019-10-29 2019-10-29 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210050661A true KR20210050661A (ko) 2021-05-10

Family

ID=75586011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190135001A KR20210050661A (ko) 2019-10-29 2019-10-29 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11249838B2 (ko)
KR (1) KR20210050661A (ko)
CN (1) CN112748870A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11687405B2 (en) 2021-12-01 2023-06-27 Western Digital Technologies, Inc. Centralized SRAM error location detection and recovery mechanism

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516354B2 (en) 2004-08-25 2009-04-07 International Business Machines Corporation Storing parity information for data recovery
KR20160075229A (ko) * 2014-12-19 2016-06-29 삼성전자주식회사 가비지 컬렉션 동작 방법 및 이를 적용하는 레이드 스토리지 시스템
KR102585871B1 (ko) * 2016-02-26 2023-10-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10025662B2 (en) * 2016-04-27 2018-07-17 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
KR101970864B1 (ko) 2016-11-25 2019-04-19 인하대학교 산학협력단 총 플래시 어레이 기반 오픈스택 클라우드 블록 스토리지에서의 패리티 데이터 중복제거 방법
KR20180061870A (ko) * 2016-11-30 2018-06-08 삼성전자주식회사 메모리 모듈, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180138394A (ko) * 2017-06-21 2018-12-31 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR102432551B1 (ko) * 2018-02-13 2022-08-16 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10789126B2 (en) * 2018-10-09 2020-09-29 Micron Technology, Inc. Multiple memory devices having parity protection

Also Published As

Publication number Publication date
US11249838B2 (en) 2022-02-15
CN112748870A (zh) 2021-05-04
US20210124642A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
KR102635689B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220005111A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210079555A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20200139913A (ko) 메모리 시스템, 메모리 컨트롤러 및 메타 정보 저장 장치
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11249838B2 (en) Memory system, memory controller, and method of operating memory controller
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11307942B2 (en) Memory system, memory controller and method for operating memory controller
KR20230031425A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20200401345A1 (en) Memory system, memory controller, and meta-information storage device
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US20240004566A1 (en) Memory system for managing namespace using write pointer and write count, memory controller, and method for operating memory system

Legal Events

Date Code Title Description
A201 Request for examination