KR20210050637A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210050637A
KR20210050637A KR1020190134732A KR20190134732A KR20210050637A KR 20210050637 A KR20210050637 A KR 20210050637A KR 1020190134732 A KR1020190134732 A KR 1020190134732A KR 20190134732 A KR20190134732 A KR 20190134732A KR 20210050637 A KR20210050637 A KR 20210050637A
Authority
KR
South Korea
Prior art keywords
data
period
line
driver
scan
Prior art date
Application number
KR1020190134732A
Other languages
English (en)
Inventor
편기현
손영수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190134732A priority Critical patent/KR20210050637A/ko
Priority to US16/858,441 priority patent/US11348532B2/en
Publication of KR20210050637A publication Critical patent/KR20210050637A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 제1 스캔 라인 및 제1 데이터 라인에 연결된 제1 화소, 제2 스캔 라인 및 제1 데이터 라인에 연결된 제2 화소, 제1 스캔 라인 및 제2 스캔 라인에 스캔 신호를 공급하는 스캔 구동부, 및 제1 데이터 라인에 연결된 데이터 구동부를 포함하고, 데이터 구동부는, 제1 스캔 라인에 스캔 신호가 인가될 때, 제1 화소에 제1 데이터 신호를 제공하고, 제2 스캔 라인에 스캔 신호가 인가될 때, 제2 화소에 제2 데이터 신호를 제공하되, 제1 데이터 신호가 제공되는 제1 기간의 길이는 제2 데이터 신호가 제공되는 제2 기간의 길이와 상이하다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시장치(Display Device)의 사용이 증가하고 있다.
표시 장치는 표시부 및 구동부를 포함한다. 표시부는 복수의 화소들을 포함한다. 구동부는 화소들에 스캔 신호를 공급하는 스캔 구동부 및 화소들에 데이터 전압을 공급하는 데이터 구동부를 포함한다. 데이터 구동부는 타이밍 제어부로부터 입력되는 디지털 형식의 영상 데이터 및 제어 데이터에 기초하여 아날로그 형식의 데이터 신호들을 생성한다.
화소들은 공급된 데이터 전압에 기초하여 충전될 수 있다. 화소들과 구동부 사이의 거리에 따라 화소들의 충전률이 서로 상이할 수 있으며 일부 화소의 충전률이 부족한 경우, 표시부가 원하는 영상을 표시하지 못하고, 표시 화면에 노이즈가 발생할 수 있다.
본 발명이 해결하려는 과제는, 데이터 구동부로부터 화소들의 거리에 따라 화소들에 공급하는 데이터 신호의 공급 기간을 조절하여 화소들의 충전률을 보상할 수 있는 표시 장치를 제공하고자 하는 것이다.
또한, 본 발명이 해결하려는 다른 과제는, 스캔 구동부로부터 화소들의 거리에 따라 데이터 구동부가 포함하는 드라이버 회로들 별로 데이터 신호를 공급하는 기간을 조절할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 제1 스캔 라인 및 제1 데이터 라인에 연결된 제1 화소, 제2 스캔 라인 및 상기 제1 데이터 라인에 연결된 제2 화소, 상기 제1 스캔 라인 및 상기 제2 스캔 라인에 스캔 신호를 공급하는 스캔 구동부, 및 상기 제1 데이터 라인에 연결된 데이터 구동부를 포함하고, 상기 데이터 구동부는, 상기 제1 스캔 라인에 상기 스캔 신호가 인가될 때, 상기 제1 화소에 제1 데이터 신호를 제공하고, 상기 제2 스캔 라인에 상기 스캔 신호가 인가될 때, 상기 제2 화소에 제2 데이터 신호를 제공하되, 상기 제1 데이터 신호가 제공되는 제1 기간의 길이는 상기 제2 데이터 신호가 제공되는 제2 기간의 길이와 상이하다.
상기 제2 스캔 라인은 상기 제1 스캔 라인 및 상기 데이터 구동부 사이에 위치하고, 상기 제1 기간의 길이는 상기 제2 기간의 길이보다 길게 설정될 수 있다.
상기 표시 장치는 상기 데이터 구동부에 데이터 제어 신호를 제공하는 타이밍 제어부를 더 포함하되, 상기 데이터 제어 신호는 상기 제1 스캔 라인 및 상기 제2 스캔 라인에 각각 대응하는 라인 영상 데이터를 포함하고, 상기 라인 영상 데이터 각각은 라인 시작 데이터, 설정 제어 데이터, 픽셀 데이터, 및 수평 블랭크 기간 데이터를 포함할 수 있다.
상기 설정 제어 데이터는 상기 수평 블랭크 기간 데이터가 상기 데이터 구동부에 공급되는 기간을 제어하는 블랭크 제어 데이터를 포함할 수 있다.
상기 제1 화소에 대응하는 제1 라인 영상 데이터는 제1 수평 블랭크 기간 데이터를 포함하고, 상기 제2 화소에 대응하는 제2 라인 영상 데이터는 제2 수평 블랭크 기간 데이터를 포함하되, 상기 제1 수평 블랭크 기간 데이터가 공급되는 기간은 상기 제2 수평 블랭크 기간 데이터가 공급되는 기간보다 길게 설정될 수 있다.
상기 수평 블랭크 기간 데이터가 상기 데이터 구동부로 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 상기 데이터 구동부로 공급되는 기간이 길어질 수 있다.
상기 라인 영상 데이터 각각은 더미 데이터를 더 포함하되, 상기 더미 데이터는 상기 픽셀 데이터 및 상기 수평 블랭크 기간 데이터 사이에 제공될 수 있다.
상기 설정 제어 데이터는 상기 더미 데이터가 상기 데이터 구동부로 공급되는 기간을 제어하는 더미 제어 데이터를 포함할 수 있다.
상기 제1 화소에 대응하는 제1 라인 영상 데이터는 제1 더미 데이터를 포함하고, 상기 제2 화소에 대응하는 제2 라인 영상 데이터는 제2 더미 데이터를 포함하되, 상기 제1 더미 데이터가 공급되는 기간은 상기 제2 더미 데이터가 공급되는 기간보다 길게 설정될 수 있다.
상기 더미 데이터가 상기 데이터 구동부로 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 상기 데이터 구동부로 공급되는 기간이 길어질 수 있다.
상기 표시 장치는 상기 제1 스캔 라인 및 제2 데이터 라인에 연결된 제3 화소를 더 포함하되, 상기 제2 데이터 라인은 상기 제1 데이터 라인 및 상기 스캔 구동부 사이에 위치하고, 상기 데이터 구동부는 상기 제2 데이터 라인을 통해 상기 제3 화소에 제3 데이터 신호를 제공하며, 상기 제3 데이터 신호가 제공되는 제3 기간의 길이는 상기 제1 기간의 길이보다 짧게 설정될 수 있다.
상기 표시 장치는 상기 제2 스캔 라인 및 상기 제2 데이터 라인에 연결된 제4 화소를 더 포함하되, 상기 데이터 구동부는 상기 제2 데이터 라인을 통해 상기 제4 화소에 제4 데이터 신호를 제공하고, 상기 제4 데이터 신호가 제공되는 제4 기간의 길이는 상기 제2 기간의 길이보다 길게 설정될 수 있다.
상기 제3 기간의 길이는 상기 제4 기간의 길이보다 길게 설정될 수 있다.
상기 데이터 구동부는 복수의 드라이버 회로들을 포함하고, 상기 제1 데이터 라인 및 상기 제2 데이터 라인은 서로 다른 드라이버 회로들에 연결될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 스캔 라인들을 포함하는 스캔 구동부, 데이터 라인들을 포함하는 데이터 구동부, 및 상기 스캔 라인들 및 상기 데이터 라인들과 각각 연결된 화소들을 포함하고, 상기 데이터 구동부는 상기 데이터 라인들을 통해 상기 화소들에 데이터 신호 각각 제공하되, 상기 데이터 구동부로부터 멀어질수록 상기 화소들에 상기 데이터 신호를 공급하는 기간이 길어진다.
상기 표시 장치는 상기 데이터 구동부에 데이터 제어 신호를 제공하는 타이밍 제어부를 더 포함하되, 상기 데이터 제어 신호는 상기 스캔 라인들에 각각 대응하는 라인 영상 데이터들을 포함하고, 상기 라인 영상 데이터 각각은 라인 시작 데이터, 설정 제어 데이터, 픽셀 데이터, 및 수평 블랭크 기간 데이터를 포함할 수 있다.
상기 설정 제어 데이터는 상기 수평 블랭크 기간 데이터가 상기 데이터 구동부에 공급되는 기간을 제어하는 블랭크 제어 데이터를 포함할 수 있다.
상기 수평 블랭크 기간 데이터가 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 공급되는 기간이 길어질 수 있다.
상기 라인 영상 데이터 각각은 더미 데이터를 더 포함하되, 상기 더미 데이터는 상기 픽셀 데이터 및 상기 수평 블랭크 기간 데이터 사이에 제공되고, 상기 설정 제어 데이터는 상기 더미 데이터가 상기 데이터 구동부에 공급되는 기간을 제어하는 더미 제어 데이터를 포함할 수 있다.
상기 더미 데이터가 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 공급되는 기간이 길어질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따른 표시 장치는, 데이터 구동부로부터 화소들의 거리에 따라 화소들에 공급하는 데이터 신호의 공급 기간을 조절하여 화소들의 충전률을 보상할 수 있고, 이에 따라 표시 장치의 노이즈 발생을 저감하고, 표시 품질을 향상시킬 수 있다.
또한, 본 발명에 따른 표시 장치는, 스캔 구동부로부터 화소들의 거리에 따라 데이터 구동부가 포함하는 드라이버 회로들 별로 데이터 신호를 공급하는 기간을 조절할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 데이터 구동부를 설명하기 위한 도면이다.
도 3a는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3b는 도 3a의 화소의 예시적인 구동 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 타이밍 제어부가 1 프레임 동안 데이터 구동부에 제공하는 신호를 설명하기 위한 도면이다.
도 5는 도 4의 라인 시작 데이터를 설명하기 위한 도면이다.
도 6은 도 4의 설정 제어 데이터를 설명하기 위한 도면이다.
도 7은 도 6의 블랭크 제어 데이터에 따른 수평 블랭크 기간 데이터의 출력 기간을 설명하는 도면이다.
도 8은 도 4의 수평 블랭크 기간 데이터를 설명하기 위한 도면이다.
도 9는 도 2의 제3 드라이버 회로에 공급되는 신호들 및 제3 드라이버 회로가 데이터 라인으로 공급하는 데이터 신호들을 설명하기 위한 도면이다.
도 10은 도 2의 제2 드라이버 회로 및 제3 드라이버 회로에 공급되는 신호들을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 타이밍 제어부가 1 프레임 동안 데이터 구동부에 제공하는 신호를 설명하기 위한 도면이다.
도 12는 도 11의 설정 제어 데이터를 설명하기 위한 도면이다.
도 13은 도 12의 더미 제어 데이터에 따른 더미 데이터의 출력 기간을 설명하는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치는 표시부(100), 스캔 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(400)를 포함할 수 있다.
표시부(100)는 영상을 표시할 수 있다. 표시부(100)는 표시 패널로 구현될 수 있다. 표시부(100)는 유기발광소자(organic light-emitting device, OLED)와 같은 다양한 디스플레이 소자를 구비할 수 있다. 이하에서는 편의상 디스플레이 소자로서 유기발광소자를 구비하는 표시 장치(10)에 대해 설명할 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니며, 액정 표시 장치(Liquid crystal display device, LCD), 전기 영동 표시 장치(Electrophoretic display, EPD), 무기 발광 표시 장치 등 다양한 방식의 디스플레이 장치에 적용될 수 있다.
표시부(100)는 스캔 라인들(SL1 내지 SLn, 단, n는 양의 정수), 데이터 라인들(DL1 내지 DLm, 단, m은 양의 정수), 및 화소(PX)를 포함할 수 있다.
스캔 라인들(SL1 내지 SLn)은 제1 스캔 라인(SL1) 및 제n 스캔 라인(SLn) 사이에 위치하는 제2 스캔 라인(SLa) 및 제3 스캔 라인(SLb)을 포함할 수 있다. 제2 스캔 라인(SLa)은 제1 스캔 라인(SL1) 및 제3 스캔 라인(SLb) 사이에 위치하는 스캔 라인일 수 있고, 제3 스캔 라인(SLb)은 제2 스캔 라인(SLa) 및 제n 스캔 라인(SLn) 사이에 위치하는 스캔 라인일 수 있다.
데이터 라인들(DL1 내지 DLm)은 제1 데이터 라인(DL1) 및 제m 데이터 라인(DLm) 사이에 위치하는 제2 데이터 라인(DLc) 및 제3 데이터 라인(DLd)을 포함할 수 있다. 제2 데이터 라인(DLc)은 제1 데이터 라인(DL1) 및 제3 데이터 라인(DLd) 사이에 위치하는 데이터 라인일 수 있고, 제3 데이터 라인(DLd)은 제2 데이터 라인(DLc) 및 제m 데이터 라인(DLm) 사이에 위치하는 데이터 라인일 수 있다.
화소(PX)는 스캔 라인들(SL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)과 각각 연결될 수 있다. 화소(PX)는 데이터 라인들(DL1 내지 DLm)을 통해 전달된 데이터 신호에 대응하여 소정 휘도의 빛을 외부로 방출 또는 공급할 수 있다.
다만, 화소(PX)가 이에 제한되는 것은 아니며, 예를 들어, 화소(PX)는 인접한 행들에 대응하는 스캔 라인들(예를 들어, 화소(PX)가 포함된 행의 이전 행에 대응하는 스캔 라인들 및 이후 행에 대응하는 스캔 라인들)과 전기적으로 연결될 수 있다.
한편, 화소(PX)는 제1 화소(PXac), 제2 화소(PXbc), 제3 화소(PXad), 및 제4 화소(PXbd)를 포함할 수 있다. 제1 화소(PXac) 및 제2 화소(PXbc)는 제2 데이터 라인(DLc)에 연결될 수 있다. 제1 화소(PXac)는 제2 스캔 라인(SLa)에 연결되고, 제2 화소(PXbc)는 제3 스캔 라인(SLb)에 연결될 수 있다. 제3 화소(PXad) 및 제4 화소(PXbd)는 제3 데이터 라인(DLd)에 연결될 수 있다. 제3 화소(PXad)는 제2 스캔 라인(SLa)에 연결되고, 제4 화소(PXbd)는 제3 스캔 라인(SLb)에 연결될 수 있다.
또한, 도시되지 않았으나, 화소(PX)는 제1 전원 라인 및 제2 전원 라인과 전기적으로 연결되어, 제1 전원(VDD) 및 제2 전원(VSS)의 전압을 공급받을 수 있다. 여기서, 제1 전원(VDD) 및 제2 전원(VSS)은 화소(PX) 및 구동부들(200, 300, 400)의 구동에 필요한 전원들일 수 있다. 제1 전원(VDD)은 하이 레벨의 전압을 공급하고, 제2 전원(VSS)은 로우 레벨의 전압을 공급할 수 있다.
화소(PX)의 구체적인 구성 및 동작에 대해서는 도 3a 및 도 3b을 참조하여 후술하기로 한다.
스캔 구동부(200)는 스캔 제어 신호(SCS)에 기초하여 스캔 신호들을 생성하고, 생성된 스캔 신호들을 스캔 라인들(SL1 내지 SLn)에 제공할 수 있다.
스캔 구동부(200)는 복수의 스테이지 회로들을 포함할 수 있고, 각각의 스테이지 회로들은 스캔 라인들(SL1 내지 SLn)을 통해 표시부(100)에 스캔 신호들을 제공할 수 있다.
스캔 신호들은 로우 전압 레벨의 펄스 또는 하이 전압 레벨의 펄스를 포함하는 스캔 신호일 수 있다. 예를 들어, 화소(PX)의 트랜지스터가 N형 트랜지스터로 구성되는 경우, 스캔 신호들은 로우 전압 레벨의 펄스를 포함할 수 있다. 또한, 화소(PX)의 트랜지스터가 P형 트랜지스터로 구성되는 경우, 스캔 신호들은 하이 전압 레벨의 펄스를 포함할 수 있다. 또한, 상술한 N형 트랜지스터는 NMOS(N-type metal oxide semiconductor)일 수 있고, 상술한 P형 트랜지스터는 PMOS(P-type metal oxide semiconductor)일 수 있다.
스캔 제어 신호(SCS)는 스캔 구동부(200)의 동작을 제어하는 신호이며, 스캔 스타트 펄스(Scan Start Pulse)(또는, 스캔 시작 신호) 및 하나 이상의 스캔 시프트 클럭(Scan Shift Clock)을 포함할 수 있다. 스캔 스타트 펄스는 스캔 신호들의 시작 타이밍을 제어하고, 스캔 시프트 클럭은 스캔 스타트 펄스를 시프트 시키기 위한 하나 이상의 클럭 신호를 의미할 수 있다.
스캔 구동부(200)는 시프트 레지스터(shift register)로 구현될 수 있으나 이에 한정되는 것은 아니다. 스캔 구동부(200)는 표시부(100)의 일 영역(또는, 표시 패널의 일 영역) 상에 직접 형성되거나, 집적 회로로 구현되고 연성 회로 기판에 실장되어 표시부(100)와 연결될 수도 있다.
데이터 구동부(300)는 데이터 제어 신호(DCS) 및 클럭 제어 신호(SFC)에 기초하여 데이터 신호를 생성하고, 데이터 신호를 화소 행 단위로 데이터 라인들(DL1 내지 DLm)에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(300)의 동작을 제어하는 제어 신호들 및 영상 데이터 정보를 포함하는 영상 신호들을 포함하는 신호일 수 있다. 데이터 구동부(300)는 복수의 드라이버 회로들을 포함할 수 있으며, 이와 관련하여 도 2를 참조하여 자세히 후술하기로 한다.
타이밍 제어부(400)는 외부(예를 들어, 프로세서(processor) 또는 스케일러(scaler))로부터 입력 영상 데이터(RGB) 및 입력 제어 신호들을 수신할 수 있다. 입력 영상 데이터(RGB)는 각 화소(PX)들에 대응하는 계조 값들을 포함할 수 있다. 입력 제어 신호들은 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK), 데이터 인에이블 신호(DE) 등을 포함할 수 있다.
타이밍 제어부(400)는 입력 영상 데이터(RGB) 및 입력 제어 신호들에 기초하여 스캔 제어 신호(SCS), 데이터 제어 신호(DCS) 및 클럭 제어 신호(SFC)를 생성할 수 있다. 타이밍 제어부(400)는 스캔 제어 신호(SCS)를 스캔 구동부(200)에 제공할 수 있고, 데이터 제어 신호(DCS) 및 클럭 제어 신호(SFC)를 데이터 구동부(300)에 제공할 수 있다.
도 2는 도 1에 도시된 데이터 구동부를 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 한 실시예에 따른 데이터 구동부(300)는 하나 또는 복수의 드라이버 회로(310)들을 포함할 수 있다. 표시 장치(10)가 하나의 드라이버 회로(310)만 포함하는 경우, 드라이버 회로(310)와 데이터 구동부(300)는 동일할 수 있다. 이때, 데이터 라인들(DL1 내지 DLm)은 모두 하나의 드라이버 회로(310)에 연결될 수 있다. 표시 장치(10)가 복수의 드라이버 회로(310)들을 포함하는 경우, 데이터 라인들(DL1 내지 DLm)은 그룹화될 수 있고, 각각의 데이터 라인 그룹은 대응하는 드라이버 회로(310)에 연결될 수 있다.
예를 들어, 드라이버 회로(310)들은 제1 드라이버 회로(311), 제2 드라이버 회로(312), 제3 드라이버 회로(313), 및 제4 드라이버 회로(314)를 포함할 수 있다. 제1 드라이버 회로(311)는 도 1의 제1 데이터 라인(DL1)을 포함하는 데이터 라인 그룹과 연결될 수 있고, 제2 드라이버 회로(312)는 제2 데이터 라인(DLc)을 포함하는 데이터 라인 그룹과 연결될 수 있고, 제3 드라이버 회로(313)는 제3 데이터 라인(DLd)을 포함하는 데이터 라인 그룹과 연결될 수 있고, 제4 드라이버 회로(314)는 도 1의 제m 데이터 라인(DLm)을 포함하는 데이터 라인 그룹과 연결될 수 있다. 즉, 제2 데이터 라인(DLc)과 제3 데이터 라인(DLd)은 서로 다른 드라이버 회로(310)들에 연결될 수 있다. 다만, 데이터 라인들 및 드라이버 회로의 연결 관계는 이에 한정되지 않으며, 서로 동일한 드라이버 회로 연결될 수도 있다.
드라이버 회로(310)들은 하나의 클럭 트레이닝 라인(clock training line, SFCL)을 공통 버스 라인(common bus line)으로 이용할 수 있다. 예를 들어, 타이밍 제어부(400)는 클럭 트레이닝 패턴을 공급한다는 클럭 제어 신호(SFC)를 하나의 클럭 트레이닝 라인(SFCL)을 통해서 전체 드라이버 회로(310)들에 동시에 전달할 수 있다.
드라이버 회로(310)는 전용의 데이터 제어 라인(DCSL)으로 타이밍 제어부(400)와 연결될 수 있다. 예를 들어, 표시 장치(10)가 복수의 드라이버 회로(310)들을 포함하는 경우, 각각의 드라이버 회로(310)들은 각각의 데이터 제어 라인(DCSL)을 통해서 타이밍 제어부(400)와 연결될 수 있다.
드라이버 회로(310)의 데이터 제어 라인(DCSL)은 적어도 한 개 이상일 수 있다. 예를 들어, 하나의 데이터 제어 라인(DCSL)의 대역폭이 부족한 경우에 이를 보충하기 위하여 각 드라이버 회로(310)에 복수의 데이터 제어 라인(DCSL)들이 연결될 수 있다. 또한, 공통 모드 노이즈 제거를 위해 데이터 제어 라인(DCSL)을 차동 신호 라인으로 구성하는 경우에도, 각 드라이버 회로(310)은 복수의 데이터 제어 라인(DCSL)들이 필요할 수 있다.
드라이버 회로(310)는 데이터 제어 라인(DCSL)을 통해 공급된 데이터 제어 신호(DCS)를 기초로 데이터 신호를 생성하여 화소 행 단위로 데이터 라인들(DL1 내지 DLm)에 제공할 수 있다. 본 발명에서, 하나의 드라이버 회로(310)가 각 화소 행 마다 데이터 신호를 공급하는 기간이 서로 상이하게 설정될 수 있다. 예를 들어, 드라이버 회로(310)로부터 상대적으로 가까운 거리의 화소 행에는 데이터 신호를 공급하는 기간이 짧게 설정될 수 있고, 드라이버 회로(310)로부터 상대적으로 먼 거리의 화소 행에는 데이터 신호를 공급하는 기간이 길게 설정될 수 있다. 또한, 같은 화소 행에 데이터 신호를 공급하더라도 드라이버 회로(310)들 마다 데이터 신호를 공급하는 기간이 서로 상이할 수 있다. 드라이버 회로(310)가 데이터 신호를 공급하는 기간은 필요에 따라 설정될 수 있으며, 타이밍 제어부(400)는 데이터 신호 공급 기간을 제어하기 위한 데이터가 포함된 데이터 제어 신호(DCS)를 각 드라이버 회로(310)들에 제공할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다. 도 3b는 도 3a의 화소의 예시적인 구동 방법을 설명하기 위한 도면이다.
도 3a 및 도 3b를 참조하면, 화소(PXij)는 스캔 라인(SLi) 및 데이터 라인(DLj)에 연결될 수 있다. 스캔 라인(SLi)은 도 1의 스캔 라인들(S1 내지 Sn) 중 어느 하나이고, 데이터 라인(DLj)은 도 1의 데이터 라인들(D1 내지 Dm) 중 어느 하나일 수 있다.
화소(PXij)는 발광 소자(LD), 복수의 트랜지스터들(T1, T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
본 실시예에서 트랜지스터들은 P형 트랜지스터, 예를 들어 PMOS로 도시되었지만, 당업자라면 N형 트랜지스터, 예를 들어 NMOS로 동일한 기능을 하는 화소 회로를 구성할 수 있을 것이다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제1 트랜지스터(T1)를 경유하여 제1 구동 전압 라인(VDDL)에 연결될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전압 라인(VSSL)에 연결될 수 있다. 제1 전원 라인(VDDL)은 제1 전원(도 1의 VDD)의 전압을 제공하는 라인이고, 제2 전원 라인(VSSL)은 제2 전원(도 1의 VSS)의 전압을 제공하는 라인일 수 있다.
제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 제1 전원 라인(VDDL)에 연결될 수 있고, 제2 전극은 발광 소자(LD)의 제1 전극에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)로 공급되는 구동 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DLj)에 연결될 수 있고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SLi)에 연결될 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 연결될 수 있고, 다른 전극은 제1 전원 라인(VDDL)에 연결될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 한 프레임의 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
제2 트랜지스터(T2)의 게이트 전극에 스캔 라인(SLi)을 통해서 턴-온 레벨(예컨대, 로우 전압 레벨)의 스캔 신호가 공급되면, 제2 트랜지스터(T2)는 데이터 라인(DLj)과 스토리지 커패시터(Cst)의 일 전극을 연결시킬 수 있다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 라인(DLj)을 통해 인가된 데이터 전압(DATAij)과 제1 전원 라인(VDDL)의 제1 전원(도 1의 VDD)의 전압의 차이에 따른 전압 값이 기입될 수 있다. 일 실시예로, 스캔 라인(SLi)을 통해 스캔 신호가 공급되는 기간은 데이터 전압(DATAij)이 인가되는 기간보다 길게 설정될 수 있다. 다른 실시예로, 스캔 라인(SLi)을 통해 스캔 신호가 공급되는 기간은 데이터 전압(DATAij)이 인가되는 기간과 동일하게 설정될 수도 있다.
제2 트랜지스터(T2)를 통해 공급되는 데이터 전압(DATAij)의 공급 기간이 증가할수록, 스토리지 커패시터(Cst)는 충분한 시간 동안 충전될 수 있다.
제1 트랜지스터(T1)는 스토리지 커패시터(Cst)에 기입된 전압에 따라 결정된 구동 전류를 제1 전원 라인(VDDL)으로부터 제2 전원 라인(VSSL)으로 흐르게 할 수 있다. 발광 소자(LD)는 구동 전류 량에 따른 휘도로 발광할 수 있다.
설명의 편의상, 도 3a에서는 데이터 신호를 화소(PXij)의 내부로 전달하기 위한 제2 트랜지스터(T2)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 비교적 단순한 구조의 화소 회로를 도시하였다.
다만, 본 발명이 이에 한정되는 것은 아니며, 화소 회로의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로는 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 보상 트랜지스터, 제1 노드(N1) 또는 발광 소자(LD)의 애노드 전극을 초기화하기 위한 초기화 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 발광 제어 트랜지스터 등과 같은 각종 트랜지스터들을 추가적으로 더 포함할 수도 있다. 또는, 화소 회로는 외부에서 화소의 특성(예를 들어, 제1 트랜지스터(T1) 및/또는 발광 소자(LD)의 열화 특성)을 검출할 수 있는 구성을 가질 수도 있다.
도 4는 본 발명의 일 실시예에 따른 타이밍 제어부가 1 프레임 동안 데이터 구동부에 제공하는 신호를 설명하기 위한 도면이다. 도 5는 도 4의 라인 시작 데이터를 설명하기 위한 도면이다. 도 6은 도 4의 설정 제어 데이터를 설명하기 위한 도면이다. 도 7은 도 6의 블랭크 제어 데이터에 따른 수평 블랭크 기간 데이터의 출력 기간을 설명하는 도면이다. 도 8은 도 4의 수평 블랭크 기간 데이터를 설명하기 위한 도면이다.
도 1 및 도 4 내지 도 8을 참조하면, 타이밍 제어부(400)는 데이터 구동부(300)에 각각의 영상 프레임에 대한 데이터 제어 신호(DCS) 및 클럭 제어 신호(SFC)를 제공할 수 있다.
하나의 영상 프레임은 표시부(100)가 하나의 정지 화상을 표시하는 단위 기간을 의미할 수 있고, 복수 개의 영상 프레임들이 조합되어 움직이는 동화상이 표시 장치(10)를 통해 표시될 수 있다.
각각의 영상 프레임에 대한 프레임 기간은 수직 블랭크 기간과 액티브 데이터 기간을 포함할 수 있다. 예를 들어, k 번째 프레임 기간(FRPk)은 k 번째 수직 블랭크 기간(VBPk) 및 k 번째 액티브 데이터 기간(ADPk)을 포함할 수 있다.
액티브 데이터 기간(ADPk)은 표시부(100)의 화소(PX)들이 표시할 영상 프레임을 구성하는 계조 값들의 공급 기간일 수 있다. 계조 값들은 픽셀 데이터(PXD)에 포함될 수 있다.
수직 블랭크 기간(VBPk)은 이전 프레임의 액티브 데이터 기간과 현재 프레임의 액티브 데이터 기간(ADPk) 사이에 위치할 수 있다. 즉, 수직 블랭크 기간(VBPk) 이후에 액티브 데이터 기간(ADPk)이 진행될 수 있다.
수직 블랭크 기간(VBPk) 동안에 클럭 트레이닝, 프레임 설정, 더미 픽셀 데이터 공급이 수행될 수 있다. 수직 블랭크 기간(VBPk)은 더미 픽셀 데이터(DMD)의 공급 기간, 클럭 트레이닝 패턴(CTP)의 공급 기간, 프레임 데이터(FRD)의 공급 기간, 및 더미 픽셀 데이터(DMD)의 공급 기간을 순차적으로 포함할 수 있다.
수평 블랭크 기간(VBPk) 중에, 타이밍 제어부(400)는 클럭 제어 라인(도 2의 SFCL)을 통해 클럭 제어 신호(SFC)를 데이터 구동부(300)에 제공할 수 있다. 타이밍 제어부(400)는 수직 블랭크 기간(VBPk) 중 제1 레벨(예를 들어, 로우 레벨(L))의 클럭 제어 신호(SFC)를 공급하여, 데이터 제어 라인(DCSL)을 통해 클럭 트레이닝 패턴(CTP)이 공급되고 있음을 데이터 구동부(300)에 알릴 수 있다. 타이밍 제어부(400)는 클럭 트레이닝 패턴(CTP)이 공급되지 않을 때는 클럭 제어 라인(SFCL)에 제2 레벨(예를 들어, 하이 레벨(H))의 클럭 제어 신호(SFC)를 인가할 수 있다.
예를 들어, 클럭 트레이닝 패턴(CTP)은 적어도 하나의 단위 데이터를 포함하며, 단위 데이터 각각은 10 비트의 디지털 데이터로 구성될 수 있다. 데이터 제어 라인(DCSL)에 단위 데이터가 공급되는 기간을 1 주기(1T)라고 할 수 있다. 클럭 트레이닝 패턴(CTP)의 각 단위 데이터는 하이 레벨 대 로우 레벨의 비율이 6대 4 및 4대 6을 반복할 수 있으나, 이에 한정되는 것은 아니고, 클럭 트레이닝 패턴(CTP)은 제품에 따라 달리 설정될 수 있다.
액티브 데이터 기간(ADPk) 중에, 각 액티브 라인에 대한 복수의 픽셀 데이터(PXD) 및 복수의 제어 데이터들(SOL, CONF, HBP)이 데이터 구동부(300)로 공급될 수 있다. 이 때, 각 액티브 라인은 각각의 스캔 라인들(SL1 내지 SLn)에 대응하는 화소 행에 해당할 수 있다.
예를 들어, 제1 액티브 라인(LINE1)은 제1 스캔 라인(SL1)에 대응하는 화소 행이고, 제1 액티브 라인(LINE1)에 공급되는 데이터 제어 신호(DCS)는 제1 라인 영상 데이터(LDCS1)일 수 있다. 제2 액티브 라인(LINE2)은 제2 스캔 라인(SLa)에 대응하는 화소 행이고, 제2 액티브 라인(LINE2)에 공급되는 데이터 제어 신호(DCS)는 제2 라인 영상 데이터(LDCS2)일 수 있다. 제3 액티브 라인(LINE3)은 제3 스캔 라인(SLb)에 대응하는 화소 행이고, 제3 액티브 라인(LINE3)에 공급되는 데이터 제어 신호(DCS)는 제3 라인 영상 데이터(LDCS3)일 수 있다. 제n 액티브 라인(LINEn)은 제n 스캔 라인(SLn)에 대응하는 화소 행이고, 제n 액티브 라인(LINEn)에 공급되는 데이터 제어 신호(DCS)는 제n 라인 데이터 영상(LDCSn)일 수 있다.
각 액티브 라인들(LINE1 내지 LINEn)을 통해 공급되는 라인 영상 데이터들(LDCS1 내지 LDCSn)은 서로 공급 기간이 상이할 수 있다. 제1 라인 영상 데이터(LDCS1)는 제1 기간(1H) 동안 공급되고, 제2 라인 영상 데이터(LDCSa)는 제2 기간(1Ha) 동안 공급되고, 제3 라인 영상 데이터(LDCSb)는 제3 기간(1Hb) 동안 공급되고, 제n 라인 영상 데이터(LDCSn)는 제n 기간(1Hn) 동안 공급될 수 있다. 일 실시예로, 제1 액티브 라인(LINE1)부터 제n 액티브 라인(LINEn)으로 갈수록 공급되는 라인 영상 데이터의 공급 기간이 길어질 수 있다. 즉, 제1 기간(1H)이 가장 짧고, 제2 기간(1Ha)보다 제3 기간(1Hb)이 길며, 제n 기간(1Hn)이 가장 길 수 있다.
라인 영상 데이터들(LDCS1 내지 LDCSn)은 순차적으로 제공되는 라인 시작 데이터(SOL), 설정 제어 데이터(CONF), 픽셀 데이터(PXD), 및 수평 블랭크 기간 데이터(HBP)를 포함할 수 있다. 이 중, 수평 블랭크 기간 데이터(HBP)의 공급 기간은 설정 제어 데이터(CONF)에 의해 조절될 수 있다.
예를 들어, 제1 라인 영상 데이터(LDCS1)의 제1 수평 블랭크 기간 데이터(HBP1)는 제1 설정 제어 데이터(CONF1)에 의해 조절되어 제1 블랭크 기간(WH1) 동안 공급될 수 있다. 즉, 타이밍 제어부(400)는 설정 제어 데이터(CONF)를 제어하여 라인 영상 데이터 각각의 공급 기간을 조절할 수 있다. 이하, 도면들을 참조하여 라인 영상 데이터가 포함하는 데이터를 구체적으로 설명한다
도 5, 도 6, 및 도 8에는 예시적인 라인 시작 데이터(SOL), 설정 제어 데이터(CONFp), 및 수평 블랭크 기간 데이터(HBPp)가 각각 도시되어 있다. 예를 들어, 라인 시작 데이터(SOL), 설정 제어 데이터(CONFp), 및 수평 블랭크 기간 데이터(HBPp)는 복수의 단위 데이터를 포함하며, 단위 데이터는 각각 10 비트(AD, D0, D1, D2, D3, D4, D5, D6, D7, D8)로 구성될 수 있다. 상술한 바와 같이, 하나의 단위 데이터가 공급되는 기간을 1 주기(1T)라고 할 수 있다. 각각의 단위 데이터는 천이 비트(AD)를 포함할 수 있다. 제품에 따라 달리 설정될 수 있지만, 천이 비트(AD)는 직전 비트와 레벨이 다르도록 설정될 수 있다. 제품에 따라, 천이 비트(AD)는 이후 비트와 레벨이 다르도록 설정될 수도 있다. 예컨대, 천이 비트(AD)는 각 단위 데이터의 시작을 알릴 수 있다.
도 5에 도시된 바와 같이, 라인 시작 데이터(start of line, SOL)는 변경된 화소 행에 대한 신호의 공급이 시작됨을 드라이버 회로(도 2의 310)에 알릴 수 있다. 본 실시예에서는 라인 시작 데이터(SOL)의 단위 데이터 열이 1111111111로 구성되었지만, 이는 제품에 따라 달라질 수 있다. 라인 시작 데이터(SOL)가 제공된 후 설정 제어 데이터(CONF)가 제공될 수 있다.
설정 제어 데이터(CONF)는 드라이버 회로(310)의 동작 옵션(option)을 포함할 수 있다. 예를 들어, 설정 제어 데이터(CONF)는 후속하는 데이터의 종류를 알릴 수 있다. 설정 제어 데이터(CONF)에 후속하는 데이터는 픽셀 데이터(PXD) 또는 더미 픽셀 데이터(DMD) 일 수 있으며, 설정 제어 데이터(CONF')에 후속하는 데이터는 프레임 데이터(FRD)일 수 있다.
도 6은 도 4의 설정 제어 데이터를 설명하기 위한 도면이다. 특히, 도 6은 액티브 데이터 기간(ADPk) 중에 제공되는 설정 제어 데이터(CONFp)의 일 예를 나타낸다. 설정 제어 데이터(CONFp)는 001로 시작되고, 1로 종료되는 10 비트의 단위 데이터 열을 포함할 수 있으며, 그 중간에 드라이버 회로(310)의 동작 옵션을 제어하기 위한 동작 옵션 데이터(CONFD)를 포함할 수 있다.
설정 제어 데이터(CONFp)가 포함하는 복수의 단위 데이터 열들 중 적어도 일부는 블랭크 제어 데이터(HBC)를 포함할 수 있다. 블랭크 제어 데이터(HBC)는 수평 블랭크 기간 데이터(HBP)의 공급 기간을 제어하는 데이터일 수 있다. 일 예로, 설정 제어 데이터(CONFp)는 제1 블랭크 제어 데이터(HBC1), 제2 블랭크 제어 데이터(HBC2), 제3 블랭크 제어 데이터(HBC3), 및 제4 블랭크 제어 데이터(HBC4)를 포함할 수 있다. 각각의 블랭크 제어 데이터(HBC1, HBC2, HBC3, HBC4)는 도 6에 도시된 바와 같이, 하나의 단위 데이터 열에 두 개의 블랭크 제어 데이터(HBC)가 포함될 수 있으나, 이에 한정되는 것은 아니고, 하나의 단위 데이터 열에 한 개의 블랭크 제어 데이터(HBC)가 포함될 수도 있다. 또한, 블랭크 제어 데이터(HBC1, HBC2, HBC3, HBC4)를 포함하는 단위 데이터 열은 연속하여 제공될 수 있으나, 이에 한정되는 것은 아니고, 연속하여 제공되지 않을 수도 있다. 설정 제어 데이터(CONF)가 제공된 후 픽셀 데이터(PXD)가 제공될 수 있다.
픽셀 데이터(PXD)는 화소 계조 데이터(RGBD)를 포함하여 단위 데이터의 천이 비트(AD)를 제외한 나머지 비트(D0, D1, D2, D3, D4, D5, D6, D7, D8)가 대응하는 화소의 계조 값을 표현할 수 있다. 픽셀 데이터(PXD)의 구성은 제품에 따라 달라질 수 있다. 픽셀 데이터(PXD)가 제공된 후 수평 블랭크 기간 데이터(HBP)가 제공될 수 있다.
수평 블랭크 기간 데이터(horizontal blank period data, HBP)는 픽셀 데이터(PXD)에 대응하는 화소 행(예를 들어, 동일한 스캔 라인에 연결된 화소들)이 변경됨을 드라이버 회로(310)에 알릴 수 있다.
도 8은 도 4의 수평 블랭크 기간 데이터를 설명하기 위한 도면이다. 특히, 도 8은 도 6의 설정 제어 데이터(CONFp)와 동일한 액티브 라인에 제공되는 수평 블랭크 기간 데이터(HBPp)의 일 예를 나타낸다. 수평 블랭크 기간 데이터(HBPp)는 1110011000으로 구성된 단위 데이터 열을 포함할 수 있으나, 이는 제품에 따라 달라질 수 있다.
상술한 바와 같이, 수평 블랭크 기간 데이터(HBPp)의 공급 기간(WHp)은 설정 제어 데이터(CONFp)의 블랭크 제어 데이터(HBC)에 따라 다르게 설정될 수 있다.
도 7을 더 결부하여 설명하면, 블랭크 제어 데이터(HBC)는 4 비트의 데이터로 이루어질 수 있다. 이 경우, 수평 블랭크 기간 데이터(HBP)의 공급 기간은 블랭크 제어 데이터(HBC1, HBC2, HBC3, HBC4)의 값에 따라 16 가지로 조절될 수 있다. 다만, 이에 한정되는 것은 아니며, 설정 제어 데이터(CONFp)가 더 많은 비트의 블랭크 제어 데이터(HBC)를 포함하는 경우, 수평 블랭크 기간 데이터(HBP)의 공급 기간은 더욱 세분화되어 조절될 수 있다.
예를 들어, 블랭크 제어 데이터(HBC)가 제4 블랭크 제어 데이터(HBC4), 제3 블랭크 제어 데이터(HBC3), 제2 블랭크 제어 데이터(HBC2), 및 제1 블랭크 제어 데이터(HBC1)의 순으로 0000의 데이터를 갖는 경우, 수평 블랭크 기간 데이터(HBPp)는 30 개의 단위 데이터 열을 포함할 수 있다. 이 경우, 수평 블랭크 기간 데이터(HBPp)가 공급되는 기간은 30 주기(30T)일 수 있다. 이 때, 30 주기(30T)는 30 개의 단위 데이터가 공급되는 기간일 수 있다. 또 다른 예로, 블랭크 제어 데이터(HBC)가 1111의 데이터를 갖는 경우, 수평 블랭크 기간 데이터(HBPp)는 60개의 단위 데이터 열을 포함할 수 있다. 이 경우, 수평 블랭크 기간 데이터(HBPp)가 공급되는 기간은 60 주기(60T)일 수 있다. 이처럼, 블랭크 제어 데이터(HBC)의 제1 블랭크 제어 데이터(HBC1), 제2 블랭크 제어 데이터(HBC2), 제3 블랭크 제어 데이터(HBC3), 및 제4 블랭크 제어 데이터(HBC4)의 값에 따라, 수평 블랭크 기간 데이터(HBPp)가 공급되는 기간(WHp)이 결정될 수 있다.
상술한 바와 같이, 수평 블랭크 기간 데이터(HBPp)가 공급되는 기간은 설정 데이터 데이터(CONFp)의 블랭크 제어 데이터(HBC)에 의해 조절될 수 있으며, 수평 블랭크 기간 데이터(HBPp)가 공급되는 기간에 따라, 라인 영상 데이터들(LDCS1 내지 LDCSn)이 공급되는 기간이 조절될 수 있다. 예를 들어, 제3 수평 블랭크 기간 데이터(HBPb)의 제3 블랭크 기간(WHb)은 제2 수평 블랭크 기간 데이터(HBPa)의 제2 블랭크 기간(WHa)보다 길게 설정될 수 있고, 이에 따라, 제3 라인 영상 데이터(LDCSb)가 공급되는 기간은 제2 라인 영상 데이터(LDCSa)가 공급되는 기간보다 길게 조절될 수 있다.
도 9는 도 2의 제3 드라이버 회로에 공급되는 신호들 및 제3 드라이버 회로가 데이터 라인으로 공급하는 데이터 신호들을 설명하기 위한 도면이다. 도 10은 도 2의 제2 드라이버 회로 및 제3 드라이버 회로에 공급되는 신호들을 설명하기 위한 도면이다.
도 1, 도 2, 도 9 및 도 10을 참조하면, 타이밍 제어부(400)는 스캔 시작 신호(STVP) 및 데이터 로드 신호(TPc, TPd)를 생성할 수 있다.
스캔 시작 신호(STVP)는 스캔 구동부(200)에 제공될 수 있으며, 스캔 구동부(200)는 스캔 시작 신호(STVP)에 대응하여 스캔 라인들(SL1 내지 SLn)로 스캔 신호를 제공할 수 있다. 스캔 시작 신호(STVP)에 따라 한 프레임(1 frame)이 시작될 수 있으며, 스캔 시작 신호(STVP) 간의 기간이 프레임 기간(1F) 일 수 있다. 데이터 로드 신호(TPc, TPd)는 데이터 제어 라인(DCSL)을 통해 데이터 구동부(300)에 제공되는 신호일 수 있으며, 데이터 제어 신호(DCS)에 포함되는 신호일 수 있다. 데이터 로드 신호(TPc, TPd)는 하이 레벨의 펄스를 포함하는 신호일 수 있으나, 이에 한정되지 않는다.
데이터 구동부(300)의 드라이버 회로(310)는 데이터 로드 신호에 대응하여 데이터 신호를 데이터 라인들로 제공할 수 있다. 예를 들어, 제2 드라이버 회로(312)는 제1 데이터 로드 신호(TPc)에 대응하여 제2 데이터 라인(DLc)을 포함하는 데이터 라인 그룹에 데이터 신호를 제공할 수 있고, 제3 드라이버 회로(313)는 제2 데이터 로드 신호(TPd)에 대응하여 제3 데이터 라인(DLd)을 포함하는 데이터 라인 그룹에 데이터 신호를 제공할 수 있다.
도 9에 도시된 바와 같이, 제2 드라이버 회로(312)는 제1 데이터 로드 신호(TPc)에 대응하여 데이터 신호(Dc)를 데이터 라인 그룹에 제공할 수 있고, 데이터 신호(Dc)는 제2 드라이버 회로(312)에 제공된 제1 데이터 로드 신호(TPc)에 대응되는 기간으로 제공될 수 있다. 제1 데이터 로드 신호(TPc)의 하이 레벨의 펄스 간의 기간인 제1 내지 제n 데이터 기간들(tc1 내지 tcn)에 대응하여 제1 내지 제n 데이터 신호(dc1 내지 dcn)가 제공될 수 있다. 예컨대, 제1 데이터 신호(dc1)는 제1 데이터 기간(tc1) 동안 제공될 수 있고, 제n 데이터 신호(dcn)는 제n 데이터 기간(tcn) 동안 제공될 수 있다.
본 실시예에서, 제1 내지 제n 데이터 신호(dc1 내지 dcn)가 공급되는 기간은 서로 상이할 수 있다. 예를 들어, 제1 내지 제n 데이터 신호(dc1 내지 dcn)가 공급되는 기간은 점차 길어질 수 있으며, 드라이버 회로(312)로부터 먼 거리의 스캔 라인과 연결된 화소(PX)일수록 더 긴 기간 동안 데이터 신호를 제공받을 수 있다.
제1 데이터 기간(tc1) 내지 제n 데이터 기간(tcn)의 합은 프레임 기간(1F) 내로 설정될 수 있다. 상술한 바와 같이, 데이터 신호가 공급되는 데이터 기간이 점차 증가하도록 설정할 경우, 제1 데이터 기간(tc1)은 제2 드라이버 회로(312)에 연결된 화소(PX)들에 균등하게 데이터 신호를 공급하는 기간보다 짧게 설정되고, 제n 데이터 기간(tcn)은 상기 기간보다 길게 설정될 수 있다. 예를 들어, 프레임 기간(1F)은 8.3㎳ 이고, 제1 데이터 기간(tc1)은 1.75㎲ 이며, 제n 데이터 기간(tcn)은 1.95㎲ 일 수 있다.
도 1을 결부하여 설명하면, 제2 데이터 라인(DLc)에 연결된 제1 화소(PXac) 및 제2 화소(PXbc)에 공급되는 데이터 신호의 기간은 서로 상이할 수 있고, 데이터 구동부(300)로부터 먼 거리에 위치한 제2 화소(PXbc)에는 제1 화소(PXac)보다 긴 기간 동안 데이터 신호가 공급될 수 있다.
드라이버 회로(312)로부터 멀어질수록, 데이터 라인들을 통해 제공되는 데이터 신호(또는, 데이터 전압)의 세기가 감소하거나 지연이 발생할 수 있으며, 이에 따라, 드라이버 회로(312)로부터 먼 거리의 화소(PX)들의 충전률이 감소할 수 있다. 상술한 바와 같이, 충전률은 화소(PX)의 스토리지 커패시터(도 3a의 Cst)의 충전률을 의미할 수 있다. 충전률이 감소할 경우, 발광 소자(도 3a의 LD)에 흐르는 구동 전류의 양이 감소할 수 있으며, 화소(PX)들이 원하는 휘도로 발광하지 않을 수 있다. 따라서, 본 실시예는 드라이버 회로(312)로부터 가까운 거리의 화소(PX)에 비해, 먼 거리의 화소(PX)에 더 긴 기간 동안 데이터 신호를 제공하여 화소(PX)들을 충분히 충전시킬 수 있으며, 원하는 휘도의 발광시킬 수 있다.
한편, 도 10에 도시된 바와 같이, 제2 드라이버 회로(312)가 제공받는 제1 데이터 로드 신호(TPc)와 제3 드라이버 회로(313)가 제공받는 제2 데이터 로드 신호(TPd)는 서로 상이할 수 있다.
제3 드라이버 회로(313)에 연결된 데이터 라인들은 제2 드라이버 회로(312)에 연결된 데이터 라인들에 비해 스캔 구동부(200)로부터 더 먼 거리에 위치할 수 있다. 스캔 구동부(200)로부터 멀어질수록, 스캔 라인들을 통해 제공되는 스캔 신호의 세기가 감소하거나 스캔 신호의 파형이 변할 수 있으며, 스캔 구동부(200)로부터 먼 거리의 화소(PX)들의 충전률이 감소할 수 있다. 이에 따라, 제3 드라이버 회로(313)에 연결된 화소(PX)들 간의 충전률의 차이는, 제2 드라이버 회로(312)에 연결된 화소(PX)들 간의 충전률의 차이보다 클 수 있다. 예를 들어, 도 1에 있어서, 스캔 구동부(200)로부터 먼 거리에 위치한 제3 화소(PXad) 및 제4 화소(PXbd)의 충전률의 차이는 제1 화소(PXac) 및 제2 화소(PXbc)의 충전률의 차이보다 클 수 있다.
이에 따라, 제3 드라이버 회로(313)에 공급되는 데이터 기간들 간의 차이가 제2 드라이버 회로(312)에 공급되는 데이터 기간들 간의 차이보다 크게 설정될 수 있다. 즉, 제2 데이터 로드 신호의 제1 데이터 기간(td1)은 제1 데이터 로드 신호(TPc)의 제1 데이터 기간(tc1)보다 짧게 설정되고, 제2 데이터 로드 신호의 제n 데이터 기간(tdn)은 제1 데이터 로드 신호(TPc)의 제n 데이터 기간(tcn)보다 길게 설정될 수 있다. 예를 들어, 제1 데이터 기간(td1)은 1.35㎲ 이고, 제n 데이터 기간(tdn)은 2.35㎲ 일 수 있다.
즉, 도 1에 있어서, 제1 내지 제4 화소들(PXac, PXbc, PXad, PXbd)의 데이터 신호 공급 기간을 비교하면, 제4 화소(PXbd)에 공급되는 데이터 신호의 공급 기간이 가장 길고, 제2 화소(PXbc), 제1 화소(PXac), 및 제3 화소(PXad) 순으로 데이터 신호의 공급 기간이 길 수 있다.
상술한 바와 같이, 본 발명의 표시 장치(10)는 화소(PX)들과 데이터 구동부(300)의 거리에 따라 발생하는 충전률의 차이에 대응하여 데이터 신호가 공급되는 기간을 조절할 수 있다. 또한, 본 발명의 표시 장치(10)는 화소(PX)들과 스캔 구동부(200)의 거리에 따라 발생하는 충전률의 차이에 대응하여 각 드라이버 회로(310)들이 공급하는 데이터 신호의 기간을 조절할 수 있다. 이에 따라, 각 구동부들(200, 300)과 거리가 먼 화소(PX)들의 충전률을 확보하여 휘도를 향상시킬 수 있으며, 충전률 이상으로 인한 노이즈 불량을 개선할 수 있다.
상술한 데이터 신호의 공급 기간은 타이밍 제어부(400)가 제공하는 데이터 제어 신호(DCS)를 통해 이루어질 수 있다. 액티브 데이터 기간에 제공되는 데이터 제어 신호(DCS)의 설정 제어 데이터(CONF)는 블랭크 제어 데이터(HBC)를 포함할 수 있으며, 이를 통해 수평 블랭크 기간 데이터(HBP)이 공급되는 기간을 조절하고, 데이터 구동부(300)가 화소(PX)들에 데이터 신호를 공급하는 기간을 조절할 수 있다.
이하, 표시 장치의 다른 실시예에 대해 설명한다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 11은 본 발명의 다른 실시예에 따른 타이밍 제어부가 1 프레임 동안 데이터 구동부에 제공하는 신호를 설명하기 위한 도면이다. 도 12는 도 11의 설정 제어 데이터를 설명하기 위한 도면이다. 도 13은 도 12의 더미 제어 데이터에 따른 더미 데이터의 출력 기간을 설명하는 도면이다.
도 11 내지 도 13을 참조하면, 데이터 제어 신호(DCS')는 액티브 데이터 기간(ADPk)에 제공되는 라인 영상 데이터들(LDCS1 내지 LDCSn)을 포함할 수 있다. 적어도 일부의 라인 영상 데이터들(LDCS1 내지 LDCSn)은 픽셀 데이터(PXD)와 수평 블랭크 기간 데이터(HBP)의 사이에 공급되는 더미 데이터(DMPa, DMPb, DMPn)를 포함할 수 있다. 더미 데이터(DMPa, DMPb, DMPn)는 데이터 신호를 제어하기 위한 정보를 포함하지 않는 데이터일 수 있다.
예컨대, 제2 라인 영상 데이터(LDCSa')는 제2 설정 제어 데이터(CONFa') 및 제2 더미 데이터(DMPa)를 포함할 수 있다. 제2 더미 데이터(DMPa)는 제1 더미 기간(WDa) 동안 공급될 수 있다. 또한, 제3 라인 영상 데이터(LDCSb')는 제3 설정 제어 데이터(CONFb') 및 제3 더미 데이터(DMPb)를 포함할 수 있다. 제3 더미 데이터(DMPb)는 제2 더미 기간(WDb) 동안 공급될 수 있다. 더미 데이터(DMPa, DMPb, DMPn)가 공급되는 기간은 설정 제어 데이터(CONFa', CONFb', CONFn)에 의해 조절될 수 있다.
도 12에 도시된 바와 같이, 설정 제어 데이터(CONFq)가 포함하는 복수의 단위 데이터 열들 중 적어도 일부는 더미 제어 데이터(DMC1, DMC2, DMC3, DMC4)를 포함할 수 있다. 더미 제어 데이터(DMC1, DMC2, DMC3, DMC4)는 더미 데이터(DMPa, DMPb, DMPn)의 공급 기간을 제어하는 데이터일 수 있다. 일 예로, 설정 제어 데이터(CONFq)는 제1 더미 제어 데이터(DMC1), 제2 더미 제어 데이터(DMC2), 제3 더미 제어 데이터(DMC3), 및 제4 더미 제어 데이터(DMC4)를 포함할 수 있다. 각각의 더미 제어 데이터(DMC1, DMC2, DMC3, DMC4)는 도 12에 도시된 바와 같이, 하나의 단위 데이터 열에 두 개의 더미 제어 데이터가 포함될 수 있으나, 이에 한정되는 것은 아니고, 하나의 단위 데이터 열에 한 개의 더미 제어 데이터가 포함될 수도 있다. 또한, 더미 제어 데이터(DMC1, DMC2, DMC3, DMC4)를 포함하는 단위 데이터 열은 연속하여 제공될 수 있으나, 이에 한정되는 것은 아니고, 연속하여 제공되지 않을 수도 있다.
도 13을 더 결부하여 설명하면, 더미 제어 데이터(DMC)는 4 비트의 데이터로 이루어질 수 있다. 이 경우, 더미 데이터(DMPa, DMPb, DMPn)의 공급 기간은 더미 제어 데이터(DMC1, DMC2, DMC3, DMC4)의 값에 따라 16 가지로 조절될 수 있다. 다만, 이에 한정되는 것은 아니며, 설정 제어 데이터(CONFq)가 더 많은 비트의 더미 제어 데이터를 포함하는 경우, 더미 데이터(DMPa, DMPb, DMPn)의 공급 기간은 더욱 세분화되어 조절될 수 있다.
예를 들어, 더미 제어 데이터(DMC1, DMC2, DMC3, DMC4)가 제4 더미 제어 데이터(DMC4), 제3 더미 제어 데이터(DMC3), 제2 더미 제어 데이터(DMC2), 및 제1 더미 제어 데이터(DMC1)의 순으로 0000의 데이터를 갖는 경우, 라인 영상 데이터는 더미 데이터를 포함하지 않을 수 있다. 또 다른 예로, 더미 제어 데이터(DMC1, DMC2, DMC3, DMC4)가 1111의 데이터를 갖는 경우, 더미 데이터는 60개의 단위 데이터 열을 포함할 수 있다. 이 경우, 더미 데이터가 공급되는 기간은 60 주기(60T)일 수 있다. 이처럼, 더미 제어 데이터(DMC)의 제1 더미 제어 데이터(DMC1), 제2 더미 제어 데이터(DMC2), 제3 더미 제어 데이터(DMC3), 및 제4 더미 제어 데이터(DMC4)의 값에 따라, 라인 영상 데이터들(LDCS1 내지 LDCSn)의 더미 데이터(DMPa, DMPb, DMPn)가 공급되는 기간이 결정될 수 있다.
더미 데이터(DMPa, DMPb, DMPn)가 공급되는 기간에 따라, 라인 영상 데이터들(LDCS1 내지 LDCSn)이 공급되는 기간이 조절될 수 있다. 예를 들어, 제3 더미 데이터(DMPb)의 제2 더미 기간(WDb)은 제2 더미 데이터(DMPa)의 제1 더미 기간(WDa)보다 길게 설정될 수 있고, 이에 따라, 제3 라인 영상 데이터(LDCSb')가 공급되는 기간은 제2 라인 영상 데이터(LDCSa')가 공급되는 기간보다 길게 조절될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시부
200: 스캔 구동부 300: 데이터 구동부
310: 드라이버 회로 311: 제1 드라이버 회로
312: 제2 드라이버 회로 313: 제3 드라이버 회로
314: 제4 드라이버 회로 400: 타이밍 제어부
DL1~DLm: 제1 내지 제m 데이터 라인
SL1~SLn: 제1 내지 제n 데이터 라인
SCS: 스캔 제어 신호 SFC: 클럭 제어 신호
DCS: 데이터 제어 신호 SOL: 라인 시작 데이터
CONF: 설정 제어 데이터 DMD: 더미 픽셀 데이터
FRD: 프레임 데이터 PXD: 픽셀 데이터
HBP: 수평 블랭크 기간 데이터 HBC: 블랭크 제어 데이터
HBC1~HBC4: 제1 내지 제4 블랭크 제어 데이터
STVP: 스캔 시작 신호 TPc, TPd: 데이터 로드 신호
dc1~dcn: 제1 내지 제n 데이터 신호
tc1~tcn: 제1 내지 제n 데이터 기간
DMPa, DMPb, DMPn: 더미 데이터
DMC1~DMC4: 제1 내지 제4 더미 제어 데이터

Claims (20)

  1. 제1 스캔 라인 및 제1 데이터 라인에 연결된 제1 화소;
    제2 스캔 라인 및 상기 제1 데이터 라인에 연결된 제2 화소;
    상기 제1 스캔 라인 및 상기 제2 스캔 라인에 스캔 신호를 공급하는 스캔 구동부; 및
    상기 제1 데이터 라인에 연결된 데이터 구동부를 포함하고,
    상기 데이터 구동부는,
    상기 제1 스캔 라인에 상기 스캔 신호가 인가될 때, 상기 제1 화소에 제1 데이터 신호를 제공하고,
    상기 제2 스캔 라인에 상기 스캔 신호가 인가될 때, 상기 제2 화소에 제2 데이터 신호를 제공하되,
    상기 제1 데이터 신호가 제공되는 제1 기간의 길이는 상기 제2 데이터 신호가 제공되는 제2 기간의 길이와 상이한 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 스캔 라인은 상기 제1 스캔 라인 및 상기 데이터 구동부 사이에 위치하고,
    상기 제1 기간의 길이는 상기 제2 기간의 길이보다 길게 설정되는 표시 장치.
  3. 제2 항에 있어서,
    상기 데이터 구동부에 데이터 제어 신호를 제공하는 타이밍 제어부를 더 포함하되,
    상기 데이터 제어 신호는 상기 제1 스캔 라인 및 상기 제2 스캔 라인에 각각 대응하는 라인 영상 데이터를 포함하고,
    상기 라인 영상 데이터 각각은 라인 시작 데이터, 설정 제어 데이터, 픽셀 데이터, 및 수평 블랭크 기간 데이터를 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 설정 제어 데이터는 상기 수평 블랭크 기간 데이터가 상기 데이터 구동부에 공급되는 기간을 제어하는 블랭크 제어 데이터를 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 화소에 대응하는 제1 라인 영상 데이터는 제1 수평 블랭크 기간 데이터를 포함하고,
    상기 제2 화소에 대응하는 제2 라인 영상 데이터는 제2 수평 블랭크 기간 데이터를 포함하되,
    상기 제1 수평 블랭크 기간 데이터가 공급되는 기간은 상기 제2 수평 블랭크 기간 데이터가 공급되는 기간보다 길게 설정되는 표시 장치.
  6. 제3 항에 있어서,
    상기 수평 블랭크 기간 데이터가 상기 데이터 구동부로 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 상기 데이터 구동부로 공급되는 기간이 길어지는 표시 장치.
  7. 제3 항에 있어서,
    상기 라인 영상 데이터 각각은 더미 데이터를 더 포함하되, 상기 더미 데이터는 상기 픽셀 데이터 및 상기 수평 블랭크 기간 데이터 사이에 제공되는 표시 장치.
  8. 제7 항에 있어서,
    상기 설정 제어 데이터는 상기 더미 데이터가 상기 데이터 구동부로 공급되는 기간을 제어하는 더미 제어 데이터를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 화소에 대응하는 제1 라인 영상 데이터는 제1 더미 데이터를 포함하고,
    상기 제2 화소에 대응하는 제2 라인 영상 데이터는 제2 더미 데이터를 포함하되,
    상기 제1 더미 데이터가 공급되는 기간은 상기 제2 더미 데이터가 공급되는 기간보다 길게 설정되는 표시 장치.
  10. 제7 항에 있어서,
    상기 더미 데이터가 상기 데이터 구동부로 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 상기 데이터 구동부로 공급되는 기간이 길어지는 표시 장치.
  11. 제2 항에 있어서,
    상기 제1 스캔 라인 및 제2 데이터 라인에 연결된 제3 화소를 더 포함하되,
    상기 제2 데이터 라인은 상기 제1 데이터 라인 및 상기 스캔 구동부 사이에 위치하고,
    상기 데이터 구동부는 상기 제2 데이터 라인을 통해 상기 제3 화소에 제3 데이터 신호를 제공하며,
    상기 제3 데이터 신호가 제공되는 제3 기간의 길이는 상기 제1 기간의 길이보다 짧게 설정되는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 스캔 라인 및 상기 제2 데이터 라인에 연결된 제4 화소를 더 포함하되,
    상기 데이터 구동부는 상기 제2 데이터 라인을 통해 상기 제4 화소에 제4 데이터 신호를 제공하고,
    상기 제4 데이터 신호가 제공되는 제4 기간의 길이는 상기 제2 기간의 길이보다 길게 설정되는 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 기간의 길이는 상기 제4 기간의 길이보다 길게 설정되는 표시 장치.
  14. 제11 항에 있어서,
    상기 데이터 구동부는 복수의 드라이버 회로들을 포함하고,
    상기 제1 데이터 라인 및 상기 제2 데이터 라인은 서로 다른 드라이버 회로들에 연결되는 표시 장치.
  15. 스캔 라인들을 포함하는 스캔 구동부;
    데이터 라인들을 포함하는 데이터 구동부; 및
    상기 스캔 라인들 및 상기 데이터 라인들과 각각 연결된 화소들을 포함하고,
    상기 데이터 구동부는 상기 데이터 라인들을 통해 상기 화소들에 데이터 신호 각각 제공하되,
    상기 데이터 구동부로부터 멀어질수록 상기 화소들에 상기 데이터 신호를 공급하는 기간이 길어지는 표시 장치.
  16. 제15 항에 있어서,
    상기 데이터 구동부에 데이터 제어 신호를 제공하는 타이밍 제어부를 더 포함하되,
    상기 데이터 제어 신호는 상기 스캔 라인들에 각각 대응하는 라인 영상 데이터들을 포함하고,
    상기 라인 영상 데이터 각각은 라인 시작 데이터, 설정 제어 데이터, 픽셀 데이터, 및 수평 블랭크 기간 데이터를 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 설정 제어 데이터는 상기 수평 블랭크 기간 데이터가 상기 데이터 구동부에 공급되는 기간을 제어하는 블랭크 제어 데이터를 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 수평 블랭크 기간 데이터가 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 공급되는 기간이 길어지는 표시 장치.
  19. 제16 항에 있어서,
    상기 라인 영상 데이터 각각은 더미 데이터를 더 포함하되,
    상기 더미 데이터는 상기 픽셀 데이터 및 상기 수평 블랭크 기간 데이터 사이에 제공되고,
    상기 설정 제어 데이터는 상기 더미 데이터가 상기 데이터 구동부에 공급되는 기간을 제어하는 더미 제어 데이터를 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 더미 데이터가 공급되는 기간이 길어질수록 상기 라인 영상 데이터가 공급되는 기간이 길어지는 표시 장치.
KR1020190134732A 2019-10-28 2019-10-28 표시 장치 KR20210050637A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190134732A KR20210050637A (ko) 2019-10-28 2019-10-28 표시 장치
US16/858,441 US11348532B2 (en) 2019-10-28 2020-04-24 Display device for compensating data signals based on their distance from display drivers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190134732A KR20210050637A (ko) 2019-10-28 2019-10-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20210050637A true KR20210050637A (ko) 2021-05-10

Family

ID=75586040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190134732A KR20210050637A (ko) 2019-10-28 2019-10-28 표시 장치

Country Status (2)

Country Link
US (1) US11348532B2 (ko)
KR (1) KR20210050637A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220147767A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI319556B (en) * 2005-12-23 2010-01-11 Chi Mei Optoelectronics Corp Compensation circuit and method for compensate distortion of data signals of liquid crystal display device
KR101330320B1 (ko) 2012-02-20 2013-11-14 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 구동 방법
KR20140090761A (ko) * 2013-01-10 2014-07-18 삼성전자주식회사 디스플레이 구동회로 및 디스플레이 구동 회로의 데이터 전송 방법
KR102368864B1 (ko) 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
WO2017170069A1 (ja) 2016-03-30 2017-10-05 シャープ株式会社 液晶表示装置
KR102450704B1 (ko) 2016-04-14 2022-10-06 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102356345B1 (ko) 2016-04-20 2022-01-28 삼성전자주식회사 전자 장치 및 그 제어 방법
US20180336816A1 (en) * 2017-05-19 2018-11-22 Samsung Electronics Co., Ltd. Display driver circuit for pre-emphasis operation
KR102458736B1 (ko) * 2018-03-20 2022-10-26 삼성디스플레이 주식회사 가변 화소 블록 경계를 가지는 표시 장치
JP7253332B2 (ja) * 2018-06-26 2023-04-06 ラピスセミコンダクタ株式会社 表示装置及び表示コントローラ
JP6845275B2 (ja) * 2018-11-22 2021-03-17 ラピスセミコンダクタ株式会社 表示装置及びデータドライバ

Also Published As

Publication number Publication date
US20210125563A1 (en) 2021-04-29
US11348532B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
US11557255B2 (en) Display device
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
US8102337B2 (en) Driving circuit for display device, and display device
US10916205B2 (en) Display device and driving method thereof
CN112992049B (zh) 具有像素驱动电路的电致发光显示装置
KR20210148475A (ko) 표시 장치
KR20210124599A (ko) 표시 장치
US11942042B2 (en) Display device
US11217179B2 (en) Scan driver and display device including the same
KR20210086801A (ko) 표시 장치
KR20150002323A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
US20230290309A1 (en) Electroluminescent display panel having the emission driving circuit
EP4160587A2 (en) Pixel and display device including the same
KR20220155537A (ko) 화소 및 이를 포함하는 표시 장치
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
US11393374B2 (en) Display device and method of driving the same
US11348532B2 (en) Display device for compensating data signals based on their distance from display drivers
CN116453467A (zh) 显示装置
KR20190136396A (ko) 표시 장치
US11790841B2 (en) Pixel and display device including the same
KR20230103737A (ko) 화소 구동 회로를 포함하는 표시 장치
KR20230052636A (ko) 표시장치 및 그의 구동 방법
KR20230086084A (ko) 표시 장치
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20210085670A (ko) 발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal