KR20210019639A - 표시 장치 및 그의 구동 방법 - Google Patents

표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20210019639A
KR20210019639A KR1020190098379A KR20190098379A KR20210019639A KR 20210019639 A KR20210019639 A KR 20210019639A KR 1020190098379 A KR1020190098379 A KR 1020190098379A KR 20190098379 A KR20190098379 A KR 20190098379A KR 20210019639 A KR20210019639 A KR 20210019639A
Authority
KR
South Korea
Prior art keywords
driving
voltage
frequency
transistor
pixel
Prior art date
Application number
KR1020190098379A
Other languages
English (en)
Inventor
김근우
강미재
곽혜나
김한빛
탄 티엔 엔귀엔
이용수
이재섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190098379A priority Critical patent/KR20210019639A/ko
Priority to US16/852,848 priority patent/US11158261B2/en
Priority to CN202010806631.8A priority patent/CN112397021A/zh
Publication of KR20210019639A publication Critical patent/KR20210019639A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예들은, 각각의 발광 기간 동안 화소의 휘도를 균일하게 유지할 수 있도록 한 표시 장치를 제공한다. 본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치된 화소; 및 소정 범위의 주파수로 상기 화소를 구동하는 구동 회로를 구비한다. 상기 화소는, 제1 전원과 제2 전원의 사이에 연결된 발광 소자; 상기 제1 전원과 상기 발광 소자의 사이에 연결되어 구동 전류를 제어하며, 제1 노드에 연결된 제1 게이트 전극 및 바이어스 제어선에 연결된 제2 게이트 전극을 구비한 제1 트랜지스터; 및 데이터선과 상기 제1 노드의 사이에 연결되며, 주사선에 연결된 게이트 전극을 구비한 적어도 하나의 스위칭 트랜지스터를 포함한다. 상기 구동 회로는, 제1 범위의 주파수에 대하여 상기 화소를 제1 모드로 구동하며, 상기 제1 모드에 대응하여 상기 화소의 발광 기간 동안 상기 바이어스 제어선으로 제1 전압 및 제2 전압의 제어 신호를 순차적으로 공급한다.

Description

표시 장치 및 그의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명의 실시예는 표시 장치 및 그의 구동 방법에 관한 것이다.
표시 장치는 표시 영역에 배치된 화소들을 이용하여 영상을 표시한다. 화소들은 각각의 주사선 및 데이터선에 연결되며, 복수의 트랜지스터들을 포함할 수 있다. 일 예로, 능동형 발광 표시 장치의 화소는, 발광 소자, 구동 트랜지스터 및 적어도 하나의 스위칭 트랜지스터를 포함할 수 있다.
각 프레임의 발광 기간 동안 화소들에서 원하는 휘도를 표현하기 위해서는 구동 트랜지스터의 게이트 전압을 안정적으로 유지하여야 한다. 하지만, 트랜지스터들의 특성상 화소에서 누설전류가 발생하고, 이로 인해 구동 트랜지스터의 게이트 전압이 변동될 수 있다. 이에 따라, 각각의 발광 기간 동안 화소에서 원하는 휘도를 충분히 표현하지 못할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 각각의 발광 기간 동안 화소의 휘도를 균일하게 유지할 수 있도록 한 표시 장치 및 그의 구동 방법을 제공하는 것이다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치된 화소; 및 소정 범위의 주파수로 상기 화소를 구동하는 구동 회로를 구비한다. 상기 화소는, 제1 전원과 제2 전원의 사이에 연결된 발광 소자; 상기 제1 전원과 상기 발광 소자의 사이에 연결되어 구동 전류를 제어하며, 제1 노드에 연결된 제1 게이트 전극 및 바이어스 제어선에 연결된 제2 게이트 전극을 구비한 제1 트랜지스터; 및 데이터선과 상기 제1 노드의 사이에 연결되며, 주사선에 연결된 게이트 전극을 구비한 적어도 하나의 스위칭 트랜지스터를 포함한다. 상기 구동 회로는, 제1 범위의 주파수에 대하여 상기 화소를 제1 모드로 구동하며, 상기 제1 모드에 대응하여 상기 화소의 발광 기간 동안 상기 바이어스 제어선으로 제1 전압 및 제2 전압의 제어 신호를 순차적으로 공급한다.
일 실시예에서, 상기 구동 회로는, 상기 제1 모드에 대응하여 상기 화소의 발광 기간을 제1 서브 발광 기간 및 제2 서브 발광 기간을 포함한 복수의 서브 발광 기간들로 구분하며, 각각의 서브 발광 기간 동안 상기 바이어스 제어선으로 서로 다른 전압의 제어 신호를 공급할 수 있다.
일 실시예에서, 상기 제1 트랜지스터는 P형 트랜지스터일 수 있다. 그리고, 상기 구동 회로는 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 단계적으로 낮춰 상기 바이어스 제어선으로 공급할 수 있다.
일 실시예에서, 상기 제1 범위의 주파수는 복수의 구동 주파수들을 포함할 수 있다. 그리고, 상기 구동 회로는, 상기 제1 범위의 주파수에 속한 각각의 구동 주파수에 대하여 상기 화소의 발광 기간을 서로 다른 개수의 서브 발광 기간들로 구분하고, 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 단계적으로 변경할 수 있다.
일 실시예에서, 상기 구동 회로는, 상기 각각의 구동 주파수에 대한 상기 제어 신호의 전압 정보를 저장하는 룩업테이블을 포함할 수 있다.
일 실시예에서, 상기 구동 회로는, 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 일정한 전압만큼 단계적으로 상승 또는 하강시켜 상기 바이어스 제어선으로 공급할 수 있다.
일 실시예에서, 상기 서브 발광 기간들 중 일부의 서브 발광 기간은, 나머지 서브 발광 기간보다 긴 시간만큼 지속될 수 있다. 그리고, 상기 구동 회로는, 상기 일부의 서브 발광 기간의 진입 시점에서, 상기 나머지 서브 발광 기간의 진입 시점에서보다 큰 폭으로 상기 제어 신호의 전압을 변경할 수 있다.
일 실시예에서, 상기 제1 범위의 주파수는 60Hz 미만의 주파수로 설정될 수 있다.
일 실시예에서, 상기 구동 회로는, 상기 제1 범위의 주파수보다 높은 제2 범위의 주파수에 대하여 상기 화소를 제2 모드로 구동하며, 상기 제2 모드에 대응하여 상기 바이어스 제어선으로 일정한 전압의 제어 신호를 공급할 수 있다.
일 실시예에서, 상기 제2 범위의 주파수는 60Hz 이상의 주파수로 설정될 수 있다.
일 실시예에서, 상기 표시 영역은, 복수의 주사선들, 바이어스 제어선들 및 데이터선들과, 상기 주사선들, 상기 바이어스 제어선들 및 상기 데이터선들에 연결된 복수의 화소들을 포함할 수 있다. 그리고, 상기 구동 회로는, 상기 주사선들로 주사 신호를 공급하기 위한 주사 구동부; 상기 바이어스 제어선들로 제어 신호를 공급하기 위한 제어선 구동부; 상기 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부; 및 상기 주사 구동부, 상기 제어선 구동부 및 상기 데이터 구동부를 제어하기 위한 타이밍 제어부를 포함할 수 있다.
일 실시예에서, 상기 바이어스 제어선들은, 각 수평 라인의 화소들에 공통으로 연결될 수 있다.
일 실시예에서, 상기 제어선 구동부는, 상기 제1 모드에 대응하여, 상기 각 수평 라인의 화소들의 발광 기간 동안 상기 화소들에 연결된 바이어스 제어선으로 상기 제1 전압 및 상기 제2 전압의 제어 신호를 순차적으로 공급할 수 있다.
일 실시예에서, 상기 타이밍 제어부는, 상기 제1 모드에 대응하여 상기 화소들의 발광 기간을 복수의 서브 발광 기간들로 구분하며, 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압이 변경되도록 상기 제어선 구동부를 제어할 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 듀얼 게이트 구조의 구동 트랜지스터를 포함한 화소를 구비한다. 상기 표시 장치의 구동 방법은, 상기 화소의 구동 주파수를 판단하는 단계; 및 상기 구동 주파수가 제1 범위의 주파수에 속할 때, 상기 화소를 제1 모드로 구동하는 단계를 포함한다. 상기 화소를 제1 모드로 구동하는 단계는, 상기 구동 트랜지스터의 제1 게이트 전극으로 데이터 신호를 공급하는 단계; 및 상기 구동 트랜지스터의 제2 게이트 전극으로 제1 전압 및 제2 전압의 제어 신호를 순차적으로 공급하면서, 상기 구동 트랜지스터의 제1 게이트 전극에 인가된 전압에 따라 상기 화소를 발광시키는 단계를 포함한다.
일 실시예에서, 상기 제1 범위의 주파수는 60Hz 미만의 주파수로 설정될 수 있다.
일 실시예에서, 상기 제1 범위의 주파수는 복수의 구동 주파수들을 포함할 수 있다. 상기 제1 범위의 주파수에 속한 각각의 구동 주파수에 대하여 상기 화소의 발광 기간을 서로 다른 개수의 서브 발광 기간들로 구분하고, 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 단계적으로 변경할 수 있다.
일 실시예에서, 상기 각각의 구동 주파수에 따른 발광 기간이 길어질수록 상기 화소의 발광 기간을 보다 많은 개수의 서브 발광 기간들로 구분할 수 있다.
일 실시예에서, 상기 구동 주파수가 상기 제1 범위의 주파수보다 높은 제2 범위의 주파수에 속할 때, 상기 화소의 발광 기간 동안 상기 구동 트랜지스터의 제2 게이트 전극으로 일정한 전압의 제어 신호를 공급할 수 있다.
일 실시예에서, 상기 제2 범위의 주파수는 60Hz 이상의 주파수로 설정될 수 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그의 구동 방법에 따르면, 화소를 소정 범위의 주파수로 구동할 수 있다. 또한, 각각의 발광 기간 동안 화소의 휘도를 균일하게 유지할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 구성도이다.
도 2는 본 발명의 일 실시예에 의한 화소를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 의한 화소를 나타내는 단면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 의한 화소의 구동 방법 및 이에 따른 화소의 구동 전류를 나타내는 파형도이다.
도 6은 본 발명의 일 실시예에 의한 화소를 구비한 표시 패널의 휘도 변화를 나타내는 그래프이다.
도 7은 제2 게이트 전압에 따른 제1 트랜지스터의 문턱 전압을 나타내는 그래프이다.
도 8 및 도 9는 본 발명의 일 실시예에 의한 화소의 구동 방법 및 이에 따른 화소의 구동 전류를 나타내는 파형도이다.
도 10 및 도 11은 본 발명의 일 실시예에 의한 화소의 구동 방법 및 이에 따른 화소의 구동 전류를 나타내는 파형도이다.
도 12는 본 발명의 일 실시예에 의한, 제1 범위의 주파수에 따른 제어 신호의 전압 변화를 나타내는 룩업 테이블이다.
도 13은 본 발명의 일 실시예에 의한 화소의 구동 방법 및 이에 따른 화소의 구동 전류를 나타내는 파형도이다.
도 14는 본 발명의 일 실시예에 의한, 제1 범위의 주파수에 따른 제어 신호의 전압 변화를 나타내는 룩업 테이블이다.
도 15는 본 발명의 일 실시예에 의한 표시 장치의 구동 방법을 개략적으로 나타내는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
한편, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되어 복합적으로 실시될 수 있을 것이다.
도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치(1)를 나타내는 구성도이다. 도 1에서는 표시 장치(1)의 일 예로서 발광 소자들을 구비한 발광 표시 장치를 도시하였으나, 본 발명에 의한 표시 장치(1)가 이에 한정되지는 않는다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(1)는, 표시 영역(10)에 배치된 화소들(PXL)과, 상기 화소들(PXL)을 구동하기 위한 구동 회로(20)를 구비한다.
표시 영역(10)은, 복수의 주사선들(S1~Sn), 발광 제어선들(E1~En), 바이어스 제어선들(B1~Bn) 및 데이터선들(D1~Dm)과, 상기 주사선들(S1~Sn), 발광 제어선들(E1~En), 바이어스 제어선들(B1~Bn) 및 데이터선들(D1~Dm)에 연결된 화소들(PXL)을 구비한다. 본 발명의 실시예를 설명함에 있어, "연결"이라 함은, 전기적 및/또는 물리적인 연결을 포괄적으로 의미할 수 있다. 예를 들어, 화소들(PXL)은 주사선들(S1~Sn), 발광 제어선들(E1~En), 바이어스 제어선들(B1~Bn) 및 데이터선들(D1~Dm)에 전기적으로 연결될 수 있다.
실시예에 따라, 주사선들(S1~Sn), 발광 제어선들(E1~En), 바이어스 제어선들(B1~Bn) 각각은, 표시 영역(10)에서 수평 방향("행 방향" 또는 "제1 방향"이라고도 함)을 따라 연장되어 각각의 수평 라인("화소 행"이라고도 함)에 위치한 화소들(PXL)에 공통으로 연결될 수 있다. 그리고, 데이터선들(D1~Dm) 각각은, 주사선들(S1~Sn), 발광 제어선들(E1~En) 및 바이어스 제어선들(B1~Bn)과 교차하도록 표시 영역(10)에서 수직 방향("열 방향" 또는 "제2 방향"이라고도 함)을 따라 연장되어 각각의 수직 라인("화소 열"이라고도 함)에 위치한 화소들(PXL)에 공통으로 연결될 수 있다.
한편, 실시예에 따라서는 발광 제어선들(E1~En)이 생략될 수도 있다. 예를 들어, 발광 제어선들(E1~En)은 화소들(PXL)의 구조 및/또는 구동 방식 등에 따라 선택적으로 구비될 수 있다. 또한, 실시예에 따라서는, 화소들(PXL)이 도시되지 않은 적어도 하나의 다른 제어선에 더 연결되어 상기 제어선으로부터 공급되는 제어 신호에 의해 화소들(PXL)의 동작이 제어될 수도 있다.
화소들(PXL)은 주사선들(S1~Sn), 발광 제어선들(E1~En), 바이어스 제어선들(B1~Bn) 및 데이터선들(D1~Dm)로부터 각각의 주사 신호, 발광 제어 신호, 소정 전압의 제어 신호("바이어스 제어 신호", "백-바이어스 전압", "제2 게이트 신호", 또는 "제2 게이트 전압"이라고도 함) 및 데이터 신호를 공급받는다. 또한, 화소들(PXL)은 제1 전원(ELVDD) 및 제2 전원(ELVSS)과 같은 구동 전원을 더 공급받는다. 추가적으로, 화소들(PXL)은 그 구조 및/또는 구동 방식 등에 따라서는 그 외의 다른 구동 전원(일 예로, 초기화 전원)을 더 공급받을 수 있다.
이와 같은 화소들(PXL)은 주사선들(S1~Sn)로부터 각각의 주사 신호가 공급될 때 데이터선들(D1~Dm)로부터 각각의 데이터 신호를 공급받고, 상기 데이터 신호에 대응하는 휘도로 발광한다. 이에 따라, 표시 영역(10)에서 각 프레임의 데이터 신호에 대응하는 영상이 표시된다.
일 실시예에서, 화소들(PXL)의 발광 기간은 발광 제어선들(E1~En)로부터 공급되는 각각의 발광 제어신호에 의해 제어될 수 있다. 또한, 화소들(PXL)에 흐르는 구동 전류는, 데이터 신호 외에도 바이어스 제어선들(B1~Bn)로부터 공급되는 제어 신호에 의해 제어될 수 있다.
각각의 화소(PXL)는, 발광 소자와, 상기 발광 소자를 구동하기 위한 화소 회로를 포함할 수 있다. 화소 회로는, 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 발광 소자를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류를 제어한다. 이를 위해, 화소 회로는, 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터 및 스토리지 커패시터를 포함할 수 있다.
구동 회로(20)는, 화소들(PXL)로 각각의 구동 신호를 공급하기 위한 복수의 구동부들을 포함할 수 있다. 예를 들어, 구동 회로(20)는, 주사선들(S1~Sn)로 주사 신호를 공급하기 위한 주사 구동부(21), 발광 제어선들(E1~En)로 발광 제어 신호를 공급하기 위한 발광 제어 구동부(22), 바이어스 제어선들(B1~Bn)로 소정 전압의 제어 신호를 공급하기 위한 제어선 구동부(23), 데이터선들(D1~Dm)로 데이터 신호를 공급하기 위한 데이터 구동부(24), 및 상기 주사 구동부(21), 발광 제어 구동부(22), 제어선 구동부(23) 및 데이터 구동부(24)를 제어하기 위한 타이밍 제어부(25)를 구비할 수 있다.
주사 구동부(21)는 타이밍 제어부(25)로부터 주사 구동 제어 신호(SCS)를 공급받고, 상기 주사 구동 제어 신호(SCS)에 대응하여 주사선들(S1~Sn)로 주사 신호를 공급한다. 일 예로, 주사 구동부(21)는 주사 구동 제어 신호(SCS)에 대응하여 주사선들(S1~Sn)로 순차적으로 주사 신호를 공급할 수 있다. 주사선들(S1~Sn)로 각각의 주사 신호가 공급되면, 상기 주사 신호가 공급되는 주사선에 연결된 화소들(PXL)이 선택되어, 데이터선들(D1~Dm)로부터 데이터 신호를 공급받는다.
실시예에 따라, 주사 신호는 수평 라인 단위로 화소들(PXL)을 선택하기 위하여 이용될 수 있다. 예를 들어, 주사 신호는 데이터선들(D1~Dm)에 연결된 각 화소(PXL)의 트랜지스터가 턴-온될 수 있는 게이트-온 전압(일 예로, 로우 전압)을 가질 수 있으며, 각각의 수평 기간에 대응하는 수평 라인의 화소들(PXL)로 공급될 수 있다. 주사 신호를 공급받는 화소들(PXL)은, 상기 주사 신호가 공급되는 기간 동안 데이터선들(D1~Dm)에 연결되어 각각의 데이터 신호를 공급받을 수 있다.
발광 제어 구동부(22)는 타이밍 제어부(25)로부터 발광 구동 제어 신호(ECS)를 공급받고, 상기 발광 구동 제어 신호(ECS)에 대응하여 발광 제어선들(E1~En)로 발광 제어 신호를 공급한다. 일 예로, 발광 제어 구동부(22)는 발광 구동 제어 신호(ECS)에 대응하여 발광 제어선들(E1~En)로 순차적으로 발광 제어 신호를 공급할 수 있다. 한편, 발광 제어 구동부(22)는 화소들(PXL)의 구조 및/또는 구동 방식 등에 따라 선택적으로 구비될 수 있는 것으로서, 실시예에 따라서는 생략될 수도 있다.
발광 제어 신호는 화소들(PXL)의 발광 기간(일 예로, 발광 시점 및/또는 발광 지속 시간)을 제어하기 위하여 이용될 수 있다. 예를 들어, 발광 제어 신호는 화소들(PXL) 각각의 전류 패스 상에 배치된 적어도 하나의 트랜지스터가 턴-오프될 수 있는 게이트-오프 전압(일 예로, 하이 전압)을 가질 수 있다. 이 경우, 발광 제어 신호를 공급받는 화소(PXL)는, 상기 발광 제어 신호가 공급되는 기간 동안 비발광 상태로 설정되고, 그 외의 기간 동안 발광 상태로 설정될 수 있다. 한편, 특정 화소(PXL)로 블랙 계조에 대응하는 데이터 신호가 공급될 경우, 상기 화소(PXL)는 게이트-오프 전압의 발광 제어 신호가 공급되지 않더라도 상기 데이터 신호에 대응하여 비발광 상태를 유지할 수 있다.
제어선 구동부(23)는 타이밍 제어부(25)로부터 바이어스 구동 제어 신호(BCS)를 공급받고, 상기 바이어스 구동 제어 신호(BCS)에 대응하여 바이어스 제어선들(B1~Bn)로 소정 전압의 제어 신호를 공급한다. 일 예로, 제어선 구동부(23)는 바이어스 구동 제어 신호(BCS)에 대응하여 바이어스 제어선들(B1~Bn)로 순차적으로 소정 전압 및/또는 파형의 제어 신호를 공급할 수 있다. 예를 들어, 제어선 구동부(23)는 각 수평 라인에 배치된 화소들(PXL)의 발광 기간 동안, 상기 화소들(PXL)의 바이어스 제어선들(B1~Bn)로 소정 전압 및/또는 파형의 제어 신호를 공급할 수 있다.
실시예에 따라, 제어선 구동부(23)는 화소들(PXL)의 구동 주파수에 따라, 서로 다른 전압 및/또는 파형의 제어 신호를 상기 화소들(PXL)로 공급할 수 있다. 예를 들어, 제어선 구동부(23)는, 소정의 기준 주파수 이상의 주파수(일 예로, 60Hz 이상의 주파수)에 대해서는 각 프레임의 발광 기간 동안 일정한 전압으로 유지되는 제어 신호를 상기 화소들(PXL)로 공급하고, 상기 기준 주파수보다 작은 제1 범위의 주파수(일 예로, 60Hz 미만의 주파수)에 대해서는 각 프레임의 발광 기간 동안 단계적으로 전압이 변경되는 파형의 제어 신호를 상기 화소들(PXL)로 공급할 수 있다.
일 실시예에서, 제어선 구동부(23)는, 다양한 레벨의 전압을 발생하기 위한 전압 분배기를 포함하거나, 서로 다른 레벨의 전압을 가진 복수의 전압원들에 연결된 복수의 스위치들을 포함함으로써, 단계적으로 전압이 변경되는 파형의 제어 신호를 출력할 수 있다. 다른 실시예에서, 제어선 구동부(23)는 타이밍 제어부(25)로부터 계단 파형의 스타트 펄스 및/또는 클럭 신호를 공급받고, 이를 순차적으로 쉬프트하여 바이어스 제어선들(B1~Bn)로 출력할 수 있다. 이외에도 제어선 구동부(23)는 다양한 구조 및/또는 구동 방식의 회로로 구성될 수 있다.
제어선 구동부(23)로부터 출력되는 제어 신호는 화소들(PXL)에 구비된 구동 트랜지스터의 특성을 제어하기 위하여 이용될 수 있다. 일 예로, 제어 신호는 각 화소(PXL)에 구비된 구동 트랜지스터의 제2 게이트 전극으로 공급되어 상기 구동 트랜지스터의 문턱 전압을 제어할 수 있다. 제어 신호를 이용하여 구동 트랜지스터의 문턱 전압을 변경하게 되면, 각각의 데이터 신호에 대하여 구동 트랜지스터에서 생성되는 구동 전류의 크기를 조절할 수 있다. 따라서, 제어 신호의 전압을 제어함으로써 화소들(PXL)의 휘도를 제어할 수 있게 된다.
데이터 구동부(24)는 타이밍 제어부(25)로부터 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 공급받고, 상기 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)에 대응하여 데이터선들(D1~Dm)로 데이터 신호를 공급한다. 데이터선들(D1~Dm)로 공급된 데이터 신호는 각각의 주사 신호에 의해 선택된 화소들(PXL)로 공급된다.
타이밍 제어부(25)는 외부(일 예로, 호스트 프로세서)로부터 각종 타이밍 신호들(일 예로, 수직/수평 동기신호, 메인 클럭신호 등)을 공급받고, 상기 타이밍 신호들에 대응하여 주사 구동 제어 신호(SCS), 발광 구동 제어 신호(ECS), 바이어스 구동 제어 신호(BCS) 및 데이터 구동 제어 신호(DCS)를 생성한다. 상기 주사 구동 제어 신호(SCS), 발광 구동 제어 신호(ECS), 바이어스 구동 제어 신호(BCS) 및 데이터 구동 제어 신호(DCS)는, 각각 주사 구동부(21), 발광 제어 구동부(22), 제어선 구동부(23) 및 데이터 구동부(24)로 공급된다.
주사 구동 제어 신호(SCS)는 제1 스타트 펄스(일 예로, 주사 스타트 펄스) 및 제1 클럭 신호(일 예로, 적어도 하나의 주사 클럭 신호)를 포함한다. 제1 스타트 펄스는 첫 번째 주사 신호(일 예로, 제1 주사선(S1)으로 공급되는 주사 신호)의 출력 타이밍을 제어하고, 제1 클럭 신호는 제1 스타트 펄스를 순차적으로 쉬프트시키기 위하여 사용된다.
발광 구동 제어 신호(ECS)는 제2 스타트 펄스(일 예로, 발광 스타트 펄스) 및 제2 클럭 신호(일 예로, 적어도 하나의 발광 클럭 신호)를 포함한다. 제2 스타트 펄스는 첫 번째 발광 제어 신호(일 예로, 제1 발광 제어선(E1)으로 공급되는 발광 제어 신호)의 출력 타이밍을 제어하고, 제2 클럭 신호는 제2 스타트 펄스를 순차적으로 쉬프트시키기 위하여 사용된다.
바이어스 구동 제어 신호(BCS)는, 화소들(PXL)의 구동 주파수에 따라 소정 파형의 제어 신호를 출력하도록 제어선 구동부(23)를 제어한다. 일 예로, 바이어스 구동 제어 신호(BCS)는, 소정의 기준 주파수(일 예로, 60Hz) 이상의 주파수에 대하여 소정 전압의 제어 신호를 바이어스 제어선들(B1~Bn)로 지속적으로 출력하도록 제어선 구동부(23)를 제어하는 신호를 포함한다. 또한, 바이어스 구동 제어 신호(BCS)는, 기준 주파수 미만의 주파수에 대해서는, 각각의 발광 기간 동안 계단 형상 등과 같은 특정 파형의 제어 신호를 바이어스 제어선들(B1~Bn)로 순차적으로 출력하도록 제어선 구동부(23)를 제어하는 신호를 포함한다. 일 예로, 제어선 구동부(23)가 쉬프트 레지스터를 포함할 때, 바이어스 구동 제어 신호(BCS)는 상기 쉬프트 레지스터를 구동하기 위한 제3 스타트 펄스 및 제3 클럭 신호를 포함할 수 있다. 제3 스타트 펄스는 첫 번째 제어 신호(일 예로, 제1 바이어스 제어선(B1)으로 공급되는 특정 파형의 제어 신호)의 출력 타이밍을 제어하고, 제3 클럭 신호는 제3 스타트 펄스를 순차적으로 쉬프트시키기 위하여 사용된다.
데이터 구동 제어 신호(DCS)는 소스 샘플링 펄스, 소스 샘플링 클럭 및 소스 출력 인에이블 신호를 포함한다. 이러한 데이터 구동 제어 신호(DCS)에 의해 데이터의 샘플링 동작이 제어된다.
또한, 타이밍 제어부(25)는 외부로부터 입력 영상 데이터를 공급받고, 상기 입력 영상 데이터를 재정렬하여 영상 데이터(RGB)를 생성한다. 이와 같은 타이밍 제어부(25)는 상기 영상 데이터(RGB)를 데이터 구동부(24)로 공급한다. 데이터 구동부(24)로 공급된 영상 데이터(RGB)는 화소들(PXL)로 공급될 데이터 신호의 생성에 이용된다.
본 발명의 일 실시예에서, 구동 회로(20)는 소정 범위의 주파수로 화소들(PXL)을 구동한다. 예를 들어, 구동 회로(20)는, 호스트 프로세서 등으로부터 입력되는 각종 구동 신호(일 예로, 타이밍 신호들 등) 및/또는 소정의 구동 조건에 따른 각각의 구동 주파수로 화소들(PXL)을 구동할 수 있다.
일 예로, 구동 회로(20)는 동영상을 표시할 때 60Hz 또는 그 이상의 구동 주파수로 화소들(PXL)을 고속 구동("고주파 구동"이라고도 함)할 수 있다. 또한, 상기 구동 회로(20)는 대기화면 등을 비롯한 정지영상을 표시할 때 60Hz 미만의 구동 주파수(일 예로, 30Hz 이하)로 화소들(PXL)을 저속 구동("저주파 구동"이라고도 함)함으로써, 소비전력을 낮출 수 있다.
실시예에 따라, 구동 회로(20)는, 소정의 기준 주파수(일 예로, 60Hz)를 중심으로 제1 범위의 주파수와 제2 범위의 주파수를 구분한다. 상기 구동 회로(20)는 각 범위의 주파수에 대하여 서로 다른 방식으로 화소들(PXL)을 구동한다.
예를 들어, 구동 회로(20)는, 기준 주파수 미만의 제1 범위의 주파수에 대하여 화소들(PXL)을 제1 모드로 구동한다. 상기 제1 모드에서, 구동 회로(20)는 각 화소(PXL)의 발광 기간 동안 지속적으로 균일한 구동 전류가 흐를 수 있도록 상기 화소(PXL)에 연결된 바이어스 제어선(B1~Bn 중 어느 하나)으로 공급되는 제어 신호의 전압을 적어도 한 번 가변한다. 일 예로, 구동 회로(20)는 제1 모드에 대응하여 각 화소(PXL)의 발광 기간 동안 상기 화소(PXL)에 연결된 바이어스 제어선으로 단계적으로 증가 또는 감소하는 계단 파형의 제어 신호를 공급함으로써, 누설전류에 의한 구동 트랜지스터의 게이트 전압 변동을 보상할 수 있다.
한편, 구동 회로(20)는, 기준 주파수 이상의 제2 범위의 주파수에 대해서는 화소들(PXL)을 제2 모드로 구동한다. 상기 제2 모드에서, 구동 회로(20)는 각각의 바이어스 제어선으로 공급되는 제어 신호의 전압을 일정하게 유지한다.
상술한 실시예에 따르면, 표시 장치(1)가 기준 주파수 미만으로 저주파 구동되더라도, 각각의 발광 기간 동안 화소들(PXL)에 흐르는 구동 전류를 지속적으로 균일하게 유지할 수 있다. 이에 따라, 각각의 발광 기간 동안 화소들(PXL)의 휘도를 균일하게 유지하고, 휘도 저하에 따른 플리커를 방지함으로써, 표시 장치(1)의 화질을 개선할 수 있다.
도 2는 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 회로도이다. 예를 들어, 도 2는 도 1의 표시 영역(10)에 배치될 수 있는 화소(PXL)의 일 실시예를 나타낸다. 상기 화소(PXL)는 표시 영역(10)의 i(i는 자연수)번째 화소 행(일 예로, i번째 수평 라인) 및 j(j는 자연수)번째 화소 열(일 예로, j번째 수직 라인)에 배치되어, 제i 주사선(Si), 제i 발광 제어선(Ei), 제i 바이어스 제어선(Bi) 및 제j 데이터선(Dj)에 연결될 수 있다. 또한, 화소(PXL)는 적어도 하나의 다른 주사선 또는 제어선에 선택적으로 더 연결될 수 있다. 일 예로, 화소(PXL)는 제i-1 주사선(Si-1) 및 제i+1 주사선(Si+1)에 더 연결될 수 있다.
실시예에 따라, 도 1의 표시 영역(10)에 배치되는 화소들(PXL)은 실질적으로 서로 동일한 구조를 가질 수 있다. 이하에서는, "제i 주사선(Si)", "제i 발광 제어선(Ei)", "제i 바이어스 제어선(Bi)" 및 "제j 데이터선(Dj)"을, 각각 "주사선(Si)", "발광 제어선(Ei)", "바이어스 제어선(Bi)" 및 "데이터선(Dj)"이라 하기로 한다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는 발광 소자(EL)와, 상기 발광 소자(EL)를 구동하기 위한 화소 회로(PXC)를 구비한다. 실시예에 따라, 발광 소자(EL)는 화소 회로(PXC)와 제2 전원(ELVSS)의 사이에 연결될 수 있으나, 발광 소자(EL)의 위치가 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 발광 소자(EL)는 제1 전원(ELVDD)과 화소 회로(PXC)의 사이에 연결될 수도 있다.
실시예에 따라, 발광 소자(EL)는 유기 발광층을 포함한 유기 발광 다이오드(OLED: organic light emitting diode)일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 나노 스케일 내지 마이크로 스케일 정도로 작은 초소형의 무기 발광 소자들이 각 화소(PXL)의 광원을 구성할 수도 있다.
발광 소자(EL)는 제1 전원(ELVDD)과 제2 전원(ELVSS)의 사이에 연결된다. 예를 들어, 발광 소자(EL)의 애노드 전극은 화소 회로(PXC)를 경유하여 제1 전원(ELVDD)에 연결되고, 상기 발광 소자(EL)의 캐소드 전극은 제2 전원(ELVSS)에 연결될 수 있다. 이와 같은 발광 소자(EL)는 제1 트랜지스터(T1)로부터 구동 전류(IOLED)가 공급될 때, 상기 구동 전류(IOLED)에 대응하는 휘도의 빛을 생성한다.
제1 전원(ELVDD)과 제2 전원(ELVSS)은 발광 소자(EL)가 발광할 수 있도록 하는 전위 차를 가진다. 예를 들어, 제1 전원(ELVDD)은 고전위 화소 전원일 수 있고, 제2 전원(ELVSS)은 제1 전원(ELVDD)보다 발광 소자(EL)의 문턱 전압 이상 낮은 전위를 가지는 저전위 화소 전원일 수 있다.
화소 회로(PXC)는, 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터 및 스토리지 커패시터(Cst)를 구비한다. 예를 들어, 화소 회로(PXC)는, 구동 트랜지스터로서의 제1 트랜지스터(T1), 스위칭 트랜지스터들로서의 제2 내지 제7 트랜지스터들(T2~T7) 및 스토리지 커패시터(Cst)를 구비할 수 있다. 상기 스위칭 트랜지스터들 중 적어도 하나의 스위칭 트랜지스터, 일 예로 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는, 데이터선(Dj)과 제1 노드(N1)의 사이에 연결되며, 주사선(Si)에 연결된 각각의 게이트 전극을 구비한다. 이러한 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는, 제1 노드(N1)로 데이터 신호의 전압을 전달하기 위하여 구비될 수 있다. 일 예로, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 게이트-온 전압의 주사 신호에 의해 동시에 턴-온되어, 데이터 신호의 전압과 제1 트랜지스터(T1)의 문턱 전압의 차 전압에 해당하는 전압을 제1 노드(N1)로 전달한다.
제1 트랜지스터(T1)는 구동 전류(IOLED)의 전류 패스 상에 위치하도록 제1 전원(ELVDD)과 제2 전원(ELVSS)의 사이에 연결되어, 상기 구동 전류(IOLED)를 제어한다. 예를 들어, 제1 트랜지스터(T1)는 제1 전원(ELVDD)과 발광 소자(EL)의 사이에 연결될 수 있다. 일 예로, 제1 트랜지스터(T1)의 제1 전극(일 예로, 소스 전극)은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 연결되고, 상기 제1 트랜지스터(T1)의 제2 전극(일 예로, 드레인 전극)은 제6 트랜지스터(T6)를 경유하여 발광 소자(EL)에 연결될 수 있다.
실시예에 따라, 제1 트랜지스터(T1)는 듀얼 게이트 구조의 트랜지스터일 수 있다. 예를 들어, 제1 트랜지스터(T1)는, 제1 노드(N1)에 연결된 제1 게이트 전극(GE1)과, 바이어스 제어선(Bi)에 연결된 제2 게이트 전극(GE2)을 구비할 수 있다.
본 발명의 일 실시예에서, 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)은 제2 게이트 전극(GE2)에 비해 채널 영역에 가깝게 배치되고, 상기 제1 게이트 전극(GE1)에 인가되는 제1 노드(N1)의 전압을 제어하여 각각의 계조를 표현할 수 있다. 이 경우, 제1 트랜지스터(T1)는 제1 게이트 전압, 즉 제1 노드(N1)의 전압에 대응하여 발광 소자(EL)에 흐르는 구동 전류(IOLED)를 제어한다. 예를 들어, 제1 트랜지스터(T1)는, 각 프레임의 발광 기간 동안, 제1 노드(N1)의 전압에 대응하여 제1 전원(ELVDD)으로부터 발광 소자(EL)를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류(IOLED)를 제어할 수 있다.
한편, 제1 트랜지스터(T1)의 제2 게이트 전극(GE2)에는 바이어스 제어선(Bi)을 통해 소정 전압의 제어 신호가 인가된다. 상기 제어 신호의 전압은 제1 트랜지스터(T1)의 문턱 전압에 영향을 미칠 수 있다. 일 예로, 제1 트랜지스터(T1)가 P형 트랜지스터일 때, 제2 게이트 전극(GE2)에 인가되는 전압이 낮아질수록 제1 트랜지스터(T1)의 문턱 전압이 높아질 수 있다. 반대로, 상기 제2 게이트 전극(GE2)에 인가되는 전압이 증가할수록 제1 트랜지스터(T1)의 문턱 전압이 낮아질 수 있다. 따라서, 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 조절함에 의해, 제1 트랜지스터(T1)의 특성을 조절할 수 있다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 제1 전극의 사이에 연결된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 연결된다.
이와 같은 제2 트랜지스터(T2)는 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 트랜지스터(T1)의 제1 전극을 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터의 데이터 신호가 제1 트랜지스터(T1)의 제1 전극으로 전달된다.
한편, 제2 트랜지스터(T2)가 주사 신호에 의해 턴-온되는 기간 동안 상기 주사 신호에 의해 제3 트랜지스터(T3)도 턴-온되고, 상기 제3 트랜지스터(T3)에 의해 제1 트랜지스터(T1)가 다이오드 연결되는 형태로 턴-온된다. 이에 따라, 데이터선(Dj)으로부터의 데이터 신호가 제2 트랜지스터(T2), 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)를 경유하여 제1 노드(N1)로 전달될 수 있다. 이때, 제1 노드(N1)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압이 전달되고, 상기 제1 노드(N1)로 전달된 전압은 스토리지 커패시터(Cst)에 저장될 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)의 사이에 연결된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 주사선(Si)에 연결된다. 이와 같은 제3 트랜지스터(T3)는 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어, 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 연결한다. 따라서, 제3 트랜지스터(T3)가 턴-온되면, 제1 트랜지스터(T1)가 다이오드 형태로 연결된다.
일 실시예에서, 제3 트랜지스터(T3)는 오프상태에서 흐르는 누설전류(Ioff)를 저감하기 위하여 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 수 있다. 예를 들어, 제3 트랜지스터(T3)는 제1 노드(N1)와 제1 트랜지스터(T1)의 제2 전극의 사이에 서로 직렬로 연결된 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)를 포함할 수 있다. 상기 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)의 게이트 전극들은 주사선(Si)에 공통으로 연결될 수 있다. 이에 따라, 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)는 주사 신호에 대응하여 동시에 턴-온 또는 턴-오프될 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)의 사이에 연결된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 제i-1 주사선(Si-1)에 연결된다. 실시예에 따라, 제i-1 주사선(Si-1)은 i-1번째 수평 라인의 화소들(PXL)을 선택하여 데이터 신호를 공급하기 위한 주사선으로서, i번째 수평 라인의 화소들(PXL)을 초기화하기 위한 초기화 제어선으로도 이용될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제4 트랜지스터(T4)의 게이트 전극이, 이전 수평 라인들의 화소들(PXL)을 선택하기 위한 이전 주사선들 중 다른 하나의 주사선(일 예로, 제i-2 주사선(Si-2))에 연결되거나, 화소들(PXL)의 주사선들(S1~Sn)과는 별개로 형성된 제어선에 연결될 수도 있다. 이 경우, 제4 트랜지스터(T4)는 상기 다른 하나의 주사선 또는 별개의 제어선으로부터 공급되는 신호에 의해 구동될 수 있다.
이와 같은 제4 트랜지스터(T4)는 제i-1 주사선(Si-1)으로 게이트-온 전압의 주사 신호(이하, "이전 주사 신호"라고 함)가 공급될 때 턴-온된다. 제4 트랜지스터(T4)가 턴-온되면 제1 노드(N1)로 초기화 전원(Vint)의 전압이 전달되고, 이에 따라 상기 제1 노드(N1)의 전압이 초기화 전원(Vint)의 전압으로 초기화된다.
초기화 전원(Vint)의 전압은 데이터 신호의 전압 이하의 전압으로 설정될 수 있다. 예를 들어, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하로 설정될 수 있다. 각각의 화소(PXL)로 현재 프레임의 데이터 신호를 전달하기에 앞서 제1 노드(N1)의 전압을 초기화 전원(Vint)의 전압으로 초기화하게 되면, 이전 프레임의 데이터 신호와 무관하게 각 수평 라인의 주사 기간(즉, 각각의 주사선(Si)으로 주사 신호가 공급되는 기간) 동안 제1 트랜지스터(T1)가 순방향으로 다이오드 연결된다. 이에 따라, 이전 프레임의 데이터 신호와 무관하게, 현재 프레임의 데이터 신호를 제1 노드(N1)로 안정적으로 전달할 수 있다.
일 실시예에서, 제4 트랜지스터(T4)는 누설전류를 저감하기 위하여 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 수 있다. 예를 들어, 제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)의 사이에 서로 직렬로 연결된 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)를 포함할 수 있다. 상기 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)의 게이트 전극들은 제i-1 주사선(Si-1)에 공통으로 연결될 수 있다. 이에 따라, 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)는 이전 주사 신호에 대응하여 동시에 턴-온 또는 턴-오프될 수 있다.
제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 적어도 듀얼 구조의 다중 트랜지스터로 구성할 경우, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각의 누설전류가 감소될 수 있다. 이에 따라, 각 프레임의 발광 기간 동안 오프 상태의 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통한 누설전류를 저감하고, 제1 노드(N1)의 전압 변동을 줄일 수 있다.
한편, 도 2에서는 제3 및 제4 트랜지스터들(T3, T4) 각각을 듀얼 구조의 트랜지스터로 구성하는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 중 어느 하나의 트랜지스터(일 예로, 제3 트랜지스터(T3))만을 다중 트랜지스터로 형성하고, 다른 하나의 트랜지스터(일 예로, 제4 트랜지스터(T4))는 단일 트랜지스터로 형성할 수도 있다. 또 다른 실시예에서는, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 이외의 다른 스위칭 트랜지스터, 일 예로, 제2 트랜지스터(T2)와 제5 내지 제7 트랜지스터들(T5~T7) 중 적어도 하나의 트랜지스터(일 예로, 제2 트랜지스터(T2))를, 서로 직렬로 연결된 복수의 트랜지스터들을 포함한 다중 트랜지스터로 형성할 수도 있을 것이다.
제5 트랜지스터(T5)는 제1 전원(ELVDD)과 제1 트랜지스터(T1)의 사이에 연결된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(Ei)에 연결된다. 이와 같은 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 소자(EL)의 사이에 연결된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(Ei)에 연결된다. 이와 같은 제6 트랜지스터(T6)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
즉, 제5 및 제6 트랜지스터들(T5, T6)은 발광 제어 신호에 의해 동시에 턴-온 또는 턴-오프되어, 화소들(PXL)의 발광 기간을 제어할 수 있다. 제5 및 제6 트랜지스터들(T5, T6)이 턴-온되면, 화소(PXL)에 구동 전류(IOLED)가 흐를 수 있는 전류 패스가 형성된다. 이에 따라, 화소(PXL)가 제1 노드(N1)의 전압에 대응하는 휘도로 발광할 수 있게 된다. 반대로, 제5 및 제6 트랜지스터들(T5, T6)이 턴-오프되면, 상기 전류 패스가 차단되면서 화소(PXL)가 비발광하게 된다.
실시예에 따라, 발광 제어 신호는 화소(PXL)의 초기화 기간 및 데이터 프로그래밍 기간(일 예로, 주사 기간) 동안 제5 및 제6 트랜지스터들(T5, T6)을 턴-오프시킬 수 있도록 게이트-오프 전압으로 공급될 수 있다. 일 예로, 게이트-오프 전압의 발광 제어 신호는, 게이트-온 전압의 주사 신호, 제1 제어 신호 및 제2 제어 신호와 중첩되도록 공급될 수 있다. 그리고, 주사 신호, 제1 제어 신호 및 제2 제어 신호의 전압이 게이트-오프 전압으로 변경된 이후, 발광 제어 신호의 전압이 게이트-온 전압이 변경될 수 있다. 이에 따라, 각 프레임의 발광 기간에 앞서, 화소(PXL)의 내부에 안정적으로 데이터 신호를 저장할 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 발광 소자(EL)의 일 전극(일 예로, 애노드 전극) 사이에 연결된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 제i+1 주사선(Si+1)에 연결된다. 실시예에 따라, 제i+1 주사선(Si+1)은 i+1번째 수평 라인의 화소들(PXL)을 선택하여 데이터 신호를 공급하기 위한 주사선으로서, i번째 수평 라인에 위치한 화소들(PXL)의 발광 소자(EL)에 형성된 유기 커패시터(발광 소자(EL)의 구조상 발생하는 기생 커패시터)에 충전된 전하를 초기화하기 위한 바이패스 제어선으로도 이용될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제7 트랜지스터(T7)의 게이트 전극이, 현재 주사선(즉, 주사선(Si)), 또는 다음 수평 라인들의 화소들(PXL)을 선택하기 위한 다음 주사선들 중 다른 하나의 주사선(일 예로, 제i+2 주사선(Si+2))이거나, 화소들(PXL)의 주사선들(S1~Sn)과는 별개로 형성된 제어선에 연결될 수도 있다. 이 경우, 제7 트랜지스터(T7)는 상기 현재 주사선(Si), 다른 하나의 주사선, 또는 별개의 제어선으로부터 공급되는 신호에 의해 구동될 수 있다.
제7 트랜지스터(T7)는 각각의 발광 기간에 앞서, 제i+1 주사선(Si+1)으로 게이트-온 전압의 주사 신호(이하, "다음 주사 신호"라고 함)가 공급될 때 턴-온되어 발광 소자(EL)의 일 전극에 초기화 전원(Vint)의 전압을 전달한다. 이에 따라, 화소(PXL)가 각각의 데이터 신호에 대하여 보다 균일한 휘도 특성을 나타낼 수 있다.
스토리지 커패시터(Cst)는 제1 전원(ELVDD)과 제1 노드(N1)의 사이에 연결된다. 이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 충전한다.
상술한 실시예에서와 같이, 각각의 화소(PXL)는 구동 트랜지스터(제1 트랜지스터(T1)) 및 적어도 하나의 스위칭 트랜지스터(일 예로, 제2 내지 제7 트랜지스터들(T2~T7) 중 적어도 하나)를 비롯하여 복수의 트랜지스터들을 구비할 수 있다. 일 실시예에서, 상기 복수의 트랜지스터들은 서로 유사한 구조, 크기 및/또는 종류의 트랜지스터들로 형성될 수 있다. 다른 실시예에서, 상기 복수의 트랜지스터들 중 적어도 하나는 나머지 트랜지스터들과 상이한 구조, 크기 및/또는 종류의 트랜지스터로 형성될 수 있다. 일 예로, 제1 트랜지스터(T1)는 듀얼 게이트 구조의 트랜지스터로 형성되고, 제2 내지 제7 트랜지스터들(T2~T7) 각각은 단일 게이트 구조의 트랜지스터로 형성될 수 있다.
한편, 화소 회로(PXC)의 구조는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 화소(PXL)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로(PXC)를 구비할 수 있다.
또한, 도 2의 실시예에서는 각각의 트랜지스터가 P형 트랜지스터인 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1~T7) 중 적어도 하나의 트랜지스터는 N형 트랜지스터일 수도 있다. 이 경우, 상기 N형 트랜지스터를 턴-온시키기 위한 게이트-온 전압은 하이 전압일 수 있다.
또한, 제1 트랜지스터(T1)의 타입에 따라 데이터 신호의 전압이 결정될 수 있다. 예를 들어, 제1 트랜지스터(T1)가 P형 트랜지스터인 경우, 표현하고자 하는 계조가 높을수록 각각의 화소(PXL)로 보다 낮은 전압의 데이터 신호를 공급하고, 상기 제1 트랜지스터(T1)가 N형 트랜지스터인 경우, 표현하고자 하는 계조가 높을수록 각각의 화소(PXL)로 보다 높은 전압의 데이터 신호를 공급할 수 있다.
즉, 본 발명에서 화소(PXL)를 구성하는 트랜지스터들의 종류 및 이를 제어하기 위한 각종 제어 신호들의 전압 레벨은 실시예에 따라 다양하게 변경될 수 있다.
상술한 실시예에 의한 화소(PXL)는 제3 및 제4 트랜지스터들(T3, T4)을 다중 트랜지스터들로 구성함으로써, 누설전류를 저감할 수 있다. 하지만, 트랜지스터의 특성상 화소(PXL)의 누설전류를 완전히 차단하기는 어려울 수 있다. 특히, 화소(PXL)를 저주파 구동할 시, 각각의 발광 기간이 길어지면서 누설전류에 따른 제1 노드(N1)의 전압 변동이 심화될 수 있다.
예를 들어, 각 프레임의 발광 기간 동안, 오프 상태로 설정된 제3 트랜지스터(T3) 등에서 누설전류(Ioff)가 발생하고, 상기 누설전류(Ioff)로 인해 제1 노드(N1)의 전압이 변동될 수 있다. 일 예로, 상기 누설전류(Ioff)로 인해 제1 노드(N1)의 전압이 서서히 상승하면서, 제1 트랜지스터(T1)에 의해 발생된 구동 전류(IOLED)가 서서히 감소할 수 있다. 이로 인해, 시간이 지나면서 화소(PXL)의 휘도가 저하될 수 있다.
특히, 저주파 구동 시에는 각각의 발광 기간이 길어지게 된다. 따라서, 화소(PXL)의 휘도 저하가 심화될 수 있다.
이에 본 발명의 실시예에서는, 화소(PXL)의 휘도 저하로 인한 플리커가 발생할 수 있는 제1 범위의 주파수(기준 주파수 미만의 저주파)에 대하여, 누설전류(Ioff)로 인한 제1 노드(N1)의 전압 상승을 보상할 수 있도록 바이어스 제어선(Bi)의 전압을 단계적으로 변경한다. 상기 실시예에 대한 보다 상세한 설명은 후술하기로 한다.
도 3은 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도이다. 예를 들어, 도 3은 도 1 및 도 2에 도시된 화소(PXL)의 일 영역을 나타내는 도면으로서, 상기 화소(PXL)의 화소 회로(PXC)를 구성하는 회로 소자들 중 제1 트랜지스터(T1)와 스토리지 커패시터(Cst)만을 도시하기로 한다. 한편, 도 3에서는 제1 트랜지스터(T1)와 스토리지 커패시터(Cst)가 서로 분리된 것처럼 도시되어 있으나, 이들은 도시되지 않은 다른 영역에서 서로 연결될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)과 스토리지 커패시터(Cst)의 제1 전극(CE1)은 서로 일체 또는 비일체로 연결되어, 도 2의 제1 노드(N1)에 공통으로 연결될 수 있다.
일 실시예에서, 각각의 화소 회로(PXC)를 구성하는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1~T7)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 일 실시예에서는 화소 회로(PXC)의 트랜지스터들이 서로 동일 또는 유사한 단면 구조를 가질 수 있다. 다른 실시예에서는, 화소 회로(PXC)를 구성하는 일부의 트랜지스터가 나머지 트랜지스터들과는 상이한 단면 구조를 가질 수 있다. 일 예로, 제1 트랜지스터(T1)는, 베이스 층(BSL)과 버퍼층(BFL)의 사이에 활성층 패턴(ACT)과 중첩되도록 배치된 제2 게이트 전극(GE2)을 포함하는 듀얼 게이트 구조의 트랜지스터로 형성되고, 나머지 트랜지스터들은 단일 게이트 구조의 트랜지스터들로 형성될 수 있다. 또한, 상기 트랜지스터들 및 스토리지 커패시터(Cst)의 구조 및/또는 위치가 도 3에 도시된 실시예에 한정되지는 않으며, 이는 실시예에 따라 다양하게 변경될 수 있을 것이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 의한 화소(PXL) 및 이를 구비한 표시 패널(적어도 표시 영역(10)을 포함하는 패널)은, 각 화소(PXL)의 회로 소자들 및 이에 연결되는 배선들이 배치되는 백플레인층(BPL)("회로 소자층" 또는 "회로층"이라고도 함)과, 상기 백플레인층(BPL) 상에 배치되며 각 화소(PXL)의 발광 소자(EL)가 배치되는 표시 소자층(DPL)을 포함할 수 있다.
백플레인층(BPL)은, 각 화소(PXL)의 발광 소자(EL)에 연결되는 적어도 하나의 회로 소자를 포함할 수 있다. 예를 들어, 백플레인층(BPL)은 각각의 화소 영역에 배치되어 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 복수의 트랜지스터들 및 스토리지 커패시터(Cst)를 포함할 수 있다. 또한, 백플레인층(BPL)은, 각각의 화소 회로(PXC) 및/또는 발광 소자(EL)에 연결되는 신호선들 및 전원선들을 더 포함할 수 있다. 예를 들어, 백플레인층(BPL)은, 주사선들(S1~Sn), 발광 제어선들(E1~En), 바이어스 제어선들(B1~Bn) 및 데이터선들(D1~Dm)과, 화소들(PXL)로 각각 제1 전원(ELVDD), 제2 전원(ELVSS) 및 초기화 전원(Vint)을 공급하기 위한 제1 전원선, 제2 전원선 및 초기화 전원선을 포함할 수 있다.
또한, 백플레인층(BPL)은 표시 패널의 기재가 되는 베이스 층(BSL)과, 상기 베이스 층(BSL) 상에 배치된 복수의 절연층들을 포함할 수 있다. 예를 들어, 백플레인층(BPL)은, 베이스 층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD) 및/또는 패시베이션층(PSV)을 포함할 수 있다.
베이스 층(BSL)은 경성 또는 연성의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
또한, 베이스 층(BSL)은 투명할 수 있으나, 이에 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재일 수 있다.
베이스 층(BSL) 상의 일 영역은 표시 영역(10)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역으로 규정될 수 있다. 일 예로, 베이스 층(BSL)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(10)과, 상기 표시 영역(10)의 외곽에 위치한 비표시 영역을 포함할 수 있다. 비표시 영역에는 표시 영역(10)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부(일 예로, 주사 구동부(21), 발광 제어 구동부(22) 및/또는 제어선 구동부(23)를 포함한 게이트 구동 회로)가 배치될 수 있다.
버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다.
제1 트랜지스터(T1)는, 활성층 패턴(ACT), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 실시예에 따라, 소스 전극(SE) 및 드레인 전극(DE)은, 각각 제1 트랜지스터 전극 및 제2 트랜지스터 전극으로도 지칭될 수도 있다. 한편, 실시예에 따라 도 3에서는 제1 트랜지스터(T1)가, 활성층 패턴(ACT)과 별개로 형성된 소스 및 드레인 전극들(SE, DE)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 제1 트랜지스터(T1) 및/또는 그 외의 적어도 하나의 다른 트랜지스터에 구비되는 소스 및/또는 드레인 전극들(SE, DE)이 각각의 활성층 패턴(ACT)과 통합되어 구성될 수도 있다.
활성층 패턴(ACT)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 활성층 패턴(ACT)은 버퍼층(BFL)이 형성된 베이스 층(BSL)의 일면 상에 배치될 수 있다. 이러한 활성층 패턴(ACT)은, 소스 전극(SE)에 연결되는 소스 영역(SAR)과, 드레인 전극(DE)에 연결되는 드레인 영역(DAR)과, 상기 소스 및 드레인 영역들(SAR, DAR)의 사이에 위치된 채널 영역(CHA)을 포함할 수 있다. 실시예에 따라, 소스 영역(SAR) 및 드레인 영역(DAR)은, 각각 제1 전도성 영역 및 제2 전도성 영역으로도 지칭될 수도 있다.
실시예에 따라, 활성층 패턴(ACT)은 폴리 실리콘, 아모포스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 활성층 패턴(ACT)의 채널 영역(CHA)은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 활성층 패턴(ACT)의 소스 및 드레인 영역들(SAR, DAR)은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
일 실시예에서, 각각의 화소 회로(PXC)를 구성하는 트랜지스터들의 활성층 패턴들(ACT)은 실질적으로 서로 동일 또는 유사한 물질로 이루어질 수 있다. 예를 들어, 상기 트랜지스터들의 활성층 패턴들(ACT)은, 폴리 실리콘, 아모포스 실리콘 및 산화물 반도체 중 동일한 어느 하나의 물질로 이루어질 수 있다. 다른 실시예에서, 상기 트랜지스터들 중 일부의 트랜지스터와 나머지 트랜지스터는 서로 다른 물질로 이루어진 활성층 패턴들(ACT)을 포함할 수도 있다. 예를 들어, 상기 트랜지스터들 중 일부 트랜지스터의 활성층 패턴(ACT)은 폴리 실리콘 또는 아모포스 실리콘으로 이루어지고, 나머지 트랜지스터의 활성층 패턴(ACT)은 산화물 반도체로 이루어질 수 있다.
제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은, 제1 트랜지스터(T1)의 활성층 패턴(ACT), 특히 채널 영역(CHA)과 중첩되며, 상기 채널 영역(CHA)을 사이에 개재하고 서로 다른 층에 배치될 수 있다. 예를 들어, 제1 게이트 전극(GE1)은 채널 영역(CHA)의 상부에 위치하고, 제2 게이트 전극(GE2)은 상기 채널 영역(CHA)의 하부에 위치할 수 있다. 일 예로, 제1 게이트 전극(GE1)은 채널 영역(CHA)과 중첩되도록 게이트 절연층(GI) 상에 배치되고, 제2 게이트 전극(GE2)은 채널 영역(CHA)과 중첩되도록 베이스 층(BSL)과 버퍼층(BFL)의 사이에 배치될 수 있다. 일 실시예에서, 제2 게이트 전극(GE2)은 도전 물질을 포함한 차광 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.
이러한 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은, 서로 전기적으로 격리되어, 서로 다른 노드, 회로 소자 및/또는 배선에 연결될 수 있다. 일 예로, 제1 게이트 전극(GE1)은 제1 노드(N1)에 연결되고, 제2 게이트 전극(GE2)은 바이어스 제어선(Bi)에 연결될 수 있다.
게이트 절연층(GI)은 활성층 패턴(ACT) 상에 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 활성층 패턴(ACT)과 제1 게이트 전극(GE1)의 사이에 개재될 수 있다. 이러한 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 게이트 절연층(GI)은, 실리콘 질화물(SiNx) 및/또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 게이트 절연층(GI)의 구성 물질이 특별히 한정되지는 않는다.
실시예에 따라, 게이트 절연층(GI)의 두께는 버퍼층(BFL)의 두께보다 작을 수 있다. 이에 따라, 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)과 채널 영역(CHA) 사이의 거리(d1)는, 상기 제1 트랜지스터(T1)의 제2 게이트 전극(GE2)과 채널 영역(CHA) 사이의 거리(d2)보다 작을 수 있다. 이 경우, 제1 트랜지스터(T1)에 의해 생성되는 구동 전류(IOLED)의 크기는 주로 제1 게이트 전극(GE1)은 인가되는 제1 게이트 전압에 의해 결정될 수 있다. 한편, 제1 트랜지스터(T1)의 문턱 전압은 제2 게이트 전극(GE2)에 인가되는 제어 신호의 전압에 따라 달라질 수 있는 것으로서, 상기 제어 신호의 전압은 "백-바이어스 전압"일 수 있다.
층간 절연층(ILD)은 제1 게이트 전극(GE1) 상에 배치될 수 있다. 일 예로, 층간 절연층(ILD)은 제1 게이트 전극(GE1)과 소스 및 드레인 전극들(SE, DE)의 사이에 개재될 수 있다. 이러한 층간 절연층(ILD)은 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 층간 절연층(ILD)은 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)을 포함한 다중층으로 구성될 수 있다.
또한, 층간 절연층(ILD)은 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 층간 절연층(ILD)은, 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 층간 절연층(ILD)의 구성 물질이 특별히 한정되지는 않는다.
소스 및 드레인 전극들(SE, DE)은, 적어도 층간 절연층(ILD)을 사이에 개재하고, 각각의 활성층 패턴(ACT) 상에 배치될 수 있다. 예를 들어, 소스 및 드레인 전극들(SE, DE)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 사이에 개재하고, 활성층 패턴(ACT)의 서로 다른 단부들 상에 배치될 수 있다. 이러한 제1 및 제2 트랜지스터 전극들(SE, DE)은 각각의 활성층 패턴(ACT)에 전기적으로 연결될 수 있다. 예를 들어, 소스 전극(SE)은, 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 컨택홀을 통해 활성층 패턴(ACT)의 소스 영역(SAR)에 연결되고, 드레인 전극(DE)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 다른 컨택홀을 통해 활성층 패턴(ACT)의 드레인 영역(DAR)에 연결될 수 있다.
스토리지 커패시터(Cst)는, 각각 제1 트랜지스터(T1)의 어느 일 전극과 동일 또는 상이한 층에 배치되는 제1 전극(CE1)("하부 전극" 또는 "제1 스토리지 전극"이라고도 함) 및 제2 전극(CE2)("상부 전극" 또는 "제2 스토리지 전극"이라고도 함)을 포함할 수 있다. 일 예로, 스토리지 커패시터(Cst)의 제1 전극(CE1)은 제1 게이트 전극(GE1)과 함께 게이트 절연층(GI) 상에 배치될 수 있고, 상기 스토리지 커패시터(Cst)의 제2 전극(CE2)은 제1 트랜지스터(T1)의 전극들과는 상이한 층에 배치될 수 있다. 예를 들어, 스토리지 커패시터(Cst)의 제2 전극(CE2)은, 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)의 사이에 배치될 수 있다.
한편, 백플레인층(BPL)에 형성되는 각종 회로 소자들, 배선들 및 절연층들의 구조 및 위치 등은 실시예에 따라 다양하게 변경될 수 있다. 이러한 회로 소자들 및 배선들 상에는 패시베이션층(PSV)이 배치될 수 있다.
패시베이션층(PSV)은 단일층 또는 다중층으로 구성될 수 있다. 패시베이션층(PSV)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 일 예로, 패시베이션층(PSV)은, 적어도 하나의 무기 절연층으로 구성된 제1 패시베이션층과, 적어도 하나의 유기 절연층으로 구성된 제2 패시베이션층을 포함한 다중층으로 구성될 수 있다. 패시베이션층(PSV)이 유기 절연층을 포함할 경우, 백플레인층(BPL)의 표면이 실질적으로 평탄해질 수 있다.
표시 소자층(DPL)은, 발광 소자(EL)를 포함한다. 또한, 표시 소자층(DPL)은, 각각의 발광 소자(EL)가 배치되는 발광 영역(일 예로, 각 화소(PXL)의 발광 영역)을 규정하기 위한 뱅크 구조물, 일 예로, 화소 정의막(PDL)과, 발광 소자(EL)를 보호하기 위한 보호층(PTL) 등을 더 포함할 수 있다.
발광 소자(EL)는, 패시베이션층(PSV) 상에 순차적으로 적층되는 제1 전극(ELE1), 발광층(EML) 및 제2 전극(ELE2)을 포함한다. 실시예에 따라, 발광 소자(EL)의 제1 및 제2 전극들(ELE1, ELE2) 중 어느 하나는 애노드 전극이고, 다른 하나는 캐소드 전극일 수 있다. 예를 들어, 제1 전극(ELE1)이 애노드 전극이면, 제2 전극(ELE2)은 캐소드 전극일 수 있다.
발광 소자(EL)의 제1 전극(ELE1)은 패시베이션층(PSV) 상에 배치되며, 도시되지 않은 컨택홀 등을 통해 각각의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자에 연결될 수 있다. 일 예로, 제1 전극(ELE1)은, 패시베이션층(PSV)을 관통하는 컨택홀 또는 비아홀을 통해 제6 및 제7 트랜지스터들(T6, T7)의 일 전극에 연결될 수 있다.
상기 제1 전극(ELE1)이 형성된 각각의 화소 영역에는, 해당 화소(PXL)의 발광 영역을 구획하는 화소 정의막(PDL)이 형성될 수 있다. 화소 정의막(PDL)은, 화소들(PXL)의 발광 영역들의 사이에 배치되며, 각 화소(PXL)의 발광 영역에서 제1 전극(ELE1)을 노출하는 개구부를 가질 수 있다. 예를 들어, 화소 정의막(PDL)은, 각 화소(PXL)의 발광 영역의 외곽 둘레를 따라, 제1 전극(ELE1) 등이 형성된 베이스 층(BSL)의 일면으로부터 상부 방향으로 돌출될 수 있다.
화소 정의막(PDL)에 의해 둘러싸인 각각의 발광 영역에는 발광층(EML)이 형성될 수 있다. 일 예로, 발광층(EML)은 제1 전극(ELE1)의 노출된 표면 상에 배치될 수 있다. 실시예에 따라, 발광층(EML)은 적어도 광 생성층(light generation layer)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 발광층(EML)은, 소정 색상의 광을 방출하는 광 생성층, 상기 광 생성층과 제1 전극(ELE1)의 사이에 배치된 제1 공통층, 및 상기 광 생성층과 제2 전극(ELE2)의 사이에 배치된 제2 공통층을 포함할 수 있다. 실시예에 따라, 제1 공통층은 정공 주입층(hole injection layer) 및 정공 수송층(hole transport layer) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 공통층은, 정공 억제층(hole blocking layer), 전자 수송층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 광 생성층은 각각의 발광 영역에 대응하여 개별적으로 패터닝될 수 있다. 그리고, 제1 공통층 및 제2 공통층은, 화소들(PXL)이 배치된 표시 영역(10) 상에 전면적으로 형성될 수 있다.
발광층(EML) 상에는 발광 소자(EL)의 제2 전극(ELE2)이 형성될 수 있다. 실시예에 따라, 상기 제2 전극(ELE2)은 표시 영역(10) 상에 전면적으로 형성될 수 있으나, 이에 한정되지는 않는다.
발광 소자(EL) 상에는, 상기 발광 소자(EL)의 제2 전극(ELE2)을 커버하는 보호층(PTL)이 형성될 수 있다. 실시예에 따라, 보호층(PTL)은 화소들(PXL)이 배치되는 표시 패널의 일 영역(예를 들어, 적어도 표시 영역(10)) 상에 배치되어 상기 화소들(PXL)을 밀봉하는 봉지층 또는 봉지기판을 포함할 수 있다. 일 예로, 보호층(PTL)은, 박막 봉지층(thin film encapsulation layer)을 포함할 수 있다. 박막 봉지층을 형성하여 표시 영역(10)을 밀봉할 경우, 화소들(PXL)을 보호하면서도 표시 패널의 두께를 저감하고 유연성을 확보할 수 있다.
실시예에 따라, 보호층(PTL)은 단일층 또는 다중층으로 이루어질 수 있다. 일 예로, 보호층(PTL)은 서로 중첩되는 적어도 두 개의 무기층들과, 상기 무기층들의 사이에 개재되는 적어도 하나의 유기층을 포함한 다중층으로 구성될 수 있다. 다만, 보호층(PTL)의 구조 및 재료 등은 실시예에 따라 다양하게 변경될 수 있다.
한편, 본 발명에서 화소(PXL) 및 이를 구비하는 표시 패널의 구조가 도 3에 도시된 실시예에 한정되지는 않으며, 이는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 화소(PXL) 및 이를 구비하는 표시 패널은, 현재 공지된 다양한 구조로 형성될 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 의한 화소(PXL)의 구동 방법 및 이에 따른 화소(PXL)의 구동 전류(IOLED)를 나타내는 파형도이다. 그리고, 도 6은 본 발명의 일 실시예에 의한 화소(PXL)를 구비한 표시 패널의 휘도 변화를 나타내는 그래프이다.
예를 들어, 도 4는 기준 주파수 이상인 제2 범위의 주파수(일 예로, 60Hz 또는 그 이상의 주파수)에 대하여 도 1 내지 도 3의 화소(PXL)를 구동하기 위하여 상기 화소(PXL)에 연결된 각각의 신호선으로 공급되는 구동 신호들의 실시예적 파형을 도시한 것이고, 도 5는 상기 구동 신호들에 따른 제1 노드(N1)의 전압(V[N1]) 및 구동 전류(IOLED)의 변화를 개략적으로 도시한 것이다. 그리고, 도 6은 도 1 내지 도 3의 화소(PXL)를 구비한 표시 장치(1)의 패널(즉, 표시 패널)을 소정의 구동 주파수(일 예로, 30Hz)로 구동하고, 이에 따라 패널에서 측정된 광 파형을 나타낸 것이다.
먼저 도 1 내지 도 5를 참조하면, 한 프레임(1F)은, 비발광 기간(NEP) 및 발광 기간(EP)을 포함할 수 있다.
각 프레임(1F)의 비발광 기간(NEP)은, 각 화소(PXL)의 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어 신호가 공급되는 기간으로서, 상기 비발광 기간(NEP) 동안 상기 화소(PXL)에 연결된 주사선들로 각각의 주사 신호가 공급될 수 있다. 도 2의 i번째 수평 라인의 화소(PXL)에 대한 구동 방법을 예로 들면, 각 프레임(1F)의 비발광 기간(NEP) 동안 제i-1 주사선(Si-1), 제i 주사선(Si) 및 제i+1 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 순차적으로 공급될 수 있다.
발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어 신호가 공급되면, 제5 및 제6 트랜지스터들(T5, T6)이 턴-오프된다. 이에 따라, 구동 전류(IOLED)가 흐를 수 있는 전류 패스가 차단되면서 화소(PXL)가 비발광 상태를 유지하게 된다.
제i-1 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급되면, 제4 트랜지스터(T4)가 턴-온된다. 이에 따라, 제1 노드(N1)가 초기화 전원(Vint)의 전압으로 초기화된다.
제i 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급되면, 제2 및 제3 트랜지스터들(T2, T3)이 턴-온된다. 또한, 제3 트랜지스터(T3)에 의해 제1 트랜지스터(T1)가 다이오드 연결된 형태로 턴-온된다. 이에 따라, 데이터선(Dj)으로부터의 데이터 신호가 제2 트랜지스터(T2), 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)를 차례로 경유하여 제1 노드(N1)로 전달될 수 있다. 이때, 제1 노드(N1)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압(일 예로, 상기 데이터 신호의 전압 및 제1 트랜지스터(T1)의 문턱 전압의 차 전압)이 전달되고, 상기 제1 노드(N1)로 전달된 전압은 스토리지 커패시터(Cst)에 저장된다.
제i+1 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급되면, 제7 트랜지스터(T7)가 턴-온된다. 이에 따라, 발광 소자(EL)의 애노드 전극으로 초기화 전원(Vint)의 전압이 전달되어, 이전 프레임 기간 동안 상기 발광 소자(EL)의 기생 커패시터에 충전된 전하가 초기화된다.
이러한 비발광 기간(NEP)은 발광 제어선(Ei)의 전압이 게이트-온 전압으로 변경되면서 종료되고, 상기 비발광 기간(NEP)에 후속하여 발광 기간(EP)이 시작된다. 각 프레임(1F)의 발광 기간(EP) 동안 발광 제어선(Ei)의 전압은 게이트-온 전압으로 유지된다. 이에 따라, 제5 및 제6 트랜지스터들(T5, T6)이 턴-온되면서, 화소(PXL)에 구동 전류(IOLED)가 흐를 수 있는 전류 패스가 형성된다.
한편, 구동 전류(IOLED)가 흐르는 시점은 화소 회로(PXC)를 구성하는 트랜지스터들의 특성 및/또는 각종 구동 신호들의 특성에 따라 달라질 수 있다. 예를 들어, 일 실시예에 의한 화소(PXL)에서는, 비발광 기간(NEP)의 말기부터 구동 전류(IOLED)가 흐르기 시작하여 발광 기간(EP) 동안 본격적으로 구동 전류(IOLED)가 흐를 수 있다. 또는, 다른 실시예에 의한 화소(PXL)에서는 발광 기간(EP)이 시작된 이후에 구동 전류(IOLED)가 흐르기 시작할 수 있다.
각 프레임(1F)의 발광 기간(EP) 동안, 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하는 구동 전류(IOLED)를 생성한다. 상기 구동 전류(IOLED)는 제1 전원(ELVDD)으로부터 발광 소자(EL)를 경유하여 제2 전원(ELVSS)으로 흐르게 된다. 이에 따라 발광 소자(EL)는 상기 구동 전류(IOLED)에 대응하는 휘도로 발광한다.
한편, 각 프레임(1F)의 비발광 기간(NEP), 특히 제i 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급되는 기간 동안, 데이터선(Dj)으로 블랙 계조에 대응하는 데이터 신호가 공급된 경우에는 제1 트랜지스터(T1)가 실질적으로 구동 전류(IOLED)를 발생하지 않게 된다. 이 경우, 화소(PXL)는 해당 프레임의 발광 기간(EP)에도 비발광 상태를 유지하여 블랙 계조를 표현한다.
한편, 각각의 발광 기간(EP) 동안, 적어도 하나의 스위칭 트랜지스터, 일 예로 제3 트랜지스터(T3)에서 누설전류(Ioff)가 발생할 경우, 상기 누설전류(Ioff)로 인해 제1 노드(N1)의 전압(V[N1])이 변동될 수 있다. 일 예로, 각각의 발광 기간(EP) 동안 상기 누설전류(Ioff)로 인해 제1 노드(N1)의 전압(V[N1])이 서서히 상승하면서, 구동 전류(IOLED)가 서서히 감소할 수 있다. 이에 따라, 각각의 발광 기간(EP) 동안 화소(PXL)의 휘도가 서서히 감소할 수 있다.
본 발명의 일 실시예에서, 구동 회로(20)는, 기준 주파수 이상의 제2 범위의 주파수에 대하여 화소들(PXL)을 제2 모드로 구동하며, 상기 제2 모드에 대응하여 각 화소(PXL)의 바이어스 제어선(Bi)으로 일정한 전압의 제어 신호를 공급할 수 있다. 예를 들어, 구동 회로(20)는 60Hz 이상의 주파수에 대하여 각각의 화소(PXL)를 제2 모드로 구동하며, 상기 제2 모드에 대응하여 각각의 바이어스 제어선(Bi)으로 제1 전압(V1)의 제어 신호를 지속적으로 공급할 수 있다. 이 경우, 제1 트랜지스터(T1)의 문턱 전압은 일정한 값을 가질 수 있다.
실시예에 따라, 상기 기준 주파수는 화소들(PXL) 및 이를 구비한 표시 패널의 휘도 특성 등에 따라 결정될 수 있다. 예를 들어, 각각의 화소(PXL)에서 발생한 누설전류(Ioff)로 인해 각각의 발광 기간(EP) 동안 제1 노드(N1)의 전압(V[N1])이 변동되어 구동 전류(IOLED)가 서서히 감소한다고 할 때, 각각의 발광 기간(EP)이 길어질수록 구동 전류(IOLED)의 감소량이 증가하여 화소들(PXL)의 휘도 저하가 심화될 수 있다.
따라서, 본 발명의 일 실시예에서는, 누설전류(Ioff)로 인한 휘도 저하가 사용자에게 인지되지 않을 수 있을 정도로 각각의 발광 기간(EP)이 충분히 짧게 설정되는 특정 구동 주파수를 기준 주파수로 설정하고, 상기 기준 주파수 이상의 주파수에 대해서는 화소들(PXL)을 제2 모드로 구동할 수 있다. 일 예로, 화소들(PXL)을 60Hz로 구동할 시 휘도 저하로 인한 플리커가 시인되지 않고, 이보다 낮은 주파수로 화소들(PXL)을 구동할 시 휘도 저하로 인한 플리커가 시인될 경우, 기준 주파수를 60Hz로 설정할 수 있다.
예를 들어, 도 4에 도시된 구동 신호들을 이용하여 화소들(PXL)을 30Hz로 구동하면서 표시 패널의 광 파형을 측정한 결과, 도 6에 도시된 바와 같이 표시 패널에서 휘도 저하 현상이 나타날 수 있다. 이때, 표시 패널의 휘도 변동량(△L)(일 예로, 휘도 저하량)이 대략 10% 이상이 되면, 사용자에게 플리커로 인식될 수 있다.
반면, 화소들(PXL)을 고주파 구동함에 따라 각각의 발광 기간(EP)이 충분히 짧을 경우에는, 구동 전류(IOLED)의 감소량이 상대적으로 적을 수 있다. 일 예로, 화소들(PXL)을 60Hz로 구동하면서 표시 패널의 광 파형을 측정할 경우, 상기 화소들(PXL)을 30Hz로 구동할 경우에 비해 표시 패널의 휘도 변동량(△L)이 현저히 감소하면서 플리커가 관찰되지 않을 수 있다. 이 경우, 60Hz 이상의 고주파 구동 시에는, 각각의 바이어스 제어선(Bi)으로 직류 전압의 제어 신호를 공급함으로써, 불필요한 전력 소모를 방지할 수 있다.
한편, 본 발명의 일 실시예에서는, 기준 주파수 미만으로 화소들(PXL)을 구동하는 저주파 구동 시에는, 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 단계적으로 변경하여 누설전류(Ioff)에 의한 제1 노드(N1)의 전압(V[N1]) 변동을 보상할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 7은 제2 게이트 전압(VSG)에 따른 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))을 나타내는 그래프이다. 예를 들어, 도 7은 도 2에 도시된 제1 트랜지스터(T1)의 제2 게이트 전극(GE2)에 인가되는 제2 게이트 전압(VSG)에 따른, 상기 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))을 나타내는 그래프이다. 상기 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))은 제1 게이트 전극(GE1)에 인가되는 제1 게이트 전압에 대한 문턱 전압을 나타낼 수 있다.
도 2 및 도 7을 참조하면, 공핍 영역 범위에서 제1 트랜지스터(T1)의 제2 게이트 전극(GE2)에 인가되는 제2 게이트 전압(VSG)을 변화시킬 경우, 상기 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))이 변화될 수 있다. 예를 들어, 제1 트랜지스터(T1)가 P형 트랜지스터일 경우, 제2 게이트 전압(VSG)이 낮아질수록 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))은 높아질 수 있다.
따라서, 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 조절함에 의해, 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))을 조절할 수 있다. 일 예로, 누설전류(Ioff)에 의해 제1 노드(N1)의 전압(V[N1])이 높아질 경우, 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 낮춰 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))을 높일 수 있다. 이에 따라, 상기 제1 노드(N1)의 전압(V[N1]) 상승을 보상함으로써, 결과적으로 제1 트랜지스터(T1)에 의해 발광 소자(EL)에 균일한 구동 전류(IOLED)가 흐르도록 제어할 수 있다.
도 8 및 도 9는 각각 본 발명의 일 실시예에 의한 화소(PXL)의 구동 방법 및 이에 따른 화소(PXL)의 구동 전류(IOLED)를 나타내는 파형도이다. 예를 들어, 도 8은 기준 주파수 미만의 제1 범위에 속한 주파수, 일 예로, 30Hz의 주파수에 대하여 도 1 내지 도 3의 화소(PXL)를 구동하기 위해 상기 화소(PXL)에 연결된 각각의 신호선으로 공급되는 구동 신호들의 실시예적 파형을 도시한 것이고, 도 9는 상기 구동 신호들에 따른 제1 노드(N1)의 전압(V[N1]) 및 구동 전류(IOLED)의 변화를 개략적으로 도시한 것이다. 도 8 및 도 9의 실시예를 설명함에 있어, 도 4 및 도 5의 실시예와 유사 또는 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 1 내지 도 9를 참조하면, 각각의 발광 기간(EP)은 복수의 서브 발광 기간들로 구분될 수 있다. 일 실시예에서, 상기 서브 발광 기간들은 동일한 시간만큼 지속될 수 있으나, 이에 한정되지는 않는다.
구동 회로(20)는 제1 범위의 주파수에 대하여 화소들(PXL)을 제1 모드로 구동하며, 상기 제1 모드에 대응하여 각 화소(PXL)의 발광 기간(EP)을 복수의 서브 발광 기간들로 구분할 수 있다. 일 예로, 타이밍 제어부(25)는 제1 범위의 주파수에 속한 소정의 구동 주파수로 화소들(PXL)을 구동함에 있어, 각 수평 라인에 배치된 화소들(PXL)의 발광 기간(EP)을 제1 서브 발광 기간(SEP1) 및 제2 서브 발광 기간(SEP2)을 포함한 복수의 서브 발광 기간들로 구분할 수 있다.
이하에서는, 제1 및 제2 서브 발광 기간들(SEP1, SEP2) 중 특정 서브 발광 기간을 지칭할 때에는 해당 서브 발광 기간을 "제1 서브 발광 기간(SEP1)" 또는 "제2 서브 발광 기간(SEP2)"으로 명기하기로 한다. 그리고, 제1 및 제2 서브 발광 기간들(SEP1, SEP2) 중 어느 하나의 서브 발광 기간을 임의로 지칭하거나, 상기 제1 및 제2 서브 발광 기간들(SEP1, SEP2)을 포괄적으로 지칭할 때에는, "서브 발광 기간(SEP)" 또는 "서브 발광 기간들(SEP)"이라 하기로 한다.
일 실시예에서, 구동 회로(20)는, 화소들(PXL)을 30Hz의 주파수로 구동할 수 있다. 이 경우, 구동 회로(20)(일 예로, 타이밍 제어부(25))는 30Hz의 주파수에 대하여 각각의 발광 기간(EP)을 두 개의 서브 발광 기간들(SEP), 즉 제1 서브 발광 기간(SEP1) 및 제2 서브 발광 기간(SEP2)으로 구분할 수 있다.
실시예에 따라, 서브 발광 기간들(SEP)은 서로 동일한 시간 동안 지속될 수 있다. 예를 들어, 제1 서브 발광 기간(SEP1) 및 제2 서브 발광 기간(SEP2) 각각은, 화소들(PXL)을 60Hz로 구동함에 따른 각각의 발광 기간(EP)과 실질적으로 유사 또는 동일한 길이의 시간만큼 지속될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제1 서브 발광 기간(SEP1) 및 제2 서브 발광 기간(SEP2)이 서로 다른 길이의 지속 시간을 가질 수도 있다.
또한, 구동 회로(20)는, 제1 모드에서, 각각의 서브 발광 기간(SEP) 동안 바이어스 제어선(Bi)으로 서로 다른 전압의 제어 신호를 공급할 수 있다. 예를 들어, 타이밍 제어부(25)는 각각의 발광 기간(EP)을 구성하는 복수의 서브 발광 기간들(SEP)에 대응하여 해당 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압이 변경되도록 제어선 구동부(23)를 제어할 수 있다. 이에 따라, 제어선 구동부(23)는 각각의 서브 발광 기간(SEP) 동안 바이어스 제어선(Bi)으로 서로 다른 전압의 제어 신호를 공급할 수 있다. 예를 들어, 제어선 구동부(23)는, 제1 서브 발광 기간(SEP1) 동안 바이어스 제어선(Bi)으로 제1 전압(V1)의 제어 신호를 공급하고, 상기 제1 서브 발광 기간(SEP1)에 후속되는 제2 서브 발광 기간(SEP2) 동안 상기 바이어스 제어선(Bi)으로 제2 전압(V2)의 제어 신호를 공급할 수 있다.
일 실시예에서, 구동 회로(20)는 상기 서브 발광 기간들(SEP)에 대응하여 제어 신호의 전압을 일정한 전압만큼 단계적으로 상승 또는 하강시켜 각각의 바이어스 제어선(Bi)으로 공급할 수 있다. 예를 들어, 제1 트랜지스터(T1)가 P형 트랜지스터인 경우, 구동 회로(20)는 복수의 서브 발광 기간들(SEP)에 대응하여 제어 신호의 전압을 일정한 전압만큼 단계적으로 낮춰 각각의 바이어스 제어선(Bi)으로 공급할 수 있다.
다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 구동 회로(20)는 제1 트랜지스터(T1)의 도전형이나 동작 특성 등에 따라, 제어 신호의 변화 정도 및/또는 변화의 방향을 결정할 수 있다.
한편, 각 발광 기간(EP)의 마지막 서브 발광 기간(SEP)이 종료되면, 제어 신호의 전압은 소정의 기준 전압으로 변경될 수 있다. 예를 들어, 제2 서브 발광 기간(SEP2)이 종료되는 시점에서, 제어 신호의 전압은 다시 제1 전압(V1)으로 변경될 수 있다.
상술한 실시예에 따르면, 제2 서브 발광 기간(SEP2) 동안 제어 신호의 전압을 제2 전압(V2)으로 변경함으로써, 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))을 변경할 수 있다. 일 예로, 제2 서브 발광 기간(SEP2) 동안 제1 노드(N1)의 전압(V[N1]) 상승이 보상되도록, 제어 신호의 전압을 제2 전압(V2)으로 낮춰 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))을 높일 수 있다. 이에 따라, 각각의 발광 기간(EP) 동안 제1 트랜지스터(T1)가 발광 소자(EL)로 보다 균일한 구동 전류(IOLED)를 공급할 수 있게 된다.
도 10 및 도 11은 본 발명의 일 실시예에 의한 화소(PXL)의 구동 방법 및 이에 따른 화소(PXL)의 구동 전류(IOLED)를 나타내는 파형도이다. 예를 들어, 도 10 및 도 11은 도 8 및 도 9의 실시예에 대한 변경 실시예를 나타내는 것으로서, 기준 주파수 미만의 제1 범위에 속한 다른 주파수, 일 예로, 15Hz의 주파수에 대한 화소(PXL)의 구동 신호들과, 이에 따른 제1 노드(N1)의 전압(V[N1]) 및 구동 전류(IOLED)의 변화를 나타낸다. 도 10 및 도 11의 실시예를 설명함에 있어, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 1 내지 도 11을 참조하면, 각각의 발광 기간(EP)은 세 개 이상의 서브 발광 기간들(SEP)로 구분될 수 있다. 일 예로, 각각의 발광 기간(EP)은 제1 내지 제4 서브 발광 기간들(SEP1~SEP4)로 구분될 수 있다.
이하에서는, 제1 내지 제4 서브 발광 기간들(SEP1~SEP4) 중 특정 서브 발광 기간을 지칭할 때에는 해당 서브 발광 기간을 "제1 서브 발광 기간(SEP1)", "제2 서브 발광 기간(SEP2)", "제3 서브 발광 기간(SEP3)" 또는 "제4 서브 발광 기간(SEP4)"으로 명기하기로 한다. 그리고, 제1 내지 제4 서브 발광 기간들(SEP1~SEP4) 중 적어도 하나의 서브 발광 기간을 임의로 지칭하거나, 상기 제1 내지 제4 서브 발광 기간들(SEP1~SEP4)을 포괄적으로 지칭할 때에는, "서브 발광 기간(SEP)" 또는 "서브 발광 기간들(SEP)"이라 하기로 한다.
실시예에 따라, 서브 발광 기간들(SEP)은 서로 동일한 시간 동안 지속될 수 있다. 예를 들어, 제1 내지 제4 서브 발광 기간들(SEP1~SEP4) 각각은, 화소들(PXL)을 60Hz로 구동함에 따른 각각의 발광 기간(EP)과 실질적으로 유사 또는 동일한 길이의 시간만큼 지속될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제1 내지 제4 서브 발광 기간들(SEP1~SEP4)이 서로 다른 지속 시간을 가질 수도 있다.
실시예에 따라, 구동 회로(20)는, 제1 모드에서, 서브 발광 기간들(SEP)에 대응하여 바이어스 제어선(Bi)으로 서로 다른 전압의 제어 신호를 공급할 수 있다. 예를 들어, 구동 회로(20)는, 제1 내지 제4 서브 발광 기간들(SEP1~SEP4)에 대응하여, 제어 신호의 전압을 단계적으로 낮춰 바이어스 제어선(Bi)으로 공급할 수 있다.
일 예로, 구동 회로(20)는, 제1 서브 발광 기간(SEP1) 동안 바이어스 제어선(Bi)으로 제1 전압(V1)의 제어 신호를 공급하고, 제2 서브 발광 기간(SEP2) 동안 상기 바이어스 제어선(Bi)으로 상기 제1 전압(V1)보다 낮은 제2 전압(V2)의 제어 신호를 공급할 수 있다. 또한, 구동 회로(20)는, 제3 서브 발광 기간(SEP3) 동안 상기 바이어스 제어선(Bi)으로 상기 제2 전압(V2)보다 낮은 제3 전압(V3)의 제어 신호를 공급하고, 제4 서브 발광 기간(SEP4) 동안 상기 바이어스 제어선(Bi)으로 상기 제3 전압(V3)보다 낮은 제4 전압(V4)의 제어 신호를 공급할 수 있다. 한편, 제4 서브 발광 기간(SEP4)이 종료되면, 제어 신호의 전압은 제1 전압(V1)으로 원복될 수 있다.
도 8 내지 도 11의 실시예들에 따르면, 기준 주파수 미만의 제1 범위의 주파수로 화소들(PXL)을 구동함에 있어, 각각의 발광 기간(EP)을 복수의 서브 발광 기간들(SEP)로 짧게 분할하고, 상기 서브 발광 기간들(SEP)에 대응하여 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 단계적으로 변경한다. 이 경우, 화소들(PXL)은 각각의 발광 기간(EP) 동안 계단 형상 등의 파형을 가지는 제어 신호를 공급받을 수 있다.
예를 들어, 본 발명의 실시예들에서는, 누설전류(Ioff) 등에 따른 제1 노드(N1)의 전압(V[N1]) 변동이 상쇄되도록, 제어 신호의 전압을 단계적으로 변경하여 제1 트랜지스터(T1)의 문턱 전압(Vt(FG))을 변경할 수 있다. 이에 따라, 각각의 발광 기간(EP) 동안 제1 트랜지스터(T1)에 의해 발광 소자(EL)에 보다 균일한 구동 전류(IOLED)가 흐르게 되면서, 저주파 구동 시에도 화소들(PXL)의 휘도 변동을 최소화할 수 있다.
도 12는 본 발명의 일 실시예에 의한, 제1 범위의 주파수에 따른 제어 신호의 전압 변화를 나타내는 룩업 테이블(LUT)이다. 실시예에 따라, 도 12의 룩업 테이블(LUT)은 표시 장치(1)가 제1 모드로 구동될 때 적용될 수 있는 것으로서, 상기 룩업 테이블(LUT)은 구동 회로(20)의 내부에 저장될 수 있다. 일 예로, 상기 룩업 테이블은 타이밍 제어부(25)의 내부에 저장되어 바이어스 구동 제어 신호(BCS)를 생성하는 데에 이용될 수 있다.
도 1 내지 도 12를 참조하면, 구동 회로(20)는, 제1 범위의 주파수에 속한 각각의 구동 주파수에 대하여 제어 신호의 전압 정보를 저장할 수 있다. 예를 들어, 구동 회로(20)는, 30Hz 이하의 소정 구동 주파수들 각각에 대한 제어 신호의 전압 정보를 저장하는 룩업 테이블(LUT)을 포함할 수 있다.
이러한 구동 회로(20)는, 제1 범위의 주파수가 복수의 구동 주파수들을 포함할 때, 룩업 테이블(LUT)에 저장된 정보를 이용하여 상기 제1 범위에 속한 각각의 구동 주파수에 대하여 서로 다른 전압 및/또는 파형의 제어 신호를 화소들(PXL)로 공급할 수 있다. 예를 들어, 구동 회로(20)는, 상기 제1 범위의 주파수에 속한 각각의 구동 주파수에 대하여 화소들(PXL)의 발광 기간을 서로 다른 개수의 서브 발광 기간들로 구분하고, 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 단계적으로 변경할 수 있다. 일 예로, 구동 회로(20)는, 상기 제1 범위의 주파수에 속한 각각의 구동 주파수에 따른 발광 기간(EP)의 길이가 증가할수록(즉, 구동 주파수가 낮아질수록) 상기 발광 기간(EP)을 보다 많은 개수의 서브 발광 기간들로 분할하고, 상기 서브 발광 기간들에 대응하여 계단 형태 등으로 전압이 변경되는 파형의 제어 신호를 출력할 수 있다.
일 실시예에서, 구동 회로(20)는, 30Hz의 구동 주파수에 대하여 각각의 발광 기간(EP)을 제1 서브 발광 기간(SEP1) 및 제2 서브 발광 기간(SEP2)으로 구분하고, 상기 제1 및 제2 서브 발광 기간들(SEP1, SEP2)에 대하여 바이어스 제어선(Bi)으로 각각 제1 전압(V1) 및 제2 전압(V2)의 제어 신호를 공급할 수 있다. 예를 들어, 구동 회로(20)는 제1 서브 발광 기간(SEP1) 동안 바이어스 제어선(Bi)으로 7V의 제어 신호를 공급하고, 상기 제1 서브 발광 기간(SEP1)이 종료되고 제2 서브 발광 기간(SEP2)이 시작되는 시점(일 예로, 각각의 프레임(1F) 또는 각각의 발광 기간(EP)이 시작된 시점으로부터 0.0167초가 흐른 시점)에서 제어 신호의 전압을 6.995V로 낮출 수 있다. 또한, 상기 구동 회로(20)는 제2 서브 발광 기간(SEP2)이 종료되는 시점(일 예로, 각각의 프레임(1F) 또는 각각의 발광 기간(EP)이 시작된 시점으로부터 0.0334초가 흐른 시점)에서 제어 신호의 전압을 다시 7V로 변경할 수 있다.
한편, 구동 회로(20)는, 15Hz의 구동 주파수에 대하여 각각의 발광 기간(EP)을 제1, 제2, 제3 및 제4 서브 발광 기간들(SEP1, SEP2, SEP3, SEP4)로 구분하고, 상기 제1, 제2, 제3 및 제4 서브 발광 기간들(SEP1, SEP2, SEP3, SEP4)에 대하여 바이어스 제어선(Bi)으로 각각 제1 전압(V1), 제2 전압(V2), 제3 전압(V3) 및 제4 전압(V4)의 제어 신호를 공급할 수 있다. 예를 들어, 구동 회로(20)는 제1 서브 발광 기간(SEP1) 동안 바이어스 제어선(Bi)으로 7V의 제어 신호를 공급하고, 상기 제1 서브 발광 기간(SEP1)이 종료되고 제2 서브 발광 기간(SEP2)이 시작되는 시점(일 예로, 각각의 프레임(1F) 또는 각각의 발광 기간(EP)이 시작된 시점으로부터 0.0167초가 흐른 시점)에서 제어 신호의 전압을 6.995V로 낮출 수 있다. 유사하게, 상기 구동 회로(20)는, 제2 서브 발광 기간(SEP2)이 종료되는 시점(일 예로, 각각의 프레임(1F) 또는 각각의 발광 기간(EP)이 시작된 시점으로부터 0.0334초가 흐른 시점)에서 제어 신호의 전압을 6.990V로 낮추고, 제3 서브 발광 기간(SEP3)이 종료되는 시점(일 예로, 각각의 프레임(1F) 또는 각각의 발광 기간(EP)이 시작된 시점으로부터 0.0501초가 흐른 시점)에서 제어 신호의 전압을 6.985V로 낮출 수 있다. 또한, 상기 구동 회로(20)는 마지막 서브 발광 기간인 제4 서브 발광 기간(SEP4)이 종료되는 시점(일 예로, 각각의 프레임(1F) 또는 각각의 발광 기간(EP)이 시작된 시점으로부터 0.0668초가 흐른 시점)에서 제어 신호의 전압을 다시 7V로 변경할 수 있다.
상술한 방식으로, 구동 회로(20)는, 제1 범위의 주파수에 속한 각각의 구동 주파수에 대하여 각각의 발광 기간(EP) 동안 서로 동일 또는 상이한 주기로 제어 신호의 전압을 단계적으로 변경할 수 있다. 예를 들어, 구동 회로(20)는 제1 모드로 구동될 때 각각의 프레임(1F) 또는 발광 기간(EP) 동안 대략 1/60초마다 제어 신호의 전압을 단계적으로 변경할 수 있다. 일 예로, 구동 회로(20)는, 1Hz의 구동 주파수에 대하여 각각의 프레임(1F) 동안 60회에 걸쳐 제어 신호의 전압을 단계적으로 변경할 수 있다.
이에 따라, 표시 장치(1)가 기준 주파수 미만으로 저주파 구동되더라도, 각각의 발광 기간(EP) 동안 화소들(PXL)에 흐르는 구동 전류(IOLED)를 균일하게 유지할 수 있다. 이에 따라, 각각의 발광 기간(EP) 동안 화소들(PXL)의 휘도를 균일하게 유지하고 플리커를 방지함으로써, 표시 장치(1)의 화질을 개선할 수 있다.
도 13은 본 발명의 일 실시예에 의한 화소(PXL)의 구동 방법 및 이에 따른 화소(PXL)의 구동 전류(IOLED)를 나타내는 파형도이다. 그리고, 도 14는 본 발명의 일 실시예에 의한, 제1 범위의 주파수에 따른 제어 신호의 전압 변화를 나타내는 룩업 테이블(LUT′)이다. 예를 들어, 도 13 및 도 14의 실시예는, 도 10 내지 도 12의 실시예에 대한 변경 실시예를 나타낸다. 도 13 및 도 14의 실시예를 설명함에 있어, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 13 및 도 14를 참조하면, 도 10 내지 도 12의 실시예에 의한 적어도 일부의 서브 발광 기간들을 통합할 수 있다. 일 예로, 제1 범위의 주파수에 속한 적어도 일부의 구동 주파수에 대하여, 적어도 일부의 서브 발광 기간들을 통합함에 의해, 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 파형을 보다 단순화할 수 있다.
일 실시예에서, 도 13에 도시된 바와 같이, 각 발광 기간(EP)의 첫 번째 서브 발광 기간 및 마지막 서브 발광 기간을 제외한 나머지 서브 발광 기간들(즉, 중간 서브 발광 기간들)에 대하여, 두 개 이상의 서브 발광 기간들을 통합할 수 있다. 예를 들어, 15Hz로 화소들(PXL)을 구동함에 있어, 각각의 발광 기간(EP)을 세 개의 서브 발광 기간들, 즉 제1, 제2 및 제3 서브 발광 기간들(SEP1, SEP2′, SEP3)로 구분할 수 있다.
실시예에 따라, 중간에 위치한 제2 서브 발광 기간(SEP2′)은, 나머지 서브 발광 기간들(일 예로, 제1 서브 발광 기간(SEP1) 및 제3 서브 발광 기간(SEP3)) 각각보다 긴 시간만큼 지속될 수 있다. 또한, 상기 제2 서브 발광 기간(SEP2′)의 진입 시점에서, 구동 회로(20)는 나머지 서브 발광 기간들의 진입 시점에서보다 큰 폭으로 제어 신호의 전압을 변경할 수 있다. 이에 따라, 상기 제2 서브 발광 기간(SEP2′) 동안 구동 전류(IOLED)가 큰 폭으로 감소하는 것을 방지할 수 있다.
다른 실시예에서, 도 14에 도시된 바와 같이, 제1 범위의 주파수에 속한 구동 주파수에 대하여, 첫 번째 및 마지막으로 제어 신호의 전압이 변경되는 시점을 제외한 나머지 전압 변경 시점들(즉, 중간 전압 변경 시점들)에 대하여 적어도 두 개의 전압 변경 시점들을 페어링하여 하나의 전압 변경 시점으로 통합할 수 있다. 일 예로, 15Hz 이하의 구동 주파수에 대하여, 첫 번째 전압 변경 시점 및 마지막 전압 변경 시점을 제외한 중간의 전압 변경 시점들에 대하여 두 개의 전압 변경 시점들을 페어링하여 하나의 전압 변경 시점으로 통합할 수 있다.
도 13 및 도 14의 실시예들에 의하면, 도 10 내지 도 12의 실시예에 의한 적어도 일부의 서브 발광 기간들을 통합한다. 이에 따라, 룩업 테이블(LUT′)을 단순화하고, 소비전력을 저감할 수 있다.
한편, 본 발명에서 서브 발광 기간들(SEP)을 통합하는 방식이 도 13 및 도 14의 실시예들에 한정되지 않음은 물론이다. 즉, 도 13 및 도 14의 실시예들 외에도 다양한 방식으로 적어도 일부의 서브 발광 기간들(SEP)을 통합할 수 있을 것이다.
도 15는 본 발명의 일 실시예에 의한 표시 장치(1)의 구동 방법을 개략적으로 나타내는 순서도이다.
도 1 내지 도 15를 참조하면, 본 발명의 일 실시예에 의한 표시 장치(1)는, 듀얼 게이트 구조의 구동 트랜지스터를 포함한 화소(PXL)를 구비한다. 예를 들어, 표시 영역(10)에 배치된 각각의 화소(PXL)는, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)을 포함한 제1 트랜지스터(T1)를 구비한다. 또한, 상기 표시 장치(1)는 소정 범위의 주파수로 구동되며, 소정의 기준 주파수(일 예로, 60Hz)를 중심으로, 각각의 구동 주파수에 따라 상이한 방식으로 구동될 수 있다.
실시예에 따라, 표시 장치(1)는, 각각의 구동 주파수가 기준 주파수 미만일 경우 각각의 화소(PXL)를 제1 모드로 구동할 수 있다. 일 예로, 표시 장치(1)는, 제1 모드에서 각각의 발광 기간(EP) 동안 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 단계적으로 변경할 수 있다.
한편, 표시 장치(1)는, 각각의 구동 주파수가 상기 기준 주파수 이상일 경우 각각의 화소(PXL)를 제2 모드로 구동할 수 있다. 일 예로, 표시 장치(1)는, 제2 모드에서 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 지속적으로 일정하게 유지할 수 있다.
상기 표시 장치(1)의 구동 방법은 아래의 단계를 포함할 수 있다.
<ST10: 구동 주파수 판단 단계>
표시 장치(1)의 구동 모드를 결정하기 위하여, 먼저 화소들(PXL)의 구동 주파수(표시 장치(1)의 구동 주파수)를 판단한다. 예를 들어, 화소들(PXL)의 구동 주파수를 소정의 기준 주파수(일 예로, 60Hz)와 비교하고, 그 비교 결과에 따라 표시 장치(1)의 구동 모드를 결정한다.
<ST20, ST21: 제1 모드에 따른 화소 구동 및 휘도 저하 보상 단계>
화소들(PXL)의 구동 주파수가 기준 주파수 미만일 경우, 제1 모드를 실행하여 제어 신호의 전압을 가변한다. 일 예로, 상기 구동 주파수가 기준 주파수 미만의 제1 범위의 주파수에 속할 때, 각각의 바이어스 제어선(Bi)으로 공급되는 제어 신호의 전압을 단계적으로 가변하면서 화소들(PXL)을 제1 모드로 구동할 수 있다.
실시예에 따라, 화소들(PXL)을 제1 모드로 구동하는 단계는, 상기 화소들(PXL)로 데이터 신호를 공급하는 단계와, 상기 화소들(PXL)을 발광시키는 단계를 포함한다. 예를 들어, 각각의 비발광 기간(NEP) 동안 각 화소(PXL)의 구동 트랜지스터(즉, 제1 트랜지스터(T1))의 제1 게이트 전극(GE1)으로 데이터 신호를 공급하고, 상기 비발광 기간(NEP)에 후속되는 각각의 발광 기간(EP) 동안 바이어스 제어선(Bi)을 통해 상기 구동 트랜지스터의 제2 게이트 전극(GE2)으로 제1 전압(V1) 및 제2 전압(V2)의 제어 신호를 순차적으로 공급하면서 상기 구동 트랜지스터의 제1 게이트 전극(GE1)에 인가된 제1 게이트 전압에 따라 상기 화소(PXL)를 발광시킬 수 있다.
본 발명의 실시예에서는, 화소들(PXL)을 제1 모드로 구동함에 의해, 저주파 구동에 따른 휘도 저하를 보상할 수 있다. 예를 들어, 전술한 바와 같이 각각의 발광 기간(EP) 동안 구동 트랜지스터의 제2 게이트 전극(GE2)으로 공급되는 제어 신호의 전압을 단계적으로 변경함으로써, 누설전류에 의한 제1 노드(N1)의 전압(V[N1]) 변동을 보상할 수 있다. 이에 따라, 저주파 구동에 따른 화소들(PXL)의 휘도 저하를 보상할 수 있다.
일 실시예에서, 제1 범위의 주파수는 복수의 구동 주파수들을 포함할 수 있다. 이 경우, 표시 장치(1)는, 제1 범위에 속한 각각의 구동 주파수에 대하여, 각 화소(PXL)의 발광 기간(EP)을 서로 다른 개수의 서브 발광 기간들(SEP)로 구분하고, 상기 서브 발광 기간들(SEP)에 대응하여 제어 신호의 전압을 단계적으로 변경할 수 있다. 일 예로, 표시 장치(1)는, 각각의 구동 주파수에 따른 발광 기간(EP)이 길어질수록(즉, 구동 주파수가 낮아질수록) 각각의 발광 기간(EP)을 보다 많은 개수의 서브 발광 기간들(SEP)로 분할하고, 상기 서브 발광 기간들(SEP)에 대응하여 제어 신호의 전압을 단계적으로 변경할 수 있다.
이에 따라, 구동 주파수와 무관하게 각각의 발광 기간(EP) 동안 화소(PXL)에 균일한 구동 전류(IOLED)가 흐르도록 제어할 수 있다. 예를 들어, 화소들(PXL)을 제1 범위의 주파수로 저주파 구동하는 경우에도(일 예로, 1Hz로 초저주파 구동하는 경우에도), 각각의 발광 기간(EP) 동안 화소들(PXL)의 휘도를 균일하게 유지할 수 있다.
<ST30: 제2 모드에 따른 화소 구동 단계>
화소들(PXL)의 구동 주파수가 기준 주파수 이상일 경우, 제2 모드를 실행하여 제어 신호의 전압을 일정하게 유지한다. 일 예로, 상기 구동 주파수가 기준 주파수 이상의 제2 범위의 주파수에 속할 때, 화소들(PXL)의 발광 기간(EP) 동안 각각의 구동 트랜지스터의 제2 게이트 전극(GE2)으로 일정한 전압의 제어 신호를 지속적으로 공급할 수 있다. 즉, 화소들(PXL)을 고주파 구동함에 따라 각각의 발광 기간(EP)이 충분히 짧을 경우에는, 각각의 바이어스 제어선(Bi)으로 직류 전압의 제어 신호를 공급할 수 있다. 이에 따라, 불필요한 전력 소모를 방지할 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 표시 장치 10: 표시 영역
20: 구동 회로 21: 주사 구동부
22: 발광 제어 구동부 23: 제어선 구동부
24: 데이터 구동부 25: 타이밍 제어부
Bi: 바이어스 제어선 EL: 발광 소자
EP: 발광 기간 GE1: 제1 게이트 전극
GE2: 제2 게이트 전극 LUT: 룩업 테이블
PXC: 화소 회로 PXL: 화소
SEP: 서브 발광 기간 T1: 제1 트랜지스터

Claims (20)

  1. 표시 영역에 배치된 화소; 및
    소정 범위의 주파수로 상기 화소를 구동하는 구동 회로를 구비하며,
    상기 화소는,
    제1 전원과 제2 전원의 사이에 연결된 발광 소자;
    상기 제1 전원과 상기 발광 소자의 사이에 연결되어 구동 전류를 제어하며, 제1 노드에 연결된 제1 게이트 전극 및 바이어스 제어선에 연결된 제2 게이트 전극을 구비한 제1 트랜지스터; 및
    데이터선과 상기 제1 노드의 사이에 연결되며, 주사선에 연결된 게이트 전극을 구비한 적어도 하나의 스위칭 트랜지스터를 포함하고,
    상기 구동 회로는, 제1 범위의 주파수에 대하여 상기 화소를 제1 모드로 구동하며, 상기 제1 모드에 대응하여 상기 화소의 발광 기간 동안 상기 바이어스 제어선으로 제1 전압 및 제2 전압의 제어 신호를 순차적으로 공급하는, 표시 장치.
  2. 제1항에 있어서,
    상기 구동 회로는,
    상기 제1 모드에 대응하여 상기 화소의 발광 기간을 제1 서브 발광 기간 및 제2 서브 발광 기간을 포함한 복수의 서브 발광 기간들로 구분하며,
    각각의 서브 발광 기간 동안 상기 바이어스 제어선으로 서로 다른 전압의 제어 신호를 공급하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1 트랜지스터는 P형 트랜지스터이며,
    상기 구동 회로는 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 단계적으로 낮춰 상기 바이어스 제어선으로 공급하는, 표시 장치.
  4. 제2항에 있어서,
    상기 제1 범위의 주파수는 복수의 구동 주파수들을 포함하며,
    상기 구동 회로는,
    상기 제1 범위의 주파수에 속한 각각의 구동 주파수에 대하여 상기 화소의 발광 기간을 서로 다른 개수의 서브 발광 기간들로 구분하고,
    상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 단계적으로 변경하는, 표시 장치.
  5. 제4항에 있어서,
    상기 구동 회로는, 상기 각각의 구동 주파수에 대한 상기 제어 신호의 전압 정보를 저장하는 룩업테이블을 포함하는, 표시 장치.
  6. 제2항에 있어서,
    상기 구동 회로는, 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 일정한 전압만큼 단계적으로 상승 또는 하강시켜 상기 바이어스 제어선으로 공급하는, 표시 장치.
  7. 제2항에 있어서,
    상기 서브 발광 기간들 중 일부의 서브 발광 기간은, 나머지 서브 발광 기간보다 긴 시간만큼 지속되며,
    상기 구동 회로는, 상기 일부의 서브 발광 기간의 진입 시점에서, 상기 나머지 서브 발광 기간의 진입 시점에서보다 큰 폭으로 상기 제어 신호의 전압을 변경하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1 범위의 주파수는 60Hz 미만의 주파수로 설정되는, 표시 장치.
  9. 제1항에 있어서,
    상기 구동 회로는, 상기 제1 범위의 주파수보다 높은 제2 범위의 주파수에 대하여 상기 화소를 제2 모드로 구동하며, 상기 제2 모드에 대응하여 상기 바이어스 제어선으로 일정한 전압의 제어 신호를 공급하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제2 범위의 주파수는 60Hz 이상의 주파수로 설정되는, 표시 장치.
  11. 제1항에 있어서,
    상기 표시 영역은, 복수의 주사선들, 바이어스 제어선들 및 데이터선들과, 상기 주사선들, 상기 바이어스 제어선들 및 상기 데이터선들에 연결된 복수의 화소들을 포함하며,
    상기 구동 회로는,
    상기 주사선들로 주사 신호를 공급하기 위한 주사 구동부;
    상기 바이어스 제어선들로 제어 신호를 공급하기 위한 제어선 구동부;
    상기 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부; 및
    상기 주사 구동부, 상기 제어선 구동부 및 상기 데이터 구동부를 제어하기 위한 타이밍 제어부를 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 바이어스 제어선들은, 각 수평 라인의 화소들에 공통으로 연결되는, 표시 장치.
  13. 제12항에 있어서,
    상기 제어선 구동부는, 상기 제1 모드에 대응하여, 상기 각 수평 라인의 화소들의 발광 기간 동안 상기 화소들에 연결된 바이어스 제어선으로 상기 제1 전압 및 상기 제2 전압의 제어 신호를 순차적으로 공급하는, 표시 장치.
  14. 제13항에 있어서,
    상기 타이밍 제어부는,
    상기 제1 모드에 대응하여 상기 화소들의 발광 기간을 복수의 서브 발광 기간들로 구분하며,
    상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압이 변경되도록 상기 제어선 구동부를 제어하는, 표시 장치.
  15. 듀얼 게이트 구조의 구동 트랜지스터를 포함한 화소를 구비하는 표시 장치의 구동 방법에 있어서,
    상기 화소의 구동 주파수를 판단하는 단계; 및
    상기 구동 주파수가 제1 범위의 주파수에 속할 때, 상기 화소를 제1 모드로 구동하는 단계를 포함하며,
    상기 화소를 제1 모드로 구동하는 단계는,
    상기 구동 트랜지스터의 제1 게이트 전극으로 데이터 신호를 공급하는 단계; 및
    상기 구동 트랜지스터의 제2 게이트 전극으로 제1 전압 및 제2 전압의 제어 신호를 순차적으로 공급하면서, 상기 구동 트랜지스터의 제1 게이트 전극에 인가된 전압에 따라 상기 화소를 발광시키는 단계를 포함하는, 표시 장치의 구동 방법.
  16. 제15항에 있어서,
    상기 제1 범위의 주파수는 60Hz 미만의 주파수로 설정되는, 표시 장치의 구동 방법.
  17. 제15항에 있어서,
    상기 제1 범위의 주파수는 복수의 구동 주파수들을 포함하며,
    상기 제1 범위의 주파수에 속한 각각의 구동 주파수에 대하여 상기 화소의 발광 기간을 서로 다른 개수의 서브 발광 기간들로 구분하고, 상기 서브 발광 기간들에 대응하여 상기 제어 신호의 전압을 단계적으로 변경하는, 표시 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 각각의 구동 주파수에 따른 발광 기간이 길어질수록 상기 화소의 발광 기간을 보다 많은 개수의 서브 발광 기간들로 구분하는, 표시 장치의 구동 방법.
  19. 제15항에 있어서,
    상기 구동 주파수가 상기 제1 범위의 주파수보다 높은 제2 범위의 주파수에 속할 때, 상기 화소의 발광 기간 동안 상기 구동 트랜지스터의 제2 게이트 전극으로 일정한 전압의 제어 신호를 공급하는, 표시 장치의 구동 방법.
  20. 제19항에 있어서,
    상기 제2 범위의 주파수는 60Hz 이상의 주파수로 설정되는, 표시 장치의 구동 방법.
KR1020190098379A 2019-08-12 2019-08-12 표시 장치 및 그의 구동 방법 KR20210019639A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190098379A KR20210019639A (ko) 2019-08-12 2019-08-12 표시 장치 및 그의 구동 방법
US16/852,848 US11158261B2 (en) 2019-08-12 2020-04-20 Display device and method of driving the same
CN202010806631.8A CN112397021A (zh) 2019-08-12 2020-08-12 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190098379A KR20210019639A (ko) 2019-08-12 2019-08-12 표시 장치 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20210019639A true KR20210019639A (ko) 2021-02-23

Family

ID=74568426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190098379A KR20210019639A (ko) 2019-08-12 2019-08-12 표시 장치 및 그의 구동 방법

Country Status (3)

Country Link
US (1) US11158261B2 (ko)
KR (1) KR20210019639A (ko)
CN (1) CN112397021A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220379A (zh) * 2021-09-07 2022-03-22 友达光电股份有限公司 控制电路、显示面板及像素电路驱动方法
US11410602B2 (en) 2020-01-02 2022-08-09 Samsung Display Co., Ltd. Display device and method of driving the same
US11862073B2 (en) 2022-01-28 2024-01-02 Samsung Display Co., Ltd. Display device and driving method thereof
US11922866B1 (en) 2022-09-20 2024-03-05 Samsung Display Co., Ltd. Pixel, display device, and driving method of the display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102627150B1 (ko) * 2019-10-14 2024-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210050050A (ko) 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN111402799B (zh) * 2020-04-09 2021-07-06 武汉天马微电子有限公司 一种发光驱动电路及驱动方法、有机发光显示面板及装置
KR20220072931A (ko) 2020-11-25 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR20220135299A (ko) * 2021-03-29 2022-10-07 삼성디스플레이 주식회사 표시 장치
CN113129832B (zh) * 2021-04-20 2022-08-23 京东方科技集团股份有限公司 一种伽马调节方法
CN115547219B (zh) * 2021-06-30 2023-10-24 荣耀终端有限公司 显示控制装置、显示装置以及电子设备
CN115909978A (zh) * 2021-09-30 2023-04-04 乐金显示有限公司 栅极驱动电路以及包括栅极驱动电路的显示装置
CN114170967A (zh) * 2021-12-22 2022-03-11 云谷（固安）科技有限公司 阵列基板、阵列基板的制作方法和显示面板
WO2023173411A1 (zh) * 2022-03-18 2023-09-21 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
WO2023216201A1 (zh) * 2022-05-12 2023-11-16 北京小米移动软件有限公司 Oled显示面板、oled显示面板的像素电路及显示设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122517B1 (ko) 2012-12-17 2020-06-12 엘지디스플레이 주식회사 유기발광 표시장치
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR102206608B1 (ko) * 2014-03-19 2021-01-25 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
KR102465003B1 (ko) 2016-01-04 2022-11-10 삼성디스플레이 주식회사 표시장치
CN105741779B (zh) * 2016-03-24 2018-03-20 北京大学深圳研究生院 一种基于双栅晶体管的像素电路及其驱动方法
KR20170122432A (ko) * 2016-04-27 2017-11-06 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
US10482822B2 (en) * 2016-09-09 2019-11-19 Apple Inc. Displays with multiple scanning modes
TWI653618B (zh) * 2017-03-14 2019-03-11 鴻海精密工業股份有限公司 畫素驅動電路及具有畫素驅動電路的顯示裝置
CN110036435B (zh) * 2017-08-02 2023-03-10 京东方科技集团股份有限公司 像素电路、主动矩阵有机发光二极管显示面板、显示设备和补偿驱动晶体管阈值电压的方法
US10304378B2 (en) * 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels
KR102447018B1 (ko) * 2017-09-22 2022-09-27 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410602B2 (en) 2020-01-02 2022-08-09 Samsung Display Co., Ltd. Display device and method of driving the same
CN114220379A (zh) * 2021-09-07 2022-03-22 友达光电股份有限公司 控制电路、显示面板及像素电路驱动方法
CN114220379B (zh) * 2021-09-07 2023-06-02 友达光电股份有限公司 控制电路、显示面板及像素电路驱动方法
US11862073B2 (en) 2022-01-28 2024-01-02 Samsung Display Co., Ltd. Display device and driving method thereof
US11922866B1 (en) 2022-09-20 2024-03-05 Samsung Display Co., Ltd. Pixel, display device, and driving method of the display device

Also Published As

Publication number Publication date
US20210049958A1 (en) 2021-02-18
CN112397021A (zh) 2021-02-23
US11158261B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
KR20210019639A (ko) 표시 장치 및 그의 구동 방법
CN109545149B (zh) 有机发光显示装置
US7889160B2 (en) Organic light-emitting diode display device and driving method thereof
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
KR101517035B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR100624137B1 (ko) 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
US11282444B2 (en) Light emitting display apparatus and method for driving thereof
KR101443224B1 (ko) 유기 발광 다이오드의 화소 구조 및 그것의 구동 방법
KR101130903B1 (ko) 유기전계발광표시장치의 구동회로 및 구동방법
US8284124B2 (en) Organic electroluminescent display device and driving method of the same
KR101285537B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US7619593B2 (en) Active matrix display device
KR20160018892A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20210022807A (ko) 화소 및 이를 구비한 표시 장치
KR20210087614A (ko) 표시 장치 및 그의 구동 방법
KR101495342B1 (ko) 유기발광다이오드 표시장치
KR20130057595A (ko) 유기발광 다이오드 표시장치 및 그 구동방법
US11521547B2 (en) Display device
KR20210049220A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR101554214B1 (ko) 유기전계발광 표시장치 및 그 구동방법
KR20140147600A (ko) 표시패널 및 이를 포함하는 유기전계 발광표시장치
KR102616670B1 (ko) 표시 장치
US11699392B2 (en) Display device
KR20080048831A (ko) 유기발광다이오드 표시소자
KR100741979B1 (ko) 유기 전계발광 표시장치의 화소회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right