KR20080048831A - 유기발광다이오드 표시소자 - Google Patents

유기발광다이오드 표시소자 Download PDF

Info

Publication number
KR20080048831A
KR20080048831A KR1020060119294A KR20060119294A KR20080048831A KR 20080048831 A KR20080048831 A KR 20080048831A KR 1020060119294 A KR1020060119294 A KR 1020060119294A KR 20060119294 A KR20060119294 A KR 20060119294A KR 20080048831 A KR20080048831 A KR 20080048831A
Authority
KR
South Korea
Prior art keywords
voltage
node
light emitting
emitting diode
organic light
Prior art date
Application number
KR1020060119294A
Other languages
English (en)
Inventor
김오현
정훈주
정명훈
최인호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119294A priority Critical patent/KR20080048831A/ko
Publication of KR20080048831A publication Critical patent/KR20080048831A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 구동소자의 문턱전압과 전원전압의 영향을 최소화하여 표시면 전체에서 균일한 화질을 얻을 수 있도록 한 유기발광다이오드 표시소자에 관한 것이다.
이 유기발광다이오드 표시소자는 고전위 전원전압을 발생하는 고전위 전원전압원; 저전위 전원전압을 발생하는 저전위 전원전압원; 상기 고전위 전원전압원과 상기 저전위 전원전압원 사이에서 흐르는 전류에 의해 발광하는 유기발광다이오드소자; 제1 노드와 상기 고전위 전원전압원 사이에 접속된 제1 커패시터; 상기 제1 노드와 제2 사이에 접속된 제2 커패시터; 제1 기간 동안 스캔펄스에 응답하여 데이터전압을 상기 제1 노드에 공급하고 상기 제2 기간 동안 상기 데이터전압을 차단하는 제1 스위치소자; 상기 제1 기간 동안 전원차단펄스에 응답하여 상기 고전위 전원전압과 상기 저전위 전원전압 중 어느 하나를 차단하고 상기 제2 기간 동안 상기 차단된 전원전압을 다시 상기 제2 노드에 공급하는 제2 스위치소자; 및 상기 제1 및 제2 노드의 전압에 따라 상기 유기발광다이오드소자에 전류를 공급하는 구동소자를 구비한다.

Description

유기발광다이오드 표시소자{ORGANIC LIGHT EMITTING DIODE DISPLAY AND DRIVING METHOD THEREOF}
도 1은 유기발광다이오드 표시소자의 구조를 개략적으로 나타내는 도면.
도 2는 액티브 매트릭스 방식의 유기발광다이오드 표시소자에 있어서 한 화소를 등가적으로 나타내는 회로도.
도 3은 본 발명의 실시예에 따른 유기발광다이오드 표시소자를 나타내는 블록도.
도 4는 도 3에 도시된 화소의 제1 실시예를 상세히 보여 주는 회로도.
도 5 및 도 6은 본 발명의 제1 실시예에 따른 화소의 구동 파형을 나타내는 파형도.
도 7은 도 3에 도시된 화소의 제2 실시예를 상세히 보여 주는 회로도.
도 8은 본 발명의 제2 실시예에 따른 화소의 구동 파형을 나타내는 파형도.
도 9는 도 3에 도시된 화소의 제3 실시예를 상세히 보여 주는 회로도.
도 10은 본 발명의 제3 실시예에 따른 화소의 구동 파형을 나타내는 파형도.
도 11은 도 3에 도시된 화소의 제4 실시예를 상세히 보여 주는 회로도.
도 12는 본 발명의 제4 실시예에 따른 화소(24)의 구동 파형을 나타내는 파 형도.
< 도면의 주요 부분에 대한 부호의 설명 >
20 : 표시패널 21 : 타이밍 콘트롤러
22 : 데이터 구동부 23 : 게이트 구동부
24 : 화소
PT1 내지 PT3, NT1 내지 NT3 : 박막트랜지스터
본 발명은 유기발광다이오드 표시소자에 관한 것으로 특히, 구동소자의 문턱전압과 전원전압의 영향을 최소화하여 표시면 전체에서 균일한 화질을 얻을 수 있도록 한 유기발광다이오드 표시소자에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다.
PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가 장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 한다)가 적용된 TFT LCD는 가장 널리 사용되고 있는 평판표시소자이지만 비발광소자이기 때문에 시야각이 좁고 응답속도가 낮은 문제점이 있다. 이에 비하여, 전계발광소자는 발광층의 재료에 따라 무기 전계발광소자와 유기발광다이오드소자로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
유기발광다이오드소자는 도 1과 같이 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다.
유기 화합물층은 정공주입층(Hole Injection layer), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다.
애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통해 공급된 정공과 전자주입층(EIL)와 전자수송층(ETL)을 통과한 전자가 발광층(EML)로 주입되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발산하게 한다. 이렇게 발광층(EML)으로부터 발생되는 가시광으로 화상 또는 영상을 표시하게 된다.
이와 같은 유기발광다이오드소자는 패씨브 매트릭스(passive matrix) 방식 또는, 스위칭소자로써 TFT를 이용하는 액티브 매트릭스(active matrix) 방식의 표시소자로 나뉘어진다. 패씨브 매트릭스 방식은 서로 직교하는 애노드전극과 캐소 드전극들에 인가되는 전류에 따라 발광셀을 선택하는데 비하여, 액티브 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온시켜 발광셀을 선택하고 스토리지 커패시터(Storgage Capacitor)에 유지되는 전압으로 발광셀의 발광을 유지한다.
도 2는 액티브 매트릭스 타입 유기발광다이오드 표시소자에 있어서 하나의 화소를 등가적으로 나타내는 회로도이다.
도 2를 참조하면, 액티브 매트릭스 타입 유기발광다이오드 표시소자의 화소는 유기발광다이오드소자(OLED), 서로 교차하는 데이터라인(DL) 및 게이트라인(GL), 스위치 TFT(T1), 구동 TFT(T2), 및 스토리지 커패시터(Cst)를 구비한다. 스위치 TFT(T1)와 구동 TFT(T2)는 P-타입 MOS-FET로 구현된다.
스위치 TFT(T1)는 게이트라인(GL)으로부터의 게이트로우전압(또는 스캔전압)에 응답하여 턴-온됨으로써 자신의 소스전극과 드레인전극 사이의 전류패스를 도통시키고, 게이트라인(GL)의 전압이 자신의 문턱전압(Threshold Voltage : Vth)보다 높은 게이트하이전압일 때 오프 상태를 유지하게 된다. 이 스위치 TFT(T1)의 온타임기간 동안 데이터라인(DL)으로부터의 데이터전압은 스위치 TFT(T1)의 소스전극과 드레인전극을 경유하여 구동 TFT(T2)의 게이트전극과 스토리지 커패시터(Cst)에 인가된다. 이와 반대로, 스위치 TFT(T1)의 오프타임 기간 동안 스위치 TFT(T1)의 소스전극과 드레인전극 사이의 전류패스가 개방되어 데이터전압이 구동 TFT(T2)와 스토리지 커패시터(Cst)에 인가되지 않는다.
구동 TFT(T2)의 소스 전극은 고전위 전원 전압원(VDD) 및 스토리지 커패시터(Cst)의 일측 전극에 접속되고, 드레인 전극은 유기발광다이오드소자(OLED)의 애 노드전극에 접속된다. 그리고 구동 TFT(T2)의 게이트전극은 스위치 TFT(T1)의 드레인전극에 접속된다. 이 구동 TFT(T2)는 게이트전극에 공급되는 게이트전압 즉, 데이터전압에 따라 소스전극과 드레인전극간의 전류를 조절하여 데이터전압에 대응하는 밝기로 유기발광다이오드소자(OLED)를 발광시킨다.
스토리지 커패시터(Cst)는 데이터전압과 고전위 전원전압(VDD) 사이의 차전압을 저장하여 구동 TFT(T2)의 게이트전극에 인가되는 전압을 한 프레임기간동안 일정하게 유지시킨다.
유기발광다이오드소자(OLED)는 도 1과 같은 구조로 구현되고 구동 TFT(T2)의 드레인전극에 접속된 애노드전극과 기저전압원에 접속된 캐소드전극을 포함한다.
도 2와 같은 화소의 밝기는 유기발광다이오드소자(OLED)에 흐르는 전류에 비례하며 그 전류는 구동 TFT(T2)의 게이트전압에 의해 조절된다.
이 때, 구동 TFT(T2)에 의해 흐르는 유기발광다이오드소자(OLED)의 전류(IOLED)는 아래의 수학식 1과 같다.
Figure 112006088678894-PAT00001
여기서, 'Vth'는 구동 TFT(T2)의 문턱전압, 'k'는 구동 TFT(T2)의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 제2 TFT(PT2)의 채널길이, 'W'는 구동 TFT(T2)의 채널폭을 각각 의미한다.
수학식 1과 같이, 유기발광다이오드소자(OLED)의 전류 (IOLED)는 구동 TFT(T2)의 문턱전압(Vth)이나 이동도에 따라 변화한다. 따라서, 유기발광다이오드 표시소자에서 표시화상의 화질이 균일하게 되기 위해서는 표시면 전체에서 구동 TFT(T2)의 균일한 전기적 특성이 요구되나 폴리실리콘 박막의 불균일로 인하여 표시화상에서 줄무늬 등이 나타나는 문제점이 있다.
유기발광다이오드소자(OLED)의 전류 (IOLED)는 고전위 전원전압(VDD)에 의해서도 영향을 받는다. 그런데 전원라인(VL)에는 저항이 존재하여 표시면에서의 화소 위치에 따라 고전위 전원전압(VDD)의 편차가 발생하고 이로 인해표시면 전체에서 화질이 균일하게 되기가 어렵다.
유기발광다이오드소자에서 구동 TFT(T2)의 문턱전압 불균일을 보상하기 위하여 각 화소마다 추가로 다수의 TFT를 추가하고 구동 TFT의 문턱전압을 저장하는 커패시터 등을 추가하여 구동 TFT의 문턱전압을 검출한 후에 데이터전압에 검출된 구동 TFT의 문턱전압을 보상하는 방안이 개발되고 있으나, 이러한 방안은 추가되는 많은 소자들로 인하여 화소의 개구율을 현저히 떨어뜨리고 패널 제작을 더 어렵게 하는 또 다른 문제점들이 있다.
따라서, 본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 구동 TFT의 문턱전압과 전원전압의 영향을 최소화하여 표시면 전체에서 균일한 화질을 얻을 수 있도록 한 유기발광다이오드 표시소자를 제공하는데 있다.
본 발명의 다른 목적은 개구율의 저하를 최소화하도록 한 유기발광다이오드 표시소자를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광다이오드 표시소자는 고전위 전원전압을 발생하는 고전위 전원전압원; 저전위 전원전압을 발생하는 저전위 전원전압원; 상기 고전위 전원전압원과 상기 저전위 전원전압원 사이에서 흐르는 전류에 의해 발광하는 유기발광다이오드소자; 제1 노드와 상기 고전위 전원전압원 사이에 접속된 제1 커패시터; 상기 제1 노드와 제2 사이에 접속된 제2 커패시터; 제1 기간 동안 스캔펄스에 응답하여 데이터전압을 상기 제1 노드에 공급하고 상기 제2 기간 동안 상기 데이터전압을 차단하는 제1 스위치소자; 상기 제1 기간 동안 전원차단펄스에 응답하여 상기 고전위 전원전압과 상기 저전위 전원전압 중 어느 하나를 차단하고 상기 제2 기간 동안 상기 차단된 전원전압을 상기 제2 노드에 공급하는 제2 스위치소자; 및 상기 제1 및 제2 노드의 전압에 따라 상기 유기발광다이오드소자에 전류를 공급하는 구동소자를 구비한다.
상기 스캔펄스와 상기 전원차단펄스는 서로 역위상이다.
상기 스캔펄스는 상기 제1 기간 동안 저전위전압으로 발생되고 상기 전원차단펄스는 상기 제1 기간 동안 고전위전압으로 발생된다.
상기 구동소자와 상기 스위치소자들은 비정질 실리콘과 폴리 실리콘 중 어느 하나로 형성된 반도체층을 가지는 p 타입 MOS-FET를 포함한다.
상기 제1 스위치소자는 상기 스캔펄스가 공급되는 게이트전극, 상기 데이터전압이 공급되는 소스전극, 및 상기 제1 노드에 접속된 드레인전극을 포함하고; 상기 제2 스위치소자는 상기 전원차단펄스가 공급되는 게이트전극, 상기 고전위 전원전압이 공급되는 소스전극, 및 상기 제2 노드에 접속된 드레인전극을 포함하며; 상기 구동소자는 상기 제1 노드에 접속된 게이트전극, 상기 제2 노드에 접속된 소스전극, 및 상기 유기발광다이오드소자의 애노드전극에 접속된 드레인전극을 포함한다.
상기 제2 기간 동안 상기 유기발광다이오드소자에 흐르는 전류(IOLED)는 아래와 같다.
Figure 112006088678894-PAT00002
여기서, 'Vth'는 상기 구동소자의 문턱전압, 'k'는 상기 구동소자의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 상기 구동소자의 채널길이, 'W'는 상기 구동소자의 채널폭, 'VDD'는 상기 고전위 전원전압, 'C1'은 상기 제1 커패시터의 정전용량, 'C2'는 상기 제2 커패시터의 정전용량을 각각 의미한다.
상기 스캔펄스는 상기 제1 기간 동안 고전위전압으로 발생되고 상기 전원차단펄스는 상기 제1 기간 동안 저전위전압으로 발생된다.
상기 구동소자와 상기 스위치소자들은 비정질 실리콘과 폴리 실리콘 중 어느 하나를 포함한 반도체층을 가지는 n 타입 MOS-FET를 포함한다.
상기 제1 스위치소자는 상기 스캔펄스가 공급되는 게이트전극, 상기 데이터전압이 공급되는 드레인전극, 및 상기 제1 노드에 접속된 소스전극을 포함하고; 상기 제2 스위치소자는 상기 전원차단펄스가 공급되는 게이트전극, 상기 저전위 전원전압이 공급되는 소스전극, 및 상기 제2 노드에 접속된 드레인전극을 포함하며; 상기 구동소자는 상기 제1 노드에 접속된 게이트전극, 상기 제2 노드에 접속된 드레인전극, 및 상기 유기발광다이오드소자의 캐소드전극에 접속된 소스전극을 포함한다.
상기 제2 기간 동안 상기 유기발광다이오드소자에 흐르는 전류(IOLED)는 아래와 같은 것을 특징으로 하는 유기발광다이오드 표시소자.
Figure 112006088678894-PAT00003
여기서, 'Vth'는 상기 구동소자의 문턱전압, 'k'는 상기 구동소자의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 상기 구동소자의 채널길이, 'W'는 상기 구동소자의 채널폭, 'VSS'는 상기 저전위 전원전압, 'C1'은 상기 제1 커패시터의 정전용량, 'C2'는 상기 제2 커패시터의 정전용량을 각각 의미한다.
본 발명의 다른 실시예에 따른 유기발광다이오드 표시소자는 고전위 전원전압을 발생하는 고전위 전원전압원; 저전위 전원전압을 발생하는 저전위 전원전압원; 상기 고전위 전원전압원과 상기 저전위 전원전압원 사이에서 흐르는 전류에 의 해 발광하는 유기발광다이오드소자; 제1 노드와 상기 고전위 전원전압원 사이에 접속된 제1 커패시터; 상기 제1 노드와 제2 사이에 접속된 제2 커패시터; 제1 기간 동안 전원차단&스캔펄스에 응답하여 데이터전압을 상기 제1 노드에 공급하고 상기 제2 기간 동안 상기 데이터전압을 차단하는 제1 스위치소자; 상기 제1 기간 동안 상기 전원차단&스캔펄스에 응답하여 상기 고전위 전원전압과 상기 저전위 전원전압 중 어느 하나를 차단하고 상기 제2 기간 동안 상기 차단된 전원전압을 상기 제2 노드에 공급하는 제2 스위치소자; 및 상기 제1 및 제2 노드의 전압에 따라 상기 유기발광다이오드소자에 전류를 공급하는 구동소자를 구비한다.
이하, 도 3 내지 도 12를 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 유기발광다이오드 표시소자는 m×n 개의 화소들(24)이 형성되는 표시패널(20)과, m 개의 데이터라인들(D1 내지 Dm)에 데이터전압을 공급하기 위한 데이터 구동부(22)와, n 개의 전원제어라인들(VSW1 내지 VSWn)에 전원차단펄스(VSW)를 순차적으로 공급하고 n 개의 스캔라인들(SCAN1 내지 SCANn)에 스캔펄스(SCAN)를 순차적으로 공급하기 위한 스캔 구동부(23)와, 상기 구동부들(22, 23)의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러(21)를 구비한다.
표시패널(20)에서, 전원제어라인들(VSW1 내지 VSWn) 및 스캔라인들(SCAN1 내지 SCANn)과, m 개의 데이터라인들(D1 내지 Dm)의 교차로 정의된 화소 영역들에 화소들(24)이 형성된다. 이러한 표시패널(20)에는 고전위 전원전압(VDD)과 저전위 전원전압(VSS)을 각각의 화소들(24)에 공급하기 위한 전원공급배선들이 형성된다.
데이터 구동부(22)는 타이밍 콘트롤러(21)로부터의 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환한다. 그리고 데이터 구동부(22)는 타이밍 콘트롤러(21)로부터의 제어신호(DDC)에 응답하여 아날로그 감마보상전압을 데이터전압으로써 데이터라인들(D1 내지 Dm)에 공급한다. 데이터전압은 전원차단펄스(VSW) 및 스캔펄스(SCAN)에 동기되어 데이터라인들(D1 내지 Dm)에 공급된다.
스캔 구동부(23)는 타이밍 콘트롤러(21)로부터의 제어신호(SDC)에 응답하여 전원차단펄스(VSW)를 도 6과 같이 전원제어라인들(VSW1 내지 VSWn)에 순차적으로 공급하고, 전원차단펄스의 역위상으로 스캔펄스(SCAN)를 도 6과 같이 스캔라인들(SCAN1 내지 SCANn)에 순차적으로 공급한다. 전원차단펄스(VSW)는 선택된 라인의 화소들(24)에 공급되는 고전위 전원전압을 차단하는 시간을 지시하고, 스캔펄스(SCAN)는 선택된 라인의 화소들에 공급되는 데이터전압의 공급시간을 지시한다.
타이밍 콘트롤러(21)는 디지털 비디오 데이터(RGB)를 데이터 구동부(22)에 공급하고 수직/수평 동기신호와 클럭신호 등을 이용하여 스캔 구동부(23)와 데이터 구동부(22)의 동작 타이밍을 제어하기 위한 제어신호(DDC, SDC)를 발생한다.
화소들(24) 각각은 도 4, 7, 9 및 11과 같이 유기발광다이오드소자(OLED), 3 개의 TFT, 및 2 개의 커패시터를 포함한다.
도 4는 화소(24)의 제1 실시예를 상세히 보여 주는 회로도이고, 도 5 및 도 6은 본 발명의 제1 실시예에 따른 화소(24)의 구동 파형을 나타내는 파형도이다.
도 4 내지 도 6을 참조하면, 화소(24)는 유기발광다이오드소자(OLED), 고전 위 전원전압원(VDD)과 제1 노드(A) 사이에 형성된 제1 커패시터(C1), 제1 노드(A)와 제2 노드(B) 사이에 형성된 제2 커패시터(C2), 스캔펄스(SCAN)에 응답하여 데이터라인(D1 내지 Dm)과 제1 노드(A) 사이의 전류패스를 형성하는 제1 TFT(PT1), 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드(OLED)의 전류를 조정하는 제2 TFT(PT2), 및 전원차단펄스(VSW)에 응답하여 고전위 전원전압(VDD)을 차단하는 제3 TFT(PT3)를 구비한다. 제1 내지 제3 TFT(PT1 내지 PT3)은 비정질 또는 폴리실리콘의 반도체층을 가지는 p 타입 MOS-FET들이다.
유기발광다이오드소자(OLED)는 애노드전극이 제2 TFT(PT2)의 드레인전극에 접속되고 캐소드전극이 저전위 전원전압원(VSS)에 접속되며, 도 1과 같은 구조를 가진다.
제1 커패시터(C1)는 고전위 전원전압(VDD)과 제1 노드(A)에 충전된 전압의 차 전압을 충전한다. 제1 커패시터(C1)는 제1 노드(A)를 경유하여 제2 커패시터(C2)와 접속된다. 제1 커패시터(C1)는 제2 커패시터(C2)와 조합되어 발광기간(EP) 동안 유기발광다이오드소자(OLED)에 흐르는 전류에서 제2 TFT(PT2)의 문턱전압과 고전위 전원전압(VDD)의 영향을 줄이는 역할을 한다.
제2 커패시터(C2)는 제1 노드(A)와 제2 노드(B) 사이에 접속되어 프로그래밍기간(PP) 동안 제2 TFT(PT2)의 문턱전압을 검출함과 아울러 발광기간(EP) 동안 제2 TFT(PT2)의 게이트-소스간 전압을 일정하게 유지시켜 유기발광다이오드소자(OLED)의 발광량을 일정하게 하고, 전술한 바와 같이 제1 커패시터(C1)와 함께 조합되어 유기발광다이오드소자(OLED)에 흐르는 전류에서 제2 TFT(PT2)의 문턱전압과 고전위 전원전압(VDD)의 영향을 줄이는 역할을 한다.
제1 TFT(PT1)는 스캔라인들(SCAN1 내지 SCANn)로부터의 스캔펄스(SCAN)에 응답하여 프로그래밍기간 동안 턴-온되어 데이터라인(D1 내지 Dm)과 제1 노드(A) 사이의 전류패스를 형성하여 데이터전압을 제1 노드(A)에 공급한다. 이 제1 TFT(PT1)의 게이트전극은 스캔라인(SCAN1 내지 SCANn)에 접속되고, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고 제1 TFT(PT1)의 드레인전극은 제1 노드(A)에 접속된다.
제2 TFT(PT2)는 구동 TFT로써, 발광기간(EP) 동안 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드소자(OLED)에 전류를 공급한다. 이 제2 TFT(PT2)의 게이트전극은 제1 노드(A)에 접속되고, 소스전극은 제2 노드(B)에 접속된다. 그리고 제2 TFT(PT2)의 드레인전극은 유기발광다이오드소자(OLED)의 애노드전극에 접속된다.
제3 TFT(PT3)는 전원제어라인들(VSW1 내지 VSWn)로부터의 전원차단펄스(VSW)에 응답하여 프로그래밍기간(PP) 동안 턴-오프되어 고전위 전원전압원(VDD)과 제2 노드(B) 사이의 전류패스를 차단하고 발광기간(EP) 동안 턴-온되어 고전위 전원전압(VDD)을 제2 노드(B)에 공급한다. 이 제3 TFT(PT3)의 게이트전극은 전원제어라인(VSW1 내지 VSWn)에 접속되고, 소스전극은 고전위 전원전압원(VDD)에 접속된다. 그리고 제3 TFT(PT3)의 드레인전극은 제2 노드(B)에 접속된다.
화소들(24) 각각에서 유기발광다이오드소자의 전류는 구동 TFT인 제2 TFT(PT2)의 문턱전압과 전원전압의 영향이 최소화된다. 이러한 화소들(24)의 동작 을 단계적으로 설명하면 다음과 같다.
프로그래밍기간(PP) 동안, 스캔펄스(SCAN)가 저전위전압으로 발생되고 이와 동시에, 전원차단펄스(VSW)가 고전위전압으로 발생된다. 제1 TFT(PT1)은 스캔펄스(SCAN)에 응답하여 턴-온되어 데이터전압을 제1 노드(A)에 공급하고, 제3 TFT(PT3)는 전원차단펄스(VSW)에 응답하여 턴-오프되어 고전위 전원전압(VDD)을 차단한다. 고전위 전원전압(VDD)이 차단된 유기발광다이오드소자(OLED)는 저항 부하로 동작하여 제2 TFT(PT2)를 통해 제2 노드(B)의 전류를 흡수한다. 이 전류는 제2 커패시터(C2)와 유기발광다이오드소자(OLED)의 기생 커패시터를 방전시켜 유기발광다이오드소자(OLED)의 양단 전압을 감소시킨다. 이 때, 제2 TFT(PT2)의 게이트전극에는 데이터전압(Vdata)이 인가되므로 제2 노드(B)의 전압이 방전되면서 그 제2 노드(B)의 전압이 데이터전압+제2 TFT(PT2)의 문턱전압(Vth)에 도달하면 제2 노드(B)의 방전전류가 '0'이 되어 프로그래밍이 완료된다. 프로그래밍이 완료되었을 때, 제1 노드(A)의 전압(VA)과 제2 노드(B)의 전압(VB)은 아래의 수학식 2 및 3과 같다.
Figure 112006088678894-PAT00004
Figure 112006088678894-PAT00005
발광기간(EP) 동안, 스캔라인들(SCAN1 내지 SCANn)에 고전위전압이 공급되고 전원제어라인들(VSW1 내지 VSWn)에 저전위전압이 공급된다. 발광기간 동안, 제1 TFT(PT1)는 턴-오프되고, 이와 동시에 제3 TFT(PT3)은 턴-온되어 고전위 전원전압(VDD)을 제2 노드(B)에 공급한다. 따라서, 제2 노드(B)의 전압(VB)이 고전위 전원전압(VDD)까지 상승한다. 제1 노드(A)의 전압(VA)은 제2 커패시터(C2)의 전압에 의해 부트스트랩(Bootstrap)된다. 아래의 수학식 4 및 5는 발광기간(EP) 동안, 제1 노드(A)의 전압(VA)과 제2 노드(B)의 전압(VB)을 나타낸다.
Figure 112006088678894-PAT00006
Figure 112006088678894-PAT00007
발광기간(EP) 동안, 제2 TFT(PT2)가 포화영역에서 동작하여 유기발광다이오드소자(OLED)에 전류(IOLED)를 공급하고, 그 전류(IOLED)는 아래의 수학식 6과 같다.
Figure 112006088678894-PAT00008
수학식 6과 같이, 발광기간(EP) 동안 유기발광다이오드소자(OLED)에 흐르는 전류(IOLED)는 고전위 전원전압(VDD), 제2 TFT(PT2)의 문턱전압(Vth) 그리고 데이터 전압(Vdata)의 영향을 받게 되는데, 그 전압들(VDD, Vth, Vdata)이
Figure 112006088678894-PAT00009
만큼 감소된다. 데이터전압(Vdata)의 감소양은 데이터 구동부(22)에서 그 감소양만큼 데이터전압(Vdata)을 높임으로써 보상될 수 있다.
본 발명은 유기발광다이오드소자(OLED)의 전류(IOLED)에 영향을 주는 고전위 전원전압(VDD)과 제2 TFT(PT2)의 문턱전압(Vth)을 수학식 6과 같이
Figure 112006088678894-PAT00010
만큼 감소시켜 고전위 전원전압(VDD)과 제2 TFT(PT2)의 문턱전압(Vth)의 변화로 인한 화질저하를 줄일 수 있다.
도 7은 화소(24)의 제2 실시예를 상세히 보여 주는 회로도이고, 도 8은 본 발명의 제2 실시예에 따른 화소(24)의 구동 파형을 나타내는 파형도이다.
도 7 및 도 8을 참조하면, 화소(24)는 유기발광다이오드소자(OLED), 고전위 전원전압원(VDD)과 제1 노드(A) 사이에 형성된 제1 커패시터(C1), 제1 노드(A)와 제2 노드(B) 사이에 형성된 제2 커패시터(C2), 전원차단&스캔펄스(VSW&SCAN)에 동시에 제어되는 제1 및 제3 TFT(NT1, PT3), 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드(OLED)의 전류를 조정하는 제2 TFT(PT2)를 구비한다. 제1 TFT(NT1)는 비정질 또는 폴리실리콘의 반도체층을 가지는 n 타입 MOS-FET이고, 제2 및 제3 TFT들(PT2, PT3)은 비정질 또는 폴리실리콘의 반도체층을 가지는 p 타입 MOS-FET들이다.
본 발명은 도 7과 같은 화소를 형성하기 위하여 CMOS(Complementary Metal Oxide Semiconductor) 공정을 이용하여 하나의 화소에 서로 다른 채널특성을 갖는 TFT들을 형성한다.
제1 및 제2 커패시터(C1, C2), 유기발광다이오드소자(OLED)는 전술한 실시예의 그것들과 실질적으로 동일하므로 이에 대한 상세한 설명을 생략하기로 한다.
전원차단&스캔펄스(VSW&SCAN)는 전술한 제1 실시예에서 설명된 전원차단펄스(VSW)와 스캔펄스(SCAN) 역할을 한다.
도 7과 같은 화소(24)가 적용되는 표시패널(20)의 화소 어레이에서 수평방향으로 형성되는 신호배선들은 전술한 제1 실시예에 비하여 1/2로 줄어들고, 게이트 구동부(23)에 필요한 집적회로의 수도 1/2로 줄어드는 장점이 있다. 따라서, 본 발명의 제2 실시예에 따른 유기발광다이오드 표시소자는 제1 실시에에 비하여 개구율을 높일 수 있고 구동회로비용을 낮출 수 있다.
제1 TFT(NT1)는 전원차단라인들(VSW1 내지 VSWn)로부터의 전원차단&스캔펄스(VSW&SCAN)에 응답하여 프로그래밍기간 동안 턴-온되어 데이터라인(D1 내지 Dm)과 제1 노드(A) 사이의 전류패스를 형성하여 데이터전압을 제1 노드(A)에 공급한다. 이 제1 TFT(NT1)의 게이트전극은 전원차단라인들(VSW1 내지 VSWn)에 접속되고, 드레인전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고 제1 TFT(NT1)의 소스전극은 제1 노드(A)에 접속된다.
제2 TFT(PT2)는 구동 TFT로써, 발광기간(EP) 동안 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드소자(OLED)에 전류를 공급한다. 이 제2 TFT(PT2)의 게이트전극은 제1 노드(A)에 접속되고, 소스전극은 제2 노드(B)에 접속된다. 그리 고 제2 TFT(PT2)의 드레인전극은 유기발광다이오드소자(OLED)의 애노드전극에 접속된다.
제3 TFT(PT3)는 전원제어라인들(VSW1 내지 VSWn)로부터의 전원차단&스캔펄스(VSW&SCAN)에 응답하여 프로그래밍기간(PP) 동안 턴-오프되어 고전위 전원전압원(VDD)과 제2 노드(B) 사이의 전류패스를 차단하고 발광기간(EP) 동안 턴-온되어 고전위 전원전압(VDD)을 제2 노드(B)에 공급한다. 이 제3 TFT(PT3)의 게이트전극은 전원제어라인(VSW1 내지 VSWn)에 접속되고, 소스전극은 고전위 전원전압원(VDD)에 접속된다. 그리고 제3 TFT(PT3)의 드레인전극은 제2 노드(B)에 접속된다. 이 실시예에서 유기발광다이오드소자(OLED)의 전류(IOLED)에 영향을 주는 고전위 전원전압(VDD)과 제2 TFT(PT2)의 문턱전압(Vth)을 수학식 5와 같이
Figure 112006088678894-PAT00011
만큼 감소시켜 고전위 전원전압(VDD)과 제2 TFT(PT2)의 문턱전압(Vth)의 변화로 인한 화질저하를 줄일 수 있다.
도 9는 화소(24)의 제3 실시예를 상세히 보여 주는 회로도이고, 도 10은 본 발명의 제3 실시예에 따른 화소(24)의 구동 파형을 나타내는 파형도이다.
도 9 및 도 10을 참조하면, 화소(24)는 유기발광다이오드소자(OLED), 고전위 전원전압원(VDD)과 제1 노드(A) 사이에 형성된 제1 커패시터(C1), 제1 노드(A)와 제2 노드(B) 사이에 형성된 제2 커패시터(C2), 스캔펄스(/SCAN)에 응답하여 데이터라인(D1 내지 Dm)과 제1 노드(A) 사이의 전류패스를 형성하는 제1 TFT(NT1), 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드(OLED)의 전류를 조정하는 제2 TFT(NT2), 및 전원차단펄스(/VSW)에 응답하여 저전위 전원전압(VSS)을 차단하는 제3 TFT(NT3)를 구비한다. 제1 내지 제3 TFT(NT1 내지 NT3)은 비정질 또는 폴리실리콘의 반도체층을 가지는 n 타입 MOS-FET들이다.
이 실시예의 전원차단펄스(/VSW)와 스캔펄스(/SCAN)는 TFT들이 n 타입 MOS-FET로 형성되는 것으로 인하여, 전술한 제1 실시예의 전원차단펄스(VSW) 및 스캔펄스(SCAN)와 역위상으로 발생된다.
유기발광다이오드소자(OLED)는 캐소드전극이 제2 TFT(NT2)의 드레인전극에 접속되고 애노드전극이 고전위 전원전압원(VDD)에 접속되며, 도 1과 같은 구조를 가진다.
제1 커패시터(C1)는 고전위 전원전압(VDD)과 제1 노드(A)에 충전된 전압의 차 전압을 충전한다. 제1 커패시터(C1)는 제1 노드(A)를 경유하여 제2 커패시터(C2)와 접속된다. 제1 커패시터(C1)는 제2 커패시터(C2)와 조합되어 발광기간(EP) 동안 유기발광다이오드소자(OLED)에 흐르는 전류에서 제2 TFT(NT2)의 문턱전압과 고전위 전원전압(VDD)의 영향을 줄이는 역할을 한다.
제2 커패시터(C2)는 제1 노드(A)와 제2 노드(B) 사이에 접속되어 프로그래밍기간(PP) 동안 제2 TFT(NT2)의 문턱전압을 검출함과 아울러 발광기간(EP) 동안 제2 TFT(NT2)의 게이트-소스간 전압을 일정하게 유지시켜 유기발광다이오드소자(OLED)의 발광량을 일정하게 하고, 전술한 바와 같이 제1 커패시터(C1)와 함께 조합되어 유기발광다이오드소자(OLED)에 흐르는 전류에서 제2 TFT(NT2)의 문턱전압과 고전위 전원전압(VDD)의 영향을 줄이는 역할을 한다.
제1 TFT(NT1)는 스캔라인들(SCAN1 내지 SCANn)로부터의 스캔펄스(/SCAN)에 응답하여 프로그래밍기간 동안 턴-온되어 데이터라인(D1 내지 Dm)과 제1 노드(A) 사이의 전류패스를 형성하여 데이터전압을 제1 노드(A)에 공급한다. 이 제1 TFT(NT1)의 게이트전극은 스캔라인(SCAN1 내지 SCANn)에 접속되고, 드레인전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고 제1 TFT(NT1)의 소스전극은 제1 노드(A)에 접속된다.
제2 TFT(NT2)는 구동 TFT로써, 발광기간(EP) 동안 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드소자(OLED)에 전류를 공급한다. 이 제2 TFT(PT2)의 게이트전극은 제1 노드(A)에 접속되고, 소스전극은 제2 노드(B)에 접속된다. 그리고 제2 TFT(NT2)의 드레인전극은 유기발광다이오드소자(OLED)의 캐소드전극에 접속된다.
제3 TFT(NT3)는 전원제어라인들(VSW1 내지 VSWn)로부터의 전원차단펄스(/VSW)에 응답하여 프로그래밍기간(PP) 동안 턴-오프되어 저전위 전원전압원(VSS)과 제2 노드(B) 사이의 전류패스를 차단하고 발광기간(EP) 동안 턴-온되어 저전위 전원전압(VDD)을 제2 노드(B)에 공급한다. 이 제3 TFT(NT3)의 게이트전극은 전원제어라인(VSW1 내지 VSWn)에 접속되고, 소스전극은 저전위 전원전압원(VSS)에 접속된다. 그리고 제3 TFT(NT3)의 드레인전극은 제2 노드(B)에 접속된다.
화소들(24) 각각에서 유기발광다이오드소자의 전류는 구동 TFT인 제2 TFT(NT2)의 문턱전압과 전원전압의 영향이 최소화된다. 이러한 화소들(24)의 동작을 단계적으로 설명하면 다음과 같다.
프로그래밍기간(PP) 동안, 스캔펄스(/SCAN)가 고전위전압으로 발생되고 이와 동시에, 전원차단펄스(/VSW)가 저전위전압으로 발생된다. 제1 TFT(NT1)는 스캔펄스(/SCAN)에 응답하여 턴-온되어 데이터전압을 제1 노드(A)에 공급하고, 제3 TFT(NT3)는 전원차단펄스(/VSW)에 응답하여 턴-오프되어 저전위 전원전압(VSS)을 차단한다. 저전위 전원전압(VSS)이 차단된 유기발광다이오드소자(OLED)는 저항 부하로 동작하여 제2 TFT(NT2)를 통해 제2 노드(B)의 전류를 흡수한다. 이 전류는 제2 커패시터(C2)와 유기발광다이오드소자(OLED)의 기생 커패시터를 방전시켜 유기발광다이오드소자(OLED)의 양단 전압을 감소시킨다. 이 때, 제2 TFT(NT2)의 게이트전극에는 데이터전압(Vdata)이 인가되므로 제2 노드(B)의 전압이 방전되면서 그 제2 노드(B)의 전압이 데이터전압+제2 TFT(NT2)의 문턱전압(Vth)에 도달하면 제2 노드(B)의 방전전류가 '0'이 되어 프로그래밍이 완료된다.
발광기간(EP) 동안, 스캔라인들(SCAN1 내지 SCANn)에 저전위전압이 공급되고 전원제어라인들(VSW1 내지 VSWn)에 고전위전압이 공급된다. 발광기간 동안, 제1 TFT(NT1)는 턴-오프되고, 이와 동시에 제3 TFT(NT3)은 턴-온되어 저전위 전원전압(VSS)을 제2 노드(B)에 공급한다. 따라서, 제2 노드(B)의 전압(VB)이 저전위 전원전압(VSS)까지 하강한다. 제1 노드(A)의 전압(VA)은 제2 커패시터(C2)의 전압에 의해 부트스트랩(Bootstrap)된다.
발광기간(EP) 동안, 제2 TFT(NT2)가 포화영역에서 동작하여 유기발광다이오드소자(OLED)에 전류(IOLED)를 공급하고, 그 전류(IOLED)는 아래의 수학식 7과 같다.
Figure 112006088678894-PAT00012
수학식 7과 같이, 발광기간(EP) 동안 유기발광다이오드소자(OLED)에 흐르는 전류(IOLED)는 저전위 전원전압(VSS), 제2 TFT(NT2)의 문턱전압(Vth) 그리고 데이터전압(Vdata)의 영향을 받게 되는데, 그 전압들(VSS, Vth, Vdata)이
Figure 112006088678894-PAT00013
만큼 감소된다. 데이터전압(Vdata)의 감소양은 데이터 구동부(22)에서 그 감소양만큼 데이터전압(Vdata)을 높임으로써 보상될 수 있다.
본 발명은 유기발광다이오드소자(OLED)의 전류(IOLED)에 영향을 주는 저전위 전원전압(VSS)과 제2 TFT(NT2)의 문턱전압(Vth)의 변동을 수학식 7과 같이
Figure 112006088678894-PAT00014
만큼 감소시켜 저전위 전원전압(VSS)과 제2 TFT(NT2)의 문턱전압(Vth)으로 인한 화질저하를 줄일 수 있다.
도 11은 화소(24)의 제4 실시예를 상세히 보여 주는 회로도이고, 도 12는 본 발명의 제4 실시예에 따른 화소(24)의 구동 파형을 나타내는 파형도이다.
도 11 및 도 12를 참조하면, 화소(24)는 유기발광다이오드소자(OLED), 고전위 전원전압원(VDD)과 제1 노드(A) 사이에 형성된 제1 커패시터(C1), 제1 노드(A)와 제2 노드(B) 사이에 형성된 제2 커패시터(C2), 전원차단&스캔펄스(/VSW&SCAN)에 응답하여 데이터라인(D1 내지 Dm)과 제1 노드(A) 사이의 전류패스를 형성하는 제1 TFT(PT1), 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드(OLED)의 전류를 조정하는 제2 TFT(NT2), 및 전원차단&스캔펄스(/VSW&SCAN)에 응답하여 저전위 전원전압(VSS)을 차단하는 제3 TFT(NT3)를 구비한다. 제1 TFT(PT1)는 비정질 또는 폴리실리콘의 반도체층을 가지는 p 타입 MOS-FET이다. 제2 및 제3 TFT(NT2, NT3)는 비정질 또는 폴리실리콘의 반도체층을 가지는 n 타입 MOS-FET들이다.
본 발명은 도 11과 같은 화소(24)를 형성하기 위하여 CMOS(Complementary Metal Oxide Semiconductor) 공정을 이용하여 하나의 화소에 서로 다른 채널특성을 갖는 TFT들을 형성한다.
제1 및 제2 커패시터(C1, C2), 유기발광다이오드소자(OLED)는 전술한 실시예의 그것들과 실질적으로 동일하므로 이에 대한 상세한 설명을 생략하기로 한다.
도 11과 같은 화소(24)가 적용되는 표시패널(20)의 화소 어레이에서 수평방향으로 형성되는 신호배선들은 전술한 제3 실시예에 비하여 1/2로 줄어들고, 게이트 구동부(23)에 필요한 집적회로의 수도 1/2로 줄어드는 장점이 있다. 따라서, 본 발명의 제4 실시예에 따른 유기발광다이오드 표시소자는 제3 실시에에 비하여 개구율을 높일 수 있고 구동회로비용을 낮출 수 있다.
전원차단&스캔펄스(/VSW&SCAN)는 전술한 제3 실시예에서 설명된 전원차단펄스(/VSW)와 스캔펄스(/SCAN) 역할을 한다.
제1 TFT(PT1)는 스캔라인들(SCAN1 내지 SCANn)로부터의 전원차단&스캔펄스(/VSW&SCAN)에 응답하여 프로그래밍기간 동안 턴-온되어 데이터라인(D1 내지 Dm)과 제1 노드(A) 사이의 전류패스를 형성하여 데이터전압을 제1 노드(A)에 공급한 다. 이 제1 TFT(NT1)의 게이트전극은 스캔라인(SCAN1 내지 SCANn)에 접속되고, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고 제1 TFT(PT1)의 드레인전극은 제1 노드(A)에 접속된다.
제2 TFT(NT2)는 구동 TFT로써, 발광기간(EP) 동안 제1 및 제2 노드(A, B)의 전압에 따라 유기발광다이오드소자(OLED)에 전류를 공급한다. 이 제2 TFT(PT2)의 게이트전극은 제1 노드(A)에 접속되고, 소스전극은 제2 노드(B)에 접속된다. 그리고 제2 TFT(NT2)의 드레인전극은 유기발광다이오드소자(OLED)의 캐소드전극에 접속된다.
제3 TFT(NT3)는 스캔라인들(SCAN1 내지 SCANn)로부터의 전원차단&스캔펄스(/VSW&SCAN)에 응답하여 프로그래밍기간(PP) 동안 턴-오프되어 저전위 전원전압원(VSS)과 제2 노드(B) 사이의 전류패스를 차단하고 발광기간(EP) 동안 턴-온되어 저전위 전원전압(VDD)을 제2 노드(B)에 공급한다. 이 제3 TFT(NT3)의 게이트전극은 스캔라인(SCAN1 내지 SCANn)에 접속되고, 소스전극은 저전위 전원전압원(VSS)에 접속된다. 그리고 제3 TFT(PT3)의 드레인전극은 제2 노드(n2)에 접속된다.
본 발명의 제4 실시예는 유기발광다이오드소자(OLED)의 전류(IOLED)에 영향을 주는 저전위 전원전압(VSS)과 제2 TFT(NT2)의 문턱전압(Vth)을 수학식 6과 같이
Figure 112006088678894-PAT00015
만큼 감소시켜 저전위 전원전압(VSS)과 제2 TFT(NT2)의 문턱전압(Vth)으로 인한 화질저하를 줄일 수 있다.
상술한 바와 같이, 본 발명에 따른 유기발광다이오드 표시소자는 구동 TFT의 문턱전압과 전원전압의 영향을 최소화하여 표시면 전체에서 균일한 화질을 얻을 수 있고 또한, 각 화소에 필요한 TFT와 커패시터의 수 증가를 줄여 개구율의 저하를 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (19)

  1. 고전위 전원전압을 발생하는 고전위 전원전압원;
    저전위 전원전압을 발생하는 저전위 전원전압원;
    상기 고전위 전원전압원과 상기 저전위 전원전압원 사이에서 흐르는 전류에 의해 발광하는 유기발광다이오드소자;
    제1 노드와 상기 고전위 전원전압원 사이에 접속된 제1 커패시터;
    상기 제1 노드와 제2 사이에 접속된 제2 커패시터;
    제1 기간 동안 스캔펄스에 응답하여 데이터전압을 상기 제1 노드에 공급하고 상기 제2 기간 동안 상기 데이터전압을 차단하는 제1 스위치소자;
    상기 제1 기간 동안 전원차단펄스에 응답하여 상기 고전위 전원전압과 상기 저전위 전원전압 중 어느 하나를 차단하고 상기 제2 기간 동안 상기 차단된 전원전압을 다시 상기 제2 노드에 공급하는 제2 스위치소자; 및
    상기 제1 및 제2 노드의 전압에 따라 상기 유기발광다이오드소자에 전류를 공급하는 구동소자를 구비하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  2. 제 1 항에 있어서,
    상기 스캔펄스와 상기 전원차단펄스는 서로 역위상인 것을 특징으로 하는 유기발광다이오드 표시소자.
  3. 제 2 항에 있어서,
    상기 스캔펄스는 상기 제1 기간 동안 저전위전압으로 발생되고 상기 전원차단펄스는 상기 제1 기간 동안 고전위전압으로 발생되는 것을 특징으로 하는 유기발광다이오드 표시소자.
  4. 제 3 항에 있어서,
    상기 구동소자와 상기 스위치소자들은 비정질 실리콘과 폴리 실리콘 중 어느 하나로 형성된 반도체층을 가지는 p 타입 MOS-FET를 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  5. 제 4 항에 있어서,
    상기 제1 스위치소자는 상기 스캔펄스가 공급되는 게이트전극, 상기 데이터전압이 공급되는 소스전극, 및 상기 제1 노드에 접속된 드레인전극을 포함하고;
    상기 제2 스위치소자는 상기 전원차단펄스가 공급되는 게이트전극, 상기 고전위 전원전압이 공급되는 소스전극, 및 상기 제2 노드에 접속된 드레인전극을 포함하며;
    상기 구동소자는 상기 제1 노드에 접속된 게이트전극, 상기 제2 노드에 접속된 소스전극, 및 상기 유기발광다이오드소자의 애노드전극에 접속된 드레인전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  6. 제 5 항에 있어서,
    상기 제2 기간 동안 상기 유기발광다이오드소자에 흐르는 전류(IOLED)는 아래와 같은 것을 특징으로 하는 유기발광다이오드 표시소자.
    Figure 112006088678894-PAT00016
    여기서, 'Vth'는 상기 구동소자의 문턱전압, 'k'는 상기 구동소자의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 상기 구동소자의 채널길이, 'W'는 상기 구동소자의 채널폭, 'VDD'는 상기 고전위 전원전압, 'C1'은 상기 제1 커패시터의 정전용량, 'C2'는 상기 제2 커패시터의 정전용량을 각각 의미한다.
  7. 제 2 항에 있어서,
    상기 스캔펄스는 상기 제1 기간 동안 고전위전압으로 발생되고 상기 전원차단펄스는 상기 제1 기간 동안 저전위전압으로 발생되는 것을 특징으로 하는 유기발광다이오드 표시소자.
  8. 제 7 항에 있어서,
    상기 구동소자와 상기 스위치소자들은 비정질 실리콘과 폴리 실리콘 중 어느 하나를 포함한 반도체층을 가지는 n 타입 MOS-FET를 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  9. 제 8 항에 있어서,
    상기 제1 스위치소자는 상기 스캔펄스가 공급되는 게이트전극, 상기 데이터전압이 공급되는 드레인전극, 및 상기 제1 노드에 접속된 소스전극을 포함하고;
    상기 제2 스위치소자는 상기 전원차단펄스가 공급되는 게이트전극, 상기 저전위 전원전압이 공급되는 소스전극, 및 상기 제2 노드에 접속된 드레인전극을 포함하며;
    상기 구동소자는 상기 제1 노드에 접속된 게이트전극, 상기 제2 노드에 접속된 드레인전극, 및 상기 유기발광다이오드소자의 캐소드전극에 접속된 소스전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  10. 제 9 항에 있어서,
    상기 제2 기간 동안 상기 유기발광다이오드소자에 흐르는 전류(IOLED)는 아래와 같은 것을 특징으로 하는 유기발광다이오드 표시소자.
    Figure 112006088678894-PAT00017
    여기서, 'Vth'는 상기 구동소자의 문턱전압, 'k'는 상기 구동소자의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 상기 구동소자의 채널길이, 'W'는 상기 구동소자의 채널폭, 'VSS'는 상기 저전위 전원전압, 'C1'은 상기 제1 커패시터의 정전용량, 'C2'는 상기 제2 커패시터의 정전용량을 각각 의미한다.
  11. 고전위 전원전압을 발생하는 고전위 전원전압원;
    저전위 전원전압을 발생하는 저전위 전원전압원;
    상기 고전위 전원전압원과 상기 저전위 전원전압원 사이에서 흐르는 전류에 의해 발광하는 유기발광다이오드소자;
    제1 노드와 상기 고전위 전원전압원 사이에 접속된 제1 커패시터;
    상기 제1 노드와 제2 사이에 접속된 제2 커패시터;
    제1 기간 동안 전원차단&스캔펄스에 응답하여 데이터전압을 상기 제1 노드에 공급하고 상기 제2 기간 동안 상기 데이터전압을 차단하는 제1 스위치소자;
    상기 제1 기간 동안 상기 전원차단&스캔펄스에 응답하여 상기 고전위 전원전압과 상기 저전위 전원전압 중 어느 하나를 차단하고 상기 제2 기간 동안 상기 차단된 전원전압을 상기 제2 노드에 공급하는 제2 스위치소자; 및
    상기 제1 및 제2 노드의 전압에 따라 상기 유기발광다이오드소자에 전류를 공급하는 구동소자를 구비하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  12. 제 11 항에 있어서,
    상기 전원차단&스캔펄스는 상기 제1 기간 동안 고전위전압으로 발생되는 것을 특징으로 하는 유기발광다이오드 표시소자.
  13. 제 12 항에 있어서,
    상기 구동소자와 상기 제2 스위치소자는 비정질 실리콘과 폴리 실리콘 중 어느 하나로 형성된 반도체층을 가지는 p 타입 MOS-FET를 포함하고;
    상기 제1 스위치소자은 상기 비정질 실리콘과 상기 폴리 실리콘 중 어느 하나로 형성된 반도체층을 가지는 n 타입 MOS-FET를 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  14. 제 13 항에 있어서,
    상기 제1 스위치소자는 상기 전원차단&스캔펄스가 공급되는 게이트전극, 상기 데이터전압이 공급되는 드레인전극, 및 상기 제1 노드에 접속된 소스전극을 포함하고;
    상기 제2 스위치소자는 상기 전원차단&스캔펄스가 공급되는 게이트전극, 상기 고전위 전원전압이 공급되는 소스전극, 및 상기 제2 노드에 접속된 드레인전극을 포함하며;
    상기 구동소자는 상기 제1 노드에 접속된 게이트전극, 상기 제2 노드에 접속된 소스전극, 및 상기 유기발광다이오드소자의 애노드전극에 접속된 드레인전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  15. 제 14 항에 있어서,
    상기 제2 기간 동안 상기 유기발광다이오드소자에 흐르는 전류(IOLED)는 아래와 같은 것을 특징으로 하는 유기발광다이오드 표시소자.
    Figure 112006088678894-PAT00018
    여기서, 'Vth'는 상기 구동소자의 문턱전압, 'k'는 상기 구동소자의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 상기 구동소자의 채널길이, 'W'는 상기 구동소자의 채널폭, 'VDD'는 상기 고전위 전원전압, 'C1'은 상기 제1 커패시터의 정전용량, 'C2'는 상기 제2 커패시터의 정전용량을 각각 의미한다.
  16. 제 11 항에 있어서,
    상기 전원차단&스캔펄스는 상기 제1 기간 동안 저전위전압으로 발생되는 것을 특징으로 하는 유기발광다이오드 표시소자.
  17. 제 16 항에 있어서,
    상기 제1 스위치소자는 비정질 실리콘과 폴리 실리콘 중 어느 하나로 형성된 반도체층을 가지는 p 타입 MOS-FET를 포함하고;
    상기 구동소자와 상기 제2 스위치소자은 상기 비정질 실리콘과 상기 폴리 실리콘 중 어느 하나로 형성된 반도체층을 가지는 n 타입 MOS-FET를 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  18. 제 17 항에 있어서,
    상기 제1 스위치소자는 상기 전원차단&스캔펄스가 공급되는 게이트전극, 상기 데이터전압이 공급되는 소스전극, 및 상기 제1 노드에 접속된 드레인전극을 포함하고;
    상기 제2 스위치소자는 상기 전원차단&스캔펄스가 공급되는 게이트전극, 상기 저전위 전원전압이 공급되는 소스전극, 및 상기 제2 노드에 접속된 드레인전극을 포함하며;
    상기 구동소자는 상기 제1 노드에 접속된 게이트전극, 상기 제2 노드에 접속된 드레인전극, 및 상기 유기발광다이오드소자의 캐소드전극에 접속된 소스전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.
  19. 제 18 항에 있어서,
    상기 제2 기간 동안 상기 유기발광다이오드소자에 흐르는 전류(IOLED)는 아래와 같은 것을 특징으로 하는 유기발광다이오드 표시소자.
    Figure 112006088678894-PAT00019
    여기서, 'Vth'는 상기 구동소자의 문턱전압, 'k'는 상기 구동소자의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 상기 구동소자의 채널길이, 'W'는 상기 구동소자의 채널폭, 'VSS'는 상기 저전위 전원전압, 'C1'은 상기 제1 커패시터의 정전용량, 'C2'는 상기 제2 커패시터의 정전용량을 각각 의미한다.
KR1020060119294A 2006-11-29 2006-11-29 유기발광다이오드 표시소자 KR20080048831A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119294A KR20080048831A (ko) 2006-11-29 2006-11-29 유기발광다이오드 표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119294A KR20080048831A (ko) 2006-11-29 2006-11-29 유기발광다이오드 표시소자

Publications (1)

Publication Number Publication Date
KR20080048831A true KR20080048831A (ko) 2008-06-03

Family

ID=39804871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119294A KR20080048831A (ko) 2006-11-29 2006-11-29 유기발광다이오드 표시소자

Country Status (1)

Country Link
KR (1) KR20080048831A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867926B1 (ko) * 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP2009003401A (ja) * 2007-06-21 2009-01-08 Samsung Sdi Co Ltd 有機電界発光表示装置
WO2017128465A1 (zh) * 2016-01-29 2017-08-03 深圳市华星光电技术有限公司 像素补偿电路、扫描驱动电路及平面显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867926B1 (ko) * 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP2009003405A (ja) * 2007-06-21 2009-01-08 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法
JP2009003401A (ja) * 2007-06-21 2009-01-08 Samsung Sdi Co Ltd 有機電界発光表示装置
US7696521B2 (en) 2007-06-21 2010-04-13 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode.
US9449550B2 (en) 2007-06-21 2016-09-20 Samsung Display Co., Ltd. Organic light emitting diode display device
WO2017128465A1 (zh) * 2016-01-29 2017-08-03 深圳市华星光电技术有限公司 像素补偿电路、扫描驱动电路及平面显示装置
US10192482B2 (en) 2016-01-29 2019-01-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel compensation circuits, scanning driving circuits and flat display devices

Similar Documents

Publication Publication Date Title
KR101194861B1 (ko) 유기발광다이오드 표시소자
KR100624137B1 (ko) 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
US7327357B2 (en) Pixel circuit and light emitting display comprising the same
JP4170384B2 (ja) 自発光型表示装置
KR101245218B1 (ko) 유기발광다이오드 표시소자
EP2093749B1 (en) Organic light emitting diode display and method of driving the same
JP4477617B2 (ja) 有機発光ダイオード表示素子及びその駆動方法
KR101130903B1 (ko) 유기전계발광표시장치의 구동회로 및 구동방법
US8269698B2 (en) Electro-luminescence display device and driving method thereof
US20110115835A1 (en) Pixel circuit and organic light- emitting diode display using the pixel circuit
KR100568597B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR101288595B1 (ko) 유기 발광다이오드 표시장치와 그 구동방법
KR101495342B1 (ko) 유기발광다이오드 표시장치
KR101288596B1 (ko) 유기 발광다이오드 표시장치와 그 구동방법
KR20070002189A (ko) 발광표시장치
KR20070118451A (ko) 유기발광다이오드 표시소자
KR20070118446A (ko) 유기발광다이오드 표시소자
KR20080048831A (ko) 유기발광다이오드 표시소자
KR101474023B1 (ko) 유기발광다이오드 표시장치
KR20070071524A (ko) 유기발광다이오드 표시소자의 구동방법 및 장치
KR100555310B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR100923353B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100741979B1 (ko) 유기 전계발광 표시장치의 화소회로
KR101202041B1 (ko) 유기발광다이오드 표시소자 및 그 구동방법
KR20050078825A (ko) 일렉트로-루미네센스 표시 패널과 그 구동 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination