KR20210010681A - 전계 발광 장치 - Google Patents

전계 발광 장치 Download PDF

Info

Publication number
KR20210010681A
KR20210010681A KR1020190086097A KR20190086097A KR20210010681A KR 20210010681 A KR20210010681 A KR 20210010681A KR 1020190086097 A KR1020190086097 A KR 1020190086097A KR 20190086097 A KR20190086097 A KR 20190086097A KR 20210010681 A KR20210010681 A KR 20210010681A
Authority
KR
South Korea
Prior art keywords
light blocking
blocking structure
effective
pinhole
light
Prior art date
Application number
KR1020190086097A
Other languages
English (en)
Inventor
박명서
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190086097A priority Critical patent/KR20210010681A/ko
Priority to CN202010678595.1A priority patent/CN112242421A/zh
Priority to EP20186084.8A priority patent/EP3767681A3/en
Priority to US16/931,081 priority patent/US11411057B2/en
Publication of KR20210010681A publication Critical patent/KR20210010681A/ko
Priority to US17/817,884 priority patent/US11825669B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H01L27/3234—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/004—Optical devices or arrangements for the control of light using movable or deformable optical elements based on a displacement or a deformation of a fluid
    • G02B26/005—Optical devices or arrangements for the control of light using movable or deformable optical elements based on a displacement or a deformation of a fluid based on electrowetting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G06K9/0004—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

전계 발광 장치가 개시된다. 상기 전계 발광 장치는 순차적으로 적층되는 이미지 센서 구조물, 제1 차광 구조물, 제1 절연막, 및 전계 발광 구조물을 포함한다. 상기 전계 발광 구조물은 하부 전극들, 상기 하부 전극들 위에 위치하는 발광막들, 및 상기 발광막들 위에 위치하는 상부 전극을 포함한다. 제1 차광 구조물은 유효 핀홀들을 갖는다. 상기 이미지 센서 구조물은 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치는 유효 이미지 센서들을 포함한다. 상기 하부 전극들은 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치지 않을 수 있다. 따라서, 상기 전계 발광 장치는 우수한 성능의 지문 인식 기능을 가질 수 있다.

Description

전계 발광 장치{ELECTROLUMINESCENT DEVICE}
본 발명은 전계 발광 장치에 관한 것이다. 보다 상세하게 본 발명은 지문 센서를 포함한 전계 발광 장치에 관한 것이다.
전계 발광 장치(Electroluminescent Device)는 스스로 발광하는 발광다이오드(Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 큰 장점이 있다. 최근, 스마트 폰이나 태블릿 PC 등과 같은 전계 발광 장치가 다방면으로 활용되면서, 사용자의 지문 등을 이용한 생체 정보 인증 방식이 폭넓게 이용되고 있다. 지문 센싱 기능을 제공하기 위하여, 지문 센서가 전계 발광 장치에 내장되거나 부착되는 형태로 제공될 수 있다.
지문 센서는, 일 예로, 광 감지 방식의 센서로 구성될 수 있다. 광 감지 방식의 지문 센서는 광원과, 렌즈, 및 광 센서 어레이를 구비할 수 있다. 이러한 지문 센서를 발광 패널에 부착하게 되면, 전계 발광 장치의 두께가 증가하고 제조 비용이 상승할 수 있다.
본 발명은, 신뢰성을 향상시키면서 박형화(또는 슬림화)에 유리한 전계 발광 장치를 제공하는 것이다.
제1 전계 발광 장치가 제공된다. 상기 제1 전계 발광 장치는 제1 절연막; 상기 제1 절연막 위에 위치하는 하부 전극들, 상기 하부 전극들 위에 위치하는 발광막들, 및 상기 발광막들 위에 위치하는 상부 전극을 포함하는 전계 발광 구조물; 상기 제1 절연막 아래에 위치하고 유효 핀홀들을 갖는 제1 차광 구조물; 및 상기 제1 차광 구조물 아래에 위치하고 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치는 유효 이미지 센서들을 포함하는 이미지 센서 구조물을 포함하고, 상기 하부 전극들은 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치지 않을 수 있다.
상기 제1 전계 발광 장치와 관련된 일 실시예들에 따르면, 상기 제1 차광 구조물은 더미 핀홀들을 더 포함하고, 상기 제1 차광 구조물의 상기 더미 핀홀은 상기 제1 차광 구조물의 상기 유효 핀홀들 사이에 위치하고, 상기 제1 차광 구조물의 상기 유효 핀홀들 및 상기 더미 핀홀들은 함께 평면적으로 단일의 격자 배열을 이룰 수 있다.
상기 제1 차광 구조물 및 상기 이미지 센서 구조물 사이에 위치하고, 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치지 않으며 상기 제1 차광 구조물의 상기 더미 핀홀들을 통과한 광을 차단하는 차광 영역 및 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치는 유효 핀홀들을 갖는 제2 차광 구조물을 더 포함할 수 있다.
상기 제1 전계 발광 장치와 관련된 다른 실시예들에 따르면, 상기 제1 차광 구조물 및 상기 이미지 센서 구조물 사이에 위치하고, 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치지 않는 차광 영역 및 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치는 유효 핀홀들을 갖는 제2 차광 구조물을 더 포함할 수 있다.
상기 제2 차광 구조물의 상기 차광 영역은 추가 핀홀을 가질 수 있다. 상기 제2 차광 구조물의 상기 추가 핀홀의 위 또는 아래에 상기 추가 핀홀과 겹치는 차광체를 더 포함할 수도 있다. 상기 제2 차광 구조물의 상기 추가 핀홀은 상기 제2 차광 구조물의 상기 유효 핀홀 보다 작을 수도 있다.
상기 제1 전계 발광 장치와 관련된 또 다른 실시예들에 따르면, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 광학적 중심으로부터 상기 하부 전극들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지의 상기 최단 평면 거리가 측정된 방향으로 측정한 평면 거리 보다 클 수 있다.
상기 하부 전극들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 하부 전극 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 단일의 제2 하부 전극을 포함할 수 있다. 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 하부 전극까지의 최단 평면 거리는 제1 방향으로 측정되고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제2 하부 전극까지의 최단 평면 거리는 제2 방향으로 측정되고, 상기 제1 및 2 방향들이 이루는 각도는 k Х 180°가 아니고, k는 0이 아닌 정수일 수도 있다.
상기 하부 전극들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 하부 전극 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 하부 전극들을 포함할 수 있다.
상기 하부 전극들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 적어도 둘의 제1 하부 전극들을 포함할 수 있다.
상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 하부 전극들까지의 상기 최단 평면 거리 보다 클 수 있다. 터치 감지 전극들 및 브리지들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고, 상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 브리지들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 상기 최단 평면 거리보다 클 수도 있다.
상기 제1 전계 발광 장치와 관련된 다른 실시예들에 따르면, 상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지 상기 최단 평면 거리가 측정된 방향으로 측정한 평면 거리 보다 클 수 있다.
상기 스페이서들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 스페이서 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 단일의 제2 스페이서를 포함할 수 있다. 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 스페이서까지의 최단 평면 거리는 제3 방향을 따라 측정되고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제2 스페이서까지의 최단 평면 거리는 제4 방향을 따라 측정되고, 상기 제3 및 4 방향들은 제2 각도를 이루고, 상기 제2 각도는 m Х 180°가 아니고, m은 0이 아닌 정수일 수도 있다.
상기 스페이서들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 스페이서 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 스페이서들을 가질 수 있다.
상기 스페이서들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 적어도 둘의 제1 스페이서들을 가질 수 있다.
터치 감지 전극들 및 브리지들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고, 상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 브리지들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 상기 최단 평면 거리보다 클 수 있다.
상기 제1 전계 발광 장치와 관련된 또 다른 실시예들에 따르면, 터치 감지 전극들 및 브리지들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고, 상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 브리지들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지 상기 최단 평면 거리가 측정된 방향으로 측정한 평면 거리보다 클 수 있다.
상기 브리지들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 브리지 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 단일의 제2 브리지를 포함할 수 있다. 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 브리지까지의 최단 평면 거리는 제5 방향을 따라 측정되고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제2 브리지까지의 최단 평면 거리는 제6 방향을 따라 측정되고, 상기 제5 및 6 방향들은 제3 각도를 이루고, 상기 제3 각도는 n Х 180°이고, n은 0이 아닌 정수일 수도 있다.
상기 브리지들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 브리지 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 브리지들을 포함할 수 있다.
상기 브리지들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 적어도 둘의 제1 브리지들을 포함할 수 있다.
상기 제1 전계 발광 장치와 관련된 또 다른 실시예들에 따르면, 브리지들 및 상기 브리지들과 다른 층에 위치하는 감지 전극들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고, 상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고, 상기 브리지는 상기 감지 전극들과 겹치는 겹침 영역들을 갖고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 광학적 중심으로부터 상기 겹침 영역들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지 상기 최단 평면 거리가 측정된 방향으로 측정된 평면 거리보다 클 수 있다.
상기 제1 전계 발광 장치와 관련된 또 다른 실시예들에 따르면, 상기 발광막들은 적어도 둘의 발광막들이 겹치는 겹침 영역들을 갖고, 상기 제1 차광 구조물의 상기 유효 핀홀은 상기 겹침 영역과 겹칠 수 있다. 상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고, 상기 겹침 영역은 상기 스페이서들과 겹치지 않을 수도 있다.
상기 제1 전계 발광 장치와 관련된 또 다른 실시예들에 따르면, 상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고, 상기 스페이서는 단면적으로 측면과 상면 사이에서 곡선화된 모서리를 갖고, 상기 스페이서는 평면적으로 곡선화된 모서리를 갖고, 상기 스페이서는 상기 제1 차광 구조물의 상기 유효 핀홀과 겹칠 수 있다.
상기 제1 전계 발광 장치와 관련된 또 다른 실시예들에 따르면, 상기 이미지 센서 구조물은 상기 유효 이미지 센서들 사이에 위치하는 더미 이미지 센서를 더 포함할 수 있다.
제2 전계 발광 장치가 제공된다. 상기 제2 전계 발광 장치는 절연막 위에 위치하는 하부 전극들, 상기 하부 전극들 위에 위치하는 발광막들, 및 상기 발광막들 위에 위치하는 상부 전극을 포함하는 전계 발광 구조물; 상기 하부 전극들과 같은 층에 위치하는 제1 차광 구조물; 및 상기 절연막 아래에 위치하고 유효 이미지 센서들을 포함하는 이미지 센서 구조물을 포함하고, 상기 전계 발광 구조물은 상기 하부 전극들, 상기 발광막들 및 상기 상부 전극이 모두 겹치고 발광이 이루어지는 발광 영역들을 갖고, 상기 제1 차광 구조물은 상기 유효 이미지 센서와 겹치는 유효 핀홀을 가질 수 있다.
상기 제1 전계 발광 장치와 관련된 일 실시예들에 따르면, 상기 제1 차광 구조물은 상기 하부 전극과 일체일 수 있다.
상기 제2 전계 발광 장치와 관련된 다른 실시예들에 따르면, 상기 제1 차광 구조물은 상기 하부 전극들과 전기적으로 연결되지 않고, 상기 차광 구조물은 상기 하부 전극을 둘러싸지 않는 섬 형상을 갖고, 상기 차광 구조물의 개수는 다수일 수 있다.
상기 제1 차광 구조물은 상기 상부 전극에 전기적으로 연결될 수 있다.
상기 제2 전계 발광 장치와 관련된 다른 실시예들에 따르면, 상기 제1 차광 구조물은 상기 하부 전극들과 전기적으로 연결되지 않고, 상기 제1 차광 구조물은 홀을 갖는 그물 형상을 갖고, 상기 홀은 상기 하부 전극을 둘러쌀 수 있다.
상기 제1 차광 구조물은 상기 상부 전극에 전기적으로 연결될 수 있다.
상기 제2 전계 발광 장치와 관련된 또 다른 실시예들에 따르면, 상기 제1 차광 구조물들 및 상기 이미지 센서 구조물 사이에 위치하고, 유효 핀홀들을 갖는 제2 차광 구조물을 더 포함하고, 상기 제1 차광 구조물의 상기 유효 핀홀은 상기 제2 차광 구조물의 상기 유효 핀홀과 겹치고, 상기 제1 차광 구조물의 상기 유효 핀홀은 상기 제2 차광 구조물의 상기 유효 핀홀 보다 작을 수 있다.
제3 전계 발광 장치가 제공된다. 상기 제3 전계 발광 장치는 하부 전극들, 상기 하부 전극들 위에 위치하는 발광막들, 및 상기 발광막들 위에 위치하는 상부 전극을 포함하는 전계 발광 구조물; 상기 전계 발광 구조물 아래에 위치하고 유효 핀홀들을 갖는 제1 차광 구조물; 상기 제1 차광 구조물 아래에 위치하고, 상기 유효 핀홀들과 겹치는 이미지 센서들을 포함하는 이미지 센서 구조물; 및 터치 감지 전극들 및 브리지들을 포함하고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 포함하고, 상기 하부 전극들은 상기 유효 핀홀들과 겹치지 않고, 상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고, 상기 터치 감지 전극 및 상기 브리지 중 적어도 하나는 상기 유효 핀홀과 겹치는 개구를 가질 수 있다.
상기 전계 발광 구조물은 상기 하부 전극들, 상기 발광막들 및 상기 상부 전극이 모두 겹치고 발광이 이루어지는 발광 영역들을 갖고, 상기 터치 감지 전극 및 상기 브리지 중 적어도 하나는 상기 발광 영역과 겹치는 홀을 갖고, 상기 개구의 크기는 상기 홀의 크기 보다 클 수 있다.
본 발명의 일 실시예에 따른 전계 발광 장치는, 화소 내에 제공된 발광 소자를 광원으로 이용하되, 상기 광원의 광량을 증가시킴으로써 지문 센싱의 정확도를 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 전계 발광 장치는 화소 내에 적어도 하나 이상의 유효 핀홀을 구비하고, 상기 유효 핀홀과 터치 감지 구조물의 일부 구성을 이격되게 배치함으로써 이미지 센서로 입사되는 반사광의 세기(또는 양)를 증가시켜 사용자의 지문을 정확히 센싱하고 슬림화 구현에 유리할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a 및 도 1b는 본 발명의 일 실시예들에 따른 전계 발광 장치를 설명하기 위한 평면도들이다.
도 2는 본 발명의 일 실시예들에 따른 도 1a 또는 도 1b에 도시된 전계 발광 장치의 단면도이다.
도 3은 본 발명의 일 실시예들에 따른 도 2의 차광 구조물의 평면도이다.
도 4는 본 발명의 일 실시예들에 따른 도 2의 차광 구조물을 포함한 전계 발광 장치의 평면도이다.
도 5a 내지 도 5d는 본 발명의 일 실시예들에 따른 화소 회로들, 핀홀들, 및 이미지 센서들의 배치를 설명하기 위한 평면도들이다.
도 6은 본 발명의 일 실시예들에 따른 도 1a 또는 도 1b에 도시된 전계 발광 장치의 단면도이다.
도 7은 도 2에 도시된 터치 감지 구조물의 평면도이다.
도 8a는 도 7의 EA1 부분을 확대한 평면도이다.
도 8b는 본 발명의 일 실시예들에 따른 도 8a의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다.
도 8c는 본 발명의 일 실시예들에 따른 도 8a의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다.
도 8d는 도 8a의 EA2 부분을 확대한 평면도이다.
도 9a는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 9b는 도 9a의 EA3 부분을 확대한 단면도이다.
도 9c는 도 9a의 EA4 부분을 확대한 단면도이다.
도 10은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 12는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 13은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 14는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 15는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 16은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 17은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다.
도 18은 본 발명의 일 실시예들에 따른 도 17에 도시된 전계 발광 장치를 설명하기 위한 평면도이다.
도 19는 본 발명의 일 실시예들에 따른 유효 핀홀들, 하부 전극들, 스페이서들, 및 브리지들의 위치 관계를 설명하기 위한 평면도이다.
도 20은 본 발명의 일 실시예들에 따른 유효 핀홀들, 하부 전극들, 스페이서들, 및 브리지들의 위치 관계를 설명하기 위한 평면도이다.
도 21은 본 발명의 일 실시예들에 따른 도 1a 또는 도 1b에 도시된 화소 회로를 설명하기 위한 회로도이다.
도 22는 본 발명의 일 실시예들에 따른 도 21에 도시된 화소를 설명하기 위한 평면도이다.
도 23은 도 22의 II-II'선을 따라 자른 단면도이다.
도 24는 본 발명의 일 실시예들에 따른 도 21에 도시된 화소를 설명하기 위한 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "위쪽에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 위에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 또는 "아래쪽" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
이하, 본 발명의 실시예들은 첨부한 도면들을 참조로 상세하게 설명한다. 본 발명의 실시예들은 상호 배타적인 것이 아니라 상호 보완적인 일 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예들에 따른 전계 발광 장치를 설명하기 위한 평면도들이다. 구체적으로, 도 1a 및 도 1b는 본 발명의 일 실시예들에 따른 이미지 센서가 위치하는 표시 영역을 갖는 전계 발광 장치를 설명하기 위한 평면도들이다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예들에 따른 전계 발광 장치(1)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
전계 발광 장치(1)는 다양한 형상을 가질 수 있다. 예를 들어, 전계 발광 장치(1)는 서로 평행한 두 쌍의 변들을 가지는 평탄한 직사각형 형상을 가질 수 있다. 전계 발광 장치(1)는 영상 표시 방향으로 시각 정보를 표시할 수 있다. 상기 시각 정보는 텍스트, 동영상, 사진, 3차원 입체 영상 등을 포함할 수 있다.
전계 발광 장치(1)는 전체가 연성이거나 일부 영역만이 연성일 수 있다. 일 예로, 전계 발광 장치(1)의 전체가 연성이 경우, 전계 발광 장치(1)는 롤러블 장치일 수 있다. 다른 예로, 전계 발광 장치(1)의 일부 영역 만이 연성인 경우, 전계 발광 장치(1)는 폴더블 장치일 수 있다.
표시 영역(DA)은 화소 회로(PC)들을 포함한다. 화소 회로(PC)는 전계 발광 유닛(도 2의 ELU 참고)과 전기적으로 연결된다. 전계 발광 유닛(ELU) 및 화소 회로(PC)는 도 21에서 설명된다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싼다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 제외한 전계 발광 장치(1)의 나머지 영역일 수 있다. 비표시 영역(NDA)에는 주변 배선, 주변 회로, 패드, 더미 화소 등이 위치할 수 있다.
표시 영역(DA)의 적어도 일 영역은 사용자의 지문 등을 감지할 수 있는 감지 영역(SA)일 수 있다. 일 예로, 도 1a에 도시된 바와 같이 표시 영역(DA)의 일부 영역만이 감지 영역(SA)일 수 있다. 다른 예로, 도 1b에 도시된 바와 같이 표시 영역(DA) 전체가 감지 영역(SA)일 수 있다. 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)은 비-감지 영역(NSA)일 수 있다.
전계 발광 장치(1)는 영상이 표시되는 제1 면(도 2의 1a 참고)과 제1 면(1a)의 반대 편에 위치하는 제2 면(도 2의 1b 참고)을 갖고, 이미지 센서(160a)들은 제1 면(1a) 보다 제2 면(1b)에 가깝게 위치할 수 있다. 감지 영역(SA)에 위치하거나 감지 영역(SA)과 인접하게 위치하는 화소 회로(PC)에 연결된 전계 발광 유닛(ELU)이 이미지 센서(160a)의 지문 감지 등을 위한 광원으로 이용될 수 있다. 구체적으로, 전계 발광 유닛(ELU)에서 출사된 출사광(도 2의 EL 참고)은 사용자의 손가락에 의해 반사되어 반사광(도 2의 RL 참고)으로 변하고, 반사광(RL)을 이미지 센서(160a)가 감지한다. 따라서, 감지 영역(SA)에는 전계 발광 유닛(ELU)과 이미지 센서(160a)가 함께 위치할 수 있다. 전계 발광 장치(1)는 외부 광원을 사용하지 않고 전계 발광 유닛(ELU)을 광원으로 사용하므로 전계 발광 장치(1)의 두께를 줄일 수 있고 제조 비용을 절감할 수 있다. 그러나, 본 발명의 실시예들은 이에 제한되는 것은 아니고, 지문 감지를 위한 별도의 외부 광원이 채용될 수도 있다.
이미지 센서(160a)들은 지문 감지를 위한 용도 이외에 터치 센서, 스캐너, 카메라 등과 같은 다양한 기능을 수행할 수 있다.
도 2는 본 발명의 일 실시예들에 따른 도 1a 또는 도 1b에 도시된 전계 발광 장치의 단면도이다. 도 3은 본 발명의 일 실시예들에 따른 도 2의 차광 구조물의 단면도이다. 도 4는 본 발명의 일 실시예들에 따른 도 2의 차광 구조물을 포함한 전계 발광 장치의 평면도이다.
도 1a 내지 도 4를 참조하면, 전계 발광 장치(1)는 이미지 센서 구조물(160)을 갖는 전계 발광 패널(100)을 포함할 수 있다. 전계 발광 장치(1)는 전계 발광 패널(100) 위에 위치하는 터치 감지 구조물(200) 및 터치 감지 구조물(200) 위에 위치하는 윈도우(300)를 포함할 수 있다.
전계 발광 패널(100)은 영상을 표시할 수 있다. 전계 발광 패널(100)은 전류를 구동 전원으로 사용할 수 있다. 전계 발광 패널(100)은 유기 전계 발광 패널(Organic electroluminescent panel) 또는 무기 전계 발광 패널(Inorganic electroluminescent panel)일 수 있다. 이와 다르게, 전계 발광 장치(1)은 전계 발광 패널(100) 대신에 전압을 구동 전원으로 사용하는 발광 패널을 채용할 수도 있다. 상기 발광 패널은 액정 표시 패널(Liquid crystal panel), 전기 영동 패널(Electro-phoretic panel) 또는 전기 습윤 패널(Electro-wetting panel)을 포함할 수 있다.
전계 발광 패널(100)은 발광 모듈(100a), 이미지 센서 구조물(160), 및 보호막(170)을 포함할 수 있다.
발광 모듈(100a)은 투명막(110), 차광 구조물(120), 화소 회로 구조물(130), 전계 발광 구조물(140), 및 봉지 구조물(150)을 포함할 수 있다.
투명막(110)은 유리, 강화 유리, 투명 플라스틱 등을 포함하고, 경성 또는 연성을 가질 수 있다. 예를 들어, 투명막(110)은 기판일 수 있다. 여기서 투명막(110)이 상기 기판이라 함은 최하부에 투명막(110)이 위치된 상태에서 투명막(110) 위에 적층 공정들이 진행되거나, 적층 공정들이 진행된 후 투명막(110)의 아래에 위치하는 구조물이 탈착되어 투명막(110)이 최하부에 위치할 수 있음을 의미한다.
화소 회로 구조물(130)은 투명막(110)의 위쪽에 위치한다. 화소 회로 구조물(130)은 적어도 하나의 도전막 및 적어도 하나의 절연막을 포함할 수 있다. 화소 회로 구조물(130)은 트랜지스터, 커패시터 등과 같은 회로 소자를 포함하는 화소 회로(PC), 및 화소 회로(PC)와 연결되는 신호선, 전원선 등의 배선을 포함할 수 있다. 화소 회로 구조물(130)은 비표시 영역(NDA)에 위치하는 주변 배선, 주변 회로 등을 더 포함할 수 있다.
전계 발광 구조물(140)은 화소 회로 구조물(130) 위에 위치할 수 있다. 전계 발광 구조물(140)은 컨택홀 등을 통해 화소 회로 구조물(130)의 화소 회로(PC)와 연결되는 전계 발광 유닛(ELU)을 포함할 수 있다.
봉지 구조물(150)은 적어도 투명막(110)의 표시 영역(DA)을 커버하도록 전계 발광 구조물(140) 위에 위치할 수 있다. 봉지 구조물(150)은 제1 무기막, 상기 제1 무기막 상의 유기막, 상기 유기막 상의 제2 무기막을 포함할 수 있다. 이와 다르게, 봉지 구조물(150)은 유리막일 수 있다.
차광 구조물(120)은 적어도 감지 영역(SA)에서 투명막(110)과 화소 회로 구조물(130) 사이에 위치할 수 있다. 차광 구조물(120)은 핀홀(120a)들 및 차광 영역(120b)을 포함할 수 있다. 차광 영역(120b)은 흡광성 또는 반사성을 갖는 차광성 물질을 포함할 수 있다. 예를 들어, 차광 영역(120b)은 불투명한 금속을 포함할 수 있다. 핀홀(120a)은 관통홀일 수 있다. 핀홀(120a) 안에는 반사광(RL)의 초점(F)이 형성될 수 있다.
핀홀(120a)들은 일정한 크기를 가질 수 있다. 예를 들어, 핀홀(120a)은 광의 회절을 방지하기 위하여 입사되는 광의 파장에 대하여 대략 10배 이상의 폭을 가질 수 있다. 이와 다르게, 핀홀(120a)들의 크기들은 일정하지 않을 수 있다.
핀홀(120a)들은 일정한 간격으로 이격될 수 있다. 도 4에 도시된 바와 같이 핀홀(120a)들은 격자 배열(grid arrangement)을 이룰 수 있다. 핀홀(120a)들 사이의 간격은 차광 구조물(120)과 이미지 센서 구조물(160) 사이의 거리, 출사광(EL)의 파장, 핀홀(120a)들에 대하여 요구되는 시야각(FOV: Field Of View)을 기초로 결정될 수 있다. 예를 들어, 상대적으로 선명한 지문의 형태를 감지하기 위해서 이웃하는 두 핀홀(120a)들 사이에는 3개 내지 15개의 화소 회로(PC)들이 위치할 수 있다. 이와 다르게, 핀홀(120a)들은 사이의 간격들은 균일하지 않을 수 있다.
핀홀(120a)의 평면 형상은 정삼각형, 정사각형, 및 정육각형 중 어느 하나일 수 있다. 이와 다르게, 핀홀(120a)은 정삼각형, 정사각형, 및 정육각형이 아닌 편면 형상을 가질 수 있다. 핀홀(120a)들의 밀도는 감지 영역(SA) 전체에 균일할 수 있다. 이와 다르게 핀홀(120a)들의 밀도는 감지 영역(SA)의 제1 영역에서는 높고, 감지 영역(SA)의 상기 제1 영역과 다른 제2 영역에서는 낮을 수 있다.
차광 구조물(120)은 전계 발광 장치(1)의 제1 면(1a) 위에 위치한 사용자의 손가락 지문에 의해서 반사된 반사광(RL)을 선택적으로 투과시킬 수 있다. 차광 구조물(120)로 입사되는 반사광(RL) 중 일부는 차광 영역(120b)에 의해 차단되고, 나머지는 핀홀(120a)들을 통과하여 차광 구조물(120)의 아래에 위치하는 이미지 센서 구조물(160)에 도달할 수 있다.
평면에서 보아, 감지 영역(SA)의 외각은 차광 구조물(120)의 외각의 밖에 위치하지 않도록 차광 구조물(120)은 감지 영역(SA)보다 크거나 동일한 면적을 가질 수 있다. 일 예로, 감지 영역(SA)이 표시 영역(DA)의 전체인 경우, 차광 구조물(120)은 표시 영역(DA)의 전체보다 크거나 동일한 면적을 가질 수 있다. 다른 예로, 감지 영역(SA)이 표시 영역(DA)의 일부인 경우, 차광 구조물(120)은 감지 영역(SA) 이상이고 표시 영역(DA) 이하인 면적을 가지거나 감지 영역(SA)과 동일한 면적을 가질 수 있다. 또 다른 예로, 감지 영역(SA)이 표시 영역(DA)의 일부인 경우, 차광 구조물(120)은 감지 영역(SA)과 동일한 면적을 가질 수 있다.
이미지 센서 구조물(160)은 발광 모듈(100a)의 적어도 일 영역과 중첩되도록 투명막(110)의 아래에 위치한다. 예를 들어, 이미지 센서 구조물(160)은 투명막(110) 아래에 접착될 수 있다. 이미지 센서 구조물(160)은 적어도 감지 영역(SA)과 겹칠 수 있다. 이미지 센서 구조물(160)은 소정의 밀도를 갖도록 소정의 간격으로 분산된 이미지 센서(160a)들을 포함할 수 있다.
이미지 센서(160a)는 핀홀(120a)을 통과한 반사광(RL)을 수신하여 반사광(RL)에 대응한 이미지 데이터를 생성할 수 있다. 상기 이미지 데이터는 사용자의 손가락에 형성되는 지문의 골(valley) 및 융선(ridge)과 관련된 정보를 가지고 있을 수 있으며 예비 이미지로 변환될 수 있다. 상기 예비 이미지를 상기 예비 이미지의 광학적 중심을 기준으로 점 대칭 시켜 반전 이미지를 수득할 수 있다. 이미지 센서(160a)들로부터 수득될 수 있는 반전 이미지들을 평면적으로 붙여서 단일의 지문 이미지가 획득될 수 있다. 여기서, 상기 예비 이미지의 상기 광학적 중심이라 함은 초점(F)을 지나는 수직선과 상기 예비 이미지가 만나는 점을 의미한다.
보호막(170)은 이미지 센서 구조물(160)의 아래에 위치할 수 있다. 보호막(170)은 접착막(도시 안됨)을 통해 이미지 센서 구조물(160)의 하면에 접착될 수 있다.
전계 발광 패널(100) 위에 터치 감지 구조물(200) 및 윈도우(300)가 위치할 수 있다.
터치 감지 구조물(200)은 전계 발광 패널(100)의 상면 위에 위치하여 사용자의 손가락 등의 터치를 감지한다.
윈도우(300)는 터치 감지 구조물(200) 위에 위치한다. 윈도우(300)는 외부의 충격으로부터 전계 발광 패널(100)을 보호할 수 있다. 윈도우(300)는 연성일 수 있다. 이 경우, 윈도우(300)은 무색 투명한 플라스틱 물질을 포함하거나 약 25㎛ 내지 150㎛ 두께의 투명한 유리막일 수 있다. 이와 다르게, 윈도우(300)는 경성일 수 있다. 이 경우, 윈도우(300)은 150㎛ 초과의 두께를 갖는 투명한 유리막일 수 있다.
지문 인식을 통한 보안 해제는 적어도 제 1 내지 7 단계들을 통해 이루어질 수 있다.
우선, 터치 감지 구조물(200)의 감지로 사용자의 손가락이 윈도우(300)에 접촉하였다고 판단되면 지문 인식을 목적으로 하는 접촉인지 아닌지 구별하는 제1 단계(S1)를 수행한다.
일 예로, 접촉이 일정 시간(예를 들어, 0.5초 이상의 접촉) 지속되는 경우, 지문 인식을 목적으로 한다고 판단할 수 있다. 다른 예로, 상기 접촉 영역이 적어도 두 개 이상인 경우(예를 들어, 2개의 손가락들에 의한 더블 터치), 지문 인식을 목적으로 한다고 판단할 수 있다.
제1 단계(S1)에서 지문 인식을 목적으로 한 접촉으로 구분되는 경우, 접촉 영역에 대응하는 적어도 하나의 전계 발광 유닛(ELU)을 켜서 사용자의 지문으로 출사광을 조사하는 제2 단계(S2)를 수행한다.
일 예로, 상기 접촉 영역에 포함된 전계 발광 유닛(ELU)들의 켜짐은 면-광원 타입으로 이루어질 수 있다. 구체적으로, 상기 접촉 영역에 위치하는 전계 발광 유닛(ELU)들 중 적어도 일부가 동시에 발광될 수 있다.
다른 예로, 상기 접촉 영역에 위치하는 전계 발광 유닛(ELU)들의 켜짐은 선-광원 타입으로 이루어질 수 있다. 일 예로, 상기 접촉 영역에 위치하는 적어도 일부의 전계 발광 유닛(ELU)들을 스캔 방식으로 순차적으로 발광시킬 수 있다. 이 경우, 직선 또는 곡선 형태의 선형 빔이 구성될 수 있다. 상기 선형 빔은 상기 접촉 영역의 일측으로부터 상기 일측의 반대편인 타측까지 진행하면서 상기 접촉 영역을 스캔할 수 있다. 상기 선형 빔은 상기 접촉 영역의 중앙으로부터 가장 자리를 향하면서 상기 접촉 영역을 스캔할 수도 있다. 상기 선형 빔은 상기 접촉 영역의 가장 자리로부터 중앙을 향하면서 상기 접촉 영역을 스캔할 수도 있다.
또 다른 예로, 상기 접촉 영역에 위치하는 전계 발광 유닛(ELU)들 중 특정 색상의 광(예를 들어, 청색 광과 같이 단파장대의 광)을 방출하는 일부만이 선택적으로 발광될 수 있다.
사용자의 지문으로부터 반사된 반사광(RL)을 적어도 하나의 이미지 센서(160a)로 수신하는 제3 단계(S3)를 수행한다. 제3 단계(S3)에서 반사광(RL)은 핀홀(120a)들을 통과하여 이미지 센서(160a)들로 입사할 수 있다.
이어서, 이미지 센서(160a)로부터 수득한 이미지 데이터를 통해 예비 이미지를 얻는 제4 단계(S4)를 수행한다. 구체적으로, 이미지 센서(160a)는 핀홀(120a)을 통과한 반사광(RL)을 수신하여 반사광(RL)에 대응한 이미지 데이터를 생성할 수 있다. 상기 이미지 데이터는 사용자의 손가락에 형성되는 지문의 골(valley) 및 융선(ridge)과 관련된 정보를 가지고 있을 수 있으며 예비 이미지로 변환될 수 있다.
그 후, 예비 이미지로부터 반전 이미지를 수득하는 제5 단계(S5)를 수행한다. 구체적으로 상기 예비 이미지를 상기 예비 이미지의 상기 광학적 중심을 기준으로 점 대칭 시켜 반전 이미지를 수득할 수 있다.
이어서, 이미지 센서(160a)들로부터 수득될 수 있는 반전 이미지들을 평면적으로 붙여서 단일의 비교 지문 이미지를 획득하는 제6 단계(S6)를 수행한다.
그 후, 이미 저장되어 있던 기준 지문 이미지와 상기 비교 지문 이미지를 비교하여 지문의 일치 여부를 판단하는 제7 단계(S7)를 수행한다. 상기 기준 지문 이미지와 상기 비교 지문 이미지가 동일한 경우, 보안이 해제될 수 있다. 이와 다르게, 상기 기준 지문 이미지와 상기 비교 지문 이미지가 다른 경우, 보안은 해제되지 않을 수 있다.
전계 발광 장치(1)는 터치 감지 구조물(200)의 터치 입력을 이미지 센서(160a)들의 이미지 센싱을 통해서 강화할 수 있다. 일 예로, 터치 감지 구조물(200)을 통해 접촉 영역에 감지된 제1 감지 신호 및 이미지 센서(160a)들로부터 감지된 제2 감지 신호를 동시에 이용하여 보다 정확한 상기 접촉 영역의 위치 등의 접촉 정보를 얻을 수 있다. 이와 다르게, 이미지 센서(160a)들이 상대적으로 우수한 감도를 가지는 경우, 터치 감지 구조물(200)을 채용하지 않고도 접촉 영역의 위치 등의 접촉 정보를 얻을 수도 있다. 또한, 이미지 센서(160a)들이 상대적으로 우수한 감도를 가지는 경우, 이미지 센서(160a)들은 전계 발광 장치(1)로부터 멀리 떨어진 물체를 촬영하는 카메라로 사용될 수도 있다.
도 5a 내지 도 5d는 본 발명의 일 실시예들에 따른 화소 회로들, 핀홀들, 및 이미지 센서들의 배치를 설명하기 위한 평면도들이다. 구체적으로, 도 5a 내지 도 5d는 도 1a 및 도 1b에 도시된 표시 영역(DA)의 감지 영역(SA)에 위치하는 화소 회로(PC)들, 핀홀(120a)들, 및 이미지 센서(160a)들 상대적 크기, 해상도 및/또는 배치 관계를 설명하기 위한 평면도들이다.
도 5a를 참조하면, 감지 영역(SA)은 화소 회로(PC)들보다 적은 개수의 핀홀(120a)들을 포함하고, 화소 회로(PC)들보다 적은 개수의 이미지 센서(160a)들을 포함할 수 있다. 예를 들어, 핀홀(120a)들 및 이미지 센서(160a)들은 화소 회로(PC)들보다 작은 크기들을 가지되, 화소 회로(PC)들보다 낮은 밀도로 감지 영역(SA) 내에 분포될 수 있다. 이와 다르게, 핀홀(120a)들 및 이미지 센서(160a)들이 화소 회로(PC)들보다 밀도가 낮지 않을 수도 있다.
핀홀(120a)들 및 이미지 센서(160a)들은 일대일(1:1)로 대응하도록 실질적으로 동일한 개수 및 간격으로 감지 영역(SA)에 분포될 수 있다. 이 경우, 핀홀(120a) 및 이미지 센서(160a)는 서로 겹칠 수 있다.
핀홀(120a) 및 이미지 센서(160a)는 서로 동일할 크기를 가질 수 있다. 이와 다르게, 핀홀(120a)의 크기는 이미지 센서(160a)보다 클 수 있다. 이와 또 다르게, 핀홀(120a)의 크기는 이미지 센서(160a)보다 작을 수 있다.
도 5b를 참조하면, 감지 영역(SA)은 화소 회로(PC)들보다 적은 개수의 핀홀(120a)들 및 화소 회로(PC)들보다 많은 개수의 이미지 센서(160a)들을 포함할 수 있다. 핀홀(120a)들 및 이미지 센서(160a)들은 화소 회로(PC)들보다 작은 크기를 가지되, 핀홀(120a)들은 화소 회로(PC)들보다 낮은 밀도로 감지 영역(SA) 내에 분포되고, 이미지 센서(160a)들은 화소 회로 영역(PXL)들보다 높은 밀도로 감지 영역(SA) 내에 조밀하게 분포될 수 있다.
이미지 센서(160a)들 중 적어도 일부는 핀홀(120a)들 및/또는 화소 회로(PC)들과 중첩될 수 있다. 이와 다르게, 이미지 센서(160a)들 중 일부는 핀홀(120a)들 및/또는 화소 회로(PC)들과 중첩되고, 다른 일부는 화소 회로(PC)들 사이의 간극과 겹칠 수 있다.
도 5c 및 도 5d를 참조하면, 이미지 센서(160a)들은 도 5b에 도시된 이미지 센서(160a)들 보다 작은 크기들 및 높은 밀도를 가지면서 감지 영역(SA)에 분포될 수 있다. 예를 들어, 이미지 센서(160a)들은 핀홀(120a)들의 간격에 비해 대략 1/10 배 내지 1/100 배 정도의 좁은 간격으로 감지 영역(SA)에 분포될 수 있다. 이 경우, 이미지 센서(160a)들은 화소(P)들 및/또는 핀홀(120a)들과 일대일(1:1) 정렬이 필요하지 않을 정도로 감지 영역(SA)에 조밀하게 위치할 수 있다. 따라서, 화소 회로(PC)들 및/또는 핀홀(120a)들과 이미지 센서(160a)들의 정렬 여부와 상대적으로 무관하게 무아레(moire) 현상을 방지하거나 최소화할 수 있다.
핀홀(120a)들은 화소 회로(PC)들과 동일하거나 동일하지 않은 밀도로 감지 영역(SA)에 분포될 수 있다. 일 예로, 도 5c에 도시된 바와 같이, 핀홀(120a)들은 화소 회로(PC)들과 동일한 밀도로 감지 영역(SA)에 분포될 수 있다. 다른 예로, 도 5d에 도시된 바와 같이, 핀홀(120a)들은 화소 회로(PC)들보다 낮은 밀도로 감지 영역(SA)에 분포될 수 있다.
도 5a 내지 도 5d에 도시된 바와 같이 핀홀(120a)들 및 이미지 센서(160a)들은 감지 영역(SA) 내에 규칙적이게 배열될 수 있다. 이와 다르게, 핀홀(120a)들 및/또는 이미지 센서(160a)들은 감지 영역(SA) 내에 불규칙적으로 분포하거나, 감지 영역(SA)의 제1 영역과 상기 제1 영역과 다른 감지 영역(SA)의 제2 영역에서 다른 밀도를 가질 수 있다.
도 6은 본 발명의 일 실시예들에 따른 도 1a 또는 도 1b에 도시된 전계 발광 장치의 단면도이다. 도 2에서 설명된 전계 발광 장치와 동일 또는 유사한 구성에 대한 설명은 생략한다.
도 6을 참조하면, 화소 회로 구조물(130)은 사용자의 지문에 의해 반사된 반사광(RL)을 선택적으로 차단 및/또는 투과하는 제1 차광 구조물(130)로 사용된다. 제1 차광 구조물(130)은 핀홀(130a)들을 포함할 수 있다.
제1 차광 구조물(130)과 투명막(110) 사이에 제2 차광 구조물(120)이 위치할 수 있다. 제1 차광 구조물(130)은 핀홀(130a)들을 갖는다. 제1 차광 구조물(130)의 핀홀(130a)들은 제2 차광 구조물(120)의 핀홀(120a)들과 겹칠 수 있다.
제1 차광 구조물(130)의 핀홀(130a)의 크기는 제2 차광 구조물(120)의 핀홀(120a)의 크기와 같은 수 있다. 이와 다르게, 제1 차광 구조물(130)의 핀홀(130a)의 크기는 제2 차광 구조물(120)의 핀홀(120a)의 크기와 다를 수 있다.
일 예로, 도 6에 도시된 바와 같이, 제1 차광 구조물(130)의 핀홀(130a)은 제2 차광 구조물(120)의 핀홀(120a)보다 작은 폭(또는 크기)을 가질 수 있다. 구체적으로, 제1 차광 구조물(130)의 핀홀(130a) 및 제2 차광 구조물(120)의 핀홀(120a)은 각각 5㎛ 내지 20㎛ 범위 내에서 제1 폭 및 상기 제1 폭보다 큰 제2 폭을 가질 수 있다. 이 경우, 초점(F)은 제1 차광 구조물(130)의 핀홀(130a)에 위치할 수 있다.
다른 예로, 제1 차광 구조물(130)의 핀홀(130a)은 제2 차광 구조물(120)의 핀홀(120a)보다 큰 폭(또는 크기)을 가질 수 있다. 구체적으로, 제1 차광 구조물(130)의 핀홀(130a) 및 제2 차광 구조물(120)의 핀홀(120a)은 각각 5㎛ 내지 20㎛ 범위 내에서 제1 폭 및 상기 제1 폭보다 작은 제2 폭을 가질 수 있다. 이 경우, 초점(F)은 제2 차광 구조물(120)의 핀홀(120a)에 위치할 수 있다.
도 7은 도 2에 도시된 터치 감지 구조물의 평면도이고, 도 8a는 도 7의 EA1 부분을 확대한 평면도이다. 도 8b는 본 발명의 일 실시예들에 따른 도 8a의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다. 도 8c는 본 발명의 일 실시예들에 따른 도 8a의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다. 도 8d는 도 8a의 EA2 부분을 확대한 평면도이다.
도 1a 내지 도 8d를 참조하면, 전계 발광 패널(100) 위에 터치 감지 구조물(200)이 위치한다. 비록 도시하지는 않았지만, 전계 발광 패널(100)의 봉지 구조물(150)과 터치 감지 구조물(200) 사이에 중간 절연막이 위치할 수 있다.
터치 감지 구조물(200)은 감지 영역(SA) 및 감지 영역(SA)의 적어도 일부를 둘러싸는 비-감지 영역(NSA)을 포함한다. 터치 감지 구조물(200)의 감지 영역(SA)은 전계 발광 패널(100)의 표시 영역(DA)과 겹칠 수 있다.
터치 감지 구조물(200)의 감지 영역(SA)에는 제1 감지 전극(220a_1) 및 제2 감지 전극(220a_2)을 포함하는 감지 전극(220a) 및 제1 브리지(240a_1)와 제2 브리지(240a_2)를 포함하는 브리지(240a)가 위치할 수 있다. 제1 방향(DR1)을 따라 제1 감지 전극(220a_1) 및 제1 브리지(240a_1)가 교대로 연결되고, 제2 방향(DR2)을 따라 제2 감지 전극(220a_2) 및 제2 브리지(240a_2)가 교대로 연결될 수 있다. 제1 브리지(240a_1) 및 제2 브리지(240a_2)는 평면적으로 교차할 수 있다.
제1 브리지(240a_1)는 제1 방향(DR1)으로 연장하여 제1 방향(DR1)으로 이웃하는 두 제1 감지 전극(220a_1)들을 연결할 수 있다. 이와 다르게, 제1 브리지(240a_1)는 제3 방향(DR3)으로 연장하여 제1 방향(DR1)으로 이웃하는 두 제1 감지 전극(220a_1)들을 연결할 수 있다. 이와 또 다르게, 제1 브리지(240a_1)는 제4 방향(DR4)으로 연장하여 제1 방향(DR1)으로 이웃하는 두 제1 감지 전극(220a_1)들을 연결할 수 있다. 이와 또 다르게, 제1 브리지(240a_1)의 제1 부분은 제3 방향(DR3)으로 연장하고 상기 제1 부분과 연결되는 제2 부분은 제4 방향(DR4)으로 연장하여 제1 방향(DR1)으로 이웃하는 두 제1 감지 전극(220a_1)들을 연결할 수 있다.
제2 브리지(240a_2)는 제2 방향(DR2)을 따라 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다. 이와 다르게, 제2 브리지(240a_2)는 제3 방향(DR3)으로 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다. 이와 또 다르게, 제2 브리지(240a_2)는 제4 방향(DR4)으로 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다. 이와 또 다르게, 제2 브리지(240a_2)의 제1 부분은 제3 방향(DR3)으로 연장하고 상기 제1 부분과 연결되는 제2 부분은 제4 방향(DR4)으로 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다.
제2 브리지(240a_2)는 제2 방향(DR2)을 따라 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다. 이와 다르게, 제2 브리지(240a_2)는 제3 방향(DR3)으로 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다. 이와 또 다르게, 제2 브리지(240a_2)는 제4 방향(DR4)으로 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다. 이와 또 다르게, 제2 브리지(240a_2)의 제1 부분은 제3 방향(DR3)으로 연장하고 상기 제1 부분과 연결되는 제2 부분은 제4 방향(DR4)으로 연장하여 제2 방향(DR2)을 따라 이웃하는 두 제2 감지 전극(220a_2)들을 연결할 수 있다.
제1 브리지(240a_1)는 제1 감지 전극(220a_1)과 일체일 수 있다. 이와 다르게, 제1 브리지(240a_1)는 제1 감지 전극(220a_1)과 다른 층에 위치할 수 있다. 제2 브리지(240a_2)는 제2 감지 전극(220a_2)과 일체일 수 있다. 이와 다르게, 제2 브리지(240a_2)는 제2 감지 전극(220a_2)과 다른 층에 위치할 수 있다.
터치 감지 구조물(200)의 비-감지 영역(NSA)은 전계 발광 패널(100)의 비표시 영역(NDA)과 겹칠 수 있다. 터치 감지 구조물(200)의 비-감지 영역(NSA)에는 패드(260a)가 위치하는 패드 영역(260) 및 감지 전극(220a)과 패드(260a) 사이에서 연결되는 주변 배선(220b)이 위치할 수 있다.
도 7에 도시된 바와 같이, 주변 배선(220b)은 제1 감지 전극(220a_1)에 연결되는 제1 주변 배선(220b_1) 및 제2 감지 전극(220a_2)에 연결되는 제2 주변 배선(220b_2)을 포함할 수 있다.
도 8d에 도시된 바와 같이, 제1 감지 전극(220a_1)은 도전성 세선(280) 및 홀(H)을 포함할 수 있다. 도전성 세선(280)은 제1 도전성 세선(280a) 및 제2 도전성 세선(280b)를 포함할 수 있다.
일 예로, 제1 감지 전극(220a_1)은 제3 방향(DR3)으로 서로 평행하게 연장하는 제1 도전성 세선(280a) 및 제4 방향(DR4)으로 서로 평행하게 연장하는 제2 도전성 세선(280b)을 포함할 수 있다. 제1 도전성 세선(280a) 및 제2 도전성 세선(280b)는 일체일 수 있다. 제1 감지 전극(220a_1)이 제1 도전성 세선(280a) 및 제2 도전성 세선(280b)을 포함하므로, 제1 감지 전극(220a_1)은 제1 도전성 세선(280a)들 및 제2 도전성 세선(280b)들이 교차하여 형성되는 홀(H)들을 갖는 그물(mesh) 구조일 수 있다.
하부 전극(도 9a의 143 참고), 발광막(도 9a의 145 참고) 및 상부 전극(도 9a의 147 참고)이 절연막의 개재 없이 모두 겹쳐서 실질적으로 발광이 이루어지는 영역은 발광 영역으로 정의될 수 있다. 제1 감지 전극(220a_1)의 홀(H)은 상기 발광 영역과 중첩한다. 따라서, 제1 감지 전극(220a_1)이 연성을 갖도록 불투명 금속을 포함하더라도 상기 발광 영역으로부터 출사하는 광을 가리지 않을 수 있다. 제2 감지 전극(220a_2), 제1 브리지(240a_1), 및 제2 브리지(240a_2) 중 적어도 어느 하나도 제1 감지 전극(220a_1)처럼 연성을 갖는 불투명 금속을 포함하면서 홀(H)이 형성된 그물 구조를 가질 수 있다.
도 8b에 도시된 바와 같이, 봉지 구조물(150) 위에 제1 감지 전극(220a_1), 제2 감지 전극(220a_2), 및 제2 브리지(240a_2)이 위치할 수 있다. 제2 감지 전극(220a_2)은 제2 방향(DR2)으로 제2 브리지(240a_2)와 연결된다. 제2 감지 전극(220a_2)은 제2 브리지(240a_2)와 일체일 수 있다.
봉지 구조물(150) 위에 제1 감지 전극(220a_1), 제2 감지 전극(220a_2), 및 제2 브리지(240a_2)를 덮는 제1 절연막(230)이 위치할 수 있다. 제1 절연막(230)은 제1 감지 전극(220a_1)을 노출시키는 컨택홀(270)을 가질 수 있다.
제1 절연막(230) 위에 컨택홀(270)을 채우는 제1 브리지(240a_1)가 위치할 수 있다. 제1 브리지(240a_1)는 이웃하는 제1 감지 전극(220a_1)들을 연결할 수 있다. 제1 절연막(230) 위에 제1 감지 전극(220a_1)을 덮도록 제2 절연막(250)이 위치할 수 있다.
도 8b에 도시된 터치 감지 구조물(200)은 봉지 구조물(150) 위에 직접 증착 공정들 및 식각 공정들을 수행하여 형성될 수 있다.
구체적으로, 봉지 구조물(150) 위에 스퍼터링(sputtering) 공정을 수행하여 제1 금속막을 형성할 수 있다. 그 후, 상기 제1 금속막에 식각 공정을 수행하여 제1 감지 전극(220a_1), 제2 감지 전극(220a_2), 및 제2 브리지(240a_2)를 형성할 수 있다.
이어서, 제1 감지 전극(220a_1), 제2 감지 전극(220a_2), 및 제2 브리지(240a_2)를 덮는 예비 절연막을 화학 기상 증착(CVD: Chemical Vapor Deposition) 공정을 통해서 형성할 수 있다. 그 후, 상기 예비 절연막에 식각 공정을 수행하여 제1 감지 전극(220a_1)을 노출시키는 컨택홀(270)을 갖는 제1 절연막(230)을 형성한다. 제1 절연막(230) 위에 스퍼터링 공정을 수행하여 제2 금속막을 형성할 수 있다. 이어서, 상기 제2 금속막에 식각 공정을 수행하여 컨택홀(270)을 채우면서 제1 감지 전극(220a_1)과 연결되는 제1 브리지(240a_1)를 형성할 수 있다.
이와 다르게, 도 8c에 도시된 바와 같이, 봉지 구조물(150) 위에 제1 브리지(240a_1)가 위치할 수 있다.
봉지 구조물(150) 위에 제1 브리지(240a_1)를 덮는 제1 절연막(230)이 위치할 수 있다. 제1 절연막(230)은 제1 브리지(240a_1)를 노출시키는 컨택홀(270)을 가질 수 있다.
제1 절연막(230) 위에 제1 감지 전극(220a_1) 및 제2 브리지(240a_2)가 위치한다. 제1 감지 전극(220a_1)은 컨택홀(270)을 채울 수 있다. 제2 브리지(240a_2)는 인근하는 제1 감지 전극(220a_1)들 사이에 위치할 수 있다. 제1 절연막(230) 위에 제1 감지 전극(220a_1) 및 제2 브리지(240a_2)를 덮도록 제2 절연막(250)이 위치할 수 있다.
도 8c에 도시된 터치 감지 구조물(200)은 봉지 구조물(150) 위에 직접 증착 공정들 및 식각 공정들을 수행하여 형성할 수 있다.
구체적으로, 봉지 구조물(150) 위에 스퍼터링(sputtering) 공정을 수행하여 제1 금속막을 형성할 수 있다. 그 후, 상기 제1 금속막에 식각 공정을 수행하여 제1 브리지(240a_1)를 형성한다.
이어서, 제1 브리지(240a_1)를 덮는 예비 절연막을 화학 기상 증착(CVD: Chemical Vapor Deposition) 공정을 통해서 형성할 수 있다. 그 후, 상기 예비 절연막에 식각 공정을 수행하여 제1 브리지(240a_1)를 노출시키는 컨택홀(270)을 갖는 제1 절연막(230)을 형성한다. 제1 절연막(230) 위에 스퍼터링 공정을 수행하여 제2 금속막을 형성할 수 있다. 이어서, 상기 제2 금속막에 식각 공정을 수행하여 제1 절연막(230) 위에 제1 감지 전극(220a_1), 제2 감지 전극(220a_2), 및 제2 브리지(240a_2)를 형성한다. 제2 감지 전극(220a_2)은 제2 방향(DR2)으로 제2 브리지(240a_2)와 연결된다. 제2 감지 전극(220a_2)은 제2 브리지(240a_2)와 일체일 수 있다.
제1 감지 전극(220a_1)은 컨택홀(270)을 채우면서 제1 브리지(240a_1)와 연결될 수 있다.
도 8a에 도시된 바와 같이, 터치 감지 구조물(200)은 유닛 블록(UB: Unit Block)의 반복적인 배열을 포함할 수 있다.
도 9a는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 구체적으로, 도 9a는 도 1a 및 도 1b에 도시된 전계 발광 장치의 감지 영역에 위치하는 5개의 화소들을 설명한다. 도 9b는 도 9a의 EA3 부분을 확대한 단면도이다. 도 9c는 도 9a의 EA4 부분을 확대한 단면도이다.
도 1a 내지 9a, 및 도 9b를 참조하면, 전계 발광 장치(1)는 전계 발광 패널(100), 터치 감지 구조물(200), 및 윈도우(300)를 포함할 수 있다.
전계 발광 패널(100)은 발광 모듈(100a), 이미지 센서 구조물(160), 및 보호막(170)을 포함할 수 있다. 발광 모듈(100a)은 투명막(110), 제2 차광 구조물(120), 절연막(131), 제1 차광 구조물(130), 전계 발광 구조물(140), 및 봉지 구조물(150)을 포함할 수 있다.
도 9c를 참조하면, 터치 감지 구조물(200)은 도 8c에서 설명된 구조를 가질 수 있다. 이와 다르게, 터치 감지 구조물(200)은 도 8b에서 설명된 구조를 가질 수도 있다.
발광 모듈(100a)은 화소(P)를 포함한다. 화소(P)는 화소 회로(PC) 및 화소 회로(PC)와 전기적으로 연결되는 전계 발광 유닛(ELU)을 포함한다. 도 9a에 도시된 바와 같이, 화소 회로(PC)와 전계 발광 유닛(ELU)이 겹치지 않을 수 있다. 이와 다르게, 도 15 및 도 16에 도시된 바와 같이, 화소 회로(PC)와 전계 발광 유닛(ELU)은 적어도 일부가 겹칠 수도 있다.
도 9a를 다시 참조하면, 화소(P)는 제1 화소(P1), 제2 화소(P2), 및 제3 화소(P3)를 포함할 수 있다. 화소 회로(PC)는 제1 화소 회로(PC1), 제2 화소 회로(PC2), 및 제3 화소 회로(PC3)를 포함할 수 있다.
전계 발광 유닛(ELU)은 하부 전극(143), 하부 전극(143) 위에 위치하는 발광막(145) 및 발광막(145) 위에 위치하는 상부 전극(147)을 포함할 수 있다. 하부 전극(143)은 제1 하부 전극(143a), 제2 하부 전극(143b), 및 제3 하부 전극(143c)을 포함할 수 있다. 발광막(145)은 제1 발광막(145a), 제2 발광막(145b), 및 제3 발광막(145c)을 포함할 수 있다. 전계 발광 유닛(ELU)은 하부 전극(143) 및 상부 전극(147)이 겹치는 영역에서 정의될 수 있다. 전계 발광 유닛(ELU)은 제1 전계 발광 유닛(ELU1), 제2 전계 발광 유닛(ELU2), 및 제3 전계 발광 유닛(ELU3)을 포함할 수 있다.
구체적으로, 제1 전계 발광 유닛(ELU1)은 제1 하부 전극(143a), 제1 하부 전극(143a) 위에 위치하는 제1 발광막(145a) 및 제1 발광막(145a) 위에 위치하는 상부 전극(147)을 포함할 수 있다. 제2 전계 발광 유닛(ELU2)은 제2 하부 전극(143b), 제2 하부 전극(143b) 위에 위치하는 제2 발광막(145b) 및 제2 발광막(145b) 위에 위치하는 상부 전극(147)을 포함할 수 있다. 제3 전계 발광 유닛(ELU3)은 제3 하부 전극(143c), 제3 하부 전극(143c) 위에 위치하는 제3 발광막(145c) 및 제3 발광막(145c) 위에 위치하는 상부 전극(147)을 포함할 수 있다.
도 9a에 도시된 바와 같이, 제1 전계 발광 유닛(ELU1)과 제1 화소 회로(PC1)는 겹치지 않을 수 있다. 이와 다르게, 제1 전계 발광 유닛(ELU1)과 제1 화소 회로(PC1)는 겹칠 수도 있다.
도 9a에 도시된 바와 같이, 제2 전계 발광 유닛(ELU2)과 제2 화소 회로(PC2)는 겹치지 않을 수 있다. 이와 다르게, 제2 전계 발광 유닛(ELU2)과 제2 화소 회로(PC2)는 겹칠 수도 있다.
도 9a에 도시된 바와 같이, 제3 전계 발광 유닛(ELU3)과 제3 화소 회로(PC3)는 겹치지 않을 수 있다. 이와 다르게, 제3 전계 발광 유닛(ELU3)과 제3 화소 회로(PC3)는 겹칠 수도 있다.
제2 차광 구조물(120)은 유효 핀홀(120a)들 및 차광 영역(120b)을 포함할 수 있다. 제2 차광 구조물(120)은 전계 발광 장치(1)의 제1 면(1a) 위에 위치한 사용자의 손가락과 같은 물체에서 반사되는 반사광(RL)을 선택적으로 투과시킬 수 있다. 제2 차광 구조물(120)로 입사되는 반사광(RL) 중 일부는 차광 영역(120b)에 의해 차단되고, 나머지 중 적어도 일부는 유효 핀홀(120a)들을 통과하여 제2 차광 구조물(120)의 아래쪽에 위치하는 이미지 센서 구조물(160)에 도달할 수 있다.
이미지 센서 구조물(160)은 소정의 밀도를 갖도록 균일한 간격으로 분산된 유효 이미지 센서(160a)들 및 더미 이미지 센서(160b)들을 포함할 수 있다. 유효 이미지 센서(160a)는 제1 면(1a)에 위치한 이미지를 감지하는데 기여를 하나 더미 이미지 센서(160b)는 제1 면(1a)에 위치한 상기 이미지를 감지하는데 기여를 하지 않는다.
유효 이미지 센서(160a)는 더미 이미지 센서(160b)와 동일한 구조를 가질 수 있다. 일 예로, 유효 이미지 센서(160a)는 상면이 이미지를 감지할 수 있고 더미 이미지 센서(160b)도 상면이 이미지를 감지할 수 있다. 다른 예로, 유효 이미지 센서(160a)는 상면 및 하면이 이미지를 감지할 수 있고 더미 이미지 센서(160b)도 상면 및 하면이 이미지를 감지할 수 있다.
이와 다르게, 유효 이미지 센서(160a)는 더미 이미지 센서(160b)와 다른 구조를 가질 수 있다. 일 예로, 유효 이미지 센서(160a)의 상면만이 이미지를 감지할 수 있으나, 더미 이미지 센서(160b)는 하면만이 이미지를 감지할 수 있다. 다른 예로, 유효 이미지 센서(160a)의 상면만이 이미지를 감지할 수 있으나, 더미 이미지 센서(160b)는 상면 및 하면이 이미지를 감지할 수 있다. 또 다른 예로, 유효 이미지 센서(160a)의 상면 및 하면이 이미지를 감지할 수 있으나, 더미 이미지 센서(160b)는 하면만이 이미지를 감지할 수 있다.
이미지 센서 구조물(160)의 유효 이미지 센서(160a)는 적어도 상면이 이미지를 감지할 수 있도록 구성되어 유효 핀홀(120a)들을 통과하여 상기 상면으로 수신되는 반사광(RL)에 대응하는 전기적 신호를 센싱 신호로서 출력할 수 있다. 유효 이미지 센서(160a)는 제2 차광 구조물(120)의 유효 핀홀(120a)과 겹칠 수 있다. 더미 이미지 센서(160b)는 제2 차광 구조물(120)의 유효 핀홀(120a)과 중첩하지 않고 제2 차광 구조물(120)의 차광 영역(120b)와 겹칠 수 있다.
제2 차광 구조물(120)위에 절연막(131)이 위치할 수 있다. 절연막(131)은 실리콘 질화막, 실리콘 산화물, 실리콘 산질화물과 같은 무기 절연물을 포함하여, 투명막(110)으로부터 불순물들이 전계 발광 유닛(ELU)으로 침투하는 것을 방지한다. 이와 다르게, 절연막(131)은 유기 절연성 물질을 포함할 수도 있다. 절연막(131)은 단일막 구조 또는 다층막 구조를 가질 수 있다.
절연막(131) 위에 제1 차광 구조물(130)이 위치할 수 있다. 제1 차광 구조물(130)은 이미지 감지에 기여를 하는 유효 핀홀(130a)과 이미지 감지에 기여를 하지 않는 더미 핀홀(130b)을 포함할 수 있다. 제1 차광 구조물(130)은 적어도 하나의 절연막과 적어도 하나의 도전막을 포함할 수 있다. 구체적으로, 제1 차광 구조물(130)은 절연막(131) 위에 위치하는 제1 도전 패턴(137a) 및 제1 더미 도전 패턴(138a), 절연막(131) 위에 제1 도전 패턴(137a) 및 제1 더미 도전 패턴(138a)을 덮도록 위치하는 게이트 절연막(132), 게이트 절연막(132) 위에 위치하는 제2 도전 패턴(137b) 및 제2 더미 도전 패턴(138b), 게이트 절연막(132) 위에 제2 도전 패턴(137b) 및 제2 더미 도전 패턴(138b)을 덮도록 위치하는 제1 층간 절연막(133), 제1 층간 절연막(133) 위에 위치하는 제3 도전 패턴(137c) 및 제3 더미 도전 패턴(138c), 제1 층간 절연막(133) 위에 제3 도전 패턴(137c) 및 제3 더미 도전 패턴(138c)을 덮도록 위치하는 제2 층간 절연막(134), 제2 층간 절연막(134) 위에 위치하는 제4 도전 패턴(137d) 및 제4 더미 도전 패턴(138d), 제2 층간 절연막(134) 위에 제4 도전 패턴(137d) 및 제4 더미 도전 패턴(138d)을 덮도록 위치하는 제3 층간 절연막(135), 제3 층간 절연막(135) 위에 위치하는 제5 도전 패턴(137e) 및 제5 더미 도전 패턴(138e)을 포함할 수 있다.
제1 도전 패턴(137a)은 도 23에 도시된 제7 소스 전극(SE7), 제1 드레인 전극(DE1), 제3b 액티브 패턴(ACT3b), 제3b 드레인 전극(DE3b), 제4b 드레인 전극(DE4b), 및 제4a 드레인 전극(DE4a) 중 어느 하나일 수 있다. 제2 도전 패턴(137b)은 도 23에 도시된 i+1번째 스캔 선(Si+1), i번째 발광 제어 선(Ei), i번째 스캔 선(Si), 및 i-1번째 스캔 선(Si-1) 중 어느 하나일 수 있다. 제3 도전 패턴(137c)은 도 23에 도시된 초기화 전원 선(IPL), 및 커패시터 상부 전극(UE) 중 어느 하나일 수 있다. 제4 도전 패턴(137d)은 도 23에 도시된 화소 전원 선(PL), 제1 연결 배선(CNL1), 및 제2 연결 배선(CNL2) 중 어느 하나일 수 있다. 제5 도전 패턴(137e)은 도 23에 도시된 연결 패턴(CNP)일 수 있다.
제1 더미 도전 패턴(138a)은 도 23에 도시된 제7 소스 전극(SE7), 제1 드레인 전극(DE1), 제3b 액티브 패턴(ACT3b), 제3b 드레인 전극(DE3b), 제4b 드레인 전극(DE4b), 및 제4a 드레인 전극(DE4a) 중 어느 하나일 수 있다. 제2 더미 도전 패턴(138b)은 도 23에 도시된 i+1번째 스캔 선(Si+1), i번째 발광 제어 선(Ei), i번째 스캔 선(Si), 및 i-1번째 스캔 선(Si-1) 중 어느 하나일 수 있다. 제3 더미 도전 패턴(138c)은 도 23에 도시된 초기화 전원 선(IPL), 및 커패시터 상부 전극(UE) 중 어느 하나일 수 있다. 제4 더미 도전 패턴(138d)은 도 23에 도시된 화소 전원 선(PL), 제1 연결 배선(CNL1), 제2 연결 배선(CNL2), 및 화소 전원 선(PL) 중 어느 하나일 수 있다. 제5 더미 도전 패턴(138e)은 도 23에 도시된 연결 패턴(CNP)일 수 있다.
제1 도전 패턴(137a), 제2 도전 패턴(137b), 제3 도전 패턴(137c), 제4 도전 패턴(137d), 및 제5 도전 패턴(137e) 중 적어도 둘은 평면적으로 제1 차광 구조물(130)의 유효 핀홀(130a)을 정의한다. 제1 차광 구조물(130)의 유효 핀홀(130a)은 제2 차광 구조물(120)의 유효 핀홀(120a)과 겹칠 수 있다.
제1 더미 도전 패턴(138a), 제2 더미 도전 패턴(138b), 제3 더미 도전 패턴(138c), 제4 더미 도전 패턴(138d), 및 제5 더미 도전 패턴(138e) 중 적어도 둘은 평면적으로 제1 차광 구조물(130)의 더미 핀홀(130b)을 정의한다. 제1 차광 구조물(130)의 더미 핀홀(130b)은 제2 차광 구조물(120)의 유효 핀홀(120a)과 중첩하지 않고 제2 차광 구조물(120)의 차광 영역(120b)과 겹칠 수 있다.
제1 차광 구조물(130)의 유효 핀홀(130a)들은 평면적으로 격자 배열(grid arrangement)을 이룰 수 있다. 또한, 제1 차광 구조물(130)의 유효 핀홀(130a)들 및 더미 핀홀(130b)들은 평면적으로 단일의 격자 배열을 이룰 수 있다.
제1 차광 구조물(130)의 유효 핀홀(130a)들 사이의 영역, 제1 차광 구조물(130)의 더미 핀홀(130b)들 사이의 영역, 및 제1 차광 구조물(130)의 유표 핀홀(130a)과 더미 핀홀(130b) 사이의 영역으로 적어도 일부의 반사광(RL)이 투과할 수 있다. 그러나, 상기 적어도 일부의 반사광(RL)은 제2 차광 구조물(120)의 차광 영역(120b)에 의해서 차단될 수 있다.
제4 층간 절연막(135) 위에 제5 도전 패턴(137e) 및 제5 더미 도전 패턴(138e)을 덮도록 제5 층간 절연막(136)이 위치한다.
제5 층간 절연막(136) 위에 제1 전계 발광 유닛(ELU1), 제2 전계 발광 유닛(ELU2), 및 제3 전계 발광 유닛(ELU3)을 포함하는 전계 발광 구조물(140)이 위치한다.
제5 층간 절연막(136) 위에 하부 전극(143)이 위치한다. 하부 전극(143)은 반사성의 개별 전극들이고, 상부 전극(147)은 투명 또는 반투명의 공통 전극일 수 있다. 이와 다르게, 하부 전극(143)은 투명 또는 반투명의 개별 전극들이고, 상부 전극(147)은 반사성의 공통 전극일 수 있다.
하부 전극(143)들 중 이웃하는 둘은 제3 간격(I_3)만큼 이격할 수 있다. 도 9a에 도시된 바와 같이, 제1 하부 전극(143a)과 제2 하부 전극(143b)은 제3 간격(I_3)만큼 이격할 수 있다.
제1 차광 구조물(130)의 유효 핀홀(130a)은 제2 화소 회로(PC2)에 위치하고, 하부 전극(143)과 겹치지 않을 수 있다. 구체적으로, 제1 차광 구조물(130)의 유효 핀홀(130a)은 제2 전계 발광 유닛(ELU2)에 포함된 제2 하부 전극(143b)과 겹치지 않을 수 있다.
제1 차광 구조물(130)의 더미 핀홀(130b)은 제3 화소 회로(PC3)에 위치하고, 하부 전극(143)과 겹치지 않을 수 있다. 구체적으로, 제3 화소 회로(PC3)에 위치하는 제1 차광 구조물(130)의 더미 핀홀(130b)은 제1, 2 및 3 전계 발광 유닛들(ELU1, ELU2, ELU3)에 각각 포함된 제1, 2 및 3 하부 전극들(143a, 143b, 143c)과 겹치지 않을 수 있다.
이와 다르게, 제1 차광 구조물(130)의 더미 핀홀(130b)은 하부 전극(143)과 겹칠 수도 있다. 이 경우, 하부 전극(143)이 제1 차광 구조물(130)의 더미 핀홀(130b)로 입사되는 반사광(RL)을 차단하는 역할을 할 수 있다. 따라서, 이미지 센서 구조물(160)이 상대적으로 선명한 이미지를 감지할 수 있다.
도 9a에 도시된 바와 같이, 제2 화소(P2)의 제2 화소 회로(PC2)에 위치하는 유효 핀홀(130a)의 광학적 중심과 제1 하부 전극(143a)은 제5 방향(DR5)으로 제1 거리(D1)만큼 이격하고, 상기 광학적 중심과 제2 하부 전극(143b)은 제6 방향(DR6)으로 제3 거리(D3)만큼 이격할 수 있다. 제1 거리(D1)와 제3 거리(D3)는 같을 수 있다. 여기서, 유효 핀홀(130a)의 상기 광학적 중심이라 함은 초점(F)을 지나는 수직선과 유효 핀홀(130a)의 중앙부가 갖는 평면 형상이 만나는 점을 의미한다. 초점(F)이 유효 핀홀(130a)에 형성되는 경우, 유효 핀홀(130a)의 상기 광학적 중심과 초점(F)은 일치한다.
도 9a에 도시된 바와 같이, 유효 핀홀(130a)의 상기 광학적 중심과 유효 핀홀(130a)의 내측벽(ed)은 제5 방향(DR5)으로 제2 거리(D2)만큼 이격하고, 유효 핀홀(130a)의 상기 광학적 중심과 유효 핀홀(130a)의 내측벽(ed)은 제6 방향(DR6)으로 제4 거리(D4)만큼 이격할 수 있다. 제2 거리(D2)와 제4 거리(D4)는 같을 수 있다. 제2 거리(D2)는 제1 거리(D1)보다 작을 수 있다. 제4 거리(D4)는 제3 거리(D3)보다 작을 수 있다.
전계 발광 구조물(140)은 화소 정의막(141) 및 스페이서(142)들을 포함할 수 있다. 화소 정의막(141)은 하부 전극(143)의 가장자리를 덮도록 제5 층간 절연막(136) 위에 위치할 수 있다. 스페이서(142)들은 화소 정의막(141) 위에 위치할 수 있다. 스페이서(142)는 화소 정의막(141) 보다 높은 높이를 가질 수 있다. 구체적으로, 스페이서(142)의 상면은 화소 정의막(141)의 상면보다 높다. 스페이서(142)는 화소 정의막(141)과 동일한 물질을 포함할 수 있으며, 화소 정의막(141)과 일체일 수 있다. 이웃하는 두 스페이서(142)들은 제6 간격(I_6)으로 이격할 수 있다.
전계 발광 유닛(ELU)은 하부 전극(143)과 발광막(145) 사이에 위치하는 제1 기능막(144)을 더 포함할 수 있다. 제1 기능막(144)은 공통막일 수 있다. 이 경우, 제1 기능막(144)은 하부 전극(143), 화소 정의막(141) 및 스페이서(142) 위에 위치할 수 있다.
하부 전극(143)이 양극인 경우, 제1 기능막(144)은 전공 주입막, 전공 수송막, 전공 주입층 및 상기 전자 추입층 위에 위치하는 전공 수송층을 포함하는 다층막일 수 있다.
발광막(145)은 개별막일 수 있다. 발광막(145)은 유기 전계 발광 물질 또는 무기 전계 발광 물질을 포함할 수 있다. 제1 발광막(145a), 제2 발광막(145b), 및 제3 발광막(145c)은 각각 적색, 녹색 및 청색을 발광할 수 있다. 이와 다르게, 제1 발광막(145a), 제2 발광막(145b), 및 제3 발광막(145c)은 각각 마젠타(magenta)색, 시안(cyan)색, 노란(yellow)색을 발광할 수도 있다.
제1 발광막(145a), 제2 발광막(145b), 및 제3 발광막(145c)들 중 이웃하는 적어도 둘은 스페이서(142)가 위치하지 않는 화소 정의막(141)의 부분(PT) 위에서 겹칠 수 있다. 예를 들어, 도 9b에 도시된 바와 같이, 제1 발광막(145a)과 제2 발광막(145b)은 스페이서(142)가 위치하지 않은 화소 정의막(141)의 부분(PT) 위에서 겹칠 수 있다. 제1 발광막(145a)과 제2 발광막(145b)이 겹치는 겹침 영역(E)은 제1 차광 구조물(130)의 유효 핀홀(130a)과 겹칠 수 있다. 따라서, 제1 전계 발광 유닛(ELU1), 제2 전계 발광 유닛(ELU2) 및 제3 전계 발광 유닛(ELU3)간의 간격을 줄여 고해상도를 달성하면서도, 스페이서(142)에 의한 반사광(RL)의 산란을 줄여 보다 선명한 지문 이미지를 얻을 수 있다.
전계 발광 유닛(ELU)은 발광막(145)과 상부 전극(147) 사이에 위치하는 제2 기능막(146)을 더 포함할 수 있다. 제2 기능막(146)은 공통막일 수 있다. 상부 전극(147)이 음극인 경우, 제2 기능막(146)은 전자 주입막, 전자 수송막, 전자 소송층과 상기 전자 수송층 위에 위치하는 전자 주입층을 포함하는 다층막일 수 있다.
전계 발광 유닛(ELU)은 제2 기능막(146) 위에 위치하는 상부 전극(147)을 포함한다. 상부 전극(147)은 음극일 수 있다. 상부 전극(147)은 공통 전극일 수 있다.
상부 전극(147) 위에 상부 전극(147)을 덮는 봉지 구조물(150)이 위치할 수 있다. 봉지 구조물(150)은 제1 무기막, 상기 제1 무기막 상의 유기막, 상기 유기막 상의 제2 무기막을 포함할 수 있다. 이와 다르게, 봉지 구조물(150)은 유리막일 수 있다.
도 9a에 도시된 바와 같이, 제2 화소(P2)의 제2 화소 회로(PC2)에 위치하는 제1 차광 구조물(130)의 유효 핀홀(130a)이 갖는 상기 광학적 중심과 스페이서(142)는 제5 방향(DR5)으로 제5 거리(D5)만큼 이격하고, 상기 광학적 중심과 스페이서(142)는 제6 방향(DR6)으로 제7 거리(D7)만큼 이격할 수 있다. 제5 거리(D5)와 제7 거리(D7)는 서로 동일할 수 있다. 제5 거리(D5)는 제1 거리(D1) 보다 클 수 있다. 제7 거리(D7)는 제3 거리(D3) 보다 클 수 있다.
제1 차광 구조물(130)의 유효 핀홀(130a)과 스페이서(142)가 겹치는 경우, 반사광(RL)이 제1 차광 구조물(130)의 유효 핀홀(130a)로 입사하기 전에 스페이서(142)에 의해서 흡수되거나 산란되어 반사광(RL)이 약해질 수 있고, 약해진 반사광(RL)으로 지문의 선명도가 저하될 수 있다. 따라서, 스페이서(142)들을 제1 차광 구조물(130)의 유효 핀홀(130a)들과 겹치지 않도록 화소 정의막(141) 위에 위치시킴으로써 상대적으로 선명한 지문 이미지를 얻을 수 있다.
이와 다르게, 스페이서(142)가 평면적으로 볼 때 원형 또는 곡선화된 모서리를 가지며 단면적으로 볼 때 상면과 측면 사이에 곡선화된 모서리를 가져서 집광 렌즈의 역할을 수행할 수 있는 경우, 스페이서(142)를 제1 차광 구조물(130)의 유효 핀홀(130a)과 겹치게 할 수 있다. 스페이서(142)가 집광 렌즈의 역할을 하므로 반사광(RL)의 세기를 강하게 하여 보다 선명한 지문 이미지를 얻을 수 있다. 또한, 스페이서(142) 상면에는 발광 물질이 도포되지 않으므로 보다 선명한 지문 이미지를 얻을 수 있다.
터치 감지 구조물(200)의 브리지(240a)는 제1 차광 구조물(130)의 유효 핀홀(130a)과 겹치지 않을 수 있다. 터치 감지 구조물(200)의 브리지(240a)가 제1 차광 구조물(130)의 유효 핀홀(130a)과 겹치는 경우, 유효 핀홀(130a)로 입사되는 반사광(RL)이 브리지(240a)에 의해서 흡수 또는 반사되어 약해진다. 약해진 반사광(RL)은 지문의 선명도를 감소시킨다. 따라서, 터치 감지 구조물(200)의 브리지(240a)를 제1 차광 구조물(130)의 유효 핀홀(130a)과 겹치지 않게 위치시켜 유효 핀홀(130a)로 입사되는 반사광(RL)의 세기가 줄어들지 않도록 할 수 있다.
터치 감지 구조물(200)의 브리지(240a)들 중 수평적으로 이웃하는 둘은 제5 방향(DR5)을 따라 제7 간격(I_7)만큼 이격할 수 있다. 여기서, 제7 간격(I_7)은 제6 간격(I_6)보다 클 수 있다.
도 9a에 도시된 바와 같이, 제2 화소(P2)의 제2 화소 회로(PC2)에 위치하는 제1 차광 구조물(130)의 유효 핀홀(130a)이 갖는 상기 광학적 중심 및 상기 광학적 중심과 제5 방향(DR5)으로 이웃하는 브리지(240a)는 제5 방향(DR5)으로 제9 거리(D9)만큼 이격하고, 상기 광학적 중심 및 상기 광학적 중심과 제6 방향(DR6)으로 이웃하는 브리지(240a)는 제6 방향(DR6)으로 제11 거리(D11)만큼 이격할 수 있다. 제9 거리(D9)는 제11 거리(D11)와 동일할 수 있다. 제9 거리(D9)는 제5 거리(D5)보다 클 수 있다. 제11 거리(D11)는 제7 거리(D7)보다 클 수 있다.
제1 차광 구조물(130)은 더미 핀홀(130b)을 가질 수 있다. 더미 핀홀(130b)은 제2 차광 구조물(120)의 차광 영역(120b)과 겹칠 수 있다. 더미 핀홀(130b)은 더미 이미지 센서(160b)와 겹칠 수 있다. 더미 핀홀(130b)을 통과한 반사광(RL)은 제2 차광 구조물(120)의 차광 영역(120b)에 의해서 차단되게 된다. 따라서, 더미 이미지 센서(160b)에 반사광(RL)은 도달하지 못한다.
더미 핀홀(130b)의 크기는 유효 핀홀(130a)과 같을 수 있다. 이 경우, 유효 핀홀(130a)이 형성되는 화소 회로와 더미 핀홀(130b)이 위치하는 화소 회로를 동일하게 설계할 수 있기 때문에, 화소 회로들 간 형성 균일도(Uniformity)를 증가시킬 수 있다.
이와 다르게, 더미 핀홀(130b)의 크기는 유효 핀홀(130a)보다 클 수 있다. 더미 핀홀(130b)은 화소 회로 구조물(130)의 형성 과정에서 화소 회로 구조물(130) 내부에 잔류할 수 있는 가스(gas) 또는 불순물들(impurities)의 이동 통로로 사용되어 상기 가스(gas) 또는 상기 불순물들이 한 곳에 모여서 발생할 수 있는 불량을 감소시키는 역할을 할 수 있다. 더미 핀홀(130b)의 크기는 유효 핀홀(130a)보다 큰 경우, 상기 가스(gas) 또는 상기 불순물들이 보다 원활하게 이동될 수 있다.
이와 또 다르게, 더미 핀홀(130b)의 크기는 유효 핀홀(130a)보다 작거나 더미 핀홀(130b)이 형성되지 않을 수 있다. 더미 핀홀(130b)을 통과한 반사광(RL)의 일부는 핀홀(120a)까지 수평적으로 이동한 후 핀홀(120a)을 통과하여 유효 이미지 센서(160a)에 감지되는 노이즈가 될 수 있다. 이 경우, 선명하지 않은 지문 이미지가 얻어진다. 따라서, 더미 핀홀(130b)의 크기를 유효 핀홀(130a)보다 작게 하거나 더미 핀홀(130b)을 형성하지 않아서, 상기 노이즈를 줄일 수 있다.
더미 핀홀(130b)은 스페이서(142) 및 브리지(240a)와 겹치지 않을 수 있다. 이와 다르게, 더미 핀홀(130b)은 스페이서(142) 및 브리지(240a) 중 적어도 하나와 겹칠 수 있다. 이 경우, 더미 핀홀(130b)로 입사되는 반사광(RL)을 줄일 수 있다.
이미지 센서 구조물(160) 위에 중간막(180)이 위치할 수 있다. 중간막(180)은 이미지 센서 구조물(160)을 투명막(110)에 접착시킬 수 있다. 예를 들어, 중간막(180)은 광학 투명 접착제(Optical Clear Adhesive; OCA)일 수 있다.
제2 차광 구조물(120)에 포함된 차광 영역(120b)에는 일정한 전압이 인가될 수 있다.
제2 차광 구조물(120)이 전기적으로 부유(floating) 상태를 갖는 경우, 제2 차광 구조물(120)의 전압이 외부 영향에 따라 바뀌어 화소 회로에 포함된 트랜지스터 및 커패시터에 전기적으로 예측할 수 없는 영향을 준다. 따라서, 제2 차광 구조물(120)에는 일정한 양의 전압, 일정한 음의 전압, 또는 일정한 0V가 인가되는 그라운드 상태를 가질 수 있다. 즉, 제2 차광 구조물(120)은 전기적으로 바이어스될 수 있다. 또한, 제2 차광 구조물(120)이 그라운드 상태를 갖는 경우, 제2 차광 구조물(120)은 전계 발광 장치(1)에 포함된 적어도 하나의 도전체와 연결되어 상기 도전체에 축적될 수 있는 정전기가 빠지는 정전기 수용 부재로 사용될 수도 있다.
제1 차광 구조물(130)의 유효 핀홀(130a)이 갖는 내측벽(ed)의 일부를 하부 전극(143)이 갖는 외측벽의 일부가 정의할 수 있다. 이 경우, 제1 차광 구조물(130)의 유효 핀홀(130a)이 갖는 상기 내측벽(ed)의 상기 일부 및 하부 전극(143)이 갖는 상기 외측벽의 상기 일부는 수직적으로 대응할 수 있다. 이에 대해서는 도 24를 참조하여 상세히 설명될 것이다.
도 10은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 1a 내지 도 9c에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 10을 참조하면, 제2 차광 구조물(120)은 추가 핀홀(120c)을 가질 수 있다.
추가 핀홀(120c)은 가스(gas) 또는 불순물들(impurities)의 이동 통로로 사용되어 상기 가스(gas) 또는 상기 불순물들이 한 곳에 모여서 발생할 수 있는 불량을 감소시키는 역할을 할 수 있다. 또한, 추가 핀홀(120c)은 제2 차광 구조물(120)의 표면적을 넓혀서 절연막(131)과 제2 차광 구조물(120) 사이의 접착력을 증가시킬 수 있다.
추가 핀홀(120c)은 유효 핀홀(120a)과 동일한 크기를 가질 수 있다. 추가 핀홀(120c)은 유효 핀홀(120a)과 동일한 크기를 갖는 경우, 제1 차광 구조물(130)을 형성하기 위해 필요한 마스크의 홀들을 균일하게 형성할 수 있어 공정적인 이점이 있다.
이와 다르게, 추가 핀홀(120c)은 유효 핀홀(120a)보다 큰 크기를 가질 수 있다. 이 경우, 추가 핀홀(120c)은 상기 가스 또는 상기 불순물들의 이동 통로로 보다 효과적으로 사용될 수 있다.
이와 또 다르게, 추가 핀홀(120c)은 유효 핀홀(120a)보다 작은 크기를 가질 수 있다. 추가 핀홀(120c)이 유효 핀홀(120a)보다 작은 경우, 추가 핀홀(120c)을 통과할 수 있는 반사광(RL)의 크기를 약하게 할 수 있다. 따라서, 추가 핀홀(120c)을 통과한 반사광(RL)에 의한 노이즈를 줄일 수 있다.
추가 핀홀(120c)은 하부 전극(143)과 겹칠 수 있다. 따라서, 하부 전극(143)이 추가 핀홀(120c)을 향하는 반사광(RL)의 세기를 줄일 수 있다. 일 예로, 제1 화소(P1)에 위치하는 추가 핀홀(120c)은 제1 하부 전극(143a)과 겹칠 수 있다. 다른 예로, 제3 화소(P3)에 위치하는 추가 핀홀(120c)은 제3 하부 전극(143c)과 겹칠 수 있다.
제1 차광 구조물(130)은 차광체(139)를 포함할 수 있다. 차광체(139)는 추가 핀홀(120c)과 겹칠 수 있다. 따라서, 차광체(139)가 추가 핀홀(120c)을 향하는 반사광(RL)의 세기를 줄일 수 있다. 따라서, 추가 핀홀(120c)을 통과한 반사광(RL)에 의한 노이즈를 줄일 수 있다.
차광체(139)는 추가 핀홀(120c)보다 큰 크기를 가질 수 있다. 따라서, 차광체(139)는 추가 핀홀(120c)로 입사되는 반사광(RL)의 세기를 효과적으로 줄일 수 있다.
차광체(139)는 제1 도전 패턴(137a)이 위치하는 제1 층, 제2 도전 패턴(137b)이 위치하는 제2 층, 제3 도전 패턴(137c)이 위치하는 제3 층, 제4 도전 패턴(137d)이 위치하는 제4 층 및 제5 도전 패턴(137e)이 위치하는 제5 층 중 적어도 하나의 층에 위치할 수 있다.
일 예로, 차광체(139)는 단일막 구조를 가질 수 있다. 다른 예로, 차광체(139)는 제1 차광막, 상기 제1 차광막 상의 절연막, 상기 절연막 상의 제2 차광막을 포함하는 다층막 구조를 가질 수 있다.
도 10에 도시된 바와 같이, 차광체(139)는 제2 차광 구조물(120) 위쪽에 위치할 수 있다. 이와 다르게, 차광체(139)는 제2 차광 구조물(120) 아래쪽에 위치할 수도 있다. 이 경우, 차광체(139)는 적어도 유효 이미지 센서(160a)와 추가 핀홀(120c) 사이에 위치하여, 추가 핀홀(120c)를 통과하여 유효 이미지 센서(160a)를 향해 나아가는 반사광(RL)을 차단할 수 있다.
도 11은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 1a 내지 도 10에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 11을 참조하면, 이미지 센서 구조물(160)과 보호막(170) 사이에 제3 차광 구조물(190)이 위치할 수 있다.
제3 차광 구조물(190)은 전계 발광 장치(1)의 제2 면(1b)으로 입사되는 광이 이미지 센서 구조물(160)로 진행하는 것을 막을 수 있다. 제3 차광 구조물(190)은 차광성 물질을 포함할 수 있다. 상기 차광성 물질은 반사성 물질 또는 흡광성 물질일 수 있다.
비록 도 11에 도시하지는 않았으나, 제3 차광 구조물(190)과 이미지 센서 구조물(160) 사이에는 적어도 하나의 중간막이 위치할 수도 있다. 상기 중간막은 투명한 절연성 물질을 포함할 수 있다.
도 12는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 1a 내지 도 11에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 12를 참조하면, 제3 차광 구조물(190)은 유효 핀홀(190a)을 가질 수 있다. 유효 핀홀(190a)은 이미지 센서 구조물(160)의 더미 이미지 센서(160b)와 겹치나, 유효 이미지 센서(160a)와는 겹치지 않을 수 있다.
유효 핀홀(190a)는 투명 절연막(190a_1)으로 채우질 수 있다. 투명 절연막(190a_1)은 유기 물질을 포함할 수 있다.
전계 발광 장치(1)의 제2 면(1b)으로 입사하는 광 중 일부는 제3 차광 구조물(190)에 의해서 차단되고, 나머지 일부는 유효 핀홀(190a)을 통과하여 더미 이미지 센서(160b)에 도달할 수 있다. 더미 이미지 센서(160b)의 상면 및 하면 중 적어도 하면은 광 감지 가능을 할 수 있도록 구성되어 사용자의 지문 등을 감지할 수 있다. 여기서, 더미 이미지 센서(160b)의 광 인식도가 상대적으로 높은 경우, 더미 이미지 센서(160b)들은 제2 면(1b)과 이격된 물체를 촬영하는 카메라로도 기능할 수 있다.
비록 도 12에 도시하지는 않았으나, 제3 차광 구조물(190)과 이미지 센서 구조물(160) 사이에는 적어도 하나의 중간막이 위치할 수도 있다. 상기 중간막은 투명한 절연성 물질을 포함할 수도 있다. 이 경우, 투명 절연막(190a_1)은 상기 중간막의 일부일 수 있다.
유효 핀홀(190a)은 더미 이미지 센서(160b)와 동일한 크기 또는 더미 이미지 센서(160b)보다 큰 크기를 가질 수 있다. 이 경우, 유효 핀홀(190a)을 통과하여 더미 이미지 센서(160b)로 입사되는 광의 세기가 감소되는 것을 방지할 수 있다.
이와 다르게, 유효 핀홀(190a)은 더미 이미지 센서(160b)보다 작은 크기를 가질 수 있다. 이 경우, 유효 핀홀(190a)을 통과하여 유효 이미지 센서(160a)에 감지되어 노이즈로 작용하는 광의 세기를 줄일 수 있다.
제3 차광 구조물(190)은 이웃하는 유효 핀홀(190a)들 사이에 더미 핀홀(190b)를 더 가질 수 있다. 제3 차광 구조물(190)의 더미 핀홀(190b)을 통해 전계 발광 장치(1)의 내부에 존재하는 가스 또는 불순물들이 전계 발광 장치(1)의 외부로 배출될 수 있다. 또한, 제3 차광 구조물(190)의 더미 핀홀(190b)은 제3 차광 구조물(190)의 표면적을 크게 하여 중간막(180)과 제3 차광 구조물(190) 사이의 접착력을 증가시킬 수 있다.
더미 핀홀(190b)은 유효 이미지 센서(160a)와 겹치지 않을 수 있다. 따라서, 제2 면(1b)로부터 더미 핀홀(190b)을 통과한 광이 유효 이미지 센서(160a)에 제공되어 노이즈로 작용하는 것을 방지할 수 있다.
이와 다르게, 더미 핀홀(190b)은 유효 이미지 센서(160a)와 겹칠 수도 있다. 이 경우, 유효 이미지 센서(160a)의 하면은 광을 감지하지 못하도록 구성될 수 있다. 따라서, 제2 면(1b)로부터 더미 핀홀(190b)을 통과한 광이 유효 이미지 센서(160a)에 제공되어 노이즈로 작용하는 것을 최소화할 수 있다.
제3 차광 구조물(190)의 더미 핀홀(190b)은 유효 핀홀(190a)보다 작은 크기를 가질 수 있다. 이 경우, 더미 핀홀(190b)을 통해서 입사되는 광이 더미 이미지 센서(160b) 또는 유효 이미지 센서(160a)로 입사하여 노이즈로 작용하는 것을 방지할 수 있다.
비록 도 12에 도시하지는 않았으나, 제3 차광 구조물(190)의 더미 핀홀(190b)과 더미 이미지 센서(160b) 사이 또는 제3 차광 구조물(190)의 더미 핀홀(190b)과 유효 이미지 센서(160a) 사이에는 차광체가 위치할 수 있다. 상기 차광체는 더미 핀홀(190b)을 통과한 광이 더미 이미지 센서(160b) 또는 유효 이미지 센서(160a)로 입사하여 노이즈로 작용하는 것을 방지할 수 있다.
도 13은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 1a 내지 도 12에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 13을 참조하면, 감지 전극(220a)은 개구(220c)를 가질 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 제1 감지 전극(220a_1)은 개구(220c)를 가질 수 있다. 개구(220c)는 유효 핀홀(130a)과 겹칠 수 있다. 일 예로, 하나의 개구(220c)는 유효 핀홀(130a)과 겹치도록 수직적으로 유효 핀홀(130a)에 대응할 수 있다. 다른 예로, 이웃하는 적어도 둘의 개구(220c)들이 하나의 유효 핀홀(130a)과 겹치도록 수직적으로 하나의 유효 핀홀(130a)에 대응할 수 있다.
개구(220c)의 폭은 감지 전극(220a)에서 측정된 반사광(RL)의 폭(RLW) 이상일 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 초점(F)이 제1 차광 구조물(130)의 유효 핀홀(130a)에 위치하는 경우, 개구(220c)의 폭은 제1 차광 구조물(130)이 갖는 유효 핀홀(130a)의 폭보다 클 수 있다. 따라서, 감지 전극(220a)에 의해서 반사광(RL)이 흡수되거나 반사되어 세기가 약해지는 것을 방지할 수 있다.
브리지(240a)가 상대적으로 큰 크기를 갖는 경우, 브리지(240a)도 유효 핀홀(130a)과 겹치는 유효 핀홀(도시 안됨)을 가질 수 있다. 따라서, 브리지(240a)에 의해서 반사광(RL)이 흡수되거나 반사되어 세기가 약해지는 것을 방지할 수 있다.
개구(220c)는 도 9a에 도시된 감지 전극(220a)이 갖는 홀(H)보다 큰 크기를 가질 수 있다. 감지 전극(220a)은 도 9a에 도시된 홀(H) 및 도 13에 도시된 개구(220c)를 모두 가질 수 있다. 브리지(240a)도 도 9a에 도시된 홀(H) 및 도 13에 도시된 개구(220c)를 모두 가질 수 있다.
도 14는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 1a 내지 도 13에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 14를 참조하면, 전계 발광 장치(1)는 제5 층간 절연막(136)과 화소 정의막(141) 사이에 위치하는 제4 차광 구조물(148)을 포함할 수 있다. 예를 들어, 제4 차광 구조물(148)은 하부 전극(143)과 같은 층에 위치할 수 있다. 제4 차광 구조물(148)들은 섬 형상(island shape)들을 가질 수 있다.
제4 차광 구조물(148)은 유효 핀홀(148a) 및 더미 핀홀(148b) 중 적어도 어느 하나를 가질 수 있다.
제4 차광 구조물(148)의 유효 핀홀(148a), 제1 차광 구조물(130)의 유효 핀홀(130a), 제2 차광 구조물(120)의 유효 핀홀(120a), 및 유효 이미지 센서(160a)는 서로 겹칠 수 있다. 따라서, 반사광(RL)은 제4 차광 구조물(148)의 유효 핀홀(148a), 제1 차광 구조물(130)의 유효 핀홀(130a), 및 제2 차광 구조물(120)의 유효 핀홀(120a)을 순차적으로 통과하여 유효 이미지 센서(160a)로 입사될 수 있다.
제4 차광 구조물(148)의 더미 핀홀(148b), 제1 차광 구조물(130)의 더미 핀홀(130b), 제2 차광 구조물(120)의 차광 영역(120b), 및 더미 이미지 센서(160b)는 서로 겹칠 수 있다. 따라서, 반사광(RL)은 제4 차광 구조물(148)의 더미 핀홀(148b) 및 제1 차광 구조물(130)의 더미 핀홀(130b)을 순차적으로 통과한 후 제2 차광 구조물(120)의 차광 영역(120b)에 의해서 차단되어 더미 이미지 센서(160b)로 입사되지 않을 수 있다.
제4 차광 구조물(148)의 더미 핀홀(148b)은 스페이서(142)와 겹칠 수 있다. 따라서, 반사광(RL)이 스페이서(142)에 의해서 흡수되거나 산란되어 세기가 줄어든 후 제4 차광 구조물(148)의 더미 핀홀(148b)로 입사될 수 있다.
제4 차광 구조물(148)의 더미 핀홀(148b)은 유효 핀홀(148a)과 같은 크기를 가질 수 있다. 이 경우, 제4 차광 구조물(148)을 형성하기 위해 필요한 마스크의 홀들을 균일하게 형성할 수 있어 공정적인 이점이 있다.
이와 다르게, 제4 차광 구조물(148)의 더미 핀홀(148b)은 유효 핀홀(148a)보다 클 수 있다. 더미 핀홀(148b)은 전계 발광 장치(1) 내부에 존재할 수 있는 가스 또는 불순물들의 이동 통로로 사용되어 상기 가스 또는 상기 불순물들이 한 곳에 모여서 발생할 수 있는 불량을 감소시키는 역할을 할 수 있다. 더미 핀홀(130b)의 크기가 유효 핀홀(148a)보다 큰 경우, 상기 가스 또는 상기 불순물들이 보다 원활하게 이동될 수 있다.
이와 또 다르게, 제4 차광 구조물(148)의 더미 핀홀(148b)은 유효 핀홀(148a)보다 작을 수 있다. 더미 핀홀(148b)을 통과한 반사광(RL)은 제1 차광 구조물(130)의 더미 핀홀(130b)을 통과한 후 대부분 제2 차광 구조물(120)에 의해서 차단되지만, 일부는 수평적으로 나아가 제2 차광 구조물(120)의 유효 핀홀(120a)을 통과하여 노이즈로 작용할 수 있다. 따라서, 제4 차광 구조물(148)의 더미 핀홀(148b)을 유효 핀홀(148a)보다 작게 함으로써 상기 노이즈를 줄일 수 있다.
제4 차광 구조물(148)은 하부 전극(143)과 전기적으로 연결되지 않을 수 있다. 일 예로, 제4 차광 구조물(148)은 전기적으로 부유(floating) 상태일 수 있다. 다른 예로, 제4 차광 구조물(148)에는 양의 전압, 음의 전압 또는 영의 전압이 일정하게 인가될 수 있다. 이 경우, 제4 차광 구조물(148)의 전압 변동으로 인한 혼선(Cross talk)의 발생을 방지할 수 있다.
반사광(RL)의 초점이 제4 차광 구조물(148)의 유효 핀홀(148a)에 형성될 수 있다. 이 경우, 제8 간격(I_8) 보다 제3 간격(I_3)이 크고, 제3 간격(I_3)보다 제7 간격(I_7)이 크고, 제8 간격(I_8) 보다 제4 간격(I_4)이 크고, 제4 간격(I_4) 보다 제5 간격(I_5)이 클 수 있다.
반사광(RL)의 초점이 제1 차광 구조물(130)의 유효 핀홀(130a)에 형성될 수 있다. 이 경우, 제4 간격(I_4) 보다 제8 간격(I_8)이 크고, 제8 간격(I_8) 보다 제3 간격(I_3)이 크고, 제3 간격(I_3)보다 제7 간격(I_7)이 크고, 제4 간격(I_4) 보다 제5 간격(I_5)이 클 수 있다.
반사광(RL)의 초점이 제2 차광 구조물(120)의 유효 핀홀(120a)에 형성될 수 있다. 이 경우, 제5 간격(I_5) 보다 제4 간격(I_4)이 크고, 제4 간격(I_4) 보다 제8 간격(I_8)이 크고, 제8 간격(I_8) 보다 제3 간격(I_3)이 크고, 제3 간격(I_3) 보다 제7 간격(I_7)이 클 수 있다.
제4 차광 구조물(148)의 더미 핀홀(148b) 위쪽으로 상부 차광체(도시 안됨)가 위치할 수 있다. 상기 상부 차광체는 반사광(RL)이 더미 핀홀(148b)로 입사하는 것을 방지할 수 있다. 상기 상부 차광체는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다.
제4 차광 구조물(148)의 더미 핀홀(148b) 아래쪽에 하부 차광체가 위치할 수 있다. 상기 하부 차광체는 더미 핀홀(148b)을 통과한 반사광(RL)을 차단할 수 있다. 상기 하부 차광체는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다. 상기 하부 차광체는 제1 차광 구조물(130)에 포함된 차광막의 적어도 일부를 포함할 수 있다.
상기 차광막은 도전막일 수 있다. 예를 들어, 상기 차광막은 불투명 금속을 포함할 수 있다. 이와 다르게, 상기 차광막은 절연막일 수 있다. 예를 들어, 상기 차광막은 블랙 매트릭스 물질을 포함할 수 있다.
제4 차광 구조물(148)이 전기적으로 부유(floating) 상태를 갖는 경우, 제4 차광 구조물(148)의 전압이 외부 영향에 따라 바뀌어 화소 회로에 포함된 트랜지스터 및 커패시터에 전기적으로 예측할 수 없는 영향을 준다. 따라서, 제4 차광 구조물(148)에는 일정한 양의 전압, 일정한 음의 전압, 또는 일정한 0V가 인가되는 그라운드 상태를 가질 수 있다. 즉, 제4 차광 구조물(148)은 전기적으로 바이어스될 수 있다. 제4 차광 구조물(148)이 상부 전극(147)에 전기적으로 연결될 수도 있다.
도 15는 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 1a 내지 도 14에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 15를 참조하면, 전계 발광 구조물(140)은 유효 핀홀(148a) 및 더미 핀홀(148b) 중 적어도 어느 하나를 갖는 제4 차광 구조물(148)을 포함할 수 있다.
제4 차광 구조물(148)은 하부 전극(143)과 일체일 수 있다. 일 예로, 제2 화소(P2)의 제2 화소 회로(PC2)에 위치하는 유효 핀홀(148a)이 형성된 제4 차광 구조물(148)은 제2 하부 전극(143b)과 일체일 수 있다. 다른 예로, 제3 화소(P3)의 제3 화소 회로(PC3)에 위치하는 더미 핀홀(148b)이 형성된 제4 차광 구조물(148)은 제3 하부 전극(143c)과 일체일 수 있다.
도 15에 도시된 유효 핀홀(148a) 및 더미 핀홀(148b)은 각각 도 14에서 이미 설명된 유효 핀홀(148a) 및 더미 핀홀(148b)과 실질적으로 동일한 바 이들에 대한 설명들은 생략한다.
제4 차광 구조물(148)의 더미 핀홀(148b) 위쪽으로 상부 차광체(도시 안됨)가 위치할 수 있다. 상기 상부 차광체는 반사광(RL)이 더미 핀홀(148b)로 입사하는 것을 방지할 수 있다. 상기 상부 차광체는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다.
제4 차광 구조물(148) 더미 핀홀(148b) 아래쪽으로 하부 차광체가 위치할 수 있다. 상기 하부 차광체는 더미 핀홀(148b)을 통과한 반사광(RL)을 차단할 수 있다. 상기 하부 차광체는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다. 상기 하부 차광체는 제1 차광 구조물(130)에 포함된 차광막의 적어도 일부를 포함할 수 있다. 상기 차광막은 도전막일 수 있다. 예를 들어, 상기 차광막은 불투명 금속을 포함할 수 있다. 이와 다르게, 상기 차광막은 절연막일 수 있다. 예를 들어, 상기 차광막은 블랙 매트릭스 물질을 포함할 수 있다.
도 15에 도시된 제3 간격(I_3), 제4 간격(I_4), 제5 간격(I_5), 제8 간격(I_8), 및 제7 간격(I_7) 사이의 관계들은 도 14에서 이미 설명된 제3 간격(I_3), 제4 간격(I_4), 제5 간격(I_5), 제8 간격(I_8), 및 제7 간격(I_7) 사이의 관계들과 실질적으로 동일한 바 이들에 대한 설명들은 생략한다.
도 16은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 1a 내지 도 15에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 16을 참조하면, 전계 발광 구조물(140)은 유효 핀홀(148a) 및 더미 핀홀(148b) 중 적어도 어느 하나를 갖는 제4 차광 구조물(148)을 포함할 수 있다.
일 예로, 제2 화소(P2)의 제2 화소 회로(PC2)에 위치하는 유효 핀홀(148a)이 형성된 제4 차광 구조물(148)은 제1 하부 전극(143a)과 일체일 수 있다. 다른 예로, 제3 화소(P3)의 제3 화소 회로(PC3)에 위치하는 더미 핀홀(148b)이 형성된 제4 차광 구조물(148)은 제2 하부 전극(143b)과 일체일 수 있다.
도 16에 도시된 유효 핀홀(148a) 및 더미 핀홀(148b)은 도 14에서 이미 설명된 유효 핀홀(148a) 및 더미 핀홀(148b)과 실질적으로 동일한 바, 이들에 대한 설명들은 생략한다.
제4 차광 구조물(148)의 더미 핀홀(148b) 위쪽으로 상부 차광체(도시 안됨)가 위치할 수 있다. 상기 상부 차광체는 반사광(RL)이 더미 핀홀(148b)로 입사하는 것을 방지할 수 있다. 상기 상부 차광체는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다.
제4 차광 구조물(148)의 더미 핀홀(148b) 아래쪽에 하부 차광체가 위치할 수 있다. 상기 하부 차광체는 더미 핀홀(148b)을 통과한 반사광(RL)을 차단할 수 있다. 상기 하부 차광체는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다. 상기 하부 차광체는 제1 차광 구조물(130)에 포함된 차광막의 적어도 일부를 포함할 수 있다. 상기 차광막은 도전막일 수 있다. 예를 들어, 상기 차광막은 불투명 금속을 포함할 수 있다. 이와 다르게, 상기 차광막은 절연막일 수 있다. 예를 들어, 상기 차광막은 블랙 매트릭스 물질을 포함할 수 있다.
도 16에 도시된 제3 간격(I_3), 제4 간격(I_4), 제5 간격(I_5), 제8 간격(I_8), 및 제7 간격(I_7) 사이의 관계들은 도 14에서 이미 설명된 제3 간격(I_3), 제4 간격(I_4), 제5 간격(I_5), 제8 간격(I_8), 및 제7 간격(I_7) 사이의 관계들과 실질적으로 동일한 바 이에 대한 설명은 생략한다.
도 17은 본 발명의 일 실시예들에 따른 도 6에 도시된 전계 발광 장치를 설명하기 위한 단면도이다. 도 18은 본 발명의 일 실시예들에 따른 도 17에 도시된 전계 발광 장치를 설명하기 위한 평면도이다. 도 1a 내지 도 16에서 이미 설명된 내용들에 대한 설명은 생략한다.
도 1a 내지 도 18을 참조하면, 전계 발광 장치(1)는 유효 핀홀(148a) 및 더미 핀홀(148b) 중 적어도 어느 하나를 갖는 제4 차광 구조물(148)을 포함할 수 있다.
제4 차광 구조물(148)은 하부 전극(143)과 동일한 층에 위치할 수 있다. 제4 차광 구조물(148)은 하부 전극(143)과 동일한 물질을 포함하고, 동일한 공정에 의해서 형성될 수 있다. 제4 차광 구조물(148)은 하부 전극(143)과 이격할 수 있다. 제4 차광 구조물(148)은 평면적으로 하부 전극(143)들을 둘러싸는 그물 구조를 가질 수 있다.
제4 차광 구조물(148)은 반사성 또는 흡광성을 갖는 불투명 물질을 포함할 수 있다. 예를 들어, 제4 차광 구조물(148)은 불투명 도전성 물질을 포함할 수 있다. 상기 불투명 도전성 물질은 금속을 포함할 수 있다.
제4 차광 구조물(148)이 상기 불투명 도전성 물질을 포함하는 경우, 제4 차광 구조물(148)은 적어도 화소 정의막(141)을 관통하는 컨택홀(CH)을 통해 상부 전극(147)과 연결될 수 있다. 일 예로, 컨택홀(CH)은 화소 정의막(141)을 관통할 수 있다. 다른 예로, 컨택홀(CH)은 화소 정의막(141) 및 스페이서(142)를 관통할 수 있다.
컨택홀(CH)을 통해 상부 전극(147)에 연결되고 상기 불투명 도전성 물질을 포함하는 제4 차광 구조물(148)이 도 21에 도시된 외부 전원(ELVSS)과 연결되는 경우, 상부 전극(147)의 전압 강하(Voltage drop)를 줄일 수 있다.
제4 차광 구조물(148)이 상부 전극(147)과 전기적으로 연결되지 않으면서 전기적으로 부유(floating) 상태를 갖는 경우, 제4 차광 구조물(148)의 전압이 외부 영향에 따라 바뀌어 화소 회로에 포함된 트랜지스터 및 커패시터에 전기적으로 예측할 수 없는 영향을 준다. 따라서, 상부 전극(147)과 전기적으로 연결되지 않는 경우, 제4 차광 구조물(148)에는 일정한 양의 전압, 일정한 음의 전압, 또는 일정한 0V가 인가되는 그라운드 상태를 가질 수 있다. 즉, 상부 전극(147)과 전기적으로 연결되지 않는 경우, 제4 차광 구조물(148)은 전기적으로 바이어스될 수 있다.
도 17에 도시된 유효 핀홀(148a) 및 더미 핀홀(148b)은 각각 도 14에서 이미 설명된 유효 핀홀(148a) 및 더미 핀홀(148b)과 실질적으로 동일한 바 이들에 대한 설명들은 생략한다.
제4 차광 구조물(148)의 더미 핀홀(148b) 위쪽으로 상부 차광체(도시 안됨)가 위치할 수 있다. 상기 상부 차광체는 반사광(RL)이 더미 핀홀(148b)로 입사하는 것을 방지할 수 있다. 상기 상부 차광체는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다.
제4 차광 구조물(148)의 더미 핀홀(148b) 아래쪽에 하부 차광체(139)가 위치할 수 있다. 하부 차광체(139)는 더미 핀홀(148b)을 통과한 반사광(RL)을 차단할 수 있다. 하부 차광체(139)는 더미 핀홀(148b)보다 큰 폭을 가질 수 있다. 하부 차광체(139)는 제1 차광 구조물(130)에 포함된 차광막의 적어도 일부를 포함할 수 있다. 상기 차광막은 도전막일 수 있다. 예를 들어, 상기 차광막은 제4 층간 절연막(135) 위에 위치하는 제5 도전 패턴(137e) 및 제5 더미 도전 패턴(138e)과 동일한 물질을 포함하고, 동일한 공정으로 형성될 수 있다. 이와 다르게, 상기 차광막은 절연막일 수 있다. 예를 들어, 상기 차광막은 블랙 매트릭스 물질을 포함할 수 있다.
도 17에 도시된 제3 간격(I_3), 제4 간격(I_4), 제5 간격(I_5), 제8 간격(I_8), 및 제7 간격(I_7) 사이의 관계들은 도 14에서 이미 설명된 제3 간격(I_3), 제4 간격(I_4), 제5 간격(I_5), 제8 간격(I_8), 및 제7 간격(I_7) 사이의 관계들과 실질적으로 동일한 바 이에 대한 설명은 생략한다.
도 19는 본 발명의 일 실시예들에 따른 유효 핀홀들, 하부 전극들, 스페이서들, 및 브리지들의 위치 관계를 설명하기 위한 평면도이다. 도 19를 참조하여 설명되는 조건들은 적어도 하나의 유효 핀홀만 만족하면 되는 것이지, 반드시 모든 유효 핀홀들이 만족해야 하는 것은 아니다.
도 1a 내지 도 8c, 및 도 19를 참조하면, 유효 핀홀(EPH)은 평면적으로 정사각형 형상을 가질 수 있다. 이와 다르게, 유효 핀홀(EPH)은 평면적으로 직사각형, 원형, 타원형, 또는 다각형 형상을 가질 수도 있다.
도 14에 도시된 제1 차광 구조물(130)의 유효 핀홀(130a), 제2 차광 구조물(120)의 유효 핀홀(120a), 및 제4 차광 구조물(148)은 유효 핀홀(148a) 중 초점(F)이 형성되는 곳이 도 19의 유효 핀홀(EPH)이 될 수 있다.
평면 상에서 볼 때, 유효 핀홀(EPH)의 주변에는 다수의 하부 전극(143)들, 다수의 스페이서(142)들, 및 다수의 브리지(240a)들이 위치할 수 있다. 다수의 하부 전극(143)들은 제1 하부 전극(143a), 제2 하부 전극(143b), 및 제3 하부 전극(143c)을 포함할 수 있다. 다수의 스페이서(142)들은 제1 스페이서(142a) 및 스페이서(142b)를 포함할 수 있다. 다수의 브리지(240a)들은 제1 브리지(240a_1) 및 제2 브리지(240a_2)를 포함할 수 있다.
다수의 하부 전극(143)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제1 하부 전극(143a)을 포함할 수 있다. 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제1 하부 전극(143a)과 초점(F) 사이의 최단 거리는 제1 선(L1)의 길이인 제1 거리(D1)일 수 있다. 초점(F)과 유효 핀홀(EPH)의 내측벽(ed)은 제1 선(L1)이 연장하는 방향으로 제2 거리(D2)만큼 이격할 수 있다. 제1 거리(D1)은 제2 거리(D2) 이상 일 수 있다. 예를 들어, 제1 거리(D1)은 제2 거리(D2)보다 클 수 있다.
다수의 하부 전극(143)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 두 번째로 가장 가까운 단일의 제2 하부 전극(143b)을 포함할 수 있다. 이와 다르게, 다수의 하부 전극(143)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 하부 전극(143b)들을 포함할 수도 있다. 초점(F)에 평면적으로 두 번째로 가장 가까운 제2 하부 전극(143b)과 초점(F) 사이의 최단 거리는 제2 선(L2)의 길이인 제2 거리(D2)일 수 있다. 초점(F)와 유효 핀홀(EPH)의 내측벽(ed)은 제2 선(L2)이 연장하는 방향으로 제3 거리(D3)만큼 이격할 수 있다. 제2 거리(D2)는 제3 거리(D3) 이상 일 수 있다. 예를 들어, 제2 거리(D2)는 제3 거리(D3)보다 클 수 있다.
다수의 스페이서(142)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제1 스페이서(142a)를 포함할 수 있다. 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제1 스페이서(142a)와 초점(F) 사이의 최단 거리는 제3 선(L3)의 길이인 제3 거리(D3)일 수 있다. 초점(F)과 유효 핀홀(EPH)의 내측벽(ed)은 제3 선(L3)이 연장하는 방향으로 제4 거리(D4)만큼 이격할 수 있다. 제3 거리(D3)는 제4 거리(D4) 이상 일 수 있다. 예를 들어, 제3 거리(D3)는 제4 거리(D4)보다 클 수 있다.
다수의 스페이서(142)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 두 번째로 가장 가까운 단일의 제2 스페이서(142b)를 포함할 수 있다. 이와 다르게, 다수의 스페이서(142)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 스페이서(142b)들을 포함할 수도 있다. 초점(F)에 평면적으로 두 번째로 가장 가까운 제2 스페이서(142b)와 초점(F) 사이의 최단 거리는 제4 선(L4)의 길이인 제4 거리(D4)일 수 있다. 초점(F)과 유효 핀홀(EPH)의 내측벽(ed)은 제4 선(L4)이 연장하는 방향으로 제5 거리(D5)만큼 이격할 수 있다. 제4 거리(D4)는 제5 거리(D5) 이상 일 수 있다. 예를 들어, 제4 거리(D4)는 제5 거리(D5)보다 클 수 있다.
다수의 브리지(240a)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제1 브리지(240a_1)를 포함할 수 있다. 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제1 브리지(240a_1)와 초점(F) 사이의 최단 거리는 제5 선(L5)의 길이인 제9 거리(D9)일 수 있다. 초점(F)과 유효 핀홀(EPH)의 내측벽(ed)은 제5 선(L5)이 연장하는 방향으로 제10 거리(D10)만큼 이격할 수 있다. 제9 거리(D9)는 제10 거리(D10) 이상 일 수 있다. 예를 들어, 제9 거리(D9)는 제10 거리(D10)보다 클 수 있다.
제1 브리지(240a_1)는 도 8a에 도시된 제1 감지 전극(220a_1)과 겹치는 겹침 영역(a_1)을 갖고, 겹침 영역(a_1)에서 터치 감지 구조물(200)의 광 투과율이 상대적으로 크게 낮아진다. 따라서, 제5 선(L5)은 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제1 브리지(240a_1)의 겹침 영역(a_1)과 초점(F) 사이에서 설정될 수도 있다.
다수의 브리지(240a)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 두 번째로 가장 가까운 단일의 제2 브리지(240a_2)를 포함할 수 있다. 이와 다르게, 다수의 브리지(240a)들은 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 브리지(240a_2)들을 포함할 수 있다. 초점(F)에 평면적으로 두 번째로 가장 가까운 제2 브리지(240a_2)와 초점(F) 사이의 최단 거리는 제6 선(L6)의 길이인 제11 거리(D11)일 수 있다. 초점(F)과 유효 핀홀(EPH)의 내측벽(ed)은 제6 선(L6)이 연장하는 방향으로 제12 거리(D12)만큼 이격할 수 있다. 제11 거리(D11)는 제12 거리(D12) 이상 일 수 있다. 예를 들어, 제11 거리(D11)는 제12 거리(D12)보다 클 수 있다.
제2 브리지(240a_2)는 도 8a에 도시된 제2 감지 전극(220a_2)과 겹치는 겹침 영역(a_2)을 갖고, 겹침 영역(a_2)에서 터치 감지 구조물(200)의 광 투과율이 상대적으로 크게 낮아진다. 따라서, 제6 선(L6)은 초점(F)에 평면적으로 첫 번째로 가장 가까운 단일의 제2 브리지(240a_2)의 겹침 영역(a_2)과 초점(F) 사이에서 설정될 수 있다.
제1 거리(D1), 제3 거리(D3), 제5 거리(D5), 제7 거리(D7), 제9 거리(D9), 및 제11 거리(D11)는 각각 제2 거리(D2), 제4 거리(D4), 제6 거리(D6), 제8 거리(D8), 제10 거리(D10), 및 제12 거리(D12) 이상일 수 있다. 따라서, 반사광(RL)이 진행하는 광 경로의 적어도 일부가 차단되어 반사광(RL)의 세기가 감소하는 것을 방지할 수 있다.
제3 거리(D3)는 제1 거리(D1) 이상일 수 있다. 제5 거리(D5)는 제3 거리(D3) 이상일 수 있다. 제7 거리(D7)는 제5 거리(D5) 이상일 수 있다. 제9 거리(D9)는 제7 거리(D7) 이상일 수 있다. 제11 거리(D11)는 제9 거리(D9) 이상일 수 있다. 따라서, 반사광(RL)의 광 경로를 충분히 확보할 수 있다. 따라서, 반사광(RL)이 진행하는 광 경로의 적어도 일부가 차단되어 반사광(RL)의 세기가 감소하는 것을 방지할 수 있다.
제5 거리(D5) 및 제7 거리(D7)의 합은 제1 거리(D1) 및 제3 거리(D3)의 합 이상일 수 있다. 제9 거리(D9) 및 제11 거리(D11)의 합은 제5 거리(D5) 및 제7 거리(D7)의 상기 합 이상일 수 있다. 따라서, 반사광(RL)이 진행하는 광 경로의 적어도 일부가 차단되어 반사광(RL)의 세기가 감소하는 것을 방지할 수 있다.
제1 선(L1)이 연장하는 방향 및 제2 선(L2)이 연장하는 방향이 이루는 제1 각도(θ1)는 k × 180°이 아닐 수 있다. 여기서, 'k'는 '0'이 아닌 정수일 수 있다. 제3 선(L3)이 연장하는 방향 및 제4 선(L4)이 연장하는 방향이 이루는 제2 각도(θ2)는 m × 180°이 아닐 수 있다. 여기서, 'm'은 '0'이 아닌 정수일 수 있다. 제5 선(L5)이 연장하는 방향 및 제6 선(L6)이 연장하는 방향이 이루는 제3 각도(θ3)는 n × 180°이 아닐 수 있다. 여기서, 'n'은 '0'이 아닌 정수일 수 있다. 상술한 제1 각도(θ1)에 대한 조건, 상술한 제2 각도(θ2)에 대한 조건, 및 상술한 제3 각도(θ3)에 대한 조건 중 적어도 어느 하나가 만족될 수 있다. 따라서, 유효 핀홀(EPH)의 형성이 전계 발광 장치(1)의 해상도를 높이는 것을 방해하는 요소로 작용하지 않을 수 있다.
도 20은 본 발명의 일 실시예들에 따른 유효 핀홀들, 하부 전극들, 스페이서들, 및 브리지들의 위치 관계를 설명하기 위한 평면도이다. 도 19에서 이미 설명된 내용들에 대한 설명은 생략한다. 도 20을 참조하여 설명되는 조건들은 적어도 하나의 유효 핀홀만 만족하면 되는 것이지, 반드시 모든 유효 핀홀들이 만족해야 하는 것은 아니다.
도 1a 내지 도 20을 참조하면, 전계 발광 장치(1)는 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 가장 가까운 적어도 둘의 하부 전극(143)들을 포함할 수 있다. 초점(F)에 평면적으로 가장 가까운 적어도 둘의 하부 전극(143)들과 초점(F) 사이의 최단 거리는 제13 거리(D13)일 수 있다. 제13 거리(D13)은 도 19에 도시된 제1 거리(D1) 및 제3 거리(D3)의 합으로 도출될 수 있다.
전계 발광 장치(1)는 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 가장 가까운 적어도 둘의 스페이서(142)들을 포함할 수 있다. 초점(F)에 평면적으로 가장 가까운 적어도 둘의 스페이서(142)들과 초점(F) 사이의 최단 거리는 제14 거리(D14)일 수 있다. 제14 거리(D14)는 도 19에 도시된 제5 거리(D5) 및 제7 거리(D7)의 합으로 도출될 수 있다.
전계 발광 장치(1)는 유효 핀홀(EPH)에 형성되는 초점(F)에 평면적으로 가장 가까운 적어도 둘의 브리지(240a)들을 포함할 수 있다. 초점(F)에 평면적으로 가장 가까운 적어도 둘의 브리지(240a)들과 초점(F) 사이의 최단 거리는 제15 거리(D15)일 수 있다. 제15 거리(D15)는 도 19에 도시된 제9 거리(D9) 및 제11 거리(D11)의 합으로 도출될 수 있다.
브리지(240a)는 도 8a에 도시된 감지 전극(220a)과 겹치는 겹침 영역(a)을 갖고, 겹침 영역(a)에서 터치 감지 구조물(200)의 광 투과율이 상대적으로 크게 낮아진다. 따라서, 제15 거리(D15)는 초점(F)에 평면적으로 가장 가까운 적어도 둘의 브리지(240a)들의 겹침 영역(a)들과 초점(F) 사이에서 설정될 수도 있다.
제14 거리(D14)는 제13 거리(D13) 이상일 수 있다. 제15 거리(D15)는 제14 거리(D14) 이상일 수 있다. 따라서, 반사광(RL)의 광 경로를 충분히 확보할 수 있다. 따라서, 반사광(RL)이 진행하는 광 경로의 적어도 일부가 차단되어 반사광(RL)의 세기가 감소하는 것을 방지할 수 있다.
도 21은 본 발명의 일 실시예들에 따른 도 1a 또는 도 1b에 도시된 화소 회로를 설명하기 위한 회로도이다.
도 1a, 도 1b, 및 도 21을 참조하면, 화소(Pij)가 전계 발광 장치(1)의 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치될 수 있다. 화소(Pij)의 화소 회로(PCij)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 화소 회로(PCij)는 제1 화소 전원(ELVDD) 및 제2 화소 전원(ELVSS)과 연결될 수 있다.
화소(Pij)는 화소 회로(PCij) 및 전계 발광 유닛(ELUij)을 포함할 수 있다. 화소 회로(PCij)는 전계 발광 유닛(ELUij)와 전기적으로 연결될 수 있다. 화소 회로(PCij)의 외곽은 정사각형 또는 직사각형과 같이 실질적으로 사각형 형상을 가질 수 있다.
화소 회로(PCij)는 적어도 하나의 다른 스캔 라인에 더 연결될 수 있다. 예를 들어, 화소 회로(PCij)는 i-1번째 스캔 라인(Si-1) 및 i+1번째 스캔 라인(Si+1) 중 적어도 하나에 더 연결될 수 있다.
화소 회로(PCij)는 제1 화소 전원(ELVDD) 및 제2 화소 전원(ELVSS) 이외에도 제3의 전원에 더 연결될 수 있다. 예를 들어, 화소 회로(PCij)는 초기화 전원(Vint)에도 연결될 수 있다.
화소 회로(PCij)는 제1 내지 7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)의 소스 전극은 제5 트랜지스터(T5)를 경유하여 제1 화소 전원(ELVDD)에 접속될 수 있다. 제1 트랜지스터(T1)의 드레인 전극은 제6 트랜지스터(T6)를 경유하여 전계 발광 유닛(ELUij)에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 전계 발광 유닛(ELUij)을 경유하도록 제1 화소 전원(ELVDD)과 제2 화소 전원(ELVSS)의 사이에 흐르는 구동 전류를 제어한다.
제2 트랜지스터(T2)는 화소(Pij)에 연결된 j번째 데이터 라인(Dj)과 제1 트랜지스터(T1)의 소스 전극 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 화소(Pij)에 연결된 i번째 스캔 라인(Si)에 접속될 수 있다. 제2 트랜지스터(T2)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 로우 전압)의 스캔 신호가 공급될 때 턴-온되어 j번째 데이터 라인(Dj)을 제1 트랜지스터(T1)의 소스 전극에 전기적으로 연결할 수 있다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, j번째 데이터 라인(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다. 제3 트랜지스터(T3)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1)를 전기적으로 연결할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)이 인가되는 초기화 전원 라인(IPL) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 이전 스캔 라인, 일 예로 i-1번째 스캔 라인(Si-1)에 접속될 수 있다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(Si-1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호의 최저 전압 이하의 전압을 가질 수 있다.
제5 트랜지스터(T5)는 제1 화소 전원(ELVDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 대응하는 발광 제어 라인, 일 예로 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 제5 트랜지스터(T5)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 전계 발광 유닛(ELUij) 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 제6 트랜지스터(T6)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 전계 발광 유닛(ELUij)와 초기화 전원 라인(IPL) 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 스캔 라인들 중 어느 하나, 일 예로 i+1번째 스캔 라인(Si+1)에 접속될 수 있다. 제7 트랜지스터(T7)는 i+1번째 스캔 라인(Si+1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 전계 발광 유닛(ELUij)로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 화소 전원(ELVDD)과 제1 노드(N1) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
전계 발광 유닛(ELUij)의 양극은 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 상기 전계 발광 유닛(ELUij)의 음극 제2 화소 전원(ELVSS)에 접속될 수 있다. 전계 발광 유닛(ELUij)는 제1 트랜지스터(T1)로부터 공급되는 전류 량에 대응하여 소정 휘도의 광을 생성할 수 있다. 전계 발광 유닛(ELUij)로 전류가 흐를 수 있도록 화소 전원 라인(PL)으로 인가되는 제1 화소 전원(ELVDD)은 제2 화소 전원(ELVSS)보다 높은 전압으로 설정될 수 있다. 제1 화소 전원(ELVDD)과 제2 화소 전원(ELVSS)의 전위 차는 화소(Pij)의 발광 기간 동안 전계 발광 유닛(ELUij)의 문턱 전압 이상으로 설정될 수 있다.
도 22는 본 발명의 일 실시예들에 따른 도 21에 도시된 화소를 설명하기 위한 평면도이다. 도 23은 도 22의 II-II'선을 따라 자른 단면도이다.
스캔 신호가 인가되는 스캔 라인들(Si-1, Si, Si+1) 중 i-1번째 행의 스캔 라인을 "i-1번째 스캔 라인(Si-1)"이라 지칭하고, i번째 행의 스캔 라인을 "i번째 스캔 라인(Si)"이라 지칭하며, i+1번째 행의 스캔 라인을 "i+1번째 스캔 라인(Si+1)이라 지칭한다. 발광 제어 신호가 인가되는 i번째 행의 발광 제어 라인을 "발광 제어 라인(Ei)"이라 지칭한다. 데이터 신호가 인가되는 j번째 열의 데이터 라인을 "데이터 라인(Dj)"이라 지칭하고, 제1 화소 전원(ELVDD)이 인가되는 j번째 열의 화소 전원 라인을 "화소 전원 라인(PL)"이라 지칭한다.
도 1a 내지 도 8c, 도 21 내지 도 23을 참조하면, 화소(Pij)는 투명막(110) 위에 제공될 수 있다. 전계 발광 장치(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에 화소(Pij)가 제공될 수 있다.
스캔 라인들(Si-1, Si, Si+1)은 화소 회로(PCij)에 스캔 신호를 전달할 수 있다. 발광 제어 라인(Ei)은 화소 회로(PCij)에 발광 제어 신호를 전달할 수 있다. 데이터 라인(DL)은 화소 회로(PCij)에 데이터 신호를 전달할 수 있다. 초기화 전원 라인(IPL)은 화소 회로(PCij)에 초기화 전원을 전달할 수 있다. 화소 전원 라인(PL)은 화소 회로(PCij)에 제1 화소 전원(ELVDD)을 전달할 수 있다.
스캔 라인들(Si-1, Si, Si+1)은 투명막(110) 위에서 제1 방향(DR1)으로 연장할 수 있다. 스캔 라인들(Si-1, Si, Si+1)은 제2 방향(DR2)을 따라 순차적으로 배열된 i-1번째 스캔 라인(Si-1), i번째 스캔 라인(Si), 및 i+1번째 스캔 라인(Si+1)을 포함할 수 있다. 스캔 라인들(Si-1, Si, Si+1) 각각은 스캔 신호를 인가받을 수 있다. 스캔 라인들(Si-1, Si, Si+1)은 게이트 절연막(132) 위에 위치할 수 있다.
발광 제어 라인(Ei)은 투명막(110) 위에서 제1 방향(DR1)으로 연장할 수 있다. 발광 제어 라인(Ei)은 게이트 절연막(132) 위에 위치할 수 있다.
데이터 라인(Dj)은 투명막(110) 위에서 스캔 라인들(Si-1, Si, Si+1)의 연장 방향과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 데이터 라인(Dj)에는 데이터 신호가 인가될 수 있다. 데이터 라인(Dj)은 제2 층간 절연막(134) 위에 위치할 수 있다.
화소 전원 라인(PL)은 투명막(110) 위에서 데이터 라인(Dj)과 실질적으로 동일한 방향으로 연장될 수 있다. 화소 전원 라인(PL)에는 제1 화소 전원(ELVDD)이 인가될 수 있다. 화소 전원 라인(PL)은 제2 층간 절연막(134) 위에 위치할 수 있다.
초기화 전원 라인(IPL)은 투명막(110) 위에서 제1 방향(DR1)을 따라 연장될 수 있다. 초기화 전원 라인(IPL)에는 초기화 전원(Vint)이 인가될 수 있다. 초기화 전원 라인(IPL)은 제1 층간 절연막(133) 위에 위치할 수 있다.
화소(Pij)는 적어도 하나의 전계 발광 유닛(ELUij)를 포함하는 전계 발광 구조물(140), 전계 발광 유닛(ELUij)을 구동하는 화소 회로(PCij)를 포함하는 화소 회로 구조물(130) 및 화소 회로 구조물(130)과 투명막(110) 사이에 위치하는 제2 차광 구조물(120)을 포함할 수 있다.
화소 회로 구조물(130)은 유효 핀홀(130a)들을 포함할 수 있다. 따라서, 화소 회로 구조물(130)은 사용자에 의해 반사된 반사광(RL)을 선택적으로 투과시키는 제1 차광 구조물(130)로 사용될 수 있다. 이하에서는, 화소 회로 구조물(130)을 제1 차광 구조물(130)로 지칭한다.
제2 차광 구조물(120)은 전계 발광 구조물(140)과 이미지 센서 구조물(160) 사이에 배치되어 입사되는 반사광(RL)을 선택적으로 투과시킬 수 있다.
제2 차광 구조물(120)은 유효 핀홀(120a)들 및 차광 영역(120b)을 포함할 수 있다. 차광 영역(120b)은 광차단 물질을 포함할 수 있다. 예를 들어, 차광 영역(120b)은 불투명 금속을 포함할 수 있다.
제1 차광 구조물(130)은 전계 발광 유닛(ELUij)과 연결된 화소 회로(PCij)를 포함할 수 있다.
화소 회로(PCij)는 제1 내지 7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 화소 회로(PCij)는 절연막(131) 위에 위치할 수 있다.
제1 트랜지스터(T1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(ACT1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 연결 배선(CNL1)을 포함할 수 있다. 제1 게이트 전극(GE1)은 제3a 트랜지스터(T3a)의 제3a 드레인 전극(DE3a) 및 제4b 트랜지스터(T4b)의 제4b 드레인 전극(DE4b)과 연결될 수 있다.
제2 트랜지스터(T2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(ACT2), 제2 소스 전극(SE2), 및 제2 드레인 전극(DE2)을 포함할 수 있다.
제3 트랜지스터(T3)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 제3 트랜지스터(T3)는 제3a 트랜지스터(T3a)와 제3b 트랜지스터(T3b)를 포함할 수 있다. 제3a 트랜지스터(T3a)는 제3a 게이트 전극(GE3a), 제3a 액티브 패턴(ACT3a), 제3a 소스 전극(SE3a), 및 제3a 드레인 전극(DE3a)을 포함할 수 있다. 제3b 트랜지스터(T3b)는 제3b 게이트 전극(GE3b), 제3b 액티브 패턴(ACT3b), 제3b 소스 전극(SE3b), 및 제3b 드레인 전극(DE3b)을 포함할 수 있다. 제3b 드레인 전극(DE3b)의 타 단은 제1 및 제2 컨택 홀들(CH1, CH2)과 제1 연결 배선(CNL1)에 의해 제1 게이트 전극(GE1)에 연결될 수 있다.
제4 트랜지스터(T4)는, 제3 트랜지스터(T3)와 마찬가지로 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 제4 트랜지스터(T4)는 제4a 트랜지스터(T4a)와 제4b 트랜지스터(T4b)를 포함할 수 있다. 제4a 트랜지스터(T4a)는 제4a 게이트 전극(GE4a), 제4a 액티브 패턴(ACT4a), 제4a 소스 전극(SE4a), 및 제4a 드레인 전극(DE4a)을 포함할 수 있다. 제4b 트랜지스터(T4b)는 제4b 게이트 전극(GE4b), 제4b 액티브 패턴(ACT4b), 제4b 소스 전극(SE4b), 및 제4b 드레인 전극(DE4b)을 포함할 수 있다. 제4a 소스 전극(SE4a)은 제9 컨택 홀(CH9)을 통해 보조 연결 배선(AUX)에 연결될 수 있다. 제4b 드레인 전극(DE4b)은 제1 및 제2 컨택 홀들(CH1, CH2)과 제1 연결 배선(CNL1)을 통해 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)에 연결될 수 있다.
제5 트랜지스터(T5)는 제5 게이트 전극(GE5), 제5 액티브 패턴(ACT5), 제5 소스 전극(SE5), 및 제5 드레인 전극(DE5)을 포함할 수 있다. 제5 소스 전극(SE5)은 제5 컨택 홀(CH5)을 통해 화소 전원 라인(PL)에 연결될 수 있다.
제6 트랜지스터(T6)는 제6 게이트 전극(GE6), 제6 액티브 패턴(ACT6), 제6 소스 전극(SE6), 및 제6 드레인 전극(DE6)을 포함할 수 있다. 제6 소스 전극(SE6)은 제1 드레인 전극(DE1) 및 제3a 소스 전극(SE3a)에 연결될 수 있다. 제6 드레인 전극(DE6)은 제7 컨택 홀(CH7)을 통해 제2 연결 배선(CNL2)에 연결될 수 있다. 제2 연결 배선(CNL2)은 제10 컨택 홀(CH10)을 통해 연결 패턴(CNP)에 연결될 수 있다. 연결 패턴(CNP)은 제3 층간 절연막(135)을 관통하는 제10 컨택 홀(CH10)을 통해 제2 연결 배선(CNL2)에 연결되고, 보호막(136)을 관통하는 제11 컨택 홀(CH11)을 통해 전계 발광 구조물(140)의 하부 전극(143)에 연결될 수 있다.
제7 트랜지스터(T7)는 제7 게이트 전극(GE7), 제7 액티브 패턴(ACT7), 제7 소스 전극(SE7), 및 제7 드레인 전극(DE7)을 포함할 수 있다. 제7 소스 전극(SE7)은 제6 드레인 전극(DE6)에 연결되고, 제7 드레인 전극(DE7)은 제8 컨택 홀(CH8)을 통해 초기화 전원 라인(IPL)에 연결되고, i+1번째 행에 배치된 화소(미도시)의 제4a 소스 전극(SE4a)에 연결될 수 있다.
스토리지 커패시터(Cst)는 커패시터 하부 전극(LE)과 커패시터 상부 전극(UE)을 포함할 수 있다. 커패시터 하부 전극(LE)은 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)과 일체일 수 있다. 커패시터 상부 전극(UE)은 커패시터 하부 전극(LE)과 중첩하며, 평면 위에서 볼 때, 커패시터 하부 전극(LE)을 커버할 수 있다. 커패시터 상부 전극(UE)은 제3 및 4 컨택 홀들(CH3, CH4)을 통해 화소 전원 라인(PL)에 전기적으로 연결될 수 있다. 커패시터 상부 전극(UE)은 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)과 제1 연결 배선(CNL1)의 연결을 위한 제1 컨택 홀(CH1)이 형성되는 영역에 대응하는 개구부(OPN)를 포함할 수 있다.
전계 발광 유닛(ELUij)는 하부 전극(143), 상부 전극(147), 하부 전극(143)과 상부 전극(147) 사이에 위치하는 발광막(145)을 포함할 수 있다. 하부 전극(143), 발광막(145) 및 상부 전극(147)이 절연막의 개재 없이 모두 겹쳐서 실제로 발광이 이루어지는 영역이 발광 영역이 된다.
감지 영역(SA)의 제1 차광 구조물(130)은 제2 차광 구조물(120)의 유효 핀홀(120a)들 겹치는 유효 핀홀(130a)들을 가질 수 있다. 제1 차광 구조물(130)의 유효 핀홀(130a)에 반사광(RL)의 초점(F)이 위치할 수 있다. 이 경우, 제1 차광 구조물(130)의 유효 핀홀(130a)이 제2 차광 구조물(120)의 유효 핀홀(120a) 보다 작은 크기를 가질 수 있다. 이와 다르게, 제2 차광 구조물(120)의 유효 핀홀(120a)에 반사광(RL)의 초점(F)이 위치할 수도 있다. 이 경우, 제2 차광 구조물(120)의 유효 핀홀(120a)이 제1 차광 구조물(130)의 유효 핀홀(130a) 보다 작은 크기를 가질 수 있다.
제1 차광 구조물(130)의 유효 핀홀(130a)은 제1 내지 5 도전 패턴들(137a, 137b, 137c, 137d, 137e) 중 적어도 둘에 의해서 정의될 수 있다.
일 예로, 제1 도전 패턴(137a)은 도 23에 도시된 제7 소스 전극(SE7), 제1 드레인 전극(DE1), 제3b 액티브 패턴(ACT3b), 제3b 드레인 전극(DE3b), 제4b 드레인 전극(DE4b), 및 제4a 드레인 전극(DE4a) 중 어느 하나일 수 있다. 제2 도전 패턴(137b)은 도 23에 도시된 i+1번째 스캔 선(Si+1), i번째 발광 제어 선(Ei), i번째 스캔 선(Si), 및 i-1번째 스캔 선(Si-1) 중 어느 하나일 수 있다. 제3 도전 패턴(137c)은 도 23에 도시된 초기화 전원 선(IPL), 및 커패시터 상부 전극(UE) 중 어느 하나일 수 있다. 제4 도전 패턴(137d)은 도 23에 도시된 화소 전원 선(PL), 제1 연결 배선(CNL1), 및 제2 연결 배선(CNL2) 중 어느 하나일 수 있다. 제5 도전 패턴(137e)은 도 23에 도시된 연결 패턴(CNP)일 수 있다.
전계 발광 장치(1)는 전계 발광 유닛(ELUij)을 포함한 전계 발광 구조물(140) 위에 배치된 터치 감지 구조물(200)을 더 포함할 수 있다. 터치 감지 구조물(200)은 도 7 내지 8d에서 설명되었는바 반복되는 설명은 생략한다.
도 24는 본 발명의 일 실시예들에 따른 도 21에 도시된 화소를 설명하기 위한 평면도이다.
도 24에 도시된 제1 차광 구조물(130)의 유효 핀홀(130a)은 데이터 라인(Dj), 화소 전원 라인(PL), 발광 제어 라인(Ei), 및 하부 전극(143)에 의해서 정의될 수 있다.
제1 차광 구조물(130)의 유효 핀홀(130a)이 갖는 내측벽의 일부를 하부 전극(143)이 갖는 외측벽의 일부가 정의할 수 있다. 즉, 제1 차광 구조물(130)의 유효 핀홀(130a)이 갖는 상기 내측벽의 상기 일부 및 하부 전극(143)이 갖는 상기 외측벽의 상기 일부는 수직적으로 대응할 수 있다. 이 경우, 하부 전극(143)도 제1 차광 구조물(130)에 포함될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 전계 발광 패널 110: 투명막
120: 차광 구조물 130: 화소 회로 구조물
130: 제1 차광 구조물 131: 절연막
132: 게이트 절연막 139: 차광체
140: 전계 발광 구조물 141: 화소 정의막
142: 스페이서 143: 하부 전극
145: 발광막 147: 상부 전극
150: 봉지 구조물 160: 이미지 센서 구조물
170: 보호막 180: 중간막
200: 터치 감지 구조물 230: 제1 절연막
250: 제2 절연막 260: 패드 영역
280: 도전성 세선 300: 윈도우

Claims (39)

  1. 제1 절연막;
    상기 제1 절연막 위에 위치하는 하부 전극들, 상기 하부 전극들 위에 위치하는 발광막들, 및 상기 발광막들 위에 위치하는 상부 전극을 포함하는 전계 발광 구조물;
    상기 제1 절연막 아래에 위치하고 유효 핀홀들을 갖는 제1 차광 구조물; 및
    상기 제1 차광 구조물 아래에 위치하고 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치는 유효 이미지 센서들을 포함하는 이미지 센서 구조물을 포함하고,
    상기 하부 전극들은 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치지 않는 전계 발광 장치.
  2. 제 1 항에 있어서,
    상기 제1 차광 구조물은 더미 핀홀들을 더 포함하고, 상기 제1 차광 구조물의 상기 더미 핀홀은 상기 제1 차광 구조물의 상기 유효 핀홀들 사이에 위치하고, 상기 제1 차광 구조물의 상기 유효 핀홀들 및 상기 더미 핀홀들은 함께 평면적으로 단일의 격자 배열을 이루는 전계 발광 장치.
  3. 제 2 항에 있어서,
    상기 제1 차광 구조물 및 상기 이미지 센서 구조물 사이에 위치하고, 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치지 않으며 상기 제1 차광 구조물의 상기 더미 핀홀들을 통과한 광을 차단하는 차광 영역 및 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치는 유효 핀홀들을 갖는 제2 차광 구조물을 더 포함하는 전계 발광 장치.
  4. 제 1 항에 있어서,
    상기 제1 차광 구조물 및 상기 이미지 센서 구조물 사이에 위치하고, 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치지 않는 차광 영역 및 상기 제1 차광 구조물의 상기 유효 핀홀들과 겹치는 유효 핀홀들을 갖는 제2 차광 구조물을 더 포함하는 전계 발광 장치.
  5. 제 4 항에 있어서,
    상기 제2 차광 구조물의 상기 차광 영역은 추가 핀홀을 갖는 전계 발광 장치.
  6. 제 5 항에 있어서,
    상기 제2 차광 구조물의 상기 추가 핀홀의 위 또는 아래에 상기 추가 핀홀과 겹치는 차광체를 더 포함하는 전계 발광 장치.
  7. 제 5 항에 있어서,
    상기 제2 차광 구조물의 상기 추가 핀홀은 상기 제2 차광 구조물의 상기 유효 핀홀 보다 작은 전계 발광 장치.
  8. 제 1 항에 있어서,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 광학적 중심으로부터 상기 하부 전극들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지의 상기 최단 평면 거리가 측정된 방향으로 측정한 평면 거리 보다 큰 전계 발광 장치.
  9. 제 8 항에 있어서,
    상기 하부 전극들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 하부 전극 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 단일의 제2 하부 전극을 포함하는 전계 발광 장치.
  10. 제 9 항에 있어서,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 하부 전극까지의 최단 평면 거리는 제1 방향으로 측정되고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제2 하부 전극까지의 최단 평면 거리는 제2 방향으로 측정되고, 상기 제1 및 2 방향들이 이루는 각도는 k Х 180°가 아니고, k는 0이 아닌 정수인 전계 발광 장치.
  11. 제 8 항에 있어서,
    상기 하부 전극들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 하부 전극 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 하부 전극들을 포함하는 전계 발광 장치.
  12. 제 8 항에 있어서,
    상기 하부 전극들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 적어도 둘의 제1 하부 전극들을 포함하는 전계 발광 장치.
  13. 제 8 항에 있어서,
    상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 하부 전극들까지의 상기 최단 평면 거리 보다 큰 전계 발광 장치.
  14. 제 13 항에 있어서,
    터치 감지 전극들 및 브리지들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고,
    상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 브리지들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 상기 최단 평면 거리보다 큰 전계 발광 장치.
  15. 제 1 항에 있어서,
    상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지 상기 최단 평면 거리가 측정된 방향으로 측정한 평면 거리 보다 큰 전계 발광 장치.
  16. 제 15 항에 있어서,
    상기 스페이서들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 스페이서 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 단일의 제2 스페이서를 포함하는 전계 발광 장치.
  17. 제 16 항에 있어서,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 스페이서까지의 최단 평면 거리는 제3 방향을 따라 측정되고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제2 스페이서까지의 최단 평면 거리는 제4 방향을 따라 측정되고, 상기 제3 및 4 방향들은 제2 각도를 이루고, 상기 제2 각도는 m Х 180°가 아니고, m은 0이 아닌 정수인 전계 발광 장치.
  18. 제 15 항에 있어서,
    상기 스페이서들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 스페이서 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 스페이서들을 갖는 전계 발광 장치.
  19. 제 15 항에 있어서,
    상기 스페이서들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 적어도 둘의 제1 스페이서들을 갖는 전계 발광 장치.
  20. 제 15 항에 있어서,
    터치 감지 전극들 및 브리지들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고,
    상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 브리지들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 스페이서들까지의 상기 최단 평면 거리보다 큰 전계 발광 장치.
  21. 제 1 항에 있어서,
    터치 감지 전극들 및 브리지들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고,
    상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 브리지들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지 상기 최단 평면 거리가 측정된 방향으로 측정한 평면 거리보다 큰 전계 발광 장치.
  22. 제 21 항에 있어서,
    상기 브리지들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 브리지 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 단일의 제2 브리지를 포함하는 전계 발광 장치.
  23. 제 22 항에 있어서,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 브리지까지의 최단 평면 거리는 제5 방향을 따라 측정되고, 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제2 브리지까지의 최단 평면 거리는 제6 방향을 따라 측정되고, 상기 제5 및 6 방향들은 제3 각도를 이루고, 상기 제3 각도는 n Х 180°이고, n은 0이 아닌 정수인 전계 발광 장치.
  24. 제 21 항에 있어서,
    상기 브리지들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 단일의 제1 브리지 및 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 두 번째로 가장 가까운 적어도 둘의 제2 브리지들을 포함하는 전계 발광 장치.
  25. 제 21 항에 있어서,
    상기 브리지들은 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심에 평면적으로 첫 번째로 가장 가까운 적어도 둘의 제1 브리지들을 포함하는 전계 발광 장치.
  26. 제 1 항에 있어서,
    브리지들 및 상기 브리지들과 다른 층에 위치하는 감지 전극들을 갖고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 더 포함하고,
    상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고,
    상기 브리지는 상기 감지 전극들과 겹치는 겹침 영역들을 갖고,
    상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 겹침 영역들까지의 최단 평면 거리는 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 상기 광학적 중심으로부터 상기 제1 차광 구조물에 형성된 상기 유효 핀홀의 내측벽까지 상기 최단 평면 거리가 측정된 방향으로 측정된 평면 거리보다 큰 전계 발광 장치.
  27. 제 1 항에 있어서,
    상기 발광막들은 적어도 둘의 발광막들이 겹치는 겹침 영역들을 갖고, 상기 제1 차광 구조물의 상기 유효 핀홀은 상기 겹침 영역과 겹치는 전계 발광 장치.
  28. 제 27 항에 있어서,
    상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고,
    상기 겹침 영역은 상기 스페이서들과 겹치지 않는 전계 발광 장치.
  29. 제 1 항에 있어서,
    상기 하부 전극들의 가장자리들을 덮도록 상기 제1 절연막 위에 위치하는 화소 정의막 및 상기 화소 정의막 보다 높은 높이를 갖도록 상기 화소 정의막 위에 위치하고 상기 화소 정의막과 일체로 형성되는 스페이서들을 갖는 제2 절연막을 더 포함하고,
    상기 스페이서는 단면적으로 측면과 상면 사이에서 곡선화된 모서리를 갖고,
    상기 스페이서는 평면적으로 곡선화된 모서리를 갖고,
    상기 스페이서는 상기 제1 차광 구조물의 상기 유효 핀홀과 겹치는 전계 발광 장치.
  30. 제 1 항에 있어서,
    상기 이미지 센서 구조물은 상기 유효 이미지 센서들 사이에 위치하는 더미 이미지 센서를 더 포함하는 전계 발광 장치.
  31. 절연막 위에 위치하는 하부 전극들, 상기 하부 전극들 위에 위치하는 발광막들, 및 상기 발광막들 위에 위치하는 상부 전극을 포함하는 전계 발광 구조물;
    상기 하부 전극들과 같은 층에 위치하는 제1 차광 구조물; 및
    상기 절연막 아래에 위치하고 유효 이미지 센서들을 포함하는 이미지 센서 구조물을 포함하고,
    상기 전계 발광 구조물은 상기 하부 전극들, 상기 발광막들 및 상기 상부 전극이 모두 겹치고 발광이 이루어지는 발광 영역들을 갖고,
    상기 제1 차광 구조물은 상기 유효 이미지 센서와 겹치는 유효 핀홀을 갖는 전계 발광 장치.
  32. 제 31 항에 있어서,
    상기 제1 차광 구조물은 상기 하부 전극과 일체인 전계 발광 장치.
  33. 제 31 항에 있어서,
    상기 제1 차광 구조물은 상기 하부 전극들과 전기적으로 연결되지 않고,
    상기 차광 구조물은 상기 하부 전극을 둘러싸지 않는 섬 형상을 갖고,
    상기 차광 구조물의 개수는 다수인 전계 발광 장치.
  34. 제 33 항에 있어서,
    상기 제1 차광 구조물은 상기 상부 전극에 전기적으로 연결된 전계 발광 장치.
  35. 제 31 항에 있어서,
    상기 제1 차광 구조물은 상기 하부 전극들과 전기적으로 연결되지 않고,
    상기 제1 차광 구조물은 홀을 갖는 그물 형상을 갖고,
    상기 홀은 상기 하부 전극을 둘러싸는 전계 발광 장치.
  36. 제 35 항에 있어서,
    상기 제1 차광 구조물은 상기 상부 전극에 전기적으로 연결된 전계 발광 장치.
  37. 제 31 항에 있어서,
    상기 제1 차광 구조물들 및 상기 이미지 센서 구조물 사이에 위치하고, 유효 핀홀들을 갖는 제2 차광 구조물을 더 포함하고,
    상기 제1 차광 구조물의 상기 유효 핀홀은 상기 제2 차광 구조물의 상기 유효 핀홀과 겹치고,
    상기 제1 차광 구조물의 상기 유효 핀홀은 상기 제2 차광 구조물의 상기 유효 핀홀 보다 작은 전계 발광 장치.
  38. 하부 전극들, 상기 하부 전극들 위에 위치하는 발광막들, 및 상기 발광막들 위에 위치하는 상부 전극을 포함하는 전계 발광 구조물;
    상기 전계 발광 구조물 아래에 위치하고 유효 핀홀들을 갖는 제1 차광 구조물;
    상기 제1 차광 구조물 아래에 위치하고, 상기 유효 핀홀들과 겹치는 이미지 센서들을 포함하는 이미지 센서 구조물; 및
    터치 감지 전극들 및 브리지들을 포함하고, 상기 전계 발광 구조물 위에 위치하는 터치 감지 구조물을 포함하고,
    상기 하부 전극들은 상기 유효 핀홀들과 겹치지 않고,
    상기 브리지는 이웃하는 두 개의 상기 터치 감지 전극들을 전기적으로 연결하고,
    상기 터치 감지 전극 및 상기 브리지 중 적어도 하나는 상기 유효 핀홀과 겹치는 적어도 하나의 개구를 갖는 전계 발광 장치.
  39. 제 38 항에 있어서,
    상기 전계 발광 구조물은 상기 하부 전극들, 상기 발광막들 및 상기 상부 전극이 모두 겹치고 발광이 이루어지는 발광 영역들을 갖고,
    상기 터치 감지 전극 및 상기 브리지 중 적어도 하나는 상기 발광 영역과 겹치는 홀을 갖고,
    상기 개구의 크기는 상기 홀의 크기 보다 큰 전계 발광 장치.
KR1020190086097A 2019-07-17 2019-07-17 전계 발광 장치 KR20210010681A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190086097A KR20210010681A (ko) 2019-07-17 2019-07-17 전계 발광 장치
CN202010678595.1A CN112242421A (zh) 2019-07-17 2020-07-15 电致发光设备
EP20186084.8A EP3767681A3 (en) 2019-07-17 2020-07-15 Electroluminescent device
US16/931,081 US11411057B2 (en) 2019-07-17 2020-07-16 Electroluminescent device
US17/817,884 US11825669B2 (en) 2019-07-17 2022-08-05 Electroluminescent device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190086097A KR20210010681A (ko) 2019-07-17 2019-07-17 전계 발광 장치

Publications (1)

Publication Number Publication Date
KR20210010681A true KR20210010681A (ko) 2021-01-28

Family

ID=71661638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190086097A KR20210010681A (ko) 2019-07-17 2019-07-17 전계 발광 장치

Country Status (4)

Country Link
US (2) US11411057B2 (ko)
EP (1) EP3767681A3 (ko)
KR (1) KR20210010681A (ko)
CN (1) CN112242421A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210010681A (ko) 2019-07-17 2021-01-28 삼성디스플레이 주식회사 전계 발광 장치
CN112257574B (zh) * 2020-10-20 2024-05-07 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114565950A (zh) 2021-07-23 2022-05-31 友达光电股份有限公司 光学感测装置
TWI811854B (zh) * 2021-07-23 2023-08-11 友達光電股份有限公司 光學感測裝置
US20230063818A1 (en) * 2021-08-26 2023-03-02 3M Innovative Properties Company Display touch panel using infrared transparent films
KR20230144158A (ko) * 2022-04-06 2023-10-16 삼성디스플레이 주식회사 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9415280B2 (en) 2013-07-26 2016-08-16 Karsten Manufacturing Corporation Golf club heads with sole weights and related methods
CN203838722U (zh) 2014-04-04 2014-09-17 深圳印象认知技术有限公司 液晶终端设备及指纹采集器
CN204028936U (zh) 2014-05-16 2014-12-17 深圳印象认知技术有限公司 超薄型指纹采集装置、可采集指纹的显示设备
CN104182727B (zh) 2014-05-16 2021-07-30 深圳印象认知技术有限公司 超薄型指纹、掌纹采集装置及指纹、掌纹图像采集方法
CN105760808B (zh) 2014-11-14 2022-04-05 渭南印象认知技术有限公司 成像板、图像采集器及终端
WO2016154378A1 (en) 2015-03-25 2016-09-29 Cressputi Research Llc Electronic device including pin hole array mask above optical image sensor and related methods
US10056439B2 (en) * 2015-12-11 2018-08-21 Gingy Technologies Inc. Image capturing apparatus
KR102498258B1 (ko) 2016-01-20 2023-02-10 삼성디스플레이 주식회사 표시 장치
CN205880882U (zh) 2016-05-25 2017-01-11 深圳印象认知技术有限公司 图像采集器及指纹采集设备
WO2017202197A1 (zh) 2016-05-25 2017-11-30 深圳印象认知技术有限公司 一种图像采集器和指纹采集设备
CN205910951U (zh) 2016-05-30 2017-01-25 深圳印象认知技术有限公司 一种显示屏
CN107451518A (zh) 2016-05-30 2017-12-08 深圳印象认知技术有限公司 一种显示屏
KR20180034750A (ko) * 2016-09-26 2018-04-05 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
CN108242453B (zh) 2016-12-23 2020-07-28 京东方科技集团股份有限公司 一种oled显示面板及显示装置
KR20180092003A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 표시 장치
US10021762B1 (en) 2017-06-30 2018-07-10 Innolux Corporation Display device
CN108288681B (zh) * 2018-01-11 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN108899344B (zh) 2018-06-29 2021-02-09 京东方科技集团股份有限公司 一种oled显示面板、其驱动方法及显示装置
US10840252B2 (en) 2018-08-28 2020-11-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
CN109148540B (zh) * 2018-08-30 2021-04-02 京东方科技集团股份有限公司 Oled显示面板及显示装置
KR20210010681A (ko) 2019-07-17 2021-01-28 삼성디스플레이 주식회사 전계 발광 장치

Also Published As

Publication number Publication date
EP3767681A3 (en) 2021-02-24
US11825669B2 (en) 2023-11-21
CN112242421A (zh) 2021-01-19
EP3767681A2 (en) 2021-01-20
US20220375999A1 (en) 2022-11-24
US11411057B2 (en) 2022-08-09
US20210020710A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
EP3767681A2 (en) Electroluminescent device
CN112379794B (zh) 一种显示面板及显示装置
KR102480091B1 (ko) 디스플레이 장치
CN107425038B (zh) 一种有机发光显示面板及其制造方法、以及电子设备
KR102643092B1 (ko) 지문 센서 및 이를 구비한 표시 장치
US10325967B2 (en) Organic light emitting display panel, driving method thereof and organic light emitting display apparatus
US10339359B2 (en) Display panel and display device
US10867155B2 (en) Fingerprint identification display panel and fabricating method thereof, fingerprint identification display device
KR102606941B1 (ko) 표시장치
WO2018145461A1 (zh) 显示装置
US20180129852A1 (en) Display Panel And Electronic Device
WO2018028303A1 (zh) 一种指纹识别模组、其制作方法及显示装置
CN108604296B (zh) 发光指纹识别面板及包括其的指纹识别显示装置
KR102536116B1 (ko) 표시장치
US20230123066A1 (en) Display panel and display device
KR102623057B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
CN110456547B (zh) 一种显示装置
KR20200082738A (ko) 터치 센서를 포함한 표시 장치 및 이의 불량 검출 방법
KR20200085401A (ko) 지문 센서 및 이를 포함하는 표시 장치
KR20200124800A (ko) 표시 장치
CN112701232A (zh) 显示装置
KR102582392B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102202179B1 (ko) 표시 장치 및 이의 제조 방법
CN219108131U (zh) 显示装置
KR102406621B1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination