KR20210004629A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20210004629A
KR20210004629A KR1020190081341A KR20190081341A KR20210004629A KR 20210004629 A KR20210004629 A KR 20210004629A KR 1020190081341 A KR1020190081341 A KR 1020190081341A KR 20190081341 A KR20190081341 A KR 20190081341A KR 20210004629 A KR20210004629 A KR 20210004629A
Authority
KR
South Korea
Prior art keywords
command
read command
queue
read
logical address
Prior art date
Application number
KR1020190081341A
Other languages
English (en)
Inventor
이주영
정회승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190081341A priority Critical patent/KR20210004629A/ko
Priority to US16/802,771 priority patent/US11556276B2/en
Priority to CN202010533943.6A priority patent/CN112181285A/zh
Publication of KR20210004629A publication Critical patent/KR20210004629A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G06F11/1662—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit the resynchronized component or unit being a persistent storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 메모리 장치; 선입 선출 방식으로 커맨드들을 큐잉하는 인터페이스 큐; 상기 인터페이스 큐로부터 제공된 커맨드들을 선입 선출 방식으로 디큐하여 상기 메모리 장치로 제공하는 커맨드 큐; 및 프로그램 동작 중인 라이트 커맨드의 논리 주소와 상기 인터페이스 큐에 인큐된 리드 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시키는 프로세서를 포함하되, 상기 프로세서는 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시킨 경우에, 상기 리드 커맨드의 후속 리드 커맨드를 상기 커맨드 큐로 인큐할지 여부를 결정하는 메모리 시스템이 개시된다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 리드 성능을 향상시키기 위한 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 프로그램 동작 중인 논리 주소와
동일한 논리 주소를 갖는 리드 커맨드를 커맨드 큐에 인큐하는 동작을 지연시킬 수 있다.
본 발명의 실시 예에 따른 메모리 시스템에 있어서, 메모리 장치; 선입 선출 방식으로 커맨드들을 큐잉하는 인터페이스 큐; 상기 인터페이스 큐로부터 제공된 커맨드들을 선입 선출 방식으로 디큐하여 상기 메모리 장치로 제공하는 커맨드 큐; 및 프로그램 동작 중인 라이트 커맨드의 논리 주소와 상기 인터페이스 큐에 인큐된 리드 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 상기 프로그램 동작이 성공적으로 수행될 때까지 지연시키는 프로세서를 포함하되, 상기 프로세서는 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시킨 경우에, 상기 리드 커맨드의 후속 리드 커맨드를 상기 커맨드 큐로 인큐할지 여부를 결정하는 메모리 시스템이 제시된다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 선입 선출 방식으로 커맨드들을 인터페이스 큐에 큐잉하는 단계; 상기 인터페이스 큐로부터 제공된 커맨드들을 선입 선출 방식으로 디큐하여 상기 메모리 장치로 제공하는 단계; 프로그램 동작 중인 라이트 커맨드의 논리 주소와 상기 인터페이스 큐에 인큐된 리드 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 상기 프로그램 동작이 성공적으로 수행될 때까지 지연시키는 단계; 및 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시킨 경우에, 상기 리드 커맨드의 후속 리드 커맨드를 상기 커맨드 큐로 인큐할지 여부를 결정하는 단계를 포함하는 메모리 시스템의 동작방법이 제시된다.
본 발명의 실시 예에 따른 메모리 시스템은 프로그램 동작 중인 논리 주소와
동일한 논리 주소를 갖는 리드 커맨드를 커맨드 큐에 인큐하는 동작을 지연시킴으로써 리드 성능을 향상시키고, 에러 핸들링 동작의 복잡도를 낮출 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 종래기술에 따른 리드 동작을 설명하는 순서도이다.
도 3은 선입-선출 방식에 따라 큐를 관리하는 방법을 설명하기 위한 도면이다.
도 4a는 종래기술에 따라 인터페이스 큐 및 커맨드 큐를 운용하는 방식을 설명하기 위한 도면이다.
도 4b는 본 발명의 일 실시예에 따라 인터페이스 큐 및 커맨드 큐를 운용하는 방식을 설명하기 위한 도면이다.
도 5a는 종래기술에 따른 프로그램 및 리드 동작에 대한 타이밍도이다.
도 5b는 본 발명의 일 실시예에 따른 프로그램 및 리드 동작의 타이밍도이다.
도 6은 프로그램 패일이 발생한 경우 에러 핸들링의 복잡도를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다. 도 8을 참조하여 후술하는 바와 같이, 호스트 인터페이스 유닛(132)은 인터페이스 큐(136)을 포함할 수 있다. 메모리 인터페이스 유닛(142)은 커맨드 큐(146) 및 프로그램 상태 관리부(148)을 포함할 수 있다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
도 2는 종래기술에 따른 리드 동작을 설명하는 순서도이다.
단계 S302에서, 컨트롤러는 호스트로부터 제공된 리드 커맨드를 인터페이스 큐에 인큐할 수 있다. 호스트는 상기 리드 커맨드와 논리 주소에 대한 정보를 상기 컨트롤러로 제공할 수 있다.
단계 S304에서, 컨트롤러는 상기 논리 주소에 기초하여 상기 리드 커맨드에 대한 데이터가 라이트 버퍼에 존재하는지 여부를 확인할 수 있다. 라이트 버퍼는 호스트로부터 제공된 데이터를 임시 저장할 수 있으며 메모리 블록에 대한 캐시일 수 있다.
단계 S306에서, 라이트 버퍼로부터 상기 리드 커맨드에 대한 데이터를 검색하지 못한 경우(단계 S304에서 'N'), 컨트롤러(130)는 물리적/논리적(P2L: Physical to Logical) 정보로부터 상기 리드 커맨드에 대한 데이터가 저장된 위치를 검색할 수 있다. 상기 P2L 정보는 오픈 블록에 대한 맵 정보일 수 있다. 컨트롤러는 데이터를 메모리 블록에 프로그램하기 위해 오픈 블록을 할당하여 이레이즈 동작을 수행한 이후 상기 데이터를 프로그램하도록 메모리 장치를 제어할 수 있다. 따라서, 상기 P2L 정보는 프로그램 동작이 수행 중인 데이터에 대한 맵 정보를 포함할 수 있다.
단계 S308에서, 상기 P2L 정보로부터 리드 커맨드에 대한 데이터가 저장된 위치를 검색하지 못한 경우(단계 S306에서 'N'), 컨트롤러는 논리적/물리적(L2P: Logical to Physical) 정보로부터 상기 리드 커맨드에 대한 데이터가 저장된 위치를 검색할 수 있다. 상기 L2P 정보는 맵 업데이트를 적어도 한번 이상 한 맵 정보일 수 있다. P2L 정보에 포함된 논리 주소의 개수는 라이트 버퍼에 저장된 데이터에 대한 논리 주소의 개수보다는 많고, L2P 정보에 포함된 물리 주소의 개수보다는 적을 수 있다. 컨트롤러는 검색해야 하는 논리 주소의 개수가 적은 정보로부터 순차적으로 리드 커맨드에 대한 데이터가 저장된 위치를 검색할 수 있다. L2P 정보로부터 상기 리드 커맨드에 대한 데이터가 저장된 위치를 검색하지 못한 경우(단계 S308에서 'N'), 호스트가 요청한 데이터가 메모리 시스템에 존재하지 아니하는 경우일 수 있다. 컨트롤러는 호스트로 트림(trim) 신호를 제공하여 요청하는 데이터가 메모리 시스템에 존재하지 아니하다는 정보를 제공할 수 있다.
단계 S310에서, P2L 정보로부터 리드 커맨드에 대한 데이터가 저장된 위치를 검색한 경우 또는 L2P 정보로부터 리드 커맨드에 대한 데이터가 저장된 위치를 검색한 경우(단계 S306에서 'Y' 또는 단계 S308에서 'Y'), 컨트롤러는 상기 리드 커맨드를 커맨드 큐(CMD QUEUE)에 인큐할 수 있다. 컨트롤러는 상기 커맨드 큐에 큐잉된 커맨드들을 순차적으로 메모리 장치로 제공하여 상기 커맨드에 대응하는 동작을 수행하도록 메모리 장치를 제어할 수 있다.
단계 S312에서, 메모리 장치는 컨트롤러의 제어 하에 리드 커맨드에 응답하여 리드 동작을 수행할 수 있다. 메모리 장치는 상기 P2L 정보 또는 L2P 정보에 기초하여 제공된 물리 주소에 저장된 데이터를 리드하여 컨트롤러로 제공할 수 있다. 컨트롤러는 상기 제공된 데이터에 대해 에러 정정 동작을 수행할 수 있다.
단계 S314에서, 컨트롤러는 단계 S312에서 리드된 데이터 또는 라이트 버퍼로부터 검색한 데이터(단계 S304에서 'Y')를 호스트로 제공할 수 있다.
도 3은 선입-선출 방식에 따라 큐를 관리하는 방법을 설명하기 위한 도면이다.
선입-선출(First in- First Out: FIFO) 방식은 큐에 인큐된 순서대로 상기 큐로부터 디큐하는 방식을 의미한다. 도 3을 참조하면, 제1 리드 커맨드(R1)이 먼저 큐(QUEUE)에 인큐된 이후 제2 리드 커맨드(R2)가 상기 큐(QUEUE)에 인큐된 경우, 인큐된 순서에 따라 상기 제1 리드 커맨드(R1)가 먼저 상기 큐(QUEUE)로부터 디큐된 이후 상기 제2 리드 커맨드(R2)가 상기 큐(QUEUE)로부터 디큐될 수 있다. 선입-선출 방식은 큐를 운용하는 일반적인 방식으로써 인터페이스 큐 및 커맨드 큐도 마찬가지로 선입-선출 방식에 따라 운용될 수 있다.
P2L 정보는 프로그램 동작 중인 데이터에 대한 맵 정보를 포함할 수 있으므로, 상기 P2L 정보로부터 리드 커맨드에 대한 데이터가 저장된 위치를 검색하여 리드 커맨드를 커맨드 큐에 큐잉하는 경우에, 상기 리드 커맨드의 논리 주소와 동일한 논리 주소에 대한 프로그램 동작이 수행 중인 경우가 발생할 수 있다. 상기 프로그램 동작이 패일될 경우 물리 주소가 변경될 수도 있으므로, 컨트롤러는 프로그램 동작 중인 논리 주소와 동일한 논리 주소를 갖는 리드 커맨드가 커맨드 큐에 큐잉될 경우, 상기 리드 커맨드를 상기 커맨드 큐로부터 디큐하지 아니할 수 있다. 상기 커맨드 큐는 선입-선출 방식에 따라 운용되므로, 상기 리드 커맨드 이후에 상기 커맨드 큐에 큐잉된 리드 커맨드 역시 상기 커맨드 큐로부터 디큐되지 못하는 상황이 발생한다.
또한, 상기 프로그램 동작이 패일된 경우, 컨트롤러는 에러 핸들링 동작을 수행하도록 메모리 장치를 제어할 수 있다. 상기 에러 핸들링 동작은 프로그램 패일된 데이터를 다른 정상 메모리 블록에 프로그램하는 동작을 의미하며, 상기 에러 핸들링 동작에 따라 물리 주소가 변경될 수 있다. 따라서, 컨트롤러는 커맨드 큐에 큐잉된 상기 리드 커맨드를 디큐한 이후 상기 에러 핸들링 동작이 성공적으로 수행되면, 변경된 물리 주소에 기초하여 상기 리드 커맨드의 물리 주소를 업데이트한 이후 다시 상기 커맨드 큐에 큐잉한다. 프로그램 동작 수행 중인 논리 주소와 동일한 논리 주소를 커맨드 큐에 큐잉할 경우 에러 핸들링 동작의 복잡도가 증가하므로 메모리 시스템의 성능이 저하되는 문제가 발생할 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 리드 커맨드를 커맨드 큐(146)에 인큐하기 전에, 상기 리드 커맨드의 논리 주소에 대한 프로그램 동작이 수행 중인지 여부를 판단할 수 있다. 컨트롤러(130)는 상기 리드 커맨드의 논리 주소에 대한 프로그램 동작이 수행 중인 경우에 상기 리드 커맨드를 상기 커맨드 큐에 인큐하는 동작을 지연시켜 인터페이스 큐(136)에 잔존시킬 수 있다. 컨트롤러(130)는 상기 인터페이스 큐(136)의 디큐 순서를 바꿔서 상기 리드 커맨드 이후 인큐된 후속 리드 커맨드의 논리 주소에 대해 프로그램 동작이 수행 중인 경우가 아니라면, 상기 후속 리드 커맨드를 상기 리드 커맨드보다 먼저 디큐하여 상기 커맨드 큐에 인큐할 수 있다. 따라서, 상기 리드 커맨드에 대한 리드 동작이 지연되는 동안 상기 후속 리드 커맨드에 대한 리드 동작을 수행함으로써 전체적인 리드 성능을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 컨트롤러(130)는 상기 리드 커맨드의 논리 주소에 대한 프로그램 동작이 성공적으로 수행될 때까지 상기 리드 커맨드를 상기 커맨드 큐(146)에 인큐하는 동작을 지연시킬 수 있다. 이후 상기 컨트롤러(130)는 상기 논리 주소를 상기 프로그램 동작이 성공적으로 수행된 물리 주소에 맵핑하여 상기 리드 커맨드를 상기 커맨드 큐(146)에 인큐할 수 있다. 본 발명의 일 실시예에 따르면, 프로그램 동작이 성공적으로 수행된 논리 주소에 대한 리드 커맨드만 커맨드 큐(146)에 인큐하므로, 상기 리드 커맨드의 물리 주소를 변경할 목적으로 상기 리드 커맨드를 상기 커맨드 큐(146)로부터 디큐하는 경우가 발생하지 아니할 수 있다. 따라서, 선입-선출 방식에 따라 커맨드 큐(146)를 운용하면 되기 때문에 에러 핸들링의 복잡도가 감소할 수 있다.
도 4a는 종래기술에 따라 인터페이스 큐 및 커맨드 큐를 운용하는 방식을 설명하기 위한 도면이다.
설명의 편의를 위해 인터페이스 큐는 제1 및 제2 리드 커맨드(R1 및 R2)를 큐잉하고, 커맨드 큐에 큐잉된 라이트 커맨드(W)가 메모리 장치로 제공되어 프로그램 동작이 수행 중인 경우로 설명한다. 또한, 제1 리드 커맨드(R1)와 라이트 커맨드(W)의 논리 주소가 동일한 경우로 설명한다.
컨트롤러(130)는 커맨드 큐에 큐잉된 라이트 커맨드(W)를 메모리 장치로 제공하여 상기 라이트 커맨드(W)에 대한 프로그램 동작을 수행하도록 상기 메모리 장치(150)를 제어할 수 있다. 상기 라이트 커맨드(W)에 대한 논리 주소 및 물리 주소는 각각 제1 논리 주소(LA1) 및 제1 물리 주소(PB1)일 수 있으며, 컨트롤러는 상기 제1 물리 주소(PB1)에 대한 논리 주소를 상기 제1 논리 주소(LA1)로 설정하여 P2L 정보를 업데이트할 수 있다.
컨트롤러는 상기 P2L 정보에 기초하여 상기 제1 리드 커맨드(R1)의 논리 주소에 대한 데이터가 저장된 위치를 검색할 수 있다. 상기 제1 리드 커맨드(R1)의 논리 주소는 상기 라이트 커맨드(W)의 논리 주소와 동일한 제1 논리 주소(LA1)이므로, 컨트롤러는 상기 P2L 정보에 기초하여 상기 제1 논리 주소(LA1)를 제1 물리 주소(PA1)로 맵핑할 수 있다. 제2 리드 커맨드(R2)의 경우 제2 논리 주소(LA1) 및 제2 물리 주소(PA2)를 갖는 경우로 설명한다.
컨트롤러는 라이트 커맨드(W)에 대한 프로그램 동작이 수행되는 동안 인터페이스 큐에 큐잉된 제1 및 제2 리드 커맨드(R1 및 R2)를 순차적으로 디큐하여 커맨드 큐에 인큐할 수 있다. 컨트롤러(130)는 상기 인큐된 제1 및 제2 리드 커맨드(R1 및 R2) 중 프로그램 동작 중인 라이트 커맨드와 동일한 논리 주소를 갖는 제1 리드 커맨드(R1)를 커맨드 큐에 대기시킬 수 있다. 커맨드 큐는 선입-선출 방식에 따라 운용되므로, 제1 리드 커맨드(R1)보다 나중에 상기 커맨드 큐에 큐잉된 제2 리드 커맨드(R2)는 프로그램 동작 중인 논리 주소와 상이한 논리 주소를 가짐에도 불구하고 상기 커맨드 큐로부터 디큐되지 아니한다. 따라서, 제2 리드 커맨드(R2)에 대한 리드 동작은 제1 리드 커맨드(R1)에 대한 리드 동작이 수행된 이후에 비로소 수행될 수 있다.
도 4b는 본 발명의 일 실시예에 따라 인터페이스 큐 및 커맨드 큐를 운용하는 방식을 설명하기 위한 도면이다.
앞서 도 4a의 경우와 마찬가지로 커맨드 큐(146)에 큐잉된 라이트 커맨드(W)의 논리 주소 및 물리 주소는 각각 인터페이스 큐(136)에 큐잉된 제1 리드 커맨드(R1)의 논리 주소 및 물리 주소와 동일하며, 상기 인터페이스 큐(136)에 큐잉된 제2 리드 커맨드(R2)의 논리 주소는 상기 라이트 커맨드(W)의 논리 주소 및 물리 주소와 상이하다.
컨트롤러(130)는 라이트 커맨드(W)를 메모리 장치(150)로 제공한 이후, 상기 라이트 커맨드(W)에 대한 논리 주소를 메모리(144)에 기록할 수 있다. 상기 메모리는 프로그램 동작 중인 커맨드들에 대한 논리 주소를 저장하는 리스트를 포함할 수 있다. 컨트롤러(130)는 상기 인터페이스 큐(136)에 큐잉된 제1 및 제2 리드 커맨드(R1 및 R2)의 논리 주소가 상기 리스트에 포함되어 있는지 여부에 따라 상기 제1 및 제2 리드 커맨드(R1 및 R2)를 디큐하는 시점을 결정할 수 있다. 컨트롤러(130)는 상기 인터페이스 큐(136)에 큐잉된 제1 리드 커맨드(R1)의 논리 주소(LA1)이 상기 리스트에 기재된 라이트 커맨드(W)의 논리 주소(LA1)과 동일하므로, 상기 제1 리드 커맨드(R1)를 상기 커맨드 큐(146)로 인큐하는 동작을 지연시킬 수 있다. 컨트롤러(130)는 상기 제2 리드 커맨드(R2)의 논리 주소(LA2)가 상기 리스트에 포함되지 아니하므로, 상기 제2 리드 커맨드(R2)를 상기 제1 리드 커맨드(R1)보다 먼저 디큐하여 커맨드 큐(146)로 인큐할 수 있다. 본 발명의 일 실시예에 따르면, 컨트롤러(130)는 인터페이스 큐(136)에 큐잉된 리드 커맨드들의 디큐 순서를 동적으로 바꿈으로써 선입 선출 방식으로 운영되는 커맨드 큐 내부에서 먼저 큐잉된 제1 리드 커맨드의 디큐 시점이 지연됨에 따라 제2 리드 커맨드의 디큐 시점도 지연되는 문제를 방지할 수 있다.
도 5a는 종래기술에 따른 프로그램 및 리드 동작에 대한 타이밍도이다.
도 5a에 도시된 타이밍도는 도 4a에 도시된 라이트 커맨드, 제1 및 제2 리드커맨드(R1 및 R2)에 대한 동작을 시간 순서에 따라 도시한다.
컨트롤러(130)는 라이트 커맨드(W)에 기초하여 프로그램 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 상기 프로그램 동작 수행 중 컨트롤러(130)는 선입-선출 방식에 따라 인터페이스 큐로부터 제1 리드 커맨드(R1)를 디큐하여 상기 제1 리드 커맨드(R1)를 커맨드 큐에 인큐할 수 있다. 제1 리드 커맨드(R1)의 논리 주소는 프로그램 수행 중인 라이트 커맨드(W)의 논리 주소와 동일하므로, 컨트롤러는 상기 프로그램 동작이 완료될 때까지 상기 제1 리드 커맨드(R1)에 대한 리드 동작을 지연시킬 수 있다. 컨트롤러는 제1 리드 커맨드(R1)를 커맨드 큐에 인큐한 이후 제2 리드 커맨드(R2)를 상기 커맨드 큐에 인큐할 수 있다. 선입-선출 방식에 따라 컨트롤러는 제1 리드 커맨드(R1)를 커맨드 큐로부터 디큐할 때까지 상기 제2 리드 커맨드(R2)를 상기 커맨드큐로부터 디큐하지 아니할 수 있다. 컨트롤러는 상기 프로그램 동작이 완료되면 상기 커맨드 큐로부터 제1 리드 커맨드(R1)를 디큐하여 제1 리드 동작(READ1)을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 선입-선출 방식에 따라 상기 제1 리드 커맨드(R1)를 디큐한 이후 비로소 상기 제2 리드 커맨드(R2)를 커맨드 큐로부터 디큐하여 제2 리드 동작(R2)을 수행하도록 메모리 장치(150)를 제어할 수 있다.
종래 기술에 따르면 제2 리드 커맨드(R2)의 논리 주소는 프로그램 동작 수행 중인 라이트 커맨드(W)의 논리 주소와 다름에도 불구하고, 컨트롤러(130)는 커맨드 큐에 먼저 인큐된 제1 리드 커맨드(R1)가 디큐될 때까지 상기 제2 리드 커맨드(R2)에 대한 리드 동작(READ2)을 대기시킨다. 따라서, 제2 리드 커맨드(R2)에 대한 리드 동작(READ2)도 상기 라이트 커맨드(W)에 대한 프로그램 동작이 완료될 때까지 수행되지 못하는 문제가 발생한다.
도 5b는 본 발명의 일 실시예에 따른 프로그램 및 리드 동작의 타이밍도이다.
도 5b에 도시된 타이밍도는 도 4b에 도시된 라이트 커맨드, 제1 및 제2 리드커맨드(R1 및 R2)에 대한 동작을 시간 순서에 따라 도시한다.
컨트롤러(130)는 프로그램 동작 수행 중인 라이트 커맨드(W)의 논리 주소와 인터페이스 큐에 큐잉된 제1 리드 커맨드(R1)의 논리 주소가 동일한 경우, 상기 제1 리드 커맨드(R1)를 상기 인터페이스 큐(136)로부터 디큐하는 동작을 지연시킬 수 있다. 컨트롤러(130)는 상기 프로그램 커맨드(W)의 논리 주소와 상이한 논리 주소를 갖는 제2 리드 커맨드(R2)를 상기 인터페이스 큐에 먼저 인큐된 제1 리드 커맨드(R1)보다 먼저 상기 인터페이스 큐(136)로부터 디큐할 수 있다. 컨트롤러(130)는 상기 제2 리드 커맨드(R2)를 커맨드 큐(146)에 인큐하고, 상기 프로그램 동작을 수행하는 동안 상기 제2 리드 커맨드(R2)에 따라 리드 동작(READ2)을 수행하도록 메모리 장치(150)를 제어할 수 있다. 이후 상기 프로그램 동작이 완료되면 컨트롤러(130)는 상기 제1 리드 커맨드(R1)를 커맨드 큐(146)에 인큐하고, 상기 제1 리드 커맨드(R1)에 따라 리드 동작(READ1)을 수행하도록 메모리 장치(150)를 제어할 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 프로그램 동작 수행 중인 라이트 커맨드의 논리 주소와 인터페이스 큐(136)에 인큐된 리드 커맨드의 논리 주소의 동일 여부에 따라 인터페이스 큐(136)에 인큐된 리드 커맨드들의 디큐 순서를 바꿈으로써 상기 프로그램 동작을 수행하는 동안 상기 라이트 커맨드의 논리 주소와 다른 논리 주소를 갖는 리드 커맨드에 대한 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
도 6은 프로그램 패일이 발생한 경우 에러 핸들링의 복잡도를 설명하기 위한 도면이다.
설명의 편의를 위해 제1 논리 주소(LA1) 및 제1 물리 주소(PA1)를 갖는 라이트 커맨드에 대한 프로그램 동작이 패일된 이후, 제2 물리 주소(PA2)를 갖는 새로운 블록(NEW BLK)에 대해 다시 프로그램 동작을 수행하는 에러 핸들링 동작을 수행한 이후에 상기 프로그램 동작이 완료된 경우로 설명한다.
종래 기술에 따르면, 컨트롤러는 상기 라이트 커맨드에 대한 프로그램 동작이 수행되는 동안 상기 라이트 커맨드와 동일한 논리 주소(LA1)를 갖는 리드 커맨드(READ_CMD)를 커맨드 큐에 인큐할 수 있다. 컨트롤러는 상기 프로그램 동작이 완료될 때까지 상기 리드 커맨드(READ_CMD)에 대한 리드 동작을 수행하지 아니할 수 있다. 만약, 상기 프로그램 동작이 패일되면, 컨트롤러는 상기 커맨드 큐로부터 상기 리드 커맨드(READ_CMD)를 디큐하여 에러 핸들링 동작이 완료될 때까지 대기할 수 있다. 컨트롤러는 제2 물리 주소(PA2)를 갖는 새로운 블록에 대해 프로그램 동작을 다시 수행하는 상기 에러 핸들링 동작을 수행하도록 메모리 장치를 제어할 수 있다. 컨트롤러는 상기 에러 핸들링 동작이 성공적으로 수행될 경우에, 상기 리드 커맨드(READ_CMD)의 논리 주소를 상기 에러 핸들링 동작이 수행된 새로운 물리 주소(PA2)로 수정한 이후에 상기 리드 커맨드(READ_CMD)를 다시 커맨드 큐에 인큐할 수 있다.
종래 기술에 따르면, 커맨드 큐에 인큐된 리드 커맨드(READ_CMD)와 동일한 논리 주소를 갖는 프로그램 동작이 패일될 경우 컨트롤러는 상기 리드 커맨드(READ_CMD)를 상기 커맨드 큐로부터 디큐하고, 상기 리드 커맨드(READ_CMD)의 물리 주소를 수정해야 하며, 상기 리드 커맨드(READ_CMD)를 다시 커맨드 큐에 인큐해야 한다. 따라서, 에러 핸들링 과정에서 발생하는 복잡도가 증가하는 문제가 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 프로그램 수행 중인 라이트 커맨드와 동일 논리 주소를 갖는 리드 커맨드(READ_CMD)를 커맨드 큐(146)에 인큐하는 동작을 지연시킬 수 있다. 상기 컨트롤러(130)는 상기 프로그램 동작이 성공적으로 수행된 이후에 비로소 상기 리드 커맨드(READ_CMD)의 논리 주소를 상기 프로그램 동작이 성공적으로 수행된 물리 주소에 맵핑하여 상기 리드 커맨드(READ_CMD)를 상기 커맨드 큐(146)에 인큐할 수 있다. 따라서, 커맨드 큐(146)에 큐잉된 리드 커맨드(READ_CMD)의 물리 주소에 대한 무결성이 담보되므로, 상기 물리 주소를 변경하기 위해 상기 리드 커맨드(READ_CMD)를 디큐하고, 상기 리드 커맨드(READ_CMD)의 물리 주소를 수정한 이후 다시 상기 리드 커맨드(READ_CMD)를 커맨드 큐(146)에 인큐하는 경우가 발생하지 아니할 수 있다. 즉, 에러 핸들링 과정의 복잡도가 낮아질 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
단계 S702에서, 컨트롤러(130)는 인터페이스 큐(136)에 큐잉된 제1 리드 커맨드를 상기 인터페이스 큐(136)로부터 디큐할 지 여부를 결정하는 시점에 상기 제1 리드 커맨드의 상태(CMD STATUS1)를 시작 상태(START)로 기록할 수 있다. 컨트롤러(130)는 기본적으로 선입-선출방식에 따라 리드 커맨드를 상기 인터페이스 큐(136)로부터의 디큐 여부에 대한 판단 시점을 결정할 수 있다.
단계 S704에서, 컨트롤러(130)는 메모리(144)에 저장된 프로그램 동작 중인 논리 주소(LA_PGM)와 상기 제1 리드 커맨드의 논리주소(LA_READ_CMD)의 동일 여부에 대해 판단할 수 있다. 구체적으로 컨트롤러(130)는 프로그램 동작 중인 논리 주소들(LA_PGM)에 대한 리스트를 상기 메모리(144)에 저장할 수 있으며, 상기 리스트에 포함된 논리 주소들(LA_PGM)과 상기 제1 리드 커맨드의 논리 주소(LA_READ_CMD)의 동일 여부를 판단할 수 있다.
단계 S706에서, 상기 메모리(144)에 저장된 프로그램 동작 중인 논리 주소(LA_PGM)과 제1 리드 커맨드의 논리 주소(LA_READ_CMD)가 일치할 경우(단계 S704에서 'Y'), 컨트롤러(130)는 상기 제1 리드 커맨드의 상태(CMD STATUS1)를 중단 상태(HOLD)로 기록할 수 있다. 본 발명의 일 실시예에 따르면, 컨트롤러(130)는 플래그(FLAG)를 표시하여 리드 커맨드의 상태를 판별할 수 있다.
단계 S708에서, 컨트롤러(130)는 리드 커맨드의 상태가 중단 상태(HOLD)인 경우, 상기 리드 커맨드를 커맨드 큐(146)에 인큐하는 동작을 지연시키고, 후속 리드 커맨드에 대한 디큐 여부를 판단할 수 있다. 컨트롤러(130)는 상기 리드 커맨드의 상태를 중단 상태(HOLD)로 기록한 이후 임계치만큼의 후속 리드 커맨드들에 대해 디큐 여부를 판단하고, 다시 상기 리드 커맨드에 대해 디큐 여부를 판단할 수 있다.
예를 들어, 상기 임계치가 '2'의 값을 갖는 경우, 컨트롤러(130)는 제1 리드 커맨드의 상태(CMD STATUS1)를 중단 상태(HOLD)로 기록하고, 상기 제1 리드 커맨드를 상기 인터페이스 큐(136)에 대기시킬 수 있다. 이후, 컨트롤러(130)는 후속 리드 커맨드인 제2 리드 커맨드에 대해 단계 S702 및 단계 S704를 수행할 수 있으며, 단계 S704에서의 판단 결과에 따라 상기 제2 리드 커맨드에 대해 단계 S706을 추가적으로 수행하거나 단계 S710 및 단계 S712를 추가적으로 수행할 수 있다. 이후, 컨트롤러(130)는 제3 리드 커맨드에 대해 상기 제2 리드 커맨드와 동일한 방식으로 디큐 여부를 결정하는 단계들을 수행하고, 다시 상기 제1 리드 커맨드에 대해 디큐 여부를 결정하는 단계를 수행할 수 있다.
단계 S710에서, 컨트롤러(130)는 상기 메모리(144)에 저장된 프로그램 동작 중인 논리 주소(LA_PGM)과 제1 리드 커맨드의 논리 주소(LA_READ_CMD)가 일치하지 아니할 경우(단계 S704에서 'N'), P2L 정보 또는 L2P 정보에 따라 물리 주소를 맵핑할 수 있다.
단계 S712에서, 컨트롤러(130)는 상기 제1 리드 커맨드를 커맨드 큐(146)에 인큐할 수 있다. 컨트롤러(130)는 상기 제1 리드 커맨드를 메모리 장치(150)로 제공하여 리드 동작을 수행하도록 상기 메모리 장치(150)를 제어할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다.
도 8은 도 1의 데이터 처리 시스템(100)에서 본 발명과 관련된 구성만 간략히 도시한다.
컨트롤러(130)는 호스트 인터페이스 유닛(132), 프로세서(134), 메모리(144) 및 메모리 인터페이스 유닛(142)를 포함할 수 있다. 호스트 인터페이스 유닛(132)은 인터페이스 큐(136)를 포함할 수 있다. 메모리 인터페이스 유닛(142)은 커맨드 큐(146)및 프로그램 상태 관리부(148)를 포함할 수 있다.
인터페이스 큐(136)는 호스트(102)로부터 제공된 리드 커맨드(R_CMD) 및 라이트 커맨드(W_CMD)를 인큐할 수 있다. 기본적으로 인터페이스 큐(136)는 선입 선출 방식에 따라 운용되지만, 후술하는 바와 같이 프로그램 동작 중인 라이트 커맨드의 논리 주소와 상기 인터페이스 큐(136)에 큐잉된 리드 커맨드의 논리 주소가 동일한 경우에 디큐 순서가 변경될 수 있다.
프로그램 상태 관리부(148)는 프로그램 동작 수행 중인 라이트 커맨드의 논리 주소(INFO_PGM)를 메모리(144)에 저장할 수 있다. 프로그램 상태 관리부(148)는 상기 메모리(144)에 프로그램 동작 수행 중인 라이트 커맨드들의 논리 주소들에 대한 리스트를 저장할 수 있으며, 프로그램 동작이 완료된 라이트 커맨드들의 논리 주소를 상기 리스트로부터 삭제할 수 있다. 예를 들어, 프로그램 상태 관리부(148)는 상기 메모리 장치(150)로부터 제공된 패스 신호(SIG_PASS)에 응답하여 상기 라이트 커맨드의 논리 주소를 상기 리스트로부터 삭제할 수 있다. 프로그램 상태 관리부(148)는 상기 메모리 장치(150)로부터 패일 신호(SIG_FAIL)가 제공될 경우에, 상기 라이트 커맨드의 논리 주소를 상기 리스트에 유지시킬 수 있다.
프로세서(134)는 인터페이스 큐(136)에 인큐된 순서에 따라 리드 커맨드들의 디큐 여부를 판단할 수 있다. 프로세서(134)는 상기 리드 커맨드들의 디큐 시점을 판단하는 시점에 상기 리드 커맨드의 논리 주소가 상기 메모리(144)에 저장된 리스트에 포함되어 있는지 여부에 대해 판단할 수 있다. 프로세서(134)는 상기 리드 커맨드의 논리 주소가 프로그램 동작 중인 라이트 커맨드의 논리 주소와 동일한 경우 상기 리드 커맨드를 커맨드 큐(146)로 인큐하는 동작을 지연시킬 수 있다. 프로세서(134)는 이후 후속 리드 커맨드의 디큐 여부를 판단할 수 있으며, 임계치만큼의 후속 리드 커맨드들에 대해 디큐 여부를 판단한 이후에 다시 상기 지연시킨 리드 커맨드에 대한 디큐 여부 판단을 할 수 있다.
프로세서(134)는 상기 리드 커맨드의 논리 주소가 상기 리스트에 포함되어 있지 아니한 경우에 상기 리드 커맨드의 논리 주소를 프로그램이 성공적으로 수행된 물리 주소로 맵핑한 이후에 상기 리드 커맨드를 커맨드 큐(146)에 인큐할 수 있다. 본 발명의 일 실시예에 따르면, 프로세서(134)는 프로그램 동작 중인 라이트 커맨드의 논리 주소와 인터페이스 큐(136)에 큐잉된 리드 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 상기 커맨드 큐(146)에 인큐하는 동작을 지연시키고, 후속 리드 커맨드에 대한 리드 동작을 먼저 수행하도록 큐잉 순서를 변경함으로써 리드 성능을 향상시킬 수 있다. 또한, 프로그램 동작이 성공적으로 수행된 이후에 비로소 리드 커맨드의 논리 주소를 상기 프로그램 동작이 성공적으로 수행된 물리 주소에 맵핑한 이후 상기 리드 커맨드를 커맨드 큐(146)에 인큐함으로써 에러 핸들링 동작의 복잡도를 낮출 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
110: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (20)

  1. 메모리 장치;
    선입 선출 방식으로 커맨드들을 큐잉하는 인터페이스 큐;
    상기 인터페이스 큐로부터 제공된 커맨드들을 상기 선입 선출 방식으로 디큐하여 상기 메모리 장치로 제공하는 커맨드 큐; 및
    프로그램 동작 중인 라이트 커맨드의 논리 주소와 상기 인터페이스 큐에 인큐된 리드 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 상기 프로그램 동작이 성공적으로 수행될 때까지 지연시키고, 상기 인터페이스 큐에 인큐된 후속 리드 커맨드를 상기 커맨드 큐로 인큐할지 여부를 결정하는
    메모리 시스템.
  2. 제1 항에 있어서,
    상기 프로그램 동작 중인 라이트 커맨드에 대한 논리 주소에 대한 리스트를 저장하는 메모리
    를 더 포함하는 메모리 시스템.
  3. 제2 항에 있어서,
    상기 인터페이스 큐에 인큐된 리드 커맨드의 논리 주소와 상기 리스트에 포함된 라이트 커맨드의 논리 주소를 비교한 결과를 상기 프로세서로 제공하는 프로그램 상태 관리부
    를 더 포함하는 메모리 시스템.
  4. 제3 항에 있어서,
    상기 프로세서는
    상기 후속 리드 커맨드의 논리 주소와 상기 리스트에 포함된 라이트 커맨드의 논리 주소가 동일하지 아니할 경우에 상기 후속 리드 커맨드를 상기 커맨드 큐에 인큐하는
    메모리 시스템.
  5. 제4 항에 있어서,
    상기 프로세서는
    상기 프로그램 동작 중 상기 후속 리드 커맨드에 대한 리드 동작을 수행하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  6. 제1 항에 있어서,
    상기 프로세서는
    상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시킨 이후, 임계치만큼의 후속 리드 커맨드들에 대해 상기 커맨드 큐로 인큐할지 여부를 결정한 경우에, 상기 리드 커맨드에 대해 다시 상기 커맨드 큐로 인큐할지 여부를 결정하는
    메모리 시스템.
  7. 제1 항에 있어서,
    상기 프로세서는
    상기 리드 커맨드를 상기 커맨드 큐로 인큐할지 여부를 결정하는 시점에 상기 리드 커맨드의 상태를 시작 상태로 기록하는
    메모리 시스템.
  8. 제1 항에 있어서,
    상기 프로세서는
    상기 리드 커맨드의 논리 주소와 상기 프로그램 동작 중인 라이트 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 중단 상태로 기록하는
    메모리 시스템.
  9. 제1 항에 있어서,
    상기 프로세서는
    상기 프로그램 동작이 패일되면, 새로운 정상 메모리 블록에 대해 다시 상기 프로그램 동작을 수행하는 에러 핸들링 동작을 수행하도록 상기 메모리 장치를 제어하는
    메모리 시스템.
  10. 제9 항에 있어서,
    상기 프로세서는
    상기 에러 핸들링 동작이 성공적으로 수행되면 상기 지연된 리드 커맨드의 논리 주소를 상기 새로운 정상 메모리 블록의 주소로 맵핑하는
    메모리 시스템.
  11. 선입 선출 방식으로 커맨드들을 인터페이스 큐에 큐잉하는 단계;
    상기 인터페이스 큐로부터 제공된 커맨드들을 선입 선출 방식으로 디큐하여 상기 메모리 장치로 제공하는 단계;
    프로그램 동작 중인 라이트 커맨드의 논리 주소와 상기 인터페이스 큐에 인큐된 리드 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 상기 프로그램 동작이 성공적으로 수행될 때까지 지연시키는 단계; 및
    상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시킨 경우에, 상기 리드 커맨드의 후속 리드 커맨드를 상기 커맨드 큐로 인큐할지 여부를 결정하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제11 항에 있어서,
    상기 프로그램 동작 중인 라이트 커맨드에 대한 논리 주소에 대한 리스트를 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제12 항에 있어서,
    상기 인터페이스 큐에 인큐된 리드 커맨드의 논리 주소와 상기 리스트에 포함된 라이트 커맨드의 논리 주소를 비교한 결과를 출력하는 단계
    를 더 포함하는 메모리 시스템의 동작 방법.
  14. 제13 항에 있어서,
    상기 리드 커맨드의 후속 리드 커맨드를 상기 인터페이스 큐로 인큐할지 여부를 결정하는 단계는
    상기 후속 리드 커맨드의 논리 주소와 상기 리스트에 포함된 라이트 커맨드의 논리 주소가 동일하지 아니할 경우에 상기 후속 리드 커맨드를 상기 커맨드 큐에 인큐하는
    메모리 시스템의 동작방법.
  15. 제14 항에 있어서,
    상기 후속 리드 커맨드를 상기 커맨드 큐에 인큐한 경우에 상기 프로그램 동작 중 상기 후속 리드 커맨드에 대한 리드 동작을 수행하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제11 항에 있어서,
    상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시킨 이후, 임계치만큼의 후속 리드 커맨드들에 대해 상기 커맨드 큐로 인큐할지 여부를 결정한 경우에, 상기 리드 커맨드에 대해 다시 상기 커맨드 큐로 인큐할지 여부를 결정하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. 제11 항에 있어서,
    상기 리드 커맨드를 상기 커맨드 큐로 인큐할지 여부를 결정하는 시점에 상기 리드 커맨드의 상태를 시작 상태로 기록하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  18. 제11 항에 있어서,
    상기 리드 커맨드를 상기 커맨드 큐로 인큐하는 동작을 지연시키는 단계는
    상기 리드 커맨드의 논리 주소와 상기 프로그램 동작 중인 라이트 커맨드의 논리 주소가 동일한 경우에, 상기 리드 커맨드를 중단 상태로 기록하는
    메모리 시스템의 동작방법.
  19. 제11 항에 있어서,
    상기 프로그램 동작이 패일되면, 새로운 정상 메모리 블록에 대해 다시 상기 프로그램 동작을 수행하는 에러 핸들링 동작을 수행하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  20. 제19 항에 있어서,
    상기 에러 핸들링 동작이 성공적으로 수행되면 상기 지연된 리드 커맨드의 논리 주소를 상기 새로운 정상 메모리 블록의 주소로 맵핑하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
KR1020190081341A 2019-07-05 2019-07-05 메모리 시스템 및 그것의 동작방법 KR20210004629A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190081341A KR20210004629A (ko) 2019-07-05 2019-07-05 메모리 시스템 및 그것의 동작방법
US16/802,771 US11556276B2 (en) 2019-07-05 2020-02-27 Memory system and operating method thereof
CN202010533943.6A CN112181285A (zh) 2019-07-05 2020-06-12 存储器***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190081341A KR20210004629A (ko) 2019-07-05 2019-07-05 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20210004629A true KR20210004629A (ko) 2021-01-13

Family

ID=73919528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190081341A KR20210004629A (ko) 2019-07-05 2019-07-05 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11556276B2 (ko)
KR (1) KR20210004629A (ko)
CN (1) CN112181285A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11113213B2 (en) 2019-12-30 2021-09-07 Micron Technology, Inc. Determining write commands for deletion in a host interface
CN113742255B (zh) * 2021-08-26 2023-08-08 合肥康芯威存储技术有限公司 一种无效标记命令的处理方法、***及数据存储设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177989B1 (en) * 2003-12-31 2007-02-13 Intel Corporation Retry of a device read transaction
KR102391493B1 (ko) * 2015-12-31 2022-04-28 에스케이하이닉스 주식회사 반도체 장치와 연결된 컨트롤러 및 그것의 동작 방법
KR20180014994A (ko) * 2016-08-02 2018-02-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20180080589A (ko) 2017-01-04 2018-07-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180090124A (ko) * 2017-02-02 2018-08-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10282250B1 (en) * 2017-10-16 2019-05-07 Cadence Design Systems, Inc. Apparatus and method for a coherent, efficient, and configurable cyclic redundancy check retry implementation for synchronous dynamic random access memory
KR20190042970A (ko) * 2017-10-17 2019-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR102654308B1 (ko) * 2018-11-26 2024-04-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200120113A (ko) * 2019-04-11 2020-10-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200137244A (ko) * 2019-05-29 2020-12-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Also Published As

Publication number Publication date
CN112181285A (zh) 2021-01-05
US20210004180A1 (en) 2021-01-07
US11556276B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
US11216214B2 (en) Memory system and operation method thereof
KR20210108107A (ko) 메모리 시스템 및 그것의 동작방법
KR100794312B1 (ko) 명령어 자동 처리 유니트를 포함한 메모리 컨트롤러 및그를 포함한 메모리 시스템
US11334493B2 (en) Memory system and operating method thereof
CN110908925A (zh) 高效能垃圾收集方法以及数据存储装置及其控制器
US11360706B2 (en) Memory system with program mode switching based on mixed and sequential workloads
CN114371812B (zh) 控制器及其操作方法
US10606744B2 (en) Method for accessing flash memory module and associated flash memory controller and electronic device
TWI710905B (zh) 資料儲存裝置及邏輯至物理位址映射表之載入方法
KR20200137244A (ko) 메모리 시스템 및 그것의 동작방법
US11762590B2 (en) Memory system and data processing system including multi-core controller for classified commands
US11556276B2 (en) Memory system and operating method thereof
KR20190051530A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR102653373B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
CN110515861B (zh) 处理刷写命令的存储设备及其方法
US11182329B2 (en) Data processing system and operating method thereof
CN115080457A (zh) 控制器及其操作方法
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
US8423708B2 (en) Method of active flash management, and associated memory device and controller thereof
CN110879794B (zh) 存储器管理方法以及存储控制器
EP4287028A1 (en) Storage device providing high purge performance and memory block management method thereof
CN114676092A (zh) 一种文件管理方法及相关设备
CN117632809A (zh) 存储器控制器、数据读取方法及存储装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal