KR20200127392A - 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치 - Google Patents

마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치 Download PDF

Info

Publication number
KR20200127392A
KR20200127392A KR1020190051425A KR20190051425A KR20200127392A KR 20200127392 A KR20200127392 A KR 20200127392A KR 1020190051425 A KR1020190051425 A KR 1020190051425A KR 20190051425 A KR20190051425 A KR 20190051425A KR 20200127392 A KR20200127392 A KR 20200127392A
Authority
KR
South Korea
Prior art keywords
low
spin coating
temperature
film
patterning
Prior art date
Application number
KR1020190051425A
Other languages
English (en)
Other versions
KR102244053B1 (ko
Inventor
정연식
이정혜
이헌
최학종
허대홍
Original Assignee
한국과학기술원
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 고려대학교 산학협력단 filed Critical 한국과학기술원
Priority to KR1020190051425A priority Critical patent/KR102244053B1/ko
Publication of KR20200127392A publication Critical patent/KR20200127392A/ko
Application granted granted Critical
Publication of KR102244053B1 publication Critical patent/KR102244053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Abstract

본 발명은 유무기 하이브리드 물질을 이용한 용액 공정으로 마이크로미터 이하의 필름 패터닝을 실현하는 저온 스핀코팅 공정 방법 및 장치에 관한 것으로, 친수성막 기판을 제작하는 단계, 상기 친수성막 기판을 패터닝하는 단계, 상기 패터닝된 친수성막의 부분 영역에 소수성막을 코팅하여 가이드 기판을 제작하는 단계 및 상기 가이드 기판 상에 유무기 하이브리드 물질을 저온 스핀코팅하는 단계를 포함한다.

Description

마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치{LOW-TEMPERATURE SPIN-COATING PROCESS METHOD AND APPARATUS FOR PATTERNING A FILM UNDER MICROMETER}
본 발명은 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치에 관한 것으로, 보다 상세하게는 유무기 하이브리드 물질을 이용한 용액 공정으로 마이크로미터 이하의 필름 패터닝을 실현하는 저온 스핀코팅 공정 방법 및 장치에 관한 것이다.
기존에 유무기 하이브리드 물질을 패터닝하는 방법으로는 주로 빛을 이용하는 광학 리소그래피(Photolithography)를 사용하였다. 광학 리소그래피는 유무기 하이브리드 물질을 미리 코팅한 후, 빛에 반응하는 고분자 물질인 감광액(Photoresist)을 패터닝하며, 유무기 하이브리드 물질을 에칭하여 감광액을 제거하는 방식이다. 이에 따라서, 광학 리소그래피를 이용할 때, 유무기 하이브리드 물질의 고유 성질이 여러 스탭으로 이루어진 후처리 과정으로 인해 변형되는 단점이 존재하였다.
물질의 고유 성질을 유지시키면서 패터닝을 가능하게 하는 방법 중 하나는 화학적 개질을 통해 기판을 제작하고, 그 후에 기능성 물질을 코팅 혹은 증착하는 방식이 있다. 특히, 마이크로미터 이하 패터닝을 위한 기판 제작을 위해서는 분자단위에서 표면을 정교하게 설계하고 제작하고자, 유기물을 이용하여 원하는 특성을 가진 표면을 설계하는 방법이 있다.
유기물을 이용하여 고체표면의 특성을 조절하는 연구 중 하나는 자기조립단분자막(Self-assembled monolayer, SAM)을 형성하는 기술이다. 자기조립단분자막은 다양한 고체 표면에 자발적으로 형성되는 유기 단분자막을 지칭한다. 특히, 전술한 방법은 단분자막을 이루는 분자의 특성이 고체 표면의 특성에 직결되기 때문에 표면의 특성 개질에 매우 유용하다. 예를 들어, 단분자막의 말단에 -OH나 -COOH가 있으면 고체 표면 특성이 상대적으로 친수성이 되고, -F, -CH3이 있으면 상대적으로 소수성이 된다. 이 때, 서로 다른 성질을 갖는 자기조립단분자막을 광학 리소그래피, 전자빔 리소그래피, 나노임프린트 리소그래피, 혹은 나노 전사 프린팅의 방법으로 패터닝하여 기판을 제작할 수 있다.
화학적 개질된 기판 위에 유무기 하이브리드 물질을 선택적으로 패터닝하는 기존의 연구들은 위치 선택성을 향상시키기 위한 주된 전략으로 유기물 선택 및 기판 패터닝 기술 개발과 같이 기판에 집중했지만 필름 균일성과 재현성이 일관되지 않아 최종적인 패턴의 질이 낮은 한계가 있었다.
또한, 화학적 개질된 기판의 패턴 해상도는 기판 제작 과정에서 결정되는데, 광학 리소그래피의 경우 약 50 나노미터 크기 이하로 제작하기 어렵다는 단점이 있었다. 이에, 마이크로 이하 스케일의 필름이 높은 위치 선택성을 갖게 하고, 동시에 50 나노 이하 고해상도 미세 패터닝을 위한 새로운 전략이 요구된다.
본 발명의 목적은 유무기 하이브리드 물질을 용액공정으로 마이크로미터 이하의 필름 패터닝을 실현하기 위한 저온 스핀코팅 공정을 제안하고자 한다.
또한, 본 발명의 목적은 기판 제작 기술과 더불어 물질을 증착, 흡착, 혹은 코팅하는 공정 과정을 동시에 조절하여 유무기 하이브리드 물질의 위치 선택성을 극대화하고자 한다.
또한, 본 발명의 목적은 블록 공중합 고분자 용액을 이용함으로써, 50 나노 이하의 고해상도 미세 패턴을 형성하고자 한다.
본 발명의 실시예에 따른 필름 패터닝을 위한 저온 스핀코팅 공정 방법은 친수성막 기판을 제작하는 단계, 상기 친수성막 기판을 패터닝하는 단계, 상기 패터닝된 친수성막의 부분 영역에 소수성막을 코팅하여 가이드 기판을 제작하는 단계 및 상기 가이드 기판 상에 유무기 하이브리드 물질을 저온 스핀코팅하는 단계를 포함한다.
상기 친수성막을 패터닝하는 단계는 상기 친수성막 기판을 나노임프린트 리소그래피 방법 및 RIE(Reactive ion etching) 방법으로 마이크로 이하 스케일(sub-micrometer scale)의 위치에 따른 표면 특성을 조절하여 패터닝할 수 있다.
상기 가이드 기판을 제작하는 단계는 상기 패터닝된 친수성막의 음영의 부분 영역에 상기 소수성막을 코팅하여 서로 다른 표면 에너지를 갖는 heptadefluoro-1,1,2,2-tetrahydrodecyltrichlorosilane(HDFS), polydimethylsiloxane(PDMS), dodecyltrichlorosilane(DDTS), hexamethyldisilazane (HMDS), octadecanethiol (ODT), 및 polystyrene(PS) 중 적어도 어느 하나를 포함한 친수성 물질 및 소수성 물질이 패터닝된 상기 가이드 기판을 제작할 수 있다.
상기 저온 스핀코팅하는 단계는 상기 유무기 하이브리드 물질의 블록 공중합 고분자 용액을 -20℃ 내지 +15℃의 냉장 보관하여 용액의 온도를 낮추는 단계를 더 포함할 수 있다.
상기 저온 스핀코팅하는 단계는 상기 가이드 기판 상에 상기 온도를 낮춘 유무기 하이브리드 물질을 주입하고, 저온 스핀코팅(SAM-directed cold spin-casting) 기법을 이용하여 상기 가이드 기판 내 상기 온도를 낮춘 유무기 하이브리드 물질을 선택적으로 증착, 흡착 또는 코팅하여 블록 공중합 고분자 필름의 위치를 선택할 수 있다.
상기 저온 스핀코팅하는 단계는 상기 블록 공중합 고분자 용액을 이용하여 상기 가이드 기판 상에 50 나노 이하의 고해상도 미세 패턴을 형성할 수 있다.
상기 블록 공중합 고분자 용액은 50 나노 이하 패턴을 형성하는 PS-b-PMMA, PS-b-PDMS, PS-b-PEO, PS-b-PVP PS-b-P4VP 및 PS-b-P2VP 중 어느 하나일 수 있다.
상기 온도를 낮춘 유무기 하이브리드 물질은 CdSe 및 PbS를 포함하는 양자점(Quantum dot) 용액일 수 있다.
본 발명의 실시예에 따른 필름 패터닝을 위한 저온 스핀코팅 공정 장치는 친수성막 기판, 상기 친수성막 기판을 패터닝하는 패터닝부, 상기 패터닝된 친수성막의 부분 영역에 소수성막을 코팅하여 가이드 기판을 제작하는 가이드 기판 제작부 및 상기 가이드 기판 상에 유무기 하이브리드 물질을 저온 스핀코팅하는 저온 스핀코팅부를 포함한다.
상기 패터닝부는 상기 친수성막 기판을 나노임프린트 리소그래피 방법 및 RIE(Reactive ion etching) 방법으로 마이크로 이하 스케일(sub-micrometer scale)의 위치에 따른 표면 특성을 조절하여 패터닝할 수 있다.
상기 가이드 기판 제작부는 상기 패터닝된 친수성막의 음영의 부분 영역에 상기 소수성막을 코팅하여 서로 다른 표면 에너지를 갖는 heptadefluoro-1,1,2,2-tetrahydrodecyltrichlorosilane(HDFS), polydimethylsiloxane(PDMS), dodecyltrichlorosilane(DDTS), hexamethyldisilazane (HMDS), octadecanethiol (ODT), 및 polystyrene(PS) 중 적어도 어느 하나를 포함한 친수성 물질 및 소수성 물질이 패터닝된 상기 가이드 기판을 제작할 수 있다.
상기 저온 스핀코팅부는 상기 유무기 하이브리드 물질의 블록 공중합 고분자 용액을 -20℃ 내지 +15℃의 냉장 보관하여 용액의 온도를 낮출 수 있다.
상기 저온 스핀코팅부는 상기 가이드 기판 상에 상기 온도를 낮춘 유무기 하이브리드 물질을 주입하고, 저온 스핀코팅(SAM-directed cold spin-casting) 기법을 이용하여 상기 가이드 기판 내 상기 온도를 낮춘 유무기 하이브리드 물질을 선택적으로 증착, 흡착 또는 코팅하여 블록 공중합 고분자 필름의 위치를 선택할 수 있다.
상기 저온 스핀코팅부는 상기 블록 공중합 고분자 용액을 이용하여 상기 가이드 기판 상에 50 나노 이하의 고해상도 미세 패턴을 형성할 수 있다.
본 발명의 실시예에 따르면, 유무기 하이브리드 물질을 저온 스핀코팅 공정하여 마이크로미터 이하의 필름 패터닝을 실현할 수 있다.
또한, 본 발명의 실시예에 따르면, 기판 제작 기술과 더불어 물질을 증착, 흡착, 혹은 코팅하는 공정 과정을 동시에 조절하여 유무기 하이브리드 물질의 위치 선택성을 극대화할 수 있다.
또한, 본 발명의 실시예에 따르면, 블록 공중합 고분자 용액을 이용함으로써, 50 나노 이하의 고해상도 미세 패턴을 형성할 수 있다.
도 1은 본 발명의 실시예에 따른 필름 패터닝을 위한 저온 스핀코팅 공정 방법의 동작 흐름도를 도시한 것이다.
도 2는 본 발명의 실시예에 따른 필름 패터닝을 위한 저온 스핀코팅 공정 장치의 세부 구성을 블록도로 도시한 것이다.
도 3 및 도 4는 본 발명의 실시예에 따른 저온 스핀코팅 공정과 상온 스핀코팅 공정을 설명하기 위해 도시한 것이다.
도 5 내지 도 7은 본 발명의 실시예에 따른 저온 스핀코팅 공정 및 상온 스핀코팅 공정에 의한 실험 결과를 이미지로 도시한 것이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 실시예들은 유무기 하이브리드 물질을 용액공정으로 하여 마이크로미터 이하의 필름 패터닝을 실현하기 위한 저온 스핀코팅 공정하는 것을 그 요지로 한다.
보다 상세하게, 본 발명은 서로 다른 표면 에너지를 갖는 친수성 및 소수성 물질을 나노임프린트 리소그래피 방법(또는 나노전사 프린팅 방법)과 RIE(Reactive ion etching) 방법을 이용하여 패터닝한 화학적 가이드 기판을 제작하고, 유무기 하이브리드 물질을 스핀 코터를 이용하여 스핀코팅할 때에, 온도 조절에 따른 필름의 위치 선택성을 향상시키는 기술을 제공하고자 한다.
여기서, 저온 스핀코팅 기법(또는 냉각 스핀코팅 기법, Cold spin-coating)은 두 가지 혹은 그 이상의 서로 다른 표면 에너지를 갖는 화학적으로 개질된 스핀 코터 척(또는 기판) 상에 블록 공중합 고분자 용액의 온도를 낮춰 냉각 스핀 코팅을 진행하는 기법으로, 블록 공중합 고분자 필름의 위치 선택성을 효과적으로 향상시킬 수 있다. 나아가, 저온 스핀코팅 기법은 이후의 어닐링 공정으로 위치 선택성이 높은 50 나노 이하의 미세 패터닝이 가능하게 한다.
이하에서는, 도 1 내지 도 7을 참조하여 전술한 본 발명에 대해 보다 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 필름 패터닝을 위한 저온 스핀코팅 공정 방법의 동작 흐름도를 도시한 것이고, 도 2는 본 발명의 실시예에 따른 필름 패터닝을 위한 저온 스핀코팅 공정 장치의 세부 구성을 블록도로 도시한 것이다.
본 발명의 실시예에 따른 저온 스핀코팅 공정 장치(200)는 유무기 하이브리드 물질을 이용한 용액 공정으로 마이크로미터 이하의 필름 패터닝을 실현한다.
이를 위해, 본 발명의 실시예에 따른 저온 스핀코팅 공정 장치(200)는 패터닝부(210), 가이드 기판 제작부(220) 및 저온 스핀코팅부(230)를 포함한다. 이 때, 패터닝부(210), 가이드 기판 제작부(220) 및 저온 스핀코팅부(230)는 도 1의 단계들(110 내지 140)을 수행하기 위해 구성될 수 있다.
단계 110에서, 친수성막 기판을 제작한다.
예를 들면, 단계 110은 용액 상태의 폴리스타이렌(polystyrene; PS) 혹은 폴리스타이렌이 혼합된 용액을 스핀코팅(Spin-coating), 딥 코팅(Deep coating), 드롭 캐스팅(Drop casting), 증기 증착(Vapor coating), 및 담금(Immersion) 중 어느 하나의 방식을 수행하거나, RIE(Reactive ion etching)로 플라즈마 처리 혹은 퍼나스(Furnace)로 열처리 하는 방식 중 적어도 하나를 이용하여 친수성막 기판을 제작할 수 있다.
단계 110은 기판 상에 친수성 처리를 수행하여 친수성막 기판을 제작할 수 있다. 실시예에 따라서, 친수성 처리는 UV/O2/O3처리로 수행될 수 있으며, 기판은 산소(O2) 혹은 오존(O3)에 의해서 친수성으로 개질될 수 있고, UV에 의해서 경화되어 유리전이온도를 가지게 될 수 있다.
본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치에서, 상기 친수성막 기판은 단분자막의 말단에 -OH나 -COOH과 같은 특성을 포함하는 친수성인 물질이 형성된 기판인 것이므로, 친수성막 기판을 제작하는 공정은 전술한 바에 한정하지 않는다. 또한, 상기 기판은 절연 기판일 수 있으나, 기판의 종류는 한정하지 않는다.
단계 120에서, 패터닝부(210)는 친수성막 기판을 패터닝한다.
구체적으로, 패터닝부(210)는 친수성막 기판을 나노임프린트 리소그래피 방법 및 RIE(Reactive ion etching) 방법으로 마이크로 이하 스케일(sub-micrometer scale)의 위치에 따른 표면 특성을 조절하여 패터닝할 수 있다.
이 때, 상기 나노임프린트 리소그래피 방법은 나노 스케일의 미세한 패턴을 용이하게 높은 정도, 저비용으로 형성하는 방법이다. 또한, 상기 RIE 방법은 이온의 물리적 충돌과 화학적 반응을 동시에 진행시켜 식각을 수행하는 방법이다. RIE 공정으로 친수성막 기판을 소정 두께로 제거하면 패터닝된 친수성막이 노출될 수 있다.
본 발명의 실시예에 따른 패터닝부(210)는 전술한 바와 같은 나노임프린트 리소그래피 방법 및 RIE 방법을 이용하여 친수성막 기판을 부분적으로 패터닝하며, 친수성막과 소수성막이 교대로 패터닝된 형태를 위해 친수성막 기판에 음영의 부분 영역을 패터닝할 수 있다.
단계 130에서, 가이드 기판 제작부(220)는 패터닝된 친수성막의 부분 영역에 소수성막을 코팅하여 가이드 기판을 제작한다.
가이드 기판 제작부(220)는 패터닝된 친수성막의 음영의 부분 영역에 스핀코팅(Spin-coating), 딥 코팅(Deep coating), 드롭 캐스팅(Drop casting), 증기 증착(Vapor coating), 및 담금 (Immersion) 중 적어도 어느 하나의 방식으로 소수성막을 코팅하여 가이드 기판을 제작할 수 있다.
가이드 기판 제작부(220)는 패터닝된 친수성막의 음영의 부분 영역에 소수성막을 코팅하여 서로 다른 표면 에너지를 갖는 친수성 물질 및 소수성 물질이 패터닝된 가이드 기판을 제작할 수 있다. 예를 들면, 가이드 기판 제작부(220)는 친수성막이 패터닝되지 않은 음영의 부분 영역에 단분자막의 말단에 -F, -CH3과 같은 특성을 포함하는 소수성 물질을 코팅할 수 있다. 이 때, 가이드 기판 제작부(220)는 나노전사 프린팅 기법을 통해 친수성막이 패터닝되지 않은 스탬프에 소수성 물질을 스핀 코팅한 후, 이를 음영의 부분 영역에 전사할 수 있다.
본 발명의 실시예에 따른 서로 다른 표면 에너지를 갖는 친수성 물질 및 소수성 물질은 heptadefluoro-1,1,2,2-tetrahydrodecyltrichlorosilane(HDFS), polydimethylsiloxane(PDMS), dodecyltrichlorosilane(DDTS), hexamethyldisilazane (HMDS), octadecanethiol (ODT), 및 polystyrene(PS) 중 적어도 어느 하나를 포함할 수 있다.
이에, 가이드 기판 제작부(220)는 서로 다른 성질을 갖는 친수성 물질 및 소수성 물질을 광학 리소그래피, 전자빔 리소그래피, 나노임프린트 리소그래피, 혹은 나노 전사 프린팅 등의 방법으로 패터닝하여 가이드 기판을 제작할 수 있다.
본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치는 도 1 및 도 2를 통해 친수성막 기판을 형성하고, 패터닝으로 소수성 물질을 채워넣는 방법으로 설명하였으나, 소수성 막을 형성하고 RIE 패터닝과 코팅방법으로 친수성 물질을 채워넣어 가이드 기판을 제작할 수도 있다. 도 1에서의 단계 110 내지 단계 130은 본 발명의 실시예에 따라서 순서가 바뀌어 가이드 기판을 제작할 수 있다.
단계 140에서, 저온 스핀코팅부(230)는 가이드 기판 상에 유무기 하이브리드 물질을 저온 스핀코팅한다.
저온 스핀코팅부(230)는 저온 스핀코팅을 수행하기에 앞서 유무기 하이브리드 물질의 블록 공중합 고분자 용액을 -20℃ 내지 +15℃의 냉장 보관하여 용액의 온도를 낮추는 단계를 선행하는 것을 특징으로 한다. 이에, 본 발명의 실시예에 따른 저온 스핀코팅부(230)는 블록 공중합 고분자 용액의 온도를 낮춰 냉각 스핀코팅(또는 저온 스핀코팅)을 진행한다. 여기서, 상기 블록 공중합 고분자 용액은 50 나노 이하 패턴을 형성하는 PS-b-PMMA, PS-b-PDMS, PS-b-PEO, PS-b-PVP PS-b-P4VP 및 PS-b-P2VP 중 어느 하나일 수 있다.
이후에, 저온 스핀코팅부(230)는 가이드 기판 상에 온도를 낮춘 유무기 하이브리드 물질을 주입하고, 저온 스핀코팅(SAM-directed cold spin-casting) 기법을 이용하여 가이드 기판 내 상기 온도를 낮춘 유무기 하이브리드 물질을 선택적으로 증착, 흡착 또는 코팅하여 블록 공중합 고분자 필름의 위치를 선택할 수 있다. 여기서, 상기 온도를 낮춘 유무기 하이브리드 물질은 블록 공중합 고분자 용액, CdSe 및 PbS를 포함하는 양자점(Quantum dot) 용액, 그래핀 양자점 (Graphene quantum dot) 용액, 혹은 전도성 고분자 (Conductive polymer) 중 하나일 수 있다.
이 때, 저온 스핀코팅(SAM-directed cold spin-casting) 기법은 필름 패터닝을 위해서 미리 SAM(Self-assembled monolayer)을 패터닝해 놓은 기판 상에 저온 스핀코팅을 수행하는 방법일 수 있다.
화학적으로 개질된 가이드 기판 상에는 원하는 화학반응이나 물리적 흡착 등으로 유무기 하이브리드 물질을 원하는 위치에 선택적으로 증착, 흡착, 또는 코팅할 수 있다. 저온 스핀코팅부(230)는 열적 증착법, 이빔 증착법, 담금법, 전기화학적 초개 활성화, 딥 코팅, 스핀 코팅 방법을 이용하여 온도를 낮춘 유무기 하이브리드 물질을 선택적으로 증착, 흡착 또는 코팅할 수 있다. 이러한 방법들은 기존의 반도체 기술과 쉽게 접목이 가능하기 때문에 실제 적용이 매우 용이하다.
이로 인해, 저온 스핀코팅부(230)는 블록 공중합 고분자 용액을 이용하여 가이드 기판 상에 50 나노 이하의 고해상도 미세 패턴을 형성할 수 있다. 예를 들면, 저온 스핀코팅부(230)는 어닐링 공정으로 위치 선택성이 높은 50 나노 이하의 미세 패터닝을 가능하게 할 수 있다.
도 3 및 도 4는 본 발명의 실시예에 따른 저온 스핀코팅 공정과 상온 스핀코팅 공정을 설명하기 위해 도시한 것이다.
보다 구체적으로, 도 3은 상온 스핀코팅 공정을 수행하는 과정을 도시한 것이고, 도 4는 본 발명의 실시예에 따른 저온 스핀코팅 공정을 수행하는 과정을 도시한 것이다.
도 3을 참조하면, (a)단계에서, 친수성막 기판(310)을 제작한다. 친수성막 기판(310)은 단분자막의 말단에 -OH나 -COOH과 같은 특성을 포함하는 친수성인 물질이 형성된 기판일 수 있다.
(b)단계에서, 친수성막 기판(310)에 나노임프린트 리소그래피 방법 및 RIE(Reactive ion etching) 방법을 이용하여 친수성막을 패터닝(320)한다. (b)단계에서, 본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치는 나노임프린트 리소그래피 방법 및 RIE 방법을 이용하여 친수성막 기판(310)을 부분적으로 패터닝하며, 친수성막과 소수성막이 교대로 패터닝된 형태를 위해 친수성막 기판을 패터닝(320)하여 음영의 부분 영역을 형성할 수 있다.
(c)단계에서, 소수성막(330)을 코팅하여 화학적 가이드 기판을 제작한다. 소수성막(330)은 단분자막의 말단에 -F, -CH3과 같은 특성을 포함하는 소수성 물질일 수 있으며, (c)단계에서 본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치는 패터닝된 친수성막(320)의 음영의 부분 영역에 소수성막(330)을 코팅하여 서로 다른 표면 에너지를 갖는 친수성 물질 및 소수성 물질이 패터닝된 가이드 기판을 제작할 수 있다. 여기서, (c)단계에 도시된 가이드 기판은 친수성막 및 소수성막이 교대로 번갈아 패터닝된 형태이나, 배열 패턴, 배열 형태, 모양 및 순서는 이에 한정되지 아니하며, 서로 다른 표면 에너지를 갖는 친수성 및 소수성 물질을 포함하는 것이면 무관하다.
(d)단계에서, 가이드 기판 상에 유무기 하이브리드 물질 용액(340)을 냉장 보관한 후, (e)단계에서, 온도가 낮춰진 유무기 하이브리드 물질 용액(340)을 상온 스핀코팅 공정(350)한다. 상온 스핀코팅한 결과, (e)단계 및 (f)단계에 도시된 바와 같이, 무기 양자점 용액(360)이 상온 스핀코팅되어 불규칙한 코팅을 나타내는 것을 알 수 있으며, 위치 선택성이 떨어지는 것을 확인할 수 있다.
이 때, (e)단계에서 상온 스핀코팅되는 온도가 낮춰진 유무기 하이브리드 물질은 polystyrene-block-dimethylsiloxane(PS-b-PDMS BCPs)의 블록 공중합 고분자 용액이며, (f)단계에서 무기 양자점 용액(360)은 CdSe quantum dots(CdSe QDs)일 수 있다.
도 4를 참조하면, (a)단계에서, 친수성막 기판(310)을 제작한다. (b)단계에서, 나노임프린트 리소그래피 방법 및 RIE 방법을 이용하여 친수성막을 패터닝(320)한다. (c)단계에서, 소수성막(330)을 코팅하여 화학적 가이드 기판을 제작한다. 도 4에서의 (a)단계부터 (c)단계까지는 도 3과 동일한 공정이므로, 생략하기로 한다.
(d)단계에서, 가이드 기판 상에 유무기 하이브리드 물질 용액(340)을 냉장 보관한 후, (e)단계에서, 온도가 낮춰진 유무기 하이브리드 물질 용액(340)을 저온 스핀코팅 공정(370)한다. 저온 스핀코팅한 결과, (e)단계 및 (f)단계에 도시된 바와 같이, 패터닝된 친수성막(320) 상에 블록 공중합 고분자 용액이 균일하게 패터닝되고, 무기 양자점 용액(360)이 균일하게 패터닝되는 것을 알 수 있으며, 위치 선택성이 향상된 것을 확인할 수 있다.
이 때, (e)단계에서 저온 스핀코팅되는 온도가 낮춰진 유무기 하이브리드 물질은 polystyrene-block-dimethylsiloxane(PS-b-PDMS BCPs)의 블록 공중합 고분자 용액이며, (f)단계에서 무기 양자점 용액(380)은 CdSe quantum dots(CdSe QDs)일 수 있다. 또한, 저온 스핀코팅을 수행하는 특정 온도는 -20℃ 내지 +15℃ 정도인 것을 특징으로 한다.
즉, 본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치는 블록 공중합 고분자 용액을 이용하여 저온 스핀코팅 공정을 진행함으로써, 50 나노 이하의 고해상도 패턴을 위치 선택성있게 획득할 수 있으며, 무기 CdSe 양자점 용액을 저온 스핀코팅하여 위치 선택성을 높인 것을 알 수 있다.
도 5 내지 도 7은 본 발명의 실시예에 따른 저온 스핀코팅 공정 및 상온 스핀코팅 공정에 의한 실험 결과를 이미지로 도시한 것이다.
보다 구체적으로, 도 5는 상온 스핀코팅으로 PS-b-PDMS의 블록 공중합 고분자를 코팅하고 에칭했을 때의 주사 전자 현미경(Scanning Electron Microscope; SEM) 이미지를 나타내고, 도 6은 본 발명의 실시예에 따른 저온 스핀코팅으로 PS-b-PDMS의 블록 공중합 고분자를 코팅하고 에칭했을 때의 주사 전자 현미경(Scanning Electron Microscope; SEM) 이미지를 나타내며, 도 7은 본 발명의 실시예에 따른 저온 스핀코팅으로 CdSe 양자점 용액을 코팅했을 때의 공초점 현미경 이미지를 나타낸다.
이 때, 도 5 내지 도 7에서, 어두운 부분(dark)은 코팅이 된 부분이고, 밝은 부분(bright)은 코팅이 되지 않은 부분을 나타낸다.
도 5 및 도 6을 비교하여 참조하면, 본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치는 PS-b-PDMS의 블록 공중합 고분자 용액을 이용하여 상온 스핀코팅 공정(25℃) 및 저온 스핀코팅 공정(-5℃)을 적용하는 경우에, 상온 스핀코팅 공정에 비해 저온 스핀코팅 공정을 통해 50 나노 이하의 고해상도 패턴을 위치 선택성 있게 획득하는 것을 확인할 수 있다.
또한, 도 7을 참조하면, 본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치는 무기 CdSe 양자점 용액을 상온 스핀코팅 공정(25℃) 및 저온 스핀코팅 공정(-5℃)을 적용하는 경우에, 상온 스핀코팅 공정에 비해 저온 스핀코팅 공정을 통해 용액의 위치 선택성이 향상된 것을 확인할 수 있다.
이를 통해, 본 발명의 실시예에 따른 저온 스핀코팅 공정 방법 및 장치는 기판 제작 기술과 더불어 물질을 증착, 흡착, 혹은 코팅하는 저온 스핀코팅 공정 과정을 동시에 조절하여 유무기 하이브리드 물질의 위치 선택성을 극대화할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (17)

  1. 친수성막 기판을 제작하는 단계;
    상기 친수성막 기판을 패터닝하는 단계;
    상기 패터닝된 친수성막의 부분 영역에 소수성막을 코팅하여 가이드 기판을 제작하는 단계; 및
    상기 가이드 기판 상에 유무기 하이브리드 물질을 저온 스핀코팅하는 단계
    를 포함하는 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  2. 제1항에 있어서,
    상기 친수성막 기판을 제작하는 단계는
    용액 상태의 폴리스타이렌(polystyrene; PS) 혹은 폴리스타이렌이 혼합된 용액을 스핀코팅(Spin-coating), 딥 코팅(Deep coating), 드롭 캐스팅(Drop casting), 증기 증착(Vapor coating), 및 담금(Immersion) 중 어느 하나의 방식을 수행하거나, RIE(Reactive ion etching)로 플라즈마 처리 혹은 퍼나스(Furnace)로 열처리 하는 방식 중 적어도 하나를 이용하여 상기 친수성막 기판을 제작하는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  3. 제1항에 있어서,
    상기 친수성막을 패터닝하는 단계는
    상기 친수성막 기판을 나노임프린트 리소그래피 방법 및 RIE(Reactive ion etching) 방법으로 마이크로 이하 스케일(sub-micrometer scale)의 위치에 따른 표면 특성을 조절하여 패터닝하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  4. 제1항에 있어서,
    상기 가이드 기판을 제작하는 단계는
    상기 패터닝된 친수성막의 음영의 부분 영역에 스핀코팅(Spin-coating), 딥 코팅(Deep coating), 드롭 캐스팅(Drop casting), 증기 증착(Vapor coating), 및 담금(Immersion) 중 적어도 어느 하나의 방식으로 상기 소수성막을 코팅하여 상기 가이드 기판을 제작하는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법
  5. 제1항에 있어서,
    상기 가이드 기판을 제작하는 단계는
    상기 패터닝된 친수성막의 음영의 부분 영역에 상기 소수성막을 코팅하여 서로 다른 표면 에너지를 갖는 heptadefluoro-1,1,2,2-tetrahydrodecyltrichlorosilane(HDFS), polydimethylsiloxane(PDMS), dodecyltrichlorosilane(DDTS), hexamethyldisilazane (HMDS), octadecanethiol (ODT), 및 polystyrene(PS) 중 적어도 어느 하나를 포함한 친수성 물질 및 소수성 물질이 패터닝된 상기 가이드 기판을 제작하는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  6. 제1항에 있어서,
    상기 저온 스핀코팅하는 단계는
    상기 유무기 하이브리드 물질의 블록 공중합 고분자 용액을 -20℃ 내지 +15℃의 냉장 보관하여 용액의 온도를 낮추는 단계
    를 포함하는 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  7. 제6항에 있어서,
    상기 저온 스핀코팅하는 단계는
    상기 가이드 기판 상에 상기 온도를 낮춘 유무기 하이브리드 물질을 주입하고, 저온 스핀코팅(SAM-directed cold spin-casting) 기법을 이용하여 상기 가이드 기판 내 상기 온도를 낮춘 유무기 하이브리드 물질을 선택적으로 증착, 흡착 또는 코팅하여 블록 공중합 고분자 필름의 위치를 선택하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  8. 제7항에 있어서,
    상기 온도를 낮춘 유무기 하이브리드 물질은
    블록 공중합 고분자 용액, CdSe 및 PbS를 포함하는 양자점(Quantum dot) 용액, 그래핀 양자점 (Graphene quantum dot) 용액, 혹은 전도성 고분자 (Conductive polymer) 중 하나 인 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  9. 제6항에 있어서,
    상기 저온 스핀코팅하는 단계는
    상기 블록 공중합 고분자 용액을 이용하여 상기 가이드 기판 상에 50 나노 이하의 고해상도 미세 패턴을 형성하는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  10. 제9항에 있어서,
    상기 블록 공중합 고분자 용액은
    50 나노 이하 패턴을 형성하는 PS-b-PMMA, PS-b-PDMS, PS-b-PEO, PS-b-PVP PS-b-P4VP 및 PS-b-P2VP 중 어느 하나인 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 방법.
  11. 친수성막 기판;
    상기 친수성막 기판을 패터닝하는 패터닝부;
    상기 패터닝된 친수성막의 부분 영역에 소수성막을 코팅하여 가이드 기판을 제작하는 가이드 기판 제작부; 및
    상기 가이드 기판 상에 유무기 하이브리드 물질을 저온 스핀코팅하는 저온 스핀코팅부
    를 포함하는 필름 패터닝을 위한 저온 스핀코팅 공정 장치.
  12. 제11항에 있어서,
    상기 패터닝부는
    상기 친수성막 기판을 나노임프린트 리소그래피 방법 및 RIE(Reactive ion etching) 방법으로 마이크로 이하 스케일(sub-micrometer scale)의 위치에 따른 표면 특성을 조절하여 패터닝하는, 필름 패터닝을 위한 저온 스핀코팅 공정 장치.
  13. 제12항에 있어서,
    상기 가이드 기판 제작부는
    상기 패터닝된 친수성막의 음영의 부분 영역에 스핀코팅(Spin-coating), 딥 코팅(Deep coating), 드롭 캐스팅(Drop casting), 증기 증착(Vapor coating), 및 담금(Immersion) 중 적어도 어느 하나의 방식으로 상기 소수성막을 코팅하여 상기 가이드 기판을 제작하는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 장치.
  14. 제13항에 있어서,
    상기 가이드 기판 제작부는
    상기 패터닝된 친수성막의 음영의 부분 영역에 상기 소수성막을 코팅하여 서로 다른 표면 에너지를 갖는 heptadefluoro-1,1,2,2-tetrahydrodecyltrichlorosilane(HDFS), polydimethylsiloxane(PDMS), dodecyltrichlorosilane(DDTS), hexamethyldisilazane (HMDS), octadecanethiol (ODT), 및 polystyrene(PS) 중 적어도 어느 하나를 포함한 친수성 물질 및 소수성 물질이 패터닝된 상기 가이드 기판을 제작하는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 장치.
  15. 제11항에 있어서,
    상기 저온 스핀코팅부는
    상기 유무기 하이브리드 물질의 블록 공중합 고분자 용액을 -20℃ 내지 15℃의 냉장 보관하여 용액의 온도를 낮추는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 장치.
  16. 제15항에 있어서,
    상기 저온 스핀코팅부는
    상기 가이드 기판 상에 상기 온도를 낮춘 유무기 하이브리드 물질을 주입하고, 저온 스핀코팅(SAM-directed cold spin-casting) 기법을 이용하여 상기 가이드 기판 내 상기 온도를 낮춘 유무기 하이브리드 물질을 선택적으로 증착, 흡착 또는 코팅하여 블록 공중합 고분자 필름의 위치를 선택하는, 필름 패터닝을 위한 저온 스핀코팅 공정 장치.
  17. 제16항에 있어서,
    상기 저온 스핀코팅부는
    상기 블록 공중합 고분자 용액을 이용하여 상기 가이드 기판 상에 50 나노 이하의 고해상도 미세 패턴을 형성하는 것을 특징으로 하는, 필름 패터닝을 위한 저온 스핀코팅 공정 장치.
KR1020190051425A 2019-05-02 2019-05-02 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치 KR102244053B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190051425A KR102244053B1 (ko) 2019-05-02 2019-05-02 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190051425A KR102244053B1 (ko) 2019-05-02 2019-05-02 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20200127392A true KR20200127392A (ko) 2020-11-11
KR102244053B1 KR102244053B1 (ko) 2021-04-23

Family

ID=73451352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190051425A KR102244053B1 (ko) 2019-05-02 2019-05-02 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치

Country Status (1)

Country Link
KR (1) KR102244053B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220071474A (ko) * 2020-11-24 2022-05-31 창원대학교 산학협력단 패턴 제조장치 및 이를 이용한 패턴의 제조방법
WO2022177222A1 (ko) * 2021-02-17 2022-08-25 한국과학기술원 증발 역학과 표면에너지 제어를 활용한 균일한 표면의 다중 나노입자 프린팅 방법
KR20230063022A (ko) * 2021-11-01 2023-05-09 한국화학연구원 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004013042A (ja) * 2002-06-11 2004-01-15 Sharp Corp 薄膜パターンの形成方法
KR20050019557A (ko) * 2003-08-19 2005-03-03 엘지전자 주식회사 나노 임프린트 방법 및 이에 이용되는 고분자 조성물
JP2005142175A (ja) * 2001-12-11 2005-06-02 Internatl Business Mach Corp <Ibm> ポジ型マイクロコンタクト印刷を使用して物品の表面にパターンを形成する方法
KR20070120390A (ko) * 2006-06-19 2007-12-24 엘지.필립스 엘시디 주식회사 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법
JP2008529807A (ja) * 2004-12-20 2008-08-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表面のパターン処理および制御された析出成長物を用いたビアの製造
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2013072896A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142175A (ja) * 2001-12-11 2005-06-02 Internatl Business Mach Corp <Ibm> ポジ型マイクロコンタクト印刷を使用して物品の表面にパターンを形成する方法
JP2004013042A (ja) * 2002-06-11 2004-01-15 Sharp Corp 薄膜パターンの形成方法
KR20050019557A (ko) * 2003-08-19 2005-03-03 엘지전자 주식회사 나노 임프린트 방법 및 이에 이용되는 고분자 조성물
JP2008529807A (ja) * 2004-12-20 2008-08-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表面のパターン処理および制御された析出成長物を用いたビアの製造
KR20070120390A (ko) * 2006-06-19 2007-12-24 엘지.필립스 엘시디 주식회사 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2013072896A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220071474A (ko) * 2020-11-24 2022-05-31 창원대학교 산학협력단 패턴 제조장치 및 이를 이용한 패턴의 제조방법
WO2022177222A1 (ko) * 2021-02-17 2022-08-25 한국과학기술원 증발 역학과 표면에너지 제어를 활용한 균일한 표면의 다중 나노입자 프린팅 방법
KR20230063022A (ko) * 2021-11-01 2023-05-09 한국화학연구원 상향식 패턴 제조방법, 이에 의해 제조된 복합구조체 및 복합구조체를 포함하는 반도체 소자

Also Published As

Publication number Publication date
KR102244053B1 (ko) 2021-04-23

Similar Documents

Publication Publication Date Title
US8287749B2 (en) High-molecular thin film, pattern medium and manufacturing method thereof
JP4654280B2 (ja) 微細構造体の製造方法
US9299381B2 (en) Solvent annealing block copolymers on patterned substrates
KR102244053B1 (ko) 마이크로미터 이하의 필름 패터닝을 위한 저온 스핀코팅 공정 방법 및 장치
KR100930966B1 (ko) 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법
US8501304B2 (en) Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
JP5178401B2 (ja) 微細構造を有する高分子薄膜およびパターン基板の製造方法
US8226838B2 (en) Method of forming polymer features by directed self-assembly of block copolymers
US8822139B2 (en) Method for providing an ordered layer of self-assemblable polymer for use in lithography
US9812333B2 (en) Nanoscale patterning method and integrated device for electronic apparatus manufactured therefrom
US20130059438A1 (en) Method for forming pattern and mask pattern, and method for manufacturing semiconductor device
US9645489B2 (en) Imprint lithography
KR20140083008A (ko) 자가-조립가능한 중합체에 대한 패터닝된 방위 템플릿을 제공하는 방법
KR20080015715A (ko) 패턴 형성 방법
JP2015517021A (ja) ブロックコポリマー薄膜においてドメインの配向性を制御するための化学蒸着された膜の使用
JP3921917B2 (ja) 微細構造体の製造方法
US9458531B2 (en) Method for directed self-assembly (DSA) of block copolymers using guiding line sidewalls
Borah et al. Soft graphoepitaxy for large area directed self‐assembly of polystyrene‐block‐poly (dimethylsiloxane) block copolymer on nanopatterned POSS substrates fabricated by nanoimprint lithography
JP5640099B2 (ja) 微細構造を有する高分子薄膜およびパターン基板の製造方法
KR100612292B1 (ko) 디스펜서를 이용한 대면적 스탬프의 제조방법과 이를이용한 복제몰드의 제조방법
KR101086162B1 (ko) 박막 형성 방법
KR100841457B1 (ko) 오산화이바나듐 나노선 패턴 및 금나노입자 패턴을 포함하는 나노회로의 제조방법
Zhang et al. Study of the ordered assembly morphologies of diblock copolymers on the same substrate
KR20220096324A (ko) 초미세 패턴을 이용한 블록공중합체 정렬 방법
KR20220115961A (ko) Dna 시퀀싱에 사용하기 위한 나노스케일 토포그래피 시스템 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant