KR20200122115A - 데이터 처리 시스템 및 이의 동작 방법 - Google Patents

데이터 처리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20200122115A
KR20200122115A KR1020190044976A KR20190044976A KR20200122115A KR 20200122115 A KR20200122115 A KR 20200122115A KR 1020190044976 A KR1020190044976 A KR 1020190044976A KR 20190044976 A KR20190044976 A KR 20190044976A KR 20200122115 A KR20200122115 A KR 20200122115A
Authority
KR
South Korea
Prior art keywords
memory
mode
memory group
host device
group
Prior art date
Application number
KR1020190044976A
Other languages
English (en)
Inventor
임민수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190044976A priority Critical patent/KR20200122115A/ko
Priority to US16/689,016 priority patent/US20200334119A1/en
Priority to CN201911192260.2A priority patent/CN111831592A/zh
Publication of KR20200122115A publication Critical patent/KR20200122115A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

본 기술의 일 실시예에 의한 데이터 처리 시스템은 복수의 메모리 장치를 포함하는 데이터 처리 그룹 및 데이터 처리 그룹에 대한 데이터 입출력을 제어하는 시스템 컨트롤러를 포함하고, 시스템 컨트롤러는, 복수의 메모리 장치를 기 설정된 기준에 따라 그룹핑하여 적어도 하나의 메모리 그룹을 구성하고, 메모리 그룹 각각에 대한 호스트 장치의 접근 여부 및 접근 간격에 따라 메모리 그룹 각각의 전력 모드를 결정하는 전력 관리 장치를 포함하도록 구성될 수 있다.

Description

데이터 처리 시스템 및 이의 동작 방법{Data Processing System and Operating Method Thereof}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 처리 시스템 및 이의 동작 방법에 관한 것이다.
반도체로 구성된 회로 또는 장치는 타 장치와 전기적 신호를 상호 송수신하도록 구성될 수 있다. 예를 들어, 반도체 회로 또는 장치는 수신된 신호를 연산 또는 저장하고, 저장된 또는 연산된 신호를 송신하도록 구성된다.
유비쿼터스, 인공지능, 자율 주행 차량, 가상 현실 등과 같이, 대용량 신호를 고속 전송하고, 분석 및 처리하는 기술에 대한 수요가 증가함에 따라, 전력 소모량을 최소화하면서도 반도체 장치의 신호 처리 성능을 보장하기 위한 방안이 연구되고 있다.
본 발명은 불필요한 전력 소모를 줄이면서 최적의 성능을 발휘할 수 있는 데이터 처리 시스템 및 이의 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 처리 시스템은 복수의 메모리 장치를 포함하는 데이터 처리 그룹; 및 상기 데이터 처리 그룹에 대한 데이터 입출력을 제어하는 시스템 컨트롤러;를 포함하고, 상기 시스템 컨트롤러는, 상기 복수의 메모리 장치를 기 설정된 기준에 따라 그룹핑하여 적어도 하나의 메모리 그룹을 구성하고, 상기 메모리 그룹 각각에 대한 호스트 장치의 접근 여부 및 접근 간격에 따라 상기 메모리 그룹 각각의 전력 모드를 결정하는 전력 관리 장치를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 처리 시스템의 동작 방법은 복수의 메모리 장치를 포함하는 데이터 처리 그룹 및 상기 데이터 처리 그룹에 대한 데이터 입출력을 제어하는 시스템 컨트롤러를 포함하는 데이터 처리 시스템의 동작 방법으로서, 상기 시스템 컨트롤러가, 상기 복수의 메모리 장치를 기 설정된 기준에 따라 그룹핑하여 적어도 하나의 메모리 그룹을 구성하는 단계; 상기 시스템 컨트롤러가, 상기 메모리 그룹에 대한 호스트 장치의 접근 여부를 판단하는 단계; 및 상기 시스템 컨트롤러가, 상기 호스트 장치의 접근 여부 및 접근 간격에 따라 상기 메모리 그룹의 전력을 제어하는 단계;를 포함할 수 있다.
본 기술에 의하면 데이터 처리 시스템의 전력 소모량을 최적화할 수 있다.
도 1은 일 실시예에 의한 전자 시스템의 구성도이다.
도 2는 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 3은 일 실시예에 의한 데이터 처리 장치의 구성도이다.
도 4는 일 실시예에 의한 시스템 컨트롤러의 구성도이다.
도 5는 일 실시예에 의한 전력 관리 장치의 구성도이다.
도 6은 일 실시예에 의한 시스템 컨트롤러의 구성도이다.
도 7은 일 실시예에 의한 데이터 처리 시스템의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 메모리 그룹핑 방법을 설명하기 위한 흐름도이다.
도 9는 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 10은 일 실시예에 의한 데이터 처리 시스템을 포함하는 네트워크 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 전자 시스템의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 전자 시스템(10)은 데이터 처리 시스템(100) 및 이와 통신하는 호스트 장치(200)를 포함할 수 있다.
호스트 장치(200)는 데이터 처리 시스템(100)으로 데이터 처리와 관련된 요청(REQ), 어드레스(ADD), 그리고 필요한 경우 데이터(DATA)를 전송할 수 있다. 데이터 처리 시스템(100)은 호스트 장치(200)의 요청(REQ) 및 어드레스(ADD)에 응답하여 요청(REQ)에 대응하는 동작을 수행하고, 필요한 경우 데이터(DATA)를 호스트 장치(200)로 전송할 수 있다.
데이터 처리 시스템(100)과 상기 호스트 장치(200) 간에 송수신되는 데이터(DATA)의 양이 증가하고, 상기 호스트 장치(200)가 스마트폰, 태블릿 PC, 노트북 등과 같이 소형화된 장치로 구현됨에 따라, 호스트 장치(200)는 데이터 처리 시스템(100)에 의존하여 복잡한 연산을 처리할 수 있다. 즉, 데이터 처리 시스템(100)은 단순한 데이터의 저장이나 출력뿐 아니라 자체적으로 데이터(DATA)를 연산하도록 구성될 수 있다.
데이터 처리 시스템(100)은 슈퍼컴퓨터 또는 컴퓨터 클러스터를 사용하여 협력적인 방식으로 고급 연산을 수행하는 고성능 컴퓨팅(High Performance Computing: HPC) 장치, 또는 개별적으로 데이터(DATA)를 처리하는 네트워킹된 정보 처리 장치들 또는 서버들의 어레이를 포함할 수 있다.
데이터 처리 시스템(100)은 데이터(DATA)를 저장 또는 연산하고, 연산된 데이터(DATA)를 출력하도록 복수의 데이터 처리 장치를 포함할 수 있다.
데이터 처리 시스템(100)을 구성하는 데이터 처리 장치는 적어도 하나의 서버 컴퓨터, 또는 서버 컴퓨터 각각을 구성하는 적어도 하나의 랙(Rack), 또는 각각의 랙을 구성하는 적어도 하나의 보드를 포함할 수 있다.
이와 같이, 데이터 처리 시스템(100)은 정보 처리 성능을 향상시키기 위해 복수의 데이터 처리 장치를 포함하고, 각 데이터 처리 장치는 상호 간에 데이터를 송수신 또는 공유할 수 있도록 전기적으로 네트워킹될 수 있다.
도 2는 일 실시예에 의한 데이터 처리 시스템(100)의 구성도이다.
도 2를 참조하면, 데이터 처리 시스템(100)은 시스템 컨트롤러(110) 및 데이터 처리 그룹(120)를 포함할 수 있다. 데이터 처리 그룹(120)은 복수의 데이터 처리 장치(120-1~120-i)를 포함할 수 있다.
시스템 컨트롤러(110)는 데이터 처리 그룹(120)과 접속되어, 데이터 처리 그룹(120)에 포함된 각 데이터 처리 장치(120-1~120-i)가 데이터의 연산 및/또는 저장 동작을 수행하도록 데이터 처리 그룹(120)의 제반 동작을 제어할 수 있다.
시스템 컨트롤러(110)는 호스트 장치(200)의 요청(REQ)과 어드레스(ADD)를 수신하거나, 또는 요청(REQ) 및 어드레스(ADD)와 함께 데이터(DATA)를 수신할 수 있고, 호스트 장치(200)의 요청(REQ)으로부터 명령(CMD)를 생성할 수 있다. 시스템 컨트롤러(110)에서 생성한 명령(CMD)과 어드레스(ADD), 명령(CMD) 및 데이터(DATA)는 데이터 처리 그룹(120)으로 제공될 수 있다.
데이터 처리 그룹(120)은 시스템 컨트롤러(110)의 제어에 응답하여 동작할 수 있다. 일 실시예에서, 데이터 처리 그룹(120)은 시스템 컨트롤러(110)의 명령(CMD)에 응답하여 데이터를 처리할 수 있다. 데이터를 처리한다는 것은, 데이터 처리 그룹(120)에 포함된 각 데이터 처리 장치(120-1~120-i) 내 메모리 어레이에 저장된 데이터를 리드하는 동작, 리드하여 연산하는 동작, 또는 시스템 컨트롤러(110)로부터 제공된 데이터를 메모리 어레이에 저장하는 동작, 또는 연산하여 저장하는 동작을 포함할 수 있다. 호스트 장치(200)의 리드 요청에 응답하여 데이터 처리 그룹(120)에서 처리된 데이터는 시스템 컨트롤러(110)를 통해 호스트 장치(200)로 제공될 수 있다.
도 3은 일 실시에에 의한 데이터 처리 장치의 구성도이다.
도 3을 참조하면, 데이터 처리 장치(120-x)는 제어 로직(121) 및 복수의 메모리 풀(123-1~123-j)을 포함할 수 있다.
각각의 메모리 풀(123-1~123-j)은 복수의 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)을 포함할 수 있다.
제어 로직(121)은 시스템 컨트롤러(110)로부터 제공되는 명령(CMD)과 어드레스(ADD)에 응답하여, 또는,명령(CMD)과 어드레스(ADD) 및 데이터(DATA)에 응답하여 각각의 메모리 풀(123-1~123-j)에 데이터를 라이트(write)하거나 각각의 메모리 풀(123-1~123-j)으로부터 데이터를 리드(read)하도록 구성될 수 있다.
일 실시예에서, 데이터 처리 장치(120-x)는 도시하지 않은 연산 회로를 구비할 수 있다. 연산 회로는 호스트 장치(200)로부터 제공되거나 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)로부터 리드한 데이터에 대한 연산을 수행할 수 있다. 연산 결과로 얻어진 데이터는 제어 로직(121)을 통해 호스트 장치(200) 측으로 제공되거나 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)에 저장될 수 있다.
도 2 및 도 3을 참조하면, 데이터 처리 그룹(120)을 구성하는 데이터 처리 장치(120-1~120-i) 각각은 같거나 다른 타입의 메모리 장치로 구성될 수 있다. 또한, 각각의 데이터 처리 장치(120-1~120-i)를 구성하는 복수의 메모리 풀(123-1~123-j)은 같거나 다른 타입의 메모리 장치로 구성될 수 있다. 나아가, 각 메모리 풀(123-1~123-j)을 구성하는 복수의 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)는 같거나 다른 타입의 메모리 장치로 구성될 수 있다.
메모리 장치의 타입은 데이터 저장 방식에 따라 결정되거나 데이터 유지 특성에 따라 결정될 수 있다. 일 실시예에서, 데이터 저장 방식은 전하를 저장하는 방식, 저항의 상태를 변화시키는 방식 등이 될 수 있다. 일 실시예에서, 데이터 유지 특성은 데이터가 저장된 상태에서 전원 공급이 차단되면 데이터가 휘발되는 휘발성 특성, 또는 전원 공급이 차단되어도 데이터를 유지하는 비휘발성 특성일 수 있다.
휘발성 메모리 장치의 예로, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory)를 들 수 있다.
비휘발성 메모리 장치의 예로, EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등을 들 수 있다.
메모리 장치의 타입(종류)에 따라 전력 소모 방식이 상이하므로, 시스템 컨트롤러(110)는 데이터 처리 그룹(120)을 구성하는 데이터 처리 장치(120-1~120-i)의 종류, 또는 메모리 풀(123-1~123-j)의 종류, 또는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 종류를 고려하여 전원 관리 정책을 수립할 수 있다.
도 4는 일 실시예에 의한 시스템 컨트롤러(110)의 구성도이다.
도 4를 참조하면, 시스템 컨트롤러(110)는 프로세서(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 복수의 메모리 컨트롤러(117-1~117-i) 및 전력 관리 장치(119)를 포함할 수 있다.
프로세서(111)는 시스템 컨트롤러(110)가 데이터 처리 그룹(120)을 관리하기 위한 다양한 기능을 제공할 수 있다. 일 실시예에서, 프로세서(111)는 호스트 인터페이스(113) 및 메모리 컨트롤러(117-1~117-i)를 제어하여 호스트 장치(200)로부터 제공되는 라이트 또는 리드 명령이 처리되도록 할 수 있다. 프로세서(111)는 중앙 처리 장치(CPU)일 수 있다.
호스트 장치(200)가 사용하는 논리 어드레스와 데이터 처리 그룹(120)에서 사용하는 물리 어드레스를 관리하기 위해 프로세서(111)는 주소 맵핑 및 관리 기능을 수행할 수 있다.
프로세서(111)는 데이터처리 그룹(120)을 구성하는 복수의 데이터 처리 장치(120-1~120-I), 복수의 메모리 풀(123-1~123-j), 나아가 복수의 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N) 각각의 속성을 관리할 수 있다.
호스트 인터페이스(113)는 호스트 장치(100)와 시스템 컨트롤러(110) 간의 인터페이스를 제공할 수 있다. 호스트 인터페이스(113)는 호스트 장치(200)로부터 제공되는 커맨드를 저장 및 스케쥴링하여 프로세서(111)로 제공할 수 있고, 프로세서(111)의 제어에 따라 호스트 장치(200)로부터 제공되는 라이트 데이터를 메모리 컨트롤러(117-1~117-i)로 제공하거나, 데이터 처리 그룹(120)으로부터 메모리 컨트롤러(117-1~117-i)를 통해 제공된 데이터를 호스트 장치(200)로 제공할 수 있다.
메모리 컨트롤러(117-1~117-i)는 데이터 처리 그룹(120)을 구성하는 각 데이터 처리 장치(120-1~120-i) 마다 구비될 수 있다.
메모리 컨트롤러(117-1~117-i)는 프로세서(111)의 제어에 따라 호스트 인터페이스(113)로부터 제공된 데이터를 데이터 처리 그룹(120)으로 전송하거나, 데이터 처리 그룹(120)에서 리드한 데이터를 전달받아 호스트 인터페이스(113)로 제공할 수 있다. 이를 위해, 메모리 컨트롤러(117-1~117-i) 시스템 컨트롤러(110)와 데이터 처리 그룹(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다.
ROM(1151)은 시스템 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 시스템 컨트롤러(110)의 동작에 필요한 데이터 또는 시스템 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
데이터 처리 그룹(120)이 복수의 데이터 처리 장치(120-1~120-i)를 포함하고, 데이터 처리 장치(120-1~120-i)가 복수의 메모리 풀(123-1~123-j)을 포함하며, 각 메모리 풀(123-1~123-j)이 복수의 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 포함함에 따라, 데이터 처리 그룹(120)의 전력 소모량은 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 수에 비례하여 증가하게 된다. 나아가 전력 소모량과 함께 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)에서 발생하는 열로 인한 데이터 처리 시스템(100)의 온도가 상승하고, 이를 낮추기 위한 운용 비용이 필요하게 된다.
전력 관리 장치(119)는 데이터 처리 그룹(120) 내 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 기 설정된 기준에 따라 그룹화하여 메모리 그룹을 구성하고, 각 메모리 그룹에 대해 전력 소모량을 제어할 수 있다. 일 실시예에서, 전력 관리 장치(119)는 데이터 처리 그룹(120) 내 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 종류(휘발/비휘발)에 따라 그룹화할 수 있다. 아울러, 전력 관리 장치(119)는 호스트 장치(200)로부터 입력되는 어드레스(ADD) 즉, 호스트 장치(200)의 데이터 처리 시스템(100)에 대한 사용 상태(접근 양상)에 따라 데이터 처리 시스템(100)을 구성하는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 전력 모드를 결정할 수 있다. 일 실시예에서, 호스트 장치(200)의 접근 양상이란, 호스트 장치(200)로부터 입력되는 어드레스에 기초하여 판단할 수 있으며, 데이터 처리 시스템(100)에 대한 호스트 장치(200)의 접근 여부 및 접근 간격(Interval)을 포함할 수 있다.
일 실시예에서, 데이터 처리 시스템(100)을 구성하는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)는 동종 또는 이종 메모리 장치를 포함할 수 있다. 전력 관리 장치(119)는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 그 종류에 따라 그룹화하고 그룹화된 메모리 장치에 대한 호스트 장치(200)의 사용 상태에 따라 전력을 관리할 수 있다.
예를 들어, 복수의 메모리 풀(123-1~123-j) 중 적어도 하나는 휘발성 메모리 장치일 수 있다. 휘발성 메모리 장치는 예를 들어 DRAM일 수 있다. 예를 들어, 복수의 메모리 풀(123-1~123-j) 중 적어도 하나는 비휘발성 메모리 장치로 구성될 수 있다. 비휘발성 메모리 장치는 예를 들어, NAND 플래시 메모리 장치 또는 상변화 메모리 장치일 수 있다.
전력 관리 장치(119)는 전원 공급 여부에 따른 데이터 보유 특성에 기초하여, 예를 들어 휘발성 메모리 장치끼리 그룹핑하거나 비휘발성 메모리 장치끼리 그룹핑하는 방식으로 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 그룹화할 수 있다.
일 실시예에서, 전력 관리 장치(119)는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 종류에 따라 그룹화하고, 각 그룹에 대한 호스트 장치의 접근 양상, 즉 접근 여부 및 접근 간격에 따라 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N) 각각의 동작 모드를 판단하여 전력 모드를 결정할 수 있다.
메모리 그룹의 동작 모드는 비활성화 모드, 성능 모드, 유휴 모드 등으로 구분될 수 있으나, 이에 한정되는 것은 아니다. 비활성화 모드는 호스트 장치로부터의 액세스 요청이 없는 모드일 수 있다. 성능 모드는 호스트 장치의 요청에 대응하여 고속으로, 즉 낮은 레이턴시로 응답을 제공하기 위한 모드일 수 있다. 호스트 장치의 액세스 이후 일정 기간 동안 유휴 상태로 진입하지 않고 대기하는 동안 추가적인 호스트 장치의 액세스가 발생하는 경우에는 제 1 성능 모드, 호스트 장치의 액세스 이후 일정 기간 동안 호스트 장치의 액세스가 발생하지 않아 유휴 상태로 진입하는 경우에는 제 2 성능 모드라 할 수 있다.
유휴 모드는 호스트 장치의 요청에 응답한 이후 바로 유휴 상태로 진입하는 모드일 수 있다.
따라서, 전력 관리 장치(119)는 각 메모리 그룹을 구성하는 메모리 장치의 동작 모드에 기초하여 전력 모드를 결정할 수 있다.
일 실시예에서, 휘발성 메모리 장치로 구성된 메모리 그룹이 비활성화 모드인 경우 전력 관리 장치(119)는 해당 메모리 그룹을 제 1 전력 절약 모드로 동작시킬 수 있다. 제 1 전력 절약 모드는 DRAM과 같은 휘발성 메모리 장치의 최대 유휴 모드인 셀프 리프레쉬 모드일 수 있다.
휘발성 메모리 장치로 구성된 메모리 그룹이 제 1 성능 모드인 경우 전력 관리 장치(119)는 해당 메모리 그룹을 노멀 전력 모드로 동작시킬 수 있다. 노멀 전력 모드는 전력을 절약하지 않고 표준에서 정의한 전력을 공급하는 모드일 수 있다. 휘발성 메모리 장치로 구성된 메모리 그룹이 제 2 성능 모드인 경우 전력 관리 장치(119)는 해당 메모리 그룹을 제 2 전력 절약 모드로 동작시킬 수 있다. 제 2 전력 절약 모드는 노멀 전력 모드보다는 낮고 제 1 전력 절약 모드보다는 높은 전력으로 동작하는 모드일 수 있으며, DRAM과 같은 휘발성 메모리 장치의 경우 액티브 모드, 또는 프리차지 모드일 수 있다.
한편, 비휘발성 메모리 장치로 이루어진 메모리 그룹이 비활성화 상태에 있는 경우, 전력 관리 장치(119)는 해당 메모리 그룹을 제 1 전력 절약 모드로 동작시킬 수 있으며, 이 경우 제 1 전력 절약 모드는 해당 메모리 그룹으로 전원 공급을 차단하기 위한 전원 오프 모드, 또는 전력 게이팅 모드일 수 있다.
일 실시예에서, 전력 관리 장치(119)는 데이터 처리 그룹(120)을 구성하는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 종류에 따라 1차 그룹화하여 1차 메모리 그룹을 구성하는 것에 더하여, 1차 메모리 그룹에 포함된 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 동작 전압 특성에 따라 2차 그룹화하여 2차 메모리 그룹을 구성하고, 2차 메모리 그룹에 포함된 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)에 대한 호스트 장치의 접근 양상에 따라 전력 모드를 결정할 수 있다.
메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)는 제조 후 동작 전압과 동작 속도의 관계를 확인하는 스피드 비닝을 통해 테스트되고, 동작 전압 특성에 따라 분류될 수 있다. 특정 메모리 장치의 경우 표준에서 정의한 전압을 인가한 경우 표준에서 정의한 속도보다 빠른 속도로 동작할 수 있으며, 이러한 메모리 장치는 표준에서 정의한 전압보다 낮은 전압을 인가하여도 요구하는 성능을 발휘할 수 있다.
스피드 비닝을 통해 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N) 각각에 대해 동작 주파수별 최소 동작 전압 정보(동작 전압 하한값)를 획득할 수 있고, 최소 동작 전압 정보를 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 특정 영역에 저장하거나 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)에 물리적으로 마킹할 수 있다. 동작 전압 정보가 저장 또는 마킹된 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)들을 이용하여 메모리 풀(123-1~123-j) 및 데이터 처리 장치(120-x)를 구성하는 경우, 시스템 컨트롤러(110)는 사용자로부터 동작 전압 정보를 제공받아 저장하거나, 부팅시 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 특정 영역으로부터 동작 전압 정보를 리드할 수 있다.
이에 따라, 전력 관리 장치(119)는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 동작 전압 정보를 바탕으로 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 2차 그룹화할 수 있다.
일 실시예에서, 전력 관리 장치(119)는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 종류에 따라 1차 그룹화하여 복수의 1차 메모리 그룹을 구성할 수 있다. 그리고, 기 설정된 복수의 동작 전압 범위에 따라 1차 메모리 그룹 각각에 포함된 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 2차 그룹화하여 2차 메모리 그룹을 구성할 수 있다. 그리고, 2차 메모리 그룹에 포함된 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)들의 동작 전압 하한값 중 최대값을 해당 2차 메모리 그룹의 노멀 동작 전압으로 결정할 수 있다.
전력 관리 장치(119)는 메모리 장치를 1차 메모리 그룹으로 분류하고, 1차 메모리 그룹의 메모리 장치를 2차 메모리 그룹으로 분류한 후, 호스트 장치의 접근 양상에 따라 전력 모드를 결정할 수 있다.
도 5는 일 실시예에 의한 전력 관리 장치(119)의 구성도이다.
일 실시예에 의한 전력 관리 장치(119)는 그룹핑 회로1191), 동작 모드 감지 회로(1193) 및 전력 모드 설정 회로(1195)를 포함할 수 있다.
그룹핑 회로(1191)는 데이터 처리 그룹(120) 내 데이터 처리 장치(120-1~120-i)를 구성하는 메모리 풀(123-1~123-j)에 포함되는 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N) 각각에 대한 속성 정보(ARTB)를 프로세서(111)로부터 제공받아 기 설정된 기준에 따라 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 그룹화하여 메모리 그룹을 구성할 수 있다.
일 실시예에서, 속성 정보(ARTB)는 각 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 전원 공급 여부에 따른 데이터 보유 특성을 나타내는 휘발성/비휘발성 메모리 속성을 포함할 수 있고, 이에 더하여 동작 전압 정보를 더 포함할 수 있다.
그룹핑 회로(1191)는 이러한 속성 정보(ARTB)에 기초하여 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 휘발성 메모리 장치끼리, 비휘발성 메모리 장치끼리 그룹핑할 수 있다. 아울러, 휘발성 메모리 장치 그룹 또는 비휘발성 메모리 장치로 1차 메모리 그룹핑한 1차 메모리 그룹 내의 각 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 기 설정된 복수의 동작 전압 범위에 따라 2차 그룹화하여 2차 메모리 그룹을 구성할 수 있다.
동작 모드 감지 회로(1193)는 데이터 처리 시스템(100)에 대한 호스트 장치(200)의 접근 어드레스(ADD)에 기초하여 메모리 그룹 내 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 동작 모드(비활성화 모드, 성능모드, 유휴 모드)를 판단할 수 있다.
일 실시예에서, 비활성화 모드는 호스트 장치로부터의 액세스 요청이 없는 모드일 수 있다.
성능 모드는 호스트 장치의 요청에 대응하여 고속으로, 즉 낮은 레이턴시로 응답을 제공하기 위한 모드일 수 있다. 성능 모드는 제 1 성능 모드 및 제 2 성능 모드로 구분될 수 있다. 제 1 성능 모드는 호스트 장치의 액세스 이후 일정 기간 동안 유휴 상태로 진입하지 않고 대기하는 동안 추가적인 호스트 장치의 액세스가 발생하는 모드일 수 있다. 제 2 성능 모드는 호스트 장치의 액세스 이후 일정 기간 대기하는 동안 호스트 장치의 액세스가 발생하지 않아 유휴 상태로 진입하는 모드일 수 있다.
유휴 모드는 호스트 장치의 요청에 응답한 이후 바로 유휴 상태로 진입하는 모드일 수 있다.
전력 모드 설정 회로(1195)는 그룹핑 회로1191)에서 1차 및 2차 메모리 그룹핑한 메모리 그룹에 대해, 동작 모드 감지 회로(1193)에 의해 동작 모드가 결정됨에 따라, 각 메모리 그룹에 대한 전력 모드(PMOD)를 결정하여 출력하도록 구성될 수 있다.
일 실시예에서, 전력 모드 설정 회로(1195)는 휘발성 메모리 장치로 이루어진 메모리 그룹이 비활성화 모드로 판단되는 경우 해당 메모리 그룹을 제 1 전력 절약 모드로 동작시킬 수 있다. 제 1 전력 절약 모드는 DRAM과 같은 휘발성 메모리 장치의 최대 유휴 모드인 셀프 리프레쉬 모드일 수 있다.
휘발성 메모리 장치로 구성된 메모리 그룹이 제 1 성능 모드인 경우 전력 모드 설정 회로(1195)는 해당 메모리 그룹을 노멀 전력 모드로 동작시킬 수 있다. 노멀 전력 모드는 전력을 절약하지 않고 표준에서 정의한 전력을 공급하는 모드일 수 있다. 휘발성 메모리 장치로 구성된 메모리 그룹이 제 2 성능 모드인 경우 전력 모드 결정 회로(1195)는 해당 메모리 그룹을 제 2 전력 절약 모드로 동작시킬 수 있다. 제 2 전력 절약 모드는 노멀 전력 모드보다 낮고 제 1 전력 절약 모드보다 높은 전력으로 동작하는 모드일 수 있으며, DRAM과 같은 휘발성 메모리 장치의 경우 액티브 모드, 또는 프리차지 모드일 수 있다.
한편, 비휘발성 메모리 장치로 이루어진 메모리 그룹이 비활성화 상태에 있는 경우, 전력 모드 설정 회로(1195)는 해당 메모리 그룹을 제 1 전력 절약 모드로 동작시킬 수 있으며, 이 경우 제 1 전력 절약 모드는 해당 메모리 그룹으로 전원 공급을 차단하기 위한 전원 오프 모드, 또는 전력 게이팅 모드일 수 있다.
그룹핑 회로(1191)에 의해 휘발성 또는 비휘발성 메모리 장치끼리 1차 그룹화한 메모리 그룹 중, 최소 동작 전압 정보에 따라 2차 그룹화된 2차 메모리 그룹은 예를 들어 제 1 성능 모드로 동작할 수 있다. 그리고, 제 1 성능 모드로 동작하는 2차 메모리 그룹은 제 3 전력 절약 모드로 제어할 수 있다. 일 실시예에서, 제 3 전력 절약 모드는 2차 메모리 그룹에 포함된 메모리 장치의 동작 전압 하한값 중 최대값을 동작 전압으로 인가하는 모드일 수 있다.
도 6은 일 실시예에 의한 시스템 컨트롤러의 구성도이다.
도 6에 도시한 시스템 컨트롤러(110-1)는 도 4에 도시한 시스템 컨트롤러(110)와 비교할 때, 데이터 처리 장치(120-1~120-i)별 메모리 컨트롤러(117-1~117-i)마다 전력 관리 장치(119-1~119-i)가 구비된다는 점에서 차이가 있다.
각 전력 관리 장치(119-1~119-i)는 메모리 컨트롤러(117-1~117-i)를 통해 대응하는 데이터 처리 장치(120-1~120-i)에 포함되는 메모리 풀(123-1~123-j) 내의 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)에 대한 전력 모드를 결정할 수 있다.
도 7은 일 실시예에 의한 데이터 처리 시스템의 동작 방법을 설명하기 위한 흐름도이다.
전자 시스템10)에 전원이 공급되어(S101), 데이터 처리 시스템100) 및 호스트 장치(200)가 부팅되고 초기화된다(S103).
시스템 컨트롤러(110, 110-1)의 전력 관리 장치(119, 119-1119-i)는 데이터 처리 그룹(120)을 구성하는 각 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)에 대한 속성 정보(ARTB)에 기초하여 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 그룹화하여 메모리 그룹을 구성할 수 있다(S105).
일 실시예에서, 속성 정보(ARTB)는 각 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 전원 공급 여부에 따른 데이터 보유 특성을 나타내는 휘발성/비휘발성 메모리 속성을 포함할 수 있고, 이에 더하여 동작 전압 정보를 더 포함할 수 있다.
도 8은 일 실시예에 의한 메모리 그룹핑 방법을 설명하기 위한 흐름도이다.
도 8에 도시한 것과 같이, 시스템 컨트롤러(110, 110-1)는 속성 정보(ARTB) 중 휘발성/비휘발성 속성 정보에 기초하여 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 휘발성 메모리 장치끼리, 비휘발성 메모리 장치끼리 1차 메모리 그룹핑할 수 있다(S201). 아울러, 속성 정보(ARTB) 중 동작 전압 정보를 참조하여, 휘발성 메모리 장치 그룹 또는 비휘발성 메모리 장치 그룹 내의 각 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)를 2차 메모리 그룹핑하여 서브 메모리 그룹을 구성할 수 있다(S203).
다시 도 7을 참조하면, 시스템 컨트롤러(110, 1110-1)는 데이터 처리 시스템(100)에 대한 호스트 장치(200)의 접근 어드레스(ADD)에 기초하여, 단계 S105에서 그룹핑한 메모리 그룹 내 각 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 동작 모드(비활성화 모드, 성능모드, 유휴 모드)를 판단할 수 있다.
구체적으로, 시스템 컨트롤러(110, 110-1)는 각 메모리 그룹에 대해 호스트 장치로부터의 액세스 요청이 없는 경우(S107: No) 해당 메모리 그룹 내 메모리 장치(1231-1~1231-L, 1232-0~1232-M, 123j-0~123j-N)의 동작 모드가 비활성화 모드인 것으로 판단할 수 있다. 그리고, 비활성화 모드의 메모리 장치를 제 1 전력 절약 모드로 동작시킬 수 있다(S109).
일 실시예에서, 비활성 모드의 메모리 그룹이 휘발성 메모리 장치로 이루어진 경우 제 1 전력 절약 모드는 셀프 리프레쉬 모드일 수 있다. 비활성 모드의 메모리 그룹이 비휘발성 메모리 장치로 이루어진 경우 제 1 전력 절약 모드는 전원 오프 모드, 또는 전력 게이팅 모드일 수 있다.
한편, 시스템 컨트롤러(110, 110-1)는 각 메모리 그룹에 대해 호스트 장치로부터의 액세스 요청이 있는 경우(S107: Yes) 성능 모드인지 판단할 수 있다(S111). 성능 모드로 판단되지 않는 경우(S111: No) 해당 메모리 그룹은 제 2 전력 절약 모드로 동작할 수 있다(S119).
성능 모드는 호스트 장치의 요청에 대응하여 고속으로, 즉 낮은 레이턴시로 응답을 제공하기 위한 모드일 수 있다.
성능 모드가 아닌 메모리 그룹이 휘발성 메모리 장치로 이루어진 경우 제 2 전력 절약 모드는 제 1 전력 절약 모드보다 높은 전력으로 동작하는 모드일 수 있으며, DRAM의 경우 액티브 모드, 또는 프리차지 모드일 수 있다.
메모리 그룹이 성능 모드로 동작하는 경우(S111: Yes) 호스트 장치의 액세스 이후 일정 기간 동안 유휴 상태로 진입하지 않고 대기할 수 있다(S113). 그 이후 호스트 장치의 추가적인 액세스가 발생하면(S115: Yes), 시스템 컨트롤러(110, 110-1)는 해당 메모리 그룹이 제 1 성능 모드로 동작하는 것으로 판단할 수 있다.
시스템 컨트롤러(110, 110-1)는 제 1 성능 모드로 판단되는 메모리 그룹을 노멀 전력 모드 또는 제 3 전력 모드로 동작시킬 수 있다.
일 실시예에서, 단계 S105에서 휘발성/비휘발성 메모리 장치끼리 그룹화한 메모리 그룹 각각을 노멀 전력 모드로 동작시킬 수 있다.
일 실시예에서, 단계 S105에서 휘발성/비휘발성 메모리 장치끼리 1차 그룹화한 것에 더하여 동작 전압 정보에 따라 2차 메모리 그룹핑한 경우, 표준에서 정의한 전압보다 낮은 전압에서 동작 가능한 특성을 갖는 2차 메모리 그룹 내의 메모리 장치를 제 3 전력 절약 모드로 동작시킬 수 있다. 제 3 전력 절약 모드는 2차 메모리 그룹에 포함된 메모리 장치들의 동작 전압 하한값 중 최대값을 동작 전압으로 인가하는 모드일 수 있다.
한편, 단계 S113의 대기 시간 이후 호스트 장치의 추가적인 액세스가 발생하지 않는 경우(S115: No)에는 해당 메모리 그룹이 제 2 성능 모드로 동작하는 것으로 판단하고 제 2 전력 절약 모드로 동작시킬 수 있다(S119).
이와 같이, 본 기술에서는 휘발성 메모리 장치들과 비휘발성 메모리 장치들에 대한 전력 모드를 각각 제어함으로써, 소비전력과 온도를 낮출 수 있다. 예를 들어, 전자 시스템에서 휘발성 메모리 장치들이 사용되지 않을 경우, 휘발성 메모리 장치에 저장된 데이터를 유지할 수 있는 셀프 리프레쉬 모드로 동작시킬 수 있다. 또한 전자 시스템에서 비휘발성 메모리들이 사용되지 않을 경우, 동작 전원을 차단시키더라도 저장된 데이터들이 유지될 수 있으므로, 비휘발성 메모리들에 대한 전원 공급을 차단할 수 있다.
도 9는 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210) 및 메모리 장치(4230)는 도 1 내지 도 6에 도시한 데이터 처리 시스템(100)으로 구성될 수 있다.
버퍼 메모리 장치(4220)는 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 메모리 장치(4230)로 전송될 수 있다.
메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 10은 일 실시예에 의한 데이터 처리 시스템을 포함하는 네트워크 시스템의 구성도이다.
도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1 내지 도 6에 도시한 데이터 처리 시스템(100)으로 구성될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 전자 시스템
100 : 데이터 처리 시스템
200 : 호스트 장치
110, 110-1 : 시스템 컨트롤러
120 : 데이터 처리 그룹
121 : 제어 로직
123-1~123-j : 메모리 그룹

Claims (20)

  1. 복수의 메모리 장치를 포함하는 데이터 처리 그룹; 및
    상기 데이터 처리 그룹에 대한 데이터 입출력을 제어하는 시스템 컨트롤러;를 포함하고,
    상기 시스템 컨트롤러는, 상기 복수의 메모리 장치를 기 설정된 기준에 따라 그룹핑하여 적어도 하나의 메모리 그룹을 구성하고, 상기 메모리 그룹 각각에 대한 호스트 장치의 접근 여부 및 접근 간격에 따라 상기 메모리 그룹 각각의 전력 모드를 결정하는 전력 관리 장치를 포함하도록 구성되는 데이터 처리 시스템.
  2. 제 1 항에 있어서,
    상기 전력 관리 장치는, 상기 복수의 메모리 장치 중 휘발성 메모리 장치를 상기 메모리 그룹으로 구성하는 데이터 처리 시스템.
  3. 제 2 항에 있어서,
    상기 전력 관리 장치는, 상기 호스트 장치가 접근하지 않는 메모리 그룹의 동작 모드를 비활성 모드로 결정하고, 상기 비활성 모드의 메모리 그룹을 제 1 전력 절약 모드로 동작시키도록 구성되는 데이터 처리 시스템.
  4. 제 2 항에 있어서,
    상기 전력 관리 장치는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 메모리 그룹의 동작 모드를 성능 모드로 판단하고, 상기 성능 모드로 동작하지 않는 메모리 그룹을 제 2 전력 절약 모드로 동작시키도록 구성되는 데이터 처리 시스템.
  5. 제 2 항에 있어서,
    상기 전력 관리 장치는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 메모리 그룹의 동작 모드를 성능 모드로 판단하고, 상기 성능 모드로 동작하는 메모리 그룹 중 상기 호스트 장치의 접근 이후 기 설정된 시간 내에 상기 호스트 장치가 다시 접근하는 메모리 그룹의 동작 모드를 제 1 성능 모드로 판단하여, 상기 제 1 성능 모드의 메모리 그룹을 노멀 전력 모드로 동작시키도록 구성되는 데이터 처리 시스템.
  6. 제 2 항에 있어서,
    상기 전력 관리 장치는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 메모리 그룹의 동작 모드를 성능 모드로 판단하고, 상기 성능 모드로 동작하는 메모리 그룹 중 상기 호스트 장치의 접근 이후 기 설정된 시간 내에 상기 호스트 장치가 접근하지 않는 메모리 그룹의 동작 모드를 제 2 성능 모드로 판단하여, 상기 제 2 성능 모드의 메모리 그룹을 제 2 전력 절약 모드로 동작시키도록 구성되는 데이터 처리 시스템.
  7. 제 1 항에 있어서,
    상기 전력 관리 장치는, 상기 복수의 메모리 장치 중 비휘발성 메모리 장치를 상기 메모리 그룹으로 구성하는 데이터 처리 시스템.
  8. 제 7 항에 있어서,
    상기 전력 관리 장치는, 상기 호스트 장치가 접근하지 않는 메모리 그룹의 동작 모드를 비활성 모드로 결정하고, 상기 비활성 모드의 메모리 그룹을 전원 오프 모드로 동작시키도록 구성되는 데이터 처리 시스템.
  9. 제 1 항에 있어서,
    상기 시스템 컨트롤러는, 상기 복수의 메모리 장치 각각의 동작 전압 하한값을 제공받으며,
    상기 전력 관리 장치는, 저장된 데이터의 휘발성 여부에 따라 상기 복수의 메모리 장치를 1차 그룹화하여 적어도 하나의 1차 메모리 그룹을 구성하고,
    상기 1차 메모리 그룹 각각에 포함된 메모리 장치를 상기 동작 전압 하한값에 따라 그룹화하여 2차 메모리 그룹을 구성하는 데이터 처리 시스템.
  10. 제 9 항에 있어서,
    상기 전력 관리 장치는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 2차 메모리 그룹의 동작 모드를 성능 모드로 판단하고, 상기 성능 모드로 동작하는 2차 메모리 그룹 중 상기 호스트 장치의 접근 이후 기 설정된 시간 내에 상기 호스트 장치가 다시 접근하는 2차 메모리 그룹의 동작 모드를 제 1 성능 모드로 판단하여, 상기 제 1 성능 모드의 2차 메모리 그룹을 제 3 전력 모드로 동작시키도록 구성되는 데이터 처리 시스템.
  11. 복수의 메모리 장치를 포함하는 데이터 처리 그룹 및 상기 데이터 처리 그룹에 대한 데이터 입출력을 제어하는 시스템 컨트롤러를 포함하는 데이터 처리 시스템의 동작 방법으로서,
    상기 시스템 컨트롤러가, 상기 복수의 메모리 장치를 기 설정된 기준에 따라 그룹핑하여 적어도 하나의 메모리 그룹을 구성하는 단계;
    상기 시스템 컨트롤러가, 상기 메모리 그룹에 대한 호스트 장치의 접근 여부를 판단하는 단계; 및
    상기 시스템 컨트롤러가, 상기 호스트 장치의 접근 여부 및 접근 간격에 따라 상기 메모리 그룹의 전력을 제어하는 단계;
    를 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  12. 제 11 항에 있어서,
    상기 메모리 그룹을 구성하는 단계는, 상기 복수의 메모리 장치 중 휘발성 메모리 장치를 상기 메모리 그룹으로 구성하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  13. 제 12 항에 있어서,
    상기 전력을 제어하는 단계는, 상기 호스트 장치가 접근하지 않는 메모리 그룹의 동작 모드를 비활성 모드로 결정하고, 상기 비활성 모드의 메모리 그룹을 제 1 전력 절약 모드로 동작시키는 단계를 더 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  14. 제 12 항에 있어서,
    상기 전력을 제어하는 단계는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 메모리 그룹의 동작 모드를 성능 모드로 판단하는 단계; 및
    상기 상기 성능 모드로 동작하지 않는 메모리 그룹을 제 2 전력 절약 모드로 동작시키는 단계;
    를 더 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  15. 제 12 항에 있어서,
    상기 전력을 제어하는 단계는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 메모리 그룹의 동작 모드를 성능 모드로 판단하는 단계;
    상기 성능 모드로 동작하는 메모리 그룹 중 상기 호스트 장치의 접근 이후 기 설정된 시간 내에 상기 호스트 장치가 다시 접근하는 메모리 그룹의 동작 모드를 제 1 성능 모드로 판단하는 단계; 및
    상기 제 1 성능 모드의 메모리 그룹을 노멀 전력 모드로 동작시키는 단계;
    를 더 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  16. 제 12 항에 있어서,
    상기 전력을 제어하는 단계는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 메모리 그룹의 동작 모드를 성능 모드로 판단하는 단계;
    상기 성능 모드로 동작하는 메모리 그룹 중 상기 호스트 장치의 접근 이후 기 설정된 시간 내에 상기 호스트 장치가 접근하지 않는 메모리 그룹의 동작 모드를 제 2 성능 모드로 판단하는 단계; 및
    상기 제 2 성능 모드의 메모리 그룹을 제 2 전력 절약 모드로 동작시키는 단계;
    를 더 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  17. 제 11 항에 있어서,
    상기 메모리 그룹을 구성하는 단계는, 상기 복수의 메모리 장치 중 비휘발성 메모리 장치를 상기 메모리 그룹으로 구성하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  18. 제 17 항에 있어서,
    상기 전력을 제어하는 단계는, 상기 호스트 장치가 접근하지 않는 메모리 그룹의 동작 모드를 비활성 모드로 결정하고, 상기 비활성 모드의 메모리 그룹을 전원 오프 모드로 동작시키는 단계를 더 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  19. 제 11 항에 있어서,
    상기 메모리 그룹을 구성하는 단계는,
    상기 시스템 컨트롤러가, 상기 복수의 메모리 장치 각각의 동작 전압 하한값을 제공받는 단계;
    상기 시스템 컨트롤러가, 상기 복수의 메모리 장치에 저장된 데이터의 휘발성 여부에 따라 상기 복수의 메모리 장치를 1차 그룹화하여 적어도 하나의 1차 메모리 그룹을 구성하는 단계; 및
    상기 1차 메모리 그룹 각각에 포함된 메모리 장치를 상기 동작 전압 하한값에 따라 그룹화하여 2차 메모리 그룹을 구성하는 단계;
    를 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  20. 제 19 항에 있어서,
    상기 전력을 제어하는 단계는, 상기 호스트 장치의 접근 이후 기 설정된 레이턴시 이하로 동작하는 2차 메모리 그룹의 동작 모드를 성능 모드로 판단하는 단계;
    상기 성능 모드로 동작하는 2차 메모리 그룹 중 상기 호스트 장치의 접근 이후 기 설정된 시간 내에 상기 호스트 장치가 다시 접근하는 2차 메모리 그룹의 동작 모드를 제 1 성능 모드로 판단하는 단계; 및
    상기 제 1 성능 모드의 2차 메모리 그룹을 제 3 전력 모드로 동작시키는 단계;
    를 더 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
KR1020190044976A 2019-04-17 2019-04-17 데이터 처리 시스템 및 이의 동작 방법 KR20200122115A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190044976A KR20200122115A (ko) 2019-04-17 2019-04-17 데이터 처리 시스템 및 이의 동작 방법
US16/689,016 US20200334119A1 (en) 2019-04-17 2019-11-19 Data processing system and operating method thereof
CN201911192260.2A CN111831592A (zh) 2019-04-17 2019-11-28 数据处理***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044976A KR20200122115A (ko) 2019-04-17 2019-04-17 데이터 처리 시스템 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200122115A true KR20200122115A (ko) 2020-10-27

Family

ID=72832483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044976A KR20200122115A (ko) 2019-04-17 2019-04-17 데이터 처리 시스템 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US20200334119A1 (ko)
KR (1) KR20200122115A (ko)
CN (1) CN111831592A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068263A (ko) * 2021-11-10 2023-05-17 삼성전자주식회사 호스트 메모리 버퍼를 사용하는 메모리 시스템 및 그것의 동작 방법
US12014080B2 (en) 2021-11-10 2024-06-18 Samsung Electronics Co., Ltd. Memory system using host memory buffer and operation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230154509A1 (en) * 2021-11-16 2023-05-18 Samsung Electronics Co., Ltd. Memory device, method of driving the memory device, and method of driving host device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US8321703B2 (en) * 2009-12-12 2012-11-27 Microsoft Corporation Power aware memory allocation
US10268382B2 (en) * 2015-06-18 2019-04-23 Mediatek Inc. Processor memory architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068263A (ko) * 2021-11-10 2023-05-17 삼성전자주식회사 호스트 메모리 버퍼를 사용하는 메모리 시스템 및 그것의 동작 방법
US12014080B2 (en) 2021-11-10 2024-06-18 Samsung Electronics Co., Ltd. Memory system using host memory buffer and operation method thereof

Also Published As

Publication number Publication date
US20200334119A1 (en) 2020-10-22
CN111831592A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
KR102649322B1 (ko) 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US10866740B2 (en) System and method for performance-based multiple namespace resource allocation in a memory
US11175835B2 (en) Storage device initiating maintenance operation actively without instruction of host and electronic system including the same
US10991446B2 (en) Electronic device performing training on memory device by rank unit and training method thereof
US20200293199A1 (en) Memory device
US11082043B2 (en) Memory device
KR20200122115A (ko) 데이터 처리 시스템 및 이의 동작 방법
US20230367518A1 (en) Memory device
US11977742B2 (en) Solid state drives configurable to use storage spaces of remote devices in activities involving proof of space
US11733883B2 (en) Storage device initiating maintenance operation actively without instruction of host and electronic system including the same
US20230185738A1 (en) Automated Participation of Solid State Drives in Activities Involving Proof of Space
EP3391229B1 (en) Technologies for contemporaneous access of non-volatile and volatile memory in a memory device
US11960756B2 (en) Management of storage space in solid state drives to support proof of space activities
EP4121962A1 (en) Setting a power mode based on a workload level in a memory sub-system
US20190179547A1 (en) Performance Level Adjustments in Memory Devices
CN108139983B (zh) 用于在多级***存储器中固定存储器页面的方法和设备
US10503523B2 (en) Technologies to improve system boot performance and reliability
US8745363B2 (en) Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device
US11610624B2 (en) Memory device skipping refresh operation and operation method thereof
KR20220158372A (ko) 데이터 저장 장치 및 그 동작 방법
KR20210090774A (ko) 호스트 장치로부터의 레퍼런스 클럭에 기반하여 전력 상태를 변경하도록 구성되는 스토리지 장치 및 그 동작 방법
CN110675902A (zh) 存储***和存储***的操作方法
US20230359394A1 (en) Operating method of memory device for managing map data of each of plurality of storage devices, computing system including memory device, and operating method of computing system
CN118363447A (zh) 用于控制控制器的时钟的方法和存储***