KR20200083863A - 디스플레이 소자 - Google Patents
디스플레이 소자 Download PDFInfo
- Publication number
- KR20200083863A KR20200083863A KR1020180173914A KR20180173914A KR20200083863A KR 20200083863 A KR20200083863 A KR 20200083863A KR 1020180173914 A KR1020180173914 A KR 1020180173914A KR 20180173914 A KR20180173914 A KR 20180173914A KR 20200083863 A KR20200083863 A KR 20200083863A
- Authority
- KR
- South Korea
- Prior art keywords
- drain electrode
- transistor
- source
- gate electrode
- spacer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 229920001621 AMOLED Polymers 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H01L27/3262—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H01L27/3211—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명에 따른 디스플레이 소자는 단위 픽셀영역을 갖는 기판; 상기 기판의 상기 단위 픽셀 영역 상에 배치된 제 1트랜지스터; 및 상기 기판의 상기 단위 픽셀 영역 상에 배치된 제 2트랜지스터를 포함할 수 있다.
Description
본 발명은 디스플레이 소자에 관한 것으로서, 더욱 상세하게는 수직채널 트랜지스터를 포함하는 능동형 유기 발광 다이오드(AMOLED) 디스플레이 소자에 관한 것이다.
능동형 유기 발광 다이오드(Active Matrix Organic Light Emitting Diode, AMOLD)는 OLED의 한 종류이다. 트랜지스터가 디스플레이의 발광 소자마다 내장되어 발광 소자가 개별적으로 발광 가능하여, 전력소모가 상대적으로 적으며 더 정교한 화면을 구현할 수 있다는 장점이 있다. AMOLED 디스플레이의 초고해상도 화질에 대한 수요가 증가함에 따라 픽셀면적을 최소화 하는 기술에 대한 요구 수준 역시 높아지고 있다.
본 발명이 해결하고자 하는 과제는 수직채널 트랜지스터를 이용하여 소형화된 디스플레이 소자를 제공하는 데에 있다.
본 발명에 따른 디스플레이 소자는 단위 픽셀영역을 갖는 기판; 상기 기판의 상기 단위 픽셀 영역 상에 배치된 제 1트랜지스터; 및 상기 기판의 상기 단위 픽셀 영역 상에 배치된 제 2트랜지스터를 포함하되, 상기 제 1 트랜지스터는: 제 1 하부 소스/드레인 전극; 제 1 하부 소스/드레인 전극의 상면 상에 배치된 제 1상부 소스/드레인 전극; 상기 제 1 하부 소스/드레인 전극의 상기 상면과 상기 제 1상부 소스/드레인 사이에 배치된 제 1 스페이서; 상기 제 1 스페이서의 측면 상의 제 1 액티브 반도체층; 및 상기 제 1 액티브 반도체층의 측면 상의 제 1 게이트 전극을 포함하고 상기 제 2 트랜지스터는: 제 2 하부 소스/드레인 전극; 제 2 하부 소스/드레인 전극의 상면 상에 배치된 제 2상부 소스/드레인 전극; 상기 제 2 하부 소스/드레인 전극의 상기 상면과 상기 제 2상부 소스/드레인 전극 사이에 배치된 제 2 스페이서; 상기 제 2 스페이서의 측면 상의 제 2 액티브 반도체층; 및 상기 제 2 액티브 반도체층의 측면 상의 제 2 게이트 전극을 포함하고, 상기 제 2 게이트 전극은 상기 제 1 상부 소스/드레인 전극의 상면 상으로 연장되어 상기 제 1 상부 소스/드레인 전극과 전기적으로 연결될 수 있다.
본 발명에 따르면 AMOLED 디스플레이의 픽셀의 크기를 최소화 할 수 있다. 이에 따라 디스플레이 소자는 초고해상도를 구현할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 디스플레이 소자를 도시한 평면도이다.
도 1b는 도 1a의 I-I’선을 따라 자른 단면이다.
도 2a는 다른 실시예에 따른 디스플레이 소자를 도시한 평면도이다.
도 2b는 도 2a의 II-II’선을 따라 자른 단면이다.
도 1b는 도 1a의 I-I’선을 따라 자른 단면이다.
도 2a는 다른 실시예에 따른 디스플레이 소자를 도시한 평면도이다.
도 2b는 도 2a의 II-II’선을 따라 자른 단면이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/도는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 예시적인 실시 예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1a는 본 발명의 일 실시예에 따른 디스플레이 소자를 도시한 평면도이다. 도 1b는 도 1a의 I-I’선을 따라 자른 단면이다.
도 1a 및 도 1b를 참조하면, 디스플레이 소자는 기판(100), 제 1 트랜지스터 및 제 2 트랜지스터를 포함할 수 있다. 기판(100)은 복수의 유닛픽셀영역들(80)을 가질 수 있다. 픽셀은 화면을 구성하는 가장 기본이 되는 단위이다.
제 1 트랜지스터는 기판(100)의 각 유닛픽셀영역(80) 상에 제공될 수 있다. 제 1 트랜지스터는 스위칭 트랜지스터로 기능할 수 있다.
제 1 트랜지스터는 제 1 하부 소스/드레인 전극(10), 제 1 스페이서(20), 제 1 상부 소스/드레인 전극(30), 제 1 액티브 반도체층(40), 제 1 게이트 절연막(50), 및 제 1 게이트 전극(60)을 포함할 수 있다.
제 1 하부 소스/드레인 전극(10)은 기판(100) 상에 제공될 수 있다. 제 1 하부 소스/드레인 전극(10)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 1 상부 소스/드레인 전극(30)은 제 1 하부 소스/드레인 전극(10) 상에 배치될 수 있다. 제 1 상부 소스/드레인 전극(30)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 1 스페이서(20)는 제 1 하부 소스/드레인 전극(10)의 상면과 제 1 상부 소스/드레인 전극(30) 사이에 배치될 수 있다. 제 1 스페이서(20)는 절연성 물질을 포함할 수 있다. 제 1 스페이서(20)는 제 1 트랜지스터에서 채널의 길이를 결정짓는 기능을 할 수 있다.
제 1 액티브 반도체층(40)은 제 1 스페이서(20)의 측면 상에 제공될 수 있다. 제 1 액티브 반도체층(40)은 반도체 물질을 포함할 수 있다. 예를 들어, 제 1 액티브 반도체층(40)은 비정질 실리콘, 결정질 실리콘, 산화물 반도체, 및/또는 유기 반도체 물질을 포함할 수 있다. 제 1 액티브 반도체층(40)은 제 1 트랜지스터의 채널로 기능할 수 있다.
제 1 게이트 전극(60)은 제 1 스페이서(20)의 측면 상에 제공될 수 있다. 제 1 게이트 전극(60)은 제 1 게이트 절연막(50) 상에 제공될 수 있다. 제 1 게이트 전극(60)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 1 게이트 절연막(50)은 제 1 게이트 전극(60) 하면 상에 제공될 수 있다. 제 1 게이트 절연막(50)은 제 1 액티브 반도체층(40)과 제 1 게이트 전극(60) 사이에 제공될 수 있다. 제 1 게이트 절연막(50)은 제 1 하부 소스/드레인 전극(10)과 제 1 게이트 전극(60) 사이 및 제 1 상부 소스/드레인 전극(30)과 제 1 게이트 전극(60) 사이로 더 연장될 수 있다.
제 2 트랜지스터는 기판(100)의 각 유닛픽셀영역(80) 상에 제공될 수 있다. 제 2 트랜지스터는 드라이빙 트랜지스터로 기능할 수 있다.
제 2 트랜지스터는 제 2 하부 소스/드레인 전극(15), 제 2 스페이서(25), 제 2 상부 소스/드레인 전극(35), 제 2 액티브 반도체층(45), 제 2 게이트 절연막(55), 및 제 2 게이트 전극(65)을 포함할 수 있다.
제 2 하부 소스/드레인 전극(15)은 기판(100) 상에 제공될 수 있다. 제 2 하부 소스/드레인 전극(15)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 2 상부 소스/드레인 전극(35)은 제 2 하부 소스/드레인 전극(15) 상에 배치될 수 있다. 제 2 상부 소스/드레인 전극(35)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 2 스페이서(25)는 제 2 하부 소스/드레인 전극(15)의 상면과 제 2 상부 소스/드레인 전극(35) 사이에 배치될 수 있다. 제 2 스페이서(25)는 절연성 물질을 포함할 수 있다. 제 2 스페이서(25)는 제 2 트랜지스터에서 채널의 길이를 결정짓는 기능을 할 수 있다.
제 2 액티브 반도체층(45)은 제 2 스페이서(25)의 측면상에 제공될 수 있다. 제 2 액티브 반도체층(45)은 반도체 물질을 포함할 수 있다. 예를 들어, 제 2 액티브 반도체층(45)은 비정질 실리콘, 결정질 실리콘, 산화물 반도체, 및/또는 유기 반도체 물질을 포함할 수 있다. 제 2 액티브 반도체층(45)은 제 2 트랜지스터의 채널로 기능할 수 있다.
제 2 게이트 전극(65)은 제 2 스페이서(25) 측면상에 제공될 수 있다. 제 2 게이트 전극(65)은 제 2 게이트 절연막(55) 상에 제공될 수 있다. 제 2 게이트 전극(65)은 금속과 같은 도전성 물질을 포함할 수 있다. 제 2 게이트 전극(65)은 제 1 상부 소스/드레인 전극(30)의 상면 상으로 연장되어 제 1 상부 소스/드레인 전극(30)과 전기적으로 연결될 수 있다. 예를 들어, 제 2 게이트 전극(65)은 컨택홀(70) 내로 연장될 수 있다. 컨택홀(70)은 제 2 게이트 절연막(55)을 관통하여 제 1 상부 소스/드레인 전극(30)을 노출시킬 수 있다. 제 1 게이트 전극(60)과 제 2 게이트 전극(65)은 이격 배치 될 수 있다. 제 1 게이트 전극(60)은 제 2 게이트 전극(65)과 전기적으로 연결되지 않는다.
제 2 게이트 절연막(55)은 제 2 게이트 전극(65)의 하면 상에 제공될 수 있다. 제 2 게이트 절연막(55)은 제 2 액티브 반도체층(45)과 제 2 게이트 전극(65) 사이에 제공될 수 있다. 제 2 게이트 절연막(55)은 제 2 하부 소스/드레인 전극(15)과 제 2 게이트 전극(65) 사이 및 제 2 상부 소스/드레인 전극(35)과 제 2 게이트 전극(65) 사이로 더 연장될 수 있다. 제 2 게이트 절연막(55)은 제 1 상부 소스/드레인 전극(30)과 제 2 게이트 전극(65) 사이로 더 연장될 수 있다. 제 2 게이트 절연막(55)은 컨택홀(70)을 가질 수 있다.
도 2a는 본 발명의 다른 실시예에 따른 디스플레이 소자를 도시한 평면도이다. 도 2b는 도 2a의 Ⅱ-Ⅱ'선을 따라 자른 단면이다.
도 2a 및 도 2b를 참조하면, 디스플레이 소자는 기판(100), 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터를 포함할 수 있다. 기판(100)은 유닛픽셀영역들(80', 181)을 포함할 수 있다. 기판(100)의 유닛픽셀영역들(80', 181)은 제 1 유닛픽셀영역(80') 및 제 2 유닛픽셀영역(181)을 포함할 수 있다. 기판(100)의 제 2 유닛픽셀영역(181)은 제 1 유닛픽셀영역(80')과 인접할 수 있다.
제 1 트랜지스터와 제 2 트랜지스터는 도 1a 및 도 1b의 제 1 트랜지스터 및 제 2 트랜지스터와 실질적으로 동일하다. 제 1 트랜지스터와 제 2 트랜지스터는 제 1 유닛픽셀영역(80')상에 제공될 수 있다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
제 3 트랜지스터는 기판(100)의 제 2 유닛픽셀영역(181) 상에 제공될 수 있다. 제 3 트랜지스터는 스위칭 트랜지스터로 기능할 수 있다.
제 3 트랜지스터는 제 3 하부 소스/드레인 전극(111), 제 3 스페이서(121), 제 3 상부 소스/드레인 전극(131), 및 제 3 액티브 반도체층(141)을 포함할 수 있다. 제 3 트랜지스터는 제 1 트랜지스터의 제 1 게이트 절연막(50) 및 제 1 게이트 전극(60)을 포함할 수 있다.
제 3 하부 소스/드레인 전극(111)은 기판(100) 상에 제공될 수 있다. 제 3 하부 소스/드레인 전극(111)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 3 상부 소스/드레인 전극(131)은 제 3 하부 소스/드레인 전극(111) 상에 배치될 수 있다. 제 3 상부 소스/드레인 전극(131)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 3 스페이서(121)는 제 3 하부 소스/드레인 전극(111)의 상면과 제 3 상부 소스/드레인 전극(131) 사이에 배치될 수 있다. 제 3 스페이서(121)는 절연성 물질을 포함할 수 있다. 제 3 스페이서(121)는 제 3 트랜지스터에서 채널의 길이를 결정짓는 기능을 할 수 있다.
제 3 액티브 반도체층(141)은 제 3 스페이서(121)의 측면 상에 제공될 수 있다. 제 3 액티브 반도체층(141)은 반도체 물질을 포함할 수 있다. 예를 들어, 제 3 액티브 반도체층(141)은 비정질 실리콘, 결정질 실리콘, 산화물 반도체, 및/또는 유기 반도체 물질을 포함할 수 있다. 제 3 액티브 반도체층(141)은 제 3 트랜지스터의 채널로 기능할 수 있다.
제 1 게이트 전극(60)은 제 3 스페이서(121)의 측면상에 제공될 수 있다. 제 1 게이트 전극(60)은 제 3 게이트 절연막(151) 상에 제공될 수 있다. 제 1 게이트 전극(60)은 금속과 같은 도전성 물질을 포함할 수 있다. 제 1 게이트 전극(60)은 제 3 트랜지스터의 게이트 전극으로 기능할 수 있다.
제 1 게이트 절연막(50)은 제 3 게이트 전극(160)의 하면 상에 제공될 수 있다. 제 1 게이트 절연막(50)은 제 3 액티브 반도체층(141)과 제 1 게이트 전극(60) 사이에 제공될 수 있다. 제 1 게이트 절연막(50)은 제 3 하부 소스/드레인 전극(111)과 제 1 게이트 전극(60) 사이 및 제 3 상부 소스/드레인 전극(131)과 제 1 게이트 전극(60) 사이로 더 연장될 수 있다.
제 4 트랜지스터는 기판(100)의 제 2 유닛픽셀영역(181) 상에 제공될 수 있다. 제 4 트랜지스터는 드라이빙 트랜지스터로 기능할 수 있다.
제 4 트랜지스터는 제 4 스페이서(126), 제 4 상부 소스/드레인 전극(136), 제 4 액티브 반도체층(146), 제 4 게이트 절연막(156), 및 제 4 게이트 전극(166)을 포함할 수 있다. 제 4 트랜지스터는 제 2 하부 소스/드레인 전극(115')을 포함할 수 있다.
제 2 하부 소스/드레인 전극(115')은 기판(100)의 제 1 유닛픽셀영역(80') 및 제 2 유닛픽셀영역(181)상에 중첩될 수 있다. 제 2 하부 소스/드레인 전극(115')은 금속과 같은 도전성 물질을 포함할 수 있다. 제 2 하부 소스/드레인 전극(115')은 제 4 트랜지스터의 소스/드레인 전극으로 기능할 수 있다.
제 4 상부 소스/드레인 전극(136)은 제 2 하부 소스/드레인 전극(115') 상에 배치될 수 있다. 제 4 상부 소스/드레인 전극(136)은 금속과 같은 도전성 물질을 포함할 수 있다.
제 4 스페이서(126)는 제 2 하부 소스/드레인 전극(115')의 상면과 제 4 상부 소스/드레인 전극(136) 사이에 배치될 수 있다. 제 4 스페이서(126)는 절연성 물질을 포함할 수 있다. 제 4 스페이서(126)는 제 4 트랜지스터에서 채널의 길이를 결정짓는 기능을 할 수 있다.
제 4 액티브 반도체층(146)은 제 4 스페이서(126)의 측면 상에 제공될 수 있다. 제 4 액티브 반도체층(146)은 반도체 물질을 포함할 수 있다. 예를 들어, 제 4 액티브 반도체층(146)은 비정질 실리콘, 결정질 실리콘, 산화물 반도체, 및/또는 유기 반도체 물질을 포함할 수 있다. 제 4 액티브 반도체층(146)은 제 4 트랜지스터의 채널로 기능할 수 있다.
제 4 게이트 전극(166)은 제 4 스페이서(126)의 측면 상에 제공될 수 있다. 제 4 게이트 전극(166)은 제 4 게이트 절연막(156) 상에 제공될 수 있다. 제 4 게이트 전극(166)은 금속과 같은 도전성 물질을 포함할 수 있다. 제 4 게이트 전극(166)은 제 3 상부 소스/드레인 전극(131)의 상면 상으로 연장되어 제 3 상부 소스/드레인 전극(131)과 전기적으로 연결될 수 있다. 예를 들어, 제 4 게이트 전극(166)은 컨택홀(171) 내로 연장될 수 있다. 컨택홀(171)은 제 4 게이트 절연막(156)을 관통하여 제 3 상부 소스/드레인 전극(131)을 노출시킬 수 있다.
제 4 게이트 절연막(156)은 제 4 게이트 전극(166)의 하면 상에 제공될 수 있다. 제 4 게이트 절연막(156)은 제 4 액티브 반도체층(146)과 제 4 게이트 전극(166) 사이에 제공될 수 있다. 제 4 게이트 절연막(156)은 제 4 상부 소스/드레인 전극(136)과 제 4 게이트 전극(166) 사이 및 제 2 하부 소스/드레인 전극(115')과 제 4 게이트 전극(166) 사이로 더 연장될 수 있다. 제 4 게이트 절연막(156)은 제 3 하부 소스/드레인 전극(111)과 제 4 게이트 전극(166)사이 및 제 3 상부 소스/드레인 전극(131)과 제 4 게이트 전극(166) 사이로 더 연장 될 수 있다. 제 4 게이트 절연막(156)은 컨택홀(171)을 가질 수 있다. 제 1 게이트 전극(60)과 제 4 게이트 전극(166)은 이격 배치 될 수 있다. 제 1 게이트 전극(60)과 제 4 게이트 전극(166)은 전기적으로 연결되지 않는다.
Claims (1)
- 단위 픽셀 영역을 갖는 기판;
상기 기판의 상기 단위 픽셀 영역 상에 배치된 제 1 트랜지스터; 및
상기 기판의 상기 단위 픽셀 영역 상에 배치된 제 2 트랜지스터를 포함하되,
상기 제 1 트랜지스터는:
제 1 하부 소스/드레인 전극;
제 1 하부 소스/드레인 전극의 상면 상에 배치된 제 1 상부 소스/드레인 전극;
상기 제 1 하부 소스/드레인 전극의 상기 상면과 상기 제 1 상부 소스/드레인 사이에 배치된 제 1 스페이서;
상기 제 1 스페이서의 측면 상의 제 1 액티브 반도체층; 및
상기 제 1 액티브 반도체층의 측면 상의 제 1 게이트 전극을 포함하고,
상기 제 2 트랜지스터는:
제 2 하부 소스/드레인 전극;
제 2 하부 소스/드레인 전극의 상면 상에 배치된 제 2 상부 소스/드레인 전극;
상기 제 2 하부 소스/드레인 전극의 상기 상면과 상기 제 2 상부 소스/드레인 전극 사이에 배치된 제 2 스페이서;
상기 제 2 스페이서의 측면 상의 제 2 액티브 반도체층; 및
상기 제 2 액티브 반도체층의 측면 상의 제 2 게이트 전극을 포함하고,
상기 제 2 게이트 전극은 상기 제 1 상부 소스/드레인 전극의 상면 상으로 연장되어 상기 제 1 상부 소스/드레인 전극과 전기적으로 연결되는 디스플레이 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180173914A KR20200083863A (ko) | 2018-12-31 | 2018-12-31 | 디스플레이 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180173914A KR20200083863A (ko) | 2018-12-31 | 2018-12-31 | 디스플레이 소자 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200083863A true KR20200083863A (ko) | 2020-07-09 |
Family
ID=71602275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180173914A KR20200083863A (ko) | 2018-12-31 | 2018-12-31 | 디스플레이 소자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20200083863A (ko) |
-
2018
- 2018-12-31 KR KR1020180173914A patent/KR20200083863A/ko unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10050097B2 (en) | Organic light-emitting diode display | |
US10269879B2 (en) | Display device having an auxiliary electrode | |
US20220285458A1 (en) | Display panel, method for manufacturing the same and display device | |
KR100936881B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
US9853096B1 (en) | Display with inactive area surrounded by active area | |
JP6920785B2 (ja) | 表示装置 | |
KR100611153B1 (ko) | 평판 표시 소자 | |
KR20150109012A (ko) | 유기 발광 표시 장치 | |
KR20150005264A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
JP2018054677A (ja) | 表示装置 | |
US8330353B2 (en) | Organic light emitting device and manufacturing method thereof | |
US20210359058A1 (en) | Organic light emitting display device | |
WO2017024658A1 (zh) | 有机发光显示器及其制造方法 | |
US9929225B2 (en) | Display device and a manufacturing method thereof | |
KR20140022523A (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치 | |
KR20180014380A (ko) | 유기발광 다이오드 표시장치 | |
KR20210109083A (ko) | 표시 장치 | |
US7038240B2 (en) | Color display device | |
JP2016143639A (ja) | 表示装置 | |
US10693108B2 (en) | Electroluminescent display device | |
JP2021108366A (ja) | 薄膜デバイス | |
KR20130041575A (ko) | 유기 발광 표시 장치 | |
CN112419908A (zh) | 显示装置和半导体器件 | |
US12022710B2 (en) | Organic light emitting display device | |
JP6728312B2 (ja) | 電界発光表示装置 |