CN112419908A - 显示装置和半导体器件 - Google Patents
显示装置和半导体器件 Download PDFInfo
- Publication number
- CN112419908A CN112419908A CN202010805108.3A CN202010805108A CN112419908A CN 112419908 A CN112419908 A CN 112419908A CN 202010805108 A CN202010805108 A CN 202010805108A CN 112419908 A CN112419908 A CN 112419908A
- Authority
- CN
- China
- Prior art keywords
- line
- display device
- power supply
- substrate
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 109
- 238000009413 insulation Methods 0.000 description 13
- 238000002161 passivation Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 101000667310 Macrovipera lebetina Venom serine proteinase-like protein 2 Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
提供了显示装置和半导体器件。该显示装置包括:基板;发光器件,提供在基板上;驱动晶体管器件,配置为控制发光器件;第一电源线,电连接到驱动晶体管器件的源极区;导电图案,电连接到驱动晶体管器件的栅电极;以及第二电源线,电连接到第一电源线,其中导电图案和第一电源线构成第一电容器,导电图案和第二电源线构成第二电容器,其中第一电容器和第二电容器并联连接。
Description
技术领域
本公开涉及显示装置和半导体器件。
背景技术
液晶显示器(LCD)和有机发光二极管(OLED)显示器被广泛用作显示装置。近来,通过使用微发光二极管(LED)来制造高分辨率显示装置的技术已成为了关注的焦点。然而,为了通过使用微LED来制造高分辨率显示装置,需要制造高效率小LED芯片,并且为了将小LED芯片布置在显示装置上的适当位置,要求高水平的转移技术。
发明内容
根据本公开的一方面,可以改善显示装置的电特性。
额外的方面将在以下描述中被部分地陈述且将部分自该描述明显,或者可以通过本公开的示例性实施方式的实践而被了解。
根据本公开的一方面,提供了一种显示装置,其包括:基板;发光器件,提供在基板上;驱动晶体管,提供在基板上并被配置为控制发光器件;第一电源线,提供在基板上并电连接到驱动晶体管的源极区;导电图案,提供在基板上并电连接到驱动晶体管的栅电极;以及第二电源线,提供在基板上并电连接到第一电源线,其中导电图案和第一电源线构成第一电容器,其中导电图案和第二电源线构成第二电容器,以及其中第一电容器和第二电容器并联连接。
导电图案可以提供在第一电源线与第二电源线之间。
发光器件可以包括:下半导体层,提供在基板上;上半导体层,提供在下半导体层上;发射层,提供在下半导体层与上半导体层之间;以及阳极,提供在上半导体层上,其中阳极在平行于基板的顶表面的方向上重叠第二电源线。
阳极可以沿着上半导体层的顶表面延伸并具有暴露上半导体层的顶表面的开口。
阳极可以完全覆盖上半导体层的顶表面。
驱动晶体管可以包括有源图案,该有源图案包括源极区和漏极区,其中,在垂直于基板的顶表面的方向上,有源图案和第二电源线可以彼此间隔开。
显示装置还可以包括在平行于第一电源线的方向上延伸的数据线,其中,在垂直于基板的顶表面的方向上,导电图案可以与数据线间隔开。
显示装置还可以包括在平行于第一电源线的方向上延伸的数据线,其中导电图案可以在垂直于基板的顶表面的方向上重叠数据线。
当在垂直于基板的顶表面的方向上看时,导电图案可以交叉数据线。
显示装置还可以包括:数据线,提供在基板上并在平行于基板的顶表面的第一方向上延伸;扫描线,提供在基板上并在与第一方向相交的第二方向上延伸;以及开关晶体管,提供在基板的一区域中,数据线和扫描线在该区域彼此相交,其中数据线可以电连接到开关晶体管的源极区,扫描线可以电连接到开关晶体管的栅电极,导电图案可以电连接到开关晶体管的漏极区。
在垂直于基板的顶表面的第三方向上,第二电源线可以与扫描线间隔开。
第二电源线可以在垂直于基板的顶表面的第三方向上重叠扫描线。
当在垂直于基板的顶表面的第三方向上看时,第二电源线可以交叉扫描线。
导电图案的一部分的宽度可以与第二电源线的宽度相同,第二电源线在垂直于基板的顶表面的方向上重叠导电图案的所述部分。
根据本公开的另一方面,提供了一种显示装置,其包括以矩阵形式布置的子像素,其中子像素中的每个包括:发光器件;驱动晶体管,配置为控制发光器件;第一电源线,在第一方向上延伸;以及第二电源线,在不同于第一方向的第二方向上延伸,其中第一电源线电连接到驱动晶体管的源极区,以及其中,在垂直于第一方向和第二方向的第三方向上,第二电源线在驱动晶体管与发光器件之间,第二电源线电连接到第一电源线。
子像素中的每个还可以包括电连接到驱动晶体管的栅电极的导电图案,其中,在第三方向上,导电图案可以在第一电源线与第二电源线之间。
导电图案和第一电源线可以彼此面对以构成第一电容器,其中导电图案和第二电源线可以彼此面对以构成第二电容器,以及其中第一电容器和第二电容器可以并联连接。
导电图案可以在第三方向上重叠第一电源线和第二电源线中的至少一个。
子像素之中的在第二方向上彼此相邻的一对子像素可以共用一个第一电源线。
第二电源线可以包括在第一方向上延伸的突起,其中突起可以提供在子像素之中的沿第二方向彼此相邻的第一对子像素中。
突起可以提供在子像素之中的沿第一方向彼此相邻的第二对子像素中。
突起可以提供在沿第二方向彼此相邻的第一对子像素的发光器件之间。
发光器件可以包括:下半导体层;上半导体层,提供在下半导体层上;有源层,提供在下半导体层与上半导体层之间;以及阳极,提供在上半导体层上,其中阳极和突起在第二方向上彼此重叠。
阳极和第二电源线可以位于相同的高度处。
根据本公开的另一方面,提供了一种显示装置,其包括:基板;多个发光区域,在垂直于基板的顶表面的第一方向上重叠基板;多个非发光区域,分别提供在所述多个发光区域之间;多个阳极,提供在发光区域中;以及多个第一电源线,提供在非发光区域中,其中所述多个阳极延伸到非发光区域中,以及其中所述多个阳极中的一个或更多个和所述多个第一电源线中的一个或更多个在平行于基板的顶表面的第二方向上彼此重叠。
显示装置还可以包括:多个驱动晶体管,配置为分别控制所述多个发光区域;以及多个导电图案,分别连接到所述多个驱动晶体管的栅电极,其中所述多个第一电源线在第一方向上重叠所述多个导电图案。
显示装置还可以包括电连接到所述多个驱动晶体管的源极区的多个第二电源线,其中所述多个第二电源线可以在第一方向上重叠所述多个导电图案。
所述多个第二电源线可以分别电连接到所述多个驱动晶体管中的彼此相邻的一对驱动晶体管的源极区。
所述多个驱动晶体管中的每个可以包括此处提供源极区和漏极区的有源图案,其中,在第一方向上,所述多个第一电源线可以与有源图案间隔开。
根据本公开的另一方面,提供了一种半导体器件,其包括:基板;晶体管,提供在基板上;第一电源线,提供在基板的第一层上并电连接到晶体管的源极区;导电图案,提供在基板的第二层上并电连接到晶体管的栅电极;以及第二电源线,提供在基板的第三层上并电连接到第一电源线。
导电图案和第一电源线可以构成第一电容器,其中导电图案和第二电源线可以构成第二电容器。
第一电容器和第二电容器可以并联连接。
附图说明
本公开的某些实施方式的以上及另外的方面、特征和优点将由以下结合附图的描述更加明显,附图中:
图1是根据本公开的一示例性实施方式的显示装置的示意图;
图2是图1的显示装置的详细示意图;
图3是图1的显示装置中的子像素的电路图;
图4是根据一示例性实施方式的显示装置的俯视图;
图5是用于描述图4的显示装置的阳极和第二电源线的俯视图;
图6是用于描述图4的显示装置的扫描线和导电图案的俯视图;
图7是用于描述图4的显示装置的第一电源线和数据线的俯视图;
图8是沿图4的线I-I’截取的剖视图;
图9是沿图4的线II-II’截取的剖视图;
图10是沿图4的线III-III’截取的剖视图;
图11是根据一示例性实施方式的显示装置的俯视图;
图12是用于描述图11的显示装置的阳极和第二电源线的俯视图;
图13是根据一示例性实施方式的显示装置的俯视图;
图14是用于描述图13的显示装置的阳极和第二电源线的俯视图;
图15是根据一示例性实施方式的显示装置的俯视图;
图16是根据一示例性实施方式的显示装置的俯视图;
图17是根据一示例性实施方式的显示装置的俯视图;
图18是根据一示例性实施方式的显示装置的俯视图;以及
图19是根据一示例性实施方式的显示装置的俯视图。
具体实施方式
现在将详细参照在附图中示出的一个或更多个示例性实施方式,其中,同样的附图标记始终指同样的元件。在这一点上,示例性实施方式可以具有不同的形式,并且不应被解释为限于这里阐明的描述。因此,下面通过参照附图仅描述示例性实施方式以说明各方面。如在此所使用地,术语“和/或”包括相关所列举项目的一个或更多个的任何及所有组合。诸如“中的至少一个”的表述当在一列元素之后时,修饰整列元素,而不修饰该列中的个别元素。
现在将参照附图更全面地描述本公开,在附图中示出了本公开的一个或更多个示例性实施方式。在附图中,相同的附图标记表示相同的元件,并且为了清楚和便于说明,部件的尺寸可以被夸大。此外,示例性实施方式被描述,并且可以自示例性实施方式进行各种修改。
例如,当一元件被称为“在”另一元件“上”时,该元件可以直接地在所述另一元件上,或者可以间接地在所述另一元件上且居间元件在它们之间。
如在此所使用地,单数形式“一”和“该”旨在还包括复数形式,除非上下文清楚地另行指示。在整个说明书中,当一部分“包括”一元件时,可以进一步包括另一元件,而并不排除所述另一元件的存在,除非另有描述。
诸如“……单元”的术语是指执行至少一种功能或操作的单元,并且该单元可以被实现为硬件或软件或者被实现为硬件和软件的组合。
图1是根据本公开的一实施方式的显示装置的示意图。图2是图1的显示装置的详细示意图。图3是图1的显示装置中的子像素的电路图。
参照图1至图3,根据一示例性实施方式的显示装置1可以包括显示区域DA和非显示区域NDA。显示区域DA可以是在此显示图像的区域。显示区域DA可以包括用于显示图像的像素P。像素P可以包括发射不同颜色的光的子像素SP。
显示装置1可以包括子像素SP、第一电源线焊盘VLP1、第二电源线焊盘VLP2、扫描驱动器、数据驱动器和处理器。子像素SP可以提供在显示区域DA中。例如,子像素SP可以在X方向DR_X和Y方向DR_Y上布置。例如,子像素SP可以以矩阵形式布置。扫描驱动器、数据驱动器、第一电源线焊盘VLP1、第二电源线焊盘VLP2和处理器可以提供在非显示区域NDA中。
扫描驱动器可以生成用于形成开关晶体管的通道的扫描信号。数据驱动器可以生成用于形成驱动晶体管的通道的数据信号。第一电源线焊盘VLP1和第二电源线焊盘VLP2可以具有用于驱动发射单元的驱动电压。处理器可以独自或基于外部图像信号生成作为数字图像数据的RGB图像数据。
子像素SP中的每个可以包括扫描线SL、数据线DL、第一电源线VL1、第二电源线VL2、开关晶体管MS、驱动晶体管MD、存储电容器Cst和发射单元L。然而,子像素SP中包括的晶体管和电容器的数量不限于此。
发射单元L的阳极可以电连接到驱动晶体管MD的漏电极。驱动晶体管MD的电流的量可以由经开关晶体管MS施加的数据信号控制。在这种情况下,用于将所施加的电压维持一定时间段的存储电容器Cst可以连接在驱动晶体管MD的源电极和栅电极之间。
存储电容器Cst可以包括第一电容器C1和第二电容器C2。第一电容器C1和第二电容器C2可以并联连接。存储电容器Cst的电容可以是第一电容器C1的电容与第二电容器C2的电容之和。
发射单元L的阴极可以电连接到地电源VSS。发射单元L可以响应于从驱动晶体管MD供应的电流而产生光。例如,发射单元L可以包括微发光二极管(LED)。
子像素SP可以由响应于数据信号从第一电源线VL1经发射单元L供应到地电源VSS的电流的量控制。可以从发光区域发射光。
扫描线SL可以提供在显示区域DA中,并且可以从扫描驱动器延伸到显示区域DA中。扫描线SL可以从扫描驱动器接收扫描信号,并且可以将扫描信号发送到子像素SP。扫描线SL可以在X方向DR_X上延伸。
数据线DL可以提供在显示区域DA中,并且可以从数据驱动器延伸到显示区域DA中。数据线DL可以从数据驱动器接收数据信号,并且可以将数据信号发送到子像素SP。在这种情况下,数据线DL可以响应于扫描信号将数据信号发送到子像素SP。数据线DL可以在与X方向DR_X相交的Y方向DR_Y上延伸。
第一电源线VL1可以提供在显示区域DA中,并且可以从第一电源线焊盘VLP1延伸到显示区域DA中。第一电源线VL1可以在Y方向DR_Y上延伸。第二电源线VL2可以提供在显示区域DA中,并且可以从第二电源线焊盘VLP2延伸到显示区域DA中。第二电源线VL2可以在X方向DR_X上延伸。
子像素SP可以由彼此相交的扫描线SL和数据线DL限定。每个子像素SP可以提供在一个扫描线SL和一个数据线DL的交叉处。
尽管图2示出第一电源线VL1中的每个分别连接到在X方向DR_X上布置的子像素SP中的相应一个,但这仅是示例。在另一示例中,一个第一电源线VL1可以被提供给在X方向DR_X上布置的一对子像素SP。换言之,在X方向DR_X上彼此相邻的一对子像素SP可以共用一个第一电源线VL1。
图4是根据一示例性实施方式的显示装置的俯视图。图5是用于描述图4的显示装置的阳极和第二电源线的俯视图。图6是用于描述图4的显示装置的扫描线和导电图案的俯视图。图7是用于描述图4的显示装置的第一电源线和数据线的俯视图。图8是沿图4的线I-I’截取的剖视图。图9是沿图4的线II-II’截取的剖视图。图10是沿图4的线III-III’截取的剖视图。
参照图4至图10,包括第一子像素SP1和第二子像素SP2的显示装置2可以被提供。第一子像素SP1和第二子像素SP2中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。
横跨第一子像素SP1和第二子像素SP2的基板100可以被提供。第一子像素SP1和第二子像素SP2可以在平行于基板100的顶表面100u的第一方向DR1上彼此相邻。例如,基板100可以包括硅基板、玻璃基板、蓝宝石基板或涂有硅氧化物(SiO2)的硅基板。然而,基板100不限于此。
下半导体层210可以提供在基板100上。下半导体层210可以包括具有第一导电类型的III-V族化合物半导体。例如,下半导体层210可以包括n型GaN(镓氮化物)。
上半导体层230可以提供在下半导体层210上。上半导体层230可以包括具有与第一导电类型不同的第二导电类型的III-V族化合物半导体。例如,上半导体层230可以包括p型GaN。
有源层220可以提供在下半导体层210与上半导体层230之间。有源层220可以通过从下半导体层210和上半导体层230接收电子和空穴而产生光。有源层220可以包括单量子阱(SQW)、多量子阱(MQW)、超晶格(SL)或其组合。例如,有源层220可以包括InxGa1-xN/GaN(0≤x<1)。
下半导体层210、有源层220和上半导体层230可以包括发光区域ER和非发光区域IR。发光区域ER可以是在此产生光的区域。发光区域ER中的下半导体层210、有源层220和上半导体层230可以被称为发光器件。例如,发光器件可以包括微LED。例如,发光区域ER中的有源层220可以产生光。非发光区域IR可以是在此不产生光的区域。例如,非发光区域IR中的有源层220可以不产生光。
钝化层240可以提供在上半导体层230上。钝化层240可以提供在非发光区域IR中。钝化层240可以暴露发光区域ER。钝化层240可以包括绝缘材料。例如,钝化层240可以包括硅氧化物或硅氮化物。钝化层240可以具有单层结构或多层结构。
阳极250可以提供在发光区域ER中。阳极250可以从发光区域ER中的上半导体层230的顶表面延伸到与发光区域ER相邻的钝化层240的顶表面。阳极250可以暴露发光区域ER中的上半导体层230的顶表面。例如,阳极250可以电连接到发光区域ER中的上半导体层230。例如,阳极250可以直接接触发光区域ER中的上半导体层230。例如,阳极250可以包括金属。
第一绝缘层260、第二绝缘层310、第三绝缘层320、第四绝缘层330和第五绝缘层340可以顺序地堆叠在钝化层240和阳极250上。例如,第一绝缘层260、第二绝缘层310、第三绝缘层320、第四绝缘层330和第五绝缘层340中的每个可以包括硅氧化物或硅氮化物。
第一有源图案AP1可以提供在第二绝缘层310与第一绝缘层260之间。第一有源图案AP1可以包括沟道区C、源极区S和漏极区D。源极区S和漏极区D可以彼此间隔开且沟道区C在它们之间。例如,第一有源图案AP1可以包括多晶硅。源极区S和漏极区D可以通过将杂质注入到第一有源图案AP1中而形成。
漏极区D可以通过第一接触CT1、第一连接布线CL1和第二接触CT2电连接到阳极250。第一接触CT1、第一连接布线CL1和第二接触CT2中的每个可以包括导电材料。第一连接布线CL1可以提供在第三绝缘层320与第四绝缘层330之间。第一连接布线CL1可以在平行于基板100的顶表面100u的方向上延伸。当在垂直于基板100的顶表面100u的第三方向DR3上看时,第一连接布线CL1的一端部可以重叠阳极250,并且第一连接布线CL1的另一端部可以重叠与第一连接布线CL1相邻的第一有源图案AP1。
第一接触CT1可以提供在第一连接布线CL1与阳极250之间。第一接触CT1可以在第三方向DR3上延伸。第一接触CT1可以穿过第一绝缘层260、第二绝缘层310和第三绝缘层320。第一连接布线CL1和阳极250可以通过第一接触CT1彼此电连接。
第二接触CT2可以提供在第一连接布线CL1和与第一连接布线CL1相邻的漏极区D之间。第二接触CT2可以在第三方向DR3上延伸。第二接触CT2可以穿过第二绝缘层310和第三绝缘层320。第一连接布线CL1和漏极区D可以通过第二接触CT2彼此电连接。
栅电极GE可以提供在沟道区C上。栅电极GE可以提供在第二绝缘层310与第三绝缘层320之间。栅电极GE可以是导电图案350的在第三方向DR3上重叠第一有源图案AP1的部分。导电图案350将在下面被描述。源极区S、漏极区D、沟道区C、栅电极GE和第二绝缘层310可以构成驱动晶体管。
源极区S可以通过第三接触CT3电连接到第一电源线VL1。例如,第三接触CT3和第一电源线VL1中的每个可以包括导电材料。第一电源线VL1将在下面被描述。
第三接触CT3可以提供在第一有源图案AP1的源极区S与第一电源线VL1之间。第三接触CT3可以穿过第二绝缘层310、第三绝缘层320和第四绝缘层330。例如,第三接触CT3可以在第三方向DR3上延伸。第一有源图案AP1的源极区S和第一电源线VL1可以通过第三接触CT3彼此电连接。因为第一子像素SP1和第二子像素SP2根据一示例性实施方式共用第一电源线VL1,所以第一子像素SP1中的第三接触CT3和第二子像素SP2中的第三接触CT3两者可以电接触第一电源线VL1。
第一接触CT1、第二接触CT2、第三接触CT3、第一连接布线CL1、第一有源图案AP1、栅电极GE和第一电源线VL1可以提供在非发光区域IR中。
导电图案350可以提供在第二绝缘层310与第三绝缘层320之间。导电图案350可以在平行于基板100的顶表面100u的第二方向DR2上延伸。导电图案350可以具有在第一方向DR1上突出的部分。然而,导电图案350的形状不限于此。导电图案350可以通过第四接触CT4、第二连接布线CL2和第五接触CT5电连接到第二有源图案AP2。第四接触CT4、第二连接布线CL2和第五接触CT5中的每个可以包括导电材料。
第二有源图案AP2可以提供在第二绝缘层310与第一绝缘层260之间。第二有源图案AP2的一端部可以在第三方向DR3上重叠第二连接布线CL2。第二有源图案AP2的另一端部可以在第三方向DR3上重叠数据线DL。第二有源图案AP2可以包括源极区、漏极区和提供在源极区与漏极区之间的沟道区。
栅电极可以提供在沟道区上。栅电极可以提供在第二绝缘层310与第三绝缘层320之间。栅电极可以是扫描线SL的一部分。例如,栅电极可以是在第二方向DR2上从在第一方向DR1上延伸的扫描线SL的一部分突出的部分。
第二有源图案AP2中的源极区、漏极区和沟道区、在第二有源图案中的沟道区上的栅电极以及在该沟道区与该栅电极之间的第二绝缘层310可以构成开关晶体管。
第二连接布线CL2可以提供在第三绝缘层320与第四绝缘层330之间。第二连接布线CL2的一端部可以在第三方向DR3上重叠导电图案350和第二电源线VL2。第二连接布线CL2的另一端部可以在第三方向DR3上重叠第二有源图案AP2。
第四接触CT4可以提供在第二连接布线CL2与导电图案350之间。第四接触CT4可以穿过第三绝缘层320。例如,第四接触CT4可以在第三方向DR3上延伸。第二连接布线CL2和导电图案350可以通过第四接触CT4彼此电连接。
第五接触CT5可以提供在第二连接布线CL2与第二有源图案AP2的漏极区之间。第五接触CT5可以穿过第三绝缘层320和第二绝缘层310。例如,第五接触CT5可以在第三方向DR3上延伸。第二连接布线CL2和第二有源图案AP2的漏极区可以通过第五接触CT5彼此电连接。
数据线DL可以提供在第四绝缘层330与第五绝缘层340之间。数据线DL可以在第二方向DR2上延伸。数据线DL的功能可以与参照图1至图3描述的功能基本相同。
数据线DL和第二有源图案AP2可以通过第六接触CT6彼此电连接。例如,第六接触CT6可以提供在数据线DL与第二有源图案AP2的所述另一端部之间。第六接触CT6可以穿过第四绝缘层330、第三绝缘层320和第二绝缘层310。例如,第六接触CT6可以在第三方向DR3上延伸。
扫描线SL可以提供在第二绝缘层310与第三绝缘层320之间。如图6所示,扫描线SL可以位于与导电图案350基本相同的高度处。扫描线SL与基板100之间的距离可以和导电图案350与基板100之间的距离基本相同。扫描线SL可以在第一方向DR1上延伸。扫描线SL可以穿过第一子像素SP1和第二子像素SP2。扫描线SL的一部分可以在第二方向DR2上延伸,并且当在第三方向DR3上看时可以交叉第二有源图案AP2。换言之,扫描线SL的所述部分可以在第三方向DR3上重叠第二有源图案AP2。扫描线SL的所述部分可以是开关晶体管的栅电极。
第一电源线VL1可以提供在第四绝缘层330与第五绝缘层340之间。如图7所示,第一电源线VL1可以位于与数据线DL基本相同的高度处。第一电源线VL1与基板100之间的距离可以和数据线DL与基板100之间的距离基本相同。第一电源线VL1可以在第二方向DR2上延伸。第一电源线VL1可以提供在第一子像素SP1和第二子像素SP2之上。第一电源线VL1的一部分可以提供在第一子像素SP1中。第一电源线VL1的另一部分可以提供在第二子像素SP2中。
第一子像素SP1和第二子像素SP2可以共用第一电源线VL1。第一子像素SP1的第一有源图案AP1和第二子像素SP2的第一有源图案AP1可以电连接到第一电源线VL1。详细地,如图8所示,第一子像素SP1和第二子像素SP2的第一有源图案AP1的源极区S可以通过第三接触CT3电连接到第一电源线VL1。然而,这仅是示例。在另一示例中,两个第一电源线可以分别提供在第一子像素SP1和第二子像素SP2中。
第一电源线VL1可以在第三方向DR3上重叠导电图案350。第一电源线VL1和导电图案350可以在第一电源线VL1与导电图案350彼此相交的区域中彼此面对。彼此面对的第一电源线VL1和导电图案350可以构成第一电容器C1(见图3)。
第二电源线VL2可以提供在第一绝缘层260与钝化层240之间。如图5所示,第二电源线VL2可以位于与阳极250基本相同的高度处。第二电源线VL2与基板100之间的距离可以和阳极250与基板100之间的距离基本相同。第二电源线VL2可以在平行于基板100的顶表面100u的第二方向DR2上重叠阳极250。
因为第二电源线VL2位于与阳极250基本相同的高度处,所以第二电源线VL2可以在形成阳极250时形成。阳极250可以通过在钝化层240上形成导电材料膜然后凭借使用图案化工艺图案化导电材料膜而形成。在图案化工艺期间,钝化层240上的导电材料膜可以不被完全去除,导电材料膜的一部分可以保留。导电材料膜的保留在钝化层240上的部分可以是第二电源线VL2。
第二电源线VL2可以在第一方向DR1上延伸。第二电源线VL2可以穿过第一子像素SP1和第二子像素SP2。第二电源线VL2的一部分可以提供在第一子像素SP1中。第二电源线VL2的另一部分可以提供在第二子像素SP2中。
第二电源线VL2可以具有在第二方向DR2上延伸的突起PP。突起PP可以提供在第一子像素SP1和第二子像素SP2之上。突起PP的一部分可以提供在第一子像素SP1中。突起PP的另一部分可以提供在第二子像素SP2中。突起PP可以在第三方向DR3上不重叠扫描线SL。当在第三方向DR3上看时,突起PP可以与扫描线SL间隔开。
第二电源线VL2可以在第三方向DR3上重叠导电图案350。第二电源线VL2和导电图案350可以构成第二电容器C2(见图3)。
第二电源线VL2可以在第三方向DR3上重叠第一电源线VL1。第二电源线VL2和第一电源线VL1可以通过连接接触CCT彼此电连接。尽管连接接触CCT提供在第二电源线VL2的突起PP上,但这仅是示例。连接接触CCT可以穿过第一绝缘层260、第二绝缘层310、第三绝缘层320和第四绝缘层330。连接接触CCT可以在第三方向DR3上延伸。第一电源线VL1和第二电源线VL2可以具有基本相同的电压。
如图3所示,本公开的第一电容器C1和第二电容器C2可以并联连接。存储电容器Cst可以是并联连接的第一电容器C1和第二电容器C2的等效电容器。因此,存储电容器Cst的电容可以是第一电容器C1的电容与第二电容器C2的电容之和。结果,存储电容器Cst的电容可以增大。
本公开的第一电源线VL1和第二电源线VL2可以并联连接。因此,电源线(第一电源线和第二电源线的等效电源线)的总电阻可以减小。
因此,本公开的显示装置2可以具有存储电容器Cst的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
图11是根据另一示例性实施方式的显示装置的俯视图。图12是用于描述图11的显示装置的阳极和第二电源线的俯视图。为了说明的简洁,将不给出与参照图4至图10进行的描述基本相同的描述。
参照图11和图12,包括彼此相邻的第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4的显示装置3可以被提供。第一子像素SP1和第二子像素SP2可以在第一方向DR1上彼此相邻。第一子像素SP1和第三子像素SP3可以在第二方向DR2上彼此相邻。第二子像素SP2和第四子像素SP4可以在第二方向DR2上彼此相邻。第三子像素SP3和第四子像素SP4可以在第一方向DR1上彼此相邻。
第一至第四子像素SP1、SP2、SP3和SP4中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。数据线DL、扫描线SL、第一电源线VL1、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT可以与参照图4至图10描述的那些基本相同。
根据图11和图12所示的示例性实施方式,当在第三方向DR3上看时,第二电源线VL2的突起PP可以提供在沿第一方向DR1彼此相邻的两个子像素之上。例如,在第三子像素SP3和第四子像素SP4中,在第一方向DR1上延伸的第二电源线VL2的突起PP可以延伸到第一子像素SP1和第二子像素SP2中。突起PP的端部VP可以提供在第一子像素SP1的阳极250与第二子像素SP2的阳极250之间。突起PP的端部VP可以在与第一子像素SP1的阳极250和第二子像素SP2的阳极250基本相同的高度处。突起PP的端部VP可以在第一方向DR1上重叠第一子像素SP1的阳极250和第二子像素SP2的阳极250。
本公开的第二电源线VL2可以在沿第一方向DR1彼此相邻的阳极250之间以及在第一有源图案AP1与第二有源图案AP2之间在第三方向DR3上重叠导电图案350。因此,第二电源线VL2和导电图案350在此处沿第三方向DR3彼此重叠的区域可以增大。结果,存储电容可以增大。
随着本公开的第二电源线VL2的面积增大,第二电源线VL2的电阻可以减小。因此,电源线的总电阻可以减小。
本公开可以提供显示装置3,其具有存储电容器Cst(见图3)的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
图13是根据另一示例性实施方式的显示装置的俯视图。图14是用于描述图13的显示装置的阳极和第二电源线的俯视图。为了说明的简洁,将不给出与参照图11和图12进行的描述基本相同的描述。
参照图13和图14,包括彼此相邻的第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4的显示装置4可以被提供。第一至第四子像素SP1、SP2、SP3和SP4中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极252、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。第一至第四子像素SP1、SP2、SP3和SP4中的每个的数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT可以与参照图11和图12描述的那些基本相同。
与图11和图12中不同,阳极252可以完全覆盖发光区域ER。阳极252可以反射光。例如,在发光区域ER中产生并朝向上半导体层230(见图8)行进的光可以被阳极252反射到下半导体层210(见图8)。因此,在发光区域ER中产生的光可以通过下半导体层210(见图8)的底表面发射。在一示例性实施方式中,图8的基板100的至少一部分可以自下半导体层210被去除。在一示例性实施方式中,用于光提取的不平坦图案可以提供在下半导体层210(见图8)的底表面上。
本公开可以提供显示装置4,其具有存储电容器Cst(见图3)的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
图15是根据另一示例性实施方式的显示装置的俯视图。为了说明的简洁,将不给出与参照图4至图10进行的描述基本相同的描述。
参照图15,包括彼此相邻的第一子像素SP1和第二子像素SP2的显示装置5可以被提供。第一子像素SP1和第二子像素SP2中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。第一子像素SP1和第二子像素SP2中的每个的数据线DL、扫描线SL、第一电源线VL1、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT可以与参照图4至图10描述的那些基本相同。
与图4至图10中不同,第二电源线VL2的突起PP可以在第二方向DR2上延伸,并且可以在第三方向DR3上重叠扫描线SL。突起PP可以在第三方向DR3上与第一电源线VL1对置地定位且扫描线SL在它们之间。当在第三方向DR3上看时,突起PP的在第二方向DR2上的一端PPE可以位于扫描线SL中。第二电源线VL2的面积可以增大,并且第二电源线VL2的电阻可以减小。
本公开可以提供显示装置5,其具有存储电容器Cst(见图3)的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
图16是根据另一示例性实施方式的显示装置的俯视图。为了说明的简洁,将不给出与参照图4至图10进行的描述基本相同的描述。
参照图16,包括彼此相邻的第一子像素SP1和第二子像素SP2的显示装置6可以被提供。第一子像素SP1和第二子像素SP2中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。数据线DL、扫描线SL、第一电源线VL1、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT可以与参照图4至图10描述的那些基本相同。
与图4至图10中不同,当在第三方向DR3上看时,第二电源线VL2的突起PP可以在第二方向DR2上延伸为穿过扫描线SL。突起PP可以在第三方向DR3上与第一电源线VL1对置地定位且扫描线SL在它们之间。当在第三方向DR3上看时,第二电源线VL2的突起PP的一端PPE可以与连接接触CCT对置地定位且扫描线SL在它们之间。第二电源线VL2的面积可以增大,并且第二电源线VL2的电阻可以减小。
本公开可以提供显示装置6,其具有存储电容器Cst(见图3)的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
图17是根据另一示例性实施方式的显示装置的俯视图。为了说明的简洁,将不给出与参照图4至图10进行的描述基本相同的描述。
参照图17,包括彼此相邻的第一子像素SP1和第二子像素SP2的显示装置7可以被提供。第一子像素SP1和第二子像素SP2中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT可以与参照图4至图10描述的那些基本相同。
与图4至图10中不同,导电图案350可以在第三方向DR3上重叠数据线DL。导电图案350可以位于第二电源线VL2与数据线DL之间。当在第三方向DR3上看时,导电图案350的端部350E可以位于数据线DL中。导电图案350和第二电源线VL2在此处沿第三方向DR3彼此重叠的区域可以增大,并且第二电容器C2(见图3)的电容可以增大。
本公开可以提供显示装置7,其具有存储电容器Cst(见图3)的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
图18是根据另一示例性实施方式的显示装置的俯视图。为了说明的简洁,将不给出与参照图4至图10进行的描述基本相同的描述。
参照图18,包括彼此相邻的第一子像素SP1和第二子像素SP2的显示装置8可以被提供。第一子像素SP1和第二子像素SP2中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT可以与参照图4至图10描述的那些基本相同。
与图4至图10中不同,当在第三方向DR3上看时,导电图案350可以在第二方向DR2上延伸并且可以穿过数据线DL。导电图案350可以在第三方向DR3上重叠数据线DL。当在第三方向DR3上看时,导电图案350的端部350E可以与第四接触CT4对置地定位且数据线DL在它们之间。导电图案350和第二电源线VL2在此处沿第三方向DR3彼此重叠的区域可以增大,并且第二电容器C2(见图3)的电容可以增大。
本公开可以提供显示装置8,其具有存储电容器Cst(见图3)的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
图19是根据另一示例性实施方式的显示装置的俯视图。为了说明的简洁,将不给出与参照图4至图10进行的描述基本相同的描述。
参照图19,包括彼此相邻的第一子像素SP1和第二子像素SP2的显示装置9可以被提供。第一子像素SP1和第二子像素SP2中的每个可以包括数据线DL、扫描线SL、第一电源线VL1、第二电源线VL2、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT。数据线DL、扫描线SL、第一电源线VL1、第一和第二有源图案AP1和AP2、导电图案350、阳极250、第一和第二连接布线CL1和CL2、第一至第六接触CT1、CT2、CT3、CT4、CT5和CT6以及连接接触CCT可以与参照图4至图10描述的那些基本相同。
与图4至图10中不同,在第一方向DR1上延伸的第二电源线VL2的宽度可以与重叠第二电源线VL2的导电图案350的宽度基本相同。第二电源线VL2的宽度可以是第二电源线VL2在第二方向DR2上的尺寸。导电图案350的宽度可以是导电图案350在第二方向DR2上的尺寸。
本公开可以提供显示装置9,其具有存储电容器Cst(见图3)的增大的电容和电源线(第一电源线和第二电源线的等效电源线)的减小的总电阻。
本公开可以提供具有存储电容器的增大的电容和电源线的减小的电阻的显示装置。
应理解,这里描述的一个或更多个示例性实施方式应仅在描述性的意义上被考虑,而不是出于限制的目的。对每个示例性实施方式内的特征或方面的描述通常应被认为可用于其它示例性实施方式中的其它类似特征或方面。尽管已经参照附图描述了一个或更多个示例性实施方式,但是本领域普通技术人员将理解,可以在其中进行形式和细节上的各种改变而不背离如由所附权利要求限定的精神和范围。
本申请是基于2019年8月19日在韩国知识产权局提交的韩国专利申请第10-2019-0101132号并要求其优先权,其公开通过引用全文合并于此。
Claims (32)
1.一种显示装置,包括:
基板;
发光器件,提供在所述基板上;
驱动晶体管,提供在所述基板上并且被配置为控制所述发光器件;
第一电源线,提供在所述基板上并且电连接到所述驱动晶体管的源极区;
导电图案,提供在所述基板上并且电连接到所述驱动晶体管的栅电极;以及
第二电源线,提供在所述基板上并且电连接到所述第一电源线,
其中所述导电图案和所述第一电源线构成第一电容器,
其中所述导电图案和所述第二电源线构成第二电容器,以及
其中所述第一电容器和所述第二电容器并联连接。
2.根据权利要求1所述的显示装置,其中所述导电图案提供在所述第一电源线与所述第二电源线之间。
3.根据权利要求1所述的显示装置,其中所述发光器件包括:
下半导体层,提供在所述基板上;
上半导体层,提供在所述下半导体层上;
发射层,提供在所述下半导体层与所述上半导体层之间;以及
阳极,提供在所述上半导体层上,
其中所述阳极在平行于所述基板的顶表面的方向上重叠所述第二电源线。
4.根据权利要求3所述的显示装置,其中所述阳极沿着所述上半导体层的顶表面延伸并且具有暴露所述上半导体层的所述顶表面的开口。
5.根据权利要求3所述的显示装置,其中所述阳极完全覆盖所述上半导体层的顶表面。
6.根据权利要求1所述的显示装置,其中所述驱动晶体管包括有源图案,所述有源图案包括所述源极区和漏极区,
其中,在垂直于所述基板的顶表面的方向上,所述有源图案和所述第二电源线彼此间隔开。
7.根据权利要求1所述的显示装置,还包括在平行于所述第一电源线的方向上延伸的数据线,
其中,在垂直于所述基板的顶表面的方向上,所述导电图案与所述数据线间隔开。
8.根据权利要求1所述的显示装置,还包括在平行于所述第一电源线的方向上延伸的数据线,
其中所述导电图案在垂直于所述基板的顶表面的方向上重叠所述数据线。
9.根据权利要求8所述的显示装置,其中,当在垂直于所述基板的所述顶表面的所述方向上看时,所述导电图案交叉所述数据线。
10.根据权利要求1所述的显示装置,还包括:
扫描线,提供在所述基板上并且在平行于所述基板的顶表面的第一方向上延伸;
数据线,提供在所述基板上并且在与所述第一方向相交的第二方向上延伸;以及
开关晶体管,提供在所述基板的一区域中,所述数据线和所述扫描线在所述区域彼此相交,
其中所述数据线电连接到所述开关晶体管的源极区,
所述扫描线电连接到所述开关晶体管的栅电极,以及
所述导电图案电连接到所述开关晶体管的漏极区。
11.根据权利要求10所述的显示装置,其中,在垂直于所述基板的所述顶表面的第三方向上,所述第二电源线与所述扫描线间隔开。
12.根据权利要求10所述的显示装置,其中所述第二电源线在垂直于所述基板的所述顶表面的第三方向上重叠所述扫描线。
13.根据权利要求12所述的显示装置,其中,当在垂直于所述基板的所述顶表面的所述第三方向上看时,所述第二电源线交叉所述扫描线。
14.根据权利要求1所述的显示装置,其中所述导电图案的一部分的宽度与所述第二电源线的宽度相同,所述第二电源线在垂直于所述基板的顶表面的方向上重叠所述导电图案的所述部分。
15.一种显示装置,包括:
以矩阵形式布置的子像素,
其中所述子像素中的每个包括:
发光器件;
驱动晶体管,配置为控制所述发光器件;
第一电源线,在第一方向上延伸;以及
第二电源线,在不同于所述第一方向的第二方向上延伸,
其中所述第一电源线电连接到所述驱动晶体管的源极区,以及
其中,在垂直于所述第一方向和所述第二方向的第三方向上,所述第二电源线在所述驱动晶体管与所述发光器件之间,所述第二电源线电连接到所述第一电源线。
16.根据权利要求15所述的显示装置,其中所述子像素中的每个还包括电连接到所述驱动晶体管的栅电极的导电图案,
其中,在所述第三方向上,所述导电图案在所述第一电源线与所述第二电源线之间。
17.根据权利要求16所述的显示装置,其中
所述导电图案和所述第一电源线彼此面对以构成第一电容器,
其中所述导电图案和所述第二电源线彼此面对以构成第二电容器,以及
其中所述第一电容器和所述第二电容器并联连接。
18.根据权利要求16所述的显示装置,其中所述导电图案在所述第三方向上重叠所述第一电源线和所述第二电源线中的至少一个。
19.根据权利要求15所述的显示装置,其中所述子像素之中的在所述第二方向上彼此相邻的一对子像素共用一个第一电源线。
20.根据权利要求15所述的显示装置,其中所述第二电源线包括在所述第一方向上延伸的突起,
其中所述突起提供在所述子像素之中的沿所述第二方向彼此相邻的第一对子像素中。
21.根据权利要求20所述的显示装置,其中所述突起提供在所述子像素之中的沿所述第一方向彼此相邻的第二对子像素中。
22.根据权利要求21所述的显示装置,其中所述突起提供在沿所述第二方向彼此相邻的所述第一对子像素的发光器件之间。
23.根据权利要求22所述的显示装置,其中所述发光器件包括:
下半导体层;
上半导体层,提供在所述下半导体层上;
有源层,提供在所述下半导体层与所述上半导体层之间;以及
阳极,提供在所述上半导体层上,
其中所述阳极和所述突起在所述第二方向上彼此重叠。
24.根据权利要求23所述的显示装置,其中所述阳极和所述第二电源线位于相同的高度处。
25.一种显示装置,包括:
基板;
多个发光区域,在垂直于所述基板的顶表面的第一方向上重叠所述基板;
多个非发光区域,分别提供在所述多个发光区域之间;
多个阳极,提供在所述发光区域中;以及
多个第一电源线,提供在所述非发光区域中,
其中所述多个阳极延伸到所述非发光区域中,以及
其中所述多个阳极中的一个或更多个和所述多个第一电源线中的一个或更多个在平行于所述基板的所述顶表面的第二方向上彼此重叠。
26.根据权利要求25所述的显示装置,还包括:
多个驱动晶体管,配置为分别控制所述多个发光区域;以及
多个导电图案,分别连接到所述多个驱动晶体管的栅电极,
其中所述多个第一电源线在所述第一方向上重叠所述多个导电图案。
27.根据权利要求26所述的显示装置,还包括电连接到所述多个驱动晶体管的源极区的多个第二电源线,
其中所述多个第二电源线在所述第一方向上重叠所述多个导电图案。
28.根据权利要求27所述的显示装置,其中所述多个第二电源线分别电连接到所述多个驱动晶体管中的彼此相邻的一对驱动晶体管的源极区。
29.根据权利要求26所述的显示装置,其中所述多个驱动晶体管中的每个包括此处提供源极区和漏极区的有源图案,
其中,在所述第一方向上,所述多个第一电源线与所述有源图案间隔开。
30.一种半导体器件,包括:
基板;
晶体管,提供在所述基板上;
第一电源线,提供在所述基板的第一层上并且电连接到所述晶体管的源极区;
导电图案,提供在所述基板的第二层上并且电连接到所述晶体管的栅电极;以及
第二电源线,提供在所述基板的第三层上并且电连接到所述第一电源线。
31.根据权利要求30所述的半导体器件,其中所述导电图案和所述第一电源线构成第一电容器,以及
其中所述导电图案和所述第二电源线构成第二电容器。
32.根据权利要求31所述的半导体器件,其中所述第一电容器和所述第二电容器并联连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0101132 | 2019-08-19 | ||
KR1020190101132A KR20210021769A (ko) | 2019-08-19 | 2019-08-19 | 디스플레이 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112419908A true CN112419908A (zh) | 2021-02-26 |
Family
ID=71842602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010805108.3A Pending CN112419908A (zh) | 2019-08-19 | 2020-08-12 | 显示装置和半导体器件 |
Country Status (5)
Country | Link |
---|---|
US (3) | US11362136B2 (zh) |
EP (1) | EP3783651A1 (zh) |
JP (1) | JP2021033289A (zh) |
KR (1) | KR20210021769A (zh) |
CN (1) | CN112419908A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210106053A (ko) * | 2020-02-19 | 2021-08-30 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20220145947A (ko) * | 2021-04-20 | 2022-10-31 | 삼성디스플레이 주식회사 | 표시 장치 |
JP2024084872A (ja) * | 2021-04-26 | 2024-06-26 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020135312A1 (en) * | 2001-03-22 | 2002-09-26 | Jun Koyama | Light emitting device, driving method for the same and electronic apparatus |
US20030122497A1 (en) * | 2001-12-29 | 2003-07-03 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescence display device and method of fabricating the same |
US20030128173A1 (en) * | 2001-12-29 | 2003-07-10 | Lg. Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
KR20040061256A (ko) * | 2002-12-30 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
KR20070042303A (ko) * | 2005-10-18 | 2007-04-23 | 삼성에스디아이 주식회사 | 평판표시장치 및 그 제조방법 |
US20160064467A1 (en) * | 2014-09-03 | 2016-03-03 | Seiko Epson Corporation | Organic electroluminescent device and electronic apparatus |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3520396B2 (ja) | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
JP2002108248A (ja) | 2000-07-26 | 2002-04-10 | Seiko Epson Corp | 電気光学装置、電気光学装置用基板及び投射型表示装置 |
JP4240097B2 (ja) | 2006-09-25 | 2009-03-18 | ソニー株式会社 | 画素回路及び表示装置 |
US8441018B2 (en) | 2007-08-16 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Direct bandgap substrates and methods of making and using |
US8076838B2 (en) * | 2007-10-31 | 2011-12-13 | Seiko Epson Corporation | Light emitting device |
JP5836122B2 (ja) | 2008-07-07 | 2015-12-24 | グロ アーベーGlo Ab | ナノ構造のled |
US9869908B2 (en) | 2012-03-06 | 2018-01-16 | Apple Inc. | Pixel inversion artifact reduction |
KR102092703B1 (ko) | 2012-05-18 | 2020-03-25 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 리페어 방법 |
US9099573B2 (en) | 2013-10-31 | 2015-08-04 | Samsung Electronics Co., Ltd. | Nano-structure semiconductor light emitting device |
KR102252993B1 (ko) | 2014-11-03 | 2021-05-20 | 삼성전자주식회사 | 반도체 발광소자 및 반도체 발광소자의 제조방법 |
US9484492B2 (en) | 2015-01-06 | 2016-11-01 | Apple Inc. | LED structures for reduced non-radiative sidewall recombination |
US9601659B2 (en) | 2015-01-06 | 2017-03-21 | Apple Inc. | LED structures for reduced non-radiative sidewall recombination |
GB2540334B (en) * | 2015-04-22 | 2019-12-11 | Flexenable Ltd | A control component for a current-driven optical media |
KR101666836B1 (ko) | 2015-08-20 | 2016-10-17 | 한국산업기술대학교산학협력단 | 형광체 없는 백색 발광다이오드 성장 기술 |
-
2019
- 2019-08-19 KR KR1020190101132A patent/KR20210021769A/ko not_active Application Discontinuation
-
2020
- 2020-02-13 US US16/790,206 patent/US11362136B2/en active Active
- 2020-07-28 EP EP20188152.1A patent/EP3783651A1/en active Pending
- 2020-08-04 JP JP2020132397A patent/JP2021033289A/ja active Pending
- 2020-08-12 CN CN202010805108.3A patent/CN112419908A/zh active Pending
-
2022
- 2022-05-13 US US17/744,156 patent/US11764254B2/en active Active
- 2022-05-13 US US17/744,211 patent/US11923400B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020135312A1 (en) * | 2001-03-22 | 2002-09-26 | Jun Koyama | Light emitting device, driving method for the same and electronic apparatus |
US20030122497A1 (en) * | 2001-12-29 | 2003-07-03 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescence display device and method of fabricating the same |
US20030128173A1 (en) * | 2001-12-29 | 2003-07-10 | Lg. Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
KR20040061256A (ko) * | 2002-12-30 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
KR20070042303A (ko) * | 2005-10-18 | 2007-04-23 | 삼성에스디아이 주식회사 | 평판표시장치 및 그 제조방법 |
US20160064467A1 (en) * | 2014-09-03 | 2016-03-03 | Seiko Epson Corporation | Organic electroluminescent device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20210057482A1 (en) | 2021-02-25 |
EP3783651A1 (en) | 2021-02-24 |
US11362136B2 (en) | 2022-06-14 |
US11764254B2 (en) | 2023-09-19 |
US11923400B2 (en) | 2024-03-05 |
US20220278167A1 (en) | 2022-09-01 |
US20220271086A1 (en) | 2022-08-25 |
JP2021033289A (ja) | 2021-03-01 |
KR20210021769A (ko) | 2021-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11716877B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
US6373453B1 (en) | Active matrix display | |
TWI425634B (zh) | 有機發光顯示裝置及其製造方法 | |
TWI738058B (zh) | 顯示裝置及陣列基板 | |
US11764254B2 (en) | Display apparatus | |
US8330353B2 (en) | Organic light emitting device and manufacturing method thereof | |
KR101968666B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR20210044938A (ko) | 표시 장치 | |
US20220037299A1 (en) | Display device and method of manufacturing the same | |
CN113725266A (zh) | 显示装置 | |
KR102588659B1 (ko) | 표시 장치 | |
US9893087B2 (en) | Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus | |
KR20200017009A (ko) | 표시 장치 및 표시 장치 제조 방법 | |
WO2019156024A1 (ja) | 表示装置 | |
TWI719570B (zh) | 顯示裝置 | |
CN114335076A (zh) | 发光显示面板和包括发光显示面板的发光显示设备 | |
KR20220035646A (ko) | 표시 장치 | |
US10916177B2 (en) | Display apparatus having a unit pixel composed of four sub-pixels | |
CN114068653A (zh) | 显示装置 | |
CN113555386A (zh) | 显示装置 | |
KR20210074456A (ko) | 표시 장치 및 이의 제조 방법 | |
CN219513108U (zh) | 显示装置 | |
US11436974B1 (en) | Display device | |
CN117637970A (zh) | 显示装置 | |
KR20230033473A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |