KR20200076106A - 평판 표시 장치 - Google Patents
평판 표시 장치 Download PDFInfo
- Publication number
- KR20200076106A KR20200076106A KR1020180164847A KR20180164847A KR20200076106A KR 20200076106 A KR20200076106 A KR 20200076106A KR 1020180164847 A KR1020180164847 A KR 1020180164847A KR 20180164847 A KR20180164847 A KR 20180164847A KR 20200076106 A KR20200076106 A KR 20200076106A
- Authority
- KR
- South Korea
- Prior art keywords
- flat panel
- panel display
- display device
- signal lines
- display panel
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 11
- 150000003071 polychlorinated biphenyls Chemical class 0.000 abstract 1
- 239000013310 covalent-organic framework Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- KTXUOWUHFLBZPW-UHFFFAOYSA-N 1-chloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C=C(Cl)C=CC=2)=C1 KTXUOWUHFLBZPW-UHFFFAOYSA-N 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- ZGHQUYZPMWMLBM-UHFFFAOYSA-N 1,2-dichloro-4-phenylbenzene Chemical compound C1=C(Cl)C(Cl)=CC=C1C1=CC=CC=C1 ZGHQUYZPMWMLBM-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 소오스 PCB 및 케이블 사용을 억제한 초박형 평판 표시 장치에 관한 것으로, 영상을 표시하는 평판 표시 패널; 그리고 상기 평판 표시 패널의 배면 기판에 형성되어 타이밍 콘트롤러와 적어도 하나의 연성회로기판 간에 신호를 전송하는 복수개의 신호 라인들을 구비하여 구성된 것이다.
Description
본 발명은 표시 패널의 배면에 신호 라인을 형성하고 상기 신호 라인에 연성회로기판을 부착함으로써 소스 PCB 및 케이블(cable) 사용을 억제할 수 있는 평판 표시 장치에 관한 것이다.
정보화 사회가 발전하고, 이동통신 단말기 및 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다.
이와 같은 평판 표시 장치로는, 액정을 이용한 액정 표시 장치(LCD: Liquid Crystal Display)와 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치가 활용되고 있다.
이러한 평판 표시 장치들은 영상을 표시하기 위해 복수개의 게이트 라인들 및 복수개의 데이터 라인들을 구비한 표시 패널과, 상기 표시 패널을 구동하기 위한 구동회로로 구성된다.
상기와 같은 표시 장치들 중 액정 표시 장치의 표시 패널은, 유리 기판상에 박막트랜지스터 어레이가 형성되는 박막트랜지스터 어레이 기판과, 유리 기판상에 칼라 필터 어레이가 형성되는 칼라 필터 어레이 기판과, 상기 박막트랜지스터 어레이 기판과 상기 칼라 필터 어레이 기판 사이에 충진된 액정층을 구비한다.
상기 박막 트랜지스터 어레이 기판은, 제1방향으로 연장되는 복수개의 게이트 라인들(GL)과, 제1방향과 수직인 제2방향으로 연장되는 복수개의 데이터 라인들(DL)을 포함하며, 각 게이트 라인과 각 데이터 라인에 의하여 하나의 서브 화소 영역(Pixel; P)이 정의된다. 하나의 서브 화소 영역(P) 내에는 하나의 박막 트랜지스터와 화소 전극이 형성된다.
이러한 액정 표시 장치의 표시 패널은, 전기장 생성 전극 (화소 전극 및 공통 전극)에 전압을 인가하여 상기 액정층에 전기장을 생성하고, 상기 전기장에 의해 액정층의 액정 분자들의 배열 상태를 조절하여 입사광의 편광을 제어함으로써 영상을 표시한다.
또한, 상기와 같은 표시 장치들 중 OLED 표시 장치의 표시 패널은, 상기 복수개의 게이트 라인들과 복수개의 데이터 라인들이 교차하여 서브 화소가 정의되고, 각 서브 화소들은, 애노드 및 캐소드와 상기 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED와, 상기 OLED를 독립적으로 구동하는 화소 회로를 구비한다.
상기 화소 회로는 다양하게 구성될 수 있으나, 적어도 하나의 스위칭 TFT, 커패시터 및 구동 TFT를 포함한다.
상기 적어도 하나의 스위칭 TFT는 스캔 펄스에 응답하여 데이터 전압을 상기 커패시터에 충전한다. 상기 구동 TFT는 상기 커패시터에 충전된 데이터 전압에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다.
또한, 상기 표시 패널을 구동하기 위한 상기 구동회로는 상기 표시 패널의 상기 복수개의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급하는 게이트 구동 회로와, 상기 표시 패널의 상기 복수개의 데이터 라인들에 데이터 전압을 공급하는 데이터 구동 회로와, 상기 게이트 구동 회로와 상기 데이터 구동 회로에 영상 데이터 및 각종 제어신호를 공급하는 타이밍 콘트롤러(Timing controller, T-CON) 등을 포함한다.
상기 게이트 구동회로는 상기 타이밍 콘트롤러(T-CON)로부터의 스타트 펄스(VST), 클럭 신호(CRCLK, SCCLK), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등을 수신하여 각 게이트 라인(GL1~GLn)에 순차적으로 스캔 펄스를 출력하는 복수개의 스테이지(stage)를 포함한다. 상기 복수개의 스테이지들은 상기 타이밍 콘트롤러(T-CON)의 제어 하에 상기 데이터 전압에 동기되는 스캔 펄스를 각 게이트 라인들(GL1~GLn)에 순차적으로 공급하여 영상 데이터 전압이 인가되는 1 라인의 화소들을 선택한다.
상기 데이터 구동회로는 하나 이상의 소스 드라이브 IC(SIC)를 포함할 수 있다. 상기 소스 드라이브 IC(SIC)는 상기 타이밍 콘트롤러(T-CON)의 제어 하에 입력 영상의 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생하고 그 데이터전압을 데이터라인들(DL1~DLm)로 출력한다. 상기 소스 드라이브 IC(SIC)는 구부러질 수 있는 연성회로기판에 실장된다. 이를 COF(Chip on Film)이라 한다.
상기 COF들의 일측은 ACF(anisotropic conductive film)를 통해 상기 표시 패널(PNL)의 하부 기판의 패드 영역에 접착되고, 상기 COF들의 타측은 소스 PCB(Source Printed Circuit Board)에 접착된다. 즉, 상기 COF들의 입력 핀들은 상기 소스 PCB의 출력단자들(패드)에 전기적으로 연결되고, 상기 COF들의 출력 핀들은 ACF를 통해 상기 표시 패널(PNL)의 기판에 형성된 데이터 패드들에 전기적으로 연결된다.
상기 타이밍 콘트롤러(T-CON)는 제어 PCB(Control Printed Circuit Board )상에 실장되고, 상기 제어 PCB(CPCB)와 상기 소스 PCB(SPCB)는 FFC(Flecible Flat Cable)에 의해 연결된다.
그러나, 이와 같이 종래의 평판 표시 장치에 있어서는 다음과 같은 문제점이 있다.
첫째, 상기 제어 PCB에서 상기 COF들에 각종 신호(제어신호, 클럭 신호, 영상 신호 등)들을 공급하기 위해서는 상기 FFC와 상기 소스 PCB가 필요하므로 생산 비용이 증가하게 된다.
둘째, 표시 패널이 대면적 및 고해상도로 발전 할수록 신호 라인 수가 증가하므로, 소스 PCB의 사이즈가 커지므로 디자인적인 문제가 있다.
셋째, 상기 COF 의 타측이 상기 소스 PCB 의 일측면에 부착되므로, 부착 면적에 제한이 있어 고해상도 표시 패널에 적용하기 어려운 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 표시 패널의 배면에 FFC와 소스 PCB를 대신할 수 있는 신호 라인들을 형성하고, 상기 신호 라인이 형성된 표시 패널의 배면과 상기 상기 표시 패널의 패드 영역 사이에 연성회로기판을 부착함으로써 소오스 PCB 및 케이블 사용을 억제하여 초박형 평판 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 평판 표시 장치는, 영상을 표시하는 평판 표시 패널; 그리고 상기 평판 표시 패널의 배면 기판에 형성되어 타이밍 콘트롤러와 적어도 하나의 연성회로기판 간에 신호를 전송하는 복수개의 신호 라인들을 구비하여 구성됨에 그 특징이 있다.
여기서, 상기 적어도 하나의 연성회로기판은, 일측에 상기 배면 기판에 형성된 상기 복수개의 신호 라인들에 전기적으로 연결되는 제1 핀들과, 타측에 상기 평판 표시 패널의 데이터 패드들에 전기적으로 연결되는 제2 핀들과. 상기 일측 및 상기 타측 사이의 중간 영역에 형성되는 제3 핀들을 구비함을 특징으로 한다.
상기 적어도 하나의 연성회로기판은 적어도 하나의 COF 또는 적어도 하나의 FPC를 구비함을 특징으로 한다.
상기 적어도 하나의 COF가 상기 복수개의 신호 라인에 연결될 때, 상기 적어도 하나의 COF상에 실장된 소스 드라이브 IC는 상기 평판 표시 패널의 배면 기판 상에 위치됨을 특징으로 한다.
상기 타이밍 콘트롤러는 제어 PCB에 실장되어 상기 평판 표시 패널의 배면 기판상에 고정됨을 특징으로 한다.
상기 복수개의 신호 라인들은, 상기 제어 PCB가 상기 평판 표시 패널의 배면 기판에 고정될 때, 상기 제어 PCB의 패드들 또는 연결 핀들과 직접 콘택되는 콘택부를 구비함을 특징으로 한다.
상기 복수개의 신호 라인들은, 상기 제어 PCB와 연결하기 위한 콘넥터를 구비함을 특징으로 한다.
상기 타이밍 콘트롤러는 칩(Chip)화되어 상기 복수개의 신호 라인들의 일측 끝단에 본딩됨을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명에 따른 평판 표시 장치에 있어서는 다음과 같은 효과가 있다.
첫째, 케이블과 소스 PCB가 필요하지 않으므로 생산 비용이 감소하게 되고, 더불어 평판 표시 장치의 두께를 감소시킬 수 있다.
둘째, 연성회로기판의 중간 부에 추가로 입력 핀들을 더 설계할 수 있으므로, 입력 핀들의 간격을 더 넓게 설계할 수 있으므로 연결 수율을 향상시킬 수 있고, 더불어 상기 연성회로기판에 더 많은 핀들을 설계할 수 있으므로 고해상도 평판 표시 장치에 적용할 수 있다.
셋째, 제어 PCB에 타이밍 콘트롤러를 실장하지 않고, 타이밍 콘트롤러를 상기 평판 표시 패널의 배면 기판에 직접 실장할 수 있으므로, 평판 표시 장치의 두께를 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 OLED 표시 장치의 배면의 구성도
도 2는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 단면도
도 3은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 단면도
도 4는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 COF 설명도
도 5는 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 COF 설명도
도 6은 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
도 7은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
도 8은 본 발명의 제 3 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
도 2는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 단면도
도 3은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 단면도
도 4는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 COF 설명도
도 5는 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 COF 설명도
도 6은 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
도 7은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
도 8은 본 발명의 제 3 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명에 따른 평판 표시 장치는 OLED 표시 장치 또는 액정 표시 장치를 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 OLED 표시 장치의 배면의 구성도이고, 도 2는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 단면도이며, 도 3은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 단면도이다.
도 1을 참조하면, 본 발명에 따른 평판 표시 장치의 배면 기판(10)상에 타이밍 콘트롤러(12)가 실장된 제어 PCB(Control Printed Circuit Board)(11)가 위치되어 고정된다.
그리고, 상기 타이밍 콘트롤러(12)의 제어 하에 입력 영상의 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생하고 그 데이터전압을 데이터라인들(DL1~DLm)로 출력하는 소스 드라이브 IC(15)가 실장된 연성회로기판(COF; Chip on Film, 이하 'COF'라 칭한다)(14)들이 상기 기판(10) 일측 가장자리에 배치되어 고정된다.
또한, 상기 타이밍 콘트롤러(12)에서 출력되는 각종 신호들(소스 스타트 펄스(Source Start Pulse: SSP), 소스 쉬프트 클럭(Source Shift Clock: SSC), 소스 출력 인에이블 신호(Source Output Enable: SOC), 극성신호(Polarity: POL) 및 영상 신호 등)을 상기 각 소스 드라이브 IC(15)로 출력하고, 상기 소스 드라이브 IC(15)를 통해 각 화소의 열화 특성(구동 TFT의 문턱 전압 및 이동도, OLED의 열화)을 센싱한 센싱 데이터를 상기 타이밍 콘트롤러(12)로 전송하기 위한 신호 라인들(13)이 상기 평판 표시 장치의 배면 기판(10)상에 형성된다. 즉, 상기 신호 라인들(13)은 LOG(Line on glass) 형태이다.
상기 제어 PCB(11)는 상기 신호 라인들(13)의 일측 끝단과 전기적으로 연결되도록 패드들 또는 연결 핀들을 구비하고, 상기 COF(14)들은 상기 신호 라인들(13)의 타측 끝단과 전기적으로 연결되도록 연결 핀들을 구비한다.
도 1에서는 상기 COF(14)들이 상기 평판 표시 패널의 배면 기판(10) 일측 가장자리에 배치됨을 도시하였으나, 이에 한정되지 않고, 칩이 실장되지 않은 FPC(Flexible Printed Circuit)가 상기 평판 표시 패널의 배면 기판(10) 일측 가장자리에 배치될 수 있다.
또한, 이후 설명되는 모든 COF(14)들 대신에 FPC 등과 같은 연성회로기판이 배치될 수 있다.
본 발명에 따른 평판 표시 장치의 배면은 영상이 표시되지 않은 면을 의미하는 것으로, 표시 패널의 종류 및 표시 상태에 따라 다르다.
즉, OLED 표시 패널은, 도 2 및 도 3에 도시한 바와 같이, 기판(20)상에 복수개의 게이트 라인들과 복수개의 데이터 라인들이 교차하여 서브 화소를 정의하고, 각 서브 화소들의 OLED를 독립적으로 구동하는 화소 회로와 상기 OLED의 제 1 전극(애노드)이 형성되는 Anode + TFT층(21)과, 상기 OLED의 제 2 전극(캐소드)과 발광층들이 형성되는 OLED + Cathod(metal)(22)층과, 상기 OLED 및 화소 회로 등을 수분 침투 등으로부터 보호하기 위한 인캡슐레이션층인 Encap Glass + Pattern층(23)을 구비한다.
그리고, 상기 애노드 및 캐소드의 위치 및 물질에 따라, 상기 OLED 표시 패널이, 도 2와 같이, 배면 발광(Bottom Emission)을 할 수 있고, 도 3과 같이, 상부면 발광(Top Emission)을 할 수 있다.
따라서, 도 2와 같이, 배면 발광(Bottom Emission)하는 OLED 표시 패널일 경우, 도 1의 상기 배면 기판(10)은 상기 Encap Glass + Pattern층(23)이고, 도 3과 같이, 상부면 발광(Top Emission)하는 OLED 표시 패널일 경우, 도 1의 상기 배면 기판(10)은 상기 기판(20)이다.
도 2 및 도 3에 도시한 바와 같이, 상기 COF(14)들의 일측은 ACF(anisotropic conductive film)를 통해 상기 평판 표시 패널의 패드 영역에 접착되고, 상기 COF(14)들의 타측은 상기 평판 표시 패널의 배면 기판(10)의 라인들(13)에 접착된다.
이 때, 상기 COF(14)들에 실장된 소스 드라이브 IC(15)가 상기 평판 표시 패널의 측면에 위치되어도 무방하나, 도 2 및 도 3에 도시한 바와 같이, 상기 COF(14)들에 실장된 소스 드라이브 IC(15)가 상기 평판 표시 패널의 배면 기판(10)상에 위치되는 것이 바람직하다. 즉, 상기 COF(14)들의 면적 중 보다 많은 면적이 상기 평판 표시 패널의 배면 기판(10)상에 위치되는 것이 바람직하다.
상기 COF(14)들은 다양하게 설계될 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 COF 설명도이고, 도 5는 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 COF 설명도이다.
도 4 및 도 5에 도시한 바와 같이, 상기 COF(14)들은 각각 입력 핀(Pin)들(17)과 출력 핀들(18)을 구비하고, 상기 각 입력 핀들(17)이 상기 배면 기판(10)에 형성된 라인들(13)에 전기적으로 연결되고, 상기 COF(14)들의 출력 핀들(18)은 ACF를 통해 상기 평판 표시 패널에 형성된 데이터 패드들에 전기적으로 연결된다.
이 때, 도 4에 도시한 상기 COF(14)의 입력 핀들(17)은 약 0.275㎛ 정도의 간격을 갖도록 형성된다.
그러나, 본 발명에서는 도 5와 같이, 상기 COF(14)의 입력 핀들(17)의 간격을 약 0.56㎛ 정도로 설계할 수 있다.
그 이유는 상기 도 1 내지 도 3에서 설명한 바와 같이, 상기 COF(14)들의 면적 중 많은 면적이 상기 평판 표시 패널의 배면 기판(10)과 중첩되도록 설치하므로, 상기 소스 드라이브 IC(15)의 양측 부분(상기 평판 표시 패널의 배면 기판(10)과 중첩되는 부분)의 상기 COF(14)에 추가로 입력 핀들(19)을 더 설계할 수 있다.
즉, 상기 추가로 입력 핀들(19)이 위치되는 영역의 평판 표시 패널의 배면 기판(10)에 신호 라인을 더 구성할 수 있다.
이와 같이, 상기 COF(14)의 일측에 입력 핀들(17)을 설계할 뿐만 아니라, 여백 부분에 추가로 입력 핀들(19)을 더 설계할 수 있다. 따라서, 입력 핀들(17)의 간격을 도 4에 도시한 것보다는 더 넓게 설계하므로 상기 각 입력 핀들(17)과 상기 배면 기판(10)에 형성된 라인들(13) 간에 전기적 연결 수율을 향상시킬 수 있고, 더불어 상기 COF(14)에 더 많은 핀들을 설계할 수 있으므로 고해상도 평판 표시 장치에 적용할 수 있다.
또한, 도 5와 같이, COF(14)의 여백 부분에 추가로 입력 핀들(19)을 더 설계할 수 있으므로, 게이트 신호 및 전원 등 소스 드라이브 IC(15)에 연결되지 않은 신호들을 상기 추가로 설계된 입력 핀들(19)을 활용할 수 있다.
또한, 상기 타이밍 콘트롤러(12)와 상기 배면 기판(10)에 형성된 라인들(13)을 연결하는 방법은 다양하게 설계할 수 있다.
물론, 도 5에서도, COF(14)을 도시하였으나, 이에 한정되지 않고, FPC도 적용 가능하다. 즉, FPC의 일측에 입력 핀을 설치할 뿐만 아니라 중간영역에 추가로 입력 핀들을 더 설계할 수 있다.
도 6은 본 발명의 제 1 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도이고, 도 7은 본 발명의 제 2 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도이며, 도 8은 본 발명의 제 3 실시예에 따른 OLED 표시 장치의 타이밍 콘트롤러와 신호 라인들의 연결 방법 설명도이다.
도 6에 도시한 바와 같이, 상기 타이밍 콘트롤러(12)가 실장된 제어 PCB(11)에 연결되는 상기 신호 라인들(13)의 일측 끝단에, 상기 제어 PCB(11)가 상기 평판 표시 패널의 배면 기판(10)에 고정될 때, 상기 제어 PCB(11)의 패드들 또는 연결 핀들과 직접 콘택되도록 콘택부(16)를 구비한다.
이와 같이, 상기 평판 표시 패널의 배면 기판(10)에 고정될 때, 상기 제어 PCB(11)의 패드들 또는 연결 핀들과 상기 신호 라인들(13)의 콘택부(16)가 전기적으로 연결되므로, 평판 표시 장치의 두께가 감소하고 연결 케이블을 배제할 수 있다.
또한, 도 7에 도시한 바와 같이, 상기 타이밍 콘트롤러(12)가 실장된 제어 PCB(11)에 연결되는 상기 신호 라인들(13)의 일측 끝단에, 상기 제어 PCB(11)의 패드들 또는 연결 핀들과 연결되도록 콘넥터(29)를 구비한다.
즉, 상기 신호 라인들(13)의 일측 끝단에 콘넥터(29)가 구비되고, 상기 제어 PCB(11)에도 콘넥터(도면에는 도시되지 않음)가 구비되어, 매우 짧은 케이블(도면에는 도시되지 않음)에 의해 상기 신호 라인들(13)의 콘넥터(29)와 상기 제어 PCB(11)의 콘넥터를 전기적으로 연결한다.
이와 같이, 상기 신호 라인들(13)의 일측 끝단에 콘넥터(29)가 구비될 경우, 상기 제어 PCB(11)의 탈 부착이 용이한 장점을 갖는다.
한편, 상기 제어 PCB(11)에 상기 타이밍 콘트롤러(12)를 실장하지 않고, 상기 타이밍 콘트롤러(12)를 상기 평판 표시 패널의 배면 기판(10)에 직접 실장할 수 있다.
즉, 도 8에 도시한 바와 같이, 상기 타이밍 콘트롤러(12) 칩을 상기 신호 라인들(13)의 일측 끝단에 본딩(bonding)할 수 있도록, 상기 신호 라인들(13)의 일측 끝단에 패드들을 형성한다.
이와 같이, 상기 타이밍 콘트롤러(12) 칩을 상기 신호 라인들(13)의 일측 끝단에 본딩(bonding)할 수 있도록 상기 신호 라인들(13)을 구성하면, 제어 PCB를 사용하지 않으므로 평판 표시 장치의 두께를 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 배면 기판
11: 제어 PCB
12: 타이밍 콘트롤러 13: 신호 라인들
14: COF 15: 소스 드라이브 IC
16: 콘택부 17, 18, 19: 핀들
29: 콘넥터
12: 타이밍 콘트롤러 13: 신호 라인들
14: COF 15: 소스 드라이브 IC
16: 콘택부 17, 18, 19: 핀들
29: 콘넥터
Claims (8)
- 영상을 표시하는 평판 표시 패널; 그리고
상기 평판 표시 패널의 배면 기판에 형성되어 타이밍 콘트롤러와 적어도 하나의 연성회로기판 간에 신호를 전송하는 복수개의 신호 라인들을 구비하여 구성되는 평판 표시 장치. - 제 1 항에 있어서,
상기 적어도 하나의 연성회로기판은,
일측에 상기 배면 기판에 형성된 상기 복수개의 신호 라인들에 전기적으로 연결되는 제1 핀들과,
타측에 상기 평판 표시 패널의 데이터 패드들에 전기적으로 연결되는 제2 핀들과.
상기 일측 및 상기 타측 사이의 중간 영역에 형성되는 제3 핀들을 구비하는 평판 표시 장치. - 제 1 항에 있어서,
상기 적어도 하나의 연성회로기판은 적어도 하나의 COF 또는 적어도 하나의 FPC를 구비하는 평판 표시 장치. - 제 3 항에 있어서,
상기 적어도 하나의 COF가 상기 복수개의 신호 라인에 연결될 때, 상기 적어도 하나의 COF상에 실장된 소스 드라이브 IC는 상기 평판 표시 패널의 배면 기판 상에 위치되는 평판 표시 장치. - 제 1 항에 있어서,
상기 타이밍 콘트롤러는 제어 PCB에 실장되어 상기 평판 표시 패널의 배면 기판상에 고정되는 평판 표시 장치. - 제 5 항에 있어서,
상기 복수개의 신호 라인들은, 상기 제어 PCB가 상기 평판 표시 패널의 배면 기판에 고정될 때, 상기 제어 PCB의 패드들 또는 연결 핀들과 직접 콘택되는 콘택부를 구비하는 평판 표시 장치. - 제 5 항에 있어서,
상기 복수개의 신호 라인들은, 상기 제어 PCB와 연결하기 위한 콘넥터를 구비하는 평판 표시 장치. - 제 1 항에 있어서,
상기 타이밍 콘트롤러는 칩(Chip)화되어 상기 복수개의 신호 라인들의 일측 끝단에 본딩되는 평판 표시 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180164847A KR20200076106A (ko) | 2018-12-19 | 2018-12-19 | 평판 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180164847A KR20200076106A (ko) | 2018-12-19 | 2018-12-19 | 평판 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200076106A true KR20200076106A (ko) | 2020-06-29 |
Family
ID=71400830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180164847A KR20200076106A (ko) | 2018-12-19 | 2018-12-19 | 평판 표시 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20200076106A (ko) |
-
2018
- 2018-12-19 KR KR1020180164847A patent/KR20200076106A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10692439B2 (en) | OLED display panel and OLED display device | |
US10495931B2 (en) | Display device | |
US7495737B2 (en) | Horizontal stripe liquid crystal display device | |
US9520088B2 (en) | Display device having flexible film cable | |
JP4863269B2 (ja) | 液晶表示装置とその製造方法及び駆動方法 | |
US7724340B2 (en) | Liquid crystal display panel having power supply lines and liquid crystal display | |
US9373299B2 (en) | Display device and method of forming a display device | |
US9436049B2 (en) | Flat display panel having narrow bezel | |
US20140176399A1 (en) | Device display | |
KR102379779B1 (ko) | 칩 온 필름 및 그를 포함하는 디스플레이 장치 | |
KR102020938B1 (ko) | 액정표시장치 | |
US20110007257A1 (en) | Liquid crystal display | |
KR101340670B1 (ko) | 액정표시장치 | |
KR20110107659A (ko) | 액정표시장치 | |
US20180088387A1 (en) | Electrooptical device and electronic apparatus | |
CN112114449A (zh) | 显示装置 | |
KR20140028461A (ko) | 액정표시장치 | |
KR20200076106A (ko) | 평판 표시 장치 | |
US11876100B2 (en) | Array substrate and method of manufacturing the same, pixel driving method, and display panel | |
KR20070002613A (ko) | 라인 온 글래스형 액정표시장치 | |
KR101021747B1 (ko) | 액정표시장치 | |
KR102662960B1 (ko) | 면적이 감소된 연성필름 및 이를 구비한 표시장치 | |
KR102262709B1 (ko) | 평판표시장치 | |
KR102503746B1 (ko) | 표시장치 | |
KR102687612B1 (ko) | 연성회로기판 및 이를 이용한 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |