KR20200075164A - 스캔 구동부 및 이를 포함하는 표시 장치 - Google Patents

스캔 구동부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20200075164A
KR20200075164A KR1020180162785A KR20180162785A KR20200075164A KR 20200075164 A KR20200075164 A KR 20200075164A KR 1020180162785 A KR1020180162785 A KR 1020180162785A KR 20180162785 A KR20180162785 A KR 20180162785A KR 20200075164 A KR20200075164 A KR 20200075164A
Authority
KR
South Korea
Prior art keywords
signal
node
electrode connected
response
unit
Prior art date
Application number
KR1020180162785A
Other languages
English (en)
Inventor
임재근
송준용
김정규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180162785A priority Critical patent/KR20200075164A/ko
Priority to US16/695,927 priority patent/US10997923B2/en
Priority to CN201911302187.XA priority patent/CN111326117B/zh
Publication of KR20200075164A publication Critical patent/KR20200075164A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

스캔 구동부는 복수의 회로 스테이지들이 종속적으로 연결되어 복수의 스캔 신호들을 출력하는 스캔 구동부에서, 제n 회로 스테이지(n은 자연수)는 제1 노드의 신호에 응답하여 제2 클럭 신호를 출력하는 제1 출력부, 제2 노드의 신호에 응답하여 제2 구동 전압을 출력하는 제2 출력부, 상기 제2 클럭 신호에 응답하여 제1 노드의 신호를 상기 제1 출력부에 전달하는 제1 입력부, 상기 제2 클럭 신호와 다른 위상을 갖는 제1 클럭 신호에 응답하여 이전 스캔 신호를 상기 제1 노드에 전달하는 제2 입력부, 상기 제1 노드의 신호에 응답하여 상기 제1 클럭 신호를 상기 제2 노드에 전달하는 제3 입력부, 프레임의 액티브 구간에, 센싱 선택 신호에 응답하여 다음 스캔 신호를 충전하는 충전부 및 상기 프레임의 수직 블랭크 구간에 상기 충전부에 충전된 전압에 응답하여 상기 제2 클럭 신호를 출력하는 출력 제어부를 포함한다.

Description

스캔 구동부 및 이를 포함하는 표시 장치{SCAN DRIVER AND A DISPLAY APPARATUS HAVING THE SAME}
본 발명은 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것으로, 설정된 센싱 구간에 선택된 스캔 신호를 생성하기 위한 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것이다.
최근, 전자 기기의 표시 장치로서 유기 발광 표시 장치가 많이 이용되고 있다.
상기 유기 발광 표시 장치는 복수의 화소들을 포함하고, 각 화소는 유기 발광 다이오드와 상기 유기 발광 다이오드를 구동하는 화소 회로를 포함한다. 상기 화소 회로는 복수의 트랜지스터들 및 복수의 커패시터를 포함한다.
상기 유기 발광 표시 장치는 상기 복수의 화소 회로들을 구동하는 스캔 라인 별로 구동하기 위한 스캔 구동부를 포함한다. 상기 스캔 구동부는 표시 패널에 포함된 화소들에 대해 복수의 스캔 라인들에 순차적으로 스캔 신호를 제공한다.
상기 화소 회로에 포함된 유기 발광 다이오드와 유기 발광 다이오드로 전류를 공급하는 구동 트랜지스터는 장시간 사용에 의해 특성이 열화될 수 있다. 유기 발광 표시 장치는 유기 발광 다이오드 또는 구동 트랜지스터의 열화에 따라 원하는 휘도의 영상을 표시할 수 없다.
유기 발광 표시 장치는 화소들에 기준 신호를 인가하고, 기준 신호에 따라 화소들 각각에 흐르는 전류를 측정하며, 측정된 전류에 기초하여 화소의 열화를 판단하고, 화소의 열화를 보상한다.
상기 열화 보상 방법은 화소 내부에 보상 회로가 배치된 보상 방법과 화소 내 회로 구조를 단순화 하기 위해 패널 외부에 보상 회로가 배치된 외부 보상 방식을 포함한다.
상기 외부 보상 방식은 상기 유기 발광 표시 장치의 전원 오프 구간또는 상기 유기 발광 표시 장치의 프레임 구간 내에 설정될 수 있다.
본 발명의 일 목적은 외부 보상 방식에서 프레임 내의 수직 블랭크 구간에 선택된 스캔 신호를 생성하기 위한 스캔 구동부를 제공하는 것이다.
본 발명의 다른 목적은 상기 스캔 구동부를 포함하는 표시 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 복수의 회로 스테이지들이 종속적으로 연결되어 복수의 스캔 신호들을 출력하는 스캔 구동부에서, 제n 회로 스테이지(n은 자연수)는 제1 노드의 신호에 응답하여 제2 클럭 신호를 출력하는 제1 출력부, 제2 노드의 신호에 응답하여 제2 구동 전압을 출력하는 제2 출력부, 상기 제2 클럭 신호에 응답하여 제1 노드의 신호를 상기 제1 출력부에 전달하는 제1 입력부, 상기 제2 클럭 신호와 다른 위상을 갖는 제1 클럭 신호에 응답하여 이전 스캔 신호를 상기 제1 노드에 전달하는 제2 입력부, 상기 제1 노드의 신호에 응답하여 상기 제1 클럭 신호를 상기 제2 노드에 전달하는 제3 입력부, 프레임의 액티브 구간에, 센싱 선택 신호에 응답하여 다음 스캔 신호를 충전하는 충전부 및 상기 프레임의 수직 블랭크 구간에 상기 충전부에 충전된 전압에 응답하여 상기 제2 클럭 신호를 출력하는 출력 제어부를 포함한다.
일 실시예에 의하면, 상기 충전부는 상기 센싱 선택 신호를 수신하는 제어 전극, 제n+1 스캔 신호를 수신하는 제1 전극 및 제3 커패시터와 연결된 제2 전극을 포함하는 제11 트랜지스터를 포함하고, 상기 제3 커패시터는 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제11 트랜지스터와 연결된 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제n 회로 스테이지는 프레임의 초기 구간에 수신되는 개시 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 상기 제3 커패시터를 리셋하는 리셋부 및 디스플레이 온 신호에 응답하여 상기 제1 노드 및 상기 제2 노드를 전기적으로 플로팅시키는 플로팅부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 리셋부는 상기 개시 신호를 수신하는 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제15 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제3 커패시터는 상기 디스플레이 온 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 리셋될 수 있다.
일 실시예에 의하면, 상기 플로팅부는 상기 디스플레이 온 신호를 수신하는 제어 전극, 제n-1 스캔 신호를 수신하는 제1 전극 및 상기 제2 입력부와 연결된 제2 전극을 포함하는 제12 트랜지스터, 상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제1 입력부와 연결된 제1 전극 및 상기 제2 노드와 연결된 제2 전극을 포함하는 제13 트랜지스터 및 상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제2 입력부와 연결된 제1 전극 및 제1 노드와 연결된 제2 전극을 포함하는 제14 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 출력부는 상기 제1 노드에 연결된 제어 전극, 상기 제1 클럭 신호를 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제7 트랜지스터 및 상기 제1 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 출력부는 상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제6 트랜지스터 및 상기 제2 구동 전압을 수신하는 제1 전극과 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 출력부는 상기 제1 노드에 연결된 제어 전극, 상기 제1 및 제2 클럭 신호들과 위상이 다른 제3 클럭 신호를 수신하는 제1 전극 및 제2 출력 단자에 연결된 제2 전극을 포함하는 제17 트랜지스터 및 상기 제2 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제4 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 출력부는 상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제2 출력 단자에 연결된 제2 전극을 포함하는 제16 트랜지스터를 더 포함할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하는 복수의 화소 트랜지스터들을 포함하는 화소 회로, 프레임의 액티브 구간에 상기 화소 회로에 데이터 전압을 출력하는 데이터 구동부, 상기 프레임의 수직 블랭크 구간에 상기 화소 회로로부터 센싱 신호를 수신하는 센싱 구동부 및 상기 액티브 구간에 상기 화소 회로에 스캔 신호를 출력하고, 상기 수직 블랭크 구간에 선택된 화소 회로에 센싱 스캔 신호를 출력하는 스캔 구동부를 포함하고, 상기 스캔 구동부의 제n 회로 스테이지(n은 자연수)는 제1 노드의 신호에 응답하여 제2 클럭 신호를 출력하는 제1 출력부, 제2 노드의 신호에 응답하여 제2 구동 전압을 출력하는 제2 출력부, 상기 제2 클럭 신호에 응답하여 제1 노드의 신호를 상기 제1 출력부에 전달하는 제1 입력부, 상기 제2 클럭 신호와 다른 위상을 갖는 제1 클럭 신호에 응답하여 이전 스캔 신호를 상기 제1 노드에 전달하는 제2 입력부, 상기 제1 노드의 신호에 응답하여 상기 제1 클럭 신호를 상기 제2 노드에 전달하는 제3 입력부, 프레임의 액티브 구간에, 센싱 선택 신호에 응답하여 다음 스캔 신호를 충전하는 충전부 및 상기 프레임의 수직 블랭크 구간에 상기 충전부에 충전된 전압에 응답하여 상기 제2 클럭 신호를 출력하는 출력 제어부를 포함한다.
일 실시예에 의하면, 상기 충전부는 상기 센싱 선택 신호를 수신하는 제어 전극, 제n+1 스캔 신호를 수신하는 제1 전극 및 제3 커패시터와 연결된 제2 전극을 포함하는 제11 트랜지스터를 포함하고, 상기 제3 커패시터는 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제11 트랜지스터와 연결된 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제n 회로 스테이지는 프레임의 초기 구간에 수신되는 개시 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 상기 제3 커패시터를 리셋하는 리셋부 및 디스플레이 온 신호에 응답하여 상기 제1 노드 및 상기 제2 노드를 전기적으로 플로팅시키는 플로팅부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 리셋부는 상기 개시 신호를 수신하는 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제15 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제3 커패시터는 상기 디스플레이 온 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 리셋될 수 있다.
일 실시예에 의하면, 상기 플로팅부는 상기 디스플레이 온 신호를 수신하는 제어 전극, 제n-1 스캔 신호를 수신하는 제1 전극 및 상기 제2 입력부와 연결된 제2 전극을 포함하는 제12 트랜지스터, 상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제1 입력부와 연결된 제1 전극 및 상기 제2 노드와 연결된 제2 전극을 포함하는 제13 트랜지스터 및 상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제2 입력부와 연결된 제1 전극 및 제1 노드와 연결된 제2 전극을 포함하는 제14 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 출력부는 상기 제1 노드에 연결된 제어 전극, 상기 제1 클럭 신호를 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제7 트랜지스터 및 상기 제1 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 출력부는 상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제6 트랜지스터 및 상기 제2 구동 전압을 수신하는 제1 전극과 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 출력부는 상기 제1 노드에 연결된 제어 전극, 상기 제1 및 제2 클럭 신호들과 위상이 다른 제3 클럭 신호를 수신하는 제1 전극 및 제2 출력 단자에 연결된 제2 전극을 포함하는 제17 트랜지스터 및 상기 제2 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제4 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 출력부는 상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제2 출력 단자에 연결된 제2 전극을 포함하는 제16 트랜지스터를 더 포함할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 스캔 구동부 및 이를 포함하는 표시 장치에 따르면, 외부 보상 방식의 표시 장치에서, 스캔 구동부의 각 회로 스테이지는 데이터 전압이 화소 회로에 기입되는 데이터 어드레싱 구간에 센싱 선택 신호에 응답하여 다음 스캔 신호를 저장하고 프레임의 수직 블랭크 구간에 활성화되는 센싱 클럭 신호에 응답하여 센싱 모드용 스캔 신호를 생성할 수 있다. 이에 따라서 외부 보상 방식의 표시 장치에 사용되는 스캔 구동부의 회로 사이즈를 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소 회로를 설명하기 위한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 스캔 구동부에 대한 블록도이다.
도 4는 도 3에 도시된 제n 회로 스테이지에 대한 회로도이다.
도 5는 도 4에 도시된 제n 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.
도 6은 본 발명의 일 실시예에 따른 제n 회로 스테이지에 대한 회로도이다.
도 7은 도 6에 도시된 제n 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.
도 8는 본 발명의 일 실시예에 따른 스캔 구동부에 대한 블록도이다.
도 9은 도 8에 도시된 제n 회로 스테이지에 대한 회로도이다.
도 10은 도 9에 도시된 제n 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140), 발광 구동부(150) 및 센싱 구동부(160)를 포함한다.
상기 표시 패널(110)은 복수의 화소들(P), 복수의 데이터 라인들(DL), 복수의 센싱 라인들(SDL), 복수의 스캔 라인들(SL) 및 복수의 발광 라인들(EL)을 포함한다.
상기 화소들(P)은 복수의 화소 행들과 복수의 화소 열들을 포함하는 매트릭스 형태로 배열될 수 있다. 각 화소(P)는 화소 회로(PC)를 포함한다.
상기 복수의 데이터 라인들(DL) 은 상기 열 방향(CD)으로 연장되고 상기 행 방향(RD)으로 배열될 수 있다. 상기 복수의 데이터 라인들(DL1)은 상기 데이터 구동부(130)에 연결되어 상기 화소 회로(PC)에 데이터 전압들을 전달한다.
상기 복수의 센싱 라인들(SDL)은 상기 열 방향(CD)으로 연장되고 상기 행 방향(RD)으로 배열될 수 있다. 상기 복수의 센싱 라인들(SDL)은 상기 센싱 구동부(160)에 연결되어 상기 화소 회로(PC)로부터 센싱 신호를 수신한다.
상기 복수의 스캔 라인들(SL)은 행 방향(RD)으로 연장되고 열 방향(CD)으로 배열될 수 있다. 상기 스캔 라인들(SL)은 상기 스캔 구동부(140)와 연결되어 화소들(P)에 스캔 신호를 전달한다.
상기 복수의 발광 라인들(EL)은 상기 행 방향(RD)으로 연장되고 열 방향(CD)으로 배열될 수 있다. 상기 발광 라인들(EL)은 상기 발광 구동부(150)에 연결되어 상기 화소 회로(PC)에 발광 제어 신호를 전달한다.
또한, 상기 화소들(P)은 제1 발광 전원 전압(ELVDD) 및 제2 발광 전원 전압(ELVSS)을 수신한다.
상기 타이밍 제어부(120)는 외부 장치로부터 영상 신호(DATA1) 및 제어 신호(CONT)를 수신한다. 상기 영상 신호(DATA1)는 레드, 그린 및 블루 데이터를 포함할 수 있다. 상기 제어 신호(CONT)는 수평 동기 신호(Hsync), 수평 동기 신호(Vsync), 메인 클럭 신호(MCLK) 등을 포함할 수 있다. 상기 타이밍 제어부(120)는 상기 영상 신호(DATA)를 상기 표시 패널(110)의 화소 구조 및 해상도 등과 같은 사양에 대응하여 변환된 영상 데이터(DATAc)를 출력한다. 상기 타이밍 제어부(120)는 상기 제어 신호(CONT)에 기초하여 상기 데이터 구동부(130)를 구동하기 위한 제1 제어 신호(CONT1), 상기 스캔 구동부(140)를 구동하기 위한 제2 제어 신호(CONT2) 및 상기 발광 구동부(150)를 구동하기 위한 제3 제어 신호(CONT3)를 생성한다.
상기 데이터 구동부(130)는 상기 제1 제어 신호(CONT1)에 응답하여 영상 데이터(DATAc)를 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 데이터 라인들(DL)에 출력한다.
상기 스캔 구동부(140)는 상기 제2 제어 신호(CONT2)에 응답하여 프레임의 액티브 구간에는 상기 복수의 스캔 라인들(SL)에 스캔 신호를 순차적으로 출력한다. 또한, 상기 스캔 구동부(140)는 상기 제2 제어 신호(CONT2)에 응답하여 상기 프레임의 수직 블랭크 구간에는 선택된 스캔 라인에 스캔 신호를 출력한다.
상기 발광 구동부(150)는 상기 제3 제어 신호(CONT3)에 따라서 제1 레벨의 발광 제어 신호를 상기 발광 제어 라인들(EL)에 동시에 출력하거나, 상기 발광 제어 라인들(EL)에 스캔 방향을 따라서 순차적으로 출력한다.
상기 센싱 구동부(160)는 상기 복수의 센싱 라인들(SDL)과 연결된다. 상기 센싱 구동부(160)는 상기 프레임의 수직 블랭크 구간에 상기 표시 패널(110)의 복수의 화소들로부터 센싱 신호를 상기 복수의 센싱 라인들(SDL)을 통해서 수신한다. 상기 센싱 구동부(160)는 상기 센싱 신호를 디지털 신호인 센싱 데이터(SD)로 변환하여 상기 타이밍 제어부(120)에 제공한다.
도 2는 도 1에 도시된 화소 회로를 설명하기 위한 회로도이다.
도 1 및 도 2를 참조하면, 화소 회로(PC)는 유기 발광 다이오드(OLED)와 상기 유기 발광 다이오드(OLED)를 구동하는 복수의 화소 트랜지스터들(TP1, TP2, TP3, TP4) 및 스토리지 커패시터(CST)를 포함할 수 있다.
제1 화소 트랜지스터(TP1)는 제1 화소 노드(N1)에 연결된 제1 전극, 제3 화소 트랜지스터(TP3)에 연결된 제2 전극 및 제2 화소 노드(N2)에 연결된 제3 전극을 포함한다.
제2 화소 트랜지스터(TP2)는 제1 스캔 라인(SL1)에 연결된 제1 전극, 데이터 라인에 연결된 제2 전극 및 제1 화소 노드(N1)에 연결된 제3 전극을 포함한다.
제3 화소 트랜지스터(TP3)는 발광 라인(EL)에 연결된 제1 전극, 제1 전원 전압(ELVDD)을 수신하는 제2 전극 및 제1 화소 트랜지스터(TP1)에 연결된 제3 전극을 포함한다.
제4 화소 트랜지스터(TP4)는 제2 스캔 라인(SL2)에 연결된 제1 전극, 제2 화소 노드(N2)에 연결된 제2 전극 및 센싱 라인(SDL)에 연결된 제3 전극을 포함한다. 상기 제2 스캔 라인(SL2)은 상기 제1 스캔 라인(SL1)에 수신되는 스캔 신호와 서로 다른 스캔 신호를 수신할 수 있다.
또는 다른 실시예에 따른 화소 회로에 따라서, 상기 제4 화소 트랜지스터(TP4)의 제1 전극은 상기 제2 화소 트랜지스터(TP2)의 제1 전극은 동일한 스캔 라인에 연결되고, 동일한 스캔 신호를 수신할 수 있다.
스토리지 커패시터(CST)는 제1 화소 노드(N1)에 연결된 제1 전극 및 제2 화소 노드(N2)에 연결된 제2 전극을 포함한다.
유기 발광 다이오드(OLED)는 제2 화소 노드(N2)에 연결된 애노드 전극 및 제2 전원 전압(ELVSS)을 수신하는 캐소드 전극을 포함한다.
상기 화소 회로(PC)는 프레임의 액티브 구간에는 데이터 전압에 대응하는 휘도로 상기 유기 발광 다이오드(OLED)를 발광하는 표시 모드로 구동하고, 프레임의 수직 블랭크 구간에는 상기 화소 회로(PC)에 형성된 센싱 신호를 상기 센싱 라인(SDL)을 통해 상기 센싱 구동부(160)에 전달하는 센싱 모드로 구동한다. 상기 프레임의 액티브 구간은 화소 회로(PC)에기입하는 데이터 어드레싱 구간 및 상기 데이터 전압에 기초하여 유기 발광 다이오드(OLED)가 발광하는 발광 구간을 포함할 수 있다.
상기 화소 회로(PC)는 도 2의 화소 회로에 한정하지 않으며, 다양한 회로로 구현될 수 있다. 또한, 상기 화소 회로(PC)에 포함된 화소 트랜지스터들은 로우 전압에 응답하여 턴-온 하고하이 전압에 응답하여 턴-오프 하는 P 형 트랜지스터일 수 있다. 이에한정하지 않고, 상기 트랜지스터들은 N 형 트랜지스터일 수 있다.
도 3은 본 발명의 일 실시예에 따른 스캔 구동부에 대한 블록도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 스캔 구동부(140)는 서로 종속적으로 연결되어 복수의 스캔 신호들(S1, S2,..., Sn,..., SN)을 출력하는 복수의 회로 스테이지들(CS1,.., CSn,..., CSN)을 포함한다. 각 스캔 신호는 화소 회로(PC)의 제2 및 제4 화소 트랜지스터들(TP2, TP4)를 턴-온 하는 온 전압과 턴-오프 하는 오프 전압을 포함한다.
본 실시예에 따르면, 상기 복수의 회로 스테이지들(CS1,.., CSn,..., CSN)은 프레임의 데이터 어드레싱 구간 동안 상기 복수의 스캔 신호들(S1, S2,..., Sn,..., SN)의 온 전압을 순차적으로 출력하고, 프레임의 수직 블랭크 구간 동안 선택된 스캔 신호의 온 전압을 출력한다.
상기 회로 스테이지들(CS1,.., CSn,..., CSN) 각각은 제1 구동 전압(VGL), 제2 구동 전압(VGH), 개시 신호(SP), 이전 스캔 신호, 다음 스캔 신호, 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2), 디스플레이 온 신호(DIS_ON), 센싱 선택 신호(SEN_ON) 및 센싱 클럭 신호(SEN_CLK)을 수신한다.
상기 제1 구동 전압(VGL)은 상기 회로 스테이지의 트랜지스터를 턴-온 하는 온 전압을 갖고, 상기 제2 구동 전압(VGH)는 상기 회로 스테이지의 트랜지스터를 턴-오프 하는 오프 전압을 갖는다. 예를 들며, 상기 회로 스테이지가 P 형 트랜지스터로 구성되면 상기 온 전압은 로우 전압(L)이고 오프 전압은 하이 전압(H), 상기 회로 스테이지가 N 형 트랜지스터이면, 상기 온 전압은 하이 전압(H)이고 오프 전압은 로우 전압(L)이 될 수 있다.
이하에서는 상기 회로 스테이지는 P형 트랜지스터로 구성되고, 이에 따라서 상기 온 전압은 로우 전압(L)이고, 상기 오프 전압은 하이 전압(H)일 수 있다.
상기 개시 신호(SP)는 프레임 마다 상기 복수의 회로 스테이지들을 초기화하기 위한 리셋 신호이다.
상기 이전 스캔 신호는 이전 회로 스테이지로부터 출력되는 스캔 신호로서, 캐리 신호로 사용된다. 제1 회로 스테이지는 상기 개시 신호(SP)를 캐리 신호로 사용될 수 있다.
상기 다음 스캔 신호는 다음 회로 스테이지로부터 출력되는 스캔 신호로서, 수직 블랭크 구간에 센싱 스캔 신호의 온 전압(L)을 생성하기 위한 소스 신호로 사용된다.
상기 제1 클럭 신호(CLK1) 및 상기 제2 클럭 신호(CLK2) 각각은 온 전압(L)과 오프 전압(H)을 스윙한다. 상기 제2 클럭 신호(CLK2)는 상기 제1 클럭 신호(CLK1)에 대해 1 수평 주기(1H)만큼 지연 차이를 가질 수 있다. 상기 제1 및 제2 클럭 신호들(CLK1, CLK2)는 프레임의 액티브 구간에서는 온 전압(L) 및 오프 전압(H)으로 스윙하고, 수직 블랭크 구간에서는 온 전압(L) 또는 오프 전압(H)을 유지할 수 있다.
상기 디스플레이 온 신호(DIS_ON)는 프레임의 액티브 구간에는 온 전압(L)을 갖고, 프레임의 수직 블랭크 구간에는 오프 전압(H)을 갖는다.
상기 센싱 선택 신호(SEN_ON)는 복수의 스캔 라인들 중 프레임의 수직 블랭크 구간에서 센싱 모드로 동작하도록 선택된 화소 회로에 연결된 스캔 라인의 스캔 신호를 선택한다. 예를 들면, 복수의 스캔 라인들 중 제n 스캔 라인에 연결된 화소 회로가 센싱 모드로 동작하도록 선택되면, 상기 센싱 선택 신호(SEN_ON)는 제n 스캔 신호에 대응하는 제n 수평 구간 다음 수평 구간인, 예컨대, 제n+1 수평 구간에 활성화되도록 온 전압(L)을 가질 수 있다. 이에 따라서, 상기 수직 블랭크 구간에 상기 제n 스캔 신호는 온 전압(L)을 갖고, 상기 제n 스캔 라인에 연결된 화소 회로는 센싱 모드로 구동될 수 있다.
상기 센싱 클럭 신호(SEN_CLK)는 프레임의 액티브 구간에는 오프 전압(H)을 갖고 상기 프레임의 수직 블랭크 구간에는 온 전압(L)을 갖는다. 상기 센싱 클럭 신호(SEN_CLK)는 상기 수직 블랭크 구간에 활성화되는 센싱 모드용 스캔 신호의 온 전압(L)에 대응하는 펄스 폭을 제어할 수 있다.
도 4는 도 3에 도시된 제n 회로 스테이지에 대한 회로도이다.
도 3 및 도 4를 참조하면, 상기 제n 회로 스테이지(CSn)는 제1 구동 전압 단자(VT1), 제2 구동 전압 단자(VT2), 제1 클럭 단자(CT1), 제2 클럭 단자(CT2), 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제4 입력 단자(IN4), 제5 입력 단자(IN5), 제6 입력 단자(IN6) 및 출력 단자(OT)를 포함한다.
상기 제1 구동 전압 단자(VT1)는 제1 구동 전압(VGL)를 수신한다. 상기 제1 구동 전압(VGL)은 로우 전압(L)을 가질 수 있다.
상기 제2 구동 전압 단자(VT2)는 제2 구동 전압(VGH)을 수신한다. 상기 제2 구동 전압(VGH)은 하이 전압(H)을 가질 수 있다.
상기 제1 클럭 단자(CT1)는 제1 클럭 신호(CLK1)를 수신한다.
상기 제2 클럭 단자(CT2)는 상기 제1 클럭 신호로(CLK1)부터 지연된 제2 클럭 신호(CLK2)를 수신한다. 예를 들면, 상기 제2 클럭 신호(CLK2)는 상기 제1 클럭 신호(CLK1)부터 1 수평 주기(1H) 지연될 수 있다.
상기 제1 입력 단자(IN1)는 개시 신호(SP)를 수신한다. 상기 개시 신호(SP)는 상기 스캔 구동부의 동작을 시작하는 제어 신호이다.
상기 제2 입력 단자(IN2)는 제n 회로 스테이지의 이전에 위치한 제n-1 회로 스테이지의 제n-1 스캔 신호(Sn-1)을 캐리 신호로 수신한다.
상기 제3 입력 단자(IN3)는 제n 회로 스테이지의 다음에 위치한 제n+1 회로 스테이지의 제n+1 스캔 신호(Sn+1)을 수신한다.
상기 제4 입력 단자(IN4)는 디스플레이 온 신호(DIS_ON)를 수신한다.
상기 제5 입력 단자(IN5)는 센싱 선택 신호(SEN_ON)를 수신한다.
상기 제6 입력 단자(IN6)는 센싱 클럭 신호(SEN_CLK)를 수신한다.
상기 출력 단자(OT)는 제n 스캔 신호(Sn)를 출력한다.
이하에서는 제n 회로 스테이지(CSn)를 예로서 회로 스테이지를 설명한다.
상기 회로 스테이지에 포함된 트랜지스터들은 로우 전압에 응답하여턴-온 하고 하이 전압에 응답하여 턴-오프 하는 P 형 트랜지스터일 수 있다. 이에 한정하지 않고, 상기 트랜지스터들은 N 형 트랜지스터일 수 있다.
상기 제n 회로 스테이지(CSn)는 제1 입력부(141), 제2 입력부(142), 제3 입력부(143), 제1 출력부(144), 제2 출력부(145), 유지부(146), 리셋부(151), 플로팅부(152), 충전부(153) 및 출력 제어부(154)를 포함할 수 있다.
상기 제1 입력부(141)는 제2 클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)에 응답하여 제1 노드(Q; 이하, Q 노드)의 신호를 제2 출력부(145)에 전달한다. 상기 제1 입력부(141)는 제3 트랜지스터(T3) 및 제2 트랜지스터(T2)를 포함한다. 상기 제3 트랜지스터(T3)는 제2 클럭 신호(CLK2)를 수신하는 제어 전극, Q 노드(Q)에 연결된 제1 전극 및 상기 제2 출력부(145)에 연결된 제2 전극을 포함한다. 제2 트랜지스터(T2)는 상기 QB 노드(QB)에 연결된 제어 전극, 제2 구동 전압(VGH)을 수신하는 제1 전극 및 상기 제3 트랜지스터(T3)에 연결된 제2 전극을 포함한다.
상기 제2 입력부(142)는 제1 클럭 단자(CT1)로부터 수신된 제1 클럭신호(CLK1)에 응답하여 제2 입력 단자(IN2)로부터 수신된 제n-1 스캔 신호(Sn-1)를 Q 노드(Q)에 전달한다. 상기 제2 입력부(142)는 제1 트랜지스터(T1)를 포함한다. 상기 제1 트랜지스터(T1)는 제1 클럭 신호(CLK1)를 수신하는 제어 전극, 제n-1 스캔 신호(Sn-1)를 수신하는 제1 전극 및 Q 노드에 연결된 제2 전극을 포함한다.
상기 제3 입력부(143)는 Q 노드(Q)의 신호에 응답하여 제1 클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)를 제2 노드(QB, QB 노드)에 전달한다. 상기 제3 입력부(143)는 제4 트랜지스터(T4)를 포함한다. 상기 제4 트랜지스터(T4)는 상기 Q 노드(Q)에 연결된 제어 전극, 상기 제1 클럭 신호(CLK1)를 수신하는 제1 전극 및 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다.
상기 제1 출력부(144)는 상기 Q 노드(Q)의 신호에 응답하여 상기 제2클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)를 출력 단자(OT)에 출력한다. 상기 제1 출력부(144)는 제7 트랜지스터(T7) 및 제2 커패시터(CQ)를 포함한다. 상기 제7 트랜지스터(T7)는 상기 Q 노드(Q)에 연결된 제어 전극, 상기 제1 클럭 신호(CLK1)를 수신하는 제1 전극 및 출력 단자(OT)에 연결된 제2 전극을 포함한다. 상기 제2 커패시터(CQ)는 상기 출력 단자(OT)에 연결된 제1 전극 및 상기 Q 노드(Q)에 연결된 제2 전극을 포함한다.
상기 제2 출력부(145)는 상기 QB 노드(QB)의 신호에 응답하여 상기 제2 구동 전압 단자(VT2)에 수신된 제2 구동 전압(VGH)를 출력 단자(OT)에 전달한다. 상기 제2 출력부(145)는 제6 트랜지스터(T6) 및 제1 커패시터(CQB)를 포함한다.
상기 제6 트랜지스터(T6)는QB 노드(QB)에 연결된 제어 전극, 상기 제2 구동 전압(VGH)을 수신하는 제1 전극 및 출력 단자(OT)에 연결된 제2 전극을 포함한다. 상기 제1 커패시터(CQB)는 상기 제2 구동 전압(VGH)을 수신하는 제1 전극과 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다.
상기 유지부(146)는 제1 클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)에 응답하여 제1 구동 전압 단자(VT1)로부터 수신된 제1 구동 전압(VGL)을 상기 QB 노드(QB)에 인가한다. 상기 유지부(146)는 제5 트랜지스터(T5)를 포함한다. 상기 제5 트랜지스터(T5)는 제1 클럭 신호(CLK1)를 수신하는 제어 전극, 상기 제1 구동 전압(VGL)을 수신하는 제1 전극 및 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다.
상기 리셋부(151)는 제1 입력 단자(IN1)로부터 수신된 개시 신호(SP)에 응답하여 제3 노드(R, R 노드)에 상기 제2 구동 전압 단자(VT2)로부터 수신된 제2 구동 전압(VGH)을 인가한다. 상기 리셋부(151)는 제3 커패시터(CSE)를 리셋한다. 상기 리셋부(151)는 제15 트랜지스터(T15)를 포함한다. 상기 제15 트랜지스터(T15)는 상기 개시 신호(SP)를 수신하는 제어 전극, 상기 제2 구동 전압(VGH)을 수신하는 제1 전극 및 상기 R 노드(R)에 연결된 제2 전극을 포함한다.
상기 플로팅부(152)는 제4 입력 단자(IN4)로부터 수신된 디스플레이 온 신호(DIS_ON)에 응답하여 상기 Q 노드(Q)를 전기적으로 플로팅시키고, 상기 QB 노드(QB)를 전기적으로 플로팅시킨다. 상기 플로팅부(152)는 제12 트랜지스터(T12), 제13 트랜지스터(T13) 및 제14 트랜지스터(T14)를 포함한다. 상기 제12 트랜지스터(T12)는 디스플레이 온 신호(DIS_ON)를 수신하는 제어 전극, 제n-1 스캔 신호(Sn-1)을 수신하는 제1 전극 및 제2 입력부(142)와 연결된 제2 전극을 포함한다. 상기 제13 트랜지스터(T13)는 디스플레이 온 신호(DIS_ON)를 수신하는 제어 전극, 제1 입력부(141)와 연결된 제1 전극 및 상기 QB 노드(QB)와 연결된 제2 전극을 포함한다. 상기 제14 트랜지스터(T14)는 디스플레이 온 신호(DIS_ON)를 수신하는 제어 전극, 제2 입력부(142)와 연결된 제1 전극 및 Q 노드(Q)와 연결된 제2 전극을 포함한다.
상기 충전부(153)는 제5 입력 단자(IN5)로부터 수신된 센싱 선택 신호(SEN_ON)에 응답하여 제3 입력 단자(IN3)로부터 수신된 제n+1 스캔 신호(Sn+1)의 전압을 충전한다. 상기 충전부(153)는 제11 트랜지스터(T11) 및 제3 커패시터(CSE)를 포함한다. 상기 제11 트랜지스터(T11)는 센싱 선택 신호(SEN_ON)를 수신하는 제어 전극, 제n+1 스캔 신호(Sn+1)를 수신하는 제1 전극 및 제3 커패시터(CSE)와 연결된 제2 전극을 포함한다. 상기 제3 커패시터(CSE)는 제2 구동 전압(VGH)를 수신하는 제1 전극 및 상기 제11 트랜지스터(T11)와 연결된 제2 전극을 포함한다.
상기 출력 제어부(154)는 제6 입력 단자(IN6)로부터 수신된 센싱 클럭 신호(SEN_CLK)에 응답하여 제2 출력부(145)와 상기 출력 단자(OT)를 전기적으로 오픈 시키고, 상기 충전부(153)에 충전된 전압에 응답하여 제2 클럭 신호(CLK2)의 로우 전압(L)을 상기 출력 단자(OT)로 출력한다. 상기 출력 제어부(154)는 제8 트랜지스터(T8), 제9 트랜지스터(T9) 및 제10 트랜지스터(T10)를 포함한다.
상기 제8 트랜지스터(T8)는 R 노드(R)에 연결된 제어 전극, 수신된 센싱 클럭 신호(SEN_CLK)를 수신하는 제1 전극 및 Q 노드(Q)에 연결된 제2 전극을 포함한다. 상기 제9 트랜지스터(T9)는 R 노드(R)에 연결된 제어 전극, 상기 제2 구동 전압(VGH)를 수신하는 제1 전극 및 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다. 상기 제10 트랜지스터(T10)는 센싱 클럭 신호(SEN_CLK)를 수신하는 제어 전극, 상기 제2 구동 전압(VGH)를 수신하는 제1 전극 및 제9 트랜지스터(T9)에 연결된 제2 전극을 포함한다.
도 5는 도 4에 도시된 제n 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.
도 4 및 도 5를 참조하면, 상기 제n 회로 스테이지(CSn)의 구동 방법을 설명한다.
먼저, 프레임(FRAME)의 액티브 구간(ACT)의 제1 구간(t1)에서, 제3 커패시터(CSE)는 로우 전압(L)을 갖는 개시 신호(SP)에 의해 제15 트랜지스터(T15)는 턴-온 되고, 제2 구동 전압(VGH)의 하이 전압(H)은 상기 제3 커패시터(CSE)의 양 전극에 인가된다. 이에 따라서, 상기 제3 커패시터(CSE)는 리셋된다.
제2 구간(t2)에서, 제1 클럭 신호(CLK1)은 로우 전압(L)을 갖고, 제2 클럭 신호(CLK2)는 하이 전압(H)을 갖고, 제n-1 스캔 신호(Sn-1)는 로우 전압(L)을 갖고, 개시 신호(SP)는 하이 전압(H)을 갖고, 제n+1 스캔 신호(Sn+1)은 하이 전압(H)을 갖고, 디스플레이 온 신호(DIS_ON)는 로우 전압(L)을 갖고, 센싱 선택 신호(SEN_ON)은 하이 전압(H)을 갖고, 센싱 클럭 신호(SEN_CLK)는 하이 전압(H)을 갖는다.
로우 전압(L)을 갖는 상기 디스플레이 온 신호(DIS_ON)에 응답하여 플로팅부(152)의 제12, 제13 및 제14 트랜지스터들(T12, T13, T14)은 턴-온 된다. 로우 전압(L)을 갖는 제1 클럭 신호(CLK1)에 응답하여 제1 트랜지스터(T1)는 턴-온 되어 제n-1 스캔 신호(Sn-1)의 로우 전압(L)을 Q 노드(Q)에 인가한다. 제4 트랜지스터(T4)는 Q 노드(Q)의 로우 전압(L)에 응답하여 턴-온 되고 상기 제1 클럭 신호(CLK1)의 로우 전압(L)을 QB 노드(QB)에 인가한다.
하이 전압(H)을 갖는 상기 제2 클럭 신호(CLK2), 상기 센싱 선택 신호(SEN_ON), 상기 센싱 클럭 신호(SEN_CLK) 및 개시 신호(SP)가 제어 전극에 인가되는 제3, 제10, 제11 및 제15 트랜지스터들(T3, T10, T11, T15)은 턴-오프 된다.
상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제7 트랜지스터(T7)는 턴-온 되고, 제2 클럭 신호(CLK2)의 하이 전압(H)은 출력 단자(OT)로 출력된다. 또한, 상기 QB 노드(QB)의 로우 전압(L)에 응답하여 제6 트랜지스터(T6)는 턴-온 되고, 제2 구동 전압(VGH)의 하이 전압(H)은 출력 단자(OT)로 출력된다. 따라서, 제2 구간(t2)에서 제n 회로 스테이지(CSn)는 하이 전압(H)의 제n 스캔 신호(Sn)를 출력한다.
제3 구간(t3)에서, 제1 클럭 신호(CLK1)은 하이 전압(H)을 갖고, 제2 클럭 신호(CLK2)는 로우 전압(L)을 갖고, 제n-1 스캔 신호(Sn-1)는 하이 전압(H)을 갖고, 개시 신호(SP)는 하이 전압(H)을 갖고, 제n+1 스캔 신호(Sn+1)은 하이 전압(H)을 갖고, 디스플레이 온 신호(DIS_ON)는 로우 전압(L)을 갖고, 센싱 선택 신호(SEN_ON)은 하이 전압(H)을 갖고, 센싱 클럭 신호(SEN_CLK)는 하이 전압(H)을 갖는다.
로우 전압(L)을 갖는 상기 디스플레이 온 신호(DIS_ON)에 응답하여 플로팅부(152)의 제12, 제13 및 제14 트랜지스터들(T12, T13, T14)은 턴-온 된다. 하이 전압(H)을 갖는 상기 제1 클럭 신호(CLK1), 상기 센싱 선택 신호(SEN_ON), 상기 센싱 클럭 신호(SEN_CLK) 및 개시 신호(SP)가 제어 전극에 인가되는 제1, 제5, 제10, 제11 및 제15 트랜지스터들(T1, T5, T10, T11, T15)은 턴-오프 된다.
상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제4 트랜지스터(T4)는 턴-온 되고 제1 클럭 신호(CLK1)의 하이 전압(H)은 상기 QB 노드(QB)에 인가된다. 상기 QB 노드(QB)의 하이 전압에 응답하여 상기 제6 트랜지스터(T6)는 턴-오프 된다.
한편, 상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제7 트랜지스터(T7)는 턴-온 되고 상기 제2 클럭 신호(CLK2)의 로우 전압(L)이 상기 출력 단자(OT)에 인가된다. 이에 따라서, 상기 출력 단자(OT)와 연결된 제2 커패시터(CQ)의 전극은 하이 전압(H)에서 로우 전압(L)으로 변동되어 상기 제2 커패시터(CQ)는 부트스트랩 된다. 이에 따라서, 상기 Q 노드(Q)에 연결된 상기 제2 커패시터(CQ)의 전극은 부트스트랩 전압(2L)을 갖는다. 상기 Q 노드(Q)의 부트스트랩 전압(2L)에 응답하여 상기 제7 트랜지스터(T7)는 턴-온되고 상기 제2 클럭 신호(CLK2)의 로우 전압(L)은 상기 출력 단자(OT)로 출력된다. 따라서, 제3 구간(t3)에서 제n 회로 스테이지(CSn)는 로우 전압(L)의 제n 스캔 신호(Sn)를 출력한다.
제4 구간(t4)에서, 제1 클럭 신호(CLK1)은 로우 전압(L)을 갖고, 제2 클럭 신호(CLK2)는 하이 전압(H)을 갖고, 제n-1 스캔 신호(Sn-1)는 로우 전압(L)을 갖고, 개시 신호(SP)는 하이 전압(H)을 갖고, 제n+1 스캔 신호(Sn+1)은 로우 전압(L)을 갖고, 디스플레이 온 신호(DIS_ON)는 로우 전압(L)을 갖고, 센싱 선택 신호(SEN_ON)은 로우 전압(L)을 갖고, 센싱 클럭 신호(SEN_CLK)는 하이 전압(H)을 갖는다.
로우 전압(L)을 갖는 상기 디스플레이 온 신호(DIS_ON)에 응답하여 플로팅부(152)의 제12, 제13 및 제14 트랜지스터들(T12, T13, T14)은 턴-온 된다. 하이 전압(H)을 갖는 상기 제2 클럭 신호(CLK2), 상기 센싱 클럭 신호(SEN_CLK) 및 개시 신호(SP)가 제어 전극에 인가되는 제3, 제10 및 제15 트랜지스터들(T3, T10, T15)은 턴-오프 된다.
로우 전압(L)을 갖는 제1 클럭 신호(CLK1)에 응답하여 제1 트랜지스터(T1)는 턴-온 되어 제n-1 스캔 신호(Sn-1)의 하이 전압(H)을 Q 노드(Q)에 인가한다. 로우 전압(L)을 갖는 제1 클럭 신호(CLK1)에 응답하여 제5 트랜지스터(T5)는 턴-온 되어 제1 구동 전압(VGL)의 로우 전압(L)을 상기 QB 노드(QB)에 인가한다. 상기 QB 노드(QB)의 로우 전압(L)에 응답하여 제6 트랜지스터(T6)는 턴-온 되고 제2 구동 전압(VGH)의 하이 전압(H)은 출력 단자(OT)로 출력된다. 따라서, 제4 구간(t4)에서 제n 회로 스테이지(CSn)는 하이 전압(H)의 제n 스캔 신호(Sn)를 출력한다.
한편, 로우 전압(L)을 갖는 센싱 선택 신호(SEN_ON)에 응답하여 제n+1 스캔 신호(Sn+1)의 로우 전압(L)은 제3 커패시터(CSE)에 인가된다. 상기 제3 커패시터(CSE)는 상기 제n+1 스캔 신호(Sn+1)의 로우 전압(L)을 충전한다.
상기 프레임의 수직 블랭크 구간(VB)의 제5 구간(t5)에서, 제1 클럭 신호(CLK1)은 로우 전압(L)을 갖고, 제2 클럭 신호(CLK2)는 로우 전압(L)을 갖고, 제n-1 스캔 신호(Sn-1)는 하이 전압(H)을 갖고, 개시 신호(SP)는 하이 전압(H)을 갖고, 제n+1 스캔 신호(Sn+1)은 하이 전압(H)을 갖고, 디스플레이 온 신호(DIS_ON)는 하이 전압(H)을 갖고, 센싱 선택 신호(SEN_ON)은 하이 전압(H)을 갖고, 센싱 클럭 신호(SEN_CLK)는 로우 전압(L)을 갖는다.
하이 전압(H)을 갖는 디스플레이 온 신호(DIS_ON)에 의해 제12, 제13 및 제14 트랜지스터들(T12, T13, T14)은 턴-오프 된다. 이에 따라서, Q 노드(Q) 및 QB 노드(QB)는 모두 플로팅 상태가 된다.
하이 전압(H)을 갖는 센싱 선택 신호(SEN_ON)에 응답하여 제11 트랜지스터(T11)는 턴-오프 되고, R 노드(R)는 상기 제3 커패시터(CSE)에 충전된 제n+1 스캔 신호(Sn+1)의 로우 전압(L)이 인가된다. 상기 R 노드(R)의 로우 전압(L)에 응답하여 제8 및 제9 트랜지스터들(T8, T9)은 턴-온 되고, 로우 전압(L)을 갖는 센싱 클럭 신호(SEN_CLK)에 응답하여 제10 트랜지스터(T10)은 턴-온 된다. 이에 따라서, 턴-온 된 제9 및 제10 트랜지스터들(T9, T10)에 의해 제2 구동 전압(VGH)이 하이 전압(H)은 QB 노드(QB)에 인가된다. 상기 제6 트랜지스터(T6)는 QB 노드(QB)의 하이 전압(H)에 응답하여 턴-오프 된다. 한편, 턴-온 된 제8 트랜지스터(T8)에 의해 상기 센싱 클럭 신호(SEN_CLK)의 로우 전압(L)은 Q 노드(Q)에 인가된다. 상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제7 트랜지스터(T7)는 턴-온 되고, 제2 클럭 신호(CLK2)의 로우 전압(L)은 상기 출력 단자(OT)로 출력된다. 따라서, 수직 블랭크 구간(VB)의 제5 구간(t5)에서 제n 회로 스테이지(CSn)는 로우 전압(L)의 제n 스캔 신호(Sn)를 출력한다.
이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고, 반복되는 회로 및 회로의 구동 방법에 대한 상세한 설명은 생략한다.
도 6은 본 발명의 일 실시예에 따른 제n 회로 스테이지에 대한 회로도이다. 도 7은 도 6에 도시된 제n 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.
도 6을 참조하면, 상기 제n 회로 스테이지(CSn_1)는 도 4에서 설명된 이전 실시예에 따른 제n 회로 스테이지(CSn)와 비교하면, 리셋부(151)와 상기 리셋부(151)에 연결된 개시 신호(SP)를 수신하는 제1 입력 단자(IN1)가 생략된다.
도 7을 참조하면, 상기 제n 회로 스테이지(CSn_1)의 입력 신호들은 도 5에서 설명된 이전 실시예에 따른 제n 회로 스테이지(CSn)의 입력 신호들과 비교하면, 센싱 선택 신호(SEN_ON_1)의 위상이 변형된다.
상기 센싱 선택 신호(SEN_ON_1)는 도 5에 도시된 개시 신호(SP)와 센싱 선택 신호(SEN_ON)와 통합된 위상을 갖는다.
도 6 및 도 7을 참조하면, 상기 제n 회로 스테이지(CSn_1)는 제1 입력부(141), 제2 입력부(142), 출력 제어부(143), 제1 출력부(144), 제2 출력부(145), 유지부(146), 플로팅부(152), 충전부(153_1) 및 출력 제어부(154)를 포함할 수 있다.
상기 제1 입력부(141)는 제2 클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)에 응답하여 제1 노드(Q, Q 노드)의 신호를 제2 출력부(145)에 전달한다. 상기 제1 입력부(141)는 제3 트랜지스터(T3) 및 제2 트랜지스터(T2)를 포함한다.
상기 제2 입력부(142)는 제1 클럭 단자(CT1)로부터 수신된 제1 클럭신호(CLK1)에 응답하여 제2 입력 단자(IN2)로부터 수신된 제n-1 스캔 신호(Sn-1)를 Q 노드(Q)에 전달한다. 상기 제2 입력부(142)는 제1 트랜지스터(T1)를 포함한다.
상기 제3 입력부(143)는 Q 노드(Q)의 신호에 응답하여 제1 클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)를 제2 노드(QB, QB 노드)에 전달한다. 상기 제3 입력부(143)는 제4 트랜지스터(T4)를 포함한다.
상기 제1 출력부(144)는 상기 Q 노드(Q)의 신호에 응답하여 상기 제2클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)를 출력 단자(OT)에 출력한다. 상기 제1 출력부(144)는 제7 트랜지스터(T7) 및 제2 커패시터(CQ)를 포함한다.
상기 제2 출력부(145)는 상기 QB 노드(QB)의 신호에 응답하여 상기 제2 구동 전압 단자(VT2)에 수신된 제2 구동 전압(VGH)를 출력 단자(OT)에 전달한다. 상기 제2 출력부(145)는 제6 트랜지스터(T6) 및 제1 커패시터(CQB)를 포함한다.
상기 유지부(146)는 제1 클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)에 응답하여 제1 구동 전압 단자(VT1)로부터 수신된 제1 구동 전압(VGL)을 상기 QB 노드(QB)에 인가한다. 상기 유지부(146)는 제5 트랜지스터(T5)를 포함한다.
상기 플로팅부(152)는 제4 입력 단자(IN4)로부터 수신된 디스플레이 온 신호(DIS_ON)에 응답하여 상기 QB 노드(QB)를 전기적으로 플로팅시키고, 상기 QB 노드(QB)를 전기적으로 플로팅시킨다. 상기 플로팅부(152)는 제12 트랜지스터(T12), 제13 트랜지스터(T13) 및 제14 트랜지스터(T14)를 포함한다.
상기 충전부(153_1)는 제11 트랜지스터(T11) 및 제3 커패시터(CSE)를 포함한다. 상기 충전부(153_1)는 제11 트랜지스터(T11) 및 제3 커패시터(CSE)를 포함한다. 상기 제11 트랜지스터(T11)는 센싱 선택 신호(SEN_ON)를 수신하는 제어 전극, 제n+1 스캔 신호(Sn+1)를 수신하는 제1 전극 및 제3 커패시터(CSE)와 연결된 제2 전극을 포함한다. 상기 제3 커패시터(CSE)는 제2 구동 전압(VGH)를 수신하는 제1 전극 및 상기 제11 트랜지스터(T11)와 연결된 제2 전극을 포함한다.
도 7을 참조하면, 상기 충전부(153_1)는 제1 구간(t1)에 제5 입력 단자(IN5)로부터 수신된 센싱 선택 신호(SEN_ON)에 응답하여 제3 입력 단자(IN3)로부터 수신된 제n+1 스캔 신호(Sn+1)의 하이 전압(H)을 이용하여 제3 커패시터(CSE)를 리셋한다.
상기 충전부(153_1)는 제4 구간(t4)에 제5 입력 단자(IN5)로부터 수신된 센싱 선택 신호(SEN_ON)에 응답하여 제3 입력 단자(IN3)로부터 수신된 제n+1 스캔 신호(Sn+1)의 로우 전압(L)을 제3 커패시터(CSE)에 충전한다.
상기 출력 제어부(154)는 제6 입력 단자(IN6)로부터 수신된 센싱 클럭 신호(SEN_CLK)에 응답하여 제2 출력부(145)와 상기 출력 단자(OT)를 전기적으로 오픈 시키고, 상기 충전부(153)에 충전된 전압에 응답하여 제2 클럭 신호(CLK2)의 로우 전압(L)을 상기 출력 단자(OT)로 출력한다. 상기 출력 제어부(154)는 제8 트랜지스터(T8), 제9 트랜지스터(T9) 및 제10 트랜지스터(T10)를 포함한다.
본 실시예에 따른 상기 제n 회로 스테이지(CSn_1)는 이전 실시예에 따른 도 4에 도시된 제n 회로 스테이지(CSn)와 비교하여 회로 구현을 단순화할 수 있다.
이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고, 반복되는 회로 및 회로의 구동 방법에 대한 상세한 설명은 생략한다.
도 8는 본 발명의 일 실시예에 따른 스캔 구동부에 대한 블록도이다.
도 8을 참조하면, 상기 스캔 구동부(140_1)는 서로 종속적으로 연결되어 복수의 스캔 신호들(S1, S2,..., Sn,..., SN) 및 복수의 센싱 스캔 신호들(SS1, SS2,..., SSn,..., SSN)을 출력하는 복수의 회로 스테이지들(CS1,.., CSn,..., CSN)을 포함한다.
도 2에 도시된 화소 회로(PC)를 참조하면, 제n 회로 스테이지(CSn)는 제n 스캔 신호(Sn)와 제n 센싱 스캔 신호(SSn)를 출력한다.
상기 제n 스캔 신호(Sn)는 제2 화소 트랜지스터(TP2)의 제1 전극에 연결된 제1 스캔 라인(SL1)에 인가된다. 상기 제n 센싱 스캔 신호(SSn)는 제4 화소 트랜지스터(TP4)의 제1 전극에 연결된 제2 스캔 라인(SL2)에 인가된다.
상기 화소 회로(PC)는 프레임의 액티브 구간에 데이터 전압에 대응하는 휘도로 상기 유기 발광 다이오드(OLED)를 발광하는 표시 모드로 구동하고, 프레임의 수직 블랭크 구간에 상기 화소 회로(PC)에 형성된 센싱 신호를 상기 센싱 라인(SDL)을 통해 출력하는 센싱 모드로 구동한다. 상기 프레임의 액티브 구간은 화소 회로(PC)에기입하는 데이터 어드레싱 구간 및 상기 데이터 전압에 기초하여 유기 발광 다이오드(OLED)가 발광하는 발광 구간을 포함할 수 있다.
상기 제n 스캔 신호(Sn)는 표시 모드에서 상기 화소 회로(PC)에 인가되는 스캔 신호이고, 상기 제n 센싱 스캔 신호(SSn)는 상기 센싱 모드에서 상기 화소 회로(PC)에 인가되는 스캔 신호이다.
본 실시예에 따르면, 상기 스캔 구동부(140_1)의 각 회로 스테이지는화소 회로(PC)에 상기 표시 모드의 스캔 신호 및 상기 표시 모드의 스캔 신호와 다른 센싱 모드의 스캔 신호를 제공할 수 있다.
도 9은 도 8에 도시된 제n 회로 스테이지에 대한 회로도이다.
도 8 및 도 9를 참조하면, 상기 제n 회로 스테이지(CSn_2)는 제1 구동 전압 단자(VT1), 제2 구동 전압 단자(VT2), 제1 클럭 단자(CT1), 제2 클럭 단자(CT2), 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제4 입력 단자(IN4), 제5 입력 단자(IN5), 제6 입력 단자(IN6), 제7 입력 단자(IN7), 제1 출력 단자(OT1) 및 제2 출력 단자(OT2)를 포함한다.
상기 제7 입력 단자(IN7)는 제3 클럭 신호(CLK3)를 수신한다. 상기 제3 클럭 신호(CLK3)는 상기 제1 및 제2 클럭 신호들(CLK1, CLK2)와 위상이 다르다. 예를 들면, 상기 제3 클럭 신호(CLK3)는 액티브 구간에서는 오프 전압(하이 전압)을 갖고, 수직 블랭크 구간(VB)에서는 온 전압(로우 전압)을 가질 수 있다.
상기 제1 출력 단자(OT1)는 제n 스캔 신호(Sn)를 출력한다.
상기 제2 출력 단자(OT2)는 제n 센싱 스캔 신호(SSn)를 출력한다.
상기 제n 회로 스테이지(CSn_2)는 제1 입력부(141), 제2 입력부(142), 출력 제어부(143), 제1 출력부(144_1), 제2 출력부(145_1), 유지부(146), 리셋부(151), 플로팅부(152), 충전부(153) 및 출력 제어부(154)를 포함할 수 있다.
상기 제1 입력부(141)는 제2 클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)에 응답하여 제1 노드(Q, Q 노드)의 신호를 제2 출력부(145)에 전달한다. 상기 제1 입력부(141)는 제3 트랜지스터(T3) 및 제2 트랜지스터(T2)를 포함한다.
상기 제2 입력부(142)는 제1 클럭 단자(CT1)로부터 수신된 제1 클럭신호(CLK1)에 응답하여 제2 입력 단자(IN2)로부터 수신된 제n-1 스캔 신호(Sn-1)를 Q 노드(Q)에 전달한다. 상기 제2 입력부(142)는 제1 트랜지스터(T1)를 포함한다.
상기 제3 입력부(143)는 Q 노드(Q)의 신호에 응답하여 제1 클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)를 제2 노드(QB, QB 노드)에 전달한다. 상기 제3 입력부(143)는 제4 트랜지스터(T4)를 포함한다.
상기 제1 출력부(144_1)는 상기 Q 노드(Q)의 신호에 응답하여 상기 제2 클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)를 제1 출력 단자(OT1)에 출력한다. 또한, 상기 제1 출력부(144_1)는 상기 Q 노드(Q)의 신호에 응답하여 상기 제1 클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)를 상기 제2 출력 단자(OT2)에 출력한다.
상기 제1 출력부(144_1)는 제7 트랜지스터(T7), 제2 커패시터(CQ1), 제17 트랜지스터(T17) 및 제4 커패시터(CQ2)를 포함한다. 상기 제7 트랜지스터(T7)는 상기 Q 노드(Q)에 연결된 제어 전극, 상기 제2 클럭 신호(CLK2)를 수신하는 제1 전극 및 상기 제1 출력 단자(OT1)에 연결된 제2 전극을 포함한다. 상기 제2 커패시터(CQ1)는 상기 제1 출력 단자(OT1)에 연결된 제1 전극 및 상기 Q 노드(Q)에 연결된 제2 전극을 포함한다. 상기 제17 트랜지스터(T17)는 상기 Q 노드(Q)에 연결된 제어 전극, 상기 제3 클럭 신호(CLK3)를 수신하는 제1 전극 및 상기 제2 출력 단자(OT2)에 연결된 제2 전극을 포함한다. 상기 제4 커패시터(CQ4)는 상기 제2 출력 단자(OT2)에 연결된 제1 전극 및 상기 Q 노드(Q)에 연결된 제2 전극을 포함한다.
상기 제2 출력부(145_1)는 상기 QB 노드(QB)의 신호에 응답하여 상기 제2 구동 전압 단자(VT2)에 수신된 제2 구동 전압(VGH)를 출력 단자(OT)에 전달한다. 상기 제2 출력부(145_1)는 제6 트랜지스터(T6), 제1 커패시터(CQB) 및 제16 트랜지스터(T16)를 포함한다.
상기 제6 트랜지스터(T6)는QB 노드(QB)에 연결된 제어 전극, 상기 제2 구동 전압(VGH)을 수신하는 제1 전극 및 상기 제1 출력 단자(OT1)에 연결된 제2 전극을 포함한다. 상기 제1 커패시터(CQB)는 상기 제2 구동 전압(VGH)을 수신하는 제1 전극과 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다. 상기 제16 트랜지스터(T16)는QB 노드(QB)에 연결된 제어 전극, 상기 제2 구동 전압(VGH)을 수신하는 제1 전극 및 상기 제2 출력 단자(OT2)에 연결된 제2 전극을 포함한다.
도 10은 도 9에 도시된 제n 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.
도 9 및 도 10을 참조하면, 상기 제n 회로 스테이지(CSn_2)의 구동 방법을 설명한다.
먼저, 프레임(FRAME)의 액티브 구간(ACT)의 제1 구간(t1)에서, 제3 커패시터(CSE)는 로우 전압(L)을 갖는 개시 신호(SP)에 의해 제15 트랜지스터(T15)는 턴-온 되고, 제2 구동 전압(VGH)의 하이 전압(H)은 상기 제3 커패시터(CSE)의 양 전극에 인가된다. 이에 따라서, 상기 제3 커패시터(CSE)는 리셋된다.
제2 구간(t2)에서, 로우 전압(L)을 갖는 제1 클럭 신호(CLK1)에 응답하여 제1 트랜지스터(T1)는 턴-온 되어 제n-1 스캔 신호(Sn-1)의 로우 전압(L)을 Q 노드(Q)에 인가한다. 제4 트랜지스터(T4)는 Q 노드(Q)의 로우 전압(L)에 응답하여 턴-온 되고 제1 클럭 신호(CLK)의 로우 전압(L)을 QB 노드(QB)에 인가한다.
상기 QB 노드(QB)의 로우 전압(L)에 응답하여 제6 트랜지스터(T6)는 턴-온 되고, 제2 구동 전압(VGH)의 하이 전압(H)은 제1 출력 단자(OT1)로 출력된다. 상기 QB 노드(QB)의 로우 전압(L)에 응답하여 제16 트랜지스터(T16)는 턴-온 되고, 제2 구동 전압(VGH)의 하이 전압(H)은 제2 출력 단자(OT2)로 출력된다.
상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제7 트랜지스터(T7)는 턴-온 되고, 제2 클럭 신호(CLK2)의 하이 전압(H)은 제2 출력 단자(OT2)로 출력된다. 상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제17 트랜지스터(T17)는 턴-온 되고, 제3 클럭 신호(CLK3)의 하이 전압(H)은 제2 출력 단자(OT2)로 출력된다.
따라서, 제2 구간(t2)에서 제n 회로 스테이지(CSn)의 제1 출력 단자(OT1)는 하이 전압(H)의 제n 스캔 신호(Sn)를 출력하고, 상기 제2 출력 단자(OT2)는 하이 전압(H)의 제n 센싱 스캔 신호(SSn)를 출력한다.
제3 구간(t3)에서, 상기 QB 노드(QB)의 하이 전압(H)에 응답하여 상기 제6 및 제16 트랜지스터들(T6, T16)은 턴-오프 된다.
상기 제1 출력 단자(OT1)와 연결된 제2 커패시터(CQ1)의 전극은 하이 전압(H)에서 로우 전압(L)으로 변동되어 상기 제2 커패시터(CQ1)는 부트스트랩 된다. 이에 따라서, 상기 Q 노드(Q)에 연결된 상기 제2 커패시터(CQ1)의 전극은 부트스트랩 전압(2L)을 갖는다. 상기 Q 노드(Q)의 부트스트랩 전압(2L)에 응답하여 상기 제7 트랜지스터(T7)는 턴-온되고 상기 제2 클럭 신호(CLK2)의 로우 전압(L)은 상기 제1 출력 단자(OT1)로 출력된다.
상기 Q 노드(Q)의 부트스트랩 전압(2L)에 응답하여 상기 제17 트랜지스터(T17)는 턴-온 되고 상기 제3 클럭 신호(CLK3)의 하이 전압(H)은 상기 제2 출력 단자(OT2)로 출력된다.
따라서, 제3 구간(t3)에서 제n 회로 스테이지(CSn)의 제1 출력 단자(OT1)는 로우 전압(L)의 제n 스캔 신호(Sn)를 출력하고, 상기 제2 출력 단자(OT2)는 하이 전압(H)의 제n 센싱 스캔 신호(SSn)를 출력한다.
제4 구간(t4)에서, 로우 전압(L)을 갖는 센싱 선택 신호(SEN_ON)에 응답하여 제n+1 스캔 신호(Sn+1)의 로우 전압(L)은 제3 커패시터(CSE)에 인가된다. 상기 제3 커패시터(CSE)는 상기 제n+1 스캔 신호(Sn+1)의 로우 전압(L)을 충전한다.
상기 프레임의 수직 블랭크 구간(VB)의 제5 구간(t5)에서, 하이 전압(H)을 갖는 디스플레이 온 신호(DIS_ON)에 의해 제12, 제13 및 제14 트랜지스터들(T12, T13, T14)은 턴-오프 된다. 이에 따라서, Q 노드(Q) 및 QB 노드(QB)는 모두 플로팅 상태가 된다.
하이 전압(H)을 갖는 센싱 선택 신호(SEN_ON)에 응답하여 제11 트랜지스터(T11)는 턴-오프 되고, R 노드(R)는 상기 제3 커패시터(CSE)에 충전된 제n+1 스캔 신호(Sn+1)의 로우 전압(L)이 인가된다. 상기 R 노드(R)의 로우 전압(L)에 응답하여 제8 및 제9 트랜지스터들(T8, T9)은 턴-온 되고, 로우 전압(L)을 갖는 센싱 클럭 신호(SEN_CLK)에 응답하여 제10 트랜지스터(T10)은 턴-온 된다. 이에 따라서, 턴-온 된 제9 및 제10 트랜지스터들(T9, T10)에 의해 제2 구동 전압(VGH)이 하이 전압(H)은 QB 노드(QB)에 인가된다.
상기 제6 및 제16 트랜지스터(T6, T16)는 QB 노드(QB)의 하이 전압(H)에 응답하여 턴-오프 된다.
턴-온 된 제8 트랜지스터(T8)에 의해 상기 센싱 클럭 신호(SEN_CLK)의 로우 전압(L)은 Q 노드(Q)에 인가된다. 상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제7 트랜지스터(T7)는 턴-온 되고, 제2 클럭 신호(CLK2)의 하이 전압(H)은 상기 제1 출력 단자(OT1)로 출력된다. 상기 Q 노드(Q)의 로우 전압(L)에 응답하여 제17 트랜지스터(T17)는 턴-온 되고, 제3 클럭 신호(CLK3)의 로우 전압(L)은 상기 제2 출력 단자(OT2)로 출력된다.
따라서, 상기 수직 블랭크 구간(VB)의 제5 구간(t5)에서 제n 회로 스테이지(CSn)의 제1 출력 단자(OT1)은 하이 전압(H)의 제n 스캔 신호(Sn)를 출력하고, 제2 출력 단자(OT2)는 로우 전압(L)의 제n 센싱 스캔 신호(SSn)를 출력한다.
본 실시예에 따르면, 제n 회로 스테이지는 액티브 구간 및 수직 블랭크 구간에서 서로 다른 위상을 갖는 제n 스캔 신호와 제n 센싱 스캔 신호를 독립적으로 생성할 수 있다.
이상의 본 발명의 실시예들에 따르면, 외부 보상 방식의 표시 장치에서, 스캔 구동부의 각 회로 스테이지는 데이터 전압이 화소 회로에 기입되는 데이터 액티브 구간에 센싱 선택 신호에 응답하여 다음 스캔 신호의 온 전압을 저장하고 프레임의 수직 블랭크 구간에 활성화되는 센싱 클럭 신호에 기초하여 센싱 모드용 스캔 신호를 생성할 수 있다. 이에 따라서 외부 보상 방식의 표시 장치에 사용되는 스캔 구동부의 회로 사이즈를 줄일 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
110 : 표시 패널 120 : 타이밍 제어부
130 : 데이터 구동부 140 : 스캔 구동부
150 : 발광 구동부 160 : 센싱 구동부

Claims (20)

  1. 복수의 회로 스테이지들이 종속적으로 연결되어 복수의 스캔 신호들을 출력하는 스캔 구동부에서, 제n 회로 스테이지(n은 자연수)는
    제1 노드의 신호에 응답하여 제2 클럭 신호를 출력하는 제1 출력부;
    제2 노드의 신호에 응답하여 제2 구동 전압을 출력하는 제2 출력부;
    상기 제2 클럭 신호에 응답하여 제1 노드의 신호를 상기 제1 출력부에 전달하는 제1 입력부;
    상기 제2 클럭 신호와 다른 위상을 갖는 제1 클럭 신호에 응답하여 이전 스캔 신호를 상기 제1 노드에 전달하는 제2 입력부;
    상기 제1 노드의 신호에 응답하여 상기 제1 클럭 신호를 상기 제2 노드에 전달하는 제3 입력부;
    프레임의 액티브 구간에, 센싱 선택 신호에 응답하여 다음 스캔 신호를 충전하는 충전부; 및
    상기 프레임의 수직 블랭크 구간에 상기 충전부에 충전된 전압에 응답하여 상기 제2 클럭 신호를 출력하는 출력 제어부를 포함하는 스캔 구동부.
  2. 제1항에 있어서, 상기 충전부는
    상기 센싱 선택 신호를 수신하는 제어 전극, 제n+1 스캔 신호를 수신하는 제1 전극 및 제3 커패시터와 연결된 제2 전극을 포함하는 제11 트랜지스터를 포함하고,
    상기 제3 커패시터는 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제11 트랜지스터와 연결된 제2 전극을 포함하는 것을 특징으로 하는 스캔 구동부.
  3. 제2항에 있어서, 상기 제n 회로 스테이지는
    프레임의 초기 구간에 수신되는 개시 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 상기 제3 커패시터를 리셋하는 리셋부; 및
    디스플레이 온 신호에 응답하여 상기 제1 노드 및 상기 제2 노드를 전기적으로 플로팅시키는 플로팅부를 더 포함하는 스캔 구동부.
  4. 제3항에 있어서, 상기 리셋부는
    상기 개시 신호를 수신하는 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제15 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동부.
  5. 제4항에 있어서, 상기 제3 커패시터는 상기 디스플레이 온 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 리셋되는 것을 특징으로 하는 스캔 구동부.
  6. 제3항에 있어서, 상기 플로팅부는
    상기 디스플레이 온 신호를 수신하는 제어 전극, 제n-1 스캔 신호를 수신하는 제1 전극 및 상기 제2 입력부와 연결된 제2 전극을 포함하는 제12 트랜지스터;
    상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제1 입력부와 연결된 제1 전극 및 상기 제2 노드와 연결된 제2 전극을 포함하는 제13 트랜지스터; 및
    상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제2 입력부와 연결된 제1 전극 및 제1 노드와 연결된 제2 전극을 포함하는 제14 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동부.
  7. 제1항에 있어서, 상기 제1 출력부는
    상기 제1 노드에 연결된 제어 전극, 상기 제1 클럭 신호를 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제7 트랜지스터; 및
    상기 제1 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함하는 스캔 구동부.
  8. 제7항에 있어서, 상기 제2 출력부는
    상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제6 트랜지스터; 및
    상기 제2 구동 전압을 수신하는 제1 전극과 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터를 포함하는 스캔 구동부.
  9. 제8항에 있어서, 상기 제1 출력부는
    상기 제1 노드에 연결된 제어 전극, 상기 제1 및 제2 클럭 신호들과위상이 다른 제3 클럭 신호를 수신하는 제1 전극 및 제2 출력 단자에 연결된 제2 전극을 포함하는 제17 트랜지스터; 및
    상기 제2 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제4 커패시터를 더 포함하는 스캔 구동부.
  10. 제9항에 있어서, 상기 제2 출력부는
    상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제2 출력 단자에 연결된 제2 전극을 포함하는 제16 트랜지스터를 더 포함하는 스캔 구동부.
  11. 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하는 복수의 화소 트랜지스터들을 포함하는 화소 회로;
    프레임의 액티브 구간에 상기 화소 회로에 데이터 전압을 출력하는 데이터 구동부;
    상기 프레임의 수직 블랭크 구간에 상기 화소 회로로부터 센싱 신호를 수신하는 센싱 구동부; 및
    상기 액티브 구간에 상기 화소 회로에 스캔 신호를 출력하고, 상기 수직 블랭크 구간에 선택된 화소 회로에 센싱 스캔 신호를 출력하는 스캔 구동부를 포함하고, 상기 스캔 구동부의 제n 회로 스테이지(n은 자연수)는
    제1 노드의 신호에 응답하여 제2 클럭 신호를 출력하는 제1 출력부;
    제2 노드의 신호에 응답하여 제2 구동 전압을 출력하는 제2 출력부;
    상기 제2 클럭 신호에 응답하여 제1 노드의 신호를 상기 제1 출력부에 전달하는 제1 입력부;
    상기 제2 클럭 신호와 다른 위상을 갖는 제1 클럭 신호에 응답하여 이전 스캔 신호를 상기 제1 노드에 전달하는 제2 입력부;
    상기 제1 노드의 신호에 응답하여 상기 제1 클럭 신호를 상기 제2 노드에 전달하는 제3 입력부;
    프레임의 액티브 구간에, 센싱 선택 신호에 응답하여 다음 스캔 신호를 충전하는 충전부; 및
    상기 프레임의 수직 블랭크 구간에 상기 충전부에 충전된 전압에 응답하여 상기 제2 클럭 신호를 출력하는 출력 제어부를 포함하는 표시 장치.
  12. 제11항에 있어서, 상기 충전부는
    상기 센싱 선택 신호를 수신하는 제어 전극, 제n+1 스캔 신호를 수신하는 제1 전극 및 제3 커패시터와 연결된 제2 전극을 포함하는 제11 트랜지스터를 포함하고,
    상기 제3 커패시터는 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제11 트랜지스터와 연결된 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 제n 회로 스테이지는
    프레임의 초기 구간에 수신되는 개시 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 상기 제3 커패시터를 리셋하는 리셋부; 및
    디스플레이 온 신호에 응답하여 상기 제1 노드 및 상기 제2 노드를 전기적으로 플로팅시키는 플로팅부를 더 포함하는 표시 장치.
  14. 제13항에 있어서, 상기 리셋부는
    상기 개시 신호를 수신하는 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제15 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제3 커패시터는 상기 디스플레이 온 신호에 응답하여 상기 제1 구동 전압과 다른 제2 구동 전압을 이용하여 리셋되는 것을 특징으로 하는 표시 장치.
  16. 제13항에 있어서, 상기 플로팅부는
    상기 디스플레이 온 신호를 수신하는 제어 전극, 제n-1 스캔 신호를 수신하는 제1 전극 및 상기 제2 입력부와 연결된 제2 전극을 포함하는 제12 트랜지스터;
    상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제1 입력부와 연결된 제1 전극 및 상기 제2 노드와 연결된 제2 전극을 포함하는 제13 트랜지스터; 및
    상기 디스플레이 온 신호를 수신하는 제어 전극, 상기 제2 입력부와 연결된 제1 전극 및 제1 노드와 연결된 제2 전극을 포함하는 제14 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제11항에 있어서, 상기 제1 출력부는
    상기 제1 노드에 연결된 제어 전극, 상기 제1 클럭 신호를 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제7 트랜지스터; 및
    상기 제1 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함하는 표시 장치.
  18. 제17항에 있어서, 상기 제2 출력부는
    상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 제1 출력 단자에 연결된 제2 전극을 포함하는 제6 트랜지스터; 및
    상기 제2 구동 전압을 수신하는 제1 전극과 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터를 포함하는 표시 장치.
  19. 제18항에 있어서, 상기 제1 출력부는
    상기 제1 노드에 연결된 제어 전극, 상기 제1 및 제2 클럭 신호들과위상이 다른 제3 클럭 신호를 수신하는 제1 전극 및 제2 출력 단자에 연결된 제2 전극을 포함하는 제17 트랜지스터; 및
    상기 제2 출력 단자에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제4 커패시터를 더 포함하는 표시 장치.
  20. 제19항에 있어서, 상기 제2 출력부는
    상기 제2 노드에 연결된 제어 전극, 상기 제2 구동 전압을 수신하는 제1 전극 및 상기 제2 출력 단자에 연결된 제2 전극을 포함하는 제16 트랜지스터를 더 포함하는 표시 장치.
KR1020180162785A 2018-12-17 2018-12-17 스캔 구동부 및 이를 포함하는 표시 장치 KR20200075164A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180162785A KR20200075164A (ko) 2018-12-17 2018-12-17 스캔 구동부 및 이를 포함하는 표시 장치
US16/695,927 US10997923B2 (en) 2018-12-17 2019-11-26 Scan driver and a display apparatus having the same
CN201911302187.XA CN111326117B (zh) 2018-12-17 2019-12-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180162785A KR20200075164A (ko) 2018-12-17 2018-12-17 스캔 구동부 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20200075164A true KR20200075164A (ko) 2020-06-26

Family

ID=71071712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180162785A KR20200075164A (ko) 2018-12-17 2018-12-17 스캔 구동부 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US10997923B2 (ko)
KR (1) KR20200075164A (ko)
CN (1) CN111326117B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634811A (zh) * 2021-01-05 2021-04-09 厦门天马微电子有限公司 移位寄存器及驱动方法、扫描驱动电路、显示面板和装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060097819A (ko) * 2005-03-07 2006-09-18 삼성전자주식회사 쉬프트 레지스터 및 이를 구비한 표시 장치
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
JP2010086640A (ja) * 2008-10-03 2010-04-15 Mitsubishi Electric Corp シフトレジスタ回路
US8957882B2 (en) * 2010-12-02 2015-02-17 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
KR101773136B1 (ko) * 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR102007906B1 (ko) * 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
KR101988590B1 (ko) 2012-10-24 2019-06-13 삼성디스플레이 주식회사 발광제어선 구동부
KR102009166B1 (ko) * 2013-03-05 2019-10-21 삼성전자 주식회사 영상 데이터 구동 장치, 이를 포함하는 디스플레이 장치, 및 영상 데이터 구동 장치의 구동 방법
KR102077786B1 (ko) * 2013-08-12 2020-02-17 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102052065B1 (ko) * 2013-08-12 2020-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102064923B1 (ko) * 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102187771B1 (ko) * 2014-03-13 2020-12-08 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
KR102194666B1 (ko) * 2014-07-02 2020-12-24 삼성디스플레이 주식회사 표시 패널
CN104571710B (zh) * 2015-01-21 2017-08-25 京东方科技集团股份有限公司 一种触控电路、触控面板及显示装置
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR102281237B1 (ko) * 2015-02-13 2021-07-26 삼성디스플레이 주식회사 게이트 회로, 게이트 회로의 구동방법 및 이를 이용한 표시장치
KR102281753B1 (ko) * 2015-04-14 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN104793805B (zh) * 2015-05-13 2017-11-07 京东方科技集团股份有限公司 一种触控电路、触控面板及显示装置
TWI563483B (en) * 2015-06-12 2016-12-21 Au Optronics Corp Touch display apparatus and shift register thereof
KR102420489B1 (ko) * 2015-10-27 2022-07-14 엘지디스플레이 주식회사 표시장치
KR102531111B1 (ko) * 2016-07-07 2023-05-11 삼성디스플레이 주식회사 통합 구동부 및 이를 포함하는 표시 장치
KR102609509B1 (ko) * 2016-11-17 2023-12-04 엘지디스플레이 주식회사 외부 보상용 표시장치와 그 구동방법
KR102588078B1 (ko) * 2016-11-21 2023-10-13 엘지디스플레이 주식회사 표시장치
CN108319385B (zh) * 2016-12-23 2021-06-25 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
CN106951123B (zh) * 2017-03-21 2019-08-20 京东方科技集团股份有限公司 触控驱动单元及其驱动方法、触控驱动电路、显示装置
US10269320B1 (en) * 2017-11-27 2019-04-23 Wuhan China Star Optoelectronics Semiconductor Display Technologyco., Ltd. GOA circuit and embedded touch display panel
US11348530B2 (en) * 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR20200072635A (ko) * 2018-12-12 2020-06-23 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN111326117B (zh) 2024-04-12
US10997923B2 (en) 2021-05-04
CN111326117A (zh) 2020-06-23
US20200193911A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US8629889B2 (en) Display device and driving method thereof
KR102238640B1 (ko) 유기발광다이오드 표시장치
US11222596B2 (en) Scan driver and display device
US9715852B2 (en) Organic light emitting display device
KR20200072635A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US11380265B2 (en) Scan driver and display device including the same
KR20160073928A (ko) 유기발광다이오드 표시장치 및 이의 구동방법
KR102404766B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102666646B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US9324269B2 (en) Scan driving device and method of driving the same
US11798480B2 (en) Organic light emitting diode display system
US20230186859A1 (en) Scan driver including plurality of first stages and plurality of second stages for outputting plurality of scan signals and display apparatus including the same
KR20200005687A (ko) 유기 발광 표시 장치 및 이의 구동 방법
US10916202B2 (en) High voltage sensing circuit, display driver integrated circuit and display apparatus including the same
CN111326117B (zh) 显示装置
KR102565388B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102202798B1 (ko) 유기발광다이오드 표시장치
KR20210132791A (ko) 발광 제어 구동부 및 이를 포함하는 표시 장치
KR102476980B1 (ko) 표시 장치 및 이의 구동 방법
KR20200009169A (ko) 표시 장치 및 이의 구동 방법
KR102676647B1 (ko) 스테이지 및 이를 포함하는 주사 구동부
KR102550292B1 (ko) 표시패널 및 이를 포함한 유기발광 표시장치
US20220383821A1 (en) Scan driver and display device
US20240054959A1 (en) Transmission gate circuit, inverter circuit and gate driving circuit including the same
CN117079599A (zh) 像素电路、驱动方法及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right