CN117079599A - 像素电路、驱动方法及显示装置 - Google Patents

Abstract

本申请提供一种像素电路、驱动方法及显示装置，所述像素电路位于显示面板的第n行，所述显示面板包括N行像素电路以及栅极驱动电路，所述栅极驱动电路包括级联的N个移位寄存器，所述第一复位控制信号接收第n‑4个移位寄存器的输出信号，实现增加像素电路的复位时间；所述写入控制信号接收第n+2个移位寄存器的输出信号，所述补偿控制信号接收第n个移位寄存器的输出信号，实现了增加像素电路的补偿时间，通过增加像素电路的复位时间和补偿时间，减少了产品在像素电路驱动过程中出现的残像，同时减少了像素电路驱动过程中所产生的功耗。

Description

像素电路、驱动方法及显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种像素电路、驱动方法及显示装置。

背景技术

在有源驱动有机发光二极管显示产品(AMOLED)中，驱动像素电路(例如，7T1C电路)时，驱动晶体管(DTFT，Discrete-time Fourier Transform)的控制极的复位时间和像素电路的内部补偿时间均较短，并且受像素电路中电容的影响，导致像素电路的驱动过程中，可能存在残像较为严重的问题。

在相关技术中，通过增加驱动像素电路的发光信号源，实现对残像问题进行优化。但是，本申请的发明人发现，由于增加设置了发光信号源，对驱动像素电路的功耗具有一定影响。

发明内容

有鉴于此，本申请的目的在于提出一种像素电路、驱动方法及显示装置，以解决或部分解决上述问题。

基于上述目的，本申请第一方面提供了一种像素电路，包括：驱动电路、数据写入电路、补偿电路、发光控制电路、第一复位电路、第二复位电路和发光元件；

所述驱动电路包括控制端、第一端和第二端，分别与第一节点、第二节点和第三节点电连接，且用于控制流经所述第一端和所述第二端的用于驱动发光元件发光的驱动电流；

所述数据写入电路用于在写入控制信号的控制下将数据信号写入所述驱动电路的第一端；

所述补偿电路用于在补偿控制信号的控制下将所述驱动电路的控制端和第二端电连接，并存储所述驱动电路的控制端的电压；

所述发光控制电路用于在发光控制信号的控制下使得所述驱动电流流经所述发光元件；

所述第一复位电路用于在第一复位控制信号的控制下将第一复位电压施加至所述驱动电路的控制端；

所述第二复位电路用于在所述写入控制信号的控制下将第二复位电压施加至发光元件的第一极；

其中，所述像素电路位于显示面板的第n行，所述显示面板包括N行像素电路以及栅极驱动电路，所述栅极驱动电路包括级联的N个移位寄存器，所述第一复位控制信号接收第n-4个移位寄存器的输出信号，所述写入控制信号接收第n+2个移位寄存器的输出信号，所述补偿控制信号接收第n个移位寄存器的输出信号。

可选地，相邻的所述移位寄存器的输出信号的第一输出电平具有单位时间的移位，所述移位寄存器的输出信号包括以所述单位时间为时间间隔的至少三个所述第一输出电平。

可选地，所述发光控制电路包括：

第一发光控制电路，用于在发光控制信号的控制下将第一电源电压施加至所述驱动电路的第一端；

第二发光控制电路，用于在发光控制信号的控制下将来自所述驱动电路的第二端的所述驱动电流施加至所述发光元件的第一极。

可选地，所述第一发光控制电路包括第五晶体管，所述第五晶体管的控制极用于接收所述发光控制信号，所述第五晶体管的第一极用于接收所述第一电源电压，所述第五晶体管的第二极与所述第二节点电连接。

可选地，所述第二发光控制电路包括第六晶体管，所述第六晶体管的控制极用于接收所述发光控制信号，所述第六晶体管的第一极用于接收来自所述驱动电路的第二端的所述驱动电流，所述第六晶体管的第二极与所述第二节点电连接。

可选地，所述补偿电路包括第二晶体管和存储电容；

所述第二晶体管的控制极用于接收所述补偿控制信号，所述第二晶体管的第一极和所述第三节点电连接，所述第二晶体管的第二极和所述存储电容的第一极以及所述第一节点电连接，所述存储电容的第二极用于接收所述第一电源电压。

可选地，所述驱动电路包括第三晶体管，所述第三晶体管的控制极作为所述驱动电路的控制端和第一节点电连接，所述第三晶体管的第一极作为所述驱动电路的第三端和第二节点电连接，所述第三晶体管的第二极作为所述驱动电路的第二端和第三节点电连接。

可选地，所述第一复位控制电路包括第一晶体管，所述第一晶体管的控制极用于接收所述第一复位信号，所述第一晶体管的第一极与所述第一节点电连接，所述第一晶体管的第二极用于接收所述第一复位电压。

可选地，所述数据写入电路包括第四晶体管，所述第四晶体管的控制极用于接收所述写入控制信号，所述第四晶体管的第一极用于接收所述数据信号，所述第二晶体管的第二极与所述第二节点电连接。

可选地，所述第二复位控制电路包括第七晶体管，所述第七晶体管的控制极用于接收所述写入控制信号，所述第二晶体管的第一极与所述发光元件的第一极电连接，所述第七晶体管的第二极用于接收所述第二复位电压。

基于同一发明构思，本申请第二方面提供了一种驱动方法，应用于上述第一方面中任一项所述的像素电路，所述驱动方法包括：

每个显示周期包括复位阶段、数据写入和补偿阶段及发光阶段，

在复位阶段，使所述第一复位信号包括至少三个第一电平，所述补偿控制信号包括与所述第一复位信号连续的至少三个第一电平，所述发光控制信号和所述写入控制信号为第二电平；

在数据写入和补偿阶段，使所述补偿控制信号包括与所述第一复位控制信号连续的至少三个第一电平，所述写入控制信号包括与所述补偿控制信号连续的至少三个第一电平，所述第一复位控制信号和发光控制信号为第二电平；

在发光阶段，使所述发光控制信号包括至少三个第一电平，所述写入控制信号、所述补偿信号和所述第一复位控制信号均为第二电平。

基于同一发明构思，本申请第三方面提供了一种显示装置，包括上述第一方面中任一项所述的像素电路。

从上面所述可以看出，本申请提供了一种像素电路、驱动方法及显示装置，所述像素电路包括驱动电路，用于控制流经所述驱动电路的第一端和第二端的用于驱动发光元件发光的驱动电流；数据写入电路，用于在写入控制信号的控制下将数据信号写入所述驱动电路的第一端，补偿电路，用于在补偿控制信号的控制下将所述驱动电路的控制端和第二端电连接，并存储所述驱动电路的控制端的电压；发光控制电路，用于在发光控制信号的控制下使得所述驱动电流流经所述发光元件；第一复位电路，用于在第一复位控制信号的控制下将第一复位电压施加至所述驱动电路的控制端；第二复位电路，用于在所述写入控制信号的控制下将第二复位电压施加至发光元件的第一极；其中，所述像素电路位于显示面板的第n行，所述显示面板包括N行像素电路以及栅极驱动电路，所述栅极驱动电路包括级联的N个移位寄存器，所述第一复位控制信号接收第n-4个移位寄存器的输出信号，实现增加像素电路的复位时间；所述写入控制信号接收第n+2个移位寄存器的输出信号，所述补偿控制信号接收第n个移位寄存器的输出信号，实现了增加像素电路的补偿时间，通过增加像素电路的复位时间和补偿时间，减少了产品在像素电路驱动过程中出现的残像，同时减少了像素电路驱动过程中所产生的功耗。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A示出了一种示例性像素电路的结构示意图。

图1B示出了图1A的像素电路的示例性驱动时序图。

图2A示出了本申请所提供的示例性像素电路的结构示意图。

图2B示出了本申请所提供的示例性像素电路的电路结构示意图。

图2C示出了根据本申请的像素电路的示例性驱动时序图。

图3A示出了根据本申请的N行像素电路以及栅极驱动电路的连接结构框图。

图3B示出了根据本申请的N行像素电路的电路结构示意图。

附图中：

10、像素电路；11、栅极驱动电路；101、驱动电路；102、数据写入电路；103、补偿电路；104、发光控制电路；1041、第一发光控制电路；1042、第二发光控制电路；105、第一复位电路；106、第二复位电路；107、发光元件；ELVDD、第一电源电压；EM、发光控制信号；Reset、第一复位控制信号；Gate2、写入控制信号；Vinit2、第二复位电压；Gate1、补偿控制信号；Vinit1、第一复位电压；Vdata、数据信号；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；Cst、存储电容。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

基于背景技术的描述，参考图1A，示出了一种示例性像素电路的结构示意图。示例性地，该像素电路为7T1C电路，亦即，该像素电路由7个晶体管和1个电容组成。其中，T1为复位晶体管，T2为补偿晶体管，T3为驱动晶体管，T4为数据写入晶体管，T5和T6为发光控制晶体管，T7为阳极复位晶体管。7T1C电路采用两个参考信号两个复位信号对驱动晶体管T3的栅极进行复位，复位效率低。并且，由于两个发光控制信号EM，会对显示边框有较大的残像影响，同时对会增加驱动功耗。

图1B示出了图1A的像素电路的示例性驱动时序图。

结合图1A和图1B所示，在t1时刻，驱动晶体管的控制端被第一晶体管T1复位了三次，但其电位每次复位完成后，由于补偿控制信号Gate的输入，将补偿晶体管T2和写入晶体管T4导通，数据信号Vdata写入到驱动晶体管T3，参考图1B可知，虽然经过了三次补偿控制信号Gate，但由于前两次第一节点N1都会被拉至第一复位电压Vinit1，因此，驱动晶体管T3被写入的数据只有t2时刻的数据(也即写入时间为1H)，导致补偿控制信号Gate的实际写入时间较短，造成产品残像较为严重的问题。

基于上述描述，本申请实施例提供了一种像素电路10，通过第一复位控制信号Reset接收第n-4个移位寄存器的输出信号，实现增加像素电路10的复位时间；所述写入控制信号Gate2接收第n+2个移位寄存器的输出信号，所述补偿控制信号Gate1接收第n个移位寄存器的输出信号，实现了增加像素电路10的补偿时间，通过增加像素电路10的复位时间和补偿时间，减少了产品在像素电路10驱动过程中出现的残像，同时减少了像素电路10驱动过程中所产生的功耗。

图2A示出了本申请所提供的示例性像素电路10的结构示意图。

如图2A所示，本申请实施例提供了一种像素电路10，包括：驱动电路101、数据写入电路102、补偿电路103、发光控制电路104、第一复位电路105、第二复位电路106和发光元件107；

所述驱动电路101包括控制端、第一端和第二端，分别与第一节点N1、第二节点N2和第三节点N3电连接，且用于控制流经所述第一端和所述第二端的用于驱动发光元件107发光的驱动电流。

具体地，所述驱动电路101的控制端与第一节点N1电连接，驱动电路101的第一端与第二节点N2电连接，驱动电路101的第二端与第三节点N3电连接。

所述数据写入电路102用于在写入控制信号Gate2的控制下将数据信号Vdata写入所述驱动电路101的第一端。

具体地，数字写入电路包括控制端、第一极和第二极，数字写入电路的控制端与写入控制信号Gate2端电连接，第一端与数字信号端电连接，第二端与第二节点N2电连接，也即通过第二节点N2实现与驱动电路101的导通。

可选地，该写入控制信号Gate2由栅极驱动电路(可选地，采用阵列基板上栅极驱动(GOA)电路)生成。所述栅极驱动电路包括级联的N个移位寄存器(也称GOA单元)，相邻的所述移位寄存器的输出信号的第一输出电平具有单位时间的移位，且按行移位施加到各行上的多个所述像素电路10，用以控制所述像素电路10进行数据写入。

此外，针对每个像素电路10，由于控制其内部的各个电路的信号与写入控制信号Gate2需要满足特定的时序关系，因此这些信号也是按行移位的。

所述补偿电路103用于在补偿控制信号Gate1的控制下将所述驱动电路101的控制端和第二端电连接，并存储所述驱动电路101的控制端的电压。

所述发光控制电路104用于在发光控制信号EM的控制下使得所述驱动电流流经所述发光元件107。

可选地，所述发光控制电路104可以包括：第一发光控制电路1041，用于在发光控制信号EM的控制下将第一电源电压ELVDD施加至所述驱动电路101的第一端；

第二发光控制电路1042，用于在发光控制信号EM的控制下将来自所述驱动电路101的第二端的所述驱动电流施加至所述发光元件107的第一极。第一发光控制电路1041与第二发光控制电路1042由GOA电路生成。

所述第一复位电路105用于在第一复位控制信号Reset的控制下将第一复位电压Vinit1施加至所述驱动电路101的控制端。

所述第二复位电路106用于在所述写入控制信号Gate2的控制下将第二复位电压Vinit2施加至发光元件107的第一极。

图2B至图2C示出了本申请所提供的示例性像素电路的电路结示意图以及像素电路的示例性驱动时序图。

应注意，本文示出的各个示例像素电路10对于图2A中的各个电路模块中的电路构成进行了示例描述，但是这不是限定于每个电路模块都必须采用与图2B中描述的完全一致的结构，例如，驱动电路101采用了如图2B所示的电路构成，数据写入电路102可以采用不同于图2B所示的电路构成，例如可以包括更多的晶体管等等，只要能够在扫描信号的控制下将数据电压施加到第二节点N2即可。该理解同样适用于本公开的其他示例电路结构。

如图2B所示，所述驱动电路101包括第三晶体管T3，所述第三晶体管T3的控制极作为所述驱动电路101的控制端和第一节点N1电连接，所述第三晶体管T3的第一极作为所述驱动电路101的第三端和第二节点N2电连接，所述第三晶体管T3的第二极作为所述驱动电路101的第二端和第三节点N3电连接。

所述数据写入电路102包括第四晶体管T4，所述第四晶体管T4的控制极用于接收所述写入控制信号Gate2，所述第四晶体管T4的第一极用于接收所述数据信号Vdata，所述第四晶体管T4的第二极与所述第二节点N2电连接。

具体地，由栅极驱动电路11向像素电路10中写入写入控制信号Gate2，使第四晶体管T4导通，第四晶体管T4将接收的数据信号Vdata写入到第三晶体管T3的第一极。

所述补偿电路103包括第二晶体管T2和存储电容Cst；所述第二晶体管T2的控制极用于接收所述补偿控制信号Gate1，所述第二晶体管T2的第一极和所述第三节点N3电连接，所述第二晶体管T2的第二极和所述存储电容Cst的第一极以及所述第一节点N1电连接，所述存储电容Cst的第二极用于接收所述第一电源电压ELVDD。

具体地，由栅极驱动电路11向像素电路10中写入补偿控制信号Gate1，使第二晶体管T2导通，也即将驱动电路101的控制端与第二极导通。

所述第一发光控制电路1041包括第五晶体管T5，所述第五晶体管T5的控制极用于接收所述发光控制信号EM，所述第五晶体管T5的第一极用于接收所述第一电源电压ELVDD，所述第五晶体管T5的第二极与所述第二节点N2电连接。

具体地，由EM电路向像素电路10中写入发光控制信号EM，使第五晶体管T5导通，实现将第一电源电压ELVDD施加至第三晶体管T3的第一极。

所述第二发光控制电路1042包括第六晶体管T6，所述第六晶体管T6的控制极用于接收所述发光控制信号EM，所述第六晶体管T6的第一极用于接收来自所述驱动电路101的第二端的所述驱动电流，所述第六晶体管T6的第二极与所述第二节点N2电连接。

具体地，由EM电路向像素电路10中写入发光控制信号EM，使第六晶体管T6导通，实现将第三晶体管T3第二极的电压施加至发光元件107的第一极。

所述第一复位控制电路包括第一晶体管T1，所述第一晶体管T1的控制极用于接收所述第一复位信号，所述第一晶体管T1的第一极与所述第一节点N1电连接，所述第一晶体管T1的第二极用于接收所述第一复位电压Vinit1。

具体地，由栅极驱动电路11向像素电路10中写入第一复位信号，使第一晶体管T1导通，将第一复位电压Vinit1施加至第一节点N1，实现对第一节点N1的复位。

所述第二复位控制电路包括第七晶体管T7，所述第七晶体管T7的控制极用于接收所述写入控制信号Gate2，所述第二晶体管T2的第一极与所述发光元件107的第一极电连接，所述第七晶体管T7的第二极用于接收所述第二复位电压Vinit2。

具体地，由栅极驱动电路11向像素电路10中写入写入控制信号Gate2，使第七晶体管T7导通，第七晶体管T7导通后将第二复位电压Vinit2施加至发光元件107的第一极，实现对发光元件107的第一极的复位。

进一步地，所述发光控制信号EM为无效电平时，且写入信号为有效电平时，使得第七晶体管T7复位，所述发光控制信号EM在有效电平时，使得所述驱动电流流经所述发光元件107，进行发光。

上述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均采用LTPS晶体管，LTPS晶体管具有驱动速度快等优点，可以保证驱动电路101的驱动速度，减少功耗。

以下结合图2B和图2C所示像素电路10的驱动方式以及工作过程进行描述。

如图2C所示，相邻的所述移位寄存器的输出信号的第一输出电平具有单位时间的移位，所述移位寄存器的输出信号包括以所述单位时间为时间间隔的至少三个所述第一输出电平。

具体地，移位寄存器是输出信号包括以单位时间为间隔的至少三个第一输出电平，以使复位时间和补偿时间增加，进一步改善了产品的残像效果。

在每个显示周期内工作过程包括复位阶段、数据写入和补偿阶段及发光阶段。

在复位阶段，使所述第一复位信号包括至少三个第一电平，所述补偿控制信号包括与所述第一复位信号连续的至少三个第一电平，所述发光控制信号和所述写入控制信号为第二电平；

在数据写入和补偿阶段，使补偿控制信号包括与所述第一复位控制信号连续的至少三个第一电平，所述写入控制信号包括与所述补偿控制信号连续的至少三个第一电平，所述第一复位控制信号和所述发光控制信号为第二电平；

在发光阶段，使所述发光控制信号包括至少三个第一电平，所述写入控制信号、所述补偿信号和所述第一复位控制信号均为第二电平。

其中，第一电平为有效电平，第二电平为无效电平，示例性的，在复位阶段，使所述第一复位控制信号Reset为三个有效电平，补偿控制信号Gate1为一个有效电平，发光控制信号EM和写入控制信号Gate2为无效电平。

这样，由于第一复位控制信号Reset为三个有效电平，发光控制信号EM为无效电平，因此第一晶体管T1导通，第二晶体管T2导通，其余晶体管均关断，以将第一复位电压Vinit1提供到第一节点N1，将第一复位电压Vinit1提供到第三节点N3，此时第一节点N1电压为Vint1，第三节点N3电压为Vint1，第二节点N2和发光元件107的第一极在前一阶段结束后浮置。

在数据写入和补偿阶段，使补偿控制信号Gate1为三个有效电平，写入控制信号Gate2为三个有效电平，第一复位控制信号Reset和发光控制信号EM为无效电平。

这样，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第七晶体管T7导通，其余晶体管关断，第三晶体管T3形成二极管连接，数据信号VdataVdata依次经过第四晶体管T4、第三晶体管T3和第二晶体管T2向第一节点N1充电，直至第一节点N1的电压为Vdata+Vth(也即数据信号Vdata+阈值电压)时充电结束，第二节点N2的电压为Vdata，第三节点N3的电压为Vdata+Vth，从而完成第三晶体管T3的阈值电压Vth的提取和数据电压Vdata的写入，此时存储电容Cst上的电压值为Vdata+Vth-ELVDD，即将第三晶体管T3的阈值电压Vth储存于存储电容Cst中。

进一步地，在数据写入和补偿阶段中，由于第七晶体管T7导通，因此，对发光元件107的第一极(第四节点)的电压进行复位。

结合图2B和图2C，在t1-t2时刻，驱动晶体管的控制端被T1复位了三次，增加了驱动晶体管控制端的复位时间；在最后一次电位复位时(也即在t2时刻)，连续输入三个时刻补偿控制信号Gate1，在t2时刻由于补偿控制信号Gate1的输入第三节点N3被进行复位，消除了第三节点N3电容对N1节点充电的影响；在t3时刻补偿控制信号Gate1写入驱动晶体管，也即在复位完成后连续三个时刻输入写入控制信号Gate2，由于在t3时刻补偿控制信号Gate1的写入使第二晶体管T2导通，其第一节点N1与第三节点N3连通，并且由于写入控制信号Gate2的写入使第四晶体管T4导通，数据信号Vdata依次流经第四晶体管T4第三晶体管T3和第二晶体管T2向第一节点N1充电，可实现增加驱动电路101的补偿时间以及数字信号的写入时间，同时，在t4时刻写入控制信号Gate2消除了第三节点N3电容对N1节点充电的影响；进一步改善了产品的残像效果。

在发光阶段，使所述发光控制信号EM为有效电平，写入控制信号Gate2、补偿控制信号Gate1和第一复位控制信号Reset均为无效电平。

这样，第三晶体管T3、第五晶体管T5、第六晶体管T6导通，其余晶体管关断，电流从ELVDD流向ELVSS，此时，第一节点N1的电压由于存储电容Cst为Vdata+Vth，第二节点N2的电压为ELVDD，第三节点N3的电压为发光元件107的第一极的电压。第三晶体管T3的控制端和第一极电压差为：Vgs＝Nl电压-N2电压＝Vdata+Vth-VDD，流经发光元件107的驱动电流I＝KVgs-Vth2＝KVdata+Vth-VDD-Vth2＝KVdata-VDD2,其中，K为晶体管的本征因子。由此可知，流经发光元件107的驱动电流I与驱动晶体管T1的阈值电压Vth无关，该像素电路10实现了对第一晶体管T1T1的阈值电压Vth的补偿。

在本公开的实施例中示出的各个像素电路10中，发光元件107可以为有机发光二极管(OLED，其第一极为OLED的阳极，第二级为OLED的阴极。在本公开中，第一电源电压ELVDD可以是例如5V、4.6V等大于0的直流。

图3A示出了根据本申请的N行像素电路10以及栅极驱动电路11的连接结构框图。

如图3A所示，所述像素电路10位于显示面板的第n行，所述显示面板包括N行像素电路10以及栅极驱动电路11，所述栅极驱动电路11包括级联的N个移位寄存器，所述第一复位控制信号Reset接收第n-4个移位寄存器的输出信号，所述写入控制信号Gate2接收第n+2个移位寄存器的输出信号，所述补偿控制信号Gate1接收第n个移位寄存器的输出信号。

通过所述第一复位控制信号Reset接收第n-4个移位寄存器的输出信号，实现增加像素电路10的复位时间；所述写入控制信号Gate2接收第n+2个移位寄存器的输出信号，所述补偿控制信号Gate1接收第n个移位寄存器的输出信号，实现了增加像素电路10的补偿时间，通过增加像素电路10的复位时间和补偿时间，减少了产品在像素电路10驱动过程中出现的残像，同时减少了像素电路10驱动过程中所产生的功耗。

图3B示出了根据本申请的N行像素电路10的电路结构示意图。

如图3B所示，前四行的像素电路10的第一复位信号接收GOA电路生成的第一复位电压Vinit1，第五行的像素电路10的第一复位信号接收第一移位寄存器的输出信号(也即G1信号)，第六行的像素电路10的第一复位信号接收第二移位寄存器的输出信号(也即G2信号)，依次类推，第N行的像素电路10的第一复位信号接收第N-4个移位寄存器的输出信号(也即GN-4信号)。

第一行像素电路10的补偿控制信号Gate1接收第一个移位寄存器的输出信号(也即G1信号)，第二行像素电路10的补偿控制信号Gate1接收第二个移位寄存器的输出信号(也即G2信号)，依次类推，第N行像素电路10的补偿控制信号Gate1接收第N个移位寄存器的输出信号(也即GN信号)。

第一行像素电路10的写入信号接收第三个移位寄存器的输出信号(也即G3信号)，第二行像素电路10的写入信号接收第四个移位寄存器的输出信号(也即G4信号)，依次类推，第N行像素电路10的写入信号接收第N+2个移位寄存器的输出信号(也即GN+2信号)。

进一步地，每行像素电路10的发光控制信号EM接收EM电路的发光控制信号EM。

基于同一发明构思，本申请还提供了一种驱动方法，所述驱动方法包括：

每个显示周期包括复位阶段、数据写入和补偿阶段及发光阶段，

在复位阶段，使所述第一复位信号为至少三个有效电平，所述补偿控制信号为与所述第一复位信号连续的至少三个有效电平，所述发光控制信号和所述写入控制信号为无效电平；

在数据写入和补偿阶段，使所述第一复位控制信号为一个有效电平，补偿控制信号为与所述第一复位控制信号连续的至少三个有效电平，所述写入控制信号为与所述补偿控制信号连续的至少三个有效电平，发光控制信号为无效电平；

在发光阶段，使所述发光控制信号为至少三个有效电平，所述写入控制信号、所述补偿信号和所述第一复位控制信号均为无效电平。

具体地，该驱动方法通过在复位阶段、数据写入和补偿阶段及发光阶段，输入三个第一复位控制信号Reset、与第一复位控制信号Reset连续的三个补偿控制信号Gate1，以及与补偿控制信号Gate1在预设时间内连续的三个写入控制信号Gate2，可实现增加驱动晶体管的复位时间以及补偿时间，从而减少产品的残像。

基于同一发明构思，本申请还提供了一种显示装置，包括上述公开提供的像素电路。

其中，像素电路位于显示面板的第n行，所述显示面板包括N行像素电路以及栅极驱动电路，所述栅极驱动电路包括级联的N个移位寄存器，所述第一复位控制信号接收第n-4个移位寄存器的输出信号，实现增加像素电路的复位时间；所述写入控制信号接收第n+2个移位寄存器的输出信号，所述补偿控制信号Gate1接收第n个移位寄存器的输出信号，实现了增加像素电路的补偿时间，通过增加像素电路的复位时间和补偿时间，减少了产品在像素电路驱动过程中出现的残像，同时减少了像素电路驱动过程中所产生的功耗。

本实施例提供的显示装置可以应用于电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种像素电路，其特征在于包括：驱动电路、数据写入电路、补偿电路、发光控制电路、第一复位电路、第二复位电路和发光元件；

所述驱动电路包括控制端、第一端和第二端，分别与第一节点、第二节点和第三节点电连接，且用于控制流经所述第一端和所述第二端的用于驱动发光元件发光的驱动电流；

所述数据写入电路用于在写入控制信号的控制下将数据信号写入所述驱动电路的第一端；

所述补偿电路用于在补偿控制信号的控制下将所述驱动电路的控制端和第二端电连接，并存储所述驱动电路的控制端的电压；

所述发光控制电路用于在发光控制信号的控制下使得所述驱动电流流经所述发光元件；

所述第一复位电路用于在第一复位控制信号的控制下将第一复位电压施加至所述驱动电路的控制端；

所述第二复位电路用于在所述写入控制信号的控制下将第二复位电压施加至发光元件的第一极；

其中，所述像素电路位于显示面板的第n行，所述显示面板包括N行像素电路以及栅极驱动电路，所述栅极驱动电路包括级联的N个移位寄存器，所述第一复位控制信号接收第n-4个移位寄存器的输出信号，所述写入控制信号接收第n+2个移位寄存器的输出信号，所述补偿控制信号接收第n个移位寄存器的输出信号。

2.根据权利要求1所述的像素电路，其特征在于，相邻的所述移位寄存器的输出信号的第一输出电平具有单位时间的移位，所述移位寄存器的输出信号包括以所述单位时间为时间间隔的至少三个所述第一输出电平。

3.根据权利要求1所述的像素电路，其特征在于，所述发光控制电路包括：

第一发光控制电路，用于在发光控制信号的控制下将第一电源电压施加至所述驱动电路的第一端；

第二发光控制电路，用于在发光控制信号的控制下将来自所述驱动电路的第二端的所述驱动电流施加至所述发光元件的第一极。

4.根据权利要求3所述的像素电路，其特征在于，所述第一发光控制电路包括第五晶体管，所述第五晶体管的控制极用于接收所述发光控制信号，所述第五晶体管的第一极用于接收所述第一电源电压，所述第五晶体管的第二极与所述第二节点电连接。

5.根据权利要求3所述的像素电路，其特征在于，所述第二发光控制电路包括第六晶体管，所述第六晶体管的控制极用于接收所述发光控制信号，所述第六晶体管的第一极用于接收来自所述驱动电路的第二端的所述驱动电流，所述第六晶体管的第二极与所述第二节点电连接。

6.根据权利要求3所述的像素电路，其特征在于，所述补偿电路包括第二晶体管和存储电容；

所述第二晶体管的控制极用于接收所述补偿控制信号，所述第二晶体管的第一极和所述第三节点电连接，所述第二晶体管的第二极和所述存储电容的第一极以及所述第一节点电连接，所述存储电容的第二极用于接收所述第一电源电压。

7.根据权利要求1所述的像素电路，其特征在于，所述驱动电路包括第三晶体管，所述第三晶体管的控制极作为所述驱动电路的控制端和第一节点电连接，所述第三晶体管的第一极作为所述驱动电路的第三端和第二节点电连接，所述第三晶体管的第二极作为所述驱动电路的第二端和第三节点电连接。

8.根据权利要求1所述的像素电路，其特征在于，所述第一复位控制电路包括第一晶体管，所述第一晶体管的控制极用于接收所述第一复位信号，所述第一晶体管的第一极与所述第一节点电连接，所述第一晶体管的第二极用于接收所述第一复位电压。

9.根据权利要求1所述的像素电路，其特征在于，所述数据写入电路包括第四晶体管，所述第四晶体管的控制极用于接收所述写入控制信号，所述第四晶体管的第一极用于接收所述数据信号，所述第二晶体管的第二极与所述第二节点电连接。

10.根据权利要求1所述的像素电路，其特征在于，所述第二复位控制电路包括第七晶体管，所述第七晶体管的控制极用于接收所述写入控制信号，所述第二晶体管的第一极与所述发光元件的第一极电连接，所述第七晶体管的第二极用于接收所述第二复位电压。

11.一种驱动方法，应用于如权利要求1至10中任一项所述的像素电路，其特征在于，所述驱动方法包括：

在复位阶段，使所述第一复位信号包括至少三个第一电平，所述补偿控制信号包括与所述第一复位信号连续的至少三个第一电平，所述发光控制信号和所述写入控制信号为第二电平；

在数据写入和补偿阶段，使补偿控制信号包括与所述第一复位控制信号连续的至少三个第一电平，所述写入控制信号包括与所述补偿控制信号连续的至少三个第一电平，所述第一复位控制信号和所述发光控制信号为第二电平；

在发光阶段，使所述发光控制信号包括至少三个第一电平，所述写入控制信号、所述补偿信号和所述第一复位控制信号均为第二电平。

12.一种显示装置，其特征在于，包括如权利要求1至10中任一项所述的像素电路。