KR20200066950A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20200066950A
KR20200066950A KR1020180153721A KR20180153721A KR20200066950A KR 20200066950 A KR20200066950 A KR 20200066950A KR 1020180153721 A KR1020180153721 A KR 1020180153721A KR 20180153721 A KR20180153721 A KR 20180153721A KR 20200066950 A KR20200066950 A KR 20200066950A
Authority
KR
South Korea
Prior art keywords
light emitting
light
layer
emitting layer
opening
Prior art date
Application number
KR1020180153721A
Other languages
Korean (ko)
Inventor
안호영
최준희
황경욱
박진주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180153721A priority Critical patent/KR20200066950A/en
Priority to US16/593,635 priority patent/US11450650B2/en
Publication of KR20200066950A publication Critical patent/KR20200066950A/en
Priority to US17/883,160 priority patent/US11978728B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Abstract

A display device with improved light efficiency comprises: a substrate; a light emitting layer on the substrate; and a reflective film provided on the light emitting layer. The reflective film includes a first opening. The light emitting layer includes a light emitting area for emitting light. The light emitting area overlaps the first opening in a direction perpendicular to an upper surface of the substrate, and is smaller than the first opening.

Description

디스플레이 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 개시는 디스플레이 장치에 관한 것이다. The present disclosure relates to a display device.

디스플레이 장치로 LCD(liquid crystal display)와 OLED(organic light emitting diode) 디스플레이 등이 널리 사용되고 있다. 최근에는 마이크로-LED(micro-light emitting diode)를 이용하여 고해상도 디스플레이 장치를 제작하는 기술이 각광을 받고 있다. 그러나, 마이크로-LED를 이용한 고해상도 디스플레이 장치를 제작하기 위해서는 고효율의 소형 LED 칩들 제작하여야 하며, 소형 LED 칩들을 적절한 위치에 배열시키기 위해서 고난이도의 전사(transfer) 기술이 요구된다.Liquid crystal display (LCD) and organic light emitting diode (OLED) displays are widely used as display devices. Recently, a technique for manufacturing a high-resolution display device using a micro-light emitting diode (LED) has been spotlighted. However, in order to manufacture a high-resolution display device using a micro-LED, high-efficiency small LED chips must be manufactured, and high-degree transfer technology is required to arrange small LED chips in appropriate positions.

해결하고자 하는 과제는 광 효율이 개선된 디스플레이 장치를 제공하는 것에 있다. The problem to be solved is to provide a display device with improved light efficiency.

다만, 해결하고자 하는 과제는 상기 개시에 한정되지 않는다. However, the problem to be solved is not limited to the above disclosure.

일 측면에 있어서, 디스플레이 장치는 기판; 상기 기판 상에 발광층; 및 상기 발광층 상에 제공된 반사막;을 포함하되, 상기 반사막은 제1 개구를 포함하고, 상기 발광층은 광을 방출하는 발광 영역을 포함하며, 상기 발광 영역은 상기 기판의 상면에 수직한 방향으로 상기 제1 개구와 중첩하고, 상기 제1 개구보다 작은 크기를 가질 수 있다.In one aspect, the display device includes a substrate; A light emitting layer on the substrate; And a reflective film provided on the light emitting layer, wherein the reflective film includes a first opening, and the light emitting layer includes a light emitting region that emits light, and the light emitting region includes the light emitting region in a direction perpendicular to an upper surface of the substrate. It may overlap one opening and have a smaller size than the first opening.

상기 발광층과 상기 반사막 사이에 제공된 하부 절연막을 더 포함하되, 상기 하부 절연막은 상기 제1 개구와 중첩하는 제2 개구를 갖고, 상기 반사막은 상기 하부 절연막의 표면을 따라 연장되어, 상기 제2 개구 내에 제공될 수 있다.Further comprising a lower insulating film provided between the light emitting layer and the reflective film, the lower insulating film has a second opening overlapping the first opening, the reflective film extends along the surface of the lower insulating film, within the second opening Can be provided.

상기 제1 개구의 크기는, 최대 투과 입사각으로 상기 발광층의 상면에 도달한 광이 상기 제1 개구를 통해 방출되도록 결정되고, 상기 최대 투과 입사각은 상기 광이 상기 발광층을 투과하는 최대 각도일 수 있다.The size of the first opening is determined such that light reaching the top surface of the light emitting layer is emitted through the first opening at a maximum transmission incident angle, and the maximum transmission incident angle may be a maximum angle at which the light passes through the emission layer. .

상기 발광층은 상기 발광 영역과 상기 하부 절연막 사이에 제공된 상부 반도체 막을 더 포함하고, 평면적 관점에서, 상기 반사막과 상기 발광 영역 사이의 거리는 아래의 식에 의해 결정될 수 있다. The emission layer further includes an upper semiconductor film provided between the emission region and the lower insulating layer, and in plan view, the distance between the reflection layer and the emission region may be determined by the following equation.

상기 반사막과 상기 발광 영역 사이의 거리≥(상기 상부 반도체 막의 두께)

Figure pat00001
tan(상기 최대 투과 입사각)Distance between the reflective film and the light emitting region ≥ (thickness of the upper semiconductor film)
Figure pat00001
tan (above maximum transmission angle)

상기 제1 개구는 상기 발광층을 노출하고, 상기 반사막은 상기 발광층에 직접 접할 수 있다.The first opening exposes the light emitting layer, and the reflective layer can directly contact the light emitting layer.

상기 반사막 상에 제공되는 상부 절연막;을 더 포함하되, 상기 상부 절연막은 상기 제1 개구 내로 연장되어, 상기 발광층에 직접 접할 수 있다.An upper insulating layer provided on the reflective layer may be further included, but the upper insulating layer may extend into the first opening to directly contact the light emitting layer.

상기 반사막 상에 제공되는 상부 절연막; 및 상기 상부 절연막 상에 제공되는 색 변환 패턴;을 더 포함하되, 상기 색 변환 패턴은 상기 상부 절연막을 관통하여, 상기 제1 개구 내로 연장할 수 있다.An upper insulating film provided on the reflective film; And a color conversion pattern provided on the upper insulating film, wherein the color conversion pattern penetrates the upper insulating film and extends into the first opening.

상기 발광층과 상기 반사막 사이에 제공된 상부 전극막을 더 포함하되, 상기 상부 전극막은 상기 발광층보다 작은 굴절률을 가지고, 상기 제1 개구는 상기 상부 전극막을 노출하고, 상기 제1 개구의 크기는, 최대 투과 입사각으로 상기 발광층의 상면에 도달한 광이 상기 제1 개구를 통해 방출되도록 결정되고, 상기 최대 투과 입사각은 상기 광이 상기 발광층을 투과하는 최대 각도이고, 상기 광이 상기 상부 전극막과 상기 발광층의 계면에서 전반사되는 임계각보다 작을 수 있다.Further comprising an upper electrode film provided between the light emitting layer and the reflective film, the upper electrode film has a smaller refractive index than the light emitting layer, the first opening exposes the upper electrode film, the size of the first opening, the maximum transmission incident angle It is determined that light reaching the upper surface of the light emitting layer is emitted through the first opening, and the maximum transmission incident angle is the maximum angle at which the light passes through the light emitting layer, and the light is at the interface between the upper electrode layer and the light emitting layer. It may be smaller than the critical angle totally reflected at.

상기 상부 전극막의 상면으로부터 돌출된 광 추출 패턴들;을 더 포함하되, 상기 광 추출 패턴들은 상기 제1 개구 내에 제공될 수 있다.Further comprising; light extraction patterns protruding from the upper surface of the upper electrode film; the light extraction patterns may be provided in the first opening.

상기 발광층은 상기 발광 영역과 상기 상부 전극막 사이에 제공된 상부 반도체 막을 더 포함하고, 평면적 관점에서, 상기 반사막과 상기 발광 영역 사이의 거리는 아래의 식에 의해 결정될 수 있다.The emission layer further includes an upper semiconductor layer provided between the emission region and the upper electrode layer, and in plan view, the distance between the reflection layer and the emission region may be determined by the following equation.

상기 반사막과 상기 발광 영역 사이의 거리≥(상기 상부 반도체 막의 두께)

Figure pat00002
tan(상기 최대 투과 입사각)+(상기 상부 전극막의 두께)
Figure pat00003
tan(상기 광이 상기 최대 투과 입사각으로 상기 발광층을 통과한 때의 굴절각))Distance between the reflective film and the light emitting region ≥ (thickness of the upper semiconductor film)
Figure pat00002
tan (the maximum incident angle of transmission) + (thickness of the upper electrode film)
Figure pat00003
tan (refractive angle when the light passes through the light emitting layer at the maximum transmission incident angle))

상기 상부 반도체 막의 상면으로부터 돌출된 광 추출 패턴들;을 더 포함하되, 상기 광 추출 패턴들은 상기 기판의 상기 상면에 수직한 방향으로 상기 개구와 중첩할 수 있다.Further comprising; light extraction patterns protruding from the upper surface of the upper semiconductor film; the light extraction patterns may overlap the opening in a direction perpendicular to the upper surface of the substrate.

상기 발광층은: 하부 반도체 막; 상기 하부 반도체 막 상에 적층된 상부 반도체 막; 및 상기 하부 반도체 막과 상기 상부 반도체 막 사이에 제공된 활성층;을 포함하고, 상기 활성층은: 상기 발광 영역; 및 평면적 관점에서 상기 발광 영역을 둘러싸는 이온 주입 영역;을 포함할 수 있다.The light emitting layer includes: a lower semiconductor film; An upper semiconductor film stacked on the lower semiconductor film; And an active layer provided between the lower semiconductor film and the upper semiconductor film, wherein the active layer comprises: the light emitting region; And an ion implantation region surrounding the emission region in plan view.

일 측면에 있어서, 디스플레이 장치는 기판; 상기 기판 상에 발광층; 및 상기 발광층 상에 제공된 상부 전극막;을 포함하되, 상기 상부 전극막은 리세스 영역을 갖고, 상기 발광층은 상기 기판의 상면에 수직한 방향으로 상기 리세스 영역과 중첩하는 상기 발광 영역을 포함하고, 상기 발광 영역은 상기 리세스 영역보다 작을 수 있다.In one aspect, the display device includes a substrate; A light emitting layer on the substrate; And an upper electrode film provided on the light emitting layer, wherein the upper electrode film has a recess area, and the light emitting layer includes the light emitting area overlapping the recess area in a direction perpendicular to an upper surface of the substrate, The emission area may be smaller than the recess area.

상기 리세스 영역의 크기는, 최대 투과 입사각으로 상기 발광층의 상면에 도달한 광이 상기 리세스 영역을 통해 방출되도록 결정되고, 상기 최대 투과 입사각은 상기 광이 상기 발광층을 투과하는 최대 각도이고, 상기 광이 상기 상부 전극막과 상기 발광층의 계면에서 전반사되는 임계각보다 작을 수 있다.The size of the recess region is determined such that light reaching the top surface of the light emitting layer at the maximum transmission incident angle is emitted through the recess region, and the maximum transmission incident angle is the maximum angle at which the light passes through the emission layer, and the Light may be smaller than a critical angle totally reflected at the interface between the upper electrode layer and the emission layer.

상기 상부 전극막의 상면으로부터 돌출된 광 추출 패턴들;을 더 포함하되, 상기 광 추출 패턴들은 상기 리세스 영역 내에 제공될 수 있다.Further comprising; light extraction patterns protruding from the upper surface of the upper electrode film; the light extraction patterns may be provided in the recess region.

상기 발광층과 상기 상부 전극막 사이에 제공된 하부 절연막을 더 포함하되, 상기 하부 절연막은 상기 리세스 영역과 중첩하는 개구를 갖고, 상기 상부 전극막은 상기 하부 절연막의 표면을 따라 연장되어, 상기 개구 내에 제공될 수 있다.Further comprising a lower insulating film provided between the light emitting layer and the upper electrode film, the lower insulating film has an opening overlapping with the recess region, and the upper electrode film extends along the surface of the lower insulating film, provided in the opening Can be.

상기 발광층의 상면으로부터 돌출된 광 추출 패턴들;을 포함하되, 상기 광 추출 패턴들은 상기 기판의 상기 상면에 수직한 방향으로 상기 리세스 영역과 중첩할 수 있다.Includes; light extraction patterns protruding from the upper surface of the light emitting layer; the light extraction patterns may overlap the recess region in a direction perpendicular to the upper surface of the substrate.

일 측면에 있어서, 디스플레이 장치는 기판; 상기 기판 상에 발광층; 상기 발광층 상에 제공된 색 변환층; 및 상기 발광층 및 상기 색 변환층 사이에 제공된 반사막;을 포함하되, 상기 발광층은 광을 방출하는 복수의 발광 영역들을 포함하며, 상기 반사막은 복수의 개구들을 포함하고, 상기 복수의 발광 영역들은 상기 기판의 상면에 수직한 방향으로 상기 복수의 개구들과 각각 중첩하고, 상기 복수의 발광 영역들의 각각은 상기 복수의 개구들의 각각보다 작은 크기를 가질 수 있다.In one aspect, the display device includes a substrate; A light emitting layer on the substrate; A color conversion layer provided on the light emitting layer; And a reflective film provided between the light emitting layer and the color conversion layer, wherein the light emitting layer includes a plurality of light emitting regions that emit light, the reflective film includes a plurality of openings, and the plurality of light emitting regions are the substrate. Each of the plurality of openings may overlap each other in a direction perpendicular to an upper surface of each other, and each of the plurality of emission regions may have a smaller size than each of the plurality of openings.

상기 색 변환층은 복수의 색 변환 패턴들을 포함하고, 상기 복수의 색 변환 패턴들은 상기 복수의 발광 영역들과 각각 서로 마주할 수 있다.The color conversion layer includes a plurality of color conversion patterns, and the plurality of color conversion patterns may face each of the plurality of emission regions.

상기 복수의 발광 영역들은 상기 기판의 상기 상면에 평행한 방향을 따라 서로 이격될 수 있다.The plurality of light emitting regions may be spaced apart from each other along a direction parallel to the upper surface of the substrate.

본 개시는 광 효율이 개선된 디스플레이 장치를 제공할 수 있다.The present disclosure can provide a display device with improved light efficiency.

다만, 발명의 효과는 상기 개시에 한정되지 않는다. However, the effects of the invention are not limited to the above disclosure.

도 1은 예시적인 실시예들에 따른 디스플레이 장치의 평면도이다.
도 2는 도 1의 I-I’선을 따른 단면도이다.
도 3은 도 2의 서브 픽셀의 단면도이다.
도 4는 제2 개구와 발광 영역의 폭을 설명하기 위한 도 2의 서브 픽셀의 단면도이다.
도 5는 예시적인 실시예들에 따른 서브 픽셀의 단면도이다.
도 6은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다.
도 7은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다.
도 8은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다.
도 9는 예시적인 실시예들에 따른 서브 픽셀의 단면도이다.
도 10은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다.
도 11은 예시적인 실시예들에 따른 도 1의 I-I’선에 대응하는 단면도이다.
도 12는 도 11의 서브 픽셀의 단면도이다.1 is a plan view of a display device according to example embodiments.
2 is a cross-sectional view taken along line I-I' of FIG. 1.
3 is a cross-sectional view of the sub-pixel of FIG. 2.
4 is a cross-sectional view of the sub-pixel of FIG. 2 for explaining the width of the second opening and the light emitting region.
5 is a cross-sectional view of a sub pixel according to example embodiments.
6 is a cross-sectional view of a sub pixel according to example embodiments.
7 is a cross-sectional view of a sub pixel according to example embodiments.
8 is a cross-sectional view of a sub pixel according to example embodiments.
9 is a cross-sectional view of a sub pixel according to example embodiments.
10 is a cross-sectional view of a sub-pixel according to example embodiments.
11 is a cross-sectional view corresponding to the line I-I' of FIG. 1 according to example embodiments.
12 is a cross-sectional view of the sub-pixel of FIG. 11.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals in the following drawings refer to the same components, and the size of each component in the drawings may be exaggerated for clarity and convenience of description. Meanwhile, the embodiments described below are merely exemplary, and various modifications are possible from these embodiments.

이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.Hereinafter, what is described as "upper" or "upper" may include not only that which is directly above in contact, but also that which is above in a non-contact manner.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Singular expressions include plural expressions unless the context clearly indicates otherwise. Also, when a part “includes” a certain component, this means that other components may be further included, rather than excluding other components, unless otherwise specified.

또한, 명세서에 기재된 “...부” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.In addition, terms such as “... unit” described in the specification mean a unit that processes at least one function or operation, which may be implemented in hardware or software, or a combination of hardware and software.

도 1은 예시적인 실시예들에 따른 디스플레이 장치의 평면도이다. 도 2는 도 1의 I-I’선을 따른 단면도이다. 도 3은 도 2의 서브 픽셀의 단면도이다. 도 4는 제2 개구와 발광 영역의 폭을 설명하기 위한 도 2의 서브 픽셀의 단면도이다.1 is a plan view of a display device according to example embodiments. 2 is a cross-sectional view taken along line I-I' in FIG. 1. 3 is a cross-sectional view of the sub-pixel of FIG. 2. 4 is a cross-sectional view of the sub-pixel of FIG. 2 for explaining the width of the second opening and the light emitting region.

도 1 내지 도 3을 참조하면, 기판(100), 발광층(200), 및 색 변환층(300)을 포함하는 디스플레이 장치(10)가 제공될 수 있다. 디스플레이 장치(10)는 픽셀(PX)을 포함할 수 있다. 픽셀(PX)은 제1 서브 픽셀(SR), 제2 서브 픽셀(SG), 및 제3 서브 픽셀(SB)을 포함할 수 있다. 예를 들어, 제1 내지 제3 서브 픽셀들(SR, SG, SB)은 각각 적색 광, 녹색 광, 및 청색 광을 방출할 수 있다. 하나의 픽셀(PX)이 도시되었지만, 이는 한정적인 것이 아니다. 다른 예시적인 실시예들에서, 디스플레이 장치(10)는 복수 개의 픽셀들을 포함할 수 있다. 1 to 3, a display device 10 including a substrate 100, a light emitting layer 200, and a color conversion layer 300 may be provided. The display device 10 may include a pixel PX. The pixel PX may include a first sub-pixel SR, a second sub-pixel SG, and a third sub-pixel SB. For example, the first to third sub-pixels SR, SG, and SB may emit red light, green light, and blue light, respectively. One pixel PX is shown, but this is not limiting. In other example embodiments, the display device 10 may include a plurality of pixels.

기판(100)은 발광층(200)을 성장시키기 위해 제공될 수 있다. 예를 들어, 기판(100)은 글래스 기판, 실리콘 기판, 사파이어 기판, 또는 이들의 조합을 포함할 수 있다.The substrate 100 may be provided to grow the light emitting layer 200. For example, the substrate 100 may include a glass substrate, a silicon substrate, a sapphire substrate, or a combination thereof.

발광층(200)은 기판(100) 상에 제공될 수 있다. 발광층(200)은 무기물 기반의 LED 층(Light Emitting Diode layer)이 될 수 있다. 예를 들어, 발광층(200)은 청색광을 방출할 수 있다. 다만, 이는 한정적인 것이 아니다. 발광층(200)에서 방출되는 광의 파장은 발광층(200) 내의 물질에 따라 결정될 수 있다. 발광층(200)은 하부 반도체 막(210), 상부 반도체 막(220), 및 활성층(230)을 포함할 수 있다. The emission layer 200 may be provided on the substrate 100. The light emitting layer 200 may be an inorganic material-based LED layer (Light Emitting Diode layer). For example, the light emitting layer 200 may emit blue light. However, this is not limited. The wavelength of light emitted from the light emitting layer 200 may be determined according to a material in the light emitting layer 200. The emission layer 200 may include a lower semiconductor film 210, an upper semiconductor film 220, and an active layer 230.

하부 반도체 막(210)은 기판(100) 상에 제공될 수 있다. 하부 반도체 막(210)은 III-V 화합물 반도체를 포함할 수 있다. 하부 반도체 막(210)은 제1 도전형을 가질 수 있다. 예를 들어, 하부 반도체 막(210)은 n형 GaN를 포함할 수 있다. 하부 반도체 막(210)은 단층 구조 또는 다층 구조를 가질 수 있다.The lower semiconductor film 210 may be provided on the substrate 100. The lower semiconductor film 210 may include a III-V compound semiconductor. The lower semiconductor film 210 may have a first conductivity type. For example, the lower semiconductor film 210 may include n-type GaN. The lower semiconductor film 210 may have a single-layer structure or a multi-layer structure.

상부 반도체 막(220)은 하부 반도체 막(210) 상에 제공될 수 있다. 상부 반도체 막(220)은 III-V 화합물 반도체를 포함할 수 있다. 상부 반도체 막(220)은 제1 도전형에 반대되는 제2 도전형을 가질 수 있다. 예를 들어, 상부 반도체 막(220)은 p형 GaN를 포함할 수 있다. 상부 반도체 막(220)은 단층 구조 또는 다층 구조를 가질 수 있다. The upper semiconductor film 220 may be provided on the lower semiconductor film 210. The upper semiconductor film 220 may include a III-V compound semiconductor. The upper semiconductor film 220 may have a second conductivity type opposite to the first conductivity type. For example, the upper semiconductor film 220 may include p-type GaN. The upper semiconductor film 220 may have a single-layer structure or a multi-layer structure.

활성층(230)은 하부 반도체 막(210)과 상부 반도체 막(220) 사이에 제공될 수 있다. 활성층(230)은 하부 및 상부 반도체 막들(210, 220)로부터 제공된 전자 및 정공을 수용하여, 광을 생성할 수 있다. 활성층(330)은 단일 양자 우물(Single Quantum Well, SQW), 다중 양자 우물(Multi Quantum Well, MQW), 초격자(Super Lattices, SLs), 또는 이들의 조합을 포함할 수 있다. 예를 들어, 활성층(330)은 InxGa1-xN/GaN(0≤x<1)를 포함할 수 있다. The active layer 230 may be provided between the lower semiconductor film 210 and the upper semiconductor film 220. The active layer 230 may receive electrons and holes provided from the lower and upper semiconductor films 210 and 220 to generate light. The active layer 330 may include a single quantum well (SQW), a multi quantum well (MQW), super lattices (SLs), or a combination thereof. For example, the active layer 330 may include In x Ga 1-x N/GaN (0≤x<1).

활성층(230)은 제1 내지 제3 발광 영역들(232a, 232b, 232c) 및 이온 주입 영역(234)을 포함할 수 있다. 제1 내지 제3 발광 영역들(232a, 232b, 232c)은 전자와 정공을 수용하여 광을 생성할 수 있다. 이온 주입 영역(234)은 광을 생성하지 않을 수 있다. 평면적 관점에서, 이온 주입 영역(234)은 제1 내지 제3 발광 영역들(232a, 232b, 232c)의 각각을 둘러쌀 수 있다. 이온 주입 영역(234)은 이온 주입 공정에 의해 생성될 수 있다. 예를 들어, 하부 반도체 막(210) 상에 형성된 다중 양자 우물층에 마스크 패턴을 이용한 이온 주입 공정을 수행하여 다중 양자 우물층의 일부에 이온 주입 영역(234)을 형성할 수 있다. 예를 들어, 질소 이온 또는 보론 이온이 이온 주입 공정에 의해 이온 주입 영역(234)에 제공될 수 있다. 상기 이온은 약 1012 내지 1020 ions/cm2의 도즈량으로 주입될 수 있다. 이온 주입 영역(234)은 절연성을 가질 수 있다. 다중 양자 우물층의 다른 일부들은 제1 내지 제3 발광 영역들(232a, 232b, 232c)로 정의될 수 있다. 제1 내지 제3 발광 영역들(232a, 232b, 232c)은 후술된다. The active layer 230 may include first to third emission regions 232a, 232b, and 232c and an ion implantation region 234. The first to third light emitting regions 232a, 232b, and 232c may receive electrons and holes to generate light. The ion implantation region 234 may not generate light. In plan view, the ion implantation region 234 may surround each of the first to third emission regions 232a, 232b, and 232c. The ion implantation region 234 may be created by an ion implantation process. For example, the ion implantation region 234 may be formed in a part of the multiquantum well layer by performing an ion implantation process using a mask pattern on the multiquantum well layer formed on the lower semiconductor film 210. For example, nitrogen ions or boron ions may be provided to the ion implantation region 234 by an ion implantation process. The ions may be implanted in a dose amount of about 10 12 to 10 20 ions/cm 2 . The ion implantation region 234 may have insulating properties. Other parts of the multiple quantum well layer may be defined as first to third light emitting regions 232a, 232b, and 232c. The first to third light emitting regions 232a, 232b, and 232c will be described later.

색 변환층(300)은 발광층(200) 상에 제공될 수 있다. 색 변환층(300)은 발광층(200)으로부터 방출된 광을 수용하여 요구되는 색으로 변환할 수 있다. 색 변환층(300)은 제1 내지 제3 색 변환 패턴(300R, 300G, 300B) 및 격벽(310)을 포함할 수 있다. 제1 내지 제3 색 변환 패턴(300R, 300G, 300B)은 각각 제1 내지 제3 서브 픽셀들(SR, SG, SB) 내에 제공될 수 있다. 제1 내지 제3 색 변환 패턴(300R, 300G, 300B)은 각각 제1 내지 제3 발광 영역들(232a, 232b, 232c)에 대응될 수 있다. The color conversion layer 300 may be provided on the light emitting layer 200. The color conversion layer 300 may receive light emitted from the emission layer 200 and convert it to a required color. The color conversion layer 300 may include first to third color conversion patterns 300R, 300G, and 300B and a partition wall 310. The first to third color conversion patterns 300R, 300G, and 300B may be provided in the first to third sub-pixels SR, SG, and SB, respectively. The first to third color conversion patterns 300R, 300G, and 300B may correspond to the first to third emission regions 232a, 232b, and 232c, respectively.

예를 들어, 제1 광 변환 패턴(300R)은 제1 서브 픽셀(SR) 내의 제1 발광 영역(232a)에서 방출된 광을 수용하여 적색 광을 방출할 수 있다. 제1 발광 패턴(232a)이 청색 광을 방출하는 경우, 제1 광 변환 패턴(300R)은 상기 청색 광에 의해 여기되어 적색 광을 방출하는 양자점들(Quantum Dots, 이하 QD) 또는 형광체(phosphor)을 포함할 수 있다. 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가질 수 있으며, 또한 쉘(shell)이 없는 입자 구조를 가질 수도 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell)을 가질 수 있다. 예를 들어, 멀티-쉘(multi-shell)은 더블-쉘(double-shell)일 수 있다. 예시적인 실시예들에서, 양자점은 Ⅱ-Ⅵ 화합물 반도체, Ⅲ-Ⅴ 화합물 반도체, Ⅳ-Ⅵ 화합물 반도체, Ⅳ족 계열 반도체, 및 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 예를 들어, 양자점은 Cd, Se, Zn, S 및 InP 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 양자점의 지름은 수십 nm 이하일 수 있다. 예를 들어, 양자점의 지름은 약 10 nm 이하일 수 있다. 예시적인 실시예들에서, 제1 광 변환 패턴(300R)은 포토레지스트(photoresist) 및 광 산란제를 더 포함할 수 있다. For example, the first light conversion pattern 300R may receive light emitted from the first emission region 232a in the first sub-pixel SR to emit red light. When the first emission pattern 232a emits blue light, the first light conversion pattern 300R is excited by the blue light to emit red light (Quantum Dots, QD) or phosphor It may include. The quantum dot may have a core-shell structure having a core portion and a shell portion, and may also have a particle structure without a shell. The core-shell structure may have a single-shell or a multi-shell. For example, the multi-shell may be a double-shell. In exemplary embodiments, the quantum dot may include at least one of a II-VI compound semiconductor, a III-V compound semiconductor, a IV-VI compound semiconductor, a group IV-based semiconductor, and graphene quantum dots. For example, the quantum dot may include, but is not limited to, at least one of Cd, Se, Zn, S and InP. The diameter of the quantum dots can be several tens of nm or less. For example, the diameter of the quantum dots can be about 10 nm or less. In example embodiments, the first light conversion pattern 300R may further include a photoresist and a light scattering agent.

제2 광 변환 패턴(300G)은 제2 서브 픽셀(SG) 내의 제2 발광 패턴(232b)에서 방출된 광을 수용하여 녹색 광을 방출할 수 있다. 제2 발광 패턴(232b)이 청색 광을 방출하는 경우, 제2 광 변환 패턴(300G)은 상기 청색 광에 의해 여기되어 녹색 광을 방출하는 양자점들(QD) 또는 형광체를 포함할 수 있다. 예시적인 실시예들에서, 제2 광 변환 패턴(300G)은 포토레지스트 및 광 산란제를 더 포함할 수 있다.The second light conversion pattern 300G may receive light emitted from the second emission pattern 232b in the second sub-pixel SG to emit green light. When the second light emission pattern 232b emits blue light, the second light conversion pattern 300G may include quantum dots (QD) or phosphors excited by the blue light to emit green light. In example embodiments, the second light conversion pattern 300G may further include a photoresist and a light scattering agent.

제3 광 변환 패턴(300B)은 제3 서브 픽셀(SB) 내의 제3 발광 패턴(232c)에서 방출된 광을 수용하여 동일한 색의 광을 방출할 수 있다. 제3 발광 패턴(232c)에서 청색 광이 방출된 경우, 제3 광 변환 패턴(300B)은 제3 발광 패턴(232c)에서 방출된 광의 파장을 변환하지 않고 투과시키는 투과 패턴일 수 있다. 제3 광 변환 패턴(300B)이 투과 패턴인 경우, 양자점을 포함하지 않을 수 있다. 예시적인 실시예들에서, 제3 광 변환 패턴(300B)은 포토레지스트 및 광 산란제를 포함할 수 있다.The third light conversion pattern 300B may receive light emitted from the third light emission pattern 232c in the third sub-pixel SB to emit light of the same color. When blue light is emitted from the third light emission pattern 232c, the third light conversion pattern 300B may be a transmission pattern that transmits light without converting the wavelength of the light emitted from the third light emission pattern 232c. When the third light conversion pattern 300B is a transmission pattern, it may not include quantum dots. In example embodiments, the third light conversion pattern 300B may include a photoresist and a light scattering agent.

격벽(310)은 제1 내지 제3 광 변환 패턴들(300R, 300G, 300B)의 각각을 둘러쌀 수 있다. 격벽(310)은 제1 내지 제3 서브 픽셀들(SR, SG, SB) 사이에서 크로스토크(crosstalk)가 발생하는 것을 방지하도록 광을 흡수할 수 있다. 서로 바로 인접한 광 변환 패턴들(300R, 300G, 300B)은 격벽(310)에 의해 서로 이격될 수 있다. 예를 들어, 격벽(310)은 블랙 매트릭스 물질, 레진, 및 폴리머 중 적어도 하나를 포함할 수 있다. The partition wall 310 may surround each of the first to third light conversion patterns 300R, 300G, and 300B. The partition wall 310 may absorb light to prevent crosstalk from occurring between the first to third sub-pixels SR, SG, and SB. The light conversion patterns 300R, 300G, and 300B immediately adjacent to each other may be spaced apart from each other by the partition wall 310. For example, the partition wall 310 may include at least one of black matrix material, resin, and polymer.

상부 반도체 막(220) 및 활성층(230)을 관통하여, 하부 반도체 막(210)에 접촉하는 하부 전극 패턴(410)이 제공될 수 있다. 하부 전극 패턴(410)은 절연 패턴(412) 및 콘택(414)을 포함할 수 있다. 절연 패턴(412)은 콘택(414)을 상부 반도체 막(220) 및 활성층(230)으로부터 전기적으로 절연시킬 수 있다. 예를 들어, 절연 패턴(412)은 SiO2, Al2O3, SiN, 또는 이들의 조합을 포함할 수 있다. 콘택(414)은 하부 반도체 막(210)과 전기적으로 연결될 수 있다. A lower electrode pattern 410 that penetrates the upper semiconductor film 220 and the active layer 230 and contacts the lower semiconductor film 210 may be provided. The lower electrode pattern 410 may include an insulating pattern 412 and a contact 414. The insulating pattern 412 may electrically insulate the contact 414 from the upper semiconductor film 220 and the active layer 230. For example, the insulating pattern 412 may include SiO 2 , Al 2 O 3 , SiN, or a combination thereof. The contact 414 may be electrically connected to the lower semiconductor film 210.

상부 반도체 막(220) 상에 하부 절연막(510)이 제공될 수 있다. 하부 절연막(510)은 상부 반도체 막(220)을 절연시키고, 일 픽셀 내의 발광 영역(232a, 232b, 232c)으로부터 방출된 광이 인접한 픽셀을 통해 방출되는 것을 방지할 수 있다. 하부 절연막(510)은 상부 반도체 막(220)보다 작은 굴절률을 갖는 절연 물질을 포함할 수 있다. 예를 들어, 하부 절연막(510)은 SiO2, Al2O3, SiN, 또는 이들의 조합을 포함할 수 있다. 하부 절연막(510)은 제1 개구(OP1)를 포함할 수 있다. 제1 개구(OP1)는 상부 반도체 막(220)을 노출할 수 있다. 제1 개구(OP1)는 제1 크기를 가질 수 있다. A lower insulating film 510 may be provided on the upper semiconductor film 220. The lower insulating layer 510 insulates the upper semiconductor layer 220 and prevents light emitted from the light emitting regions 232a, 232b, and 232c in one pixel from being emitted through adjacent pixels. The lower insulating layer 510 may include an insulating material having a refractive index smaller than that of the upper semiconductor layer 220. For example, the lower insulating layer 510 may include SiO 2 , Al 2 O 3 , SiN, or a combination thereof. The lower insulating layer 510 may include a first opening OP1. The first opening OP1 may expose the upper semiconductor film 220. The first opening OP1 may have a first size.

하부 절연막(510) 상에 상부 전극막(420)이 제공될 수 있다. 상부 전극막(420)은 하부 절연막(510)의 표면 및 제1 개구(OP1)에 의해 노출된 상부 반도체 막(220)의 상면을 따라 연장할 수 있다. 즉, 상부 전극막(420)의 일 부분은 제1 개구(OP1) 내에 제공될 수 있다. 상부 전극막(420)은 제1 개구(OP1)에 중첩하는 리세스 영역(PR)을 가질 수 있다. 리세스 영역(PR)은 상부 전극막(420)의 최상면과 제1 개구(OP1) 내에 배치된 상부 전극막(420)의 상면 사이의 영역으로 정의될 수 있다. 상부 전극막(420)은 상부 반도체 막(220)에 직접 접할 수 있다. 상부 전극막(420)은 상부 반도체 막(220)과 전기적으로 연결될 수 있다. 상부 전극막(420)은 투명한 전도성 물질을 포함할 수 있다. 예를 들어, 상부 전극막(420)은 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), Ag, Au, 및 이들의 조합을 포함할 수 있다. An upper electrode layer 420 may be provided on the lower insulating layer 510. The upper electrode layer 420 may extend along a surface of the lower insulating layer 510 and an upper surface of the upper semiconductor layer 220 exposed by the first opening OP1. That is, a portion of the upper electrode layer 420 may be provided in the first opening OP1. The upper electrode layer 420 may have a recess region PR overlapping the first opening OP1. The recess area PR may be defined as an area between the uppermost surface of the upper electrode film 420 and the upper surface of the upper electrode film 420 disposed in the first opening OP1. The upper electrode layer 420 may directly contact the upper semiconductor layer 220. The upper electrode layer 420 may be electrically connected to the upper semiconductor layer 220. The upper electrode layer 420 may include a transparent conductive material. For example, the upper electrode layer 420 may include ITO (Indium Tin Oxide), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), Ag, Au, and combinations thereof.

상부 전극막(420) 상에 반사막(600)이 제공될 수 있다. 반사막(600)은 발광 영역(232a, 232b, 232c)에서 방출된 광을 반사하여, 광이 누설되는 것을 감소시키거나 차단할 수 있다. 반사막(600)은 반사 특성을 갖는 금속 물질을 포함할 수 있다. 예를 들어, 반사막(600)은 몰리브덴(Mo)을 포함할 수 있다. 반사막(600)은 상부 전극막(420)에 의해 하부 절연막(510)과 이격될 수 있다. 반사막(600)은 기판(100)의 상면(100u)에 수직한 제2 방향(DR2)을 따라 하부 절연막(510)과 중첩될 수 있다. 반사막(600)은 상부 전극막(420)의 표면을 따라 연장될 수 있다. The reflective layer 600 may be provided on the upper electrode layer 420. The reflective layer 600 reflects light emitted from the light emitting regions 232a, 232b, and 232c, thereby reducing or blocking leakage of light. The reflective film 600 may include a metal material having reflective properties. For example, the reflective film 600 may include molybdenum (Mo). The reflective layer 600 may be spaced apart from the lower insulating layer 510 by the upper electrode layer 420. The reflective layer 600 may overlap the lower insulating layer 510 along the second direction DR2 perpendicular to the upper surface 100u of the substrate 100. The reflective film 600 may extend along the surface of the upper electrode film 420.

반사막(600)은 상부 전극막(420)의 상면을 노출하는 제2 개구(OP2)를 가질 수 있다. 제2 개구(OP2)는 리세스 영역(PR)과 중첩될 수 있다. The reflective film 600 may have a second opening OP2 exposing the upper surface of the upper electrode film 420. The second opening OP2 may overlap the recess area PR.

반사막(600)과 색 변환층(300) 사이에 상부 절연막(520)이 제공될 수 있다. 상부 절연막(520)은 상부 전극막(420) 및 반사막(600)을 절연시키고, 일 픽셀 내의 발광 영역(232a, 232b, 232c)으로부터 방출된 광이 인접한 픽셀을 통해 방출되는 것을 방지할 수 있다. 상부 절연막(520)은 상부 반도체 막(220)보다 작은 굴절률을 갖는 절연 물질을 포함할 수 있다. 예를 들어, 상부 절연막(520)은 SiO2, Al2O3, SiN, 또는 이들의 조합을 포함할 수 있다.An upper insulating layer 520 may be provided between the reflective layer 600 and the color conversion layer 300. The upper insulating layer 520 insulates the upper electrode layer 420 and the reflective layer 600 and prevents light emitted from the light emitting regions 232a, 232b, and 232c in one pixel from being emitted through adjacent pixels. The upper insulating layer 520 may include an insulating material having a refractive index smaller than that of the upper semiconductor layer 220. For example, the upper insulating layer 520 may include SiO 2 , Al 2 O 3 , SiN, or a combination thereof.

도 4를 참조하면, 제2 개구(OP2)의 폭(WO)은 발광 영역(232)의 폭(WE)보다 클 수 있다. 상기 폭들(WO, WE)은 기판(100)의 상면(100u)에 평행한 방향(DR1, DR2)을 따른 크기들일 수 있다. Referring to FIG. 4, the width W O of the second opening OP2 may be greater than the width W E of the emission region 232. The widths W O and W E may be sizes along directions DR1 and DR2 parallel to the top surface 100u of the substrate 100.

발광 영역(232a, 232b, 232c)으로부터 방출된 광은 상부 반도체 막(220)과 상부 전극막(420)의 계면에 제1 각도(θ1)로 입사할 수 있다. 제1 각도(θ1)는 입사각으로 지칭될 수 있다. 이때, 제1 각도(θ1)는 기판(100)의 상면(100u)에 수직한 제3 방향(DR3)과 광이 이루는 각도일 수 있다.Light emitted from the emission regions 232a, 232b, and 232c may enter the interface between the upper semiconductor film 220 and the upper electrode film 420 at a first angle θ1. The first angle θ1 may be referred to as an incident angle. In this case, the first angle θ1 may be an angle formed by the third direction DR3 perpendicular to the upper surface 100u of the substrate 100 and light.

상부 전극막(420)은 상부 반도체 막(220)보다 작은 굴절률을 가질 수 있다. 이에 따라, 광은 임계각(θC)보다 큰 각도로 상부 반도체 막(220)과 상부 전극막(420)의 계면에 입사한 경우, 전반사될 수 있다. 즉, 제1 각도(θ1)가 임계각(θC)보다 큰 경우, 광은 상부 반도체 막(220)을 투과하지 못할 수 있다. The upper electrode layer 420 may have a lower refractive index than the upper semiconductor layer 220. Accordingly, when the light enters the interface between the upper semiconductor film 220 and the upper electrode film 420 at an angle greater than the critical angle θC, total light may be reflected. That is, when the first angle θ1 is greater than the critical angle θC, the light may not pass through the upper semiconductor film 220.

광이 임계각(θC)보다 작은 각도로 상부 반도체 막(220)과 상부 전극막(420)의 계면에 입사한 경우(θ1<θC), 상부 반도체 막(220)을 투과할 수 있다. 상부 반도체 막(220)을 투과할 수 있는 최대 입사각은 최대 투과 입사각(θM1)으로 지칭될 수 있다. When light enters the interface between the upper semiconductor film 220 and the upper electrode film 420 at an angle smaller than the critical angle θC (θ1<θC), the upper semiconductor film 220 may be transmitted. The maximum incident angle through which the upper semiconductor film 220 can be transmitted may be referred to as a maximum transmitted incident angle θM1.

상부 반도체 막(220)을 투과한 광은 제2 각도(θ2)로 굴절되어, 상부 전극막(420)내를 진행할 수 있다. 제2 각도(θ2)는 굴절각으로 지칭될 수 있다. 최대 투과 입사각(θM1)으로 상부 반도체 막(220)과 상부 전극막(420)의 계면을 지난 광의 제2 각도는(θ2)는 최대 투과 굴절각(θM2)으로 지칭될 수 있다. The light transmitted through the upper semiconductor film 220 is refracted at a second angle θ2, and thus may proceed in the upper electrode film 420. The second angle θ2 may be referred to as a refractive angle. The second angle of light (θ2) passing through the interface between the upper semiconductor layer 220 and the upper electrode layer 420 at the maximum transmission incident angle (θM1) may be referred to as a maximum transmission refractive angle (θM2).

상부 반도체 막(220)을 투과한 광은 상부 전극막(420)을 지나 제2 개구(OP2)에 도달할 수 있다. 제2 개구(OP2)의 폭(WO)은 최대 투과 입사각(θM)으로 상부 반도체 막(220)과 상부 전극막(420)의 계면을 지난 광이 제2 개구(OP2)를 통해 방출되도록 결정될 수 있다. 즉, 제2 개구(OP2)의 폭(WO)은 최대 투과 입사각(θM)으로 상부 반도체 막(220)과 상부 전극막(420)의 계면을 지난 광이 제2 개구에 도달한 때, 상기 광의 폭(WL)과 같거나 그보다 클 수 있다. Light passing through the upper semiconductor layer 220 may pass through the upper electrode layer 420 and reach the second opening OP2. The width W O of the second opening OP2 may be determined such that light passing through the interface between the upper semiconductor film 220 and the upper electrode film 420 is emitted through the second opening OP2 at the maximum transmission incident angle θM. Can be. That is, when the light passing through the interface between the upper semiconductor film 220 and the upper electrode film 420 reaches the second opening, the width WO of the second opening OP2 is the maximum transmission incident angle θM. It may be equal to or greater than the width WL.

평면적 관점에서, 발광 영역(232)은 제2 개구(OP2)의 측면으로부터 제1 거리(D1)만큼 이격될 수 있다. 제1 거리는 아래의 식에 의해 결정될 수 있다.In plan view, the light emitting region 232 may be spaced apart from the side of the second opening OP2 by a first distance D1. The first distance can be determined by the following equation.

D1=(DMQW

Figure pat00004
tan(θ1)+TITO
Figure pat00005
tan(θ2))D1=(D MQW
Figure pat00004
tan(θ1)+T ITO
Figure pat00005
tan(θ2))

(DMQW: 발광 영역(232a, 232b, 232c)과 상부 반도체 막(220)의 상면 사이의 거리, TITO: 상부 전극막(420)의 두께)(D MQW : distance between the light emitting regions 232a, 232b, 232c and the upper surface of the upper semiconductor film 220, T ITO : thickness of the upper electrode film 420)

제1 거리(D1)는 최대 투과 입사각(θM1) 및 최대 투과 굴절각(θM2)과 아래의 관계식을 만족할 수 있다. The first distance D1 may satisfy the maximum transmission incident angle θM1 and the maximum transmission refractive angle θM2 and the following relationship.

D1≥(DMQW

Figure pat00006
tan(θM1)+TITO
Figure pat00007
tan(θM2))D1≥(D MQW
Figure pat00006
tan(θM1)+T ITO
Figure pat00007
tan(θM2))

이에 따라, 상부 반도체 막(220)을 투과한 광이 전부 제2 개구(OP2)를 통해 방출될 수 있다. 예를 들어, 상부 반도체 막(220)이 GaN막(굴절률:2.5)이고, 상부 전극막(420)이 ITO막(굴절률:2.0)인 경우, θM1은 35.73° 이고, θM2는 46.89°일 수 있다. 이에 따라, 제1 거리(D1)는 2.88DMQW+4.28TITO일 수 있다. 다른 예시적인 실시예들에서, 제1 거리(D1)가 DMQW

Figure pat00008
tan(θM1)+TITO
Figure pat00009
tan(θM2)보다 작은 경우, 제2 개구(OP2)를 통해 방출되는 광량은 제1 거리(D1)가 DMQW
Figure pat00010
tan(θM1)+TITO
Figure pat00011
tan(θM2)과 같거나 그보다 큰 경우보다 적을 수 있다. Accordingly, all of the light transmitted through the upper semiconductor film 220 may be emitted through the second opening OP2. For example, when the upper semiconductor film 220 is a GaN film (refractive index: 2.5) and the upper electrode film 420 is an ITO film (refractive index: 2.0), θM1 is 35.73° and θM2 can be 46.89°. . Accordingly, the first distance D1 may be 2.88D MQW +4.28T ITO . In other exemplary embodiments, the first distance D1 is D MQW
Figure pat00008
tan(θM1)+T ITO
Figure pat00009
When less than tan(θM2), the amount of light emitted through the second opening OP2 has a first distance D1 of D MQW
Figure pat00010
tan(θM1)+T ITO
Figure pat00011
It may be less than or equal to tan(θM2).

본 개시는 상부 반도체 막(220)을 투과한 광이 제2 개구(OP2)를 통해 방출되도록 제2 개구(OP2)의 크기 및 제2 개구(OP2)와 발광 영역(232a, 232b, 232c) 사이의 평면적 거리를 결정하여, 광 추출 효율을 개선할 수 있다.In the present disclosure, the size of the second opening OP2 and the second opening OP2 and the light emitting regions 232a, 232b, and 232c are such that light transmitted through the upper semiconductor film 220 is emitted through the second opening OP2. By determining the planar distance of, it is possible to improve the light extraction efficiency.

도 5는 예시적인 실시예들에 따른 서브 픽셀의 단면도이다. 설명의 간결함을 위해, 도 1 내지 도 3을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.5 is a cross-sectional view of a sub pixel according to example embodiments. For the sake of brevity, substantially the same content as described with reference to FIGS. 1 to 3 may not be described.

도 5를 참조하면, 기판(100), 발광층(200), 색 변환층(300), 하부 절연막(510), 상부 전극막(420), 반사막(600), 및 상부 절연막(520)을 포함하는 디스플레이 장치(11)가 제공될 수 있다. 도 1 내지 도 3을 참조하여 설명된 것과 달리, 상부 전극막(420)은 제1 광 추출 패턴들(422)을 포함할 수 있다. 제1 광 추출 패턴들(422)은 상부 전극막(420) 내의 광을 상부 전극막(420) 외부로 추출하는 광 추출 효율을 개선할 수 있다. 제1 광 추출 패턴들(422)은 상부 전극막(420)의 상면으로부터 돌출될 수 있다. 예를 들어, 제1 광 추출 패턴들(422)은 뿔(cone) 형상, 기둥 형상, 또는 이들의 조합 형상을 가질 수 있다. 제1 광 추출 패턴들(422)은 제2 개구(OP2) 내에 제공될 수 있다. Referring to FIG. 5, a substrate 100, a light emitting layer 200, a color conversion layer 300, a lower insulating film 510, an upper electrode film 420, a reflective film 600, and an upper insulating film 520 are included. The display device 11 can be provided. Unlike those described with reference to FIGS. 1 to 3, the upper electrode layer 420 may include first light extraction patterns 422. The first light extraction patterns 422 may improve light extraction efficiency of extracting light in the upper electrode layer 420 outside the upper electrode layer 420. The first light extraction patterns 422 may protrude from the upper surface of the upper electrode layer 420. For example, the first light extraction patterns 422 may have a cone shape, a pillar shape, or a combination shape thereof. The first light extraction patterns 422 may be provided in the second opening OP2.

제1 광 추출 패턴들(422)은 상부 전극(420)과 단일 구조체를 형성할 수 있다. 달리 말하면, 제1 광 추출 패턴들(422)과 상부 전극(420) 사이에 경계면이 존재하지 않을 수 있다. 제1 광 추출 패턴들(422)은 상부 전극(420)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 제1 광 추출 패턴들(422)은 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), Ag, Au, 및 이들의 조합을 포함할 수 있다.The first light extraction patterns 422 may form a single structure with the upper electrode 420. In other words, an interface may not exist between the first light extraction patterns 422 and the upper electrode 420. The first light extraction patterns 422 may include a material substantially the same as the upper electrode 420. For example, the first light extraction patterns 422 may include Indium Tin Oxide (ITO), ZnO, Indium Zinc Oxide (IZO), Indium Gallium Zinc Oxide (IGZO), Ag, Au, and combinations thereof. have.

본 개시는 제1 광 추출 패턴(422)에 의해 광 추출 효율이 개선된 디스플레이 장치(11)를 제공할 수 있다.The present disclosure can provide a display device 11 with improved light extraction efficiency by the first light extraction pattern 422.

도 6은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다. 설명의 간결함을 위해, 도 5를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.6 is a cross-sectional view of a sub pixel according to example embodiments. For the sake of brevity, substantially the same content as described with reference to FIG. 5 may not be described.

도 6을 참조하면, 기판(100), 발광층(200), 색 변환층(300), 하부 절연막(510), 상부 전극막(420), 반사막(600), 및 상부 절연막(520)을 포함하는 디스플레이 장치(12)가 제공될 수 있다. 도 5를 참조하여 설명된 것과 달리, 상부 반도체 막(220)은 제2 광 추출 패턴들(222)을 포함할 수 있다. 제2 광 추출 패턴들(222)은 상부 반도체 막(220) 내의 광에 을 상부 반도체 막(220) 외부로 추출하는 광 추출 효율을 개선할 수 있다. 제2 광 추출 패턴들(222)은 상부 반도체 막(220)의 상면으로부터 돌출될 수 있다. 예를 들어, 제2 광 추출 패턴들(222)은 뿔(cone) 형상, 기둥 형상, 또는 이들의 조합 형상을 가질 수 있다. 제2 광 추출 패턴들(222)은 제1 개구(OP1) 내에 제공될 수 있다. Referring to FIG. 6, a substrate 100, a light emitting layer 200, a color conversion layer 300, a lower insulating film 510, an upper electrode film 420, a reflective film 600, and an upper insulating film 520 are included. The display device 12 can be provided. Unlike described with reference to FIG. 5, the upper semiconductor film 220 may include second light extraction patterns 222. The second light extraction patterns 222 may improve light extraction efficiency of extracting light in the upper semiconductor film 220 out of the upper semiconductor film 220. The second light extraction patterns 222 may protrude from the upper surface of the upper semiconductor film 220. For example, the second light extraction patterns 222 may have a cone shape, a pillar shape, or a combination shape thereof. The second light extraction patterns 222 may be provided in the first opening OP1.

제2 광 추출 패턴들(222)은 상부 반도체 막(220)과 단일 구조체를 형성할 수 있다. 달리 말하면, 제2 광 추출 패턴들(222)과 상부 반도체 막(220) 사이에 경계면이 존재하지 않을 수 있다. 제2 광 추출 패턴들(222)은 상부 반도체 막(220)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 제2 광 추출 패턴들(222)은 GaN를 포함할 수 있다.The second light extraction patterns 222 may form a single structure with the upper semiconductor film 220. In other words, an interface may not exist between the second light extraction patterns 222 and the upper semiconductor film 220. The second light extraction patterns 222 may include a material substantially the same as the upper semiconductor film 220. For example, the second light extraction patterns 222 may include GaN.

상부 전극막(220)은 제2 광 추출 패턴들(222)의 표면을 따라 연장될 수 있다. 상부 전극막(420)은 제2 광 추출 패턴들(222)을 컨포멀하게 덮을 수 있다. 이에 따라, 제2 광 추출 패턴들(222) 상에 제1 광 추출 패턴들(422)이 제공될 수 있다.The upper electrode layer 220 may extend along the surface of the second light extraction patterns 222. The upper electrode layer 420 may conformally cover the second light extraction patterns 222. Accordingly, first light extraction patterns 422 may be provided on the second light extraction patterns 222.

본 개시는 제1 및 제2 광 추출 패턴들(422, 222)에 의해 광 추출 효율이 개선된 디스플레이 장치(12)를 제공할 수 있다.The present disclosure may provide a display device 12 having improved light extraction efficiency by the first and second light extraction patterns 422 and 222.

도 7은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다. 설명의 간결함을 위해, 도 1 내지 도 4를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.7 is a cross-sectional view of a sub pixel according to example embodiments. For the sake of brevity, substantially the same content as described with reference to FIGS. 1 to 4 may not be described.

도 7을 참조하면, 기판(100), 발광층(200), 색 변환층(300), 하부 절연막(510), 상부 전극막(420), 및 상부 절연막(520)을 포함하는 디스플레이 장치(13)가 제공될 수 있다. Referring to FIG. 7, a display device 13 including a substrate 100, a light emitting layer 200, a color conversion layer 300, a lower insulating film 510, an upper electrode film 420, and an upper insulating film 520 Can be provided.

도 1 내지 도 3을 참조하여 설명된 것과 달리, 디스플레이 장치(13)는 반사막(500)을 포함하지 않을 수 있다. 상부 절연막(520)은 상부 전극막(420) 상에서 리세스 영역(PR) 내로 연장되어, 리세스 영역(PR)을 채울 수 있다. 상부 절연막(520)은 상부 전극막(420)과 직접 접할 수 있다. Unlike described with reference to FIGS. 1 to 3, the display device 13 may not include the reflective film 500. The upper insulating layer 520 may extend into the recess region PR on the upper electrode layer 420 to fill the recess region PR. The upper insulating layer 520 may directly contact the upper electrode layer 420.

리세스 영역(PR)의 폭(WR)은 전반사 되지 않고 상부 반도체 막(220)을 투과한 광이 전부 리세스 영역(PR)에 도달하도록 결정될 수 있다. 리세스 영역(PR)의 폭(WR)은 도 4를 참조하여 설명된 최대 투과 입사각(도 4의 θM1)으로 상부 반도체 막(220)과 상부 전극막(420)의 계면을 지난 광이 리세스 영역(PR)에 도달한 때의 상기 광의 폭(WL)과 같거나 그보다 클 수 있다. 이에 따라, 광 추출 효율이 개선될 수 있다. The width W R of the recess region PR may not be totally reflected and may be determined such that all the light transmitted through the upper semiconductor film 220 reaches the recess region PR. The width W R of the recess region PR is the maximum transmission incident angle (θM1 in FIG. 4) described with reference to FIG. 4, where light passing through the interface between the upper semiconductor film 220 and the upper electrode film 420 is removed. It may be equal to or greater than the width W L of the light when reaching the set region PR. Accordingly, the light extraction efficiency can be improved.

평면적 관점에서, 발광 영역(232a, 232b, 232c)은 리세스 영역(PR)의 측면으로부터 제2 거리(D2)이상 이격될 수 있다. 제2 거리(D2)는 도 4를 참조하여 설명된 제1 거리(도 4의 D1)와 동일한 관계식으로 도출될 수 있다. In plan view, the light emitting areas 232a, 232b, and 232c may be spaced apart by a second distance D2 or more from the side surface of the recess area PR. The second distance D2 may be derived in the same relationship as the first distance (D1 in FIG. 4) described with reference to FIG. 4.

D2=(DMQW

Figure pat00012
tan(θ1)+TITO
Figure pat00013
tan(θ2))D2=(D MQW
Figure pat00012
tan(θ1)+T ITO
Figure pat00013
tan(θ2))

(DMQW: 발광 영역(232a, 232b, 232c)과 상부 반도체 막(220)의 상면 사이의 거리, TITO: 상부 전극막(420)의 두께)(D MQW : distance between the light emitting regions 232a, 232b, 232c and the upper surface of the upper semiconductor film 220, T ITO : thickness of the upper electrode film 420)

제2 거리(D2)는 도 4를 참조하여 설명된 최대 투과 입사각(θM1) 및 최대 투과 굴절각(θM2)과 아래의 관계식을 만족할 수 있다. The second distance D2 may satisfy the maximum transmission incident angle θM1 and the maximum transmission refractive angle θM2 described with reference to FIG. 4 and the following relational expression.

D2≥(DMQW

Figure pat00014
tan(θM1)+TITO
Figure pat00015
tan(θM2))D2≥(D MQW
Figure pat00014
tan(θM1)+T ITO
Figure pat00015
tan(θM2))

이에 따라, 상부 반도체 막(220)을 투과한 광이 전부 리세스 영역(PR)을 통해 방출될 수 있다.Accordingly, all of the light transmitted through the upper semiconductor film 220 may be emitted through the recess region PR.

본 개시는 상부 반도체 막(220)을 투과한 광이 리세스 영역(PR)을 통해 방출되도록 리세스 영역(PR)의 크기 및 리세스 영역(PR)과 발광 영역(232a, 232b, 232c) 사이의 평면적 거리를 결정하여, 광 추출 효율을 개선할 수 있다.In the present disclosure, the size of the recess region PR and the recess regions PR and the light emitting regions 232a, 232b, and 232c are such that light transmitted through the upper semiconductor film 220 is emitted through the recess region PR. By determining the planar distance of, it is possible to improve the light extraction efficiency.

도 8은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다. 설명의 간결함을 위해, 도 7을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.8 is a cross-sectional view of a sub pixel according to example embodiments. For the sake of brevity, substantially the same content as described with reference to FIG. 7 may not be described.

도 8을 참조하면, 기판(100), 발광층(200), 색 변환층(300), 하부 절연막(510), 상부 전극막(420), 및 상부 절연막(520)을 포함하는 디스플레이 장치(14)가 제공될 수 있다. 도 7을 참조하여 설명된 것과 달리, 상부 전극막(420)은 제1 광 추출 패턴들(422)을 포함할 수 있다. 제1 광 추출 패턴들(422)은 상부 전극막(420) 내의 광을 상부 전극막(420) 외부로 추출하는 광 추출 효율을 개선할 수 있다. 제1 광 추출 패턴들(422)은 상부 전극막(420)의 상면으로부터 돌출될 수 있다. 예를 들어, 제1 광 추출 패턴들(422)은 뿔(cone) 형상, 기둥 형상, 또는 이들의 조합 형상을 가질 수 있다. 제1 광 추출 패턴들(422)은 리세스 영역(PR) 내에 제공될 수 있다. Referring to FIG. 8, a display device 14 including a substrate 100, a light emitting layer 200, a color conversion layer 300, a lower insulating film 510, an upper electrode film 420, and an upper insulating film 520 Can be provided. Unlike that described with reference to FIG. 7, the upper electrode layer 420 may include first light extraction patterns 422. The first light extraction patterns 422 may improve light extraction efficiency of extracting light in the upper electrode layer 420 outside the upper electrode layer 420. The first light extraction patterns 422 may protrude from the upper surface of the upper electrode layer 420. For example, the first light extraction patterns 422 may have a cone shape, a pillar shape, or a combination shape thereof. The first light extraction patterns 422 may be provided in the recess area PR.

제1 광 추출 패턴들(422)은 상부 전극(420)과 단일 구조체를 형성할 수 있다. 달리 말하면, 제1 광 추출 패턴들(422)과 상부 전극(420) 사이에 경계면이 존재하지 않을 수 있다. 제1 광 추출 패턴들(422)은 상부 전극(420)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 제1 광 추출 패턴들(422)은 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), Ag, Au, 및 이들의 조합을 포함할 수 있다.The first light extraction patterns 422 may form a single structure with the upper electrode 420. In other words, an interface may not exist between the first light extraction patterns 422 and the upper electrode 420. The first light extraction patterns 422 may include a material substantially the same as the upper electrode 420. For example, the first light extraction patterns 422 may include Indium Tin Oxide (ITO), ZnO, Indium Zinc Oxide (IZO), Indium Gallium Zinc Oxide (IGZO), Ag, Au, and combinations thereof. have.

본 개시는 광 추출 패턴(422)에 의해 광 추출 효율이 개선된 디스플레이 장치(14)를 제공할 수 있다.The present disclosure can provide a display device 14 with improved light extraction efficiency by the light extraction pattern 422.

도 9는 예시적인 실시예들에 따른 서브 픽셀의 단면도이다. 설명의 간결함을 위해, 도 8을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.9 is a cross-sectional view of a sub pixel according to example embodiments. For the sake of brevity, substantially the same content as described with reference to FIG. 8 may not be described.

도 9를 참조하면, 기판(100), 발광층(200), 색 변환층(300), 하부 절연막(510), 상부 전극막(420), 및 상부 절연막(520)을 포함하는 디스플레이 장치(15)가 제공될 수 있다. 도 8을 참조하여 설명된 것과 달리, 상부 반도체 막(220)은 제2 광 추출 패턴들(222)을 포함할 수 있다. 제2 광 추출 패턴들(222)은 상부 반도체 막(220) 내의 광에 을 상부 반도체 막(220) 외부로 추출하는 광 추출 효율을 개선할 수 있다. 제2 광 추출 패턴들(222)은 상부 반도체 막(220)의 상면으로부터 돌출될 수 있다. 예를 들어, 제2 광 추출 패턴들(222)은 뿔(cone) 형상, 기둥 형상, 또는 이들의 조합 형상을 가질 수 있다. 제2 광 추출 패턴들(222)은 제1 개구(OP1) 내에 제공될 수 있다.Referring to FIG. 9, a display device 15 including a substrate 100, a light emitting layer 200, a color conversion layer 300, a lower insulating film 510, an upper electrode film 420, and an upper insulating film 520 Can be provided. Unlike that described with reference to FIG. 8, the upper semiconductor film 220 may include second light extraction patterns 222. The second light extraction patterns 222 may improve light extraction efficiency of extracting light in the upper semiconductor film 220 out of the upper semiconductor film 220. The second light extraction patterns 222 may protrude from the upper surface of the upper semiconductor film 220. For example, the second light extraction patterns 222 may have a cone shape, a pillar shape, or a combination shape thereof. The second light extraction patterns 222 may be provided in the first opening OP1.

제2 광 추출 패턴들(222)은 상부 반도체 막(220)과 단일 구조체를 형성할 수 있다. 달리 말하면, 제2 광 추출 패턴들(222)과 상부 반도체 막(220) 사이에 경계면이 존재하지 않을 수 있다. 제2 광 추출 패턴들(222)은 상부 반도체 막(220)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 제2 광 추출 패턴들(222)은 GaN를 포함할 수 있다.The second light extraction patterns 222 may form a single structure with the upper semiconductor film 220. In other words, an interface may not exist between the second light extraction patterns 222 and the upper semiconductor film 220. The second light extraction patterns 222 may include a material substantially the same as the upper semiconductor film 220. For example, the second light extraction patterns 222 may include GaN.

상부 전극막(220)은 제2 광 추출 패턴들(222)의 표면을 따라 연장될 수 있다. 상부 전극막(420)은 제2 광 추출 패턴들(222)을 컨포멀하게 덮을 수 있다. 이에 따라, 제2 광 추출 패턴들(222) 상에 제1 광 추출 패턴들(422)이 제공될 수 있다.The upper electrode layer 220 may extend along the surface of the second light extraction patterns 222. The upper electrode layer 420 may conformally cover the second light extraction patterns 222. Accordingly, first light extraction patterns 422 may be provided on the second light extraction patterns 222.

본 개시는 제1 및 제2 광 추출 패턴들(422, 222)에 의해 광 추출 효율이 개선된 디스플레이 장치(15)를 제공할 수 있다.The present disclosure may provide a display device 15 having improved light extraction efficiency by the first and second light extraction patterns 422 and 222.

도 10은 예시적인 실시예들에 따른 서브 픽셀의 단면도이다. 설명의 간결함을 위해, 도 1 내지 도 4를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.10 is a cross-sectional view of a sub-pixel according to example embodiments. For the sake of brevity, substantially the same content as described with reference to FIGS. 1 to 4 may not be described.

도 10을 참조하면, 기판(100), 발광층(200), 색 변환층(300), 하부 절연막(510), 반사막(600), 및 상부 절연막(520)을 포함하는 디스플레이 장치(16)가 제공될 수 있다. 도 1 내지 도 3을 참조하여 설명된 것과 달리, 디스플레이 장치(16)는 상부 전극막(420)을 포함하지 않을 수 있다. Referring to FIG. 10, a display device 16 including a substrate 100, a light emitting layer 200, a color conversion layer 300, a lower insulating film 510, a reflective film 600, and an upper insulating film 520 is provided. Can be. Unlike described with reference to FIGS. 1 to 3, the display device 16 may not include the upper electrode layer 420.

반사막(600)은 하부 절연막(510) 상에 제공되어, 하부 절연막(510)과 직접 접할 수 있다. 반사막(600)은 하부 절연막(510)의 표면을 덮을 수 있다. 반사막(600)은 하부 절연막(510)의 상면으로부터 제1 개구(OP1) 내로 연장되어, 상부 반도체 막(220)의 상면에 직접 접할 수 있다. 반사막(600)은 상부 반도체 막(220)과 전기적으로 연결될 수 있다. 반사막(600)은 도 2 및 도 3의 상부 전극막(도 2 및 도 3의 420) 대신 상부 반도체 막(220)에 전압을 인가할 수 있다.The reflective film 600 is provided on the lower insulating film 510, so that it can directly contact the lower insulating film 510. The reflective layer 600 may cover the surface of the lower insulating layer 510. The reflective film 600 extends from the upper surface of the lower insulating film 510 into the first opening OP1, and may directly contact the upper surface of the upper semiconductor film 220. The reflective film 600 may be electrically connected to the upper semiconductor film 220. The reflective film 600 may apply a voltage to the upper semiconductor film 220 instead of the upper electrode film (420 of FIGS. 2 and 3) of FIGS. 2 and 3.

제2 개구(OP2)는 상부 반도체 막(220)을 노출할 수 있다. 제2 개구(OP2)의 폭(WO)은 상부 반도체 막(220)과 상부 절연막(520)의 계면에 도달한 광이 제2 개구(OP2)를 통해 전부 방출되도록 결정될 수 있다. 상부 절연막(520)의 굴절률은 상부 반도체 막(220)의 굴절률보다 작을 수 있다. The second opening OP2 may expose the upper semiconductor film 220. The width WO of the second opening OP2 may be determined such that light reaching the interface between the upper semiconductor layer 220 and the upper insulating layer 520 is entirely emitted through the second opening OP2. The refractive index of the upper insulating film 520 may be smaller than that of the upper semiconductor film 220.

발광 영역(232a, 232b, 232c)으로부터 방출된 광은 상부 반도체 막(220)의 상면에 제1 각도(θ1)로 입사할 수 있다. 제1 각도(θ1)는 입사각으로 지칭될 수 있다. 이때, 제1 각도(θ1)는 제3 방향(DR3)과 광이 이루는 각도일 수 있다.Light emitted from the light emitting regions 232a, 232b, and 232c may enter the upper surface of the upper semiconductor film 220 at a first angle θ1. The first angle θ1 may be referred to as an incident angle. In this case, the first angle θ1 may be an angle formed by the third direction DR3 and light.

하부 절연막(510)은 상부 반도체 막(220)보다 작은 굴절률을 가질 수 있다. 이에 따라, 광은 임계각(θC)보다 큰 각도로 상부 반도체 막(220)과 하부 절연막(510)의 계면에 입사한 경우, 전반사될 수 있다. 즉, 제1 각도(θ1)가 임계각(θC)보다 큰 경우(θ1>θC), 광은 상부 반도체 막(220)을 투과하지 못할 수 있다. The lower insulating layer 510 may have a refractive index smaller than that of the upper semiconductor layer 220. Accordingly, when light enters the interface between the upper semiconductor film 220 and the lower insulating film 510 at an angle greater than the critical angle θC, total light may be reflected. That is, when the first angle θ1 is greater than the critical angle θC (θ1>θC), light may not pass through the upper semiconductor film 220.

광이 임계각(θC)보다 작은 각도로 상부 반도체 막(220)과 하부 절연막(510)의 계면에 입사한 경우(θ1<θC), 상부 반도체 막(220)을 투과할 수 있다. 상부 반도체 막(220)을 투과할 수 있는 최대 입사각은 최대 투과 입사각(θM1)으로 지칭될 수 있다. When light enters the interface between the upper semiconductor layer 220 and the lower insulating layer 510 at an angle smaller than the critical angle θC (θ1<θC), the upper semiconductor layer 220 may be transmitted. The maximum incident angle through which the upper semiconductor film 220 can be transmitted may be referred to as a maximum transmitted incident angle θM1.

제2 개구(OP2)의 폭(WO)은 최대 투과 입사각(θM1)으로 상부 반도체 막(220) 의 상면을 지난 광이 제2 개구(OP2)를 통해 방출되도록 결정될 수 있다. 즉, 제2 개구(OP2)의 폭(WO)은 광이 최대 투과 입사각(θM1)으로 제2 개구에 도달한 때, 상기 광의 폭(WL)과 같거나 그보다 클 수 있다.The width W O of the second opening OP2 may be determined such that light passing through the upper surface of the upper semiconductor film 220 at the maximum transmission incident angle θM1 is emitted through the second opening OP2. That is, the width W O of the second opening OP2 may be equal to or greater than the width WL of the light when the light reaches the second opening at the maximum transmission incident angle θM1.

평면적 관점에서, 발광 영역(232a, 232b, 232c)은 제2 개구(OP2)의 측면으로부터 제1 거리(D1)만큼 이격될 수 있다. 제1 거리(D1)는 아래의 식에 의해 결정될 수 있다.In plan view, the light emitting regions 232a, 232b, and 232c may be spaced apart by a first distance D1 from the side of the second opening OP2. The first distance D1 may be determined by the following equation.

D1=(DMQW

Figure pat00016
tan(θ1))D1=(D MQW
Figure pat00016
tan(θ 1 ))

(DMQW: 발광 영역(232a, 232b, 232c)과 상부 반도체 막(220)의 상면 사이의 거리)(D MQW : Distance between the light emitting regions 232a, 232b, 232c and the upper surface of the upper semiconductor film 220)

제1 거리(D1)는 최대 투과 입사각(θM1)과 아래의 관계식을 만족할 수 있다. The first distance D1 may satisfy the maximum transmission incident angle θM1 and the following relationship.

D1≥(DMQW

Figure pat00017
tan(θM1))D1≥(D MQW
Figure pat00017
tan(θM1))

이에 따라, 상부 반도체 막(220)을 투과한 광이 전부 제2 개구(OP2)를 통해 방출될 수 있다.Accordingly, all of the light transmitted through the upper semiconductor film 220 may be emitted through the second opening OP2.

상부 절연막(520)은 반사막(600) 상으로부터 제2 개구(OP2) 내로 연장될 수 있다. 상부 절연막(520)은 상부 반도체 막(220)에 직접 접할 수 있다. The upper insulating layer 520 may extend from the reflective layer 600 into the second opening OP2. The upper insulating film 520 may directly contact the upper semiconductor film 220.

본 개시는 상부 반도체 막(220)을 투과한 광이 제2 개구(OP2)를 통해 방출되도록 제2 개구(OP2)의 크기 및 제2 개구(OP2)와 발광 영역(232a, 232b, 232c) 사이의 평면적 거리를 결정하여, 광 추출 효율을 개선할 수 있다.In the present disclosure, the size of the second opening OP2 and the second opening OP2 and the light emitting regions 232a, 232b, and 232c are such that light transmitted through the upper semiconductor film 220 is emitted through the second opening OP2. By determining the planar distance of, it is possible to improve the light extraction efficiency.

도 11은 예시적인 실시예들에 따른 도 1의 I-I’선에 대응하는 단면도이다. 도 12는 도 11의 서브 픽셀의 단면도이다. 설명의 간결함을 위해, 도 10을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다. 11 is a cross-sectional view corresponding to line I-I' of FIG. 1 according to example embodiments. 12 is a cross-sectional view of the sub-pixel of FIG. 11. For the sake of brevity, substantially the same content as described with reference to FIG. 10 may not be described.

도 11 및 도 12를 참조하면, 기판(100), 발광층(200), 및 색 변환층(300)을 포함하는 디스플레이 장치(17)가 제공될 수 있다. 도 10을 참조하여 설명된 것과 달리, 색 변환 패턴들(300R, 300G, 300B)은 상부 절연막(520)을 관통하여 제2 개구(OP2) 내에 제공될 수 있다. 11 and 12, a display device 17 including a substrate 100, a light emitting layer 200, and a color conversion layer 300 may be provided. Unlike those described with reference to FIG. 10, the color conversion patterns 300R, 300G, and 300B may pass through the upper insulating layer 520 and be provided in the second opening OP2.

평면적 관점에서, 발광 영역(232a, 232b, 232c)은 제2 개구(OP2)의 측면으로부터 제1 거리(D1)만큼 이격될 수 있다. 제1 거리(D1)는 도 10을 참조하여 설명된 것과 실질적으로 동일할 수 있다. 따라서, 제1 거리(D1)는 최대 투과 입사각(θM1)과 아래의 관계식을 만족할 수 있다. In plan view, the light emitting regions 232a, 232b, and 232c may be spaced apart by a first distance D1 from the side of the second opening OP2. The first distance D1 may be substantially the same as described with reference to FIG. 10. Therefore, the first distance D1 may satisfy the maximum transmission incident angle θM1 and the following relational expression.

D1≥(DMQW

Figure pat00018
tan(θM1))D1≥(D MQW
Figure pat00018
tan(θM1))

이에 따라, 상부 반도체 막(220)을 투과한 광이 전부 제2 개구(OP2)를 통해 방출될 수 있다.Accordingly, all of the light transmitted through the upper semiconductor film 220 may be emitted through the second opening OP2.

상부 절연막(520)은 색 변환 패턴들(300R, 300G, 300B) 사이에 제공될 수 있다. 상부 절연막(520)과 격벽(310)은 차례로 적층될 수 있다. The upper insulating layer 520 may be provided between the color conversion patterns 300R, 300G, and 300B. The upper insulating layer 520 and the partition wall 310 may be sequentially stacked.

본 개시는 상부 반도체 막(220)을 투과한 광이 제2 개구(OP2)를 통해 방출되도록 제2 개구(OP2)의 크기 및 제2 개구(OP2)와 발광 영역(232a, 232b, 232c) 사이의 평면적 거리를 결정하여, 광 추출 효율을 개선할 수 있다.In the present disclosure, the size of the second opening OP2 and the second opening OP2 and the light emitting regions 232a, 232b, and 232c are such that light transmitted through the upper semiconductor film 220 is emitted through the second opening OP2. By determining the planar distance of, it is possible to improve the light extraction efficiency.

본 발명의 기술적 사상의 실시예들에 대한 이상의 설명은 본 발명의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 발명의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다. The above description of embodiments of the technical idea of the present invention provides an example for describing the technical idea of the present invention. Therefore, the technical idea of the present invention is not limited to the above embodiments, and various modifications and changes such as performing the above embodiments in combination by a person having ordinary knowledge in the art within the technical idea of the present invention This is possible.

100: 기판 200: 발광층
210, 220: 반도체 막 230: 활성층
232a, 232b, 232c: 발광 영역
234: 이온 주입 영역
300:색 변환층 300R, 300G, 300B: 색 변환 패턴
310: 격벽 410, 420: 전극 패턴
510, 520: 절연막 600: 반사막100: substrate 200: light emitting layer
210, 220: semiconductor film 230: active layer
232a, 232b, 232c: light emitting area
234: ion implantation region
300: color conversion layer 300R, 300G, 300B: color conversion pattern
310: partition wall 410, 420: electrode pattern
510, 520: insulating film 600: reflective film

Claims (20)

기판;
상기 기판 상에 발광층; 및
상기 발광층 상에 제공된 반사막;을 포함하되,
상기 반사막은 제1 개구를 포함하고,
상기 발광층은 광을 방출하는 발광 영역을 포함하며,
상기 발광 영역은 상기 기판의 상면에 수직한 방향으로 상기 제1 개구와 중첩하고, 상기 제1 개구보다 작은 크기를 갖는 디스플레이 장치.Board;
A light emitting layer on the substrate; And
It includes; a reflective film provided on the light emitting layer;
The reflective film includes a first opening,
The light emitting layer includes a light emitting region that emits light,
The light emitting area overlaps the first opening in a direction perpendicular to an upper surface of the substrate, and has a size smaller than the first opening. 제 1 항에 있어서,
상기 발광층과 상기 반사막 사이에 제공된 하부 절연막을 더 포함하되,
상기 하부 절연막은 상기 제1 개구와 중첩하는 제2 개구를 갖고,
상기 반사막은 상기 하부 절연막의 표면을 따라 연장되어, 상기 제2 개구 내에 제공되는 디스플레이 장치.According to claim 1,
Further comprising a lower insulating film provided between the light emitting layer and the reflective film,
The lower insulating film has a second opening overlapping the first opening,
The reflective film extends along the surface of the lower insulating film, and is provided in the second opening. 제 2 항에 있어서,
상기 제1 개구의 크기는, 최대 투과 입사각으로 상기 발광층의 상면에 도달한 광이 상기 제1 개구를 통해 방출되도록 결정되고,
상기 최대 투과 입사각은 상기 광이 상기 발광층을 투과하는 최대 각도인 디스플레이 장치.According to claim 2,
The size of the first opening is determined such that light reaching the upper surface of the light emitting layer at the maximum transmission incident angle is emitted through the first opening,
The maximum transmission incidence angle is the maximum angle at which the light passes through the light emitting layer. 제 3 항에 있어서,
상기 발광층은 상기 발광 영역과 상기 하부 절연막 사이에 제공된 상부 반도체 막을 더 포함하고,
평면적 관점에서, 상기 반사막과 상기 발광 영역 사이의 거리는 아래의 식에 의해 결정되는 디스플레이 장치.

상기 반사막과 상기 발광 영역 사이의 거리≥(상기 상부 반도체 막의 두께)
Figure pat00019
tan(상기 최대 투과 입사각)The method of claim 3,
The light emitting layer further includes an upper semiconductor film provided between the light emitting region and the lower insulating film,
In plan view, the distance between the reflective film and the light emitting region is determined by the following equation.

Distance between the reflective film and the light emitting region ≥ (thickness of the upper semiconductor film)
Figure pat00019
tan (above maximum transmission angle) 제 1 항에 있어서,
상기 제1 개구는 상기 발광층을 노출하고,
상기 반사막은 상기 발광층에 직접 접하는 디스플레이 장치.According to claim 1,
The first opening exposes the light emitting layer,
The reflective film is a display device that directly contacts the light emitting layer. 제 5 항에 있어서,
상기 반사막 상에 제공되는 상부 절연막;을 더 포함하되,
상기 상부 절연막은 상기 제1 개구 내로 연장되어, 상기 발광층에 직접 접하는 디스플레이 장치.The method of claim 5,
Further comprising; an upper insulating film provided on the reflective film,
The upper insulating layer extends into the first opening, so that the display device directly contacts the light emitting layer. 제 5 항에 있어서,
상기 반사막 상에 제공되는 상부 절연막; 및
상기 상부 절연막 상에 제공되는 색 변환 패턴;을 더 포함하되,
상기 색 변환 패턴은 상기 상부 절연막을 관통하여, 상기 제1 개구 내로 연장하는 디스플레이 장치.The method of claim 5,
An upper insulating film provided on the reflective film; And
A color conversion pattern provided on the upper insulating film; further includes,
The color conversion pattern penetrates the upper insulating layer and extends into the first opening. 제 1 항에 있어서,
상기 발광층과 상기 반사막 사이에 제공된 상부 전극막을 더 포함하되,
상기 상부 전극막은 상기 발광층보다 작은 굴절률을 가지고,
상기 제1 개구는 상기 상부 전극막을 노출하고,
상기 제1 개구의 크기는, 최대 투과 입사각으로 상기 발광층의 상면에 도달한 광이 상기 제1 개구를 통해 방출되도록 결정되고,
상기 최대 투과 입사각은 상기 광이 상기 발광층을 투과하는 최대 각도이고, 상기 광이 상기 상부 전극막과 상기 발광층의 계면에서 전반사되는 임계각보다 작은 디스플레이 장치.According to claim 1,
Further comprising an upper electrode film provided between the light emitting layer and the reflective film,
The upper electrode layer has a smaller refractive index than the light emitting layer,
The first opening exposes the upper electrode film,
The size of the first opening is determined such that light reaching the upper surface of the light emitting layer at the maximum transmission incident angle is emitted through the first opening,
The maximum transmission incidence angle is a maximum angle at which the light passes through the light emitting layer, and a display device having a light smaller than a critical angle at which light is totally reflected at the interface between the upper electrode layer and the light emitting layer. 제 8 항에 있어서,
상기 상부 전극막의 상면으로부터 돌출된 광 추출 패턴들;을 더 포함하되,
상기 광 추출 패턴들은 상기 제1 개구 내에 제공되는 디스플레이 장치.The method of claim 8,
Further comprising; light extraction patterns protruding from the upper surface of the upper electrode film;
The light extraction patterns are provided in the first opening. 제 8 항에 있어서,
상기 발광층은 상기 발광 영역과 상기 상부 전극막 사이에 제공된 상부 반도체 막을 더 포함하고,
평면적 관점에서, 상기 반사막과 상기 발광 영역 사이의 거리는 아래의 식에 의해 결정되는 디스플레이 장치.

상기 반사막과 상기 발광 영역 사이의 거리≥(상기 상부 반도체 막의 두께)
Figure pat00020
tan(상기 최대 투과 입사각)+(상기 상부 전극막의 두께)
Figure pat00021
tan(상기 광이 상기 최대 투과 입사각으로 상기 발광층을 통과한 때의 굴절각))The method of claim 8,
The emission layer further includes an upper semiconductor layer provided between the emission region and the upper electrode layer,
In plan view, the distance between the reflective film and the light emitting region is determined by the following equation.

Distance between the reflective film and the light emitting region ≥ (thickness of the upper semiconductor film)
Figure pat00020
tan (the maximum incident angle of transmission) + (thickness of the upper electrode film)
Figure pat00021
tan (refractive angle when the light passes through the light emitting layer at the maximum transmission incident angle)) 제 10 항에 있어서,
상기 상부 반도체 막의 상면으로부터 돌출된 광 추출 패턴들;을 더 포함하되,
상기 광 추출 패턴들은 상기 기판의 상기 상면에 수직한 방향으로 상기 개구와 중첩하는 디스플레이 장치.The method of claim 10,
Further comprising; light extraction patterns protruding from the upper surface of the upper semiconductor film;
The light extraction patterns overlap with the opening in a direction perpendicular to the upper surface of the substrate. 제 1 항에 있어서,
상기 발광층은:
하부 반도체 막;
상기 하부 반도체 막 상에 적층된 상부 반도체 막; 및
상기 하부 반도체 막과 상기 상부 반도체 막 사이에 제공된 활성층;을 포함하고,
상기 활성층은:
상기 발광 영역; 및
평면적 관점에서 상기 발광 영역을 둘러싸는 이온 주입 영역;을 포함하는 디스플레이 장치.According to claim 1,
The light emitting layer:
A lower semiconductor film;
An upper semiconductor film stacked on the lower semiconductor film; And
And an active layer provided between the lower semiconductor film and the upper semiconductor film.
The active layer:
The light emitting region; And
A display device comprising; an ion implantation region surrounding the emission region in a planar view. 기판;
상기 기판 상에 발광층; 및
상기 발광층 상에 제공된 상부 전극막;을 포함하되,
상기 상부 전극막은 리세스 영역을 갖고,
상기 발광층은 상기 기판의 상면에 수직한 방향으로 상기 리세스 영역과 중첩하는 상기 발광 영역을 포함하고,
상기 발광 영역은 상기 리세스 영역보다 작은 디스플레이 장치.Board;
A light emitting layer on the substrate; And
It includes; an upper electrode film provided on the light emitting layer;
The upper electrode film has a recess region,
The emission layer includes the emission region overlapping the recess region in a direction perpendicular to the upper surface of the substrate,
The light emitting area is a display device smaller than the recess area. 제 13 항에 있어서,
상기 리세스 영역의 크기는, 최대 투과 입사각으로 상기 발광층의 상면에 도달한 광이 상기 리세스 영역을 통해 방출되도록 결정되고,
상기 최대 투과 입사각은 상기 광이 상기 발광층을 투과하는 최대 각도이고, 상기 광이 상기 상부 전극막과 상기 발광층의 계면에서 전반사되는 임계각보다 작은 디스플레이 장치.The method of claim 13,
The size of the recess region is determined such that light reaching the top surface of the light emitting layer at the maximum transmission incident angle is emitted through the recess region,
The maximum transmission incidence angle is a maximum angle at which the light passes through the light emitting layer, and the display device is smaller than a critical angle at which the light is totally reflected at the interface between the upper electrode layer and the light emitting layer. 제 14 항에 있어서,
상기 상부 전극막의 상면으로부터 돌출된 광 추출 패턴들;을 더 포함하되,
상기 광 추출 패턴들은 상기 리세스 영역 내에 제공되는 디스플레이 장치.The method of claim 14,
Further comprising; light extraction patterns protruding from the upper surface of the upper electrode film;
The light extraction patterns are provided in the recess area. 제 13 항에 있어서,
상기 발광층과 상기 상부 전극막 사이에 제공된 하부 절연막을 더 포함하되,
상기 하부 절연막은 상기 리세스 영역과 중첩하는 개구를 갖고,
상기 상부 전극막은 상기 하부 절연막의 표면을 따라 연장되어, 상기 개구 내에 제공되는 디스플레이 장치.The method of claim 13,
Further comprising a lower insulating film provided between the light emitting layer and the upper electrode film,
The lower insulating film has an opening overlapping the recess region,
The upper electrode layer extends along the surface of the lower insulating layer, and is provided in the opening. 제 16 항에 있어서,
상기 발광층의 상면으로부터 돌출된 광 추출 패턴들;을 포함하되,
상기 광 추출 패턴들은 상기 기판의 상기 상면에 수직한 방향으로 상기 리세스 영역과 중첩하는 디스플레이 장치.The method of claim 16,
Includes; light extraction patterns protruding from the top surface of the light emitting layer;
The light extraction patterns overlap the recess area in a direction perpendicular to the upper surface of the substrate. 기판;
상기 기판 상에 발광층;
상기 발광층 상에 제공된 색 변환층; 및
상기 발광층 및 상기 색 변환층 사이에 제공된 반사막;을 포함하되,
상기 발광층은 광을 방출하는 복수의 발광 영역들을 포함하며,
상기 반사막은 복수의 개구들을 포함하고,
상기 복수의 발광 영역들은 상기 기판의 상면에 수직한 방향으로 상기 복수의 개구들과 각각 중첩하고,
상기 복수의 발광 영역들의 각각은 상기 복수의 개구들의 각각보다 작은 크기를 갖는 디스플레이 장치.Board;
A light emitting layer on the substrate;
A color conversion layer provided on the light emitting layer; And
It includes; a reflective film provided between the light emitting layer and the color conversion layer;
The light emitting layer includes a plurality of light emitting regions that emit light,
The reflective film includes a plurality of openings,
The plurality of light emitting regions overlap each of the plurality of openings in a direction perpendicular to the upper surface of the substrate,
Each of the plurality of light emitting areas has a display device having a size smaller than each of the plurality of openings. 제 18 항에 있어서,
상기 색 변환층은 복수의 색 변환 패턴들을 포함하고,
상기 복수의 색 변환 패턴들은 상기 복수의 발광 영역들과 각각 서로 마주하는 디스플레이 장치.The method of claim 18,
The color conversion layer includes a plurality of color conversion patterns,
The plurality of color conversion patterns is a display device that faces each of the plurality of light emitting regions. 제 19 항에 있어서,
상기 복수의 발광 영역들은 상기 기판의 상기 상면에 평행한 방향을 따라 서로 이격되는 디스플레이 장치.

The method of claim 19,
The plurality of light emitting areas are spaced apart from each other along a direction parallel to the upper surface of the substrate.

KR1020180153721A 2018-12-03 2018-12-03 Display device KR20200066950A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180153721A KR20200066950A (en) 2018-12-03 2018-12-03 Display device
US16/593,635 US11450650B2 (en) 2018-12-03 2019-10-04 Display device
US17/883,160 US11978728B2 (en) 2018-12-03 2022-08-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153721A KR20200066950A (en) 2018-12-03 2018-12-03 Display device

Publications (1)

Publication Number Publication Date
KR20200066950A true KR20200066950A (en) 2020-06-11

Family

ID=70849383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180153721A KR20200066950A (en) 2018-12-03 2018-12-03 Display device

Country Status (2)

Country Link
US (2) US11450650B2 (en)
KR (1) KR20200066950A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066950A (en) * 2018-12-03 2020-06-11 삼성전자주식회사 Display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049135A (en) * 2007-08-17 2009-03-05 Sony Corp Display device
US8933625B2 (en) * 2008-03-18 2015-01-13 Samsung Display Co., Ltd. Organic light emitting display apparatus that can function as a mirror
US8399273B2 (en) 2008-08-18 2013-03-19 Tsmc Solid State Lighting Ltd. Light-emitting diode with current-spreading region
US8263422B2 (en) * 2010-04-26 2012-09-11 Varian Semiconductor Equipment Associates, Inc. Bond pad isolation and current confinement in an LED using ion implantation
US8658513B2 (en) 2010-05-04 2014-02-25 Varian Semiconductor Equipment Associates, Inc. Isolation by implantation in LED array manufacturing
KR102332108B1 (en) 2014-09-05 2021-11-26 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
JP2017212365A (en) * 2016-05-26 2017-11-30 株式会社Ｊｏｌｅｄ Substrate for semiconductor device, and display device
KR102613051B1 (en) 2018-09-05 2023-12-12 삼성전자주식회사 High resolution display device
KR102650659B1 (en) 2018-09-13 2024-03-25 삼성전자주식회사 Display device
KR20200066950A (en) * 2018-12-03 2020-06-11 삼성전자주식회사 Display device

Also Published As

Publication number Publication date
US11978728B2 (en) 2024-05-07
US20220384676A1 (en) 2022-12-01
US20200176426A1 (en) 2020-06-04
US11450650B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US11569423B2 (en) Display device
CN105304679B (en) A kind of bottom light emitting-type OLED display panel
US11450710B2 (en) Display device
KR102486391B1 (en) High resolution display device
CN103943787B (en) A kind of OLED display and preparation method thereof
US11424388B2 (en) Light-emitting device and display device including the same
KR102613051B1 (en) High resolution display device
CN102386313B (en) Light emitting device, light emitting device package, and light unit
KR20170106566A (en) Display apparatus
US20220223575A1 (en) Display device and manufacturing method therefor
US11978728B2 (en) Display device
KR102477250B1 (en) Light emitting device
KR102566499B1 (en) Light emitting device
US20220336712A1 (en) Display device using micro led, and method for manufacturing same
JP2022504319A (en) Light emitting device
KR102662697B1 (en) Display device and method for manufacturing the same
JP2006085985A (en) Organic el display device
US20230268464A1 (en) Light emitting element, method of manufacturing light emitting element, and method of manufacturing display device
KR102504334B1 (en) Light emitting device
TW202032786A (en) Light emitting panel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal