KR20200062863A - 디스플레이 장치 및 제조 방법 - Google Patents

디스플레이 장치 및 제조 방법 Download PDF

Info

Publication number
KR20200062863A
KR20200062863A KR1020180148772A KR20180148772A KR20200062863A KR 20200062863 A KR20200062863 A KR 20200062863A KR 1020180148772 A KR1020180148772 A KR 1020180148772A KR 20180148772 A KR20180148772 A KR 20180148772A KR 20200062863 A KR20200062863 A KR 20200062863A
Authority
KR
South Korea
Prior art keywords
layer
electrode
display device
semiconductor layer
sub
Prior art date
Application number
KR1020180148772A
Other languages
English (en)
Inventor
최준희
강승진
공기호
박정훈
박진주
한주헌
황경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180148772A priority Critical patent/KR20200062863A/ko
Priority to US16/589,359 priority patent/US11121171B2/en
Priority to EP19201136.9A priority patent/EP3660900B1/en
Priority to CN201911075218.2A priority patent/CN111223885A/zh
Priority to JP2019210340A priority patent/JP7402023B2/ja
Publication of KR20200062863A publication Critical patent/KR20200062863A/ko
Priority to US17/400,354 priority patent/US11705479B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Abstract

디스플레이 장치 및 그 제조 방법이 개시된다.
개시된 디스플레이 장치는, 지지 기판, 상기 지지 기판에 구비된 것으로 픽셀 전극에 전원을 인가하는 구동 소자를 포함하는 구동층, 및 상기 구동층에 구비된 발광층;을 포함한다.

Description

디스플레이 장치 및 제조 방법{Display apparatus and method of manufacturing the same}
예시적인 실시예는 고해상도 디스플레이 장치 및 그 제조 방법에 관한 것이다.
디스플레이 장치로 LCD(liquid crystal display)와 OLED(organic light emitting diode) 디스플레이 등이 널리 사용되고 있다. 또한, 최근에는 마이크로 LED(micro light emitting diode)를 이용하여 고해상도 디스플레이 장치를 제작하는 기술이 각광을 받고 있다. 발광 다이오드(Light emitting diode; LED)는 저전력 사용과 친환경적이라는 장점이 있다. 이러한 장점 때문에 산업적인 수요가 증대되고 있다.
마이크로 LED 디스플레이는 TFT나 CMOS와 같은 구동부와 LED를 각각 제작한 후 이들을 접합하여 제작될 수 있다. 이 경우 접합하면서 전기적 연결 부분에 결함이 발생할 수 있고, 열적 미스매치에 따른 접합 불안정성이 발생할 수 있다.
예시적인 실시예는 고해상도 디스플레이 장치를 제공한다.
예시적인 실시예는 고해상도 디스플레이 장치의 제조 방법을 제공한다.
예시적인 실시예는, 서브 픽셀 단위로 전원을 인가하도록 구성된 픽셀 전극과, 공통 전극을 포함하여 서브 픽셀 별로 광을 발광하는 디스플레이 장치에서 있어서, 지지 기판; 상기 지지 기판에 구비된 것으로 상기 픽셀 전극에 전원을 인가하는 구동 소자를 포함하는 구동층; 및 상기 구동층에 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층;을 포함한다.
상기 지지 기판과 상기 구동층 사이에 결합층이 더 구비될 수 있다.
상기 픽셀 전극이 구동층과 발광층 사이에 구비될 수 있다.
상기 공통 전극이 상기 발광층 위에 구비될 수 있다.
상기 지지 기판은 실리콘 기판, 글라스 기판, 사파이어 기판 또는 SiO2가 코팅된 실리콘 기판을 포함할 수 있다.
상기 구동 소자는 트랜지스터, 박막 트랜지스터, 또는 고전자 이동도 트랜지스터(HEMT)를 포함할 수 있다.
상기 픽셀 전극이 상기 활성층에서 발광된 광을 반사시키도록 구성될 수 있다.
상기 픽셀 전극이 Ag, Au, Al, Cr 또는 Ni,또는 이들의 합금을 포함할 수 있다.
상기 발광층이 서브 픽셀 단위로 발광 구조를 격리시키는 격리 구조를 포함할 수 있다.
상기 구동층의 상기 격리 구조에 대응되는 영역에 전류 차단 층이 더 구비될 수 있다.
상기 공통 전극이 투명 전극으로 구성될 수 있다.
상기 공통 전극이 이웃하는 서브 픽셀 사이에 구비된 트랜치 구조를 포함할 수 있다.
상기 트랜치 구조는 그 바닥 면이 상기 활성층의 제2 반도체층에 대향하는 면의 연장선보다 상부에 위치할 수 있다.
상기 제2반도체층에 미세 패턴 구조를 구비할 수 있다.
상기 발광층에서 발광된 광을 서로 다른 칼라 광으로 변환하는 복수 개의 색 변환층을 더 포함할 수 있다.
상기 복수 개의 색 변환층 사이에 반사막이 구비된 격벽을 더 포함할 수 있다.
예시적인 실시예에 따른 디스플레이 장치는, 지지 기판; 상기 지지 기판에 구비된 것으로 구동 소자를 포함하는 구동층; 상기 구동층에 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하고, 상기 활성층으로부터의 광이 서브 픽셀 단위로 발광되도록 격리 구조를 가지는 발광층; 상기 제1 반도체층과 상기 서브 픽셀 단위로 전기적으로 연결되도록 마련되는 제1 전극; 및 상기 제2 반도체층과 전기적으로 연결되도록 마련되는 제2 전극;을 포함할 수 있다.
상기 제2 전극이 공통 전극으로 구성될 수 있다.
상기 제2 전극이 투명 전극으로 구성되고, 제2반도체 층을 덮도록 배치될 수 있다.
상기 제2 전극이 불투명 전극으로 구성되고, 제2 전극에 상기 활성층으로부터 나온 광이 투과되도록 윈도우 영역이 구비될 수 있다.
상기 격리 구조가 이온 주입 영역을 포함할 수 있다.
예시적인 실시예에 따른 디스플레이 제조 방법은, 에피 기판에 제1 반도체층을 형성하는 단계; 상기 제1 반도체층에 활성층을 형성하는 단계; 상기 활성층에 제2 반도체층을 형성하는 단계; 상기 활성층을 서브 픽셀 단위로 격리시키는 단계; 상기 제2 반도체층에 서브 픽셀 단위로 제1 전극을 형성하는 단계; 상기 제1 전극에 전기적으로 연결되는 구동 소자를 포함하는 구동층을 형성하는 단계; 상기 구동층이 아래로 오도록 하여 지지 기판에 결합하는 단계; 상기 에피 기판을 제거하는 단계; 및 상기 제1 반도체층에 제2 전극을 형성하는 단계;를 포함한다.
상기 활성층을 서브 픽셀 단위로 격리시키는 단계는 이온 주입 영역을 형성하는 단계를 포함할 수 있다.
예시적인 실시예에 따른 디스플레이 장치는 전기 구동층과 발광층을 단일 구조(monolithic)로 제작하여 픽셀 사이즈를 줄임으로써 해상도를 높일 수 있다. 또한, 발광층과 구동층의 전기적 연결 특성이 우수하고, 수율이 높으며, 제조 비용을 절감할 수 있다. 또한, 메사가 없는(mesa free) 발광 구조를 구비함으로써 외부 양자 효율을 높일 수 있다.
예시적인 실시예에 따른 디스플레이 제조 방법은 메사 프리 플립 방법을 제공할 수 있다.
도 1은 예시적인 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 것이다.
도 2는 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 것이다.
도 3은 도 2에 도시된 디스플레이 장치에 색 변환층을 더 구비한 구조를 도시한 것이다.
도 4는 도 3에 도시된 디스플레이 장치에서 전극 구조를 변형한 예를 도시한 것이다.
도 5는 다른 실시예에 따른 디스플레이 장치를 도시한 것이다.
도 6은 도 5에 도시된 디스플레이 장치에 색 변환층을 더 구비한 구조를 도시한 것이다.
도 7 내지 도 16은 예시적인 실시예에 따른 디스플레이 장치의 제조 방법을 도시한 것이다.
도 17은 예시적인 실시예에 따른 디스플레이 장치의 투명 전극을 형성하는 방법을 도시한 것이다.
도 18은 도 16에 도시된 구조물에 색 변환층을 형성하는 방법을 도시한 것이다.
도 19 및 도 20은 다른 예시적인 실시예에 따른 디스플레이 제조 방법을 도시한 것이다.
이하, 첨부된 도면을 참조하여 다양한 실시예에 따른 디스플레이 장치 및 제조 방법에 대해 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 도면에서 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다.
도 1은 예시적인 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 디스플레이 장치(100)는 복수의 픽셀을 포함하고, 도 1에는 편의상 1개의 픽셀만이 예시적으로 도시되어 있다. 픽셀은 영상을 표시하는 하나의 단위일 수 있다. 픽셀들 각각은 서로 다른 색상을 발광하는 서브 픽셀들을 포함할 수 있다. 각 서브 픽셀들로부터의 색과 광량 제어에 의해 영상이 표시될 수 있다. 예를 들어, 픽셀들 각각은 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2) 및 제3 서브 픽셀(SP3)을 포함할 수 있다.
디스플레이 장치(100)는 지지 기판(110)과, 지지 기판(110)에 구비된 구동층(130), 구동층(130)에 구비된 발광층(140)을 포함할 수 있다.
지지 기판(110)은 그 위에 구동층(130)을 지지하기 위한 기판일 수 있다. 지지 기판(110)은 성장용 기판이 아닐 수 있다. 예를 들어, 지지 기판(110)으로는 실리콘 기판, 글라스 기판, 사파이어 기판, SiO2가 코팅된 실리콘 기판 등이 사용될 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 지지 기판(110)은 다른 다양한 재질이 사용될 수 있다.
구동층(130)은 발광층(140)을 전기적으로 구동하기 위한 구동 소자(135)를 포함할 수 있다. 구동 소자(135)는 예를 들어 트랜지스터, 박막 트랜지스터, 또는 고전자 이동도 트랜지스터(HEMT)를 포함할 수 있다. 구동층(130)은 적어도 하나의 절연층(132)을 더 포함할 수 있다.
지지 기판(110)과 구동층(130) 사이에 결합층(120)이 구비될 수 있다. 결합층(120)은 지지 기판(110)에 구동층(130)을 결합하기 위한 것으로, 예를 들어, 접착층(adhesive layer) 또는 다이렉트 본딩층을 포함할 수 있다. 접착층은 예를 들어, 에폭시, SOG(spin on glass), 또는 BCB(benzocyclobutene) 등을 포함할 수 있다. 다이렉트 본딩층은 예를 들어 플라즈마 또는 이온 빔 처리 등에 의해 형성될 수 있다. 결합층(120)은 지지 기판(110)에 구동층(130)을 물리적으로 결합하기 위한 것으로, 전기적인 연결이 필요 없는 본딩 방법으로 지지 기판(110)에 구동층(130)을 결합시킬 수 있다.
발광층(140)은 마이크로 LED 어레이(micro light emitting diode array)를 포함할 수 있다. 발광층(140)은 순서대로 적층된 제1 반도체층(142), 활성층(143) 및 제2 반도체층(145)을 포함할 수 있다.
제1 반도체층(142)은 제1형 반도체를 포함할 수 있다. 예를 들면, 제1 반도체층(142)은 p형 반도체를 포함할 수 있다. 제1 반도체층(142)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다. 제1 반도체층(142)은 단층 또는 다층 구조를 가질 수 있다.
활성층(143)은 제1 반도체층(142)의 상면에 마련될 수 있다. 활성층(143)은 전자와 정공이 결합하면서 광을 발생시킬 수 있다. 활성층(143)은 다중 양자 우물(MQW; multi-quantum well) 또는 단일 양자 우물(SQW; single-quantum well) 구조를 가질 수 있다. 활성층(143)은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, GaN을 포함할 수 있다.
제2 반도체층(145)은 활성층(143)의 상면에 마련될 수 있다. 제2 반도체층(145)은 예를 들면, n형 반도체를 포함할 수 있다. 제2 반도체층(145)은 p형 반도체를 포함할 수도 있다. 제2 반도체층(145)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 제2 반도체층(145)은 단층 또는 다층 구조를 가질 수 있다.
발광층(140)은 활성층(143)으로부터의 광이 서브 픽셀 단위로 발광되도록 격리 구조(147)를 가질 수 있다. 다시 말하면, 발광층(140)은 이웃하는 서브 픽셀 사이에 격리 구조(147)를 가질 수 있다. 격리 구조(147)는 예를 들어 이온 주입 영역일 수 있다. 여기서, 이온은 예를 들어, 질소(N) 이온, 보론(B) 이온, 아르곤(Ar) 이온, 또는 인(P) 이온 등을 포함할 수 있다. 이온 주입 영역에서는 전류가 주입되지 않으므로 광이 발광되지 않으며, 격리 구조(147)를 이온 주입 영역으로 구성하는 경우 메사 구조 없이 발광층(140)을 형성할 수 있다. 다시 말하면, 격리 구조(147)에 의해 발광층(140)이 에칭 공정 없이 마이크로 발광 소자 어레이 구조를 구현할 수 있다. 에칭 공정을 이용하지 않으므로 작은 사이즈의 서브 픽셀을 제작 가능하여 고해상도 마이크로 발광 소자 어레이가 제작 가능하다.
제1 반도체 층(142)에 전기적으로 연결되는 제1 전극(141)이 구비되고, 제2 반도체 층(145)에 전기적으로 연결되는 제2 전극(146)이 구비될 수 있다. 제1 전극(141)이 픽셀 전극이고, 제2 전극(146)이 공통 전극일 수 있다. 제1 및 제2 반도체층(142,145)이 각각 p형 반도체 및 n형 반도체를 포함하는 경우, 제1 및 제2 전극(141,146)은 각각 p형 전극 및 n형 전극이 될 수 있다. 구동 소자(135)가 제1전극(141)에 전기적으로 연결되고, 구동 소자(135)에 의해 제1전극(141)에 전원을 온-오프 제어할 수 있다. 그러므로, 구동 소자(135)는 복수의 서브 픽셀(SP1,SP2,SP3) 중 원하는 적어도 하나의 서브 픽셀을 선택적으로 구동시킬 수 있다.
제1 전극(141)은 활성층(143)에서 발광되어 하부로 나온 광을 반사시키도록 반사 재질을 포함할 수 있다. 제1 전극(141)은 예를 들어, Ag, Au, Al, Cr 또는 Ni, 또는 이들의 합금 등을 포함할 수 있다. 제2 전극(146)은 투명 전극 또는 불투명 전극으로 형성될 수 있다. 투명전극은 예를 들어, ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), 또는 IGZO 등을 포함할 수 있다. 제2 전극(146)이 투명 전극으로 형성되는 경우, 제2 전극(146)은 제2 반도체층(145)의 전체를 덮도록 배치될 수 있다. 제2 전극(146)이 불투명 전극인 경우 활성층(143)으로부터 발광된 광이 투과될 수 있도록 윈도우 영역(149)을 더 포함할 수 있다.
발광층(140)의 상부에는 활성층(143)에서 방출되는 광에 의해 서로 다른 칼라 광들을 방출하는 복수의 색 변환층(151, 152, 153)이 구비될 수 있다. 활성층(143)은 예를 들어 청색 광을 발광할 수 있다. 하지만, 활성층(143)에서 발광되는 광이 여기에 한정되는 것은 아니고, 색 변환층(151)(152)(153)을 여기할 수 있는 광이라면 다른 파장의 광도 가능하다. 복수의 색 변환층(151, 152, 153)은 서브 픽셀(SP1,SP2,SP3)에 대응하여 마련될 수 있다. 복수의 색 변환층(151, 152, 153)은 예를 들어, 청색 변환층, 녹색 변환층, 및 적색 변환층을 포함할 수 있다. 청색 변환층(151)은 청색 서브 픽셀에, 녹색 변환층(152)은 녹색 서브픽셀에, 적색 변환층(153)은 적색 서브 픽셀에 대응하여 구비될 수 있다.
청색 변환층(151)은 청색 광을 발광하도록 하는 물질을 포함하거나, 활성층(143)에서 발광된 청색 광을 통과시키는 투과층일 수 있다.
활성층(143)에서 청색광이 발광되는 경우, 청색 변환층(151)은 활성층(143)으로부터 방출되는 광을 투과시켜 외부로 방출할 수 있다. 청색 변환층(151)은 투과 특성이 좋은 포토레지스트나 광 산란제를 더 포함할 수 있다.
녹색 변환층(152)은 활성층(143)으로부터 방출되는 광을 녹색광으로 변화시켜 방출할 수 있다. 녹색 변환층(152)은 예를 들어, 청색광에 의해 여기되어 녹색광을 방출하는 소정 크기의 양자점들(QD: Quantum Dots)을 포함할 수 있다. 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가질 수 있으며, 또한 쉘(shell)이 없는 입자 구조를 가질 수도 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell)을 가질 수 있다. 멀티-쉘(multi-shell)은, 예컨대, 더블-쉘(double-shell)일 수 있다.
양자점은, 예컨대, Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, 양자점은 Cd, Se, Zn, S 및 InP 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 각 양자점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다. 또한, 녹색 변환층(152)은 활성층(143)으로부터 방출되는 광에 의해 여기되어 녹색광을 방출하는 형광체(phosphor)를 포함할 수도 있다. 한편, 녹색 변환층(152)은 투과 특성이 좋은 포토레지스트(photoresist)나 녹색광을 균일하게 방출시키는 광 산란제를 더 포함할 수 있다.
적색 변환층(153)은 활성층(143)으로부터 방출되는 청색광을 적색광으로 변화시켜 방출할 수 있다. 적색 변환층(153)은 청색광에 의해 여기되어 적색광을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 또한, 적색 변환층(153)은 활성층(143)으로부터 방출되는 청색광(B)에 의해 여기되어 적색광을 방출하는 형광체를 포함할 수도 있다. 한편, 적색 변환층(153)은 포토레지스트나 광 산란제를 더 포함할 수 있다.
한편, 청색 변환층(151), 녹색 변환층(152) 및 적색 변환층(152) 사이에는 격벽(150)이 구비될 수 있다. 격벽(150)의 측면에 반사막(155)이 더 구비되어 각 색 변환층에서 변환되어 나오는 광의 추출 효율을 높일 수 있다. 또는, 격벽(150)이 광 흡수를 위한 블랙 매트릭스(black matrix)로 구성되는 것도 가능하다. 블랙 매트릭스는 청색 변환층(151), 녹색 변환층(152) 및 적색 변환층(153) 사이의 크로스토크(crosstalk)를 방지하여 콘트라스트(contrast)를 향상시킬 수 있다.
상기와 같은 구조에서, 예를 들어 청색 서브 픽셀에 대응하는 구동 소자(135)가 구동하여, 청색 서브 픽셀에 대응하는 제1 전극(141)과 공통 전극인 제2 전극(146) 사이에 소정 전압이 인가되면 청색 변환층(151)의 하부에 위치하는 활성층(143)으로부터 예를 들어, 청색 광이 방출되며, 광이 청색 변환층(151)에 입사되면 청색 변환층(151)은 청색광을 외부로 방출하게 된다. 또한, 예를 들어, 녹색 서브 픽셀에 대응하는 구동 소자(135)가 구동하여, 녹색 서브 픽셀에 대응하는 제1 전극(141)과 제2 전극(146) 사이에 소정 전압이 인가되면 녹색 변환층(152)의 하부에 위치하는 활성층(143)으로부터 청색광이 방출되며, 이렇게 방출되는 청색광이 녹색 변환층(152)에 입사되면 녹색 변환층(152)은 녹색광을 외부로 방출하게 된다.
그리고, 예를 들어, 적색 서브 픽셀에 대응하는 구동 소자(135)가 구동하여 적색 서브 픽셀에 대응하는 제1 전극(141)과 제2 전극(146) 사이에 소정 전압이 인가되면 적색 변환층(153)의 하부에 위치하는 활성층(143)으로부터 청색광이 방출되며, 이렇게 방출되는 청색광은 적색 변환층(153)을 투과하여 외부로 방출되게 된다.
본 실시예에 따르면, 광효율이 향상된 고해상도의 디스플레이 장치를 구현할 수 있다. 기존에는 디스플레이 장치를 구현하기 위해서 구동층과 발광층을 각각 제작하고, 구동층과 발광층을 결합하는 것이 필요하다. 이 경우, 구동층과 발광층의 전기적 결합이 용이하지 않고, 해상도를 높이기 위해 서브 픽셀의 사이즈를 감소시키는 경우 구동층과 발광층의 얼라인 에러율이 높아질 수 있다. 이에 비해, 본 실시예에서는 구동층과 발광층이 모노리식하게 제작되므로 구동층과 발광층의 전기적 연결 특성이 우수하고, 발광층의 격리 구조에 의해 서브 픽셀 사이즈를 줄여 해상도를 높일 수 있다.
예시적인 실시예에 따른 디스플레이 장치는 이웃하는 서브 픽셀 사이에 격리 구조(147)가 구비되어 있으므로 제1 전극으로부터 주입되는 전류가 이웃하는 서브 픽셀로 퍼지는 것이 방지될 수 있다. 또한, 서브 픽셀의 분리를 위한 메사 에칭 공정이 없으므로 디스플레이 장치의 내부 양자 효율, 이 향상될 수 있다. 또한, 구동층(130)이 발광층(140) 아래에 배치되므로 발광 면적이 증가하며 따라서 발광 효율이 향상될 수 있다.
도 2는 예시적인 실시예에 따른 디스플레이 장치를 도시한 것이다.
디스플레이 장치(200)는 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 및 제3 서브 픽셀(SP3)을 포함할 수 있다. 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 및 제3 서브 픽셀(SP3)은 각각 다른 칼라 광을 발광할 수 있다. 디스플레이 장치(200)는 지지 기판(210)과, 지지 기판(210)에 구비된 구동층(230), 구동층(230)에 구비된 발광층(240)을 포함할 수 있다.
지지 기판(210)은 성장용 기판이 아니라 그 위에 구동층(130)을 지지하기 위한 기판일 수 있다. 예를 들어, 기판(210)으로는 실리콘 기판, 글라스 기판, 사파이어 기판, 또는 Si02가 코팅된 실리콘 기판 등이 사용될 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 기판(210)은 다른 다양한 재질이 사용될 수 있다.
구동층(230)은 발광층(220)을 서브 픽셀 별로 전기적으로 구동하기 위한 구동 소자(235)를 포함할 수 있다. 구동 소자(235)는 예를 들어 트랜지스터, 박막 트랜지스터(TFT), 또는 고전자 이동도 트랜지스터(HEMT)를 포함할 수 있다. 예를 들어, 구동 소자(235)는 게이트 전극(G), 소스 전극(S), 드레인 전극(D)을 포함할 수 있다. 구동층(230)은 적어도 하나의 절연층을 더 포함할 수 있다. 예를 들어, 적어도 하나의 절연층은 제1 절연층(231)과 제2 절연층(232)을 포함할 수 있다. 제2 절연층(231)은 예를 들어, 게이트 산화물일 수 있다. 구동층(230)과 발광층(240) 사이에 제3 절연층(237)이 더 구비될 수 있다.
지지 기판(210)과 구동층(230) 사이에 결합층(220)이 구비될 수 있다. 결합층(220)은 지지 기판(210)에 구동층(230)을 결합하기 위한 것으로, 예를 들어, 접착층(adhesive layer) 또는 다이렉트 본딩층을 포함할 수 있다. 결합층(220)은 지지 기판(210)에 구동층(230)을 물리적으로 결합하기 위한 것으로, 전기적인 연결이 필요 없는 본딩 방법으로 지지 기판(210)에 구동층(230)을 결합시킬 수 있다. 결합층(220)은 예를 들어, 본딩 과정에서 소스 전극(S)과 드레인 전극(D)을 덮을 수 있다.
발광층(240)은 마이크로 발광 소자 어레이, 예를 들어, 마이크로 LED 어레이를 포함할 수 있다. 발광층(240)은 순서대로 적층된 제1 반도체층(242), 활성층(243) 및 제2 반도체층(245)를 포함할 수 있다.
제1 반도체층(242)은 제1형 반도체를 포함할 수 있다. 예를 들면, 제1 반도체층(242)은 p형 반도체를 포함할 수 있다. 제1 반도체층(242)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다. 제1 반도체층(242)은 단층 또는 다층 구조를 가질 수 있다.
활성층(243)은 제1 반도체층(241)의 상면에 마련될 수 있다. 활성층(243)은 전자와 정공이 결합하면서 광을 발생시킬 수 있다. 활성층(243)은 다중 양자 우물(MQW; multi-quantum well) 구조 또는 단일 양자 우물(SQW; single-quantum well) 구조를 가질 수 있다. 활성층(243)은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, GaN을 포함할 수 있다. 활성층(243)은 2차원 박막 구조를 포함하거나, 로드(rod) 또는 피라미드(pyramid) 구조의 3차원 구조를 포함할 수 있다.
제2 반도체층(245)은 활성층(243)의 상면에 마련될 수 있다. 제2 반도체층(245)은 예를 들면, n형 반도체를 포함할 수 있다. 제2 반도체층(245)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 제2 반도체층(245)은 단층 또는 다층 구조를 가질 수 있다.
발광층(240)은 예를 들어, 무기물 기반의 마이크로 LED들을 포함할 수 있다. 마이크로 LED들은 각 서브 픽셀마다 구비될 수 있다. 발광층(240)은 활성층(243)으로부터의 광이 서브 픽셀 단위로 발광되도록 격리 구조(247)를 가질 수 있다. 다시 말하면, 발광층(240)은 이웃하는 서브 픽셀 사이에 격리 구조(247)를 가질 수 있다. 격리 구조(247)에 의해 마이크로 LED 구조가 이격되게 배열될 수 있다. 격리 구조(247)는 예를 들어 이온 주입 영역일 수 있다. 이온 주입 영역에는 전류가 주입되지 않으므로 광이 발광되지 않는다. 이온 주입 영역은 예를 들어 질소 이온, 보론 이온 등과 같은 이온의 주입으로 형성되며, 절연성을 가질 수 있다. 이온 주입 영역에는 예를 들어, 이온이 대략 1012-1020 ions/cm2 도즈량으로 주입될 수 있다. 하지만, 이는 일 예일 뿐이면 이에 한정되지 않는다.
제2 반도체 층(242)에 전기적으로 연결되는 제1 전극(241)이 구비되고, 제2 반도체 층(245)에 전기적으로 연결되는 제2 전극(246)이 구비될 수 있다. 제1 전극(241)이 픽셀 전극이고, 제2 전극(246)이 공통 전극일 수 있다. 제1 및 제2 반도체층(242,245)이 각각 p형 반도체 및 n형 반도체를 포함하는 경우, 제1 및 제2 전극(241,246)은 각각 p형 전극 및 n형 전극이 될 수 있다. 구동 소자(235)가 제1전극(241)에 전기적으로 연결되고, 구동 소자(235)에 의해 제1전극(241)에 전원을 온-오프 제어할 수 있다. 그러므로, 구동 소자(235)는 복수의 서브 픽셀(SP1,SP2,SP3) 중 원하는 적어도 하나의 서브 픽셀을 선택적으로 구동시킬 수 있다.
제1 전극(241)은 활성층(243)에서 발광되어 하부로 나온 광을 반사시키도록 반사 재질을 포함할 수 있다. 제1 전극(241)은 예를 들어, Ag, Au, Al, Cr 또는 Ni, 또는 이들의 합금을 포함할 수 있다. 제1전극(241)은 픽셀 전극으로, 서브 픽셀을 독립적으로 구동할 수 있다. 제1전극(241)은 서로 이격되어 배치되고, 활성층(243)에 대향하여 배치될 수 있다. 제1전극(241)의 양측 단부에 전류 차단층(current blocking layer)(244)이 더 구비될 수 있다. 전류 차단층(244)은 인접한 다른 서브 픽셀 영역으로 전류가 누설되는 것을 방지할 수 있다. 전류 차단층(244)은 예를 들어, 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 전류 차단층(244)은 격리 구조(247)의 하부면과 제1전극(241) 사이에 구비될 수 있다. 전류 차단층(244)은 격리 구조(247)의 하부에 대응되게 배치될 수 있다.
구동층(230)과 발광층(240) 사이에 절연층(237)이 더 구비될 수 있다. 절연층(237)에 구동 소자(235)와 제1 전극(241)이 전기적으로 연결되도록 비아홀(238)이 더 구비될 수 있다.
제2 전극(246)은 투명 전극 또는 불투명 전극으로 형성될 수 있다. 투명전극은 예를 들어, ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), 또는 IGZO 등을 포함할 수 있다. 제2 전극(246)이 투명 전극으로 형성되는 경우, 제2 전극(246)은 제2 반도체층(245)의 전체를 덮도록 배치될 수 있다. 이에 대해서는 후술하기로 한다. 제2 전극(246)이 불투명 전극인 경우 활성층(243)으로부터 발광된 광이 투과될 수 있도록 윈도우 영역(249)을 더 포함할 수 있다. 윈도우 영역(249)은 활성층(243)에 대응되는 위치에 구비될 수 있다.
제2 반도체층(245)은 미소 패턴 구조(248)를 포함할 수 있다. 미소 패턴 구조(248)는 추출 효율을 높일 수 있다. 미세 패턴 구조(248)는 활성층(243)에 대응되는 영역에 구비될 수 있다.
격리 구조(247)는 제1 반도체층(242)으로부터 소정 두께를 가지고 구비될 수 있다. 격리 구조(247)는 제1 전극(241)에 의해 제1 반도체층(242)으로 전류가 주입되는 것을 막을 수 있는 정도의 두께를 가질 수 있다. 제1 전극(241)에서 제1 반도체층(242)으로 주입되는 전류가 서브 픽셀 단위로 제어될 필요가 있고, 제2 반도체층(245)에 대해서는 전류가 전체적으로 주입되어도 되므로 격리 구조(247)가 제2 반도체층(245)의 상부면 까지 다다르지는 않아도 좋다. 예를 들어, 격리 구조(247)는 제1 반도체층(242)과 활성층(243)의 두께 합과 같거나 큰 두께를 가질 수 있다. 또는, 격리 구조(247)는 제1 반도체층(242)으로부터 제2 반도체층(245)까지 격리시키는 두께를 가지는 것도 가능하다.
본 실시예에서는 활성층(243)에서 발광된 광 중 하부로 향한 광은 제1 전극(241)에 의해 반사되어 상부로 향하고, 활성층(243)에서 측 방향으로 나간 광은 격리 구조에 메사 구조가 없으므로 흡수되거나 산란되지 않고 상부로 나갈 수 있다. 따라서, 발광 효율이 향상될 수 있다. 또한, 격리 구조에 의해 서브 픽셀의 사이즈를 작게 할 수 있으므로 해상도를 높일 수 있다. 또한, 제2 반도체층(245)에 미구 패턴 구조(248)를 구비하여 외부 양자 효율을 높일 수 있다. 또한, 본 실시예는 제1 전극(241)과 제2 전극(246)이 활성층(243)을 기준으로 상하로 배치되는 수직 전극 구조를 가질 수 있다. 제2 전극(246)이 활성층(243)의 하부에 배치되어 비아홀 공정 없이 제2 전극(246)을 제조할 수 있으므로 메사 구조 없이 전극을 형성할 수 있다.
도 3은 도 2에 도시된 구조에 색 변환층이 구비된 디스플레이 장치를 도시한 것이다. 도 3에서 도 2의 참조 번호와 동일한 참조 번호를 사용한 구성 요소는 도 2에서 설명한 것과 실질적으로 동일한 기능과 구성을 가지므로 여기서는 상세한 설명을 생략한다.
디스플레이 장치(200A)는 지지 기판(210), 구동층(230), 발광층(240), 색 변환층을 포함할 수 있다.
발광층(240)의 상부에는 발광층(240)의 활성층(243)에서 방출되는 광에 의해 서로 다른 칼라 광들을 방출하는 복수의 색 변환층(251, 252, 253)이 구비될 수 있다. 활성층(243)은 예를 들어 청색 광을 발광할 수 있다. 하지만, 이는 일 예일 뿐이며 색 변환층(251, 252, 253)을 여기할 수 있는 다른 파장의 광을 발광하는 것도 가능하다. 복수의 색 변환층(251, 252, 253)은 각 서브 픽셀(SP1)(SP2)(SP3)에 대응하여 마련될 수 있다. 복수의 색 변환층(251, 252, 253)은 예를 들어, 청색 변환층, 녹색 변환층, 및 적색 변환층을 포함할 수 있다. 청색 변환층(251)은 청색 서브 픽셀에, 녹색 변환층(252)은 녹색 서브픽셀에, 적색 변환층(253)은 적색 서브 픽셀에 대응할 수 있다.
청색 변환층(251)은 예를 들어, 청색 광을 발광하도록 하는 물질을 포함하거나, 활성층(243)에서 발광된 청색 광을 통과시키는 투과층일 수 있다.
청색 변환층(251)은 활성층(243)으로부터 방출되는 청색광을 투과시켜 외부로 방출할 수 있다. 청색 변환층(251)은 투과 특성이 좋은 포토레지스트나 광 산란제를 더 포함할 수 있다.
녹색 변환층(252)은 활성층(243)으로부터 방출되는 청색광에 의해 녹색광을 방출할 수 있다. 녹색 변환층(252)은 청색광에 의해 여기되어 녹색광을 방출하는 소정 크기의 양자점들(QD: Quantum Dots)을 포함할 수 있다. 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가질 수 있으며, 또한 쉘(shell)이 없는 입자 구조를 가질 수도 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell)을 가질 수 있다. 멀티-쉘(multi-shell)은, 예컨대, 더블-쉘(double-shell)일 수 있다.
양자점은, 예컨대, Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, 양자점은 Cd, Se, Zn, S 및 InP 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 각 양자점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다. 또한, 녹색 변환층(252)은 활성층(243)으로부터 방출되는 청색광에 의해 여기되어 녹색광을 방출하는 형광체(phosphor)를 포함할 수도 있다. 한편, 녹색 변환층(252)은 투과 특성이 좋은 포토레지스트(photoresist)나 녹색광을 균일하게 방출시키는 광 산란제를 더 포함할 수 있다.
적색 변환층(253)은 활성층(243)으로부터 방출되는 청색광을 적색광으로 변화시켜 방출할 수 있다. 적색 변환층(253)은 청색광에 의해 여기되어 적색광을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 또한, 적색 변환층(253)은 활성층(243)으로부터 방출되는 청색광에 의해 여기되어 적색광을 방출하는 형광체를 포함할 수도 있다. 한편, 적색 변환층(253)은 포토레지스트나 광 산란제를 더 포함할 수 있다.
색 변환층(251)(252)(253)이 상부로 갈수록 폭이 넓어지는 단면 형상을 가질 수 있다. 이웃하는 색 변환층(251)(252)(253) 사이에는 격벽(250)이 구비될 수 있다. 격벽(250)의 측면에 반사막(255)이 더 구비되어 각 색 변환층에서 변환되어 나오는 광의 추출 효율을 높일 수 있다. 또는, 격벽(250)이 광 흡수를 위한 블랙 매트릭스(black matrix)로 구성되는 것도 가능하다. 블랙 매트릭스는 청색 변환층(251), 녹색 변환층(252) 및 적색 변환층(253) 사이의 크로스토크(crosstalk)를 방지하여 콘트라스트(contrast)를 향상시킬 수 있다.
발광층(240)의 각 서브 픽셀에서 예를 들어 청색광이 방출되고, 청색광에 의해 각 서브 픽셀의 색 변환층에서 대응하는 칼라 광이 출사될 수 있다. 제1 전극(241)과 제2 전극(246)에 주입되는 전류 량에 의해 광량이 제어될 수 있고, 각 서브 픽셀에서의 색 변한층에 의해 칼라 광이 출사되므로 칼라 영상이 표시될 수 있다. 서브 픽셀의 사이즈를 줄이더라도 격리 구조에 의해 이웃하는 서브 픽셀로 광이 누광되는 것이 감소되거나 방지되어 디스플레이 장치의 해상도를 높일 수 있다.
도 4는 도 3과 비교할 때, 제2 전극의 구조가 변경된 예를 도시한다.
도 4를 참조하면, 디스플레이 장치(200B)에서는 제2 전극(246B)이 투명 전극으로 형성될 수 있다. 제2 전극(246B)은 예를 들어, ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), 또는 IGZO 등을 포함할 수 있다. 제2 전극(246B)은 공통 전극으로 하나의 판 형태로 구비될 수 있다. 제2 전극(246B)은 제2 반도체층(245) 전체를 덮도록 배치될 수 있다. 이와 같이 제2 전극(246B)을 투명 전극으로 구비하는 경우 광이 투과되도록 하는 윈도우 영역이 필요 없어 제조 공정이 단순화될 수 있다.
도 5는 다른 실시예에 따른 디스플레이 장치를 도시한 것이다.
도 5를 참조하면, 디스플레이 장치(300)는 지지 기판(210), 구동층(230), 발광층(240A)을 포함할 수 있다. 도 5에서 도 2와 동일한 참조 번호를 사용하는 구성 요소는 그 구성 및 기능이 실질적으로 동일하므로 여기서는 상세한 설명을 생략하기로 한다.
발광층(240A)의 제2 반도체층(245)에 제2 전극(346)이 구비될 수 있다. 제2 전극(346)이 제2 반도체층(245)의 이웃하는 서브 픽셀 사이에 위치한 트랜치 구조를 포함할 수 있다. 서브 픽셀 영역에서 빛이 나올 영역에 윈도우 영역(349)이 구비될 수 있다. 제2 전극(346)이 격리 구조(247)에까지 연장된 트랜치 구조로 형성될 수 있다. 제2 전극(346)은 공통 전극으로, 윈도우 영역(349)을 제외한 영역에서 하나의 몸체로 연결될 수 있다. 제2 전극(346)은 전도성 물질을 포함할 수 있다. 또는, 제2 전극(346)이 반사 재질의 전도성 물질을 포함할 수 있다. 예를 들어, 제2 전극(346)이 Ag, Au, Al, Cr 또는 Ni, 또는 이들의 합금을 포함할 수 있다.
제2 전극(346)이 반사 재질의 전도성 물질을 포함하는 경우, 활성층(243)으로부터 측방향으로 향하는 광을 반사시켜 대응하는 서브 픽셀의 윈도우 영역(349)으로 출광되도록 할 수 있다. 다시 말하면, 제2 전극(346)이 트랜치 구조로 상하로 길게 배치되어 측면 반사막 역할을 할 수 있다.
격리 구조(247)의 바닥 면에서 활성층(243)의 상부 면까지의 두께를 d1이라고 하고, 격리 구조(247)의 바닥 면에서 제2 전극(346)의 트랜치 구조의 바닥 면까지의 두께를 d2라고 할 때, 제2 전극(346)이 d1<d2를 만족하는 트랜치 구조를 포함할 수 있다. 여기서, 바닥 면은 지지 기판(210)을 향한 면이고, 상부 면은 지지 기판(210)과 멀어지는 면일 수 있다. 다시 말하면, 제2 전극(346)의 트랜치 구조는 그 바닥 면이 활성층(243)의 제2 반도체층(245)에 대향하는 면의 연장선보다 상부에 위치할 수 있다.
제2 전극(346)이 제2 반도체층(245)에 전류를 주입하므로 제2 반도체층(245)을 벗어나지 않는 범위 내의 두께를 가질 수 있다. 그리고, 제2 전극(346)이 트랜치 구조를 가지는 경우, 트랜치 구조가 활성층(243)에까지 다다르지 않도록 함으로써 활성층(243)이 노출되지 않도록 하여 광의 내부 양자 효율 저하를 방지할 수 있다. 이와 같이 제2 전극(346)이 트랜치 구조를 가질 때, 제2 반도체층(245)과의 접촉 면적이 넓어 전류 주입 효율을 높임과 아울러, 활성층(243)으로부터의 광의 측면 반사막 역할을 같이 할 수 있다. 그러므로, 제2 반도체층(245)의 트랜치 구조에 의해 내부 양자 효율과, 추출 효율이 향상되어 외부 양자 효율이 향상될 수 있다. 또한, 구동층(230)이 발광층(240A)의 아래에 위치하고, 제2 전극(346)이 상부에 위치하므로 제2 전극(346)의 구조를 자유롭게 변경할 수 있고, 빛이 나오는 영역을 상대적으로 넓게 확보할 수 있다.
다양한 실시예에서, 제1 전극(241)과 제2 전극(346)이 활성층(243)을 기준으로 상하로 배치되는 수직 전극 구조를 가질 수 있다.
도 6은 도 5에 도시된 구조에 색 변환층이 구비된 디스플레이 장치를 도시한 것이다. 도 6에서 도 2 및 도 5의 참조 번호와 동일한 참조 번호를 사용한 구성 요소는 도 2 및 도 5에서 설명한 것과 실질적으로 동일한 기능과 구성을 가지므로 여기서는 상세한 설명을 생략한다.
디스플레이 장치(300A)는 지지 기판(210), 구동층(230), 무기물 기반의 발광층(240A), 색 변환층을 포함할 수 있다.
발광층(240A)의 상부에는 발광층(240A)의 활성층(243)에서 방출되는 광에 의해 서로 다른 칼라 광들을 방출하는 복수의 색 변환층(351, 352, 353)이 구비될 수 있다. 활성층(243)은 예를 들어 청색 광을 발광할 수 있다. 복수의 색 변환층(351, 352, 353)은 서브 픽셀(SP1)(SP2)(SP3)에 대응하여 마련될 수 있다. 복수의 색 변환층(351, 352, 353)은 예를 들어, 청색 변환층, 녹색 변환층, 및 적색 변환층을 포함할 수 있다. 청색 변환층(351)은 청색 서브 픽셀에, 녹색 변환층(352)은 녹색 서브 픽셀에, 적색 변환층(353)은 적색 서브 픽셀에 대응할 수 있다.
제2 반도체층(245)과 색 변환층(351)(352)(353) 사이에 보호층(349)이 더 구비될 수 있다. 그리고, 각 색 변환층(351)(352)(353) 사이에는 격벽(350)이 구비될 수 있다. 격벽(350)의 측면에 반사막(355)이 구비되어 각 색 변환층에서 변환되어 나오는 광의 추출 효율을 높일 수 있다. 또는, 격벽(350)이 광 흡수를 위한 블랙 매트릭스(black matrix)로 구성되는 것도 가능하다.
발광층(240A)의 각 서브 픽셀에서 예를 들어 청색광이 방출되고, 청색광에 의해 각 서브 픽셀의 색 변환층에서 대응하는 칼라 광이 출사될 수 있다. 제1 전극(241)과 제2 전극(346)에 주입되는 전류 량에 의해 광량이 제어될 수 있고, 각 서브 픽셀에서의 색 변한층에 의해 칼라 광이 출사되므로 칼라 영상이 표시될 수 있다. 서브 픽셀 사이즈를 줄여 디스플레이 장치의 해상도를 높일 수 있다. 서브 픽셀의 사이즈를 줄이더라도 격리 구조에 의해 이웃하는 서브 픽셀로 광이 누광되는 것이 감소되거나 방지되고, 제2 전극(346)의 트랜치 구조에 의해 측면 광이 반사되어 출광 효율을 높일 수 있다.
다양한 실시예에 따른 디스플레이 장치는 이온주입영역이 발광층에 수직으로 형성되므로, 전극으로부터 주입되는 전류가 인접한 영역의 서브픽셀로 퍼지는 것이 방지될 수 있다. 서브픽셀 영역의 분리를 위한 메사 에칭 공정이 없으므로 에칭된 에지에서의 전류집중이 없으며, 제조된 디스플레이 장치의 발광 효율이 향상될 수 있다.
다양한 실시예에 따른 디스플레이 장치는 예를 들어 헤드업 디스플레이(head up display) 또는 VR(virtual reality) 글라스, AR(augmented reality) 글라스 등에 적용될 수 있다. 이 밖에도 예시적인 실시예에 따른 디스플레이 장치가 다양한 제품에 적용될 수 있다.
다음은 예시적인 실시예에 따른 디스플레이 장치의 제조 방법에 대해 설명한다.
도 7을 참조하면, 에피 기판(410)에 제1 반도체층(420), 제1층(425), 제2 반도체층(427)을 성장할 수 있다. 에피 기판(410)은 예를 들어, 실리콘 기판 또는 사파이어 기판일 수 있다. 하지만, 여기에 한정되지는 않고 다양한 에피 기판이 사용될 수 있다. 제1 반도체층(420)은 n형 반도체층을 포함할 수 있다. 하지만, 경우에 따라서는 제1 반도체층(420)은 p형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(420)은 n형 GaN을 포함할 수 있다. 제1층(425)은 활성층이 형성될 층으로, 예를 들어 GaN을 포함할 수 있다. 에피 기판(410)과 제1 반도체층(420) 사이에 버퍼층(415)이 더 형성될 수 있다. 버퍼층(415)은 단층 또는 다층 구조를 포함할 수 있으며, 제1 반도체층(420)이 잘 성장될 수 있도록 도울 수 있다. 버퍼층(415)은 예를 들어 AlN를 포함할 수 있다. 버퍼층(415)과 제1 반도체층(420) 사이에 언도핑 반도체층(미도시), 예를 들어, u-GaN을 더 포함할 수 있다.
도 7 및 도 8을 참조하면, 마스크(428)를 이용하여 제1층(425)과 제2 반도체층(427)에 격리 구조(430)를 형성할 수 있다. 마스크(428)는 예를 들어 이온 주입용 마스크일 수 있다. 예를 들어, 제1층(425)과 제2 반도체층(427)의 소정 영역에 이온을 주입하여 격리 구조(430)를 형성할 수 있다. 이온은 예를 들어, 질소(N) 이온, 보론(B) 이온, 아르곤(Ar) 이온, 또는 인(P) 이온 등을 포함할 수 있다. 하지만, 이온이 여기에 한정되지는 않는다. 도 8에서는 격리 구조(430)가 제1층(425)과 제2 반도체층(427)에 형성되는 예를 도시하였지만, 격리 구조(430)의 두께는 다양하게 결정될 수 있다. 예를 들어, 격리 구조(430)가 제2 반도체층(427)으로부터 제1 반도체층(420)의 일부 깊이까지 형성되는 것도 가능하다. 격리 구조(430)에 의해 서로 이격된 활성층(425a)과 제2 반도체층(427a)이 형성될 수 있다. 서로 이격된 활성층(425a)과 제2 반도체층(427a)이 서브 픽셀 영역을 한정할 수 있다. 격리 구조(430)에 의해 마이크로 발광 구조 어레이, 예를 들어 마이크로 LED 어레이가 형성될 수 있다.
이와 같이 이온 주입 영역에 의해 서브 픽셀을 전기적으로 분리하는 경우, 결함이 존재할 수 있는 활성층(425a)의 에지 부분을 이온 주입을 통해 비활성화 시킴으로써 활성층(425a) 내부에서만 광 방출을 유도할 수 있다. 또한, 이온 주입 영역에 의해 픽셀(서브 픽셀)을 전기적으로 분리함으로써 로컬 콘트라스트(local contrast)가 저하되는 것을 방지할 수 있다. 로컬 콘트라스트 저하는 픽셀(서브 픽셀) 간 구조적인 분리가 이루어지지 않는 수평형 메사 프리(mesa-free) 구조의 픽셀(서브 픽셀) 경계면에서 광이 의도하지 않은 인접 픽셀(서브 픽셀)로 방출되는 것에 의해 발생될 수 있다. 하지만, 본 실시예에서는 메사 없는 격리 구조에 의해 인접 픽셀(서브 픽셀)로의 전류 퍼짐(current spreading)을 방지하여 콘트라스트를 향상할 수 있다.
도 9를 참조하면, 격리 구조(430) 위에 전류 차단층(433)을 증착할 수 있다. 전류 차단층(433)은 포토레지스트 및 에칭 공정을 통해 형성될 수 있다. 전류 차단층(433)은 절연 물질로 형성될 수 있다. 전류 차단층(433)은 이후에 형성될 제1 전극들을 전기적으로 절연시킬 수 있다. 전류 차단층(433)은 생략될 수 있다.
도 10을 참조하면, 도 9에 도시된 구조물에 전도성 물질을 증착하고 에칭을 통해 서브 픽셀 단위로 이격된 제2 전극(435)을 형성할 수 있다. 제2 전극(435)은 서브 픽셀 단위로 동작하는 픽셀 전극일 수 있다. 제2 전극(435)은 반사 재질의 전도성 물질로 형성될 수 있다. 제2 전극(435)은 예를 들어, Ag, Au, Al, Cr 또는 Ni, 또는 이들의 합금을 포함할 수 있다. 제2 전극(435)은 불투명 전극일 수 있다.
도 11을 참조하면, 제2 전극(435)을 덮도록 제1 절연층(437)을 형성할 수 있다. 제1 절연층(437)은 예를 들어, SiO2, SiN, Al2O3 또는 TiO2 등을 포함할 수 있지만 이에 한정되지는 않는다.
도 12를 참조하면, 제1 절연층(437)을 에칭하고, 전도성 물질로 증착하여 비아홀(440)과 전극 패드(443)를 형성할 수 있다. 비아홀(440)은 제1 전극(435)에 접촉할 수 있다.
도 13을 참조하면, 제1 절연층(437)에 제2 절연층(445)을 형성하고, 제2 절연층(445)에 게이트 전극(446)을 형성할 수 있다. 그리고, 제2 절연층(445)과 게이트 전극(446) 위에 제3 절연층(447)을 형성할 수 있다. 제2 절연층(445)과 제3 절연층(447)을 에칭하여 소스 전극(448)과 드레인 전극(449)을 형성할 수 있다. 게이트 전극(446), 소스 전극(448), 드레인 전극(449)이 구동 소자를 구성할 수 있다. 여기서는, 구동 소자의 일 예로 박막 트랜지스터를 형성하는 방법을 설명한 것이다. 소스 전극(448)이 전극 패드(443)에 연결되고, 드레인 전극(449)이 비아홀(440)에 연결될 수 있다. 이로써, 구동층(440)이 형성될 수 있다.
도 14를 참조하면, 도 13에 도시된 구조물을 에피 기판(410)이 상부로 오도록 뒤집고, 지지 기판(450)에 제3 절연층(447)이 마주보도록 구조물을 배치할 수 있다. 지지 기판(450)은 도 13에 도시된 구조물을 지지 하기 위한 기판으로, 예를 들어, 지지 기판(450)으로는 실리콘 기판, 글라스 기판, 사파이어 기판, 또는, SiO2가 코팅된 실리콘 기판이 사용될 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 제3 절연층(447)과 결합하기 용이한 다양한 재질이 사용될 수 있다. 지지 기판(450)과 제3 절연층(447)은 결합층(455)에 의해 결합될 수 있다. 결합층(455)은 예를 들어, 접착층(adhesive layer), 또는 직접 본딩층 등을 포함할 수 있다. 지지 기판(450)은 전기적인 연결이 필요 없고 구조물을 지지하기 위한 것으로 지지 기판(450)과 구조물은 물리적으로 단순 접합에 의해 결합될 수 있다. 결합층(455)은 예를 들어, 0.1nm-10㎛ 범위의 두께를 가질 수 있다.
구조물에 지지 기판(450)을 결합한 후에 에피 기판(410)을 제거할 수 있다. 에피 기판(410)은 예를 들어, 레이저 리프트 오프(laser lift off) 방법 또는 폴리싱 방법 등에 의해 제거될 수 있다. 폴리싱 방법은 드라이 에칭 방법과 함께 사용될 수 있다. 예를 들어, 에피 기판(410)이 사파이어 기판인 경우 레이저 리프트 오프 방법에 의해, 에피 기판(410)이 실리콘 기판인 경우 폴리싱 방법에 의해 제거될 수 있다.
그리고, 버퍼층(415)은 선택적으로 제거될 수 있다. 도 15에서는 버퍼층(415)이 제거된 예를 도시한다. 제1 반도체층(420)을 에칭하여 두께를 줄일 수 있다. 예를 들어, 제1 반도체층(420)은 0.5-3.0㎛ 범위의 두께를 가질 수 있다.
도 16을 참조하면, 제1 반도체층(420)에 습식 에칭 공정에 의해 미세 패턴 구조(465)를 형성할 수 있다. 미세 패턴 구조(465)는 빛이 나가는 영역에 대응하여 형성될 수 있다. 예를 들어, 미세 패턴 구조(465)는 활성층(427a)에 대응하는 위치에 형성될 수 있다. 미세 패턴 구조(465)는 광의 추출 효율을 높일 수 있다. 그리고, 제1 반도체층(420) 위에 제2 전극(460)을 형성할 수 있다. 제2 전극(460)은 불투명 전극으로 형성될 수 있다. 불투명 전극인 경우 빛이 나갈 수 있도록 제2 전극(460)을 에칭하여 윈도우 영역(463)을 형성할 수 있다.
도 17은 도 16과 달리 제2 전극(470)이 투명 전극으로 형성된 예를 도시한 것이다. 제2 전극(470)은 예를 들어, ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), 또는 IGZO 등을 포함할 수 있다. 제2 전극(470)이 투명 전극인 경우에는 제2 반도체층(420) 전체를 덮도록 배치될 수 있다. 투명 전극은 빛이 그대로 통과될 수 있으므로 윈도우 영역이 필요하지 않다. 제2 전극(470)은 공통 전극일 수 있으며 그 구조가 단순하여 간단하게 제조할 수 있고, 제조 에러를 줄일 수 있다. 또한, 박막 트랜지스터를 포함하는 구동층이 활성층(427a) 하부에 배치되고, 공통 전극이 제2 전극(470)이 활성층(427a) 상부에 배치되므로 광이 출광되는 영역을 용이하게 확보할 수 있다. 또한, 제1 전극(441)이 활성층(427a) 하부에 배치되어 활성층(427a)으로부터 하방으로 나오는 광을 제1 전극(441)에 의해 상부로 반사시킴으로써 출광 효율을 높일 수 있다.
도 18을 참조하면, 제2 전극(460) 위에 복수 개의 색 변환층, 예를 들어, 제1, 제2 및 제3 색 변환층(481)(482)(483)을 형성할 수 있다. 제1, 제2, 및 제3 색 변환층(481)(482)(483)은 격벽(477)에 의해 분할될 수 있다. 제2 전극(460) 위에 격벽층(470)을 적층하고, 제1 마스크(미도시)를 이용하여 제1 색 변환층(481)용 제1 홀(471)을 형성하고, 제1 홀(471)에 제1 색 변환층(481)을 증착할 수 있다. 제1 색 변환층(481)을 증착하기 전에 제1 홀(471)의 측벽에 반사막(475)을 더 형성할 수 있다. 이어서, 제2 마스크(미도시)를 이용하여 제2 색 변환층(482)용 제2 홀(472)을 형성하고, 제2 홀(472)에 제2 색 변환층(482)을 증착할 수 있다. 제2 색 변환층(482)을 증착하기 전에 제2 홀(472)의 측벽에 반사막(475)을 더 형성할 수 있다. 또한, 제3 마스크(미도시)를 이용하여 제3 색 변환층(483)용 제2 홀(473)을 형성하고, 제2 홀(473)에 제3 색 변환층(483)을 증착할 수 있다. 제3 색 변환층(483)을 증착하기 전에 제3 홀(473)의 측벽에 반사막(475)을 더 형성할 수 있다. 이상의 과정을 통해 이웃하는 색 변환층 사이에 격벽(477)이 형성될 수 있다.
다음, 도 19는 트랜치 구조를 가지는 제2 전극(467)을 형성하는 방법을 도시한 것이다. 도 15에 도시된 구조물에서 제2 반도체층(420)에 미세 패턴 구조(465)를 형성하고, 제2 반도체층(420)을 에칭하여 트랜치(466)를 형성한다. 그리고, 제2 반도체층(420)에 전도성 물질로 증착 및 에칭하여 제2 전극(457)과 윈도우 영역(468)을 형성할 수 있다. 제2 전극(457)은 트랜치 구조를 가질 수 있으며, 예를 들어, 제2 전극(457)이 격리 구조(430)에 접촉되도록 하는 깊이를 가질 수 있다. 제2 전극(457)은 반사성 및 전도성 물질로 형성되어 활성층(427a)에서 측 방향으로 발광된 광을 반사시키는 반사막 역할도 할 수 있다.
도 20을 참조하면, 제2 전극(467)에 복수 개의 색 변환층(481)(482)(483)이 형성될 수 있다. 색 변환층(481)(482)(483)의 제조 방법은 도 18을 참조하여 설명한 바와 같이 실질적으로 동일하므로 여기서는 상세한 설명을 생략한다.
예시적인 실시예에 따른 디스플레이 제조 방법에 따라 구동층과 발광층이 모노리식하게 형성될 수 있다. 또한, 예시적인 실시예에 따른 디스플레이 제조 방법에 따라 에피 기판을 상부로 오도록 뒤집어 제조하는 플립 제조 공정을 통해 메사 구조 없는 수직형 전극 구조를 형성할 수 있다. 전극을 형성하기 위한 비아홀 식각 공정을 줄여 제조 공정을 단순화할 수 있고, 메사 구조가 없기 때문에 메사 구조로 인한 내부 양자 효율 저하를 방지할 수 있다. 또한, 제1 전극과 제2 전극 중 적어도 하나가 반사막 역할을 하도록 함으로써 발광 효율을 높일 수 있다.
상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 예시적인 실시예에 따른 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.
110,210,450:지지 기판, 120,220,455:결합층
130,230,440:구동층, 135,235:구동 소자
140,240:발광층, 141,241:제1 전극
142,242:제1 반도체층, 143,243:활성층
145:245:제2 반도체층, 146,246,246B,346:제2 전극
147,247,430:격리 구조, 248,465:미세 패턴 구조
149,249:윈도우 영역, 150,250:격벽
151,152,153,251,252,253,351,352,353,481,482,483:색 변환층

Claims (39)

  1. 서브 픽셀 단위로 전원을 인가하도록 구성된 픽셀 전극과, 공통 전극을 포함하여 서브 픽셀 별로 광을 발광하는 디스플레이 장치에서 있어서,
    지지 기판;
    상기 지지 기판에 구비된 것으로 상기 픽셀 전극에 전원을 인가하는 구동 소자를 포함하는 구동층; 및
    상기 구동층에 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층;을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 지지 기판과 상기 구동층 사이에 결합층이 더 구비된 디스플레이 장치.
  3. 제1항에 있어서,
    상기 픽셀 전극이 구동층과 발광층 사이에 구비된 디스플레이 장치.
  4. 제1항에 있어서,
    상기 공통 전극이 상기 발광층 위에 구비된 디스플레이 장치.
  5. 제1항에 있어서,
    상기 지지 기판은 실리콘 기판, 글라스 기판, 사파이어 기판, 또는 SiO2가 코팅된 실리콘 기판을 포함하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 구동 소자는 트랜지스터, 박막 트랜지스터 또는 고전자 이동도 트랜지스터(HEMT)를 포함하는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 픽셀 전극이 상기 활성층에서 발광된 광을 반사시키도록 구성된 디스플레이 장치.
  8. 제7항에 있어서,
    상기 픽셀 전극이 Ag, Au, Al, Cr 또는 Ni, 또는 이들의 합금을 포함하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 발광층이 서브 픽셀 단위로 발광 구조를 격리시키는 격리 구조를 포함하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 구동층의 상기 격리 구조에 대응되는 영역에 전류 차단 층이 더 구비된 디스플레이 장치.
  11. 제1항에 있어서,
    상기 공통 전극이 투명 전극으로 구성된 디스플레이 장치.
  12. 제1항에 있어서,
    상기 공통 전극이 이웃하는 서브 픽셀 사이에 구비된 트랜치 구조를 포함하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 트랜치 구조는 그 바닥 면이 상기 활성층의 제2 반도체층에 대향하는 면의 연장선보다 상부에 위치하는 디스플레이 장치.
  14. 제1항에 있어서,
    상기 제2반도체층에 미세 패턴 구조를 구비한 디스플레이 장치.
  15. 제1항에 있어서,
    상기 발광층에서 발광된 광을 서로 다른 칼라 광으로 변환하는 복수 개의 색 변환층을 더 포함하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 복수 개의 색 변환층 사이에 반사막이 구비된 격벽을 더 포함하는 디스플레이 장치.
  17. 지지 기판;
    상기 지지 기판에 구비된 것으로 구동 소자를 포함하는 구동층;
    상기 구동층에 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하고, 상기 활성층으로부터의 광이 서브 픽셀 단위로 발광되도록 격리 구조를 가지는 발광층;
    상기 제1 반도체층과 상기 서브 픽셀 단위로 전기적으로 연결되도록 마련되는 제1 전극; 및
    상기 제2 반도체층과 전기적으로 연결되도록 마련되는 제2 전극;을 포함하는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 지지 기판과 상기 구동층 사이에 접착층 또는 다이렉트 본딩층이 더 구비된 디스플레이 장치.
  19. 제17항에 있어서,
    상기 제2 전극이 공통 전극으로 구성된 디스플레이 장치.
  20. 제17항에 있어서,
    상기 제2 전극이 투명 전극으로 구성되고, 제2반도체 층을 덮도록 배치된 디스플레이 장치.
  21. 제17항에 있어서,
    상기 제2 전극이 불투명 전극으로 구성되고, 제2 전극에 상기 활성층으로부터 나온 광이 투과되도록 윈도우 영역이 구비된 디스플레이 장치.
  22. 제17항에 있어서,
    상기 제2 전극이 이웃하는 서브 픽셀 사이에 구비된 트랜치 구조를 포함하는 디스플레이 장치.
  23. 제22항에 있어서,
    상기 제2 전극의 트랜치 구조가 상기 활성층에서 측면으로 발광된 광을 반사시키도록 구성된 디스플레이 장치.
  24. 제22항에 있어서,
    상기 제2 전극의 비아홀 구조는 그 바닥이 상기 활성층의 제2 반도체층에 대향하는 면의 연장선보다 상부에 위치하는 디스플레이 장치.
  25. 제17항에 있어서,
    상기 격리 구조가 이온 주입 영역을 포함하는 디스플레이 장치.
  26. 제17항에 있어서,
    상기 발광층에서 발광된 광을 서로 다른 칼라 광으로 변환하는 복수 개의 색 변환층을 더 포함하는 디스플레이 장치.
  27. 에피 기판에 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층에 활성층을 형성하는 단계;
    상기 활성층에 제2 반도체층을 형성하는 단계;
    상기 활성층을 서브 픽셀 단위로 격리시키는 단계;
    상기 제2 반도체층에 서브 픽셀 단위로 제1 전극을 형성하는 단계;
    상기 제1 전극에 전기적으로 연결되는 구동 소자를 포함하는 구동층을 형성하는 단계;
    상기 구동층이 아래로 오도록 하여 지지 기판에 결합하는 단계;
    상기 에피 기판을 제거하는 단계; 및
    상기 제1 반도체층에 제2 전극을 형성하는 단계;를 포함하는 디스플레이 장치 제조 방법.
  28. 제27항에 있어서,
    상기 활성층을 서브 픽셀 단위로 격리시키는 단계는 이온 주입 영역을 형성하는 단계를 포함하는 디스플레이 장치 제조 방법.
  29. 제27항에 있어서,
    상기 제1전극이 광을 반사시키는 반사 재질로 형성된 디스플레이 제조 방법.
  30. 제27항에 있어서,
    상기 지지 기판에 상기 구동층을 퓨전 본딩 또는 다이렉트 본딩을 하는 디스플레이 장치 제조 방법.
  31. 제27항에 있어서,
    상기 제2 전극이 공통 전극으로 형성된 디스플레이 장치 제조 방법.
  32. 제27항에 있어서,
    상기 제2 전극이 투명 전극으로 제2 반도체층을 덮도록 형성된 디스플레이 장치 제조 방법.
  33. 제27항에 있어서,
    상기 제2 전극이 불투명 전극으로 형성되고, 제2 전극에 상기 활성층으로부터 나온 광이 투과되도록 윈도우 영역이 형성된 디스플레이 장치 제조 방법.
  34. 제27항에 있어서,
    상기 제2 전극이 이웃하는 서브 픽셀 사이에 형성된 트랜치 구조를 포함하는 디스플레이 장치 제조 방법.
  35. 제34항에 있어서,
    상기 제2 전극의 트랜치 구조가 상기 활성층에서 측면으로 발광된 광을 반사시키도록 형성된 디스플레이 장치 제조 방법.
  36. 제34항에 있어서,
    상기 제2 전극의 트랜치 구조는 그 바닥이 상기 활성층의 제2 반도체층에 대향하는 면의 연장선보다 상부에 위치하도록 형성된 디스플레이 장치 제조 방법.
  37. 제27항에 있어서,
    상기 활성층에서 발광된 광을 서로 다른 칼라 광으로 변환하는 복수 개의 색 변환층을 상기 서브 픽셀 단위에 대응되도록 형성하는 단계를 더 포함하는 디스플레이 장치 제조 방법.
  38. 제27항에 있어서,
    상기 제1전극이 상기 활성층에 마주보도록 형성된 디스플레이 제조 방법.
  39. 제27항에 있어서,
    상기 제1 반도체 층에 상기 활성층에 대응되는 위치에 미세 패턴 구조를 형성하는 단계를 더 포함하는 디스플레이 제조 방법.
KR1020180148772A 2018-11-27 2018-11-27 디스플레이 장치 및 제조 방법 KR20200062863A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180148772A KR20200062863A (ko) 2018-11-27 2018-11-27 디스플레이 장치 및 제조 방법
US16/589,359 US11121171B2 (en) 2018-11-27 2019-10-01 Display apparatus and method of manufacturing the same
EP19201136.9A EP3660900B1 (en) 2018-11-27 2019-10-02 Display apparatus and method of manufacturing the same
CN201911075218.2A CN111223885A (zh) 2018-11-27 2019-11-06 显示装置和制造其的方法
JP2019210340A JP7402023B2 (ja) 2018-11-27 2019-11-21 ディスプレイ装置及びその製造方法
US17/400,354 US11705479B2 (en) 2018-11-27 2021-08-12 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180148772A KR20200062863A (ko) 2018-11-27 2018-11-27 디스플레이 장치 및 제조 방법

Publications (1)

Publication Number Publication Date
KR20200062863A true KR20200062863A (ko) 2020-06-04

Family

ID=68137861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180148772A KR20200062863A (ko) 2018-11-27 2018-11-27 디스플레이 장치 및 제조 방법

Country Status (5)

Country Link
US (2) US11121171B2 (ko)
EP (1) EP3660900B1 (ko)
JP (1) JP7402023B2 (ko)
KR (1) KR20200062863A (ko)
CN (1) CN111223885A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008739A1 (ko) * 2021-07-27 2023-02-02 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 웨어러블 전자 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3836234A4 (en) 2018-08-10 2022-05-04 Lin, Hong-Cheng DIODE DEVICE, DISPLAY PANEL AND SOFT DISPLAY DEVICE
CN110875360B (zh) * 2018-08-31 2022-08-30 成都辰显光电有限公司 显示面板
US11411043B2 (en) * 2019-10-25 2022-08-09 Lumileds Llc Pigmented and scattering particles in side coating materials for LED applications
KR20210073955A (ko) 2019-12-11 2021-06-21 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR20210090337A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치
CN112864290B (zh) * 2020-04-09 2022-04-22 镭昱光电科技(苏州)有限公司 微型led显示器及其制造方法
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
CN111627951A (zh) * 2020-06-10 2020-09-04 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN111769108A (zh) 2020-06-30 2020-10-13 上海天马微电子有限公司 显示面板及其制备方法、显示装置
KR20220031364A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
EP3971981A1 (en) * 2020-09-22 2022-03-23 Samsung Electronics Co., Ltd. Light-emitting diode display device and manufacturing method thereof
KR20220045477A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법
CN112117296B (zh) * 2020-10-22 2021-07-13 厦门强力巨彩光电科技有限公司 Led显示面板和led显示装置
US20220190223A1 (en) * 2020-12-15 2022-06-16 Samsung Electronics Co., Ltd. Display apparatus and method of manufacturing the same
CN113284918B (zh) * 2021-04-29 2024-01-26 无锡唐古半导体有限公司 微显示器件及其制备方法
TWI781743B (zh) * 2021-08-27 2022-10-21 友達光電股份有限公司 顯示裝置及其製造方法
TW202329250A (zh) * 2021-11-02 2023-07-16 美商納諾西斯有限公司 具有非活性植入式隔離區的發光二極體陣列及其形成方法
TWI790827B (zh) * 2021-11-22 2023-01-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置
KR20230081360A (ko) * 2021-11-30 2023-06-07 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures
WO2023142143A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (Shanghai) Company Micro led, micro led array panel and manufacuturing method thereof
CN114899291B (zh) * 2022-07-12 2022-10-25 诺视科技(苏州)有限公司 用于半导体器件的像素单元及其制作方法、微显示屏
CN117690946A (zh) * 2022-09-05 2024-03-12 华为技术有限公司 一种MicroLED显示面板、显示设备及制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323723B2 (en) 2001-12-28 2008-01-29 Sanken Electric Co., Ltd. Semiconductor light-emitting device using phosphors for performing wavelength conversion
JP4168649B2 (ja) * 2002-04-05 2008-10-22 コニカミノルタホールディングス株式会社 画像記録装置
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
KR101108160B1 (ko) * 2009-12-10 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101407585B1 (ko) * 2011-01-10 2014-06-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6135062B2 (ja) * 2012-08-07 2017-05-31 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
DE102012112302A1 (de) 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP6515537B2 (ja) * 2014-04-08 2019-05-22 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
CN104199192B (zh) 2014-07-31 2017-03-01 京东方科技集团股份有限公司 一种显示装置
CN110544436B (zh) 2014-09-12 2021-12-07 株式会社半导体能源研究所 显示装置
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
WO2016143316A1 (ja) * 2015-03-10 2016-09-15 シャープ株式会社 薄膜素子装置の製造方法及びそれに用いる光照射装置
US10020293B2 (en) 2015-04-01 2018-07-10 Goertek Inc. Transferring method, manufacturing method, device and electronic apparatus of micro-LED
JP6625835B2 (ja) * 2015-06-25 2019-12-25 株式会社ジャパンディスプレイ 表示装置
KR102454991B1 (ko) * 2016-01-19 2022-10-17 삼성디스플레이 주식회사 미러 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102591412B1 (ko) 2016-02-16 2023-10-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN109219886B (zh) 2016-04-01 2023-05-05 首尔半导体株式会社 显示装置及其制造方法
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
WO2017217703A1 (en) 2016-06-13 2017-12-21 Seoul Semiconductor Co., Ltd Display apparatus and manufacturing method thereof
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
KR101878666B1 (ko) 2016-11-11 2018-08-16 순천대학교 산학협력단 마이크로 픽셀 어레이 발광다이오드 및 이를 포함하는 조명 장치
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
CN114695425A (zh) 2016-12-22 2022-07-01 夏普株式会社 显示装置及制造方法
FR3061603B1 (fr) 2016-12-29 2021-01-29 Aledia Dispositif optoelectronique a diodes electroluminescentes
US20180190672A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
US20210280741A1 (en) * 2017-01-10 2021-09-09 PlayNitride Inc. Micro light emitting diode display panel
CN109426021B (zh) * 2017-08-25 2021-09-03 群创光电股份有限公司 显示装置
KR20190033816A (ko) * 2017-09-22 2019-04-01 삼성전자주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
TWI652534B (zh) * 2017-12-21 2019-03-01 友達光電股份有限公司 畫素結構與顯示面板
KR102521100B1 (ko) * 2018-01-08 2023-04-14 삼성디스플레이 주식회사 표시 장치
US11249232B2 (en) * 2018-08-14 2022-02-15 Innolux Corporation Electronic device
KR20210041931A (ko) * 2019-10-08 2021-04-16 삼성전자주식회사 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치
KR20210073955A (ko) * 2019-12-11 2021-06-21 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR20220045478A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법
KR20220045477A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008739A1 (ko) * 2021-07-27 2023-02-02 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 웨어러블 전자 장치

Also Published As

Publication number Publication date
US20210375983A1 (en) 2021-12-02
EP3660900A1 (en) 2020-06-03
US11705479B2 (en) 2023-07-18
JP7402023B2 (ja) 2023-12-20
US20200168663A1 (en) 2020-05-28
CN111223885A (zh) 2020-06-02
EP3660900B1 (en) 2022-08-31
US11121171B2 (en) 2021-09-14
JP2020086461A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
JP7402023B2 (ja) ディスプレイ装置及びその製造方法
US11837155B2 (en) Display apparatus and method of manufacturing the same
KR101968592B1 (ko) 통합된 컬러 ｌｅｄ 마이크로 디스플레이
KR20230163997A (ko) 표시 장치
CN108922899B (zh) 像素阵列基板及其驱动方法
KR102509877B1 (ko) 마이크로 led 표시 패널 및 그 제조 방법
EP3483933A1 (en) High resolution display device
KR102613051B1 (ko) 고해상도 디스플레이 장치
US11502218B2 (en) Display device and method of fabricating the same
US11670667B2 (en) Micro LED device and method of manufacturing the same
US20210265420A1 (en) Display device
US20230402493A1 (en) Micro light-emitting display apparatus and method of manufacturing the same
US20230132423A1 (en) Light emitting diode array with inactive implanted isolation regions and methods of forming the same
TWI699598B (zh) 顯示陣列
KR20230132649A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal