KR20200061056A - 터치 디스플레이 패널 및 터치 디스플레이 장치 - Google Patents

터치 디스플레이 패널 및 터치 디스플레이 장치 Download PDF

Info

Publication number
KR20200061056A
KR20200061056A KR1020180146393A KR20180146393A KR20200061056A KR 20200061056 A KR20200061056 A KR 20200061056A KR 1020180146393 A KR1020180146393 A KR 1020180146393A KR 20180146393 A KR20180146393 A KR 20180146393A KR 20200061056 A KR20200061056 A KR 20200061056A
Authority
KR
South Korea
Prior art keywords
touch
electrode
disposed
compensation
noise
Prior art date
Application number
KR1020180146393A
Other languages
English (en)
Other versions
KR102600934B1 (ko
Inventor
이휘득
이양식
김재승
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180146393A priority Critical patent/KR102600934B1/ko
Priority to US16/525,488 priority patent/US10915210B2/en
Priority to CN201910782665.5A priority patent/CN111221431B/zh
Priority to EP19199930.9A priority patent/EP3657308B1/en
Publication of KR20200061056A publication Critical patent/KR20200061056A/ko
Application granted granted Critical
Publication of KR102600934B1 publication Critical patent/KR102600934B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명의 실시예들은, 터치 디스플레이 패널 및 장치에 관한 것으로서, 터치 라우팅 배선이 배치된 영역에 따라 배선의 폭을 다르게 배치하고 각각의 터치 라우팅 배선에 전기적으로 연결된 보상 패턴을 배치함으로써, 터치 라우팅 배선의 로드의 편차를 보상할 수 있도록 한다. 또한, 보상 패턴 중 터치 절연막의 하부에 배치된 보상 패턴에 캐소드 전극과 동일한 전압이 인가되도록 함으로써, 터치 전극에 대한 노이즈 원을 단일화하여 공통적인 노이즈의 양을 증가시키고, 차동 센싱 방식으로 센싱된 터치 센싱 신호의 신호 대 잡음비를 높여 터치 센싱 성능을 개선할 수 있도록 한다.

Description

터치 디스플레이 패널 및 터치 디스플레이 장치{TOUCH DISPLAY PANEL AND TOUCH DISPLAY DEVICE}
본 발명의 실시예들은, 터치 디스플레이 패널과 터치 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치는 보다 다양한 기능을 제공하기 위하여, 디스플레이 패널에 대한 사용자의 손가락 터치나 펜 터치를 인식하고 인식된 터치를 기반으로 입력 처리를 수행하는 기능을 제공하고 있다.
일 예로, 터치 인식이 가능한 디스플레이 장치는, 디스플레이 패널에 배치되거나 내장된 다수의 터치 전극을 포함하고, 이러한 터치 전극을 구동하여 디스플레이 패널에 대한 사용자의 터치 유무와 터치 좌표 등을 검출할 수 있다.
이때, 터치 인식 기능을 제공하는 디스플레이 패널에는 디스플레이 구동을 위한 각종 전압, 신호 등이 인가되는 전극, 신호 라인 등이 배치되어 있어, 디스플레이 전극과 터치 전극 간에 형성되는 기생 캐패시턴스에 의해 터치 센싱의 성능이 저하될 수 있는 문제점이 존재한다.
본 발명의 실시예들의 목적은, 디스플레이 패널에 배치된 터치 전극과 연결된 배선의 로드를 보상하여 터치 센싱 신호의 편차를 감소시킬 수 있는 터치 디스플레이 패널과 장치를 제공하는 데 있다.
본 발명의 실시예들의 목적은, 디스플레이 패널에 배치된 터치 센서 메탈에 대한 노이즈 원에 따른 터치 센싱 신호의 정확도 저하를 방지할 수 있는 터치 디스플레이 패널과 장치를 제공하는 데 있다.
본 발명의 실시예들의 목적은, 디스플레이 패널에 배치된 터치 전극과 디스플레이 구동을 위한 전극 간의 기생 캐패시턴스로 인한 노이즈를 저감시킬 수 있는 터치 디스플레이 패널과 장치를 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 서브픽셀이 배치된 액티브 영역과 액티브 영역의 외측에 위치하는 논-액티브 영역을 포함하는 패널과, 액티브 영역에 배치된 다수의 터치 전극과, 논-액티브 영역에 배치된 다수의 터치 라우팅 배선과, 다수의 터치 라우팅 배선을 통해 다수의 터치 전극을 구동하는 터치 센싱 회로를 포함하는 터치 디스플레이 장치를 제공한다.
이러한 터치 디스플레이 장치에서, 패널은, 디스플레이 전극과, 디스플레이 전극 상에 배치된 봉지부와, 봉지부 상에서 액티브 영역에 배치되고 다수의 터치 전극 중 적어도 일부 터치 전극을 서로 전기적으로 연결하는 다수의 연결 패턴을 포함할 수 있다.
그리고, 터치 디스플레이 장치는, 논-액티브 영역에 배치되고 다수의 터치 라우팅 배선 각각에 전기적으로 연결된 다수의 제1 보상 패턴과, 봉지부 상에 배치되고 다수의 제1 보상 패턴 각각과 대응되도록 배치된 다수의 제2 보상 패턴을 더 포함할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 디스플레이 전극과, 디스플레이 전극 상에 배치된 봉지부와, 봉지부 상에서 액티브 영역에 배치된 다수의 연결 패턴과, 다수의 연결 패턴 상에 배치된 적어도 하나의 터치 절연막과, 적어도 하나의 터치 절연막 상에서 액티브 영역에 배치된 다수의 터치 전극과, 적어도 하나의 터치 절연막 상에서 논-액티브 영역에 배치된 다수의 터치 라우팅 배선과, 논-액티브 영역에 배치되고 다수의 터치 라우팅 배선 각각에 전기적으로 연결된 다수의 제1 보상 패턴과, 봉지부 상에 배치되고 다수의 제1 보상 패턴 각각과 대응되도록 배치된 다수의 제2 보상 패턴을 포함하는 터치 디스플레이 패널을 제공한다.
본 발명의 실시예들에 의하면, 디스플레이 패널의 논-액티브 영역에 터치 전극과 터치 라우팅 배선 사이에 연결되고 캐패시턴스를 형성하는 보상 패턴을 배치함으로써, 터치 라우팅 배선의 저항 차이로 인한 터치 센싱 신호의 편차를 보상할 수 있도록 한다.
본 발명의 실시예들에 의하면, 보상 패턴 중 봉지부 상에 배치된 보상 패턴에 봉지부 하부에 배치된 디스플레이 전극에 인가되는 전압과 동일한 전압을 인가해줌으로써, 터치 센서 메탈에 대한 노이즈 원을 단일화하여 차동 센싱시 제거되는 노이즈의 양이 증가될 수 있도록 한다.
따라서, 차동 센싱을 통해 검출되는 터치 센싱 신호의 감도를 향상시켜 터치 센싱의 성능을 개선할 수 있도록 한다.
또한, 디스플레이 전극의 하부에 위치하는 신호 라인 상에 노이즈 저감 전극의 배치를 통해 디스플레이 전극을 통해 발생하는 터치 센싱 신호의 노이즈를 감소시켜줌으로써, 디스플레이 패널에 배치된 터치 전극을 통해 터치 센싱의 성능을 더욱 개선할 수 있도록 한다.
도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치의 구성을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치의 디스플레이 패널을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 패널에 터치 패널이 내장되는 구조를 예시적으로 나타낸 도면이다.
도 4와 도 5는 본 발명의 실시예들에 따른 디스플레이 패널에 배치된 터치 전극의 타입을 예시적으로 나타낸 도면이다.
도 6은 도 5의 메쉬 타입의 터치 전극을 예시적으로 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 패널에서의 터치 센서 구조를 간략하게 나타낸 도면이다.
도 8은 도 7의 터치 센서 구조의 구현 예시 도면이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 패널의 부분적인 단면도로서, 도 8에 도시된 X-X' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 10과 도 11은 본 발명의 실시예들에 따른 디스플레이 패널에 컬러필터가 포함된 경우의 단면 구조를 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 디스플레이 패널에 배치된 터치 라우팅 배선의 로드 보상을 위한 구조의 예시를 나타낸 도면이다.
도 13은 도 12에 도시된 A-A' 부분과 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 14는 도 13에 도시된 구조에서 터치 센서 메탈을 통해 검출되는 터치 센싱 신호의 노이즈 원의 예시를 나타낸 도면이다.
도 15는 도 12에 도시된 A-A' 부분과 B-B' 부분의 단면 구조의 다른 예시를 나타낸 도면이다.
도 16은 도 12에 도시된 디스플레이 패널에 노이즈 보상을 위한 신호 배선이 배치된 구조의 예시를 나타낸 도면이다.
도 17은 도 15와 도 16에 도시된 구조에서 터치 센서 메탈을 통해 검출되는 터치 센싱 신호의 노이즈 원의 예시를 나타낸 도면이다.
도 18a와 도 18b는 도 13에 도시된 구조와 도 15 및 도 16에 도시된 구조에서 차동 센싱을 통해 검출되는 터치 센싱 신호의 예시를 나타낸 도면이다.
도 19는 본 발명의 실시예들에 따른 디스플레이 패널의 액티브 영역에 터치 전극과 디스플레이 전극이 배치된 구조의 예시를 나타낸 도면이다.
도 20은 본 발명의 실시예들에 따른 디스플레이 패널의 액티브 영역에 노이즈 저감 전극이 배치된 평면 구조의 예시를 나타낸 도면이다.
도 21 내지 도 23은 도 20에 도시된 D-D' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 24는 본 발명의 실시예들에 따른 디스플레이 패널의 액티브 영역 및 논-액티브 영역에 노이즈 저감 전극이 배치된 평면 구조의 예시를 나타낸 도면이다.
도 25와 도 26은 도 24에 도시된 E-E' 부분의 단면 구조의 예시를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치의 시스템 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 영상 디스플레이를 위한 기능과 터치 센싱을 위한 기능을 모두 제공할 수 있다.
영상 디스플레이 기능을 제공하기 위하여, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의된 다수의 서브픽셀이 배열된 디스플레이 패널(DISP)과, 다수의 데이터 라인을 구동하는 데이터 구동 회로(DDC)와, 다수의 게이트 라인을 구동하는 게이트 구동 회로(GDC)와, 데이터 구동 회로(DDC) 및 게이트 구동 회로(GDC)의 동작을 제어하는 디스플레이 컨트롤러(DCTR) 등을 포함할 수 있다.
데이터 구동 회로(DDC), 게이트 구동 회로(GDC) 및 디스플레이 컨트롤러(DCTR) 각각은 하나 이상의 개별 부품으로 구현될 수도 있다. 경우에 따라서, 데이터 구동 회로(DDC), 게이트 구동 회로(GDC) 및 디스플레이 컨트롤러(DCTR) 중 둘 이상은 하나의 부품으로 통합되어 구현될 수도 있다. 예를 들어, 데이터 구동 회로(DDC)와 디스플레이 컨트롤러(DCTR)는 하나의 집적회로 칩(IC Chip)으로 구현될 수 있다.
터치 센싱 기능을 제공하기 위하여, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 다수의 터치 전극을 포함하는 터치 패널(TSP)과, 터치 패널(TSP)로 터치 구동 신호를 공급하고 터치 패널(TSP)로부터 터치 센싱 신호를 검출하여, 검출된 터치 센싱 신호를 토대로 터치 패널(TSP)에서의 사용자의 터치 유무 또는 터치 위치(터치 좌표)를 센싱하는 터치 센싱 회로(TSC)를 포함할 수 있다.
터치 센싱 회로(TSC)는, 일 예로, 터치 패널(TSP)로 터치 구동 신호를 공급하고 터치 패널(TSP)로부터 터치 센싱 신호를 검출하는 터치 구동 회로(TDC)와, 터치 구동 회로(TDC)에 의해 검출된 터치 센싱 신호를 토대로 터치 패널(TSP)에서의 사용자의 터치 유무 및/또는 터치 위치를 센싱하는 터치 컨트롤러(TCTR) 등을 포함할 수 있다.
터치 구동 회로(TDC)는 터치 패널(TSP)로 터치 구동 신호를 공급하는 제1 회로 파트와 터치 패널(TSP)로부터 터치 센싱 신호를 검출하는 제2 회로 파트를 포함할 수 있다.
터치 구동 회로(TDC) 및 터치 컨트롤러(TCTR)는 별도의 부품으로 구현되거나, 경우에 따라서, 하나의 부품으로 통합되어 구현될 수도 있다.
한편, 데이터 구동 회로(DDC), 게이트 구동 회로(GDC) 및 터치 구동 회로(TDC) 각각은 하나 이상의 집적회로로 구현될 수 있으며, 디스플레이 패널(DISP)과의 전기적인 연결 관점에서 COG (Chip On Glass) 타입, COF (Chip On Film) 타입, 또는 TCP (Tape Carrier Package) 타입 등으로 구현될 수 있으며, 게이트 구동 회로(GDC)는 GIP (Gate In Panel) 타입으로도 구현될 수 있다.
한편, 디스플레이 구동을 위한 회로 구성들(DDC, GDC, DCTR)과 터치 센싱을 위한 회로 구성들(TDC, TCTR) 각각은 하나 이상의 개별 부품으로 구현될 수 있다. 경우에 따라서 디스플레이 구동을 위한 회로 구성들(DDC, GDC, DCTR) 중 하나 이상과 터치 센싱을 위한 회로 구성들(TDC, TCTR) 중 하나 이상은 기능적으로 통합되어 하나 이상의 부품으로 구현될 수도 있다.
예를 들어, 데이터 구동 회로(DDC)와 터치 구동 회로(TDC)는 하나 또는 둘 이상의 집적회로 칩에 통합 구현될 수 있다. 데이터 구동 회로(DDC)와 터치 구동 회로(TDC)가 둘 이상의 집적회로 칩에 통합 구현되는 경우, 둘 이상의 집적회로 칩 각각은 데이터 구동 기능과 터치 구동 기능을 가질 수 있다.
한편, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 유기발광 디스플레이 장치, 액정 디스플레이 장치 등의 다양한 타입일 수 있다. 아래에서는, 설명의 편의를 위해, 터치 디스플레이 장치가 유기발광 디스플레이 장치인 것으로 예를 들어 설명한다. 즉, 디스플레이 패널(DISP)은 유기발광 디스플레이 패널, 액정 디스플레이 패널 등의 다양한 타입일 수 있지만, 이하에서는, 설명의 편의를 위하여 디스플레이 패널(DISP)이 유기발광 디스플레이 패널인 것으로 예를 들어 설명한다.
또 한편, 후술하겠지만, 터치 패널(TSP)은 터치 구동 신호가 인가되거나 터치 센싱 신호가 검출될 수 있는 다수의 터치 전극과, 이러한 다수의 터치 전극을 터치 구동 회로(TDC)와 연결시켜주기 위한 다수의 터치 라우팅 배선 등을 포함할 수 있다.
터치 패널(TSP)은 디스플레이 패널(DISP)의 외부에 존재할 수도 있다. 즉, 터치 패널(TSP)과 디스플레이 패널(DISP)은 별도로 제작되어 결합될 수 있다. 이러한 터치 패널(TSP)을 외장형 타입 또는 애드-온(Add-on) 타입이라고 한다.
이와 다르게, 터치 패널(TSP)은 디스플레이 패널(DISP)의 내부에 내장될 수도 있다. 즉, 디스플레이 패널(DISP)을 제작할 때, 터치 패널(TSP)을 구성하는 다수의 터치 전극과 다수의 터치 라우팅 배선 등의 터치 센서 구조는 디스플레이 구동을 위한 전극들 및 신호 라인들과 함께 형성될 수 있다. 이러한 터치 패널(TSP)을 내장형 타입이라고 한다. 아래에서는, 설명의 편의를 위하여, 터치 패널(TSP)이 내장형 타입인 경우로 예를 들어 설명한다.
도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치의 디스플레이 패널(DISP)을 개략적으로 나타낸 도면이다.
도 2를 참조하면, 디스플레이 패널(DISP)은 영상이 표시되는 액티브 영역(AA)과, 액티브 영역(AA)의 외곽 경계 라인(BL)의 외곽 영역인 논-액티브 영역(NA)을 포함할 수 있다.
디스플레이 패널(DISP)의 액티브 영역(AA)에는, 영상 디스플레이를 위한 다수의 서브픽셀이 배열되고, 디스플레이 구동을 위한 각종 전극들이나 신호 라인들이 배치된다.
또한, 디스플레이 패널(DISP)의 액티브 영역(AA)에는, 터치 센싱을 위한 다수의 터치 전극과 이들과 전기적으로 연결된 다수의 터치 라우팅 배선 등이 배치될 수 있다. 이에 따라, 액티브 영역(AA)은 터치 센싱이 가능한 터치 센싱 영역이라고도 할 수 있다.
디스플레이 패널(DISP)의 논-액티브 영역(NA)에는, 액티브 영역(AA)에 배치된 각종 신호 라인들이 연장된 링크 라인들 또는 액티브 영역(AA)에 배치된 각종 신호 라인들과 전기적으로 연결된 링크 라인들과, 이 링크 라인들에 전기적으로 연결된 패드들이 배치될 수 있다. 논-액티브 영역(NA)에 배치된 패드들은 디스플레이 구동 회로(DDC, GDC 등)가 본딩되거나 전기적으로 연결될 수 있다.
또한, 디스플레이 패널(DISP)의 논-액티브 영역(NA)에는, 액티브 영역(AA)에 배치된 다수의 터치 라우팅 배선이 연장된 링크 라인들 또는 액티브 영역(AA)에 배치된 다수의 터치 라우팅 배선과 전기적으로 연결된 링크 라인들과, 이 링크 라인들에 전기적으로 연결된 패드들이 배치될 수 있다. 논-액티브 영역(NA)에 배치된 패드들은 터치 구동 회로(TDC)가 본딩되거나 전기적으로 연결될 수 있다.
논-액티브 영역(NA)에는, 액티브 영역(AA)에 배치된 다수의 터치 전극 중 최외곽 터치 전극의 일부가 확장된 부분이 존재할 수도 있고, 액티브 영역(AA)에 배치된 다수의 터치 전극과 동일한 물질의 하나 이상의 전극(터치 전극)이 더 배치될 수도 있다.
즉, 디스플레이 패널(DISP)에 배치된 다수의 터치 전극은 액티브 영역(AA) 내에 모두 존재하거나, 디스플레이 패널(DISP)에 배치된 다수의 터치 전극 중 일부(예: 최외곽 터치 전극)는 논-액티브 영역(NA)에 존재하거나, 디스플레이 패널(DISP)에 배치된 다수의 터치 전극 중 일부(예: 최외곽 터치 전극)는 액티브 영역(AA)과 논-액티브 영역(NA)에 걸쳐 있을 수도 있다.
한편, 도 2를 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치의 디스플레이 패널(DISP)은 액티브 영역(AA) 내 어떠한 층(Layer, 예: 유기발광 디스플레이 패널에서의 봉지부)이 무너지는 것을 방지하기 위한 댐(Dam)이 배치되는 댐 영역(DA)을 포함할 수 있다.
댐 영역(DA)은, 액티브 영역(AA)과 논-액티브 영역(NA)의 경계 지점이나 액티브 영역(AA)의 외곽 영역인 논-액티브 영역(NA)의 어느 한 지점 등에 위치할 수 있다.
댐 영역(DA)에 배치되는 댐은, 액티브 영역(AA)의 모든 방향을 둘러싸면서 배치되거나, 액티브 영역(AA)의 하나 또는 둘 이상의 일부분(예: 무너지기 쉬운 층이 있는 부분)의 외곽에만 배치될 수도 있다.
댐 영역(DA)에 배치되는 댐은, 모두 연결되는 하나의 패턴일 수도 있고 단절된 둘 이상의 패턴으로 이루어질 수도 있다. 또한, 댐 영역(DA)은 1차 댐만이 배치될 수도 있고, 2개의 댐(1차 댐, 2차 댐)이 배치될 수도 있으며, 3개 이상의 댐이 배치될 수도 있다.
댐 영역(DA)에서, 어느 한 방향에서는 1차 댐만 있고, 어느 다른 한 방향에서는 1차 댐과 2차 댐이 모두 있을 수도 있다.
도 3은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 터치 패널(TSP)이 내장되는 구조를 예시적으로 나타낸 도면이다.
도 3을 참조하면, 디스플레이 패널(DISP)의 액티브 영역(AA)에는, 기판(SUB) 상에 다수의 서브픽셀(SP)이 배열된다.
각 서브픽셀(SP)은, 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 제1 트랜지스터(T1)와, 제1 트랜지스터(T1)의 제1 노드(N1)로 데이터 전압(VDATA)을 전달해주기 위한 제2 트랜지스터(T2)와, 한 프레임 동안 일정 전압을 유지해주기 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
제1 트랜지스터(T1)는 데이터 전압이 인가될 수 있는 제1 노드(N1), 발광 소자(ED)와 전기적으로 연결되는 제2 노드(N2) 및 구동 전압 라인(DVL)으로부터 구동 전압(VDD)이 인가되는 제3 노드(N3)를 포함할 수 있다. 제1 노드(N1)는 게이트 노드이고, 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있고, 제3 노드(N3)는 드레인 노드 또는 소스 노드일 수 있다. 이러한 제1 트랜지스터(T1)는 발광 소자(ED)를 구동하는 구동 트랜지스터라고도 한다.
발광 소자(ED)는 제1 전극(예: 애노드 전극), 발광층 및 제2 전극(예: 캐소드 전극)을 포함할 수 있다. 제1 전극은 제1 트랜지스터(T1)의 제2 노드(N2)와 전기적으로 연결되고, 제2 전극은 기저 전압(VSS)이 인가될 수 있다.
이러한 발광 소자(ED)에서 발광층은 유기물을 포함하는 유기 발광층일 수 있다. 이 경우, 발광 소자(ED)는 유기발광다이오드(OLED: Organic Light Emitting Diode)일 수 있다.
제2 트랜지스터(T2)는, 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)에 의해 온-오프가 제어되며, 제1 트랜지스터(T1)의 제1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결될 수 있다. 이러한 제2 트랜지스터(T2)는 스위칭 트랜지스터라고도 한다.
제2 트랜지스터(T2)는 스캔 신호(SCAN)에 의해 턴-온 되면, 데이터 라인(DL)에서 공급된 데이터 전압(VDATA)을 제1 트랜지스터(T1)의 제1 노드(N1)에 전달한다.
스토리지 캐패시터(Cst)는 제1 트랜지스터(T1)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.
각 서브픽셀(SP)은 도 3에 도시된 바와 같이 2개의 트랜지스터(T1, T2)와 1개의 캐패시터(Cst)를 포함하는 2T1C 구조를 가질 수 있으며, 경우에 따라서, 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수도 있다.
스토리지 캐패시터(Cst)는, 제1 트랜지스터(T1)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재할 수 있는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 제1 트랜지스터(T1)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.
한편, 전술한 바와 같이, 디스플레이 패널(DISP)에는 발광 소자(ED), 2개 이상의 트랜지스터(T1, T2) 및 1개 이상의 캐패시터(Cst) 등의 회로 소자가 배치된다. 이러한 회로 소자(특히, 발광 소자(ED))는 외부의 수분이나 산소 등에 취약하기 때문에, 외부의 수분이나 산소가 회로 소자(특히, 발광 소자(ED))로 침투되는 것을 방지하기 위한 봉지부(ENCAP)이 디스플레이 패널(DISP)에 배치될 수 있다.
이러한 봉지부(ENCAP)는 하나의 층으로 되어 있을 수도 있지만, 다수의 층으로 되어 있을 수도 있다.
한편, 본 발명의 실시예들에 따른 터치 디스플레이 장치에서는, 터치 패널(TSP)이 봉지부(ENCAP) 상에 형성될 수 있다.
즉, 터치 디스플레이 장치에서, 터치 패널(TSP)을 이루는 다수의 터치 전극(TE) 등의 터치 센서 구조는 봉지부(ENCAP) 상에 배치될 수 있다.
터치 센싱 시, 터치 전극(TE)에는 터치 구동 신호 또는 터치 센싱 신호가 인가될 수 있다. 따라서, 터치 센싱 시, 봉지부(ENCAP)을 사이에 두고 배치되는 터치 전극(TE)과 캐소드 전극 사이에는 전위차가 형성되어 불필요한 기생 캐패시턴스가 형성될 수 있다. 이러한 기생 캐패시턴스는 터치 감도를 저하시킬 수 있기 때문에, 기생 캐패시턴스를 저하시키기 위하여, 터치 전극(TE)과 캐소드 전극 간의 거리는, 패널 두께, 패널 제작 공정 및 디스플레이 성능 등을 고려하여 일정 값(예: 1㎛) 이상이 되도록 설계될 수 있다. 이를 위해, 일 예로, 봉지부(ENCAP)의 두께는 최소 1㎛ 이상으로 설계될 수 있다.
도 4 및 도 5는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 터치 전극(TE)의 타입들을 예시적으로 나타낸 도면이다.
도 4에 도시된 바와 같이, 디스플레이 패널(DISP)에 배치된 각 터치 전극(TE)은 개구부가 없는 판 형상의 전극 메탈일 수 있다. 이 경우, 각 터치 전극(TE)은 투명 전극일 수 있다. 즉, 각 터치 전극(TE)은 아래에 배치된 다수의 서브픽셀(SP)에서 발광된 빛들이 위로 투과될 수 있도록 투명 전극 물질로 되어 있을 수 있다.
이와 다르게, 도 5에 도시된 바와 같이, 디스플레이 패널(DISP)에 배치된 각 터치 전극(TE)은 메쉬(Mesh) 타입으로 패터닝되어 둘 이상의 개구부(OA)를 갖는 전극 메탈(EM)일 수 있다.
전극 메탈(EM)은 실질적인 터치 전극(TE)에 해당하는 부분으로서, 터치 구동 신호가 인가되거나, 터치 센싱 신호가 감지되는 부분이다.
도 5에 도시된 바와 같이, 각 터치 전극(TE)이 메쉬 타입으로 패터닝 된 전극 메탈(EM)인 경우, 터치 전극(TE)의 영역에는 둘 이상의 개구부(OA)가 존재할 수 있다.
각 터치 전극(TE)에 존재하는 둘 이상의 개구부(OA) 각각은, 하나 이상의 서브픽셀(SP)의 발광 영역과 대응될 수 있다. 즉, 다수의 개구부(OA)는 아래에 배치된 다수의 서브픽셀(SP)에서 발광된 빛들이 위로 지나가는 경로가 된다. 아래에서는, 설명의 편의를 위하여, 각 터치 전극(TE)이 메쉬 타입의 전극 메탈(EM)인 것을 예로 들어 설명한다.
각 터치 전극(TE)에 해당하는 전극 메탈(EM)은 둘 이상의 서브픽셀(SP)의 발광 영역이 아닌 영역에 배치되는 뱅크 상에 위치할 수 있다.
한편, 여러 개의 터치 전극(TE)을 형성하는 방법으로서, 전극 메탈(EM)을 메쉬 타입으로 넓게 형성한 이후, 전극 메탈(EM)을 정해진 패턴으로 커팅하여 전극 메탈(EM)을 전기적으로 분리시켜서, 여러 개의 터치 전극(TE)을 만들어줄 수 있다.
터치 전극(TE)의 외곽선 모양은, 도 4 및 도 5와 같이, 다이아몬드 형상, 마름모 등의 사각형일 수도 있고, 삼각형, 오각형, 또는 육각형 등의 다양한 모양일 수 있다.
도 6은 도 5의 메쉬 타입의 터치 전극(TE)을 예시적으로 나타낸 도면이다.
도 6을 참조하면, 각 터치 전극(TE)의 영역에는, 메쉬 타입의 전극 메탈(EM)과 끊어져 있는 하나 이상의 더미 메탈(DM)이 존재할 수 있다.
전극 메탈(EM)은 실질적인 터치 전극(TE)에 해당하는 부분으로서 터치 구동 신호가 인가되거나 터치 센싱 신호가 감지되는 부분이지만, 더미 메탈(DM)은 터치 전극(TE)의 영역 내에 존재하기는 하지만 터치 구동 신호가 인가되지 않고 터치 센싱 신호도 감지되지 않는 부분이다. 즉, 더미 메탈(DM)는 전기적으로 플로팅(Floating) 된 메탈일 수 있다.
따라서, 전극 메탈(EM)은 터치 구동 회로(TDC)와 전기적으로 연결될 수 있지만, 더미 메탈(DM)은 터치 구동 회로(TDC)와 전기적으로 연결되지 않는다.
모든 터치 전극(TE) 각각의 영역 안에는, 하나 이상의 더미 메탈(DM)이 전극 메탈(EM)과 끊어진 상태로 존재할 수 있다.
이와 다르게, 모든 터치 전극(TE) 중 일부의 각 터치 전극(TE)의 영역 안에만, 하나 이상의 더미 메탈(DM)이 전극 메탈(EM)과 끊어진 상태로 존재할 수도 있다. 즉, 일부의 터치 전극(TE)의 영역 내에는 더미 메탈(DM)이 존재하지 않을 수도 있다.
한편, 더미 메탈(DM)의 역할과 관련하여, 도 5에 도시된 바와 같이, 터치 전극(TE)의 영역 내에 하나 이상의 더미 메탈(DM)이 존재하지 않고 전극 메탈(EM)만 메쉬 타입으로 존재하는 경우, 화면 상에 전극 메탈(EM)의 윤곽이 보이는 시인성 이슈가 발생할 수 있다.
이에 비해, 도 6에 도시된 바와 같이, 터치 전극(TE)의 영역 내에 하나 이상의 더미 메탈(DM)이 존재하는 경우, 화면 상에 전극 메탈(EM)의 윤곽이 보이는 시인성 이슈가 방지될 수 있다.
또한, 각 터치 전극(TE) 별로, 더미 메탈(DM)의 존재 유무 또는 개수(더미 메탈 비율)을 조절함으로써, 각 터치 전극(TE) 별로 캐패시턴스의 크기를 조절하여 터치 감도를 향상시킬 수도 있다.
한편, 1개의 터치 전극(TE)의 영역 내 형성된 전극 메탈(EM)에서 일부 지점들을 커팅함으로써, 커팅된 전극 메탈(EM)이 더미 메탈(DM)로 형성될 수 있다. 즉, 전극 메탈(EM)과 더미 메탈(DM)은 동일한 층에 형성된 동일한 물질일 수 있다.
한편, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 터치 전극(TE)에 형성되는 캐패시턴스(Capacitance)에 기반하여 터치를 센싱할 수 있다.
본 발명의 실시예들에 따른 터치 디스플레이 장치는 캐패시턴스 기반의 터치 센싱 방식으로서, 뮤추얼-캐패시턴스(Mutual-capacitance) 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있고, 셀프-캐패시턴스(Self-capacitance) 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있다.
뮤추얼-캐패시턴스(Mutual-capacitance) 기반의 터치 센싱 방식의 경우, 다수의 터치 전극들(TE)은 터치 구동 신호가 인가되는 구동 터치 전극(송신 터치 전극)과, 터치 센싱 신호가 검출되고 구동 터치 전극과 캐패시턴스를 형성하는 센싱 터치 전극(수신 터치 전극)으로 분류될 수 있다.
이러한 뮤추얼-캐패시턴스 기반의 터치 센싱 방식의 경우, 터치 센싱 회로(TSC)는 손가락, 펜 등의 포인터의 유무에 따른 구동 터치 전극과 센싱 터치 전극 간의 캐패시턴스(뮤추얼-캐패시턴스)의 변화를 토대로 터치 유무 및/또는 터치 좌표 등을 센싱한다.
셀프-캐패시턴스(Self-capacitance) 기반의 터치 센싱 방식의 경우, 각 터치 전극(TE)은 구동 터치 전극과 센싱 터치 전극의 역할을 모두 갖는다. 즉, 터치 센싱 회로(TSC)는 하나 이상의 터치 전극(TE)으로 터치 구동 신호를 인가하고, 터치 구동 신호가 인가된 터치 전극(TE)을 통해 터치 센싱 신호를 검출하여, 검출된 터치 센싱 신호에 근거하여 손가락, 펜 등의 포인터와 터치 전극(TE) 간의 캐패시턴스의 변화를 파악하여 터치 유무 및/또는 터치 좌표 등을 센싱한다. 셀프-캐패시턴스 기반의 터치 센싱 방식에서는, 구동 터치 전극과 센싱 터치 전극의 구분이 없다.
또한, 경우에 따라, 뮤추얼-캐패시턴스 기반의 터치 센싱을 위한 구조에서 셀프-캐패시턴스 기반으로 터치 센싱을 수행할 수도 있다. 일 예로, 뮤추얼-캐패시턴스 기반의 터치 센싱을 위한 구동 터치 전극과 센싱 터치 전극 각각으로 터치 구동 신호를 인가하고, 터치 구동 신호가 인가된 터치 전극(TE)을 통해 터치 센싱 신호를 검출하여 터치 센싱을 수행할 수 있다. 즉, 뮤추얼-캐패시턴스 기반의 터치 센싱을 위한 전극 구조에서, 뮤추얼-캐패시턴스 기반의 터치 센싱과 셀프-캐패시턴스 기반의 터치 센싱을 모두 수행할 수도 있다.
이와 같이, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 뮤추얼-캐패시턴스 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있고, 셀프-캐패시턴스 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있다. 다만, 아래에서는, 설명의 편의를 위해, 터치 디스플레이 장치는 뮤추얼-캐패시턴스 기반의 터치 센싱을 수행하고, 이를 위한 터치 센서 구조를 갖는 것을 예로 들어 설명한다.
도 7은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에서의 터치 센서 구조를 간략하게 나타낸 도면이고, 도 8은 도 7의 터치 센서 구조의 구현 예시 도면이다.
도 7을 참조하면, 뮤추얼-캐패시턴스 기반의 터치 센싱을 위한 터치 센서 구조는, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL)을 포함할 수 있다. 여기서, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL)은 봉지부(ENCAP) 상에 위치한다.
다수의 X-터치 전극 라인(X-TEL) 각각은 제2 방향으로 배치되고, 다수의 Y-터치 전극 라인(Y-TEL) 각각은 제2 방향과 다른 제1 방향으로 배치될 수 있다.
본 명세서에서, 제1 방향 및 제2 방향은 상대적으로 서로 다른 방향일 수 있으며, 일 예로, 제1 방향은 y축 방향이고 제2 방향은 x축 방향일 수 있다. 이와 반대로, 제1 방향은 x축 방향이고 제2 방향은 y축 방향일 수도 있다. 또한, 제1 방향 및 제2 방향은 서로 직교할 수도 있지만 직교하지 않을 수도 있다. 또한, 본 명세서에서, 행과 열은 상대적인 것으로서, 보는 관점에서 따라서 행과 열은 바뀔 수 있다.
다수의 X-터치 전극 라인(X-TEL) 각각은 전기적으로 연결된 여러 개의 X-터치 전극(X-TE)으로 구성될 수 있다. 다수의 Y-터치 전극 라인(Y-TEL) 각각은 전기적으로 연결된 여러 개의 Y-터치 전극(Y-TE)으로 구성될 수 있다.
여기서, 다수의 X-터치 전극(X-TE)과 다수의 Y-터치 전극(Y-TE)은 다수의 터치 전극(TE)에 포함되며 역할(기능)이 구분되는 전극들이다.
가령, 다수의 X-터치 전극 라인(X-TEL) 각각을 구성하는 다수의 X-터치 전극(X-TE)은 구동 터치 전극이고, 다수의 Y-터치 전극 라인(Y-TEL) 각각을 구성하는 다수의 Y-터치 전극(Y-TE)은 센싱 터치 전극일 수 있다. 이 경우, 다수의 X-터치 전극 라인(X-TEL) 각각은 구동 터치 전극 라인에 해당하고, 다수의 Y-터치 전극 라인(Y-TEL) 각각은 센싱 터치 전극 라인에 해당한다.
이와 반대로, 다수의 X-터치 전극 라인(X-TEL) 각각을 구성하는 다수의 X-터치 전극(X-TE)은 센싱 터치 전극이고, 다수의 Y-터치 전극 라인(Y-TEL) 각각을 구성하는 다수의 Y-터치 전극(Y-TE)은 구동 터치 전극일 수 있다. 이 경우, 다수의 X-터치 전극 라인(X-TEL) 각각은 센싱 터치 전극 라인에 해당하고, 다수의 Y-터치 전극 라인(Y-TEL) 각각은 구동 터치 전극 라인에 해당한다.
터치 센싱을 위한 터치 센서 메탈은, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL) 이외에도, 다수의 터치 라우팅 배선(TL)을 포함할 수 있다.
다수의 터치 라우팅 배선(TL)은, 다수의 X-터치 전극 라인(X-TEL) 각각에 연결되는 하나 이상의 X-터치 라우팅 배선(X-TL)과, 다수의 Y-터치 전극 라인(Y-TEL) 각각에 연결되는 하나 이상의 Y-터치 라우팅 배선(Y-TL)을 포함할 수 있다.
도 8을 참조하면, 다수의 X-터치 전극 라인(X-TEL) 각각은, 동일한 행(또는 열)에 배치되는 복수의 X-터치 전극(X-TE)과, 이들을 전기적으로 연결해주는 하나 이상의 X-터치 전극 연결 배선(X-CL)을 포함할 수 있다. 여기서, 인접한 2개의 X-터치 전극(X-TE)을 연결해주는 X-터치 전극 연결 배선(X-CL)은, 인접한 2개의 X-터치 전극(X-TE)와 일체화된 메탈일 수도 있고(도 8의 예시), 컨택홀을 통해 인접한 2개의 X-터치 전극(X-TE)와 연결되는 메탈일 수도 있다.
다수의 Y-터치 전극 라인(Y-TEL) 각각은, 동일한 열(또는 행)에 배치되는 복수의 Y-터치 전극(Y-TE)과, 이들을 전기적으로 연결해주는 하나 이상의 Y-터치 전극 연결 배선(Y-CL)을 포함할 수 있다. 여기서, 인접한 2개의 Y-터치 전극(Y-TE)을 연결해주는 Y-터치 전극 연결 배선(Y-CL)은, 인접한 2개의 Y-터치 전극(Y-TE)와 일체화된 메탈일 수도 있고, 컨택홀을 통해 인접한 2개의 Y-터치 전극(Y-TE)와 연결되는 메탈일 수도 있다(도 8의 예시).
여기서, X-터치 전극(X-TE) 또는 Y-터치 전극(Y-TE)과 컨택홀을 통해 연결되는 X-터치 전극 연결 배선(X-CL) 또는 Y-터치 전극 연결 배선(Y-CL)은 "연결 패턴"이라 할 수도 있다.
X-터치 전극 라인(X-TEL)과 Y-터치 전극 라인(Y-TEL)이 교차되는 영역(터치 전극 라인 교차 영역)에서는, X-터치 전극 연결 배선(X-CL)과 Y-터치 전극 연결 배선(Y-CL)이 교차될 수 있다.
이 경우, X-터치 전극 라인(X-TEL)과 Y-터치 전극 라인(Y-TEL)이 교차되는 영역(터치 전극 라인 교차 영역)에서는, X-터치 전극 연결 배선(X-CL)과 Y-터치 전극 연결 배선(Y-CL)이 교차될 수 있다.
이와 같이, 터치 전극 라인 교차 영역에서, X-터치 전극 연결 배선(X-CL)과 Y-터치 전극 연결 배선(Y-CL)이 교차된 경우, X-터치 전극 연결 배선(X-CL)과 Y-터치 전극 연결 배선(Y-CL)은 서로 다른 층에 위치해야만 한다.
따라서, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL)이 교차되도록 배치되기 위해서, 다수의 X-터치 전극(X-TE), 다수의 X-터치 전극 연결 배선(X-CL), 다수의 Y-터치 전극(Y-TE), 다수의 Y-터치 전극 라인(Y-TEL), 다수의 Y-터치 전극 연결 배선(Y-CL)은 둘 이상의 층에 위치할 수 있다.
도 8을 참조하면, 다수의 X-터치 전극 라인(X-TEL) 각각은 하나 이상의 X-터치 라우팅 배선(X-TL)을 통해 해당 X-터치 패드(X-TP)와 전기적으로 연결된다. 즉, 하나의 X-터치 전극 라인(X-TEL)에 포함된 복수의 X-터치 전극(X-TE) 중 최외곽에 배치된 X-터치 전극(X-TE)은 X-터치 라우팅 배선(X-TL)을 통해 해당 X-터치 패드(X-TP)와 전기적으로 연결된다.
다수의 Y-터치 전극 라인(Y-TEL) 각각은 하나 이상의 Y-터치 라우팅 배선(Y-TL)을 통해 해당 Y-터치 패드(Y-TP)와 전기적으로 연결된다. 즉, 하나의 Y-터치 전극 라인(Y-TEL)에 포함된 복수의 Y-터치 전극(Y-TE) 중 최외곽에 배치된 Y-터치 전극(Y-TE)은 Y-터치 라우팅 배선(Y-TL)을 통해 해당 Y-터치 패드(Y-TP)와 전기적으로 연결된다.
한편, 도 8에 도시된 바와 같이, 다수의 X-터치 전극 라인(X-TEL) 및 다수의 Y-터치 전극 라인(Y-TEL)은 봉지부(ENCAP) 상에 배치될 수 있다. 즉, 다수의 X-터치 전극 라인(X-TEL)을 구성하는 다수의 X-터치 전극(X-TE)과 다수의 X-터치 전극 연결 배선(X-CL)은, 봉지부(ENCAP) 상에 배치될 수 있다. 다수의 Y-터치 전극 라인(Y-TEL)을 구성하는 다수의 Y-터치 전극(Y-TE)과 다수의 Y-터치 전극 연결 배선(Y-CL)은, 봉지부(ENCAP) 상에 배치될 수 있다.
한편, 도 8에 도시된 바와 같이, 다수의 X-터치 전극 라인(X-TEL)에 전기적으로 연결된 다수의 X-터치 라우팅 배선(X-TL) 각각은 봉지부(ENCAP) 상에 배치되면서 봉지부(ENCAP)이 없는 곳까지 연장되어 다수의 X-터치 패드(X-TP)와 전기적으로 연결될 수 있다. 다수의 Y-터치 전극 라인(Y-TEL)에 전기적으로 연결된 다수의 Y-터치 라우팅 배선(Y-TL) 각각은 봉지부(ENCAP) 상에 배치되면서 봉지부(ENCAP)가 없는 곳까지 연장되어 다수의 Y-터치 패드(Y-TP)와 전기적으로 연결될 수 있다. 여기서, 봉지부(ENCAP)는 액티브 영역(AA) 내에 위치할 수 있으며, 경우에 따라서, 논-액티브 영역(NA)까지 확장될 수도 있다.
한편, 전술한 바와 같이, 액티브 영역(AA) 내 어떠한 층(Layer, 예: 유기 발광 디스플레이 패널에서의 봉지부)이 무너지는 것을 방지하기 위하여, 액티브 영역(AA)과 논-액티브 영역(NA)의 경계 영역 또는 액티브 영역(AA)의 외곽 영역인 논-액티브 영역(NA)에 댐 영역(DA)이 존재할 수 있다.
도 8에 도시된 바와 같이, 일 예로, 댐 영역(DA)에는 1차 댐(DAM1)과 2차 댐(DAM2)이 배치될 수 있다. 여기서, 2차 댐(DAM2)은 1차 댐(DAM1)보다 더 외곽에 위치할 수 있다.
도 8의 예시와 다르게, 댐 영역(DA)에 1차 댐(DAM1)만 위치할 수도 있고, 경우에 따라서, 댐 영역(DA)에 1차 댐(DAM1)과 2차 댐(DAM2)뿐만 아니라 1개 이상의 추가적인 댐이 더 배치될 수도 있다.
한편, 도 8을 참조하면, 봉지부(ENCAP)가 1차 댐(DAM1)의 측면에 위치하거나, 봉지부(ENCAP)가 1차 댐(DAM1)의 측면은 물론 상부에도 위치할 수 있다.
도 9는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 부분적인 단면도로서, 도 8의 X-X' 단면도이다. 단, 도 9에서는, 터치 전극(TE)이 판 형상으로 도시되었으며, 이는 예시일 뿐, 메쉬 타입으로 되어 있을 수도 있다.
액티브 영역(AA) 내 각 서브픽셀(SP)에서의 구동 트랜지스터인 제1 트랜지스터(T1)은 기판(SUB) 상에 배치된다.
제1 트랜지스터(T1)는, 게이트 전극에 해당하는 제1 노드 전극(NE1), 소스 전극 또는 드레인 전극에 해당하는 제2 노드 전극(NE2), 드레인 전극 또는 소스 전극에 해당하는 제3 노드 전극(NE3) 및 반도체층(SEMI) 등을 포함한다.
제1 노드 전극(NE1)과 반도체층(SEMI)은 게이트 절연막(GI)을 사이에 두고 중첩될 수 있다. 제2 노드 전극(NE2)은 절연층(INS) 상에 형성되어 반도체층(SEMI)의 일 측과 접촉하고, 제3 노드 전극(NE3)은 절연층(INS) 상에 형성되어 반도체층(SEMI)의 타 측과 접촉할 수 있다.
발광 소자(ED)는 애노드 전극(또는 캐소드 전극)에 해당하는 제1 전극(E1)과, 제1 전극(E1) 상에 형성되는 발광층(EL)과, 발광층(EL) 위에 형성된 캐소드 전극(또는 애노드 전극)에 해당하는 제2 전극(E2) 등을 포함할 수 있다.
제1 전극(E1)은 평탄화막(PLN)을 관통하는 화소 컨택홀을 통해 노출된 제1 트랜지스터(T1)의 제2 노드 전극(NE2)과 전기적으로 접속된다.
발광층(EL)은 뱅크(BANK)에 의해 마련된 발광 영역의 제1 전극(E1) 상에 형성된다. 발광층(EL)은 제1 전극(E1) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 제2 전극(E2)은 발광층(EL)을 사이에 두고 제1 전극(E1)과 대향하도록 형성된다.
봉지부(ENCAP)는 외부의 수분이나 산소에 취약한 발광 소자(ED)로 외부의 수분이나 산소가 침투되는 것을 차단한다.
이러한 봉지부(ENCAP)는 하나의 층으로 되어 있을 수도 있지만, 도 9에 도시된 바와 같이 다수의 층(PAS1, PCL, PAS2)으로 되어 있을 수도 있다.
예를 들어, 봉지부(ENCAP)가 다수의 층(PAS1, PCL, PAS2)으로 이루어진 경우, 봉지부(ENCAP)는 하나 이상의 무기 봉지층(PAS1, PAS2)와 하나 이상의 유기 봉지층(PCL)를 포함할 수 있다. 구체적인 예로서, 봉지부(ENCAP)는 제1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2)가 순서대로 적층된 구조로 되어 있을 수 있다.
여기서, 유기 봉지층(PCL)는, 적어도 하나의 유기 봉지층 또는 적어도 하나의 무기 봉지층을 더 포함할 수도 있다.
제1 무기 봉지층(PAS1)는 발광 소자(ED)와 가장 인접하도록 캐소드 전극에 해당하는 제2 전극(E2)이 형성된 기판(SUB) 상에 형성된다. 이러한 제1 무기 봉지층(PAS1)는, 일 예로, 질화 실리콘(SiNx), 산화 실리콘(SiOx), 산화질화 실리콘(SiON) 또는 산화 알루미늄(Al2O3)과 같은 저온 증착이 가능한 무기 절연 재질로 형성된다. 제1 무기 봉지층(PAS1)가 저온 분위기에서 증착 되므로, 제1 무기 봉지층(PAS1)는 증착 공정 시 고온 분위기에 취약한 유기물을 포함하는 발광층(EL)이 손상되는 것을 방지할 수 있다.
유기 봉지층(PCL)는 제1 무기 봉지층(PAS1)보다 작은 면적으로 형성될 수 있으며, 이 경우, 유기 봉지층(PCL)는 제1 무기 봉지층(PAS1)의 양끝단을 노출시키도록 형성될 수 있다. 유기 봉지층(PCL)는 유기발광 디스플레이 장치인 터치 디스플레이 장치의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충 역할을 하며, 평탄화 성능을 강화하는 역할을 할 수 있다. 유기 봉지층(PCL)는, 일 예로, 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌 또는 실리콘옥시카본(SiOC)과 같은 유기 절연 재질로 형성될 수 있다.
한편, 유기 봉지층(PCL)가 잉크젯 방식을 통해 형성되는 경우, 논-액티브 영역(NA) 및 액티브 영역(AA)의 경계 영역이나 논-액티브 영역(NA) 내 일부 영역에 해당하는 댐 영역(DA)에 하나 또는 둘 이상의 댐(DAM)이 형성될 수 있다.
예를 들어, 도 9에 도시된 같이, 댐 영역(DA)은 논-액티브 영역(NA)에서 다수의 X-터치 패드(X-TP) 및 다수의 Y-터치 패드(Y-TP)가 형성된 패드 영역과 액티브 영역(AA) 사이에 위치하며, 이러한 댐 영역(DA)에는 액티브 영역(AA)과 인접한 1차 댐(DAM1)과 패드 영역에 인접한 2차 댐(DAM2)이 존재할 수 있다.
댐 영역(DA)에 배치되는 하나 이상의 댐(DAM)은 액상 형태의 유기 봉지층(PCL)가 액티브 영역(AA)에 적하될 때, 액상 형태의 유기 봉지층(PCL)가 논-액티브 영역(NA)의 방향으로 무너져 패드 영역을 침범하는 것을 방지할 수 있다.
이러한 효과는, 도 9에 도시된 같이, 1차 댐(DAM1) 및 2차 댐(DAM2)이 구비되는 경우 더욱 커질 수 있다.
1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 뱅크(BANK) 및 스페이서(도시하지 않음) 등 중 적어도 어느 하나와 동일 재질로 동시에 형성될 수 있다. 이 경우, 마스크 추가 공정 및 비용 상승 없이 댐 구조를 형성할 수 있다.
또한, 1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 도 9에 도시된 바와 같이, 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2)가 뱅크(BANK) 상에 적층된 구조로 되어 있을 수 있다.
또한, 유기물을 포함하는 유기 봉지층(PCL)는, 도 9에 도시된 바와 같이, 1차 댐(DAM1)의 내 측면에만 위치할 수 있다.
이와 다르게, 유기물을 포함하는 유기 봉지층(PCL)는, 1차 댐(DAM1) 및 2차 댐(DAM2) 중 적어도 일부의 상부에도 위치할 수 있다. 일 예로, 유기 봉지층(PCL)가 1차 댐(DAM1)의 상부에 위치할 수도 있다.
제2 무기 봉지층(PAS2)는 유기 봉지층(PCL)가 형성된 기판(111) 상에 유기 봉지층(PCL) 및 제1 무기 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제2 무기 봉지층(PAS2)는 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 유기 봉지층(PCL)로 침투하는 것을 최소화하거나 차단한다. 이러한 제 2 무기 봉지층(PAS2)는, 일 예로, 질화 실리콘(SiNx), 산화 실리콘(SiOx), 산화질화 실리콘(SiON) 또는 산화 알루미늄(Al2O3)과 같은 무기 절연 재질로 형성된다.
이러한 봉지부(ENCAP) 상에는 터치 버퍼막(T-BUF)이 배치될 수 있다. 터치 버퍼막(T-BUF)은 X, Y-터치 전극들(X-TE, Y-TE) 및 X, Y-터치 전극 연결 배선(X-CL, Y-CL)을 포함하는 터치 센서 메탈과, 발광 소자(ED)의 제2 전극(E2) 사이에 위치할 수 있다.
터치 버퍼막(T-BUF)은 터치 센서 메탈과, 발광 소자(ED)의 제2 전극(E2) 사이의 이격 거리가 미리 정해진 최소 이격 거리(예: 1㎛)를 유지하도록 설계될 수 있다. 이에 따라, 터치 센서 메탈과, 발광 소자(ED)의 제2 전극(E2) 사이에 형성되는 기생 캐패시턴스를 줄여주거나 방지해줄 수 있고, 이를 통해, 기생 캐패시턴스에 의한 터치 감도 저하를 방지해줄 수 있다.
이러한 터치 버퍼막(T-BUF) 없이, 봉지부(ENCAP) 상에 X, Y-터치 전극들(X-TE, Y-TE) 및 X, Y-터치 전극 연결 배선(X-CL, Y-CL)을 포함하는 터치 센서 메탈이 배치될 수도 있다.
또한, 터치 버퍼막(T-BUF)은 터치 버퍼막(T-BUF) 상에 배치되는 터치 센서 메탈의 제조 공정 시 이용되는 약액(현상액 또는 식각액 등등) 또는 외부로부터의 수분 등이 유기물을 포함하는 발광층(EL)으로 침투되는 것을 차단할 수 있다. 이에 따라, 터치 버퍼막(T-BUF)은 약액 또는 수분에 취약한 발광층(EL)의 손상을 방지할 수 있다.
터치 버퍼막(T-BUF)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해 일정 온도(예: 100도(℃)) 이하의 저온에서 형성 가능하고 1~3의 저유전율을 가지는 유기 절연 재질로 형성된다. 예를 들어, 터치 버퍼막(T-BUF)은 아크릴 계열, 에폭시 계열 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 유기 절연 재질로 평탄화 성능을 가지는 터치 버퍼막(T-BUF)은 유기 발광 디스플레이 장치의 휘어짐에 따른 봉지부(ENCAP)를 구성하는 각각의 봉지부(PAS1, PCL, PAS2)의 손상 및 터치 버퍼막(T-BUF) 상에 형성되는 터치 센서 메탈의 깨짐 현상을 방지할 수 있다.
뮤추얼-캐패시턴스 기반의 터치 센서 구조에 따르면, 터치 버퍼막(T-BUF) 상에 X-터치 전극 라인(X-TEL) 및 Y-터치 전극 라인(Y-TEL)이 배치되며, X-터치 전극 라인(X-TEL) 및 Y-터치 전극 라인(Y-TEL)은 교차되게 배치될 수 있다.
Y-터치 전극 라인(Y-TEL)은, 다수의 Y-터치 전극(Y-TE)과, 다수의 Y-터치 전극(Y-TE) 사이를 전기적으로 연결해주는 다수의 Y-터치 전극 연결 배선(Y-CL)을 포함할 수 있다.
도 9에 도시된 바와 같이, 다수의 Y-터치 전극(Y-TE)과 다수의 Y-터치 전극 연결 배선(Y-CL)은 터치 절연막(ILD)을 사이에 두고 서로 다른 층에 위치할 수 있다.
다수의 Y-터치 전극(Y-TE)은 y축 방향을 따라 일정한 간격으로 이격될 수 있다. 이러한 다수의 Y-터치 전극(Y-TE) 각각은 Y-터치 전극 연결 배선(Y-CL)을 통해 y축 방향으로 인접한 다른 Y-터치 전극(Y-TE)과 전기적으로 연결될 수 있다.
Y-터치 전극 연결 배선(Y-CL)은 터치 버퍼막(T-BUF) 상에 형성되며 터치 절연막(ILD)을 관통하는 터치 컨택홀을 통해 노출되어 y축 방향으로 인접한 2개의 Y-터치 전극(Y-TE)과 전기적으로 접속될 수 있다.
Y-터치 전극 연결 배선(Y-CL)은 뱅크(BANK)와 중첩되도록 배치될 수 있다. 이에 따라, Y-터치 전극 연결 배선(Y-CL)에 의해 개구율이 저하되는 것을 방지할 수 있다.
X-터치 전극 라인(X-TEL)은, 다수의 X-터치 전극(X-TE)과, 다수의 X-터치 전극(X-TE) 사이를 전기적으로 연결해주는 다수의 X-터치 전극 연결 배선(X-CL)을 포함할 수 있다. 다수의 X-터치 전극(X-TE)과 다수의 X-터치 전극 연결 배선(X-CL)은 터치 절연막(ILD)을 사이에 두고 서로 다른 층에 위치할 수 있다.
다수의 X-터치 전극(X-TE)은 터치 절연막(ILD) 상에서 x축 방향을 따라 일정한 간격으로 이격될 수 있다. 이러한 다수의 X-터치 전극(X-TE) 각각은 X-터치 전극 연결 배선(X-CL)을 통해 x축 방향으로 인접한 다른 X-터치 전극(X-TE)과 전기적으로 연결될 수 있다.
X-터치 전극 연결 배선(X-CL)은 X-터치 전극(X-TE)과 동일 평면 상에 배치되어 별도의 컨택홀 없이 x축 방향으로 인접한 2개의 X-터치 전극(X-TE)과 전기적으로 접속되거나, x축 방향으로 인접한 2개의 X-터치 전극(X-TE)과 일체로 되어 있을 수 있다.
X-터치 전극 연결 배선(X-CL)은 뱅크(BANK)와 중첩되도록 배치될 수 있다. 이에 따라, X-터치 전극 연결 배선(X-CL)에 의해 개구율이 저하되는 것을 방지할 수 있다.
한편, Y-터치 전극 라인(Y-TEL)은 Y-터치 라우팅 배선(Y-TL) 및 Y-터치 패드(Y-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다. 이와 마찬가지로, X-터치 전극 라인(X-TEL)은 X-터치 라우팅 배선(X-TL) 및 X-터치 패드(X-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다.
X-터치 패드(X-TP) 및 Y-터치 패드(Y-TP)를 덮는 패드 커버 전극이 더 배치될 수도 있다.
X-터치 패드(X-TP)은 X-터치 라우팅 배선(X-TL)과 별도로 형성될 수도 있고, X-터치 라우팅 배선(X-TL)이 연장되어 형성될 수도 있다. Y-터치 패드(Y-TP)은 Y-터치 라우팅 배선(Y-TL)과 별도로 형성될 수도 있고, Y-터치 라우팅 배선(Y-TL)이 연장되어 형성될 수도 있다.
X-터치 패드(X-TP)가 X-터치 라우팅 배선(X-TL)이 연장되어 형성되고, Y-터치 패드(Y-TP)가 Y-터치 라우팅 배선(Y-TL)이 연장되어 형성된 경우, X-터치 패드(X-TP), X-터치 라우팅 배선(X-TL), Y-터치 패드(Y-TP) 및 Y-터치 라우팅 배선(Y-TL)은 동일한 제1 도전 물질로 구성될 수 있다. 여기서, 제1 도전 물질은, 일 예로, Al, Ti, Cu, Mo와 같은 내식성 및 내산성이 강하고 전도성이 좋은 금속을 이용하여 단층 또는 다층 구조로 형성될 수 있다.
예를 들어, 제1 도전 물질로 된 X-터치 패드(X-TP), X-터치 라우팅 배선(X-TL), Y-터치 패드(Y-TP) 및 Y-터치 라우팅 배선(Y-TL)은 Ti/Al/Ti 또는 Mo/Al/Mo와 같이 적층된 3층 구조로 형성될 수 있다.
X-터치 패드(X-TP) 및 Y-터치 패드(Y-TP)를 덮을 수 있는 패드 커버 전극은 제1 및 Y-터치 전극(X-TE, Y-TE)과 동일 재질로 제2 도전 물질로 구성될 수 있다. 여기서, 제2 도전 물질은 내식성 및 내산성이 강한 ITO 또는 IZO와 같은 투명 도전물질로 형성될 수 있다. 이러한 패드 커버 전극은 터치 버퍼막(T-BUF)에 의해 노출되도록 형성됨으로써 터치 구동 회로(TDC)와 본딩되거나 또는 터치 구동 회로(TDC)가 실장된 회로 필름과 본딩될 수 있다.
여기서, 터치 버퍼막(T-BUF)은 터치 센서 메탈을 덮도록 형성되어 터치 센서 메탈이 외부의 수분 등에 의해 부식되는 것을 방지할 수 있다. 일 예로, 터치 버퍼막(T-BUF)은 유기 절연 재질로 형성되거나, 원편광판 또는 에폭시 또는 아크릴 재질의 필름 형태로 형성될 수 있다. 이러한 터치 보호막(T-BUF)이 봉지부(ENCAP) 상에 없을 수도 있다. 즉, 터치 버퍼막(T-BUF)은 필수적인 구성이 아닐 수도 있다.
Y-터치 라우팅 배선(Y-TL)은, 터치 라우팅 배선 컨택홀을 통해 Y-터치 전극(Y-TE)과 전기적으로 연결되거나, Y-터치 전극(Y-TE)과 일체로 되어 있을 수 있다.
이러한 Y-터치 라우팅 배선(Y-TL)은, 논-액티브 영역(NA)까지 신장되어 봉지부(ENCAP)의 상부 및 측면과 댐(DAM)의 상부 및 측면을 지나서 Y-터치 패드(Y-TP)와 전기적으로 연결될 수 있다. 이에 따라, Y-터치 라우팅 배선(Y-TL)은 Y-터치 패드(Y-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다.
Y-터치 라우팅 배선(Y-TL)은, Y-터치 전극(Y-TE)에서의 터치 센싱 신호를 터치 구동 회로(TDC)로 전달해주거나, 터치 구동 회로(TDC)로부터 터치 구동 신호를 공급받아 Y-터치 전극(Y-TE)에 전달해줄 수 있다.
X-터치 라우팅 배선(X-TL)은, 터치 라우팅 배선 컨택홀을 통해 X-터치 전극(X-TE)과 전기적으로 연결되거나, X-터치 전극(X-TE)과 일체로 되어 있을 수 있다.
이러한 X-터치 라우팅 배선(X-TL)은 논-액티브 영역(NA)까지 신장되어 봉지부(ENCAP)의 상부 및 측면과 댐(DAM)의 상부 및 측면을 지나서 X-터치 패드(Y-TP)와 전기적으로 연결될 수 있다. 이에 따라, X-터치 라우팅 배선(X-TL)은 X-터치 패드(X-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다.
X-터치 라우팅 배선(X-TL)은, 터치 구동 회로(TDC)로부터 터치 구동 신호를 공급받아 X-터치 전극(X-TE)에 전달할 수 있고, X-터치 전극(X-TE)에서의 터치 센싱 신호를 터치 구동 회로(TDC)로 전달해줄 수도 있다.
X-터치 라우팅 배선(X-TL) 및 Y-터치 라우팅 배선(Y-TL)의 배치는 패널 설계사항에 따라 다양하게 변경 가능하다.
X-터치 전극(X-TE) 및 Y-터치 전극(Y-TE) 상에 터치 보호막(PAC)이 배치될 수 있다. 이러한 터치 보호막(PAC)은 댐(DAM)의 전 또는 후까지 확장되어 X-터치 라우팅 배선(X-TL) 및 Y-터치 라우팅 배선(Y-TL) 상에도 배치될 수 있다.
한편, 도 9의 단면도는 개념적으로 구조를 도시한 것으로서, 보는 방향이나 위치 등에 따라 각 패턴들(각종 층들이나 각종 전극들)의 위치, 두께, 또는 폭이 달라질 수도 있고, 각종 패턴들의 연결 구조도 변경될 수 있으며, 도시된 여러 층들 이외에도 추가적인 층이 더 존재할 수도 있고, 도시된 여러 층들 중 일부는 생략되거나 통합되어 있을 수도 있다. 예를 들어, 뱅크(BANK)의 폭은 도면에 비해 좁을 수도 있고, 댐(DAM)의 높이도 도면보다 낮거나 높을 수 있다.
도 10 및 도 11은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 컬러필터(CF)가 포함된 경우의 단면 구조를 예시적으로 나타낸 도면들이다.
도 10 및 도 11을 참조하면, 터치 패널(TSP)이 디스플레이 패널(DISP)에 내장되고, 디스플레이 패널(DISP)이 유기발광 디스플레이 패널로 구현되는 경우, 터치 패널(TSP)은 디스플레이 패널(DISP) 내 봉지부(ENCAP) 상에 위치할 수 있다. 다시 말해, 다수의 터치 전극(TE), 다수의 터치 라우팅 배선(TL) 등의 터치 센서 메탈(Touch Sensor Metal)은, 디스플레이 패널(DISP) 내 봉지부(ENCAP) 상에 위치할 수 있다.
전술한 바와 같이, 봉지부(ENCAP) 상에 터치 전극(TE)을 형성함으로써, 디스플레이 성능 및 디스플레이 관련 층 형성에 큰 영향을 주지 않고, 터치 전극(TE)을 형성할 수 있다.
한편, 도 10 및 도 11을 참조하면, 봉지부(ENCAP) 아래에 유기발광다이오드(OLED)의 캐소드 전극일 수 있는 제2 전극(E2)이 위치할 수 있다.
봉지부(ENCAP)의 두께(T)는, 일 예로, 1 마이크로 미터 이상일 수 있다.
전술한 바와 같이, 봉지부(ENCAP)의 두께를 1 마이크로 미터 이상으로 설계함으로써, 유기발광다이오드(OLED)의 제2 전극(E2)와 터치 전극들(TE) 사이에 형성되는 기생 캐패시턴스를 줄여줄 수 있다. 이에 따라, 기생 캐패시턴스에 의한 터치 감도 저하를 방지할 수 있다.
전술한 바와 같이, 다수의 터치 전극(TE) 각각은 전극메탈(EM)이 둘 이상의 개구부(OA)가 있는 메쉬 형태로 패터닝 되어 있고, 둘 이상의 개구부(OA) 각각은, 수직 방향으로 보면, 하나 이상의 서브픽셀 또는 그 발광 영역과 대응될 수 있다.
전술한 바와 같이, 평면에서 볼 때, 터치 전극(TE)의 영역 내에 존재하는 둘 이상의 개구부(OA) 각각의 위치에 하나 이상의 서브픽셀의 발광 영역이 대응되어 존재하도록, 터치 전극(TE)의 전극 메탈(EM)이 패터닝 됨으로써, 디스플레이 패널(DISP)의 발광 효율을 높여줄 수 있다.
도 10 및 도 11에 도시된 바와 같이, 디스플레이 패널(DISP)에는 블랙 매트릭스(BM)가 배치될 수 있으며, 컬러필터(CF)가 더 배치될 수도 있다.
블랙 매트릭스(BM)의 위치는 터치 전극(TE)의 전극 메탈(EM)의 위치와 대응될 수 있다.
다수의 컬러필터(CF)의 위치는 다수의 터치 전극(TE) 또는 다수의 터치 전극(TE)을 이루는 전극 메탈(EM)의 위치와 대응된다.
전술한 바와 같이, 다수의 오픈 영역들(OA)의 위치에 대응되는 위치에 다수의 컬러필터(CF)가 위치함으로써, 디스플레이 패널(DISP)의 발광 성능을 높여줄 수 있다.
다수의 컬러필터(CF)과 다수의 터치 전극(TE) 간의 수직 위치 관계를 살펴보면, 다음과 같다.
도 10에 도시된 바와 같이, 다수의 컬러필터(CF)와 블랙매트릭스(BM)는 다수의 터치 전극들(TE) 상에 위치할 수 있다.
이 경우, 다수의 컬러필터(CF)과 블랙매트릭스(BM)은, 다수의 터치 전극(TE) 상에 배치된 오버코트 층(OC) 상에 위치할 수 있다. 여기서, 오버코트 층(OC)은 도 9의 터치 보호막(PAC)과 동일한 층일 수도 있고 다른 층일 수도 있다.
도 11에 도시된 바와 같이, 다수의 컬러필터(CF)와 블랙매트릭스(BM)은 다수의 터치 전극들(TE)의 하부에 위치할 수 있다.
이 경우, 다수의 터치 전극(TE)는 다수의 컬러필터(CF)와 블랙매트릭스(BM) 상의 오버코트 층(OC) 상에 위치할 수 있다. 여기서, 오버코트 층(OC)은 도 9의 터치 버퍼막(T-BUF) 또는 터치 절연막(ILD)와 동일한 층일 수도 있고 다른 층일 수도 있다.
한편, 전술한 터치 센싱을 위한 터치 센서 구조는, 각각의 터치 전극 라인(TEL)에 연결된 다수의 터치 라우팅 배선(TL) 간의 저항의 차이로 인해 터치 라우팅 배선(TL)을 통해 수신되는 터치 센싱 신호의 편차가 발생할 수 있다. 그리고, 이러한 터치 센싱 신호의 편차로 인해 터치 센싱의 정확도가 저하될 수 있다.
본 발명의 실시예들은, 터치 전극 라인(TEL)에 연결된 다수의 터치 라우팅 배선(TL) 간의 저항 편차를 보상하는 구조를 통해, 터치 센싱 신호의 편차를 감소시키고 터치 센싱의 성능을 개선할 수 있도록 한다.
도 12는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 터치 라우팅 배선(TL)의 로드 보상을 위한 구조의 예시를 나타낸 도면이다.
도 12를 참조하면, 봉지부(ENCAP) 상에 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL)이 배치된다. 그리고, 다수의 X-터치 전극 라인(X-TEL) 각각과 연결된 다수의 X-터치 라우팅 배선(X-TL)과, 다수의 Y-터치 전극 라인(Y-TEL) 각각과 연결된 다수의 Y-터치 라우팅 배선(Y-TL)이 배치될 수 있다.
여기서, 터치 전극(TE)과 터치 패드(TP) 사이를 연결하는 X-터치 라우팅 배선(X-TL)과 Y-터치 라우팅 배선(Y-TL)의 폭은 일정하지 않을 수 있다.
일 예로, 디스플레이 패널(DISP)에 배치된 다수의 터치 라우팅 배선(TL) 중 적어도 하나는 터치 패드(TP)와 인접한 부분의 폭이 터치 패드(TP)와 멀리 배치된 부분의 폭보다 좁을 수 있다.
즉, 터치 패드(TP)와 인접한 영역에는 배치되는 터치 라우팅 배선(TL)의 수가 많으므로, 해당 영역에 배치된 터치 라우팅 배선(TL)의 폭은 상대적으로 좁을 수 있다.
그리고, 터치 패드(TP)와 먼 영역에는 배치되는 터치 라우팅 배선(TL)의 수가 작으므로, 해당 영역에 배치된 터치 라우팅 배선(TL)의 폭은 상대적으로 넓을 수 있다.
이러한 터치 라우팅 배선(TL)의 폭은, 터치 패드(TP)로부터 멀어질수록 점차적으로 넓어질 수도 있고, 계단식으로 넓어질 수도 있다.
이와 같이, 터치 라우팅 배선(TL)이 터치 패드(TP)로부터 먼 영역에 배치될수록 폭이 넓은 부분을 포함하도록 함으로써, 터치 패드(TP)와 멀리 배치된 터치 전극(TE)과 연결되는 터치 라우팅 배선(TL)의 저항이 감소되도록 할 수 있다.
따라서, 터치 라우팅 배선(TL)의 길이 차이로 인한 저항 차이에 대한 보상이 이루어질 수 있다.
또한, 터치 전극(TE)과 터치 라우팅 배선(TL) 사이에 캐패시턴스를 형성하는 보상 패턴(CPTN)을 배치함으로써, 다수의 터치 라우팅 배선(TL) 간의 캐패시턴스 차이에 대한 보상이 이루어지도록 할 수도 있다.
이러한 터치 라우팅 배선(TL) 간의 캐패시턴스 보상을 위해, 디스플레이 패널(DISP)의 논-액티브 영역(NA)에서 터치 전극(TE)과 터치 라우팅 배선(TL) 사이에 캐패시턴스를 형성하는 다수의 보상 패턴(CPTN)이 배치될 수 있다.
이러한 다수의 보상 패턴(CPTN)은, 터치 전극(TE)과 터치 라우팅 배선(TL) 사이에 연결될 수 있으며, 경우에 따라, 터치 라우팅 배선(TL)의 일부가 터치 전극(TE)과 보상 패턴(CPTN) 사이에 배치될 수도 있다. 즉, 보상 패턴(CPTN)은 각각의 터치 라우팅 배선(TL)에 전기적으로 연결된 구조일 수 있다.
그리고, 이러한 다수의 보상 패턴(CPTN) 각각은, 터치 라우팅 배선(TL) 간의 캐패시턴스 차이를 보상하기 위하여, 각각의 보상 패턴(CTPN)이 형성하는 캐패시턴스의 크기가 상이할 수 있다. 따라서, 다수의 보상 패턴(CPTN)의 면적은 일정하지 않을 수 있다.
일 예로, 보상 패턴(CPTN)에 연결된 터치 라우팅 배선(TL)의 길이가 짧은 경우, 즉, 터치 라우팅 배선(TL)에 의해 형성되는 캐패시턴스가 작은 경우에 보상 패턴(CPTN)의 면적은 상대적으로 클 수 있다. 그리고, 보상 패턴(CPTN)에 연결된 터치 라우팅 배선(TL)의 길이가 길 경우, 즉, 터치 라우팅 배선(TL)에 의해 형성되는 캐패시턴스의 크기가 클 경우에 보상 패턴(CPTN)의 면적은 상대적으로 작을 수 있다.
즉, 보상 패턴(CPTN)이 형성하는 캐패시턴스의 크기, 또는 보상 패턴(CPTN)의 면적은, 터치 라우팅 배선(TL)의 길이에 반비례할 수 있으며, 도 12에 도시된 예시에서와 같이, (n-1)번째 보상 패턴(CPTN)의 면적이 n번째 보상 패턴(CPTN)의 면적보다 작을 수 있다.
이러한 보상 패턴(CPTN)의 배치를 통해, 터치 라우팅 배선(TL) 간의 캐패시턴스 차이에 대한 보상이 이루어지도록 할 수 있다.
도 13은 도 12에 도시된 A-A' 부분과 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 13을 참조하면, 기판(SUB) 상에 디스플레이 구동을 위한 회로 소자와 제1 전극(E1) 등이 배치되는 박막 트랜지스터 어레이(TFT Array)가 배치될 수 있다. 그리고, 박막 트랜지스터 어레이(TFT Array) 상에 발광층(EL), 뱅크(BANK) 등이 배치되고, 제2 전극(E2)이 배치될 수 있다.
제2 전극(E2) 상에 봉지부(ENCAP)가 배치되며, 봉지부(ENCAP) 상에 터치 센싱을 위한 터치 센서 메탈이 배치될 수 있다.
봉지부(ENCAP) 상에서 액티브 영역(AA)에는, 터치 전극(TE)을 연결하기 위한 연결 패턴이 배치될 수 있다. 일 예로, Y-터치 전극(Y-TE)을 서로 연결하는 Y-터치 전극 연결 배선(Y-CL)이 배치될 수 있다.
그리고, Y-터치 전극 연결 배선(Y-CL) 상에 터치 절연막(ILD)이 배치될 수 있다. 터치 절연막(ILD) 상에 Y-터치 전극(Y-TE), X-터치 전극(X-TE)과 X-터치 전극 연결 배선(X-CL) 등이 배치될 수 있다.
여기서, 봉지부(ENCAP) 상에서 논-액티브 영역(NA)에는, 다수의 터치 라우팅 배선(TL)이 배치될 수 있으며, 터치 전극(TE)과 터치 라우팅 배선(TL) 사이에는 터치 라우팅 배선(TL)의 캐패시턴스 차이를 보상하기 위한 보상 패턴(CPTN)이 배치될 수 있다.
이러한 보상 패턴(CPTN)은, 일 예로, 제1 보상 패턴(CPTN1)과 제2 보상 패턴(CPTN2)을 포함할 수 있다.
제1 보상 패턴(CPTN1)은, 터치 절연막(ILD) 상에 배치되어, 터치 전극(TE), 터치 라우팅 배선(TL)과 동일한 층에 배치될 수 있다.
그리고, 제1 보상 패턴(CPTN1)은, 다수의 터치 라우팅 배선(TL) 각각과 전기적으로 연결될 수 있으며, 일 예로, 터치 전극(TE)과 터치 라우팅 배선(TL) 사이에 전기적으로 연결될 수 있다.
제2 보상 패턴(CPTN2)은, 봉지부(ENCAP) 상에 배치되어, 컨택홀을 통해 터치 전극(TE)을 연결하는 연결 패턴과 동일한 층에 배치될 수 있다.
또는, 제2 보상 패턴(CPTN2)은, 연결 패턴과 다른 층에 배치될 수도 있다.
일 예로, 터치 전극(TE)을 연결하는 연결 패턴 상에 하나의 터치 절연막(ILD)이 배치되고, 그 터치 절연막(ILD) 상에 제2 보상 패턴(CPTN2)이 배치될 수 있다. 그리고, 제2 보상 패턴(CPTN2) 상에 다른 터치 절연막(ILD)이 배치되고, 그 터치 절연막(ILD) 상에 터치 전극(TE))과 제1 보상 패턴(CPTN1)이 배치될 수도 있다.
즉, 제1 보상 패턴(CPTN1)과 제2 보상 패턴(CPTN2) 사이의 거리를 감소시켜 작은 면적의 보상 패턴(CPTN)으로 캐패시턴스 보상이 이루어지도록 할 수도 있다.
이러한 제2 보상 패턴(CPTN2)은, 터치 절연막(ILD) 상에 배치된 제1 보상 패턴(CPTN1)과 대응되도록 배치될 수 있다.
그리고, 제2 보상 패턴(CPTN2)으로 제1 보상 패턴(CPNT1)에 인가되는 전압과 전위 차가 있는 정전압이 인가될 수 있으며, 일 예로, 디스플레이 패널(DISP)이 접지된 그라운드 전압이 인가될 수 있다.
따라서, 제1 보상 패턴(CPTN1)과 제2 보상 패턴(CPTN2)은 캐패시턴스를 형성할 수 있다.
여기서, 제1 보상 패턴(CPTN1)과 제2 보상 패턴(CPTN2)의 면적은 제1 보상 패턴(CPTN1)에 전기적으로 연결된 터치 라우팅 배선(TL)의 길이에 따라 다를 수 있다.
일 예로, 제1 보상 패턴(CPTN1)에 연결된 터치 라우팅 배선(TL)의 길이가 길면 터치 라우팅 배선(TL)에 의해 형성된 캐패시턴스가 크므로, 해당 터치 라우팅 배선(TL)에 연결된 제1 보상 패턴(CPTN1)의 면적이 상대적으로 작을 수 있다.
그리고, 제1 보상 패턴(CPTN1)에 연결된 터치 라우팅 배선(TL)의 길이가 짧으면 터치 라우팅 배선(TL)에 의해 형성된 캐패시턴스가 작으므로, 해당 터치 라우팅 배선(TL)에 연결된 제1 보상 패턴(CPTN1)의 면적이 상대적으로 클 수 있다.
이와 같이, 터치 라우팅 배선(TL)이 형성하는 캐패시턴스의 크기에 따라 터치 라우팅 배선(TL)에 연결된 보상 패턴(CPTN)의 면적을 다르게 배치함으로써, 보상 패턴(CPTN)에 의해 터치 라우팅 배선(TL) 간의 캐패시턴스 편차를 보상할 수 있다.
따라서, 터치 라우팅 배선(TL) 간의 캐패시턴스 편차로 인한 터치 센싱 신호의 편차를 감소시켜, 터치 센싱의 정확도를 개선할 수 있다.
이때, 터치 센싱을 위한 터치 센서 메탈의 하부에 디스플레이 구동을 위한 전극 등이 배치됨에 따라, 터치 센서 메탈과 디스플레이 구동을 위한 전극 사이에 형성되는 기생 캐패시턴스로 인해 터치 센싱 신호에 노이즈가 발생할 수 있다.
일 예로, 각종 신호 라인이 배치된 박막 트랜지스터 어레이(TFT Array)와 제2 전극(E2) 사이에 캐패시턴스 C가 형성될 수 있다. 또한, 제2 전극(E2)과 터치 전극(TE) 사이에 기생 캐패시턴스 Cpa가 형성될 수 있다.
박막 트랜지스터 어레이(TFT Array)로 공급되는 신호, 전압 등에 의해 제2 전극(E2)의 전압이 흔들릴 수 있으며, 이로 인해, 제2 전극(E2)과 기생 캐패시턴스 Cpa를 형성하는 터치 전극(TE)으로부터 수신되는 터치 센싱 신호에 노이즈가 발생할 수 있다.
이러한 노이즈에 의한 영향을 감소시키고, 터치 센싱 신호의 감도를 높이기 위하여, 터치 전극(TE)으로 인가되는 터치 구동 신호의 세기를 높여줄 수 있다. 즉, 터치 구동 신호의 세기 증가를 통해 터치 센싱 신호의 세기를 증가시켜 노이즈에 의한 영향을 감소시키고 터치 센싱을 수행할 수도 있다.
또는, 인접한 터치 전극(TE)으로부터 수신되는 터치 센싱 신호의 차이에 대응되는 신호를 센싱하는 차동 센싱(Differential Sensing) 방식을 통해 터치를 센싱함으로써, 노이즈에 의한 영향을 제거할 수 있다.
즉, 하나의 터치 전극 라인(TEL)으로부터 수신되는 터치 센싱 신호와 다른 터치 전극 라인(TEL)으로부터 수신되는 터치 센싱 신호의 차이를 센싱함으로써, 터치 전극 라인(TEL)으로부터 수신되는 터치 센싱 신호에서 노이즈를 제거할 수 있다. 그리고, 인접한 터치 전극 라인(TEL)으로부터 수신된 터치 센싱 신호의 차이에 기초하여 터치를 검출할 수 있다.
여기서, 차동 센싱 방식을 통한 터치 센싱은, 터치 센싱 신호의 세기 및 노이즈의 양을 고려하여, 인접한 터치 전극 라인(TEL)뿐만 아니라 멀리 떨어진 터치 전극 라인(TEL)으로부터 수신된 터치 센싱 신호의 차이에 기초하여 수행될 수도 있다.
즉, 인접한 터치 전극 라인(TEL)으로부터 수신된 터치 센싱 신호는 공통적인 노이즈의 양이 많을 수 있으나, 터치 센싱 신호의 차이가 작아 차동 센싱을 통해 검출되는 신호의 크기가 작을 수 있다.
따라서, 차동 센싱은 인접한 터치 전극 라인(TEL)으로부터 수신되는 터치 센싱 신호의 차이에 기초하여 수행될 수도 있고, 경우에 따라, 인접하지 않은 터치 전극 라인(TEL)으로부터 수신되는 터치 센싱 신호의 차이에 기초하여 수행될 수도 있다.
이와 같이, 차동 센싱 방식을 통해 디스플레이 구동을 위한 전극에 의한 노이즈의 영향을 감소시키며 터치를 센싱할 수 있으나, 터치 센싱 신호에 노이즈를 발생시키는 노이즈 원이 일정하지 않을 경우 차동 센싱을 통해 제거되는 노이즈가 크지 않을 수 있다.
도 14는 도 13에 도시된 구조에서 터치 센서 메탈을 통해 검출되는 터치 센싱 신호의 노이즈 원의 예시를 나타낸 도면이다.
도 13과 도 14를 참조하면, 터치 전극(TE)은 봉지부(ENCAP) 하부에 배치된 제2 전극(E2)과 기생 캐패시턴스 Cpa를 형성하므로, 터치 전극(TE)에 대한 노이즈 원은 제2 전극(E2)이 될 수 있다. 또한, 터치 라우팅 배선(TL)도 제2 전극(E2)과 기생 캐패시턴스를 형성할 수 있으므로, 터치 라우팅 배선(TL)의 노이즈 원도 터치 전극(TE)의 노이즈 원과 동일할 수 있다. 즉, 기저 전압(VSS)이 인가된 제2 전극(E2)이 노이즈 원이 될 수 있다.
반면, 터치 라우팅 배선(TL)과 전기적으로 연결된 제1 보상 패턴(CPTN1)은 터치 절연막(ILD)의 하부에 배치된 제2 보상 패턴(CPTN2)과 캐패시턴스 Cpb를 형성하게 된다.
따라서, 터치 센싱 신호가 검출되는 경로인 터치 전극(TE), 제1 보상 패턴(CPTN1) 및 터치 라우팅 배선(TL)에서, 제1 보상 패턴(CPTN1)의 노이즈 원은 제2 보상 패턴(CPTN2)이 된다. 즉, 그라운드 전압이 인가된 제2 보상 패턴(CPTN2)이 노이즈 원이 될 수 있다.
그리고, 터치 전극(TE)과 터치 라우팅 배선(TL)에 대한 노이즈 원은 제2 전극(E2)이 되므로, 노이즈 원의 차이로 인해 인접한 터치 라우팅 배선(TL)으로 검출되는 터치 센싱 신호의 노이즈는 제1 보상 패턴(CPTN1)에 의해 형성되는 캐패시턴스만큼 차이가 발생할 수 있다.
그러므로, 차동 센싱을 통해 제거되는 노이즈가 작아 차동 센싱을 통한 터치 센싱의 성능이 저하될 수 있다.
본 발명의 실시예들은, 터치 라우팅 배선(TL)의 캐패시턴스 편차 보상을 위한 보상 패턴(CPTN)이 배치된 구조에서, 터치 센서 메탈에 대한 노이즈 원을 일정하게 함으로써, 차동 센싱 방식을 통한 터치 센싱의 성능을 높여줄 수 있도록 한다.
도 15는 도 12에 도시된 A-A' 부분과 B-B' 부분의 단면 구조의 다른 예시를 나타낸 도면이다.
도 15를 참조하면, 기판(SUB) 상에 박막 트랜지스터 어레이(TFT Array), 발광층(EL), 뱅크(BANK) 및 제2 전극(E2) 등이 배치된다. 제2 전극(E2) 상에 봉지부(ENCAP)가 배치되고, 봉지부(ENCAP) 상에 터치 전극 연결 배선(CL)과 제2 보상 패턴(CPTN2)이 배치될 수 있다.
그리고, 터치 전극 연결 배선(CL)과 제2 보상 패턴(CPTN2) 상에 터치 절연막(ILD)이 배치되고, 터치 절연막(ILD) 상에 터치 전극(TE)과 제1 보상 패턴(CPTN1), 터치 라우팅 배선(TL) 등이 배치될 수 있다.
여기서, 봉지부(ENCAP)는 논-액티브 영역(NA)에서 컨택홀(CH)을 포함할 수 있으며, 봉지부(ENCAP) 상에 배치된 제2 보상 패턴(CPTN2)은 이러한 컨택홀(CH)을 통해 제2 전극(E2)과 전기적으로 연결될 수 있다.
제2 보상 패턴(CPTN2)이 제2 전극(E2)과 전기적으로 연결되므로, 제2 보상 패턴(CPTN2)으로 제2 전극(E2)에 인가되는 전압, 일 예로, 기저 전압(VSS)이 인가될 수 있다.
제2 보상 패턴(CPTN2)으로 제2 전극(E2)에 인가되는 전압이 인가되더라도 제1 보상 패턴(CPTN1)과 캐패시턴스를 형성할 수 있으므로, 터치 라우팅 배선(TL)의 캐패시턴스 편차에 대한 보상이 이루어질 수 있다.
그리고, 제1 보상 패턴(CPTN1)과 기생 캐패시턴스 Cpb를 형성하는 제2 보상 패턴(CPTN2)으로 제2 전극(E2)에 인가된 전압이 인가되므로, 제1 보상 패턴(CPTN1)에 대한 노이즈 원이 제2 전극(E2)이 된다.
즉, 터치 전극(TE), 제1 보상 패턴(CPTN1) 및 터치 라우팅 배선(TL)에 대한 노이즈 원이 모두 제2 전극(E2)으로 동일해지므로, 터치 전극으로부터 검출되는 터치 센싱 신호에서 공통되는 노이즈의 양이 증가할 수 있다.
따라서, 차동 센싱 방식으로 검출되는 터치 센싱 신호에서 제거되는 노이즈의 양이 증가하므로, 차동 센싱 방식으로 검출되는 터치 센싱 신호에 기초한 터치 센싱의 성능이 개선될 수 있다.
또한, 봉지부(ENCAP)에 컨택홀(CH)을 형성하지 않고, 외부에서 제2 보상 패턴(CPTN2)으로 제2 전극(E2)에 인가된 전압과 동일한 전압을 인가해줌으로써, 제1 보상 패턴(CPTN1)에 대한 노이즈 원을 다른 터치 센서 메탈에 대한 노이즈 원과 동일하게 해줄 수도 있다.
도 16은 도 12에 도시된 디스플레이 패널(DISP)에 노이즈 보상을 위한 신호 배선이 배치된 구조의 예시를 나타낸 도면이다.
도 16을 참조하면, 봉지부(ENCAP) 상에 다수의 X-터치 전극 라인(X-TEL)과 Y-터치 전극 라인(Y-TEL)이 배치된다. 그리고, 다수의 X-터치 라우팅 배선(X-TL)과 Y-터치 라우팅 배선(Y-TL)이 배치될 수 있다.
또한, 각각의 터치 라우팅 배선(TL)에 전기적으로 연결된 제1 보상 패턴(CPTN1)과, 제1 보상 패턴(CPTN1)에 대응되도록 배치된 제2 보상 패턴(CPTN2)을 포함하는 다수의 보상 패턴(CPTN)이 배치될 수 있다.
이러한 보상 패턴(CPTN) 각각의 면적은 제1 보상 패턴(CPTN1)에 연결된 터치 라우팅 배선(TL)이 형성하는 캐패시턴스의 크기에 따라 다를 수 있다.
그리고, 봉지부(ENCAP) 상에는 보상 패턴(CPTN)의 제2 보상 패턴(CPTN2)과 전기적으로 연결되는 보상 패턴 신호 라인(C-SL)이 배치될 수 있다.
이러한 보상 패턴 신호 라인(C-SL)은, 봉지부(ENCAP) 상에서 제2 보상 패턴(CPTN2)과 동일한 층에 배치되어 봉지부(ENCAP) 상에 배치된 제2 보상 패터(CPTN2)과 전기적으로 연결될 수 있다. 그리고, 일 예로, 이러한 보상 패턴 신호 라인(C-SL)은, 액티브 영역(AA)의 외곽을 감싸는 구조로 배치될 수 있다.
이러한 보상 패턴 신호 라인(C-SL)은, 보상 패턴 패드(C-P)와 전기적으로 연결될 수 있으며, 보상 패턴 패드(C-P)를 통해 공급되는 특정 전압을 제2 보상 패턴(CPTN2)으로 공급할 수 있다.
이때, 보상 패턴 신호 라인(C-SL)을 통해 공급되는 전압은, 봉지부(ENCAP)의 하부에 배치된 제2 전극(E2)으로 인가되는 전압과 동일한 전압일 수 있다.
따라서, 보상 패턴 신호 라인(C-SL)을 통해 제2 전극(E2)에 인가된 전압과 동일한 전압을 제2 보상 패턴(CPTN2)으로 인가함으로써, 제1 보상 패턴(CPTN1)에 대한 노이즈 원이 터치 전극(TE), 터치 라우팅 배선(TL)에 대한 노이즈 원과 동일해지도록 할 수 있다.
이와 같이, 외부에서 제2 보상 패턴(CPTN2)으로 제2 전극(E2)에 인가되는 전압과 동일한 전압을 공급해줌으로써, 터치 센싱 신호가 검출되는 경로 상의 노이즈 원을 일정하게 하여 공통적인 노이즈의 양을 증가시켜 차동 센싱 방식을 통한 터치 센싱의 성능을 향상시켜줄 수 있다.
도 17은 도 15와 도 16에 도시된 구조에서 터치 센서 메탈을 통해 검출되는 터치 센싱 신호의 노이즈 원의 예시를 나타낸 도면이다.
도 17을 참조하면, 봉지부(ENCAP) 상에 배치된 제2 보상 패턴(CPTN2)이 봉지부(ENCAP)에 형성된 컨택홀(CH)을 통해 제2 전극(E2)과 전기적으로 연결되거나, 외부로부터 제2 전극(E2)에 인가된 전압과 동일한 전압을 인가받음으로써, 제1 보상 패턴(CPTN1)에 대한 노이즈 원이 제2 전극(E2)이 될 수 있다.
따라서, 터치 전극(TE), 보상 패턴(CPTN) 및 터치 라우팅 배선(TL)에 대한 노이즈 원이 모두 동일해지도록 하여, 둘 이상의 터치 라우팅 배선(TL)으로부터 수신되는 터치 센싱 신호에서 공통적인 노이즈의 양이 증가되도록 할 수 있다.
그리고, 차동 센싱 방식으로 터치 센싱 신호를 검출하여 공통적인 노이즈를 제거해줌으로써, 검출되는 터치 센싱 신호의 신호 대 잡음비를 높여 터치 센싱의 성능을 개선해줄 수 있다.
도 18a와 도 18b는 도 13에 도시된 구조와 도 15 및 도 16에 도시된 구조에서 차동 센싱을 통해 검출되는 터치 센싱 신호의 예시를 나타낸 도면이다.
도 18a와 도 18b를 참조하면, 차동 센싱 방식으로 터치 센싱 신호를 검출하는 경우, 일 예로, (n-1)번째 X-터치 전극 라인(X-TEL)과 n번째 X-터치 전극 라인(X-TEL)으로부터 수신되는 터치 센싱 신호가 차동 증폭기로 입력될 수 있다. 그리고, 차동 증폭기는 (+) 입력단으로 입력되는 터치 센싱 신호와 (-) 입력단으로 입력되는 터치 센싱 신호의 차이에 해당하는 신호를 출력할 수 있다. 여기서, 전술한 바와 같이, 경우에 따라, 인접하지 않은 X-터치 전극 라인(X-TEL)으로부터 수신된 터치 센싱 신호를 차동 센싱함으로써, 차동 증폭기를 통해 출력되는 신호의 세기를 증가시켜줄 수도 있다.
그리고, 펜 터치를 차동 센싱하는 경우를 예시로 하면, 차동 센싱을 통해 출력되는 신호는 아래와 같이 나타낼 수 있다.
Figure pat00001
여기서, Vin은 펜의 출력 전압을 나타내고, Vnoise는 노이즈 원의 전압을 나타낸다. 그리고, Cpen은 펜과 터치 전극 라인(TEL) 사이의 캐패시턴스의 크기를 나타내며, Cp는 노이즈 원이 되는 전극과 터치 전극 라인(TEL) 사이의 기생 캐패시턴스를 나타낸다.
따라서, 노이즈 원이 동일하여, Cp_n-1과 Cp_n 사이의 차이가 작을수록 제거되는 노이즈의 양이 증가하므로 차동 센싱을 통해 획득되는 신호의 세기가 증가할 수 있다.
이때, 도 18a의 CASE 1과 같이, 터치 라우팅 배선(TL)의 캐패시턴스 편차 보상을 위해 보상 패턴(CPTN)이 배치된 구조에서, 보상 패턴(CPTN)의 노이즈 원은 터치 전극(TE)이나 터치 라우팅 배선(TL)의 노이즈 원과 상이할 수 있다.
따라서, (n-1)번째 X-터치 전극 라인(X-TEL)으로부터 수신되는 터치 센싱 신호와 n번째 X-터치 전극 라인(X-TEL)으로부터 수신되는 터치 센싱 신호의 공통적인 노이즈의 양이 작아, 차동 증폭기를 통해 출력된 신호에서 제거되는 노이즈는 작을 수 있다.
반면, 도 18b의 CASE 2와 같이, 터치 라우팅 배선(TL)의 캐패시턴스 편차 보상을 위해 보상 패턴(CPTN)을 배치하고, 제2 전극(E2)으로 인가되는 전압과 동일한 전압이 제2 보상 패턴(CPTN2)으로 인가되도록 한 경우에는, 보상 패턴(CPTN)의 노이즈 원이 터치 전극(TE)이나 터치 라우팅 배선(TL)의 노이즈 원과 동일할 수 있다.
따라서, (n-1)번째 X-터치 전극 라인(X-TEL)으로부터 수신되는 터치 센싱 신호와 n번째 X-터치 전극 라인(X-TEL)으로부터 수신되는 터치 센싱 신호에서 공통적인 노이즈의 양이 증가될 수 있다.
그리고, 차동 증폭기를 통해 (n-1)번째 X-터치 전극 라인(X-TEL)으로부터 수신되는 터치 센싱 신호와 n번째 X-터치 전극 라인(X-TEL)으로부터 수신되는 터치 센싱 신호의 차이에 해당하는 신호가 출력되면, 공통적인 노이즈가 제거되어 차동 증폭기에 의해 출력된 신호의 신호 대 잡음비가 높아질 수 있다.
이에 따라, 디스플레이 패널(DISP)에 배치된 터치 전극(TE)을 통한 터치 센싱에서 디스플레이 구동을 위한 전극에 의한 노이즈의 영향을 감소시켜 센싱 성능을 개선할 수 있다.
여기서, 설명의 편의를 위해, 펜 신호가 정현파(Sine)인 경우를 예시로 나타내고 있으나, 펜 신호는 구형파(Square)나 삼각파(Triangular)일 수도 있으며, 이외에도 다양한 파형을 가질 수도 있다.
또한, 디스플레이 구동을 위한 전극에 의한 노이즈 자체를 저감시켜주기 위하여, 제2 전극(E2)의 하부에 디스플레이 노이즈를 차단시켜주기 위한 전극을 배치할 수도 있다.
즉, 터치 전극(TE)과 가장 가깝게 배치된 제2 전극(E2)의 노이즈를 감소시켜, 터치 전극(TE)의 노이즈가 증가하는 것을 방지해줄 수도 있다.
도 19는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 액티브 영역(AA)에 터치 전극(TE)과 디스플레이 전극이 배치된 구조의 예시를 나타낸 도면이다.
도 19를 참조하면, 디스플레이 패널(DISP)의 액티브 영역(AA)에 각각의 서브픽셀(SP)을 구성하는 다수의 제1 전극(E1)이 부분 증착되어 배치될 수 있다. 그리고, 제2 전극(E2)은 액티브 영역(AA)에 전면 증착되어 배치될 수 있다.
그리고, 제1 전극(E1)의 하부에는 디스플레이 구동을 위한 신호 라인을 구성하는 전극들이 배치될 수 있고, 제2 전극(E2)의 상부에는 터치 센싱을 위한 터치 전극(TE)이 배치될 수 있다.
일 예로, 기판(SUB) 상에 게이트 전극(GE)이 배치되고, 게이트 전극(GE) 상에 게이트 절연층(GI)이 배치된다. 여기서, 게이트 전극(GE)은, 각각의 서브픽셀(SP)을 구동하는 트랜지스터의 게이트 노드를 구성할 수 있고, 신호 라인을 구성할 수도 있다.
게이트 절연층(GI) 상에 소스드레인 전극(SDE)이 배치되고, 소스드레인 전극(SDE) 상에 평탄화막(PLN)이 배치될 수 있다. 이러한 소스드레인 전극(SDE)은, 각각의 서브픽셀(SP)을 구동하는 트랜지스터의 소스 전극이나 드레인 전극을 구성할 수 있고, 신호 라인을 구성할 수도 있다.
게이트 전극(GE)이 신호 라인으로 이용되는 경우를 예시로 설명하면, 게이트 전극(GE)으로 각종 신호(예: 동기화 신호, 클럭 신호 등)가 인가됨에 따라, 게이트 전극(GE)과 제2 전극(E2) 간에 캐패시턴스 C1이 형성될 수 있다. 따라서, 게이트 전극(GE)을 통해 인가되는 신호가 제2 전극(E2)에 커플링되어 노이즈로 작용할 수 있다.
또한, 신호 라인을 통해 전압이 인가되는 제1 전극(E1)과 제2 전극(E2) 사이에 캐패시턴스 C2가 형성될 수 있으며, 이에 따라, 제1 전극(E1)으로 인가된 신호에 커플링되어 제2 전극(E2)의 노이즈가 발생할 수 있다.
이와 같이, 제2 전극(E2)의 하부에 위치하는 신호 라인, 전극에 의한 노이즈가 제2 전극(E2)에 커플링될 수 있으며, 제2 전극(E2)과 터치 전극(TE) 사이에 기생 캐패시턴스 Cp가 형성될 수 있으므로, 제2 전극(E2)으로 커플링된 노이즈가 제2 전극(E2)의 상부에 위치하는 터치 전극(TE)에 노이즈로 작용할 수 있다.
본 발명의 실시예들은, 제2 전극(E2)의 하부에 위치하는 신호 라인, 전극에 의해 커플링된 제2 전극(E2)의 노이즈를 감소시킴으로써, 터치 전극(E2)의 노이즈가 증가하는 것을 방지할 수 있는 방안을 제공한다.
도 20은 본 발명의 실시예들에 따른 디스플레이 패널(110)의 액티브 영역(AA)의 평면 구조의 예시를 나타낸 것으로서, 제2 전극(E2)에 커플링되는 노이즈를 저감시킬 수 있는 노이즈 저감 전극(NRE)이 배치된 구조의 예시를 나타낸 도면이다.
도 20을 참조하면, 디스플레이 패널(DISP)의 액티브 영역(AA)에 제1 전극(E1)이 부분 증착되어 배치되고, 제2 전극(E2)은 전면 증착되어 배치된다. 그리고, 제1 전극(E1)이 배치되는 층에서 제1 전극(E1)이 배치되지 않는 영역에 노이즈 저감 전극(NRE)이 배치될 수 있다.
이러한 노이즈 저감 전극(NRE)은, 제1 전극(E1)과 동일한 물질로 배치될 수 있으며, 제1 전극(E1)과 분리된 구조로 배치될 수 있다.
그리고, 노이즈 저감 전극(NRE)은, 도 20에 도시된 예시와 같이, 일체로 형성되어 배치될 수도 있으나, 서로 분리된 다수의 노이즈 저감 전극(NRE)이 배치될 수도 있다.
즉, 노이즈 저감 전극(NRE)이 배치되는 형태는 제한이 없으며, 제2 전극(E2)과 신호 라인을 구성하는 게이트 전극(GE) 또는 소스드레인 전극(SDE) 사이에 배치될 수 있다.
또한, 노이즈 저감 전극(NRE)은, 제1 전극(E1)이 배치되는 층에서, 제1 전극(E1)이 배치되지 않는 영역 중 적어도 일부 영역에 배치되어, 노이즈 저감 전극(NRE)을 배치하기 위한 별도의 공정이 필요하지 않도록 할 수 있다.
이러한 노이즈 저감 전극(NRE)으로 일정한 전압이 인가될 수 있으며, 노이즈 저감 전극(NRE)으로 일정한 전압이 인가됨에 따라, 제2 전극(E2)에 커플링되는 노이즈를 감소시켜줄 수 있도록 한다.
도 21 내지 도 23은 도 20에 도시된 D-D' 부분의 단면 구조의 예시들을 나타낸 것으로서, 노이즈 저감 전극(NRE)이 배치된 구조와 이로 인해 제2 전극(E2)의 노이즈가 감소하는 예시들을 나타낸 도면이다.
도 21를 참조하면, 본 발명의 실시예들에 따른 디스플레이 패널(DISP)은, 기판(SUB) 상에 게이트 전극(GE)이 배치되고, 게이트 전극(GE) 상에 게이트 절연층(GI)이 배치된다. 그리고, 게이트 전극(GE)은 디스플레이 구동을 위한 각종 신호가 인가되는 신호 라인을 구성할 수 있다.
게이트 절연층(GI) 상에 소스드레인 전극(SDE)과 평탄화막(PLN)이 배치되고, 평탄화막(PLN) 상에 제1 전극(E1)이 배치될 수 있다.
그리고, 평탄화막(PLN) 상에 제1 전극(E1)이 배치되지 않은 영역 중 적어도 일부 영역에 노이즈 저감 전극(NRE)이 배치될 수 있다. 이러한 노이즈 저감 전극(NRE)은, 제1 전극(E1)과 동일한 물질로 이루어질 수 있으며, 제1 전극(E1)과 분리된 구조로 배치될 수 있다.
제1 전극(E1)과 노이즈 저감 전극(NRE) 상에 제2 전극(E2)이 위치할 수 있으며, 제2 전극(E2) 상에 봉지부(ENCAP)와 터치 전극(TE)이 배치될 수 있다. 제1 전극(E1)과 제2 전극(E2) 사이에는 발광층(EL), 뱅크(BANK) 등이 배치될 수 있다.
여기서, 신호 라인을 구성하는 게이트 전극(GE)과 제2 전극(E2) 사이에 노이즈 저감 전극(NRE)이 배치됨에 따라, 게이트 전극(GE)과 노이즈 저감 전극(NRE) 사이에 캐패시턴스 C12가 형성될 수 있다.
그리고, 게이트 전극(GE)과 제2 전극(E2) 사이에는 캐패시턴스 C11이 형성될 수 있다.
이때, 게이트 전극(GE)과 제2 전극(E2) 사이에 캐패시턴스 C11이 형성되고, 게이트 전극(GE)과 노이즈 저감 전극(NRE) 사이에 캐패시턴스 C12이 형성되므로, 게이트 전극(GE)에 의한 노이즈가 제2 전극(E2)에 커플링되는 정도가 감소할 수 있다.
즉, 게이트 전극(GE)과 제2 전극(E2) 사이에만 캐패시턴스가 형성된 상태라면, 게이트 전극(GE)에 의한 노이즈가 전부 제2 전극(E2)에 커플링될 수 있다.
그러나, 게이트 전극(GE)이 제2 전극(E2) 및 노이즈 저감 전극(NRE)과 캐패시턴스를 형성하고 있으므로, 전압 분배에 의해 게이트 전극(GE)에 의한 노이즈의 일부가 노이즈 저감 전극(NRE)을 통해 방전될 수 있다.
따라서, 게이트 전극(GE)으로 인가되는 신호에 커플링되어 발생하는 제2 전극(E2)의 노이즈가 감소할 수 있다.
그리고, 게이트 전극(GE)으로 인가되는 신호에 커플링된 제2 전극(E2)의 노이즈가 감소하므로, 제2 전극(E2)의 노이즈와 커플링된 터치 전극(TE)의 노이즈가 감소할 수 있다.
이와 같이, 터치 전극(TE)의 하부에 위치하며, 터치 전극(TE)과 인접한 제2 전극(E2)에 커플링되는 노이즈를 감소시켜줌으로써, 제2 전극(E2)과 커플링된 터치 전극(TE)의 노이즈를 감소시켜 터치 센싱의 성능을 향상시킬 수 있도록 한다.
또한, 이러한 노이즈 저감 전극(NRE)을 통해, 제2 전극(E2)의 하부에 위치하는 신호 라인뿐만 아니라, 전극에 의해 커플링되는 노이즈도 감소시켜줄 수 있다.
도 22를 참조하면, 제1 전극(E1)이 배치되는 층에서, 제1 전극(E1)이 배치되지 않은 영역에 노이즈 저감 전극(NRE)이 배치된다. 그리고, 노이즈 저감 전극(NRE)은 제1 전극(E1)과 분리된 구조로 배치될 수 있다.
여기서, 신호 라인을 통한 전압, 신호 등이 제1 전극(E1)으로 인가되면 제1 전극(E1)과 제2 전극(E2) 사이에 캐패시턴스 C21이 형성될 수 있다. 그리고, 제1 전극(E1)으로 인가된 신호에 의한 노이즈가 제2 전극(E2)에 커플링될 수 있다.
이때, 제1 전극(E1)이 노이즈 저감 전극(NRE)과 캐패시턴스 C22를 형성할 수 있으므로, 제1 전극(E1)의 노이즈의 적어도 일부가 노이즈 저감 전극(NRE)을 통해 방전될 수 있다.
따라서, 제1 전극(E1)의 노이즈가 제2 전극(E2)에 커플링되는 정도가 감소하게 된다. 그리고, 제2 전극(E2)에 커플링된 노이즈가 감소함에 따라, 제2 전극(E2)의 노이즈와 커플링된 터치 전극(TE)의 노이즈가 감소할 수 있도록 한다.
또한, 전술한 예시들은, 게이트 전극(GE)을 신호 라인으로 이용하는 경우를 예시로 설명하고 있으나, 소스드레인 전극(SDE)을 신호 라인으로 이용하는 경우에도 노이즈 저감 전극(NRE)의 배치로 인해 터치 전극(TE)의 노이즈가 증가하는 것을 방지할 수 있다.
도 23을 참조하면, 신호 라인을 구성하는 소스드레인 전극(SDE) 상에 평탄화막(PLN)이 배치되고, 평탄화막(PLN) 상에 제1 전극(E1)과 노이즈 저감 전극(NRE)이 배치된다.
소스드레인 전극(SDE)으로 각종 신호가 인가됨에 따라, 소스드레인 전극(SDE)과 제2 전극(E2) 사이에 캐패시턴스 C31이 형성될 수 있다. 그리고, 소스드레인 전극(SDE)에 인가되는 신호에 커플링되어 제2 전극(E2)의 노이즈가 발생할 수 있다.
여기서, 소스드레인 전극(SDE) 상에 노이즈 저감 전극(NRE)이 배치됨에 따라, 소스드레인 전극(SDE)과 노이즈 저감 전극(NRE) 간에 캐패시턴스 C32가 형성될 수 있다.
따라서, 소스드레인 전극(SDE)으로 인가되는 신호에 의한 노이즈의 적어도 일부가 노이즈 저감 전극(NRE)을 통해 방전될 수 있다.
즉, 소스드레인 전극(SDE)이 제2 전극(E2)과 캐패시턴스 C31을 형성하고, 노이즈 저감 전극(NRE)과 캐패시턴스 C32를 형성하고 있으므로, 소스드레인 전극(SDE)으로 인가된 신호에 의한 노이즈가 전압 분배를 통해 노이즈 저감 전극(NRE)으로 방전될 수 있다.
그리고, 소스드레인 전극(SDE)에 인가된 신호에 의한 노이즈의 일부가 방전됨에 따라, 제2 전극(E2)으로 커플링되는 노이즈가 감소할 수 있다.
따라서, 제2 전극(E2)과 기생 캐패시턴스 Cp를 형성하는 터치 전극(TE)으로 2 전극(E2)의 노이즈가 커플링되는 정도를 감소시켜줌으로써, 터치 전극(TE)의 노이즈가 증가하는 것을 방지할 수 있도록 한다.
즉, 본 발명의 실시예들은, 제2 전극(E2)과 제2 전극(E2)의 하부에 위치하는 신호 라인, 전극의 사이에 노이즈 저감 전극(NRE)을 배치함으로써, 신호 라인, 전극에 의해 제2 전극(E2)으로 커플링되는 노이즈를 감소시켜줄 수 있도록 한다.
그리고, 제2 전극(E2)으로 커플링되는 노이즈를 감소시켜줌으로써, 제2 전극(E2)의 노이즈가 터치 전극(TE)에 커플링되어 터치 센싱 신호의 노이즈가 증가하는 것을 방지할 수 있도록 한다.
이와 같이, 노이즈 저감 전극(NRE)의 배치를 통해, 제2 전극(E2)으로 커플링되는 노이즈를 감소시켜줄 수 있으나, 노이즈 저감 전극(NRE)으로 일정한 전압이 인가됨에 따라 노이즈 저감 전극(NRE)과 제2 전극(E2) 사이에 캐패시턴스 C4가 형성될 수 있다.
따라서, 본 발명의 실시예들은, 노이즈 저감 전극(NRE)으로 제2 전극(E2)에 인가되는 전압과 동일한 레벨의 전압이 인가될 수 있도록 함으로써, 노이즈 저감 전극(NRE)으로 인한 로드 증가를 방지하며 제2 전극(E2)으로 커플링되는 노이즈를 최소화할 수 있도록 한다.
도 24는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 액티브 영역(AA)과 논-액티브 영역(NA)에서 노이즈 저감 전극(NRE)이 배치된 평면 구조의 예시를 나타낸 도면이다.
도 24를 참조하면, 디스플레이 패널(DISP)의 액티브 영역(AA)에 다수의 제1 전극(E1)이 배치되고, 제1 전극(E1)이 배치되지 않는 영역에 노이즈 저감 전극(NRE)이 배치될 수 있다.
그리고, 이러한 노이즈 저감 전극(NRE)의 일부분은, 디스플레이 패널(DISP)의 논-액티브 영역(NA)에 배치될 수 있다.
즉, 액티브 영역(AA)에 노이즈 저감 전극(NRE)을 배치하여 제2 전극(E2)에 커플링되는 노이즈를 감소시켜줄 수 있도록 한다. 그리고, 논-액티브 영역(NA)에 노이즈 저감 전극(NRE)의 일부분이 배치되도록 하여, 노이즈 저감 전극(NRE)으로 제2 전극(E2)에 인가되는 전압과 동일한 레벨의 전압이 인가될 수 있는 구조를 가질 수 있도록 한다.
논-액티브 영역(NA)에 배치된 노이즈 저감 전극(NRE)을 통해 제2 전극(E2)으로 인가되는 전압과 동일한 전압이 인가되는 구조의 예시들을 도 25와 도 26을 참조하여 설명한다.
도 25와 도 26은 도 24에 도시된 E-E' 부분의 단면 구조의 예시들을 나타낸 도면이다.
도 25를 참조하면, 디스플레이 패널(DISP)의 액티브 영역(AA)에는 기판(SUB) 상에 게이트 전극(GE), 소스드레인 전극(SDE) 등이 배치된다. 그리고, 소스드레인 전극(SDE) 상에 제1 전극(E1)이 배치되고, 제1 전극(E1)이 배치되지 않는 영역에 노이즈 저감 전극(NRE)이 배치된다.
그리고, 제1 전극(E1)과 노이즈 저감 전극(NRE) 상에 제2 전극(E2)과 터치 전극(TE) 등이 배치될 수 있다.
디스플레이 패널(DISP)의 논-액티브 영역(NA)에는, 게이트 전극(GE)이나 소스드레인 전극(SDE)으로 구성된 신호 라인이 배치될 수 있다. 이러한 신호 라인 중 제2 전극(E2)으로 기저 전압(VSS)을 인가하는 기저 전압 라인(VSSL)이 배치될 수 있다.
이러한 기저 전압 라인(VSSL)은, 일 예로, 소스드레인 전극(SDE)으로 구성될 수 있다.
기저 전압 라인(VSSL)은 컨택홀 등을 통해, 제2 전극(E2)과 연결되어 제2 전극(E2)으로 기저 전압(VSS)을 공급할 수 있다.
여기서, 논-액티브 영역(NA)에 배치된 노이즈 저감 전극(NRE)의 일부분은 제2 전극(E2) 또는 기저 전압 라인(VSSL)과 연결된 구조일 수 있다.
일 예로, 노이즈 저감 전극(NRE)은, 논-액티브 영역(NA)에서 컨택홀을 통해 제2 전극(E2)과 연결된 구조일 수 있다. 또는, 논-액티브 영역(NA)에서 컨택홀을 통해 기저 전압 라인(VSSL)과 연결된 구조일 수 있다. 또는, 제2 전극(E2) 및 기저 전압 라인(VSSL)과 모두 연결된 구조일 수 있다.
즉, 노이즈 저감 전극(NRE)의 일부분이 논-액티브 영역(NA)에 배치되며, 논-액티브 영역(NA)에 배치되는 노이즈 저감 전극(NRE)은 제2 전극(E2) 및/또는 제2 전극(E2)으로 기저 전압(VSS)을 공급하는 기저 전압 라인(VSSL)과 연결된 구조일 수 있다.
따라서, 노이즈 저감 전극(NRE)은, 액티브 영역(AA)에서 제2 전극(E2)과 절연되도록 배치되며, 논-액티브 영역(NA)에서 제2 전극(E2)과 연결되도록 배치될 수 있다.
그리고, 이러한 구조를 통해, 노이즈 저감 전극(NRE)으로 제2 전극(E2)에 인가되는 기저 전압(VSS)이 인가될 수 있도록 한다.
이와 같이, 노이즈 저감 전극(NRE)으로 제2 전극(E2)에 인가되는 전압과 동일한 전압이 인가되도록 함으로써, 노이즈 저감 전극(NRE)과 제2 전극(E2) 사이의 캐패시턴스 C4가 형성되지 않도록 할 수 있다.
노이즈 저감 전극(NRE)과 제2 전극(E2) 사이에 캐패시턴스가 형성되지 않도록 함으로써, 노이즈 저감 전극(NRE)으로 인한 로드 증가를 방지하며, 제2 전극(E2)에 커플링되는 노이즈를 감소시켜줄 수 있도록 한다.
또는, 논-액티브 영역(NA)에 배치되는 별도의 신호 라인을 통해 제2 전극(E2)으로 인가되는 전압과 동일한 레벨의 전압이 노이즈 저감 전극(NRE)으로 인가되도록 할 수도 있다.
도 26을 참조하면, 디스플레이 패널(DISP)의 액티브 영역(AA)에는, 기판(SUB) 상에 게이트 전극(GE), 소스드레인 전극(SDE) 등이 배치되고, 소스드레인 전극(SDE) 상에 제1 전극(E1)과 노이즈 저감 전극(NRE)이 배치될 수 있다.
그리고, 제1 전극(E1)과 노이즈 저감 전극(NRE) 상에 제2 전극(E2)과 터치 전극(TE) 등이 배치될 수 있다.
여기서, 액티브 영역(AA)에서, 노이즈 저감 전극(NRE)은, 제1 전극(E1)과 분리된 구조로 배치되며, 제2 전극(E2)과 절연되도록 배치될 수 있다.
디스플레이 패널(DISP)의 논-액티브 영역(NA)에서, 제2 전극(E2)은 컨택홀을 통해 제1 기저 전압 라인(VSSL1)과 연결될 수 있다.
일 예로, 제1 기저 전압 라인(VSSL)은, 소스드레인 전극(SDE)으로 구성될 수 있다. 그리고, 제2 전극(E2)은, 컨택홀을 통해 제1 기저 전압 라인(VSSL1)과 직접 연결될 수도 있고, 제1 전극(E1)과 동일한 층에 배치된 전극을 통해 연결될 수도 있다.
이러한 디스플레이 패널(DISP)의 논-액티브 영역(NA)에는, 노이즈 저감 전극(NRE)과 연결된 제2 기저 전압 라인(VSSL2)이 배치될 수 있다.
이러한 제2 기저 전압 라인(VSSL2)은, 일 예로, 소스드레인 전극(SDE)으로 구성될 수 있으며, 제1 기저 전압 라인(VSSL1)과 분리된 구조로 배치될 수 있다.
그리고, 노이즈 저감 전극(NRE)은, 컨택홀 등을 통해 논-액티브 영역(NA)에 배치된 제2 기저 전압 라인(VSSL2)과 연결될 수 있다.
따라서, 노이즈 저감 전극(NRE)은, 제2 기저 전압 라인(VSSL2)을 통해 제2 전극(E2)으로 인가되는 전압과 동일한 레벨의 전압을 인가받을 수 있다.
이에 따라, 노이즈 저감 전극(NRE)과 제2 전극(E2) 사이에 캐패시턴스가 형성되지 않도록 할 수 있으며, 노이즈 저감 전극(NRE)의 배치로 인해 제2 전극(E2)으로 커플링되는 노이즈를 감소시켜줄 수 있도록 한다.
전술한 본 발명의 실시예들에 의하면, 터치 라우팅 배선(TL)이 배치된 영역에 따라 폭을 다르게 배치함으로써 터치 라우팅 배선(TL)의 저항 편차에 대한 보상이 이루어질 수 있도록 한다. 그리고, 터치 라우팅 배선(TL) 각각에 연결되고 형성하는 캐패시턴스의 크기가 상이한 보상 패턴(CPTN)을 배치함으로써, 터치 라우팅 배선(TL)의 캐패시턴스 편차에 대한 보상이 이루어질 수 있도록 한다.
여기서, 보상 패턴(CPTN)을 구성하는 제2 보상 패턴(CPTN2)으로 봉지부(ENCAP)의 하부에 배치된 제2 전극(E2)과 동일한 전압이 인가되도록 함으로써, 터치 센싱 신호의 검출 경로 상의 노이즈 원을 일정하게 하여 차동 센싱 방식을 통한 터치 센싱의 성능을 높여줄 수 있도록 한다.
또한, 디스플레이 패널(DISP)의 액티브 영역(AA)에서 제2 전극(TE)과 신호 라인 사이에 노이즈 저감 전극(NRE)을 배치함으로써, 신호 라인으로 인가되는 신호에 커플링된 제2 전극(E2)의 노이즈를 감소시켜줄 수 있도록 한다.
따라서, 제2 전극(E2)의 노이즈에 커플링되는 터치 전극(TE)의 노이즈를 감소시켜 터치 센싱 성능을 더욱 개선할 수 있도록 한다.
그리고, 노이즈 저감 전극(NRE)을 제1 전극(E1)이 배치되는 층에서 제1 전극(E1)이 배치되지 않는 영역에 배치함으로써, 마스크를 추가하지 않고 용이하게 노이즈 저감 전극(NRE)을 배치할 수 있도록 한다.
또한, 노이즈 저감 전극(NRE)으로 제2 전극(E2)에 인가되는 전압과 동일한 레벨의 전압을 인가해줌으로써, 노이즈 저감 전극(NRE)으로 인한 로드 증가를 방지하며, 제2 전극(E2)으로 커플링되는 노이즈를 감소시키고 제2 전극(E2)의 노이즈에 따른 터치 전극(TE)의 노이즈를 감소시킬 수 있도록 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (16)

  1. 다수의 서브픽셀이 배치된 액티브 영역과, 상기 액티브 영역의 외측에 위치하는 논-액티브 영역을 포함하는 패널;
    상기 액티브 영역에 배치된 다수의 터치 전극;
    상기 논-액티브 영역에 배치된 다수의 터치 라우팅 배선; 및
    상기 다수의 터치 라우팅 배선을 통해 상기 다수의 터치 전극을 구동하는 터치 센싱 회로를 포함하고,
    상기 패널은,
    디스플레이 전극;
    상기 디스플레이 전극 상에 배치된 봉지부; 및
    상기 봉지부 상에서 상기 액티브 영역에 배치되고, 상기 다수의 터치 전극 중 적어도 일부 터치 전극을 서로 전기적으로 연결하는 다수의 연결 패턴을 포함하고,
    상기 논-액티브 영역에 배치되고, 상기 다수의 터치 라우팅 배선 각각에 전기적으로 연결된 다수의 제1 보상 패턴; 및
    상기 봉지부 상에 배치되고, 상기 다수의 제1 보상 패턴 각각과 대응되도록 배치된 다수의 제2 보상 패턴을 더 포함하는 터치 디스플레이 장치.
  2. 제1항에 있어서,
    상기 다수의 제2 보상 패턴은 상기 패널이 접지된 그라운드 전압이 인가되는 터치 디스플레이 장치.
  3. 제1항에 있어서,
    상기 다수의 제2 보상 패턴은 상기 디스플레이 전극에 인가되는 전압과 동일한 전압이 인가되는 터치 디스플레이 장치.
  4. 제1항에 있어서,
    상기 다수의 제2 보상 패턴은 상기 봉지부에 포함된 적어도 하나의 홀을 통해 상기 디스플레이 전극과 전기적으로 연결된 터치 디스플레이 장치.
  5. 제1항에 있어서,
    상기 다수의 제2 보상 패턴은 상기 다수의 연결 패턴과 동일한 층에 배치된 터치 디스플레이 장치.
  6. 제1항에 있어서,
    상기 다수의 연결 패턴과 상기 다수의 터치 전극 사이에 배치된 적어도 하나의 터치 절연막을 더 포함하는 터치 디스플레이 장치.
  7. 제6항에 있어서,
    상기 적어도 하나의 터치 절연막은,
    상기 다수의 연결 패턴과 상기 다수의 제2 보상 패턴 사이에 배치된 제1 터치 절연막; 및
    상기 다수의 제2 보상 패턴과 상기 다수의 제1 보상 패턴 사이에 배치된 제2 터치 절연막을 포함하는 터치 디스플레이 장치.
  8. 제1항에 있어서,
    상기 다수의 제1 보상 패턴 각각의 면적은 상기 제1 보상 패턴과 전기적으로 연결된 상기 터치 라우팅 배선의 길이에 반비례하는 터치 디스플레이 장치.
  9. 제1항에 있어서,
    상기 다수의 터치 라우팅 배선 중 적어도 하나는,
    상기 터치 센싱 회로로부터 가까운 영역에 배치된 부분의 폭이 상기 터치 센싱 회로로부터 먼 영역에 배치된 부분의 폭보다 좁은 터치 디스플레이 장치.
  10. 제1항에 있어서,
    상기 터치 센싱 회로는,
    상기 다수의 터치 라우팅 배선 중, 제1 터치 라우팅 배선을 통해 수신되는 제1 터치 센싱 신호와 제2 터치 라우팅 배선을 통해 수신되는 제2 터치 센싱 신호의 차이에 대응되는 신호에 기초하여 터치를 검출하는 터치 디스플레이 장치.
  11. 디스플레이 전극;
    상기 디스플레이 전극 상에 배치된 봉지부;
    상기 봉지부 상에서 액티브 영역에 배치된 다수의 연결 패턴;
    상기 다수의 연결 패턴 상에 배치된 적어도 하나의 터치 절연막;
    상기 적어도 하나의 터치 절연막 상에서 상기 액티브 영역에 배치된 다수의 터치 전극;
    상기 적어도 하나의 터치 절연막 상에서 논-액티브 영역에 배치된 다수의 터치 라우팅 배선;
    상기 논-액티브 영역에 배치되고, 상기 다수의 터치 라우팅 배선 각각에 전기적으로 연결된 다수의 제1 보상 패턴; 및
    상기 봉지부 상에 배치되고, 상기 다수의 제1 보상 패턴 각각과 대응되도록 배치된 다수의 제2 보상 패턴을 포함하는 터치 디스플레이 패널.
  12. 제11항에 있어서,
    상기 다수의 제2 보상 패턴은 정전압이 인가되는 터치 디스플레이 패널.
  13. 제11항에 있어서,
    상기 다수의 제2 보상 패턴은 상기 디스플레이 전극에 인가되는 전압과 동일한 전압이 인가되는 터치 디스플레이 패널.
  14. 제11항에 있어서,
    상기 다수의 제2 보상 패턴은 상기 봉지부에 포함된 적어도 하나의 홀을 통해 상기 디스플레이 전극과 전기적으로 연결된 터치 디스플레이 패널.
  15. 제11항에 있어서,
    상기 다수의 제2 보상 패턴은 상기 다수의 연결 패턴과 동일한 층에 배치된 터치 디스플레이 패널.
  16. 제11항에 있어서,
    상기 다수의 제1 보상 패턴 각각의 면적은 상기 제1 보상 패턴과 전기적으로 연결된 상기 터치 라우팅 배선의 길이에 반비례하는 터치 디스플레이 패널.
KR1020180146393A 2018-11-23 2018-11-23 터치 디스플레이 패널 및 터치 디스플레이 장치 KR102600934B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180146393A KR102600934B1 (ko) 2018-11-23 2018-11-23 터치 디스플레이 패널 및 터치 디스플레이 장치
US16/525,488 US10915210B2 (en) 2018-11-23 2019-07-29 Touch display panel and touch display device
CN201910782665.5A CN111221431B (zh) 2018-11-23 2019-08-23 触摸显示面板和触摸显示设备
EP19199930.9A EP3657308B1 (en) 2018-11-23 2019-09-26 Touch display panel and touch display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180146393A KR102600934B1 (ko) 2018-11-23 2018-11-23 터치 디스플레이 패널 및 터치 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200061056A true KR20200061056A (ko) 2020-06-02
KR102600934B1 KR102600934B1 (ko) 2023-11-10

Family

ID=68072173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180146393A KR102600934B1 (ko) 2018-11-23 2018-11-23 터치 디스플레이 패널 및 터치 디스플레이 장치

Country Status (4)

Country Link
US (1) US10915210B2 (ko)
EP (1) EP3657308B1 (ko)
KR (1) KR102600934B1 (ko)
CN (1) CN111221431B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200092535A (ko) * 2019-01-24 2020-08-04 삼성디스플레이 주식회사 터치 감지 유닛과 그를 포함하는 표시 장치
KR20210054123A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 감지 구조물
KR20210072200A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시 장치
KR20210079898A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 표시장치
CN110888565A (zh) * 2019-12-20 2020-03-17 京东方科技集团股份有限公司 一种触控显示面板及显示装置
CN111538443B (zh) * 2020-06-02 2024-06-07 京东方科技集团股份有限公司 触控显示面板及其制备方法、触控显示装置
KR20210152305A (ko) * 2020-06-08 2021-12-15 엘지디스플레이 주식회사 터치 디스플레이 장치
KR20210157944A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 전자 장치
KR20220090190A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 표시 장치
KR20220120765A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 표시 장치
US11687187B2 (en) * 2021-04-09 2023-06-27 Pixart Imaging Inc. Lighting touchpad
CN113629204A (zh) * 2021-06-25 2021-11-09 荣耀终端有限公司 显示面板及其制造方法、电子设备
KR20230071927A (ko) * 2021-11-16 2023-05-24 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150146066A (ko) * 2014-06-20 2015-12-31 미래나노텍(주) 영상 표시 장치
KR20160021938A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 접촉 감지 장치
KR20160087196A (ko) * 2015-01-13 2016-07-21 엘지이노텍 주식회사 터치 윈도우
JP2016206867A (ja) * 2015-04-21 2016-12-08 三菱電機株式会社 タッチスクリーン、タッチパネル、表示装置及び電子機器
JP2017059201A (ja) * 2015-09-17 2017-03-23 キヤノン株式会社 電子機器及びその制御方法、プログラム、並びに記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153674A (ja) 1993-11-30 1995-06-16 Nec Corp 縮小投影露光装置
CN100538804C (zh) * 2005-10-21 2009-09-09 友达光电股份有限公司 显示面板
CN101604218A (zh) * 2009-06-29 2009-12-16 友达光电股份有限公司 触控面板
US9329731B2 (en) * 2012-09-12 2016-05-03 Synaptics Incorporated Routing trace compensation
KR102011434B1 (ko) 2013-03-20 2019-08-19 삼성디스플레이 주식회사 터치 스크린 패널
CN204257650U (zh) * 2014-12-30 2015-04-08 京东方科技集团股份有限公司 显示基板、显示面板和掩膜板
CN104793820A (zh) * 2015-03-31 2015-07-22 深圳市华星光电技术有限公司 自电容式触摸屏结构、内嵌式触摸屏以及液晶显示器
JP6545083B2 (ja) * 2015-11-09 2019-07-17 三菱電機株式会社 タッチスクリーン、タッチパネル、表示装置および電子機器
KR102579751B1 (ko) 2016-07-05 2023-09-19 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조방법
KR101834792B1 (ko) 2016-08-31 2018-03-06 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102424289B1 (ko) * 2017-06-01 2022-07-25 엘지디스플레이 주식회사 터치표시장치 및 터치패널
KR102448435B1 (ko) * 2017-09-29 2022-10-04 삼성디스플레이 주식회사 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150146066A (ko) * 2014-06-20 2015-12-31 미래나노텍(주) 영상 표시 장치
KR20160021938A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 접촉 감지 장치
KR20160087196A (ko) * 2015-01-13 2016-07-21 엘지이노텍 주식회사 터치 윈도우
JP2016206867A (ja) * 2015-04-21 2016-12-08 三菱電機株式会社 タッチスクリーン、タッチパネル、表示装置及び電子機器
JP2017059201A (ja) * 2015-09-17 2017-03-23 キヤノン株式会社 電子機器及びその制御方法、プログラム、並びに記憶媒体

Also Published As

Publication number Publication date
EP3657308A1 (en) 2020-05-27
US10915210B2 (en) 2021-02-09
CN111221431B (zh) 2024-04-30
EP3657308B1 (en) 2024-04-17
CN111221431A (zh) 2020-06-02
KR102600934B1 (ko) 2023-11-10
US20200167037A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
KR102600934B1 (ko) 터치 디스플레이 패널 및 터치 디스플레이 장치
KR20210037299A (ko) 터치 디스플레이 장치
US11392234B2 (en) Touch display device
JP7333841B2 (ja) タッチパネル及びタッチディスプレイ装置
KR102553542B1 (ko) 터치 디스플레이 패널, 터치 디스플레이 장치
KR102553530B1 (ko) 터치 디스플레이 패널, 터치 디스플레이 장치 및 그 구동 방법
EP3770740B1 (en) Touch display device
US11314349B2 (en) Touch display device
CN112860095B (zh) 触摸显示装置
KR20210081701A (ko) 터치 스크린 일체형 발광 표시 장치
KR20210050099A (ko) 터치 구동 회로 및 터치 디스플레이 장치
KR20210026451A (ko) 터치 디스플레이 장치
US11194414B2 (en) Touch display device
US20210157432A1 (en) Touch display device
KR20220073296A (ko) 터치 디스플레이 장치
KR20210152305A (ko) 터치 디스플레이 장치
KR20220076845A (ko) 터치 디스플레이 장치
KR20220073302A (ko) 터치 디스플레이 장치
KR20230006985A (ko) 터치 디스플레이 장치
KR20230003910A (ko) 터치 디스플레이 장치
KR20220005246A (ko) 터치 디스플레이 장치
KR20220073346A (ko) 터치 디스플레이 장치
KR20230001646A (ko) 터치 디스플레이 장치
GB2591160A (en) Touch display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant