KR20200053587A

KR20200053587A - 검사 시스템 및 검사 방법

Info

Publication number: KR20200053587A
Application number: KR1020207010949A
Authority: KR
Inventors: 데츠야 가가미
Original assignee: 도쿄엘렉트론가부시키가이샤
Priority date: 2017-09-28
Filing date: 2018-07-27
Publication date: 2020-05-18
Also published as: US20210364550A1; JP2019062138A; TWI759545B; TW201933504A; WO2019064876A1

Abstract

프로버와, 테스터와, 프로버를 제어하는 프로버 제어부와, 테스터를 제어하는 테스터 제어부를 구비한 검사 시스템으로서, 테스터 제어부는, 테스터에 피검사체에 형성된 피검사 디바이스에 대하여, 복수의 파트로 구성되는 검사를 실행시킴과 함께, 검사가 소정의 단계에 이르렀을 때에, 검사 종료 예정 시각을 취득하고, 해당 검사 종료 예정 시각까지, 피검사체가 테스터를 수용하는 검사실에 반송되도록, 프로버 제어부에 제어 신호를 송신한다.

Description

검사 시스템 및 검사 방법

본 개시는, 피검사체의 검사를 행하는 검사 시스템 및 검사 방법에 관한 것이다.

반도체 디바이스의 제조 프로세스에 있어서는, 반도체 웨이퍼(이하 간단히 웨이퍼라고 기재함)에 있어서의 모든 프로세스가 종료된 단계에서, 웨이퍼에 형성되어 있는 복수의 디바이스(IC 칩)의 전기적 검사가 행해진다. 이와 같은 전기적 검사를 행하는 검사 시스템은, 일반적으로, 프로버와 테스터를 갖고 있다. 프로버는, 웨이퍼 스테이지, 웨이퍼의 위치 맞춤을 행하는 얼라이너, 및 웨이퍼 반송계를 가짐과 함께, 웨이퍼에 형성된 디바이스에 접촉하는 프로브를 갖는 프로브 카드가 장착된다. 또한, 테스터는, 프로브 카드를 통해서 디바이스에 전기적 신호를 주고, 디바이스의 여러 가지의 전기 특성을 검사한다.

이와 같은 전기적 검사를 다수의 웨이퍼에 대해서 효율적으로 행하기 위해, 웨이퍼 스테이지, 프로브 카드, 및 테스터를 구비한 검사 유닛을, 높이 방향으로 복수단 적층하고, 각 단에 있어서 검사부를 가로 방향으로 복수 나열하고, 가로 방향의 복수의 검사 유닛에 대해서 공통의 얼라이너를 각 단에 마련해서 웨이퍼의 위치 맞춤을 행하도록 하는 기술이 알려져 있다(예를 들면 특허문헌 1).

검사 시스템에 있어서는, 복수의 웨이퍼를 수용하는 수용 용기인 FOUP를 반출입 영역의 복수의 포트에 세팅하는 것에 의해, 복수의 웨이퍼에 대해서 연속적으로 검사를 행하는 것이 가능해진다.

FOUP의 세팅은, 복수의 포트에 세팅된 종전의 하나 또는 모든 FOUP의 웨이퍼의 검사가 종료된 시점에서 테스터로부터 출력된 종료 신호에 기초해서 행한다. 이 경우, 웨이퍼에 형성된 디바이스에 따라서는 테스트 종료 예정 시각을 알기 어려운 경우도 있으므로, 적시에 FOUP를 세팅해 두는 것이 어렵다. 따라서, 종전의 FOUP의 웨이퍼의 테스트가 종료된 시점에서, FOUP의 회수 및 다음의 FOUP의 세팅이 종료되어 있지 않는 경우에는, 검사 시스템의 대기 시간이 길어져, 가동률이 낮아져 버린다.

이 때문에, 특허문헌 2에는, FOUP 내의 웨이퍼에 대한 처리의 종료 전에, 웨이퍼에 대해서 미리 지정된 레시피의 내용에 기초해서, FOUP에 대한 처리의 종료 예정 시각을 구하고, 당해 예정 시각을 상위 HOST에 출력하는 기술이 제안되고 있다.

일본 특허공개 2016-46285호 공보 일본 특허공개 2016-192457호 공보

본 개시는, 개개의 피검사체의 검사를 행할 때의 테스터의 대기 시간을 단축할 수 있는 검사 시스템 및 검사 방법을 제공한다.

본 개시된 일 태양에 따른 검사 시스템은, 검사실 내에서 복수의 피검사 디바이스가 형성된 피검사체를 유지하는 스테이지와, 복수의 피검사체를 수납하는 수납 용기를 탑재하는 반입출부와, 상기 피검사체를 상기 수납 용기로부터 상기 스테이지에 반송하는 반송 수단과, 복수의 프로브를 상기 피검사체에 형성된 상기 복수의 피검사 디바이스에 접촉시키는 프로브 카드를 갖는 프로버와, 상기 검사실 내에서 상기 프로브 카드를 통해서 상기 피검사체에 형성된 상기 복수의 피검사 디바이스에 전기적 신호를 주고, 상기 디바이스의 전기 특성을 검사하는 테스터와, 상기 프로버를 제어하는 프로버 제어부와, 상기 테스터를 제어하는 테스터 제어부를 구비하고, 상기 테스터 제어부는, 상기 테스터에 상기 피검사 디바이스에 대하여, 복수의 파트로 구성되는 검사를 실행시킴과 함께, 상기 검사가 소정의 단계에 이르렀을 때에, 검사 종료 예정 시각을 취득하고, 해당 검사 종료 예정 시각까지, 다음의 피검사체가 상기 테스터를 수용하는 상기 검사실로 반입 가능하게 되도록, 상기 프로버 제어부에 제어 신호를 송신한다.

본 개시에 의하면, 개개의 피검사체의 검사를 행할 때의 테스터의 대기 시간을 단축할 수 있다.

도 1은, 본 발명의 일 실시형태에 따른 검사 시스템의 전체 구성을 개략적으로 나타내는 수평 단면도이다.
도 2는, 도 1의 검사 시스템의 II-II′선에 의한 단면도이다.
도 3은, 검사 장치에 있어서의 검사 유닛의 개략 구성을 나타내는 도면이다. 테스터의 검사 회로 보드부터 웨이퍼까지의 구성을 설명하기 위한 도면이다.
도 4는, 프로버 제어부의 하드웨어 구성의 일례를 나타내는 블럭도이다.
도 5는, 테스터 제어부의 하드웨어 구성의 일례를 나타내는 블럭도이다.
도 6은, 프로버 제어부와, 테스터 제어부의 본 발명의 일 실시형태의 주요한 제어를 설명하기 위한 기능 블럭도이다.
도 7은, 본 발명의 일 실시형태에 따른 검사 시스템에 있어서의 검사 방법에 대한 테스터측을 중심으로 한 개략의 플로를 나타내는 플로 차트이다.
도 8은, 테스터 제어부(60)로부터 제어 신호를 받았을 때의 프로버 제어부(40)를 중심으로 한 제어 플로를 나타내는 플로 차트이다.

이하, 첨부 도면을 참조해서 실시형태에 대해서 상세하게 설명한다.

＜검사 시스템의 전체 구성＞

우선, 일 실시형태에 따른 검사 시스템 전체의 구성에 대해서 설명한다.

도 1은, 본 발명의 일 실시형태에 따른 검사 시스템의 전체 구성을 개략적으로 나타내는 수평 단면도이고, 도 2는 도 1의 검사 시스템의 II-II′선에 의한 단면도이다. 본 실시형태의 검사 장치(10)는, 피검사체인 웨이퍼에 형성된 복수의 디바이스의 전기적 특성을 검사하는 것이다.

본 실시형태의 검사 시스템은, 복수의 테스터와, 프로버를 갖는다. 프로버부는, 복수의 테스터에 웨이퍼를 반송하는 기구와, 각 테스터에 대응해서 웨이퍼를 흡착 유지하는 웨이퍼 스테이지(척 탑)와, 프로브 카드 등의 인터페이스를 갖는다. 인터페이스는, 웨이퍼에 형성된 피검사 디바이스(Device Under Test(이하 「DUT」라고 기재함)와 각 테스터 사이의 전기적 접속을 취하기 위한 것이다.

도 1에 있어서, 검사 시스템(10)은, 하우징(11)을 갖고, 하우징(11) 내에는, 검사 영역(12)과, 반입출 영역(13)과, 반송 영역(14)을 갖는다. 검사 영역(12)은, 웨이퍼(W)에 형성된 DUT의 전기적 특성의 검사를 행하는 영역이다. 반입출 영역(13)은, 검사 영역(12)에 대한 웨이퍼(W)나 프로브 카드의 반입·반출을 행하고, 또한 제어계를 갖는 영역이다. 반송 영역(14)은, 검사 영역(12) 및 반입출 영역(13) 사이에 마련되고, 이들 사이에 웨이퍼 등을 반송한다.

검사 영역(12)은, 도 2에 나타내는 바와 같이, X 방향을 따라서 6개의 검사실(셀)(20)이 배열되고, 이와 같은 검사실의 열이 Z 방향(상하 방향)으로 3단 배치되어 있다. 각 검사실(20)에는, 웨이퍼(W)에 형성된 DUT의 검사를 행하는 테스터(50)가 배치되어 있다. 이들 테스터(50)는, 테스터 제어부(60)에 의해 제어된다.

그리고, 각 단에, X 방향으로 배열된 검사실(20)에 대해서, X 방향으로 이동 가능한 웨이퍼의 반송 스테이지로서 기능하는 1대의 얼라이너(22)가 테스터(50)의 하방에 마련되어 있다. 또한, 검사 영역(12)의 각 단마다, 테스터(50)보다도 반송 영역(14) 근처의 부분을 X 방향을 따라서 이동 가능하게 1대의 얼라인먼트용 상부 카메라(24)가 마련되어 있다.

반입출 영역(13)은 복수의 포트로 구획되어 있고, 복수의 웨이퍼 반입출 포트(16a), 프리얼라인먼트부(16b), 프로브 카드 로더(16c), 제어 포트(16d)를 갖는다. 웨이퍼 반입출 포트(16a)는, 웨이퍼(W)를 수용하는 용기인 FOUP(17)를 수용한다. 프리얼라인먼트부(16b)는, 반송하는 웨이퍼의 위치 맞춤을 행한다. 프로브 카드 로더(16c)는, 프로브 카드를 수용하고, 프로브 카드가 반입되고 또한 반출된다. 제어 포트(16d)에는, 검사 시스템(10)의 프로버의 동작을 제어하는 프로버 제어부(40)가 수납되어 있다.

반송 영역(14)에는 복수의 반송 암을 갖는 반송 기구(19)가 배치된다. 반송 기구(19)의 본체는 Z 방향 및 θ 방향으로 이동 가능하고, 반송 암은 전후 방향으로 이동 가능하다. 이에 의해, 반송 기구(19)는, 웨이퍼(W)를 X 방향, Y 방향, Z 방향, θ 방향으로 이동 가능하게 되어 있다. 반송 기구(19)는, 모든 단의 검사실(20)에 액세스 가능하게 되어 있다. 반송 기구(19)는, 반입출 영역(13)의 웨이퍼 반입출 포트(16a)로부터 웨이퍼(W)를 수취해서, 검사 유닛(30) 내의 척 탑(웨이퍼 스테이지)에 반송한다. 또한, 반송 기구(19)는, 디바이스의 전기적 특성의 검사가 종료된 웨이퍼(W)를 대응하는 검사 유닛(30)의 척 탑으로부터 검사 종료 후의 웨이퍼(W)를 수취해서 웨이퍼 반입출 포트(16a)에 반송한다. 이때의 척 탑에 대한 웨이퍼(W)의 수수(授受)는, 후술하는 바와 같이 얼라이너(22)를 이용해서 행해지고, 얼라이너(22)와 반송 기구(19)가 웨이퍼 반송 수단을 구성한다.

또한, 반송 기구(19)는 각 검사실(20)로부터 메인트넌스를 필요로 하는 프로브 카드를 프로브 카드 로더(16c)에 반송하고, 또한, 신규나 메인트넌스가 완료된 프로브 카드를 각 검사실(20)에 반송한다.

각 검사실(20) 내에는, 테스터(50)와, 검사를 위해서 필요한 다른 요소를 갖는 검사 유닛(30)이 구성되어 있다.

도 3은, 검사 유닛(30)의 개략 구성을 나타내는 도면이다. 검사 유닛(30)은, 테스터(50) 외에, 프로브 카드(32)와, 지지 플레이트(33)와, 콘택트 블록(34)과, 벨로스(bellows)(35)와, 척 탑(스테이지)(36)을 갖는다. 프로브 카드(32)는, 웨이퍼(W)에 형성된 복수의 디바이스의 전극에 접촉하는 복수의 프로브(32a)를 갖는다. 지지 플레이트(33)는, 프로브 카드(32)를 지지하기 위한 것이고, 테스터(50) 아래에 마련된다. 콘택트 블록(34)은, 테스터(50)와 프로브 카드(32)를 접속하는 것이다. 벨로스(35)는, 지지 플레이트(33)로부터 매달리고, 프로브 카드(32)를 둘러싸도록 마련되어 있다. 척 탑(스테이지)(36)은, 웨이퍼(W)를 진공 흡착에 의해 흡착 지지하고, 웨이퍼(W)를 온도 조절하기 위한 것이다. 콘택트 블록(34)의 상하면에는, 프로브 카드(32)와 테스터(50)를 전기적으로 접속하는 다수의 포고 핀(34a)이 마련되어 있다. 이들 중, 프로브 카드(32)와, 지지 플레이트(33)와, 콘택트 블록(34)으로 검사용의 인터페이스를 구성한다.

벨로스(35)는, 척 탑(36) 위의 웨이퍼(W)를 프로브 카드(32)의 복수의 프로브(32a)를 웨이퍼(W)에 접촉한 상태에서, 프로브 카드(32)와 웨이퍼(W)를 포함하는 밀폐 공간을 형성하기 위한 것이다. 그 밀폐 공간을, 배큐엄 라인을 통해서 진공 배기하는 것에 의해, 척 탑(36)이 지지 플레이트(33)에 흡착된다. 또한, 프로브 카드(32)도 마찬가지로 진공 배기하는 것에 의해 지지 플레이트(33)에 흡착된다.

각 단의 얼라이너(22)는, X 블록(42)과, Y 블록(44)과, Z 블록(45)을 갖는다. X 블록(42)은, 얼라이너(22)가 속하는 단의 베이스판 위에 마련된 가이드 레일(41) 위를 X 방향으로 이동한다. Y 블록(44)은, X 블록(42) 위에 Y 방향을 따라서 마련된 가이드 레일(43) 위를 Y 방향으로 이동한다. Z 블록(45)은, Y 블록(44)에 대해서 Z 방향으로 이동한다. Z 블록(45) 위에는, 척 탑(36)이 소정의 위치 관계를 유지한 상태로 걸어 맞춰진다. 한편, Y 블록(44)의 둘레 벽에는, 프로브 카드(32)의 하면을 촬영하기 위한 하부 카메라(46)가 마련되어 있다.

얼라이너(22)는, X 방향으로 이동해서 각 검사 유닛(30)의 바로 아래에 액세스 가능하다. 얼라이너(22)는, 이하의 4개의 기능을 갖고 있다. 1번째는, 반송 기구(19)로부터 각 검사 유닛(30)의 척 탑(36)에 대해서 웨이퍼(W)를 수수할 때에 척 탑(36)을 지지하는 웨이퍼 수수 기능이다. 2번째는, 각 검사 유닛(30)에 대해서 피검사체인 웨이퍼(W)의 위치 맞춤을 행하는 기능이다. 3번째는, 척 탑(36) 위의 웨이퍼(W)의 프로브 카드(32)에 콘택트시키는 기능이다. 4번째는, 프로브 카드(32)로부터 척 탑(36)을 떼어낼 때에 척 탑(36)을 수취하는 기능이다. 얼라이너(22)는, 웨이퍼를 탑재하는 척 탑을 X, Y, Z 방향으로 이동시키는 이동 기구를 갖고 있다.

척 탑(36)에 웨이퍼(W)를 반송해서 웨이퍼(W)를 프로브 카드(32)에 장착할 때는, 이하와 같이 행한다. 최초로, 반송 기구(19)로부터 척 탑(36)에 웨이퍼를 수취한다. 이어서, 웨이퍼(W)의 프로브 카드(32)에 대한 위치 맞춤을 행한다. 이어서, 얼라이너(22)에 의해 척 탑(36)을 상승시켜서, 웨이퍼(W)를 프로브 카드(32)의 프로브(32a)에 접촉시킨다. 그 후, 척 탑(36)을 더 상승시키고, 웨이퍼(W)를 프로브(32a)에 가압한다. 그 상태에서 벨로스(35)로 둘러싸인 공간을 진공 배기해서 척 탑(36)을 지지 플레이트(33)에 흡착시킴과 함께, 웨이퍼가 프로브(32a)에 가압된 상태를 유지하고, 테스터(50)에 의한 전기적 검사를 개시한다. 이때, 얼라이너(22)의 Z 블록(45)은 하방으로 퇴피되고, 얼라이너(22)는 검사 종료 후의 다른 검사 유닛(30)으로 이동된다. 그리고, 상기와 역동작에 의해, 검사 후의 척 탑(36)을 하강시켜서, 척 탑(36)의 검사 후의 웨이퍼(W)를 반송 기구(19)에 의해 FOUP(17)로 되돌린다.

테스터(50)는, 디바이스 전원(DPS)과 파라메트릭 측정 유닛(PMU)을 갖는 전원부와, 패턴 제너레이터와, 타이밍 제너레이터와, 웨이퍼 위의 DUT에 대한 전력 공급, 파형 입력(드라이버), 파형 측정(콤퍼레이터), 전압, 전류 출력 및 측정을 행하는 회로 등을 갖는 회로부를 갖고 있다.

한편, 검사 시스템(10)에 있어서, 복수의 테스터(50) 이외의 구성 요소가 프로버를 구성하고, 프로버 제어부(40)가 프로버를 제어하고, 테스터 제어부(60)가 테스터를 제어한다.

프로버 제어부(40)는, 컴퓨터로 이루어지고, 검사 시스템(10) 중 프로버의 각 구성부, 예를 들면, 얼라이너(22), 반송 기구(19), 진공 흡착을 위한 배큐엄 기구 등을 제어한다. 도 4는, 프로버 제어부(40)의 하드웨어 구성의 일례를 나타내고 있다. 제어부(40)는, 주제어부(101)와, 키보드, 마우스 등의 입력 장치(102)와, 프린터 등의 출력 장치(103)와, 표시 장치(104)와, 기억 장치(105)와, 외부 인터페이스(106)와, 이들을 서로 접속하는 버스(107)를 구비하고 있다. 주제어부(101)는, CPU(중앙 처리 장치)(111), RAM(랜덤 액세스 메모리)(112) 및 ROM(리드온리 메모리)(113)을 갖고 있다. 기억 장치(105)는, 컴퓨터 판독 가능한 기억 매체에 대한 정보의 기록 및 판독을 행하도록 되어 있다. 기억 매체로서는, 예를 들면 하드 디스크, 광 디스크, 플래시 메모리와 같은 반도체 메모리 등을 들 수 있다. 기억 매체에는, 프로버에 있어서의 처리 레시피 등이 기억되어 있다.

프로버 제어부(40)에서는, CPU(111)가, RAM(112)을 작업 영역으로서 이용해서, ROM(113) 또는 기억 장치(105)의 기억 매체에 저장된 프로그램을 실행하는 것에 의해, 검사 시스템(10)의 반송계의 구동 및 배큐엄 기구 등의 동작의 제어를 행한다.

테스터 제어부(60)도 프로버 제어부(40)와 마찬가지로, 컴퓨터로 이루어지고, 검사 시스템(10)의 각 테스터(50)를 제어한다. 도 5는, 테스터 제어부(60)의 하드웨어 구성의 일례를 나타내고 있다. 테스터 제어부(60)는, 주제어부(201)와, 키보드, 마우스 등의 입력 장치(202)와, 프린터 등의 출력 장치(203)와, 표시 장치(204)와, 기억 장치(205)와, 외부 인터페이스(206)와, 이들을 서로 접속하는 버스(207)를 구비하고 있다. 주제어부(201)는, CPU(211), RAM(212) 및 ROM(213)을 갖고 있다. 기억 장치(205)는, 컴퓨터 판독 가능한 기억 매체에 대한 정보의 기록 및 판독을 행하도록 되어 있다. 기억 매체로서는, 예를 들면 하드 디스크, 광 디스크, 플래시 메모리와 같은 반도체 메모리 등을 들 수 있다. 기억 매체에는, 프로버에 있어서의 처리 레시피 등이 기억되어 있다.

테스터 제어부(60)에서는, CPU(211)가, RAM(212)를 작업 영역으로서 이용해서, ROM(213) 또는 기억 장치(205)의 기억 매체에 저장된 프로그램을 실행하는 것에 의해, 각 테스터의 제어를 행한다.

도 6은, 프로버 제어부(40)와 테스터 제어부(60)의 본 실시형태의 주요한 제어를 설명하기 위한 기능 블럭도이다. 도 6에 나타내는 바와 같이, 테스터 제어부(60)는, 검사를 실행하는 검사 실행부(121)와, 검사 종료 예정 시각을 취득하는 검사 종료 예정 시각 취득부(122)와, 얼라이너(22) 및 반송 기구(19)에 제어 신호(지령)를 출력하는 반송 제어 신호 출력부(123)를 갖는다. 한편, 프로버 제어부(40)는, 얼라이너(22) 및 반송 기구(19)를 제어하는 반송 제어부(221)와, 우선도 비교부(222)를 갖는다. 한편, 프로버 제어부(40) 및 테스터 제어부(60)는, 다른 제어 기능도 갖지만, 도 6에서는 본 실시형태의 주요한 기능만을 기재하고 있다.

테스터(50)로 실행되는 검사(테스트)는, 복수의 파트로 이루어지고, 하나의 파트가 종료된 후, 테스터(50)로부터 DUT에 커맨드(신호)를 송신해서 응답을 확인하고 나서, 다음의 파트를 실행한다. 그러나, 응답 시간은 DUT에 따라서 상이하고, 소정 시간 지나도 응답이 없는 DUT가 있는 경우는, 커맨드의 송신을 더 반복하고, 소정 횟수 반복해도 응답이 없는 DUT는 불합격으로 해서 생략하고, 합격이 된 DUT만 응답이 확립되었다고 해서 다음의 파트로 진행된다. 이 때문에, 응답이 확립하는 시간이 웨이퍼 사이에서 각기 다르다. 또한, 하나의 파트인 스트레스 테스트에 있어서도 DUT에 의해 시간에 편차가 있다. 또한, 웨이퍼(W)에 따라서 테스트·파트 내용이나 메모리 사이즈가 상이하고, 그것에 의해서도 검사 시간이 상이하다. 이 때문에, 검사 전에 그 검사가 종료되는 시각을 예측할 수 없다.

그러나, 테스터 제어부(60)의 검사 실행부(121)에 의해 검사를 실행시키고, 검사가 소정의 단계까지 진행되었을 때에는, 검사 종료의 시각을 예측할 수 있다. 이 때문에, 검사 종료의 시각이 예측 가능해지는 소정의 단계에서, 검사 종료 예정 시각 취득부(122)에 의해 검사 종료 예정 시각을 취득한다. 검사 종료 예정 시각 취득부(122)는 취득한 검사 종료 예정 시각을 반송 제어 신호 출력부(123)에 출력한다. 그리고, 반송 제어 신호 출력부(123)는, 검사 종료 예정 시각까지 당해 테스터(50)에 다음의 웨이퍼(W)가 준비되도록(검사실(20)로 반입 가능하게 되도록), 프로버 제어부(40)의 반송 제어부(221)에 제어 신호(지령)를 출력한다. 반송 제어부(221)는, 검사 종료 예정 시각까지, 당해 테스터(50)에 대응하는 검사실(20) 내에 웨이퍼(W)가 반송되도록 반송 수단인 반송 기구(19) 및 얼라이너(22)를 제어한다.

한편, 테스터(50)는 복수 있기 때문에, 복수의 테스터(50)에 의해 동시 병행해서 웨이퍼에 있어서의 DUT의 검사를 행하고, 복수의 테스터(50)에 대응해서 반송 제어 신호 출력부(123)로부터 반송 제어부(221)에 제어 신호가 출력된다. 이 때문에, 반송 제어부(221)가, 하나의 테스터(50)에 대응하는 제어 신호를 수취하고 나서, 웨이퍼(W)의 반송 동작의 종료 전에 다른 테스터(50)에 대응하는 제어 신호(지령)를 받았을 때에는, 우선도 비교부(222)에 의해 우선도를 비교한다. 우선도 비교부(222)는, 우선도가 높다고 판단한 쪽의 신호를 우선해서 반송 수단을 구성하는 반송 기구(19) 및 얼라이너(22)로 하여금 반송 동작을 행하게 한다.

＜검사 방법＞

다음으로, 이와 같이 구성된 검사 시스템(10)에 있어서의 검사 방법에 대해서 설명한다. 도 7은, 검사 시스템(10)에 있어서의 검사 방법에 대한 테스터(50)측을 중심으로 한 개략의 플로를 나타내는 플로 차트이고, 도 8은, 테스터 제어부(60)로부터 제어 신호를 받았을 때의 프로버 제어부(40)를 중심으로 한 제어 플로를 나타내는 플로 차트이다.

도 7에 나타내는 바와 같이, 테스터측에 있어서는, 오퍼레이터가 웨이퍼 반입출 포트(16a)에 FOUP(17)를 세팅하고(스텝 1), 소정의 테스터(50)를 테스트 개시 대기의 상태로 한다(스텝 2(시스템 동작)).

이어서, 반송 기구(19) 및 얼라이너(22)에 의해 소정의 테스터(50)에 대응하는 검사실(20)에 웨이퍼(W)를 반입한다(스텝 3(시스템 동작)). 웨이퍼를 반입할 때에는, 얼라이너(22)를 대응하는 검사실(20)로 이동시키고, 그 검사실(20)에 있어서의 검사 유닛(30)의 척 탑(36)을 얼라이너(22) 위에 놓은 상태에서, 반송 기구(19)로부터 척 탑(36) 위에 웨이퍼(W)를 넘겨준다.

이어서, 프로버(32)의 프로브(32a)에 웨이퍼(W)(웨이퍼(W)에 형성된 DUT)를 콘택트시킨다(스텝 4(시스템 동작)). 이때, 얼라이너(22)에 의해 척 탑(36) 위의 웨이퍼(W)와 프로버(32)의 X-Y 방향의 위치 맞춤을 행한 후, 얼라이너(22)의 Z 블록(45)을 상승시키고, 웨이퍼(W)의 DUT와 프로브 카드(32)의 프로브를 콘택트시킨다. 이때의 위치 맞춤은, 상부 카메라(24) 및 하부 카메라(46)를 이용해서 행해진다. 그리고, 벨로스(35)에 의해, 프로브 카드(32)와 웨이퍼(W)를 포함하는 밀폐 공간을 형성하고, 그 밀폐 공간을, 배큐엄 라인을 통해서 진공 배기해서, 척 탑(36)을 지지 플레이트(33)에 흡착시킨다. 이 상태에서 얼라이너(22)가 프리해져, 다른 검사실(20)로의 이동이 가능해진다.

이어서, 테스터(50)에 의한 검사를 개시한다(스텝 5). 이때, 테스터 제어부(60)의 검사 실행부(121)에 의해 도 7에 나타내는 바와 같은 검사 내용을 실행시킨다. 이때의 검사 내용은 복수의 파트로 이루어지고, 검사 스타트 후, 초기 설정(파트 1), 콘택트 확인(파트 2), 실제의 검사(테스트 상세 1∼n(파트 3∼n＋2))가 행해진다.

테스터(50)에 의한 검사의 도중에, 검사 종료의 시각을 예측할 수 있는 소정의 단계에 이른 시점에서, 프로버 제어부(40)에 반송 제어 신호(지령)를 송신한다(스텝 6). 구체적으로는, 검사가 소정의 단계에 이르면, 그 후는 어떤 웨이퍼(W)에 대해서도 동일한 동작이 되기 때문에, 그 단계에 이른 시점에서, 검사 종료 예정 시각 취득부(122)에 의해 검사 종료 예정 시각을 취득한다. 반송 제어 신호 출력부(123)는, 검사 종료 예정 시각까지 얼라이너(22) 및 웨이퍼(W)를 탑재한 반송 기구(19)가 그 테스터(50)에 대응하는 검사실(20)로 이동하도록, 프로버 제어부(40)의 반송 제어부(221)에 제어 신호(지령)를 출력한다.

테스트 상세 n까지 행해지면 테스트 엔드가 되고, 검사 종료 신호가 출력된다(스텝 7). 이어서, 그 웨이퍼(W)를 그 검사실(20)로부터 반출한다(스텝 8(시스템 동작)). 이때, 그 검사실(20)에 얼라이너(22)를 이동시키고, 얼라이너(22)의 X-Y 방향의 위치 맞춤을 행한 후, Z 블록(45)을 상승시켜서 척 탑(36)을 얼라이너(22)에 의해 지지한다. 이와 함께, 벨로스(35)에 의해 형성된 공간의 진공을 해제하는 것에 의해 웨이퍼(W)를 프로브 카드(32)로부터 떼어내고, Z 블록(45)을 하강시킨다. 이 상태에서, 얼라이너(22) 위의 척 탑(36)의 웨이퍼(W)를 반송 기구(19)에 의해 수취하고, FOUP(17)에 반송한다.

이상의 동작을 복수의 웨이퍼(W)에 대해서 복수의 테스터(50)를 이용해서 행하고, FOUP(17) 내의 모든 웨이퍼가 종료된 것을 검출하면(스텝 9(시스템 동작)), 테스터 제어부(60)로부터 프로버 제어부(40)에 테스트 종료 통지를 출력한다(스텝 10(시스템 동작). 테스트 종료 통지를 수취한 프로버 제어부(40)는, 알람 장치(도시하지 않음)로 하여금 알람음 발생 및 페트라이트(등록상표) 점멸을 하게 함과 함께, 상위의 서버(고객 서버)에 종료를 통지한다(스텝 11(시스템 동작)). 그 후, 오퍼레이터가 FOUP(17)를 취출한다(스텝 12).

한편, 도 8에 나타내는 바와 같이, 테스터 제어부(60)로부터의 소정의 테스터(50)의 검사 종료 예정 시각에 기초하는 제어 신호(지령)를 프로버 제어부(40)가 수신한다(스텝 21). 상세하게는, 테스터 제어부(60)의 반송 제어 신호 출력부(123)로부터의 소정의 테스터(50)의 검사 종료 예정 시각에 기초하는 제어 신호를 프로버 제어부(40)의 반송 제어부(221)가 수신한다.

다음으로, 제어 지령이 실행 가능한지 여부를 판단하고(스텝 22), 실행 가능한 경우에는, 다른 테스터로부터의 제어 신호(지령)를 수신하고 있으면, 우선도를 비교한다(스텝 23). 그리고, 최초의 제어 지령의 우선도가 높으면, 그 제어 지령에 기초하는 테스터(50)에 대응하는 검사실(20)에 웨이퍼(W)를 반송할 준비를 행한다(스텝 24). 이어서, 다음으로 측정 예정인 웨이퍼(W)를 반송 기구(19)에 탑재하고(스텝 25), 당해 테스터(50)의 검사 종료 예정 시각까지, 당해 테스터(50)에 대응하는 검사실(20)에 반송 기구(19)에 의해 웨이퍼(W)를 반송하고 대기시킴과 함께, 얼라이너(22)를 대기시킨다(스텝 26).

당해 테스터(50)로의 검사 종료를 확인하고(스텝 27), 이어서, 얼라이너(22)에 의해 검사 후의 웨이퍼(W)를 흡착한 척 탑(36)을 유지하고(스텝 28), 반송 기구(19)에 의해 검사가 완료된 웨이퍼(W)와 다음으로 검사 예정인 웨이퍼(W)를 교환한다(스텝 29). 그리고, 검사 예정인 웨이퍼(W)를 당해 테스터(50)에 장착하고 검사를 개시한다(스텝 30).

이때, 최초의 제어 지령의 우선도가 낮으면 다른 제어 지령을 우선한다. 우선도는, 검사 종료 예정 시각, 및 웨이퍼(W)를 탑재한 반송 기구(19) 및 얼라이너(22)(이하, 반송부라고 기재함)의 이동 시간(이동 거리)에 기초해서, 보다 효율적으로 웨이퍼(W)의 반송을 행할 수 있도록 결정한다. 예를 들면, 최초로 받은 테스터(50)의 제어 지령에 대해서 반송부가 대응하는 검사실(20)에 도달하는 시각보다도, 다음으로 받은 다른 테스터(50)의 제어 지령에 대해서 반송부가 대응하는 검사실(20)에 도달하는 시각 쪽이 빠른 경우이다. 그 경우는, 그 도달하는 시각이 다른 테스터(50)의 검사 종료 예정 시각보다도 빠르면, 다른 테스터(50)에 대한 웨이퍼(W)의 반송을 우선한다. 또한, 검사를 우선하고자 하는 웨이퍼나 FOUP의 우선도를 높게 설정해도 된다.

한편, 우선도를 비교하는 제어 신호는 3개 이상이어도 된다. 단, 우선도를 비교하는 제어 신호가 지나치게 많으면 제어가 복잡해지기 때문에, 우선도를 비교하는 제어 신호의 수를 예를 들면 2개(또는 3개)로 한정하는 것이 바람직하다. 물론, 우선도의 비교를 행하지 않고, 수신한 제어 신호 순으로 대응하는 테스터(50)에 다음의 웨이퍼의 반송·대기를 행해도 된다.

종래, 테스터와, 프로버는 별개의 제어계에 의해 제어되는 것이 일반적이었다. 특히, 특허문헌 1과 같은 복수의 검사 유닛을 갖는 검사 시스템에 있어서는, 하나의 검사 유닛의 테스터에 있어서의 웨이퍼의 검사가 종료된 시점에서 신호를 발하고, 그 신호에 기초해서 프로버의 얼라이너가 그 검사 유닛에 웨이퍼를 취하러 가도록 되어 있다. 이 때문에, 테스트 종료 후의 웨이퍼를 반드시 최적인 타이밍에 취하러 갈 수 없다. 또한, 검사의 종료 시간은 웨이퍼에 따라서 각기 다르기 때문에, 검사의 종료 예상도 어렵다. 이 때문에, 웨이퍼를 연속적으로 반송해서 검사를 행할 때의 개개의 테스터의 대기 시간이 길어져 버려, 상기 특허문헌 2의 기술을 이용하더라도 대기 시간이 길어지는 문제는 해소되지 않는다.

이에 비해서, 본 실시형태에 의하면, 이상과 같이, 소정의 테스터(50)로의 검사가 종료되기 전에, 테스터 제어부(60)가 검사 종료 예정 시각을 취득해서, 그 검사 종료 예정 시각에 기초하는 제어 신호(지령)를 프로버 제어부(40)에 송신한다. 그리고, 프로버 제어부(40)에 의해, 검사 종료 예정 시각까지, 다음의 측정을 행하는 웨이퍼(W)를 탑재한 반송 기구(19) 및 얼라이너(22)를 제어해서 검사실(20) 내에 다음의 웨이퍼가 반입 가능하도록 준비해 둘 수 있다. 이 때문에, 각 테스터(50)로의 웨이퍼(W)의 검사 종료 후, 그 테스터(50)에 있어서의 다음의 웨이퍼(W)의 검사 개시까지의 시간을 단축할 수 있고, 검사 리드 타임(lead time)을 삭감해서, 검사 시스템 전체의 검사 효율을 높일 수 있다.

또한, 프로버 제어부(40)가, 테스터 제어부(60)로부터의 복수의 제어 신호(지령)를 받은 경우에, 우선도를 비교하여, 우선도가 높은 쪽의 테스터(50)에의 웨이퍼(W)의 반송을 우선할 수 있다. 이에 의해, 보다 효율적으로 웨이퍼(W)의 반송을 행할 수 있는 제어 신호를 우선하는 것에 의해 검사 효율을 한층 높일 수 있다. 또한, 검사를 우선하고자 하는 웨이퍼나 FOUP의 우선도를 높게 설정하는 것에 의해, 특정한 종류의 웨이퍼 또는 특정한 FOUP에 수용되어 있는 웨이퍼를 우선적으로 검사할 수 있다.

＜다른 적용＞

이상, 실시형태에 대해서 설명했지만, 이번 개시된 실시형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시형태는, 첨부된 특허청구범위 및 그 주지를 일탈하는 일 없이, 다양한 형태로 생략, 치환, 변경되어도 된다.

예를 들면, 상기 실시형태에 있어서는, 복수의 테스터를 갖는 검사 시스템에 본 발명을 적용한 경우에 대해서 나타냈지만, 이에 한하지 않고 하나의 테스터를 갖는 검사 시스템이어도 된다.

또한, 상기 실시형태에서는, 테스터 제어부로부터 프로버 제어부로의 제어 지령이, 테스터에 대한 다음의 웨이퍼의 준비였지만, 이에 한하지 않고 다른 제어 지령이어도 된다. 예를 들면, 검사 실행 중에 침끝 오염(프로브 선단부 오염) 등에 의한 측정 정밀도 불량 등의 조후(兆候)를 검출했을 때에, 테스터 제어부로부터 침 연마(프로브 연마), 침끝 확인(프로브 선단부 확인) 등의 제어 지령을 프로버 제어부에 송신하는 것을 들 수 있다. 이에 의해, 최적인 시기에 이들을 확인할 수 있다.

10; 검사 장치, 17; FOUP, 19; 반송 기구(반송 수단), 20; 검사실, 22; 얼라이너(반송 수단), 30; 검사 유닛, 36; 척 탑, 40; 프로버 제어부, 50; 테스터, 60; 테스터 제어부, 121; 검사 실행부, 122; 검사 종료 예정 시각 취득부, 123; 반송 제어 신호 출력부, 221; 반송 제어부, 222; 우선도 비교부, W; 웨이퍼(피검사체)

Claims

검사실 내에서 복수의 피검사 디바이스가 형성된 피검사체를 유지하는 스테이지와, 복수의 피검사체를 수납하는 수납 용기를 탑재하는 반입출부와, 상기 피검사체를 상기 수납 용기로부터 상기 스테이지에 반송하는 반송 수단과, 복수의 프로브를 상기 피검사체에 형성된 상기 복수의 피검사 디바이스에 접촉시키는 프로브 카드를 갖는 프로버와,
상기 검사실 내에서 상기 프로브 카드를 통해서 상기 피검사체에 형성된 상기 복수의 피검사 디바이스에 전기적 신호를 주고, 상기 디바이스의 전기 특성을 검사하는 테스터와,
상기 프로버를 제어하는 프로버 제어부와,
상기 테스터를 제어하는 테스터 제어부
를 구비하고,
상기 테스터 제어부는, 상기 테스터에 상기 피검사 디바이스에 대하여, 복수의 파트로 구성되는 검사를 실행시킴과 함께, 상기 검사가 소정의 단계에 이르렀을 때에, 검사 종료 예정 시각을 취득하고, 해당 검사 종료 예정 시각까지, 다음의 피검사체가 상기 테스터를 수용하는 상기 검사실로 반입 가능해지도록, 상기 프로버 제어부에 제어 신호를 송신하는, 검사 시스템.
제 1 항에 있어서,
상기 프로버 제어부는, 상기 테스터로부터의 제어 신호에 기초해서, 상기 반송 수단을 제어하는, 검사 시스템.
제 1 항 또는 제 2 항에 있어서,
상기 테스터를 복수 갖고, 상기 프로버는, 상기 복수의 테스터에 대응해서, 상기 검사실, 상기 스테이지, 및 상기 프로브 카드를 복수 갖고,
상기 반송 수단은, 상기 수납 용기와 상기 복수의 검사실 사이에서 피검사체를 반송하는, 검사 시스템.
제 3 항에 있어서,
상기 프로버 제어부는, 상기 복수의 테스터로부터 상기 제어 신호를 수신한 경우에, 우선도의 비교를 행하고, 우선도가 높다고 판단한 쪽의 신호를 우선해서 상기 반송 수단을 제어하는, 검사 시스템.
제 4 항에 있어서,
상기 프로버 제어부는, 상기 우선도를, 검사 종료 예정 시각 및 반송 수단의 이동 시간에 기초해서, 보다 효율적으로 상기 피검사체의 반송을 행할 수 있도록 결정하는, 검사 시스템.
제 4 항 또는 제 5 항에 있어서,
상기 프로버 제어부는, 상기 우선도를 비교하는 제어 신호의 수를 미리 설정하는, 검사 시스템.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 검사 종료 예정 시각의 취득은, 상기 검사가 진행되고, 검사 종료의 시각이 예측 가능해지는 소정의 단계에서 행하는, 검사 시스템.
검사실 내에서 복수의 피검사 디바이스가 형성된 피검사체를 유지하는 스테이지와, 복수의 피검사체를 수납하는 수납 용기를 탑재하는 반입출부와, 피검사체를 상기 수납 용기로부터 상기 스테이지에 반송하는 반송 수단과, 복수의 프로브를 상기 피검사체에 형성된 상기 복수의 피검사 디바이스에 접촉시키는 프로브 카드를 갖는 프로버와,
상기 프로브 카드를 통해서 상기 피검사체에 형성된 상기 복수의 피검사 디바이스에 전기적 신호를 주고, 상기 디바이스의 전기 특성을 검사하는 테스터와,
상기 프로버를 제어하는 프로버 제어부와,
상기 테스터를 제어하는 테스터 제어부
를 갖는 검사 시스템을 준비하는 것과,
상기 테스터에 의해, 상기 피검사 디바이스에 대하여, 복수의 파트로 구성되는 검사를 실행하는 것과,
상기 테스터 제어부에 의해, 상기 검사가 소정의 단계에 이르렀을 때에, 검사 종료 예정 시각을 취득하고, 해당 검사 종료 예정 시각까지, 다음의 피검사체가 상기 테스터를 수용하는 상기 검사실로 반입 가능하게 되도록, 상기 프로버 제어부에 제어 신호를 송신하는 것,
을 갖는, 검사 방법.
제 8 항에 있어서,
상기 프로버 제어부는, 상기 테스터로부터의 제어 신호에 기초해서, 상기 반송 수단을 제어하는, 검사 방법.
제 8 항 또는 제 9 항에 있어서,
상기 검사 시스템은, 상기 테스터를 복수 갖고, 상기 프로버는, 상기 복수의 테스터에 대응해서, 상기 검사실, 상기 스테이지, 및 상기 프로브 카드를 복수 갖고,
상기 반송 수단은, 상기 수납 용기와 상기 복수의 검사실 사이에서 피검사체를 반송하는, 검사 방법.
제 10 항에 있어서,
상기 프로버 제어부는, 상기 복수의 테스터로부터 상기 제어 신호를 수신한 경우에, 우선도의 비교를 행하고, 우선도가 높다고 판단한 쪽의 신호를 우선해서 상기 반송 수단을 제어하는, 검사 방법.
제 11 항에 있어서,
상기 프로버 제어부는, 상기 우선도를, 검사 종료 예정 시각 및 반송 수단의 이동 시간에 기초해서, 보다 효율적으로 상기 피검사체의 반송을 행할 수 있도록 결정하는, 검사 방법.
제 11 항 또는 제 12 항에 있어서,
상기 프로버 제어부는, 상기 우선도를, 비교하는 제어 신호의 수를 미리 설정하는, 검사 방법.
제 8 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 검사 종료 예정 시각의 취득은, 상기 검사가 진행되고, 검사 종료의 시각이 예측 가능해지는 소정의 단계에서 행하는, 검사 방법.