KR20200035140A - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR20200035140A
KR20200035140A KR1020207007002A KR20207007002A KR20200035140A KR 20200035140 A KR20200035140 A KR 20200035140A KR 1020207007002 A KR1020207007002 A KR 1020207007002A KR 20207007002 A KR20207007002 A KR 20207007002A KR 20200035140 A KR20200035140 A KR 20200035140A
Authority
KR
South Korea
Prior art keywords
gas
tungsten film
film
substrate
modifying
Prior art date
Application number
KR1020207007002A
Other languages
English (en)
Other versions
KR102452913B1 (ko
Inventor
마사노리 나카야마
가츠노리 후나키
다츠요시 우에다
야스토시 츠보타
유이치로 다케시마
히로토 이가와
유키 야마카도
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20200035140A publication Critical patent/KR20200035140A/ko
Application granted granted Critical
Publication of KR102452913B1 publication Critical patent/KR102452913B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

기판 상에 형성된 텅스텐막의 시트 저항값을 대폭 저감하도록 개질하여, 전극 등에 적용되는 우수한 특성을 갖는 텅스텐막을 형성하는 기술을 제공한다. 표면에 텅스텐막이 형성된 기판을 처리실 내에 반입하는 공정과, 수소 및 산소를 함유하는 처리 가스를 플라스마 여기함으로써 반응종을 생성하는 공정과, 반응종을 기판에 공급해서 텅스텐막을 개질하는 공정을 갖고, 텅스텐막을 개질하는 공정에서는, 텅스텐막을 구성하는 텅스텐의 결정 입경이 당해 공정을 행하기 전보다도 커지도록 텅스텐막을 개질한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
본 발명은, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
DRAM이나 플래시 메모리 등의 디바이스를 구성하는 전극 등에 적용되는 금속 함유막에 대해서, 그 막질 향상에 대한 요구가 높아지고 있다. 예를 들어 특허문헌 1 및 2에는, 산소와 수소를 함유하는 가스의 플라스마를 사용해서 질화티타늄(TiN)막의 시트 저항값의 증가를 억제하는 기술이 개시되어 있다.
일본 특허 공개 제2010-232240 일본 특허 공개 제2011-23730
본 발명의 목적은, 기판 상에 형성된 금속막인 텅스텐막의 시트 저항값을 대폭 저감하도록 개질하여, 전극 등에 적용되는 우수한 특성을 갖는 텅스텐막을 형성하는 기술을 제공하는 것이다.
본 발명의 일 형태에 의하면, 표면에 텅스텐막이 형성된 기판을 처리실 내에 반입하는 공정과, 수소 및 산소를 함유하는 처리 가스를 플라스마 여기함으로써 반응종을 생성하는 공정과, 상기 반응종을 상기 기판에 공급해서 상기 텅스텐막을 개질하는 공정을 갖고, 상기 텅스텐막을 개질하는 공정에서는, 상기 텅스텐막을 구성하는 텅스텐의 결정 입경이 당해 공정을 행하기 전보다도 커지도록 상기 텅스텐막을 개질하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성된 텅스텐막의 시트 저항값을 대폭 저감하도록 개질하여, 전극 등에 적용되는 우수한 특성을 갖는 텅스텐막을 형성하는 기술을 제공하는 것이다.
도 1은 본 발명의 실시 형태에 관한 기판 처리 장치의 단면도이다.
도 2는 본 발명의 실시 형태에 관한 기판 처리 장치의 플라스마 생성 원리를 설명하는 설명도이다.
도 3은 본 발명의 실시 형태에 관한 제어 장치를 설명하는 도면이다.
도 4는 본 발명의 실시 형태에 관한 기판 처리 공정을 나타내는 흐름도이다.
도 5a는 본 발명의 실시 형태에 관한 플라스마 처리가 행하여지기 전의 금속막 표면의 결정 상태를 촬영한 사진도이다.
도 5b는 본 발명의 실시 형태에 관한 플라스마 처리가 행하여진 후의 금속막 표면의 결정 상태를 촬영한 사진도이다.
도 6은 본 발명의 실시 형태에 관한 플라스마 처리를 행하고 있지 않은 경우와, 본 발명의 실시 형태에 관한 플라스마 처리에 있어서 반응 가스 중의 H2 가스 유량비를 100％, 80％, 65％로 한 경우의 W 결정 입경의 최솟값, 최댓값, 평균값을 나타내는 표이다.
도 7은 본 발명에 관한 실험예에서, 반응 가스 중의 H2 가스 유량비와, 개질 처리 전후의 W막의 시트 저항값의 변화량의 관계를 도시하는 도면이다.
도 8은 본 발명에 관한 다른 실험예에서, 반응 가스 중의 H2 가스 유량비와, 개질 처리 전후의 TiN막의 시트 저항값의 변화량의 관계를 도시하는 도면이다.
<본 발명의 제1 실시 형태>
(1) 기판 처리 장치의 구성
본 발명의 제1 실시 형태에 관한 기판 처리 장치에 대해서, 도 1 내지 3을 사용해서 이하에 설명한다.
(처리실)
처리 장치(100)는, 웨이퍼(200)를 플라스마 처리하는 처리로(202)를 구비하고 있다. 처리로(202)에는, 처리실(201)을 구성하는 처리 용기(203)가 마련되어 있다. 처리 용기(203)는, 제1 용기인 돔형의 상측 용기(210)와, 제2 용기인 사발형의 하측 용기(211)를 구비하고 있다. 상측 용기(210)가 하측 용기(211) 상에 덮임으로써, 처리실(201)이 형성된다. 상측 용기(210)는, 예를 들어 산화알루미늄(Al2O3) 또는 석영(SiO2) 등의 비금속 재료로 형성되어 있고, 하측 용기(211)는, 예를 들어 알루미늄(Al)으로 형성되어 있다.
또한, 하측 용기(211)의 하부 측벽에는, 게이트 밸브(244)가 마련되어 있다. 게이트 밸브(244)는, 개방되어 있을 때, 반송 기구(도시하지 않음)를 사용하여, 반입출구(245)를 통해서, 처리실(201) 내에 웨이퍼(200)를 반입하거나, 처리실(201) 밖으로 웨이퍼(200)를 반출하거나 할 수 있도록 구성되어 있다.
처리실(201)은, 주위에 코일(212)이 마련되어 있는 플라스마 생성 공간(201a)과, 플라스마 생성 공간(201a)에 연통하고, 웨이퍼(200)가 처리되는 기판 처리 공간(201b)을 갖는다. 플라스마 생성 공간(201a)은 플라스마가 생성되는 공간이며, 처리실 중, 코일(212)의 하단보다 상방이면서 또한 코일(212)의 상단보다 하방의 공간을 말한다. 한편, 기판 처리 공간(201b)은, 기판이 플라스마를 사용해서 처리되는 공간이며, 코일(212)의 하단보다 하방의 공간을 말한다. 본 실시 형태에서는, 플라스마 생성 공간(201a)과 기판 처리 공간(201b)의 수평 방향의 직경은 대략 동일해지게 구성되어 있다.
(서셉터)
처리실(201)의 바닥측 중앙에는, 웨이퍼(200)를 적재하는 기판 적재대(기판 적재부)로서의 서셉터(217)가 배치되어 있다. 서셉터(217)는, 예를 들어 질화알루미늄(AlN), 세라믹스, 석영 등의 비금속 재료로 형성되어 있다.
서셉터(217)의 내부에는, 가열 기구로서의 히터(217b)가 일체적으로 매립되어 있다. 히터(217b)는, 전력이 공급되면, 웨이퍼(200) 표면을 가열할 수 있도록 구성되어 있다.
서셉터(217)는, 하측 용기(211)과는 전기적으로 절연되어 있다. 임피던스 조정 전극(217c)은, 서셉터(217)에 적재된 웨이퍼(200) 상에 생성되는 플라스마의 밀도의 균일성을 보다 향상시키기 위해서, 서셉터(217) 내부에 마련되어 있고, 임피던스 가변 기구(275)를 통해서 접지되어 있다. 임피던스 가변 기구(275)는, 코일이나 가변 콘덴서로 구성되어 있고, 코일의 인덕턴스 및 저항 및 가변 콘덴서의 용량값을 제어함으로써, 임피던스를 약 0Ω부터 처리실(201)의 기생 임피던스값의 범위 내에서 변화시킬 수 있도록 구성되어 있다. 이에 의해, 임피던스 조정 전극(217c) 및 임피던스 가변 기구(275)를 통해서, 웨이퍼(200)의 전위(바이어스 전압)를 제어할 수 있다.
서셉터(217)에는, 서셉터를 승강시키는 구동 기구를 구비하는 서셉터 승강 기구(268)가 마련되어 있다. 또한, 서셉터(217)에는 관통 구멍(217a)이 마련됨과 함께, 하측 용기(211)의 저면에는 웨이퍼 밀어올림 핀(266)이 마련되어 있다. 서셉터 승강 기구(268)에 의해 서셉터(217)가 하강되었을 때는, 웨이퍼 밀어올림 핀(266)이 서셉터(217)와는 비접촉인 상태에서, 관통 구멍(217a)을 뚫고 나가도록 구성되어 있다.
주로, 서셉터(217) 및 히터(217b), 전극(217c)에 의해, 본 실시 형태에 관한 기판 적재부가 구성되어 있다.
(가스 공급부)
처리실(201)의 상방, 즉 상측 용기(210)의 상부에는, 가스 공급 헤드(236)가 마련되어 있다. 가스 공급 헤드(236)는, 캡 모양의 덮개(233)와, 가스 도입구(234)와, 버퍼실(237)과, 개구(238)와, 차폐 플레이트(240)와, 가스 분출구(239)를 구비하고, 반응 가스를 처리실(201) 내에 공급할 수 있도록 구성되어 있다. 버퍼실(237)은, 가스 도입구(234)로부터 도입되는 반응 가스를 분산하는 분산 공간으로서의 기능을 갖는다.
가스 도입구(234)에는, 산소 함유 가스로서의 산소(O2) 가스를 공급하는 산소 함유 가스 공급관(232a)의 하류단과, 수소 함유 가스로서의 수소(H2) 가스를 공급하는 수소 함유 가스 공급관(232b)의 하류단과, 불활성 가스로서의 아르곤(Ar) 가스를 공급하는 불활성 가스 공급관(232c)이 합류하도록 접속된 가스 공급관(232)이 접속되어 있다. 산소 함유 가스 공급관(232a)에는, O2 가스 공급원(250a), 유량 제어 장치로서의 매스 플로우 컨트롤러(MFC)(252a), 개폐 밸브로서의 밸브(253a)가 마련되어 있다. 수소 함유 가스 공급관(232b)에는, H2 가스 공급원(250b), MFC(252b), 밸브(253b)가 마련되어 있다. 불활성 가스 공급관(232c)에는, Ar 가스 공급원(250c), MFC(252c), 밸브(253c)가 마련되어 있다. 산소 함유 가스 공급관(232a)과 수소 함유 가스 공급관(232b)과 불활성 가스 공급관(232c)이 합류한 하류측에는, 밸브(243a)가 마련되고, 가스 도입구(234)의 상류단에 접속되어 있다. 밸브(253a, 253b, 253c, 243a)를 개폐시킴으로써 MFC(252a, 252b, 252c)에 의해 각각의 가스의 유량을 조정하면서, 가스 공급관(232a, 232b, 232c)을 통해서, 산소 함유 가스, 수소 가스 함유 가스, 불활성 가스 등의 처리 가스를 처리실(201) 내에 공급할 수 있도록 구성되어 있다.
주로, 가스 공급 헤드(236), 산소 함유 가스 공급관(232a), 수소 함유 가스 공급관(232b), 불활성 가스 공급관(232c), MFC(252a, 252b, 252c), 밸브(253a, 253b, 253c, 243a)에 의해, 본 실시 형태에 관한 가스 공급부(가스 공급계)가 구성되어 있다.
또한, 가스 공급 헤드(236), 산소 함유 가스 공급관(232a), MFC(252a), 밸브(253a, 243a)에 의해, 본 실시 형태에 관한 산소 함유 가스 공급계가 구성되어 있다. 또한, 가스 공급 헤드(236), 수소 함유 가스 공급관(232b), MFC(252b), 밸브(253b, 243a)에 의해, 본 실시 형태에 관한 수소 가스 공급계가 구성되어 있다. 또한, 가스 공급 헤드(236), 불활성 가스 공급관(232c), MFC(252c), 밸브(253c, 243a)에 의해, 본 실시 형태에 관한 불활성 가스 공급계가 구성되어 있다.
(배기부)
하측 용기(211)의 측벽에는, 처리실(201) 내로부터 반응 가스를 배기하는 가스 배기구(235)가 마련되어 있다. 가스 배기구(235)에는, 가스 배기관(231)의 상류단이 접속되어 있다. 가스 배기관(231)에는, 상류측부터 순서대로 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller)(242), 개폐 밸브로서의 밸브(243b), 진공 배기 장치로서의 진공 펌프(246)가 마련되어 있다.
주로, 가스 배기구(235), 가스 배기관(231), APC(242), 밸브(243b)에 의해, 본 실시 형태에 관한 배기부가 구성되어 있다. 또한, 진공 펌프(246)를 배기부에 포함해도 된다.
(플라스마 생성부)
처리실(201)의 외주부, 즉 상측 용기(210)의 측벽의 외측에는, 처리실(201)을 둘러싸도록, 제1 전극으로서의, 나선형의 공진 코일(212)이 마련되어 있다. 공진 코일(212)에는, RF 센서(272), 고주파 전원(273), 고주파 전원(273)의 임피던스나 출력 주파수의 정합을 행하는 정합기(274)가 접속된다.
고주파 전원(273)은, 공진 코일(212)에 고주파 전력(RF 전력)을 공급하는 것이다. RF 센서(272)는 고주파 전원(273)의 출력측에 마련되어, 공급되는 고주파의 진행파나 반사파의 정보를 모니터하는 것이다. RF 센서(272)에 의해 모니터된 반사파 전력은 정합기(274)에 입력되고, 정합기(274)는, RF 센서(272)로부터 입력된 반사파의 정보에 기초하여, 반사파가 최소가 되도록, 고주파 전원(273)의 임피던스나 출력되는 고주파 전력의 주파수를 제어하는 것이다.
고주파 전원(273)은, 발진 주파수 및 출력을 규정하기 위한 고주파 발진 회로 및 프리앰프를 포함하는 전원 제어 수단(컨트롤 회로)과, 소정의 출력으로 증폭하기 위한 증폭기(출력 회로)를 구비하고 있다. 전원 제어 수단은, 조작 패널을 통해서 미리 설정된 주파수 및 전력에 관한 출력 조건에 기초하여 증폭기를 제어한다. 증폭기는, 공진 코일(212)에 전송 선로를 통해서 일정한 고주파 전력을 공급한다.
공진 코일(212)은, 소정의 파장의 정재파를 형성하기 위해서, 일정한 파장으로 공진하도록 권회 직경, 권회 피치, 권수가 설정된다. 즉, 공진 코일(212)의 전기적 길이는, 고주파 전원(273)으로부터 공급되는 고주파 전력의 소정 주파수에서의 1파장의 정수배에 상당하는 길이로 설정된다.
구체적으로는, 인가하는 전력이나 발생시키는 자계 강도 또는 적용하는 장치의 외형 등을 감안하여, 공진 코일(212)은, 예를 들어 800kHz 내지 50MHz, 0.5 내지 5KW의 고주파 전력에 의해 0.01 내지 10가우스 정도의 자장을 발생할 수 있도록, 50 내지 300mm2의 유효 단면적이며 또한 200 내지 500mm의 코일 직경으로 되어, 플라스마 생성 공간(201a)을 형성하는 방의 외주측에 2 내지 60회 정도 권회된다.
본 실시 형태에서는, 고주파 전력의 주파수를 27.12MHz, 공진 코일(212)의 전기적 길이를 1파장의 길이(약 11미터)로 설정하고 있다. 공진 코일(212)의 권회 피치는, 예를 들어 24.5mm 간격으로 등간격이 되도록 마련된다. 또한, 공진 코일(212)의 권취 직경(직경)은 웨이퍼(200)의 직경보다도 커지도록 설정된다. 본 실시 형태에서는, 웨이퍼(200)의 직경을 300mm로 하고, 공진 코일(212)의 권취 직경은 웨이퍼(200)의 직경보다도 큰 500mm가 되도록 마련된다.
공진 코일(212)의 양단은 전기적으로 접지되고, 그 중 적어도 일단은 당해 공진 코일의 전기적 길이를 미세 조정하기 위해서, 가동 탭(213)을 통해서 접지된다. 도 1 중의 부호 214는 다른 쪽의 고정 접지를 나타낸다. 가동 탭(213)은, 공진 코일(212)의 공진 특성을 고주파 전원(273)과 대략 동등하게 하도록 위치가 조정된다. 또한, 공진 코일(212)의 임피던스를 미세 조정하기 위해서, 공진 코일(212)의 접지된 양단의 사이에는, 가동 탭(215)에 의해 급전부가 구성된다.
차폐판(223)은, 공진 코일(212)의 외측의 전계를 차폐함과 함께, 공진 회로를 구성하는데 필요한 용량 성분(C 성분)을 공진 코일(212)과의 사이에 형성하기 위해서 마련된다. 차폐판(223)은, 일반적으로는, 알루미늄 합금 등의 도전성 재료를 사용해서 원통형으로 구성된다.
주로, 공진 코일(212), RF 센서(272), 정합기(274)에 의해, 본 실시 형태에 관한 플라스마 생성부가 구성되어 있다. 또한, 플라스마 생성부로서 고주파 전원(273)을 포함해도 된다.
여기서, 본 실시 형태에 관한 장치의 플라스마 생성 원리 및 생성되는 플라스마의 성질에 대해서 도 2를 사용해서 설명한다. 공진 코일(212)에 의해 구성되는 플라스마 발생 회로는 RLC의 병렬 공진 회로로 구성된다. 고주파 전원(273)으로부터 공급되는 고주파 전력의 파장과 공진 코일(212)의 전기적 길이가 동일한 경우, 공진 코일(212)의 공진 조건은, 공진 코일(212)의 용량 성분이나 유도 성분에 의해 만들어지는 리액턴스 성분이 상쇄되어, 순 저항으로 되는 것이다. 그러나, 상기 플라스마 발생 회로에 있어서는, 플라스마를 발생시킨 경우, 공진 코일(212)의 전압부와 플라스마의 사이의 용량 결합의 변동이나, 플라스마 생성 공간(201a)과 플라스마의 사이의 유도 결합의 변동, 플라스마의 여기 상태 등에 의해, 실제의 공진 주파수는 약간이지만 변동된다.
그래서, 본 실시 형태에서는, 플라스마 발생 시의 공진 코일(212)에서의 공진의 어긋남을 전원측에서 보상하기 위해서, 플라스마가 발생했을 때의 공진 코일(212)로부터의 반사파 전력을 RF 센서(272)로 검출하고, 검출된 반사파 전력에 기초하여 정합기(274)가 고주파 전원(273)의 출력을 보정하는 기능을 갖는다.
구체적으로는, 정합기(274)는, RF 센서(272)로 검출된 플라스마가 발생했을 때의 공진 코일(212)로부터의 반사파 전력에 기초하여, 반사파 전력이 최소가 되도록 고주파 전원(273)의 임피던스 혹은 출력 주파수를 증가 또는 감소시킨다. 임피던스를 제어하는 경우, 정합기(274)는, 미리 설정된 임피던스를 보정하는 가변 콘덴서 제어 회로에 의해 구성되고, 주파수를 제어하는 경우, 정합기(274)는, 미리 설정된 고주파 전원(273)의 발진 주파수를 보정하는 주파수 제어 회로에 의해 구성된다. 또한, 고주파 전원(273)과 정합기(274)는 일체로서 구성되어도 된다.
이러한 구성에 의해, 본 실시 형태에서의 공진 코일(212)에서는, 도 2에 도시하는 바와 같이, 플라스마를 포함하는 당해 공진 코일의 실제 공진 주파수에 의한 고주파 전력이 공급되므로(혹은, 플라스마를 포함하는 당해 공진 코일의 실제 임피던스에 정합하도록 고주파 전력이 공급되므로), 위상 전압과 역위상 전압이 항상 상쇄되는 상태의 정재파가 형성된다. 공진 코일(212)의 전기적 길이가 고주파 전력의 파장과 동일한 경우, 코일의 전기적 중점(전압이 제로인 노드)에 가장 높은 위상 전류가 생성된다. 따라서, 전기적 중점의 근방에서는, 처리실 벽이나 서셉터(217)와의 용량 결합이 거의 없고, 전기적 포텐셜이 매우 낮은 도넛 형상의 유도 플라스마가 형성된다.
(제어부)
제어부로서의 컨트롤러(221)는, 신호선 A를 통해서 APC(242), 밸브(243b) 및 진공 펌프(246)를, 신호선 B를 통해서 서셉터 승강 기구(268)를, 신호선 C를 통해서 히터 전력 조정 기구(276) 및 임피던스 가변 기구(275)를, 신호선 D를 통해서 게이트 밸브(244)를, 신호선 E를 통해서 RF 센서(272), 고주파 전원(273) 및 정합기(274)를, 신호선 F를 통해서 MFC(252a 내지 252c) 및 밸브(253a 내지 253c, 243a)를, 각각 제어하도록 구성되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(221)는, CPU(Central Processing Unit)(221a), RAM(Random Access Memory)(221b), 기억 장치(221c), I/O 포트(221d)를 구비한 컴퓨터로서 구성되어 있다. RAM(221b), 기억 장치(221c), I/O 포트(221d)는, 내부 버스(221e)를 통해서, CPU(221a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(221)에는, 예를 들어 터치 패널이나 디스플레이 등으로서 구성된 입출력 장치(222)가 접속되어 있다.
기억 장치(221c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(221c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로그램 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(221)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로그램 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 본 명세서에서 프로그램이라는 말을 사용한 경우는, 프로그램 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 또한, RAM(221b)은, CPU(221a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역으로서 구성되어 있다.
I/O 포트(221d)는, 상술한 MFC(252a 내지 252c), 밸브(253a 내지 253c, 243a, 243b), 게이트 밸브(244), APC 밸브(242), 진공 펌프(246), RF 센서(272), 고주파 전원(273), 정합기(274), 서셉터 승강 기구(268), 임피던스 가변 기구(275), 히터 전력 조정 기구(276) 등에 접속되어 있다.
CPU(221a)는, 기억 장치(221c)로부터의 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(222)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(221c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 그리고, CPU(221a)는, 판독된 프로세스 레시피의 내용을 따르도록, I/O 포트(221d) 및 신호선 A를 통해서 APC 밸브(242)의 개방도 조정 동작, 밸브(243b)의 개폐 동작, 및 진공 펌프(246)의 기동·정지를, 신호선 B를 통해서 서셉터 승강 기구(268)의 승강 동작을, 신호선 C를 통해서 히터 전력 조정 기구(276)에 의한 히터(217b)에 대한 공급 전력량 조정 동작(온도 조정 동작)이나, 임피던스 가변 기구(275)에 의한 임피던스값 조정 동작을, 신호선 D를 통해서 게이트 밸브(244)의 개폐 동작을, 신호선 E를 통해서 RF 센서(272), 정합기(274) 및 고주파 전원(273)의 동작을, 신호선 F를 통해서 MFC(252a 내지 252c)에 의한 각종 가스의 유량 조정 동작 및 밸브(253a 내지 253c, 243a)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(221)는, 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(223)에 저장된 상술한 프로그램을 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(221c)나 외부 기억 장치(223)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서, 기록 매체라는 말을 사용한 경우는, 기억 장치(221c) 단체만을 포함하는 경우, 외부 기억 장치(223) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(223)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
이어서, 본 실시 형태에 관한 기판 처리 공정에 대해서, 주로 도 4에 도시하는 흐름도를 사용해서 설명한다. 본 실시 형태에 관한 기판 처리 공정은, 예를 들어 플래시 메모리의 메모리 셀 등의 반도체 디바이스의 제조 공정의 일 공정으로서 실시된다. 또한, 본 기판 처리 공정은, 처리 장치(100)에 의해 실시된다. 이하의 설명에서, 처리 장치(100)를 구성하는 각 부의 동작은, 컨트롤러(221)에 의해 제어된다.
본 실시 형태에 관한 기판 처리 공정인 이하의 플라스마 개질 공정(S110 내지 S160)에서는, 적어도 게이트 전극 등을 구성하는 금속막이 표면에 노출된 웨이퍼(200)(기판)에 대하여 플라스마 개질 처리(플라스마 어닐 처리)를 행한다. 본 실시 형태에서, 당해 금속막은 텅스텐(W)막이다.
또한, 본 실시 형태에서는, 당해 금속막과 함께, 절연막 등을 구성하는 실리콘 산화막(SiO2막)이 표면에 노출되도록 웨이퍼(200) 상에 형성되어 있다. 이하의 플라스마 개질 공정에서는, 금속막을 개질하는 처리에 있어서, SiO2막에 대하여 산화막으로서의 막질을 향상시키는 산화·수복 처리도 동시에 행한다.
본 실시 형태의 웨이퍼(200) 상에는, W막과 SiO2막이 적층되어 있고, 또한 당해 적층막의 상면으로부터 에칭 처리 등에 의해 관통 구멍(스루홀)이 형성되어 있다. 그리고 W막 및 SiO2막은 관통 구멍의 내측에서 노출되어 있는 구조로 되어 있다.
또한, 본 실시 형태에서의 W막은, 원료 가스로서의 육불화텅스텐(WF6) 가스와, 환원 가스로서의 H2 가스 등을 사용한 CVD법(이 경우, 원료 가스와 환원제의 동시 공급이나 교대 공급의 어느 양태이든 포함함)에 의해 웨이퍼(200) 상에 형성된 막이다. 일반적으로, CVD법에 의해 형성된 금속막은, 스퍼터법 등의 방법에 의해 형성된 금속막에 비하여, 복잡한 디바이스 구조에 대한 스텝 커버리지가 우수하지만, 한편, 원료 가스나 환원 가스 등에 포함되는 성분(예를 들어 불소(F)나 H 등)이 막 중에 불순물로서 많이 함유되어버린다는 단점도 갖고 있다. 이러한 막 중의 불순물은, 금속막의 시트 저항값을 증대시키는 한 요인이 되는 경우가 있다. 또한, W막의 관통 구멍의 내측에 대한 노출층에는, 에칭 처리에 의해 에칭 가스 등에 포함되는 불순물이 도입되어 있는 경우도 있다.
또한 마찬가지로, 본 실시 형태에서의 SiO2막의 관통 구멍의 내측에 대한 노출면은 에칭 처리에 의해 대미지(물리적인 거칠기)를 받고 있어, 에칭 가스 등에 포함되는 불순물이 노출된 표층에 도입되는 것이 과제의 하나로 되어 있다.
또한, 본 실시 형태에서는, 상술한 플라스마 생성부에 의해 형성된 전기적 포텐셜이 매우 낮은 유도 플라스마에 의해, 후술하는 라디칼이나 가속되지 않는 이온 등의 반응종이 생성된다. 그 때문에, 메모리 셀 등의 디바이스가 평면 형상의 경우뿐만 아니라, 보다 구조가 복잡하고 애스펙트비가 큰, 본 실시 형태와 같은 3차원 구조를 갖는 경우에도, 스텝 커버리지가 양호한 개질막을 형성할 수 있다.
(기판 반입 공정(기판 준비 공정) S110)
먼저, W막과 SiO2막이 표면에 각각 노출되도록 형성된 웨이퍼(200)를 처리실(201) 내에 반입(준비)한다. 구체적으로는, 서셉터 승강 기구(268)가 웨이퍼(200)의 반송 위치까지 서셉터(217)를 하강시켜서, 웨이퍼 밀어올리기 핀(266)이, 서셉터(217) 표면보다도 소정의 높이만큼 돌출된 상태로 한다. 계속해서, 게이트 밸브(244)를 개방하여, 처리실(201)에 인접하는 진공 반송실로부터 처리실(201) 내에 웨이퍼(200)를 반입하고, 서셉터(217)의 표면으로부터 돌출된 웨이퍼 밀어올림 핀(266) 상에 적재한다. 그리고, 게이트 밸브(244)를 폐쇄해서 처리실(201) 내를 밀폐하고, 공진 코일(212)의 하단과 반입출구(245)의 상단(245a)의 사이의 소정의 위치가 되도록, 서셉터 승강 기구(268)가 서셉터(217)를 상승시킨다. 그 결과, 웨이퍼(200)는 서셉터(217)의 상면에 지지된다.
(승온·진공 배기 공정 S120)
계속해서, 처리실(201) 내에 반입된 웨이퍼(200)의 승온을 행한다. 히터(217b)는 미리 가열되어 있어, 히터(217b)가 매립된 서셉터(217) 상에, 반입된 웨이퍼(200)를 보유 지지함으로써, 예를 들어 실온(25℃) 이상 900℃ 이하의 범위 내의 소정값으로 웨이퍼(200)를 가열한다. 웨이퍼(200)의 처리 온도는, W막 및 SiO2막에 대한 개질 효과를 보다 높인다는 목적에서는 가능한 한 높은 온도인 것이 바람직하고, 본 실시 형태에서는 600 내지 900℃의 범위 내, 특히 700℃ 이상의 소정값으로 하고 있다. 처리 온도가 600℃ 미만인 경우, 후술하는 W막의 결정 입경의 증대 등의 효과나, SiO2막에 대한 산화·수복 효과가 충분히 얻어지지 않을 가능성이 있다. 또한, 처리 온도가 900℃를 초과한 경우, W막에서의 의도하지 않은 산화가 발생할 가능성이 있다. 처리 온도를 600 내지 900℃로 함으로써, 충분한 이들 효과가 얻어짐과 함께, W막에서의 의도하지 않은 산화가 발생할 가능성을 피할 수 있다.
단, 웨이퍼(200) 상에 형성된 디바이스 패턴에 대한 열 대미지를 억제할 필요가 있는 경우에는, 웨이퍼(200)의 처리 온도는, 플라스마를 안정적으로 생성 가능한 정도로 높은 온도이면 되며, 바람직하게는 150℃ 이상이면 된다. 본 실시 형태에서는, 웨이퍼(200)의 온도가 700℃가 되도록 가열한다.
또한, 본 명세서에서의 「600 내지 900℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「600 내지 900℃」란 「600℃ 이상 900℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
또한, 웨이퍼(200)의 승온을 행하는 동안에, 진공 펌프(246)에 의해 가스 배기관(231)을 통해서 처리실(201) 내를 진공 배기한다. 진공 펌프(246)는, 적어도 후술하는 기판 반출 공정 S160이 종료될 때까지 작동시켜 둔다.
(반응 가스 공급 공정 S130)
이어서, 반응 가스(처리 가스)로서의 O2 가스 및 H2 가스의 공급을 개시한다. 먼저, 밸브(253a, 253b)를 열고, O2 가스와 H2 가스의 혼합 가스를, 버퍼실(237)을 통해서 처리실(201) 내에 도입(공급)한다. 이때, O2 가스와 H2 가스의 혼합 가스의 합계 유량, 및 O2 가스와 H2 가스의 유량비(혼합비)가 소정의 값으로 되도록, MFC(252a, 252b)가 제어된다.
본 실시 형태에서는, 혼합 가스의 합계 유량은 1000sccm으로 하고, 양 가스의 합계 유량에 대한 H2 가스의 유량비는, 20％ 이상 100％ 미만의 범위의 소정의 비율로 하고 있다. H2 가스의 유량비가 20％ 미만인 경우, 플라스마 처리 공정에서 W막의 산화가 진행되고, W막의 시트 저항이 증가한다. 또한, SiO2막에 대한 산화·개질 처리를 실효적인 속도(레이트)로 행하기 위해서는, H2 가스의 유량비는 90％ 이하인 것이 바람직하다. 또한, 후술하는 바와 같이, 본 실시 형태에서는, H2 가스의 유량비가 40％ 이상 70％ 이하의 범위인 조건 하에서, 특히 W막의 결정 입경을 확대시킴으로 인한 특성 개선의 효과가 현저해지기 때문에, H2 가스의 유량비는 당해 범위의 소정의 비율로 하는 것이 특히 바람직하다. H2 가스의 유량비가 40％ 이상 70％ 이하의 범위로 함으로써, SiO2막에 대한 산화·개질 처리도 보다 큰 속도로 행할 수 있다. 또한, 본 실시 형태에서는, 반응 가스인 혼합 가스 중에 포함되는 수소(H)와 산소(O)의 함유 비율(농도 비율)은, 상술한 가스 유량비와 동일하다.
상기 혼합 가스의 공급 전에, H2 가스를 처리실(201) 내에 도입하여, 처리실(201) 내가 소정의 압력으로 되도록 조정해도 된다. 이와 같이 함으로써, 혼합 가스 공급 개시 시, 처리실(201) 내의 압력을 유지한 상태에서, W막에 대한 산화가 발생하는 것을 억제할 수 있다.
또한, 본 실시 형태에서는 반응 가스로서 O2 가스와 H2 가스만을 처리실(201) 내에 공급하는 형태에 대해서 설명하지만, 불활성 가스인 Ar 가스를 동시에 도입하여, O2 가스, H2 가스 및 Ar 가스의 혼합 가스를 공급하도록 해도 된다. 이 경우도, 혼합 가스 중에 포함되는 H와 O의 비율은 상술한 바와 같이 한다.
또한, 혼합 가스 공급 후의 처리실(201) 내의 압력이, 소정의 압력, 예를 들어 50Pa 이상 250Pa 이하(본 실시 형태에서는 120Pa)가 되도록, APC 밸브(242)의 개방도를 조정한다.
(플라스마 처리 공정 S140)
(a) 반응종 생성 단계(공정)
혼합 가스의 도입을 개시해서 소정 시간 경과 후(예를 들어 수초 경과 후), 공진 코일(212)에 대하여 고주파 전원(273)으로부터 정합기(272)를 통해서, 고주파 전력의 인가를 개시한다. 본 실시 형태에서는, 고주파 전원(273)으로부터 공진 코일(212)에 27.12MHz, 1.5kW의 고주파 전력을 공급한다. 고주파 전력의 크기는, 100 내지 5000W의 범위의 소정의 값이 설정된다. 이에 의해, 플라스마 생성 공간(201a) 내에 고주파 전계가 형성되고, 이러한 전계에서, 플라스마 생성 공간의 공진 코일(212)의 전기적 중점에 상당하는 높이 위치에 도넛 형상의 유도 플라스마가 여기된다. 플라스마 상태의 O2 가스, H2 가스는 해리하여, 산소 활성종(산소 라디칼, O*), 수산기 활성종(수산기 라디칼, OH*), 수소 활성종(수소 라디칼, H*), 산소 이온, 수소 이온 등의 반응종이 생성된다.
상술한 바와 같이, 위상 전압과 역위상 전압이 항상 상쇄되는 상태의 정재파가 형성되고, 코일의 전기적 중점(전압이 제로인 노드)에 가장 높은 위상 전류가 생성된다. 따라서, 상기 전기적 중점에서 여기된 유도 플라스마는, 처리실(201)의 벽이나 서셉터(217)와의 용량 결합이 거의 없어, 플라스마 생성 공간(201a) 중에는, 전기적 포텐셜이 매우 낮은 도넛 형상의 플라스마를 형성할 수 있다.
또한, 상술한 바와 같이, 고주파 전원(273)에 부설된 전원 제어 수단이 플라스마의 용량 결합이나 유도 결합의 변동에 의한 공진 코일(212)에서의 공진점의 어긋남을 보상하여, 한층 정확하게 정재파를 형성하기 때문에, 용량 결합이 거의 없고, 보다 확실하게 전기적 포텐셜이 매우 낮은 플라스마를 플라스마 생성 공간(201a) 중에 형성할 수 있다.
전기적 포텐셜이 매우 낮은 플라스마가 생성되므로, 플라스마 생성 공간(201a)의 벽이나, 서셉터(217) 상에서의 시스의 발생을 방지할 수 있다. 따라서, 플라스마 중의 이온은 가속되지 않는다.
공진 코일(212)에의 고주파 전력의 인가는, 예를 들어 10 내지 600초의 범위의 소정 시간(본 실시 형태에서는 180초) 동안 계속되고, 그 동안에, 상술한 반응종이 생성된다.
(b) 개질 처리 단계(공정)
그리고, H2 가스와 O2 가스의 혼합 가스가 플라스마 여기됨으로써 생성된 상술한 반응종은, 웨이퍼(200)의 표면에 형성된 W막 및 SiO2막에 각각 공급되어, 웨이퍼(200)에 플라스마 처리(개질 처리)가 실시된다.
구체적으로는, 기판 처리 공간(201b)에서 서셉터(217) 상에 보유 지지되어 있는 웨이퍼(200)에, O*, OH*, H* 등의 라디칼이나, 가속되지 않은 상태의 이온이 W막 및 SiO2막의 표면에 균일하게 공급된다. 공급된 라디칼이나 이온이, 노출된 W막 및 SiO2막의 표면에 대하여 균일하게 공급되어 반응하기 때문에, W막 및 SiO2막이 애스펙트비가 큰 복잡한 3차원 구조를 구성하고 있는 경우에도,(예를 들어 관통 구멍 등의 구조의 개구부의 깊이나 방향 등에 구애되지 않고) 그것들을 균일하게 개질할 수 있다. 즉, 스텝 커버리지가 우수한 W막 및 SiO2막의 개질층을 형성할 수 있다. 나아가, 가속에 의한 이온 어택을 방지할 수 있으므로, 이온에 의한 웨이퍼 대미지를 억제할 수 있다.
<W막에 대한 개질 효과>
노출된 표면에 대하여 반응종이 공급된 W막은, 표층측으로부터 개질되어 W 개질층이 형성된다. 구체적으로는, 공급된 반응종이 W막과 반응함으로써, W막을 구성하는 W의 결정립의 크기(입경)가 커지도록 개질된다. 결정 입경이 커지면, 일반적으로 막 중을 전자가 흐르기 쉬워진다. 즉, W의 결정 입경이 커짐으로써, W막의 시트 저항값이 저감된다.
본 실시 형태에서의 플라스마 처리에서는, 막을 구성하는 W가 O를 포함하는 반응종으로 WOx로 산화된 후, H를 포함하는 반응종에 의해 WOx가 환원되어 다시 W가 되는 사이클이 반복되고, 그때 W의 원자끼리의 결합이 발생해서 입경이 확대된다고 추측된다. 즉, 본 실시 형태에서의 처리 가스에 포함되는 O 및 H의 양 성분이 W의 결정립 확대에 기여하고 있다고 추측된다.
도 5a, 도 5b를 사용하여, 실제로 W막에서의 결정 입경이 증대하는 효과에 대해서 설명한다. 도 5a는, 본 실시 형태에서의 플라스마 처리가 행하여지기 전의 W막 표면의 결정 상태(입자 형태)를, 투과형 전자 현미경(TEM)을 사용해서 상면측에서 촬영한 사진도이다. 이 사진 상에서, 굵은 선으로 둘러싸인 1개의 결정립을 결정립 A로서 나타내고 있다. 도 5b는, 본 실시 형태에서의 플라스마 처리가 행하여진 후의 W막 표면의 결정 상태를, 동일하게 TEM을 사용해서 상면측에서 촬영한 사진도이다. 이 사진 상에서, 결정립 A의 플라스마 처리 후의 상태(입자 형태)를, 굵은 선으로 둘러싸인 결정립 A'로서 나타내고 있다. 결정립 A 및 A'의 크기의 비교로부터 명백해진 바와 같이, 본 실시 형태의 플라스마 처리에 의해, W막의 결정 입경이 커지도록 개질되어 있는 것을 알 수 있다.
또한, 상술한 바와 같이 W막 중에 불순물이 많이 포함되어 있는 경우, 반응종에 포함되는 H* 등이 막 중으로 들어가, 막 중의 불순물을 제거하는 효과도 기대된다. 또한, W막의 결정 입경이 커짐으로써, 결정립계가 감소하고, 결정립계에 편재되어 있던 불순물이 효과적으로 제거되는 것도 기대된다. 따라서, 본 실시 형태에서의 플라스마 처리를 거침으로써, W막의 결정 입경의 증대와, W막 중의 불순물의 제거라는 복수의 요인에 의해, W막의 시트 저항값이 저감하는 효과가 얻어진다고 추측된다.
<SiO2막에 대한 개질 효과>
또한, 노출된 표면에 대하여 반응종이 공급된 SiO2막은, 표층측으로부터 개질되어 SiO2의 개질층이 형성된다. 구체적으로는, 공급된 반응종이 SiO2막과 반응함으로써, SiO2막 중에 함유되어 있던 불순물이 제거됨과 함께, 반응종에 포함되어 있던 O 원자에 의해 SiO2막의 분자 구조의 결함이 보완된다(즉 산화된다). 즉, 본 실시 형태에서의 플라스마 처리에 의해, SiO2막 중에 포함되어 있던 불순물이 제거됨과 함께, 에칭 처리 등에 의해 대미지를 받고 있던 표층이 보수되어, SiO2막의 막 특성(예를 들어 절연막으로서의 특성 등)이 개선된다.
그 후, 상술한 소정 시간(180초)이 경과하면, 고주파 전원(273)으로부터의 전력의 출력을 정지하고, 처리실(201) 내에서의 플라스마 방전을 정지한다. 또한, 밸브(243a, 253a, 253b)를 닫아, O2 가스와 H2 가스의 처리실(201) 내에의 공급을 정지한다. 이상에 의해, 플라스마 처리 공정 S140이 종료된다.
(진공 배기 공정 S150)
소정의 처리 시간이 경과해서 O2 가스와 H2 가스의 공급을 정지하면, 처리실(201) 내를 진공 배기한다. 이에 의해, 처리실(201) 내의 O2 가스, H2 가스나, 플라스마 개질 처리에서 발생한 그 밖의 배기 가스를 처리실(201) 밖으로 배기한다. 그 후, APC 밸브(242)의 개방도를 조정하여, 처리실(201) 내의 압력을 처리실(201)에 인접하는 진공 반송실과 동일한 압력(예를 들어 100Pa)으로 조정한다.
(기판 반출 공정 S160)
처리실(201) 내가 소정의 압력으로 되면, 서셉터(217)를 웨이퍼(200)의 반송 위치까지 하강시켜, 웨이퍼 밀어올림 핀(266) 상에 웨이퍼(200)를 지지시킨다. 그리고, 게이트 밸브(244)를 개방하고, 웨이퍼(200)를 처리실(201) 밖으로 반출한다. 이상에 의해, 본 실시 형태에 관한 기판 처리 공정을 종료한다.
(3) 본 실시 형태에 관한 효과
이하, 본 실시 형태에서의 W막에 대한 개질 효과에 대해서, 도 6 내지 9에 도시하는 실험 결과에 기초하여 상세하게 설명한다.
<실험예 1>
도 6은, 본 실시 형태에 관한 플라스마 처리를 행하고 있지 않은 상태(A)에서의 W막과, 본 실시 형태에 관한 플라스마 처리에서 반응 가스 중의 H2 가스 유량비를 각각 (B) 100％, (C) 80％, (D) 65％로 해서 당해 처리가 실시된 W막에서의 W 결정 입경의 최솟값, 최댓값, 평균값을 나타낸 표이다.
도 6에 도시되어 있는 바와 같이, 반응 가스 중의 H2 가스 유량비를 80％로 하는 (C)의 예 및 65％로 하는 (D)의 예에서는, W 결정 입경의 최솟값, 최댓값 및 평균값의 어느 경우에든, 플라스마 처리를 행하지 않는 (A)의 예나, 반응 가스 중의 H2 가스 유량비를 100％로 하는 (B)의 예에 비하여, W 결정 입경이 확대되는 효과가 발생한 것을 알 수 있다.
즉, 이러한 실험예의 결과로부터, 본 실시 형태에 관한 플라스마 처리에 있어서, 반응 가스 중의 H2 가스 유량비가 100％일 경우(즉, 반응 가스에 O를 포함하지 않는 경우)에 비하여, 반응 가스 중에 O가 포함되어 있는 것이 W 결정 입경의 확대 효과가 더 크다고 할 수 있다.
또한, 도 6에 도시하는 실험예에서는, 반응 가스 중의 H2 가스 유량비를 80％로 하는 (C)의 실험예에 비하여, 동 유량비를 65％로 하는 (D)의 실험예가, W 결정 입경의 최솟값, 최댓값 및 평균값의 어느 값으로부터든, W 결정 입경 확대의 효과가 더 큰 것을 알 수 있다. 즉, 반응 가스 중의 O 함유 비율이 0％로부터 커질수록, 이 효과도 커지고 있다. 단, 본 실시 형태에 관한 플라스마 처리에 있어서 W 결정 입경을 확대하는 효과를 얻기 위해서는, O를 포함하는 반응종에 의한 산화 반응과, H를 포함하는 반응종에 의한 환원 반응의 밸런스가 중요하다. 반응 가스 중의 O 함유율이 지나치게 크면, O를 포함하는 반응종에 의한 산화 반응이 과잉으로 되어 W막의 시트 저항값이 증대한다. 후술하는 도 7에 도시되는 시트 저항값의 경향을 고려하면, O 함유 비율은 60％ 정도 이하로 하는 것이 바람직하다.
<실험예 2>
도 7은, 본 실시 형태의 반응 가스 공급 공정 S130에서 반응 가스(처리 가스) 중의 H2 가스의 유량비를 20 내지 100％의 범위에서 변화시키고, 각각의 유량비로 플라스마 처리를 실행했을 때의 W막의 시트 저항값(플라스마 처리 전후에서의 W막의 시트 저항값의 변화의 비율)을 나타내고 있다. 즉, W막의 시트 저항값이 변화하지 않을 경우, 종축의 값은 1.0이며, 1.0 미만인 경우는 시트 저항값이 저감되어 있는 것을 나타내고 있다. H2 가스의 유량비 이외의 처리 조건은, 상술한 본 실시 형태에서의 것과 공통이다.
도 7에 도시되어 있는 바와 같이, 본 실시 형태에서의 플라스마 처리를 행한 결과, 반응 가스 중의 H2 가스의 유량비를 20 내지 100％의 범위로 했을 경우에는, W막의 시트 저항값은 모두 처리 전보다도 저감되어 있는 것을 알 수 있다.
또한 본 실험예에서는, H2 가스의 유량비가 100％일 경우(즉 O2 가스를 공급하지 않는 경우)에 비하여, H2 가스의 유량비를 40 내지 70％의 범위로 했을 경우가, W막의 시트 저항값이 보다 더 크게 저감되는 것으로 확인되었다. 즉, W막의 시트 저항값을 보다 크게 저감시키기 위해서는, 반응 가스로서 O2 가스를 함유하지 않는 H2 가스만을 사용하는 것보다도, H2 가스의 유량비를 40 내지 70％의 범위로 하고, O2 가스를 30 내지 60％의 범위로 함유하는 반응 가스를 사용하는 것이 바람직하다고 할 수 있다. 바꾸어 말하면, 처리 가스 중의 H와 O의 함유 비율을 40:60 내지 70:30의 범위로 함으로써, W막의 시트 저항값이, 처리 가스의 H와 O의 함유 비율이 100:0인 경우에서의 값보다도 낮아지도록 W막을 개질할 수 있다. 여기서 H2 가스의 유량비 및 H의 함유 비율을 40％ 미만 또는 70％ 초과로 한 경우, O를 함유하지 않는 H2 가스, 즉 H의 함유 비율이 100％인 처리 가스를 사용한 개질 처리에 비하여 우위인 시트 저항값의 저감 효과를 얻는 것이 곤란하다.
본 실시 형태의 H2 가스의 유량비에 관한 이러한 특성은, 본 실시 형태에서의 W막의 시트 저항값의 저감 효과가, 플라스마 처리에 의한 W막의 결정 입경의 증대와, W막 중의 불순물의 제거라는 복수의 요인에 의해 얻어지기 때문에 발생하는 것으로 추측된다. 특히 본 실시 형태에서는 O를 함유하는 처리 가스를 사용해서 플라스마 처리를 행함으로써, W막의 결정 입경의 증대가 현저해지고, 이 결정 입경의 증대가 시트 저항값의 저감에 크게 기여하고 있다고 생각된다.
<다른 실험예>
도 8은, 본 실시 형태의 반응 가스 공급 공정 S130에서, 반응 가스 중의 H2 가스의 유량비를 50 내지 95％의 범위에서 변화시키고, 각각의 유량비로 질화티타늄(TiN)막이 표면에 형성된 웨이퍼에 대하여 플라스마 처리를 실행했을 때의, TiN막의 시트 저항값(플라스마 처리 전후에서의 TiN막의 시트 저항값의 변화의 비율)을 나타내고 있다.
도 8에 도시된 실험예에서는, 본 실시 형태와 마찬가지의 플라스마 처리를 행한 결과, 반응 가스 중의 H2 가스의 유량비를 65 내지 95％의 범위로 했을 경우에는, TiN막의 시트 저항값이 처리 전보다도 저감되어 있는 것을 알 수 있다.
한편, 도 8에 도시된 실험예에서는, W막을 개질하는 실험예 2에 비하여, 반응 가스에 H뿐만 아니라 O를 함유시킴으로써 시트 저항값의 저감량을 더욱 크게 한다는 효과가 얻어지지 않거나, 혹은 매우 작은 것을 알 수 있다. 특히, 반응 가스 중의 H2 가스의 유량비를 60％ 이하의 범위로 한 경우에는, TiN막의 시트 저항값이 처리 전보다도 크게 상승하고 있다. 따라서, 본 실시 형태에 관한 O를 함유하는 반응 가스를 사용한 플라스마 처리는, W막에 대한 개질 처리에서 특히 적합하다고 할 수 있다.
<본 발명의 다른 실시 형태>
제1 실시 형태에서는, H와 O를 함유하는 반응 가스로서, H2 가스와 O2 가스의 혼합 가스를 사용했지만, H2 가스 대신에 다른 수소 함유 가스(예를 들어 NH3 가스 등)를 사용할 수도 있고, O2 가스 대신에 다른 산소 함유 가스(NO 가스 등)를 사용할 수도 있다. 그 경우, 반응 가스 중에 포함되는 H와 O의 존재 비율(농도 비율)은, 제1 실시 형태에서의 H2 가스와 O2 가스의 유량비와 마찬가지로 한다. 또한, H와 O를 함유하는 반응 가스로서, H 및 O를 1개의 분자가 갖는 화합물의 가스(예를 들어 H2O 가스나 H2O2 가스 등)를 사용할 수도 있다. 단, 반응 가스 중의 H와 O의 비율을 가스의 공급 유량비를 조정함으로써 용이하게 조정할 수 있다는 점에서, H를 함유하는 가스와 O를 함유하는 가스의 혼합 가스를 반응 가스로서 사용하는 것은 보다 바람직하다.
제1 실시 형태에서는, 시트 저항값을 저감시키는 개질 대상의 금속막으로서, W막에 대하여 플라스마 처리를 적용했지만, 티타늄(Ti), 루테늄(Ru), 몰리브덴(Mo) 등의 금속 원소 단체에 의해 구성되는 금속막에 대해서도 마찬가지의 플라스마 처리를 적용할 수 있다. 즉, 제1 실시 형태와 마찬가지의 플라스마 처리에 의해, 결정 입경의 증대에 의한 시트 저항값의 저감 효과가 기대된다.
상술한 실시 형태는, DRAM이나 플래시 메모리 등의 디바이스의 제조 공정에 적용할 수 있다. 또한, 특히 플래시 메모리의 일종인 NAND형 플래시 메모리, 예를 들어 삼차원 NAND형 플래시 메모리(3D-NAND)의 제조 공정에도 적용할 수 있다.
100: 처리 장치
200: 웨이퍼
201: 처리실
212: 공진 코일
217: 서셉터
221: 컨트롤러

Claims (12)

  1. 표면에 텅스텐막이 형성된 기판을 처리실 내에 반입하는 공정과,
    수소 및 산소를 함유하는 처리 가스를 플라스마 여기함으로써 반응종을 생성하는 공정과,
    상기 반응종을 상기 기판에 공급해서 상기 텅스텐막을 개질하는 공정을 갖고,
    상기 텅스텐막을 개질하는 공정에서는, 상기 텅스텐막을 구성하는 텅스텐의 결정 입경이 당해 공정을 행하기 전보다도 커지도록 상기 텅스텐막을 개질하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 처리 가스의 수소와 산소의 함유 비율은, 40:60 내지 70:30의 범위 내의 소정의 값인, 반도체 장치 제조 방법.
  3. 제2항에 있어서, 상기 텅스텐막을 개질하는 공정에서는, 상기 텅스텐막의 시트 저항값이, 상기 처리 가스의 수소와 산소의 함유 비율을 100:0으로 해서 상기 텅스텐막을 개질하는 공정을 행하는 경우에서의 시트 저항값보다도 낮아지도록 상기 텅스텐막을 개질하는, 반도체 장치의 제조 방법.
  4. 제2항에 있어서, 상기 기판의 표면에는 실리콘 산화막이 형성되어 있고,
    상기 텅스텐막을 개질하는 공정에서는, 상기 반응종에 의해 상기 실리콘 산화막을 산화하는 처리를 동시에 행하는, 반도체 장치의 제조 방법.
  5. 제3항에 있어서, 상기 기판의 표면에는 실리콘 산화막이 형성되어 있고,
    상기 텅스텐막을 개질하는 공정에서는, 상기 반응종에 의해 상기 실리콘 산화막을 산화하는 처리를 동시에 행하는, 반도체 장치의 제조 방법.
  6. 제3항에 있어서, 상기 텅스텐막을 개질하는 공정에서는, 상기 기판은 600 내지 900℃의 범위 내의 소정의 온도로 가열되어 있는, 반도체 장치 제조 방법.
  7. 제2항에 있어서, 상기 처리 가스는, 수소 함유 가스와 산소 함유 가스의 혼합 가스인, 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 처리 가스는, 수소 가스와 산소 가스의 혼합 가스인, 반도체 장치 제조 방법.
  9. 제8항에 있어서, 상기 처리 가스는 수소 가스 및 산소 가스 이외의 가스를 비함유로 하는, 반도체 장치의 제조 방법.
  10. 제8항에 있어서, 상기 수소 가스와 상기 산소 가스의 유량비는 40:60 내지 70:30의 범위 내의 소정의 값인, 반도체 장치의 제조 방법.
  11. 기판이 수용되는 처리실과,
    상기 처리실 내에 산소 및 수소를 함유하는 처리 가스를 공급하는 처리 가스 공급계와,
    상기 처리실 내의 상기 처리 가스를 플라스마 여기시키는 플라스마 생성부와,
    상기 처리 가스를 상기 처리실 내에 공급하는 처리와, 상기 처리 가스를 플라스마 여기함으로써 반응종을 생성하는 처리와, 상기 처리실 내에 수용되어 표면에 텅스텐막이 형성된 상기 기판에 대하여 상기 반응종을 공급해서 상기 텅스텐막을 개질하는 처리를 실행하고, 상기 텅스텐막을 개질하는 처리에서는, 상기 텅스텐막을 구성하는 텅스텐의 결정 입경이 당해 처리를 행하기 전보다도 커지게 상기 텅스텐막을 개질하도록, 상기 처리 가스 공급계 및 상기 플라스마 생성부를 제어하게 구성되어 있는 제어부를 갖는 기판 처리 장치.
  12. 표면에 텅스텐막이 형성된 기판을 기판 처리 장치의 처리실 내에 반입하는 수순과,
    수소 및 산소를 함유하는 처리 가스를 플라스마 여기함으로써 반응종을 생성하는 수순과,
    상기 반응종을 상기 기판에 공급해서 상기 텅스텐막을 개질하는 수순과,
    상기 텅스텐막을 개질하는 수순에 있어서, 상기 텅스텐막을 구성하는 텅스텐의 결정 입경이 당해 수순을 행하기 전보다도 커지도록 상기 텅스텐막을 개질하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는 프로그램을 기록한 컴퓨터에 의해 판독 가능한 기록 매체.
KR1020207007002A 2017-09-28 2018-09-21 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR102452913B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-187994 2017-09-28
JP2017187994 2017-09-28
PCT/JP2018/035216 WO2019065544A1 (ja) 2017-09-28 2018-09-21 半導体装置の製造方法、基板処理装置及び記録媒体

Publications (2)

Publication Number Publication Date
KR20200035140A true KR20200035140A (ko) 2020-04-01
KR102452913B1 KR102452913B1 (ko) 2022-10-11

Family

ID=65901428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007002A KR102452913B1 (ko) 2017-09-28 2018-09-21 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (7)

Country Link
US (2) US11664275B2 (ko)
JP (1) JP6870103B2 (ko)
KR (1) KR102452913B1 (ko)
CN (1) CN110870047B (ko)
SG (1) SG11202002212YA (ko)
TW (1) TWI676710B (ko)
WO (1) WO2019065544A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521387A (ja) * 1991-07-14 1993-01-29 Sony Corp 金属薄膜の低抵抗化方法
KR100631937B1 (ko) * 2000-08-25 2006-10-04 주식회사 하이닉스반도체 텅스텐 게이트 형성방법
JP2010232240A (ja) 2009-03-26 2010-10-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び半導体製造装置
US20110011148A1 (en) * 2009-07-15 2011-01-20 National Tsing Hua University Method for forming patterned modified metal layer
JP2011023730A (ja) 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
KR101369600B1 (ko) * 2010-10-26 2014-03-04 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
KR20140029041A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US20140120700A1 (en) * 2012-10-31 2014-05-01 Applied Materials, Inc. Plasma treatment of film for impurity removal
KR20140067956A (ko) * 2010-11-04 2014-06-05 닛산 가가쿠 고교 가부시키 가이샤 플라즈마 어닐링 방법 및 그 장치
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
JPH11145148A (ja) 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
CN101053083B (zh) * 2005-02-01 2011-01-12 东京毅力科创株式会社 半导体装置的制造方法和等离子体氧化处理方法
TW201001543A (en) * 2008-02-08 2010-01-01 Tokyo Electron Ltd Method for modifying insulating film with plasma
JP4573903B2 (ja) * 2008-06-13 2010-11-04 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2012193457A (ja) * 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
JP2012151435A (ja) 2010-12-27 2012-08-09 Elpida Memory Inc 半導体装置の製造方法
JP2013182961A (ja) * 2012-02-29 2013-09-12 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2014032986A (ja) * 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法
US9865501B2 (en) * 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US11348908B2 (en) * 2016-08-17 2022-05-31 The Regents Of The University Of California Contact architectures for tunnel junction devices
US11791181B2 (en) * 2019-09-18 2023-10-17 Beijing E-Town Semiconductor Technology Co., Ltd Methods for the treatment of workpieces

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521387A (ja) * 1991-07-14 1993-01-29 Sony Corp 金属薄膜の低抵抗化方法
KR100631937B1 (ko) * 2000-08-25 2006-10-04 주식회사 하이닉스반도체 텅스텐 게이트 형성방법
JP2011023730A (ja) 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2010232240A (ja) 2009-03-26 2010-10-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び半導体製造装置
US20110011148A1 (en) * 2009-07-15 2011-01-20 National Tsing Hua University Method for forming patterned modified metal layer
KR101369600B1 (ko) * 2010-10-26 2014-03-04 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
KR20140067956A (ko) * 2010-11-04 2014-06-05 닛산 가가쿠 고교 가부시키 가이샤 플라즈마 어닐링 방법 및 그 장치
KR20140029041A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US20140120700A1 (en) * 2012-10-31 2014-05-01 Applied Materials, Inc. Plasma treatment of film for impurity removal
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치

Also Published As

Publication number Publication date
US20200211858A1 (en) 2020-07-02
CN110870047B (zh) 2024-03-05
JPWO2019065544A1 (ja) 2020-04-30
TW201920763A (zh) 2019-06-01
SG11202002212YA (en) 2020-04-29
CN110870047A (zh) 2020-03-06
JP6870103B2 (ja) 2021-05-12
US11664275B2 (en) 2023-05-30
TWI676710B (zh) 2019-11-11
WO2019065544A1 (ja) 2019-04-04
US20230307295A1 (en) 2023-09-28
KR102452913B1 (ko) 2022-10-11

Similar Documents

Publication Publication Date Title
JP2014075579A (ja) 基板処理装置及び半導体装置の製造方法
KR102454251B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
CN111096082B (zh) 基板处理装置、半导体装置的制造方法和记录介质
KR101993070B1 (ko) 반도체 장치의 제조 방법 및 기록 매체
KR102315002B1 (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
US20230307295A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
JP7165743B2 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR101965992B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP2023067273A (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TWI814137B (zh) 基板處理裝置，半導體裝置的製造方法，基板處理方法及程式
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
WO2023095374A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
CN115910748A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置、和记录介质

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant