KR20200030642A - 이중 매립 전극들을 갖는 기판 지지부 - Google Patents

이중 매립 전극들을 갖는 기판 지지부 Download PDF

Info

Publication number
KR20200030642A
KR20200030642A KR1020207007494A KR20207007494A KR20200030642A KR 20200030642 A KR20200030642 A KR 20200030642A KR 1020207007494 A KR1020207007494 A KR 1020207007494A KR 20207007494 A KR20207007494 A KR 20207007494A KR 20200030642 A KR20200030642 A KR 20200030642A
Authority
KR
South Korea
Prior art keywords
electrode
substrate support
substrate
disposed
dielectric layer
Prior art date
Application number
KR1020207007494A
Other languages
English (en)
Other versions
KR102343829B1 (ko
Inventor
재용 조
필립 앨런 크라우스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200030642A publication Critical patent/KR20200030642A/ko
Application granted granted Critical
Publication of KR102343829B1 publication Critical patent/KR102343829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본원에서 설명되는 실시예들은 일반적으로, 플라즈마 보조 또는 플라즈마 강화 프로세싱 챔버들에 관한 것이다. 더 구체적으로, 본원의 실시예들은, 플라즈마 보조 또는 플라즈마 강화 반도체 제조 프로세스들 동안, 기판에 펄스 DC 전압을 제공하도록 구성된 정전 척킹(ESC) 기판 지지부들, 및 펄스 DC 전압을 사용하여 기판을 바이어싱하는 방법들에 관한 것이다.

Description

이중 매립 전극들을 갖는 기판 지지부
[0001] 본원에서 설명되는 실시예들은 일반적으로, 반도체 제조에서 사용되는 프로세싱 챔버들, 특히, 상부에 배치된 기판을 바이어싱하도록 구성된 기판 지지 조립체를 갖는 프로세싱 챔버들, 및 기판을 바이어싱하는 방법들에 관한 것이다.
[0002] 고 종횡비 피처(high aspect ratio feature)들을 신뢰성 있게 생성하는 것은 반도체 디바이스들의 차세대 초대규모 집적 회로(VLSI) 및 극대규모 집적 회로(ULSI)에 대한 핵심 기술 난제들 중 하나이다. 고 종횡비 피처들을 형성하는 하나의 방법은, 기판의 재료 층, 이를테면 유전체 층에 고 종횡비 개구들을 형성하기 위해, 플라즈마 보조 에칭 프로세스를 사용한다. 전형적인 플라즈마 보조 에칭 프로세스에서, 프로세싱 챔버에서 플라즈마가 형성되고, 그리고 플라즈마로부터의 이온들이 기판 및 그 기판 상의 마스크에 형성된 개구들 쪽으로 가속되어, 마스크 표면 아래의 재료 층에 개구들을 형성한다. 전형적으로, 400 kHz 내지 2 MHz의 범위의 저 주파수 RF 전력을 기판에 커플링시켜서 그 기판 상에 바이어스 전압을 생성함으로써, 이온들이 기판 쪽으로 가속된다. 그러나, 기판에 RF 전력을 커플링시키는 것은 플라즈마에 대하여 기판에 단일 전압을 인가하지 않는다. 일반적으로 사용되는 구성들에서, 기판과 플라즈마 사이의 전위차는 RF 전력의 주파수로 거의 제로(zero) 값으로부터 최대 음의 값까지 진동한다. 플라즈마로부터 기판으로 이온들을 가속시키는 단일 전위의 결여는, 기판 표면에서, 그리고 그 기판 표면의 재료 층들에 형성되는 개구들(피처들) 내에서, 넓은 범위의 이온 에너지들을 초래한다. 부가하여, RF 바이어싱으로부터 기인하는 이종 이온 궤도들은 기판 표면에 대한 이온들의 넓은 각도 분포들을 생성한다. 고 종횡비 피처들의 개구들을 에칭할 때 넓은 범위들의 이온 에너지들은 바람직하지 않은데, 이는 이온들이 바람직한 에칭 레이트들을 유지할 정도로 충분히 높은 에너지들로 피처들의 최하부에 도달하지 않기 때문이다. 기판 표면에 대한 이온들의 넓은 각도 분포들은 바람직하지 않은데, 이는 넓은 각도 분포들이 피처 프로파일들의 변형들, 이를테면, 피처의 수직 측벽들에서의 네킹(necking) 및 보잉(bowing)을 초래하기 때문이다.
[0003] 따라서, 플라즈마 보조 에칭 프로세스 동안 기판의 재료 표면에 좁은 각도 분포들로 좁은 범위들의 고 에너지 이온들을 제공하는 능력이 본 기술분야에 필요하다.
[0004] 본 개시내용은 일반적으로, 플라즈마 보조 또는 플라즈마 강화 프로세싱 챔버들에 관한 것이다. 더 구체적으로, 본원의 실시예들은 플라즈마 보조 또는 플라즈마 강화 반도체 제조 프로세스들 동안 기판에 펄스 DC 전압을 제공하도록 구성된 정전 척킹(ESC) 기판 지지부들, 및 기판을 바이어싱하는 방법들에 관한 것이다.
[0005] 일 실시예에서, 기판 지지 조립체가 제공된다. 기판 지지 조립체는 기판 지지부를 포함하며, 기판 지지부는, 제1 유전체 층 ― 상기 제1 유전체 층은 기판을 지지하기 위해 제2 유전체 층 상에 배치됨 ―; 제1 유전체 층의 커패시턴스를 통해 기판에 펄스 DC 전력을 용량성 커플링시키기 위해, 제1 유전체 층과 제2 유전체 층 사이에 배치된 제1 전극; 및 제2 전극을 포함하고, 제2 전극은 기판과 제2 전극 사이에 전위를 제공함으로써 기판 지지부에 기판을 전기적으로 클램핑하기 위한 것이고, 여기서, 제2 전극은 제1 전극으로부터 전기적으로 절연된다. 일 실시예에서, 바이어스 전극 및 ESC 전극은 기판 지지부에서 서로 평면적으로 배치된다. 다른 실시예에서, 바이어스 전극은 ESC 전극보다 기판 지지 표면에 더 근접하다. 다른 실시예에서, 바이어스 전극은 평면 부분, 평면 부분과 기판 지지 표면 사이의 복수의 전도성 피처들, 및 복수의 전도성 피처들에 평면 부분을 전기적으로 커플링시키는 복수의 커넥터들을 포함한다. 바이어스 전극의 평면 부분과 복수의 전도성 피처들 둘 모두는 기판과의 용량성 커플링을 통해 기판에 펄스 DC 바이어스를 제공한다. 이 실시예에서, 복수의 커넥터들은 ESC 전극보다 기판 지지 표면에 더 근접하다.
[0006] 다른 실시예에서, 펄스 DC 전압으로 기판을 바이어싱하는 방법이 제공된다. 방법은, 프로세싱 챔버 내로 프로세싱 가스를 유동시키는 단계; 프로세싱 가스로부터 플라즈마를 형성하는 단계; 및 프로세싱 챔버에 배치된 기판 지지부에 배치된 제1 전극과 기판 사이에 전위를 제공함으로써, 기판 지지부에 기판을 전기적으로 클램핑하는 단계를 포함한다. 본원에서, 기판 지지부는 제1 유전체 층 및 제2 유전체 층을 포함한다. 방법은, 제2 전극에 제공되는 펄스 DC 전력을, 제1 유전체 층의 커패시턴스를 통해, 기판에 용량성 커플링시키는 단계를 더 포함하며, 여기서, 제2 전극의 적어도 일부는 제1 유전체 층과 제2 유전체 층 사이에 배치된다.
[0007] 다른 실시예에서, 프로세싱 챔버가 제공된다. 프로세싱 챔버는, 프로세싱 볼륨을 정의하는, 하나 이상의 측벽들 및 최하부, 및 프로세싱 볼륨에 배치된 기판 지지 조립체를 포함한다. 기판 지지 조립체는, 열 전도성 재료로 형성된 냉각 베이스, 및 냉각 베이스에 열적으로 커플링된 기판 지지부를 포함하며, 기판 지지부는 제1 유전체 재료 층 및 제2 유전체 재료 층을 포함한다. 기판 지지 조립체는, 제1 유전체 재료 층의 커패시턴스를 통해 기판에 펄스 DC 전력을 용량성 커플링시키기 위해, 제1 유전체 재료 층과 제2 유전체 재료 층 사이에 배치된 제1 전극, 및 기판과 제2 전극 사이에 전위를 제공함으로써 기판 지지부에 기판을 전기적으로 클램핑하기 위한 제2 전극을 더 포함한다. 본원에서, 제2 전극은 제1 전극으로부터 전기적으로 절연된다. 일부 실시예들에서, 프로세싱 챔버는, RF 전력 공급부에 전기적으로 커플링된, 유도성 커플링 플라즈마(ICP) 소스 또는 용량성 커플링 플라즈마(CCP) 소스를 포함하는 플라즈마 생성 장치를 더 포함한다. 예컨대, 일 실시예에서, 플라즈마 생성 장치는, 프로세싱 볼륨에 배치되어 기판 지지부와 대면하는 플라즈마 전극, 및 RF 전력 공급부에 플라즈마 전극을 전기적으로 커플링시키도록 구성된 전력 도관을 포함한다. 다른 실시예들에서, 플라즈마 생성 장치는 마이크로파 플라즈마 소스, 이를테면 전자 사이클로트론 공진 플라즈마(ECR) 소스 또는 선형 마이크로파 플라즈마 소스(LPS), 및 마이크로파 전력 공급부에 마이크로파 플라즈마 소스를 전기적으로 커플링시키도록 구성된 전력 도관을 포함한다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 일 실시예에 따른, 이중 매립 전극들이 내부에 배치된 정전 척킹(ESC) 기판 지지부를 갖는 프로세싱 챔버의 개략적인 단면도이다.
[0010] 도 2a는 도 1에 도시된 프로세싱 챔버에서 사용되는 기판 지지 조립체의 일부의 확대 단면도이다.
[0011] 도 2b는 일 실시예에 따른 기판 지지 조립체의 평면 단면도이다.
[0012] 도 2c는 다른 실시예에 따른 기판 지지 조립체의 평면도이다.
[0013] 도 3a는 다른 실시예에 따른 기판 지지 조립체의 일부의 확대 단면도이다.
[0014] 도 3b는 도 3a에 도시된 바이어스 전극의 일부를 도시한다.
[0015] 도 3c는 다른 실시예에 따른 기판 지지 조립체의 평면도이다.
[0016] 도 4는 본원에서 설명되는 실시예들에 따른, 플라즈마 보조 프로세스 동안 기판을 바이어싱하는 방법을 예시하는 흐름도이다.
[0017] 본원에서 설명되는 실시예들은 일반적으로, 플라즈마 보조 또는 플라즈마 강화 프로세싱 챔버들에 관한 것이다. 더 구체적으로, 본원의 실시예들은, 플라즈마 보조 또는 플라즈마 강화 반도체 제조 프로세스들 동안, 기판에 펄스 DC 전압을 제공하도록 구성된 정전 척킹(ESC) 기판 지지부들, 및 펄스 DC 전압을 사용하여 기판을 바이어싱하는 방법들에 관한 것이다. 펄스 DC 전력 소스에 대한 기판의 용량성 커플링(기판 상에 펄스 DC 바이어스를 배치함)은 프로세싱 챔버에 형성된 플라즈마와 기판 사이의 전위차를 증가시킴으로써, 플라즈마로부터 기판의 활성 표면 쪽으로 이온들을 가속시킨다.
[0018] 도 1은 일 실시예에 따른, 이중 매립 전극들이 내부에 배치된 정전 척킹(ESC) 기판 지지 조립체(205)를 갖는 프로세싱 챔버(100)의 개략적인 단면도이다. 이 실시예에서, 프로세싱 챔버(100)는 플라즈마 프로세싱 챔버, 이를테면 플라즈마 에칭 챔버, 플라즈마-강화 증착 챔버, 예컨대 플라즈마-강화 화학 기상 증착(PECVD) 챔버 또는 플라즈마-강화 원자 층 증착(PEALD) 챔버, 플라즈마 처리 챔버, 또는 플라즈마 기반 이온 주입 챔버, 예컨대 플라즈마 도핑(PLAD) 챔버이다.
[0019] 프로세싱 챔버(100)는 챔버 덮개(103), 하나 이상의 측벽들(102), 및 챔버 최하부(104)를 특징으로 하며, 이들은 프로세싱 볼륨(120)을 정의한다. 복수의 개구들(118)이 관통하여 배치된 샤워헤드(112)가 챔버 덮개(103)에 배치되고, 그리고 가스 유입구(114)로부터 프로세싱 볼륨(120) 내로 프로세싱 가스들을 균일하게 분배하는 데 사용된다. 샤워헤드(112)는 프로세싱 가스들과의 용량성 커플링을 통해 프로세싱 가스들로부터 플라즈마(135)를 점화시키는 RF 전력 공급부(142) 또는 일부 실시예들에서는 VHF 전력 공급부에 커플링된다. 프로세싱 볼륨(120)은 진공 유출구(152)를 통해 진공 소스, 이를테면 하나 이상의 전용 진공 펌프들에 유동적으로 커플링되며, 그 진공 소스는 프로세싱 볼륨(120)을 대기압-미만 조건(sub-atmospheric condition)들로 유지하고, 그리고 프로세싱 볼륨(120)으로부터 프로세싱 및 다른 가스들을 진공배기시킨다. 프로세싱 볼륨(120)에 배치된 기판 지지 조립체(205)는 챔버 최하부(104)를 통해 밀봉식으로 연장되는 지지 샤프트(124)에 커플링된다. 지지 샤프트(124)는 제1 액추에이터(140)에 커플링되며, 제1 액추에이터(140)는 지지 샤프트(124) 및 그 지지 샤프트(124) 상에 배치된 기판 지지 조립체(205)를 상승 및 하강시켜서, 기판(115)의 프로세싱, 및 프로세싱 챔버(100)로 그리고 프로세싱 챔버(100)로부터의 기판(115)의 이송을 가능하게 한다. 전형적으로, 기판 지지 조립체(205)가 상승 또는 프로세싱 포지션에 있을 때, 기판(115)은 샤워헤드(112)로부터 약 0.2 인치 내지 2.0 인치, 이를테면 약 1.25 인치만큼 이격된다.
[0020] 기판(115)은 하나 이상의 측벽들(102) 중 하나 내의 이송 개구(126)를 통해 프로세싱 볼륨(120) 내에 로딩되며, 이송 개구(126)는 기판(115) 프로세싱 동안 도어 또는 밸브(미도시)에 의해 통상적으로 밀봉된다. 리프트 핀 후프(134) 위에 배치된 복수의 리프트 핀들(136)은, 기판 지지 조립체(205)로 그리고 기판 지지 조립체(205)로부터의 기판(115)의 이송을 가능하게 하기 위해, 기판 지지 조립체(205)를 통해 이동가능하게 배치된다. 리프트 핀 후프(134)는 챔버 최하부(104)를 통해 밀봉식으로 연장되는 리프트 후프 샤프트(131)에 커플링되며, 리프트 후프 샤프트(131)는 제2 액추에이터(130)에 의해 리프트 핀 후프(134)를 상승 및 하강시킨다. 리프트 핀 후프(134)가 상승 포지션에 있을 때, 복수의 리프트 핀들(136)은 기판 지지 조립체(205)의 표면 위로 연장되어, 기판 지지 조립체(205)로부터 기판(115)을 리프팅하고, 로봇 핸들러가 기판(115)에 접근할 수 있게 한다. 리프트 핀 후프(134)가 하강 포지션에 있을 때, 복수의 리프트 핀들(136)은 기판 지지 조립체(205)의 표면과 동일한 높이에 있거나 또는 기판 지지 조립체(205)의 표면 아래에 있고, 기판(115)은 프로세싱을 위해 기판 지지 표면(203) 바로 위에 놓인다.
[0021] 본원의 기판 지지 조립체(205)는 냉각 베이스(125) 및 기판 지지부(200)를 포함하며, 기판 지지부(200)는 냉각 베이스(125)에 열적으로 커플링되고, 냉각 베이스(125) 상에 배치된다. 본원의 기판 지지 조립체(205)의 냉각 베이스(125)는, 프로세싱 동안, 기판 지지부(200)의 온도를 조절하여, 기판 지지 표면(203) 상에 배치된 기판(115)의 온도를 조절하는 데 사용된다. 본원에서, 냉각 베이스(125)는 냉각 베이스(125)에 배치된 하나 이상의 유체 도관들(137)을 포함하며, 유체 도관들(137)은 냉각제 소스(133), 이를테면 냉매 소스 또는 물 소스에 유동적으로 커플링되고, 그 냉각제 소스(133)와 유체 연통한다. 전형적으로, 냉각 베이스(125)는 내부식성 열 전도성 재료, 이를테면 내부식성 금속, 예컨대 알루미늄, 알루미늄 합금, 또는 스테인리스 강으로 형성되고, 그리고 접착제 또는 기계적 수단에 의해 기판 지지부(200)에 열적으로 커플링된다.
[0022] 프로세싱 동안, 기판(115)의 이온 충격은 기판(115)을 가열할 것이다. 프로세싱 볼륨(120)의 낮은 압력은 기판(115)과 기판 지지 표면(203) 사이에 불량한 열 전도를 초래한다. 따라서, 본원의 실시예들에서, 프로세싱 동안, 기판 지지 표면(203)의 오목 부분들과 기판(115) 사이의 갭(229)에 배면 가스(backside gas)가 제공되며, 여기서, 배면 가스는 기판 지지 표면(203)에 기판(115)을 열적으로 커플링시키고, 기판 지지 표면(203)과 기판(115) 사이의 열 전달을 증가시킨다. 전형적으로, 기판 지지 표면(203)은 기판 지지 표면(203)으로부터 연장되는 복수의 메사(mesa)들(228)을 포함하며, 메사들(228)은, 기판(115)이 기판 지지 표면(203) 상에 배치될 때, 배면 가스가 기판(115)과 기판 지지 표면(203) 사이의 갭(229) 내로 유동할 수 있게 한다. 배면 가스는, 기판 지지부(200)를 통해 배치된 하나 이상의 가스 도관들(147)을 통해, 기판 지지 표면(203), 및 기판 지지 표면(203)의 오목 부분들과 기판 지지 표면(203) 상에 배치된 기판(115) 사이에 배치된 갭(229)으로 유동한다. 본원에서, 하나 이상의 가스 도관들(147)은 열 전도성 불활성 배면 가스 소스(146), 이를테면 헬륨 가스 소스에 커플링된다.
[0023] 도 2a는 프로세싱 챔버(100)에서 사용되는 기판 지지 조립체(205)의 일부의 확대 단면도이다. 도 2b는 일 실시예에 따른, 기판 지지 조립체(205)의 유전체 재료에 매립된 전극들의 평면 단면도이다. 도 2b에서 복수의 리프트 핀들(136)은 도시되지 않는다. 도 2c는 다른 실시예에 따른 기판 지지부(200)의 평면도이다. 기판 지지부(200)는 제1 층(200A) 및 제2 층(200B)을 포함하며, 여기서, 각각의 층(200A 및 200B)은, 금속 산화물 또는 금속 질화물을 포함하는 유전체 재료, 또는 금속 산화물들 또는 금속 질화물들의 혼합물을 포함하는 유전체 재료, 이를테면, Al2O3, AlN, Y2O3, 또는 이들의 조합들로 형성된다. 일 실시예에서, 제1 층(200A)은 160 μm에서 9 kV의 브레이크다운 전압을 갖는 99.5% 알루미나로 형성된다. 본원에서, 기판 지지부(200)는, 제2 층(200B) 및 그 제2 층(200B) 내에 또는 상에 배치된 복수의 전극들에 벌크 유전체 재료를 접합하고, 벌크 유전체 재료를 원하는 두께(T1)까지 그라인딩하여, 제1 층(200A)을 형성함으로써, 형성된다. 전형적으로, 제1 층(200A)은 약 100 μm 내지 약 300 μm, 예컨대 약 160 μm의 두께(T1)를 갖는다. 다른 실시예들에서, 제1 층(200A)은 임의의 적합한 코팅 방법, 이를테면, CVD, PECVD, ALD, PEALD, 증발, 스퍼터링, 반응성 증발, 반응성 스퍼터링, 플라즈마 아크 코팅, 에어로졸 코팅, 또는 이들의 조합들을 사용하여 형성된다.
[0024] 복수의 전극들은 제1 전력 소스(156)에 기판(115)을 용량성 커플링시키기 위한 제1 전극(222)(바이어스 전극), 및 기판 지지부(200)에 기판(115)을 전기적으로 클램핑하기 위한 제2 전극(238)을 포함한다. 전극들(222 및 238) 각각은 하나 이상의 전기 전도성 재료 파트들, 이를테면 금속 메시, 포일, 플레이트, 또는 이들의 조합들로 형성된다. 일부 실시예들에서, 제1 전극(222)은 하나 초과의 불연속 전기 전도성 재료 파트들, 이를테면 복수의 금속 메시들, 포일들, 플레이트들, 또는 이들의 조합들로 형성되며, 그 불연속 전기 전도성 재료 파트들은 하나 이상의 커넥터들과 전기적으로 커플링되고, 그에 따라, 불연속 재료 파트들은 단일 전극을 구성한다. 일부 실시예들에서, 제2 전극(238)은 단일 전극을 구성하도록 하나 이상의 커넥터들과 전기적으로 커플링된 하나 초과의 불연속 전기 전도성 재료 파트들로 형성된다. 본원의 실시예들에서, 전극들(222 및 238)은 전도 층을 증착함으로써 동시에 또는 순차적으로 형성되며; 증착 방법들은 CVD, PECVD, ALD, PEALD, 증발, 스퍼터링, 플라즈마 아크 코팅, 에어로졸 코팅, 전기도금, 또는 이들의 조합들, 또는 임의의 적합한 코팅 방법을 포함한다. 도 2a 및 도 2b에서, 제1 전극(222) 및 제2 전극(238)은 기판 지지부(200)의 제2 층(200B)의 유전체 재료 상에 평면적으로 배치되거나 또는 그 유전체 재료에 매립된다. 도 2b에서, 제1 전극 및 제2 전극은 인터디지테이트 구조(interdigitated structure)로 배열된다. 제1 전극(222)은 기판 지지부(200)의 중심으로부터의 다수의 반경들로 있는 복수의 방위각 부분들(222A), 및 복수의 방위각 부분들(222A)과 접촉하는 복수의 방사상 부분들(222B)을 포함한다. 본원에서, 방사상 부분들(222B)은 동일한 길이로 이루어지며, 복수의 방위각 부분들(222A)은 기판 지지부(200)의 중심 주위에 동심으로 배치된다. 다른 실시예들에서, 제1 전극(222)은 방위각 부분들(222A) 및/또는 방사상 부분들(222B)의 임의의 길이 조합 및/또는 어레인지먼트를 가질 수 있다. 도 2b에서, 제1 전극(222)은 단일 재료 파트 또는 복수의 전기적으로 커플링된 재료 파트들로 형성된다. 제2 전극(238)은 일체형 메시를 포함하고, 그리고 제2 전극(238)에 형성된 개구들 및 제1 전극(222)과 제2 전극(238) 사이에 배치된 제2 층(200B)의 유전체 재료에 의해, 제1 전극(222)으로부터 전기적으로 절연된다. 전형적으로, 제2 전극(238)의 표면적 대 제1 전극(222)의 표면적의 비율은 약 80:10 초과, 이를테면 약 90:10 초과, 또는 예컨대 약 90:10이다. 다른 실시예들에서, 제1 전극(222) 또는 그 제1 전극(222)의 일부는 제2 전극(238)보다 기판 지지 표면(203)에 더 근접하다.
[0025] 도 2c는 다른 실시예에 따른 기판 지지 조립체(205)의 평면도이다. 도 2c에서, 제1 전극(222)은 제2 전극(미도시)과 기판 지지부(200)의 표면 사이의 평면에 배치된다. 제1 전극(222)은, 복수의 방사상 부분들(222B)에 연결되지 않거나 복수의 방사상 부분들(222B) 중 하나 이상에 연결된 복수의 방위각 부분들(222A)을 갖는 일체형 재료 파트를 포함한다.
[0026] 본원에서, 제1 전력 소스(156)는 약 10 Hz 내지 약 100 kHZ, 이를테면 약 500 Hz 내지 약 50 kHZ의 주파수로 약 0 kV 내지 약 10 kV의 고 전압(HV) 펄스 DC 전력을 제1 전극(222)에 제공한다. 펄스 DC 전력은 기판 지지부(200)의 제1 층(200A)의 커패시턴스를 통해 기판에 용량성 커플링된다. 기판(115)과 기판 지지 표면(203) 사이에 전위를 제공함으로써 기판(115)과 기판 지지 표면(203) 사이에 클램핑력을 제공하는 제2 전극(238)은 약 -5000 V 내지 약 5000 V를 제공하는 제2 전력 소스(158)(본원에서는 정적 DC 전력 공급부)에 전기적으로 커플링된다.
[0027] 도 3a는 다른 실시예에 따른 기판 지지 조립체(305)의 일부의 확대 단면도이다. 도 3b는 도 3a에 도시된 제1 전극(335)(바이어스 전극)의 일부를 도시한다. 기판 지지 조립체(305)는 냉각 베이스(125) 및 기판 지지부(300)를 포함하며, 기판 지지부(300)는 냉각 베이스(125)에 열적으로 커플링되고, 냉각 베이스(125) 상에 배치된다. 기판 지지부(300)는 기판 지지부(300)에 배치된 복수의 전극들, 서브-표면 층(300B), 및 서브-표면 층(300B) 상에 배치된 표면 층(300A)을 포함한다. 복수의 전극들은 제1 전력 소스(156)에 기판(115)을 용량성 커플링시키기 위한 제1 전극(335)(바이어스 전극), 및 제2 전력 소스(158)로 기판 지지부(300)에 기판(115)을 전기적으로 클램핑하기 위한 제2 전극(338)을 포함한다.
[0028] 표면 층(300A)은 서브-표면 층(300B) 및 그 서브-표면 층(300B) 상에 배치된 복수의 전도성 피처들(342) 위에 형성된 유전체 코팅, 이를테면 Al2O3, AlN, Y2O3, 또는 이들의 조합들을 포함한다. 제1 전극(335)은 평면 부분(322), 평면 부분(322)과 표면 층(300A) 사이에 배치된 복수의 전도성 피처들(342), 및 복수의 전도성 피처들(342)에 평면 부분(322)을 전기적으로 커플링시키는 복수의 커넥터들(340)을 포함한다. 제2 전극(338)은 제1 전극(335)으로부터 전기적으로 절연되고, 제1 전극(335)의 평면 부분(322)과 평면적으로 배치된다. 본원에서, 제1 전극(335)의 평면 부분(322) 및 제2 전극(338)은 각각, 하나 이상의 전기 전도성 재료 파트들, 이를테면 금속 메시들, 포일들, 플레이트들, 또는 이들의 조합들로 형성된다. 일부 실시예들에서, 전극들, 및 전극들의 부분들(322, 338, 및 342)은 전도 층을 증착함으로써 동시에 또는 순차적으로 형성되며; 증착 방법들은 CVD, PECVD, ALD, PEALD, 증발, 스퍼터링, 플라즈마 아크 코팅, 에어로졸 코팅, 전기도금, 또는 이들의 조합들, 또는 임의의 적합한 코팅 방법을 포함한다. 제1 전극(335)의 평면 부분(322)은 연속 전기 전도성 재료로 형성되며, 제2 전극(338)은 하나 이상의 전기 커넥터들에 의해 서로 전기적으로 커플링된 하나 초과의 불연속 전기 전도성 재료 파트들로 형성된다. 다른 실시예들에서, 제1 전극(335)의 평면 부분(322) 및 제2 전극(338)은 각각, 연속 전기 전도성 재료 파트들로 형성되고, 그리고 이들의 구조들의 인터디지테이팅, 이를테면 도 2b에 도시된 인터디지테이트 구조에 의해 서로 전기적으로 절연된다. 다른 실시예들에서, 제2 전극(338)은 연속 전기 전도성 재료로 형성되며, 제1 전극(335)의 평면 부분(322)은 하나 이상의 전기 커넥터들에 의해 서로 전기적으로 커플링된 하나 초과의 불연속 전기 전도성 재료 파트들로 형성된다. 다른 실시예들에서, 제1 전극(335)의 평면 부분(322)은 제2 전극(338)보다 기판 지지 표면(303)에 더 근접하다. 일부 실시예들에서, 제1 전극(335)의 평면 부분(322)은 제1 전극(335)의 평면 부분(322)과 기판 지지 표면(303) 사이의 하나 이상의 유전체 층들에 의해 기판 지지 표면(303)으로부터 이격되며, 그 하나 이상의 유전체 층들은 약 100 μm 내지 약 300 μm, 이를테면 약 160 μm의 조합된 두께를 갖는다.
[0029] 복수의 전도성 피처들(342) 및 복수의 커넥터들(340)은 전기 전도성 재료, 이를테면 금속으로 형성된다. 예컨대, 일 실시예에서, 복수의 전도성 피처들(342)은 물리 기상 증착(PVD) 방법을 사용하여 증착되어 약 5 μm 내지 약 15 μm, 이를테면 약 10 μm의 두께를 갖는 티타늄으로 형성되며, 복수의 커넥터들(340)은 알루미늄으로 형성된다. 본원에서, 복수의 전도성 피처들(342)은 표면 층(300A)의 코팅 두께(T2)만큼 기판 지지 표면(303)으로부터 이격된다.
[0030] 전형적으로, 서브-표면 층(300B) 및/또는 표면 층(300A)은 유전체 재료들을 포함하고, 그리고 각각, 금속 산화물, 또는 금속 질화물, 또는 금속 산화물들 또는 금속 질화물들의 혼합물을 포함하는 유전체 재료, 이를테면, Al2O3, AlN, Y2O3, 또는 이들의 조합들로 형성된다. 표면 층(300A)의 유전체 코팅은 임의의 적합한 코팅 방법, 이를테면, CVD, PECVD, ALD, PEALD, 증발, 스퍼터링, 반응성 증발, 반응성 스퍼터링, 플라즈마 아크 코팅, 에어로졸 코팅, 또는 이들의 조합들을 사용하여 증착된다. 표면 층(300A)의 코팅 두께(T2)는 약 2 μm 내지 약 200 μm, 이를테면 약 5 μm 내지 약 100 μm이다. 일부 실시예들에서, 표면 층(300A)은, 약 10 μm, 약 30 μm, 또는 약 100 μm의 코팅 두께(T2)를 갖는 Al2O3로, 서브-표면 층(300B) 및 그 서브-표면 층(300B) 상에 배치된 복수의 전도성 피처들(342)을 에어로졸 코팅함으로써 형성된다. 일부 실시예들에서, 표면 층(300A)의 유전체 재료는 약 100 V/μm 내지 약 200 V/μm의 브레이크다운 전압을 갖는다.
[0031] 도 3c는 다른 실시예에 따른 기판 지지 조립체의 평면도이다. 도 3c에서, 제1 전극(335)의 평면 부분(322)은 제2 전극(미도시)과 기판 지지부(300)의 표면 사이의 평면에 배치된다. 본원의 평면 부분(322)은 복수의 방위각 부분(322A)을 갖는 일체형 재료 파트를 포함하고, 각각의 방위각 부분(322A)은 환형부(annulus)를 포함하며, 그 환형부는 환형부의 반경까지 그리고/또는 환형부의 반경을 통해 연장되는 복수의 방사상 부분들(322B)에 연결된다.
[0032] 도 4는 본원에서 설명되는 실시예들에 따른, 플라즈마 보조 프로세스 동안 기판을 바이어싱하는 방법(400)을 예시하는 흐름도이다. 방법(400)은, 410에서, 프로세싱 챔버 내로 프로세싱 가스를 유동시키는 단계를 포함하고, 420에서, 프로세싱 가스로부터 플라즈마를 형성하는 단계를 포함한다.
[0033] 방법(400)은, 430에서, 프로세싱 챔버에 배치된 기판 지지부, 이를테면 도 2a 및 도 2b에서 설명된 기판 지지부(200), 또는 도 3a 및 도 3b에서 설명된 기판 지지부(300)에 기판을 전기적으로 클램핑하는 단계를 포함한다. 기판 지지부에 기판을 전기적으로 클램핑하는 것은 기판 지지부에 배치된 정전 척킹(ESC) 전극과 기판 사이에 전위를 제공하는 것을 포함한다. 전형적으로, ESC는 DC 전력 공급부에 커플링되며, 본원에서, DC 전력 공급부는 약 -5000 V 내지 약 +5000 V, 이를테면 약 500 V 내지 약 4500 V, 이를테면 약 1000 V 내지 약 3000 V, 예컨대 약 2500V를 제공한다.
[0034] 방법(400)은, 440에서, 펄스 DC 전력 공급부로부터 바이어스 전극에 제공되는 펄스 DC 전력을, 기판 지지부의 제1 유전체 층의 커패시턴스를 통해, 기판에 용량성 커플링시킴으로써, 기판을 바이어싱하는 단계를 포함한다. 일부 실시예들에서, 기판은, 액티비티(410)에서의 프로세싱 챔버 내로 프로세싱 가스를 유동시키는 단계, 및/또는 액티비티(420)에서의 프로세싱 가스로부터 플라즈마를 형성하는 단계와 동시에 또는 그 전에 바이어싱된다. 본원에서, 바이어스 전극 또는 그 바이어스 전극의 일부는 기판 지지부의 제1 유전체 층과 제2 유전체 층 사이의 ESC 전극과 평면적으로 배치된다. 전형적으로, 펄스 DC 전력 공급부는 약 10 Hz 내지 약 100 kHZ의 주파수로 약 0 kV 내지 약 10 kV의 고 전압(HV) 펄스 DC 전력을 바이어스 전극에 제공한다. 다른 실시예들에서, 바이어스 전극 또는 그 바이어스 전극의 일부는 ESC 전극보다 기판 지지 표면에 더 근접하다. 플라즈마가 또한, 동작(420) 후, 동작(430) 후, 또는 동작(440) 후에 형성될 수 있다는 것이 유의되어야 한다.
[0035] 본원에서 설명되는 기판 지지 조립체들 및 방법들은, 플라즈마 보조 프로세싱 동안, 정전 클램핑력의 사용과 양립가능한, 기판의 용량성 커플링 펄스 DC 바이어싱을 가능하게 한다. 펄스 DC 바이어싱은 기판 표면에서의 그리고 기판 표면에 형성된 피처 개구들 내에서의 이온 에너지 및 각도 분포의 증가된 제어를 가능하게 한다. 이 증가된 제어는, 적어도, 고 종횡비 피처들 및/또는 직선 에칭 프로파일을 요구하는 피처들의 형성, 이를테면, 비-휘발성 플래시 메모리 디바이스들 및 동적 램덤 액세스 메모리 디바이스들과 같은 메모리 디바이스들을 위한 유전체 재료들에서의 고 종횡비 에칭; 섈로우 트렌치 아이솔레이션(STI) 애플리케이션들을 위한 실리콘 에칭; 및 FinFET 디바이스들에서 사용되는 실리콘 핀들에 바람직하다.
[0036] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 기판 지지부를 포함하며,
    상기 기판 지지부는,
    제1 유전체 층 ― 상기 제1 유전체 층은 기판을 지지하기 위해 제2 유전체 층 상에 배치됨 ―;
    상기 제1 유전체 층의 커패시턴스를 통해 상기 기판에 펄스 DC 전력을 용량성 커플링시키기 위해, 상기 제1 유전체 층과 상기 제2 유전체 층 사이에 배치된 제1 전극; 및
    제2 전극
    을 포함하고,
    상기 제2 전극은, 상기 기판과 상기 제2 전극 사이에 전위를 제공함으로써 상기 기판 지지부에 상기 기판을 전기적으로 클램핑하기 위한 것이고,
    상기 제2 전극은 상기 제1 전극으로부터 전기적으로 절연되는,
    기판 지지 조립체.
  2. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 인터디지테이트 구조(interdigitated structure)를 갖는,
    기판 지지 조립체.
  3. 제1 항에 있어서,
    상기 제1 전극의 적어도 일부는 상기 제2 전극보다 기판 지지 표면에 더 근접한,
    기판 지지 조립체.
  4. 제1 항에 있어서,
    상기 제1 전극의 제1 표면적 대 상기 제2 전극의 제2 표면적의 비율은 약 80 대 10 미만인,
    기판 지지 조립체.
  5. 제4 항에 있어서,
    상기 제1 유전체 층은 상기 제1 전극의 적어도 일부와 기판 지지 표면 사이에 배치되고, 약 2 μm 내지 약 200 μm의 두께를 갖는,
    기판 지지 조립체.
  6. 제1 항에 있어서,
    상기 제1 전극은 평면 부분, 상기 평면 부분과 기판 지지 표면 사이에 배치된 복수의 전도성 피처(feature)들, 및 상기 복수의 전도성 피처들에 상기 평면 부분을 전기적으로 커플링시키는 복수의 커넥터들을 포함하는,
    기판 지지 조립체.
  7. 제6 항에 있어서,
    상기 제1 유전체 층은 상기 제2 유전체 층 위에 형성된 유전체 코팅을 포함하며, 상기 복수의 전도성 피처들은 상기 제2 유전체 층 상에 배치되는,
    기판 지지 조립체.
  8. 제6 항에 있어서,
    상기 제1 유전체 층은 약 5 μm 내지 약 200 μm의 두께를 갖는,
    기판 지지 조립체.
  9. 제6 항에 있어서,
    상기 제1 유전체 층은 약 100 V/μm 내지 약 200 V/μm의 브레이크다운 전압을 갖는,
    기판 지지 조립체.
  10. 프로세싱 볼륨을 정의하는, 하나 이상의 측벽들 및 최하부; 및
    상기 프로세싱 볼륨에 배치된 기판 지지 조립체
    를 포함하며,
    상기 기판 지지 조립체는,
    열 전도성 재료로 형성된 냉각 베이스;
    상기 냉각 베이스에 열적으로 커플링된 기판 지지부 ― 상기 기판 지지부는 제1 유전체 재료 층 및 제2 유전체 재료 층을 포함함 ―;
    상기 제1 유전체 재료 층의 커패시턴스를 통해 기판에 펄스 DC 전력을 용량성 커플링시키기 위해, 상기 제1 유전체 재료 층과 상기 제2 유전체 재료 층 사이에 배치된 제1 전극; 및
    제2 전극
    을 포함하고,
    상기 제2 전극은, 상기 기판과 상기 제2 전극 사이에 전위를 제공함으로써 상기 기판 지지부에 상기 기판을 전기적으로 클램핑하기 위한 것이고,
    상기 제2 전극은 상기 제1 전극으로부터 전기적으로 절연되는,
    프로세싱 챔버.
  11. 제10 항에 있어서,
    상기 제1 전극, 및 상기 제2 전극의 적어도 일부는 평면적으로 배치되는,
    프로세싱 챔버.
  12. 제10 항에 있어서,
    상기 제1 전극의 적어도 일부는 상기 제2 전극보다 기판 지지 표면에 더 근접한,
    프로세싱 챔버.
  13. 제10 항에 있어서,
    상기 제1 전극은 평면 부분, 상기 평면 부분과 기판 지지 표면 사이에 배치된 복수의 전도성 피처들, 및 상기 복수의 전도성 피처들에 상기 평면 부분을 전기적으로 커플링시키는 복수의 커넥터들을 포함하는,
    프로세싱 챔버.
  14. 프로세싱 챔버 내로 프로세싱 가스를 유동시키는 단계;
    상기 프로세싱 가스로부터 플라즈마를 형성하는 단계;
    프로세싱 챔버에 배치된 기판 지지부에 배치된 제1 전극과 기판 사이에 전위를 제공함으로써, 상기 기판 지지부에 상기 기판을 전기적으로 클램핑하는 단계 ― 상기 기판 지지부는 제1 유전체 층 및 제2 유전체 층을 포함함 ―; 및
    제2 전극에 제공되는 펄스 DC 전력을, 상기 제1 유전체 층의 커패시턴스를 통해, 상기 기판에 용량성 커플링시키는 단계
    를 포함하며,
    상기 제2 전극의 적어도 일부는 상기 제1 유전체 층과 상기 제2 유전체 층 사이에 배치되는,
    기판을 프로세싱하기 위한 방법.
  15. 제14 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 서로 평면적으로 배치되며, 상기 제1 전극의 제1 표면적 대 상기 제2 전극의 제2 표면적의 비율은 약 80 대 10 초과인,
    기판을 프로세싱하기 위한 방법.
KR1020207007494A 2017-09-20 2018-07-19 이중 매립 전극들을 갖는 기판 지지부 KR102343829B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/710,700 US10811296B2 (en) 2017-09-20 2017-09-20 Substrate support with dual embedded electrodes
US15/710,700 2017-09-20
PCT/US2018/042961 WO2019060029A1 (en) 2017-09-20 2018-07-19 SUBSTRATE SUPPORT WITH DOUBLE INTEGRATED ELECTRODES

Publications (2)

Publication Number Publication Date
KR20200030642A true KR20200030642A (ko) 2020-03-20
KR102343829B1 KR102343829B1 (ko) 2021-12-24

Family

ID=65720602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007494A KR102343829B1 (ko) 2017-09-20 2018-07-19 이중 매립 전극들을 갖는 기판 지지부

Country Status (6)

Country Link
US (1) US10811296B2 (ko)
JP (1) JP6967656B2 (ko)
KR (1) KR102343829B1 (ko)
CN (1) CN110998783B (ko)
TW (1) TWI736785B (ko)
WO (1) WO2019060029A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153003A (ko) 2021-11-29 2021-12-16 김고은 내비형 모빌리티 도난 방지기

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532497B2 (en) * 2016-06-07 2022-12-20 Applied Materials, Inc. High power electrostatic chuck design with radio frequency coupling
WO2019143474A1 (en) * 2018-01-18 2019-07-25 Applied Materials, Inc. Etching apparatus and methods
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
CN116844934A (zh) * 2019-02-05 2023-10-03 东京毅力科创株式会社 等离子体处理装置
US11260432B2 (en) 2019-09-19 2022-03-01 Applied Materials, Inc. In-situ DC plasma for cleaning pedestal heater
US11043387B2 (en) 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252047A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 静電吸着電極
JPH1064987A (ja) * 1996-05-02 1998-03-06 Applied Materials Inc ヒューズ付き多重電極静電チャック
WO2010008006A1 (ja) * 2008-07-16 2010-01-21 住友重機械工業株式会社 プラズマ処理装置およびプラズマ処理方法
JP2011119654A (ja) * 2009-10-26 2011-06-16 Shinko Electric Ind Co Ltd 静電チャック用基板及び静電チャック

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340462A (en) 1981-02-13 1982-07-20 Lam Research Corporation Adjustable electrode plasma processing chamber
US6253704B1 (en) 1995-10-13 2001-07-03 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US5770023A (en) 1996-02-12 1998-06-23 Eni A Division Of Astec America, Inc. Etch process employing asymmetric bipolar pulsed DC
US6051114A (en) 1997-06-23 2000-04-18 Applied Materials, Inc. Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6273958B2 (en) * 1999-06-09 2001-08-14 Applied Materials, Inc. Substrate support for plasma processing
US6201208B1 (en) 1999-11-04 2001-03-13 Wisconsin Alumni Research Foundation Method and apparatus for plasma processing with control of ion energy distribution at the substrates
AU2001224729A1 (en) 2000-01-10 2001-07-24 Tokyo Electron Limited Segmented electrode assembly and method for plasma processing
EP1435654A3 (en) * 2000-05-10 2004-07-14 Ibiden Co., Ltd. Electrostatic chuck
US20040066601A1 (en) * 2002-10-04 2004-04-08 Varian Semiconductor Equipment Associates, Inc. Electrode configuration for retaining cooling gas on electrostatic wafer clamp
US7126808B2 (en) 2003-04-01 2006-10-24 Varian Semiconductor Equipment Associates, Inc. Wafer platen equipped with electrostatic clamp, wafer backside gas cooling, and high voltage operation capability for plasma doping
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7601246B2 (en) 2004-09-29 2009-10-13 Lam Research Corporation Methods of sputtering a protective coating on a semiconductor substrate
US7872292B2 (en) 2006-02-21 2011-01-18 United Microelectronics Corp. Capacitance dielectric layer and capacitor
JP2008041993A (ja) * 2006-08-08 2008-02-21 Shinko Electric Ind Co Ltd 静電チャック
EP1912266A1 (en) 2006-10-10 2008-04-16 STMicroelectronics S.r.l. Method of forming phase change memory devices in a pulsed DC deposition chamber
EP2102888B1 (en) 2006-12-12 2015-07-29 Oerlikon Advanced Technologies AG Arc suppression and pulsing in high power impulse magnetron sputtering (hipims)
US8422193B2 (en) 2006-12-19 2013-04-16 Axcelis Technologies, Inc. Annulus clamping and backside gas cooled electrostatic chuck
US7718538B2 (en) 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
KR100855002B1 (ko) 2007-05-23 2008-08-28 삼성전자주식회사 플라즈마 이온 주입시스템
JP5018244B2 (ja) 2007-05-30 2012-09-05 住友大阪セメント株式会社 静電チャック
US20090004836A1 (en) 2007-06-29 2009-01-01 Varian Semiconductor Equipment Associates, Inc. Plasma doping with enhanced charge neutralization
KR20090024866A (ko) 2007-09-05 2009-03-10 주식회사 코미코 기판 지지유닛 및 이를 갖는 기판 가공 장치
US8133359B2 (en) 2007-11-16 2012-03-13 Advanced Energy Industries, Inc. Methods and apparatus for sputtering deposition using direct current
KR101555725B1 (ko) 2007-11-29 2015-09-25 램 리써치 코포레이션 마이크로로딩을 제어하기 위한 펄스화된 바이어스 플라즈마 프로세스
JP5295833B2 (ja) 2008-09-24 2013-09-18 株式会社東芝 基板処理装置および基板処理方法
US8383001B2 (en) 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US8382999B2 (en) 2009-03-26 2013-02-26 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
US8404598B2 (en) * 2009-08-07 2013-03-26 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
US20120000421A1 (en) 2010-07-02 2012-01-05 Varian Semicondutor Equipment Associates, Inc. Control apparatus for plasma immersion ion implantation of a dielectric substrate
US8828883B2 (en) 2010-08-24 2014-09-09 Micron Technology, Inc. Methods and apparatuses for energetic neutral flux generation for processing a substrate
US20120088371A1 (en) 2010-10-07 2012-04-12 Applied Materials, Inc. Methods for etching substrates using pulsed dc voltage
US8757603B2 (en) * 2010-10-22 2014-06-24 Applied Materials, Inc. Low force substrate lift
US8916056B2 (en) 2012-10-11 2014-12-23 Varian Semiconductor Equipment Associates, Inc. Biasing system for a plasma processing apparatus
US10049948B2 (en) 2012-11-30 2018-08-14 Lam Research Corporation Power switching system for ESC with array of thermal control elements
US8941969B2 (en) * 2012-12-21 2015-01-27 Applied Materials, Inc. Single-body electrostatic chuck
KR102064914B1 (ko) 2013-03-06 2020-01-10 삼성전자주식회사 식각 공정 장치 및 식각 공정 방법
US20140262755A1 (en) 2013-03-13 2014-09-18 Applied Materials, Inc. Uv-assisted reactive ion etch for copper
US20140271097A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US20140263182A1 (en) 2013-03-15 2014-09-18 Tokyo Electron Limited Dc pulse etcher
JP6441927B2 (ja) 2013-08-06 2018-12-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 局部的に加熱されるマルチゾーン式の基板支持体
JP6024921B2 (ja) * 2013-11-01 2016-11-16 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US9853579B2 (en) * 2013-12-18 2017-12-26 Applied Materials, Inc. Rotatable heated electrostatic chuck
US9101038B2 (en) 2013-12-20 2015-08-04 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
KR102222902B1 (ko) 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
US20170263478A1 (en) 2015-01-16 2017-09-14 Lam Research Corporation Detection System for Tunable/Replaceable Edge Coupling Ring
US10163610B2 (en) 2015-07-13 2018-12-25 Lam Research Corporation Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
US9761459B2 (en) 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10192751B2 (en) 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US20170115657A1 (en) 2015-10-22 2017-04-27 Lam Research Corporation Systems for Removing and Replacing Consumable Parts from a Semiconductor Process Module in Situ
US10124492B2 (en) 2015-10-22 2018-11-13 Lam Research Corporation Automated replacement of consumable parts using end effectors interfacing with plasma processing system
US10062599B2 (en) 2015-10-22 2018-08-28 Lam Research Corporation Automated replacement of consumable parts using interfacing chambers
US9881820B2 (en) 2015-10-22 2018-01-30 Lam Research Corporation Front opening ring pod
US9601319B1 (en) 2016-01-07 2017-03-21 Lam Research Corporation Systems and methods for eliminating flourine residue in a substrate processing chamber using a plasma-based process
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10438833B2 (en) 2016-02-16 2019-10-08 Lam Research Corporation Wafer lift ring system for wafer transfer
US9966231B2 (en) 2016-02-29 2018-05-08 Lam Research Corporation Direct current pulsing plasma systems
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9852889B1 (en) 2016-06-22 2017-12-26 Lam Research Corporation Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252047A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 静電吸着電極
JPH1064987A (ja) * 1996-05-02 1998-03-06 Applied Materials Inc ヒューズ付き多重電極静電チャック
WO2010008006A1 (ja) * 2008-07-16 2010-01-21 住友重機械工業株式会社 プラズマ処理装置およびプラズマ処理方法
JP2011119654A (ja) * 2009-10-26 2011-06-16 Shinko Electric Ind Co Ltd 静電チャック用基板及び静電チャック

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153003A (ko) 2021-11-29 2021-12-16 김고은 내비형 모빌리티 도난 방지기

Also Published As

Publication number Publication date
US20190088519A1 (en) 2019-03-21
KR102343829B1 (ko) 2021-12-24
JP2020534667A (ja) 2020-11-26
CN110998783B (zh) 2022-11-22
TW201933424A (zh) 2019-08-16
TWI736785B (zh) 2021-08-21
JP6967656B2 (ja) 2021-11-17
US10811296B2 (en) 2020-10-20
CN110998783A (zh) 2020-04-10
WO2019060029A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
KR102343829B1 (ko) 이중 매립 전극들을 갖는 기판 지지부
US20210183681A1 (en) Substrate support with multiple embedded electrodes
US10904996B2 (en) Substrate support with electrically floating power supply
US10714372B2 (en) System for coupling a voltage to portions of a substrate
US10763150B2 (en) System for coupling a voltage to spatially segmented portions of the wafer with variable voltage
US11728139B2 (en) Process chamber for cyclic and selective material removal and etching
US20190088518A1 (en) Substrate support with cooled and conducting pins

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant