KR20200026620A - 에피택셜 웨이퍼 제조 장치 - Google Patents

에피택셜 웨이퍼 제조 장치 Download PDF

Info

Publication number
KR20200026620A
KR20200026620A KR1020180104806A KR20180104806A KR20200026620A KR 20200026620 A KR20200026620 A KR 20200026620A KR 1020180104806 A KR1020180104806 A KR 1020180104806A KR 20180104806 A KR20180104806 A KR 20180104806A KR 20200026620 A KR20200026620 A KR 20200026620A
Authority
KR
South Korea
Prior art keywords
layer
wafer
disposed
silicon carbide
gas
Prior art date
Application number
KR1020180104806A
Other languages
English (en)
Other versions
KR102523500B1 (ko
Inventor
정지철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180104806A priority Critical patent/KR102523500B1/ko
Publication of KR20200026620A publication Critical patent/KR20200026620A/ko
Application granted granted Critical
Publication of KR102523500B1 publication Critical patent/KR102523500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실시예로, 챔버; 상기 챔버와 결합하는 리드; 상기 리드의 저면에 배치되고 중심축에 배치되는 관통홀을 포함하는 실링; 상기 챔버 내에 배치되며 웨이퍼가 배치되는 메인 디스크; 및 상기 관통홀에 삽입되는 가스 분사기;를 포함하고, 상기 메인 디스크는, 상기 웨이퍼가 배치되는 안착부; 상기 웨이퍼가 안착하고 상기 안착부 내부에 배치되는 회전판; 및 상기 회전판의 가장자리에 배치되는 홀더;를 포함하고, 상기 실링 하부에 배치되는 제1 층, 홀더 상에 배치되는 제2 층, 및 사익 메인 디스크 가장자리 상면에 배치되는 제3 층 중 적어도 하나를 더 포함하고, 상기 제1 층, 상기 제2 층 및 상기 제3 층은 제1 도펀트 및 제2 도펀트 중 적어도 하나에 의해 도핑된 실리콘 카바이드를 포함하는 에피택셜 웨이퍼 제조 장치를 개시한다.

Description

에피택셜 웨이퍼 제조 장치{APPARATUS FOR MANUFACTURING EPITAXIAL WAFER}
실시예는 에피택셜 웨이퍼 제조 장치에 관한 것이다.
일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다.
이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
기판 또는 웨이퍼 상에 탄화규소 박막을 증착하기 위해서는, 웨이퍼와 반응할 수 있는 반응 가스가 투입되어야 한다. 일례로, 표준전구체인 실란(SiH4), 에틸렌(C2H4) 또는, 메틸트리클로로실레인(methyltrichlorosilane;MTS)과 같은 원료를 투입하고, 원료를 가열하여 CH3, SiClx 등의 중간 화합물을 생성한 후, 이러한 중간 화합물이 증착부에 투입되어 서셉터 내에 위치하는 웨이퍼와 반응하여 탄화규소 에피층을 증착할 수 있다.
그러나, 일반적으로 웨이퍼분만 아니라 에피택셜 웨이퍼 제조 장치의 챔버 내의 실링에도 탄화규소가 기생 성장하는 문제가 존재한다. 그리고 기생 성장한 탄화규소가 웨이퍼 상에 떨어지는 문제가 존재한다.
실시예는 웨이퍼 상에 기생 입자가 성장하는 것을 방지하는 에피택셜 웨이퍼 제조 장치를 제공한다.
실시예는 품질이 개선된 웨이퍼 및 이를 제조하는 에피택셜 웨이퍼 제조 장치를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 장치는 챔버; 상기 챔버와 결합하는 리드; 상기 리드의 저면에 배치되고 중심축에 배치되는 관통홀을 포함하는 실링; 상기 챔버 내에 배치되며 웨이퍼가 배치되는 메인 디스크; 및 상기 관통홀에 삽입되는 가스 분사기;를 포함하고, 상기 메인 디스크는, 상기 웨이퍼가 배치되는 안착부; 상기 웨이퍼가 안착하고 상기 안착부 내부에 배치되는 회전판; 및 상기 회전판의 가장자리에 배치되는 홀더;를 포함하고, 상기 실링 하부에 배치되는 제1 층, 홀더 상에 배치되는 제2 층, 및 사익 메인 디스크 가장자리 상면에 배치되는 제3 층 중 적어도 하나를 더 포함하고, 상기 제1 층, 상기 제2 층 및 상기 제3 층은 제1 도펀트 및 제2 도펀트 중 적어도 하나에 의해 도핑된 실리콘 카바이드를 포함한다.
상기 제1 도펀트는 5족 원소를 포함하고, 상기 제2 도펀트는 3족 원소를 포함할 수 있다.
상기 제1 층은,
상기 실링 하부에 배치되는 제1-1 층; 및 상기 제1-1 층 하부에 배치되는 제1-2 층을 포함하고, 상기 제1-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하고, 상기 제1-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함할 수 있다.
상기 제2 층은,
상기 홀더 상부에 배치되는 제2-1 층; 및 상기 제2-1 층 상부에 배치되는 제2-2 층을 포함하고, 상기 제2-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하고, 상기 제2-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함할 수 있다.
상기 제3 층은,
상기 메인 디스크 가장자리 상면 상에 배치되는 제3-1 층; 및 상기 제3-1 층 상부에 배치되는 제3-2 층을 포함하고, 상기 제3-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하고, 상기 제3-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함할 수 있다.
상기 제1 영역은 상기 안착부 및 상기 회전판의 중앙에 위치할 수 있다.
상기 회전판은 상기 웨이퍼가 안착하는 제1 영역; 상기 제1 영역의 가장자리인 제2 영역을 포함하고, 상기 홀더는 상기 제2 영역에 배치될 수 있다.
상기 홀더는 상부에 경사면을 포함하고,
상기 제2 층은 상기 경사면을 따라 경사질 수 있다.
실시예에 따르면, 웨이퍼 상에 기생 입자가 성장하는 것을 방지하는 에피택셜 웨이퍼 제조 장치를 구현할 수 있다.
실시예에 따르면, 품질이 개선된 웨이퍼 및 이를 제조하는 에피택셜 웨이퍼 제조 장치를 구현할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 일실시예에 따른 에피택셜 웨이퍼 제조 장치의 구성도이고,
도 2는 도 1에서 A부분의 확대도이고,
도 3은 도 2에서 B부분의 확대도이고,
도 4는 도 3의 개념도이고,
도 5는 일실시예에 따른 에피택셜 웨이퍼의 단면도이고,
도 6은 일실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고,
도 7은 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고,
도 8은 또 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고,
도 9는 도 6의 변형예이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 일실시예에 따른 에피택셜 웨이퍼 제조 장치의 구성도이고,
도 1을 참조하면, 본 발명의 일실시예에 따른 에피택셜 웨이퍼 제조 장치(100)는 공정 챔버(110), 리드(120), 실링(130), 가스 분사기(140), 메인 디스크(150) 및 가열 부재(160)를 포함할 수 있다.
공정 챔버(110)는 에피택셜 층의 증착 공정이 이루어지는 내부 공간(110a)을 가질 수 있다. 공정 챔버(110)는 에피택셜 웨이퍼(이하 '웨이퍼' 또는 '에피택셜 웨이퍼'로 설명함)의 진입 및 배출을 위하여 상부에 개방된 개구를 포함할 수 있다. 다만, 이러한 위치에 한정되는 것은 아니다. 그리고 공정 챔버(110)의 개구는 리드(120)에 의하여 밀폐될 수 있다.
일반적으로, 공정 챔버(110) 내의 공정은 고온에서 이루어지기 때문에, 공정 챔버(110)는 고온에서 견딜 수 있는 다양한 소재 및 다양한 형상을 포함할 수 있다.
또한, 공정 챔버(110)는 공정이 끝난 이후의 공정 가스를 외부로 배출하는 가스 배출구(111)를 포함할 수 있다. 가스 배출구(111)는 공정 챔버(110)의 내부로부터 측면 또는 바닥면을 관통하여 공정 챔버(110)의 외부로 연장될 수 있다. 도 1에서는 가스 배출구(111)가 공정 챔버(110)의 일측면 및 타측면에 배치되도록 도시되었으나, 이것으로 본 발명의 가스 배출구(111)를 한정하는 것은 아니다.
공정 챔버(110)는 내부 압력을 조절하기 위한 압력 조절부(112)를 더 포함할 수 있다. 압력 조절부(112)는 공정 챔버(110)의 내부를 진공 상태로 만들 수 있다. 압력 조절부(112)는 진공 펌프, 압력 센서, 다수의 밸브 등을 포함할 수 있다.
리드(120)는 공정 챔버(110)와 결합될 수 있다. 리드(120)는 공정 챔버(110)의 개구를 밀폐할 수 있다. 리드(120)는 공정 챔버(110) 내에 웨이퍼가 진입 및 배출될 때에는 개방될 수 있다. 리드(120)는 증착 공정이 이루어지는 도중에는 공정 챔버(110)의 개구에 완전히 밀착되어 공정 가스가 외부로 유출되지 않도록 할 수 있다.
실링(ceiling)(130)은 리드(120)의 하부에 배치될 수 있다. 구체적으로, 실링(130)은 공정 챔버(110)의 내부 공간(110a)을 향하는 리드(120)의 내면을 보호할 수 있다. 또한, 실링(130)은 공정 도중 공정 챔버(110) 내부의 온도 상승과 함께 온도가 상승할 수 있다. 실링(130)의 온도 상승으로 인하여 공정 챔버(110) 내의 공정 가스가 보다 원활하게 이동할 수 있다.
그리고 실링(130)은 고온에 대한 내구성이 좋은 재료를 사용하여 형성될 수 있다. 예를 들어, 실링(130)은 실리콘 카바이드(SiC, 탄화 규소)를 포함할 수 있다. 실링(130)이 탄화규소로 이루어질 경우, 실링의 교체 주기가 감소하여 에피택셜 제조 장치의 유지보수 비용이 절약될 수 있다. 즉, 일반적으로는 흑연(Graphite)에 탄화탄탈(TaC)을 코팅하여 실링을 형성하였는데, 고온 환경에 노출되면 탄화탄탈이 흑연에서 쉽게 박리되는 단점이 있었다. 이에 따라, 실링(130)의 재료로써 고온에 보다 적합한 실리콘 카바이드를 사용할 수도 있다. 따라서, 표면(코팅층)이 박리되는 현상을 제거하고, 실링의 내구성 향상 및 수명 연장이 가능하다. 다만, 이러한 재질에 한정되는 것은 아니다.
또한, 실링(130)은 내부 공간(110a), 즉 메인 디스크(150)를 향하여 배치되는 제1 면(130a)과 리드(120)를 향하여 배치되는 제2 면(130b)을 포함할 수 있다. 이 때, 제1 면(130a)은 요철부를 포함할 수 있다. 이에 따라, 기생 성장한 입자와의 부착력을 개선할 수 있다. 다만, 이러한 구조에 한정되는 것은 아니다. 또한, 실링(130)은 흑연(graphite)을 더 포함할 수도 있다. 실링(130)의 상세한 구성에 대해서는 후술하도록 한다.
가스 분사기(140)는 공정 챔버(110) 내부로 다양한 공정 가스를 분사할 수 있다. 특히, 가스 분사기(140)는 노즐(142)을 포함할 수 있다. 그리고 가스 분사기(140)는 노즐(142)을 통해 웨이퍼와 반응하여 원하는 에피층을 성장시키기 위한 공정 가스를 공급할 수 있다. 노즐(142)은 중심축(C)과 수직한 방향으로 가스분사기(140)에 형성된 홈일 수 있다. 여기서, 중심축(C)은 메인 디스크의 중앙에 위치한다.
그리고 가스 분사기(140)는 리드(120) 및 실링(130)을 관통하도록 배치될 수 있다. 가스 분사기(140)는 일측이 공정 챔버(110) 외부에 배치된 가스 공급부(141)와 연결될 수 있다. 가스 분사기(140)의 타측은 일측으로부터 연장되어 공정 챔버(110)의 내부 공간(110a)에 배치될 수 있다. 다만, 이러한 구조에 한정되는 것은 아니다.
가스 분사기(140)는 가스 공급부(141)로부터 공정 가스를 공급받을 수 있다. 가스 공급부(141)는 공정 가스가 저장된 용기, 유량 센서, 유량 제어 밸브 등을 포함할 수 있다. 공정 가스는 에피택셜 성장의 소스가 되는 성장 가스와, 성장 과정에서 도핑을 수행하기 위한 도핑 가스를 포함할 수 있다.
도핑 가스는 에피택셜 성장에 의해 적층될 에피택셜 층에 실제 도핑이 이루어지는 원소에 상응하는 소스 가스와, 그 소스 가스를 희석 또는 이동시키는데 사용되는 희석 가스(캐리어 가스)를 포함할 수 있다.
웨이퍼가 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)인 경우, 에피택셜 성장을 위한 성장 가스로는 웨이퍼와 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다.
이 때, 웨이퍼 상에 적층될 에피택셜층을 N 형으로 도핑시키고자 하는 경우, 소스 가스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.
그리고 웨이퍼 상에 적층될 에피택셜층을 P 형으로 도핑시키고자 하는 경우, 소스 가스로는 알루미늄 가스(AL) 등의 3족 원소의 물질이 이용될 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고, 웨이퍼는 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있다. 또한, 반응 소스는 에피택셜층의 피적층 대상인 웨이퍼의 재질 및 종류에 따라서 상이해질 수도 있다.
또한, 실제 도핑에 관여할 소스 가스 또한 도핑될 타입(N 형 또는 P 형)에 따라 상이해질 수 있다. 예시적으로 실리콘 카바이드 계열의 웨이퍼에 질소 가스를 소스 가스로 하여 에피택셜 도핑 성장을 시킬 수 있다. 이때, 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
공정 가스는 에피택셜 층을 식각하기 위한 반응 가스, 공정 챔버(110) 내에서 플라즈마를 점화시키기 위한 플라즈마 점화용 가스, 공정 챔버(110) 내부의 압력 조절 및 퍼지 기능을 수행하는 불활성 가스 등을 더 포함할 수도 있다.
메인 디스크(150)는 공정 챔버(110)의 내부 공간(110a)에 배치될 수 있다. 메인 디스크(150)는 가스 분사기(140) 및 실링(130) 하부에 배치될 수 있다. 메인 디스크(150)는 상면에 웨이퍼가 배치되는 복수의 안착부(151)를 포함할 수 있다. 특히, 안착부(151)는 메인 디스크(150) 중 가스 분사기(140)와 마주보는 면에 배치될 수 있다. 도면에서는 안착부(151)가 메인 디스크(150)의 일측 및 타측에 각각 하나씩 배치된 것으로 도시하였으나, 이러한 개수 및 위치로 본 발명을 한정하지는 않는다.
증착 공정이 진행되면, 일정 반응 온도 환경에서 안착부(151)에 배치된 웨이퍼 상에 웨이퍼와 공정 가스의 화학적인 기상 반응에 의해 에피택셜 층이 증착될 수 있다.
메인 디스크(150)의 저면에는 스핀들(152)이 연결될 수 있다. 스핀들(152)은 메인 디스크(150)의 중앙부를 지지할 수 있다. 스핀들(152)은 메인 디스크(150)의 저면으로부터 공정 챔버(110)의 하면을 관통하여 외부로 연장될 수 있다. 스핀들(152)은 외부 구동부와 연결되어 회전되거나 상하부로 이동할 수 있다. 즉, 메인 디스크(150)는 스핀들(152)과 연결되어 제1 회전축을 기준으로 시계 방향 또는 반시계 방향으로 회전될 수 있다. 여기서, 제1 회전축은 스핀들(152), 메인 디스크(150) 및 실링(130)의 중심축(C)과 동일할 수 있다. 그리고 중심축(C)은 원형 실링(130)의 중심에서 관통홀의 형성 방향으로 이루어진 축이며, 이하 중심축(C)으로 설명한다.
또한, 메인 디스크(150)는 스핀들(152)과 연결되어 상부 또는 하부로 이동할 수 있다. 메인 디스크(150)와 안착부(151)에 대한 자세한 설명은 이하 도 3에서 후술한다.
가열 부재(160)는 메인 디스크(150)의 하부에 배치될 수 있다. 가열 부재(160)는 메인 디스크(150)를 가열할 수 있다. 특히, 가열 부재(160)는 안착부(151)와 인접한 영역에 배치될 수 있다. 즉, 가열 부재(160)는 안착부(151)에 배치되는 웨이퍼를 가열시킬 수 있다. 가열 부재(160)는 웨이퍼를 반응 온도로 가열함으로써 웨이퍼 상에 에피택셜 층의 증착 공정 또는 식각 공정이 용이하게 이루어지도록 할 수 있다.
가열 부재(160)는 복수 개로 구비될 수 있다. 가열 부재(160)는 전기 히터, 고주파유도, 적외선 방사 및 레이저 등 다양한 방법을 통해 열을 발산할 수 있다.
도 2는 도 1에서 A부분의 확대도이고, 도 3은 도 2에서 B부분의 확대도이고, 도 4는 도 3의 개념도이다.
먼저, 도 2를 참조하면, 실시예에 따른 에피택셜 웨이퍼 제조 장치에서 실링(130) 하부에는 제1 층(131)이 배치될 수 있다. 제1 층(131)은 실링(130)의 제1 면(130a)에 배치될 수 있다.
제1 층(131)은 n형 실리콘 카바이드 또는 p형 실리콘 카바이드를 모두 포함할 수 있다. 실시예로, 제1 층(131)은 제1-1 층(131a) 및 제1-2 층(131b)을 적어도 하나 포함할 수 있다. 여기서, 제1-1 층(131a)은 실링(130)과 하부의 제1-2 층(131b) 사이에 배치될 수 있다.
먼저, 제1-1 층(131a)은 p형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제1-1 층(131a)은 알루미늄 실리콘 카바이드(AlSiC)를 포함할 수 있다. 이와 달리, 제1-2 층(131b)은 n형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제1-2 층(131b)은 실리콘 카바이드 나이트라이드(SiCN)을 포함할 수 있다.
이와 같이, 제1-1 층(131a)과 제1-2 층(131b)은 서로 다른 극성으로 도핑된 실리콘 카바이드로 이루어질 수 있다. 이 때, 상술한 바와 같이 P형 실리콘 카바이드를 포함하는 층은 최하부에 배치하지 않을 수 있다. 즉, 제1-1 층(131a)은 제1-2 층(131b)의 상부에 배치하여 노출되지 않을 수 있다.
이러한 구성에 의하여, 제1-1 층(131a)에서 도펀트에 의해 부식물 또는 반응물이 발생하는 것을 방지할 수 있다. 예를 들어, 제1-1 층(131a)이 최하부에 배치되는 경우에 Al 등의 3족 원소의 물질을 포함하는 실리콘 카바이드는 공정 챔버에서 공정의 순환시키는 동안 시간에 따라 반응물 또는 부식물을 증발 등에 의해 발생시킬 수 있다. 이에 따라, 웨이퍼 상에 N형 실리콘 카바이드로 도핑하는 공정에서도 상기 반응물 또는 부식물에 의해 n형 도펀트(예컨대, 5족 원소)에 의한 도핑 효과가 상쇄되어 전기적 효과가 저하되는 문제가 발생한다. 즉, 제1-1 층(131a)을 제1-2 층(131b)와 실링(130) 사이에 배치하여, 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다.
또한, 제1 층(131)은 N형 또는 P형 실리콘 카바이드를 포함하여 제1 층(131) 하부에 기생 성장하는 기생 입자(예를 들어, SiC, P)와 용이하게 결합할 수 있다. 보다 구체적으로, 실리콘 카바이드(SiC)를 포함하는 웨이퍼 상에는 성장 시 단결정 구조로 성장하나, 실링(130) 또는 제1 층(131) 하부에서 다결정구조로 성장할 수 있다. 이 때, 다결정 구조가 단결정 구조보다 접착력 또는 결합력이 작을 수 있다. 즉, 실링(130)과 기생 입자(P) 간에 접착력이 낮아 실링(130) 하부의 웨이퍼 상면으로 기생 입자(P)가 접착되어 웨이퍼 상에서 성장할 수 있고, 웨이퍼 상부에서 기생 입자(P)에 의한 결합이 발생할 수 있다.
이로써, 실시예에 따른 에피택셜 웨이퍼의 제조 장치는 실링(130) 하부에 제1 층(131)을 배치하여 기생 입자(P)와 제1층(131) 간의 접착력을 개선하여 웨이퍼로 기생 입자(P)가 이동하는 것을 방지하여 에피택셜 웨이퍼의 결함 형성을 방지할 수 있다.
도 3을 참조하면, 상술한 바와 같이 메인 디스크(150)는 내부에 웨이퍼가 안착하는 안착부(151)를 포함할 수 있다.
그리고 안착부(151)의 중앙에는 제2 회전축(153)이 배치될 수 있다. 제2 회전축(153)은 각 안착부(151)의 중앙에서 메인 디스크(150) 내부 일부 영역까지 관통하여 배치될 수 있다. 실시예로, 제2 회전축(153)의 일단은 메인 디스크(150)의 내부에 위치하고, 제2 회전축(153)의 타단은 후술하는 회전판(154)의 내부에 위치할 수 있다.
회전판(154)은 웨이퍼(10)가 안착하는 몸체로, 안착부(151) 내에 배치되며 제2 회전축(153)에 의해 회전할 수 있다.
회전판(154)은 웨이퍼(10)가 안착하는 제1 영역(S1)과 제1 영역(S1)의 가장자리인 제2 영역(S2)를 포함할 수 있다. 제1 영역(S1)은 안착부(151) 및 회전판(154)에서 중앙에 위치하며, 제2 회전축(153)과 결합할 수 있다.
그리고 제2 영역(S2)은 회전판(154)에서 가장자리 영역으로 웨이퍼(10) 와 이격 배치될 수 있다. 또한, 제2 영역(S2)은 링 형상일 수 있다. 제2 영역(S2)에는 상부에 홀더(155)가 배치될 수 있다. 홀더(155)는 제2 영역(S2)과 마찬가지로 링 형상일 수 있으며, 회전판(151)과 결합하여 내측에 웨이퍼(10)를 수용할 수 있다.
회전판(154)과 홀더(155)는 동일한 재질일 수 있다. 예시적으로, 회전판(154)과 홀더(155)는 모두 SiC 재질일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 서로 다른 재질을 포함하도록 이루어질 수도 있다.
홀더(155)는 회전판(154) 상에 배치되고, 상부에 제2 층(156)을 포함할 수 있다. 제2 층(156)은 제2 영역(S2)에 배치된 홀더(155)를 둘러싸도록 배치될 수 있다. 제2층(156)은 홀더(155)의 상면 상에 배치되는 제1 면(M1), 홀더(155)의 측면 상에 배치되는 제2 면(M2) 및 제3 면(M3)을 포함할 수 있다.
이 때, 제2 층(156)은 N형 또는 P형 실리콘 카바이드를 포함하여 제2 층(156) 상부에 기생 성장하는 기생 입자(예를 들어, SiC, P)와 용이하게 결합할 수 있다. 보다 구체적으로, 실리콘 카바이드(SiC)를 포함하는 웨이퍼 상에는 성장 시 단결정 구조로 성장하나, 제2 층(156) 상부에서 다결정구조로 성장할 수 있다. 이 때, 다결정 구조가 단결정 구조보다 접착력 또는 결합력이 작을 수 있다. 이에 따라, 홀더(155)와 기생 입자(P) 간에 접착력이 낮아 웨이퍼 상면으로 기생 입자(P)가 접착되고, 기생 입자(P)는 웨이퍼 상에서 성장할 수 있다. 이로 인해, 웨이퍼 상부에서 기생 입자(P)에 의한 결합이 발생할 수 있다.
이로써, 실시예에 따른 에피택셜 웨이퍼의 제조 장치는 홀더(155) 상부에 제2 층(156)을 배치하여 기생 입자(P)와 제2 층(156) 간의 접착력을 개선하여 웨이퍼로 기생 입자(P)가 이동하는 것을 방지하여 에피택셜 웨이퍼의 결함 형성을 방지할 수 있다.
또한, 제2 층(156)은 복수 개의 층으로 이루어질 수 있다. 예컨대, 제2 층(156)은 제2-1 층(156a) 및 제2-2 층(156b)을 적어도 하나 포함할 수 있다. 여기서, 제2-1 층(156a)은 홀더(155) 상에 배치될 수 있다. 그리고 제2-2 층(156b)은 제2-1 층(156a) 상에 배치될 수 있다.
먼저, 제2-1 층(156a)은 p형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제2-1 층(156a)은 알루미늄 실리콘 카바이드(AlSiC)를 포함할 수 있다. 이와 달리, 제2-2 층(156b)은 n형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제2-2 층(156b)은 실리콘 카바이드 나이트라이드(SiCN)을 포함할 수 있다.
이와 같이, 제2-1 층(156a)과 제2-2 층(156b)은 서로 다른 극성으로 도핑된 실리콘 카바이드로 이루어질 수 있다. 이 때, 상술한 바와 같이 P형 실리콘 카바이드를 포함하는 층은 최상부에 배치하지 않을 수 있다. 즉, 제2-1 층(156a)은 제2-2 층(156b)의 상부에 배치하여 노출되지 않을 수 있다.
이러한 구성에 의하여, 제2-1 층(156a)에서 도펀트에 의해 부식물 또는 반응물이 발생하는 것을 방지할 수 있다. 예를 들어, 제2-1 층(156a)이 최상부에 배치되는 경우에 Al 등의 3족 원소의 물질을 포함하는 실리콘 카바이드는 공정 챔버에서 공정의 순환시키는 동안 시간에 따라 반응물 또는 부식물을 증발 등에 의해 발생시킬 수 있다. 이에 따라, 웨이퍼 상에 N형 실리콘 카바이드로 도핑하는 공정에서도 상기 반응물 또는 부식물에 의해 n형 도펀트(예컨대, 5족 원소)에 의한 도핑 효과가 상쇄되어 전기적 효과가 저하되는 문제가 발생한다. 즉, 제2-1 층(156a)을 제2-2 층(156b)와 홀더(155) 사이에 배치하여, 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다. 또한, 제2 층(156)은 두께가 5㎛ 내지 30㎛일 수 있다.
또한, 메인 디스크(150)에서 가장자리 상면에 제3 층(157)이 배치될 수 있다. 상술한 바와 같이 메인 디스크(150)가 원형 형상의 판인 경우에, 제3 층(157)도 원형 형상일 수 있다.
제3 층(157)은 웨이퍼(10) 및 제2 층(156)보다 외측에 배치될 수 있다. 즉, 제2 층(156)이 제3 층(157)과 웨이퍼(10) 사이에 위치할 수 있다. 제3 층(157)은 홀더(155) 상에 제2 층(156)이 배치되는 구조와 마찬가지로 메인 디스크(150) 상면에 배치될 수 있다. 이 때, 제3 층(157)은 제2 층(156)과 마찬가지로 N형 또는 P형 실리콘 카바이드를 포함하여 제3 층(157) 상부에 기생 성장하는 기생 입자(예를 들어, SiC, P)와 용이하게 결합할 수 있다. 보다 구체적으로, 실리콘 카바이드(SiC)를 포함하는 웨이퍼 상에는 성장 시 단결정 구조로 성장하나, 제3 층(157) 상부에서 다결정구조로 성장할 수 있다. 이 때, 다결정 구조가 단결정 구조보다 접착력 또는 결합력이 작을 수 있다. 이에 따라, 메인 디스크(150)와 기생 입자(P) 간에 접착력이 낮아 웨이퍼 상면으로 기생 입자(P)가 접착되고, 기생 입자(P)는 웨이퍼 상에서 성장할 수 있다. 이로 인해, 웨이퍼 상부에서 기생 입자(P)에 의한 결합이 발생할 수 있다.
이로써, 실시예에 따른 에피택셜 웨이퍼의 제조 장치는 메인 디스크(150) 상부에 제3 층(157)을 배치하여 기생 입자(P)와 제3 층(157) 간의 접착력을 개선하여 웨이퍼로 기생 입자(P)가 이동하는 것을 방지하여 에피택셜 웨이퍼의 결함 형성을 방지할 수 있다.
또한, 제3 층(157)은 복수 개의 층으로 이루어질 수 있다. 예컨대, 제3 층(157)은 제3-1 층(157a) 및 제3-2 층(157b)을 적어도 하나 포함할 수 있다. 여기서, 제3-1 층(157a)은 메인 디스크(150) 상에 배치될 수 있다. 그리고 제3-2 층(157b)은 제3-1 층(157a) 상에 배치될 수 있다.
먼저, 제3-1 층(157a)은 p형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제3-1 층(157a)은 알루미늄 실리콘 카바이드(AlSiC)를 포함할 수 있다. 이와 달리, 제3-2 층(157b)은 n형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제3-2 층(157b)은 실리콘 카바이드 나이트라이드(SiCN)을 포함할 수 있다.
이와 같이, 제3-1 층(157a)과 제3-2 층(157b)은 서로 다른 극성으로 도핑된 실리콘 카바이드로 이루어질 수 있다. 이 때, 상술한 바와 같이 P형 실리콘 카바이드를 포함하는 층은 최상부에 배치하지 않을 수 있다. 즉, 제3-1 층(157a)은 제3-2 층(157b)의 상부에 배치하여 노출되지 않을 수 있다.
이러한 구성에 의하여, 제3-1 층(157a)에서 도펀트에 의해 부식물 또는 반응물이 발생하는 것을 방지할 수 있다. 예를 들어, 제3-1 층(157a)이 최상부에 배치되는 경우에 Al 등의 3족 원소의 물질을 포함하는 실리콘 카바이드는 공정 챔버에서 공정의 순환시키는 동안 시간에 따라 반응물 또는 부식물을 증발 등에 의해 발생시킬 수 있다. 이에 따라, 웨이퍼 상에 N형 실리콘 카바이드로 도핑하는 공정에서도 상기 반응물 또는 부식물에 의해 n형 도펀트(예컨대, 5족 원소)에 의한 도핑 효과가 상쇄되어 전기적 효과가 저하되는 문제가 발생한다. 즉, 제3-1 층(157a)을 제3-2 층(157b)과 메인 디스크(150) 사이에 배치하여, 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다. 또한, 제3 층(157)은 제2 층(156)과 마찬가지로 두께가 5㎛ 내지 30㎛일 수 있다.
도 4를 참조하면, 웨이퍼(10)의 외측에 링 형상의 홀더(155)와 원형의 회전판(154)이 배치될 수 있다.
이 때, 홀더(155)는 상부에 경사면(155a)를 가질 수 있다. 경사면(155a)을 가지는 경우, 상부의 제2 층(156)도 경사진 구조로 이루어질 수 있다. 그리고 경사면(155a)에 의해, 홀더(155)는 적어도 일부에서 내측에서 외측을 향해 두께가 감소할 수 있다. 이러한 구조에 의하여, 제2 층(156)에 부착된 기생 입자(P)가 내측의 웨이퍼(10) 상부로 이동하는 것을 용이하게 방지할 수 있다. 또한, 이러한 구성에 의하여 웨이퍼(10) 상에서 기생 입자(P)에 의한 표면 결함(예컨대, 트라이앵글 결함(triangle defect)이 발생하는 것을 용이하게 방지할 수 있다.
도 5는 일실시예에 따른 에피택셜 웨이퍼의 단면도이다.
도 5를 참조하면, 일실시예에 따른 에피택셜 웨이퍼(10)는 기판(11), 기판(11) 상에 배치되는 버퍼층(12) 및 버퍼층(12) 상에 배치되는 에피층(13)을 포함한다.
먼저, 기판(11)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라, 후술하는 에피층(13)도 도핑된 실리콘 카바이드 계열로 이루어질 수 있다.
기판(11)이 실리콘 카바이드(SiC)인 경우, 에피층(13)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피층(13)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다. 또한, 이러한 구조에 한정되는 것은 아니며 에피층(13)은 n형, p형이 교번하여 적층된 구조일 수 있다. 예컨대, n/p, n/n/p 등 다양한 구조로 이루어질 수 이다.
기판(11)은 오프각이 3도 내지 10도일 수 있다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 기판(11)이 기울어진 각도로 정의할 수 있다. 다만, 이에 반드시 한정되는 것은 아니다.
기판(11)의 도핑 농도는 1Х1018cm- 3내지 1Х1020cm-3일 수 있으나 반드시 이에 한정하지 않는다. 기판(11)의 도핑 농도는 두께 방향으로 일정할 수 있으나 반드시 이에 한정하지 않는다, 여기서, 두께 방향은 제1 방향(X 방향)이고, 제2 방향(Y 방향)은 제1 방향에 수직한 방향일 수 있다.
버퍼층(12)은 기판(11) 상에 배치될 수 있다. 버퍼층(12)은 기판(11)과 에피층(13) 사이의 격자 상수 불일치로 인한 결정 결함을 줄일 수 있다. 먼저, 일반적으로 기판(11)에 존재하는 전위는 기저면 전위(Basal Plane Dislocation, BPD)와 칼날 전위(threading edge dislocation, TED)를 포함한다. 이 중에서 기저면 전위(BPD)는 다이오드를 장시간 통전했을 때 저항을 증가시키고 전력 소자의 신뢰성을 악화시킬 수 있다. 이에 반해 칼날 전위(TED)에 의한 전력 소자에 대한 영향이 상대적으로 적을 수 있다. 이 때, 버퍼층(12)은 기판(11)에 존재하는 전위 중 기저면 전위(BPD)를 칼날 전위(TED)로 변형하여 전력 소자의 신뢰성을 개선할 수 있다. 그리고 버퍼층(12)은 상술한 바와 같이 복수 개의 층을 포함할 수 있다.
그리고 에피층(13)은 버퍼층(12) 상에 배치될 수 있다 먼저, 에피층(13)의 도핑 농도는 1Х1015cm-3 내지 5Х1018cm-3일 수 있다. 에피층(13)은 두께 방향으로 도핑 농도가 변화하는 복수 개의 구간을 가질 수 있다. 또한, 에피층(13)은 예시적으로 도핑 농도가 두께 방향으로 증가할 수도 있고 감소할 수도 있다.
또한, 에피층(13)과 버퍼층(12)의 도펀트 농도 차이가 클수록 기저면 전위가 칼날 전위로 변환되는 효율(이하 BPD 변환 효율)이 향상될 수 있다. 에피층(13)의 도펀트 농도가 낮을수록 버퍼층(12)과 도펀트 농도 차이가 크게 발생하므로 BPD 변환 효율이 향상될 수 있다.
실시예에 따르면, 에피층(13)과 버퍼층(12)의 경계면에서는 도핑 농도 차이가 크므로 기저면 전위가 칼날 전위로 변환될 수 있다. 또한, 에피층(13) 내에서 도핑 농도가 변화는 계면에서는 도핑 농도차가 발생하므로 기저면 전위가 칼날 전위로 용이하게 변환될 수 있다.
그리고 실시예에 따른 에피택셜 웨이퍼(10)는 웨이퍼의 표면에 기생 입자(P)가 다른 장비(예컨대, 실링, 홀더, 메인 디스크)로부터 제공되는 것을 방지할 수 있다. 즉, 실 실시예에 따른 에피택셜 웨이퍼(10)는 상술한 제1 층, 제2 층 및 제3 층을 포함하는 에피택셜 웨이퍼 제조 장치를 통해 웨이퍼의 표면에 존재하는 기생 입자를 제어 하여 상기 웨이퍼 상에 에피층을 성장시킬 때 발생할 수 있는 표면 결함, 표면 조도를 감소할 수 있다. 특히, 에피층(13) 상의 표면 결함을 1ea/㎠ 미만으로 감소시킬 수 있다. 이에 따라, 실시예에 따른 에피택셜 웨이퍼의 제조 장치 및 후술하는 제조방법을 통해 고품질의 실리콘 카바이드 에피택셜 웨이퍼(10)를 구현할 수 있으며, 실시예에 따른 에피택셜 웨이퍼(10)는 고품질 및 고효율의 전자 소재로서 사용될 수 있다.
도 6은 일실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고, 도 7은 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고, 도 8은 또 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고, 도 9는 도 6의 변형예이다.
도 6을 참조하면, 일실시예에 따른 에피택셜 웨이퍼 제조방법은 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.
제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계는 예열단계(S11), 성장단계(S12), 및 냉각단계(S13)를 포함할 수 있다. 예열 단계(S10)는 온도를 약 1000도까지 1차 가열하고, 약 1500도 내지 1700도까지 2차 가열할 수 있다. 1차 가열은 웨이퍼 표면의 오염물질을 제거하는 단계일 수 있다.
성장단계(S12)는 약 1500도 내지 1700도의 온도로 조절된 챔버에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜층을 성장시킬 수 있다.
여기서, 기판으로 실리콘 카바이드 계열의 웨이퍼(예를 들어, 4H-SiC 웨이퍼)가 이용되는 경우, 제1 성장가스와 제2 성장가스는 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다. 예컨대, 제1 성장가스와 제2 성장가스는 성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 도 6과 같이, 실시예로 제1 성장가스는 SiH4 이고, 제2 성장가스는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 성장가스는 C3H8이고, 제2 성장가스는 SiH4일 수도 있다. 제2 성장가스는 제1 성장가스와 소정의 비율로 주입될 수 있다. 제1 성장가스와 제2 성장가스의 비율(C:Si)은 0.8:1 내지 1.3:1일 수 있다.
그리고 도핑가스는 제1 층, 제2 층 및 제3 층의 N 또는 P 등의 형에 따라 상이한 도핑가스가 적용될 수 있다. 예컨대, 도핑가스는 제1 층을 N 형으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 이하에서 5족 원소의 물질을 포함하는 도핑가스를 제1 도핑가스로 설명한다.
또한, 도핑가스는 제2 층을 P 형으로 도핑시키고자 하는 경우, Al(알루미늄) 등의 3족 원소의 물질이 이용될 수 있다. 이하에서 3족 원소의 물질을 포함하는 도핑가스를 제2 도핑가스로 설명한다.
그리고 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
보다 구체적으로, 제1 층, 제2 층 및 제3 층은 제1 성장가스, 제2 성장가스, 제1 도핑가스 및 희석 가스를 이용하여 N 형으로 도핑하여 N형 실리콘 카바이드(SiCN)을 포함할 수 있다.
이후, 냉각 단계(S30)에서는 성장이 완료되는 챔버를 냉각하여 성장을 종료할 수 있다.
다만, 냉각 단계(S30) 이전에 에피택셜 성장이 이루어질 수 있다. 이에 따라, 버퍼층과 에피층이 순차로 배치될 수 있다.
구체적으로, 버퍼층 및 에피층이 각각 성장하여 배치되는 경우에, 도핑가스는 버퍼층 및 에피층의 N 또는 P 등의 타입에 따라 상이한 도핑가스가 적용될 수 있다. 예컨대, 도핑가스는 버퍼층 또는 에피층을 N 형으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 또한, 도핑가스는 버퍼층 또는 에피층을 P 형으로 도핑시키고자 하는 경우, Al(알루미늄) 등의 3족 원소의 물질이 이용될 수 있다. 또한, 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
이 때, 상술한 제1 층, 제2 층 및 제3 층의 배치로, 기생 입자는 제1 층, 제2 층 및 제3 층과의 접착력으로 인해 웨이퍼로의 이동이 어려워질 수 있다. 이에 따라, 웨이퍼 상의 버퍼층 및 에피층은 기생 입자로 인해 결함 발생이 보다 감소할 수 있다.
도 7을 참조하면, 다른 실시예에 따른 에피택셜 웨이퍼 제조방법은 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.
이 때, 일실시예에 따른 에피택셜 웨이퍼 제조방법과 달리 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 중 성장단계(S11')에서 제2 도핑가스를 이용할 수 있다. 보다 구체적으로, 제1 층, 제2 층 및 제3 층은 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용하여 P 형으로 도핑할 수 있다. 이에 따라, 제1 층, 제2 층 및 제3 층은 P형 실리콘 카바이드(AlSiC)을 포함할 수 있다. 이로써, 상술한 바와 같이 상기 제조방법에 따라 제1 층, 제2 층 및 제3 층의 배치로 인해 에피택셜 성장 시에 기생 입자가 웨이퍼로 퍼져나가는 것을 방지하고 웨이퍼 상에 결함이 발생하는 것을 억제할 수 있다. 이외의 다른 공정은 도 6의 설명과 동일할 수 있다.
도 8을 참조하면, 또 다른 실시예에 따른 에피택셜 웨이퍼 제조방법은 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.
이 때, 일실시예에 따른 에피택셜 웨이퍼 제조방법과 달리 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 중 성장단계(S11)는 제1 성장단계(S11a)와 제2 성장단계(S11b)를 포함할 수 있다. 먼저, 제1 성장단계(S11a)에서 제1 층의 제1-1 층, 제2 층의 제2-1 층 및 제3 층의 제3-1 층을 제2 도핑가스를 이용하여 각각 실링, 홀더 및 메인 디스크 상에 배치할 수 있다.
보다 구체적으로, 제1 층의 제1-1 층, 제2 층의 제2-1 층 및 제3 층의 제3-1 층은 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용하여 P 형으로 도핑할 수 있다. 이에 따라, 제1 층의 제1-1 층, 제2 층의 제2-1 층 및 제3 층의 제3-1 층은 P형 실리콘 카바이드(AlSiC)을 포함할 수 있다.
이후에, 제2 성장단계(S11b)에서 제1 층의 제1-2 층, 제2 층의 제2-2 층 및 제3 층의 제3-2 층을 제1 도핑가스를 이용하여 각각 실링, 홀더 및 메인 디스크 상에 배치할 수 있다. 이에 따라, 제1 층의 제1-2 층, 제2 층의 제2-2 층 및 제3 층의 제3-2 층은 제1 성장가스, 제2 성장가스, 제1 도핑가스 및 희석 가스를 이용하여 N 형으로 도핑할 수 있다. 이에 따라, 제1 층의 제1-2 층, 제2 층의 제2-2 층 및 제3 층의 제3-2 층은 N형 실리콘 카바이드(AlSiC)을 포함할 수 있다.
이로써, 상술한 바와 같이 상기 제조방법에 따라 제1 층, 제2 층 및 제3 층의 배치로 인해 에피택셜 성장 시에 기생 입자가 웨이퍼로 퍼져나가는 것을 방지하고 웨이퍼 상에 결함이 발생하는 것을 억제할 수 있다. 이외의 다른 공정은 도 6의 설명과 동일할 수 있다.
이 때, 도 6 내지 도 8에서 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계는 웨이퍼 상에 더미 웨이퍼를 배치하여 수행할 수 있다. 그리고 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계는 전력 소자로 이용되는 웨이퍼를 배치하여 수행할 수 있다.
도 9를 참조하면, 상술한 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계는 더미 웨이퍼를 배치하여 일반 웨이퍼의 N형 버퍼층 및 에피층의 성장과 동일하게 이루어질 수 있다.
예컨대, 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 중 성장단계(S11)는 제1 성장단계(S11a'')와 제2 성장단계(S11b'')를 포함할 수 있다. 먼저, 제1 성장단계(S11a'')에서 N형 버퍼층을 기판 상에 배치하도록 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용할 수 있다. 이 때, 제1 층, 제2 층 및 제3 층은 버퍼층과 같이 N형 실리콘 카바이드(AlSiC)을 포함할 수 있다. 이 때, 버퍼층은 버퍼층의 개수 등에 따라 성장 가스의 비율, 도핑가스 비율 등이 변경될 수 있다.
마찬가지로, 제2 성장단계(S11b'')에서 N형 에피층을 버퍼층 상에 배치하도록 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용할 수 있다. 이 때, 제1 층, 제2 층 및 제3 층은 에피층과 같이 N형 실리콘 카바이드(AlSiC)을 포함할 수 있다. 다만, 버퍼층 대비 챔버 내 온도는 증가할 수 있다. 또한, 버퍼층과 달리 제1 성장가스와 제2 성장가스의 비율이 상이할 수 있다. 다만, 이러한 구성에 한정되는 것은 아니다. 그리고 이러한 공정에 따라, 도 6과 같이 제1 층, 제2 층 및 제3 층은 N형 실리콘 카바이드를 포함하여 각각 실링, 홀더, 메인 디스크 상에 배치될 수 있다.

Claims (8)

  1. 챔버;
    상기 챔버와 결합하는 리드;
    상기 리드의 저면에 배치되고 중심축에 배치되는 관통홀을 포함하는 실링;
    상기 챔버 내에 배치되며 웨이퍼가 배치되는 메인 디스크; 및
    상기 관통홀에 삽입되는 가스 분사기;를 포함하고,
    상기 메인 디스크는,
    상기 웨이퍼가 배치되는 안착부;
    상기 웨이퍼가 안착하고 상기 안착부 내부에 배치되는 회전판; 및
    상기 회전판의 가장자리에 배치되는 홀더;를 포함하고,
    상기 실링 하부에 배치되는 제1 층, 홀더 상에 배치되는 제2 층, 및 사익 메인 디스크 가장자리 상면에 배치되는 제3 층 중 적어도 하나를 더 포함하고,
    상기 제1 층, 상기 제2 층 및 상기 제3 층은 제1 도펀트 및 제2 도펀트 중 적어도 하나에 의해 도핑된 실리콘 카바이드를 포함하는 에피택셜 웨이퍼 제조 장치.
  2. 제1항에 있어서,
    상기 제1 도펀트는 5족 원소를 포함하고,
    상기 제2 도펀트는 3족 원소를 포함하는 에피택셜 웨이퍼 제조 장치.
  3. 제1항에 있어서,
    상기 제1 층은,
    상기 실링 하부에 배치되는 제1-1 층; 및
    상기 제1-1 층 하부에 배치되는 제1-2 층을 포함하고,
    상기 제1-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC) 를 포함하고,
    상기 제1-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하는 에피택셜 웨이퍼 제조 장치.
  4. 제1항에 있어서,
    상기 제2 층은,
    상기 홀더 상부에 배치되는 제2-1 층; 및
    상기 제2-1 층 상부에 배치되는 제2-2 층을 포함하고,
    상기 제2-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC) 를 포함하고,
    상기 제2-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하는 에피택셜 웨이퍼 제조 장치.
  5. 제1항에 있어서,
    상기 제3 층은,
    상기 메인 디스크 가장자리 상면 상에 배치되는 제3-1 층; 및
    상기 제3-1 층 상부에 배치되는 제3-2 층을 포함하고,
    상기 제3-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC) 를 포함하고,
    상기 제3-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하는 에피택셜 웨이퍼 제조 장치.
  6. 제1 항에 있어서,
    상기 제1 영역은 상기 안착부 및 상기 회전판의 중앙에 위치하는 에피택셜 웨이퍼 제조 장치.
  7. 제6항에 있어서,
    상기 회전판은 상기 웨이퍼가 안착하는 제1 영역; 상기 제1 영역의 가장자리인 제2 영역을 포함하고,
    상기 홀더는 상기 제2 영역에 배치되는 에피택셜 웨이퍼 제조 장치.
  8. 제1항에 있어서,
    상기 홀더는 상부에 경사면을 포함하고,
    상기 제2 층은 상기 경사면을 따라 경사진 에피택셜 웨이퍼 제조 장치.
KR1020180104806A 2018-09-03 2018-09-03 에피택셜 웨이퍼 제조 장치 KR102523500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180104806A KR102523500B1 (ko) 2018-09-03 2018-09-03 에피택셜 웨이퍼 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180104806A KR102523500B1 (ko) 2018-09-03 2018-09-03 에피택셜 웨이퍼 제조 장치

Publications (2)

Publication Number Publication Date
KR20200026620A true KR20200026620A (ko) 2020-03-11
KR102523500B1 KR102523500B1 (ko) 2023-04-18

Family

ID=69809725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180104806A KR102523500B1 (ko) 2018-09-03 2018-09-03 에피택셜 웨이퍼 제조 장치

Country Status (1)

Country Link
KR (1) KR102523500B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070083410A (ko) * 2006-02-21 2007-08-24 가부시키가이샤 뉴플레어 테크놀로지 기상성장장치와 지지대
JP2013038153A (ja) * 2011-08-05 2013-02-21 Showa Denko Kk エピタキシャルウェハの製造装置及び製造方法
KR101618474B1 (ko) * 2011-07-19 2016-05-04 쇼와 덴코 가부시키가이샤 SiC 에피택셜 웨이퍼 및 그 제조 방법, 및 SiC 에피택셜 웨이퍼의 제조 장치
KR20180063715A (ko) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR20180064880A (ko) * 2016-12-06 2018-06-15 엘지이노텍 주식회사 에피택셜 웨이퍼 제조 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070083410A (ko) * 2006-02-21 2007-08-24 가부시키가이샤 뉴플레어 테크놀로지 기상성장장치와 지지대
KR101618474B1 (ko) * 2011-07-19 2016-05-04 쇼와 덴코 가부시키가이샤 SiC 에피택셜 웨이퍼 및 그 제조 방법, 및 SiC 에피택셜 웨이퍼의 제조 장치
JP2013038153A (ja) * 2011-08-05 2013-02-21 Showa Denko Kk エピタキシャルウェハの製造装置及び製造方法
KR20180063715A (ko) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR20180064880A (ko) * 2016-12-06 2018-06-15 엘지이노텍 주식회사 에피택셜 웨이퍼 제조 장치

Also Published As

Publication number Publication date
KR102523500B1 (ko) 2023-04-18

Similar Documents

Publication Publication Date Title
US8524103B2 (en) Method for manufacturing susceptor
KR100852857B1 (ko) 기상성장방법과 기상성장장치
EP2549522A1 (en) Semiconductor thin-film manufacturing method, seminconductor thin-film manufacturing apparatus, susceptor, and susceptor holding tool
US20100092666A1 (en) Film deposition apparatus and film deposition method
JP2008060545A (ja) 半導体製造装置および半導体製造方法
KR101897062B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP2017055086A (ja) ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
US20090194018A1 (en) Apparatus and method for manufacturing epitaxial wafer
US20120073503A1 (en) Processing systems and apparatuses having a shaft cover
CN107316805A (zh) 碳化硅外延晶片的制造方法、碳化硅半导体装置的制造方法及碳化硅外延晶片的制造装置
US20100025696A1 (en) Process for Producing a Silicon Carbide Substrate for Microelectric Applications
KR102231643B1 (ko) 탄화 규소 에피택셜층의 성장 방법 및 전력 소자
US20210010158A1 (en) Silicon carbide epitaxial growth device and method of manufacturing silicon carbide epitaxial wafer
KR102523500B1 (ko) 에피택셜 웨이퍼 제조 장치
JP2019169743A (ja) ＳｉＣエピタキシャルウェハの製造方法
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR101942536B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
KR101926678B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR102565962B1 (ko) 에피택셜 웨이퍼 제조장치 및 제조방법
KR102509205B1 (ko) 에피택셜 웨이퍼 제조 장치
KR20180064880A (ko) 에피택셜 웨이퍼 제조 장치
KR102063490B1 (ko) 반도체 제조장치
KR102417484B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR101916226B1 (ko) 증착 장치 및 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant