KR20200026620A - Apparatus for manufacturing epitaxial wafer - Google Patents

Apparatus for manufacturing epitaxial wafer Download PDF

Info

Publication number
KR20200026620A
KR20200026620A KR1020180104806A KR20180104806A KR20200026620A KR 20200026620 A KR20200026620 A KR 20200026620A KR 1020180104806 A KR1020180104806 A KR 1020180104806A KR 20180104806 A KR20180104806 A KR 20180104806A KR 20200026620 A KR20200026620 A KR 20200026620A
Authority
KR
South Korea
Prior art keywords
layer
wafer
disposed
silicon carbide
gas
Prior art date
Application number
KR1020180104806A
Other languages
Korean (ko)
Other versions
KR102523500B1 (en
Inventor
정지철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180104806A priority Critical patent/KR102523500B1/en
Publication of KR20200026620A publication Critical patent/KR20200026620A/en
Application granted granted Critical
Publication of KR102523500B1 publication Critical patent/KR102523500B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Disclosed is an apparatus for manufacturing an epitaxial wafer. According to an embodiment of the present invention, the apparatus for manufacturing the epitaxial wafer comprises: a chamber; a lid joined with the chamber; a sealing which is arranged on a lower surface of the lid, and includes a penetrating hole arranged on a central shaft; a main disk which is arranged in the chamber, and in which a wafer is arranged; and a gas sprayer which is inserted in the penetrating hole. The main disk includes: a mounting unit in which the wafer is arranged; a rotary plate on which the wafer is mounted, and which is arranged in the mounting unit; and a holder which is arranged on an edge of the rotary plate. The main disk additionally includes at least one of a first layer arranged on a lower side of the sealing, a second layer arranged on the holder, and a third layer arranged on an upper surface on an edge of the SiC main disk. The first layer, the second layer, and the third layer include a silicon carbide which is doped by at least one of a first dopant and a second dopant. The present invention aims to provide the apparatus for manufacturing the epitaxial wafer capable of preventing parasitic particles from growing on the wafer.

Description

에피택셜 웨이퍼 제조 장치{APPARATUS FOR MANUFACTURING EPITAXIAL WAFER}Epitaxial Wafer Manufacturing Equipment {APPARATUS FOR MANUFACTURING EPITAXIAL WAFER}

실시예는 에피택셜 웨이퍼 제조 장치에 관한 것이다.Embodiments relate to an epitaxial wafer fabrication apparatus.

일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다.In general, chemical vapor deposition (CVD) is widely used in the art of forming various thin films on a substrate or a wafer. The chemical vapor deposition method is a deposition technique involving a chemical reaction, and forms a semiconductor thin film, an insulating film, or the like on the wafer surface by using a chemical reaction of a source material.

이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.Such chemical vapor deposition methods and deposition apparatuses have recently attracted attention as an important technology among thin film formation technologies due to miniaturization of semiconductor devices, development of high efficiency, and high power LEDs. It is currently used to deposit various thin films such as silicon films, oxide films, silicon nitride films or silicon oxynitride films, tungsten films and the like on a wafer.

기판 또는 웨이퍼 상에 탄화규소 박막을 증착하기 위해서는, 웨이퍼와 반응할 수 있는 반응 가스가 투입되어야 한다. 일례로, 표준전구체인 실란(SiH4), 에틸렌(C2H4) 또는, 메틸트리클로로실레인(methyltrichlorosilane;MTS)과 같은 원료를 투입하고, 원료를 가열하여 CH3, SiClx 등의 중간 화합물을 생성한 후, 이러한 중간 화합물이 증착부에 투입되어 서셉터 내에 위치하는 웨이퍼와 반응하여 탄화규소 에피층을 증착할 수 있다.In order to deposit a silicon carbide thin film on a substrate or wafer, a reactive gas capable of reacting with the wafer must be introduced. For example, a raw material such as silane (SiH 4 ), ethylene (C 2 H 4 ), or methyltrichlorosilane (MTS), which is a standard precursor, is added, and the raw material is heated to prepare intermediate compounds such as CH 3 and SiClx. After production, the intermediate compound may be introduced into the deposition unit and react with the wafer located in the susceptor to deposit a silicon carbide epi layer.

그러나, 일반적으로 웨이퍼분만 아니라 에피택셜 웨이퍼 제조 장치의 챔버 내의 실링에도 탄화규소가 기생 성장하는 문제가 존재한다. 그리고 기생 성장한 탄화규소가 웨이퍼 상에 떨어지는 문제가 존재한다.In general, however, there is a problem that silicon carbide is parasiticly grown not only in the wafer powder but also in the sealing chamber of the epitaxial wafer manufacturing apparatus. There is a problem that parasitic silicon carbide falls on the wafer.

실시예는 웨이퍼 상에 기생 입자가 성장하는 것을 방지하는 에피택셜 웨이퍼 제조 장치를 제공한다.Embodiments provide an epitaxial wafer fabrication apparatus that prevents parasitic particles from growing on a wafer.

실시예는 품질이 개선된 웨이퍼 및 이를 제조하는 에피택셜 웨이퍼 제조 장치를 제공한다.The embodiment provides a wafer of improved quality and an epitaxial wafer manufacturing apparatus for manufacturing the same.

실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the examples is not limited thereto, and the object or effect that can be grasped from the solution means or the embodiment described below will be included.

본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 장치는 챔버; 상기 챔버와 결합하는 리드; 상기 리드의 저면에 배치되고 중심축에 배치되는 관통홀을 포함하는 실링; 상기 챔버 내에 배치되며 웨이퍼가 배치되는 메인 디스크; 및 상기 관통홀에 삽입되는 가스 분사기;를 포함하고, 상기 메인 디스크는, 상기 웨이퍼가 배치되는 안착부; 상기 웨이퍼가 안착하고 상기 안착부 내부에 배치되는 회전판; 및 상기 회전판의 가장자리에 배치되는 홀더;를 포함하고, 상기 실링 하부에 배치되는 제1 층, 홀더 상에 배치되는 제2 층, 및 사익 메인 디스크 가장자리 상면에 배치되는 제3 층 중 적어도 하나를 더 포함하고, 상기 제1 층, 상기 제2 층 및 상기 제3 층은 제1 도펀트 및 제2 도펀트 중 적어도 하나에 의해 도핑된 실리콘 카바이드를 포함한다.An epitaxial wafer manufacturing apparatus according to an embodiment of the present invention includes a chamber; A lid coupled to the chamber; A sealing including a through hole disposed on a bottom of the lead and disposed on a central axis; A main disk disposed in the chamber and in which a wafer is disposed; And a gas injector inserted into the through hole, wherein the main disk includes: a seating part in which the wafer is disposed; A rotating plate on which the wafer is seated and disposed in the seating part; And a holder disposed at an edge of the rotating plate, and further comprising at least one of a first layer disposed under the seal, a second layer disposed on the holder, and a third layer disposed on an upper surface of the spiral main disk. Wherein the first layer, the second layer, and the third layer comprise silicon carbide doped with at least one of a first dopant and a second dopant.

상기 제1 도펀트는 5족 원소를 포함하고, 상기 제2 도펀트는 3족 원소를 포함할 수 있다.The first dopant may include a Group 5 element, and the second dopant may include a Group 3 element.

상기 제1 층은,The first layer is,

상기 실링 하부에 배치되는 제1-1 층; 및 상기 제1-1 층 하부에 배치되는 제1-2 층을 포함하고, 상기 제1-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하고, 상기 제1-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함할 수 있다.A first-first layer disposed under the sealing; And a 1-2 layer disposed under the first-first layer, wherein the first-first layer includes silicon carbide (SiC) doped by a second dopant. It may include silicon carbide (SiC) doped by the first dopant.

상기 제2 층은,The second layer,

상기 홀더 상부에 배치되는 제2-1 층; 및 상기 제2-1 층 상부에 배치되는 제2-2 층을 포함하고, 상기 제2-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하고, 상기 제2-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함할 수 있다.A 2-1 layer disposed on the holder; And a 2-2 layer disposed over the 2-1 layer, wherein the 2-1 layer includes silicon carbide (SiC) doped by a second dopant, and the 2-2 layer is It may include silicon carbide (SiC) doped by the first dopant.

상기 제3 층은,The third layer,

상기 메인 디스크 가장자리 상면 상에 배치되는 제3-1 층; 및 상기 제3-1 층 상부에 배치되는 제3-2 층을 포함하고, 상기 제3-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하고, 상기 제3-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함할 수 있다.A 3-1 layer disposed on an upper surface of the main disk edge; And a 3-2 layer disposed over the 3-1 layer, wherein the 3-1 layer includes silicon carbide (SiC) doped by a second dopant, and the 3-2 layer is It may include silicon carbide (SiC) doped by the first dopant.

상기 제1 영역은 상기 안착부 및 상기 회전판의 중앙에 위치할 수 있다.The first region may be located at the center of the seating portion and the rotating plate.

상기 회전판은 상기 웨이퍼가 안착하는 제1 영역; 상기 제1 영역의 가장자리인 제2 영역을 포함하고, 상기 홀더는 상기 제2 영역에 배치될 수 있다.The rotating plate may include a first region in which the wafer is seated; And a second area that is an edge of the first area, and the holder may be disposed in the second area.

상기 홀더는 상부에 경사면을 포함하고,The holder includes an inclined surface at the top,

상기 제2 층은 상기 경사면을 따라 경사질 수 있다.The second layer may be inclined along the inclined surface.

실시예에 따르면, 웨이퍼 상에 기생 입자가 성장하는 것을 방지하는 에피택셜 웨이퍼 제조 장치를 구현할 수 있다.According to the embodiment, it is possible to implement an epitaxial wafer manufacturing apparatus for preventing the growth of parasitic particles on the wafer.

실시예에 따르면, 품질이 개선된 웨이퍼 및 이를 제조하는 에피택셜 웨이퍼 제조 장치를 구현할 수 있다.According to the embodiment, it is possible to implement a wafer with improved quality and an epitaxial wafer manufacturing apparatus for manufacturing the same.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and will be more readily understood in the course of describing specific embodiments of the present invention.

도 1은 일실시예에 따른 에피택셜 웨이퍼 제조 장치의 구성도이고,
도 2는 도 1에서 A부분의 확대도이고,
도 3은 도 2에서 B부분의 확대도이고,
도 4는 도 3의 개념도이고,
도 5는 일실시예에 따른 에피택셜 웨이퍼의 단면도이고,
도 6은 일실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고,
도 7은 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고,
도 8은 또 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고,
도 9는 도 6의 변형예이다.1 is a block diagram of an epitaxial wafer manufacturing apparatus according to an embodiment,
FIG. 2 is an enlarged view of portion A in FIG. 1,
3 is an enlarged view of a portion B in FIG. 2,
4 is a conceptual diagram of FIG. 3,
5 is a cross-sectional view of an epitaxial wafer, according to one embodiment;
6 is a view for explaining an epitaxial wafer manufacturing method according to an embodiment;
7 is a view for explaining an epitaxial wafer manufacturing method according to another embodiment;
8 is a view for explaining an epitaxial wafer manufacturing method according to another embodiment;
9 is a modification of FIG. 6.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some embodiments described, but may be embodied in different forms, and within the technical idea of the present invention, one or more of the components may be selectively selected between the embodiments. Can be combined and substituted.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, the terms (including technical and scientific terms) used in the embodiments of the present invention may be generally understood by those skilled in the art to which the present invention pertains, unless specifically defined and described. The terms commonly used, such as terms defined in advance, may be interpreted as meanings in consideration of the contextual meaning of the related art.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, the terms used in the embodiments of the present invention are intended to describe the embodiments and are not intended to limit the present invention.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.As used herein, the singular forms may also include the plural unless specifically stated otherwise, and may be combined as A, B, C when described as "at least one (or more than one) of A and B, C". It can include one or more of all possible combinations.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In addition, in describing the components of the embodiments of the present disclosure, terms such as first, second, A, B, (a), and (b) may be used.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only to distinguish the components from other components, and the terms are not limited to the nature, order, order, or the like of the components.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.And when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only connected, coupled or connected directly to the other component, It may also include the case of 'connected', 'coupled' or 'connected' due to another component between the other components.

또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when described as being formed or disposed on the "top" or "bottom" of each component, the top (bottom) or the bottom (bottom) is not only when two components are in direct contact with each other, but also one. It also includes a case where the above-described further components are formed or disposed between two components. In addition, when expressed as "up (up) or down (down)" may include the meaning of the down direction as well as the up direction based on one component.

도 1은 일실시예에 따른 에피택셜 웨이퍼 제조 장치의 구성도이고,1 is a block diagram of an epitaxial wafer manufacturing apparatus according to an embodiment,

도 1을 참조하면, 본 발명의 일실시예에 따른 에피택셜 웨이퍼 제조 장치(100)는 공정 챔버(110), 리드(120), 실링(130), 가스 분사기(140), 메인 디스크(150) 및 가열 부재(160)를 포함할 수 있다.Referring to FIG. 1, the epitaxial wafer manufacturing apparatus 100 according to an embodiment of the present invention may include a process chamber 110, a lead 120, a sealing 130, a gas injector 140, and a main disk 150. And a heating member 160.

공정 챔버(110)는 에피택셜 층의 증착 공정이 이루어지는 내부 공간(110a)을 가질 수 있다. 공정 챔버(110)는 에피택셜 웨이퍼(이하 '웨이퍼' 또는 '에피택셜 웨이퍼'로 설명함)의 진입 및 배출을 위하여 상부에 개방된 개구를 포함할 수 있다. 다만, 이러한 위치에 한정되는 것은 아니다. 그리고 공정 챔버(110)의 개구는 리드(120)에 의하여 밀폐될 수 있다.The process chamber 110 may have an internal space 110a in which an epitaxial layer is deposited. The process chamber 110 may include an opening that is open at the top for the entry and exit of the epitaxial wafer (hereinafter referred to as "wafer" or "epitaxial wafer"). However, it is not limited to this position. The opening of the process chamber 110 may be closed by the lid 120.

일반적으로, 공정 챔버(110) 내의 공정은 고온에서 이루어지기 때문에, 공정 챔버(110)는 고온에서 견딜 수 있는 다양한 소재 및 다양한 형상을 포함할 수 있다.In general, since the process in the process chamber 110 is performed at a high temperature, the process chamber 110 may include various materials and various shapes that can withstand high temperatures.

또한, 공정 챔버(110)는 공정이 끝난 이후의 공정 가스를 외부로 배출하는 가스 배출구(111)를 포함할 수 있다. 가스 배출구(111)는 공정 챔버(110)의 내부로부터 측면 또는 바닥면을 관통하여 공정 챔버(110)의 외부로 연장될 수 있다. 도 1에서는 가스 배출구(111)가 공정 챔버(110)의 일측면 및 타측면에 배치되도록 도시되었으나, 이것으로 본 발명의 가스 배출구(111)를 한정하는 것은 아니다.In addition, the process chamber 110 may include a gas outlet 111 for discharging the process gas after the process is completed. The gas outlet 111 may extend from the inside of the process chamber 110 to the outside of the process chamber 110 through the side or bottom surface. In FIG. 1, the gas outlet 111 is illustrated to be disposed on one side and the other side of the process chamber 110, but this does not limit the gas outlet 111 of the present invention.

공정 챔버(110)는 내부 압력을 조절하기 위한 압력 조절부(112)를 더 포함할 수 있다. 압력 조절부(112)는 공정 챔버(110)의 내부를 진공 상태로 만들 수 있다. 압력 조절부(112)는 진공 펌프, 압력 센서, 다수의 밸브 등을 포함할 수 있다.The process chamber 110 may further include a pressure controller 112 for adjusting the internal pressure. The pressure regulator 112 may make the interior of the process chamber 110 into a vacuum state. The pressure regulator 112 may include a vacuum pump, a pressure sensor, a plurality of valves, and the like.

리드(120)는 공정 챔버(110)와 결합될 수 있다. 리드(120)는 공정 챔버(110)의 개구를 밀폐할 수 있다. 리드(120)는 공정 챔버(110) 내에 웨이퍼가 진입 및 배출될 때에는 개방될 수 있다. 리드(120)는 증착 공정이 이루어지는 도중에는 공정 챔버(110)의 개구에 완전히 밀착되어 공정 가스가 외부로 유출되지 않도록 할 수 있다.The lid 120 may be coupled to the process chamber 110. The lid 120 may seal the opening of the process chamber 110. The lid 120 may be opened when the wafer enters and exits the process chamber 110. The lead 120 may be in close contact with the opening of the process chamber 110 during the deposition process so that the process gas does not flow out.

실링(ceiling)(130)은 리드(120)의 하부에 배치될 수 있다. 구체적으로, 실링(130)은 공정 챔버(110)의 내부 공간(110a)을 향하는 리드(120)의 내면을 보호할 수 있다. 또한, 실링(130)은 공정 도중 공정 챔버(110) 내부의 온도 상승과 함께 온도가 상승할 수 있다. 실링(130)의 온도 상승으로 인하여 공정 챔버(110) 내의 공정 가스가 보다 원활하게 이동할 수 있다.The ceiling 130 may be disposed under the lid 120. In detail, the sealing 130 may protect the inner surface of the lid 120 facing the inner space 110a of the process chamber 110. In addition, the sealing 130 may increase in temperature with a temperature increase in the process chamber 110 during the process. Due to the temperature rise of the sealing 130, the process gas in the process chamber 110 may move more smoothly.

그리고 실링(130)은 고온에 대한 내구성이 좋은 재료를 사용하여 형성될 수 있다. 예를 들어, 실링(130)은 실리콘 카바이드(SiC, 탄화 규소)를 포함할 수 있다. 실링(130)이 탄화규소로 이루어질 경우, 실링의 교체 주기가 감소하여 에피택셜 제조 장치의 유지보수 비용이 절약될 수 있다. 즉, 일반적으로는 흑연(Graphite)에 탄화탄탈(TaC)을 코팅하여 실링을 형성하였는데, 고온 환경에 노출되면 탄화탄탈이 흑연에서 쉽게 박리되는 단점이 있었다. 이에 따라, 실링(130)의 재료로써 고온에 보다 적합한 실리콘 카바이드를 사용할 수도 있다. 따라서, 표면(코팅층)이 박리되는 현상을 제거하고, 실링의 내구성 향상 및 수명 연장이 가능하다. 다만, 이러한 재질에 한정되는 것은 아니다.The seal 130 may be formed using a material having good durability against high temperature. For example, the seal 130 may include silicon carbide (SiC). When the seal 130 is made of silicon carbide, the replacement cycle of the seal is reduced to reduce the maintenance cost of the epitaxial manufacturing apparatus. That is, in general, a coating was formed by coating tantalum carbide (TaC) on graphite, which has a disadvantage in that tantalum carbide is easily peeled off from graphite when exposed to a high temperature environment. Accordingly, silicon carbide more suitable for high temperature may be used as the material of the seal 130. Therefore, the phenomenon in which the surface (coating layer) is peeled off can be eliminated, and the durability of the seal can be improved and the life can be extended. However, it is not limited to these materials.

또한, 실링(130)은 내부 공간(110a), 즉 메인 디스크(150)를 향하여 배치되는 제1 면(130a)과 리드(120)를 향하여 배치되는 제2 면(130b)을 포함할 수 있다. 이 때, 제1 면(130a)은 요철부를 포함할 수 있다. 이에 따라, 기생 성장한 입자와의 부착력을 개선할 수 있다. 다만, 이러한 구조에 한정되는 것은 아니다. 또한, 실링(130)은 흑연(graphite)을 더 포함할 수도 있다. 실링(130)의 상세한 구성에 대해서는 후술하도록 한다.In addition, the sealing 130 may include an inner space 110a, that is, a first surface 130a disposed toward the main disk 150 and a second surface 130b disposed toward the lid 120. In this case, the first surface 130a may include an uneven portion. As a result, the adhesion with the parasitic grown particles can be improved. However, it is not limited to this structure. In addition, the seal 130 may further include graphite. The detailed configuration of the sealing 130 will be described later.

가스 분사기(140)는 공정 챔버(110) 내부로 다양한 공정 가스를 분사할 수 있다. 특히, 가스 분사기(140)는 노즐(142)을 포함할 수 있다. 그리고 가스 분사기(140)는 노즐(142)을 통해 웨이퍼와 반응하여 원하는 에피층을 성장시키기 위한 공정 가스를 공급할 수 있다. 노즐(142)은 중심축(C)과 수직한 방향으로 가스분사기(140)에 형성된 홈일 수 있다. 여기서, 중심축(C)은 메인 디스크의 중앙에 위치한다.The gas injector 140 may inject various process gases into the process chamber 110. In particular, the gas injector 140 may include a nozzle 142. In addition, the gas injector 140 may react with the wafer through the nozzle 142 to supply a process gas for growing a desired epitaxial layer. The nozzle 142 may be a groove formed in the gas injector 140 in a direction perpendicular to the central axis C. Here, the central axis C is located at the center of the main disk.

그리고 가스 분사기(140)는 리드(120) 및 실링(130)을 관통하도록 배치될 수 있다. 가스 분사기(140)는 일측이 공정 챔버(110) 외부에 배치된 가스 공급부(141)와 연결될 수 있다. 가스 분사기(140)의 타측은 일측으로부터 연장되어 공정 챔버(110)의 내부 공간(110a)에 배치될 수 있다. 다만, 이러한 구조에 한정되는 것은 아니다.In addition, the gas injector 140 may be disposed to penetrate the lead 120 and the seal 130. One side of the gas injector 140 may be connected to the gas supply unit 141 disposed outside the process chamber 110. The other side of the gas injector 140 may extend from one side and be disposed in the internal space 110a of the process chamber 110. However, it is not limited to this structure.

가스 분사기(140)는 가스 공급부(141)로부터 공정 가스를 공급받을 수 있다. 가스 공급부(141)는 공정 가스가 저장된 용기, 유량 센서, 유량 제어 밸브 등을 포함할 수 있다. 공정 가스는 에피택셜 성장의 소스가 되는 성장 가스와, 성장 과정에서 도핑을 수행하기 위한 도핑 가스를 포함할 수 있다. The gas injector 140 may receive a process gas from the gas supply unit 141. The gas supply unit 141 may include a container in which a process gas is stored, a flow sensor, a flow control valve, and the like. The process gas may include a growth gas that is a source of epitaxial growth, and a doping gas for performing doping in the growth process.

도핑 가스는 에피택셜 성장에 의해 적층될 에피택셜 층에 실제 도핑이 이루어지는 원소에 상응하는 소스 가스와, 그 소스 가스를 희석 또는 이동시키는데 사용되는 희석 가스(캐리어 가스)를 포함할 수 있다.The doping gas may include a source gas corresponding to an element that is actually doped in the epitaxial layer to be deposited by epitaxial growth, and a diluting gas (carrier gas) used to dilute or move the source gas.

웨이퍼가 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)인 경우, 에피택셜 성장을 위한 성장 가스로는 웨이퍼와 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다.When the wafer is a silicon carbide wafer (4H-SiC wafer), the growth gas for epitaxial growth is a material capable of matching lattice constants with the wafer as SiH4 + C3H8 + H2, MTS (CH3SiCl3), TCS (SiHCl3), and SixCx. Materials including carbon and silicon may be used as such.

이 때, 웨이퍼 상에 적층될 에피택셜층을 N 형으로 도핑시키고자 하는 경우, 소스 가스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.At this time, when the epitaxial layer to be stacked on the wafer is to be doped with N type, a material of a Group 5 element such as nitrogen gas (N2) may be used as the source gas.

그리고 웨이퍼 상에 적층될 에피택셜층을 P 형으로 도핑시키고자 하는 경우, 소스 가스로는 알루미늄 가스(AL) 등의 3족 원소의 물질이 이용될 수 있다.In the case where the epitaxial layer to be stacked on the wafer is to be doped with a P type, a material of a Group 3 element such as aluminum gas (AL) may be used as the source gas.

그러나, 반드시 이에 한정하는 것은 아니고, 웨이퍼는 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있다. 또한, 반응 소스는 에피택셜층의 피적층 대상인 웨이퍼의 재질 및 종류에 따라서 상이해질 수도 있다. However, the present invention is not limited thereto, and the wafer may be different depending on the device and the product to be manufactured. In addition, the reaction source may be different depending on the material and type of the wafer to be stacked on the epitaxial layer.

또한, 실제 도핑에 관여할 소스 가스 또한 도핑될 타입(N 형 또는 P 형)에 따라 상이해질 수 있다. 예시적으로 실리콘 카바이드 계열의 웨이퍼에 질소 가스를 소스 가스로 하여 에피택셜 도핑 성장을 시킬 수 있다. 이때, 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.In addition, the source gas to be involved in the actual doping may also be different depending on the type (N type or P type) to be doped. For example, epitaxial doping growth may be performed by using nitrogen gas as a source gas on a silicon carbide wafer. At this time, hydrogen gas (H2) may be used as the diluent gas (carrier gas), but is not limited thereto.

공정 가스는 에피택셜 층을 식각하기 위한 반응 가스, 공정 챔버(110) 내에서 플라즈마를 점화시키기 위한 플라즈마 점화용 가스, 공정 챔버(110) 내부의 압력 조절 및 퍼지 기능을 수행하는 불활성 가스 등을 더 포함할 수도 있다.The process gas may further include a reaction gas for etching the epitaxial layer, a plasma ignition gas for igniting the plasma in the process chamber 110, an inert gas for performing pressure control and purge functions in the process chamber 110, and the like. It may also include.

메인 디스크(150)는 공정 챔버(110)의 내부 공간(110a)에 배치될 수 있다. 메인 디스크(150)는 가스 분사기(140) 및 실링(130) 하부에 배치될 수 있다. 메인 디스크(150)는 상면에 웨이퍼가 배치되는 복수의 안착부(151)를 포함할 수 있다. 특히, 안착부(151)는 메인 디스크(150) 중 가스 분사기(140)와 마주보는 면에 배치될 수 있다. 도면에서는 안착부(151)가 메인 디스크(150)의 일측 및 타측에 각각 하나씩 배치된 것으로 도시하였으나, 이러한 개수 및 위치로 본 발명을 한정하지는 않는다.The main disk 150 may be disposed in the internal space 110a of the process chamber 110. The main disk 150 may be disposed under the gas injector 140 and the seal 130. The main disk 150 may include a plurality of seating portions 151 on which a wafer is disposed on an upper surface. In particular, the seating part 151 may be disposed on a surface of the main disk 150 that faces the gas injector 140. In the drawing, the seating unit 151 is illustrated as one each disposed on one side and the other side of the main disk 150, but the present invention is not limited to these numbers and positions.

증착 공정이 진행되면, 일정 반응 온도 환경에서 안착부(151)에 배치된 웨이퍼 상에 웨이퍼와 공정 가스의 화학적인 기상 반응에 의해 에피택셜 층이 증착될 수 있다.As the deposition process proceeds, the epitaxial layer may be deposited by chemical vapor reaction of the wafer and the process gas on the wafer disposed in the seating unit 151 in a constant reaction temperature environment.

메인 디스크(150)의 저면에는 스핀들(152)이 연결될 수 있다. 스핀들(152)은 메인 디스크(150)의 중앙부를 지지할 수 있다. 스핀들(152)은 메인 디스크(150)의 저면으로부터 공정 챔버(110)의 하면을 관통하여 외부로 연장될 수 있다. 스핀들(152)은 외부 구동부와 연결되어 회전되거나 상하부로 이동할 수 있다. 즉, 메인 디스크(150)는 스핀들(152)과 연결되어 제1 회전축을 기준으로 시계 방향 또는 반시계 방향으로 회전될 수 있다. 여기서, 제1 회전축은 스핀들(152), 메인 디스크(150) 및 실링(130)의 중심축(C)과 동일할 수 있다. 그리고 중심축(C)은 원형 실링(130)의 중심에서 관통홀의 형성 방향으로 이루어진 축이며, 이하 중심축(C)으로 설명한다.The spindle 152 may be connected to the bottom surface of the main disk 150. The spindle 152 may support the central portion of the main disk 150. The spindle 152 may extend from the bottom of the main disk 150 to the outside through the bottom of the process chamber 110. The spindle 152 may be connected to the external driving unit to rotate or move up and down. That is, the main disk 150 may be connected to the spindle 152 and rotate in a clockwise or counterclockwise direction with respect to the first rotation axis. Here, the first rotation axis may be the same as the central axis C of the spindle 152, the main disk 150, and the sealing 130. In addition, the central axis C is an axis formed in the direction of forming the through hole at the center of the circular sealing 130, which will be described below as the central axis C.

또한, 메인 디스크(150)는 스핀들(152)과 연결되어 상부 또는 하부로 이동할 수 있다. 메인 디스크(150)와 안착부(151)에 대한 자세한 설명은 이하 도 3에서 후술한다.In addition, the main disk 150 may be connected to the spindle 152 to move upward or downward. A detailed description of the main disk 150 and the seating portion 151 will be described later with reference to FIG. 3.

가열 부재(160)는 메인 디스크(150)의 하부에 배치될 수 있다. 가열 부재(160)는 메인 디스크(150)를 가열할 수 있다. 특히, 가열 부재(160)는 안착부(151)와 인접한 영역에 배치될 수 있다. 즉, 가열 부재(160)는 안착부(151)에 배치되는 웨이퍼를 가열시킬 수 있다. 가열 부재(160)는 웨이퍼를 반응 온도로 가열함으로써 웨이퍼 상에 에피택셜 층의 증착 공정 또는 식각 공정이 용이하게 이루어지도록 할 수 있다.The heating member 160 may be disposed under the main disk 150. The heating member 160 may heat the main disk 150. In particular, the heating member 160 may be disposed in an area adjacent to the seating portion 151. That is, the heating member 160 may heat the wafer disposed on the seating portion 151. The heating member 160 may facilitate the deposition process or the etching process of the epitaxial layer on the wafer by heating the wafer to the reaction temperature.

가열 부재(160)는 복수 개로 구비될 수 있다. 가열 부재(160)는 전기 히터, 고주파유도, 적외선 방사 및 레이저 등 다양한 방법을 통해 열을 발산할 수 있다.The heating member 160 may be provided in plurality. The heating member 160 may radiate heat through various methods such as an electric heater, high frequency induction, infrared radiation, and laser.

도 2는 도 1에서 A부분의 확대도이고, 도 3은 도 2에서 B부분의 확대도이고, 도 4는 도 3의 개념도이다.2 is an enlarged view of portion A in FIG. 1, FIG. 3 is an enlarged view of portion B in FIG. 2, and FIG. 4 is a conceptual view of FIG. 3.

먼저, 도 2를 참조하면, 실시예에 따른 에피택셜 웨이퍼 제조 장치에서 실링(130) 하부에는 제1 층(131)이 배치될 수 있다. 제1 층(131)은 실링(130)의 제1 면(130a)에 배치될 수 있다. First, referring to FIG. 2, in the epitaxial wafer manufacturing apparatus according to the embodiment, the first layer 131 may be disposed below the sealing 130. The first layer 131 may be disposed on the first surface 130a of the sealing 130.

제1 층(131)은 n형 실리콘 카바이드 또는 p형 실리콘 카바이드를 모두 포함할 수 있다. 실시예로, 제1 층(131)은 제1-1 층(131a) 및 제1-2 층(131b)을 적어도 하나 포함할 수 있다. 여기서, 제1-1 층(131a)은 실링(130)과 하부의 제1-2 층(131b) 사이에 배치될 수 있다.The first layer 131 may include both n-type silicon carbide or p-type silicon carbide. In an embodiment, the first layer 131 may include at least one of the first-first layer 131a and the first-second layer 131b. Here, the first-first layer 131a may be disposed between the sealing 130 and the lower first-second layer 131b.

먼저, 제1-1 층(131a)은 p형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제1-1 층(131a)은 알루미늄 실리콘 카바이드(AlSiC)를 포함할 수 있다. 이와 달리, 제1-2 층(131b)은 n형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제1-2 층(131b)은 실리콘 카바이드 나이트라이드(SiCN)을 포함할 수 있다.First, the first-first layer 131a may include p-type silicon carbide. For example, the first-first layer 131a may include aluminum silicon carbide (AlSiC). Alternatively, the first-second layer 131b may include n-type silicon carbide. For example, the first-second layer 131b may include silicon carbide nitride (SiCN).

이와 같이, 제1-1 층(131a)과 제1-2 층(131b)은 서로 다른 극성으로 도핑된 실리콘 카바이드로 이루어질 수 있다. 이 때, 상술한 바와 같이 P형 실리콘 카바이드를 포함하는 층은 최하부에 배치하지 않을 수 있다. 즉, 제1-1 층(131a)은 제1-2 층(131b)의 상부에 배치하여 노출되지 않을 수 있다.As such, the first-first layer 131a and the first-second layer 131b may be formed of silicon carbide doped with different polarities. At this time, as described above, the layer containing P-type silicon carbide may not be disposed at the bottom. That is, the first-first layer 131a may not be exposed by being disposed on the first-second layer 131b.

이러한 구성에 의하여, 제1-1 층(131a)에서 도펀트에 의해 부식물 또는 반응물이 발생하는 것을 방지할 수 있다. 예를 들어, 제1-1 층(131a)이 최하부에 배치되는 경우에 Al 등의 3족 원소의 물질을 포함하는 실리콘 카바이드는 공정 챔버에서 공정의 순환시키는 동안 시간에 따라 반응물 또는 부식물을 증발 등에 의해 발생시킬 수 있다. 이에 따라, 웨이퍼 상에 N형 실리콘 카바이드로 도핑하는 공정에서도 상기 반응물 또는 부식물에 의해 n형 도펀트(예컨대, 5족 원소)에 의한 도핑 효과가 상쇄되어 전기적 효과가 저하되는 문제가 발생한다. 즉, 제1-1 층(131a)을 제1-2 층(131b)와 실링(130) 사이에 배치하여, 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다.By such a configuration, it is possible to prevent the generation of corrosives or reactants by the dopant in the 1-1st layer 131a. For example, in the case where the first-first layer 131a is disposed at the lowermost portion, silicon carbide containing a material of a group III element such as Al may evaporate the reactant or the corrosive with time during the process circulation in the process chamber. Can be generated. Accordingly, even in the process of doping with N-type silicon carbide on the wafer, the doping effect of the n-type dopant (eg, a group 5 element) is canceled by the reactant or the corrosive, which causes a problem of lowering the electrical effect. That is, the first-first layer 131a may be disposed between the first-second layer 131b and the sealing 130 to prevent the memory effect from occurring.

또한, 제1 층(131)은 N형 또는 P형 실리콘 카바이드를 포함하여 제1 층(131) 하부에 기생 성장하는 기생 입자(예를 들어, SiC, P)와 용이하게 결합할 수 있다. 보다 구체적으로, 실리콘 카바이드(SiC)를 포함하는 웨이퍼 상에는 성장 시 단결정 구조로 성장하나, 실링(130) 또는 제1 층(131) 하부에서 다결정구조로 성장할 수 있다. 이 때, 다결정 구조가 단결정 구조보다 접착력 또는 결합력이 작을 수 있다. 즉, 실링(130)과 기생 입자(P) 간에 접착력이 낮아 실링(130) 하부의 웨이퍼 상면으로 기생 입자(P)가 접착되어 웨이퍼 상에서 성장할 수 있고, 웨이퍼 상부에서 기생 입자(P)에 의한 결합이 발생할 수 있다.In addition, the first layer 131 may be easily bonded with parasitic particles (eg, SiC, P) that are parasiticly grown under the first layer 131 including N-type or P-type silicon carbide. More specifically, on a wafer including silicon carbide (SiC), it grows in a single crystal structure upon growth, but may grow in a polycrystalline structure under the sealing 130 or the first layer 131. At this time, the polycrystalline structure may have a smaller adhesion or bonding force than the single crystal structure. That is, since the adhesion between the sealing 130 and the parasitic particles P is low, the parasitic particles P may adhere to the upper surface of the wafer below the sealing 130 and grow on the wafer. This can happen.

이로써, 실시예에 따른 에피택셜 웨이퍼의 제조 장치는 실링(130) 하부에 제1 층(131)을 배치하여 기생 입자(P)와 제1층(131) 간의 접착력을 개선하여 웨이퍼로 기생 입자(P)가 이동하는 것을 방지하여 에피택셜 웨이퍼의 결함 형성을 방지할 수 있다.As a result, in the epitaxial wafer manufacturing apparatus according to the embodiment, the first layer 131 is disposed below the sealing 130 to improve the adhesive force between the parasitic particles P and the first layer 131 so that the parasitic particles may be formed into the wafer. It is possible to prevent P) from moving to prevent defect formation of the epitaxial wafer.

도 3을 참조하면, 상술한 바와 같이 메인 디스크(150)는 내부에 웨이퍼가 안착하는 안착부(151)를 포함할 수 있다. Referring to FIG. 3, as described above, the main disk 150 may include a mounting portion 151 on which a wafer is mounted.

그리고 안착부(151)의 중앙에는 제2 회전축(153)이 배치될 수 있다. 제2 회전축(153)은 각 안착부(151)의 중앙에서 메인 디스크(150) 내부 일부 영역까지 관통하여 배치될 수 있다. 실시예로, 제2 회전축(153)의 일단은 메인 디스크(150)의 내부에 위치하고, 제2 회전축(153)의 타단은 후술하는 회전판(154)의 내부에 위치할 수 있다.In addition, a second rotation shaft 153 may be disposed in the center of the seating portion 151. The second rotation shaft 153 may be disposed to penetrate from the center of each seating portion 151 to a partial region inside the main disk 150. In an embodiment, one end of the second rotation shaft 153 may be located inside the main disk 150, and the other end of the second rotation shaft 153 may be located inside the rotating plate 154 described later.

회전판(154)은 웨이퍼(10)가 안착하는 몸체로, 안착부(151) 내에 배치되며 제2 회전축(153)에 의해 회전할 수 있다. The rotating plate 154 is a body on which the wafer 10 is seated. The rotating plate 154 is disposed in the seating part 151 and may be rotated by the second rotation shaft 153.

회전판(154)은 웨이퍼(10)가 안착하는 제1 영역(S1)과 제1 영역(S1)의 가장자리인 제2 영역(S2)를 포함할 수 있다. 제1 영역(S1)은 안착부(151) 및 회전판(154)에서 중앙에 위치하며, 제2 회전축(153)과 결합할 수 있다.The rotating plate 154 may include a first region S1 on which the wafer 10 is seated and a second region S2 that is an edge of the first region S1. The first area S1 is positioned at the center of the seating part 151 and the rotating plate 154, and may be coupled to the second rotation shaft 153.

그리고 제2 영역(S2)은 회전판(154)에서 가장자리 영역으로 웨이퍼(10) 와 이격 배치될 수 있다. 또한, 제2 영역(S2)은 링 형상일 수 있다. 제2 영역(S2)에는 상부에 홀더(155)가 배치될 수 있다. 홀더(155)는 제2 영역(S2)과 마찬가지로 링 형상일 수 있으며, 회전판(151)과 결합하여 내측에 웨이퍼(10)를 수용할 수 있다.The second region S2 may be spaced apart from the wafer 10 from the rotating plate 154 to the edge region. In addition, the second region S2 may have a ring shape. The holder 155 may be disposed above the second region S2. The holder 155 may have a ring shape like the second region S2, and may be coupled to the rotating plate 151 to accommodate the wafer 10 therein.

회전판(154)과 홀더(155)는 동일한 재질일 수 있다. 예시적으로, 회전판(154)과 홀더(155)는 모두 SiC 재질일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 서로 다른 재질을 포함하도록 이루어질 수도 있다.The rotating plate 154 and the holder 155 may be the same material. For example, both the rotating plate 154 and the holder 155 may be a SiC material. However, the present invention is not limited thereto and may include different materials.

홀더(155)는 회전판(154) 상에 배치되고, 상부에 제2 층(156)을 포함할 수 있다. 제2 층(156)은 제2 영역(S2)에 배치된 홀더(155)를 둘러싸도록 배치될 수 있다. 제2층(156)은 홀더(155)의 상면 상에 배치되는 제1 면(M1), 홀더(155)의 측면 상에 배치되는 제2 면(M2) 및 제3 면(M3)을 포함할 수 있다.The holder 155 is disposed on the rotating plate 154 and may include a second layer 156 thereon. The second layer 156 may be disposed to surround the holder 155 disposed in the second region S2. The second layer 156 may include a first surface M1 disposed on the upper surface of the holder 155, a second surface M2 disposed on the side of the holder 155, and a third surface M3. Can be.

이 때, 제2 층(156)은 N형 또는 P형 실리콘 카바이드를 포함하여 제2 층(156) 상부에 기생 성장하는 기생 입자(예를 들어, SiC, P)와 용이하게 결합할 수 있다. 보다 구체적으로, 실리콘 카바이드(SiC)를 포함하는 웨이퍼 상에는 성장 시 단결정 구조로 성장하나, 제2 층(156) 상부에서 다결정구조로 성장할 수 있다. 이 때, 다결정 구조가 단결정 구조보다 접착력 또는 결합력이 작을 수 있다. 이에 따라, 홀더(155)와 기생 입자(P) 간에 접착력이 낮아 웨이퍼 상면으로 기생 입자(P)가 접착되고, 기생 입자(P)는 웨이퍼 상에서 성장할 수 있다. 이로 인해, 웨이퍼 상부에서 기생 입자(P)에 의한 결합이 발생할 수 있다.In this case, the second layer 156 may be easily bonded with parasitic particles (eg, SiC, P) that are parasiticly grown on the second layer 156 including N-type or P-type silicon carbide. More specifically, on a wafer including silicon carbide (SiC), it grows in a single crystal structure upon growth, but may grow in a polycrystalline structure on the second layer 156. At this time, the polycrystalline structure may have a smaller adhesion or bonding force than the single crystal structure. Accordingly, the adhesion between the holder 155 and the parasitic particles P is low, so that the parasitic particles P are adhered to the upper surface of the wafer, and the parasitic particles P can grow on the wafer. As a result, bonding by parasitic particles P may occur at the top of the wafer.

이로써, 실시예에 따른 에피택셜 웨이퍼의 제조 장치는 홀더(155) 상부에 제2 층(156)을 배치하여 기생 입자(P)와 제2 층(156) 간의 접착력을 개선하여 웨이퍼로 기생 입자(P)가 이동하는 것을 방지하여 에피택셜 웨이퍼의 결함 형성을 방지할 수 있다.Thus, the epitaxial wafer manufacturing apparatus according to the embodiment is disposed on the holder 155, the second layer 156 to improve the adhesion between the parasitic particles (P) and the second layer 156 to the parasitic particles ( It is possible to prevent P) from moving to prevent defect formation of the epitaxial wafer.

또한, 제2 층(156)은 복수 개의 층으로 이루어질 수 있다. 예컨대, 제2 층(156)은 제2-1 층(156a) 및 제2-2 층(156b)을 적어도 하나 포함할 수 있다. 여기서, 제2-1 층(156a)은 홀더(155) 상에 배치될 수 있다. 그리고 제2-2 층(156b)은 제2-1 층(156a) 상에 배치될 수 있다.In addition, the second layer 156 may be formed of a plurality of layers. For example, the second layer 156 may include at least one of the second-first layer 156a and the second-second layer 156b. Here, the second-first layer 156a may be disposed on the holder 155. In addition, the second-second layer 156b may be disposed on the second-first layer 156a.

먼저, 제2-1 층(156a)은 p형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제2-1 층(156a)은 알루미늄 실리콘 카바이드(AlSiC)를 포함할 수 있다. 이와 달리, 제2-2 층(156b)은 n형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제2-2 층(156b)은 실리콘 카바이드 나이트라이드(SiCN)을 포함할 수 있다.First, the second-first layer 156a may include p-type silicon carbide. For example, the second-first layer 156a may include aluminum silicon carbide (AlSiC). Alternatively, the second-2 layer 156b may include n-type silicon carbide. For example, the second-second layer 156b may include silicon carbide nitride (SiCN).

이와 같이, 제2-1 층(156a)과 제2-2 층(156b)은 서로 다른 극성으로 도핑된 실리콘 카바이드로 이루어질 수 있다. 이 때, 상술한 바와 같이 P형 실리콘 카바이드를 포함하는 층은 최상부에 배치하지 않을 수 있다. 즉, 제2-1 층(156a)은 제2-2 층(156b)의 상부에 배치하여 노출되지 않을 수 있다.As such, the second-first layer 156a and the second-second layer 156b may be formed of silicon carbide doped with different polarities. At this time, as described above, the layer containing P-type silicon carbide may not be disposed on the top. That is, the second-first layer 156a may not be exposed by being disposed on the second-second layer 156b.

이러한 구성에 의하여, 제2-1 층(156a)에서 도펀트에 의해 부식물 또는 반응물이 발생하는 것을 방지할 수 있다. 예를 들어, 제2-1 층(156a)이 최상부에 배치되는 경우에 Al 등의 3족 원소의 물질을 포함하는 실리콘 카바이드는 공정 챔버에서 공정의 순환시키는 동안 시간에 따라 반응물 또는 부식물을 증발 등에 의해 발생시킬 수 있다. 이에 따라, 웨이퍼 상에 N형 실리콘 카바이드로 도핑하는 공정에서도 상기 반응물 또는 부식물에 의해 n형 도펀트(예컨대, 5족 원소)에 의한 도핑 효과가 상쇄되어 전기적 효과가 저하되는 문제가 발생한다. 즉, 제2-1 층(156a)을 제2-2 층(156b)와 홀더(155) 사이에 배치하여, 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다. 또한, 제2 층(156)은 두께가 5㎛ 내지 30㎛일 수 있다.By such a configuration, it is possible to prevent the corrosives or the reactants from being generated by the dopant in the second-first layer 156a. For example, when the second-first layer 156a is disposed on the top, silicon carbide containing a material of a group III element such as Al may evaporate the reactant or the corrosives over time during the process circulation in the process chamber. Can be generated. Accordingly, even in the process of doping with N-type silicon carbide on the wafer, the doping effect of the n-type dopant (eg, a group 5 element) is canceled by the reactant or the corrosive, which causes a problem of lowering the electrical effect. That is, the second-first layer 156a may be disposed between the second-second layer 156b and the holder 155 to prevent the memory effect from occurring. In addition, the second layer 156 may have a thickness of 5 μm to 30 μm.

또한, 메인 디스크(150)에서 가장자리 상면에 제3 층(157)이 배치될 수 있다. 상술한 바와 같이 메인 디스크(150)가 원형 형상의 판인 경우에, 제3 층(157)도 원형 형상일 수 있다.In addition, a third layer 157 may be disposed on an upper surface of the edge of the main disk 150. As described above, when the main disk 150 is a circular plate, the third layer 157 may also have a circular shape.

제3 층(157)은 웨이퍼(10) 및 제2 층(156)보다 외측에 배치될 수 있다. 즉, 제2 층(156)이 제3 층(157)과 웨이퍼(10) 사이에 위치할 수 있다. 제3 층(157)은 홀더(155) 상에 제2 층(156)이 배치되는 구조와 마찬가지로 메인 디스크(150) 상면에 배치될 수 있다. 이 때, 제3 층(157)은 제2 층(156)과 마찬가지로 N형 또는 P형 실리콘 카바이드를 포함하여 제3 층(157) 상부에 기생 성장하는 기생 입자(예를 들어, SiC, P)와 용이하게 결합할 수 있다. 보다 구체적으로, 실리콘 카바이드(SiC)를 포함하는 웨이퍼 상에는 성장 시 단결정 구조로 성장하나, 제3 층(157) 상부에서 다결정구조로 성장할 수 있다. 이 때, 다결정 구조가 단결정 구조보다 접착력 또는 결합력이 작을 수 있다. 이에 따라, 메인 디스크(150)와 기생 입자(P) 간에 접착력이 낮아 웨이퍼 상면으로 기생 입자(P)가 접착되고, 기생 입자(P)는 웨이퍼 상에서 성장할 수 있다. 이로 인해, 웨이퍼 상부에서 기생 입자(P)에 의한 결합이 발생할 수 있다.The third layer 157 may be disposed outside the wafer 10 and the second layer 156. That is, the second layer 156 may be located between the third layer 157 and the wafer 10. The third layer 157 may be disposed on an upper surface of the main disk 150, similar to a structure in which the second layer 156 is disposed on the holder 155. At this time, the third layer 157, like the second layer 156, includes parasitic particles (eg, SiC and P) that are parasiticly grown on the third layer 157, including N-type or P-type silicon carbide. It can be easily combined with. More specifically, on a wafer including silicon carbide (SiC), it grows in a single crystal structure upon growth, but may grow in a polycrystalline structure on the third layer 157. At this time, the polycrystalline structure may have a smaller adhesion or bonding force than the single crystal structure. Accordingly, the adhesion between the main disk 150 and the parasitic particles P is low, so that the parasitic particles P may adhere to the upper surface of the wafer, and the parasitic particles P may grow on the wafer. As a result, bonding by parasitic particles P may occur at the top of the wafer.

이로써, 실시예에 따른 에피택셜 웨이퍼의 제조 장치는 메인 디스크(150) 상부에 제3 층(157)을 배치하여 기생 입자(P)와 제3 층(157) 간의 접착력을 개선하여 웨이퍼로 기생 입자(P)가 이동하는 것을 방지하여 에피택셜 웨이퍼의 결함 형성을 방지할 수 있다.As a result, the epitaxial wafer manufacturing apparatus according to the embodiment may arrange the third layer 157 on the main disk 150 to improve the adhesive force between the parasitic particles P and the third layer 157 to form parasitic particles as a wafer. (P) can be prevented from moving to prevent defect formation of the epitaxial wafer.

또한, 제3 층(157)은 복수 개의 층으로 이루어질 수 있다. 예컨대, 제3 층(157)은 제3-1 층(157a) 및 제3-2 층(157b)을 적어도 하나 포함할 수 있다. 여기서, 제3-1 층(157a)은 메인 디스크(150) 상에 배치될 수 있다. 그리고 제3-2 층(157b)은 제3-1 층(157a) 상에 배치될 수 있다.In addition, the third layer 157 may be formed of a plurality of layers. For example, the third layer 157 may include at least one of a 3-1 layer 157a and a 3-2 layer 157b. Here, the third-first layer 157a may be disposed on the main disk 150. In addition, the third-second layer 157b may be disposed on the third-first layer 157a.

먼저, 제3-1 층(157a)은 p형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제3-1 층(157a)은 알루미늄 실리콘 카바이드(AlSiC)를 포함할 수 있다. 이와 달리, 제3-2 층(157b)은 n형 실리콘 카바이드를 포함하여 이루어질 수 있다. 예컨대, 제3-2 층(157b)은 실리콘 카바이드 나이트라이드(SiCN)을 포함할 수 있다.First, the 3-1th layer 157a may be formed of p-type silicon carbide. For example, the third-first layer 157a may include aluminum silicon carbide (AlSiC). Alternatively, the third-2 layer 157b may include n-type silicon carbide. For example, the third-2 layer 157b may include silicon carbide nitride (SiCN).

이와 같이, 제3-1 층(157a)과 제3-2 층(157b)은 서로 다른 극성으로 도핑된 실리콘 카바이드로 이루어질 수 있다. 이 때, 상술한 바와 같이 P형 실리콘 카바이드를 포함하는 층은 최상부에 배치하지 않을 수 있다. 즉, 제3-1 층(157a)은 제3-2 층(157b)의 상부에 배치하여 노출되지 않을 수 있다.As such, the third-first layer 157a and the third-second layer 157b may be formed of silicon carbide doped with different polarities. At this time, as described above, the layer containing P-type silicon carbide may not be disposed on the top. That is, the 3-1 th layer 157a may not be exposed by being disposed on the 3-2 th layer 157b.

이러한 구성에 의하여, 제3-1 층(157a)에서 도펀트에 의해 부식물 또는 반응물이 발생하는 것을 방지할 수 있다. 예를 들어, 제3-1 층(157a)이 최상부에 배치되는 경우에 Al 등의 3족 원소의 물질을 포함하는 실리콘 카바이드는 공정 챔버에서 공정의 순환시키는 동안 시간에 따라 반응물 또는 부식물을 증발 등에 의해 발생시킬 수 있다. 이에 따라, 웨이퍼 상에 N형 실리콘 카바이드로 도핑하는 공정에서도 상기 반응물 또는 부식물에 의해 n형 도펀트(예컨대, 5족 원소)에 의한 도핑 효과가 상쇄되어 전기적 효과가 저하되는 문제가 발생한다. 즉, 제3-1 층(157a)을 제3-2 층(157b)과 메인 디스크(150) 사이에 배치하여, 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다. 또한, 제3 층(157)은 제2 층(156)과 마찬가지로 두께가 5㎛ 내지 30㎛일 수 있다.By such a configuration, it is possible to prevent the generation of corrosives or reactants by the dopant in the 3-1th layer 157a. For example, when the 3-1 layer 157a is disposed on the top, silicon carbide containing a material of a Group 3 element such as Al may evaporate the reactant or the corrosive with time during the process circulation in the process chamber. Can be generated. Accordingly, even in the process of doping with N-type silicon carbide on the wafer, the doping effect of the n-type dopant (eg, a group 5 element) is canceled by the reactant or the corrosive, which causes a problem of lowering the electrical effect. That is, the third-first layer 157a may be disposed between the third-second layer 157b and the main disk 150 to prevent the memory effect from occurring. In addition, the third layer 157 may have a thickness of 5 μm to 30 μm similarly to the second layer 156.

도 4를 참조하면, 웨이퍼(10)의 외측에 링 형상의 홀더(155)와 원형의 회전판(154)이 배치될 수 있다. Referring to FIG. 4, a ring-shaped holder 155 and a circular rotating plate 154 may be disposed outside the wafer 10.

이 때, 홀더(155)는 상부에 경사면(155a)를 가질 수 있다. 경사면(155a)을 가지는 경우, 상부의 제2 층(156)도 경사진 구조로 이루어질 수 있다. 그리고 경사면(155a)에 의해, 홀더(155)는 적어도 일부에서 내측에서 외측을 향해 두께가 감소할 수 있다. 이러한 구조에 의하여, 제2 층(156)에 부착된 기생 입자(P)가 내측의 웨이퍼(10) 상부로 이동하는 것을 용이하게 방지할 수 있다. 또한, 이러한 구성에 의하여 웨이퍼(10) 상에서 기생 입자(P)에 의한 표면 결함(예컨대, 트라이앵글 결함(triangle defect)이 발생하는 것을 용이하게 방지할 수 있다.In this case, the holder 155 may have an inclined surface 155a thereon. When the inclined surface 155a is formed, the second layer 156 may also have an inclined structure. And by the inclined surface 155a, the holder 155 can be reduced in thickness at least in part from the inner side to the outer side. By this structure, the parasitic particles P attached to the second layer 156 can be easily prevented from moving to the upper side of the wafer 10. In addition, by such a configuration, it is possible to easily prevent the occurrence of surface defects (eg, triangle defects) due to parasitic particles P on the wafer 10.

도 5는 일실시예에 따른 에피택셜 웨이퍼의 단면도이다. 5 is a cross-sectional view of an epitaxial wafer according to one embodiment.

도 5를 참조하면, 일실시예에 따른 에피택셜 웨이퍼(10)는 기판(11), 기판(11) 상에 배치되는 버퍼층(12) 및 버퍼층(12) 상에 배치되는 에피층(13)을 포함한다.Referring to FIG. 5, an epitaxial wafer 10 according to an embodiment may include a substrate 11, a buffer layer 12 disposed on the substrate 11, and an epitaxial layer 13 disposed on the buffer layer 12. Include.

먼저, 기판(11)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라, 후술하는 에피층(13)도 도핑된 실리콘 카바이드 계열로 이루어질 수 있다.First, the substrate 11 may be a silicon carbide wafer (4H-SiC wafer). Accordingly, the epitaxial layer 13 to be described later may be formed of a doped silicon carbide wafer.

기판(11)이 실리콘 카바이드(SiC)인 경우, 에피층(13)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피층(13)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다. 또한, 이러한 구조에 한정되는 것은 아니며 에피층(13)은 n형, p형이 교번하여 적층된 구조일 수 있다. 예컨대, n/p, n/n/p 등 다양한 구조로 이루어질 수 이다.When the substrate 11 is silicon carbide (SiC), all of the epi layers 13 may be formed of n-type conductive silicon carbide, that is, silicon carbide nitride (SiCN). However, the present invention is not limited thereto, and the epi layer 13 may be formed of p-type conductive silicon carbide, that is, aluminum silicon carbide (AlSiC). In addition, the structure is not limited thereto, and the epi layer 13 may have a structure in which n-type and p-type are alternately stacked. For example, it may be made of various structures such as n / p, n / n / p.

기판(11)은 오프각이 3도 내지 10도일 수 있다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 기판(11)이 기울어진 각도로 정의할 수 있다. 다만, 이에 반드시 한정되는 것은 아니다.The substrate 11 may have an off angle of 3 degrees to 10 degrees. The off angle may be defined as an angle at which the substrate 11 is inclined based on the (0001) Si plane and the (000-1) C plane. However, the present invention is not limited thereto.

기판(11)의 도핑 농도는 1Х1018cm- 3내지 1Х1020cm-3일 수 있으나 반드시 이에 한정하지 않는다. 기판(11)의 도핑 농도는 두께 방향으로 일정할 수 있으나 반드시 이에 한정하지 않는다, 여기서, 두께 방향은 제1 방향(X 방향)이고, 제2 방향(Y 방향)은 제1 방향에 수직한 방향일 수 있다.The doping concentration of the substrate 11 is 1Х10 18 cm - may be a 3 to 1Х10 20 cm -3 is not necessarily limited to this. The doping concentration of the substrate 11 may be constant in the thickness direction, but is not limited thereto. Here, the thickness direction is a first direction (X direction), and the second direction (Y direction) is a direction perpendicular to the first direction. Can be.

버퍼층(12)은 기판(11) 상에 배치될 수 있다. 버퍼층(12)은 기판(11)과 에피층(13) 사이의 격자 상수 불일치로 인한 결정 결함을 줄일 수 있다. 먼저, 일반적으로 기판(11)에 존재하는 전위는 기저면 전위(Basal Plane Dislocation, BPD)와 칼날 전위(threading edge dislocation, TED)를 포함한다. 이 중에서 기저면 전위(BPD)는 다이오드를 장시간 통전했을 때 저항을 증가시키고 전력 소자의 신뢰성을 악화시킬 수 있다. 이에 반해 칼날 전위(TED)에 의한 전력 소자에 대한 영향이 상대적으로 적을 수 있다. 이 때, 버퍼층(12)은 기판(11)에 존재하는 전위 중 기저면 전위(BPD)를 칼날 전위(TED)로 변형하여 전력 소자의 신뢰성을 개선할 수 있다. 그리고 버퍼층(12)은 상술한 바와 같이 복수 개의 층을 포함할 수 있다. The buffer layer 12 may be disposed on the substrate 11. The buffer layer 12 may reduce crystal defects due to lattice constant mismatch between the substrate 11 and the epi layer 13. First, dislocations generally present in the substrate 11 include a basal plane dislocation (BPD) and a threading edge dislocation (TED). Among these, the base surface potential BPD may increase resistance when the diode is energized for a long time and deteriorate reliability of the power device. On the contrary, the influence on the power device due to the blade potential TED may be relatively small. In this case, the buffer layer 12 may improve the reliability of the power device by transforming the base surface potential BPD into the blade potential TED among the potentials present in the substrate 11. The buffer layer 12 may include a plurality of layers as described above.

그리고 에피층(13)은 버퍼층(12) 상에 배치될 수 있다 먼저, 에피층(13)의 도핑 농도는 1Х1015cm-3 내지 5Х1018cm-3일 수 있다. 에피층(13)은 두께 방향으로 도핑 농도가 변화하는 복수 개의 구간을 가질 수 있다. 또한, 에피층(13)은 예시적으로 도핑 농도가 두께 방향으로 증가할 수도 있고 감소할 수도 있다.The epi layer 13 may be disposed on the buffer layer 12. First, the doping concentration of the epi layer 13 may be 1Х10 15 cm −3 to 5Х10 18 cm −3 . The epi layer 13 may have a plurality of sections in which the doping concentration changes in the thickness direction. In addition, the epitaxial layer 13 may be increased or decreased in the thickness direction by way of example.

또한, 에피층(13)과 버퍼층(12)의 도펀트 농도 차이가 클수록 기저면 전위가 칼날 전위로 변환되는 효율(이하 BPD 변환 효율)이 향상될 수 있다. 에피층(13)의 도펀트 농도가 낮을수록 버퍼층(12)과 도펀트 농도 차이가 크게 발생하므로 BPD 변환 효율이 향상될 수 있다.In addition, as the dopant concentration difference between the epi layer 13 and the buffer layer 12 increases, the efficiency of converting the base surface potential to the blade potential (hereinafter, BPD conversion efficiency) may be improved. As the dopant concentration of the epitaxial layer 13 is lower, the difference between the buffer layer 12 and the dopant concentration may occur, and thus the BPD conversion efficiency may be improved.

실시예에 따르면, 에피층(13)과 버퍼층(12)의 경계면에서는 도핑 농도 차이가 크므로 기저면 전위가 칼날 전위로 변환될 수 있다. 또한, 에피층(13) 내에서 도핑 농도가 변화는 계면에서는 도핑 농도차가 발생하므로 기저면 전위가 칼날 전위로 용이하게 변환될 수 있다.According to the embodiment, since the doping concentration difference is large at the interface between the epi layer 13 and the buffer layer 12, the base surface potential may be converted into a blade potential. In addition, since the doping concentration difference occurs at the interface where the doping concentration is changed in the epi layer 13, the base surface potential can be easily converted to the blade potential.

그리고 실시예에 따른 에피택셜 웨이퍼(10)는 웨이퍼의 표면에 기생 입자(P)가 다른 장비(예컨대, 실링, 홀더, 메인 디스크)로부터 제공되는 것을 방지할 수 있다. 즉, 실 실시예에 따른 에피택셜 웨이퍼(10)는 상술한 제1 층, 제2 층 및 제3 층을 포함하는 에피택셜 웨이퍼 제조 장치를 통해 웨이퍼의 표면에 존재하는 기생 입자를 제어 하여 상기 웨이퍼 상에 에피층을 성장시킬 때 발생할 수 있는 표면 결함, 표면 조도를 감소할 수 있다. 특히, 에피층(13) 상의 표면 결함을 1ea/㎠ 미만으로 감소시킬 수 있다. 이에 따라, 실시예에 따른 에피택셜 웨이퍼의 제조 장치 및 후술하는 제조방법을 통해 고품질의 실리콘 카바이드 에피택셜 웨이퍼(10)를 구현할 수 있으며, 실시예에 따른 에피택셜 웨이퍼(10)는 고품질 및 고효율의 전자 소재로서 사용될 수 있다.In addition, the epitaxial wafer 10 according to the embodiment may prevent the parasitic particles P from being provided from other equipment (eg, a seal, a holder, and a main disk) on the surface of the wafer. That is, the epitaxial wafer 10 according to the exemplary embodiment controls the parasitic particles present on the surface of the wafer through the epitaxial wafer manufacturing apparatus including the first layer, the second layer, and the third layer. It is possible to reduce the surface roughness, surface defects that may occur when growing the epi layer on the phase. In particular, the surface defects on the epi layer 13 can be reduced to less than 1ea / cm 2. Accordingly, a high quality silicon carbide epitaxial wafer 10 can be realized through the apparatus for manufacturing an epitaxial wafer according to the embodiment and the manufacturing method described below, and the epitaxial wafer 10 according to the embodiment can have high quality and high efficiency. It can be used as an electronic material.

도 6은 일실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고, 도 7은 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고, 도 8은 또 다른 실시예에 따른 에피택셜 웨이퍼 제조방법을 설명을 설명하기 위한 도면이고, 도 9는 도 6의 변형예이다.6 is a view for explaining an epitaxial wafer manufacturing method according to an embodiment, Figure 7 is a view for explaining an epitaxial wafer manufacturing method according to another embodiment, Figure 8 is another embodiment The epitaxial wafer manufacturing method according to the example is a figure for demonstrating description, and FIG. 9 is a modification of FIG.

도 6을 참조하면, 일실시예에 따른 에피택셜 웨이퍼 제조방법은 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.Referring to FIG. 6, an epitaxial wafer manufacturing method according to an embodiment may include disposing at least one of a first layer, a second layer, and a third layer, and epitaxial growth by injecting a reaction source into the epitaxial wafer manufacturing apparatus. It may include the step of.

제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계는 예열단계(S11), 성장단계(S12), 및 냉각단계(S13)를 포함할 수 있다. 예열 단계(S10)는 온도를 약 1000도까지 1차 가열하고, 약 1500도 내지 1700도까지 2차 가열할 수 있다. 1차 가열은 웨이퍼 표면의 오염물질을 제거하는 단계일 수 있다.Disposing at least one of the first layer, the second layer, and the third layer may include a preheating step S11, a growth step S12, and a cooling step S13. The preheating step S10 may first heat the temperature up to about 1000 degrees and secondly heat the temperature up to about 1500 degrees to 1700 degrees. Primary heating may be a step of removing contaminants on the wafer surface.

성장단계(S12)는 약 1500도 내지 1700도의 온도로 조절된 챔버에 성장 가스와 도핑 가스, 및 희석 가스를 포함하는 반응 소스를 주입하여 에피택셜층을 성장시킬 수 있다. In the growth step S12, an epitaxial layer may be grown by injecting a reaction source including a growth gas, a doping gas, and a dilution gas into a chamber adjusted to a temperature of about 1500 degrees to 1700 degrees.

여기서, 기판으로 실리콘 카바이드 계열의 웨이퍼(예를 들어, 4H-SiC 웨이퍼)가 이용되는 경우, 제1 성장가스와 제2 성장가스는 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다. 예컨대, 제1 성장가스와 제2 성장가스는 성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 도 6과 같이, 실시예로 제1 성장가스는 SiH4 이고, 제2 성장가스는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 성장가스는 C3H8이고, 제2 성장가스는 SiH4일 수도 있다. 제2 성장가스는 제1 성장가스와 소정의 비율로 주입될 수 있다. 제1 성장가스와 제2 성장가스의 비율(C:Si)은 0.8:1 내지 1.3:1일 수 있다.Here, when a silicon carbide-based wafer (for example, 4H-SiC wafer) is used as the substrate, the first growth gas and the second growth gas may include a material capable of matching a lattice constant with the substrate. For example, the first growth gas and the second growth gas may include a material including carbon and silicon, such as SiH 4 + C 3 H 8 , MTS (CH 3 SiCl 3 ), TCS (SiHCl 3 ), Si x C x, and the like. This can be used. As illustrated in FIG. 6, the first growth gas may be SiH 4 , and the second growth gas may be C 3 H 8 , but is not limited thereto. For example, the first growth gas may be C 3 H 8 , and the second growth gas may be SiH 4 . The second growth gas may be injected at a predetermined ratio with the first growth gas. The ratio (C: Si) of the first growth gas and the second growth gas may be 0.8: 1 to 1.3: 1.

그리고 도핑가스는 제1 층, 제2 층 및 제3 층의 N 또는 P 등의 형에 따라 상이한 도핑가스가 적용될 수 있다. 예컨대, 도핑가스는 제1 층을 N 형으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 이하에서 5족 원소의 물질을 포함하는 도핑가스를 제1 도핑가스로 설명한다.The doping gas may be applied with different doping gases depending on the type of N or P of the first layer, the second layer, and the third layer. For example, when the doping gas is to be doped with the N-type first layer, a material of a Group 5 element such as nitrogen gas (N2) may be used. Hereinafter, a doping gas containing a substance of a Group 5 element will be described as a first doping gas.

또한, 도핑가스는 제2 층을 P 형으로 도핑시키고자 하는 경우, Al(알루미늄) 등의 3족 원소의 물질이 이용될 수 있다. 이하에서 3족 원소의 물질을 포함하는 도핑가스를 제2 도핑가스로 설명한다. In addition, when the doping gas is to be doped with the P-type second layer, a material of a Group 3 element such as Al (aluminum) may be used. Hereinafter, a doping gas containing a material of a Group 3 element will be described as a second doping gas.

그리고 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.In addition, hydrogen gas (H 2 ) may be used as the diluent gas (carrier gas), but is not limited thereto.

보다 구체적으로, 제1 층, 제2 층 및 제3 층은 제1 성장가스, 제2 성장가스, 제1 도핑가스 및 희석 가스를 이용하여 N 형으로 도핑하여 N형 실리콘 카바이드(SiCN)을 포함할 수 있다.More specifically, the first layer, the second layer, and the third layer include N-type silicon carbide (SiCN) by doping into N-type using the first growth gas, the second growth gas, the first doping gas, and the dilution gas. can do.

이후, 냉각 단계(S30)에서는 성장이 완료되는 챔버를 냉각하여 성장을 종료할 수 있다.Thereafter, in the cooling step S30, the growth may be completed by cooling the chamber in which the growth is completed.

다만, 냉각 단계(S30) 이전에 에피택셜 성장이 이루어질 수 있다. 이에 따라, 버퍼층과 에피층이 순차로 배치될 수 있다. However, epitaxial growth may occur before the cooling step S30. Accordingly, the buffer layer and the epi layer may be sequentially arranged.

구체적으로, 버퍼층 및 에피층이 각각 성장하여 배치되는 경우에, 도핑가스는 버퍼층 및 에피층의 N 또는 P 등의 타입에 따라 상이한 도핑가스가 적용될 수 있다. 예컨대, 도핑가스는 버퍼층 또는 에피층을 N 형으로 도핑시키고자 하는 경우, 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다. 또한, 도핑가스는 버퍼층 또는 에피층을 P 형으로 도핑시키고자 하는 경우, Al(알루미늄) 등의 3족 원소의 물질이 이용될 수 있다. 또한, 희석 가스(캐리어 가스)로는 수소 가스(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.Specifically, in the case where the buffer layer and the epi layer are grown to be disposed, the doping gas may be different depending on the type of N or P of the buffer layer and the epi layer. For example, when the doping gas is to be doped with the buffer layer or the epi layer in the N type, a material of a Group 5 element such as nitrogen gas (N2) may be used. In addition, the doping gas may be a material of a Group 3 element such as Al (aluminum) when the doping gas is to be doped into the P layer or the buffer layer. In addition, hydrogen gas (H 2 ) may be used as the diluent gas (carrier gas), but is not limited thereto.

이 때, 상술한 제1 층, 제2 층 및 제3 층의 배치로, 기생 입자는 제1 층, 제2 층 및 제3 층과의 접착력으로 인해 웨이퍼로의 이동이 어려워질 수 있다. 이에 따라, 웨이퍼 상의 버퍼층 및 에피층은 기생 입자로 인해 결함 발생이 보다 감소할 수 있다.At this time, with the above-described arrangement of the first layer, the second layer and the third layer, the parasitic particles may be difficult to move to the wafer due to the adhesive force with the first layer, the second layer and the third layer. Accordingly, the buffer layer and the epi layer on the wafer may further reduce defect generation due to parasitic particles.

도 7을 참조하면, 다른 실시예에 따른 에피택셜 웨이퍼 제조방법은 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.Referring to FIG. 7, an epitaxial wafer manufacturing method according to another embodiment may include disposing at least one of a first layer, a second layer, and a third layer, and epitaxial growth by injecting a reaction source into the epitaxial wafer manufacturing apparatus. It may include the step of.

이 때, 일실시예에 따른 에피택셜 웨이퍼 제조방법과 달리 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 중 성장단계(S11')에서 제2 도핑가스를 이용할 수 있다. 보다 구체적으로, 제1 층, 제2 층 및 제3 층은 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용하여 P 형으로 도핑할 수 있다. 이에 따라, 제1 층, 제2 층 및 제3 층은 P형 실리콘 카바이드(AlSiC)을 포함할 수 있다. 이로써, 상술한 바와 같이 상기 제조방법에 따라 제1 층, 제2 층 및 제3 층의 배치로 인해 에피택셜 성장 시에 기생 입자가 웨이퍼로 퍼져나가는 것을 방지하고 웨이퍼 상에 결함이 발생하는 것을 억제할 수 있다. 이외의 다른 공정은 도 6의 설명과 동일할 수 있다.At this time, unlike the epitaxial wafer manufacturing method according to an embodiment, the second doping gas may be used in the growth step S11 ′ during the at least one of the first layer, the second layer, and the third layer. More specifically, the first layer, the second layer, and the third layer may be doped into a P type using the first growth gas, the second growth gas, the second doping gas, and the dilution gas. Accordingly, the first layer, the second layer and the third layer may include P-type silicon carbide (AlSiC). This prevents parasitic particles from spreading to the wafer during epitaxial growth and suppresses defects on the wafer due to the arrangement of the first, second and third layers as described above. can do. Other processes other than this may be the same as the description of FIG. 6.

도 8을 참조하면, 또 다른 실시예에 따른 에피택셜 웨이퍼 제조방법은 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 및 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계를 포함할 수 있다.Referring to FIG. 8, an epitaxial wafer manufacturing method according to another embodiment may include disposing at least one of a first layer, a second layer, and a third layer, and epitaxially by injecting a reaction source into the epitaxial wafer manufacturing apparatus. Growth may be included.

이 때, 일실시예에 따른 에피택셜 웨이퍼 제조방법과 달리 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 중 성장단계(S11)는 제1 성장단계(S11a)와 제2 성장단계(S11b)를 포함할 수 있다. 먼저, 제1 성장단계(S11a)에서 제1 층의 제1-1 층, 제2 층의 제2-1 층 및 제3 층의 제3-1 층을 제2 도핑가스를 이용하여 각각 실링, 홀더 및 메인 디스크 상에 배치할 수 있다. At this time, unlike the epitaxial wafer manufacturing method according to an embodiment, the growth step (S11) of the step of placing at least one of the first layer, the second layer and the third layer is the first growth step (S11a) and the second It may include a growth step (S11b). First, in the first growth step S11a, the first-first layer of the first layer, the second-first layer of the second layer, and the third-first layer of the third layer are respectively sealed using the second doping gas, It can be placed on the holder and the main disk.

보다 구체적으로, 제1 층의 제1-1 층, 제2 층의 제2-1 층 및 제3 층의 제3-1 층은 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용하여 P 형으로 도핑할 수 있다. 이에 따라, 제1 층의 제1-1 층, 제2 층의 제2-1 층 및 제3 층의 제3-1 층은 P형 실리콘 카바이드(AlSiC)을 포함할 수 있다.More specifically, the first-first layer of the first layer, the second-first layer of the second layer, and the third-first layer of the third layer may include the first growth gas, the second growth gas, the second doping gas, and the dilution. It can be doped to P type using gas. Accordingly, the first-first layer of the first layer, the second-first layer of the second layer, and the third-first layer of the third layer may include P-type silicon carbide (AlSiC).

이후에, 제2 성장단계(S11b)에서 제1 층의 제1-2 층, 제2 층의 제2-2 층 및 제3 층의 제3-2 층을 제1 도핑가스를 이용하여 각각 실링, 홀더 및 메인 디스크 상에 배치할 수 있다. 이에 따라, 제1 층의 제1-2 층, 제2 층의 제2-2 층 및 제3 층의 제3-2 층은 제1 성장가스, 제2 성장가스, 제1 도핑가스 및 희석 가스를 이용하여 N 형으로 도핑할 수 있다. 이에 따라, 제1 층의 제1-2 층, 제2 층의 제2-2 층 및 제3 층의 제3-2 층은 N형 실리콘 카바이드(AlSiC)을 포함할 수 있다.Subsequently, in the second growth step S11b, the first layer 1-2, the second layer 2-2 and the third layer 3-2 of the second layer are respectively sealed using the first doping gas. It can be placed on the holder and the main disk. Accordingly, the first growth gas, the second growth gas, the first doping gas, and the dilution gas are formed in the first-second layer of the first layer, the second-second layer of the second layer, and the third-second layer of the third layer. It can be doped into N type using. Accordingly, the first-second layer of the first layer, the second-second layer of the second layer, and the third-second layer of the third layer may include N-type silicon carbide (AlSiC).

이로써, 상술한 바와 같이 상기 제조방법에 따라 제1 층, 제2 층 및 제3 층의 배치로 인해 에피택셜 성장 시에 기생 입자가 웨이퍼로 퍼져나가는 것을 방지하고 웨이퍼 상에 결함이 발생하는 것을 억제할 수 있다. 이외의 다른 공정은 도 6의 설명과 동일할 수 있다. This prevents parasitic particles from spreading to the wafer during epitaxial growth and suppresses defects on the wafer due to the arrangement of the first, second and third layers as described above. can do. Other processes other than this may be the same as the description of FIG. 6.

이 때, 도 6 내지 도 8에서 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계는 웨이퍼 상에 더미 웨이퍼를 배치하여 수행할 수 있다. 그리고 에피택셜 웨이퍼 제조장치에 반응 소스를 주입하여 에피택셜 성장시키는 단계는 전력 소자로 이용되는 웨이퍼를 배치하여 수행할 수 있다.In this case, the disposing of at least one of the first layer, the second layer, and the third layer in FIGS. 6 to 8 may be performed by disposing a dummy wafer on the wafer. In addition, the step of epitaxially growing by injecting a reaction source into the epitaxial wafer manufacturing apparatus may be performed by arranging a wafer used as a power device.

도 9를 참조하면, 상술한 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계는 더미 웨이퍼를 배치하여 일반 웨이퍼의 N형 버퍼층 및 에피층의 성장과 동일하게 이루어질 수 있다.Referring to FIG. 9, the disposing of at least one of the first layer, the second layer, and the third layer may be performed in the same manner as the growth of the N-type buffer layer and the epi layer by placing the dummy wafer.

예컨대, 제1 층, 제2 층 및 제3 층 중 적어도 하나를 배치하는 단계 중 성장단계(S11)는 제1 성장단계(S11a'')와 제2 성장단계(S11b'')를 포함할 수 있다. 먼저, 제1 성장단계(S11a'')에서 N형 버퍼층을 기판 상에 배치하도록 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용할 수 있다. 이 때, 제1 층, 제2 층 및 제3 층은 버퍼층과 같이 N형 실리콘 카바이드(AlSiC)을 포함할 수 있다. 이 때, 버퍼층은 버퍼층의 개수 등에 따라 성장 가스의 비율, 도핑가스 비율 등이 변경될 수 있다.For example, the growth step S11 of the at least one of the first layer, the second layer, and the third layer may include a first growth step S11a ″ and a second growth step S11b ″. have. First, a first growth gas, a second growth gas, a second doping gas, and a dilution gas may be used to arrange the N-type buffer layer on the substrate in the first growth step S11a ″. In this case, the first layer, the second layer, and the third layer may include N-type silicon carbide (AlSiC), such as a buffer layer. In this case, the ratio of the growth gas, the doping gas ratio, and the like may be changed according to the number of buffer layers.

마찬가지로, 제2 성장단계(S11b'')에서 N형 에피층을 버퍼층 상에 배치하도록 제1 성장가스, 제2 성장가스, 제2 도핑가스 및 희석 가스를 이용할 수 있다. 이 때, 제1 층, 제2 층 및 제3 층은 에피층과 같이 N형 실리콘 카바이드(AlSiC)을 포함할 수 있다. 다만, 버퍼층 대비 챔버 내 온도는 증가할 수 있다. 또한, 버퍼층과 달리 제1 성장가스와 제2 성장가스의 비율이 상이할 수 있다. 다만, 이러한 구성에 한정되는 것은 아니다. 그리고 이러한 공정에 따라, 도 6과 같이 제1 층, 제2 층 및 제3 층은 N형 실리콘 카바이드를 포함하여 각각 실링, 홀더, 메인 디스크 상에 배치될 수 있다.Similarly, the first growth gas, the second growth gas, the second doping gas, and the dilution gas may be used to arrange the N-type epitaxial layer on the buffer layer in the second growth step S11b ″. In this case, the first layer, the second layer, and the third layer may include N-type silicon carbide (AlSiC) like the epi layer. However, the temperature in the chamber may increase with respect to the buffer layer. In addition, unlike the buffer layer, the ratio of the first growth gas and the second growth gas may be different. However, it is not limited to this structure. According to this process, as illustrated in FIG. 6, the first layer, the second layer, and the third layer may include N-type silicon carbide and be disposed on the sealing, the holder, and the main disk, respectively.

Claims (8)

챔버;
상기 챔버와 결합하는 리드;
상기 리드의 저면에 배치되고 중심축에 배치되는 관통홀을 포함하는 실링;
상기 챔버 내에 배치되며 웨이퍼가 배치되는 메인 디스크; 및
상기 관통홀에 삽입되는 가스 분사기;를 포함하고,
상기 메인 디스크는,
상기 웨이퍼가 배치되는 안착부;
상기 웨이퍼가 안착하고 상기 안착부 내부에 배치되는 회전판; 및
상기 회전판의 가장자리에 배치되는 홀더;를 포함하고,
상기 실링 하부에 배치되는 제1 층, 홀더 상에 배치되는 제2 층, 및 사익 메인 디스크 가장자리 상면에 배치되는 제3 층 중 적어도 하나를 더 포함하고,
상기 제1 층, 상기 제2 층 및 상기 제3 층은 제1 도펀트 및 제2 도펀트 중 적어도 하나에 의해 도핑된 실리콘 카바이드를 포함하는 에피택셜 웨이퍼 제조 장치.
chamber;
A lid coupled to the chamber;
A sealing including a through hole disposed on a bottom of the lead and disposed on a central axis;
A main disk disposed in the chamber and in which a wafer is disposed; And
A gas injector inserted into the through hole;
The main disk,
A seating part on which the wafer is disposed;
A rotating plate on which the wafer is seated and disposed in the seating part; And
And a holder disposed at an edge of the rotating plate.
At least one of a first layer disposed below the sealing, a second layer disposed on a holder, and a third layer disposed on an upper surface of the spiral main disk;
And wherein the first, second and third layers comprise silicon carbide doped with at least one of a first dopant and a second dopant.
제1항에 있어서,
상기 제1 도펀트는 5족 원소를 포함하고,
상기 제2 도펀트는 3족 원소를 포함하는 에피택셜 웨이퍼 제조 장치.
The method of claim 1,
The first dopant comprises a Group 5 element,
And the second dopant comprises a group 3 element.
제1항에 있어서,
상기 제1 층은,
상기 실링 하부에 배치되는 제1-1 층; 및
상기 제1-1 층 하부에 배치되는 제1-2 층을 포함하고,
상기 제1-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC) 를 포함하고,
상기 제1-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하는 에피택셜 웨이퍼 제조 장치.
The method of claim 1,
The first layer is,
A first-first layer disposed under the sealing; And
A 1-2 layer disposed under the first-first layer,
The first-first layer includes silicon carbide (SiC) doped by a second dopant,
And wherein the 1-2 layer comprises silicon carbide (SiC) doped with a first dopant.
제1항에 있어서,
상기 제2 층은,
상기 홀더 상부에 배치되는 제2-1 층; 및
상기 제2-1 층 상부에 배치되는 제2-2 층을 포함하고,
상기 제2-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC) 를 포함하고,
상기 제2-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하는 에피택셜 웨이퍼 제조 장치.
The method of claim 1,
The second layer,
A 2-1 layer disposed on the holder; And
A second layer disposed on the second layer;
The 2-1 layer includes silicon carbide (SiC) doped by a second dopant,
And wherein said layer 2-2 comprises silicon carbide (SiC) doped with a first dopant.
제1항에 있어서,
상기 제3 층은,
상기 메인 디스크 가장자리 상면 상에 배치되는 제3-1 층; 및
상기 제3-1 층 상부에 배치되는 제3-2 층을 포함하고,
상기 제3-1 층은 제2 도펀트에 의해 도핑된 실리콘 카바이드(SiC) 를 포함하고,
상기 제3-2 층은 제1 도펀트에 의해 도핑된 실리콘 카바이드(SiC)를 포함하는 에피택셜 웨이퍼 제조 장치.
The method of claim 1,
The third layer,
A 3-1 layer disposed on an upper surface of the main disk edge; And
3-2 layer disposed on the layer 3-1,
The 3-1 layer comprises silicon carbide (SiC) doped by a second dopant,
And wherein said layer 3-2 comprises silicon carbide (SiC) doped with a first dopant.
제1 항에 있어서,
상기 제1 영역은 상기 안착부 및 상기 회전판의 중앙에 위치하는 에피택셜 웨이퍼 제조 장치.
According to claim 1,
The first region is an epitaxial wafer manufacturing apparatus located in the center of the seating portion and the rotating plate.
제6항에 있어서,
상기 회전판은 상기 웨이퍼가 안착하는 제1 영역; 상기 제1 영역의 가장자리인 제2 영역을 포함하고,
상기 홀더는 상기 제2 영역에 배치되는 에피택셜 웨이퍼 제조 장치.
The method of claim 6,
The rotating plate may include a first region in which the wafer is seated; A second region, which is an edge of the first region,
And the holder is disposed in the second region.
제1항에 있어서,
상기 홀더는 상부에 경사면을 포함하고,
상기 제2 층은 상기 경사면을 따라 경사진 에피택셜 웨이퍼 제조 장치.The method of claim 1,
The holder includes an inclined surface at the top,
And wherein the second layer is inclined along the inclined surface.
KR1020180104806A 2018-09-03 2018-09-03 Apparatus for manufacturing epitaxial wafer KR102523500B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180104806A KR102523500B1 (en) 2018-09-03 2018-09-03 Apparatus for manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180104806A KR102523500B1 (en) 2018-09-03 2018-09-03 Apparatus for manufacturing epitaxial wafer

Publications (2)

Publication Number Publication Date
KR20200026620A true KR20200026620A (en) 2020-03-11
KR102523500B1 KR102523500B1 (en) 2023-04-18

Family

ID=69809725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180104806A KR102523500B1 (en) 2018-09-03 2018-09-03 Apparatus for manufacturing epitaxial wafer

Country Status (1)

Country Link
KR (1) KR102523500B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070083410A (en) * 2006-02-21 2007-08-24 가부시키가이샤 뉴플레어 테크놀로지 Vapor phase deposition apparatus and support table
JP2013038153A (en) * 2011-08-05 2013-02-21 Showa Denko Kk Manufacturing apparatus and method of epitaxial wafer
KR101618474B1 (en) * 2011-07-19 2016-05-04 쇼와 덴코 가부시키가이샤 Sic epitaxial wafer and method for producing same, and device for producing sic epitaxial wafer
KR20180063715A (en) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 Epitaxial wafer and method for fabricating the same
KR20180064880A (en) * 2016-12-06 2018-06-15 엘지이노텍 주식회사 Apparatus for manufacturing epitaxial wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070083410A (en) * 2006-02-21 2007-08-24 가부시키가이샤 뉴플레어 테크놀로지 Vapor phase deposition apparatus and support table
KR101618474B1 (en) * 2011-07-19 2016-05-04 쇼와 덴코 가부시키가이샤 Sic epitaxial wafer and method for producing same, and device for producing sic epitaxial wafer
JP2013038153A (en) * 2011-08-05 2013-02-21 Showa Denko Kk Manufacturing apparatus and method of epitaxial wafer
KR20180063715A (en) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 Epitaxial wafer and method for fabricating the same
KR20180064880A (en) * 2016-12-06 2018-06-15 엘지이노텍 주식회사 Apparatus for manufacturing epitaxial wafer

Also Published As

Publication number Publication date
KR102523500B1 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
KR100852857B1 (en) Vapor-phase epitaxial growth method and vapor-phase epitaxy apparatus
US20100163524A1 (en) Method for manufacturing susceptor
EP2549522A1 (en) Semiconductor thin-film manufacturing method, seminconductor thin-film manufacturing apparatus, susceptor, and susceptor holding tool
US20100092666A1 (en) Film deposition apparatus and film deposition method
JP2008060545A (en) Apparatus and method for manufacturing semiconductor
KR101897062B1 (en) Silicon carbide epi wafer and method of fabricating the same
JP2017055086A (en) MANUFACTURING METHOD OF SiC EPITAXIAL WAFER AND MANUFACTURING APPARATUS OF SiC EPITAXIAL WAFER
US20090194018A1 (en) Apparatus and method for manufacturing epitaxial wafer
US20120073503A1 (en) Processing systems and apparatuses having a shaft cover
CN107316805A (en) The manufacture device of the manufacture method of silicon carbide epitaxy chip, the manufacture method of manufacturing silicon carbide semiconductor device and silicon carbide epitaxy chip
US20100025696A1 (en) Process for Producing a Silicon Carbide Substrate for Microelectric Applications
KR102231643B1 (en) METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE
US20210010158A1 (en) Silicon carbide epitaxial growth device and method of manufacturing silicon carbide epitaxial wafer
KR102523500B1 (en) Apparatus for manufacturing epitaxial wafer
JP2019169743A (en) Manufacturing method of sic epitaxial wafer
KR102565964B1 (en) Epitaxial wafer and method for fabricating the same
KR102474331B1 (en) Epitaxial wafer and method for fabricating the same
KR101942536B1 (en) Method for fabrication silicon carbide epi wafer
KR101926678B1 (en) Silicon carbide epi wafer and method of fabricating the same
KR102565962B1 (en) Apparatus and method for manufacturing epitaxial wafer
KR102509205B1 (en) Apparatus for manufacturing epitaxial wafer
US20150013608A1 (en) Ceramic heater
KR20180064880A (en) Apparatus for manufacturing epitaxial wafer
KR102063490B1 (en) Emiconductor manufacturing apparatus
KR102417484B1 (en) Epitaxial wafer and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant