KR20200021725A - 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법 - Google Patents
반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법 Download PDFInfo
- Publication number
- KR20200021725A KR20200021725A KR1020180097448A KR20180097448A KR20200021725A KR 20200021725 A KR20200021725 A KR 20200021725A KR 1020180097448 A KR1020180097448 A KR 1020180097448A KR 20180097448 A KR20180097448 A KR 20180097448A KR 20200021725 A KR20200021725 A KR 20200021725A
- Authority
- KR
- South Korea
- Prior art keywords
- banks
- address
- temperature
- bank
- external device
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 204
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims description 19
- 239000000872 buffer Substances 0.000 claims abstract description 63
- 238000012546 transfer Methods 0.000 claims abstract description 17
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000020169 heat generation Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000012782 phase change material Substances 0.000 description 3
- 240000006829 Ficus sundaica Species 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것이다. 본 발명의 반도체 메모리 장치는 뱅크들, 뱅크들에 인접하게 배치되고 온도를 감지하도록 구성되는 센서, 외부 장치로부터 주소를 수신하도록 구성되는 주소 버퍼, 주소 버퍼에 수신된 주소 중에서 행 주소를 뱅크들 중 하나로 전달하도록 구성되는 제1 역다중화기, 주소 버퍼에 수신된 주소 중에서 열 주소를 뱅크들 중 하나로 전달하도록 구성되는 제2 역다중화기, 외부 장치로부터 명령을 수신하도록 구성되는 명령 버퍼, 명령 버퍼에 수신된 명령, 그리고 주소 버퍼에 수신된 주소 중 뱅크 정보에 따라 제1 역다중화기, 제2 역다중화기, 그리고 뱅크들을 제어하도록 구성되는 제어 로직 블록, 그리고 뱅크들 및 외부 장치 사이에서 데이터 신호들을 교환하도록 구성되는 데이터 버퍼를 포함한다. 제어 로직 블록은 센서에 의해 감지된 온도의 정보를 외부 장치에 전달하도록 더 구성된다.
Description
본 발명은 반도체 회로에 관한 것으로, 더 상세하게는 발열을 관리하는 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법에 관한 것이다.
반도체 메모리는 상 변화 메모리, 강유전체 메모리, 자기 메모리, 저항성 메모리, 플래시 메모리와 같은 불휘발성 메모리들을 포함한다. 불휘발성 메모리들 중에서 특히 상 변화 메모리는 온도를 통해 메모리 셀들의 저항값들을 변환하도록 구성된다. 즉, 상 변화 메모리에 대해 셋 동작 또는 리셋 동작을 수행할 때에, 상 변화 메모리 셀들에서 발열이 발생할 수 있다.
상 변화 메모리 셀들에서 발생하는 발열은 인접한 다른 상 변화 메모리 셀들에 영향을 줄 수 있다. 예를 들어, 인접한 다른 상 변화 메모리 셀들에 전달되는 온도가 셋 동작 또는 리셋 동작을 유발하는 온도에 도달하면, 인접한 다른 상 변화 메모리 셀들의 저항값들이 변할 수 있다. 즉, 인접한 다른 상 변화 메모리 셀들이 교란될 수 있다.
본 발명의 목적은 상술된 문제를 해결하기 위한 것으로, 특히 메모리 셀들의 발열을 관리하는 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 뱅크들, 뱅크들에 인접하게 배치되고 온도를 감지하도록 구성되는 센서, 외부 장치로부터 주소를 수신하도록 구성되는 주소 버퍼, 주소 버퍼에 수신된 주소 중에서 행 주소를 뱅크들 중 하나로 전달하도록 구성되는 제1 역다중화기, 주소 버퍼에 수신된 주소 중에서 열 주소를 뱅크들 중 하나로 전달하도록 구성되는 제2 역다중화기, 외부 장치로부터 명령을 수신하도록 구성되는 명령 버퍼, 명령 버퍼에 수신된 명령, 그리고 주소 버퍼에 수신된 주소 중 뱅크 정보에 따라 제1 역다중화기, 제2 역다중화기, 그리고 뱅크들을 제어하도록 구성되는 제어 로직 블록, 그리고 뱅크들 및 외부 장치 사이에서 데이터 신호들을 교환하도록 구성되는 데이터 버퍼를 포함한다. 제어 로직 블록은 센서에 의해 감지된 온도의 정보를 외부 장치에 전달하도록 더 구성된다.
본 발명의 실시 예에 따른 반도체 메모리 모듈은 제1 불휘발성 메모리 장치들, 제1 불휘발성 메모리 장치들 중 적어도 하나의 제1 불휘발성 메모리 장치와 연관된 제1 온도 센서, 제2 불휘발성 메모리 장치들, 제2 불휘발성 메모리 장치들 중 적어도 하나의 제2 불휘발성 메모리 장치와 연관된 제2 온도 센서, 데이터 버퍼들, 제1 데이터 라인들을 통해 데이터 버퍼들과 제1 데이터 신호들을 통신하고, 제2 데이터 라인들을 통해 제1 불휘발성 메모리 장치들 및 제2 불휘발성 메모리 장치들과 제2 데이터 신호들을 통신하도록 구성되는 제어기를 포함한다. 제어기는 외부 장치로부터 제1 주소, 제1 명령 및 제1 제어 신호를 수신하고, 제1 주소, 제1 명령 및 제1 제어 신호에 따라 제1 제어 라인들을 통해 제1 불휘발성 메모리 장치들 및 제2 불휘발성 메모리 장치들을 제어하고, 그리고 제2 제어 라인들을 통해 데이터 버퍼들을 제어하도록 더 구성된다. 제어기는 제1 온도 센서 또는 제2 온도 센서에 의해 감지된 온도의 정보를 외부 장치로 출력하도록 더 구성된다.
제1 영역의 제1 상 변화 메모리 셀들 및 제2 영역의 제2 상 변화 메모리 셀들을 포함하는 본 발명의 실시 예에 따른 불휘발성 메모리를 액세스하는 방법은, 제1 영역의 제1 상 변화 메모리 셀들에 대해 적어도 하나의 셋 동작 또는 리셋 동작을 수행하는 단계, 그리고 제2 영역의 제2 상 변화 메모리 셀들에 대해 적어도 하나의 셋 동작 또는 리셋 동작을 수행하는 단계를 포함한다. 제1 영역의 제1 상 변화 메모리 셀들 또는 제2 영역의 제2 상 변화 메모리 셀들에 대해 연속으로 임계 횟수보다 많은 셋 동작들, 리셋 동작들 또는 셋 동작들과 리셋 동작들의 조합을 수행하는 것은 금지된다.
본 발명에 따르면, 메모리 셀들의 온도 정보가 보고된다. 따라서, 온도 정보에 따라 메모리 셀들의 발열이 관리된다. 또한, 본 발명에 따르면, 서로 다른 메모리 셀들이 교대로 액세스 된다. 따라서, 특정한 메모리 셀들이 집중적으로 액세스 되어 발열이 집중되는 것이 방지된다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 뱅크를 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 메모리 셀 어레이를 보여준다.
도 4는 메모리 셀들에서 셋 동작 및 리셋 동작을 유발하는 셋 펄스 및 리셋 펄스의 예를 보여준다.
도 5는 셋 펄스 및 리셋 펄스에 의해 저항 소자의 온도가 변화하는 예를 보여준다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 7은 본 발명이 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
도 8은 메모리 제어기 또는 메모리 제어기를 포함하는 프로세서가 온도 정보를 획득하는 방법의 예를 보여주는 순서도이다.
도 9는 메모리 제어기가 발열을 방지하기 위해 주 메모리를 액세스하는 방법의 예를 보여준다.
도 10은 본 발명의 실시 예에 따른 반도체 메모리 모듈을 보여주는 블록도이다.
도 11은 메모리 제어기가 발열 방지를 위해 반도체 메모리 모듈의 제1 랭크 및 제2 랭크에 대해 셋 동작 또는 리셋 동작을 수행하는 예를 보여준다.
도 12는 메모리 제어기가 발열 방지를 위해 두 개의 반도체 메모리 모듈들을 액세스하는 예를 보여준다.
도 2는 본 발명의 실시 예에 따른 뱅크를 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 메모리 셀 어레이를 보여준다.
도 4는 메모리 셀들에서 셋 동작 및 리셋 동작을 유발하는 셋 펄스 및 리셋 펄스의 예를 보여준다.
도 5는 셋 펄스 및 리셋 펄스에 의해 저항 소자의 온도가 변화하는 예를 보여준다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 7은 본 발명이 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
도 8은 메모리 제어기 또는 메모리 제어기를 포함하는 프로세서가 온도 정보를 획득하는 방법의 예를 보여주는 순서도이다.
도 9는 메모리 제어기가 발열을 방지하기 위해 주 메모리를 액세스하는 방법의 예를 보여준다.
도 10은 본 발명의 실시 예에 따른 반도체 메모리 모듈을 보여주는 블록도이다.
도 11은 메모리 제어기가 발열 방지를 위해 반도체 메모리 모듈의 제1 랭크 및 제2 랭크에 대해 셋 동작 또는 리셋 동작을 수행하는 예를 보여준다.
도 12는 메모리 제어기가 발열 방지를 위해 두 개의 반도체 메모리 모듈들을 액세스하는 예를 보여준다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치(100)를 보여주는 블록도이다. 도 1을 참조하면, 반도체 메모리 장치(100)는 뱅크 어레이(110), 데이터 버퍼(120), 주소 버퍼(130), 명령 버퍼(140), 제어 로직 블록(150), 제1 역다중화기(160), 제2 역다중화기(170), 그리고 센서(180)를 포함한다.
뱅크 어레이(110)는 제1 내지 제8 뱅크들(111~118)을 포함할 수 있다. 제1 내지 제8 뱅크들(111~118) 데이터를 저장하기 위한 메모리 셀들을 포함할 수 있다(도 2 참조). 제1 내지 제8 뱅크들(111~118)은 서로 독립적으로 셋 동작들, 리셋 동작들 또는 읽기 동작들을 수행할 수 있다. 뱅크 어레이(110)에 8개의 뱅크들이 제공되는 것으로 도시되지만, 뱅크들의 수는 한정되지 않는다.
데이터 버퍼(120)는 제1 내지 제8 뱅크들(111~118) 중 선택된 하나의 뱅크와 데이터 신호들(DQ)을 교환할 수 있다. 또한, 데이터 버퍼(120)는 외부의 장치(예를 들어, 메모리 제어기(도 7 참조))와 데이터 신호들(DQ)을 교환할 수 있다.
데이터 버퍼(120)는 선택된 뱅크로부터 전달되는 데이터 신호들(DQ)을 외부의 장치로 전달하고, 외부의 장치로부터 전달되는 데이터 신호들(DQ)을 선택된 뱅크로 전달할 수 있다. 데이터 버퍼(120)는 제어 로직 블록(150)의 제어에 따라 적절한 타이밍에 동작할 수 있다.
주소 버퍼(130)는 외부의 장치로부터 주소(ADDR)를 수신할 수 있다. 주소 버퍼(130)는 수신된 주소(ADDR) 중에서 뱅크 정보(BG/BA)를 제어 로직 블록(150)에 전달할 수 있다. 뱅크 정보(BG/BA)는 뱅크 주소, 뱅크 그룹 주소, 또는 뱅크 주소 및 뱅크 그룹 주소를 포함할 수 있다.
주소 버퍼(130)는 수신된 주소(ADDR) 중에서 행 주소(RA)를 제1 역다중화기(160)에 전달할 수 있다. 또한, 주소 버퍼(130)는 수신된 주소(ADDR) 중에서 열 주소(CA)를 제2 역다중화기(170)에 전달할 수 있다. 주소 버퍼(130)는 제어 로직 블록(150)의 제어에 따라 적절한 타이밍에 동작할 수 있다.
명령 버퍼(140)는 외부 장치로부터 명령(CMD)을 수신할 수 있다. 명령 버퍼(140)는 수신된 명령(CMD)을 제어 로직 블록(150)에 전달할 수 있다. 명령 버퍼(140)는 제어 로직 블록(150)의 제어에 따라 적절한 타이밍에 동작할 수 있다.
제어 로직 블록(150)은 주소 버퍼(130)로부터 뱅크 정보(BG/BA)를 수신할 수 있다. 제어 로직 블록(150)은 명령 버퍼(140)로부터 명령(CMD)을 수신할 수 있다. 제어 로직 블록(150)은 외부 장치로부터 제어 신호(CTRL)를 수신할 수 있다. 제어 로직 블록(150)은 뱅크 정보(BG/BA), 명령(CMD) 및 제어 신호(CTRL)에 따라 동작할 수 있다.
예를 들어, 제어 로직 블록(150)은 데이터 버퍼(120), 주소 버퍼(130) 및 명령 버퍼(140)가 동작하는 타이밍들을 제어할 수 있다. 제어 로직 블록(150)은 제1 역다중화기(160) 및 제2 역다중화기(170)를 제어할 수 있다. 제어 로직 블록(150)은 제1 내지 제8 뱅크들(111~118)의 동작들을 제어할 수 있다.
제어 로직 블록(150)은 센서(180)에 의해 감지된 온도(TEMP)의 온도 정보(TI)를 외부 장치에 제공할 수 있다. 예를 들어, 제어 로직 블록(150)은 온도 정보를 출력하도록 지정된 신호를 이용하여 온도 정보(TI)를 외부 장치로 출력할 수 있다. 다른 예로서, 제어 로직 블록(150)은 반도체 메모리 장치(100)의 상태 이상을 알리도록 지정된 경고 신호(예를 들어, ALERTn)를 통해 온도 정보를 외부 장치로 출력할 수 있다.
제1 역다중화기(160)는 주소 버퍼(130)로부터 행 주소(RA)를 수신할 수 있다. 제어 로직 블록(150)의 제어에 따라, 제1 역다중화기(160)는 행 주소(RA)를 제1 내지 제8 뱅크들(111~118) 중 하나의 뱅크로 전달할 수 있다. 예를 들어, 행 주소(RA)는 뱅크 정보(BG/BA)에 의해 선택된 뱅크로 전달될 수 있다.
제2 역다중화기(170)는 주소 버퍼(130)로부터 열 주소(CA)를 수신할 수 있다. 제어 로직 블록(150)의 제어에 따라, 제2 역다중화기(170)는 열 주소(CA)를 제1 내지 제8 뱅크들(111~118) 중 하나의 뱅크로 전달할 수 있다. 예를 들어, 열 주소(CA)는 뱅크 정보(BG/BA)에 의해 선택된 뱅크로 전달될 수 있다.
센서(180)는 뱅크 어레이(110)에 인접하게 배치될 수 있다. 센서(180)는 제1 내지 제8 뱅크들(111~118) 중 적어도 하나의 뱅크에 대해 제공되거나 또는 제1 내지 제8 뱅크들(111~118) 각각에 대해 제공될 수 있다. 센서(180)는 인접한 뱅크의 온도(TEMP)를 감지하여 제어 로직 블록(150)에 제공할 수 있다.
도 2는 본 발명의 실시 예에 따른 뱅크(200)를 보여주는 블록도이다. 예시적으로, 뱅크(200)는 도 1에 도시된 제1 내지 제8 뱅크들(111~118) 중 하나일 수 있다. 도 1 및 도 2를 참조하면, 뱅크(200)는 메모리 셀 어레이(210), 행 디코더(220), 쓰기 드라이버들 및 감지 증폭기들(230), 게이팅 블록(240), 그리고 열 디코더(250)를 포함할 수 있다.
메모리 셀 어레이(210)는 워드 라인들(WL), 비트 라인들(BL) 및 소스 라인들(SL)에 연결되는 메모리 셀들을 포함할 수 있다. 예를 들어, 메모리 셀들의 각 행은 하나의 워드 라인에 연결될 수 있다. 메모리 셀들의 각 열은 하나의 비트 라인 및 하나의 소스 라인에 연결될 수 있다. 메모리 셀 어레이(210)는 상 변화 메모리 셀들을 포함할 수 있다.
행 디코더(220)는 워드 라인들(WL)을 통해 메모리 셀 어레이(210)에 연결된다. 행 디코더(220)는 제1 역다중화기(160)로부터 행 주소(RA)를 수신할 수 있다. 행 디코더(220)는 행 주소(RA)에 따라 워드 라인들(WL) 중 하나의 워드 라인을 선택할 수 있다. 행 디코더(220)는 선택된 워드 라인에 선택 전압 또는 선택 전류를 인가하고, 비선택된 워드 라인들에 비선택 전압 또는 비선택 전류들을 인가할 수 있다.
쓰기 드라이버들 및 감지 증폭기들(230)은 비트 라인들(BL) 및 소스 라인들(SL)을 통해 메모리 셀 어레이(210)에 연결된다. 쓰기 드라이버들 및 감지 증폭기들(230)은 비트 라인들(BL) 또는 소스 라인들(SL)에 전압들 또는 전류들을 인가함으로써 선택된 워드 라인에 연결된 선택된 메모리 셀들에 데이터를 기입할 수 있다.
예를 들어, 쓰기 드라이버들 및 감지 증폭기들(230)은 선택된 메모리 셀들에 대해 셋 동작 또는 리셋 동작을 수행하여 선택된 메모리 셀들의 저항값들을 변경함으로써, 데이터를 기입(또는 소거)할 수 있다.
쓰기 드라이버들 및 감지 증폭기들(230)은 비트 라인들(BL) 또는 소스 라인들(SL)의 전압들 또는 전류들을 감지함으로써 선택된 메모리 셀들로부터 데이터를 읽을 수 있다. 예를 들어, 쓰기 드라이버들 및 및 감지 증폭기들(230)은 선택된 메모리 셀들에 대해 읽기 동작을 수행하여 선택된 메모리 셀들의 저항값들의 범위들을 판단함으로써, 데이터를 읽을 수 있다.
게이팅 블록(240)은 데이터 라인들(DL)을 통해 쓰기 드라이버들 및 감지 증폭기들(230)에 연결될 수 있다. 게이팅 블록(240)은 열 디코더(250)의 제어에 따라 동작할 수 있다. 게이팅 블록(240)은 데이터 버퍼(120)와 쓰기 드라이버들 및 감지 증폭기들(230) 사이에서 데이터 신호들(DQ)을 전달할 수 있다. 예를 들어, 게이팅 블록(240)은 쓰기 드라이버들 및 감지 증폭기들(230)에 속한 일부 쓰기 드라이버들 및 일부 감지 증폭기들을 데이터 버퍼(120)와 연결할 수 있다.
열 디코더(250)는 제2 역다중화기(170)로부터 열 주소(CA)를 수신할 수 있다. 열 디코더(250)는 열 주소(CA)에 따라 게이팅 블록(240)을 제어할 수 있다. 예를 들어, 열 주소(CA)에 따라, 게이팅 블록(240)은 일부 쓰기 드라이버들 및 일부 감지 증폭기들을 선택할 수 있다.
센서(180)는 메모리 셀 어레이(210)에 인접하여 배치될 수 있다. 센서(180)는 메모리 셀 어레이(210)의 메모리 셀들의 발열의 영향을 감지하도록 구성될 수 있다. 센서(180)는 메모리 셀 어레이(210)의 메모리 셀들의 주변의 온도(TEMP)를 감지하여 제어 로직 블록(150)에 제공할 수 있다.
예시적으로, 게이팅 블록(240)은 인접한 뱅크들에서 공유될 수 있다. 제1 내지 제4 뱅크들(111~114)은 게이팅 블록(240)을 공유하고, 제5 내지 제8 뱅크들(115~118)은 게이팅 블록(240)을 공유할 수 있다. 공유되는 뱅크들에서, 게이팅 블록(240)은 열 주소(CA)에 따라 일부 쓰기 드라이버들 및 일부 감지 증폭기들을 동일하게 선택할 수 있다.
도 3은 본 발명의 실시 예에 따른 메모리 셀 어레이(210)를 보여준다. 도 2 및 도 3을 참조하면, 메모리 셀 어레이(210)는 메모리 셀들(MC)을 포함한다. 메모리 셀들(MC)은 행들 및 열들로 배열될 수 있다. 메모리 셀들(MC)의 행들은 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다. 메모리 셀들의 열들은 제1 내지 제m 비트 라인들(BL1~BLm) 및 제1 내지 제m 소스 라인들(SL1~SLm)에 연결될 수 있다.
메모리 셀들(MC)의 각각은 하나의 워드 라인, 하나의 비트 라인 및 하나의 소스 라인에 연결될 수 있다. 메모리 셀들(MC)의 각각은 선택 소자(SE)(Selection Element) 및 저항 소자(RE)(Resistance Element)를 포함할 수 있다. 선택 소자(SE)는 대응하는 워드 라인에 의해 제어되며, 저항 소자(RE)를 대응하는 비트 라인과 소스 라인에 전기적으로 연결할 수 있다. 선택 소자(SE)는 워드 라인의 전압에 의해 제어되는 트랜지스터를 포함할 수 있다.
저항 소자(RE)는 셋 동작 또는 리셋 동작에 의해 변경되는 저항값을 가질 수 있다. 저항 소자(RE)는 선택 소자(SE)화 함께 대응하는 비트 라인과 소스 라인의 사이에 연결될 수 있다. 저항 소자(RE)는 결정 상태에 따라 서로 다른 저항값들을 갖는 상 변화 물질을 포함할 수 있다.
예시적으로, 선택 소자(SE)로서 트랜지스터가 아닌 다이오드가 사용될 수 있다. 이때, 선택 소자(SE) 및 저항 소자(RE)는 대응하는 워드 라인과 비트 라인의 사이에 연결될 수 있다. 소스 라인은 생략될 수 있다. 다른 예로서, 선택 소자(SE)가 생략되고 저항 소자(RE)가 대응하는 워드 라인과 비트 라인의 사이에 연결될 수 있다. 소스 라인은 생략될 수 있다.
도 4는 메모리 셀들(MC)에서 셋 동작 및 리셋 동작을 유발하는 셋 펄스 및 리셋 펄스의 예를 보여준다. 도 4에서, 가로축은 시간(T)을 가리키고, 세로축은 전류(I)의 양을 가리킨다.
도 3 및 도 4를 참조하면, 셋 동작이 수행될 때, 저항 소자(RE)를 통해 셋 펄스(SP)가 흐를 수 있다. 리셋 동작이 수행될 때, 저항 소자(RE)를 통해 리셋 펄스(RSP)가 흐를 수 있다. 셋 펄스(SP)는 리셋 펄스(RSP)보다 짧은 시간 동안 인가될 수 있다. 셋 펄스(SP)의 전류량은 리셋 펄스(RSP)의 전류량보다 클 수 있다.
도 5는 셋 펄스(SP) 및 리셋 펄스(RSP)에 의해 저항 소자(RE)의 온도가 변화하는 예를 보여준다. 도 5에서 가로축은 시간(T)을 가리키고 세로축은 온도를 가리킨다. 도 1, 도 3 내지 도 5를 참조하면, 제1선(L1)은 셋 펄스(SP)에 의한 온도 변화를 가리키고, 제2선(L2)은 리셋 펄스(RSP)에 의한 온도 변화를 가리킨다.
셋 펄스(SP)가 인가될 때, 저항 소자(RE)를 통해 짧은 시간 동안에 큰 전류가 흐른다. 따라서, 저항 소자(RE)의 온도는 짧은 시간 동안 급격히 높아졌다가 급격히 낮아진다. 저항 소자(RE)의 상 변화 물질은 비정질(Amorphous) 상태를 가지며, 높은 저항값을 가질 수 있다.
리셋 펄스(RSP)가 인가될 때, 저항 소자(RE)를 통해 긴 시간 동안에 적은 전류가 흐른다. 따라서, 저항 소자(RE)의 온도는 천천히 상승하고 천천히 낮아진다. 리셋 펄스(RSP)가 인가될 때의 최고 온도는 셋 펄스(SP)가 인가될 때의 최고 온도보다 낮다. 저항 소자(RE)의 상 변화 물질은 결정(Crystalline) 상태를 가지며, 낮은 저항값을 가질 수 있다.
상술된 바와 같이, 메모리 셀들(MC)에 대한 셋 동작 및 리셋 동작은 메모리 셀들(MC)에 짧은 시간 동안 상대적으로 높은 온도를 전달하거나 또는 긴 시간 동안 상대적으로 낮은 온도를 전달함으로써 수행된다. 셋 동작 및 리셋 동작은 모두 상온보다 높은 온도를 유발한다. 특정한 메모리 셀에서 셋 동작 및 리셋 동작이 수행될 때, 특정한 메모리 셀의 발열로 인해 인접한 메모리 셀들의 온도 또한 상승할 수 있다.
인접한 메모리 셀들의 온도가 셋 동작 또는 리셋 동작을 유발할 정도로 증가하면, 인접한 메모리 셀들에 기입된 데이터가 손상되는 교란이 발생할 수 있다. 온도에 의한 교란을 방지하기 위하여, 본 발명의 실시 예에 따른 반도체 메모리 장치(100)는 뱅크 어레이(110)의 온도(TEMP)를 감지하고, 온도 정보(TI)를 외부 장치에 제공할 수 있다. 따라서, 뱅크 어레이(110)의 온도가 관리될 수 있다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치(100)의 동작 방법을 보여주는 순서도이다. 도 1 및 도 6을 참조하면, S110 단계에서, 센서(180)는 뱅크 어레이(110)의 온도(TEMP)를 감지하여 제어 로직 블록(150)에 제공할 수 있다.
예를 들어, 센서(180)는 제1 내지 제8 뱅크들(111~118) 중 하나의 뱅크에 인접하게 배치되고, 하나의 뱅크의 온도(TEMP)를 제어 로직 블록(150)에 제공할 수 있다. 다른 예로서, 센서(180)는 제1 내지 제8 뱅크들(111~118)의 각각에 제공되고, 제1 내지 제8 뱅크들(111~118)의 각각의 온도(TEMP)를 제어 로직 블록(150)에 제공할 수 있다.
S120 단계에서, 제어 로직 블록(150)은 온도(TEMP)가 문턱보다 높은지 판단할 수 있다. 예를 들어, 제어 로직 블록(150)은 특정한 뱅크의 온도(TEMP) 또는 제1 내지 제8 뱅크들(111~118) 중 가장 고온인 뱅크의 온도(TEMP)가 문턱보다 높은지 판단할 수 있다.
온도(TEMP)가 문턱보다 높으면, S130 단계에서, 제어 로직 블록(150)은 온도 정보(TI)를 통해 온도(TEMP)가 문턱보다 높음을 외부 장치에 알릴 수 있다. 선택적으로, 제어 로직 블록(150)은 온도(TEMP)가 문턱보다 높은 뱅크 또는 뱅크들에 대해 셋 동작 또는 리셋 동작이 수행되는 것을 차단(block)할 수 있다.
예를 들어, 온도(TEMP)가 문턱보다 높은 뱅크 또는 뱅크들에 대한 셋 동작 또는 리셋 동작을 요청하는 명령(CMD)이 외부 장치로부터 수신될 때, 제어 로직 블록(150)은 에러 또는 상태 이상을 알리는 신호를 외부 장치로 전송할 수 있다.
온도(TEMP)가 문턱보다 높지 않으면, S140 단계에서, 제어 로직 블록(150)은 온도(TEMP)가 저온임을 외부 장치에 알릴 수 있다. 예를 들어, S140 단계는 선택적으로 수행될 수 있다. 제어 로직 블록(150)은 온도(TEMP)가 문턱보다 높이 않을 때에 어느 행동도 취하지 않을 수 있다. 즉, S140 단계는 생략될 수 있다.
예를 들어, 문턱은 외부 장치에 의해 설정될 수 있다. 제어 로직 블록(150)은 상태 이상을 가리키는 경고 신호(예를 들어, ALERTn)를 활성화함으로써 온도(TEMP)가 문턱보다 높음을 외부 장치에 알릴 수 있다. 경고 신호는 반도체 메모리 장치(100)에 상태 이상이 존재함을 가리킬 수 있다. 온도(TEMP)가 문턱보다 높은 상황은 다양한 상태 이상들 중 하나의 형태로서 외부 장치에 알려질 수 있다.
예를 들어, 제1 내지 제8 뱅크들(111~118)은 뱅크 그룹들을 형성할 수 있다. 예를 들어, 제1 내지 제4 뱅크들(111~114)은 제1 뱅크 그룹을 형성하고, 제5 내지 제8 뱅크들(115~118)은 제2 뱅크 그룹을 형성할 수 있다. 특정한 뱅크의 온도(TEMP)가 문턱보다 높을 때, 특정한 뱅크 또는 특정한 뱅크가 속한 뱅크 그룹에 대한 셋 동작 또는 리셋 동작이 차단될 수 있다.
예를 들어, 온도(TEMP)가 문턱보다 높을 때, 셋 동작 또는 리셋 동작은 미리 정해진 시간 동안 차단될 수 있다. 미리 정해진 시간은 외부 장치에 의해 설정될 수 있으며, 예를 들어 1ms일 수 있다. 미리 정해진 시간은 반도체 메모리 장치(100)의 특성 또는 반도체 메모리 장치(100)가 속한 시스템의 특성에 따라 정해질 수 있다.
셋 동작 또는 리셋 동작이 차단된 때에, 외부 장치는 미리 정해진 시간이 경과한 후에 셋 동작 또는 리셋 동작을 재요청할 수 있다. 예시적으로, 온도(TEMP)가 문턱보다 높을 때에도, 제어 로직 블록(150)은 읽기 동작을 온도(TEMP)에 무관하게 허용할 수 있다.
도 7은 본 발명이 실시 예에 따른 컴퓨팅 장치(300)를 보여주는 블록도이다. 도 7을 참조하면, 컴퓨팅 장치(300)는 데스크톱 컴퓨터, 노트북 컴퓨터, 데이터 서버, 응용 서버, 스마트폰, 스마트태블릿 등과 같은 다양한 컴퓨팅 장치들 중 하나로 구현될 수 있다.
프로세서(310)는 다양한 연산들을 수행하는 중앙 처리부(CPU) 또는 응용 프로세서(AP)일 수 있다. 프로세서(310)는 중앙 처리부(CPU) 또는 응용 프로세서(AP)가 그래픽 처리부(GPU) 또는 신경망 처리부(NPU)와 결합된 형태로 구현될 수도 있다.
프로세서(310)는 메모리 제어기(311)를 포함할 수 있다. 프로세서(310)는 메모리 제어기(311)를 이용하여 주 메모리(320)를 액세스할 수 있다. 주 메모리(320)는 메모리 제어기(311)의 제어에 따라 셋 동작, 리셋 동작 또는 읽기 동작을 수행할 수 있다.
주 메모리(320)는 메모리 제어기(311)로부터 주소(ADDR), 명령(CMD) 및 제어 신호(CTRL)를 수신할 수 있다. 주 메모리(320)는 메모리 제어기(311)와 데이터 신호들(DQ)을 교환하고, 메모리 제어기(311)에 온도 정보(TI)를 제공할 수 있다. 주 메모리(320)는 도 1을 참조하여 설명된 반도체 메모리 장치(100)를 포함할 수 있다.
시스템 인터커넥트(330)는 컴퓨팅 장치(300)의 구성 요소들 사이에 채널들을 제공할 수 있다. 시스템 인터커넥트(330)는 PCIe, AMBA 등과 같은 다양한 표준들 중 하나에 따라 구현될 수 있다.
스토리지 장치(340)는 컴퓨팅 장치(300)의 보조 메모리(secondary memory)로 기능할 수 있다. 스토리지 장치(340)는 주 메모리(320)보다 느린 액세스 속도 및 주 메모리(320)보다 큰 저장 용량을 가질 수 있다. 스토리지 장치(340)는 HDD, SSD, 휴대용 메모리 등을 포함할 수 있다.
사용자 인터페이스(350)는 사용자와 정보를 교환할 수 있다. 사용자 인터페이스(350)는 키보드, 마우스, 터치 패널, 마이크 등과 같이 사용자로부터 정보를 수신하는 사용자 입력 인터페이스, 그리고 모니터, 스피커, 모터 등과 같이 사용자에게 정보를 제공하는 사용자 출력 인터페이스를 포함할 수 있다.
모뎀(360)은 외부 장치와 유선 또는 무선 통신을 수행하도록 구성된다. 모뎀(360)은 LTE, 이더넷, 와이파이, 블루투스 등과 같은 다양한 표준들 중 적어도 하나를 구현하도록 구성될 수 있다. 예시적으로, 모뎀(360)은 프로세서(310)의 내부에 포함될 수도 있다.
도 1 내지 도 6을 참조하여 설명된 바와 같이, 주 메모리(320)는 상 변화 메모리 셀들을 포함할 수 있다. 주 메모리(320)는 상 변화 메모리 셀들의 특정한 뱅크 또는 뱅크 그룹의 온도(TEMP)가 문턱보다 높을 때, 이를 온도 정보(TI)를 통해 알릴 수 있다.
메모리 제어기(311)는 온도 정보(TI)에 따라 주 메모리(320)에 대한 셋 동작 또는 리셋 동작을 조절함으로써, 주 메모리(320)의 온도를 관리할 수 있다. 따라서, 주 메모리(320)에서 셋 동작 또는 리셋 동작의 발열에 의해 교란이 발생하는 것이 방지된다.
도 8은 메모리 제어기(311) 또는 메모리 제어기(311)를 포함하는 프로세서(310)가 온도 정보(TI)를 획득하는 방법의 예를 보여주는 순서도이다. 도 7 및 도 8을 참조하면, S210 단계에서, 메모리 제어기(311)는 주 메모리(320)로부터 경고 신호를 수신할 수 있다. 경고 신호는 주 메모리(320)에서 상태 이상이 존재함을 가리킬 수 있다.
S220 단계에서, 메모리 제어기(311) 또는 프로세서(310)는 주 메모리(320)의 경고의 원인을 검출할 수 있다. 예를 들어, 메모리 제어기(311) 또는 프로세서(310)는 주 메모리(320)의 특정한 레지스터들을 읽음으로써, 경고의 원인을 검출할 수 있다.
S230 단계에서, 메모리 제어기(311) 또는 프로세서(310)는 경고의 원인이 고온임을 판단할 수 있다. 경고의 원인이 고온임을 판단함으로써, 메모리 제어기(311) 또는 프로세서(310)는 고온을 가리키는 온도 정보(TI)를 획득할 수 있다. S240 단계에서, 메모리 제어기(311) 또는 프로세서(310)는 고온과 연관된 셋 동작 또는 리셋 동작을 잠시 금지할 수 있다.
예를 들어, 메모리 제어기(311) 또는 프로세서(310)는 경고 신호가 발생하기 바로 이전에 셋 동작 또는 리셋 동작이 수행된 뱅크 또는 뱅크 그룹에 대한 셋 동작 또는 리셋 동작을 잠시(예를 들어, 정해진 시간 동안) 금지할 수 있다.
다른 예로서, 메모리 제어기(311) 또는 프로세서(310)는 주 메모리(320)의 특정한 레지스터들을 읽을 때 고온이 발생한 뱅크 또는 뱅크 그룹의 정보를 획득할 수 있다. 메모리 제어기(311) 또는 프로세서(310)는 고온이 발생한 뱅크 또는 뱅크 그룹에 대한 셋 동작 또는 리셋 동작을 잠시 금지할 수 있다. 이후에, 경고 신호에 따른 프로세스는 종료된다.
S230 단계에서, 메모리 제어기(311) 또는 프로세서(310)는 경고의 원인이 고온이 아님을 판단함으로써, 저온을 가리키는 온도 정보(TI)를 획득할 수 있다. S250 단계에서, 메모리 제어기(311) 또는 프로세서(310)는 검출된 원인에 따른 사후 동작을 수행할 수 있다. 이후에, 경고 신호에 따른 프로세스는 종료된다.
도 8을 참조하여 설명된 바와 같이, 메모리 제어기(311) 또는 프로세서(310)는 주 메모리(320)로부터 경고 신호를 수신하고, 그리고 경고 신호에 따른 정보 획득을 수행함으로써 주 메모리(320)의 온도 정보(TI)를 획득할 수 있다.
다른 예로서, 메모리 제어기(311) 또는 프로세서(310)는 특정한 뱅크 또는 뱅크 그룹의 온도가 문턱보다 높을 때에 온도 정보(TI)를 제공하도록 지정된 전용의 신호를 통해 온도 정보(TI)를 수신할 수 있다. 이때, 메모리 제어기(311) 또는 프로세서(310)는 S210 단계 내지 S230 단계, 그리고 S250 단계를 생략하고 S240 단계를 바로 수행할 수 있다.
도 9는 메모리 제어기(311)가 발열을 방지하기 위해 주 메모리(320)를 액세스하는 방법의 예를 보여준다. 예시적으로, 주 메모리(320)는 제1 뱅크 그룹 및 제2 뱅크 그룹을 포함하고, 제1 뱅크 그룹은 제1 내지 제4 뱅크들(111~114)을 포함하고, 그리고 제2 뱅크 그룹은 제5 내지 제8 뱅크들(115~118)을 포함하는 것으로 가정된다.
도 1, 도 7 및 도 9를 참조하면, S310 단계 S330 단계, S350 단계 및 S370 단계에서, 메모리 제어기(311)는 제1 뱅크 그룹을 선택할 수 있다. S320 단계, S340 단계, S360 단계 및 S380 단계에서, 메모리 제어기(311)는 제2 뱅크 그룹을 선택할 수 있다. S310 단계 내지 S380 단계는 순차적으로 수행될 수 있다.
즉, 메모리 제어기(311)는 셋 동작들 또는 리셋 동작들을 수행하기 위해 둘 이상의 뱅크 그룹들을 교대로 선택할 수 있다. 둘 이상의 뱅크 그룹들을 교대로 선택하는 것은, 제1 뱅크 그룹을 적어도 한 번(또는 임계 횟수만큼 연속적으로) 선택한 후에 제1 뱅크 그룹을 다시 선택하는 것이 금지되는 것을 의미할 수 있다.
즉, 메모리 제어기(311)는 제1 뱅크 그룹을 적어도 한 번(또는 임계 횟수만큼 연속적으로) 선택한 후에, 제1 뱅크 그룹을 다시 선택하지 않고 제2 뱅크 그룹을 선택할 수 있다. 메모리 제어기(311)는 제2 뱅크 그룹을 적어도 한 번(또는 임계 횟수만큼 연속적으로) 선택한 후에, 제2 뱅크 그룹을 다시 선택하지 않고 제1 뱅크 그룹을 선택할 수 있다.
메모리 제어기(311)는 주 메모리(320)에 대해 셋 동작 또는 리셋 동작을 수행할 때에 주 메모리(320)의 둘 이상의 뱅크 그룹들을 교대로 선택하는 규칙을 도입할 수 있다. 따라서, 특정한 뱅크 그룹에서 셋 동작 또는 리셋 동작이 집중적으로(또는 연속적으로) 선택되어 고온이 발생하는 것이 방지될 수 있다.
제1 뱅크 그룹이 선택된 때에(즉, S310 단계, S330 단계, S350 단계 및 S370 단계), 메모리 제어기(311)는 S311 단계, S331 단계, S351 단계 및 S371 단계를 각각 수행할 수 있다. S311 단계, S331 단계, S351 단계 및 S371 단계는 순차적으로 수행될 수 있다.
즉, 메모리 제어기(311)는 제1 뱅크 그룹이 선택된 때에, 둘 이상의 뱅크에 대해 셋 동작들 또는 리셋 동작들을 교대로 수행할 수 있다. 둘 이상의 뱅크들에 대해 셋 동작들 또는 리셋 동작들을 교대로 수행하는 것은, 제1 뱅크(111)에 대해 셋 동작 또는 리셋 동작을 적어도 한 번(또는 임계 횟수만큼 연속적으로) 수행한 후에 제1 뱅크(111)에 대한 셋 동작 또는 리셋 동작이 금지되는 것을 의미할 수 있다.
즉, 메모리 제어기(311)는 제1 뱅크(111)에 대해 셋 동작 또는 리셋 동작을 적어도 한 번(또는 임계 횟수만큼 연속적으로) 수행한 후에, 제1 뱅크(111)가 아닌 다른 뱅크에 대해 셋 동작 또는 리셋 동작을 수행할 수 있다.
각 뱅크 그룹에 셋 또는 그보다 많은 뱅크들이 존재할 때, 메모리 제어기(311)는 각 뱅크 그룹에서 원격으로 위치한 뱅크들에 대해 셋 동작들 또는 리셋 동작들을 순차적으로 수행할 수 있다. 예를 들어, 제1 뱅크 그룹이 선택된 때에, 메모리 제어기(311)는 제1 뱅크(111)에 대해 셋 동작 또는 리셋 동작을 적어도 한 번(또는 임계 횟수만큼 연속적)으로 수행한 후에 제1 뱅크(111)와 원격에 위치한 제3 뱅크(113)에 대해 셋 동작 또는 리셋 동작을 수행할 수 있다.
제1 뱅크 그룹이 선택된 때에, 메모리 제어기(311)는 제2 뱅크(112)에 대해 셋 동작 또는 리셋 동작을 적어도 한 번(또는 임계 횟수만큼 연속적)으로 수행한 후에 제2 뱅크(112)와 원격에 위치한 제4 뱅크(114)에 대해 셋 동작 또는 리셋 동작을 수행할 수 있다.
마찬가지로, 제2 뱅크 그룹이 선택된 때에, 메모리 제어기(311)는 제5 내지 제8 뱅크들(115~118)에 대해 셋 동작들 또는 리셋 동작들을 교대로 수행할 수 있다(S321 단계, S342 단계, S361 단계 및 S381 단계). 또한, 메모리 제어기(311)는 제2 뱅크 그룹의 특정한 뱅크에 대해 셋 동작 또는 리셋 동작을 수행한 후에, 특정한 뱅크와 원격에 위치한 뱅크에 대해 셋 동작 또는 리셋 동작을 수행할 수 있다.
예시적으로, 메모리 제어기(311)는 제1 뱅크 그룹 및 제2 뱅크 그룹을 교대로 선택하되, 각 뱅크 그룹이 선택될 때에 셋 동작 또는 리셋 동작이 수행되는 뱅크를 변경할 수 있다. 특정한 뱅크 그룹이 선택되는 타이밍들에서, 셋 동작들 또는 리셋 동작들이 특정한 뱅크 그룹의 뱅크들에서 교대로 수행되는 것으로 나타날 수 있다.
예를 들어, 메모리 제어기(311)는 S311 단계, S321 단계, S331 단계, S341 단계, S351 단계, S361 단계, S371 단계 및 S381 단계의 순서로 제1 내지 제8 뱅크들(111~118)을 선택하며 셋 동작 또는 리셋 동작을 수행할 수 있다. 또한, 셋 이상의 뱅크 그룹들이 존재할 때, 메모리 제어기(311)는 특정한 뱅크 그룹을 선택한 후에 특정한 뱅크 그룹에 원격으로 위치한 다른 뱅크 그룹을 선택하도록 구성될 수 있다.
예시적으로, 넷 이상의 뱅크 그룹들(또는 뱅크들)이 존재할 때, 메모리 제어기(311)는 홀수 번째 뱅크 그룹들(또는 뱅크들)을 순차적으로 선택하여 셋 동작 또는 리셋 동작을 수행할 수 있다. 이후에, 메모리 제어기(311)는 짝수 번째 뱅크 그룹들(또는 뱅크들)을 순차적으로 선택하며 셋 동작 또는 리셋 동작을 수행할 수 있다.
도 10은 본 발명의 실시 예에 따른 반도체 메모리 모듈(400)을 보여주는 블록도이다. 예시적으로, 반도체 메모리 모듈(400)은 주 메모리(320)로 사용될 수 있다. 도 1, 도 7 및 도 10을 참조하면, 반도체 메모리 모듈(400)은 제어기(410), 제1 불휘발성 메모리 장치들(421~429), 제2 불휘발성 메모리 장치들(431~439), 그리고 데이터 버퍼들(441~449)을 포함한다.
제어기(410), 제1 불휘발성 메모리 장치들(421~429), 제2 불휘발성 메모리 장치들(431~439), 그리고 데이터 버퍼들(441~449)은 서로 다른 반도체 패키지들로 구현되며, 인쇄 회로 기판(401)의 위에 각각 배치될 수 있다.
제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)의 각각은 도 1을 참조하여 설명된 것과 동일하거나 또는 유사한 구조를 가질 수 있다. 예를 들어, 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)의 각각에 센서(S)가 제공될 수 있다.
제어기(410)는 외부의 메모리 제어기(311)로부터 외부 주소(ADDRe), 외부 명령(CMDe) 및 외부 제어 신호(CTRLe)를 수신할 수 있다. 외부 주소(ADDRe)는 주소 신호들의 집합의 형태로 수신되고, 그리고 외부 명령(CMDe)은 명령 신호들의 집합의 형태로 수신될 수 있다.
제어기(410)는 제1 데이터 라인들(451, 452)을 통해 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)과 연결될 수 있다. 예를 들어, 제1 불휘발성 메모리 장치들(421~429) 중 하나(예를 들어, 421)와 제2 불휘발성 메모리 장치들(431~439) 중 대응하는 하나(예를 들어, 431)는 제1 데이터 라인들(451, 452) 중 동일한 하나의 라인에 공통으로 연결될 수 있다.
제1 데이터 라인들(451, 452)의 각각은 내부 데이터 신호들(DQi)을 전달하는 둘 이상의 라인들(예를 들어, 8개) 및 내부 데이터 스트로브 신호들(DQSi)을 전달하는 적어도 하나의 라인(예를 들어, 2개)을 포함할 수 있다.
제어기(410)는 제1 제어 라인들(461, 462)을 통해 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)을 제어할 수 있다. 제1 제어 라인들(461, 462)은 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)에 공통으로 연결될 수 있다.
제어기(410)는 외부 주소(ADDRe)로부터 내부 주소(ADDRi)를 생성하고, 외부 명령(CMDe)으로부터 내부 명령(CMDi)을 생성하고, 그리고 외부 제어 신호(CTRLe)로부터 내부 제어 신호(CTRLi)를 생성할 수 있다. 제어기(410)는 내부 주소(ADDRi), 내부 명령(CMDi) 및 내부 제어 신호(CTRLi)를 제1 제어 라인들(461, 462)을 통해 전송함으로써 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)을 제어할 수 있다.
제어기(410)는 제1 제어 라인들(461, 462) 또는 별도의 지정된 라인을 통해 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)로부터 온도 정보(TI)를 획득할 수 있다.
도 1 내지 도 6을 참조하여 설명된 바와 같이, 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)의 각각은 온도(TEMP)가 문턱보다 높을 때에, 고온을 가리키는 전용 신호를 전송하거나 또는 상태 이상을 가리키는 경고 신호를 전송할 수 있다.
제어기(410)는 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439) 중 적어도 하나에서 전용 신호 또는 경고 신호가 전송됨에 따라, 메모리 제어기(311)로 전용 신호 또는 경고 신호를 전송할 수 있다. 예를 들어, 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)이 전용 신호 또는 경고 신호를 전송하는 출력들은 하나의 라인에 공통으로 연결되는 연결 논리합(wired OR)의 구조를 가질 수 있다.
다른 예로서, 센서(S)는 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)의 각각에 의해 관리되지 않고, 제어기(410)에 의해 관리될 수 있다. 예를 들어, 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)의 각각은 센서(S)와 연관된 동작을 수행하지 않을 수 있다.
센서(S)는 전용의 라인을 통해 제어기(410)와 연결될 수 있다. 제어기(410)는 센서(S)에 의해 감지되는 온도가 문턱보다 클 때, 전용 신호 또는 경고 신호를 메모리 제어기(311)로 전송할 수 있다.
예시적으로, 제1 불휘발성 메모리 장치들(421~429)은 동시에 액세스 되고, 제2 불휘발성 메모리 장치들(431~439)은 동시에 액세스 될 수 있다. 제1 불휘발성 메모리 장치들(421~429)의 적어도 하나에 센서(S)가 배치되고, 제2 불휘발성 메모리 장치들(431~439)의 적어도 하나에 센서(S)가 배치될 수 있다. 제어기(410)는 적어도 하나의 센서(S)에 의해 감지되는 온도에 따라, 제1 불휘발성 메모리 장치들(421~429) 및 제2 불휘발성 메모리 장치들(431~439)이 고온인지를 판단할 수 있다.
제어기(410)는 제2 데이터 라인들(453, 454)을 통해 제1 내지 제9 데이터 버퍼들(441~449)에 연결될 수 있다. 제어기(410)는 제2 제어 라인들(471, 472)을 통해 제1 내지 제9 데이터 버퍼들(441~449)을 제어할 수 있다. 제어기(410)는 외부 명령(CMDe) 및 외부 제어 신호(CTRLe)에 따라 제2 제어 라인들(471, 472)로 버퍼 명령(BCOM)을 전송함으로써, 제1 내지 제9 데이터 버퍼들(441~449)을 제어할 수 있다.
메모리 제어기(311)는 제어기(410)에 외부 주소(ADDRe), 외부 명령(CMDe) 및 외부 제어 신호(CTRLe)를 직접 전송할 수 있다. 메모리 제어기(311)는 제어기(410)로부터 온도 정보(TI)를 획득할 수 있다. 메모리 제어기(311)는 제1 내지 제9 데이터 버퍼들(441~449)을 통해 제어기(410)에 외부 데이터 신호들(DQe) 및 외부 데이터 스트로브 신호들(DQSe)을 전송할 수 있다.
제어기(410)는 내부 데이터 신호들(DQi) 및 외부 데이터 신호들(DQe)을 서로 변환할 수 있다. 제어기(410)는 메모리 제어기(311)와 통신하는 신호들(ADDRe, CMDe, CTRLe, DQe) 및 제1 불휘발성 메모리 장치(421~429) 및 제2 불휘발성 메모리 장치들(431~439)과 통신하는 신호들(ADDRi, CMDi, CTRLi, DQi) 사이의 버퍼링을 위한 버퍼(411)를 포함할 수 있다.
메모리 제어기(311)는 제1 불휘발성 메모리 장치들(421~429)을 하나의 랭크(예를 들어, 제1 랭크)로 식별하고, 제2 불휘발성 메모리 장치들(431~439)을 다른 하나의 랭크(예를 들어, 제2 랭크)로 식별할 수 있다. 메모리 제어기(311)는 하나의 랭크에 속한 불휘발성 메모리 장치들을 동시에 액세스할 것을 제어기(410)에 요청할 수 있다. 제어기(410)는 메모리 제어기(311)의 요청에 따라 랭크 단위의 액세스를 지원할 수 있다.
예를 들어, 메모리 제어기(311)가 제1 랭크에 대한 셋 동작, 리셋 동작 또는 읽기 동작을 요청한 때에, 제어기(410)는 제1 랭크에 대해 셋 동작, 리셋 동작 또는 읽기 동작을 수행할 수 있다. 메모리 제어기(311)가 제2 랭크에 대한 셋 동작, 리셋 동작 또는 읽기 동작을 요청한 때에, 제어기(410)는 제2 랭크에 대해 셋 동작, 리셋 동작 또는 읽기 동작을 수행할 수 있다.
제어기(410)는 메모리 제어기(311)로부터 셋 동작 또는 리셋 동작을 위해 전달되는 외부 데이터 신호들(DQe)을 내부 데이터 신호들(DQi)로서 제1 랭크 또는 제2 랭크에 전달할 수 있다. 제어기(410)는 제1 랭크 또는 제2 랭크로부터 읽기 동작에 의해 읽혀진 내부 데이터 신호들(DQi)을 외부 데이터 신호들(DQe)로서 메모리 제어기(311)에 전송할 수 있다.
도 11은 메모리 제어기(311)가 발열 방지를 위해 반도체 메모리 모듈(400)의 제1 랭크(421~429) 및 제2 랭크(431~439)에 대해 셋 동작 또는 리셋 동작을 수행하는 예를 보여준다. 도 7, 도 10 및 도 11을 참조하면, S410 단계 내지 S440 단계에서, 메모리 제어기(311)는 둘 또는 그보다 많은 랭크들에 대해 셋 동작들 또는 리셋 동작들을 교대로 수행할 수 있다.
예를 들어, 도 9에서 각 뱅크 그룹이 선택된 때와 마찬가지로, 메모리 제어기(311)는 랭크들을 교대로 선택하며 셋 동작들 또는 리셋 동작들을 수행할 수 있다. 예시적으로, 반도체 메모리 모듈(400)에 셋 또는 그보다 많은 랭크들이 존재할 수 있다. 메모리 제어기(311)는 특정한 랭크에서 셋 동작 또는 리셋 동작을 수행한 후에, 특정한 랭크와 원격으로 위치한 다른 랭크에서 셋 동작 또는 리셋 동작을 수행할 수 있다.
도 12는 메모리 제어기(311)가 발열 방지를 위해 두 개의 반도체 메모리 모듈들(400a, 400b)을 액세스하는 예를 보여준다. 도 7 및 도 12를 참조하면, 주 메모리(320)는 제1 반도체 메모리 모듈(400a) 및 제2 반도체 메모리 모듈(400b)을 포함할 수 있다. 제1 반도체 메모리 모듈(400a) 및 제2 반도체 메모리 모듈(400b)은 도 10을 참조하여 설명된 구조를 가질 수 있다.
제1 반도체 메모리 모듈(400a)은 제1 랭크(421a~429a) 및 제2 랭크(431a~439a)를 포함할 수 있다. 제2 반도체 메모리 모듈(400b)은 제3 랭크(421b~429b) 및 제4 랭크(431b~439b)를 포함할 수 있다.
S510 단계 S530 단계, S550 단계 및 S570 단계에서, 메모리 제어기(311)는 제1 반도체 메모리 모듈(400a)을 선택할 수 있다. S520 단계, S540 단계, S560 단계 및 S580 단계에서, 메모리 제어기(311)는 제2 반도체 메모리 모듈(400b)을 선택할 수 있다. S510 단계 내지 S580 단계는 순차적으로 수행될 수 있다.
즉, 메모리 제어기(311)는 셋 동작들 또는 리셋 동작들을 수행하기 위해 둘 이상의 반도체 메모리 모듈들을 교대로 선택할 수 있다. 둘 이상의 반도체 메모리 모듈들을 교대로 선택하는 것은, 제1 반도체 메모리 모듈(400a)을 적어도 한 번(또는 임계 횟수만큼 연속적으로) 선택한 후에 제1 반도체 메모리 모듈(400a)을 다시 선택하는 것이 금지되는 것을 의미할 수 있다.
메모리 제어기(311)는 주 메모리(320)에 대해 셋 동작 또는 리셋 동작을 수행할 때에 주 메모리(320)의 둘 이상의 반도체 메모리 모듈들을 교대로 선택하는 규칙을 도입할 수 있다. 따라서, 특정한 반도체 메모리 모듈에서 셋 동작 또는 리셋 동작이 집중적으로(또는 연속적으로) 선택되어 고온이 발생하는 것이 방지될 수 있다.
제1 반도체 메모리 모듈이 선택된 때에(즉, S510 단계, S530 단계, S550 단계 및 S570 단계), 메모리 제어기(311)는 S511 단계, S531 단계, S551 단계 및 S571 단계를 각각 수행할 수 있다. S511 단계, S531 단계, S551 단계 및 S571 단계는 순차적으로 수행될 수 있다.
즉, 메모리 제어기(311)는 제1 반도체 메모리 모듈(400a)이 선택된 때에, 둘 이상의 랭크들(421a~429a, 431a~439a)에 대해 셋 동작들 또는 리셋 동작들을 교대로 수행할 수 있다. 각 반도체 메모리 모듈에 셋 또는 그보다 많은 랭크들이 존재할 때, 메모리 제어기(311)는 각 반도체 메모리 모듈에서 원격으로 위치한 랭크들에 대해 셋 동작들 또는 리셋 동작들을 순차적으로 수행할 수 있다.
마찬가지로, 제2 반도체 메모리 모듈(400b)이 선택된 때에, 메모리 제어기(311)는 제3 랭크(421b~429b) 및 제4 랭크(431b~439b)에 대해 셋 동작들 또는 리셋 동작들을 교대로 수행할 수 있다(S521 단계, S542 단계, S561 단계 및 S581 단계).
예시적으로, 메모리 제어기(311)는 제1 반도체 메모리 모듈(400a) 및 제2 반도체 메모리 모듈(400b)을 교대로 선택하되, 각 반도체 메모리 모듈이 선택될 때에 셋 동작 또는 리셋 동작이 수행되는 랭크를 변경할 수 있다. 특정한 반도체 메모리 모듈이 선택되는 타이밍들에서, 셋 동작들 또는 리셋 동작들이 랭크들에서 교대로 수행되는 것으로 나타날 수 있다.
예를 들어, 메모리 제어기(311)는 S511 단계, S521 단계, S531 단계, S541 단계, S551 단계, S561 단계, S571 단계 및 S581 단계의 순서로 제1 내지 제4 랭크들(421a~4219a, 431a~439a, 421b~429b, 431b~439b)을 선택하며 셋 동작 또는 리셋 동작을 수행할 수 있다. 또한, 셋 이상의 반도체 메모리 모듈들이 존재할 때, 메모리 제어기(311)는 특정한 반도체 메모리 모듈을 선택한 후에 특정한 반도체 메모리 모듈에 원격으로 위치한 다른 반도체 메모리 모듈을 선택하도록 구성될 수 있다.
예시적으로, 넷 이상의 랭크들이 존재할 때, 메모리 제어기(311)는 홀수 번째 랭크들을 순차적으로 선택하여 셋 동작 또는 리셋 동작을 수행할 수 있다. 이후에, 메모리 제어기(311)는 짝수 번째 랭크들을 순차적으로 선택하며 셋 동작 또는 리셋 동작을 수행할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 반도체 메모리 장치 또는 반도체 메모리 모듈은 온도 정보를 외부의 메모리 제어기에 제공함으로써 온도 관리 기능을 지원할 수 있다. 또한, 본 발명의 실시 예에 따른 반도체 메모리 장치 또는 반도체 메모리 모듈은 고온의 메모리 셀들에 대한 셋 동작 또는 리셋 동작을 차단함으로써 고온에 의한 교란을 방지할 수 있다.
본 발명의 실시 예에 따라 반도체 메모리 장치 또는 반도체 메모리 모듈을 액세스할 때에, 뱅크들, 뱅크 그룹들, 랭크들 또는 반도체 메모리 모듈들에 대해 셋 동작 또는 리셋 동작이 교대로 수행될 수 있다. 따라서, 특정한 뱅크, 뱅크 그룹, 랭크 또는 반도체 메모리 모듈에 셋 동작 또는 리셋 동작이 집중되는 것이 방지되고, 발열이 억제된다.
상술된 실시 예들에서, 셋 동작들 또는 리셋 동작들이 차단되거나 또는 교대로 수행되는 예들이 설명되었다. 읽기 동작은 셋 동작들 또는 리셋 동작들과 무관하게 어떠한 경우에도 그리고 어떠한 순서로도 허용될 수 있다.
상술된 실시 예들에서, 블록들을 사용하여 본 발명의 실시 예들에 따른 구성 요소들이 참조되었다. 블록들은 IC (Integrated Circuit), ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 장치들, 하드웨어 장치들에서 구동되는 펌웨어, 응용과 같은 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다. 또한, 블록들은 IC 내의 반도체 소자들로 구성되는 회로들 또는 IP (Intellectual Property)를 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 반도체 메모리 장치
110: 뱅크 어레이
120: 데이터 버퍼
130: 주소 버퍼
140: 명령 버퍼
150: 제어 로직 블록
160: 제1 역다중화기
170: 제2 역다중화기
180: 그리고 센서
200: 뱅크
210: 메모리 셀 어레이
220: 행 디코더
230: 쓰기 드라이버들 및 감지 증폭기들
240: 게이팅 블록
250: 열 디코더
MC: 메모리 셀들
SE: 선택 소자
RE: 저항 소자
110: 뱅크 어레이
120: 데이터 버퍼
130: 주소 버퍼
140: 명령 버퍼
150: 제어 로직 블록
160: 제1 역다중화기
170: 제2 역다중화기
180: 그리고 센서
200: 뱅크
210: 메모리 셀 어레이
220: 행 디코더
230: 쓰기 드라이버들 및 감지 증폭기들
240: 게이팅 블록
250: 열 디코더
MC: 메모리 셀들
SE: 선택 소자
RE: 저항 소자
Claims (10)
- 뱅크들;
상기 뱅크들에 인접하게 배치되고, 온도를 감지하도록 구성되는 센서;
외부 장치로부터 주소를 수신하도록 구성되는 주소 버퍼;
상기 주소 버퍼에 수신된 상기 주소 중에서 행 주소를 상기 뱅크들 중 하나로 전달하도록 구성되는 제1 역다중화기;
상기 주소 버퍼에 수신된 상기 주소 중에서 열 주소를 상기 뱅크들 중 하나로 전달하도록 구성되는 제2 역다중화기;
상기 외부 장치로부터 명령을 수신하도록 구성되는 명령 버퍼;
상기 명령 버퍼에 수신된 상기 명령, 그리고 상기 주소 버퍼에 수신된 상기 주소 중 뱅크 정보에 따라 상기 제1 역다중화기, 상기 제2 역다중화기, 그리고 상기 뱅크들을 제어하도록 구성되는 제어 로직 블록; 그리고
상기 뱅크들 및 상기 외부 장치 사이에서 데이터 신호들을 교환하도록 구성되는 데이터 버퍼를 포함하고,
상기 제어 로직 블록은 상기 센서에 의해 감지된 상기 온도의 정보를 상기 외부 장치에 전달하도록 더 구성되는 반도체 메모리 장치. - 제1항에 있어서,
상기 제어 로직 블록은 상기 온도가 문턱보다 높을 때 상기 정보를 상기 외부 장치에 전달하는 반도체 메모리 장치. - 제1항에 있어서,
상기 뱅크들의 각각은 상 변화 메모리 셀들을 포함하고,
상기 온도가 문턱보다 높을 때, 상기 제어 로직 블록은 상기 뱅크들의 각각의 상기 상 변화 메모리 셀들에 대한 셋 동작 또는 리셋 동작을 차단하도록 더 구성되는 반도체 메모리 장치. - 제1항에 있어서,
상기 센서는 상기 뱅크들에 각각 인접하게 배치된 온도 센서들을 포함하고,
상기 온도 센서들 중 특정한 온도 센서에 의해 감지된 온도가 문턱보다 높을 때, 상기 제어 로직 블록은 상기 특정한 온도 센서에 의해 감지된 상기 온도의 상기 정보를 상기 외부 장치에 전달하는 반도체 메모리 장치. - 제1항에 있어서,
상기 뱅크들의 각각은 상 변화 메모리 셀들을 포함하고,
상기 센서는 상기 뱅크들에 각각 인접하게 배치된 온도 센서들을 포함하고,
상기 온도 센서들 중 특정한 온도 센서에 의해 감지된 온도가 문턱보다 높을 때, 상기 제어 로직 블록은 상기 뱅크들 중에서 상기 특정한 온도 센서에 인접한 뱅크에 대한 셋 동작 또는 리셋 동작을 차단하도록 더 구성되는 반도체 메모리 장치. - 제5항에 있어서,
상기 뱅크들은 둘 또는 그보다 많은 뱅크 그룹들로 분할되고, 상기 뱅크 그룹들의 각각은 둘 또는 그보다 많은 뱅크들을 포함하고,
상기 제어 로직 블록은 상기 특정한 온도 센서에 인접한 뱅크가 속한 특정한 뱅크 그룹에 대한 셋 동작 또는 리셋 동작을 차단하도록 더 구성되는 반도체 메모리 장치. - 제1항에 있어서,
상기 제어 로직 블록은 상기 반도체 메모리 장치의 상태 이상을 알리는 경고 신호를 상기 외부 장치에 전송함으로써 상기 정보를 상기 외부 장치에 전달하도록 구성되는 반도체 메모리 장치. - 제1항에 있어서,
상기 뱅크들의 각각은:
상 변화 메모리 셀들을 포함하는 메모리 셀 어레이;
워드 라인들을 통해 상기 메모리 셀 어레이에 연결되고, 상기 제1 역다중화기로부터 전달되는 상기 행 주소에 따라 상기 워드 라인들 중 일부 워드 라인을 선택하도록 구성되는 행 디코더;
비트 라인들 및 소스 라인들을 통해 상기 메모리 셀 어레이에 연결되고, 상기 행 디코더에 의해 선택된 상기 일부 워드 라인에 연결된 상 변화 메모리 셀들에 대해 셋 동작, 리셋 동작 또는 읽기 동작을 수행하도록 구성되는 쓰기 드라이버들 및 감지 증폭기들;
상기 쓰기 드라이버들 및 감지 증폭기들의 일부와 상기 데이터 버퍼를 서로 연결하는 게이팅 블록; 그리고
상기 제2 역다중화기로부터 상기 열 주소를 수신하고, 상기 열 주소에 따라 상기 게이팅 블록을 제어하도록 구성되는 열 디코더를 포함하는 반도체 메모리 장치. - 제1 불휘발성 메모리 장치들;
상기 제1 불휘발성 메모리 장치들 중 적어도 하나의 제1 불휘발성 메모리 장치와 연관된 제1 온도 센서;
제2 불휘발성 메모리 장치들;
상기 제2 불휘발성 메모리 장치들 중 적어도 하나의 제2 불휘발성 메모리 장치와 연관된 제2 온도 센서;
데이터 버퍼들;
제1 데이터 라인들을 통해 상기 데이터 버퍼들과 제1 데이터 신호들을 통신하고, 제2 데이터 라인들을 통해 상기 제1 불휘발성 메모리 장치들 및 상기 제2 불휘발성 메모리 장치들과 제2 데이터 신호들을 통신하도록 구성되는 제어기를 포함하고,
상기 제어기는 외부 장치로부터 제1 주소, 제1 명령 및 제1 제어 신호를 수신하고, 상기 제1 주소, 상기 제1 명령 및 상기 제1 제어 신호에 따라 제1 제어 라인들을 통해 상기 제1 불휘발성 메모리 장치들 및 상기 제2 불휘발성 메모리 장치들을 제어하고, 그리고 제2 제어 라인들을 통해 상기 데이터 버퍼들을 제어하도록 더 구성되고,
상기 제어기는 상기 제1 온도 센서 또는 상기 제2 온도 센서에 의해 감지된 온도의 정보를 상기 외부 장치로 출력하도록 더 구성되는 반도체 메모리 모듈. - 제1 영역의 제1 상 변화 메모리 셀들 및 제2 영역의 제2 상 변화 메모리 셀들을 포함하는 불휘발성 메모리를 액세스하는 방법에 있어서:
상기 제1 영역의 상기 제1 상 변화 메모리 셀들에 대해 적어도 하나의 셋 동작 또는 리셋 동작을 수행하는 단계; 그리고
상기 제2 영역의 상기 제2 상 변화 메모리 셀들에 대해 적어도 하나의 셋 동작 또는 리셋 동작을 수행하는 단계를 포함하고,
상기 제1 영역의 상기 제1 상 변화 메모리 셀들 또는 상기 제2 영역의 상기 제2 상 변화 메모리 셀들에 대해 연속으로 임계 횟수보다 많은 셋 동작들, 리셋 동작들 또는 셋 동작들과 리셋 동작들의 조합을 수행하는 것은 금지되는 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180097448A KR102653147B1 (ko) | 2018-08-21 | 2018-08-21 | 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법 |
| US16/299,669 US10777269B2 (en) | 2018-08-21 | 2019-03-12 | Semiconductor memory device, semiconductor memory module, and method of accessing nonvolatile memory |
| CN201910767638.0A CN110853691A (zh) | 2018-08-21 | 2019-08-20 | 半导体存储设备、半导体存储模块及其访问方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180097448A KR102653147B1 (ko) | 2018-08-21 | 2018-08-21 | 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200021725A true KR20200021725A (ko) | 2020-03-02 |
| KR102653147B1 KR102653147B1 (ko) | 2024-04-02 |
Family
ID=69583773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180097448A KR102653147B1 (ko) | 2018-08-21 | 2018-08-21 | 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10777269B2 (ko) |
| KR (1) | KR102653147B1 (ko) |
| CN (1) | CN110853691A (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070211548A1 (en) * | 2005-03-30 | 2007-09-13 | Sandeep Jain | Temperature determination and communication for multiple devices of a memory module |
| US20080170431A1 (en) * | 2007-01-12 | 2008-07-17 | Industrial Technology Research Institute | Driving method and system for a phase change memory |
| KR20120100826A (ko) * | 2011-03-02 | 2012-09-12 | 애플 인크. | 메모리 디바이스에서의 온도 센서들의 이용 |
| KR20170079040A (ko) * | 2015-12-30 | 2017-07-10 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
| KR20180081989A (ko) * | 2017-01-09 | 2018-07-18 | 삼성전자주식회사 | 메모리 장치 및 그것의 리프레시 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682969B1 (ko) | 2005-08-04 | 2007-02-15 | 삼성전자주식회사 | 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법 |
| KR101802448B1 (ko) * | 2010-10-12 | 2017-11-28 | 삼성전자주식회사 | 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법 |
| US8787105B2 (en) | 2012-05-10 | 2014-07-22 | Nanya Technology Corporation | Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof |
| US9099196B2 (en) * | 2013-01-25 | 2015-08-04 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of operating the same |
| US9342443B2 (en) | 2013-03-15 | 2016-05-17 | Micron Technology, Inc. | Systems and methods for memory system management based on thermal information of a memory system |
| US9275741B1 (en) | 2014-09-10 | 2016-03-01 | Western Digital Technologies, Inc. | Temperature compensation management in solid-state memory |
| US10078546B2 (en) | 2014-10-24 | 2018-09-18 | Micron Technology, Inc. | Temperature related error management |
| US9489146B2 (en) | 2014-12-09 | 2016-11-08 | Sandisk Technologies Llc | Memory system and method for selecting memory dies to perform memory access operations in based on memory die temperatures |
| US9727261B2 (en) | 2015-09-24 | 2017-08-08 | Western Digital Technologies, Inc. | Weighted programming patterns in solid-state data storage systems |
| US10032500B2 (en) | 2016-10-07 | 2018-07-24 | Tc Lab, Inc. | Memory disturb recovery scheme for cross-point memory arrays |
| US10490234B2 (en) | 2016-10-17 | 2019-11-26 | Seagate Technology Llc | Recovering from data access errors by controlling access to neighboring memory units |
| KR20180060084A (ko) * | 2016-11-28 | 2018-06-07 | 삼성전자주식회사 | 반도체 메모리 장치의 스크러빙 컨트롤러, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
| US11250902B2 (en) * | 2019-09-26 | 2022-02-15 | Intel Corporation | Method and apparatus to reduce power consumption for refresh of memory devices on a memory module |
-
2018
- 2018-08-21 KR KR1020180097448A patent/KR102653147B1/ko active IP Right Grant
-
2019
- 2019-03-12 US US16/299,669 patent/US10777269B2/en active Active
- 2019-08-20 CN CN201910767638.0A patent/CN110853691A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070211548A1 (en) * | 2005-03-30 | 2007-09-13 | Sandeep Jain | Temperature determination and communication for multiple devices of a memory module |
| US20080170431A1 (en) * | 2007-01-12 | 2008-07-17 | Industrial Technology Research Institute | Driving method and system for a phase change memory |
| KR20120100826A (ko) * | 2011-03-02 | 2012-09-12 | 애플 인크. | 메모리 디바이스에서의 온도 센서들의 이용 |
| KR20170079040A (ko) * | 2015-12-30 | 2017-07-10 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
| KR20180081989A (ko) * | 2017-01-09 | 2018-07-18 | 삼성전자주식회사 | 메모리 장치 및 그것의 리프레시 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200066336A1 (en) | 2020-02-27 |
| CN110853691A (zh) | 2020-02-28 |
| US10777269B2 (en) | 2020-09-15 |
| KR102653147B1 (ko) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102499061B1 (ko) | 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법 | |
| US10860222B2 (en) | Memory devices performing refresh operations with row hammer handling and memory systems including such memory devices | |
| JP7240452B2 (ja) | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 | |
| JP7452954B2 (ja) | メモリ装置の内部プロセッシング動作方法 | |
| US10529406B2 (en) | Memory device and refresh method thereof | |
| US20190304534A1 (en) | Apparatuses and methods for memory devices with continuous self-refresh timer | |
| US5226009A (en) | Semiconductor memory device supporting cache and method of driving the same | |
| US10929064B2 (en) | Methods of operating mixed device type memory modules, and processors and systems configured for operating the same | |
| US10096345B2 (en) | Semiconductor devices | |
| US10846220B2 (en) | Memory system and operation method thereof | |
| JP7244999B2 (ja) | ディスターブ・ロウをケアするメモリ装置及びその動作方法 | |
| TWI704572B (zh) | 記憶體輸入/輸出、記憶體輸入/輸出方法以及記憶體裝置 | |
| US20230206989A1 (en) | Apparatuses and methods for row hammer counter mat | |
| US20230206980A1 (en) | Apparatuses and methods for row hammer counter mat | |
| KR20230069234A (ko) | Dram을 위한 리프레시 관리 목록 | |
| KR20210004444A (ko) | 온도 보상 회로를 포함하는 불휘발성 메모리 장치 | |
| KR20190125836A (ko) | 반도체 장치 | |
| KR102653147B1 (ko) | 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법 | |
| US11042492B2 (en) | Memory module with programmable command buffer | |
| CN108701077B (zh) | 具有高效写入操作的存储器组件 | |
| CN115881185A (zh) | 存储器装置、存储器***和存储器装置的操作方法 | |
| US9236112B1 (en) | Apparatuses and methods for reducing cycle times in successive memory accesses | |
| TWI820744B (zh) | 存取儲存單元的方法、包括儲存單元的半導體記憶體裝置、以及記憶體系統 | |
| CN118136063A (zh) | 可执行存储器内运算的存储器装置 | |
| TW202401429A (zh) | 記憶體裝置及其再新方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |