KR20200021404A - 처리 챔버들을 위한 코팅 재료 - Google Patents

처리 챔버들을 위한 코팅 재료 Download PDF

Info

Publication number
KR20200021404A
KR20200021404A KR1020190098316A KR20190098316A KR20200021404A KR 20200021404 A KR20200021404 A KR 20200021404A KR 1020190098316 A KR1020190098316 A KR 1020190098316A KR 20190098316 A KR20190098316 A KR 20190098316A KR 20200021404 A KR20200021404 A KR 20200021404A
Authority
KR
South Korea
Prior art keywords
substrate
depositing
dielectric film
sih
power
Prior art date
Application number
KR1020190098316A
Other languages
English (en)
Other versions
KR102224586B1 (ko
Inventor
태경 원
수영 최
진현 조
이 취
가쿠 푸루타
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200021404A publication Critical patent/KR20200021404A/ko
Application granted granted Critical
Publication of KR102224586B1 publication Critical patent/KR102224586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 명세서에서 설명되는 실시예들은 대형 기판들 위에 증착된 SiN 막들의 균일성을 제어하는 방법들에 관한 것이다. 무선 주파수(RF) 전력을 챔버에 인가함으로써 챔버 내의 전구체 가스 또는 가스 혼합물이 에너지화될 때, 플라즈마를 통해 흐르는 RF 전류는 전극 간 갭에서 정상파 효과(SWE)를 발생시킨다. 기판 또는 전극 크기가 RF 파장에 접근함에 따라 SWE들이 상당해진다. 프로세스 전력, 프로세스 압력, 전극 간격 및 가스 유동비들과 같은 프로세스 파라미터들은 모두 SWE에 영향을 준다. 이러한 파라미터들은 SWE 문제를 최소화하고 허용 가능한 두께 및 특성 균일성들을 달성하기 위해 변경될 수 있다. 일부 실시예들에서, 다양한 플라즈마 밀도들을 달성하면서, 다양한 프로세스 전력 범위들에서, 다양한 프로세스 압력 범위들에서, 다양한 가스 유량들로 대형 기판 위에 유전체 막을 증착하는 방법들은 SWE를 감소시켜, 더 큰 플라즈마 안정성을 생성하도록 작용할 것이다.

Description

처리 챔버들을 위한 코팅 재료{COATING MATERIAL FOR PROCESSING CHAMBERS}
[0001] 본 명세서에서 설명되는 실시예들은 일반적으로 기판들 위에 증착된 유전체 막들, 그리고 보다 구체적으로는 대형 기판들 위에 증착된 SiN 막들의 균일성을 제어하는 방법들에 관한 것이다.
[0002] 액정 디스플레이들 또는 평판들은 일반적으로 컴퓨터 및 텔레비전 모니터들과 같은 액티브 매트릭스 디스플레이들에 사용된다. 플라즈마 강화 화학 기상 증착(PECVD: plasma enhanced chemical vapor deposition)은 일반적으로 평판 디스플레이 또는 반도체 웨이퍼용 투명 기판과 같은 기판 상에 박막들을 증착하는 데 이용된다. PECVD는 일반적으로 기판을 포함하는 진공 챔버 내에 전구체 가스 또는 가스 혼합물을 도입함으로써 이루어진다. 전구체 가스 또는 가스 혼합물은 통상적으로 챔버의 최상부 근처에 위치된 분배판을 통해 아래쪽으로 향하게 된다. 챔버에 결합된 하나 이상의 무선 주파수(RF: radio frequency) 소스들로부터 RF 전력을 챔버에 인가함으로써 챔버 내의 전구체 가스 또는 가스 혼합물이 플라즈마로 에너지화(예를 들어, 여기)된다. 여기된 가스 또는 가스 혼합물이 반응하여, 온도 제어식 기판 지지체 상에 포지셔닝되는 기판의 표면 상에 재료 층을 형성한다. 반응 중에 생성된 휘발성 부산물들은 배기 시스템을 통해 챔버로부터 펌핑된다.
[0003] PECVD 기술들에 의해 처리된 평판들은 통상적으로 크다. TFT-LCD 산업에서 기판들의 크기가 계속 증가함에 따라, 대면적 PECVD에 대한 막 두께 및 막 특성 균일성 제어가 문제가 된다. 예를 들어, 기판의 중심과 가장자리 사이의 증착 속도 및/또는 막 특성, 이를테면 막 응력의 차이가 상당해진다. TFT-LCD 산업에서 기판들의 크기가 계속 증가함에 따라, 대면적 PECVD에 대한 막 두께 및 특성 균일성이 더욱 문제가 된다. 현저한 균일성 문제들의 예들은 높은 증착 속도의 일부 SiN 막들의 경우 대형 기판들의 중앙 영역에서의 더 높은 증착 속도들 및 더 큰 압축력의 막들을 포함한다. 기판에 걸친 두께 균일성은 "돔형" 또는 "중심 두께"로 나타나는데, 중심 영역의 막이 가장자리 영역보다 더 두껍다. 기판들이 클수록 중심 두께 균일성 문제가 악화된다.
[0004] 이에 따라, 당해 기술분야에서는 박막들, 특히 PECVD 챔버들 내에서 대형 기판들 상에 증착되는 SiN 막들에 대한 막 증착 두께 및 막 특성들의 균일성을 개선할 필요가 있다.
[0005] 본 명세서에서 설명되는 하나 이상의 실시예들은 대형 기판들 위에 SiN 막들을 증착하기 위한 방법들에 관한 것이다.
[0006] 일 실시예에서, 약 9㎡보다 더 큰 표면적을 갖는 기판 위에 유전체 막을 증착하는 방법은, 프로세스 챔버에서 프로세스 전력으로 유전체 막을 증착하는 단계 ― 프로세스 전력은 약 0.25 W/㎠ 내지 약 0.35 W/㎠의 전력 밀도로 제공됨 ―; 약 1.0 Torr 내지 약 1.5 Torr인 프로세스 압력에서 유전체 막을 증착하는 단계; 및 N2, NH3 및 SiH4를 포함하는 전구체들로부터 유전체 막을 증착하는 단계를 포함하며, NH3/SiH4의 유동비는 약 1.5 내지 약 9이고, N2/SiH4의 유동비는 약 2.0 내지 약 6.0이며, N2/NH3의 유동비는 약 0.4 내지 약 2.0이다.
[0007] 다른 실시예에서, 약 9㎡보다 더 큰 표면적을 갖는 기판 위에 유전체 막을 증착하는 방법은, 프로세스 챔버에서 프로세스 전력으로 유전체 막을 증착하는 단계 ― 프로세스 전력은 약 0.25 W/㎠ 내지 약 0.35 W/㎠인 전력 밀도로 제공됨 ―; 약 1.3 Torr 내지 약 1.5 Torr인 프로세스 압력에서 유전체 막을 증착하는 단계; 및 N2, NH3 및 SiH4를 포함하는 전구체들로부터 유전체 막을 증착하는 단계를 포함하며, NH3/SiH4의 유동비는 약 1.5 내지 약 7.0이고, N2/SiH4의 유동비는 약 2.0 내지 약 5.0이며, N2/NH3의 유동비는 약 0.4 내지 약 2.0이다.
[0008] 다른 실시예에서, 약 9㎡보다 더 큰 표면적을 갖는 기판 위에 유전체 막을 증착하는 방법은, 프로세스 챔버에서 프로세스 전력으로 유전체 막을 증착하는 단계 ― 프로세스 전력은 0.30 W/㎠ 내지 약 0.35 W/㎠인 전력 밀도로 제공됨 ―; 약 1.3 Torr 내지 약 1.5 Torr인 프로세스 압력에서 유전체 막을 증착하는 단계; 및 N2, NH3 및 SiH4를 포함하는 전구체들로부터 유전체 막을 증착하는 단계를 포함하며, NH3/SiH4의 유동비는 약 2.0 내지 약 4.5이고, N2/SiH4의 유동비는 약 2.0 내지 약 4.0이며, N2/NH3의 유동비는 약 0.6 내지 약 2.0이다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0010] 도 1은 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른 시스템의 개략적인 단면도이다.
[0011] 도 2는 도 1에 따른 예시적인 확산판(diffuser plate)의 부분 단면도이다.
[0012] 도 3은 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른 방법의 흐름도이다.
[0013] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 가리키는 데, 가능한 경우, 동일한 참조 부호들이 사용되었다. 한 실시예의 엘리먼트들 및 특징들은 추가 언급 없이 다른 실시예들에 유리하게 포함될 수 있다는 것이 고려된다.
[0014] 다음 설명에서는, 본 개시내용의 실시예들의 보다 철저한 이해를 제공하도록 다수의 특정 세부사항들이 제시된다. 그러나 본 개시내용의 실시예들 중 하나 이상은 이러한 특정 세부사항들 중 하나 이상 없이 실시될 수 있음이 당해 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다. 다른 경우들에는, 본 개시내용의 실시예들 중 하나 이상을 불명료하게 하는 것을 피하기 위해, 잘 알려진 특징들은 설명되지 않았다.
[0015] 본 명세서에서 설명되는 실시예들은 일반적으로 기판들 위에 증착된 유전체 막들, 그리고 보다 구체적으로는 대면적 기판들 위에 증착된 SiN 막들의 균일성을 제어하는 방법들에 관한 것이다. PECVD 시스템들이 기판 상에 박막들을 증착할 때, 전구체 가스 또는 가스 혼합물은 통상적으로 챔버의 최상부 근처에 위치된 분배판을 통해 아래쪽으로 향하게 된다. 바이어스 가능 챔버 컴포넌트에 결합된 하나 이상의 RF 소스들로부터 RF 전력을 챔버에 인가함으로써 대면적 기판 처리 챔버 내의 전구체 가스 또는 가스 혼합물이 에너지화될 때, 플라즈마를 통해 흐르는 RF 전류는 전극 간 갭에서 정상파 효과(SWE: standing wave effect)를 발생시킨다. SWE들은 기판의 중심에서 돔 또는 막 두께의 증가로서 가장 명확하게 자신들을 드러낸다. 기판 또는 전극 크기가 RF 파장에 접근함에 따라 SWE들이 상당해진다. (피크-피크 전압으로 표시되는) 더 높은 플라즈마 전위가 기판 및 막들을 손상시킬 수 있는 이온 충격을 유도하기 때문에 RF 주파수를 낮춤으로써 파장을 증가시키는 것은 바람직하지 않다. 증착 속도를 증가시키는 것과 같은(그러나 이에 제한되지는 않음) 다른 이유들로, RF 주파수들이 증가될 수 있어, 정상파 효과를 악화시킬 뿐이다. 따라서 SWE 문제 및 대형 기판 문제들에 대한 강력한 솔루션들이 발견되어야 한다.
[0016] 프로세스 전력, 프로세스 압력, 전극 간격 및 가스 유동비들과 같은 프로세스 파라미터들이 모두 SWE에 영향을 주는 것으로 밝혀졌다. 이러한 파라미터들은 SWE 문제를 최소화하고 허용 가능한 두께 및 특성 균일성들을 달성하기 위해 변경될 수 있다. 일부 실시예들에서, 다양한 플라즈마 밀도들을 달성하면서, 다양한 프로세스 전력 범위들에서, 다양한 프로세스 압력 범위들에서, 다양한 가스 유량들로 대형 기판 위에 유전체 막을 증착하는 방법들은 SWE를 감소시켜, 더 큰 플라즈마 안정성을 생성하도록 작용할 것이다. 이러한 프로세스 파라미터들의 사용은 SWE로 인해 기판들의 가장자리 영역에서보다 중심 영역에서 막 두께가 더 두껍다는 문제를 완화 또는 제거하는 데 도움이 될 것이고, 전체 기판에 걸쳐 보다 균일한 막 두께를 야기할 것이다. 이러한 파라미터들 및 범위들은 본 명세서에서 보다 상세히 논의될 것이다.
[0017] 도 1은 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른 시스템(100)의 개략적인 단면도이다. 이 시스템(100)은 일반적으로 PECVD 시스템이지만, 또한 다른 적합한 시스템들일 수 있다. 시스템(100)은 일반적으로 가스 소스(104)에 결합된 처리 챔버(102)를 포함한다. 처리 챔버(102)는 프로세스 볼륨(110)을 부분적으로 한정하는 벽들(106) 및 바닥(108)을 갖는다. 프로세스 볼륨(110)은 대체로, 처리 챔버(102)의 안팎으로 기판(112)의 이동을 가능하게 하는 벽들(106)에서 (도시되지 않은) 포트를 통해 액세스된다. 벽들(106) 및 바닥(108)은 알루미늄 또는 처리와 호환되는 다른 재료의 통합 블록으로 제작될 수 있다. 벽들(106)은 (도시되지 않은 다양한 펌핑 컴포넌트들을 포함하는) 배기 포트에 프로세스 볼륨(110)을 결합하는 펌핑 플리넘(plenum)(116)을 포함하는 덮개 조립체(114)를 지지한다. 대안으로, (도시되지 않은) 배기 포트가 처리 챔버(102)의 바닥에 위치되고 프로세스 볼륨(110)은 펌핑 플리넘(116)을 필요로 하지 않는다.
[0018] 온도 제어식 지지 조립체(118)가 처리 챔버(102) 내에서 중앙에 배치된다. 지지 조립체(118)는 처리 중에 기판(112)을 지지한다. 일 실시예에서, 지지 조립체(118)는 적어도 하나의 내장형 히터(122)를 캡슐화하는 바디(120)를 포함한다. 지지 조립체(118)에 배치된 히터(122), 예컨대 저항 엘리먼트가 선택적인 전력 소스(128)에 결합되어, 지지 조립체(118) 및 그 위에 배치된 기판(112)을 미리 결정된 온도로 제어 가능하게 가열한다. 통상적으로, CVD 프로세스에서, 히터(122)는 증착되는 재료에 대한 증착 처리 파라미터들에 따라, 기판(112)을 약 120℃ 내지 적어도 약 460℃의 균일한 온도로 유지한다.
[0019] 일반적으로, 지지 조립체(118)는 상부 면(124) 및 하부 면(126)을 갖는다. 상부 면(124)은 기판(112)을 지지한다. 하부 면(126)은 이에 결합된 스템(stem)(127)을 갖는다. 스템(127)은 (도시된 바와 같이) 상승된 처리 위치와, 처리 챔버(102)로의 그리고 처리 챔버(102)로부터의 기판 이송을 가능하게 하는 하강된 위치 사이로 지지 조립체(118)를 이동시키는 (도시되지 않은) 리프트 시스템에 지지 조립체(118)를 결합한다. 스템(127)은 지지 조립체(118)와 시스템(100)의 다른 컴포넌트들 사이에 전기 및 열전대 도선들을 위한 도관을 추가로 제공한다.
[0020] 지지 조립체(118)는 일반적으로, 덮개 조립체(114)와 지지 조립체(118) 사이에 포지셔닝된 가스 분배판 조립체(130)(또는 챔버의 덮개 조립체 내에 또는 근처에 포지셔닝된 다른 전극)로 전력 소스(128)에 의해 공급되는 RF 전력이 지지 조립체(118)와 가스 분배판 조립체(130) 사이의 프로세스 볼륨(110)에 존재하는 가스들을 여기시킬 수 있도록 접지된다. 전력 소스(128)로부터의 RF 전력은 일반적으로 CVD 프로세스를 구동하도록 기판의 크기에 비례하여 선택된다.
[0021] 덮개 조립체(114)는 프로세스 볼륨(110)에 대한 상부 경계를 제공한다. 일 실시예에서, 덮개 조립체(114)는 알루미늄(Al)으로 제작된다. 덮개 조립체(114)는 그 안에 형성되어 (도시되지 않은) 외부 펌핑 시스템에 결합되는 펌핑 플리넘(116)을 포함한다. 펌핑 플리넘(116)은 프로세스 볼륨(110)으로부터 처리 챔버(102) 밖으로 가스들 및 처리 부산물들을 균일하게 보내는 데 이용된다. 덮개 조립체(114)는 통상적으로 유입 포트(132)를 포함하는데, 가스 소스(104)에 의해 제공된 프로세스 가스들이 이러한 유입 포트(132)를 통해 처리 챔버(102) 내로 도입된다. 유입 포트(132)는 또한 세정 소스(134)에 결합된다. 세정 소스(134)는 통상적으로 가스 분배판 조립체(130)를 포함하는 처리 챔버 하드웨어로부터 증착 부산물들 및 막들을 제거하기 위해 처리 챔버(102) 내로 도입되는 세정제, 이를테면 해리 불소를 제공한다.
[0022] 가스 분배판 조립체(130)는 덮개 조립체(114)의 내부 표면(136)에 결합된다. 가스 분배판 조립체(130)의 형상은 통상적으로 기판(112)의 둘레, 예를 들어 대면적 평판 기판들에 대해서는 다각형 그리고 웨이퍼들에 대해서는 원형에 실질적으로 맞도록 구성된다. 가스 분배판 조립체(130)는 천공 영역(138)을 포함하는데, 가스 소스(104)로부터 공급되는 프로세스 및 다른 가스들이 이러한 천공 영역(138)을 통해 프로세스 볼륨(110)으로 전달된다. 가스 분배판 조립체(130)의 천공 영역(138)은 가스 분배판 조립체(130)를 통해 처리 챔버(102)로 전달되는 가스들의 균일한 분배를 제공하도록 구성된다. 가스 분배판 조립체(130)는 통상적으로, 행거판(hanger plate)(142)에 매달린 확산판(140)을 포함한다. 확산판(140) 및 행거판(142)은 대안으로 단일 통합 부재를 포함할 수 있다. 확산판(140)을 관통해 복수의 가스 통로들(144)이 형성되어 미리 결정된 가스 분배가 가스 분배판 조립체(130)를 통해 프로세스 볼륨(110) 내로 흐를 수 있게 한다. 행거판(142)과 확산판(140) 그리고 덮개 조립체(114)의 내부 표면(136) 사이에 플리넘(146)이 형성된다. 플리넘(146)은 덮개 조립체(114)를 통해 흐르는 가스들이 확산판(140)의 폭을 가로질러 균일하게 분배될 수 있게 하여, 가스가 천공 영역(138) 위에 균일하게 제공되고 가스 통로들(144)을 통해 균일한 분배로 흐른다.
[0023] 확산판(140)은 대체로, 스테인리스 스틸, 알루미늄(Al), 니켈(Ni) 또는 다른 RF 도전 재료로 제작된다. 확산판(140)은 캐스트, 브레이징, 단조(forge), 열간 등방압 가압(hot iso-statically press) 또는 소결될 수 있다. 일 실시예에서, 확산판(140)은 양극 산화되지 않은 맨 알루미늄으로 제작된다. 확산판(140)을 위한 양극 산화되지 않은 알루미늄 표면은 시스템(100)에서 처리된 기판을 나중에 오염시킬 수 있는 입자들이 그 위에 형성되는 것을 감소시키는 것으로 보여졌다. 추가로, 확산판(140)은 양극 산화되지 않을 때 그 제조 비용이 감소된다. 확산판(140)은 반도체 웨이퍼 제조를 위해서는 원형 또는 평판 디스플레이 제조를 위해서는 직사각형과 같은 다각형일 수 있다.
[0024] 통상적으로, 확산판(140)이 실질적으로 평평하고 기판(112)에 평행하게 구성되는 것 그리고 동일한 가스 통로들(144)의 분배가 확산판(140)의 표면에 걸쳐 실질적으로 균일한 것이 당해 기술분야의 표준 관행이었다. 확산판(140)의 이러한 구성은 더 작은 기판들 상에 막들을 증착하기 위해 프로세스 볼륨(110)에서 적절한 가스 흐름 및 플라즈마 밀도 균일성을 제공하였다. 그러나 기판들의 크기가 증가함에 따라, 증착된 막들― 특히, SiN 막들 ―의 균일성은 유지하기가 더욱 어려워졌다. 균일한 크기 및 형상의 가스 통로들(144)의 균일한 분배를 갖는 확산판(140)은 일반적으로 대면적 기판들 상에 허용 가능한 두께 및 막 특성 균일성을 갖는 막들을 증착할 수 없다. 더 큰 기판 상에 증착된 SiN 막에 대해, 막 두께 및 막 특성 균일성은 아래에서 설명되는 중공 캐소드 구배(HCG: hollow cathode gradient)의 사용에 의해 개선될 수 있는 것으로 보여졌다.
[0025] 도 2는 HCG를 포함하는 도 1의 확산판(140)의 일부의 부분 단면도이다. 확산판(140)은 덮개 조립체(114)를 향한 제1 또는 상류 면(202) 및 지지 조립체(118)를 향하는 대향하는 제2 또는 하류 면(204)을 포함한다. 각각의 가스 통로(144)는 가스 분배판 조립체(130)를 통한 유체 경로를 형성하도록 조합되는, 오리피스(orifice) 홀(208)에 의해 제2 보어(bore)(210)에 결합된 제1 보어(206)에 의해 한정된다. 제1 보어(206)는 가스 분배판 조립체(130)의 상류 면(202)으로부터 바닥(214)까지 제1 깊이(212)로 연장된다. 제1 보어(206)의 바닥(214)은 가스들이 제1 보어로부터 오리피스 홀(208) 내로 흐를 때 흐름 제한을 최소화하도록 테이퍼되거나, 경사지거나, 챔퍼(chamfer)되거나 또는 둥글게 될 수 있다. 제1 보어(206)는 일반적으로 약 0.093 내지 약 0.218 인치의 직경을 가지며, 일 실시예에서는 약 0.156 인치이다.
[0026] 제2 보어(210)는 확산판(140)에 형성되고 하류 면(또는 단부)(204)으로부터 약 0.10 인치 내지 약 2.0 인치의 깊이(216)까지 연장된다. 바람직하게는, 깊이(216)는 약 0.1 인치 내지 약 1.0 인치이다. 제2 보어(210)의 개구 직경(218)은 일반적으로 약 0.1 인치 내지 약 1.0 인치이고, 약 10도 내지 약 50도의 플레어링(flaring) 각도(220)로 플레어링될 수 있다. 바람직하게는, 개구 직경(218)은 약 0.1 인치 내지 약 0.5 인치이고, 플레어링 각도(220)는 20도 내지 약 40도이다. 제2 보어(210)의 표면적은 약 0.05 인치 내지 약 10 인치이고, 바람직하게는 약 0.05 인치 내지 약 5 인치이다. 제2 보어(210)의 직경은 하류 표면(204)과 교차하는 직경을 의미한다. 대형 기판들을 처리하는 데 사용되는 확산판(140)의 일례는 0.302 인치의 직경으로 그리고 약 22도의 플레어링 각도(220)로 제2 보어들(210)을 갖는다. 인접한 제2 보어(210)의 림(rim)들(222) 사이의 거리들(228)은 약 0 인치 내지 약 0.6 인치, 바람직하게는 약 0 인치 내지 약 0.4 인치이다. 제1 보어(206)의 직경은 대개 제2 보어(210)의 직경과 적어도 같거나 더 작다(그러나 이에 제한되는 것은 아님). 제2 보어(210)의 바닥(224)은 오리피스 홀(208)로부터 흘러나와 제2 보어(210) 내로 흐르는 가스들의 압력 손실을 최소화하도록 테이퍼되거나, 경사지거나, 챔퍼되거나 또는 둥글게 될 수 있다. 더욱이, 하류 면(204)에 대한 오리피스 홀(208)의 근접성은 기판을 향하는 제2 보어(210) 및 하류 면(204)의 노출된 표면적을 최소화하는 역할을 하므로, 챔버 세정 중에 제공된 불소에 노출된 확산판(140)의 하류 영역이 감소됨으로써, 증착된 막들의 불소 오염의 발생을 감소시킨다.
[0027] 오리피스 홀(208)은 일반적으로 제1 보어(206)의 바닥(214)과 제2 보어(210)의 바닥(224)을 결합한다. 오리피스 홀(208)은 일반적으로 약 0.01 인치 내지 약 0.3 인치, 바람직하게는 약 0.01 인치 내지 약 0.1 인치의 직경을 갖고, 통상적으로 약 0.02 인치 내지 약 1.0 인치, 바람직하게는 약 0.02 인치 내지 약 0.5 인치의 길이(226)를 갖는다. 오리피스 홀(208)의 길이(226) 및 직경(또는 다른 기하학적 속성)은 가스 분배판 조립체(130)의 상류 면(202)을 가로지르는 가스의 균일한 분배를 촉진하는 플리넘(146)에서의 배압의 주요 소스이다. 오리피스 홀(208)은 통상적으로 복수의 가스 통로들(144) 사이에서 균일하게 구성되지만, 오리피스 홀(208)을 통한 제한은 가스 분배판 조립체(130)의 하나의 영역을 통한 가스 흐름을 다른 영역에 비해 더 촉진하도록 가스 통로들(144) 사이에서 서로 다르게 구성될 수 있다. 예를 들어, 오리피스 홀(208)은 처리 챔버(102)의 벽들(106)에 더 가깝게, 가스 분배판 조립체(130)의 가스 통로들(144)에서 더 큰 직경 및/또는 더 짧은 길이(226)를 가질 수 있어, 천공 영역(138)의 가장자리들을 통해 더 많은 가스가 흘러 기판의 주변에서의 증착 속도를 증가시킨다. 확산판(140)의 두께는 약 0.8 인치 내지 약 3.0 인치, 바람직하게는 약 0.8 인치 내지 약 2.0 인치이다.
[0028] 일례로 도 2의 설계를 사용하면, 개구 직경(218), 깊이(216) 및/또는 플레어링 각도(220)를 변화시킴으로써 제2 보어(210)의 볼륨이 변경될 수 있다. 직경, 깊이 및/또는 플레어링 각도의 변경은 제2 보어(210)의 표면적을 또한 변경시킬 것이다. 더 높은 플라즈마 밀도는 (도 1에 도시된) 기판(112)의 중심에서 더 높은 증착 속도의 원인이 될 가능성이 있다고 여겨진다. 확산판(140)의 가장자리에서부터 중심까지 보어 깊이(216), 직경, 플레어링 각도(220), 또는 이러한 3개의 파라미터들의 조합을 감소시킴으로써, 기판의 중심 영역에서 플라즈마 밀도가 감소되어 막 두께 및 막 특성들의 균일성을 향상시킬 수 있다. 예를 들어, 막 특성들을 개선하기 위한 한 가지 방법은 확산판(140)의 하향 표면(204)을 오목한 형상을 갖도록 설계하는 것이다. 이 경우, 꼭짓점은 대략적으로 기판(112)의 중심점에 위에 위치될 수 있으며, 전극 간격은 확산판(140)의 가장자리에서 중심까지 증가한다.
[0029] 도 2에서 설명된 바와 같은 HCG 설계가 막 균일성을 개선하는 데 도움을 주지만, 특히 대형 기판들 상에서의 SiN 게이트 유전체 막의 생산에 사용되는 프로세스 파라미터들을 신중하게 제어함으로써 더 큰 개선들이 달성된다. 다음의 처리 파라미터들의 사용은 기판(112)의 가장자리 영역에서보다 중심 영역에서 막 두께가 더 두껍다는 문제를 완화하거나 감소시키는 데 도움이 될 것이고, 그 가장자리까지 연장되는 전체 기판(112)에 걸쳐 보다 균일한 막 두께를 야기할 것이다.
[0030] 예를 들어, NH3 가스의 약한 N-H 결합 강도는 더 낮은 전력이 인가되어 질소 및 수소 원소들을 해리할 수 있게 하기 때문에 NH3 가스 대 N2의 더 높은 유량을 사용하는 것이 유용하다고 여겨진다. 더 낮은 프로세스 전력은 플라즈마 안정성을 개선하고 SWE를 완화하는 데 도움이 된다. 아래 표는 대면적 기판들에 걸친 SiN 막의 증착 중에 적용될 수 있는 처리 파라미터들을 포함한다.
파라미터 범위
전력 밀도 0.25 - 0.35 W/㎠
압력 1.0 - 1.5 Torr
온도 120 - 340℃
기판-전극 간격 900 - 1000 mils
SiH4 유량 0.05 - 0.1 sccm/㎠
NH3 유량 0.1 - 0.7 sccm/㎠
N2 유량 0.1 - 0.8 sccm/㎠
N2/NH3 비 0.4 - 2.0
전체 가스/SiH4 비 6.0 - 17.0
NH3/SiH4 비 2.0 - 9.0
N2/SiH4 비 2.0 - 11.0
(NH3 + N2)/SiH4 비 5.0 - 16.0
N2/전력 0.4 - 1.2 sccm/W
NH3/전력 0.4 - 2.0 sccm/W
SiH4/전력 0.2 - 0.3 sccm/W
[0031] 도 3은 본 개시내용의 적어도 하나의 실시예에 따른 방법(300)을 예시하는 흐름도이다. 방법(300)에서 확인되는 각각의 블록은 약 9㎡보다 더 큰 표면적을 갖는 기판들 위에 유전체 막들을 증착하는 데 특히 유용하지만, 더 큰 또는 더 작은 표면적들을 갖는 다른 기판 크기들이 사용될 수 있음이 밝혀졌다.
[0032] 블록(302)에서, 특정 프로세스 전력 범위에서 유전체 막이 증착된다. 표 1에 도시된 바와 같이, 프로세스 전력 밀도 범위는 약 0.25 와트(W)/㎠ 내지 약 0.35 W/㎠, 바람직하게는 0.30 W/㎠ 내지 0.35 W/㎠일 수 있지만, 다른 범위들이 가능하다. 다양한 유량들에서의 다양한 가스들과 비교할 때 이러한 범위들에서의 전력은 보다 더 큰 균일성을 갖는 막 기판들을 제공할 수 있으며, 이는 블록(306)에서 보다 상세하게 논의될 것이다.
[0033] 블록(304)에서는, 프로세스 압력에서 유전체 막이 증착된다. 표 1에 또한 도시된 바와 같이, 프로세스 압력은 약 1.0 Torr 내지 약 1.5 Torr, 바람직하게는 1.3 Torr 내지 1.5 Torr의 범위일 수 있지만, 다른 범위들도 가능하다. 거의 전력과 마찬가지로, 다양한 유량들에서의 다양한 가스들과 비교할 때 이러한 범위들에서의 압력은 보다 큰 균일성을 갖는 막 기판들을 제공할 수 있으며, 이는 블록(306)에서 보다 상세하게 논의될 것이다.
[0034] 블록(306)에서, 유전체 막이 전구체 가스들로부터 증착된다. 일부 실시예들에서, 전구체 가스들은 N2, NH3 및 SiH4를 포함하지만, 다른 전구체 가스들이 또한 가능하다. 표 1에 도시된 바와 같이, 전구체 가스들은 다양한 유량 범위들을 갖는다. 프로세스 범위들 내의 다른 프로세스 파라미터들과 조합될 때, 다양한 유량들로 제공되는 다양한 가스들은 원하는 막 결과들을 제공하도록 작용할 수 있다. 예를 들어, 다양한 유동비들의 N2/NH3, NH3/SiH4, N2/SiH4가 다양한 프로세스 전력들 및 압력들로 조합되어 원하는 결과들을 생성할 수 있다. 임의의 하나의 파라미터를 변경하는 것은 원하지 않는 막 결과를 원하는 막 결과로 변경할 수 있다. 일부 실시예들에서, 처리 중에 제공되는 전구체들은 N2, NH3 및 SiH4를 포함하며, NH3/SiH4의 유동비는 약 1.5 내지 약 9이고, N2/SiH4의 유동비는 약 2.0 내지 약 6.0이며, N2/NH3의 유동비는 약 0.4 내지 약 2.0이다. 다른 실시예에서, 처리 중에 제공되는 전구체들은 N2, NH3 및 SiH4를 포함하며, 여기서 유동비들 중 적어도 하나는 다음으로부터 선택되는데: NH3/SiH4의 유동비는 약 2.0 내지 약 4.5이고, N2/SiH4의 유동비는 약 2.0 내지 약 4.0이며, N2/NH3의 유동비는 약 0.6 내지 약 2.0이다. 또 다른 실시예에서, 처리 중에 제공되는 전구체들은 N2, NH3 및 SiH4를 포함하며, 여기서 유동비들 중 적어도 하나는 다음으로부터 선택되는데: NH3/SiH4의 유동비는 약 2.3 내지 약 4.4이고; N2/SiH4의 유동비는 약 2.6 내지 약 4.0이며; N2/NH3의 유동비는 약 0.6 내지 약 1.0이다.
[0035] 예를 들어, 일 실시예에서, SiH4 유량들은 약 0.05 sccm/㎠ 내지 약 0.07 sccm/㎠ 범위일 수 있고; 프로세스 전력 밀도는 약 0.30 W/㎠ 내지 약 0.35 W/㎠로 변화할 수 있으며; 프로세스 압력은 약 1.3 Torr 내지 약 1.5 Torr로 변화하여 원하는 결과들을 얻을 수 있다. 다른 실시예에서, 프로세스 전력 밀도는 약 0.30 W/㎠ 내지 약 0.35 W/㎠ 범위일 수 있으며; 프로세스 압력은 약 1.3 Torr 내지 약 1.5 Torr로 변화할 수 있고; 처리 챔버(102) 내의 온도는 약 240℃ 내지 약 320℃로 변화하여 원하는 결과들을 얻을 수 있다. 다른 실시예에서, SiH4 유량들은 약 0.05 sccm/㎠ 내지 약 0.07 sccm/㎠ 범위일 수 있고; 프로세스 전력 밀도는 약 0.30 W/㎠ 내지 약 0.35 W/㎠로 변화할 수 있으며; 프로세스 압력은 약 1.3 Torr 내지 약 1.5 Torr로 변화할 수 있고; 처리 챔버(102) 내의 온도는 약 240℃ 내지 약 320℃로 변화하여 원하는 결과들을 얻을 수 있다. 다른 실시예에서, 프로세스 전력 밀도는 약 0.30 W/㎠ 내지 약 0.35 W/㎠ 범위일 수 있으며; 프로세스 압력은 약 1.3 Torr 내지 약 1.5 Torr로 변화할 수 있고; 처리 챔버(102) 내의 온도는 약 240℃ 내지 약 320℃로 변화할 수 있으며; 기판(112)의 중심에서 확산판(140)까지의 전극 간격은 약 900 mils 내지 약 1000 mils로 변화하여 원하는 결과들을 얻을 수 있다. 다른 실시예에서, SiH4 유량들은 약 0.05 sccm/㎠ 내지 약 0.07 sccm/㎠ 범위일 수 있고; 프로세스 전력 밀도는 약 0.30 W/㎠ 내지 약 0.35 W/㎠로 변화할 수 있으며; 프로세스 압력은 약 1.3 Torr 내지 약 1.5 Torr로 변화할 수 있고; 처리 챔버(102) 내의 온도는 약 240℃ 내지 약 320℃로 변화할 수 있으며; 기판(112)의 중심에서 확산판(140)까지의 전극 간격은 약 900 mils 내지 약 1000 mils로 변화하여 원하는 결과들을 얻을 수 있다. 위의 실시예들은 단지, 바람직한 특성들을 갖는 막을 형성하는 데 사용될 수 있는, 표 1에 제공된 범위들 내의 프로세스 파라미터들의 많은 예들 중 일부만을 나타낸다. 일 실시예에서는, 이러한 예들에서 그리고 블록(306)에서 달성된 원하는 결과는 막 두께가 기판(112)의 가장자리 영역에 비해 중심 영역에서 더 두껍다는 문제를 완화 또는 제거하는 것이며, 전체 기판(112)에 걸친 보다 균일한 막 두께를 야기한다.
[0036] 방법(300)의 블록들 각각은 막 균일성을 개선하는 한편, 또한 플라즈마 안정성을 유지하고 SWE를 완화하는 데 도움이 되는 작용을 한다. 보다 구체적으로, 방법(300)은 기판(112)의 가장자리 영역에서보다 중심 영역에서 막 두께가 더 두껍다는 문제를 완화하거나 없애는 데 도움이 되고, SWE로 인해 중심 영역에서부터 가장자리들까지 전체 기판(112)에 걸쳐 보다 균일한 막 두께를 야기한다. 이는 대형 기판들 및 처리 챔버들에 대해 특히 중요하다.
[0037] 전술한 내용은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 기본 범위를 벗어나지 않으면서 본 개시내용의 다른 실시예들 및 추가 실시예들이 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (15)

  1. 약 9㎡보다 더 큰 표면적을 갖는 기판 위에 유전체 막을 증착하는 방법으로서,
    프로세스 챔버에서 프로세스 전력으로 상기 유전체 막을 증착하는 단계 ― 상기 프로세스 전력은 약 0.25 W/㎠ 내지 약 0.35 W/㎠의 전력 밀도로 제공됨 ―;
    약 1.0 Torr 내지 약 1.5 Torr인 프로세스 압력에서 상기 유전체 막을 증착하는 단계; 및
    N2, NH3 및 SiH4를 포함하는 전구체들로부터 상기 유전체 막을 증착하는 단계를 포함하며,
    NH3/SiH4의 유동비는 약 1.5 내지 약 9이고, N2/SiH4의 유동비는 약 2.0 내지 약 6.0이며, N2/NH3의 유동비는 약 0.4 내지 약 2.0인,
    기판 위에 유전체 막을 증착하는 방법.
  2. 제1 항에 있어서,
    상기 프로세스 챔버의 전극 간격은 약 900 mils 내지 약 1000 mils인,
    기판 위에 유전체 막을 증착하는 방법.
  3. 제1 항에 있어서,
    상기 전력 밀도는 약 0.25 W/㎠ 내지 약 0.35 W/㎠인,
    기판 위에 유전체 막을 증착하는 방법.
  4. 제1 항에 있어서,
    상기 기판은 약 120℃ 내지 약 340℃ 범위의 온도에 있는,
    기판 위에 유전체 막을 증착하는 방법.
  5. 제4 항에 있어서,
    상기 온도는 약 240℃ 내지 약 320℃인,
    기판 위에 유전체 막을 증착하는 방법.
  6. 약 9㎡보다 더 큰 표면적을 갖는 기판 위에 유전체 막을 증착하는 방법으로서,
    프로세스 챔버에서 프로세스 전력으로 상기 유전체 막을 증착하는 단계 ― 상기 프로세스 전력은 약 0.25 W/㎠ 내지 약 0.35 W/㎠인 전력 밀도로 제공됨 ―;
    약 1.3 Torr 내지 약 1.5 Torr인 프로세스 압력에서 상기 유전체 막을 증착하는 단계; 및
    N2, NH3 및 SiH4를 포함하는 전구체들로부터 상기 유전체 막을 증착하는 단계를 포함하며,
    NH3/SiH4의 유동비는 약 1.5 내지 약 7.0이고, N2/SiH4의 유동비는 약 2.0 내지 약 5.0이며, N2/NH3의 유동비는 약 0.4 내지 약 2.0인,
    기판 위에 유전체 막을 증착하는 방법.
  7. 제6 항에 있어서,
    상기 전력 밀도는 약 0.30 W/㎠ 내지 약 0.35 W/㎠인,
    기판 위에 유전체 막을 증착하는 방법.
  8. 제6 항에 있어서,
    상기 기판은 약 120℃ 내지 약 340℃의 온도에 있는,
    기판 위에 유전체 막을 증착하는 방법.
  9. 제8 항에 있어서,
    상기 온도는 약 240℃ 내지 약 320℃인,
    기판 위에 유전체 막을 증착하는 방법.
  10. 약 9㎡보다 더 큰 표면적을 갖는 기판 위에 유전체 막을 증착하는 방법으로서,
    프로세스 챔버에서 프로세스 전력으로 상기 유전체 막을 증착하는 단계 ― 상기 프로세스 전력은 0.30 W/㎠ 내지 약 0.35 W/㎠인 전력 밀도로 제공됨 ―;
    약 1.3 Torr 내지 약 1.5 Torr인 프로세스 압력에서 상기 유전체 막을 증착하는 단계; 및
    N2, NH3 및 SiH4를 포함하는 전구체들로부터 상기 유전체 막을 증착하는 단계를 포함하며,
    NH3/SiH4의 유동비는 약 2.0 내지 약 4.5이고, N2/SiH4의 유동비는 약 2.0 내지 약 4.0이며, N2/NH3의 유동비는 약 0.6 내지 약 2.0인,
    기판 위에 유전체 막을 증착하는 방법.
  11. 제10 항에 있어서,
    상기 프로세스 챔버의 전극 간격은 약 900 mils 내지 약 1000 mils인,
    기판 위에 유전체 막을 증착하는 방법.
  12. 제10 항에 있어서,
    상기 전력 밀도는 약 0.30 W/㎠ 내지 약 0.35 W/㎠인,
    기판 위에 유전체 막을 증착하는 방법.
  13. 제10 항에 있어서,
    상기 NH3/SiH4의 유동비는 약 4.0 내지 약 4.5인,
    기판 위에 유전체 막을 증착하는 방법.
  14. 제10 항에 있어서,
    상기 N2/SiH4의 유동비는 약 2.4 내지 약 2.6인,
    기판 위에 유전체 막을 증착하는 방법.
  15. 제10 항에 있어서,
    상기 N2/NH3의 유동비는 약 1.0 내지 약 2.0인,
    기판 위에 유전체 막을 증착하는 방법.
KR1020190098316A 2018-08-20 2019-08-12 처리 챔버들을 위한 코팅 재료 KR102224586B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/999,206 2018-08-20
US15/999,206 US20200058497A1 (en) 2018-08-20 2018-08-20 Silicon nitride forming precursor control

Publications (2)

Publication Number Publication Date
KR20200021404A true KR20200021404A (ko) 2020-02-28
KR102224586B1 KR102224586B1 (ko) 2021-03-05

Family

ID=69522998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190098316A KR102224586B1 (ko) 2018-08-20 2019-08-12 처리 챔버들을 위한 코팅 재료

Country Status (3)

Country Link
US (1) US20200058497A1 (ko)
KR (1) KR102224586B1 (ko)
CN (1) CN110846636A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022186776A1 (en) * 2021-03-02 2022-09-09 Agency For Science, Technology And Research A blade structure to direct precursor gases for the growth of uniform large area tmdcs
CN118039745A (zh) * 2024-04-11 2024-05-14 福建金石能源有限公司 一种背接触电池的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060015196A (ko) * 2004-08-13 2006-02-16 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR20120024473A (ko) * 2010-09-03 2012-03-14 에이에스엠 저펜 가부시기가이샤 패턴화된 표면의 기판상에 Ｓｉ? Ｎ 결합을 갖는 등각성 유전막을 형성하는 방법
WO2015119073A1 (ja) * 2014-02-10 2015-08-13 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4854263B1 (en) * 1987-08-14 1997-06-17 Applied Materials Inc Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US6541400B1 (en) * 2000-02-09 2003-04-01 Novellus Systems, Inc. Process for CVD deposition of fluorinated silicon glass layer on semiconductor wafer
US6440878B1 (en) * 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
US6610354B2 (en) * 2001-06-18 2003-08-26 Applied Materials, Inc. Plasma display panel with a low k dielectric layer
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US20060019502A1 (en) * 2004-07-23 2006-01-26 Park Beom S Method of controlling the film properties of a CVD-deposited silicon nitride film
US8083853B2 (en) * 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US8074599B2 (en) * 2004-05-12 2011-12-13 Applied Materials, Inc. Plasma uniformity control by gas diffuser curvature
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US20080241355A1 (en) * 2007-03-30 2008-10-02 Applied Materials, Inc. Thin film transistor devices having high electron mobility and stability
KR20100129311A (ko) * 2008-03-31 2010-12-08 도쿄엘렉트론가부시키가이샤 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치
US8110453B2 (en) * 2008-04-17 2012-02-07 Applied Materials, Inc. Low temperature thin film transistor process, device property, and device stability improvement
US8282983B1 (en) * 2008-09-30 2012-10-09 Novellus Systems, Inc. Closed loop control system for RF power balancing of the stations in a multi-station processing tool with shared RF source
US8629067B2 (en) * 2009-12-30 2014-01-14 Applied Materials, Inc. Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
CN102754193A (zh) * 2010-01-06 2012-10-24 应用材料公司 使用氧化物衬垫的可流动电介质
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9905415B2 (en) * 2013-10-03 2018-02-27 Versum Materials Us, Llc Methods for depositing silicon nitride films
US9490116B2 (en) * 2015-01-09 2016-11-08 Applied Materials, Inc. Gate stack materials for semiconductor applications for lithographic overlay improvement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060015196A (ko) * 2004-08-13 2006-02-16 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR20120024473A (ko) * 2010-09-03 2012-03-14 에이에스엠 저펜 가부시기가이샤 패턴화된 표면의 기판상에 Ｓｉ? Ｎ 결합을 갖는 등각성 유전막을 형성하는 방법
WO2015119073A1 (ja) * 2014-02-10 2015-08-13 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR102224586B1 (ko) 2021-03-05
CN110846636A (zh) 2020-02-28
US20200058497A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
KR100931910B1 (ko) 가스 확산홀 구조에 의한 균일한 플라즈마 제어
JP5506379B2 (ja) 大面積基板の均一性を改善する方法及び装置
US8074599B2 (en) Plasma uniformity control by gas diffuser curvature
US9252001B2 (en) Plasma processing apparatus, plasma processing method and storage medium
US6942753B2 (en) Gas distribution plate assembly for large area plasma enhanced chemical vapor deposition
US20080283086A1 (en) Substrate processing apparatus and cleaning method therefor
US6344420B1 (en) Plasma processing method and plasma processing apparatus
JP3210277U (ja) 非一様なガス流クリアランスを備えた基板支持アセンブリ
KR20020066198A (ko) 기판지지대 및 그 제조방법과 처리장치
KR20000062949A (ko) 플라즈마 ｃｖｄ 막 형성장치
US20170114462A1 (en) High productivity pecvd tool for wafer processing of semiconductor manufacturing
KR20120015280A (ko) 플라즈마 처리 장치 및 플라즈마 제어 방법
CN108140544B (zh) 用于改善清洁的具有非均匀气流余隙的框架
EP1789605A2 (en) Plasma uniformity control by gas diffuser curvature
KR102224586B1 (ko) 처리 챔버들을 위한 코팅 재료
WO2015016980A1 (en) Gas diffuser hole design for improving edge uniformity
CN114787415A (zh) 高密度等离子体增强化学气相沉积腔室
US20180340257A1 (en) Diffuser for uniformity improvement in display pecvd applications
JP2021535275A (ja) 高密度プラズマ化学気相堆積チャンバ
US20200098549A1 (en) Heat conductive spacer for plasma processing chamber
JP2630089B2 (ja) マイクロ波プラズマ処理装置
JPH0851082A (ja) 半導体製造装置のサセプタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant