KR20200017874A - 과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 - Google Patents
과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 Download PDFInfo
- Publication number
- KR20200017874A KR20200017874A KR1020180093378A KR20180093378A KR20200017874A KR 20200017874 A KR20200017874 A KR 20200017874A KR 1020180093378 A KR1020180093378 A KR 1020180093378A KR 20180093378 A KR20180093378 A KR 20180093378A KR 20200017874 A KR20200017874 A KR 20200017874A
- Authority
- KR
- South Korea
- Prior art keywords
- outer layer
- overvoltage protection
- circuit board
- printed circuit
- conductive via
- Prior art date
Links
- 238000012546 transfer Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 119
- 238000004891 communication Methods 0.000 description 36
- 239000000758 substrate Substances 0.000 description 23
- 230000006870 function Effects 0.000 description 12
- 239000006059 cover glass Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 238000004590 computer program Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/073—High voltage adaptations
- H05K2201/0746—Protection against transients, e.g. layout adapted for plugging of connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Emergency Protection Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 다양한 실시 예에 따르면, 제1 외층(a first outer layer), 제2 외층(a second outer layer), 상기 제1 외층과 상기 제2 외층 사이에 적층되는 적어도 하나의 내층(inner layer), 상기 제1 외층에 실장되고 복수의 단자 중 제1 단이 그라운드와 연결된 과전압 방지 소자, 및 외부 전원으로부터 인가된 제1 전압 중 적어도 일부를 외부 IC로 전달하고, 나머지 일부를 상기 과전압 방지 소자로 전달하기 위한 도전성 영역을 포함하고, 상기 도전성 영역은, 상기 적어도 하나의 내층에 배치되고 상기 외부 전원과 전기적으로 연결되는 제1 부분, 적어도 일부가 상기 제1 외층에 배치되고 상기 과전압 방지 소자의 제2 단 및 상기 외부 IC와 전기적으로 연결되는 제2 부분, 및 상기 외부 전원 및 상기 과전압 방지 소자 사이에 형성되고 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 도전성 비아를 포함하는 것을 특징으로 하는 인쇄 회로 기판이 개시된다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.
Description
본 문서에서 개시되는 실시 예들은, 과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치에 관한 것이다.
IT(information technology)의 발달에 따라, 스마트폰(smartphone), 태블릿 PC(tablet personal computer) 등 다양한 유형의 전자 장치들이 광범위하게 보급되고 있다. 전자 장치는 다양한 기능을 수행하기 위한 복수의 집적 회로들(integrated circuits, ICs)을 포함할 수 있다. 예를 들면, 전자 장치는 디스플레이의 동작을 제어하기 위한 디스플레이 구동 회로를 포함할 수 있다. 다른 예를 들면, 전자 장치는 배터리로부터 생성된 전원을 각각의 집적 회로들에서 필요한 크기의 전원으로 변환하고 전달하기 위한 전원 관리 집적 회로(power management integrated circuit, PMIC)를 포함할 수 있다.
상기 집적 회로들은 상호간에 전기적으로 연결될 수 있고 상기 전기적 연결은 인쇄 회로 기판(또는, 가요성 인쇄 회로 기판)을 통해 이루어질 수 있다. 예를 들면, 상기 전원 관리 집적 회로와 상기 디스플레이 구동 회로는 인쇄 회로 기판, 예컨대, 인쇄 회로 기판에 실장되는 도전성 영역을 통해 전기적으로 연결될 수 있다. 이를 통해 디스플레이 구동 회로는 전원 관리 집적 회로로부터 동작에 필요한 전원을 전달받을 수 있고 디스플레이에 지정된 이미지를 출력할 수 있다.
집적 회로마다 필요한 전원의 크기는 상이할 수 있고, 각각의 집적 회로의 입력단에는 최대 정격 전원이 정해져있을 수 있다. 상기 최대 정격 전원을 초과하는 전원이 집적 회로의 입력단에 인가되면 집적 회로의 손상이 유발될 수 있고 비정상적인 동작이 발생할 수 있다. 예를 들면, 디스플레이 구동 회로에 최대 정격 전원을 초과하는 전원이 인가되면 디스플레이 구동 회로는 초과 전원으로 인한 손상이 발생할 수 있고 디스플레이에 비정상적인 화면이 출력될 수 있다.
전원을 인가하는 쪽, 예컨데, 배터리 또는 전원 관리 집적 회로에서는 다양한 원인으로 인해 지정된 전원의 세기를 초과하는 전원이 출력될 수 있다. 이 경우, 상기 초과 전원은 지정된 최대 정격 전원을 가지는 집적 회로로 인가되고 비정상적 동작을 야기시킬 수 있다. 이를 방지하기 위해 상기 전원이 전달되는 인쇄 회로 기판에는 과전압 방지 소자가 배치될 수 있다. 과전압 방지 소자는 인가되는 전원 중 일부를 흡수함으로써 집적 회로에 최대 정격 전원을 초과하는 전원이 입력되지 않도록 할 수 있다.
다만, 과전압 방지 소자를 전원 전달 경로에 단순히 연결하는 경우 과전압이 방지되는 정도에는 한계가 있을 수 있다. 예를 들면, 지정된 수준을 초과하는 전압이 인가되는 경우, 상기 과전압 방지 소자가 연결되더라도 최대 정격 전원을 초과하는 전원이 집적 회로로 인가될 수 있다. 따라서, 과전압이 효과적으로 방지되도록 상기 과전압 방지 소자를 포함하는 회로를 최적으로 구성할 필요가 있다.
본 문서에서 개시되는 실시 예들은, 전술한 문제 및 본 문서에서 제기되는 과제들을 해결하기 위한 전자 장치를 제공하고자 한다.
본 문서에 개시되는 일 실시 예에 따른 인쇄 회로 기판은, 제1 외층(a first outer layer), 제2 외층(a second outer layer), 상기 제1 외층과 상기 제2 외층 사이에 적층되는 적어도 하나의 내층(inner layer), 상기 제1 외층에 실장되고 복수의 단자 중 제1 단이 그라운드와 연결된 과전압 방지 소자, 및 외부 전원으로부터 인가된 제1 전압 중 적어도 일부를 외부 IC로 전달하고, 나머지 일부를 상기 과전압 방지 소자로 전달하기 위한 도전성 영역을 포함하고, 상기 도전성 영역은, 상기 적어도 하나의 내층에 배치되고 상기 외부 전원과 전기적으로 연결되는 제1 부분, 적어도 일부가 상기 제1 외층에 배치되고 상기 과전압 방지 소자의 제2 단 및 상기 외부 IC와 전기적으로 연결되는 제2 부분, 및 상기 외부 전원 및 상기 과전압 방지 소자 사이에 형성되고 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 도전성 비아를 포함하는 것을 특징으로 할 수 있다.
본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 하우징(housing), 상기 하우징 내부에 배치되는 디스플레이 패널(display panel), 상기 디스플레이 패널과 전기적으로 연결되고, 상기 디스플레이 패널의 동작을 제어하는 디스플레이 구동 회로(display driver integrated circuit), 전원 레귤레이터(regulator) 및 상기 디스플레이 패널의 일부와 결합되고 상기 전원 레귤레이터와 상기 디스플레이 구동 회로를 전기적으로 연결하는 인쇄 회로 기판(printed circuit board)을 포함하고, 상기 인쇄 회로 기판은, 과전압 방지 소자가 실장된 제1 외층, 제2 외층, 상기 제1 외층과 상기 제2 외층 사이에 적층되는 적어도 하나의 내층, 및 도전성 영역을 포함하고, 상기 과전압 방지 소자의 복수의 단자 중 제1 단은 그라운드와 전기적으로 연결되고, 상기 도전성 영역은 상기 적어도 하나의 내층에 배치되고 상기 전원 레귤레이터와 전기적으로 연결되는 제1 부분, 적어도 일부가 상기 제1 외층에 배치되고 상기 과전압 방지 소자의 제2 단 및 상기 디스플레이 구동 회로와 전기적으로 연결되는 제2 부분, 및 상기 전원 레귤레이터 및 상기 과전압 방지 소자 사이에 형성되고 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 도전성 비아를 포함하고, 상기 전원 레귤레이터는 상기 도전성 영역의 일단에 제1 전압을 인가하고 상기 도전성 영역을 통해 상기 제1 전압 중 적어도 일부를 상기 디스플레이 구동 회로로 전달하고, 나머지 일부를 상기 과전압 방지 소자로 전달하는 것을 특징으로 할 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 과전압 방지 소자를 포함하는 회로가 최적화될 수 있다. 이를 통해, 전원으로부터 지정된 크기를 초과하는 전압이 인가되더라도, 각각의 집적 회로들에는 최대 정격 전원 이내의 전원만이 입력될 수 있다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 일 실시 예에 따른, 전자 장치의 분해 사시도를 나타낸다.
도 2는 일 실시 예에 따른, 디스플레이의 평면도를 나타낸다.
도 3a는 일 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다.
도 3b는 일 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 4a는 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다.
도 4b는 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 5a는 또 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다.
도 5b는 또 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 6a는 일 실시 예에 따른, 도전성 비아가 형성된 인쇄 회로 기판을 나타낸다.
도 6b는 다른 실시 예에 따른, 도전성 비아가 형성된 인쇄 회로 기판을 나타낸다.
도 7은 일 실시 예에 따른, 과전압 방지 회로의 등가 회로를 나타낸다.
도 8은 다양한 실시 예에 따른, 과전압 방지 소자를 포함하는 인쇄 회로 기판을 포함하는, 네트워크 환경 내의 전자 장치의 블록도이다.
도 9는 다양한 실시 예에 따른, 과전압 방지 소자를 포함하는 인쇄 회로 기판을 포함하는, 표시 장치의 블록도이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 2는 일 실시 예에 따른, 디스플레이의 평면도를 나타낸다.
도 3a는 일 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다.
도 3b는 일 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 4a는 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다.
도 4b는 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 5a는 또 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다.
도 5b는 또 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 6a는 일 실시 예에 따른, 도전성 비아가 형성된 인쇄 회로 기판을 나타낸다.
도 6b는 다른 실시 예에 따른, 도전성 비아가 형성된 인쇄 회로 기판을 나타낸다.
도 7은 일 실시 예에 따른, 과전압 방지 회로의 등가 회로를 나타낸다.
도 8은 다양한 실시 예에 따른, 과전압 방지 소자를 포함하는 인쇄 회로 기판을 포함하는, 네트워크 환경 내의 전자 장치의 블록도이다.
도 9는 다양한 실시 예에 따른, 과전압 방지 소자를 포함하는 인쇄 회로 기판을 포함하는, 표시 장치의 블록도이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은 일 실시 예에 따른 전자 장치의 분해 사시도를 나타낸다.
도 1을 참조하면, 일 실시 예에 따른 전자 장치(101)는 커버 글래스(cover glass)(110), 디스플레이(120), 회로 기판(140), 측면 부재(side member)(150), 배터리(160), 및/또는 후면 커버(back cover)(170)를 포함할 수 있다. 다양한 실시 예에 따르면, 전자 장치(101)는 도 1에 도시된 구성 중 일부를 포함하지 않을 수도 있고, 도 1에 도시되지 않은 구성을 추가로 포함할 수도 있다.
일 실시 예에 따르면, 커버 글래스(110), 측면 부재(150), 및 후면 커버(170)는 서로 결합됨으로써 전자 장치(101)의 하우징(housing)을 형성할 수 있다. 다양한 실시 예에서, 상기 하우징은 커버 글래스(110)에 대응하는 제1 면, 후면 커버(170)에 대응하는 제2 면, 및 상기 제1 면 및 상기 제2 면 사이의 공간을 둘러싸는 측면을 포함할 수 있다. 일 실시 예에 따르면, 도 1에 도시된 바와 다르게 커버 글래스(110) 및 측면 부재(150)는 단일의 구성으로 형성될 수도 있다. 다른 실시 예에 따르면, 도 1에 도시된 바와 다르게 후면 커버(170) 및 측면 부재(150)는 단일의 구성으로 형성될 수도 있다.
일 실시 예에 따르면, 커버 글래스(110)는 디스플레이(120)에 의해 생성된 빛을 전자 장치(101) 외부로 투과시킬 수 있다. 다른 실시 예에 따르면, 커버 글래스(110)는 전자 장치(101) 외부의 빛 또는 전자 장치(101)로부터 생성되고 외부 물체에 의해 반사된 빛을 전자 장치(101) 내부로 투과시킬 수 있다. 예를 들면, 커버 글래스(110)는 사용자의 지문의 패턴 또는 홍채의 패턴을 인식하기 위해 사용자의 신체 일부로부터 반사된 빛을 투과시킬 수 있다.
일 실시 예에 따르면, 디스플레이(120)는 커버 글래스(110)와 후면 커버(170) 사이의 공간 내부에 배치될 수 있다. 디스플레이(120)는, 예컨대, 커버 글래스(110) 밑에 배치 또는 결합되어, 커버 글래스(110)의 적어도 일부를 통해 노출될 수 있다. 디스플레이(120)는 콘텐트(예: 텍스트, 이미지, 비디오, 아이콘, 위젯, 또는 심볼 등)를 출력하거나, 사용자로부터 입력(예: 터치 입력 또는 전자 펜 입력)을 수신할 수 있다.
일 실시 예에 따르면, 디스플레이(120)는 디스플레이 패널(121), 기판(123), 커넥터(124), 디스플레이 구동 회로(122)를 포함할 수 있다. 다양한 실시 예에 따르면, 디스플레이(120)는 상기 구성 요소 외에 일부 구성을 추가로 더 포함할 수도 있다.
일 실시 예에 따르면, 디스플레이 패널(121)은, 예를 들어, 액정 디스플레이(LCD) 패널, 발광 다이오드(LED) 디스플레이 패널, 유기 발광 다이오드(OLED) 디스플레이 패널, 마이크로 전자기계 시스템(MEMS) 디스플레이 패널, 또는 전자 종이 디스플레이 패널을 포함할 수 있다.
일 실시 예에 따르면, 디스플레이 패널(121)은 평탄 영역(planar area)(121_1) 및 평탄 영역(121_1)의 일 측(예: 상측(upper side), 하측(lower side), 좌측(left side), 우측(right side))으로부터 확장되는 곡면 영역(bent area)(121_2)을 포함할 수 있다. 일 실시 예에 따르면, 곡면 영역(121_2)의 일부는 평탄 영역(121_1)의 배면을 향하여 접힐 수 있다.
일 실시 예에 따르면, 평탄 영역(121_1)에는 디스플레이 패널(121)의 픽셀들(pixels)(예: OLED 등), 터치 센서, 전자 펜 센서, 및/또는 이들의 도선 패턴 등이 배치될 수 있다. 일 실시 예에 따르면, 곡면 영역(121_2)에는 디스플레이 패널(121)의 배면에 위치하는 기판(123)과 평탄 영역(121_1)에 배치되는 다양한 전기적 소자들을 전기적으로 연결할 수 있는 다양한 도전 패턴(배선)들이 배치될 수 있다.
일 실시 예에 따르면, 디스플레이 패널(121)은 평탄 영역(121_1), 이른바 제1 평탄 영역(121_1)과 구별되고, 곡면 영역(121_2)에서 일 측으로 연장되는 평탄 영역(121_3), 이른바, 제2 평탄 영역(121_3)을 더 포함할 수 있다. 일 실시 예에서, 제2 평탄 영역(121_3)은 기판(123)과 연결될 수 있다.
다양한 실시 예에 따르면, 기판(123)은 경성 인쇄 회로 기판(rigid printed circuit board, RPCB), 가요성 인쇄 회로 기판(flexible printed circuit board, FPCB), 고밀도 다층 기판(high density interconnection board), 또는 SLP(substrate like PCB)일 수 있다.
일 실시 예에 따르면, 기판(123)은 과전압 방지 회로(미도시)를 포함할 수 있다. 일 실시 예에서, 상기 과전압 방지 회로는 전원 레귤레이터(141)로부터 전원이 공급되는 집적 회로, 예컨대, 디스플레이 구동 회로(122)에 지정된 범위의 정격 전원(예: 최대 정격 전원 또는 최대 허용 범위의 전원의 세기)을 초과하는 전원이 인가되지 않도록 지정된 크기의 전원을 흡수할 수 있다.
일 실시 예에 따르면, 커넥터(124)는 기판(123)의 일 단에 부착될 수 있다. 커넥터(124)는 기판(123) 및 회로 기판(140)에 배치된 도선을 상호 연결할 수 있다. 다양한 실시 예에 따르면, 회로 기판(140)에 배치되는 전기적 소자(예: 전원 레귤레이터(141))는 커넥터(124)에 의해 기판(123)과 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 디스플레이 구동 회로(122)는 디스플레이 패널(121)과 전기적으로 연결되고, 디스플레이 패널(121)에 포함되는 픽셀들의 온(on) 또는 오프(off)를 제어할 수 있다. 일 실시 예에서, 디스플레이 구동 회로(122)는 디스플레이 패널(121)에 공급되는 계조 전압의 세기를 변경함으로써 상기 픽셀들의 밝기를 제어할 수도 있다. 또 다른 실시 예에서, 디스플레이 구동 회로(122)는 프로세서(호스트)로부터 영상 데이터를 수신하고, 상기 영상 데이터에 대응하는 신호를 설정된 프레임수로 디스플레이 패널(121)에 공급할 수도 있다.
일 실시 예에 따르면, 디스플레이 구동 회로(122)는 디스플레이 패널(121)의 지정된 영역에 배치될 수 있다. 예를 들면, 디스플레이 구동 회로(122)는 디스플레이 패널(121)의 곡면 영역(121_2)과 기판(123) 사이의 지정된 영역에 배치될 수 있다. 또 다른 예를 들면, 디스플레이 구동 회로(122)는 디스플레이 패널(121)의 제2 평탄 영역(121_3)의 지정된 영역에 배치될 수도 있다. 다양한 실시 예에 따르면, 디스플레이 구동 회로가 부착되는 방식은 COP(chip on plastic), COF(chip on plastic), 및 COG(chip on plastic) 중 어느 하나의 방식을 포함할 수 있다.
일 실시 예에 따르면, 회로 기판(140)은, 예를 들어, 메인(main) 회로 기판(140m), 또는 서브(sub) 회로 기판(140s)을 포함할 수 있다. 일 실시 예에 따르면, 메인 회로 기판(140m)과 서브 회로 기판(140s)은 기판(123)과 후면 커버(170) 사이에 배치될 수 있다. 메인 회로 기판(140m) 및 서브 회로 기판(140s)은 지정된 커넥터 또는 지정된 배선을 통해 서로 전기적으로 연결될 수 있다. 상기 회로 기판들(140m, 140s)은, 예를 들어, 경성 인쇄 회로 기판 또는 가요성 인쇄 회로 기판으로 구현될 수 있다.
일 실시 예에 따르면, 회로 기판들(140m, 140s)에는 전원 레귤레이터(141), 무선 통신 회로(미도시), 또는 프로세서(미도시)와 같은 전자 장치(101)의 각종 전자 부품 및 인쇄 회로 등이 실장(mount) 또는 배치(arrange)될 수 있다.
일 실시 예에 따르면, 전원 레귤레이터(141)는 전자 장치(101)에 포함되는 집적 회로 또는 전기적 소자에 전원을 공급할 수 있다. 예를 들면, 전원 레귤레이터(141)는 디스플레이 구동 회로(122)가 계조 전압을 생성하도록 디스플레이 구동 회로(122)에 전원을 공급할 수 있다. 전원 레귤레이터(141)는 디스플레이 구동 회로(122)와 기판(123)을 통해 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 측면 부재(150)는 회로 기판(140)과 후면 커버(170) 사이에 배치되어, 상기 전자 장치(101)의 구성들을 수납할 수 있다. 다양한 실시 예에 따르면, 상기 측면 부재(150)의 일부분에는 상기 측면 부재(150)의 내측으로 길게 연장된 홀(152)이 형성될 수 있다. 상기 홀은 예를 들어, 전자 펜(스타일러스 펜)(153)을 수납할 수 있다.
일 실시 예에 따르면, 배터리(160)는 화학 에너지와 전기 에너지를 양 방향으로 변환할 수 있다. 예를 들어, 배터리(160)는 화학 에너지를 전기 에너지로 변환하여, 상기 전기 에너지를 디스플레이(120) 및 회로 기판(140)에 탑재된 다양한 구성 또는 모듈에 공급할 수 있다.
일 실시 예에 따르면, 후면 커버(170)는 전자 장치(101)의 후면에 결합될 수 있다. 상기 후면 커버(170)는, 강화유리, 플라스틱 사출물, 및/또는 금속 등으로 형성될 수 있다.
본 문서에서 도 1에 도시된 전자 장치(100)와 동일한 참조 부호를 갖는 구성 요소들은 도 1에서 설명한 내용이 동일하게 적용될 수 있다.
도 2는 일 실시 예에 따른 디스플레이의 평면도를 나타낸다.
도 2를 참조하면, 디스플레이(120)는 디스플레이 패널(121), 기판(123), 커넥터(124), 및 디스플레이 구동 회로(122)를 포함할 수 있다.
일 실시 예에 따르면, 디스플레이 패널(121)은 평탄 영역(예: 도 1의 평탄 영역(121_1)) 및 (예: 도 1의 곡면 영역(121_2))을 포함할 수 있다. 도 2에 도시된 디스플레이 패널(121)은 상기 곡면 영역이 펴진 상태로 이해될 수 있다. 평탄 영역에는 복수의 픽셀들이 배치될 수 있고 각각의 픽셀들은 디스플레이 구동 회로(122)와 복수의 도선에 의해 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 기판(123)은 디스플레이 패널(121)과 연결될 수 있다. 다양한 실시 예에 따르면, 기판(123)는 다양한 형태일 수 있다. 예를 들면, 기판(123)은 위에서 바라보았을 때 실질적인 직사각형 형태일 수 있다. 또 다른 예를 들면, 기판(123)은 전자 장치(101)의 배터리(160)가 배치되는 공간을 확보하기 위해 위에서 바라보았을 때 내부가 일부 함몰된 직사각형 형태일 수 있다. 다시 말해, 도 2에 도시된 기판(123)의 단선(A-A')에 해당하는 영역이 단선(B-B')에 해당하는 영역보다 폭이 작을 수 있다.
일 실시 예에 따르면, 기판(123)에 포함되는 복수의 층 중 적어도 하나의 층, 예컨대, 내층(inner layer)은 디스플레이 패널(121)의 방향으로 연장될 수 있다. 일 실시 예에서, 기판(123) 및 디스플레이 패널(121)은 상기 연장된 적어도 하나의 층에 의해 연결될 수 있다.
일 실시 예에 따르면, 기판(123)에 배치되는 복수의 도선들은 디스플레이 구동 회로(122)와 연결될 수 있다. 일 실시 예에 따르면, 상기 복수의 도선들은 디스플레이 패널(121)의 곡면 영역(예: 도 1의 곡면 영역(121_2))에서 디스플레이 패널(121)의 표면에 배치될 수 있다. 일 실시 예에 따르면, 디스플레이 패널(121)은 가요성 기판을 포함할 수 있고, 상기 복수의 도선들은 상기 가요성 기판에 배치될 수 있다.
일 실시 예에 따르면, 커넥터(124)는 기판(123)의 일 측에 부착될 수 있다. 커넥터(124)는 회로 기판(예: 도 1의 회로 기판(140))과 접속될 수 있고, 상기 회로 기판(140)과 기판(123)을 전기적으로 연결할 수 있다.
도 3a는 일 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다. 도 3b는 일 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 3a를 참조하면, 인쇄 회로 기판(123)(예: 도 1의 기판(123))은 전원 레귤레이터(141)로부터 인가된 전원을 디스플레이 구동 회로(122)로 전달할 수 있다. 다양한 실시 예에 따르면, 디스플레이 구동 회로(122)는 전원 레귤레이터(141)가 인쇄 회로 기판(123)을 통해 전원을 공급하는 외부 IC의 일 실시 예에 불과할 수 있다. 예를 들면, 도 3a에서 디스플레이 구동 회로(122)는 다른 외부 IC로 대체될 수도 있다.
일 실시 예에 따르면, 인쇄 회로 기판(123)은 복수의 층을 포함할 수 있다. 예를 들면, 인쇄 회로 기판(123)은 제1 외층(a first outer layer)(123-1), 제2 외층(a second outer layer)(123-2), 및 적어도 하나의 내층(123-3)을 포함할 수 있다. 다양한 실시 예에 따르면, 적어도 하나의 내층(123-3)은 도 3a에서 단일의 층으로 도시되었으나, 도 3a에 도시된 바와 다르게 둘 이상의 층을 포함할 수 있다. 일 실시 예에 따르면, 적어도 하나의 내층(123-3)은 제1 외층(123-1) 또는 제2 외층(123-2)에 비해 두께가 얇을 수 있다. 일 실시 예에서, 적어도 하나의 내층(123-3)은 상대적으로 얇은 두께로 인한 높은 임피던스를 보상하기 위해, 제1 외층(123-1) 또는 제2 외층(123-2)보다 폭이 넓을 수도 있다.
일 실시 예에 따르면, 인쇄 회로 기판(123)은 도전성 영역(310)을 포함할 수 있다. 일 실시 예에 따르면, 도전성 영역(310)은 인쇄 회로 기판(123)의 적어도 하나의 층에 배치될 수 있다. 예를 들면, 도전성 영역(310) 중 제1 부분(311)은 전원 레귤레이터(141)와 전기적으로 연결되고 적어도 하나의 내층(123-3)에 배치될 수 있다. 다른 예를 들면, 도전성 영역(310) 중 제2 부분(312)은 디스플레이 구동 회로(122)와 전기적으로 연결되고 제1 외층(123-1)에 배치될 수 있다. 또 다른 예를 들면, 도전성 영역(310)은 제1 부분(311)과 제2 부분(312)을 전기적으로 연결하는 도전성 비아(via)(313)를 포함할 수 있다. 본 명세서에서, 도전성 비아(313)는 제1 도전성 비아(313)로 참조될 수 있다.
일 실시 예에 따르면, 인쇄 회로 기판(123)은 도전성 영역(310)을 통해 전원 레귤레이터(141) 및 디스플레이 구동 회로(122)를 전기적으로 연결할 수 있다. 다양한 실시 예에서, 도전성 영역(310)은 적어도 하나의 도선을 포함하는 것으로 이해될 수 있다. 인쇄 회로 기판(123)은 도전성 영역(310)을 통해 전원 레귤레이터(141)로부터 인가된 전원 중 적어도 일부를 디스플레이 구동 회로(122)에 전달할 수 있다. 상기 적어도 일부는 디스플레이 구동 회로(122)의 지정된 범위의 정격 전원(예: 최대 정격 전원)보다 작을 수 있다.
다양한 실시 예에 따르면. 인쇄 회로 기판(123)은 도 3a에 도시된 바에 한정되지 않는다. 예를 들면, 인쇄 회로 기판(123)은 도전성 영역(310)을 통해 전원 레귤레이터(141) 및 적어도 하나 이상의 다른 집적 회로를 전기적으로 연결할 수도 있다. 본 문서에서 도 3a에 도시된 인쇄 회로 기판(123)과 동일한 참조 부호를 갖는 구성 요소들은 도 3a에서 설명한 내용이 동일하게 적용될 수 있다.
도 3b를 참조하면, 제1 외층(123-1)에는 과전압 방지 소자(320)가 실장될 수 있다. 일 실시 예에 따르면, 과전압 방지 소자(320)는 그라운드(330) 및 도전성 영역(310) 중 제2 부분(312)과 전기적으로 연결될 수 있다. 예를 들면, 과전압 방지 소자(320)는 복수의 단자 중 제1 단은 그라운드(330)와 전기적으로 연결되고 복수의 단자 중 제2 단은 제2 부분(312)과 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 과전압 방지 소자(320)는 다이오드, 예컨대, TVS(transient voltage suppression) 다이오드 또는 디커플링 커패시터(decoupling capacitor)로 구현될 수 있다. 다양한 실시 예에서, 과전압 방지 소자(320)의 상기 제2 단에 지정된 크기보다 작은 전압이 인가되면 과전압 방지 소자(320)는 차단될 수 있고, 지정된 크기 이상의 전압이 인가되면 과전압 방지 소자(320)는 도통될 수 있다. 이를 통해, 전원 레귤레이터(141)로부터 인가된 전원 중 일부는 과전압 방지 소자(320) 쪽으로 흡수될 수 있고 디스플레이 구동 회로(122)에는 지정된 범위의 정격 전원(예: 최대 정격 전원 또는 최대 허용 범위의 전원의 세기)보다 작은 전원이 전달될 수 있다. 다시 말해, 제2 부분(312)은 과전압 방지 소자(320)와 디스플레이 구동 회로(122)를 전기적으로 연결할 수 있고, 전원 레귤레이터(141)로부터 전달되는 전원이 과전압 방지 소자(320)와 디스플레이 구동 회로(122)로 나뉘어질 수 있다.
일 실시 예에 따르면, 도전성 비아(313)는 전원 레귤레이터(141)와 과전압 방지 소자(320) 사이에 형성될 수 있다. 예를 들면, 전원 레귤레이터(141)로부터 인가된 신호가 과전압 방지 소자(320) 및 디스플레이 구동 회로(122)로 분기되는 지점은 도전성 비아(313)와 디스플레이 구동 회로(122) 사이에 위치할 수 있다. 이를 통해, 과전압 방지 소자(320)를 포함하는 회로, 예컨대, 과전압 방지 회로는 최적화될 수 있다.
예를 들면, 도전성 비아(313)가 도 3b에 도시된 바와 다르게 과전압 방지 소자(320)와 디스플레이 구동 회로(122) 사이에 형성되는 경우를 가정해볼 수 있다. 이 경우, 제2 부분(312) 중 일부, 예컨대, 과전압 방지 소자(320)와 상기 도전성 비아(313)가 형성되는 지점 사이에 배치되는 일부는 과전압 방지 소자(320)에 대한 직접적인 임피던스로 작용할 수 있다. 상기 임피던스 때문에 과전압 방지 회로에서 과전압이 방지되는 정도는 제한될 수 있다. 이에 대해서는 도 7에서 보다 자세히 설명될 수 있다.
다른 예를 들면, 도전성 비아(313)가 도 3b에 도시된 바와 다르게 과전압 방지 소자(320)가 배치되는 위치, 예컨대, 과전압 방지 소자(320)의 일 단이 배치되는 위치에 형성되는 경우를 가정해볼 수 있다. 이 경우, 과전압 방지 소자(320)의 다이나믹 저항, 예컨대, 과전압 방지 소자(320)가 도통될 때 과전압 방지 소자(320)의 내부 저항은 상기 도전성 비아(313)로 인해 증가할 수 있다. 상기 다이나믹 저항이 높아지면 과전압 방지 소자(320)의 도통 전압(또는 클램핑 전압)도 증가할 수 있고 디스플레이 구동 회로(122)에 보다 높은 전압이 전달되는 문제가 발생할 수 있다.
일 실시 예에서, 도전성 비아(313)가 도 3b에 도시된 바와 같이 형성되면, 도전성 비아(313)는 과전압 방지 소자(320)의 직접적인 임피던스 또는 내부 저항에 영향을 주지 않을 수 있고 과전압 방지 회로가 최적화될 수 있다. 이를 통해, 과전압 방지 회로를 포함하는 인쇄 회로 기판은 전원 레귤레이터(141)로부터 보다 높은 전원이 인가되더라도 디스플레이 구동 회로(122)에 안정적인 크기의 전원을 전달할 수 있다.
도 4a는 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다. 도 4b는 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 4a를 참조하면, 인쇄 회로 기판(123)은 복수의 층, 예컨대, 제1 외층(123-1), 제2 외층(123-2), 및 적어도 하나의 내층(123-3)을 포함할 수 있다. 도 4a의 설명에 있어서, 도 3a의 설명과 중복되는 내용은 생략될 수 있다.
일 실시 예에 따르면, 인쇄 회로 기판(123)은 도전성 영역(310)을 포함할 수 있다. 도전성 영역(310)은 예컨대, 제1 부분(311), 제2 부분(312), 및 제1 부분(311)과 제2 부분(312)을 전기적으로 연결하는 도전성 비아(313)를 포함할 수 있다. 일 실시 예에 따르면, 제2 부분(312)은 제1 외층(123-1)에 배치되는 제3 부분(312-1), 적어도 하나의 내층(123-3)에 배치되는 제4 부분(312-2), 및 상기 제3 부분(312-1)과 상기 제4 부분(312-2)을 전기적으로 연결하는 도전성 비아(312-3), 이른바, 제2 도전성 비아(312-3)를 포함할 수 있다.
일 실시 예에 따르면, 제4 부분(312-2)은 디스플레이 구동 회로(122)와 전기적으로 연결될 수 있다. 제4 부분(312-2)은 외층(예: 제1 외층(123-1) 및 제2 외층(123-2))으로 둘러싸인 적어도 하나의 내층(123-3)에 배치되기 때문에, 디스플레이 구동 회로(122)로 전달되는 전원은 인쇄 회로 기판(123) 외부에서 발생하는 전자기적 노이즈로부터 보호될 수 있다.
일 실시 예에 따르면, 제4 부분(312-2)이 배치되는 적어도 하나의 내층(123-3)은 인쇄 회로 기판(123)으로부터 디스플레이 구동 회로(122)의 방향으로 돌출되거나 연장될 수도 있다. 이를 통해, 인쇄 회로 기판(123)은 디스플레이 패널(도 2의 디스플레이 패널(321))과 보다 용이하게 결합할 수 있고 전원 레귤레이터(141)로부터 인가되는 전원은 보다 안정적으로 디스플레이 구동 회로(122)에 전달될 수 있다. 본 문서에서 도 4a에 도시된 인쇄 회로 기판(123)과 동일한 참조 부호를 갖는 구성 요소들은 도 4a에서 설명한 내용이 동일하게 적용될 수 있다.
도 4b를 참조하면, 제1 외층(123-1)에는 과전압 방지 소자(320)가 실장될 수 있다. 일 실시 예에 따르면, 제2 부분(312)은 제1 외층(123-1)에 배치되는 제3 부분(312-1), 적어도 하나의 내층(123-3)에 배치되는 제4 부분(312-2), 및 상기 제3 부분(312-1)과 상기 제4 부분(312-2)을 전기적으로 연결하는 제2 도전성 비아(312-3)를 포함할 수 있다. 도 4b의 설명에 있어서, 도 3b의 설명과 중복되는 설명은 생략될 수 있다. 예컨대, 도 4b에 있어서, 과전압 방지 소자(320)와 관련된 설명은 도 3b의 설명이 동일 또는 유사하게 적용될 수 있다.
일 실시 예에 따르면, 제2 도전성 비아(312-3)는 과전압 방지 소자(320)와 디스플레이 구동 회로(122) 사이에 형성될 수 있다. 예를 들면, 전원 레귤레이터(141)로부터 인가된 신호가 과전압 방지 소자(320) 및 디스플레이 구동 회로(122)로 분기되는 지점은 도전성 비아(313)와 디스플레이 구동 회로(122) 사이에 위치할 수 있다. 이를 통해, 과전압 방지 소자(320)를 포함하는 회로, 예컨대, 과전압 방지 회로는 최적화될 수 있다.
예를 들면, 제2 도전성 비아(312-3)가 도 4b에 도시된 바와 다르게 전원 레귤레이터(141)와 디스플레이 구동 회로(122) 사이에 형성되는 경우를 가정해볼 수 있다. 이 경우, 제3 부분(312-1) 중 일부, 예컨대, 상기 도전성 비아가 형성되는 지점과 과전압 방지 소자(320) 사이에 배치되는 일부는 과전압 방지 소자(320)에 대한 직접적인 임피던스로 작용할 수 있다. 상기 임피던스 때문에 과전압 방지 회로에서 과전압이 방지되는 정도는 제한될 수 있다. 이에 대해서는 도 7에서 보다 자세히 설명될 수 있다.
다른 예를 들면, 제2 도전성 비아(312-3)가 도 4b에 도시된 바와 다르게 과전압 방지 소자(320)가 배치되는 위치, 예컨대, 과전압 방지 소자(320)의 일 단이 배치되는 위치에 형성되는 경우를 가정해볼 수 있다. 이 경우, 과전압 방지 소자(320)의 다이나믹 저항, 예컨대, 과전압 방지 소자(320)가 도통될 때 과전압 방지 소자(320)의 내부 저항은 상기 제2 도전성 비아로 인해 증가할 수 있다. 상기 다이나믹 저항이 높아지면 과전압 방지 소자(320)의 도통 전압(또는 클램핑 전압)도 증가할 수 있고 디스플레이 구동 회로(122)에 보다 높은 전압이 전달되는 문제가 발생할 수 있다.
일 실시 예에서, 제2 도전성 비아(312-3)가 도 4b에 도시된 바와 같이 형성되면, 제2 도전성 비아(312-3)는 과전압 방지 소자(320)의 직접적인 임피던스 또는 내부 저항에 영향을 주지 않을 수 있고 과전압 방지 회로는 최적화될 수 있다. 이를 통해, 과전압 방지 회로를 포함하는 인쇄 회로 기판(123)은 전원 레귤레이터(141)로부터 보다 높은 전원이 인가되더라도 디스플레이 구동 회로(122)에 안정적인 크기의 전원을 전달할 수 있다.
도 5a는 또 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 측면도를 나타낸다. 도 5b는 또 다른 실시 예에 따른, 과전압 방지 소자가 실장된 인쇄 회로 기판의 분해 사시도를 나타낸다.
도 5a 및 도 5b를 참조하면, 인쇄 회로 기판(123)은 복수의 층, 예컨대, 제1 외층(123-1), 제2 외층(123-2), 및 적어도 하나의 내층(123-3)을 포함할 수 있다. 도 5a 및 도 5b의 설명에 있어서, 도 3a, 도 3b, 도 4a, 또는 도 4b의 설명과 중복되는 내용은 생략될 수 있다.
일 실시 예에 따르면, 인쇄 회로 기판(123)은 도전성 영역(310)을 포함할 수 있다. 도전성 영역(310)은 예컨대, 제1 부분(311), 제2 부분(312), 및 제1 부분(311)과 제2 부분(312)을 전기적으로 연결하는 제1 도전성 비아(313)를 포함할 수 있다. 일 실시 예에 따르면, 제2 부분(312)은 제1 외층(123-1)에 배치되는 제3 부분(312-1), 적어도 하나의 내층(123-3)에 배치되는 제4 부분(312-2), 및 상기 제3 부분(312-1)과 상기 제4 부분(312-2)을 전기적으로 연결하는 제2 도전성 비아(312-3)를 포함할 수 있다.
일 실시 예에 따르면, 제1 도전성 비아(313)는 복수 개 형성될 수 있다. 예를 들면, 제1 도전성 비아(313)는 제1-1 도전성 비아(313-1), 제1-2 도전성 비아(313-2), 및 제1-3 도전성 비아(313-3)를 포함할 수 있다. 다양한 실시 예에 따르면, 제1 도전성 비아(313)의 개수는 도 5a에 도시된 바에 한정되지 않는다.
일 실시 예에 따르면, 제1 도전성 비아(313)가 복수 개 형성되면 전원 레귤레이터(141)로부터 인가된 전원의 전달 효율은 증가할 수 있다. 예를 들면, 복수 개의 제1 도전성 비아(313)는 제1 부분(311) 및 제3 부분(312-1)을 병렬적으로 연결하는 것으로 이해될 수 있다. 이 경우, 제1 부분(311) 및 제3 부분(312-1) 사이의 임피던스는 단일의 제1 도전성 비아(예: 제1-1 도전성 비아(313-1))로 연결된 경우에 비하여 감소될 수 있다. 따라서, 전원 레귤레이터(141)에서 인가된 전원은 제1 부분(311)으로부터 제3 부분(312-1)으로 보다 효율적으로 전달될 수 있다.
일 실시 예에 따르면, 도 5a 또는 도 5b에 도시된 바와 다르게 제2 도전성 비아(312-3)도 복수 개 형성될 수도 있다. 이 경우, 제1 도전성 비아(313)의 경우와 마찬가지로 제3 부분(312-1)으로부터 제4 부분(312-2)으로 전원이 보다 효율적으로 전달될 수 있다.
도 6a는 일 실시 예에 따른, 도전성 비아가 형성된 인쇄 회로 기판을 나타낸다. 6b는 다른 실시 예에 따른, 도전성 비아가 형성된 인쇄 회로 기판을 나타낸다.
도 6a를 참조하면, 인쇄 회로 기판(600a)은 복수의 층을 포함할 수 있다. 예를 들면, 인쇄 회로 기판(600a)은 제1 외층(123-1), 제2 외층(123-2), 제1 내층(123-3), 제2 내층(123-4)을 포함할 수 있다. 인쇄 회로 기판(600a)은 지정된 크기의 전원을 전달하기 위한 도전성 영역(610, 620, 630a)을 포함할 수 있다. 예를 들면, 도전성 영역(610, 620, 630a)은 제1 외층(123-1)에 배치된 제1 부분(610), 제2 내층(123-4)에 배치된 제2 부분(620), 및 제1 부분(610)과 제2 부분(620)을 전기적으로 연결하기 위한 도전성 비아(630a)를 포함할 수 있다. 다양한 실시 예에 따르면, 인쇄 회로 기판(600a) 및 인쇄 회로 기판(600a)에 배치된 도전성 영역(610, 620, 630a)의 형태는 도 6a에 한정되지 않는다. 예를 들면, 이하 도 6a의 설명은 도 3a 내지 도 5a에 도시된 도전성 비아(313 또는 312-3)가 형성된 인쇄 회로 기판(123)에 동일 또는 유사하게 적용될 수 있다.
일 실시 예에 따르면, 도전성 비아(630a)는 제1 외층(123-1)부터 제2 외층(123-2)까지 형성될 수 있다. 예를 들면, 도전성 비아(630a)는 제1 부분(610) 및 제2 부분(620)을 전기적으로 연결하기 위해 제1 외층(123-1), 제1 내층(123-3), 및 제2 내층(123-4)에만 형성되지 않고, 제2 외층(123-2)에도 형성될 수 있다. 이 경우, 도전성 비아(630a)는 제2 내층(123-4)으로부터 제2 외층(123-2)을 향해 형성된 돌출부(631a)를 포함할 수 있다. 돌출부(631a)가 포함되도록 도전성 비아(630a)가 형성되는 경우 인쇄 회로 기판(600a)의 공정은 다소 간소화될 수 있다. 예를 들면, 인쇄 회로 기판(600a)은 각 층이 적층된 이후에 전체 층을 관통하는 비아가 형성될 수 있으므로 보다 간편하게 제조될 수 있다.
도 6b를 참조하면, 인쇄 회로 기판(600b)은 복수의 층을 포함할 수 있다. 예를 들면, 인쇄 회로 기판(600b)은 제1 외층(123-1), 제2 외층(123-2), 제1 내층(123-3), 제2 내층(123-4)을 포함할 수 있다. 인쇄 회로 기판(600b)은 지정된 크기의 전원을 전달하기 위한 도전성 영역(610, 620, 630b)을 포함할 수 있다. 예를 들면, 도전성 영역(610, 620, 630b)은 제1 외층(123-1)에 배치된 제1 부분(610), 제2 내층(123-4)에 배치된 제2 부분(620), 및 제1 부분(610)과 제2 부분(620)을 전기적으로 연결하기 위한 도전성 비아(630b)를 포함할 수 있다. 도 6b의 설명에 있어서 도 6a의 설명과 중복되는 내용은 생략될 수 있다.
일 실시 예에 따르면, 도전성 비아(630b)는 도 6b에 도시된 바와 같이, 도 6a에 도시된 돌출부(631a)를 포함하지 않도록 형성될 수 있다. 예를 들면, 도전성 비아(630b)는 제1 부분(610)이 배치된 제1 외층(123-)부터, 제2 부분(620)이 배치된 제2 내층(123-4)까지만 형성될 수 있다. 이 경우, 전체가 아닌 일부만 관통하도록 비아가 형성되므로 인쇄 회로 기판(600b)의 공정은 도 6a에 도시된 인쇄 회로 기판(600a)에 비해 다소 복잡할 수 있다. 다만, 이 경우, 도전성 영역(610, 620, 630b)을 통해 전달되는 신호는 인쇄 회로 기판(600b)의 외부, 예컨대 다른 전자 장치로부터 유입될 수 있는 노이즈로부터 보호될 수 있다. 예를 들면, 제2 부분(620)은 돌출부(예: 도 6a의 돌출부(631a))가 형성되지 않은 제2 외층(123-2)에 의해 외부로부터 유입될 수 있는 노이즈가 차단될 수 있다.
도 7은 일 실시 예에 따른, 과전압 방지 회로의 등가 회로를 나타낸다.
도 7을 참조하면, 전원 레귤레이터(141)로부터 인가되는 전원은 인쇄 회로 기판(123)에 포함되는 과전압 방지 회로를 통해 디스플레이 구동 회로(122)로 전달될 수 있다.
일 실시 예에 따르면, 디스플레이 구동 회로(122)는 전원 단자(740), 그라운드 단자(750), 및 내부 회로(760)를 포함할 수 있다. 일 실시 예에서, 전원 단자(740)는 과전압 방지 회로의 출력단과 전기적으로 연결될 수 있고, 그라운드 단자(750)는 인쇄 회로 기판(123)의 그라운드와 전기적으로 연결될 수 있다. 일 실시 예에 따르면, 내부 회로(760)는 전원 단자(740)와 그라운드 단자(750) 사이의 전압에 기초하여 동작할 수 있다.
일 실시 예에 따르면, 과전압 방지 회로는 제1 임피던스(710), 제2 임피던스(720), 제3 임피던스(730) 및 과전압 방지 소자(320)를 포함할 수 있다. 일 실시 예에서, 제1 임피던스(710)는, 예컨대, 도 4b에 도시된 제1 부분(311), 제1 도전성 비아(313), 및 제3 부분(312-1)의 적어도 일부에 해당하는 것으로 이해될 수 있다. 제2 임피던스(720)는, 예컨대, 도 4b에 도시된 과전압 방지 소자(320) 및 제3 부분(312-1) 중 과전압 방지 소자(320)와 연결되는 지점 사이의 임피던스로 이해될 수 있다. 제3 임피던스(730)는, 예컨대, 도 4b에 도시된 제3 부분(312-1)의 나머지 일부, 제2 도전성 비아(312-3), 및 제4 부분(312-2)에 해당하는 것으로 이해될 수 있다. 일 실시 예에 따르면, 제1 임피던스(710)는 로 나타낼 수 있고, 제2 임피던스(720)는 로 나타낼 수 있고, 제3 임피던스(730)는 로 나타낼 수 있다.
일 실시 예에 따르면, 제1 노드(71)의 전압이 과전압 방지 소자(320)의 도통 전압에 이르는 응답 시간은 제1 임피던스(710)와 제2 임피던스(720)에 의해 결정되는 시상수, 예컨대, 로 결정될 수 있다. 일 실시 예에 따르면, 제2 노드(72)의 전압이 디스플레이 구동 회로(122)의 정격 전압에 이르는 응답 시간은 제1 임피던스(710)와 제3 임피던스(730)에 의해 결정되는 시상수, 예컨대, 로 결정될 수 있다. 다양한 실시 예에 따르면, 제2 노드(72)의 전압이 상기 정격 전압에 이르기 전에 과전압 방지 소자(320)가 도통되어야 하므로 제1 노드(71)의 응답 시간이 제2 노드(72)의 응답 시간보다 빠를수록 유리할 수 있다. 따라서 제2 임피던스(720), 예컨대, 과전압 방지 소자(320)와 제2 부분 사이의 임피던스는 최소가 되도록 설계되는 것이 유리할 수 있다.
일 실시 예에 따르면, 도 3b에서 제1 도전성 비아(313)가 도 3b에 도시된 바와 다르게 과전압 방지 소자(320)와 디스플레이 구동 회로(122) 사이에 형성되는 경우, 제2 부분(312) 중 일부, 예컨대, 과전압 방지 소자(320)와 상기 제1 도전성 비아가 형성되는 지점 사이에 배치되는 일부는 제2 임피던스(720)로 작용할 수 있다. 따라서, 제1 도전성 비아(313)는 도 3b에 도시된 바와 같이 전원 레귤레이터(141)와 과전압 방지 소자(320) 사이에 형성되는 것이 유리할 수 있다.
일 실시 예에 따르면, 도 4b에서 제2 도전성 비아(312-2)가 도 4b에 도시된 바와 다르게 전원 레귤레이터(141)와 디스플레이 구동 회로(122) 사이에 형성되는 경우, 제3 부분(312-1) 중 일부, 예컨대, 예컨대, 상기 제2 도전성 비아가 형성되는 지점과 과전압 방지 소자(320) 사이에 배치되는 일부는 제2 임피던스(720)로 작용할 수 있다. 따라서, 제2 도전성 비아(312-3)는 도 3b에 도시된 바와 같이 과전압 방지 소자(320)와 디스플레이 구동 회로(122) 사이에 형성되는 것이 유리할 수 있다.
도 8은, 다양한 실시 예들에 따른, 과전압 방지 소자를 포함하는 인쇄 회로 기판을 포함하는, 네트워크 환경(800) 내의 전자 장치(101)의 블록도이다.
도 8을 참조하면, 네트워크 환경(800)에서 전자 장치(801)는 제 1 네트워크(898)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(802)와 통신하거나, 또는 제 2 네트워크(899)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(804) 또는 서버(808)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(801)는 서버(808)를 통하여 전자 장치(804)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(801)는 프로세서(820), 메모리(830), 입력 장치(850), 음향 출력 장치(855), 표시 장치(860), 오디오 모듈(870), 센서 모듈(876), 인터페이스(877), 햅틱 모듈(879), 카메라 모듈(880), 전력 관리 모듈(888), 배터리(889), 통신 모듈(890), 가입자 식별 모듈(896), 또는 안테나 모듈(897)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(801)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(860) 또는 카메라 모듈(880))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(876)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(860)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(820)는, 예를 들면, 소프트웨어(예: 프로그램(840))를 실행하여 프로세서(820)에 연결된 전자 장치(801)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(820)는 다른 구성요소(예: 센서 모듈(876) 또는 통신 모듈(890))로부터 수신된 명령 또는 데이터를 휘발성 메모리(832)에 로드하고, 휘발성 메모리(832)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(834)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(820)는 메인 프로세서(821)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(823)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(823)은 메인 프로세서(821)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(823)는 메인 프로세서(821)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(823)는, 예를 들면, 메인 프로세서(821)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(821)를 대신하여, 또는 메인 프로세서(821)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(821)와 함께, 전자 장치(801)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(860), 센서 모듈(876), 또는 통신 모듈(890))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(823)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(880) 또는 통신 모듈(890))의 일부로서 구현될 수 있다.
메모리(830)는, 전자 장치(801)의 적어도 하나의 구성요소(예: 프로세서(820) 또는 센서모듈(876))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(840)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(830)는, 휘발성 메모리(832) 또는 비휘발성 메모리(834)를 포함할 수 있다.
프로그램(840)은 메모리(830)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(842), 미들 웨어(844) 또는 어플리케이션(846)을 포함할 수 있다.
입력 장치(850)는, 전자 장치(801)의 구성요소(예: 프로세서(820))에 사용될 명령 또는 데이터를 전자 장치(801)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(850)은, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(855)는 음향 신호를 전자 장치(801)의 외부로 출력할 수 있다. 음향 출력 장치(855)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(860)는 전자 장치(801)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(860)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 표시 장치(860)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(870)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(870)은, 입력 장치(850)를 통해 소리를 획득하거나, 음향 출력 장치(855), 또는 전자 장치(801)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(802)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(876)은 전자 장치(801)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(876)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(877)는 전자 장치(801)이 외부 전자 장치(예: 전자 장치(802))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(877)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(878)는, 그를 통해서 전자 장치(801)가 외부 전자 장치(예: 전자 장치(802))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(878)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(879)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(879)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(880)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(880)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(888)은 전자 장치(801)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(889)는 전자 장치(801)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(889)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(890)은 전자 장치(801)와 외부 전자 장치(예: 전자 장치(802), 전자 장치(804), 또는 서버(808))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(890)은 프로세서(820)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(890)은 무선 통신 모듈(892)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(894)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(898)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(899)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(892)은 가입자 식별 모듈(896)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(898) 또는 제 2 네트워크(899)와 같은 통신 네트워크 내에서 전자 장치(801)를 확인 및 인증할 수 있다.
안테나 모듈(897)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 안테나 모듈은, 일 실시 예에 따르면, 도전체 또는 도전성 패턴으로 형성될 수 있고, 어떤 실시 예에 따르면, 도전체 또는 도전성 패턴 이외에 추가적으로 다른 부품(예: RFIC)을 더 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(897)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제 1 네트워크(898) 또는 제 2 네트워크(899)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(890)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(890)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(899)에 연결된 서버(808)를 통해서 전자 장치(801)와 외부의 전자 장치(804)간에 송신 또는 수신될 수 있다. 전자 장치(802, 804) 각각은 전자 장치(801)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(801)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(802, 804, or 808) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(801)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(801)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(801)로 전달할 수 있다. 전자 장치(801)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 9는 다양한 실시 예들에 따른, 과전압 방지 소자를 포함하는 인쇄 회로 기판을 포함하는, 표시 장치(860)의 블록도(900)이다.
도 9를 참조하면, 표시 장치(860)는 디스플레이(910), 및 이를 제어하기 위한 디스플레이 드라이버 IC(DDI)(930)를 포함할 수 있다. DDI(930)는 인터페이스 모듈(931), 메모리(933)(예: 버퍼 메모리), 이미지 처리 모듈(935), 또는 맵핑 모듈(937)을 포함할 수 있다. DDI(930)은, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(931)을 통해 전자 장치(801)의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일 실시 예에 따르면, 영상 정보는 프로세서(820)(예: 메인 프로세서(821)(예: 어플리케이션 프로세서) 또는 메인 프로세서(821)의 기능과 독립적으로 운영되는 보조 프로세서(823)(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI(930)는 터치 회로(950) 또는 센서 모듈(876) 등과 상기 인터페이스 모듈(931)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(930)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(933)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(935)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(910)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(937)은 이미지 처리 모듈(835)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(910)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이(910)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(910)를 통해 표시될 수 있다.
일 실시 예에 따르면, 표시 장치(860)는 터치 회로(950)를 더 포함할 수 있다. 터치 회로(950)는 터치 센서(951) 및 이를 제어하기 위한 터치 센서 IC(953)를 포함할 수 있다. 터치 센서 IC(953)는, 예를 들면, 디스플레이(910)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(951)를 제어할 수 있다. 예를 들면, 터치 센서 IC(953)는 디스플레이(910)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(953)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(820) 에 제공할 수 있다. 일 실시 예에 따르면, 터치 회로(950)의 적어도 일부(예: 터치 센서 IC(953))는 디스플레이 드라이버 IC(930), 또는 디스플레이(910)의 일부로, 또는 표시 장치(860)의 외부에 배치된 다른 구성요소(예: 보조 프로세서(823))의 일부로 포함될 수 있다.
일 실시 예에 따르면, 표시 장치(860)는 센서 모듈(876)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 표시 장치(860)의 일부(예: 디스플레이(910) 또는 DDI(930)) 또는 터치 회로(950)의 일부에 임베디드될 수 있다. 예를 들면, 표시 장치(860)에 임베디드된 센서 모듈(876)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(910)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 표시 장치(860)에 임베디드된 센서 모듈(876)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(910)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일 실시 예에 따르면, 터치 센서(951) 또는 센서 모듈(876)은 디스플레이(910)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.
본 문서에 개시되는 일 실시 예에 따른 인쇄 회로 기판은 제1 외층(a first outer layer), 제2 외층(a second outer layer), 상기 제1 외층과 상기 제2 외층 사이에 적층되는 적어도 하나의 내층(inner layer), 상기 제1 외층에 실장되고 복수의 단자 중 제1 단이 그라운드와 연결된 과전압 방지 소자, 및 외부 전원으로부터 인가된 제1 전압 중 적어도 일부를 외부 IC로 전달하고, 나머지 일부를 상기 과전압 방지 소자로 전달하기 위한 도전성 영역을 포함하고, 상기 도전성 영역은, 상기 적어도 하나의 내층에 배치되고 상기 외부 전원과 전기적으로 연결되는 제1 부분, 적어도 일부가 상기 제1 외층에 배치되고 상기 과전압 방지 소자의 제2 단 및 상기 외부 IC와 전기적으로 연결되는 제2 부분, 및 상기 외부 전원 및 상기 과전압 방지 소자 사이에 형성되고 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 도전성 비아를 포함하는 것을 특징으로 할 수 있다.
일 실시 예에 따르면, 상기 도전성 비아는 적어도 하나 이상일 수 있다.
일 실시 예에 따르면, 상기 도전성 비아는 제1 도전성 비아에 대응하고, 상기 제2 부분은 상기 제1 외층에 배치되는 제3 부분, 상기 적어도 하나의 내층에 배치되는 제4 부분, 및 상기 제3 부분과 상기 제4 부분을 전기적으로 연결하는 제2 도전성 비아를 포함할 수 있다.
일 실시 예에서, 상기 제2 도전성 비아는 상기 과전압 방지 소자와 상기 외부 IC 사이에 형성될 수 있다.
일 실시 예에서, 상기 제4 부분이 배치되는 상기 적어도 하나의 내층은 상기 외부 IC의 방향으로 돌출될 수 있다.
일 실시 예에 따르면, 상기 과전압 방지 소자는 TVS 다이오드(transient voltage suppression diode)또는 디커플링 커패시터(decoupling capacitor)를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전원 중 상기 적어도 일부는 상기 외부 IC의 최대 허용 범위의 전원의 세기를 초과하지 않을 수 있다.
일 실시 예에 따르면, 상기 인쇄 회로 기판은 가용성 인쇄 회로 기판을 포함할 수 있다.
일 실시 예에 따르면, 상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 얇은 지정된 범위의 두께를 가질 수 있다.
일 실시 예에 따르면, 상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 넓은 지정된 범위의 폭을 가질 수 있다.
본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 하우징(housing), 상기 하우징 내부에 배치되는 디스플레이 패널(display panel), 상기 디스플레이 패널과 전기적으로 연결되고, 상기 디스플레이 패널의 동작을 제어하는 디스플레이 구동 회로(display driver integrated circuit), 전원 레귤레이터(regulator) 및 상기 디스플레이 패널의 일부와 결합되고 상기 전원 레귤레이터와 상기 디스플레이 구동 회로를 전기적으로 연결하는 인쇄 회로 기판(printed circuit board)을 포함하고, 상기 인쇄 회로 기판은, 과전압 방지 소자가 실장된 제1 외층, 제2 외층, 상기 제1 외층과 상기 제2 외층 사이에 적층되는 적어도 하나의 내층, 및 도전성 영역을 포함하고, 상기 과전압 방지 소자의 복수의 단자 중 제1 단은 그라운드와 전기적으로 연결되고, 상기 도전성 영역은 상기 적어도 하나의 내층에 배치되고 상기 전원 레귤레이터와 전기적으로 연결되는 제1 부분, 적어도 일부가 상기 제1 외층에 배치되고 상기 과전압 방지 소자의 제2 단 및 상기 디스플레이 구동 회로와 전기적으로 연결되는 제2 부분, 및 상기 전원 레귤레이터 및 상기 과전압 방지 소자 사이에 형성되고 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 도전성 비아를 포함하고, 상기 전원 레귤레이터는 상기 도전성 영역의 일단에 제1 전압을 인가하고 상기 도전성 영역을 통해 상기 제1 전압 중 적어도 일부를 상기 디스플레이 구동 회로로 전달하고, 나머지 일부를 상기 과전압 방지 소자로 전달하는 것을 특징으로 할 수 있다.
일 실시 예에 따르면, 상기 도전성 비아는 적어도 하나 이상일 수 있다.
일 실시 예에 따르면, 상기 도전성 비아는 제1 도전성 비아에 대응하고, 상기 제2 부분은 상기 제1 외층에 배치되는 제3 부분, 상기 적어도 하나의 내층에 배치되는 제4 부분 및 상기 제3 부분과 상기 제4 부분을 전기적으로 연결하는 제2 도전성 비아를 포함할 수 있다.
일 실시 예에서, 상기 제2 도전성 비아는 상기 과전압 방지 소자와 상기 디스플레이 구동 회로 사이에 형성될 수 있다.
일 실시 예에서, 상기 제4 부분이 배치되는 상기 적어도 하나의 내층은 상기 디스플레이 구동 회로의 방향으로 돌출될 수 있다.
일 실시 예에 따르면, 상기 과전압 방지 소자는 TVS 다이오드(transient voltage suppression diode) 또는 디커플링 커패시터(decoupling capacitor)를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전원 중 상기 적어도 일부는 상기 외부 IC의 최대 허용 범위의 전원의 세기를 초과하지 않을 수 있다.
일 실시 예에 따르면, 상기 인쇄 회로 기판은 가용성 인쇄 회로 기판을 포함할 수 있다.
일 실시 예에 따르면, 상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 얇은 지정된 범위의 두께를 가질 수 있다.
일 실시 예에 따르면, 상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 넓은 지정된 범위의 폭을 가질 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 과전압 방지 소자를 포함하는 회로가 최적화될 수 있다. 이를 통해, 전원으로부터 지정된 크기를 초과하는 전압이 인가되더라도, 각각의 집적 회로들에는 최대 정격 전원 이내의 전원만이 입력될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나",“A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(801)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(836) 또는 외장 메모리(838))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(840))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(801))의 프로세서(예: 프로세서(820))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
Claims (20)
- 인쇄 회로 기판에 있어서,
제1 외층(a first outer layer);
제2 외층(a second outer layer);
상기 제1 외층과 상기 제2 외층 사이에 적층되는 적어도 하나의 내층(inner layer);
상기 제1 외층에 실장되고 복수의 단자 중 제1 단이 그라운드와 연결된 과전압 방지 소자; 및
외부 전원으로부터 인가된 제1 전압 중 적어도 일부를 외부 IC로 전달하고, 나머지 일부를 상기 과전압 방지 소자로 전달하기 위한 도전성 영역;을 포함하고, 상기 도전성 영역은,
상기 적어도 하나의 내층에 배치되고 상기 외부 전원과 전기적으로 연결되는 제1 부분, 적어도 일부가 상기 제1 외층에 배치되고 상기 과전압 방지 소자의 제2 단 및 상기 외부 IC와 전기적으로 연결되는 제2 부분, 및 상기 외부 전원 및 상기 과전압 방지 소자 사이에 형성되고 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 도전성 비아를 포함하는, 인쇄 회로 기판. - 청구항 1에 있어서,
상기 도전성 비아는 적어도 하나 이상인, 인쇄 회로 기판. - 청구항 1에 있어서,
상기 도전성 비아는 제1 도전성 비아에 대응하고,
상기 제2 부분은 상기 제1 외층에 배치되는 제3 부분, 상기 적어도 하나의 내층에 배치되는 제4 부분, 및 상기 제3 부분과 상기 제4 부분을 전기적으로 연결하는 제2 도전성 비아를 포함하는, 인쇄 회로 기판. - 청구항 3에 있어서,
상기 제2 도전성 비아는 상기 과전압 방지 소자와 상기 외부 IC 사이에 형성되는, 전자 장치. - 청구항 3에 있어서,
상기 제4 부분이 배치되는 상기 적어도 하나의 내층은 상기 외부 IC의 방향으로 돌출되는, 전자 장치. - 청구항 1에 있어서,
상기 과전압 방지 소자는 TVS 다이오드(transient voltage suppression diode)또는 디커플링 커패시터(decoupling capacitor)를 포함하는, 인쇄 회로 기판. - 청구항 1에 있어서,
상기 제1 전원 중 상기 적어도 일부는 상기 외부 IC의 최대 허용 범위의 전원의 세기를 초과하지 않는, 인쇄 회로 기판. - 청구항 1에 있어서,
상기 인쇄 회로 기판은 가용성 인쇄 회로 기판을 포함하는, 인쇄 회로 기판. - 청구항 1에 있어서,
상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 얇은 지정된 범위의 두께를 가지는, 전자 장치. - 청구항 1에 있어서,
상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 넓은 지정된 범위의 폭을 가지는, 인쇄 회로 기판. - 전자 장치에 있어서,
하우징(housing);
상기 하우징 내부에 배치되는 디스플레이 패널(display panel);
상기 디스플레이 패널과 전기적으로 연결되고, 상기 디스플레이 패널의 동작을 제어하는 디스플레이 구동 회로(display driver integrated circuit);
전원 레귤레이터(regulator); 및
상기 디스플레이 패널의 일부와 결합되고 상기 전원 레귤레이터와 상기 디스플레이 구동 회로를 전기적으로 연결하는 인쇄 회로 기판(printed circuit board);을 포함하고,
상기 인쇄 회로 기판은,
과전압 방지 소자가 실장된 제1 외층, 제2 외층, 상기 제1 외층과 상기 제2 외층 사이에 적층되는 적어도 하나의 내층, 및 도전성 영역을 포함하고,
상기 과전압 방지 소자의 복수의 단자 중 제1 단은 그라운드와 전기적으로 연결되고,
상기 도전성 영역은 상기 적어도 하나의 내층에 배치되고 상기 전원 레귤레이터와 전기적으로 연결되는 제1 부분, 적어도 일부가 상기 제1 외층에 배치되고 상기 과전압 방지 소자의 제2 단 및 상기 디스플레이 구동 회로와 전기적으로 연결되는 제2 부분, 및 상기 전원 레귤레이터 및 상기 과전압 방지 소자 사이에 형성되고 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 도전성 비아를 포함하고,
상기 전원 레귤레이터는 상기 도전성 영역의 일단에 제1 전압을 인가하고 상기 도전성 영역을 통해 상기 제1 전압 중 적어도 일부를 상기 디스플레이 구동 회로로 전달하고, 나머지 일부를 상기 과전압 방지 소자로 전달하는, 전자 장치. - 청구항 11에 있어서,
상기 도전성 비아는 적어도 하나 이상인, 전자 장치. - 청구항 11에 있어서,
상기 도전성 비아는 제1 도전성 비아에 대응하고,
상기 제2 부분은 상기 제1 외층에 배치되는 제3 부분, 상기 적어도 하나의 내층에 배치되는 제4 부분 및 상기 제3 부분과 상기 제4 부분을 전기적으로 연결하는 제2 도전성 비아를 포함하는, 전자 장치. - 청구항 13에 있어서,
상기 제2 도전성 비아는 상기 과전압 방지 소자와 상기 디스플레이 구동 회로 사이에 형성되는, 전자 장치. - 청구항 13에 있어서,
상기 제4 부분이 배치되는 상기 적어도 하나의 내층은 상기 디스플레이 구동 회로의 방향으로 돌출되는, 전자 장치. - 청구항 11에 있어서,
상기 과전압 방지 소자는 TVS 다이오드(transient voltage suppression diode) 또는 디커플링 커패시터(decoupling capacitor)를 포함하는, 전자 장치. - 청구항 11에 있어서,
상기 제1 전원 중 상기 적어도 일부는 상기 외부 IC의 최대 허용 범위의 전원의 세기를 초과하지 않는, 전자 장치. - 청구항 11에 있어서,
상기 인쇄 회로 기판은 가용성 인쇄 회로 기판을 포함하는, 전자 장치. - 청구항 11에 있어서,
상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 얇은 지정된 범위의 두께를 가지는, 전자 장치. - 청구항 11에 있어서,
상기 적어도 하나의 내층은 상기 제1 외층 또는 상기 제2 외층보다 넓은 지정된 범위의 폭을 가지는, 전자 장치.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180093378A KR102627331B1 (ko) | 2018-08-09 | 2018-08-09 | 과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
PCT/KR2019/010111 WO2020032712A1 (en) | 2018-08-09 | 2019-08-09 | Printed circuit board including overvoltage preventing element and electronic device including the same |
EP19846117.0A EP3818790A4 (en) | 2018-08-09 | 2019-08-09 | PRINTED CIRCUIT BOARD INCLUDING AN OVERVOLTAGE PREVENTION ELEMENT AND ELECTRONIC DEVICE INCLUDING IT |
US16/536,565 US10764991B2 (en) | 2018-08-09 | 2019-08-09 | Printed circuit board including overvoltage controlling element and electronic device including the same |
US17/008,348 US11122675B2 (en) | 2018-08-09 | 2020-08-31 | Printed circuit board including overvoltage controlling element and electronic device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180093378A KR102627331B1 (ko) | 2018-08-09 | 2018-08-09 | 과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200017874A true KR20200017874A (ko) | 2020-02-19 |
KR102627331B1 KR102627331B1 (ko) | 2024-01-22 |
Family
ID=69406888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180093378A KR102627331B1 (ko) | 2018-08-09 | 2018-08-09 | 과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10764991B2 (ko) |
EP (1) | EP3818790A4 (ko) |
KR (1) | KR102627331B1 (ko) |
WO (1) | WO2020032712A1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11280485B2 (en) * | 2018-10-22 | 2022-03-22 | Nicholas Paris | Interactive device having modular illuminated components |
US11556149B2 (en) * | 2020-07-13 | 2023-01-17 | Dell Products, Lp | Systems and methods of forming a video display |
KR20230019352A (ko) * | 2021-07-30 | 2023-02-08 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030076640A1 (en) * | 2001-10-23 | 2003-04-24 | Alexandre Malherbe | Protection of an integrated circuit against electrostatic discharges and other overvoltages |
US20040042141A1 (en) * | 2002-06-25 | 2004-03-04 | Adrian Mikolajczak | Integrated device providing overcurrent and overvoltage protection and common-mode filtering to data bus interface |
US20040109275A1 (en) * | 2000-08-28 | 2004-06-10 | Whitney Stephen J | Integrated overvoltage and overcurrent device |
US20060152334A1 (en) * | 2005-01-10 | 2006-07-13 | Nathaniel Maercklein | Electrostatic discharge protection for embedded components |
US20080100981A1 (en) * | 2006-11-01 | 2008-05-01 | Chen Pao Hsuan | Over-current and over-voltage protection assembly apparatus |
US20170290158A1 (en) * | 2016-03-30 | 2017-10-05 | Intel Corporation | Surface-mountable power delivery bus board |
US20180097516A1 (en) * | 2016-10-05 | 2018-04-05 | Samsung Electronics Co., Ltd. | Electronic device for preventing overvoltage |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4978269B2 (ja) | 2007-03-27 | 2012-07-18 | 日本電気株式会社 | 多層配線基板 |
US9224728B2 (en) * | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
KR20130116981A (ko) | 2012-04-17 | 2013-10-25 | 주식회사 티엘비 | 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법 |
US9198254B2 (en) * | 2012-12-14 | 2015-11-24 | Shenzhen China Star Optoelectronics Technology Co., Ltd | LED backlight driving circuit and LCD device |
US9024540B2 (en) * | 2012-12-27 | 2015-05-05 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Overvoltage protection method for backlight drive circuit of 2D/3D mode and backlight drive circuit using same |
KR102145390B1 (ko) | 2013-10-25 | 2020-08-19 | 삼성디스플레이 주식회사 | 정전기 방전 회로를 포함하는 표시 장치 |
KR102385659B1 (ko) * | 2015-08-05 | 2022-04-14 | 삼성전자 주식회사 | 디스플레이장치 및 전원공급장치 |
KR102433402B1 (ko) | 2016-02-19 | 2022-08-17 | 삼성전자주식회사 | 안테나 및 이를 포함하는 전자 장치 |
KR102542979B1 (ko) | 2016-07-18 | 2023-06-13 | 삼성전자주식회사 | 데이터 저장 장치 및 이의 동작 방법 |
-
2018
- 2018-08-09 KR KR1020180093378A patent/KR102627331B1/ko active IP Right Grant
-
2019
- 2019-08-09 WO PCT/KR2019/010111 patent/WO2020032712A1/en unknown
- 2019-08-09 EP EP19846117.0A patent/EP3818790A4/en active Pending
- 2019-08-09 US US16/536,565 patent/US10764991B2/en active Active
-
2020
- 2020-08-31 US US17/008,348 patent/US11122675B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040109275A1 (en) * | 2000-08-28 | 2004-06-10 | Whitney Stephen J | Integrated overvoltage and overcurrent device |
US20030076640A1 (en) * | 2001-10-23 | 2003-04-24 | Alexandre Malherbe | Protection of an integrated circuit against electrostatic discharges and other overvoltages |
US20040042141A1 (en) * | 2002-06-25 | 2004-03-04 | Adrian Mikolajczak | Integrated device providing overcurrent and overvoltage protection and common-mode filtering to data bus interface |
US20060152334A1 (en) * | 2005-01-10 | 2006-07-13 | Nathaniel Maercklein | Electrostatic discharge protection for embedded components |
US20080100981A1 (en) * | 2006-11-01 | 2008-05-01 | Chen Pao Hsuan | Over-current and over-voltage protection assembly apparatus |
US20170290158A1 (en) * | 2016-03-30 | 2017-10-05 | Intel Corporation | Surface-mountable power delivery bus board |
US20180097516A1 (en) * | 2016-10-05 | 2018-04-05 | Samsung Electronics Co., Ltd. | Electronic device for preventing overvoltage |
Also Published As
Publication number | Publication date |
---|---|
EP3818790A4 (en) | 2021-08-11 |
US11122675B2 (en) | 2021-09-14 |
WO2020032712A1 (en) | 2020-02-13 |
EP3818790A1 (en) | 2021-05-12 |
US10764991B2 (en) | 2020-09-01 |
US20200053868A1 (en) | 2020-02-13 |
US20200396827A1 (en) | 2020-12-17 |
KR102627331B1 (ko) | 2024-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11482692B2 (en) | Display including opening for mounting sensor | |
KR102517092B1 (ko) | 가요성 디스플레이 패널을 포함하는 전자 장치 | |
EP3907582B1 (en) | Foldable electronic device comprising protection member | |
KR102461704B1 (ko) | 안테나에 인접한 연성 인쇄 회로 기판을 포함하는 전자 장치 | |
CN111699525B (zh) | 用于补偿显示器的颜色的电子设备 | |
US20190312090A1 (en) | Electronic device including bendable display | |
EP3735612B1 (en) | Display including plurality of wiring layers in bending region | |
US11122675B2 (en) | Printed circuit board including overvoltage controlling element and electronic device including the same | |
US20240088458A1 (en) | Battery including flexible circuit board connected from side of printed circuit board, and electronic device including the battery | |
US10939570B2 (en) | Display and electronic device including waterproof structure | |
KR102578096B1 (ko) | 디스플레이 중 일부 영역이 시각적으로 인식되는 현상을 개선하기 위한 전자 장치 | |
KR20200101227A (ko) | 센서와 상이한 형상의 개구를 구비하는 디스플레이를 포함하는 전자 장치 | |
US20200357361A1 (en) | Electronic apparatus receiving supplied power through substrate comprising multiple layers | |
US20200175246A1 (en) | Electronic device for preventing display burn-in | |
KR20200101100A (ko) | 디스플레이 내에 배치된 센서에 인접한 픽셀들을 제어하기 위한 전자 장치 | |
US20220349517A1 (en) | Electronic device comprising transparent display and structure for supporting transparent display | |
KR20220065631A (ko) | 자석을 이용한 접촉 구조를 포함하는 전자 장치 | |
KR20210138427A (ko) | 지문 센서 및 지문 센서를 포함하는 전자 장치 | |
KR20200043145A (ko) | 보호 구조물이 마련된 하우징을 포함하는 전자 장치 | |
KR20200034291A (ko) | 센서의 감도를 향상시키기 위한 전자 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |