KR20200016075A - 메모리 시스템에서의 유효 데이터 탐색 방법 및 장치 - Google Patents

메모리 시스템에서의 유효 데이터 탐색 방법 및 장치 Download PDF

Info

Publication number
KR20200016075A
KR20200016075A KR1020180091320A KR20180091320A KR20200016075A KR 20200016075 A KR20200016075 A KR 20200016075A KR 1020180091320 A KR1020180091320 A KR 1020180091320A KR 20180091320 A KR20180091320 A KR 20180091320A KR 20200016075 A KR20200016075 A KR 20200016075A
Authority
KR
South Korea
Prior art keywords
memory
data
controller
storage device
host
Prior art date
Application number
KR1020180091320A
Other languages
English (en)
Inventor
이종민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180091320A priority Critical patent/KR20200016075A/ko
Priority to US16/408,606 priority patent/US10963175B2/en
Priority to CN201910704322.7A priority patent/CN110806984B/zh
Publication of KR20200016075A publication Critical patent/KR20200016075A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 데이터를 저장하는 복수의 블록을 포함하는 비휘발성 메모리 저장장치, 및 복수의 블록 중에서 데이터를 지울 수 있는 블록의 수를 증가시키는 컨트롤러를 포함하고, 컨트롤러는 유휴(Idle) 상태에서 비휘발성 메모리 저장장치 내 기 설정된 범위의 유효 데이터를 반복하여 탐색할 수 있는 메모리 시스템을 제공한다.

Description

메모리 시스템에서의 유효 데이터 탐색 방법 및 장치{APPARATUS AND METHOD FOR SEARCHING VALID DATA IN MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치에 포함된 메모리 블록에 유효 데이터를 탐색하는 데 효율성을 높일 수 있는 방법 및 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법을 제공한다.
또한, 본 발명은 메모리 장치 내 유효 데이터를 탐색하는 과정에 있어서, 메모리 장치 내 블록들을 기 설정된 범위로 구분하여 유효 데이터의 탐색 시간을 줄임으로서, 웨어 레벨링 또는 가비지 컬렉션 등을 위한 백그라운드 동작의 시간을 효과적으로 관리할 수 있는 방법 및 장치를 제공할 수 있다.
또한, 본 발명은 대용량의 메모리 장치에서 유효 데이터 탐색을 기 설정된 범위로 구분하여 반복적으로 수행함으로써, 유효 데이터 탐색을 통해 수행될 수 있는 포어그라운드 혹은 백그라운드 동작을 메모리 장치의 전체가 아닌 부분적으로 수행할 수 있어, 복수의 서로 다른 명령을 처리하는 메모리 시스템에서의 특정 동작에 의해 다른 동작이 간섭 받을 수 있는 환경을 줄일 수 있고, 이를 통해 메모리 시스템의 동작 안정성, 신뢰성을 높일 수 있는 방법 및 장치를 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템은 데이터를 저장하는 복수의 블록을 포함하는 비휘발성 메모리 저장장치; 및 상기 복수의 블록 중에서 데이터를 지울 수 있는 블록의 수를 증가시키는 컨트롤러를 포함하고, 상기 컨트롤러는 유휴(Idle) 상태에서 상기 비휘발성 메모리 저장장치 내 기 설정된 범위의 유효 데이터를 반복하여 탐색할 수 있다.
또한, 상기 기 설정된 범위는 상기 컨트롤러 내 메모리의 저장용량에 대응하여 결정될 수 있다.
또한, 상기 메모리에 상기 유효 데이터를 추가 저장할 수 없을 때까지 상기 컨트롤러는 상기 유효 데이터를 탐색할 수 있다.
또한, 상기 컨트롤러는 상기 비휘발성 메모리 저장장치를 블록 단위로 액세스하여 상기 메모리에 저장한 뒤, 상기 메모리 내 저장된 유효 데이터를 선택할 수 있다.
또한, 상기 컨트롤러는 상기 비휘발성 메모리 저장장치를 페이지 단위로 액세스하여 상기 유효 데이터만을 상기 메모리에 저장할 수 있다.
또한, 상기 기 설정된 범위는 호스트가 사용하는 데이터 단위에 대응할 수 있다.
또한, 상기 기 설정된 범위는 상기 호스트에 의해 지정된 상기 비휘발성 메모리 저장장치 내 데이터 영역을 N(2이상의 자연수)등분한 것일 수 있다.
또한, 상기 기 설정된 범위는 상기 호스트에 의해 상기 유효 데이터가 없다고 판단된 상기 비휘발성 메모리 저장장치내 데이터 영역의 크기에 대응할 수 있다.
또한, 상기 비휘발성 메모리 저장장치에 저장된 기 설정된 범위는 맵 데이터의 크기에 대응할 수 있다.
또한, 상기 기 설정된 범위는 상기 맵 데이터의 크기를 M(2이상의 자연수)등분한 것일 수 있다.
또한, 상기 컨트롤러는 탐색이 완료된 상기 유효 데이터를 상기 비휘발성 메모리 저장장치 내 빈 블록으로 이동시킬 수 있다.
또한, 상기 컨트롤러는 상기 빈 블록에 저장된 상기 유효 데이터의 새로운 주소를 상기 비휘발성 메모리 저장 장치의 맵 테이블에 갱신할 수 있다.
또한, 상기 컨트롤러는 상기 유효 데이터를 처음으로 탐색하기 시작한 시점부터 마지막으로 주소를 갱신하는 시점까지의 시간을 측정하고, 상기 시간이 미리 설정한 임계 시간보다 작을 경우에는 다시 새로운 탐색을 시작하고, 처음 유효 데이터를 탐색하기 시작한 시점부터 측정한 시간이 상기 임계 시간보다 커질 경우에는 종료할 수 있다.
또한, 상기 컨트롤러는 상기 비휘발성 메모리 저장장치의 상기 지울 수 있는 블록 내 모든 페이지가 상기 맵 테이블에 연결된 주소가 없을 경우 해당 블록을 삭제할 수 있다.
또한, 상기 컨트롤러는 상기 기 설정된 범위의 유효 데이터를 탐색하는 탐색부; 및 상기 탐색을 위한 시간, 상기 기 설정된 범위를 결정하고, 상기 탐색 결과를 수신하는 탐색제어부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은, 비휘발성 메모리 저장 장치의 복수의 블록 중에서 데이터를 지울 수 있는 블록의 수를 증가시키는 방법에 있어서, 상기 비휘발성 메모리 저장장치가 호스트로부터 수신한 명령을 실행하는지 확인하는 단계; 상기 비휘발성 메모리 저장장치는 유휴(Idle)상태에서 기 설정된 범위의 유효 데이터를 반복하여 탐색하는 단계; 및 탐색된 유효 데이터를 상기 비휘발성 메모리 저장장치 내 빈 블록으로 이동시키는 단계를 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 상기 빈 블록에 저장된 상기 유효 데이터의 새로운 주소를 상기 비휘발성 메모리 저장장치의 맵 테이블에 갱신하는 단계를 더 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 상기 유효 데이터를 처음으로 탐색하기 시작한 시점부터 마지막으로 주소를 갱신하는 시점까지의 시간을 측정하고, 상기 시간이 미리 설정한 임계 시간보다 작을 경우에는 다시 새로운 탐색을 시작하는 단계; 및 처음 유효 데이터를 탐색하기 시작한 시점부터 측정한 시간이 상기 임계 시간보다 커질 경우에는 종료하는 단계를 더 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 상기 비휘발성 메모리 저장 장치의 상기 지울 수 있는 블록 내에서 모든 페이지가 상기 맵 테이블에 연결된 주소가 없을 경우 해당 블록의 데이터를 삭제하는 단계를 더 포함할 수 있다.
또한, 상기 기 설정된 범위는 컨트롤러 내 메모리의 저장용량, 상기 호스트가 지정한 상기 비휘발성 메모리 저장장치 내 데이터 영역의 크기, 및 상기 비휘발성 메모리 저장장치 내 맵 데이터의 크기 중 적어도 하나에 대응할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들에 따른, 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법은 대용량의 메모리 장치 내 유효 데이터를 탐색하는 데 소요되는 시간을 예측 가능한 범위로 제한할 수 있어, 메모리 시스템에서 유효 데이터 탐색을 통해 수행될 수 있는 포어그라운드 혹은 백그라운드 동작을 관리하기에 용이할 수 있다.
또한, 본 발명은 메모리 시스템에서 유효 데이터 탐색을 통해 수행될 수 있는 포어그라운드 혹은 백그라운드 동작을 위해 소요되는 시간이 지나치게 길어지는 경우, 메모리 시스템에서 수행되어야 하는 다른 동작이 원활히 수행되지 않을 가능성을 줄임으로써 메모리 시스템에서 동작 안정성 및 신뢰성을 높일 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 설명하는 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 4 내지 도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우의 일 예를 개략적으로 설명한다.
도 6은 본 발명의 다른 실시예에 따른 비휘발성 메모리 저장장치와 컨트롤러를 포함하는 메모리 시스템의 예를 설명하는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 페이지 단위로 엑세스하여 컨트롤러 내 메모리에 저장하는 예를 설명하는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 블록 단위로 엑세스하여 컨트롤러 내 메모리에 저장하는 예를 설명하는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 비휘발성 메모리 저장장치 내 데이터를 호스트가 사용하는 데이터 단위로 나눈 예를 설명하는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 비휘발성 메모리 저장장치 내 데이터를 호스트가 사용하는 데이터 단위로 나눈 예를 설명하는 도면이다.
도 11은 본 발명의 다른 실시예에 따른 비휘발성 메모리 저장장치 내 데이터를 맵 데이터의 크기 단위로 나눈 예를 설명하는 도면이다.
도 12는 본 발명의 다른 실시예에 따른 메모리 장치와 컨트롤러를 포함하는 메모리 시스템의 예를 설명하는 도면이다.
도 13은 본 발명의 다른 실시예에 따른 가비지 컬렉션 동작 과정을 나타내는 흐름도이다.
도 14는 본 발명의 다른 실시예에 따른 가비지 컬렉션 동작과 시간 관리를 나타내는 흐름도이다.
도 15는 본 발명의 다른 실시예에 따른 가비지 컬렉션 동작과 시간 관리를 나타내는 흐름도이다.
도 16 내지 도 24은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 다른 실시예에 따른 메모리 장치와 컨트롤러를 포함하는 메모리 시스템의 예를 설명하는 도면이다.
도 1을 참조하면, 메모리 시스템(110)은 비휘발성 메모리 저장 장치(150)의 복수의 블록 중에서 데이터를 지울 수 있는 블록의 수를 증가시킬 수 있다. 대용량의 데이터를 저장하기 위한 공간을 확보하거나 가비지 컬렉션(GC: Garbage Collection) 혹은 웨어 레벨링(Wear levelling)을 위해, 메모리 저장 장치(150) 내 데이터가 저장된 블록(40_1)에서 유효 데이터를 프리 블록(40_2)으로 이동시킬 수 있다.
일 실시예는 가비지 컬렉션(GC: Garbage Collection) 동작에 관한 것으로, 가비지 컬렉션을 수행할 블록을 탐색하는 장치와 방법을 통하여 가비지 컬렉션의 시간을 관리하기 위한 것이다. 가비지 컬렉션은 동적 할당된 메모리 영역 가운데 더 이상 사용할 수 없게 되거나 사용할 필요가 없어진 영역을 탐색하여 해당 영역 내 데이터를 삭제하여 새로운 데이터를 프로그램 할 수 있도록 준비하는 동작을 포함한다. 비휘발성 메모리 장치 내 특정 영역에 포함된 데이터를 삭제하는 데 소요되는 시간은 비휘발성 메모리 장치의 셀 구조 혹은 셀 특성 등에 따라 달라질 수 있다. 반면, 비휘발성 메모리 장치 내 삭제(erase)할 영역을 탐색하는데 소요되는 시간은 비휘발성 메모리 장치를 제어하는 방법과 장치에 따라 달라질 수 있다. 가비지 컬렉션 단계 중에서 시간이 오래 걸리는 삭제를 위한 시간을 줄이거나 효율성을 높이는 것보다는 그 외 과정에서 소요되는 시간을 줄이거나 효율성을 높이는 것을 우선하여 고려한다. 상세한 설명에서 제시되는 실시예는 본 발명의 특징을 보다 더 이해하기 쉽게 하기 위하여 필요한 부분을 우선하여 설명하며, 이를 위한 특정한 상황 혹은 환경을 가정할 수 있다. 하지만 이는 이해를 위해 만든 환경이므로 예외의 상황이나 다르게 변형된 환경과 조건에서도 본 발명의 실시예는 적용될 수 있다.
도 1을 참조하면, 가비지 컬렉션(GC)은 호스트(102, 도 2참조)에서 전달되는 명령 없이 메모리 시스템 스스로 수행할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150) 내 복수의 데이터 블록(40_1)으로부터 유저 데이터를 읽어, 컨트롤러(130) 내에 배치된 메모리(38)에 저장한 뒤, 메모리 장치(144) 내 프리블록(40_2)에 유저 데이터를 프로그램할 수 있다. 여기서, 복수의 데이터 블록(40_1)에는 더 이상 새로운 데이터를 프로그램할 수 없는 블록이 포함될 수 있다.
컨트롤러(130)는 메모리 장치(150) 내 기 설정된 범위의 유효 데이터를 탐색하는 탐색부(32), 및 탐색을 위한 시간 및 기 설정된 범위를 결정하고 탐색 결과를 수신하여 메모리(144)에 전달하는 탐색제어부(34)를 포함할 수 있다. 여기서, 컨트롤러(30)는 적어도 하나의 프로세서와 적어도 하나의 메모리 장치를 포함할 수 있다. 실시예에 따라, 탐색부(32)와 탐색제어부(34)는 적어도 하나의 프로세서가 적어도 하나의 메모리 장치를 이용하여 유효 데이터를 탐색하기 위해 설계된 회로 혹은 펌웨어 등으로 구현될 수 있다.
가비지 컬렉션을 위해서, 컨트롤러(130)는 복수의 데이터 블록(40_1)에서 유효한 데이터를 탐색해야 한다. 이때, 컨트롤러(30)는 메모리 장치(150) 내 모든 데이터 블록(40_1)에 대해 유효 데이터를 탐색하는 것이 아니라, 데이터 블록(40_1)의 기 설정된 범위에 한정하여 유효 데이터를 탐색할 수 있다. 이 경우, 가비지 컬렉션을 위해 프리 블록(40_2)에 저장할 데이터를 탐색하는 데 소요되는 자원(예, 시간, 전력)을 줄일 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
실시예에 따라, 도 1에서 설명한 탐색부(32)와 탐색제어부(34)는 도 2에서 설명한 컨트롤러(130) 내 적어도 하나의 프로세서(134)와 적어도 하나의 메모리(144)를 통해 구현될 수 있다.
또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
즉, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 수신되는 복수의 커맨드들, 및 커맨드들에 해당하는 복수의 커맨드 동작들의 수행 결과들을, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 최상의 채널들(또는 웨이들)을 통해, 송수신한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)의 상태에 상응하여, 커맨드들이 메모리 장치(150)의 메모리 다이들로 전송되는 전송 채널들(또는 전송 웨이들)과, 커맨드 동작들의 수행 결과들이 메모리 장치(150)의 메모리 다이들로부터 수신되는 수신 채널들(또는 수신 웨이들)을, 각각 독립적으로 관리한다. 예컨대, 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 제1커맨드가 전송되는 전송 채널(또는 전송 웨이)과, 제1커맨드에 해당하는 제1커맨드 동작의 수행 결과가 수신되는 수신 채널(또는 수신 웨이)을, 각각 독립적인 최상의 채널들(또는 웨이들)로 결정, 일 예로 전송 채널(또는 전송 웨이)을 제1최상의 채널(또는 웨이)로 결정하고, 수신 채널(또는 수신 웨이)을 제1최상의 채널(또는 웨이)로 결정하거나 제2최상의 채널(또는 웨이)로 결정한 후, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드의 전송과, 제1커맨드 동작의 수행 결과의 수신을, 각각 수행한다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다. 여기서, 후술할 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 다이들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 송수신하는 경우를 일 예로 하여 설명하지만, 컨트롤러(130) 및 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들을 각각의 메모리 시스템들에서 수행한 이후의 수행 결과들을, 송수신하는 경우에도 동일하게 적용될 수 있다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 커맨드들의 전송, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행, 및 커맨드 동작들에 대한 수행 결과들의 전송을, 처리함에 대해서는, 이하 도 3 내지 도 5에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.
도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
실시예에 따라, 도 3에서 설명하는 상태 관리자(42)는 도 1에서 설명한 탐색부(32) 및 탐색제어부(34)를 포함할 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
도 4 내지 도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우의 일 예를 개략적으로 설명하기 위한 도면이다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 도 2에 도시한 메모리 시스템(110)에서 호스트(102)로부터 복수의 커맨드들을 수신하여 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드(write command)들을 수신하여 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하거나, 호스트(102)로부터 복수의 리드 커맨드(read command)들을 수신하여 리드 커맨드들에 해당하는 리드 동작들을 수행, 호스트(102)로부터 수신된 복수의 이레이즈 커맨드(erase command)들을 수신하여 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행, 또는 호스트(102)로부터 복수의 라이트 커맨드들 및 복수의 리드 커맨드들을 함께 수신하여 라이트 커맨드들 및 리드 커맨드들에 해당하는 프로그램 동작들 및 리드 동작들을 수행할 경우를 일 예로 하여 보다 구체적으로 설명하기로 한다.
여기서, 본 발명의 실시 예에서는, 호스트(102)로부터 복수의 커맨드들을 수신하여, 호스트(102)로부터 수신된 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우, 호스트(102)로부터 수신된 복수의 커맨드들을, 컨트롤러(130)와 메모리 장치(150) 간, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에 대한 복수의 채널(channel)들(또는 웨이(way)들)을 통해, 메모리 장치(150), 특히 메모리 장치(150)의 해당하는 메모리 다이들로 전송하며, 또한 메모리 장치(150)의 메모리 다이들에서 수행된 커맨드 동작들의 수행 결과들을, 복수의 채널들(또는 웨이들)을 통해 수신한 후, 호스트(102)로부터 수신된 커맨드들의 응답으로, 수행 결과들을 호스트(102)로 제공한다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)에 대한 상태를 확인한 후, 채널들 또는 웨이들의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 각각 독립적으로 최상(best)의 채널들(또는 웨이들)을 결정하며, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 송수신한다.
즉, 본 발명의 실시 예에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 메모리 다이들이 포함된 메모리 장치(150)에서의 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 커맨드들의 전송 채널들(또는 전송 웨이들)로 결정하며, 또한 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행할 경우, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 커맨드 동작들에 대한 수행 결과들의 수신 채널들(또는 수신 웨이들)로 결정한다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라, 복수의 채널들(또는 웨이들)에서 최상의 채널들(또는 웨이들)을, 커맨드들의 전송 채널들(또는 전송 웨이들)과, 수행 결과들의 수신 채널들(또는 수신 웨이들)로, 각각 독립적으로 결정한다. 예컨대, 컨트롤러(130)는, 복수의 채널들(또는 웨이들)에서 제1최상의 채널들(또는 웨이들)을, 호스트(102)로부터 수신된 제1커맨드들에 대한 전송 채널들(또는 전송 웨이들)로 결정하고, 제1최상의 채널들(또는 웨이들) 또는 제2최상의 채널들(또는 웨이들)을, 제1커맨드들에 해당하는 제1커맨드 동작들의 수행 결과들에 대한 수신 채널들(또는 수신 웨이들)로 결정하며, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드들의 전송과, 제1커맨드 동작들의 수행 결과들의 수신을, 각각 수행한다.
그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들과, 메모리 장치(150)로부터 수신되는 커맨드 동작들의 수행 결과들 간을 매칭(matching)한 후, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다. 이때, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 커맨드들에 대한 응답으로 호스트(102)로 제공한다. 여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 다이들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 송수신하는 경우를 일 예로 하여 설명하지만, 컨트롤러(130) 및 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들을 각각의 메모리 시스템들에서 수행한 이후의 수행 결과들을, 송수신하는 경우에도 동일하게 적용될 수 있다.
다시 말해, 본 발명의 실시 예에서는, 컨트롤러(130)와 메모리 장치(150)를 포함한 메모리 시스템(110)이 복수개가 존재하는 데이터 처리 시스템에서, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 커맨드들에 해당하는 커맨드 동작들이, 컨트롤러(130)와 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서 수행되도록, 호스트(102)로부터 수신된 복수의 커맨드들을, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해 전송하며, 또한 복수의 메모리 시스템들에서의 커맨드 동작들의 수행 결과들을, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해 수신한다. 이때, 본 발명의 실시 예에서는, 복수의 메모리 시스템들에 대한 제어 및 관리 기능을 수행하는 임의의 메모리 시스템, 예컨대 마스터(master) 메모리 시스템이, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)에서, 최상의 전송 채널들(또는 전송 웨이들)과 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한 후, 최상의 전송 채널들(또는 전송 웨이들)과 수신 채널들(또는 수신 웨이들)을 통해, 복수의 커맨드들과 커맨드 동작들의 수행 결과들을, 각각 송수신한다.
여기서, 본 발명의 실시 예에서는, 복수의 메모리 시스템들의 정보에 상응하여, 복수의 메모리 시스템들에서 제1메모리 시스템을 마스터 메모리 시스템으로 결정하거나, 또는 복수의 메모리 시스템들 간 경쟁(contention)을 통해 제1메모리 시스템을 마스터 메모리 시스템으로 결정한 후, 나머지 메모리 시스템들을 슬레이브(slave) 메모리 시스템들로 결정한다. 또한, 본 발명의 실시 예에서는, 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 각각 독립적으로 전송 채널들(또는 전송 웨이들)과 수신 채널들(또는 수신 웨이들)로 결정한다. 그리고, 본 발명의 실시 예에서는, 마스터 메모리 시스템의 컨트롤러가, 호스트(102)로부터 수신된 복수의 커맨드들을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 메모리 시스템들에서 해당하는 메모리 시스템들로 전송하고, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 복수의 메모리 시스템들에서 해당하는 메모리 시스템들로부터 수신하며, 커맨드 동작들의 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로 호스트(102)로 제공한다. 여기서, 본 발명의 실시 예에서는, 마스터 메모리 시스템을, 메모리 시스템들의 정보에 따라 또는 메모리 시스템들 간의 경쟁을 통해, 제1메모리 시스템에서 다른 나머지 메모리 시스템들로 변경, 다시 말해 슬레이브 메모리 시스템들에서의 제2메모리 시스템으로, 동적으로 변경할 수 있으며, 제2메모리 시스템이 마스터 메모리 시스템이 될 경우, 제1메모리 시스템은 슬레이브 메모리 시스템이 된다.
즉, 본 발명의 실시 예에서는, 전술한 바와 같이, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인하거나, 또는 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한다. 여기서, 본 발명의 실시 예에서는, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정할 수 있다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명의 실시 예에서는, 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵 데이터를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 아울러, 본 발명의 실시 예에서는, 아울러, 본 발명의 실시 예에서는, 전술한 호스트(102)로부터 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신하여, 복수의 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명의 실시 예에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 제1맵 데이터, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 제2맵 데이터가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블 또는 L2P 맵 리스트를 포함한 제1맵 데이터와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블 또는 P2L 맵 리스트를 포함한 제2맵 데이터를, 메모리 장치(150)의 메모리 블록들에서의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 라이트하여 저장한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 제1맵 데이터와 제2맵 데이터 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는, 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 데이터의 맵 세그먼트(map segment)들로 제1맵 데이터의 L2P 세그먼트들과 제2맵 데이터의 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하여, 맵 세그먼트들을 업데이트한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 라이트 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 저장, 즉 프로그램 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 프로그램 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터의 리드 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 리드 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 리드 동작들의 수행 결과들, 다시 말해 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 유저 데이터를 호스트(102)로 제공한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 이레이즈 커맨드에 해당하는 메모리 장치(150)의 메모리 다이들에서 메모리 블록들에 대한 이레이즈 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 이레이즈 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 이레이즈 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
이렇게 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 전술한 바와 같이, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 메모리 장치(150)로 요청, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 커맨드 동작들의 수행을 요청하며, 또한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신한다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송된 커맨드들과 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신된 수행 결과들 간을 매칭하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답을, 호스트(102)로 제공한다.
여기서, 본 발명의 실시 예에서는, 전술한 바와 같이, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 장치(150)에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정할 뿐만 아니라, 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 시스템들에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인하며, 예컨대 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정한다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다. 또한, 본 발명의 실시 예에서는, 각 메모리 시스템들의 정보, 예컨대 각 메모리 시스템들 또는 각 메모리 시스템들에 포함된 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 동작들에 대한 능력(capability), 일 예로 커맨드 동작들에 대한 수행 능력(performance capability), 처리 능력(process capability), 처리 속도(process speed), 및 처리 레이턴시(process latency) 등에 상응하여, 복수의 메모리 시스템들에서, 마스터 메모리 시스템을 결정한다. 여기서, 마스터 메모리 시스템은, 복수의 메모리 시스템들 간의 경쟁을 통해, 결정될 수도 있으며, 일 예로 호스트(102)와 각 메모리 시스템들 간의 접속 순위에 따른 경쟁을 통해 결정될 수 있다. 그러면 이하에서는, 도 4 내지 도 5를 참조하여 본 발명의 메모리 시스템에서 복수의 커맨드들에 해당하는 커맨드 동작들의 수행에 대해 보다 구체적으로 설명하기로 한다.
우선, 도 4를 참조하면, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 프로그램하여 저장하며, 또한 메모리 블록들(552,554,562,564,572,574,582,584)로의 프로그램 동작에 상응하여, 유저 데이터에 대한 메타 데이터를 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 저장한다.
여기서, 컨트롤러(130)는, 유저 데이터가 메모리 장치(150)의 (552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장됨을 지시하는 정보, 예컨대 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트, 다시 말해 제1맵 데이터의 논리적 세그먼트들, 즉 L2P 세그먼트들과, 제2맵 데이터의 물리적 세그먼트들, 즉 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다.
예컨대, 컨트롤러(130)는, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 제1버퍼(510)에 캐싱(caching) 및 버퍼링(buffering), 즉 유저 데이터의 데이터 세그먼트들(512)을 데이터 버퍼/캐시인 제1버퍼(510)에 저장한 후, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다. 그리고, 컨트롤러(130)는, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터의 데이터 세그먼트들(512)이, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 프로그램되어 저장됨에 따라, 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트하여, 컨트롤러(130)의 메모리(144)에 포함된 제2버퍼(520)에 저장, 즉 유저 데이터에 대한 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 맵 버퍼/캐시인 제2버퍼(520)에 저장한다. 여기서, 컨트롤러(130)의 메모리(144)에서 제2버퍼(520)에는, 전술한 바와 같이, 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)이 저장되거나, 제1맵 데이터의 L2P 세그먼트들(522)에 대한 맵 리스트와, 제2맵 데이터의 P2L 세그먼트들(524)에 대한 맵 리스트가 저장될 수 있다. 아울러, 컨트롤러(130)는, 제2버퍼(520)에 저장된 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행하며, 이때 리드 커맨드들에 해당하는 유저 데이터의 맵 세그먼트들, 예컨대 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 제2버퍼(520)에 로딩하여 확인한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에서 해당하는 메모리 블록들의 페이지에 저장된 유저 데이터를 리드하며, 리드된 유저 데이터의 데이터 세그먼트들(512)을, 제1버퍼(510)에 저장한 후, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행하며, 이때 이레이즈 커맨드들에 해당하는 메모리 블록들을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에서 확인한 후, 확인된 메모리 블록들에 대해 이레이즈 동작을 수행한다.
또한, 도 5를 참조하면, 메모리 장치(150)는, 복수의 메모리 다이(memory die)들, 예컨대 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 메모리 다이3(670)을 포함하며, 각각의 메모리 다이들(610,630,650,670)은, 복수의 플래인(plane)들을 포함, 예컨대 메모리 다이0(610)은, 플래인0(612), 플래인1(616), 플래인2(620), 플래인3(624)을 포함하고, 메모리 다이1(630)은, 플래인0(632), 플래인1(636), 플래인2(640), 플래인3(644)을 포함하며, 메모리 다이2(650)는, 플래인0(652), 플래인1(656), 플래인2(660), 플래인3(664)을 포함하고, 메모리 다이3(670)은, 플래인0(672), 플래인1(676), 플래인2(680), 플래인3(684)을 포함한다. 그리고, 메모리 장치(150)에 포함된 메모리 다이들(610,630,650,670)에서의 각 플래인들(612, 616, 620, 624, 632, 636, 640, 644, 652, 656, 660, 664, 672, 676, 680, 684)은, 복수의 메모리 블록들(614, 618, 622, 626, 634, 638, 642, 646, 654, 658, 662, 666, 674, 678, 682, 686)을 포함, 예컨대 앞서 도 2에서 설명한 바와 같이, 복수의 페이지들, 예컨대 2M개의 페이지들(2MPages)을 포함하는 N개의 블록들(Block0, Block1, …, Block N-1)을 포함한다. 아울러, 메모리 장치(150)는, 각각의 메모리 다이들(610,630,650,670)에 대응하는 복수의 버퍼들, 예컨대 메모리 다이0(610)에 대응하는 버퍼0(628), 메모리 다이1(630)에 대응하는 버퍼1(648), 메모리 다이2(650)에 대응하는 버퍼2(668), 및 메모리 다이3(670)에 대응하는 버퍼3(688)을 포함한다.
그리고, 메모리 장치(150)에 포함된 버퍼들(628,648,668,688)에는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들에 상응하는 데이터가 저장된다. 예컨대, 프로그램 동작들을 수행할 경우에는, 프로그램 동작들에 상응하는 데이터가 버퍼들(628,648,668,688)에 저장된 후, 메모리 다이들(610,630,650,670)의 메모리 블록들에 포함된 페이지들에 저장되며, 리드 동작들을 수행할 경우에는, 리드 동작들에 상응하는 데이터가 메모리 다이들(610,630,650,670)의 메모리 블록들에 포함된 페이지들에서 리드되어 버퍼들(628,648,668,688)에 저장된 후, 컨트롤러(130)를 통해 호스트(102)로 제공된다.
여기서, 본 발명의 실시 예로서 메모리 장치(150)에 포함된 버퍼들(628,648,668,688)이 각각 대응하는 메모리 다이들(610,630,650,670)의 외부에 배치되어 있다. 하지만, 실시예에 따라 각각 대응하는 메모리 다이들(610,630,650,670)의 내부에 포함될 수 있다. 또한, 실시예에 따라, 복수의 버퍼들(628,648,668,688)은 각각의 메모리 다이(610,630,650,670) 내에 포함된 각각의 플래인(612, 616, 620, 624, 632, 636, 640, 644, 652, 656, 660, 664, 672, 676, 680, 684) 또는 각각의 메모리 블록(614, 618, 622, 626, 634, 638, 642, 646, 654, 658, 662, 666, 674, 678, 682, 686)에 대응할 수도 있다. 또한, 실시예에 따라, 메모리 장치(150)에 포함된 버퍼들(628,648,668,688)은 메모리 장치(150)에 포함된 복수의 캐시들 또는 복수의 레지스터(register)들이 될 수도 있다.
이하에서는 전술한 메모리 시스템, 예를 들어, 컨트롤러(130)와 메모리 장치(150)를 포함한 메모리 시스템(110)에서 데이터를 전달하는 방법과 장치를 보다 구체적으로 설명한다. 메모리 시스템(110)에 저장되는 데이터의 양은 더욱 커지고 있고, 메모리 시스템(110)은 한번에 많은 양의 데이터를 읽거나 저장하기를 요구 받고 있다. 한편, 메모리 시스템(110) 내 메모리 장치(150)에 저장된 데이터를 읽는 시간 또는 메모리 장치(150)에 데이터를 쓰는 시간은 컨트롤러(130)가 데이터를 처리하는 시간 또는 컨트롤러(130)와 메모리 장치(150) 간에 데이터가 전달되는 시간보다 더 길다. 컨트롤러(130) 혹은 호스트가 데이터를 처리하는 속도보다 메모리 장치(150)에 데이터를 읽거나 쓰는 시간이 상대적으로 큰 차이(예, 2배)를 가지기 때문에, 메모리 시스템(110)이 보다 빠르게 동작하기 위해서 데이터를 전달하는 과정을 보다 효율적으로 개선할 필요가 있으며, 이는 메모리 시스템(110)에 포함되는 버퍼의 크기에도 영향을 줄 수 있다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 저장장치와 컨트롤러를 포함하는 메모리 시스템의 예를 설명하는 도면이다.
도시된 바와 같이, 메모리 시스템(1002)은 컨트롤러(1004) 및 비휘발성 메모리 저장장치(1006)를 포함하고, 컨트롤러(1004)는 메모리(1008)를 포함한다. 여기서, 실시예에 따라, 메모리(1008)는 도 2 내지 도 3에서 설명하는 메모리(144)에 포함될 수 있다. 실시예에 따라, 메모리(1008)는 휘발성 메모리 장치인 DRAM, SRAM 등으로 구현될 수 있다. 메모리(1008)가 비휘발성 저장장치(1006)와 다른 구조를 가지는 경우, 메모리(1008)에 포함되는 블록(BLK1, BLK2, …, BLKm)은 비휘발성 저장장치(1006)의 구조, 데이터를 형상화한 개념으로 이해할 수 있다.
전원이 공급되지 않아도 저장된 데이터가 유지되는 특성을 가지는 비휘발성 메모리 저장장치(1006)는 데이터를 저장할 수 있는 복수의 블록(BLK1, BLK2, BLK3, BLK4, …, BLKn)을 포함한다. 여기서 n은 5이상의 자연수이다. 데이터를 저장하고 저장된 데이터를 출력하는 비휘발성 메모리 저장장치(1006)의 동작 안전성과 동작 속도 향상 등을 위해 컨트롤러(1004)가 필요하다. 예를 들어, 라이트(write) 동작을 수행하는 동안 비휘발성 메모리 저장장치(1006)는 컨트롤러(1004)로부터 제공된 데이터를 저장할 수 있다. 리드(read) 동작을 통해 비휘발성 메모리 저장장치(1006)는 저장된 데이터를 컨트롤러(1004)에 제공할 수 있다. 컨트롤러(1004)는 이레이스(erase) 동작을 통해 비휘발성 메모리 저장장치(1006)에 저장된 데이터를 삭제할 수 있다.
비휘발성 메모리 저장장치(1006) 내 데이터를 저장할 수 있는 복수의 블록들(BLK1, BLK2, BLK3, BLK4, …, BLKn) 각각은 복수의 페이지들(pages)을 포함한다. 또한, 각각의 페이지는 적어도 하나의 워드라인(WL: Word Line)들로 연결된 복수의 메모리 셀들을 포함할 수 있다.
본 발명의 일 실시예를 보다 쉽게 이해하기 위해 다음과 같이 가정한다. 각각의 페이지 내에 저장된 데이터는 유효 데이터(VD: Valid Data) 혹은 비유효 데이터(IVD: Invalid Data)로 구분할 수 있다. 유효 데이터란 페이지 내에 저장된 데이터의 최종 업데이트 값이 기록되어 있는 것으로, 페이지의 물리적 주소가 맵 테이블을 통해 메모리 시스템과 연동하는 호스트가 인식할 수 있는 논리적 주소와 맵핑 되어 있는 경우를 포함한다. 비유효 데이터란 페이지 내에 데이터가 있더라도, 데이터의 업데이트 요청 이전의 값이 기록되어 있는 경우로서, 페이지의 물리적 주소가 맵 테이블에서 사용되지 않는 경우를 포함할 수 있다.
한편, 페이지가 비어 있어 데이터가 없는 경우를 프리 블록으로 간주할 수 있다. 프리 블록은 페이지 내에 모든 셀들에 새로운 데이터를 저장할 수 있음을 가리킨다. 각각의 페이지에는 물리적으로 데이터가 저장될 수 있으나, 여기서는 그 물리적인 데이터들이 유효 것인가의 논리적인 판단으로 구분하여 유효 데이터(VD1, VD2, VD3, …, VDq)와 비유효 데이터(IVD1, …, IVDp)로 표기할 수 있다. 여기서 q 및 p는 4이상의 자연수이다.
컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)에 저장된 데이터를 엑세스하여 데이터를 읽고, 필요에 따라 컨트롤러(1004) 내 메모리(1008)에 로딩(loading) 혹은 저장할 수 있다. 예를 들어, 비휘발성 메모리 저장장치(1006)의 데이터 중에서 자주 쓰이는 데이터를 컨트롤러(1004) 내 메모리(1008)에 저장하면, 컨트롤러(1006)가 저장해 놓은 데이터를 비휘발성 메모리 저장장치(1006)에 엑세스하여 읽지 않고 메모리(1008) 내에 저장된 데이터를 활용하여 보다 더 빠른 데이터의 입, 출력을 수행할 수 있다. 특히, 컨트롤러(1004)가 최근에 처리했던 데이터를 메모리(1008)에서 엑세스하면, 비휘발성 메모리 저장장치(1006) 내 저장된 데이터를 읽는 것보다 더 빠르게 데이터를 처리할 수 있다.
본 발명의 일 실시예에서 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)에서 유효 데이터를 탐색하고, 탐색된 데이터를 비휘발성 메모리 저장장치의 사용가능한 빈 블록으로 이동시킨 뒤, 새로운 블록에 저장된 데이터의 맵 테이블을 갱신할 수 있다. 만약 비휘발성 메모리 저장장치(1005)의 특정한 블록 내 모든 페이지가 비유효 데이터를 포함하는 경우, 컨트롤러(1004)는 해당 블록을 삭제할 수 있다. 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)에서 수행하는 탐색, 이동, 갱신, 삭제 등의 동작에 소요된 시간을 측정할 수 있다. 한편, 컨트롤러(1004)는 측정된 시간과 임계 시간을 비교하여, 전술한 동작들을 반복하거나 종료할 수 있다.
컨트롤러(1004) 내 메모리(1008)는 컨트롤러(1004)의 동작을 지원하고 효율성을 높이기 위해 포함된 저장장치이다. 실시예에 따라, 메모리(1008)는 컨트롤러(1004)의 외부에 배치될 수도 있다. 한편, 메모리(1008)는 비휘발성 메모리 저장장치(1006)와는 다르게 전원이 끊기면 저장된 데이터가 모두 날아가는 휘발성 메모리 저장장치를 포함할 수 있다. 예를 들어, 메모리 시스템(1002)은 솔리드 스테이트 드라이브(SSD: Solid State Drive)일 수 있다. 비휘발성 메모리 저장장치(1006)는 낸드 플래시(NAND FLASH) 혹은 노어 플래시(NOR FLASH), 메모리(1008)는 디램(DRAM) 혹은 에스램(SRAM)을 포함할 수 있다.
실시예에 따라, 메모리(1008)는 데이터를 저장하는 복수의 블록, 셀 등을 포함할 수 있다. 실시예에 따라, 메모리(1008)는 비휘발성 메모리 저장장치(1006)와 유사한 구조를 가지거나, 서로 다른 구조를 가질 수도 있다. 예를 들어, 메모리(1008)는 데이터를 저장할 수 있는 복수의 블록들(BLK1, BLK2, …, BLKm)을 포함하며, 각각의 블록은 복수의 페이지들(pages)을 포함하고, 또한 각각의 페이지들은 적어도 하나의 워드라인(WL: Word Line)에 연결된 복수의 메모리 셀들을 포함한다. 여기서 m은 3이상의 자연수이다.
실시예에 따라, 메모리(1008) 내 블록은 비휘발성 메모리 저장장치(1006) 내 블록과 동일한 저장용량을 가지거나, 서로 다른 저장용량을 가질 수 있다. 메모리(1008)는 비휘발성 메모리 저장장치(1006)보다 저장 용량이 작고 휘발성 특징을 가지고 있어, 데이터 저장 목적보다는 컨트롤러(1004)가 데이터를 처리하는 속도를 빠르게 하도록 지원하는 역할을 우선하여 수행할 수 있다.
본 발명의 일 실시예에서, 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006) 내 데이터를 기 설정된 범위의 단위로 탐색할 때, 컨트롤러(1004)는 기 설정된 범위의 데이터를 처리하기 위해 메모리(1008)에 저장할 수 있다. 예를 들어, 컨트롤러(1004)는 비휘발성 메모리 저장장치(1004) 내 저장된 데이터를 기 설정된 범위로 탐색하여 인지된 유효 데이터를 비휘발성 메모리 저장장치(1006) 내 새로운 블록에 이동한 후 맵 테이블에 주소를 갱신할 때까지 메모리(1008) 내에 저장할 수 있다.
이하에서는 메모리 시스템(1002)의 동작을 위해 메모리(1008)에 기본적으로 로딩되는 데이터를 저장하는 용량을 제외하고, 비휘발성 메모리 저장장치(1004) 내 유효 데이터를 탐색하는 데 사용되는 용량에 한정하여 설명한다. 따라서 본 발명의 실시예에 따른 컨트롤러(1004)의 동작이 시작되기 전 초기 상태에는 메모리(1008)가 비어 있다고 가정한다.
도 7은 본 발명의 실시예에 따른 페이지 단위로 엑세스하여 컨트롤러 내 메모리에 저장하는 예를 설명하는 도면이다.
도시된 바와 같이, 메모리(1008A)는 도 6의 메모리(1008)와 동일한 구조를 가질 수 있다. 메모리(1008A)는 가비지 컬렉션을 기 설정된 범위로 탐색하는 실시예를 설명하기 위한 것이다.
일 실시예에 따라, 가비지 컬렉션을 위해 소모되는 시간을 관리하기 위해 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)에 저장된 모든 데이터 중 일부만을 기 설정된 범위로 설정하여 유효 데이터를 탐색한다. 여기서 기 설정된 범위는 컨트롤러(1004) 내 메모리(1008A)의 저장용량에 대응하여 결정될 수 있다. 예를 들어, 비휘발성 메모리 저장장치(1006)의 저장용량이 128G이고 메모리(1008A)의 저장용량이 2G라면, 기 설정된 범위는 2G보다 작은 값으로 결정될 수 있다. 만약 기 설정된 범위가 1G라면, 비휘발성 메모리 저장장치(1006)의 128G 저장용량을 1G의 단위로 설정하여 유효 데이터를 탐색할 수 있다.
한편, 실시예에 따라, 메모리(1008A)에 유효 데이터를 추가 저장할 수 없을 때까지 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)에서 유효 데이터를 탐색할 수도 있다. 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)의 데이터를 페이지 단위로 엑세스하여 유효 데이터만을 메모리(1008A)에 저장할 수 있다. 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006) 내 특정 위치부터 페이지 단위로 유효 데이터(VD1, VD2, VD3, …, VDq)만을 순차적으로 읽어 메모리(1008A)에 저장하고, 메모리(1008A)에 더 이상의 데이터를 로딩 할 수 없는 경우 유효 데이터 탐색을 종료할 수 있다. 여기서, q는 4이상의 자연수이다.
도 6에서 설명한 메모리(1008)와 같이, 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006) 내 복수의 블록에 저장된 유효 데이터를 순차적으로 찾아 더 이상 데이터가 추가 저장될 수 없을 때까지 메모리(1008A)에 저장할 수 있다. 저장된 유효 데이터는 비휘발성 메모리 저장장치(1006) 내 복수의 사용가능한 빈(프리) 블록(BLK1, BLK2, …, BLKm)에 대응하도록 정렬될 수 있다. 도 8과 같이, 메모리(1008A) 내에 블록(BLK1, BLK2, …, BLKm)을 구성하고 있는 페이지 중 저장가능한 빈 페이지가 q개 만큼 있다 가정한다. 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006) 내에 유효 데이터를 q개 만큼 찾아서 메모리(1008A) 내 하나의 블록에 저장한다. 여기서, m은 3이상의 자연수이다.
실시예에 따라, 메모리(1008A) 내 블록(BLK1, BLK2, …, BLKm)은 논리적인 영역일 수 있다. 예를 들어, 메모리(1008A)와 비휘발성 메모리 저장장치(1006)가 동일한 구조를 가지는 경우, 메모리(1008A)와 비휘발성 메모리 저장장치(1006)의 블록들은 서로 대응하여 사용될 수 있다. 하지만, 메모리(1008A)와 비휘발성 메모리 저장장치(1006)가 서로 다른 구조를 가지는 경우, 메모리(1008A) 내 데이터가 저장될 수 있는 영역을 비휘발성 메모리 저장장치(1006) 내 블록(BLK1, BLK2, …, BLKm)에 대응시켜 논리적으로 구분하여 복수의 블록(BLK1, BLK2, …, BLKm)이 존재하는 것과 같이 생각할 수 있다.
실시예에 따라, 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006) 내에 유효 데이터를 탐색할 때 일정한 규칙 없이 임의의 순서로 탐색하는 것도 가능하다. 또한 탐색된 유효 데이터를 메모리(1008A)로 저장할 때 역시 임의의 순서로 저장할 수 있다.
본 발명의 실시예들은 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006)에서 어떤 순서로 유효 데이터 탐색하는가, 그리고 컨트롤러(1004)가 탐색된 유효 데이터를 어떤 순서로 메모리(1008A)에 저장하는가에 관한 것 보다 비휘발성 메모리 저장장치(1008)에서 기 설정된 범위로 유효 데이터를 찾는 것에 초점을 맞추고 있다. 따라서, 탐색 순서와 저장 순서는 어떠한 방법을 사용해도 무방하며, 본 발명을 제한하지 않을 수 있다.
도 8은 본 발명의 일 실시예에 따른 블록 단위로 엑세스하여 컨트롤러 내 메모리에 저장하는 예를 설명하는 도면이다.
도시된 바와 같이, 메모리(1008B)는 도 6의 메모리(1008)와 구조가 동일 할 수 있다. 메모리(1008B)는 가비지 컬렉션을 기 설정된 범위로 탐색하는 실시예를 설명하기 위한 또다른 예이다.
메모리(1008B)는 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006)의 데이터를 블록 단위로 엑세스하여 저장하는 데이터 영역(1102)과 데이터 영역(1102)에서 유효 데이터를 선택하여 저장하는 유효 데이터 영역(1104)을 포함할 수 있다.
도 8에서도 앞서 설명한 바와 같이, 가비지 컬렉션을 위해 소모되는 시간을 관리하기 위해 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006)의 데이터 중 전부가 아닌 기 설정된 범위만큼 유효 데이터를 탐색한다. 여기서 기 설정된 범위는 컨트롤러(1004) 내 메모리(1008B)의 저장용량에 대응하여 결정된다.
보다 자세하게는 메모리(1008B)에 유효 데이터를 추가 저장할 수 없을 때까지 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)에서 블록 단위로 데이터를 데이터 영역(1102)에 로딩 할 수 있다. 도 9에서, 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006)에 저장된 데이터를 도 8에서 설명한 페이지 단위가 아닌 블록 단위로 기 설정된 용량만큼 엑세스하여 메모리(1008B)에 저장한 후, 메모리(1008B)에 저장된 데이터 중에서 유효 데이터를 선택할 수 있다는 점에서 도 8의 예시와는 차이가 있다. 메모리(1000B) 내 데이터 영역(1102)에는 비휘발성 메모리 저장장치(1006)에 포함된 블록을 그대로 로딩 하기 때문에 유효 데이터(VD1, VD2, VD3, …, VDq, …, VDq')와 비유효 데이터(IVD1, …, IVDp)가 포함될 수 있다. 그러나, 메모리(1008B) 내 유효 데이터 영역(1104)에는 데이터 영역(1102)에서 유효 데이터(VD1, VD2, VD3, …, VDq, …, VDq')만을 선택하여 저장될 수 있다. 여기서, q, q' 및 p는 4이상의 자연수이다.
도 8의 구성에서는 메모리(1008B)와 같이 데이터 영역(1102)과 유효 데이터 영역(1104)으로 나눌 수 있다. 데이터 영역(1102)은 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006) 내에 데이터를 블록단위로 엑세스하여 저장한 복수의 블록(BLK1, …, BLKr)으로 구성되어 있다. 유효 데이터 영역(1104)은 컨트롤러(1004)가 데이터 영역(1102)의 데이터 중에서 유효 데이터를 선택하여 저장하는 복수의 블록(BLK(m-r), …, BLKm)으로 구성되어 있다. 여기서 r은 2이상 m 미만의 자연수이다.
메모리(1008B) 내 데이터 영역(1102)은 메모리(1008B) 내 유효 데이터 영역(1104)보다 클 수 있다. 예를 들어 데이터 영역(1102)는 유효 데이터 영역(1104)보다 1.5배, 2배, 3배, 또는 4배의 크기를 가질 수 있다. 다만 실시예에 따라 메모리(1008B) 내 데이터 영역(1102)과 유효 데이터 영역(1104)으로 할당되는 용량은 동적으로 결정될 수 있다. 이는 비휘발성 메모리 저장장치(1006)에서 블록 단위로 로딩되는 데이터 중 유효 데이터가 차지하는 비율이 계속 변화하기 때문이다. 예를 들어, 메모리(1008B) 내 데이터 영역(1102)과 유효 데이터 영역(1104)으로 할당되는 용량은 맵 데이터, 데이터 특성, 데이터 패턴 등의 정보를 통해 동적으로 결정될 수 있다.
데이터 영역(1102)과 유효 데이터 영역(1104)에 데이터를 읽어 오거나 데이터를 선택하여 복사하는 방법 및 순서도 다양하게 구현될 수 있다. 실시예에 따라, 데이터 영역(1102)을 구성할 때 하나의 블록을 저장한 후 해당 블록 내에서 유효 데이터를 찾아 유효 데이터 영역(1104)으로 복사할 수 있다. 다른 실시예에서는 데이터 영역(1102)을 구성할 때 복수의 블록을 저장한 후 해당 복수의 블록 내에서 유효 데이터를 찾아 유효 데이터 영역(1104)으로 복사할 수도 있다. 또 다른 실시예에서는 데이터 영역(1102)에 데이터를 채운 후 유효 데이터를 선택하여 유효 데이터 영역(1104)으로 복사할 수도 있다.
도 9는 본 발명의 일 실시예에 따른 비휘발성 메모리 저장장치 내 데이터를 호스트가 사용하는 데이터 단위로 나눈 예를 설명하는 도면이다.
도시된 바와 같이, 비휘발성 메모리 저장장치(1006A)는 도 7의 비휘발성 메모리 저장장치(1006)와 동일한 구조를 가질 수 있다. 비휘발성 메모리 저장장치(1006A)는 가비지 컬렉션을 기 설정된 범위로 탐색하는 실시예를 설명하기 위한 만든 예이다.
도 9 역시 앞서 설명한 바와 같이, 가비지 컬렉션을 위해 소모되는 시간을 관리하기 위해 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006) 내 데이터 중 기 설정된 범위에서 유효 데이터를 탐색한다. 여기서 기 설정된 범위는 호스트가 사용하는 데이터 단위에 대응하여 결정된다.
호스트가 사용하는 데이터 단위에는 호스트가 비휘발성 메모리 저장장치(1006A) 내 데이터 영역을 N(2이상의 자연수)등분한 것처럼 다양하게 만들 수 있다. 본 발명의 일 실시예에서는 호스트가 사용하는 데이터 단위의 예로 논리 페이지 넘버(Logical Page Number, LPN)를 이용할 수 있다.
논리 페이지 넘버와 비교되는 개념으로는 물리 페이지 넘버(Physical Page Number, PPN) 가 있다. 물리 페이지 넘버는 비휘발성 메모리 저장장치(1006A)의 관점에서 물리적으로 연속되어 있는 실제 페이지 일련 번호를 뜻한다. 반면에 논리 페이지 넘버는 비휘발성 메모리 저장장치(1006A) 내에 실제 물리적 페이지 일련 번호가 아닌 호스트의 관점에서 만든 새로운 페이지 일련 번호를 뜻한다. 호스트가 논리 페이지 넘버(LPN)를 사용하여 데이터를 전달하거나 가리키는 대신, 메모리 시스템에 포함된 컨트롤러가 실제 데이터가 저장되는 비휘발성 메모리 저장장치(1006A) 내 주소인 물리 페이지 넘버(PPN)와 호스트가 사용하는 논리 페이지 넘버(LPN)를 매칭시켜 관리할 필요가 있다.
한편, 실시예에 따라, 도 7의 비휘발성 메모리 저장장치(1006)의 복수의 블록들(BLK1, BLK2, BLK3, …, BLKn)을 도 10의 비휘발성 메모리 저장장치(1006A)의 복수의 블록들(BLK1, BLK2, BLK3, …, BLKn)과 같이 논리 페이지 넘버 단위로 나눌 수 있다. 여기서 논리 페이지 넘버라 함은 순서가 특별히 정해져 있지 않아 사용자가 임의로 정할 수 있어 다양한 실시예 형태가 나올 수 있다. 즉, 실시예는 논리 페이지 넘버라는 개념에 한정되지 않고, 비휘발성 메모리 저장장치(1006A)를 기 설정된 범위만큼 나누어 탐색하기 위한 것이라는 특징이 있다.
컨트롤러(1004)가 비휘발성 메모리 저장장치(1006A)의 데이터를 논리 페이지 단위로 나누어 탐색할 경우, 전체 메모리 용량과 비교하여 상대적으로 너무 작은 용량을 지속적으로 탐색할 수 있다. 이러한 경우에는 컨트롤러(1004)가 같은 명령을 과도하게 많이 수행하여 시스템의 무리를 줄 수 있다. 이와 같이 비효율적인 명령일 수 있으므로 본 발명의 실시예는 도 10의 제1 테이블(TB_A)과 같이 그룹화 하여 탐색하는 것도 함께 고려한다.
본 발명의 일 실시예에 따라, 비휘발성 메모리 저장장치(1006A)는 복수의 페이지(LPN1, LPN2, LPN3, …)를 포함하는 복수의 블록(BLK1, BLK2, BLK3, …, BLKn)으로 구성되어 있다.
일 실시예에 따라, 비휘발성 메모리 저장장치(1006A)가 이미 논리 페이지 넘버 단위로 나뉘어져 있다고 가정한 후 그룹화 하여 탐색한다. 도 10의 제1 테이블(TB_A)과 같이, 제1그룹(A1)은 논리 페이지 넘버 1부터 1000까지, 제2그룹(A2)은 논리 페이지 넘버 1001부터 2000까지, 제3그룹(A3)은 논리 페이지 넘버 2001부터 3000까지로 각각 구분하여 정할 수 있다. 그룹화 할 때 논리 페이지 넘버를 100개씩 혹은 1000개씩 등 사용자의 선택에 따라 범위를 다르게 설정하여 다양한 실시예를 만들 수 있다.
위와 같이 비휘발성 메모리 저장장치(1006A)를 로직 페이지 넘버로 나눈 범위 혹은 이를 그룹화한 범위에서 유효 데이터를 탐색한다. 즉 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006A)에서 로직 페이지 넘버의 기 설정된 개수에 상응하는 유효 데이터를 탐색한다.
각각의 로직 페이지 넘버에 할당된 데이터들의 유효 데이터의 유무를 미리 판단 가능하다고 가정할 수 있다. 컨트롤러(1004)는 비휘발성 메모리 저장장치A(1006A)에서 유효 데이터가 있는 로직 페이지 넘버의 기 설정된 개수만큼 유효 데이터를 탐색하는 방법이 가능할 수 있다.
또 다른 예로서 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006A)에서 비유효 데이터가 있는 로직 페이지 넘버의 기 설정된 개수만큼의 영역을 탐색하는 실시예가 있다. 즉 컨트롤러(1004)가 로직 페이지 넘버를 순서대로 체크하면서 유효 데이터를 탐색한다. 만약 비유효 로직 페이지 넘버의 개수가 기 설정된 개수만큼 체크되었을 때 탐색을 멈출 수 있다.
도 10은 본 발명의 일 실시예에 따른 비휘발성 메모리 저장장치 내 데이터를 호스트가 사용하는 데이터 단위로 나눈 예를 설명하는 도면이다.
도시된 바와 같이, 비휘발성 메모리 저장장치(1006B)는 도 6의 비휘발성 메모리 저장장치(1006)와 구조가 동일할 수 있다. 비휘발성 메모리 저장장치(1006B)는 가비지 컬렉션을 기 설정된 범위로 탐색하는 실시예를 설명하기 위한 만든 것이다.
도 10 역시 앞서 설명한 바와 마찬가지로, 가비지 컬렉션을 위해 소모되는 시간을 관리하기 위해 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006) 내 데이터 중 기 설정된 범위에서 유효 데이터를 탐색한다. 여기서 기 설정된 범위는 호스트가 사용하는 데이터 단위에 대응하여 결정된다.
호스트가 사용하는 데이터 단위에는 호스트가 비휘발성 메모리 저장장치(1006B) 내 데이터 영역을 N(2이상의 자연수)등분한 것처럼 다양하게 만들 수 있다. 본 발명의 일 실시예에서는 호스트가 사용하는 데이터 단위의 예로 논리 블록 넘버(LBN: Logical Block Number) 또는 논리 블록 주소(logical Block Address, LBA)를 이용할 수 있다.
여기서, 논리 블록 주소(LBA)는 논리 블록 주소 지정(Logical Block Addressing) 방법에 따른 것으로, 컴퓨팅 장치와 연동하는 저장 장치에 기록되는 데이터 블록의 위치를 지정하는데 쓰이는 형식일 수 있다. 종래의 하드 디스크의 경우, 하드 디스크에 포함된 물리적 구조인 실린더, 헤드, 섹터(Cylinder-Head-Sector, CHS)를 가리키는 주소 지정 방식을 사용했었다. 다만, 하든 디스크의 물리적 구조에 대응하는 주소 체계는 하드 디스크의 저장 용량이 커지면서 한계에 이르렀다. 이러한 대용량의 저장장치에서는 하드 디스크의 물리적 구조에 대응하지 않고, 섹터를 일렬로 논리적인 순서로 나열하여 섹터의 번호를 부여하는 (예, 0부터 순서대로) 방식으로 주소를 지정할 수 있다.
논리 블록 넘버와 비교되는 개념으로는 물리 블록 넘버(PPN: Physical Block Number) 또는 물리 블록 주소(Physical Block Address, PBA)가 있다. 물리 블록 넘버는 비휘발성 메모리 저장장치(1006B)의 관점에서 물리적으로 연속되어 있는 실제 블록 일련 번호를 뜻한다. 반면에 논리 블록 넘버는 비휘발성 메모리 저장장치(1006B) 내에 실제 물리적 블록 일련 번호가 아닌 호스트의 관점에서 만든 새로운 블록 일련 번호를 뜻한다. 호스트가 논리 블록 넘버(LBN) 또는 논리 블록 주소(LBA)만으로 데이터를 전달하거나 가리키는 대신, 메모리 시스템에 포함된 컨트롤러가 실제 데이터가 저장되는 비휘발성 메모리 저장장치(1006B) 내 주소인 물리 블록 넘버(PBN) 또는 물리 블록 주소(PBA)와 호스트가 사용하는 논리 블록 넘버(LBN) 또는 논리 블록 주소(LBA)를 매칭시켜 관리할 필요가 있다.
일 예로 수퍼 블록(Super Block)을 사용할 수 있다. 비휘발성 메모리 저장장치(1006A) 내에 유효 데이터를 찾는 기 설정된 범위를 수퍼 블록에 대응하는 데이터 크기로 설정할 수 있다. 실시예에 따라, 수퍼 블록은 연속된 여러 개의 블록들을 그룹화하여 설정되거나, 복수의 블록 마다 일부를 그룹화하여 설정될 수도 있다. 비휘발성 메모리 저장장치(1006B)는 호스트가 사용하는 수퍼 블록 단위로 구분될 수 있으며, 이러한 수퍼 블록 단위를 유효 데이터를 찾는 기 설정된 범위로 사용할 수 있다.
한편, 실시예에 따라, 도 6의 비휘발성 메모리 저장장치(1006)의 복수의 블록들(BLK1, BLK2, BLK3, …, BLKn)을 도 10의 비휘발성 메모리 저장장치(1006B)의 복수의 블록들(LBN1, LBN2, LBN3, …)과 같이 논리 블록 넘버 단위로 나눌 수 있다. 여기서 논리 블록 넘버라 함은 순서가 특별히 정해져 있지 않아 사용자가 임의로 정할 수 있어 다양한 실시예 형태가 나올 수 있다. 즉, 실시예는 논리 블록 넘버라는 개념에 한정되지 않고, 비휘발성 메모리 저장장치(1006B)를 기 설정된 범위만큼 나누어 탐색하기 위한 것이라는 특징이 있다.
컨트롤러(1004)가 비휘발성 메모리 저장장치(1006B)의 데이터를 논리 블록 단위로 나누어 탐색할 경우, 전체 메모리 용량과 비교하여 상대적으로 너무 작은 용량을 지속적으로 탐색할 수 있다. 이러한 경우에는 컨트롤러(1004)가 같은 명령을 과도하게 많이 수행하여 시스템의 무리를 줄 수 있다. 이와 같이 비효율적인 명령일 수 있으므로 본 발명의 실시예는 도 11의 제2테이블(TB_B)과 같이 그룹화하여 탐색하는 것도 함께 고려한다.
본 발명의 일 실시예에 따라, 비휘발성 메모리 저장장치(1006B)는 복수의 페이지를 포함하는 복수의 블록(LBN1, LBN2, LBN3, …)으로 구성되어 있다.
일 실시예에 따라, 비휘발성 메모리 저장장치B(1006B)가 이미 논리 블록 넘버 단위로 나뉘어져 있다고 가정한 후 그룹화 하여 탐색한다. 도 11의 제2테이블(TB_B)과 같이, 제1그룹(B1)은 논리 블록 넘버 1부터 10까지, 제2그룹(B2)은 논리 블록 넘버 11부터 20까지, 제3그룹(B3)은 논리 블록 넘버 21부터 30까지로 각각 구분하여 정할 수 있다. 그룹화 할 때 논리 블록 넘버를 10개씩 혹은 20개씩 등 사용자의 선택에 따라 범위를 다르게 설정하여 다양한 실시예를 만들 수 있다.
위와 같이 비휘발성 메모리 저장장치(1006B)를 로직 블록 넘버로 나눈 범위 혹은 이를 그룹화한 범위에서 유효 데이터를 탐색한다. 즉 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006B)에서 로직 블록 넘버 내의 데이터 중 기 설정된 개수에 상응하는 유효 데이터를 탐색한다.
각각의 로직 블록 넘버에 할당된 데이터들의 유효 데이터의 유무를 미리 판단 가능하다고 가정할 수 있다. 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006B)에서 유효 데이터가 있는 로직 블록 넘버의 데이터 중 기 설정된 개수만큼 유효 데이터를 탐색하는 방법이 가능할 수 있다.
또 다른 예로서 컨트롤러(1004)는 비휘발성 메모리 저장장치(1006B)에서 비유효 데이터가 있는 로직 블록 넘버의 데이터 중 기 설정된 개수만큼의 영역을 탐색하는 실시예가 있다. 즉 컨트롤러(1004)가 로직 블록 넘버를 순서대로 체크하면서 유효 데이터를 탐색한다. 만약 로직 블록 넘버의 데이터 중 비유효 데이터의 개수가 기 설정된 개수만큼 체크되었을 때 탐색을 멈출 수 있다.
도 11은 본 발명의 일 실시예에 따른 비휘발성 메모리 저장장치 내 데이터를 맵 데이터의 크기 단위로 나눈 예를 설명하는 도면이다.
도시된 바와 같이, 비휘발성 메모리 저장장치(1006C)는 도 6의 비휘발성 메모리 저장장치(1006)와 구조가 동일할 수 있다. 비휘발성 메모리 저장장치(1006C)는 가비지 컬렉션을 기 설정된 범위로 탐색하는 실시예를 설명하기 위한 만든 예이다.
도 11 역시 이미 설명한 대로, 가비지 컬렉션을 위해 소모되는 시간을 관리하기 위해 컨트롤러(1004)가 비휘발성 메모리 저장장치(1006) 내 데이터 중 기 설정된 범위에서 유효 데이터를 탐색한다. 여기서 기 설정된 범위는 맵 데이터의 크기에 대응하여 결정될 수 있다.
비휘발성 메모리 저장장치(1006C) 내 적어도 하나의 블록(BLK1, BLK2, BLK3, …)에 저장된 맵 데이터의 크기를 M(2이상의 자연수)등분하여 범위를 설정한다. 호스트가 사용하는 데이터 단위로 나누어 범위를 설정하는 것과는 달리 비휘발성 메모리 저장장치(1006C) 내 저장된 데이터에 대응하는 맵 데이터를 단순 M등분으로 범위를 설정할 수 있다.
비휘발성 메모리 저장장치(1006C)의 복수의 블록들(BLK1, BLK2, BLK3, …)에 맵 데이터가 저장되는 위치는 도 11에 도시된 바와 같이 블록1(BLK1)의 페이지(PG1, PG2, PG3, PG4, …), 블록2(BLK2)의 페이지(PG1, PG2, PG3, PG4, …), 블록3(BLK3)의 페이지(PG1, PG2, PG3, PG4, …)으로 가정할 수 있다.
일 예로는 도 11의 제3테이블(TB_C)과 같이 블록의 일부 페이지들(즉, 기 설정된 크기의 맵 데이터들)을 그룹화 할 수 있다. 제1 그룹(C1, {(BLK1, PG1~100), (BLK2, PG1~100), …}), 제2 그룹(C2, {(BLK1, PG101~200), (BLK2, PG101~200), …}), 제3 그룹(C3, {(BLK1, PG201~300), (BLK2, PG201~300), …})과 같이 그룹화하는 것 이외에도 각각의 그룹마다 맵 데이터의 크기가 동일하도록 블록과 페이지를 순서와 상관없이 임의로 그룹화할 수 있다.
또다른 예로는 도 11의 제4테이블(TB_D)와 같이 블록들을 그룹화 할 수 있다. 제1그룹(D1, (BLK1~3)), 제2그룹(D2, (BLK4~6)), 제3그룹(D3, (BLK7~9)) 등과 같이 그룹화하는 것 이외에도 블록단위로 순서와 상관없이 임의로 그룹화하는 것도 가능하다.
이 밖에도 한 블록 내에 복수의 페이지들을 그룹화 하는 실시예가 있을 수 있다. 본 발명의 일 실시예에서는 맵 데이터의 크기에 따라 그룹화하는 예의 일부를 보여줄 뿐 이 방법 이외에도 각각의 그룹마다 맵 데이터의 크기가 같다는 전제하에 사용자 임의대로 위치를 지정하고 그룹화할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 설명하는 도면이다. 메모리 시스템은 대용량 데이터의 저장 공간을 확보하거나 비휘발성 메모리 장치의 웨어 레벨링을 위하여, 메모리 장치에 흩어져 있는 유효 데이터를 모아서 다른 위치에 이동시킬 필요가 있다. 이를 위해, 비휘발성 메모리 저장 장치의 복수의 블록 중에서 데이터를 지울 수 있는 블록(삭제 대상 블록)의 수를 증가시키기 위한 방법이 요구될 수 있다.
도 12를 참조하면, 메모리 시스템의 동작 방법은 비휘발성 메모리 저장장치가 호스트로부터 수신한 명령을 실행하는지 확인하는 단계(82), 비휘발성 메모리 저장장치는 유휴(Idle)상태에서 기 설정된 범위의 유효 데이터를 반복하여 탐색하는 단계(84), 및 탐색된 유효 데이터를 비휘발성 메모리 저장장치 내 빈 블록으로 이동시키는 단계(86)를 포함할 수 있다. 여기서, 빈(empty) 블록은 프리(free) 블록으로 이해될 수 있다. 유휴 상태에서 기 설정된 범위의 유효 데이터를 탐색함으로써, 유효 데이터를 탐색하는 데 소요되는 시간을 제한할 수 있다. 이를 통해, 호스트로부터 명령이 수신되어 유휴 상태가 해제되더라도 이미 탐색을 끝낸 데이터를 빈 블록으로 이동시킬 수 있다면, 유휴 상태에서의 제한된 범위의 유효 데이터 탐색은 메모리 시스템의 효율성, 신뢰성을 높일 수 있다.
또한, 메모리 시스템의 동작 방법은 빈 블록에 저장된 유효 데이터의 새로운 주소를 비휘발성 메모리 저장장치의 맵 테이블에 갱신하는 단계(88)를 더 포함할 수 있다. 유효 데이터를 새로운 위치(블록)으로 이동시킨 후 맵 테이블을 갱신하면, 가비지 컬렉션과 같은 백그라운드 동작을 완료할 수 있다.
한편, 도시되지 않았지만, 메모리 시스템의 동작 방법은 유효 데이터를 처음으로 탐색하기 시작한 시점부터 마지막으로 주소를 갱신하는 시점까지의 시간을 측정하고, 시간이 미리 설정한 임계 시간보다 작을 경우에는 다시 새로운 탐색을 시작하는 단계, 및 처음 유효 데이터를 탐색하기 시작한 시점부터 측정한 시간이 임계 시간보다 커질 경우에는 종료하는 단계를 더 포함할 수 있다. 메모리 시스템이 스스로 유효 데이터를 탐색하는 동작은 호스트가 메모리 시스템에 요구하는 명령에 따른 동작을 방해할 필요가 없다. 따라서, 메모리 시스템이 스스로 유효 데이터를 탐색하는 동작은 기 설정된 허용 시간 혹은 허용 구간 내에 이루어질 필요가 있다. 여기서, 허용 시간 혹은 허용 구간은 기 설정된 값일 수 있다. 하지만, 실시예에 따라, 허용 시간 혹은 허용 구간은 메모리 시스템이 연동하는 호스트의 동작 패턴에 대응하여 동적으로 결정될 수도 있다.
한편, 도시되지 않았지만, 메모리 시스템의 동작 방법은 비휘발성 메모리 저장 장치의 지울 수 있는 블록 내에서 모든 페이지가 맵 테이블에 연결된 주소가 없을 경우 해당 블록의 데이터를 삭제하는 단계를 더 포함할 수 있다. 예를 들어, 특정 블록에 저장된 데이터에 대응하는 맵 테이블에 연결된 주소가 없는 경우, 해당 데이터는 모두 유효하지 않다고 판단될 수 있다. 이 경우, 해당 블록 내 모든 데이터를 삭제하여 빈(empty) 블록 혹은 프리(free) 블록을 추가로 확보할 수 있다.
도 13은 본 발명의 일 실시예에 따른 가비지 컬렉션 동작 과정을 나타내는 흐름도이다.
도 13을 참조하면, 가비지 컬렉션 동작 과정은 비휘발성 메모리 저장장치가 호스트로부터 수신한 명령을 실행하는지 확인하는 단계(S1202), 비휘발성 메모리 저장장치가 유휴(Idle)상태에서 기 설정된 범위의 유효 데이터를 반복하여 탐색하는 단계(S1204) 및 탐색된 유효 데이터를 비휘발성 메모리 저장장치 내 빈 블록으로 이동시키는 단계(S1206)를 포함할 수 있다.
전술한 가비지 컬렉션은 동작을 위한 조건이 있다. 단계S1202에서 메모리 시스템이 정상적으로 명령을 수신하는지 확인하는 단계이다. 단계S1204에서는 메모리 시스템이 유휴상태일 때 가비지 컬렉션을 수행하는 단계이다. 유휴상태란 장치가 조작 가능한 상태에 있으나 사용되고 있지 않을 때 혹은 장치가 작업을 개시하기 위한 명령을 대기하고 있는 상태를 포함할 수 있다.
단계S1202와 단계S1204에서는 가비지 컬렉션이 백그라운드 작업 혹은 동작의 하나로 실행되고 있음을 보여준다. 즉, 호스트를 통해 전달되는 사용자의 명령이 없더라도 메모리 시스템 스스로 작업을 진행할 수 있다. 반면에 메모리 시스템이 가비지 컬렉션을 스스로 수행하고 있더라도 만약 호스트를 통해 임의의 명령이 전달되면 가비지 컬렉션은 즉시 종료될 수 있다.
단계S1204와 같이 메모리 시스템이 유휴상태를 만족하였다면 본격적으로 가비지 컬렉션이 시작된다. 단계S1204에서는 컨트롤러가 비휘발성 메모리 저장장치에서 기 설정된 범위의 유효 데이터를 반복하여 탐색하여 메모리에 저장한다. 단계S1204를 거쳐 메모리 내 탐색된 유효 데이터는 단계S1206와 같이 비휘발성 메모리 저장장치 내 사용가능한 빈 블록으로 이동한다.
본 실시예에서는 가비지 컬렉션의 전체 과정 중 이미 다른 프리 블록에 저장된 유효 데이터를 저장하고 있는 블록을 삭제하는 과정은 생략하고 있다. 삭제과정은 다음과 같은 탐색과정과 새 블록으로 이동하는 과정을 거친 후에 진행될 수 있다.
도 14는 본 발명의 일 실시예에 따른 가비지 컬렉션 동작과 시간 관리를 나타내는 흐름도이다.
도 14를 참조하면, 가비지 컬렉션 동작은 탐색 시작 단계(S1302), 컨트롤러가 기 설정된 범위로 비휘발성 메모리 저장장치 내 유효 데이터를 탐색하는 단계(S1304), 탐색 완료된 유효 데이터를 비휘발성 메모리 저장장치의 빈 블록으로 이동하는 단계(S1306), 이동 완료된 데이터의 새로운 주소를 맵 테이블에 갱신하는 단계(S1308), 시간이 임계시간보다 작은지 확인 단계(S1310) 및 탐색 종료 단계(S1312)를 포함할 수 있다.
단계S1302에서는 메모리 시스템이 유휴상태일 때 가비지 컬렉션을 위한 탐색을 시작한다. 단계S1302에서, 예를 들어, 메모리 시스템의 컨트롤러는 유효 데이터 탐색을 시작하라는 내부 명령을 생성할 수 있다.
단계S1304에서는 컨트롤러가 비휘발성 메모리 저장장치 내 기 설정된 범위에서 유효 데이터를 탐색한다. 기 설정된 범위는 컨트롤러 내 포함된 메모리의 저장용량에 대응하여 결정되거나, 호스트가 사용하는 데이터 단위에 대응하여 결정되거나, 비휘발성 메모리 저장장치에 저장된 맵 데이터의 크기에 대응하여 결정된다. 이렇게 탐색된 유효 데이터는 컨트롤러 내 메모리에 저장한다.
단계S1306에서는 컨트롤러가 단계S1304에서 탐색을 완료한 후 컨트롤러 내 메모리에 저장한 유효 데이터를 비휘발성 메모리 저장장치의 사용가능한 빈 블록(즉, 프리 블록)으로 이동시킨다. 여기서 이동은 프로그램(program) 혹은 라이트(write) 명령을 수행하는 동작을 포함한다.
단계S1308에서는 컨트롤러가 맵 테이블에 이동 완료된 유효 데이터의 새로운 주소를 갱신한다. 단계S1308를 완료하였다면, 물리적으로 동일한 데이터를 가진 페이지가 비휘발성 메모리 저장장치 내 최소 두 곳에 존재할 수 있다. 이 중에서 비휘발성 메모리 저장장치 내에 갱신 후 주소에 대응하는 페이지에 저장된 데이터는 유효하게 되고, 갱신 후 맵 데이터의 주소에 대응하지 않는 페이지에 저장된 데이터는 유효하지 않게 된다. 여기서 유효하지 않은 데이터는 이후 삭제 대상이 될 수 있다.
단계S1310에서는 처음으로 단계S1302를 시작한 시점부터 마지막으로 단계S1308를 완료한 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다. 즉, 처음으로 탐색 시작 명령을 한 시점부터 단계를 모두 거치고 마지막으로 주소가 갱신 완료된 시점까지 시간을 측정하여 기 설정된 임계시간과 비교한다. 여기서, 임계시간은 가비지 컬렉션을 위해 할당되는 시간 혹은 가비지 컬렉션에서 유효 데이터를 탐색하기 위해 사용할 수 있는 시간을 기 설정된 방법에 따라 정해 놓을 수 있다. 실시예에 따라, 임계시간을 고정시킬 수도 있고, 호스트에서 전달되는 명령을 수행하는 히스토리 혹은 패턴을 분석하여 동적으로 결정할 수도 있다.
단계S1310에서 비교된 결과가 만약 측정된 시간이 기 설정된 임계시간보다 작으면 다시 단계S1304로 돌아가 같은 과정들을 반복하여 수행한다. 만약 비교된 결과가 측정된 시간이 기 설정된 임계시간보다 크면 탐색을 종료한다. 즉, 측정된 시간이 기 설정된 임계시간보다 커질 때까지 반복하여 탐색, 이동, 갱신 과정을 수행한다. 단계S1312에서는 가비지 컬렉션을 종료함을 포함한다.
최초의 단계S1310는 처음으로 단계S1302를 시작한 시점부터 단계S1304, 단계S1306 및 단계S1308를 차례대로 거치고 단계S1308가 완료된 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다. 그 이후에는 처음으로 단계S1302를 시작한 시점부터 복수 번의 단계S1304, 단계S1306, 단계S1308 및 단계S1310를 차례대로 거치고 마지막 단계S1308가 완료된 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다.
여기서 단계S1302의 시간이 짧고, 탐색 시작 명령과 동시에 단계S1304가 시작되므로 단계S1302의 시점과 단계S1304 시작 직전 시점이 동일하다고 봐도 무방하다. 단계S1310는 단지 확인하는 단계이기 때문에, 단계S1308의 완료 시점과 단계S1310의 시점이 동일하다고 봐도 무방하다.
도 15는 본 발명의 일 실시예에 따른 가비지 컬렉션 동작과 시간 관리를 나타내는 흐름도이다.
도 15를 참조하면, 가비지 컬렉션 동작은 탐색 시작 단계(S1402), 컨트롤러가 기 설정된 범위로 비휘발성 메모리 저장장치 내 유효 데이터를 탐색하는 단계(S1404), 가비지 컬렉션 중지 확인 단계(S1406), 탐색 완료된 유효 데이터를 비휘발성 메모리 저장장치의 빈 블록으로 이동하는 단계(S1408), 가비지 컬렉션 중지 확인 단계(S1410), 이동 완료된 데이터의 새로운 주소를 맵 테이블에 갱신하는 단계(S1412), 가비지 컬렉션 중지 확인 단계(S1414), 탐색 종료 단계(S1416)를 포함할 수 있다.
도 15는 도 14의 그림에서 보다 더 구체적인 시간 관리 방안을 제시할 수 있다. 기본적인 흐름 및 구성은 동일하나 각각의 주요 단계들(S1404, S1408, S1412) 사이에 가비지 컬렉션이 중지되거나 가비지 컬렉션을 위한 유효 데이터를 탐색하는 과정을 종료해야 하는지를 확인하는 이벤트를 추가함으로써 탐색 종료 컨디션의 범위를 확대한 것이다.
즉, 컨트롤러가 기 설정된 범위로 비휘발성 메모리 저장장치 내 유효 데이터를 탐색하는 단계(S1404), 탐색 완료된 유효 데이터를 비휘발성 메모리 저장장치의 빈 블록으로 이동하는 단계(S1408) 및 이동 완료된 데이터의 새로운 주소를 맵 테이블에 갱신하는 단계(S1412) 사이에 탐색 종료 이벤트 단계(S1406, S1410, S1414)를 추가한 것이다.
한편, 실시예에 따라, 탐색 종료 이벤트 단계(S1406, S1410, S1414)는 해당 단계마다 측정된 시간이 기 설정된 임계시간과 비교하여 작은 경우에는 “No”로 설정된 화살표를 따라 다음 단계가 진행될 수 있고, 큰 경우에는 “Yes”로 설정된 화살표를 따라 탐색을 종료할 수 있다.
단계S1402에서는 메모리 시스템이 유휴상태일 때 가비지 컬렉션을 위한 탐색을 시작한다. 단계S1302, 예를 들어, 메모리 시스템의 유효 데이터 탐색을 시작하라는 내부 명령을 생성할 수 있다.
단계S1404에서는 컨트롤러가 비휘발성 메모리 저장장치 내 기 설정된 범위에서 유효 데이터를 탐색한다. 기 설정된 범위는 컨트롤러 내 메모리의 저장용량에 대응하여 결정되거나, 호스트가 사용하는 데이터 단위에 대응하여 결정되거나, 비휘발성 메모리 저장장치에 저장된 맵 데이터의 크기에 대응하여 결정된다. 이렇게 탐색된 유효 데이터는 컨트롤러 내 메모리에 저장한다.
단계S1406에서는 처음으로 단계S1402를 시작한 시점부터 마지막으로 단계S1404를 완료한 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다. 즉, 처음으로 탐색 시작 명령을 한 시점부터 마지막으로 유효 데이터 탐색이 완료된 시점까지 시간을 측정하여 기 설정된 임계시간과 비교한다. 여기서 임계시간은 가비지 컬렉션을 위해 할당되는 시간 혹은 가비지 컬렉션에서 유효 데이터를 탐색하기 위해 사용할 수 있는 시간을 기 설정된 방법에 따라 정해 놓을 수 있다. 실시예에 따라, 임계시간을 고정시킬 수도 있고, 호스트에서 전달되는 명령을 수행하는 히스토리 혹은 패턴을 분석하여 동적으로 결정할 수도 있다.
단계S1406에서 비교된 결과가 만약 측정된 시간이 기 설정된 임계시간보다 작으면 다음 단계S1408로 진행된다. 만약 비교된 결과가 측정된 시간이 기 설정된 임계시간보다 크면 탐색을 종료(S1416)한다.
단계S1406에서 단계S1408로 진행되는 조건을 만족시킨 경우, 단계S1408에서는 컨트롤러가 단계S1404에서 탐색을 완료한 후 컨트롤러 내 메모리에 저장한 유효 데이터를 비휘발성 메모리 저장장치의 사용가능한 빈 블록(즉, 프리 블록)으로 이동시킨다. 여기서 데이터의 이동은 프로그램(program) 혹은 라이트(write) 명령을 수행하는 동작을 포함한다.
단계S1410에서는 처음으로 단계S1402를 시작한 시점부터 마지막으로 단계S1408를 완료한 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다. 즉, 처음으로 탐색 시작 명령을 한 시점부터 마지막으로 탐색 완료된 유효 데이터를 비휘발성 메모리 저장장치(1006)의 빈 블록으로 이동 완료한 시점까지 시간을 측정하여 기 설정된 임계시간과 비교한다.
단계S1410에서 비교된 결과가 만약 측정된 시간이 기 설정된 임계시간보다 작으면 다음 단계S1412로 진행된다. 만약 비교된 결과가 측정된 시간이 기 설정된 임계시간보다 크면 탐색을 종료(S1416)한다.
단계S1410에서 단계S1412로 진행되는 조건을 만족시킨 경우, 단계S1412에서는 컨트롤러(1004)가 맵 테이블에 이동 완료된 유효 데이터의 새로운 주소를 갱신한다. 단계S1412를 완료하였다면, 물리적으로 동일한 데이터를 가진 페이지가 비휘발성 메모리 저장장치 내 최소 두 곳에 존재할 수 있다. 이 중에서 비휘발성 메모리 저장장치 내에 갱신 후 주소에 대응하는 페이지에 저장된 데이터는 유효하게 되고, 갱신 후 맵 데이터의 주소에 대응하지 않는 페이지에 저장된 데이터는 유효하지 않게 된다. 여기서 유효하지 않은 데이터는 이후 삭제 대상이 될 수 있다.
단계S1414에서는 처음으로 단계S1402를 시작한 시점부터 마지막으로 단계S1412를 완료한 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다. 즉, 처음으로 탐색 시작 명령을 한 시점부터 마지막으로 이동 완료된 유효 데이터의 새로운 주소를 맵 테이블에 갱신 완료한 시점까지 시간을 측정하여 기 설정된 임계시간과 비교한다.
단계S1414에서 비교된 결과가 만약 측정된 시간이 기 설정된 임계시간보다 작으면 다시 단계S1404로 돌아가 같은 과정들을 반복하여 수행한다. 만약 비교된 결과가 측정된 시간이 기 설정된 임계시간보다 크면 탐색을 종료(S1416)한다.
단계S1416에서는 가비지 컬렉션을 종료함을 포함한다.
최초의 단계S1414은 처음으로 단계S1402를 시작한 시점부터 단계S1404, 단계S1406, 단계S1408, 단계S1410 및 단계S1412를 차례대로 거치고 단계S1412가 완료된 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다. 그 이후에는 처음으로 단계S1402를 시작한 시점부터 복수 번의 단계S1404, 단계S1406, 단계S1408, 단계S1410, 단계S1412 및 단계S1414를 차례대로 거치고 마지막 단계S1412가 완료된 시점까지 시간을 측정하여 기 설정된 임계 시간과 비교한다.
도 15의 단계S1406 및 단계S1410에서는 만약 측정된 시간이 임계시간보다 크면 탐색 종료를 하고, 그렇지 않은 경우에는 도시된 바와 같이 각각 다음단계로 진행한다. 단 단계S1414는 시간이 임계시간보다 크면 탐색 종료를 하고, 크지 않다면 도 15에 도시된 바와 같이 단계S1404로 돌아간다.
실시예에 따라, 단계S1402의 시간이 짧고, 탐색 시작 명령과 동시에 단계S1404가 시작되므로 단계S1402의 시점과 단계S1404 시작 직전 시점이 실질적으로 동일할 수도 있다. 단계S1406, 단계S1410 및 단계S1414는 단지 확인하는 단계이기 때문에, 단계S1406의 시점과 단계S1404의 완료 시점, 단계S1410의 시점과 단계S1408의 완료 시점 및 단계S1414의 시점과 단계S1412의 완료 시점이 실질적으로 동일할 수도 있다. 예를 들어, 단계S1406, 단계S1410 또는 단계S1414를 수행하기 위해 소요되는 시간은 매우 작을 수 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 16을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 17을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 2에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 2에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 2에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 18는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 18는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 18를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 16에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1 내지 도 3에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 19은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 19은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 19을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
전술한 바와 같이, 도 16 내지 도 19에서 설명한 메모리 컨트롤러(6120), 메모리 컨트롤러(6220), 컨트롤러(6320), 컨트롤러(6430) 각각은 적어도 하나의 프로세서와 적어도 하나의 메모리를 포함하거나 프로세서 및 메모리 등으로 구성된 코어를 포함하고 있다. 메모리 컨트롤러(6120), 메모리 컨트롤러(6220), 컨트롤러(6320), 컨트롤러(6430) 각각은 적어도 하나의 프로세서와 적어도 하나의 메모리를 사용하여, 메모리 장치(6130), 메모리 장치(6230), 메모리 장치(6340), 메모리 장치(6440) 각각에 포함된 복수의 블록 중에 유효 데이터를 이동시키고 해당 블록 내 데이터를 삭제함으로서 사용가능한 프리 블록의 수를 증가시킬 수 있다.
도 20 내지 도 23는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 20 내지 도 23는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다. 도 1 내지 도 19에서 설명하는 다양한 실시예의 메모리 시스템은 도 20 내지 도 23에서 설명한 UFS(Universal Flash Storage)에 적용될 수 있다.
도 20 내지 도 23를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 16 내지 도 19에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 16에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 20에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태(예, 호스트를 중심으로 복수의 UFS 장치 혹은 카드가 직접 연결된 중앙 집중형 제어를 위한 연결 형태)로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 21에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 22에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 23에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 24은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 24은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 24을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 16 내지 도 18에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다. 실시예에 따라, 스토리지 모듈(6950)은 내부 저장 용량의 확보 또는 데이터 프로그램 성능을 향상하기 위해, 유효한 데이터를 프리 블록으로 복사한 후, 복사된 데이터를 포함하는 블록들을 삭제하여 프리 블록의 수를 증가시키는 장치를 포함할 수 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
전술한 바와 같이, 본 발명의 실시예에 따라, 메모리 장치를 기 설정된 범위로 구분하여 유효 데이터를 탐색하는 경우 탐색 단계에서 과도한 시간이 소비되지 않도록 하여 가비지 컬렉션을 위해 소요되는 전체적인 시간을 효율적으로 관리할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 데이터를 저장하는 복수의 블록을 포함하는 비휘발성 메모리 저장장치; 및
    상기 복수의 블록 중에서 데이터를 지울 수 있는 블록의 수를 증가시키는 컨트롤러를 포함하고,
    상기 컨트롤러는 유휴(Idle) 상태에서 상기 비휘발성 메모리 저장장치 내 기 설정된 범위의 유효 데이터를 반복하여 탐색할 수 있는,
    메모리 시스템.
  2. 제1항에 있어서,
    상기 기 설정된 범위는
    상기 컨트롤러 내 메모리의 저장용량에 대응하여 결정되는,
    메모리 시스템.
  3. 제2항에 있어서,
    상기 메모리에 상기 유효 데이터를 추가 저장할 수 없을 때까지 상기 컨트롤러는 상기 유효 데이터를 탐색하는,
    메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는 상기 비휘발성 메모리 저장장치를 블록 단위로 액세스하여 상기 메모리에 저장한 뒤, 상기 메모리 내 저장된 유효 데이터를 선택하는,
    메모리 시스템.
  5. 제3항에 있어서,
    상기 컨트롤러는 상기 비휘발성 메모리 저장장치를 페이지 단위로 액세스하여 상기 유효 데이터만을 상기 메모리에 저장하는,
    메모리 시스템.
  6. 제1항에 있어서,
    상기 기 설정된 범위는 호스트가 사용하는 데이터 단위에 대응하는, 메모리 시스템.
  7. 제6항에 있어서,
    상기 기 설정된 범위는 상기 호스트에 의해 지정된 상기 비휘발성 메모리 저장장치 내 데이터 영역을 N(2이상의 자연수)등분한 것인,
    메모리 시스템.
  8. 제7항에 있어서,
    상기 기 설정된 범위는 상기 호스트에 의해 상기 유효 데이터가 없다고 판단된 상기 비휘발성 메모리 저장장치내 데이터 영역의 크기에 대응하는,
    메모리 시스템.
  9. 제1항에 있어서,
    상기 비휘발성 메모리 저장장치에 저장된 기 설정된 범위는 맵 데이터의 크기에 대응하는,
    메모리 시스템.
  10. 제9항에 있어서,
    상기 기 설정된 범위는 상기 맵 데이터의 크기를 M(2이상의 자연수)등분한 것인,
    메모리 시스템.
  11. 제1항에 있어서,
    상기 컨트롤러는 탐색이 완료된 상기 유효 데이터를 상기 비휘발성 메모리 저장장치 내 빈 블록으로 이동시키는.
    메모리 시스템.
  12. 제11항에 있어서,
    상기 컨트롤러는 상기 빈 블록에 저장된 상기 유효 데이터의 새로운 주소를 상기 비휘발성 메모리 저장 장치의 맵 테이블에 갱신하는,
    메모리 시스템.
  13. 제12항에 있어서,
    상기 컨트롤러는
    상기 유효 데이터를 처음으로 탐색하기 시작한 시점부터 마지막으로 주소를 갱신하는 시점까지의 시간을 측정하고, 상기 시간이 미리 설정한 임계 시간보다 작을 경우에는 다시 새로운 탐색을 시작하고,
    처음 유효 데이터를 탐색하기 시작한 시점부터 측정한 시간이 상기 임계 시간보다 커질 경우에는 종료하는,
    메모리 시스템.
  14. 제13항에 있어서,
    상기 컨트롤러는 상기 비휘발성 메모리 저장장치의 상기 지울 수 있는 블록 내 모든 페이지가 상기 맵 테이블에 연결된 주소가 없을 경우 해당 블록을 삭제하는,
    메모리 시스템.
  15. 제1항에 있어서,
    상기 컨트롤러는
    상기 기 설정된 범위의 유효 데이터를 탐색하는 탐색부; 및
    상기 탐색을 위한 시간, 상기 기 설정된 범위를 결정하고, 상기 탐색 결과를 수신하는 탐색제어부
    를 포함하는 메모리 시스템.
  16. 비휘발성 메모리 저장 장치의 복수의 블록 중에서 데이터를 지울 수 있는 블록의 수를 증가시키는 방법에 있어서,
    상기 비휘발성 메모리 저장장치가 호스트로부터 수신한 명령을 실행하는지 확인하는 단계;
    상기 비휘발성 메모리 저장장치는 유휴(Idle)상태에서 기 설정된 범위의 유효 데이터를 반복하여 탐색하는 단계; 및
    탐색된 유효 데이터를 상기 비휘발성 메모리 저장장치 내 빈 블록으로 이동시키는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 빈 블록에 저장된 상기 유효 데이터의 새로운 주소를 상기 비휘발성 메모리 저장장치의 맵 테이블에 갱신하는 단계
    를 더 포함하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 유효 데이터를 처음으로 탐색하기 시작한 시점부터 마지막으로 주소를 갱신하는 시점까지의 시간을 측정하고, 상기 시간이 미리 설정한 임계 시간보다 작을 경우에는 다시 새로운 탐색을 시작하는 단계; 및
    처음 유효 데이터를 탐색하기 시작한 시점부터 측정한 시간이 상기 임계 시간보다 커질 경우에는 종료하는 단계
    를 더 포함하는 메모리 시스템의 동작 방법.
  19. 제18항에 있어서,
    상기 비휘발성 메모리 저장 장치의 상기 지울 수 있는 블록 내에서 모든 페이지가 상기 맵 테이블에 연결된 주소가 없을 경우 해당 블록의 데이터를 삭제하는 단계
    를 더 포함하는 메모리 시스템의 동작 방법.
  20. 제16항에 있어서,
    상기 기 설정된 범위는 컨트롤러 내 메모리의 저장용량, 상기 호스트가 지정한 상기 비휘발성 메모리 저장장치 내 데이터 영역의 크기, 및 상기 비휘발성 메모리 저장장치 내 맵 데이터의 크기 중 적어도 하나에 대응하는,
    메모리 시스템의 동작 방법.
KR1020180091320A 2018-08-06 2018-08-06 메모리 시스템에서의 유효 데이터 탐색 방법 및 장치 KR20200016075A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180091320A KR20200016075A (ko) 2018-08-06 2018-08-06 메모리 시스템에서의 유효 데이터 탐색 방법 및 장치
US16/408,606 US10963175B2 (en) 2018-08-06 2019-05-10 Apparatus and method for searching valid data in memory system
CN201910704322.7A CN110806984B (zh) 2018-08-06 2019-07-31 在存储器***中搜索有效数据的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180091320A KR20200016075A (ko) 2018-08-06 2018-08-06 메모리 시스템에서의 유효 데이터 탐색 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20200016075A true KR20200016075A (ko) 2020-02-14

Family

ID=69229735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180091320A KR20200016075A (ko) 2018-08-06 2018-08-06 메모리 시스템에서의 유효 데이터 탐색 방법 및 장치

Country Status (3)

Country Link
US (1) US10963175B2 (ko)
KR (1) KR20200016075A (ko)
CN (1) CN110806984B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020046752A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 記憶装置及び情報処理システム
KR20210101982A (ko) * 2020-02-11 2021-08-19 삼성전자주식회사 스토리지 장치 및 메모리 컨트롤러의 동작 방법
KR20210101973A (ko) * 2020-02-11 2021-08-19 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11907136B2 (en) * 2020-03-16 2024-02-20 Intel Corporation Apparatuses, systems, and methods for invalidating expired memory
KR20210115954A (ko) * 2020-03-17 2021-09-27 에스케이하이닉스 주식회사 컨트롤러 및 메모리 시스템
US11204833B1 (en) * 2020-06-19 2021-12-21 Western Digital Technologies, Inc. NVM endurance group controller using shared resource architecture
JP2022121156A (ja) * 2021-02-08 2022-08-19 トヨタ自動車株式会社 電子制御ユニット、方法およびプログラム
CN113703671B (zh) * 2021-07-23 2023-09-22 郑州云海信息技术有限公司 一种数据块擦除方法及相关装置
US12019878B2 (en) 2021-11-22 2024-06-25 Western Digital Technologies, Inc. Pre-validation of blocks for garbage collection

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7409489B2 (en) * 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
US8880775B2 (en) * 2008-06-20 2014-11-04 Seagate Technology Llc System and method of garbage collection in a memory device
JP2011128826A (ja) * 2009-12-17 2011-06-30 Hitachi Ulsi Systems Co Ltd 記憶装置と半導体不揮発性メモリの記憶方法
US9530436B1 (en) * 2010-08-12 2016-12-27 Western Digital Technologies, Inc. Methods and systems for providing data security in data storage devices
KR101867282B1 (ko) 2011-11-07 2018-06-18 삼성전자주식회사 비휘발성 메모리 장치의 가비지 컬렉션 방법
US9430376B2 (en) 2012-12-26 2016-08-30 Western Digital Technologies, Inc. Priority-based garbage collection for data storage systems
US20140229654A1 (en) * 2013-02-08 2014-08-14 Seagate Technology Llc Garbage Collection with Demotion of Valid Data to a Lower Memory Tier
US20160232088A1 (en) * 2014-07-17 2016-08-11 Sandisk Enterprise Ip Llc Garbage Collection in Storage System with Distributed Processors
CN105630638B (zh) * 2014-10-31 2018-01-12 国际商业机器公司 用于为磁盘阵列分配缓存的设备和方法
CN104461399B (zh) * 2014-12-19 2018-08-28 上海新储集成电路有限公司 非易失性存储器的写缓存器***及其数据读写方法
US9778855B2 (en) * 2015-10-30 2017-10-03 Sandisk Technologies Llc System and method for precision interleaving of data writes in a non-volatile memory
US10102119B2 (en) * 2015-10-30 2018-10-16 Sandisk Technologies Llc Garbage collection based on queued and/or selected write commands
CN106201916B (zh) * 2016-07-25 2019-03-29 中国人民解放军国防科学技术大学 一种面向ssd的非易失缓存方法
US10032488B1 (en) * 2016-12-29 2018-07-24 Sandisk Technologies Llc System and method of managing data in a non-volatile memory having a staging sub-drive
US10318175B2 (en) * 2017-03-07 2019-06-11 Samsung Electronics Co., Ltd. SSD with heterogeneous NVM types
KR102512727B1 (ko) * 2017-12-22 2023-03-22 삼성전자주식회사 가비지 컬렉션을 수행하는 스토리지 장치, 및 스토리지 장치의 가비지 컬렉션 방법

Also Published As

Publication number Publication date
CN110806984A (zh) 2020-02-18
US10963175B2 (en) 2021-03-30
CN110806984B (zh) 2023-04-07
US20200042181A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US20200174668A1 (en) Memory system and operating method thereof
US10963175B2 (en) Apparatus and method for searching valid data in memory system
KR102533072B1 (ko) 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102649131B1 (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
KR102663661B1 (ko) 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치
US10817418B2 (en) Apparatus and method for checking valid data in memory system
KR102612842B1 (ko) 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치
US11157402B2 (en) Apparatus and method for managing valid data in memory system
US20200034081A1 (en) Apparatus and method for processing data in memory system
KR102646252B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20220058130A1 (en) Memory system, operation method thereof, and database system including the memory system
US20210026777A1 (en) Apparatus and method for managing meta data in memory system
KR102559549B1 (ko) 메모리 시스템에서의 블록 상태를 관리하는 방법 및 장치
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
KR20200087488A (ko) 메모리 시스템에서의 비휘발성 메모리 블록 내 데이터를 삭제하는 방법 및 장치
CN111435334B (zh) 在存储器***中检查有效数据的设备和方法
CN110888819A (zh) 存储器***及其操作方法
US20230273878A1 (en) Storage device for classifying data based on stream class number, storage system, and operating method thereof
KR20210039185A (ko) 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치
KR20200016076A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20210011176A (ko) 메모리 시스템의 액세스 동작 방법 및 장치
KR102675371B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment