KR102663661B1 - 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치 - Google Patents

메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치 Download PDF

Info

Publication number
KR102663661B1
KR102663661B1 KR1020180155908A KR20180155908A KR102663661B1 KR 102663661 B1 KR102663661 B1 KR 102663661B1 KR 1020180155908 A KR1020180155908 A KR 1020180155908A KR 20180155908 A KR20180155908 A KR 20180155908A KR 102663661 B1 KR102663661 B1 KR 102663661B1
Authority
KR
South Korea
Prior art keywords
data
memory
count
memory device
block
Prior art date
Application number
KR1020180155908A
Other languages
English (en)
Other versions
KR20200068941A (ko
Inventor
이경수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180155908A priority Critical patent/KR102663661B1/ko
Priority to US16/572,098 priority patent/US11237742B2/en
Priority to CN201910992255.3A priority patent/CN111290704B/zh
Publication of KR20200068941A publication Critical patent/KR20200068941A/ko
Application granted granted Critical
Publication of KR102663661B1 publication Critical patent/KR102663661B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 복수의 데이터 속성 각각에 적어도 하나의 블록을 할당할 수 있는 메모리 장치 및 메모리 장치에 저장된 제1 데이터의 제1 맵 정보를 바탕으로 제1 데이터의 제1 데이터 속성을 결정하고, 제1 데이터 속성에 따라 메모리 장치 내 상기 제1 데이터 속성에 대응하는 블록에 제1 데이터를 이동시키는 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.

Description

메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치{APPARATUS AND METHOD FOR CONTROLLING DATA STORED IN MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치에 저장된 데이터들의 유지, 이동, 또는 관리를 위한 제어 방법 및 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은 메모리 시스템 내 비휘발성 메모리 장치에 저장된 데이터들을 데이터의 속성에 따라 분류하여 동일성을 가지는 데이터들을 동일한 블록에 저장하여 정렬할 수 있는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법을 제공한다.
또한, 본 발명의 실시 예들은 메모리 장치 내 데이터가 가지는 속성에 따라 정렬시켜 블록에 저장함으로써, 데이터의 입출력 성능을 강화하고 가비지 컬렉션의 대상이 된 블록을 용이하게 결정할 수 있는 방법 및 장치를 제공할 수 있다.
또한, 본 발명의 실시 예들은 메모리 장치에 저장된 데이터의 해당 어드레스에 대응하는 쓰기 카운트와 삭제 카운트를 바탕으로 데이터의 액세스 빈도와 유지 기간을 결정할 수 있는 방법 및 장치를 제공할 수 있다.
또한, 본 발명의 실시 예들은 메모리 장치에 저장된 데이터들의 속성에 따라 비휘발성 메모리 장치가 아닌 휘발성 메모리에 임시 저장하여 비휘발성 메모리 장치 내 특정 블록 혹은 특정 페이지의 내구성이 악화되는 것을 피할 수 있는 방법 및 장치를 제공할 수 있다.
또한, 본 발명의 실시 예들은 메모리 장치에 저장된 데이터들의 속성을 바탕으로 해당 데이터를 운용하는 응용 어플리케이션의 특성을 추정할 수 있고, 해당 응용 어플리케이션에 대한 정보를 사용자에게 제공하거나 해당 응용 어플리케이션의 구동에 따라 파생될 수 있는 데이터의 크기, 빈도 등을 예측할 수 있는 방법 및 장치를 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템은 복수의 데이터 속성 각각에 적어도 하나의 블록을 할당할 수 있는 메모리 장치; 및 상기 메모리 장치에 저장된 제1 데이터의 제1 맵 정보를 바탕으로 상기 제1 데이터의 제1 데이터 속성을 결정하고, 상기 제1 데이터 속성에 따라 상기 메모리 장치 내 상기 제1 데이터 속성에 대응하는 블록에 상기 제1 데이터를 이동시키는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는 외부에서 입력된 제2 데이터의 제2 맵 정보를 바탕으로 상기 제2 데이터의 상기 제2 데이터 속성을 결정하고, 상기 제2 데이터 속성에 따라 상기 메모리 장치 내 상기 제2 데이터 속성에 대응하는 블록에 상기 제2 데이터를 저장할 수 있다.
또한, 상기 복수의 데이터 속성은 데이터 액세스 빈도에 따른 핫(hot), 웜(warm) 및 콜드(cold)의 데이터 온도(data temperature)와 데이터 갱신 주기에 따른 롱(long) 및 숏(short)의 데이터 수명(data lifetime)에 따라 구분될 수 있다.
또한, 상기 제1 맵 정보는 상기 제1 데이터의 제1 논리 주소, 상기 제1 논리 주소에 대응하는 쓰기 동작 시 증가하는 쓰기 카운트(write count) 및 상기 제1 논리 주소에 대응하는 삭제 동작 시 증가하는 삭제 카운트(delete count)를 포함하고, 상기 데이터 수명은 상기 쓰기 카운트 및 상기 삭제 카운트에 대응하여 결정될 수 있다.
또한, 상기 제1 맵 정보는 상기 제1 데이터의 제1 논리 주소, 상기 제1 논리 주소에 대응하는 기준 카운트(reference count)를 포함하고, 상기 기준 카운트는 상기 제1 논리 주소에 대응하는 갱신(update, modify), 읽기(read) 및 쓰기(write) 동작이 수행될 때마다 증가하며, 상기 데이터 온도는 상기 기준 카운트에 대응하여 결정될 수 있다.
또한, 상기 컨트롤러는 백그라운드 동작을 통해 상기 데이터 온도 및 상기 데이터 수명을 결정하기 위한 내부 명령을 생성하고, 상기 내부 명령에 대응하여 상기 데이터 온도 및 상기 데이터 수명을 결정한 후 상기 데이터 온도 및 상기 데이터 수명을 결정하는 데 사용된 복수의 카운트(counts)를 리셋할 수 있다.
또한, 상기 컨트롤러는 논리 주소에 대응하는 쓰기 카운트가 상기 논리 주소에 대응하는 삭제 카운트보다 큰 경우, 상기 쓰기 카운트가 기 설정된 기준미만이면 상기 논리 주소에 대응하는 상기 데이터 수명은 상기 롱으로 결정되며, 상기 쓰기 카운트가 상기 기 설정된 기준이상이면 상기 논리 주소에 대응하는 상기 데이터 수명은 상기 쇼트로 결정할 수 있다.
또한, 상기 컨트롤러는 상기 쓰기 카운트와 상기 삭제 카운트가 동일한 경우 상기 데이터 수명은 이용할 수 없음(not available, n/a)으로 결정되고, 상기 쓰기 카운트가 상기 삭제 카운트보다 작은 경우 상기 쓰기 카운트와 상기 삭제 카운트를 리셋할 수 있다.
또한, 상기 컨트롤러는 논리 주소에 대응하는 기준 카운트가 제1 기준값보다 크면 상기 논리 주소에 대응하는 상기 데이터 온도는 상기 핫으로 결정하고, 상기 기준 카운트가 제2 기준값보다 작으면 상기 데이터 온도는 상기 콜드로 결정하며, 상기 기준 카운트가 상기 제1 기준값에서 상기 제2 기준값까지의 범위에 속하면 상기 데이터 온도는 상기 웜으로 결정할 수 있다.
또한, 상기 컨트롤러는 상기 적어도 하나의 블록에 대응하는 데이터 속성에 따라 상기 적어도 하나의 블록에 대한 가비지 컬렉션(garbage collection) 또는 웨어 레벨링(wear levelling)을 수행할 수 있다.
또한, 상기 컨트롤러와 상기 메모리 장치가 복수의 채널을 통해 연결되는 경우, 상기 복수의 데이터 속성의 각각에 대응하는 블록은 상기 복수의 채널의 순서대로 배정될 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은 복수의 데이터 속성 각각에 적어도 하나의 블록을 할당하는 단계; 상기 메모리 장치에 저장된 제1 데이터의 제1 맵 정보를 바탕으로 상기 제1 데이터의 제1 데이터 속성을 결정하는 단계; 및 상기 제1 데이터 속성에 따라 상기 메모리 장치 내 상기 제1 데이터 속성에 할당된 블록에 상기 제1 데이터를 이동시키는 단계를 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 외부에서 입력된 제2 데이터의 제2 맵 정보를 바탕으로 상기 제2 데이터의 상기 제2 데이터 속성을 결정하는 단계; 및 상기 제2 데이터 속성에 따라 상기 메모리 장치 내 상기 제2 데이터 속성에 대응하는 블록에 상기 제2 데이터를 저장하는 단계를 더 포함할 수 있다.
또한, 상기 복수의 데이터 속성은 데이터 액세스 빈도에 따른 핫(hot), 웜(warm) 및 콜드(cold)의 데이터 온도(data temperature)와 데이터 갱신 주기에 따른 롱(long) 및 숏(short)의 데이터 수명(data lifetime)에 따라 구분될 수 있다.
또한, 메모리 시스템의 동작 방법은 백그라운드 동작을 통해 상기 제1 데이터 속성에 포함되는 데이터 온도 및 데이터 수명을 결정하기 위한 내부 명령을 생성하는 단계; 및 상기 제1 데이터를 이동시킨 후, 상기 데이터 온도 및 상기 데이터 수명을 결정하는 데 사용된 복수의 카운트(counts)를 리셋하는 단계를 더 포함할 수 있다.
또한, 상기 제1 데이터 속성을 결정하는 단계는 논리 주소에 대응하는 쓰기 카운트가 상기 논리 주소에 대응하는 삭제 카운트보다 큰 경우, 상기 쓰기 카운트가 기 설정된 기준미만이면 상기 논리 주소에 대응하는 상기 데이터 수명은 상기 롱으로 결정하는 단계; 및 상기 쓰기 카운트가 상기 기 설정된 기준이상이면 상기 논리 주소에 대응하는 상기 데이터 수명은 상기 쇼트로 결정하는 단계 중 적어도 하나를 포함할 수 있다.
또한, 상기 제1 데이터 속성을 결정하는 단계는 상기 쓰기 카운트와 상기 삭제 카운트가 동일한 경우 상기 데이터 수명은 이용할 수 없음(not available, n/a)으로 결정하는 단계; 및 상기 쓰기 카운트가 상기 삭제 카운트보다 작은 경우 상기 쓰기 카운트와 상기 삭제 카운트를 리셋하는 단계 중 적어도 하나를 포함할 수 있다.
또한, 상기 제1 데이터 속성을 결정하는 단계는 논리 주소에 대응하는 기준 카운트가 제1 기준값보다 크면 상기 논리 주소에 대응하는 상기 데이터 온도는 상기 핫으로 결정하는 단계; 상기 기준 카운트가 제2 기준값보다 작으면 상기 데이터 온도는 상기 콜드로 결정하는 단계; 및 상기 기준 카운트가 상기 제1 기준값에서 상기 제2 기준값까지의 범위에 속하면 상기 데이터 온도는 상기 웜으로 결정하는 단계 중 적어도 하나를 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 상기 적어도 하나의 블록에 대응하는 데이터 속성에 따라 상기 적어도 하나의 블록에 대한 가비지 컬렉션(garbage collection) 또는 웨어 레벨링(wear levelling)을 수행하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 시스템은 적어도 하나의 메모리 장치와 연동하며 적어도 하나의 프로세서, 적어도 하나의 메모리 및 프로그램 명령을 포함할 수 있다. 상기 프로그램 명령은 상기 적어도 하나의 프로세서 및 상기 적어도 하나의 메모리를 통해 상기 시스템이 상기 메모리 장치 내 복수의 데이터 속성 각각에 적어도 하나의 블록을 할당하는 단계; 상기 메모리 장치에 저장된 제1 데이터의 제1 맵 정보를 바탕으로 상기 제1 데이터의 제1 데이터 속성을 결정하는 단계; 및 상기 제1 데이터 속성에 따라 상기 메모리 장치 내 상기 제1 데이터 속성에 할당된 블록에 상기 제1 데이터를 이동시키는 단계를 수행하도록 할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들에 따른, 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법은 메모리 장치에 저장되는 데이터들을 속성에 따라 재분류할 수 있어, 가비지 컬렉션을 위해 유효 데이터를 탐색, 추출하는 데 소요되는 시간을 크게 줄일 수 있고, 대용량 메모리 시스템에서 가비지 컬렉션을 보다 빠르게 수행할 수 있으므로 메모리 시스템에서 동작 안정성 및 신뢰성을 높일 수 있는 장점이 있다.
또한, 본 발명의 실시 예에서는 메모리 장치에 저장되는 데이터들을 속성에 따라 재분류하고, 재분류된 데이터들을 저장하는 메모리 장치 내 블록을 복수의 채널에 고르게 분포시킬 수 있어, 메모리 장치와 컨트롤러 사이에 복수의 채널을 통해 데이터를 전달하는 효율을 높일 수 있다.
또한, 본 발명의 실시 예에서는 메모리 장치에 저장되는 데이터들을 속성에 따라 블록 단위로 저장하면 블록 단위의 데이터 액세스를 예측, 추정, 관리함으로써, 메모리 장치의 내구성을 블록 단위로 용이하게 파악하고 유지할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템에서 데이터를 분류할 수 있는 장치의 제1 예를 설명한다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템에서 데이터를 분류할 수 있는 장치의 제2 예를 설명한다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 4는 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 논리적 어드레스에 대응하여 데이터 속성을 결정하는 예를 개략적으로 설명한다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템에서 데이터 속성에 따라 데이터를 이동시키는 예를 개략적으로 설명한다.
도 7은 본 발명의 실시 예에 따른 메모리 장치에서 데이터 속성에 따라 블록을 배정하는 예를 개략적으로 설명한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 데이터 속성에 따라 데이터를 이동시킨 후 결과를 개념적으로 설명한다.
도 9a 내지 도9c는 데이터 속성에 따라 메모리 장치 내 블록을 배정하는 예를 설명한다.
도 10은 메모리 시스템에서 데이터 속성에 따라 데이터를 분류하고 저장하는 방법을 설명한다.
도 11은 데이터 수명을 결정하는 방법을 설명한다.
도 12는 데이터 온도를 결정하는 방법을 설명한다.
도 13은 결정된 데이터 속성에 따라 카운트를 결정하는 방법을 설명한다.
도 14는 메모리 시스템에 저장된 데이터를 기준으로 어플리케이션의 특성을 인지하는 방법을 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템에서 데이터를 분류할 수 있는 장치의 제1 예를 설명한다.
도 1을 참조하면, 메모리 시스템(110)은 비휘발성 메모리 셀을 포함하는 메모리 장치(150)와 메모리 장치(150)의 데이터 입출력(data input/output)을 제어할 수 있는 컨트롤러(130)를 포함할 수 있다.
도시되지 않았지만, 메모리 장치(150)는 복수의 페이지, 복수의 블록, 복수의 플레인, 혹은 복수의 다이 등의 물리적으로 구분될 수 있다. 예를 들어, 하나의 페이지(page)는 복수의 비휘발성 메모리 셀을 포함할 수 있고, 하나의 블록(block)은 복수의 페이지를 포함할 수 있다.
메모리 시스템(110)의 사용에 따라 메모리 장치(150)에 저장되는 데이터는 크게 두 가지로 구분할 수 있다. 하나는 연동하는 장치(예, 호스트)로부터 전달되는 유저 데이터이고, 다른 하나는 유저 데이터를 비휘발성 장치인 메모리 장치(150)에 저장, 유지, 관리하기 위해 필요한 메타 데이터이다. 메타 데이터는 메모리 시스템(110)이 생성하고 유지, 관리되지만, 유저 데이터는 사용자 혹은 메모리 시스템(110)과 연동하는 장치 혹은 소프트웨어 등에 의해 생성되고 저장된다.
유저 데이터는 사용자 혹은 연동하는 장치에 따라 서로 다른 특성을 가질 수 있다. 예를 들면, 어떠한 유저 데이터는 한번 저장된 뒤 오랫동안 삭제되지 않을 수 있고, 다른 유저 데이터는 매우 짧은 시간 동안 반복적으로 갱신될 수도 있다. 또한, 어떤 유저 데이터는 자주 액세스되고 읽힐 수 있고, 다른 유저 데이터는 자주 액세스되지 않을 수도 있다. 실시예에 따라, 유저 데이터는 데이터 온도(data temperature)와 데이터 수명(data lifetime)의 데이터 속성에 따라 구분되어 질 수 있다. 예를 들면, 데이터 온도(data temperature)는 자주 액세스되는 핫(hot), 드물게 액세스되는 콜드(cold) 및 핫(hot)과 콜드(cold) 사이의 빈도로 액세스되는 웜(warm) 등으로 구별될 수 있다. 또한, 데이터 수명(data lifetime)은 오랫동안 지워지지 않는 롱(long) 및 짧은 시간에 자주 갱신되거나 삭제되는 숏(short) 등으로 구별될 수 있다.
메모리 장치(150)에는 서로 다른 성질의 블록(60_1, 60_2)을 포함할 수 있다. 예를 들면, 메모리 장치(150)는 데이터 속성에 상관없이 데이터를 저장할 수 있는 랜덤 데이터 블록(60_1)과 데이터 속성에 대응하여 분류된 데이터를 저장할 수 있는 분류된 데이터 블록(60_2)을 포함할 수 있다. 도시되지 않았지만, 메모리 장치(150) 내 적어도 하나의 블록은 각각의 데이터 속성에 대응하여 할당될 수 있다. 실시예에 따라, 메모리 장치(150) 내 블록에 대응하는 데이터 속성은 가비지 컬렉션(garbage collection) 혹은 웨어 레벨링(wear levelling)을 위한 동작들을 통해 변경될 수 있다.
랜덤 데이터 블록(60_1)은 메모리 장치(150)로 전달된 데이터를 데이터 속성에 상관없이 저장할 수 있다. 예를 들어, 새로운 논리 주소(예, 논리 블록 주소, logical block address (LBA))에 대응하는 데이터가 메모리 장치(150)에 전달되는 경우, 컨트롤러(130)는 해당 데이터가 어떠한 데이터 속성을 가지는지 알 수 없다. 데이터 속성이 결정되지 않은 데이터는 랜덤 데이터 블록(60_1)에 저장될 수 있다. 또한, 컨트롤러(130)가 많은 양의 작업(tasks)을 처리하는 경우, 데이터 입출력(data input/output) 성능을 향상시키기 위해 데이터 속성에 따른 분류가 이루어지지 않을 수 있다. 이러한 경우 데이터를 랜덤 데이터 블록(60_1)에 우선 저장한 후, 컨트롤러(130)는 아이들(idle) 상태 혹은 데이터 입출력(data input/output)에 동작 마진(operational margin)이 있는 경우 데이터 속성에 따라 분류된 데이터 블록(60_2)으로 이동시킬 수 있다.
실시예에 따라, 컨트롤러(130)는 맵 정보 관리 회로(196), 데이터 분류 회로(198) 및 메모리(144)를 포함할 수 있다.
맵 정보 관리 회로(196)는 메모리 장치(150)에 저장되는 데이터들의 논리 주소와 물리 주소를 관리할 수 있다. 컨트롤러(130)는 연동하는 장치(예, 호스트 등)로부터 데이터를 읽거나, 저장하거나, 삭제하기 위한 명령어를 수신할 수 있다. 컨트롤러(130)와 연동하는 장치는 명령어와 함께 논리 주소를 전달할 수 있다. 또한, 맵 정보 관리 회로(196)는 논리 주소와 함께 전달된 명령어에 대응하여 데이터의 속성을 결정하기 위한 파라미터 혹은 변수(예, 읽기 카운트, 쓰기 카운트 혹은 삭제 카운트 등)을 제어할 수 있다.
컨트롤러(130) 내 데이터 분류 회로(198)는 논리 주소와 함께 전달된 명령어에 대응하여 데이터의 속성을 결정하기 위한 파라미터 혹은 변수(예, 읽기 카운트, 쓰기 카운트 혹은 삭제 카운트 등)를 바탕으로 데이터 속성을 결정할 수 있다. 예를 들어, 데이터 분류 회로(198)는 논리 주소를 기준으로 해당 논리 주소에 대응하는 데이터의 속성인 데이터 온도(예, 핫(hot), 콜드(cold) 혹은 웜(warm))와 데이터 수명(예, 롱(long) 또는 숏(short))을 결정할 수 있다. 데이터 온도와 데이터 수명이 결정되거나 갱신되면, 데이터는 해당하는 속성으로 할당된 분류된 데이터 블록(60_2)에 저장될 수 있다.
메모리(144)는 메모리 장치(150)에 저장되는 데이터를 임시 저장할 수 있다. 또한, 메모리(144)는 맵 정보 관리 회로(196) 및 데이터 분류 회로(198)의 동작에 따라 생성되는 맵 데이터블, 논리 주소에 대응하는 데이터 속성 혹은 복수의 파라미터 등을 저장할 수 있다.
도 1을 참조하면, 데이터 분류 회로(198)는 랜덤 데이터 블록(60_1)에 저장된 데이터들과 관련하여 맵 정보 관리 회로(196)가 기록하는 논리 주소에 대응하는 파라미터를 확인할 수 있다. 데이터 분류 회로(198)는 논리 주소에 대응하는 파라미터를 기반으로 데이터 속성을 결정할 수 있다. 데이터 분류 회로(198)는 데이터 속성을 결정한 후, 랜덤 데이터 블록(60_1)에 저장된 데이터를 메모리(144)에 로딩한 후, 메모리(144)에 로딩된 데이터를 데이터 속성에 할당된 분류된 데이터 블록(60_2)에 저장한다.
데이터 분류 회로(198)는 데이터를 이동시킨 후 맵 정보 관리 회로(196)에 데이터 이동을 알린다. 맵 정보 관리 회로(196)는 이동한 데이터의 논리 주소에 대응하는 물리 주소를 랜덤 데이터 블록(60_1)에서 분류된 데이터 블록(60_2)으로 변경, 갱신할 수 있다.
전술한 과정을 통해, 랜덤 데이터 블록(60_1)에 저장된 데이터들은 데이터 속성에 따라 분류된 데이터 블록(60_2)으로 이동된다. 분류된 데이터 블록(60_2)에는 데이터 속성에 대응하는 적어도 하나의 블록을 포함할 수 있다. 예를 들어, 분류된 데이터 블록(60_2)에는 데이터 속성 중 데이터 온도에 대응하여 핫 데이터가 저장되는 블록, 웜 데이터가 저장되는 블록 및 콜드 데이터가 저장되는 블록이 포함될 수 있다. 또한, 분류된 데이터 블록(60_2)에는 데이서 속성 중 데이터 수명에 대응하여 롱 데이터가 저장되는 블록 및 숏 데이터가 저장되는 블록이 포함될 수 있다.
실시예에 따라, 데이터 온도 및 데이터 수명에 대응하여 분류된 데이터 블록(60_2)에는 핫 및 롱 데이터가 저장되는 블록, 핫 및 숏 데이터가 저장되는 블록, 웜 및 롱 데이터가 저장되는 블록, 웜 및 숏 데이터가 저장되는 블록, 콜드 및 롱 데이터가 저장되는 블록 및 콜드 및 숏 데이터가 저장되는 블록이 포함될 수 있다. 메모리 장치(150)는 비휘발성 메모리 셀을 포함하고 있고, 비휘발성 메모리 셀의 구조와 특성에 따라 동작 특성(예, 데이터 입출력 속도, 셀 수명 등)이 상이할 수 있다. 또한, 메모리 장치(150) 내 복수의 블록은 서로 다른 동작 상태(예, 읽기 카운트, E/R 카운트 등)를 가질 수 있다. 따라서, 컨트롤러(130)는 메모리 장치(150)내 각 블록의 동작 특성 및 동작 상태를 반영하여 해당 블록에 어떠한 데이터 속성을 가지는 데이터들을 저장할 지 결정할 수 있다. 구체적인 내용은 후술한다.
실시예에 따라, 도 1에서 설명하는 랜덤 데이터 블록(60_1)에서 분류된 데이터 블록(60_2)으로의 데이터 이동은 메모리 시스템(110)이 외부로부터 데이터 입출력에 대한 명령을 수신하지 않는 동안 수행될 수 있다. 여기서, 랜덤 데이터 블록(60_1)에서 분류된 데이터 블록(60_2)으로의 데이터 이동은 통상적인 가비지 컬렉션(garbage collection)과는 기술적으로 구분될 수 있다. 가비지 컬렉션은 특정 블록에서 유효한 데이터를 데이터 속성에 관계없이 프리 블록으로 이동시키는 동작을 포함한다. 반면, 도 1에서 설명하는 데이터 이동은 랜덤 데이터 블록(60_1)에서 분류된 데이터 블록(60_2)으로 데이터 속성에 대응하여 이동시키는 동작을 포함한다.
한편, 도 1에서 설명하는 데이터 이동에서 랜덤 데이터 블록(60_1)에 포함된 유효하지 않은 데이터는 분류된 데이터 블록(60_2)으로 이동되지 않을 수 있다. 하지만, 분류된 데이터 블록(60_2)에 존재하는 유효한 혹은 비유효한 데이터는 추후 별도로 수행되는 가비지 컬렉션을 통해 관리될 수 있다. 분류된 데이터 블록(60_2)은 데이터 속성이 유사한 데이터들을 저장하고 있으므로, 각 블록마다 가비지 컬렉션이 수행되는 시점과 빈도 등이 서로 다르게 제어될 수 있다. 예를 들어, 콜드 및 롱 데이터가 저장되는 블록은 가비지 컬렉션을 자주 수행할 필요가 없을 수 있다. 반면, 핫 및 숏 데이터가 저장되는 블록은 가비지 컬렉션을 자주 수행할 필요가 있다. 데이터 속성에 따라 분류된 데이터 블록(60_2)을 포함하는 메모리 시스템(110)의 경우, 가비지 컬렉션의 범위를 효율적으로 선택, 제한할 수 있으므로 가비지 컬렉션을 위한 시간 단축 또는 동작 효율성이 높아질 수 있다.
또한, 데이터 속성에 따라 분류된 데이터 블록(60_2)을 포함하는 메모리 시스템(110)의 경우, 웨어 레벨링(wear leveling)에 효율성을 높일 수 있다. 블록에 저장되는 데이터의 데이터 속성에 따라 블록의 마모도가 보다 쉽게 예측될 수 있다. 또한, 각 블록의 마모도가 쉽게 예측되면, 해당 블록의 마모도에 대응하여 가비지 컬렉션 이후 저장되는 데이터들의 데이터 속성을 변경해줄 수 있다. 예를 들어, 핫 및 숏 데이터를 저장했던 블록에 콜드 및 롱 데이터를 저장할 수 있다. 특정 블록에 저장되는 데이터의 속성을 변경해주는 것으로, 복수의 블록에 대한 마모도의 균형을 추구할 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템에서 데이터를 분류할 수 있는 장치의 제2 예를 설명한다. 도 2에 설명된 제2 예에서는 도 1에서 설명한 제1 예와의 차이를 중심으로 설명한다.
도 2를 참조하면, 컨트롤러(130)는 외부에서 컨트롤러(130)로 전달되는 데이터를 메모리(144)에 저장한 후, 해당 데이터의 데이터 속성을 파악할 수 있다. 컨트롤러(130)가 외부에서 전달된 데이터의 데이터 속성을 결정하면, 데이터 속성에 대응하는 분류된 데이터 블록(60_2)에 메모리(144)에 저장된 데이터를 저장할 수 있다.
도 1에서 설명한 예와 달리, 논리 주소에 대응하는 파라미터가 존재하는 경우, 입력되는 데이터를 랜덤 데이터 블록(60_1)에 저장할 필요가 없을 수 있다. 예를 들어, 특정 논리 주소 “LBA010”와 함께 전달된 데이터가 있는 경우, 데이터 분류 회로(198)는 맵 정보 관리 회로(196)에 의해 관리되는 해당 논리 주소 “LBA010”에 대응하는 파라미터(예, 읽기 카운트 등)을 확인할 수 있다. 해당 논리 주소 “LBA010”에 대응하는 파라미터를 확인한 결과, 데이터 속성이 웜 및 숏인 경우, 컨트롤러(130)는 웜 및 숏 데이터를 저장하도록 할당된 분류된 데이터 블록(60_2)에 저장할 수 있다.
도 1 및 도 2를 참조하면, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터 혹은 외부에서 전달된 데이터의 데이터 속성을 결정할 수 있다. 데이터 속성은 기 설정된 구간 동안 논리 주소에 대응하는 파라미터의 변화를 통해 결정될 수 있다. 메모리 장치(150)에 저장되는 데이터의 속성은 변하지 않을 수도 있으나, 언제든 변할 수도 있다. 예를 들어, 메모리 장치(150)에 저장된 데이터가 사용자 혹은 메모리 시스템(110)과 연동하는 장치가 항상 사용하는 것이라면, 해당 데이터의 속성은 달라지지 않을 수 있다. 하지만, 데이터가 사용자 혹은 메모리 시스템(110)과 연동하는 장치에 의해 간헐적으로 사용되는 경우, 해당 데이터의 속성은 판단 시점에 따라 달라질 수 있다.
실시예에 따라, 컨트롤러(130)가 데이터 입출력 동작을 수행하지 않는 동안, 컨트롤러(130)는 데이터 속성을 결정할 수 있다. 실시예에 따라, 랜덤 데이터 블록(60_1)에 저장된 데이터의 데이터 속성을 결정하는 것 뿐만 아니라, 분류된 데이터 블록(60_2)에 저장된 데이터의 데이터 속성을 다시 결졍할 수도 있다. 예를 들어, 제1 시점에 데이터 속성을 결정했다면, 기 설정된 시간 이후 메모리 시스템(110)이 백그라운드 동작을 수행할 수 있는 제2 시점에 데이터 속성을 다시 결정할 수 있다. 제1 시점과 제2 시점 사이에 논리 주소에 대응하는 파라미터의 변화를 바탕으로, 컨트롤러(130)는 제2 시점에서 데이터 속성을 결정할 수 있다. 따라서, 제1 시점에 데이터 온도가 핫(hot)일지라도, 제2 시점에서는 데이터 온도가 웜(warm)으로 달라질 수도 있다. 새롭게 결정된 데이터 속성이 이전과 다른 경우, 컨트롤러(130)는 해당 데이터를 달라진 데이터 속성에 대응하는 블록으로 이동시킬 수 있다.
한편 데이터 속성이 달라질 때마다 데이터를 이동시키는 경우, 메모리 시스템(110) 내 데이터 이동이 과도하게 발생할 수도 있다. 따라서, 실시예에 따라, 컨트롤러(130)는 특정 논리 주소에 대응하는 데이터 속성이 변화하더라도, 해당 논리 주소에 대응하는 데이터의 갱신, 수정이 있을 때만 데이터 속성을 기초로 데이터를 저장함으로써 데이터 입출력 동작과 무관하게 이루어지는 백그라운드 동작에서의 데이터 이동을 줄일 수도 있다. 또한, 데이터 속성의 변화에 따른 데이터 이동은 메모리 시스템(110)의 동작 환경에 따라서도 달라질 수 있으며, 메모리 장치(150) 내 블록의 동작 상태에 따라서도 달라질 수 있다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 3을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
실시예에 따라, 도 1 및 도 2에서 설명한 맵 정보 관리회로(196) 및 데이터 분류 회로(198)은 도 3에서 설명한 컨트롤러(130) 내 적어도 하나의 프로세서(134)와 적어도 하나의 메모리(144)를 통해 구현될 수 있다. 예를 들어, 맵 정보 관리회로(196) 및 데이터 분류 회로(198)이 펌웨어(firmware)로 구현된 경우, 컨트롤러(130)가 메모리 장치(150)에 저장된 펌웨어를 메모리(144)에 로딩한 후 프로세서(134)에 의해 실행될 수 있다.
또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
즉, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 수신되는 복수의 커맨드들, 및 커맨드들에 해당하는 복수의 커맨드 동작들의 수행 결과들을, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 최상의 채널들(또는 웨이들)을 통해, 송수신한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)의 상태에 상응하여, 커맨드들이 메모리 장치(150)의 메모리 다이들로 전송되는 전송 채널들(또는 전송 웨이들)과, 커맨드 동작들의 수행 결과들이 메모리 장치(150)의 메모리 다이들로부터 수신되는 수신 채널들(또는 수신 웨이들)을, 각각 독립적으로 관리한다. 예컨대, 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 제1커맨드가 전송되는 전송 채널(또는 전송 웨이)과, 제1커맨드에 해당하는 제1커맨드 동작의 수행 결과가 수신되는 수신 채널(또는 수신 웨이)을, 각각 독립적인 최상의 채널들(또는 웨이들)로 결정, 일 예로 전송 채널(또는 전송 웨이)을 제1최상의 채널(또는 웨이)로 결정하고, 수신 채널(또는 수신 웨이)을 제1최상의 채널(또는 웨이)로 결정하거나 제2최상의 채널(또는 웨이)로 결정한 후, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드의 전송과, 제1커맨드 동작의 수행 결과의 수신을, 각각 수행한다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다. 여기서, 후술할 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 다이들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 송수신하는 경우를 일 예로 하여 설명하지만, 컨트롤러(130) 및 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들을 각각의 메모리 시스템들에서 수행한 이후의 수행 결과들을, 송수신하는 경우에도 동일하게 적용될 수 있다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 커맨드들의 전송, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행, 및 커맨드 동작들에 대한 수행 결과들의 전송을, 처리함에 대해서는, 이하 도 5 내지 도 9에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 4는 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 4를 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.
도 4에서 도시되지 않았지만, 실시예에 따라, 도 3에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
실시예에 따라, 도 4에서 설명하는 블록 관리자(48), 맵 관리자(44) 혹은 상태 관리자(42)는 도 1 및 도 2에서 설명한 맵 정보 관리회로(196) 및 데이터 분류 회로(198) 중 적어도 하나를 포함할 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
실시예에 따라, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인하거나, 또는 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한다. 여기서, 본 발명의 실시 예에서는, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정할 수 있다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명의 실시 예에서는, 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵 데이터를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 아울러, 본 발명의 실시 예에서는, 아울러, 본 발명의 실시 예에서는, 전술한 호스트(102)로부터 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신하여, 복수의 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명의 실시 예에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 제1맵 데이터, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 제2맵 데이터가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블 또는 L2P 맵 리스트를 포함한 제1맵 데이터와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블 또는 P2L 맵 리스트를 포함한 제2맵 데이터를, 메모리 장치(150)의 메모리 블록들에서의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 라이트하여 저장한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 제1맵 데이터와 제2맵 데이터 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는, 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 데이터의 맵 세그먼트(map segment)들로 제1맵 데이터의 L2P 세그먼트들과 제2맵 데이터의 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하여, 맵 세그먼트들을 업데이트한다.
실시예에 따라, 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 라이트 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 저장, 즉 프로그램 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 프로그램 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행한다.
실시예에 따라, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터의 리드 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 리드 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 리드 동작들의 수행 결과들, 다시 말해 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 유저 데이터를 호스트(102)로 제공한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
실시예에 따라, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 이레이즈 커맨드에 해당하는 메모리 장치(150)의 메모리 다이들에서 메모리 블록들에 대한 이레이즈 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 이레이즈 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 이레이즈 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 전술한 바와 같이, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 메모리 장치(150)로 요청, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 커맨드 동작들의 수행을 요청하며, 또한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신한다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송된 커맨드들과 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신된 수행 결과들 간을 매칭하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답을, 호스트(102)로 제공한다.
실시예에 따라, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 장치(150)에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정할 뿐만 아니라, 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 시스템들에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인하며, 예컨대 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정한다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다. 또한, 본 발명의 실시 예에서는, 각 메모리 시스템들의 정보, 예컨대 각 메모리 시스템들 또는 각 메모리 시스템들에 포함된 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 동작들에 대한 능력(capability), 일 예로 커맨드 동작들에 대한 수행 능력(performance capability), 처리 능력(process capability), 처리 속도(process speed), 및 처리 레이턴시(process latency) 등에 상응하여, 복수의 메모리 시스템들에서, 마스터 메모리 시스템을 결정한다. 여기서, 마스터 메모리 시스템은, 복수의 메모리 시스템들 간의 경쟁을 통해, 결정될 수도 있으며, 일 예로 호스트(102)와 각 메모리 시스템들 간의 접속 순위에 따른 경쟁을 통해 결정될 수 있다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 논리적 어드레스에 대응하여 데이터 속성을 결정하는 예를 개략적으로 설명한다. 도 5는 도 1 내지 도 4에서 설명하는 메모리 장치(150)를 물리적인 구성요소가 아닌 논리적인 저장장치의 개념으로 설명한다.
도 5를 참조하면, 메모리 장치(150)는 시스템 영역(50_1), 유저 데이터 영역(50_2) 및 리저브 영역(50_5)을 포함할 수 있다.
구체적으로, 시스템 영역(50_1)은 도 1에서 설명한 펌웨어 블록(40_1) 및 펌웨어 사본 블록(40_2) 등이 포함될 수 있는 곳이다. 시스템 영역(50_1)은 메모리 장치(150)의 물리적인 블록 주소(Physical Block Address) 등의 물리 주소(Physical Address)만으로 접근 가능한 영역(Physical Address Area)이다. 따라서, 메모리 장치(150)를 포함하는 메모리 시스템이 컴퓨팅 장치와 연동하더라도, 사용자는 컴퓨팅 장치를 통해 시스템 영역(50_1)에 접근할 수 없을 수 있다. 시스템 영역(50_1)에 접근하기 위해서는, 특수한 명령 혹은 프로그램에 의해서 제한된 용도에 한정하여 가능할 수 있다. 시스템 영역(50_1)은 메모리 시스템 혹은 메모리 장치 내 하드웨어를 인식하기 위한 기본적인 정보, 메모리 시스템의 기본적인 동작을 지원하기 위한 펌웨어 등이 포함될 수 있다.
유저 데이터 영역(50_2)은 메모리 시스템이 연동하는 컴퓨팅 장치에 전달할 사용자 데이터 등이 포함될 수 있다. 유저 데이터 영역(50_2)에 포함되는 대표적인 데이터로는 운영 체제(OS), 파일 시스템 정보, 어플리케이션 프로그램 등이 있다.
유저 데이터 영역(50_2)은 논리 블록 주소(Logical Block Address) 등을 사용할 수 있는 논리 주소(Logical Address)를 사용하여 접근 가능한 영역(Logical Address Area)이다. 예를 들어, 논리 블록 주소(Logical Block Address, LBA)는 논리 블록 주소 지정(Logical block addressing) 방법에 따른 것으로, 컴퓨팅 장치와 연동하는 저장 장치에 기록되는 데이터 블록의 위치를 지정하는데 쓰이는 형식일 수 있다. 종래의 하드 디스크의 경우, 하드 디스크에 포함된 물리적 구조인 실린더, 헤드, 섹터(Cylinder-Head-Sector, CHS)를 가리키는 주소 지정 방식을 사용했었다. 다만, 하드 디스크의 물리적 구조에 대응하는 주소 체계는 하드 디스크의 저장 용량이 커지면서 한계에 이르렀다. 이러한 대용량의 저장 장치에서는 하드 디스크의 물리적 구조에 대응하지 않고, 섹터를 일렬로 논리적인 순서로 나열하여 섹터의 번호를 부여하는 (예, 0부터 순서대로) 방식으로 주소를 지정할 수 있다. 메모리 시스템과 연동하는 컴퓨팅 장치(예, 호스트(10), 도 3 내지 도 4 참조)가 논리 블록 주소(LBA)만으로 데이터를 전달하거나 가리키는 대신, 메모리 시스템(110)에 포함된 컨트롤러(130)가 실제 데이터가 저장되는 메모리 장치(150) 내 주소인 물리적 주소와 호스트(10)가 사용하는 논리 블록 주소(LBA)를 매칭시켜 관리할 필요가 있다. 이러한 정보들은 메타 데이터에 포함될 수 있으며, 호스트(10)를 통해 저장되거나 읽어지는 유저 데이터와는 구분될 수 있다.
메모리 장치(150) 내 리저브 영역(50_5)은 메모리 시스템이 연동하는 컴퓨티 장치 혹은 다른 시스템과의 동작을 위한 정보를 저장하거나, 메모리 시스템에 실시예에 따라 추가된 구성을 위해 사용될 수 있는 영역이다. 예를 들면, 리저브 영역(50_5)에는 도 3에서 설명한 ECC 유닛(138)을 위한 에러 정정 코드(ECC: Error Correction Code) 등이 저장될 수 있다.
리저브 영역(50_5)은 시스템 영역(50_1)과 마찬가지로 물리적인 블록 주소(Physical Block Address) 등의 물리 주소(Physical Address)만으로 접근 가능한 영역(Physical Address Area)이다. 메모리 시스템은 제조 과정, 호스트(10) 혹은 컴퓨팅 장치에 구성 혹은 탑재되는 과정, 또는 호스트(10) 혹은 컴퓨팅 장치와 연동하여 동작을 수행하는 과정에서 요구되거나 필요로 하는 여러가지 동작을 지원하기 위한 데이터를 리저브 영역(50_5)에 포함할 수 있다. 시스템 영역(50_1)이 메모리 시스템의 기본적인 동작을 지원하기 위한 것이라면, 리저브 영역(50_5)은 메모리 시스템이 지원하는 동작을 확장하기 위한 것이라고 할 수 있다.
한편, 실시예에 따라, 메모리 장치(150)는 호스트 보호 영역(50_3) 또는 장치 구성 오버레이(50_4) 중 적어도 하나를 포함할 수 있다. 참고로, 호스트 보호 영역(50_3, Host Protected Area, HPA)은 ATA(Advanced Technology Attachment)-4 표준부터 지원하는 기술이고, 장치 구성 오버레이(50_4, Device Configuration Overlay, DCO)는 ATA-6 표준부터 지원한 기술이다. 여기서, ATA는 노트북 혹은 데스크탑 등에서 사용하는 인터페이스의 표준 기술을 포함하며, IDE(Integrated Device Environment) 또는 EIDE(Enhanced IDE) 방식으로도 불릴 수 있다.
호스트 보호 영역(50_3, HPA)은 주로 바이오스 진단 유틸리티나 시스템 부팅, 시스템 복구를 위해 사용될 수 있다. 예를 들어, 호스트 보호 영역(50_3, HPA)은 호스트(10)의 바이오스(BIOS)를 통한 접근이 불가능할 수 있다. 즉, 운영체제(OS)에서는 보이지 않는 영역으로 일반 사용자에 의해 수정되지 않는 메모리 시스템의 영역일 수 있다. 호스트 보호 영역(50_3, HPA)은 CD, DVD와 같은 별도의 매체 없이 시스템 복구를 지원할 수 있다.
장치 구성 오버레이(50_4, DCO)는 메모리 시스템의 제조사가 디스크 크기를 조절하기 위해 사용할 수 있다. 예를 들어, 각 제조사는 메모리 시스템의 모델에 따라 300GB, 500GB, 750GB, 1TB등의 저장 용량이 다양할 수 있다. 모든 모델마다 제조 공정을 달리해서 만들지 않더라도, 장치 구성 오버레이(50_4, DCO)는 60GB, 100GB, 200GB, 500GB, 1TB 등 여러 사이즈로 제조한 메모리 시스템처럼 보이도록 할 수 있다. 장치 구성 오버레이(50_4, DCO)도 호스트(10)의 바이오스(BIOS)를 통한 접근이 불가능할 수 있으며, 메모리 시스템의 제조사에 따라 정의된 특별한 명령을 통해서 접근이 가능할 수 있다.
도시되지 않았지만, 실시예에 따라, 메모리 장치(150)는 IDE, EIDE 방식뿐만 아니라 SCSI(Small Computer System Interface) 방식을 지원할 수도 있다. 메모리 장치(150) 내 영역들은 지원 방식에 따라 서로 다르게 배분되거나 할당될 수 있다.
논리 블록 주소(Logical Block Address, LBA)에 대응하는 데이터를 기록하는 유저 데이터 영역(50_2)에 해당하는 데이터들은 논리 블록 주소(LBA)에 대응할 수 있다. 논리 블록 주소(LBA)에 대응하는 파라미터를 통해, 데이터들의 데이터 속성이 결정될 수 있다. 데이터 속성은 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 따라 결정될 수 있다. 예를 들면, 제1 논리 주소(LBA110)에 대응하는 데이터는 핫(H) 및 롱(L)의 데이터 속성을 가질 수 있고, 제2 논리 주소(LBA111)에 대응하는 데이터는 핫(H) 및 숏(S)의 데이터 속성을 가질 수 있다. 또한, 제3 논리 주소(LBA112)에 대응하는 데이터는 콜드(C) 및 롱(L)의 데이터 속성을 가질 수 있다. 제1 내지 제3 논리 주소(LBA110 ~ LBA112)에 대응하는 데이터는 논리 주소 순서대로 메모리 장치(150)에 저장되는 것이 아니라, 데이터 속성에 대응하여 메모리 장치(150)에 저장될 수 있다. 따라서, 제1 내지 제3 논리 주소(LBA110 ~ LBA112)에 대응하는 데이터는 서로 다른 데이터 속성을 가지고 있으므로, 메모리 장치(150) 내 서로 다른 블록(물리 블록)에 저장될 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템에서 데이터 속성에 따라 데이터를 이동시키는 예를 개략적으로 설명한다.
도 6을 참조하면, 논리 블록 주소와 물리 블록 주소를 매칭하는 맵 정보에 데이터 속성이 포함될 수 있다. 예를 들면, 논리 블록 주소(LBA110, LBA111, LBA112, LBA113, LBA114, LBA115, LBA116, LBA117)에는 물리 블록 주소(BLK047, BLK100, BLK066, BLK040, BLK804, BLK420, BLK066, BLK540)가 맵핑될 수 있다. 또한, 논리 블록 주소(LBA110, LBA111, LBA112, LBA113, LBA114, LBA115, LBA116, LBA117)에는 데이터 온도 및 데이터 수명에 따른 데이터 속성이 결정될 수 있다.
도 6의 왼쪽에 개시된 맵 정보는 논리 블록 주소에 대응하는 데이터 속성에 따라 데이터가 저장되지 않은 상태이다. 예를 들면, 논리 블록 주소(LBA113, LBA116)에 대응하는 데이터의 데이터 속성은 서로 다르지만 동일한 물리 블록(BLK066)에 저장되어 있다. 반면, 도 6의 오른쪽에 개시된 맵 정보는 데이터 속성에 따라 데이터를 이동시킨 상태를 설명한다. 구체적으로, 데이터 속성에 대응하여 세 번의 데이터 이동(①, ②, ③)이 발생한 것을 확인할 수 있다.
먼저, 제1 데이터 이동(①)은 논리 블록 주소(LBA112)에 대응하는 데이터가 이전 물리 블록(BLK066)에서 콜드(C) 및 롱(L)의 데이터 속성에 할당된 물리 블록(BLK606)으로 이동된 것을 보여준다.
제2 데이터 이동(②)은 논리 블록 주소(LBA115)에 대응하는 데이터가 이전 물리 블록(BLK420)에서 핫(H) 및 롱(L)의 데이터 속성에 할당된 물리 블록(BLK047)으로 이동된 것을 보여준다. 제2 데이터 이동(②)을 통해, 동일한 데이터 속성(핫 및 롱)을 가지는 논리 블록 주소(LBA110, LBA115)의 데이터는 동일한 물리 블록(BLK047)에 저장될 수 있다. 실시예에 따라, 핫(H) 및 롱(L)의 데이터 속성에 할당된 물리 블록의 수는 복수 개일 수 있고, 논리 블록 주소(LBA110, LBA115)의 데이터는 할당된 복수 개의 물리 블록 중 하나에 저장될 수 있다.
제3 데이터 이동(③)은 논리 블록 주소(LBA113)에 대응하는 데이터가 이전 물리 블록(BLK040)에서 핫(H) 및 숏(S)의 데이터 속성에 할당된 물리 블록(BLK066)으로 이동된 것을 보여준다. 제3 데이터 이동(③)을 통해, 동일한 데이터 속성(핫 및 숏)을 가지는 논리 블록 주소(LBA113, LBA116)의 데이터는 동일한 물리 블록(BLK040)에 저장될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 장치에서 데이터 속성에 따라 블록을 배정하는 예를 개략적으로 설명한다.
도 7을 참조하면, 메모리 장치(150)는 복수의 다이(Die0, Die1, …)를 포함할 수 있다. 각각의 다이(Die0, Die1)는 복수의 블록(BLK0, BLK1, BLK2, BLK3, BLK4, BLK5, BLK6, BLK7, …)를 포함할 수 있다.
각각의 다이(Die0, Die1)는 여러 가지의 데이터 속성에 할당된 적어도 하나의 블록을 포함할 수 있다. 예를 들면, 제1 다이(Die0)에 포함된 블록(BLK0, BLK1, BLK2, BLK3, BLK4, BLK5, BLK6, BLK7)은 서로 다른 데이터 속성에 따라 분류될 수 있다. 제1 및 제6 블록(BLK0, BLK5)는 핫(hot) 및 숏(short)의 데이터 속성에 할당된 블록(40_2)일 수 있고, 제2 및 제3 블록(BLK1, BLK2)는 핫(hot) 및 롱(long)의 데이터 속성에 할당된 블록(40-1)일 수 있다. 제4 블록(BLK3)은 웜(warm) 및 롱(long)의 데이터 속성에 할당된 블록(40_3)일 수 있고, 제5 블록(BLK4)은 웜(warm) 및 숏(short)의 데이터 속성에 할당된 블록(40_4)일 수 있다. 제7 블록(BLK6)은 콜드(cold) 및 롱(long)의 데이터 속성에 할당된 블록(40_5)일 수 있고, 제8 블록(BLK7)은 콜드(cold) 및 숏(short)의 데이터 속성에 할당된 블록(40_6)일 수 있다. 제1 다이(Die0)에 포함된 블록 중 각 데이터 속성에 몇 개의 블록이 할당될 지는 메모리 시스템(110)의 동작 환경 혹은 메모리 장치(150)의 동작 상태에 따라 결정될 수 있다. 또한, 메모리 장치(150) 내 각각의 물리 블록은 하나의 데이터 속성에 고정되지 않으며, 가비지 컬렉션 또는 웨어 레벨링 동작을 통해 유효한 데이터가 없는 프리 블록이 된 후 이전과 다른 데이터 속성의 데이터를 저장하도록 할당될 수 있다.
한편, 제2 다이(Die1) 내 제1 블록(BLK0)은 웜(warm) 및 숏(short)의 데이터 속성에 할당된 블록(40_4)일 수 있고, 제2 블록(BLK1)은 핫(hot) 및 숏(short)의 데이터 속성에 할당된 블록(40_2)일 수 있다. 제4 블록(BLK3)은 콜드(cold) 및 롱(long)의 데이터 속성에 할당된 블록(40_5)일 수 있고, 제5 및 제6 블록(BLK4, BLK5)은 웜(warm) 및 롱(long)의 데이터 속성에 할당된 블록(40_3)일 수 있다. 또한, 제8블록(BLK7)은 핫(hot) 및 롱(long)의 데이터 속성에 할당된 블록(40-1)일 수 있다. 제2 다이(Die1) 내 제3 블록(BLK2) 및 제7 블록(BLK6)은 어떠한 데이터 속성에도 할당되지 않을 수 있다. 특정한 데이터 속성에 대응하지 않는 2 다이(Die1) 내 제3 블록(BLK2) 및 제7 블록(BLK6)은 도 1에서 설명한 랜덤 데이터 블록(60_1) 혹은 프리 블록(free block)일 수 있다.
도 1 내지 도 4에서 설명한 컨트롤러(130)는 메모리 장치(150) 내 블록을 데이터 속성에 할당하고, 데이터 속성에 따라 데이터를 할당된 블록에 저장할 수 있다. 또한, 실시예에 따라, 메모리 장치(150)에 저장된 데이터의 데이터 속성이 변경되면, 해당 데이터를 데이터 속성에 대응하는 다른 블록으로 이동시킬 수도 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 데이터 속성에 따라 데이터를 이동시킨 후 결과를 개념적으로 설명한다.
도 8을 참조하면, 데이터 속성에 대응하여 데이터를 분류하지 않은 상태와 데이터 속성에 대응하여 데이터를 분류한 상태의 차이가 설명될 수 있다. 데이터를 분류하지 않은 상태에서는 서로 다른 데이터 속성을 가지는 데이터들이 인접해 있거나 데이터 속성에 상관없이 뒤섞여 있다. 반면, 데이터를 데이터 속성에 대응하여 분류하거나 정렬하면 데이터 속성이 유사한 데이터들이 인접하여 배치될 수 있다. 도 1 내지 도 4에서 설명한 메모리 장치(150) 내 저장된 데이터들이 도 8에서 설명한 것과 같이 데이터 속성에 대응하여 분류되어 있는 경우, 메모리 시스템(110)은 가비지 컬렉션 및 웨어 레벨링 등의 동작 효율성을 높일 수 있다.
한편, 데이터 속성에 대응하여 데이터를 이동하거나 재배치하는 것은 블록 단위로 수행될 수 있다. 실시예에 따라, 동일한 데이터 속성을 가지는 데이터를 개념적으로 인접한 블록에 정렬할 수 있으나, 실제로는 채널, 웨이로 구분될 수 있는 액세스 단위에 분산되어 배치될 수 있다. 예를 들어, 핫(hot) 및 숏(short)의 데이터 속성을 가지는 데이터의 경우, 자주 읽힐 뿐만 아니라 자주 갱신, 수정, 변경될 수 있다. 즉, 핫(hot) 및 숏(short)의 데이터 속성을 가지는 데이터는 컨트롤러(130, 도 1 내지 도 4 참조)와 메모리 장치(150, 도 1 내지 도 4 참조) 사이의 채널, 웨이를 통해 자주 데이터 입출력이 발생할 수 있다. 따라서, 핫(hot) 및 숏(short)의 데이터 속성을 가지는 데이터를 저장하기 위한 블록은 복수의 채널, 복수의 웨이에 순차적으로 고르게 배치될수록 메모리 장치(150)에 데이터 입출력 성능(Data I/O Performance)이 향상될 수 있다.
이하에서는 메모리 장치(150) 내 복수의 블록 중 어떠한 블록을 어떠한 데이터 속성에 할당할 것인지에 대해 설명한다. 구체적으로, 도 9a 내지 도9c는 데이터 속성에 따라 메모리 장치 내 블록을 배정하는 예를 설명한다.
도 9a를 참조하면, 데이터 속성은 데이터 온도 및 데이터 수명에 따라 6가지로 구분될 수 있다. 예를 들면, 데이터 속성은 핫(H) 및 숏(S), 핫(H) 및 롱(L), 웜(W) 및 숏(S), 웜(W) 및 롱(L), 콜드(C) 및 숏(S), 콜드(C) 및 롱(L)의 순서대로 구분될 수 있다. 핫(H) 및 숏(S)의 데이터 속성을 가지는 데이터를 위해 할당되는 블록은 데이터 입출력(Data I/O) 속도가 보다 빠를수록 좋다. 따라서, 메모리 장치(150) 내 동작 상태가 더 건강한 블록을 핫(H) 및 숏(S)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다. 또한, 복수의 비트에 대응하는 데이터를 저장할 수 있는 멀티 레벨 셀(MLC: Multi Level Cell)보다는 단일 비트에 대응하는 데이터를 저장할 수 있는 단일 레벨 셀(SLC: Single Level Cell)로 구성되는 블록이 동작 속도가 빠르기 때문에, 단일 레벨 셀(SLC)로 구성되는 블록을 핫(H) 및 숏(S)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다.
한편, 콜드(C) 및 롱(L)의 데이터 속성을 가지는 데이터를 위해 할당되는 블록은 데이터 입출력(Data I/O) 속도가 늦더라도 메모리 시스템(110, 도 1 내지 도 4 참조)의 전체 성능에 큰 영향을 미치지 않을 수 있다. 따라서, 메모리 장치(150) 내 동작 상태가 덜 건강한 블록을 콜드(C) 및 롱(L)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다. 또한, 단일 비트에 대응하는 데이터를 저장할 수 있는 단일 레벨 셀(SLC: Single Level Cell)보다는 복수의 비트에 대응하는 데이터를 저장할 수 있는 멀티 레벨 셀(MLC: Multi Level Cell)로 구성되는 블록을 콜드(C) 및 롱(L)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다.
메모리 장치(150) 내 복수의 블록의 동작 상태와 구성은 상이할 수 있다. 이 경우, 각 블록의 데이터 입출력(Data I/O) 속도를 고려하여 데이터 속성을 매칭시킬 수 있다. 각 블록의 동작 상태는 계속 변화할 수 있고, 컨트롤러(130, 도 1 내지 도 4 참조)는 각 블록의 동작 상태를 모니터링한 후 서로 다른 데이터 속성을 가진 데이터를 저장하기 위한 블록으로 할당할 수 있다.
도 9b를 참조하면, 컨트롤러(130, 도 1 내지 도 4 참조)는 데이터 입출력(Data I/O) 속도가 아닌 내구성(durability)의 측면에서 서로 다른 데이터 속성을 가지는 데이터를 위해 할당되는 블록을 결정할 수도 있다.
데이터 속성을 핫(H) 및 롱(L), 웜(W) 및 롱(L), 콜드(C) 및 롱(L), 핫(H) 및 숏(S), 웜(W) 및 숏(S), 콜드(C) 및 숏(S)의 순서대로 구분할 수 있다. 핫(H) 및 롱(L)의 데이터 속성을 가지는 데이터를 위해 할당되는 블록은 내구성이 높을수록 좋다. 따라서, 메모리 장치(150) 내 동작 상태를 기초로 더 건강한 블록을 핫(H) 및 롱(L)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다. 또한, 복수의 비트에 대응하는 데이터를 저장할 수 있는 멀티 레벨 셀(MLC: Multi Level Cell)보다는 단일 비트에 대응하는 데이터를 저장할 수 있는 단일 레벨 셀(SLC: Single Level Cell)로 구성되는 블록이 수명이 길기 때문에, 단일 레벨 셀(SLC)로 구성되는 블록을 핫(H) 및 롱(L)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다.
한편, 콜드(C) 및 숏(S)의 데이터 속성을 가지는 데이터를 위해 할당되는 블록은 내구성이 낮더라도 메모리 시스템(110, 도 1 내지 도 4 참조)의 전체 성능에 큰 영향을 미치지 않을 수 있다. 따라서, 메모리 장치(150) 내 동작 상태가 덜 건강한 블록을 콜드(C) 및 숏(S)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다. 또한, 단일 비트에 대응하는 데이터를 저장할 수 있는 단일 레벨 셀(SLC: Single Level Cell)보다는 복수의 비트에 대응하는 데이터를 저장할 수 있는 멀티 레벨 셀(MLC: Multi Level Cell)로 구성되는 블록을 콜드(C) 및 숏(S)의 데이터 속성을 가지는 데이터를 저장하기 위해 할당할 수 있다.
메모리 장치(150) 내 복수의 블록의 동작 상태와 구성은 상이할 수 있기 때문에, 각 블록의 E/R 사이클 등의 파라미터를 참조하여 결정할 수 있는 내구성을 고려하여 각 블록에 저장되는 데이터의 데이터 속성을 결정할 수 있다. 각 블록의 동작 상태는 계속 변화할 수 있고, 컨트롤러(130, 도 1 내지 도 4 참조)는 각 블록의 동작 상태를 모니터링한 후 서로 다른 데이터 속성을 가진 데이터를 저장하기 위한 블록으로 재 할당할 수도 있다.
도 9c를 참조하면, 가비지 컬렉션(garbage collection)을 수행하기 위한 블록을 선정하기 위해 데이터 속성을 이용할 수 있다. 예를 들면, 데이터 속성은 핫(H) 및 숏(S), 핫(H) 및 롱(L), 웜(W) 및 숏(S), 웜(W) 및 롱(L), 콜드(C) 및 숏(S), 콜드(C) 및 롱(L)의 순서대로 구분될 수 있다.
핫(H) 및 숏(S)의 데이터 속성을 가지는 데이터를 저장하는 블록은 가비지 컬렉션의 대상으로 결정하는 데 우선순위가 높을 수 있다. 반면, 콜드(C) 및 롱(L)의 데이터 속성을 가지는 데이터를 저장하는 블록은 가비지 컬렉션의 대상으로 결정하는 데 우선순위가 낮을 수 있다. 예를 들면, 우선순위가 높은 블록의 경우 가비지 컬렉션이 먼저, 자주 수행될 수 있는 반면, 우선순위가 낮은 블록의 경우 가비지 컬렉션이 나중에, 드물게 수행될 수 있다.
도 9a 내지 도 9c를 참조하면, 데이터 온도 및 데이터 수명에 의해 결정되는 데이터 속성이 메모리 시스템(110)이 수행하는 동작에 따라 서로 다른 우선순위를 가질 수 있음을 알 수 있다. 예를 들면, 메모리 시스템(110, 도 1 내지 도 4 참조)이 수행하는 동작이 데이터 입출력에 관련한 동작인지, 백그라운드 동작 중 가비지 컬렉션에 관련한 동작인지 등에 따라 데이터 속성의 우선순위가 달라질 수 있다. 도 9a 내지 도 9c에서는 데이터 입출력, 내구성, 가비지 컬렉션을 예로 들어 설명하였으나, 실시예에 따라 메모리 시스템(110)이 수행하는 동작은 다양할 수 있으며, 해당 동작의 특성에 대응하여 데이터 속성의 우선순위도 달라질 수 있다.
도 10은 메모리 시스템에서 데이터 속성에 따라 데이터를 분류하고 저장하는 방법을 설명한다.
도 10을 참조하면, 메모리 시스템의 동작 방법은 맵 정보를 바탕으로 메모리 장치에 저장된 데이터 또는 호스트로부터 전달되는 데이터의 속성을 결정하는 단계(442)를 포함할 수 있다. 실시예에 따라, 데이터 속성은 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 의해 결정될 수 있다. 예를 들면, 데이터 온도(data temperature)는 자주 액세스되는 핫(hot), 드물게 액세스되는 콜드(cold) 및 핫(hot)과 콜드(cold) 사이의 빈도로 액세스되는 웜(warm) 등으로 구별될 수 있다. 데이터 온도를 3가지 카테고리로 구분지어 설명하였으나, 실시예에 따라 2가지 혹은 4가지 이상의 카테고리로 구분지을 수도 있다. 또한, 데이터 수명(data lifetime)은 오랫동안 지워지지 않는 롱(long) 및 짧은 시간에 자주 갱신되거나 삭제되는 숏(short) 등으로 구별될 수 있다. 데이터 수명을 두 가지 카테고리로 구분지어 설명하였으나, 실시예에 따라 3가지 이상의 카테고리로 구분지을 수도 있다.
또한, 메모리 시스템의 동작 방법은 데이터 속성에 따라 데이터를 분류하고, 메모리 장치 내 블록을 각각의 데이터 속성에 할당하는 단계(444)를 포함할 수 있다. 메모리 장치에는 복수의 블록이 포함될 수 있다. 메모리 장치 내 복수의 블록은 동작 상태가 상이할 수 있으며, 동작 상태에 대응하여 해당 블록에 어떠한 데이터 속성을 가진 데이터를 저장할 지를 결정할 수 있다. 예를 들면, 메모리 장치 내 블록이 여러 구조의 단위셀로 구성될 수 있는 경우, 단일 레벨 셀(SLC: Single Level Cell)로 구성된 블록을 핫(hot) 및 숏(short)의 데이터 속성에 할당할 수 있다. 또한, 메모리 장치 내 블록 중 보다 건강한 블록을 핫(hot) 및 숏(short)의 데이터 속성에 할당할 수 있다. 여기서, 블록이 보다 건강한 지의 여부는 E/W 사이클, 읽기 카운트, 삭제 카운트, 쓰기 카운트 등의 파라미터 중 적어도 하나에 기반하여 결정할 수 있다.
실시예에 따라, 메모리 시스템의 동작 방법에서 맵 정보를 바탕으로 메모리 장치에 저장된 데이터 또는 호스트로부터 전달되는 데이터의 속성을 결정하는 단계(442)와 데이터 속성에 따라 데이터를 분류하고, 메모리 장치 내 블록을 각각의 데이터 속성에 할당하는 단계(444)는 서로 다른 순서로 수행되거나 동시에 수행될 수 있다.
메모리 시스템의 동작 방법은 분류된 데이터를 할당된 블록에 쓰거나, 이동시키는 단계(446)를 포함할 수 있다. 메모리 장치에 저장될 데이터에 대하여 데이터 속성이 결정되면, 해당하는 데이터 속성의 데이터를 저장하기 위해 할당된 블록에 데이터 속성이 결정된 데이터를 저장할 수 있다. 이를 통해 메모리 장치 내 데이터 속성에 대응하여 할당된 블록에는 동일한 데이터 속성을 가진 데이터들이 모일 수 있다. 메모리 장치 내 블록이 동일한 데이터 속성을 가지는 데이터들을 저장함으로서 각 블록에 포함된 비휘발성 메모리 셀의 동작 상태가 균일해질 수 있다. 또한, 메모리 시스템이 데이터 속성에 따라 각 블록의 동작 상태를 용이하게 유추하거나 예상할 수 있다. 나아가, 메모리 시스템이 각 블록에 저장된 데이터에 대한 가비지 컬렉션을 수행하거나 각 블록의 마모도의 균형을 맞추기 위한 웨어 레벨링을 수행하는 데 보다 용이할 수 있다.
도 11은 데이터 수명을 결정하는 방법을 설명한다.
도 11을 참조하면, 메모리 장치에 저장되는 데이터들의 데이터 수명은 기 설정된 시간 혹은 주기가 경과한 후 결정될 수 있다(502 단계). 예를 들어, 메모리 장치에 데이터가 저장되면 혹은 데이터의 속성이 결정된 시점으로부터 기 설정된 시간 혹은 주기가 경과하면, 메모리 시스템은 메모리 장치에 저장된 데이터의 데이터 속성을 결정하기 위한 동작을 수행할 수 있다.
메모리 시스템이 데이터 수명을 결정하기 위한 프로세스를 실행하면, 논리 블록 주소에 대응하는 파라미터로서 쓰기 카운트(Write Count)와 삭제 카운트(Delete Court 혹은 Erase Count)를 확인할 수 있다.
먼저, 특정 논리 블록 주소에 대응하는 쓰기 카운트와 삭제 카운트가 모두 0인지를 확인할 수 있다(504 단계). 만약 특정 논리 블록 주소에 대응하는 쓰기 카운트와 삭제 카운트가 모두 0이라면(504 단계에서 YES), 데이터 수명을 결정하는 기준이 되는 시간 동안 해당 논리 블록 주소에 대응하는 데이터가 메모리 장치에 저장된 적이 없음을 나타낼 수 있다. 데이터가 저장되지 않았으므로, 데이터 수명을 결정할 필요가 없다(506 단계).
특정 논리 블록 주소에 대응하는 쓰기 카운트와 삭제 카운트가 모두 0이 아니라면(504 단계에서 NO), 해당 논리 블록 주소에 대응하는 쓰기 카운트가 1이고, 삭제 카운트가 0인지를 확인할 수 있다(508 단계). 이 경우는 데이터 수명을 결정하는 기준이 되는 시간 동안 해당 논리 블록 주소에 대응하는 데이터가 메모리 장치에 한번 저장된 후 삭제되거나 변형, 갱신, 수정되지 않았음을 나타낼 수 있다. 쓰기 카운트가 1이고 삭제 카운트가 0이라면(508단계에서 YES), 해당 데이터의 데이터 수명은 롱(long)으로 결정할 수 있다(510 단계).
특정 논리 블록 주소에 대응하는 쓰기 카운트가 1이고 삭제 카운트가 0인 상태가 아니라면(508 단계에서 NO), 해당 논리 블록 주소에 대응하는 쓰기 카운트와 삭제 카운트가 동일한 지를 확인할 수 있다(512 단계). 만약 해당 논리 블록 주소에 대응하는 쓰기 카운트와 삭제 카운트가 동일한 경우(512 단계에서 YES), 해당 논리 블록 주소에 대응하는 데이터를 저장되었다가 삭제되었음을 나타낼 수 있다. 현재 상태에서는 메모리 장치에 해당 논리 블록 주소에 대응하여 유효한 데이터가 저장되어 있지 않으므로, 해당 논리 블록 주소에 대응하는 데이터 수명을 결정할 필요가 없다(514 단계).
해당 논리 블록 주소에 대응하는 쓰기 카운트와 삭제 카운트가 동일하지 않은 경우(512 단계에서 NO), 쓰기 카운트가 삭제 카운트보다 큰지를 확인할 수 있다(516 단계). 만약 쓰기 카운트가 삭제 카운트보다 크지 않으면(516 단계에서 NO), 메모리 장치에 해당 논리 블록 주소에 대응하여 유효한 데이터가 저장되어 있다고 볼 수 없으므로, 해당 논리 블록 주소에 대응하는 데이터 수명을 결정할 필요가 없다(514 단계).
쓰기 카운트가 삭제 카운트보다 큰 경우(516 단계에서 YES), 메모리 시스템은 해당 논리 블록 주소에 대응하여 쓰기 카운트와 삭제 카운트가 동일해지는 지를 확인할 수 있다(518 단계). 쓰기 카운트가 삭제 카운트가 큰 상태에서 쓰기 카운트와 삭제 카운트가 동일해진다면(518 단계의 YES), 해당 논리 블록 주소에 대응하는 데이터의 수명은 숏(short)으로 결정할 수 있다(520 단계). 반면, 쓰기 카운트가 삭제 카운트가 큰 상태에서 쓰기 카운트와 삭제 카운트가 동일해지지 않으면(518 단계의 NOS), 해당 논리 블록 주소에 대응하는 데이터의 수명은 롱(long)으로 결정할 수 있다(510 단계).
실시예에 따라, 도 11에서 데이터 수명을 확인하는 동작은 백그라운 동작으로서, 메모리 시스템이 데이터 입출력 동작을 수행하는 과정에서도 수행될 수 있다. 예를 들어, 메모리 시스템이 외부로부터 명령어를 수신하고 해당 명령어에 대응하는 논리 블록 주소가 포함되어 있는 경우, 메모리 시스템은 해당 논리 블록 주소에 대응하는 맵 정보를 찾아 맵핑하거나 수정된 내용을 갱신하는 과정에서 해당 논리 블록 주소에 대응하는 파라미터를 통하여 데이터 수명을 결정할 수 있다. 이 경우, 데이터 수명은 실시간으로 확인될 수도 있으며, 외부에서 입력된 데이터를 메모리 장치 내 데이터 속성에 대응하는 블록에 저장할 수 있다.
실시예에 따라, 기 설정된 시간 혹은 주기가 경과한 후에 메모리 시스템이 다른 장치로부터 전달된 명령어를 처리하거나 데이터 입출력 동작을 수행하는 중이라면, 데이터 수명을 결정하는 프로세스는 대기 상태로 유지될 수 있다. 메모리 시스템이 다른 장치로부터 전달된 명령어를 수신하지 않거나, 데이터 입출력 동작을 수행하지 않거나, 혹은 다른 장치로부터 백그라운 동작의 수행을 허가받은 경우에 메모리 시스템은 메모리 장치에 저장된 데이터에 대하여 데이터 수명을 결정하기 위한 프로세스를 실행할 수 있다.
도 12는 데이터 온도를 결정하는 방법을 설명한다.
도 12를 참조하면, 메모리 시스템에 의해 실행되는 데이터 온도를 결정하는 프로세스는 특정 시점에 시작될 수 있고(532 단계), 데이터 온도가 결정되면 데이터 온도를 결정하는 데 사용된 변화량을 초기화할 수 있다(544 단계).
실시예에 따라, 데이터 온도를 결정하는 프로세스는 도 11에서 설명한 데이터 수명을 결정하는 프로세스와 같이 기 설정된 시간 혹은 주기마다 수행될 수 있다. 또한, 메모리 시스템이 백그라운드 동작으로서 데이터 입출력 동작을 수행하는 과정에서 데이터 온도를 결정하는 프로세스를 수행할 수도 있고, 아이들(idle) 상태에서 데이터 온도를 결정하는 프로세스를 수행할 수도 있다.
또한, 실시예에 따라, 데이터 온도를 결정하는 프로세스는 도 11에서 설명한 데이터 수명을 결정하는 프로세스와 함께 실행되거나, 데이터 수명을 결정하는 프로세스가 수행된 후 실행될 수 있다. 예를 들어, 데이터 수명을 결정하는 프로세스를 통해 메모리 장치 내 해당 논리 블록 주소에 대응하는 데이터가 더 이상 유효하지 않은 경우(예, 도 11의 506 단계 혹은 514 단계), 해당 논리 블록 주소에 대응하는 데이터 온도를 결정할 필요가 없을 수 있다.
데이터 온도를 결정하는 프로세스가 수행되면(532 단계), 논리 블록 주소에 대응하는 기준 카운트(Ref Count)가 제1 기준 변화량(1st Ref Val)보다 큰지를 확인할 수 있다(534 단계). 실시예에 따라, 기준 카운트(Ref Count)로서 읽기 카운트(Read Count)가 사용될 수 있으나, 다른 파라미터(예, 읽기 카운트, 쓰기 카운트, 삭제 카운트 등) 혹은 파라미터의 조합(예, 읽기 카운트, 쓰기 카운트, 삭제 카운트의 합) 등을 사용할 수 있다. 기준 카운트(Ref Count)가 제1 기준 변화량(1st Ref Val)보다 크다면(534 단계에서 YES), 해당 논리 블록 주소에 대응하는 데이터의 데이터 속성은 핫(hot)으로 결정될 수 있다(536 단계).
만약, 기준 카운트(Ref Count)가 제1 기준 변화량(1st Ref Val)같거나 작다면(534 단계에서 NO), 기준 카운트(Ref Count)를 제2 기준 변화량(2nd Ref Val)보다 작은지를 확인할 수 있다(538 단계). 여기서, 제2 기준 변화량(2nd Ref Val)은 제1 기준 변화량(1st Ref Val)보다 작은 값일 수 있다. 기준 카운트(Ref Count)가 제2 기준 변화량(2nd Ref Val)보다 작다면, 해당 논리 블록 주소에 대응하는 데이터의 데이터 속성은 콜드(Cold)로 결정될 수 있다(542 단계). 반면, 기준 카운트(Ref Count)가 제2 기준 변화량(2nd Ref Val)보다 크거나 같다면, 해당 논리 블록 주소에 대응하는 데이터의 데이터 속성은 웜(Warm)로 결정될 수 있다(540 단계).
특정 논리 블록 주소에 대응하는 기준 카운트(Ref Count)를 이용하여 데이터 속성을 핫(hot), 웜(Warm) 또는 콜드(Cold) 중 하나로 결정되었다면(536, 540, 542 단계), 기준 카운트(Ref Count)를 초기화할 수 있다(544 단계). 기준 카운트를 초기화하는 것은 해당 논리 블록 주소에 대응하는 데이터 속성이 시간이 지남에 따라 변화하기 때문이며, 과거의 기록(history or log)을 통해 결정되는 데이터 속성보다 현재의 데이터 속성을 인지하는 것이 메모리 시스템의 동작에 더 효율적일 수 있다. 예를 들면, 과거의 핫(hot)의 데이터 속성을 가지던 데이터가 콜드(cold) 혹은 웜(warm)의 데이터 속성을 가질 수 있고, 메모리 시스템은 변화된 데이터 속성을 기초하여 해당 데이터를 저장하거나 이동시킬 수 있다.
도 13은 결정된 데이터 속성에 따라 카운트를 결정하는 방법을 설명한다. 예를 들면, 메모리 시스템이 데이터 속성의 변화를 보다 정확히 결정하기 위해서 카운트가 사용될 수 있다.
도 13을 참조하면, 초기 혹은 기 설정된 시점에 데이터 속성을 결정하는 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트를 0으로 초기화할 수 있다(552 단계).
이후, 해당 논리 블록 주소의 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트 정보를 저장할 수 있다(554 단계).
이후 해당 논리 블록 주소에 대한 데이터 수명을 결정할 수 있다(556 단계). 또한, 해당 논리 블록 주소에 대한 데이터 온도를 결정할 수 있다(558 단계).
해당 논리 블록 주소에 대한 데이터 수명과 데이터 온도를 결정하는 프로세스가 종료되면, 각각의 프로세스가 진행되어 완료되었는지를 확인할 수 있다(560 단계).
만약 해당 논리 블록 주소에 대한 데이터 수명과 데이터 온도를 결정하는 프로세스가 각각 종료되면(560 단계의 YES), 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트 정보를 1만큼 증가시킬 수 있다(562 단계).
반면 해당 논리 블록 주소에 대한 데이터 수명과 데이터 온도를 결정하는 프로세스 중 하나라도 종료되지 못하면(560 단계의 NO), 해당 논리 블록 주소에 대응하는 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트 정보를 1만큼 감소시킬 수 있다(564 단계).
데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트 정보를 1만큼 감소시킨 후, 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트 정보는 1만큼 증가시킬 수 있다(566 단계).
도 13에서 설명한 카운트 방법을 통해, 특정 논리 블록 주소에 대한 데이터 수명과 데이터 온도를 결정하는 프로세스가 적절하게 수행되었는지, 프로세스가 수행 중인 것인지, 혹은 프로세스가 수행되지 못했는지 등을 판단할 수 있다. 실시예에 따라, 데이터 속성은 서로 다른 적어도 두 가지의 특징(즉, 데이터 온도와 데이터 수명)을 통해 결정될 수 있는데, 어느 하나의 특징의 변화만으로 데이터 속성을 변경하는 것은 데이터 속성을 정확히 반영하지 못할 수 있다. 또한, 데이터 속성이 서로 다른 특징을 결정하는 복수의 프로세스에 의해 언제든 변경될 수 있다면, 그에 따른 데이터의 분류, 이동으로 인해 메모리 시스템의 동작에 오버헤드(overhead)가 발생할 수 있다. 따라서, 실시예에 따라, 카운트를 이용하여 복수의 특징을 감지하는 복수의 프로세스가 정상적으로 수행되었다고 판단된 경우, 메모리 시스템은 데이터 속성을 결정하고 그에 따른 데이터 분류, 이동을 수행함으로써 동작 효율성을 높일 수 있다.
도 14는 메모리 시스템에 저장된 데이터를 기준으로 어플리케이션의 특성을 인지하는 방법을 설명한다. 결정된 데이터 속성에 따라 카운트를 결정하면, 카운트를 통해 데이터 속성의 변화를 이해할 수 있다. 데이터 속성의 변화를 통해 특정 논리 블록 주소에 대응하는 데이터가 어떻게 사용되어 왔는 지를 이해할 수 있고, 이를 통해 해당 데이터가 어떻게 사용될 수 있을 지를 추정해볼 수 있다.
도 14를 참조하면, 메모리 시스템은 메모리 장치에 저장되는 데이터와 관련하여 데이터 속성의 변화를 바탕으로 패턴 분석을 시작할 수 있다(572 단계).
패턴 분석을 시작한 후, 논리 블록 주소에 대응하는 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트를 수행할 수 있다(574 단계). 예를 들면, 데이터 온도(data temperature)와 데이터 수명(data lifetime)에 대한 카운트는 도 13에서 설명한 방법을 통해 결정될 수 있다.
특정 논리 블록 주소에 대응하는 데이터 속성인 데이터 온도와 데이터 수명에 대한 카운트가 기 설정된 값에 도달하는 지를 판단할 수 있다(576 단계). 데이터 온도와 데이터 수명에 대한 카운트가 기 설정된 값까지 도달하는 지는 해당 논리 블록 주소에 대응하는 데이터 속성의 변화를 얼마만큼 추적할 것인지와 관련될 수 있다. 예를 들어, 메모리 시스템이 특정 데이터 입출력, 가비지 컬렉션 등의 동작으로 인하여 데이터 속성을 결정하는 프로세스를 수행하지 못한 채 기 설정된 시간이 흘러버린 경우, 데이터 속성의 변화를 확인하기 어려울 수 있다. 따라서, 메모리 시스템이 단순한 시간의 흐름보다 논리 블록 주소에 대응하는 데이터 속성을 결정한 횟수를 바탕으로 데이터 속성의 변화를 추적하는 방법이 더욱 효과적일 수 있다.
데이터 온도와 데이터 수명에 대한 카운트가 기 설정된 값에 도달하면(576 단계의 YES), 해당 논리 블록 주소를 사용하는 어플리케이션 또는 프로그램이 데이터를 액세스하는 특징을 파악할 수 있다(578 단계). 메모리 시스템과 연동하는 컴퓨터 장치 혹은 호스트 등은 특정 논리 블록 주소를 어떠한 어플리케이션 또는 프로그램에 할당하여 사용할 수 있다. 메모리 시스템은 컴퓨팅 장치 혹은 호스트가 할당한 논리 블록 주소에 대한 정보를 확인할 수 없을 수 있다. 다만, 메모리 시스템은 호스트와 논리 블록 주소를 공유하고 있고, 논리 블록 주소에 대응하는 데이터 속성의 변화를 인지할 수 있다. 메모리 시스템과 연동하는 컴퓨팅 장치 혹은 호스트는 메모리 시스템으로부터 논리 블록 주소에 대응하는 데이터 속성의 변화에 대한 정보를 수신할 수 있고, 해당 논리 블록 주소를 사용하고 있는 어플리케이션 또는 프로그램이 무엇인지를 확인할 수 있다. 이를 통해, 컴퓨팅 장치 혹은 호스트는 특정 어플리케이션 또는 프로그램의 데이터 사용 동향을 파악하고, 오류 여부를 확인할 수 있다. 또한, 이러한 정보가 컴퓨팅 장치 혹은 호스트의 사용자에게 제공되는 경우 사용자는 해당 어플리케이션 또는 프로그램의 사용 여부를 결정할 수 있고, 특정 어플리케이션 또는 프로그램의 개발자에게 제공되는 경우 개발자는 개선 혹은 발전 목표 혹은 방향을 결정할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 복수의 메모리 블록을 포함하고, 상기 복수의 메모리 블록 중 적어도 하나의 메모리 블록이 복수의 데이터 속성 각각에 할당된 메모리 장치; 및
    상기 메모리 장치에서 수행되는 쓰기 동작에 대응하여 쓰기 카운트를 증가시키고, 상기 메모리 장치에서 수행되는 삭제 동작에 대응하여 삭제 카운트를 증가시키며, 상기 복수의 메모리 블록 중 임의의 메모리 블록에 저장된 제1 데이터의 데이터 수명을 상기 제1 데이터의 제1 맵 정보에 포함된 상기 쓰기 카운트와 상기 삭제 카운트를 바탕으로 결정하고, 상기 데이터 수명의 제1 데이터 속성에 따라 상기 제1 데이터를 상기 메모리 장치 내 상기 제1 데이터 속성에 할당된 제1 메모리 블록으로 이동시키는 컨트롤러
    를 포함하는, 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는
    외부 장치에서 입력된 제2 데이터의 제2 맵 정보를 바탕으로 상기 제2 데이터의 상기 제2 데이터 속성을 결정하고, 상기 제2 데이터 속성에 따라 상기 메모리 장치 내 상기 제2 데이터 속성에 할당된 제2 메모리 블록에 상기 제2 데이터를 저장하는,
    메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 복수의 데이터 속성은 데이터 액세스 빈도에 따른 데이터 온도(data temperature)와 데이터 갱신 주기에 따른 상기 데이터 수명(data lifetime)에 따라 구분되는,
    메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 데이터의 상기 쓰기 카운트(write count) 및 상기 삭제 카운트(delete count)는 상기 제1 데이터의 제1 논리 주소에 대응하는,
    메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 제1 맵 정보는 상기 제1 데이터의 제1 논리 주소, 상기 제1 논리 주소에 대응하는 기준 카운트(reference count)를 포함하고,
    상기 기준 카운트는 상기 제1 논리 주소에 대응하는 갱신(update, modify), 읽기(read) 및 쓰기(write) 동작이 수행될 때마다 증가하며,
    상기 데이터 온도는 상기 기준 카운트에 대응하여 결정되는,
    메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 컨트롤러는
    백그라운드 동작을 통해 상기 데이터 온도 및 상기 데이터 수명을 결정하기 위한 내부 명령을 생성하고,
    상기 내부 명령에 대응하여 상기 데이터 온도 및 상기 데이터 수명을 결정한 후 상기 데이터 온도 및 상기 데이터 수명을 결정하는 데 사용된 복수의 카운트(counts)를 리셋하는,
    메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 컨트롤러는
    논리 주소에 대응하는 쓰기 카운트가 상기 논리 주소에 대응하는 삭제 카운트보다 큰 경우, 상기 쓰기 카운트가 기 설정된 기준미만이면 상기 논리 주소에 대응하는 상기 데이터 수명은 롱(long)으로 결정되며, 상기 쓰기 카운트가 상기 기 설정된 기준이상이면 상기 논리 주소에 대응하는 상기 데이터 수명은 쇼트(short)로 결정하는,
    메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 컨트롤러는
    상기 쓰기 카운트와 상기 삭제 카운트가 동일한 경우 상기 데이터 수명은 이용할 수 없음(not available, n/a)으로 결정되고,
    상기 쓰기 카운트가 상기 삭제 카운트보다 작은 경우 상기 쓰기 카운트와 상기 삭제 카운트를 리셋하는,
    메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 컨트롤러는
    논리 주소에 대응하는 기준 카운트가 제1 기준값보다 크면 상기 논리 주소에 대응하는 상기 데이터 온도는 핫(hot)으로 결정하고,
    상기 기준 카운트가 제2 기준값보다 작으면 상기 데이터 온도는 콜드(cold)로 결정하며,
    상기 기준 카운트가 상기 제1 기준값에서 상기 제2 기준값까지의 범위에 속하면 상기 데이터 온도는 웜(warm)으로 결정하는,
    메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는
    상기 적어도 하나의 메모리 블록에 대응하는 데이터 속성에 따라 상기 적어도 하나의 메모리 블록에 대한 가비지 컬렉션(garbage collection) 또는 웨어 레벨링(wear levelling)을 수행할 수 있는,
    메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러와 상기 메모리 장치가 복수의 채널을 통해 연결되는 경우, 상기 복수의 데이터 속성의 각각에 대응하는 메모리 블록은 상기 복수의 채널 사이에 순차적으로 배정되는,
    메모리 시스템.
  12. 컨트롤러를 통해, 복수의 메모리 블록 중 적어도 하나의 메모리 블록을 복수의 데이터 속성 각각에 할당하는 단계;
    상기 컨트롤러를 통해, 상기 복수의 메모리 블록에서 수행되는 쓰기 동작에 대응하여 쓰기 카운트를 증가시키고, 상기 복수의 메모리 블록에서 수행되는 삭제 동작에 대응하여 삭제 카운트를 증가시키며, 상기 복수의 메모리 블록 중 임의의 메모리 블록에 저장된 제1 데이터의 데이터 수명을 상기 제1 데이터의 제1 맵 정보에 포함된 상기 쓰기 카운트와 상기 삭제 카운트를 바탕으로 결정하는 단계; 및
    상기 컨트롤러를 통해, 상기 데이터 수명의 제1 데이터 속성에 따라 상기 제1 데이터를 상기 복수의 메모리 블록 중 상기 제1 데이터 속성에 할당된 제1 메모리 블록으로 이동시키는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    외부 장치에서 입력된 제2 데이터의 제2 맵 정보를 바탕으로 상기 제2 데이터의 상기 제2 데이터 속성을 결정하는 단계; 및
    상기 제2 데이터 속성에 따라 상기 복수의 메모리 블록 중 상기 제2 데이터 속성에 할당된 제2 메모리 블록에 상기 제2 데이터를 저장하는 단계
    를 더 포함하는, 메모리 시스템의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 복수의 데이터 속성은 데이터 액세스 빈도에 따른 데이터 온도(data temperature)와 데이터 갱신 주기에 따른 데이터 수명(data lifetime)에 따라 구분되는,
    메모리 시스템의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    백그라운드 동작을 통해 상기 제1 데이터 속성에 포함되는 데이터 온도 및 데이터 수명을 결정하기 위한 내부 명령을 생성하는 단계; 및
    상기 제1 데이터를 이동시킨 후, 상기 데이터 온도 및 상기 데이터 수명을 결정하는 데 사용된 복수의 카운트(counts)를 리셋하는 단계
    를 더 포함하는, 메모리 시스템의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제1 데이터 속성을 결정하는 단계는
    논리 주소에 대응하는 쓰기 카운트가 상기 논리 주소에 대응하는 삭제 카운트보다 큰 경우,
    상기 쓰기 카운트가 기 설정된 기준미만이면 상기 논리 주소에 대응하는 상기 데이터 수명은 롱(long)으로 결정하는 단계; 및
    상기 쓰기 카운트가 상기 기 설정된 기준이상이면 상기 논리 주소에 대응하는 상기 데이터 수명은 쇼트(short)로 결정하는 단계
    중 적어도 하나를 포함하는, 메모리 시스템의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 데이터 속성을 결정하는 단계는
    상기 쓰기 카운트와 상기 삭제 카운트가 동일한 경우 상기 데이터 수명은 이용할 수 없음(not available, n/a)으로 결정하는 단계; 및
    상기 쓰기 카운트가 상기 삭제 카운트보다 작은 경우 상기 쓰기 카운트와 상기 삭제 카운트를 리셋하는 단계
    중 적어도 하나를 포함하는, 메모리 시스템의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제1 데이터 속성을 결정하는 단계는
    논리 주소에 대응하는 기준 카운트가 제1 기준값보다 크면 상기 논리 주소에 대응하는 상기 데이터 온도는 핫(hot)으로 결정하는 단계;
    상기 기준 카운트가 제2 기준값보다 작으면 상기 데이터 온도는 콜드(cold)로 결정하는 단계; 및
    상기 기준 카운트가 상기 제1 기준값에서 상기 제2 기준값까지의 범위에 속하면 상기 데이터 온도는 웜(warm)으로 결정하는 단계
    중 적어도 하나를 포함하는, 메모리 시스템의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 적어도 하나의 메모리 블록에 대응하는 데이터 속성에 따라 상기 적어도 하나의 메모리 블록에 대한 가비지 컬렉션(garbage collection) 또는 웨어 레벨링(wear levelling)을 수행하는 단계
    를 더 포함하는, 메모리 시스템의 동작 방법.
  20. 적어도 하나의 메모리 장치와 연동하며 적어도 하나의 프로세서, 적어도 하나의 메모리 및 프로그램 명령을 포함하는 시스템에 있어서, 상기 프로그램 명령은 상기 적어도 하나의 프로세서 및 상기 적어도 하나의 메모리를 통해 상기 시스템이,
    상기 메모리 장치 내 복수의 메모리 블록 중 적어도 하나의 메모리 블록을 복수의 데이터 속성 각각에 할당하는 단계;
    상기 복수의 메모리 블록에서 수행되는 쓰기 동작에 대응하여 쓰기 카운트를 증가시키고, 상기 복수의 메모리 블록에서 수행되는 삭제 동작에 대응하여 삭제 카운트를 증가시키며, 상기 복수의 메모리 블록 중 임의의 메모리 블록에 저장된 제1 데이터의 데이터 수명을 상기 제1 데이터의 제1 맵 정보에 포함된 상기 쓰기 카운트와 상기 삭제 카운트를 바탕으로 결정하는 단계; 및
    상기 데이터 수명의 제1 데이터 속성에 따라 제2 데이터를 상기 메모리 장치 내 상기 제1 데이터 속성에 할당된 제1 메모리 블록으로 이동시키는 단계
    를 수행하도록 하는, 시스템.
KR1020180155908A 2018-12-06 2018-12-06 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치 KR102663661B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180155908A KR102663661B1 (ko) 2018-12-06 2018-12-06 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치
US16/572,098 US11237742B2 (en) 2018-12-06 2019-09-16 Apparatus and method for controlling data stored in memory system
CN201910992255.3A CN111290704B (zh) 2018-12-06 2019-10-18 用于控制储存在存储***中的数据的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180155908A KR102663661B1 (ko) 2018-12-06 2018-12-06 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20200068941A KR20200068941A (ko) 2020-06-16
KR102663661B1 true KR102663661B1 (ko) 2024-05-10

Family

ID=70971854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180155908A KR102663661B1 (ko) 2018-12-06 2018-12-06 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치

Country Status (3)

Country Link
US (1) US11237742B2 (ko)
KR (1) KR102663661B1 (ko)
CN (1) CN111290704B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748410B (zh) * 2020-04-15 2021-12-01 慧榮科技股份有限公司 用來針對非揮發性記憶體進行區塊管理的方法以及設備
US20220043588A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Localized memory traffic control for high-speed memory devices
JP2022066083A (ja) * 2020-10-16 2022-04-28 キヤノン株式会社 情報処理装置
KR20220079212A (ko) * 2020-12-04 2022-06-13 삼성전자주식회사 가비지 컬렉션을 수행하기 위한 전자 장치 및 방법
CN112650652B (zh) * 2021-01-18 2021-07-23 深圳市安信达存储技术有限公司 一种基于高稳定和大容量的固态硬盘处理方法及***
CN115617255A (zh) * 2021-06-30 2023-01-17 华为技术有限公司 缓存文件的管理方法和管理装置
CN113821701B (zh) * 2021-10-14 2023-09-26 厦门半导体工业技术研发有限公司 提升电路访问效率的方法及装置
KR20230083940A (ko) * 2021-12-03 2023-06-12 삼성전자주식회사 전자 장치 및 전자 장치의 파일 시스템 운영 방법
CN114968949A (zh) 2022-05-23 2022-08-30 三星（中国）半导体有限公司 缓存数据的方法、主机设备和存储***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164994A (ja) * 2010-02-10 2011-08-25 Toshiba Corp メモリシステム
US20110264843A1 (en) * 2010-04-22 2011-10-27 Seagate Technology Llc Data segregation in a storage device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507132B2 (ja) * 1994-06-29 2004-03-15 株式会社日立製作所 フラッシュメモリを用いた記憶装置およびその記憶制御方法
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
JP3544859B2 (ja) * 1998-05-11 2004-07-21 富士通株式会社 不揮発性半導体メモリを使用した２次記憶装置
JP4688584B2 (ja) * 2005-06-21 2011-05-25 株式会社日立製作所 ストレージ装置
US20070208904A1 (en) * 2006-03-03 2007-09-06 Wu-Han Hsieh Wear leveling method and apparatus for nonvolatile memory
JP4863749B2 (ja) * 2006-03-29 2012-01-25 株式会社日立製作所 フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム
JP4897524B2 (ja) * 2007-03-15 2012-03-14 株式会社日立製作所 ストレージシステム及びストレージシステムのライト性能低下防止方法
US7913032B1 (en) * 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
KR101401560B1 (ko) * 2007-12-13 2014-06-03 삼성전자주식회사 반도체 메모리 시스템 및 그것의 마모도 관리 방법
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
KR101695364B1 (ko) * 2009-03-27 2017-01-11 엘에스아이 코포레이션 저장 시스템 로컬 블록 어드레스 할당해제 관리 및 데이터 강화
KR101739556B1 (ko) * 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
KR101920500B1 (ko) * 2012-06-29 2018-11-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
US9747202B1 (en) 2013-03-14 2017-08-29 Sandisk Technologies Llc Storage module and method for identifying hot and cold data
US9619381B2 (en) * 2013-12-24 2017-04-11 International Business Machines Corporation Collaborative health management in a storage system
KR102289919B1 (ko) * 2014-04-15 2021-08-12 삼성전자주식회사 스토리지 컨트롤러, 스토리지 장치, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법
WO2016067328A1 (ja) * 2014-10-27 2016-05-06 株式会社日立製作所 不揮発メモリデバイスを有するストレージ装置、及び、不揮発メモリデバイス
CN106155929A (zh) 2015-04-17 2016-11-23 伊姆西公司 数据存储管理***和方法
CN106326133B (zh) * 2015-06-29 2020-06-16 华为技术有限公司 存储***、存储管理装置、存储器、混合存储装置及存储管理方法
US20170017405A1 (en) 2015-07-14 2017-01-19 HGST Netherlands B.V. Systems and methods for improving flash-oriented file system garbage collection
US10417122B2 (en) * 2015-09-30 2019-09-17 Seagate Technology Llc Data randomization using memory block access counts
JP6414853B2 (ja) * 2015-12-14 2018-10-31 東芝メモリ株式会社 メモリシステムおよび制御方法
KR102435873B1 (ko) * 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
US10185658B2 (en) * 2016-02-23 2019-01-22 Sandisk Technologies Llc Efficient implementation of optimized host-based garbage collection strategies using xcopy and multiple logical stripes
KR20180065075A (ko) * 2016-12-06 2018-06-18 에스케이하이닉스 주식회사 메모리 시스템 및 이를 이용한 웨어-레벨링 방법
US10228862B2 (en) * 2017-03-15 2019-03-12 Western Digital Technologies, Inc. Capacity-aware wear leveling in solid-state storage devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164994A (ja) * 2010-02-10 2011-08-25 Toshiba Corp メモリシステム
US20110264843A1 (en) * 2010-04-22 2011-10-27 Seagate Technology Llc Data segregation in a storage device

Also Published As

Publication number Publication date
US11237742B2 (en) 2022-02-01
KR20200068941A (ko) 2020-06-16
CN111290704B (zh) 2023-10-27
US20200183588A1 (en) 2020-06-11
CN111290704A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
KR102663661B1 (ko) 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치
KR102533072B1 (ko) 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10817418B2 (en) Apparatus and method for checking valid data in memory system
US10963175B2 (en) Apparatus and method for searching valid data in memory system
KR102612842B1 (ko) 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치
US11157402B2 (en) Apparatus and method for managing valid data in memory system
CN110825659B (zh) 用于检查存储器***中的块中的有效数据的设备和方法
US11526438B2 (en) Memory system capable of increasing storage efficiency and operation method thereof
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
US11681633B2 (en) Apparatus and method for managing meta data in memory system
CN112558860A (zh) 分布和读取数据的存储器***及其操作方法
CN111435334B (zh) 在存储器***中检查有效数据的设备和方法
KR20210012641A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
KR20200058867A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
KR102653235B1 (ko) 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
CN112445424A (zh) 提高存储器***的输入/输出吞吐量的设备和方法
KR20210039185A (ko) 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치
KR20210038096A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
CN111857565A (zh) 存储器***、数据处理***及其操作方法
CN111831577A (zh) 用于确定存储器***中的存储块的特性的设备和方法
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant