KR20200010032A - 동장 적층판 - Google Patents

동장 적층판 Download PDF

Info

Publication number
KR20200010032A
KR20200010032A KR1020190068157A KR20190068157A KR20200010032A KR 20200010032 A KR20200010032 A KR 20200010032A KR 1020190068157 A KR1020190068157 A KR 1020190068157A KR 20190068157 A KR20190068157 A KR 20190068157A KR 20200010032 A KR20200010032 A KR 20200010032A
Authority
KR
South Korea
Prior art keywords
copper
chlorine concentration
copper plating
film
plating film
Prior art date
Application number
KR1020190068157A
Other languages
English (en)
Inventor
도모하루 와타나베
시게키 오가와
다쿠미 시모지
요시히데 니시야마
Original Assignee
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 스미토모 긴조쿠 고잔 가부시키가이샤
Publication of KR20200010032A publication Critical patent/KR20200010032A/ko
Priority to KR1020230141960A priority Critical patent/KR20230154140A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/024Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025Metallic sublayers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/20Metallic material, boron or silicon on organic substrates
    • C23C14/205Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

[과제] 화학 연마 후의 핀 홀의 발생을 억제할 수 있는 동장 적층판을 제공한다.
[해결수단] 동장 적층판(1)은, 베이스 필름(11)과, 베이스 필름(11)의 표면에 형성된 금속층(12)과, 금속층(12)의 표면에 형성되고, 불순물로서 염소를 포함하는 구리 도금 피막(20)을 구비한다. 구리 도금 피막(20)의 두께 방향의 염소 농도 분포는, 복수의 산형의 국소 분포를 포함한다. 국소 분포의 피크에 있어서의 염소 농도는 2×1019 atoms/㎤ 이상인 것이 바람직하다. 국소 분포의 반치전폭(半値全幅)이 인접하는 국소 분포와의 피크 간격의 절반보다 좁은 것이 바람직하다.

Description

동장 적층판{COPPER CLAD LAMINATE}
본 발명은 동장 적층판에 관한 것이다. 더욱 상세하게는, 본 발명은 플렉시블 프린트 배선판(FPC) 등의 제조에 이용되는 동장 적층판에 관한 것이다.
액정 패널, 노트북 컴퓨터, 디지털 카메라, 휴대 전화 등에는, 수지 필름의 표면에 배선 패턴이 형성된 플렉시블 프린트 배선판이 이용된다. 플렉시블 프린트 배선판은, 예컨대, 동장 적층판으로 제조된다.
동장 적층판의 제조 방법으로서 메탈라이징법이 알려져 있다. 메탈라이징법에 의한 동장 적층판의 제조는, 예컨대, 다음의 순서로 행해진다. 먼저, 수지 필름의 표면에 니켈 크롬 합금으로 이루어지는 하지(下地) 금속층을 형성한다. 다음으로, 하지 금속층 위에 구리 박막층을 형성한다. 다음으로, 구리 박막층 위에 구리 도금 피막을 형성한다. 구리 도금에 의해, 배선 패턴을 형성하는 데 적합한 막 두께가 될 때까지 도체층을 후막화(厚膜化)한다. 메탈라이징법에 의해, 수지 필름 상에 직접 도체층이 형성된, 이른바 2층 기판이라고 칭해지는 타입의 동장 적층판이 얻어진다.
이러한 종류의 동장 적층판을 이용하여 플렉시블 프린트 배선판을 제조하는 방법으로서 세미 애디티브법이 알려져 있다. 세미 애디티브법에 의한 플렉시블 프린트 배선판의 제조는, 다음의 순서로 행해진다(특허문헌 1 참조). 먼저, 동장 적층판의 구리 도금 피막의 표면에 레지스트층을 형성한다. 다음으로, 레지스트층 중 배선 패턴을 형성하는 부분에 개구부를 형성한다. 다음으로, 레지스트층의 개구부로부터 노출된 구리 도금 피막을 음극으로 해서 전해 도금을 행하여, 배선부를 형성한다. 다음으로, 레지스트층을 제거하고, 플래시 에칭 등에 의해 배선부 이외의 도체층을 제거한다. 이에 의해, 플렉시블 프린트 배선판이 얻어진다.
세미 애디티브법에 있어서, 구리 도금 피막의 표면에 레지스트층을 형성할 때, 드라이 필름 레지스트를 이용하는 경우가 있다. 이 경우, 구리 도금 피막의 표면을 화학 연마한 후에, 드라이 필름 레지스트를 부착한다. 화학 연마에 의해 구리 도금 피막의 표면에 미세한 요철을 부여함으로써, 앵커 효과에 의한 드라이 필름 레지스트의 밀착성을 높이고 있다. 그러나, 구리 도금 피막의 표면의 요철이 과잉이면, 오히려 드라이 필름 레지스트의 밀착성이 악화되는 경우가 있다.
[특허문헌 1] 일본 특허 공개 제2006-278950호 공보
화학 연마에 의해 구리 도금 피막을 감막(減膜)할 때에, 도체층에 핀 홀이 발생하는 경우가 있다. 도체층에 핀 홀이 존재하면, 그 위에 형성된 배선의 두께가 부분적으로 얇아지는 「함몰」, 배선의 폭이 부분적으로 좁아지는 「이지러짐」이라고 칭해지는 외관 불량의 원인이 된다. 또한, 심한 경우에는, 배선이 단선된다.
본 발명은 상기 사정을 감안하여, 화학 연마 후의 핀 홀의 발생을 억제할 수 있는 동장 적층판을 제공하는 것을 목적으로 한다.
제1 발명의 동장 적층판은, 베이스 필름과, 상기 베이스 필름의 표면에 형성된 금속층과, 상기 금속층의 표면에 형성되고, 불순물로서 염소를 포함하는 구리 도금 피막을 구비하고, 상기 구리 도금 피막의 두께 방향의 염소 농도 분포는, 복수의 산형의 국소 분포를 포함하는 것을 특징으로 한다.
제2 발명의 동장 적층판은, 제1 발명에 있어서, 복수의 상기 국소 분포의 전부 또는 일부는, 피크에 있어서의 이차 이온 질량 분석법에 의해 측정한 염소 농도가 2×1019 atoms/㎤ 이상인 것을 특징으로 한다.
제3 발명의 동장 적층판은, 제1 또는 제2 발명에 있어서, 복수의 상기 국소 분포의 전부 또는 일부는, 반치전폭(半値全幅)이 인접하는 상기 국소 분포와의 피크 간격의 절반보다 좁은 것을 특징으로 한다.
화학 연마에 의한 구리 도금 피막의 에칭의 진행은 염소 농도가 높은 층에 의해 억제된다. 에칭이 진행되기 쉬운 경로가 고염소 농도층에서 중단되기 때문에, 에칭이 국소적으로 두께 방향으로 진행되는 것이 억제된다. 그 결과, 핀 홀의 발생을 억제할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 동장 적층판의 단면도이다.
도 2는 도금 장치의 사시도이다.
도 3은 도금조의 평면도이다.
도 4(A)는 실시예 1에 있어서의 구리 도금 피막의 염소 농도 분포를 도시한 그래프이다. 도 4(B)는 실시예 2에 있어서의 구리 도금 피막의 염소 농도 분포를 도시한 그래프이다. 도 4(C)는 비교예 1에 있어서의 구리 도금 피막의 염소 농도 분포를 도시한 그래프이다.
도 5(A)는 실시예 1에 있어서의 화학 연마 후의 구리 도금 피막의 표면의 SEM 화상이다. 도 5(B)는 실시예 2에 있어서의 화학 연마 후의 구리 도금 피막의 표면의 SEM 화상이다. 도 5(C)는 비교예 1에 있어서의 화학 연마 후의 구리 도금 피막의 표면의 SEM 화상이다.
다음으로, 본 발명의 실시형태를 도면에 기초하여 설명한다.
도 1에 도시된 바와 같이, 본 발명의 일 실시형태에 따른 동장 적층판(1)은, 기재(基材; 10)와, 기재(10)의 표면에 형성된 구리 도금 피막(20)으로 이루어진다. 도 1에 도시된 바와 같이 기재(10)의 한쪽 면에만 구리 도금 피막(20)이 형성되어도 좋고, 기재(10)의 양면에 구리 도금 피막(20)이 형성되어도 좋다.
기재(10)는 절연성을 갖는 베이스 필름(11)의 표면에 금속층(12)이 형성된 것이다. 베이스 필름(11)으로서 폴리이미드 필름 등의 수지 필름을 이용할 수 있다. 금속층(12)은, 예컨대, 스퍼터링법에 의해 형성된다. 금속층(12)은 하지 금속층(13)과 구리 박막층(14)으로 이루어진다. 하지 금속층(13)과 구리 박막층(14)은 베이스 필름(11)의 표면에 이 순서로 적층되어 있다. 일반적으로, 하지 금속층(13)은 니켈, 크롬, 또는 니켈 크롬 합금으로 이루어진다. 특별히 한정되지 않으나, 하지 금속층(13)의 두께는 5~50 ㎚가 일반적이고, 구리 박막층(14)의 두께는 50~400 ㎚가 일반적이다.
구리 도금 피막(20)은 금속층(12)의 표면에 형성되어 있다. 특별히 한정되지 않으나, 구리 도금 피막(20)의 두께는 1~3 ㎛가 일반적이다. 한편, 금속층(12)과 구리 도금 피막(20)을 합쳐 「도체층」이라고 칭한다.
구리 도금 피막(20)은 전해 도금에 의해 성막(成膜)된다. 구리 도금 피막(20)은, 특별히 한정되지 않으나, 도 2에 도시된 도금 장치(3)에 의해 성막된다.
도금 장치(3)는, 롤 투 롤에 의해 장척(長尺) 띠형의 기재(10)를 반송하면서, 기재(10)에 대해 전해 도금을 행하는 장치이다. 도금 장치(3)는 롤형으로 감겨진 기재(10)를 풀어내는 공급 장치(31)와, 도금 후의 기재(10)(동장 적층판(1))를 롤형으로 권취하는 권취 장치(32)를 갖는다.
또한, 도금 장치(3)는 기재(10)를 반송하는 상하 한 쌍의 엔드리스 벨트(33)(하측의 엔드리스 벨트(33)는 도시 생략)를 갖는다. 각 엔드리스 벨트(33)에는 기재(10)를 파지(把持)하는 복수의 클램프(34)가 설치되어 있다. 공급 장치(31)로부터 풀어내어진 기재(10)는, 그 폭 방향이 연직 방향을 따르는 현수 자세가 되고, 양 가장자리가 상하의 클램프(34)에 파지된다. 기재(10)는 엔드리스 벨트(33)의 구동에 의해 도금 장치(3) 내를 주회(周回)한 후, 클램프(34)로부터 개방되고, 권취 장치(32)로 권취된다.
기재(10)의 반송 경로에는, 전처리조(35), 도금조(40), 및 후처리조(36)가 배치되어 있다. 기재(10)는 도금조(40) 내에서 반송되면서, 전해 도금에 의해 그 표면에 구리 도금 피막(20)이 성막된다. 이에 의해, 장척 띠형의 동장 적층판(1)이 얻어진다.
도 3에 도시된 바와 같이, 도금조(40)는 기재(10)의 반송 방향을 따른 가로로 긴 단일의 조이다. 기재(10)는 도금조(40)의 중심을 따라 반송된다. 도금조(40)에는 구리 도금액이 저류되어 있다. 도금조(40) 내에서 반송되는 기재(10)는, 그 전체가 구리 도금액에 침지되어 있다.
구리 도금액은 수용성 구리염을 포함한다. 구리 도금액에 일반적으로 이용되는 수용성 구리염이면, 특별히 한정되지 않고 이용된다. 수용성 구리염으로서, 무기 구리염, 알칸술폰산 구리염, 알칸올술폰산 구리염, 유기산 구리염 등을 들 수 있다. 무기 구리염으로서, 황산구리, 산화구리, 염화구리, 탄산구리 등을 들 수 있다. 알칸술폰산 구리염으로서, 메탄술폰산 구리, 프로판술폰산 구리 등을 들 수 있다. 알칸올술폰산 구리염으로서, 이세티온산 구리, 프로판올술폰산 구리 등을 들 수 있다. 유기산 구리염으로서, 아세트산 구리, 시트르산 구리, 타르타르산 구리 등을 들 수 있다.
구리 도금액에 이용하는 수용성 구리염으로서, 무기 구리염, 알칸술폰산 구리염, 알칸올술폰산 구리염, 유기산 구리염 등에서 선택된 1종류를 단독으로 이용해도 좋고, 2종류 이상을 조합하여 이용해도 좋다. 예컨대, 황산구리와 염화구리를 조합하는 경우와 같이, 무기 구리염, 알칸술폰산 구리염, 알칸올술폰산 구리염, 유기산 구리염 등에서 선택된 하나의 카테고리 내의 상이한 2종류 이상을 조합하여 이용해도 좋다. 단, 구리 도금액의 관리의 관점에서는, 1종류의 수용성 구리염을 단독으로 이용하는 것이 바람직하다.
구리 도금액은 황산을 포함해도 좋다. 황산의 첨가량을 조정함으로써, 구리 도금액의 pH 및 황산 이온 농도를 조정할 수 있다.
구리 도금액은 일반적으로 도금액에 첨가되는 첨가제를 포함한다. 첨가제로서, 레벨러 성분, 폴리머 성분, 브라이트너 성분, 염소 성분 등을 들 수 있다. 첨가제로서, 레벨러 성분, 폴리머 성분, 브라이트너 성분, 염소 성분 등에서 선택된 1종류를 단독으로 이용해도 좋고, 2종류 이상을 조합하여 이용해도 좋다.
레벨러 성분은 질소를 함유하는 아민 등으로 구성된다. 레벨러 성분으로서, 디알릴디메틸암모늄클로라이드, 야누스·그린 B 등을 들 수 있다. 폴리머 성분으로서, 특별히 한정되지 않으나, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리에틸렌글리콜-폴리프로필렌글리콜 공중합체에서 선택된 1종류를 단독으로, 또는 2종류 이상을 조합하여 이용하는 것이 바람직하다. 브라이트너 성분으로서, 특별히 한정되지 않으나, 비스(3-술포프로필)디술피드(약칭 SPS), 3-메르캅토프로판-1-술폰산(약칭 MPS) 등에서 선택된 1종류를 단독으로, 또는 2종류 이상을 조합하여 이용하는 것이 바람직하다. 염소 성분으로서, 특별히 한정되지 않으나, 염산, 염화나트륨 등에서 선택된 1종류를 단독으로, 또는 2종류 이상을 조합하여 이용하는 것이 바람직하다.
구리 도금액의 각 성분의 함유량은 임의로 선택할 수 있다. 단, 구리 도금액은 황산구리를 60~280 g/L, 황산을 20~250 g/L 함유하는 것이 바람직하다. 그러면, 구리 도금 피막(20)을 충분한 속도로 성막할 수 있다. 구리 도금액은 레벨러 성분을 0.5~50 ㎎/L 함유하는 것이 바람직하다. 그러면, 돌기를 억제하여 평탄한 구리 도금 피막(20)을 형성할 수 있다. 구리 도금액은 폴리머 성분을 10~1,500 ㎎/L 함유하는 것이 바람직하다. 그러면, 기재(10) 단부에의 전류 집중을 완화하여 균일한 구리 도금 피막(20)을 형성할 수 있다. 구리 도금액은 브라이트너 성분을 0.2~16 ㎎/L 함유하는 것이 바람직하다. 그러면, 석출 결정을 미세화하여 구리 도금 피막(20)의 표면을 평활하게 할 수 있다. 구리 도금액은 염소 성분을 20~80 ㎎/L 함유하는 것이 바람직하다. 그러면, 이상 석출을 억제할 수 있다. 또한, 구리 도금액이 염소 성분을 포함함으로써, 형성된 구리 도금 피막(20)에 불순물로서 염소가 포함된다.
구리 도금액의 온도는 20~35℃가 바람직하다. 또한, 도금조(40) 내의 구리 도금액을 교반하는 것이 바람직하다. 구리 도금액을 교반하는 수단은, 특별히 한정되지 않으나, 분류(噴流)를 이용한 수단을 이용할 수 있다. 예컨대, 노즐로부터 분출시킨 구리 도금액을 기재(10)에 분무함으로써, 구리 도금액을 교반할 수 있다.
도금조(40)의 내부에는, 기재(10)의 반송 방향을 따라 복수의 애노드(41)가 배치되어 있다. 또한, 기재(10)를 파지하는 클램프(34)는 캐소드로서의 기능도 갖는다. 애노드(41)와 클램프(34)(캐소드) 사이에 전류를 흘림으로써, 기재(10)의 표면에 구리 도금 피막(20)을 성막할 수 있다.
한편, 도 3에 도시된 도금조(40)에는, 기재(10)의 표리 양측에 애노드(41)가 배치되어 있다. 따라서, 베이스 필름(11)의 양면에 금속층(12)이 형성된 기재(10)를 이용하면, 기재(10)의 양면에 구리 도금 피막(20)을 성막할 수 있다.
도금조(40)의 내부에 배치된 복수의 애노드(41)는, 각각에 정류기가 접속되어 있다. 따라서, 애노드(41)마다 상이한 전류 밀도가 되도록 설정할 수 있다. 본 실시형태에서는, 도금조(40)의 내부가 기재(10)의 반송 방향을 따라, 복수의 구역으로 구분되어 있다. 각 구역은 하나 또는 복수의 연속하는 애노드(41)가 배치된 영역에 대응한다.
각 구역은 저전류 밀도 구역(LZ) 또는 고전류 밀도 구역(HZ)이다. 저전류 밀도 구역(LZ)에서는 전류 밀도가 제로나 비교적 낮은 「저전류 밀도」로 설정되어 있고, 기재(10)에 대해 저전류 밀도에서의 전해 도금을 행한다. 고전류 밀도 구역(HZ)에서는 전류 밀도가 저전류 밀도보다 높은 「고전류 밀도」로 설정되어 있고, 기재(10)에 대해 고전류 밀도에서의 전해 도금을 행한다.
여기서, 저전류 밀도 구역(LZ)에 있어서의 전류 밀도(저전류 밀도)를 0~0.29 A/dm2로 설정하는 것이 바람직하다. 또한, 고전류 밀도 구역(HZ)에 있어서의 전류 밀도(고전류 밀도)를 0.3~10 A/dm2로 설정하는 것이 바람직하다.
저전류 밀도 구역(LZ)과 고전류 밀도 구역(HZ)은 기재(10)의 반송 방향을 따라 교대로 형성되어 있다. 저전류 밀도 구역(LZ)은 복수 형성된다. 고전류 밀도 구역(HZ)은 복수 형성된다. 기재(10)의 반송 방향을 기준으로 하여, 가장 상류의 구역이 저전류 밀도 구역(LZ)이어도 좋고, 고전류 밀도 구역(HZ)이어도 좋다. 또한, 가장 하류의 구역이 저전류 밀도 구역(LZ)이어도 좋고, 고전류 밀도 구역(HZ)이어도 좋다.
복수의 저전류 밀도 구역(LZ)에 있어서의 전류 밀도는 동일해도 좋고, 상이해도 좋다. 또한, 복수의 고전류 밀도 구역(HZ)에 있어서의 전류 밀도는 동일해도 좋고, 상이해도 좋다. 단, 고전류 밀도 구역(HZ)에 있어서의 전류 밀도는, 기재(10)의 반송 방향의 하류측을 향해, 단계적으로 상승하도록 설정하는 것이 바람직하다.
기재(10)는, 저전류 밀도 구역(LZ)과 고전류 밀도 구역(HZ)을 교대로 통과하면서, 전해 도금된다. 즉, 도금조(40)에서는 기재(10)에 대해, 저전류 밀도에서의 전해 도금과, 고전류 밀도에서의 전해 도금을 교대로 반복해서 행한다. 이에 의해, 구리 도금 피막(20)이 성막된다.
이러한 방법에 의해 형성된 구리 도금 피막(20)은, 도 1에 도시된 바와 같이, 상이한 전류 밀도에서의 전해 도금에 의해 형성된 복수의 층이 적층된 구조가 된다. 구체적으로는, 구리 도금 피막(20)은 고염소 농도층(21)과 저염소 농도층(22)이, 두께 방향으로 교대로 적층된 구조를 갖는다. 여기서, 고염소 농도층(21)은 저전류 밀도에서의 전해 도금에 의해 형성되고, 상대적으로 염소 농도가 높다. 또한, 저염소 농도층(22)은 고전류 밀도에서의 전해 도금에 의해 형성되고, 상대적으로 염소 농도가 낮다. 이것은, 전해 도금에 있어서의 전류 밀도가 낮을수록, 구리 도금액의 첨가제가 도금 피막에 받아들여지기 쉬워지기 때문이라고 추측된다.
고염소 농도층(21) 및 저염소 농도층(22)의 배치는, 도금조(40)에 있어서의 저전류 밀도 구역(LZ) 및 고전류 밀도 구역(HZ)의 배치에 의존한다. 고염소 농도층(21)은 복수 존재한다. 저염소 농도층(22)은 복수 존재한다. 기재(10)의 표면(금속층(12)의 표면)에 직접 적층되는 층이 고염소 농도층(21)이어도 좋고, 저염소 농도층(22)이어도 좋다. 또한, 구리 도금 피막(20)의 표면(기재(10)와 반대측의 면)에 나타나는 층이 고염소 농도층(21)이어도 좋고, 저염소 농도층(22)이어도 좋다.
구리 도금 피막(20)에 포함되는 불순물의 농도는, 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의해 측정할 수 있다. 구리 도금 피막(20)은 고염소 농도층(21)과 저염소 농도층(22)이 교대로 적층된 구조이기 때문에, 그 두께 방향의 염소 농도 분포에는 복수의 산형의 국소 분포가 포함된다(도 4 참조). 보다 상세하게는, 구리 도금 피막(20)의 두께 방향의 염소 농도 분포는, 복수의 산형의 국소 분포가 주기적으로 연속된 분포가 된다. 각 국소 분포의 피크 근방이 고염소 농도층(21)에 상당하고, 그 이외의 부분이 저염소 농도층(22)에 상당한다.
예컨대, 세미 애디티브법에 의해 동장 적층판(1)을 이용하여 플렉시블 프린트 배선판을 제조할 때에, 화학 연마에 의해 구리 도금 피막(20)을 감막하는 경우가 있다. 예컨대, 두께 1~3 ㎛의 구리 도금 피막(20)을 0.4~0.8 ㎛까지 감막한다. 이 화학 연마에 의해 도체층에 핀 홀이 발생하는 경우가 있다.
이에 대해, 본 실시형태의 동장 적층판(1)이면, 핀 홀의 발생을 억제할 수 있다. 그 이유는 불분명한 점도 있으나, 대략 다음과 같다고 생각된다. 불순물로서 염소를 많이 포함하는 고염소 농도층(21)에서는 화학 연마액에 의한 에칭의 진행이 억제된다. 에칭이 진행되기 쉬운 경로는 고염소 농도층(21)에서 중단된다. 그 때문에, 에칭이 진행되기 쉬운 경로가 두께 방향으로 이어지는 일이 없고, 에칭이 국소적으로 두께 방향으로 진행되는 것이 억제된다. 그 결과, 핀 홀의 발생을 억제할 수 있다.
염소 농도 분포에 포함되는 국소 분포의 피크에 있어서의 염소 농도(이차 이온 질량 분석법에 의해 측정한 값)는 1×1019 atoms/㎤ 이상인 것이 바람직하고, 2×1019 atoms/㎤ 이상인 것이 보다 바람직하다. 염소 농도 분포에 포함되는 전부의 국소 분포가 이 조건을 만족시켜도 좋고, 일부의 국소 분포가 이 조건을 만족시켜도 좋다. 염소 농도 분포가 상기한 바와 같으면, 핀 홀의 발생을 충분히 억제할 수 있다.
염소 농도 분포에 포함되는 국소 분포의 반치전폭이 인접하는 국소 분포와의 피크 간격의 절반보다 좁은 것이 바람직하다. 이것은 고염소 농도층(21)의 두께가 저염소 농도층(22)의 두께보다 얇은 것을 의미한다. 에칭의 진행이 억제되는 고염소 농도층(21)이 얇기 때문에, 화학 연마 속도가 필요 이상으로 느려져 화학 연마에 장시간을 요하는 것을 방지할 수 있다. 한편, 염소 농도 분포에 포함되는 전부의 국소 분포가 상기 조건을 만족시켜도 좋고, 일부의 국소 분포가 상기 조건을 만족시켜도 좋다.
또한, 구리 도금 피막(20)에 고염소 농도층(21)이 존재함으로써, 화학 연마 후의 구리 도금 피막(20)의 표면을 매끄럽게 할 수 있다고 하는 효과도 나타낸다. 그 이유는 불분명한 점도 있으나, 대략 다음과 같다고 생각된다. 화학 연마액에 의한 에칭의 진행은 고염소 농도층(21)에 있어서 상대적으로 느려지고, 저염소 농도층(22)에서 상대적으로 빨라진다. 구리 도금 피막(20)의 두께 방향으로 에칭의 진행이 느린 부분과 빠른 부분이 교대로 나타나기 때문에, 에칭이 국소적으로 진행되지 않고, 전면에 걸쳐 균일하게 진행된다. 그 결과, 화학 연마 후의 구리 도금 피막(20)의 표면이 매끄러워진다.
한편, 구리 도금 피막(20)은 염소 이외의 불순물, 예컨대, 구리 도금액의 첨가제에서 유래하는 탄소, 산소, 황 등을 포함해도 좋다.
[실시예]
다음으로, 실시예를 설명한다.
(실시예 1)
다음의 순서로, 기재를 준비하였다. 베이스 필름으로서, 두께 35 ㎛의 폴리이미드 필름(우베 고산사 제조 Upilex-35SGAV1)을 준비하였다. 베이스 필름을 마그네트론 스퍼터링 장치에 세트하였다. 마그네트론 스퍼터링 장치 내에는 니켈 크롬 합금 타겟과 구리 타겟이 설치되어 있다. 니켈 크롬 합금 타겟의 조성은 Cr이 20 질량%, Ni가 80 질량%이다. 진공 분위기하에서, 베이스 필름의 한쪽 면에, 두께 25 ㎚의 니켈 크롬 합금으로 이루어지는 하지 금속층을 형성하고, 그 위에 두께 100 ㎚의 구리 박막층을 형성하였다.
다음으로, 구리 도금액을 조제하였다. 구리 도금액은 황산구리를 120 g/L, 황산을 70 g/L, 레벨러 성분을 20 ㎎/L, 폴리머 성분을 1,100 ㎎/L, 브라이트너 성분을 16 ㎎/L, 염소 성분을 50 ㎎/L 함유한다. 레벨러 성분으로서 디알릴디메틸암모늄클로라이드-이산화황 공중합체(닛토보 메디컬 가부시키가이샤 제조 PAS-A-5)를 이용하였다. 폴리머 성분으로서 폴리에틸렌글리콜-폴리프로필렌글리콜 공중합체(니치유 가부시키가이샤 제조 유니루브(UNILUB) 50MB-11)를 이용하였다. 브라이트너 성분으로서 비스(3-술포프로필)디술피드(RASCHIG GmbH사 제조의 시약)를 이용하였다. 염소 성분으로서 염산(와코 쥰야쿠 고교 가부시키가이샤 제조의 35% 염산)을 이용하였다.
상기 구리 도금액이 저류된 도금조에 기재를 공급하였다. 전해 도금에 의해 기재의 한쪽 면에 두께 2.0 ㎛의 구리 도금 피막을 성막하여 동장 적층판을 얻었다. 여기서, 구리 도금액의 온도를 31℃로 하였다. 또한, 전해 도금 동안에, 노즐로부터 분출시킨 구리 도금액을 기재의 표면에 대해 대략 수직으로 분무함으로써, 구리 도금액을 교반하였다.
전해 도금에 있어서, 공송(空送) 기간이 11회 포함되도록 전류 밀도를 변화시켰다. 여기서, 공송 기간이란 저전류 밀도, 구체적으로는 0.0 A/dm2로 전해 도금을 행하는 기간을 의미한다. 공송 기간 이외에 있어서의 전류 밀도(고전류 밀도)는 1.2 A/dm2로 하였다.
(실시예 2)
실시예 1과 동일한 순서로 동장 적층판을 얻었다. 단, 전해 도금에 있어서, 공송 기간이 7회 포함되도록 전류 밀도를 변화시켰다. 그 외의 조건은 실시예 1과 동일하다.
(비교예 1)
실시예 1과 동일한 순서로 동장 적층판을 얻었다. 단, 전해 도금에 있어서, 전류 밀도를 3.2 A/dm2로 하고, 공송 기간을 마련하지 않았다. 그 외의 조건은 실시예 1과 동일하다.
(염소 농도 측정)
실시예 1, 2 및 비교예 1에서 얻어진 동장 적층판에 대해, 구리 도금 피막의 염소 농도를 측정하였다. 측정은 이차 이온 질량 분석법에 의해 행하였다. 측정 장치로서 알박·파이 가부시키가이샤의 사중극형 이차 이온 질량 분석 장치(PHI ADEPT-1010)를 이용하였다. 측정 조건은, 일차 이온종을 Cs+, 일차 가속 전압을 5.0 ㎸, 검출 영역을 96×96 ㎛로 하였다. 한편, 본 명세서에 있어서의 염소 농도의 값은, 상기 조건으로 측정한 값을 기준으로 한다.
도 4(A)에 실시예 1에서 얻어진 동장 적층판의 측정 결과를 도시한다. 도 4(B)에 실시예 2에서 얻어진 동장 적층판의 측정 결과를 도시한다. 도 4(C)에 비교예 1에서 얻어진 동장 적층판의 측정 결과를 도시한다. 도 4의 각 그래프의 횡축은 구리 도금 피막의 두께 방향의 위치이다. 0.0 ㎛가 구리 박막층측의 면, 2.0 ㎛가 표면이다. 종축은 염소 농도이다.
도 4(A)의 그래프로부터 알 수 있는 바와 같이, 실시예 1에서는, 구리 도금 피막의 두께 방향의 염소 농도 분포가 주기적인 10개의 산형의 국소 분포로 이루어진다. 0.2 ㎛ 부근의 피크는 최초의 2회의 공송 기간에 대응한다. 나머지 9개의 피크는 그것에 이어지는 9회의 공송 기간에 대응한다. 이 구리 도금 피막은 고염소 농도층과 저염소 농도층이 교대로 적층된 구성이라고 할 수 있다. 또한, 이 구리 도금 피막은 고염소 농도층을 10층 포함하고 있다고 할 수 있다.
표 1에 실시예 1에서 얻어진 염소 농도 분포의 상세를 나타낸다. 여기서, 염소 농도 분포에 포함되는 10개의 피크를, 표면측(2.0 ㎛)으로부터 구리 박막층측(0.0 ㎛)을 향해 각각 제1~제10 피크라고 칭한다. 각각의 피크에 대해, 피크값(피크에 있어서의 염소 농도), 그 피크를 포함하는 국소 분포의 반치전폭, 인접하는 국소 분포와의 피크 간격의 절반을 나타낸다. 한편, 피크 간격으로서 대상의 피크와 구리 박막층측에 인접하는 피크와의 간격을 이용하였다. 예컨대 제1 피크의 피크 간격은, 제1 피크와 제2 피크와의 간격이다.
Figure pat00001
표 1로부터, 전체 10개의 피크에 있어서의 염소 농도가 1×1019 atoms/㎤ 이상인 것을 알 수 있다. 또한, 전체 10개의 피크 중 5개의 피크에 있어서의 염소 농도가 2×1019 atoms/㎤ 이상인 것을 알 수 있다. 또한, 각 피크의 반치전폭은 피크 간격의 절반과 동일하거나, 그보다 넓은 것을 알 수 있다. 이것은, 고염소 농도층의 두께와 저염소 농도층의 두께가 같은 정도인 것을 의미한다.
도 4(B)의 그래프로부터 알 수 있는 바와 같이, 실시예 2에서는, 구리 도금 피막의 두께 방향의 염소 농도 분포가 주기적인 6개의 산형의 국소 분포로 이루어진다. 0.2 ㎛ 부근의 피크는 최초의 2회의 공송 기간에 대응한다. 나머지 5개의 피크는 그것에 이어지는 5회의 공송 기간에 대응한다. 이 구리 도금 피막은 고염소 농도층과 저염소 농도층이 교대로 적층된 구성이라고 할 수 있다. 또한, 이 구리 도금 피막은 고염소 농도층을 6층 포함하고 있다고 할 수 있다.
표 2에 실시예 2에서 얻어진 염소 농도 분포의 상세를 나타낸다. 여기서, 염소 농도 분포에 포함되는 6개의 피크를, 표면측(2.0 ㎛)으로부터 구리 박막층측(0.0 ㎛)을 향해 각각 제1~제6 피크라고 칭한다. 각각의 피크에 대해, 피크값, 반치전폭, 피크 간격의 절반을 나타낸다.
Figure pat00002
표 2로부터, 전체 6개의 피크에 있어서의 염소 농도가 1×1019 atoms/㎤ 이상인 것을 알 수 있다. 또한, 전체 6개의 피크 중 5개의 피크에 있어서의 염소 농도가 2×1019 atoms/㎤ 이상인 것을 알 수 있다. 또한, 각 피크의 반치전폭은 피크 간격의 절반보다 좁은 것을 알 수 있다. 이것은, 고염소 농도층의 두께가 저염소 농도층의 두께보다 얇은 것을 의미한다.
도 4(C)의 그래프로부터 알 수 있는 바와 같이, 비교예 1에서는, 구리 도금 피막의 두께 방향의 전체에 걸쳐 염소 농도가 낮다. 구체적으로는, 염소 농도가 전체에 걸쳐 1×1019 atoms/㎤ 미만이다. 따라서, 이 구리 도금 피막은 고염소 농도층과 저염소 농도층이 교대로 적층된 구성을 갖고 있지 않다.
(화학 연마)
실시예 1, 2 및 비교예 1에서 얻어진 동장 적층판에 대해 화학 연마를 행하였다. 화학 연마액으로서 황산과 과산화수소를 주성분으로 한 액(미쓰비시 가스 가가쿠 가부시키가이샤 제조 CPE-750을 10배로 희석한 액)을 이용하였다. 두께 2 ㎛의 구리 도금 피막을 0.5 ㎛까지 감막하였다.
각 동장 적층판의 화학 연마 속도를 표 3에 나타낸다. 비교예 1을 기준으로 하면, 실시예 1은 화학 연마 속도가 14.9% 느려지고, 실시예 2는 화학 연마 속도가 13.7% 느려지는 것을 알 수 있다. 그 이유는 불분명한 점도 있으나, 에칭의 진행이 억제되는 고염소 농도층(21)이 얇은 편이, 화학 연마 속도가 빨라지기 때문이라고 추측된다. 이것으로부터, 화학 연마 속도의 관점에서는, 염소 농도 분포에 포함되는 국소 분포의 반치전폭이 인접하는 국소 분포와의 피크 간격의 절반보다 좁은 것(실시예 2)이 바람직한 것이 확인되었다.
Figure pat00003
(핀 홀)
다음으로, 화학 연마 후의 핀 홀의 수를 측정하였다.
화학 연마 후, 핀 홀의 수를 측정하였다. 측정은, 베이스 필름측으로부터 할로겐 램프를 조사하고, 금속 현미경에 의해 시야 내에 존재하는 투과광의 수를 계수함으로써 행하였다. 여기서, 금속 현미경의 시야는 1.81 ㎜×2.27 ㎜이다. 3시야의 투과광의 수의 총수를 핀 홀수로 하였다.
그 결과를 표 4에 나타낸다. 실시예 1, 2는 비교예 1에 비해 핀 홀이 적은 것이 확인되었다. 이것으로부터, 고염소 농도층과 저염소 농도층이 교대로 적층된 구리 도금 피막이면, 핀 홀의 발생을 억제할 수 있는 것이 확인되었다. 또한, 구리 도금 피막에 포함되는 고염소 농도층의 수가 많은 편이 핀 홀의 발생을 억제할 수 있는 것이 확인되었다. 구리 도금 피막에 포함되는 고염소 농도층의 수가 6층 이상이면, 핀 홀의 발생을 충분히 억제할 수 있다.
Figure pat00004
(표면 거칠기)
실시예 1, 2 및 비교예 1에서 얻어진 동장 적층판에 대해, 화학 연마 전의 구리 도금 피막의 표면 거칠기를 측정하였다. 그 결과를 표 5에 나타낸다. 여기서, 표면적비의 측정에는 기엔스사 제조 레이저 현미경 VK-9510을 이용하였다. 70×93 ㎛의 측정 영역의 측정 표면적으로부터 표면적비를 구하였다. 화학 연마 전의 표면 거칠기는, 실시예 1, 2 및 비교예 1에서 거의 동일하다.
다음으로, 각 동장 적층판에 대해 화학 연마를 행하였다. 그 조건은 전술한 화학 연마와 동일하다. 화학 연마 후, 구리 도금 피막의 표면 거칠기를 측정하였다. 그 결과를 표 5에 나타낸다.
실시예 1, 2에서는 화학 연마의 전후로 표면 거칠기에 거의 변화가 없는 것을 알 수 있다. 한편, 비교예 1에서는 화학 연마 후의 구리 도금 피막의 표면이 거칠어져 있는 것을 알 수 있다. 실시예 1, 2는 비교예 1에 비해 화학 연마 후의 구리 도금 피막의 표면이 매끄러운 것을 확인할 수 있다.
Figure pat00005
도 5에 화학 연마 후의 구리 도금 피막의 표면의 SEM 화상을 나타낸다. 도 5(A)는 실시예 1의 SEM 화상이다. 도 5(B)는 실시예 2의 SEM 화상이다. 도 5(C)는 비교예 1의 SEM 화상이다. 이들 SEM 화상으로부터도, 실시예 1, 2는 비교예 1에 비해 화학 연마 후의 구리 도금 피막의 표면이 매끄러운 것을 알 수 있다.
이상으로부터, 고염소 농도층과 저염소 농도층이 교대로 적층된 구리 도금 피막이면, 화학 연마 후의 구리 도금 피막의 표면을 매끄럽게 할 수 있는 것이 확인되었다.
1: 동장 적층판 10: 기재
11: 베이스 필름 12: 금속층
13: 하지 금속층 14: 구리 박막층
20: 구리 도금 피막 21: 고염소 농도층
22: 저염소 농도층

Claims (3)

  1. 베이스 필름과,
    상기 베이스 필름의 표면에 형성된 금속층과,
    상기 금속층의 표면에 형성되고, 불순물로서 염소를 포함하는 구리 도금 피막을 구비하고,
    상기 구리 도금 피막의 두께 방향의 염소 농도 분포는 복수의 산형(山形)의 국소 분포를 포함하는 것을 특징으로 하는 동장 적층판.
  2. 제1항에 있어서, 복수의 상기 국소 분포의 전부 또는 일부는, 피크에 있어서의 이차 이온 질량 분석법에 의해 측정한 염소 농도가 2×1019 atoms/㎤ 이상인 것을 특징으로 하는 동장 적층판.
  3. 제1항 또는 제2항에 있어서, 복수의 상기 국소 분포의 전부 또는 일부는, 반치전폭(半値全幅)이 인접하는 상기 국소 분포와의 피크 간격의 절반보다 좁은 것을 특징으로 하는 동장 적층판.
KR1020190068157A 2018-07-18 2019-06-10 동장 적층판 KR20200010032A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230141960A KR20230154140A (ko) 2018-07-18 2023-10-23 동장 적층판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-134849 2018-07-18
JP2018134849A JP7087760B2 (ja) 2018-07-18 2018-07-18 銅張積層板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230141960A Division KR20230154140A (ko) 2018-07-18 2023-10-23 동장 적층판

Publications (1)

Publication Number Publication Date
KR20200010032A true KR20200010032A (ko) 2020-01-30

Family

ID=69170565

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190068157A KR20200010032A (ko) 2018-07-18 2019-06-10 동장 적층판
KR1020230141960A KR20230154140A (ko) 2018-07-18 2023-10-23 동장 적층판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230141960A KR20230154140A (ko) 2018-07-18 2023-10-23 동장 적층판

Country Status (4)

Country Link
JP (1) JP7087760B2 (ko)
KR (2) KR20200010032A (ko)
CN (1) CN110740579B (ko)
TW (1) TWI785257B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278950A (ja) 2005-03-30 2006-10-12 Fujikura Ltd プリント配線板およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040011654A1 (en) * 2001-10-16 2004-01-22 Kenji Nakamura Method of copper plating small diameter hole
DE60336539D1 (de) 2002-12-20 2011-05-12 Shipley Co Llc Methode zum Elektroplattieren mit Umkehrpulsstrom
US20040118691A1 (en) 2002-12-23 2004-06-24 Shipley Company, L.L.C. Electroplating method
US20050126919A1 (en) * 2003-11-07 2005-06-16 Makoto Kubota Plating method, plating apparatus and a method of forming fine circuit wiring
WO2008084524A1 (ja) 2007-01-09 2008-07-17 Fujitsu Microelectronics Limited 半導体装置の製造方法、および半導体装置の製造装置
JP2009295656A (ja) 2008-06-03 2009-12-17 Sumitomo Metal Mining Co Ltd フレキシブル配線板用基板及びその製造方法
JP5404123B2 (ja) 2009-03-26 2014-01-29 住友金属鉱山株式会社 銅被覆ポリイミド基板とその製造方法
JP2011006773A (ja) 2009-05-25 2011-01-13 Mitsui Mining & Smelting Co Ltd セミアディティブ用硫酸系銅めっき液及びプリント配線基板の製造方法
JP2011014848A (ja) 2009-07-06 2011-01-20 Mitsui Mining & Smelting Co Ltd プリント配線基板及びその製造方法
JP5587567B2 (ja) 2009-07-07 2014-09-10 株式会社Jcu 銅めっき方法
JP5862917B2 (ja) 2010-09-06 2016-02-16 住友金属鉱山株式会社 長尺導電性基板の電気めっき方法およびこの方法を用いた銅被覆長尺導電性基板の製造方法並びにロール・ツー・ロールタイプの電気めっき装置
JP5810197B2 (ja) 2013-09-11 2015-11-11 古河電気工業株式会社 電解銅箔、フレキシブル配線板及び電池
TWI568865B (zh) * 2013-10-23 2017-02-01 Sumitomo Metal Mining Co Layer 2 flexible wiring substrate and manufacturing method thereof, and two-layer flexible wiring board and manufacturing method thereof
CN105472900A (zh) 2014-09-05 2016-04-06 深南电路有限公司 一种电路板的加工方法
JP6421719B2 (ja) 2015-07-31 2018-11-14 住友金属鉱山株式会社 フレキシブル配線板用の電気銅めっき液及び該電気銅めっき液により製造される積層体の製造方法
KR102274906B1 (ko) * 2016-09-12 2021-07-09 후루카와 덴키 고교 가부시키가이샤 구리박 및 이것을 갖는 동장 적층판
US20190390356A1 (en) * 2016-09-22 2019-12-26 Macdermid Enthone Inc. Copper Electrodeposition in Microelectronics
KR20180083515A (ko) * 2017-01-13 2018-07-23 케이씨에프테크놀로지스 주식회사 울음 불량이 실질적으로 없는 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278950A (ja) 2005-03-30 2006-10-12 Fujikura Ltd プリント配線板およびその製造方法

Also Published As

Publication number Publication date
KR20230154140A (ko) 2023-11-07
TWI785257B (zh) 2022-12-01
JP2020011440A (ja) 2020-01-23
TW202014066A (zh) 2020-04-01
CN110740579A (zh) 2020-01-31
CN110740579B (zh) 2023-04-07
JP7087760B2 (ja) 2022-06-21

Similar Documents

Publication Publication Date Title
JP6993613B2 (ja) 銅張積層板の製造方法
KR20230152633A (ko) 동장 적층판
JP7107190B2 (ja) 銅張積層板の製造方法
JP2020012156A (ja) 銅張積層板の製造方法
JP7107189B2 (ja) 銅張積層板および銅張積層板の製造方法
KR102525404B1 (ko) 동장 적층판
JP7415813B2 (ja) 銅張積層板および銅張積層板の製造方法
JP7276025B2 (ja) 銅張積層板および銅張積層板の製造方法
JP7211184B2 (ja) 銅張積層板および銅張積層板の製造方法
JP7230564B2 (ja) 銅張積層板の製造方法
KR20200010032A (ko) 동장 적층판
KR102525403B1 (ko) 동장 적층판
JP2020132958A (ja) 銅張積層板および銅張積層板の製造方法
JP7273366B2 (ja) 銅張積層板
JP2020139197A (ja) フレキシブル基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2023101002270; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20231023

Effective date: 20240430