KR20200003941A - 다공성 로우-k (low-k) 유전체 에칭 - Google Patents

다공성 로우-k (low-k) 유전체 에칭 Download PDF

Info

Publication number
KR20200003941A
KR20200003941A KR1020197038882A KR20197038882A KR20200003941A KR 20200003941 A KR20200003941 A KR 20200003941A KR 1020197038882 A KR1020197038882 A KR 1020197038882A KR 20197038882 A KR20197038882 A KR 20197038882A KR 20200003941 A KR20200003941 A KR 20200003941A
Authority
KR
South Korea
Prior art keywords
gas
activation
processing chamber
plasma processing
deposition
Prior art date
Application number
KR1020197038882A
Other languages
English (en)
Other versions
KR102615854B1 (ko
Inventor
에릭 허드슨
쇼생크 데쉬무크
소니 리
치아-춘 왕
프라바카라 고팔라다수
즈하오 오우양
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200003941A publication Critical patent/KR20200003941A/ko
Application granted granted Critical
Publication of KR102615854B1 publication Critical patent/KR102615854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법이 제공되었다. 복수의 사이클들이 플라즈마 프로세싱 챔버에서 수행된다. 사이클 각각은 증착 단계 및 활성화 단계를 포함한다. 증착 단계는 플루오로카본 및/또는 하이드로플루오로카본 가스를 포함하는 증착 가스를 흘리는 단계, 증착 가스를 사용하여 플라즈마 프로세싱 챔버에 플라즈마를 생성하는 단계, 플루오로카본 또는 하이드로플루오로카본 함유 층을 증착하는 단계, 및 증착 가스의 플로우를 중단하는 단계를 포함한다. 활성화 단계는 비활성 가스 및 탄소 에칭 첨가제를 포함하는 활성화 가스를 흘리는 단계, 활성화 가스를 사용하여 플라즈마 프로세싱 챔버에 플라즈마를 생성하는 단계, 플라즈마 프로세싱 챔버에 활성화 바이어스를 제공하는 단계로서, 활성화 바이어스는 플루오로카본 또는 하이드로플루오로카본 함유 층의 소비와 함께 로우-k 유전체 층의 에칭을 유발하는, 활성화 바이어스를 제공하는 단계 및 활성화 가스의 플로우를 중단하는 단계를 포함한다.

Description

다공성 로우-k (low-k) 유전체 에칭
관련된 출원들에 대한 교차 참조
본 출원은 모든 목적들을 위해 참조로서 본 명세서에 인용되는 2017년 5월 31일에 출원된 미국 특허 출원 번호 제 15/610,159 호의 우선권의 이익을 주장한다.
본 발명은 반도체 웨이퍼 상에 반도체 디바이스들을 형성하기 위한 방법에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 디바이스들의 형성에서 다공성 로우-k (low-k) 유전체 층들의 에칭에 관한 것이다.
반도체 디바이스들의 형성에서, 다공성 로우-k 유전체 층이 에칭될 수도 있다.
전술한 것을 달성하기 위해 그리고 본 개시의 목적에 따라, 패터닝된 마스크 아래에 배치된 다공성 로우-k (low-k) 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법이 제공된다. 복수의 사이클들이 플라즈마 프로세싱 챔버에서 수행된다. 사이클 각각은 증착 단계 및 활성화 단계를 포함한다. 증착 단계는 플루오로카본 및/또는 하이드로플루오로카본 가스를 포함하는 증착 가스를 플라즈마 프로세싱 챔버로 흘리는 단계, 증착 가스를 사용하여 플라즈마 프로세싱 챔버에 플라즈마를 생성하는 단계, 플루오로카본 또는 하이드로플루오로카본 함유 층을 로우-k 유전체 에칭 층 상에 증착하는 단계, 및 플라즈마 프로세싱 챔버로 증착 가스의 플로우를 중단하는 단계를 포함한다. 활성화 단계는 비활성 가스 (noble gas) 및 탄소 에칭 첨가제를 포함하는 활성화 가스를 플라즈마 프로세싱 챔버 내로 흘리는 단계, 활성화 가스를 사용하여 플라즈마 프로세싱 챔버에 플라즈마를 생성하는 단계, 플라즈마 프로세싱 챔버에 활성화 바이어스를 제공하는 단계로서, 활성화 바이어스는 플루오로카본 또는 하이드로플루오로카본 함유 층의 소비와 함께 로우-k 유전체 층의 에칭을 유발하는, 활성화 바이어스를 제공하는 단계 및 플라즈마 프로세싱 챔버 내로 활성화 가스의 플로우를 중단하는 단계를 포함한다.
다른 양태에서, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층으로 피처들을 에칭하기 위한 방법이 제공된다. 복수의 사이클들이 플라즈마 프로세싱 챔버 내에 제공되고, 사이클 각각은 증착 단계, 활성화 단계, 및 플래싱 단계를 포함한다. 증착 단계는 플라즈마 프로세싱 챔버 내로 플루오로카본 및/또는 하이드로플루오로카본 가스를 포함하는 증착 가스를 흘리는 단계, 증착 가스를 사용하여 플라즈마 프로세싱 챔버에서 플라즈마를 생성하는 단계, 로우-k 에칭 층 상에 플루오로카본 또는 하이드로플루오로카본 함유 층을 증착하는 단계, 및 플라즈마 프로세싱 챔버 내로 증착 가스의 플로우를 중단하는 단계를 포함한다. 활성화 단계는 플라즈마 프로세싱 챔버 내로 비활성 가스를 포함하는 활성화 가스를 흘리는 단계, 활성화 가스를 사용하여 플라즈마 프로세싱 챔버에서 플라즈마를 생성하는 단계, 플라즈마 프로세싱 챔버에 활성화 바이어스를 제공하는 단계로서, 활성화 바이어스는 플루오로카본 또는 하이드로플루오로카본 함유 층의 불소 컴포넌트의 활성화를 유발하고, 이는 로우-k 유전체 층이 에칭되게 하고, 탄소 함유 층은 로우-k 유전체 층에 남는, 활성화 바이어스를 제공하는 단계 및 플라즈마 프로세싱 챔버 내로 활성화 가스의 플로우를 중단하는 단계를 포함한다. 플래싱 단계는 탄소 제거 가스가 COS, SO2, H2S, NO, NO2, NO3, N2O3, NH3, PH3, CO2, N2, O2, CO, H2O, 또는 H2 중 적어도 하나를 포함하는 플라즈마 프로세싱 챔버 내로 탄소 제거 가스를 포함하는 플래싱 가스를 흘리는 단계, 탄소 함유 층을 제거하는, 플래싱 가스를 사용하여 플라즈마 프로세싱 챔버에 플라즈마를 생성하는 단계, 및 플라즈마 프로세싱 챔버 내로 플래싱 가스의 플로우를 중단하는 단계를 포함한다.
본 발명의 이들 및 다른 특징들은 첨부한 도면들과 함께 이하의 본 발명의 상세한 설명들에 보다 상세하게 기술될 것이다.
본 발명은 첨부한 도면들의 도면들에서 제한의 방식이 아닌 예의 방식으로 예시되고 유사한 참조 번호들은 유사한 엘리먼트들을 지칭한다.
도 1은 본 발명의 일 실시예의 고 레벨 플로우 차트이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 프로세싱된 스택 (stack) 의 개략적인 단면도들이다.
도 3은 본 발명의 일 실시예에서 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 4는 본 발명을 실시하는 데 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
도 5는 플루오로카본 및/또는 하이드로플루오로카본 층을 증착하는 단계의 보다 상세한 플로우 차트이다.
도 6은 불소를 활성화하고 탄소 에천트를 제공하는 단계의 보다 상세한 플로우 차트이다.
도 7은 또 다른 실시예를 위한 프로세스의 플로우 차트이다.
본 발명은 이제 첨부한 도면들에 예시된 바와 같이 몇몇 바람직한 실시예들을 참조하여 상세하게 기술될 것이다. 이하의 기술에서, 본 발명의 완전한 이해를 제공하기 위해 다수의 특정한 세부사항들을 제시한다. 그러나, 본 발명이 이 특정한 세부사항들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자에게 분명할 것이다. 다른 예들에서, 공지된 프로세스 단계들 및/또는 구조체들은 본 발명을 불필요하게 모호하게 하지 않기 위해 상세하게 기술되지 않았다.
도 1은 일 실시예의 고 레벨 플로우 차트이다. 이 실시예에서, 스택이 에칭 챔버에 위치된다 (단계 (104)). 바람직하게, 스택은 패터닝된 마스크 아래에 배치된 다공성 로우-k (low-k) 유전체 층을 갖는다. 명세서 및 청구항들에서, 다공성 로우-k 유전체 층은 3.0 미만의 유전 상수 k를 갖는다. 다공성 로우-k 유전체 층은 원자 층 에칭 (atomic layer etch) 을 사용하여 에칭된다 (단계 (108)). 이러한 에칭은 순환적 프로세스를 수반한다. 사이클 각각에서, 플루오로카본 및/또는 하이드로플루오로카본 층이 증착된다 (단계 (112)). 증착된 층은 이어서 탄소 에천트 및 에너제틱 (energetic) 이온 활성화를 결합하는 단계에서 활성화된다. 이는 탄소 에천트가 에칭된 표면에서 과도한 탄소의 빌드업 (build-up) 을 방지하는 동안 다공성 로우-k 유전체 층의 실리콘을 에칭하는 불소를 활성화한다 (단계 (116)). 사이클을 반복할지 여부의 결정이 이루어진다 (단계 (120)). 스택은 챔버로부터 제거된다 (단계 (124)).
예
본 발명의 바람직한 실시예에서, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층이 있는 스택이 에칭 챔버에 위치된다 (단계 (104)). 도 2a는 패터닝된 마스크 (212) 아래에 배치된 다공성 로우-k 유전체 에칭 층 (208) 이 있는 기판 (204) 을 갖는 스택 (200) 의 개략적 단면도이다. 이 예에서, 하나 이상의 층들이 기판 (204) 과 다공성 로우-k 유전체 에칭 층 (208) 사이, 또는 다공성 로우-k 유전체 에칭 층 (208) 과 패터닝된 마스크 (212) 사이에 배치될 수도 있다. 이 예에서, 패터닝된 마스크 (212) 는 TiN이고, 다공성 로우-k 유전체 에칭 층 (208) 은 Applied Materials®에 의해 생산된 Black Diamond II®와 같은 탄소 및 수소의 유기 컴포넌트들이 첨가된 유전체에 기반한 실리콘 옥사이드이다. 다른 실시예들은 스핀-온 유기 마스크 층 및 α-C, 비정질 탄소 (ACL) 와 같은 다른 주요 마스크 재료들을 사용할 수도 있다. 이 예에서, 마스크 패턴 피처들 (220) 이 패터닝된 마스크 (212) 에 형성되었다. 일부 실시예들에서, 마스크 패턴 피처들 (220) 은 스택 (200) 이 챔버에 위치되기 전에 형성된다. 다른 실시예들에서, 마스크 패턴 피처들 (220) 은 스택 (200) 이 챔버에 있는 동안 형성된다. 도시된 바와 같이, 일부 마스크 패턴 피처들 (220) 은 다른 마스크 패턴 피처들 (220) 보다 넓을 수도 있다. 폭은 셰이딩 (shading) 에 영향을 미치는 유일한 요소는 아니며 홀 (hole) 의 모양 또한 중요하다. 이 예에서, 하나의 마스크 패턴 피처 (220) 는 또 다른 마스크 패턴 피처 (220) 보다 몇 배 더 넓다.
도 3은 하나 이상의 이하의 단계들에서 사용될 수도 있는 플라즈마 프로세싱 챔버 (300) 의 개략도이다. 플라즈마 프로세싱 챔버 (300) 는 상부 전극 (304), 하부 전극 (308), 가스 소스 (310), 및 배기 펌프 (320) 를 포함한다. 플라즈마 프로세싱 챔버 (300) 내에서, 스택이 하부 전극 (308) 위에 위치된다. 하부 전극 (308) 은 스택 (200) 을 홀딩하기 적합한 기판 척킹 (chucking) 메커니즘 (예를 들어, 정전기, 기계적 클램핑, 등) 을 포함한다. 반응기 상단 (328) 은 하부 전극 (308) 바로 맞은편에 배치된 상부 전극 (304) 을 포함한다. 상부 전극 (304) 및 하부 전극 (308) 은 한정된 (confined) 플라즈마 볼륨 (340) 을 규정한다. 가스는 가스 소스 (310) 에 의해 가스 유입구 (343) 를 통해 한정된 플라즈마 볼륨 (340) 에 공급되고 배기 펌프 (320) 에 의해 배기 포트를 통해 한정된 플라즈마 볼륨 (340) 으로부터 배기된다. 가스를 배기하는 것을 돕는 것 외에도, 배기 펌프 (320) 는 압력을 조절하는 것을 돕는다. 이 실시예에서, 가스 소스 (310) 는 아르곤 가스 소스 (312), 플루오로카본 함유 가스 소스 (316), 및 탄소 에칭 가스 소스 (318) 를 포함한다. 가스 소스 (310) 는 다른 가스 소스들을 더 포함할 수도 있다. RF 소스 (348) 는 하부 전극 (308) 에 전기적으로 접속된다. 챔버 벽들 (352) 은 상부 전극 (304), 및 하부 전극 (308) 을 둘러싼다. RF 전력을 전극으로 접속시키는 것의 상이한 조합들이 가능하다. 바람직한 실시예에서, 27 MHz, 60 MHz 및 2 MHz 전력 소스들은 하부 전극 (308) 에 접속된 RF 전력 소스 (348) 를 구성하고, 상부 전극 (304) 은 접지된다. 제어기 (335) 는 RF 소스 (348), 배기 펌프 (320), 및 가스 소스 (310) 와 제어 가능하게 연결된다. 바람직하게, 프로세스 챔버 (300) 는, 도시된 바와 같이 CCP (Capacitive Coupled Plasma) 반응기이다. 다른 실시예들에서, ICP (Inductive Coupled Plasma) 반응기 또는 표면파, 마이크로파, 또는 전자 사이클로트론 공명 (ECR : Electron Cyclotron Resonance) 과 같은 다른 소스들이 사용될 수도 있다.
도 4는 본 발명의 실시예들에서 사용된 제어기 (335) 를 구현하기 적합한 컴퓨터 시스템 (400) 을 도시하는 고 레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대용 디바이스부터 거대한 슈퍼 컴퓨터까지 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서들 (402) 을 포함하고, 그리고 (그래픽들, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (404), 메인 메모리 (406) (예를 들어, RAM (Random Access Memory)), 저장 디바이스 (408) (예를 들어, 하드 디스크 드라이브), 이동식 저장 디바이스 (410) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스들 (412) (예를 들어, 키보드들, 터치 스크린들, 키패드들, 마우스들 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (414) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 소프트웨어 및 데이터가 컴퓨터 시스템 (400) 과 외부 디바이스들 간에 링크를 통해 전송되도록 한다. 시스템은 또한 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (416) (예를 들어, 통신 버스, 크로스-오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해 전송된 정보는 신호들을 반송하고 전선 또는 케이블, 광섬유들, 전화 선, 휴대 전화 링크, 라디오 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해 통신 인터페이스 (414) 에 의해 수신될 수 있는 전자, 전자기, 광학, 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 이러한 통신 인터페이스를 사용하여, 하나 이상의 프로세서들 (402) 이 네트워크로부터 정보를 수신할 수도 있고, 또는 상기 기술된 방법 단계들을 수행하는 과정에서 네트워크에 정보를 출력할 수도 있다는 것이 고려된다. 또한, 본 발명의 방법 실시예들은 프로세서들 상에서만 실행될 수도 있고 또는 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통해 실행될 수도 있다.
용어 "비일시적 컴퓨터 판독 가능 매체" 는 일반적으로 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 및 다른 형태들의 영구 메모리와 같은 주 메모리, 보조 메모리, 이동식 저장소 및 저장 디바이스들과 같은 매체를 참조하기 위해 사용되고, 반송파들 또는 신호들과 같은 일시적인 대상을 커버하도록 해석되지 않는다. 컴퓨터 코드의 예들은 컴파일러에 의해 생성되는 것과 같은 기계 코드, 및 인터프리터 (interpreter) 를 사용하여 컴퓨터에 의해 실행되는 보다 고 레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독 가능 매체는 또한 반송파로 구현된 컴퓨터 데이터 신호에 의해 전송되고 프로세서에 의해 실행 가능한 일련의 인스트럭션들을 나타내는 컴퓨터 코드일 수도 있다.
스택 (200) 이 플라즈마 프로세싱 챔버 (300) 내에 위치된 후, 에칭 층 (208) 은 원자 층 에칭으로 에칭된다 (단계 (108)). 플루오로카본 및/또는 하이드로플루오로카본 층이 증착된다 (단계 (112)). 도 5는 플루오로카본 층 및/또는 하이드로플루오로카본 층 증착 단계 (단계 (112)) 의 보다 상세한 플로우 차트이다. 증착 가스는 플라즈마 프로세싱 챔버 (300) 내로 흐른다 (단계 (504)). 이 예에서, 10 mTorr의 압력 및 80 ℃의 웨이퍼 온도에서 300 sccm의 아르곤 (Ar) 과 혼합된 C4F6는 2 sccm 플로우로 도입된다. 증착 가스는 플라즈마로 변환된다 (단계 (508)). 이 실시예에서, 15 Watt 내지 300 Watt의 RF 전력이 60 MHz로 제공되고, 이는 플라즈마로 증착 가스를 변환한다. -20 V 내지 -200 V 범위의 바이어스가 제공된다. 3 초 후, 증착 가스의 플로우가 중단된다 (단계 (512)). 도 2b는 플루오로카본 층 또는 하이드로플루오로카본 함유 층 (224) 이 증착된 후 스택 (200) 의 개략적 단면도이다. 증착은 수평 표면들 상의 증착이 수직 표면들 상의 증착보다 두껍도록 수직 표면에 대해 수평 표면들 상에 선택적으로 증착한다. 바람직하게, 선택도는 수직 표면들 상에 증착이 거의 없거나 또는 없게 한다.
증착된 층은 이후 활성화되어 불소를 활성화하고, 다공성 로우-k 유전체 층을 에칭하는 탄소 에천트를 제공한다 (단계 (116)). 도 6은 불소를 활성화하고 탄소 에천트를 제공하는 단계의 보다 상세한 플로우 차트이며, 이는 다공성 로우-k 유전체 층을 에칭하는 결합된 효과를 갖는다 (단계 (116)). 활성화 가스는 플라즈마 프로세싱 챔버 (300) 내로 흐른다 (단계 (604)). 이 예에서, 활성화 가스는 300 sccm의 Ar 및 3 sccm의 O2이다. 10 mTorr의 챔버 압력과 80 ℃의 웨이퍼 온도가 제공된다. 활성화 가스는 플라즈마로 변환된다 (단계 (608)). 이 실시예에서, 30 내지 200 Watt의 RF 전력이 2 MHz로 제공되고 30 내지 300 Watt의 RF 전력이 60 MHz로 제공되어 활성화 가스를 플라즈마로 변환한다. -20 V 내지 -400 V 범위의 활성화 바이어스가 제공된다 (단계 (612)). 플라즈마로부터 기판으로 이온들이 가속되도록 하는, 활성화 바이어스는 RF 전력과 플라즈마의 조합으로부터 발생하는 기판 상의 전위이다. 3 초 후, 활성화 가스의 플로우가 중단된다 (단계 (616)). 도 2c는 플루오로카본 또는 하이드로플루오로카본 함유 층 (224) 이 활성화된 후의 스택 (200) 의 개략적 단면도이다. 증착된 층의 불소가 활성화되어, 다공성 로우-k 유전체 층의 실리콘을 에칭한다. 탄소 에천트는 다공성 로우-k 유전체 층의 탄소 및 증착된 층에 남아있는 탄소를 에칭한다. 증착된 층은 완전히 제거되고 다공성 로우-k 유전체 층 (208) 의 일부가 에칭된다. 활성화 바이어스는 에칭 마스크를 스퍼터링 (sputtering) 하는 원치 않은 영향을 가질 수도 있다. 마스크의 과도한 제거는 패턴 정확도의 손실을 유발할 수도 있다. 마스크 피처들의 에지들에서의 우선적인 스퍼터링은 패시팅 (faceting) 및/또는 공간 CD의 증가를 유도할 수도 있다. 이 영향들은 에칭 반응 및 탄소 제거 반응을 촉진시키는 활성화 바이어스의 이점들에 반하여 상쇄되어야 한다.
에칭 사이클은 이후 에칭의 에칭의 진행을 증가시키기 위해 필요에 따라 반복될 수도 있다 (단계 (120)). 바람직하게, 사이클은 5 내지 500 회 반복된다. 에칭 단계들이 복수의 사이클들 동안 수행된 후, 에칭이 완료된다. 도 2d는 피처들 (240) 의 에칭이 완료된 후 스택 (200) 의 개략적 단면도이다. 스택 (200) 은 스택 (200) 이 플라즈마 프로세싱 챔버 (300) 로부터 제거되기 전 추가 프로세싱을 받을 수도 있다.
이 실시예는 다공성 로우-k 유전체 층의 에칭을 제공한다. 바람직하게, 다공성 로우-k 유전체 층은 Si, O, C, 및 H의 층을 제공하는 유기 컴포넌트들을 갖는 실리콘 옥사이드 기반 층이다. 탄소 에칭 컴포넌트 없이, 에칭 프론트 표면에서 탄소 층이 지속적으로 축적할 수 있고 에칭 정지를 유발하거나 일부 다른 방식에서 에칭 프로세스에 유해할 수 있다. 바람직하게, 탄소 에천트는 COS, SO2, H2S, NO, NO2, NO3, N2O3, NH3, PH3, CO2, N2, O2, CO, H2O, 또는 H2 중 적어도 하나이다. 보다 바람직하게, 활성화 가스는 할로겐 프리이다. 이 실시예는 적어도 3:1의 높이 대 폭 종횡비로 20 nm 미만의 CD를 갖는 피처들을 에칭할 수 있다. 보다 바람직하게, 에칭은 15 nm 미만의 CD를 갖는 피처들을 에칭할 수 있고 적어도 4:1의 높이 대 폭 종횡비를 제공할 수 있다. 이러한 낮은 CD의 피처들을 에칭하기 위해, 측벽 증착 및 측벽 상에 탄소 축적이 최소화되어야 한다. 또한, 실시예는 높은 다공성 로우-k 유전체 대 마스크 에칭 선택도를 제공한다. 바람직하게, 에칭 마스크에 대한 다공성 로우-k 유전체 에칭에 대한 선택도는 10:1보다 크다. 바람직하게, 비활성 가스는 Ar이다. 다른 실시예들에서, 비활성 기체는 He, Ne, Kr, 또는 Xe일 수도 있다. 비활성 기체로 He 또는 Ne를 사용하는 것은 상이한 에칭 품질 및/또는 스퍼터링 품질을 제공할 수도 있다. 이 실시예는 또한 에칭 깊이가 상이한 피처 폭들, 형상들, 및 종횡비들에 걸쳐 균일한 양호한 깊이 로딩을 제공한다.
다양한 실시예들에서, 증착 가스는 플루오로카본 또는 하이드로플루오로카본을 포함한다. 증착 가스는 불활성이고 다공성 로우-k 유전체 층과 반응하지 않는 희석제를 더 포함할 수도 있다.
활성화 가스를 위한 탄소 에천트로서 Ar에 N2가 첨가되는 실시예들에서, N2가 마스크 보존을 개선하는 것이 발견되었고 스퍼터링 레이트의 감소로 인한 것일 수 있다. N2 + 이온은 Ar+ 이온보다 적은 스퍼터링을 유발할 수도 있다. 바람직하게, 활성화 프로세스가 증착된 층에 충격을 가하고 활성화하는 에너제틱 이온들을 생성하기 위해 바이어스를 사용하기 때문에, 활성화 동안 바이어스는 증착 동안 바이어스보다 큰 크기를 가진다. 바람직하게, 활성화는 모든 플루오로카본 층 및/또는 하이드로플루오로카본 층을 제거한다.
또 다른 실시예에서, 순환적 에칭 프로세스는 증착 단계, 활성화 단계, 및 플래싱 단계를 포함할 수도 있다. 도 7은 이 실시예를 위한 프로세스의 플로우 차트이다. 이 실시예에서, 스택은 에칭 챔버 내에 위치된다 (단계 (704)). 스택 및 에칭 챔버는 이전의 실시예와 동일할 수도 있다. 바람직하게, 스택은 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 층을 가진다. 다공성 로우-k 유전체 층은 원자 층 에칭을 사용하여 에칭된다 (단계 (708)). 이러한 에칭은 순환적 프로세스를 수반한다. 사이클 각각에서, 플루오로카본 및/또는 하이드로플루오로카본 층이 증착된다 (단계 (712)). 이 프로세스를 위한 레시피의 예에서, 증착 가스는 플라즈마 프로세싱 챔버 내로 흐른다. 이 예에서, 10 mTorr의 압력 및 80 ℃의 웨이퍼 온도에서 300 sccm의 아르곤 (Ar) 과 혼합된 C4F6는 2 sccm 플로우로 도입된다. 증착 가스는 플라즈마로 변환된다. 이 실시예에서, 15 Watt 내지 300 Watt의 RF 전력이 60 MHz로 제공되고, 이는 플라즈마 내로 증착 가스를 변환한다. -20 V 내지 -200 V 범위의 바이어스가 제공된다. 3초 후, 증착 가스의 플로우가 중단된다.
이어서 증착된 층이 활성화되고, 이는 불소를 활성화하여 다공성 로우-k 유전체 층을 에칭한다 (단계 (716)). 이 프로세스를 위한 레시피의 예는 플라즈마 프로세싱 챔버 (300) 내로 흐르는 활성화 가스를 제공한다. 이 예에서, 활성화 가스는 본질적으로 Ar로 구성된다. 10 mTorr의 챔버 압력 및 80 ℃의 웨이퍼 온도가 제공된다. 활성화 가스는 플라즈마로 변환된다 (단계 (608)). 이 실시예에서, 30 Watt 내지 200 Watt의 RF 전력이 2 MHz로 제공되고 30 Watt 내지 300 Watt의 RF 전력이 60 MHz로 제공되며, 이는 플라즈마로 활성화 가스를 변환한다. -20 V 내지 -400 V 범위의 활성화 바이어스가 제공된다 (단계 (612)). 3초 후, 활성화 가스의 플로우가 중단된다. 활성화 가스가 본질적으로 Ar로 구성되기 때문에, 탄소 에천트 프리이다. 결과로서, 이 프로세스 동안 탄소 층이 남아있을 수도 있다. 이 프로세스 동안 제공된 바이어스는 충격에 의해 활성화를 유발한다.
플래싱 단계가 에칭 프론트 표면으로부터 남아있는 탄소를 제거하기 위해 제공된다 (단계 (720)). 예시적인 레시피에서, 플래싱 가스는 3 sccm의 O2를 포함하고 적합한 희석제 가스가 플라즈마 프로세싱 챔버 내로 흐른다. 플래싱 가스는 플라즈마로 형성된다. 이 실시예에서, 30 Watt 내지 300 Watt의 RF 전력이 60 MHz로 제공되고, 이는 플라즈마로 플래싱 가스를 변환한다. 15 V 내지 400 V 범위의 바이어스가 제공된다. 3초 후, 플래싱 가스의 플로우가 중단된다. 사이클을 반복할지 여부의 결정이 이루어진다 (단계 (724)). 스택은 챔버로부터 제거된다 (단계 (728)).
일 실시예에서, 두 사이클들 사이에서 증착 단계 및 활성화 단계를 제공하는 단계들이 플래싱 단계 없이 제공될 수도 있다. 이러한 실시예에서, 단계들은 증착 단계, 활성화 단계, 플래싱 단계, 증착 단계, 활성화 단계, 증착 단계, 활성화 단계, 및 플래싱 단계의 순서로 단계들을 제공할 수도 있다. 또 다른 실시예에서, 증착 단계, 활성화 단계 및 플래싱 단계의 두 사이클들 사이에서, 플래싱 단계 없이 증착 단계 및 활성화 단계의 2 사이클 이상이 수행될 수도 있다. 일반적으로, 다양한 실시예들은 증착 단계, 활성화 단계, 및 플래싱 단계의 적어도 두 사이클들을 가진다. 플래싱 단계 없이 증착 단계 및 활성화 단계의 추가적인 사이클들이 추가될 수도 있다. 또한, 다른 단계들 또는 사이클들이 추가될 수도 있다.
이 발명이 몇몇의 바람직한 실시예들에 측면에서 기술되었지만, 이 발명의 범위 내에 속하는 변경들, 수정들, 치환들 및 다양한 대체 균등물들이 있다. 또한 본 발명의 방법들 및 장치들을 구현하는 많은 대안적인 방법들이 있다는 것을 유의해야 한다. 따라서, 이하의 첨부된 청구항들은 본 발명의 진정한 정신 및 범위 내에 속하는 이러한 모든 변경들, 수정들, 치환들, 및 다양한 대체 등가물들을 포함하는 것으로 해석되도록 의도된다.

Claims (19)

  1. 패터닝된 마스크 아래에 배치된 다공성 로우-k (low-k) 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법에 있어서,
    플라즈마 프로세싱 챔버에서 복수의 사이클들을 수행하는 단계를 포함하고, 사이클 각각은,
    증착 단계로서,
    상기 플라즈마 프로세싱 챔버 내로 플루오로카본 (fluorocarbon) 가스 및/또는 하이드로플루오로카본 (hydrofluorocarbon) 가스를 포함하는 증착 가스를 흘리는 단계;
    상기 증착 가스를 사용하여 상기 플라즈마 프로세싱 챔버 내에 플라즈마를 생성하는 단계;
    상기 로우-k 유전체 에칭 층 상에 플루오로카본 또는 하이드로플루오로카본 함유 층을 증착하는 단계; 및
    상기 플라즈마 처리 챔버 내로 상기 증착 가스의 플로우를 중단하는 단계를 포함하는, 상기 증착 단계; 및
    활성화 단계로서,
    상기 플라즈마 프로세싱 챔버 내로 비활성 가스 (noble gas) 및 탄소 에칭 첨가제를 포함하는 활성화 가스를 흘리는 단계;
    상기 활성화 가스를 사용하여 상기 플라즈마 프로세싱 챔버 내에 플라즈마를 생성하는 단계;
    상기 플라즈마 프로세싱 챔버에 활성화 바이어스를 제공하는 단계로서, 상기 활성화 바이어스는 상기 플루오로카본 또는 하이드로플루오로카본 함유 층의 소비와 함께, 상기 로우-k 유전체 층의 에칭을 유발하는, 상기 활성화 바이어스를 제공하는 단계; 및
    상기 플라즈마 프로세싱 챔버 내로 상기 활성화 가스의 플로우를 중단하는 단계를 포함하는, 상기 활성화 단계를 포함하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 증착 가스는 희석제를 더 포함하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 다공성 로우-k 유전체 에칭 층은 실리콘, 산소, 탄소, 및 수소를 포함하고, 상기 활성화 단계는 잔여 탄소를 포함하는 상기 로우-k 유전체 층 및/또는 상기 플루오로카본 또는 하이드로플루오로카본 함유 층의 컴포넌트들을 제거하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 탄소 에칭 첨가제는 COS, SO2, H2S, NO, NO2, NO3, N2O3, NH3, PH3, CO2, N2, O2, CO, H2O, 또는 H2 중 적어도 하나를 포함하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 비활성 가스는 Ar 가스인, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 피처들은 20 nm보다 작은 CD를 가지고 적어도 3:1의 높이 대 폭 종횡비를 가지는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  7. 제 6 항에 있어서,
    상기 활성화 바이어스는 상기 증착 단계 동안 바이어스보다 큰 크기를 갖는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 활성화 가스는 할로겐 프리인, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 플루오로카본 가스 및/또는 하이드로플루오로카본 가스는 C4F6를 포함하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  10. 제 1 항에 있어서,
    상기 비활성 가스는 He 또는 Ne 중 적어도 하나인, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  11. 제 1 항에 있어서,
    상기 활성화 바이어스는 상기 로우-k 유전체 에칭 층의 실리콘 컴포넌트의 제거를 유발하는 상기 플루오로카본 또는 하이드로플루오로카본 함유 층의 불소 컴포넌트의 활성화를 유발하고, 상기 플루오로카본 또는 하이드로플루오로카본 함유 층의 탄소 컴포넌트의 제거를 유발하는 상기 탄소 에칭 첨가제로부터 종들의 활성화를 유발하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  12. 제 1 항에 있어서,
    상기 다공성 로우-k 유전체 에칭 층은 실리콘 옥사이드, 탄소, 및 수소를 포함하고, 상기 활성화 단계는 탄소를 포함하는 상기 로우-k 유전체 층의 컴포넌트들을 제거하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  13. 제 1 항에 있어서,
    상기 탄소 에칭 첨가제는 COS, SO2, H2S, NO, NO2, NO3, N2O3, NH3, PH3, CO2, N2, O2, CO, H2O, 또는 H2 중 적어도 하나를 포함하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  14. 제 1 항에 있어서,
    상기 비활성 가스는 Ar 가스인, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  15. 제 1 항에 있어서,
    상기 피처들은 20 nm보다 작은 CD를 가지고 적어도 3:1의 높이 대 폭 종횡비를 가지는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  16. 제 1 항에 있어서,
    상기 활성화 바이어스는 상기 증착 단계 동안 바이어스보다 큰 크기를 갖는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  17. 제 1 항에 있어서,
    상기 활성화 가스는 할로겐 프리인, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  18. 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법에 있어서,
    플라즈마 프로세싱 챔버에서 복수의 사이클들을 수행하는 단계를 포함하고, 사이클 각각은,
    증착 단계로서,
    상기 플라즈마 프로세싱 챔버 내로 플루오로카본 가스 및/또는 하이드로플루오로카본 가스를 포함하는 증착 가스를 흘리는 단계;
    상기 증착 가스를 사용하여 상기 플라즈마 프로세싱 챔버 내에 플라즈마를 생성하는 단계;
    상기 로우-k 에칭 층 상에 플루오로카본 또는 하이드로플루오로카본 함유 층을 증착하는 단계; 및
    상기 플라즈마 처리 챔버 내로 상기 증착 가스의 플로우를 중단하는 단계를 포함하는, 상기 증착 단계;
    활성화 단계로서,
    상기 플라즈마 프로세싱 챔버 내로 비활성 가스를 포함하는 활성화 가스를 흘리는 단계;
    상기 활성화 가스를 사용하여 상기 플라즈마 프로세싱 챔버 내에 플라즈마를 생성하는 단계;
    상기 플라즈마 프로세싱 챔버 내에 활성화 바이어스를 제공하는 단계로서, 상기 활성화 바이어스는 상기 로우-k 유전체 에칭 층으로 하여금 에칭되게 하는 상기 플루오로카본 또는 하이드로플루오로카본 함유 층의 불소 컴포넌트의 활성화를 유발하고, 잔여 탄소 함유 층이 상기 로우-k 유전체 층에 남아있는, 상기 플라즈마 프로세싱 챔버 내에 활성화 바이어스를 제공하는 단계; 및
    상기 플라즈마 프로세싱 챔버 내로 상기 활성화 가스의 플로우를 중단하는 단계를 포함하는, 상기 활성화 단계; 및
    플래싱 (flashing) 단계로서,
    상기 플라즈마 프로세싱 챔버 내로 상기 탄소 제거 가스를 포함하는 플래싱 가스를 흘리는 단계로서, 상기 탄소 제거 가스는 COS, SO2, H2S, NO, NO2, NO3, N2O3, NH3, PH3, CO2, N2, O2, CO, H2O, 또는 H2 중 적어도 하나를 포함하는, 상기 플래싱 가스를 흘리는 단계;
    상기 잔여 탄소 함유 층을 제거하는, 상기 플래싱 가스를 사용하여 상기 플라즈마 프로세싱 챔버에 플라즈마를 생성하는 단계; 및
    상기 플라즈마 프로세싱 챔버 내로 상기 플래싱 가스의 플로우를 중단하는 단계를 포함하는, 상기 플래싱 단계를 포함하는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
  19. 제 18 항에 있어서,
    상기 복수의 사이클들의 두 개의 사이클들 사이에,
    증착 단계로서,
    상기 플라즈마 프로세싱 챔버 내로 플루오로카본 및/또는 하이드로플루오로카본 가스를 포함하는 증착 가스를 흘리는 단계;
    상기 증착 가스를 사용하여 상기 플라즈마 프로세싱 챔버에 플라즈마를 생성하는 단계;
    상기 로우-k 에칭 층 상에 플루오로카본 또는 하이드로플루오로카본 함유 층을 증착하는 단계; 및
    상기 플라즈마 프로세싱 챔버 내로 상기 증착 가스의 플로우를 중단하는 단계를 포함하는, 상기 증착 단계; 및
    활성화 단계로서,
    상기 플라즈마 프로세싱 챔버 내로 비활성 가스를 포함하는 활성화 가스를 흘리는 단계;
    상기 활성화 가스를 사용하여 상기 플라즈마 프로세싱 챔버 내에 플라즈마를 생성하는 단계;
    상기 플라즈마 프로세싱 챔버 내에 활성화 바이어스를 제공하는 단계로서, 상기 활성화 바이어스는 상기 로우-k 유전체 에칭 층으로 하여금 에칭되게 하는 상기 플루오로카본 또는 하이드로플루오로카본 함유 층의 불소 컴포넌트의 활성화를 유발하고, 잔여 탄소 함유 층이 상기 로우-k 유전체 층에 남아있는, 상기 플라즈마 프로세싱 챔버 내에 활성화 바이어스를 제공하는 단계를 포함하는, 상기 활성화 단계를 포함하는 단계들이 있는, 패터닝된 마스크 아래에 배치된 다공성 로우-k 유전체 에칭 층 내로 피처들을 에칭하기 위한 방법.
KR1020197038882A 2017-05-31 2018-05-14 다공성 로우-k (low-k) 유전체 에칭 KR102615854B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/610,159 US10361091B2 (en) 2017-05-31 2017-05-31 Porous low-k dielectric etch
US15/610,159 2017-05-31
PCT/US2018/032584 WO2018222381A1 (en) 2017-05-31 2018-05-14 Porous low-k dielectric etch

Publications (2)

Publication Number Publication Date
KR20200003941A true KR20200003941A (ko) 2020-01-10
KR102615854B1 KR102615854B1 (ko) 2023-12-19

Family

ID=64454933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197038882A KR102615854B1 (ko) 2017-05-31 2018-05-14 다공성 로우-k (low-k) 유전체 에칭

Country Status (5)

Country Link
US (1) US10361091B2 (ko)
KR (1) KR102615854B1 (ko)
CN (1) CN110663104A (ko)
TW (1) TWI806871B (ko)
WO (1) WO2018222381A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847375B2 (en) * 2018-06-26 2020-11-24 Lam Research Corporation Selective atomic layer etching
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
EP4050641A4 (en) * 2019-11-08 2023-12-13 Tokyo Electron Limited ENGRAVING PROCESS

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
US20100285671A1 (en) * 2009-05-08 2010-11-11 Lam Research Corporation Strip with reduced low-k dielectric damage
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
US20130323932A1 (en) * 2012-06-01 2013-12-05 Lam Research Corporation Layer-layer etch of non volatile materials using plasma

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050004878A1 (en) * 2003-07-03 2005-01-06 Larry Malone Methods for enabling a user to send a customized gift package to a recipient
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US7276447B1 (en) 2006-04-11 2007-10-02 Applied Materials, Inc. Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material
US8675393B2 (en) * 2010-03-25 2014-03-18 Panasonic Corporation Method for driving non-volatile memory element, and non-volatile memory device
US8691698B2 (en) * 2012-02-08 2014-04-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process
US9257300B2 (en) 2013-07-09 2016-02-09 Lam Research Corporation Fluorocarbon based aspect-ratio independent etching
JP6207947B2 (ja) 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
US9779956B1 (en) * 2017-02-06 2017-10-03 Lam Research Corporation Hydrogen activated atomic layer etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
US20100285671A1 (en) * 2009-05-08 2010-11-11 Lam Research Corporation Strip with reduced low-k dielectric damage
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
US20130323932A1 (en) * 2012-06-01 2013-12-05 Lam Research Corporation Layer-layer etch of non volatile materials using plasma

Also Published As

Publication number Publication date
US20180350618A1 (en) 2018-12-06
WO2018222381A1 (en) 2018-12-06
TWI806871B (zh) 2023-07-01
KR102615854B1 (ko) 2023-12-19
CN110663104A (zh) 2020-01-07
US10361091B2 (en) 2019-07-23
TW201906005A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
TWI774742B (zh) 矽氮化物之原子層蝕刻
TWI758404B (zh) 氫活化原子層蝕刻
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
KR102178834B1 (ko) 유전체 층들 내 피처들을 에칭하기 위한 방법
KR102403856B1 (ko) 에칭 층을 에칭하기 위한 방법
TWI596669B (zh) 鎢蝕刻之方法
US20130267097A1 (en) Method and apparatus for forming features with plasma pre-etch treatment on photoresist
KR102615854B1 (ko) 다공성 로우-k (low-k) 유전체 에칭
KR102264411B1 (ko) 저-k 필름에 대해 감소된 손상으로 유기 마스크를 박리하는 방법
US8946091B2 (en) Prevention of line bending and tilting for etch with tri-layer mask
US8828744B2 (en) Method for etching with controlled wiggling
US10847375B2 (en) Selective atomic layer etching
US8906248B2 (en) Silicon on insulator etch
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
US10600648B2 (en) Silicon-based deposition for semiconductor processing
WO2019168535A1 (en) Silicon-based deposition for semiconductor processing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant