KR20200001183A

KR20200001183A - 디스플레이 장치

Info

Publication number: KR20200001183A
Application number: KR1020180073814A
Authority: KR
Inventors: 김병웅; 채재권
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-06-27
Filing date: 2018-06-27
Publication date: 2020-01-06
Also published as: KR102456317B1

Abstract

본 발명은 디스플레이 장치에 관한 것이다. 상기 디스플레이 장치는, 표시영역과 상기 표시영역의 외측에 배치되는 비표시영역으로 구분되는 표시패널, 상기 비표시영역과 오버랩되는 본딩 영역을 포함하는 연성회로필름, 상기 비표시영역과 상기 연성회로필름 상에 배치되는 복수의 신호라인, 상기 복수의 신호라인과 나란히 교번 배치되는 복수의 접지라인, 및 상기 비표시영역 상에 배치되고 상기 복수의 신호라인 및 상기 복수의 접지라인과 교차하는 방향으로 연장되며, 상기 복수의 접지라인과 각각 전기적으로 연결되는 커넥트라인을 포함한다.

Description

디스플레이 장치{Display device}

본 발명은 디스플레이 장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 디스플레이 장치의 시장이 커지고 있다. 이에 따라, 유기전계발광디스플레이 장치(Organic Light Emitting Display: OLED), 액정 디스플레이 장치(Liquid Crystal Display: LCD) 및 플라즈마 디스플레이 장치(Plasma Display Panel: PDP) 등과 같은 디스플레이 장치의 사용이 증가하고 있다.

앞서 설명한 디스플레이 장치 중 일부 예컨대, 액정디스플레이 장치나 유기전계발광디스플레이 장치는 표시패널에 포함된 서브 픽셀들에 게이트신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광하게 됨으로써 영상을 표시할 수 있다.

위와 같은 디스플레이 장치는 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 게이트신호(또는 스캔신호)를 공급하는 게이트 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.

게이트 구동부는 집적회로 형태뿐만 아니라 박막 트랜지스터 공정과 함께 게이트인패널(Gate In Panel; 이하, GIP) 구조로 표시패널에 형성된다. 게이트 구동부는 레벨 시프터와 시프트 레지스터를 포함한다.

최근 자동차에는 다양한 전자부품이 실장되고 있으며, 디스플레이 장치도 그 중 하나이다. 라디오 수신기의 보호를 위해, 자동차 내부에 실장되는 전자부품은 EMI(Electro Magnetic Interference) 특성에 대한 기준을 만족해야 한다.

일반적으로, 전류는 소오스(source)에서 로드(load)로 이동하고, 로드(load)에서 소오스(source)로 다시 회귀하면서 일정 크기의 루프(loop)를 형성한다. 이러한 전류 루프의 면적의 크기가 커지는 경우, EMI 특성은 나빠진다.

디스플레이 장치가 GIP 구조를 가짐에 따라, 레벨 시프터는 인쇄회로기판(PCB)에 구현되고, 시프트 레지스터는 표시패널에 형성된다. 이 경우, 게이트 클럭 신호(GCLK)의 루프 면적은 상대적으로 커지게 된다. 따라서, 디스플레이 장치의 EMI 특성은 나빠지게 되고, 자동차의 EMI 기준을 만족시키지 못하게 되는 문제점이 발생하였다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 시프트 레지스터에 연결되는 신호라인 사이에 접지라인을 배치함으로써, 전류 루프의 면적을 감소시켜 EMI 특성을 개선시키는 것을 목적으로 한다.

또한, 본 발명은 추가되는 복수의 접지라인을 서로 연결함으로써, 추가되는 접지라인에 대한 전체 임피던스를 감소시켜 구동회로에 미치는 영향을 최소화 하는 것을 목적으로 한다.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 디스플레이 장치에 따른 일 측면(aspect)은, 표시영역과 상기 표시영역의 외측에 배치되는 비표시영역으로 구분되는 표시패널, 상기 비표시영역과 오버랩되는 본딩 영역을 포함하는 연성회로필름, 상기 비표시영역과 상기 연성회로필름 상에 배치되는 복수의 신호라인, 상기 복수의 신호라인과 나란히 교번 배치되는 복수의 접지라인, 및 상기 비표시영역 상에 배치되고 상기 복수의 신호라인 및 상기 복수의 접지라인과 교차하는 방향으로 연장되며, 상기 복수의 접지라인과 각각 전기적으로 연결되는 커넥트라인을 포함한다.

또한, 상기 복수의 접지라인 중 일부 접지라인은, 상기 연성회로필름의 상기 본딩 영역 상에 미형성될 수 있다.

또한, 상기 커넥트라인은, 상기 나머지 접지라인의 일단에 각각 연결되는 제1 커넥트라인과, 상기 나머지 접지라인의 타단에 각각 연결되는 제2 커넥트라인을 포함할 수 있다.

또한, 상기 표시패널의 장변 및 단변을 따라 형성되는 그라운드 링라인을 더 포함하고, 상기 커넥트라인은, 상기 그라운드 링라인과 전기적으로 연결될 수 있다.

또한, 상기 커넥트라인은 상기 복수의 신호라인은, 서로 다른 평면 상에 배치될 수 있다.

또한, 상기 커넥트라인은, 상기 복수의 신호라인과 일부 오버랩되며, 상기 복수의 신호라인의 하측에 배치될 수 있다.

또한, 상기 비표시영역은, 상기 복수의 신호라인과 상기 커넥트라인 사이에 배치되는 층간절연막과, 상기 층간절연막을 관통하여, 상기 커넥트라인의 상면과 상기 접지라인의 하면 사이에 배치되는 컨택을 포함할 수 있다.

또한, 상기 복수의 접지라인 중 하나의 접지라인은 상기 연성회로필름 상에 형성되고, 상기 나머지 접지라인은 상기 연성회로필름 상에 미형성될 수 있다.

또한, 상기 표시패널과 이격 배치되고, 상기 연성회로필름과 일부 오버랩되는 인쇄회로기판을 더 포함하고, 상기 복수의 접지라인 중 하나의 접지라인은 상기 연성회로필름과 상기 인쇄회로기판이 오버랩되는 영역 상에 형성되고, 나머지 접지라인은 상기 연성회로필름과 상기 인쇄회로기판이 오버랩되는 영역에 미형성될 수 있다.

또한, 상기 접지라인의 폭은, 상기 신호라인의 폭보다 크게 형성될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 디스플레이 장치에 따른 다른 측면은, 픽셀 어레이가 구비된 표시영역과, 상기 표시영역과 다른 비표시영역으로 구분되는 표시패널, 상기 표시패널과 이격 배치되는 인쇄회로기판(PCB), 상기 인쇄회로기판과 상기 표시패널을 연결하는 연성회로필름, 상기 인쇄회로기판 상에 배치되고, 복수의 신호를 출력하는 레벨 시프터, 상기 인쇄회로기판, 상기 연성회로필름 및 상기 표시패널 상에 배치되고, 상기 복수의 신호가 각각 인가되는 복수의 신호라인, 및 상기 비표시영역 상에 배치되고, 상기 복수의 신호라인을 통해 수신한 상기 복수의 신호를 기초로 상기 픽셀 어레이에 게이트 신호를 제공하는 시프트 레지스터를 포함하되, 상기 비표시영역은, 상기 복수의 신호라인과 나란하게 교번 배치되는 복수의 접지라인과, 상기 복수의 접지라인과 각각 전기적으로 연결되는 커넥트라인을 포함한다.

또한, 상기 연성회로필름은, 상기 인쇄회로기판 또는 상기 표시패널과 오버랩되는 본딩 영역을 포함하고, 상기 복수의 접지라인 중 하나의 접지라인은 상기 본딩 영역 상에 형성되고, 나머지 접지라인은 상기 본딩 영역에 미형성될 수 있다.

또한, 상기 나머지 접지라인은, 상기 연성회로필름에서 상기 본딩 영역을 제외한 나머지 영역 상에 형성될 수 있다.

또한, 상기 나머지 접지라인은, 상기 연성회로필름 상에 미형성될 수 있다.

또한, 상기 복수의 접지라인은, 상기 연성회로필름 상에서 연결 배선을 통해 서로 전기적으로 연결될 수 있다.

또한, 상기 픽셀 어레이에 데이터 신호를 제공하고, 상기 연성회로필름 상에 배치되는 데이터 구동부를 더 포함하고, 상기 연성회로필름은, 상기 복수의 신호라인 및 상기 복수의 접지라인이 형성되는 제1 연성회로필름과, 상기 데이터 구동부가 형성되고, 상기 제1 연성회로필름과 이격 배치되는 제2 연성회로필름을 포함할 수 있다.

또한, 상기 나머지 접지라인은, 상기 인쇄회로기판에서 상기 인쇄회로기판과 상기 연성회로필름이 비오버랩되는 영역에 형성될 수 있다.

또한, 상기 복수의 접지라인은, 상기 인쇄회로기판 상에서 연결 배선을 통해 서로 전기적으로 연결될 수 있다.

또한, 상기 비표시영역은, 상기 표시패널의 장변 및 단변을 따라 형성되는 그라운드 링라인을 더 포함하고, 상기 커넥트라인은, 상기 그라운드 링라인과 전기적으로 연결될 수 있다.

또한, 상기 시프트 레지스터는, 상기 비표시영역의 일측에 배치되는 제1 시프트 레지스터와, 상기 비표시영역의 타측에 배치되는 제2 시프트 레지스터를 포함하고, 상기 복수의 신호라인과 상기 복수의 접지라인은, 상기 그라운드 링라인과 상기 제1 또는 제2 시프트 레지스터 사이에 배치될 수 있다.

본 발명의 디스플레이 장치는 GIP 구조에서 발생할 수 있는 EMI 특성이 나빠지는 문제를 개선할 수 있다. 본 발명은 시프트 레지스터에 연결되는 복수의 신호라인 사이에 복수의 접지라인을 배치함으로써, 디스플레이 장치의 EMI 특성을 개선시킬 수 있다.

또한, 본 발명의 디스플레이 장치는 복수의 접지라인을 병렬로 연결함에 따라 얇고 길게 형성된 접지라인의 임피던스를 감소시킬 수 있다. 이를 통해, 복수의 접지라인이 추가됨에 따라 구동부에 발생할 수 있는 영향을 최소화할 수 있다.

또한, 본 발명의 디스플레이 장치는 표시패널과 인쇄회로기판(PCB)의 본딩 영역에 복수의 접지라인 중 일부만을 배치함으로써, 기존의 연결 핀 개수를 유지하면서도 디스플레이 장치의 EMI 특성을 개선시킬 수 있다.

도 1은 디스플레이 장치를 개략적으로 나타내는 블럭도이다.
도 2는 도 1에 도시된 서브 픽셀 구성을 나타내는 도면이다.
도 3은 도 1의 시프트 레지스터의 배치를 나타내는 도면이다.
도 4는 도 1의 시프트 레지스터의 개략적인 구성을 나타내는 도면이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다.
도 7은 도 6의 신호라인과 접지라인의 배치를 나타내는 레이아웃도이다.
도 8은 도 7의 A-A선을 따라 자른 단면을 나타내는 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다.
도 14는 도 13의 신호라인과 접지라인의 배치를 나타내는 레이아웃도이다.
도 15는 도 14의 B-B선을 따라 자른 단면을 나타내는 단면도이다.
도 16은 본 발명의 몇몇 실시예에 따른 디스플레이 장치의 개선된 EMI 특성을 설명하기 위한 그래프이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

본 발명에 따른 디스플레이 장치는 액정표시장치인 경우를 중심으로 설명한다. 또한, 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 본 발명에서 적용 가능한 액정 모드는 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식 혹은, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식이 적용될 수 있고, 이 이외에도 현재 알려진 모든 액정 모드가 적용 가능하다.

또한, 본 발명에 따른 디스플레이 장치는 텔레비젼, 셋톱박스, 네비게이션, 영상 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈시어터 및 모바일폰 등으로 구현된다. 표시장치는 액정표시장치, 유기전계발광표시장치, 양자점표시장치, 전기영동표시장치, 플라즈마표시장치 등이 선택될 수 있으나 이에 한정되지 않는다.　

도 1은 디스플레이 장치를 개략적으로 나타내는 블럭도이다. 도 2는 도 1에 도시된 서브 픽셀 구성을 나타내는 도면이다. 도 3은 도 1의 시프트 레지스터의 배치를 나타내는 도면이다. 도 4는 도 1의 시프트 레지스터의 개략적인 구성을 나타내는 도면이다.

도 1을 참조하면, 디스플레이 장치에는 표시패널(100), 타이밍 제어부(110), 데이터 구동부(120) 및 게이트 구동부(130, 140A, 140B)가 포함된다.

표시패널(100)에는 상호 교차하는 데이터 라인들(DL) 및 게이트 라인들(GL)에 구분되어 연결된 서브 픽셀들이 포함된다. 표시패널(100)은 적어도 하나의 필름이나 기판 그리고 그 위에 형성된 서브 픽셀들을 수분이나 산소 등의 외기로부터 보호하기 위해 밀봉된다.

표시패널(100)은 서브 픽셀들이 형성되는 표시영역(Active Area; 이하, AA)과, 각종 신호라인 및 접지라인이나 패드 등이 형성되는 비표시영역(Non-Active Area; 이하, NA)을 포함한다. 서브 픽셀들은 표시영역(AA) 내에서 어레이를 형성한다.

비표시영역은 표시영역(AA)의 좌측에 배치된 좌측 비표시영역(Left Non-Active Area; 이하, LNA)과, 표시영역(AA)의 우측에 배치된 우측 비표시영역(Right Non-Active Area; 이하, RNA)를 포함할 수 있다. 이때, 비표시영역(LNA, RNA)은 표시영역(AA)의 외측에 배치될 수 있다. 표시패널(100)은 서브 픽셀(SP)의 구성 방식에 따라 액정층이나 유기 발광층을 포함하는 형태로 구현된다.

도 2를 참조하면, 하나의 서브 픽셀(SP)에는 게이트 라인(GL1)과 데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와, 스위칭 트랜지스터(SW)를 통해 공급된 게이트신호에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 게이트신호에 의해 스위칭 트랜지스터(SW)가 턴온됨에 따라 공급되는 데이터신호(DATA)를 기초로, 픽셀회로(PC)는 동작한다.

서브 픽셀(SP)은 픽셀회로(PC)의 구성에 따라 액정층을 구동하거나 유기 발광층 등을 구동하기 위한 회로로 구현된다. 서브 픽셀(SP)과 픽셀회로(PC)에 대한 구체적인 회로는 종래에 이미 다양하게 개시되어 있으므로 여기에서 자세한 설명은 생략한다.

타이밍 제어부(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 타이밍신호를 입력받는다. 예를 들어, 타이밍신호는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 도트 클럭 등을 포함한다. 타이밍 제어부(110)는 입력된 타이밍신호를 이용하여, 데이터 구동부(120)와 게이트 구동부(130, 140A, 140B)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생시킨다.

데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 제어부(110)로부터 데이터신호(DATA)와 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 디지털신호에서 아날로그신호로 변환하고, 이를 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 데이터 라인들(DL)에 접속된다.

게이트 구동부(130, 140A, 140B)는 레벨 시프터(130) 및 시프트 레지스터(140A, 140B)를 포함한다.

레벨 시프터(130)는 전원 공급부(예: PMIC)로 명명되기도 한다. 또한, 레벨 시프터(130)는 게이트 구동부(130, 140A, 140B)에 포함되지 않고 독립적인 IC로 구성되기도 한다.

레벨 시프터(130)는 IC 형태로 표시패널(100)에 전기적으로 접속되는 인쇄회로기판(이하, PCB)에 형성될 수 있다. 이때, 레벨 시프터(130)는 타이밍 제어부(110)의 제어하에 클록신호라인, 스타트신호라인 등을 통해 공급되는 신호의　레벨을 시프팅한 신호들을　시프트 레지스터(140)에 공급한다.

시프트 레지스터(140)는 표시패널(100)의 양측에 배치될 수 있다. 이때, 시프트 레지스터(140)는 표시패널(100)의 좌측 및 우측 비표시영역(LNA, RNA) 상에 배치될 수 있다.

참고로, 시프트 레지스터(140)는 표시패널(100)의 일측에만 배치될 수 있다.

다만, 이하에서는 설명의 편의를 위하여 도 1 내지 도 4에 도시된 바와 같이, 시프트 레지스터(140A, 140B)가 표시패널(100)의 좌측 및 우측 비표시영역(LNA, RNA)에 구분되어 형성되는 것을 예로 들어 설명하도록 한다.

시프트 레지스터(140A, 140B)는 게이트인패널(Gate In Panel; 이하 GIP) 방식에 의해 표시패널(100)에 박막 트랜지스터 형태로 형성된다.

시프트 레지스터(140A, 140B)는 레벨 시프터(130)로부터 출력된 신호(예를 들어, CLK, VST 등)을 기반으로 게이트신호(또는, 스캔신호)를 시프트하고 출력하는 복수의 스테이지들로 구성될 수 있다.

레벨 시프터(130)로부터 출력된 신호(CLKs, VST)는 데이터 구동부(120)가 배치된 연성회로필름(FPCB; 예를 들어 도 5의 300)을 경유하여 배선된 신호라인을 통해 시프트 레지스터(140A, 140B)로 전달될 수 있다. 이에 대한 자세한 설명은 도 5 내지 도 16을 참조하여 후술하도록 한다.

도 3을 참조하면, 제1 및 제2 시프트 레지스터(140A, 140B)는 이와 같이 표시패널(100)의 좌측 비표시영역(LNA)과 우측 비표시 영역(RNA)에 각각 배치된다. 이때, 하나의 주사선에 하나의 시프트 레지스터가 연결되도록 게이트라인(GL)은 제1 및 제2 시프트 레지스터(140A, 140B)에 좌우 교번하여 연결될 수 있다.

예를 들어, 표시패널(100)의 좌측에 배치된 제1 시프트 레지스터(140A1)는 제1 게이트라인(GL1)을 통해 제1 게이트신호(Vgout1)를 출력한다. 이때, 제1 게이트신호(Vgout1)는 첫 번째 주사선에 위치하는 서브 픽셀들에 공급된다. 제1 게이트신호(Vgout1)는 좌측에 배치된 제1 시프트 레지스터(140A1)의 출력단과 인접한 입단부를 통해 입력된 후 그 반대편인 말단부까지 전달된다.

또한, 우측에 배치된 제2시프트 레지스터(140B1)는 제2 게이트라인(GL2)을 통해 제2 게이트신호(Vgout2)를 출력한다. 제2 게이트신호(Vgout2)는 두 번째 주사선에 위치하는 서브 픽셀들에 공급된다. 제2 게이트신호(Vgout2)는 우측에 배치된 제2 시프트 레지스터(140B1)의 출력단과 인접한 입단부를 통해 입력된 후 그 반대편인 말단부까지 전달된다.

레벨 시프터(130)로부터 출력된 신호(CLK, VST)는 복수의 신호라인(예를 들어, 도 5의 S1~S4)을 통해 제1 및 제2 시프트 레지스터(140A, 140B)에 각각 입력될 수 있다.

복수의 신호라인(예를 들어, 도 5의 S1~S4)은 표시패널(100)의 좌측 비표시영역(LNA)과 우측 비표시 영역(RNA)에 각각 배치될 수 있다. 이때, 복수의 신호라인(예를 들어, 도 5의 S1~S4)의 사이에는 복수의 접지라인(예를 들어, 도 5의 GNDC, GND1~GND4)이 각각 배치될 수 있다. 즉, 복수의 신호라인과 복수의 접지라인은 나란히 교번하여 좌측 비표시영역(LNA)과 우측 비표시 영역(RNA) 상에 배치될 수 있다. 이에 대한 자세한 설명은 도 5 내지 도 16을 참조하여 후술하도록 한다.

도 4를 참조하면, 시프트 레지스터(140)는 풀업 트랜지스터(Tpu), 풀다운 트랜지스터(Tpd) 및 제어부(145) 등을 각각 포함한다.

제어부(145)는 스타트신호(VST) 등에 대응하여 풀업 트랜지스터(Tpu)의 게이트 전극에 연결된 Q노드(Q) 및 풀다운 트랜지스터(Tpd)의 게이트 전극에 연결된 QB노드(QB)를 제어한다.

이때, 풀업 트랜지스터(Tpu)는 제어부의 제어하에 턴온되어 제N 클록신호(CLK[n])를 게이트하이신호(TFT 턴온 전압)로 출력하는 역할을 할 수 있다. 또한, 풀다운 트랜지스터(Tpd)는 제어부의 제어하에 턴온되어 게이트로우전압(VGL)을 게이트로우신호(TFT 턴오프 전압)로 출력하는 역할을 할 수 있다.

참고로, 도 4에 도시된 시프트 레지스터(140)의 회로는 본 발명의 일 예에 불과하며 본 발명이 이에 한정되는 것은 아니다. 또한, 시프트 레지스터(140)는 이미 공개된 다양한 방법이 적용 가능하며, 통상의 기술자는 이미 공개된 문헌을 기초로 쉽게 실시할 수 있으므로 여기에서 자세한 설명은 생략하도록 한다.

이하에서는, 표시패널(100)의 좌측 비표시영역(LNA) 또는 우측 비표시 영역(RNA)에 형성된 복수의 신호라인과, 복수의 접지라인을 포함하는 본 발명의 일 실시예에 따른 디스플레이 장치에 대해 자세히 살펴보도록 한다.

도 5 및 도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다.

참고로, 이하에서는 설명의 편의를 위하여, 표시패널(100)의 좌측 비표시영역(LNA)에 형성된 복수의 신호라인과 복수의 접지라인을 예로 들어 설명하도록 한다.

도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1A)는 표시패널(100), 인쇄회로기판(200) 및 연성회로기판(300)(Flexible Printed Circuit Board; 이하, FPCB)을 포함한다.

표시패널(100)은 중앙에 표시영역(AA)이 배치된다. 표시영역(AA)의 일측에는 비표시영역(LNA)이 배치된다.

비표시영역(LNA)에는 전술한 시프트 레지스터(140), 복수의 신호라인(S1~S5), 복수의 접지라인(GNDC, GND1~GND4), 커넥트라인(CL1, CL2) 및 연결배선(C1~C3)이 형성된다.

인쇄회로기판(200)에는 전술한 레벨 시프터(130)가 형성된다.

연성회로기판(300)은 표시패널(100)과 인쇄회로기판(200)을 연결한다. 연성회로기판(300)은 제1 본딩부분(B1)과 제2 본딩부분(B2)을 포함한다. 여기에서, 제1 본딩부분(B1)은 연성회로기판(300)과 표시패널(100)이 오버랩되는 부분이다. 제1 본딩부분(B1)은 연성회로기판(300)과 표시패널(100)을 연결하는데 이용된다.

또한, 제2 본딩부분(B2)은 연성회로기판(300)과 인쇄회로기판(200)이 오버랩되는 부분이다. 제2 본딩부분(B2)은 연성회로기판(300)과 인쇄회로기판(200)을 연결하는데 이용된다.

연성회로기판(300)과 표시패널(100) 및 인쇄회로기판(200)을 연결하기 위해, 제1 본딩부분(B1)과 제2 본딩부분(B2)에는 다양한 방식이 적용될 수 있다. 예를 들어, TAB(Tape Automated Bonding) 방식을 이용하여, 연성회로기판(300)은 표시패널(100) 및 인쇄회로기판(200)에 각각 연결될 수 있다.

또한, 전술한 데이터 구동부(120)는 COF(Chip On Film) 방식으로 연성회로기판(300) 상에 실장될 수 있다.

참고로, 표시패널(100)과 인쇄회로기판(200)는 하나의 연성회로기판(300)에 의해 연결될 수 있다. 이때, 연성회로기판(300)의 장변의 길이는 표시패널(100)의 일변의 길이와 실질적으로 동일할 수 있다.

다만, 본 발명이 이에 한정되는 것은 아니며, 표시패널(100)과 인쇄회로기판(200)은 복수의 연성회로기판(300)에 의해 연결될 수 있다. 이에 대한 내용은 도 9를 참조하여 후술하도록 한다.

복수의 신호라인(S1~S5)은 표시패널(100), 인쇄회로기판(200) 및 연성회로기판(300) 상에 연속적으로 배치된다. 참고로 복수의 신호라인(S1~S5)의 개수에 제한은 없으며, 다양한 개수의 신호라인이 이용될 수 있다.

도 5에는 4개의 신호라인(S1~S4)만이 도시되고, 도 6에는 5개의 신호라인(S1~S5)이 도시되었으나, 이는 일부 신호라인이 생략되어 표시된 것이다. 이하에서는 도 6에 도시된 복수의 신호라인(S1~S5)을 기준으로 설명하도록 한다.

복수의 신호라인(S1~S5)은 레벨 시프터(130)에서 출력되는 신호를 시프트 레지스터(140)에 전달한다. 레벨 시프터(130)에서 출력되는 복수의 신호는 복수의 신호라인(S1~S5)에 인가된다. 예를 들어, 복수의 신호라인(S1~S5)에는 레벨 시프터(130)에서 출력되는 스타트 신호(VST), 복수의 클럭신호(CLKs), 게이트 하이/로우 전압(VGH, VGL) 등이 인가될 수 있다.

이하에서는 설명의 편의를 위하여, 복수의 신호라인(S1~S5)에 스타트 신호(VST) 및 복수의 클럭신호(CLKs)가 인가되는 것을 예로 들어 설명하도록 한다.

복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5)과 나란히 교번하여 배치될 수 있다. 복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5) 사이에 각각 배치될 수 있다.

예를 들어, 공통접지라인(GNDC)은 제1 신호라인(S1) 및 제2 신호라인(S2) 사이에 배치될 수 있다. 제1 접지라인(GND1)은 제2 신호라인(S2) 및 제3 신호라인(S3) 사이에 배치될 수 있다. 제2 접지라인(GND2)은 제3 신호라인(S3) 및 제4 신호라인(S4) 사이에 배치될 수 있다.

이때, 복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5)과 동일한 방향으로 연장될 수 있다. 또한, 복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5)과 동일한 간격으로 이격되도록 배치될 수 있다. 이에 따라 복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5)의 배선 형상과 동일하게 형성될 수 있다.

참고로, 복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5)과 동일한 개수를 가질 수 있다. 다만, 복수의 접지라인(GNDC, GND1~GND4)의 개수는 다양하게 변형되어 실시될 수 있다.

예를 들어, 도 5 및 도 6에는 복수의 접지라인(GNDC, GND1~GND4) 사이에 하나의 신호라인만이 배치되는 것을 도시하였으나, 다른 실시예에서 복수의 접지라인(GNDC, GND1~GND4) 사이에는 둘 이상의 신호라인이 배치될 수 있다.

복수의 접지라인(GNDC, GND1~GND4)이 복수의 신호라인(S1~S5)의 사이에 배치됨에 따라, 레벨 시프터(130)와 시프트 레지스터(140) 사이의 전류 루프 면적은 복수의 접지라인(GNDC, GND1~GND4)이 형성되지 않은 경우보다 감소될 수 있다. 이에 따라, 본 발명의 디스플레이 장치의 EMI 특성은 개선될 수 있다.

이때, 복수의 접지라인(GNDC, GND1~GND4) 중 일부는 제1 본딩부분(B1)과 제2 본딩부분(B2)에 미형성될 수 있다.

구체적으로, 복수의 접지라인(GNDC, GND1~GND4) 중 공통접지라인(GNDC)은 복수의 신호라인(S1~S5)과 같이 표시패널(100), 인쇄회로기판(200) 및 연성회로기판(300) 상에 연속적으로 형성될 수 있다.

반면, 복수의 접지라인(GNDC, GND1~GND4) 중 공통접지라인(GNDC)을 제외한 나머지 접지라인(GND1~GND4)은 제1 및 제2 본딩부분(B1, B2)에 미형성될 수 있다.

즉, 복수의 접지라인(GNDC, GND1~GND4) 중 하나의 접지라인(GNDC)만이 제1 및 제2 본딩부분(B1, B2)에 형성되고, 나머지 접지라인(GND1~GND4)은 제1 및 제2 본딩부분(B1, B2)에 미형성될 수 있다.

이는, 제1 및 제2 본딩부분(B1, B2) 상에 복수의 접지라인(GNDC, GND1~GND4)이 형성되는 경우, 제1 및 제2 본딩부분(B1, B2)에 필요한 핀(Fin)의 수가 증가되기 때문이다. 핀(Fin) 수의 증가는 공정의 복잡도 증가와, 비용 상승으로 이어진다.

따라서, 본 발명의 일 실시예에 따른 디스플레이 장치(1A)는 제1 및 제2 본딩부분(B1, B2) 상에 최소한의 접지라인만을 형성함으로써, 핀(Fin) 수의 증가를 최소하면서 EMI 특성을 개선시킬 수 있다. 또한, 기존의 본딩 공정을 그대로 이용할 수 있어 제조 비용 상승을 최소화할 수 있다.

따라서, 나머지 접지라인(GND1~GND4)은 제1 및 제2 본딩부분(B1, B2)을 제외한 나머지 영역에 형성될 수 있다. 즉, 표시패널(100), 인쇄회로기판(200) 및 연성회로기판(300)에서 제1 및 제2 본딩부분(B1, B2)을 제외한 부분에 나머지 접지라인(GND1~GND4)은 각각 배치될 수 있다.

참고로, 복수의 접지라인(GNDC, GND1~GND4)에서 공통접지라인(GNDC)은 나머지 접지라인(GND1~GND4)보다 표시패널(100)의 외측에 배치될 수 있다. 또한, 도면에 명확히 도시하지는 않았으나, 공통접지라인(GNDC)은 표시패널(100)의 외주면을 따라 형성될 수 있다. 이와 유사한 실시예는 도 12의 디스플레이 장치에 포함된 그라운드 링라인(도 12의 GR)을 참조하여 후술하도록 한다.

커넥트라인(CL1, CL2)은 표시패널(100)의 비표시영역(LNA) 상에 형성된다. 커넥트라인(CL1, CL2)은 복수의 접지라인(GNDC, GND1~GND4)을 전기적으로 연결한다.

커넥트라인(CL1, CL2)은 복수의 신호라인(S1~S5) 및 복수의 접지라인(GNDC, GND1~GND4)과 교차하는 방향으로 배치될 수 있다. 커넥트라인(CL1, CL2)은 복수의 신호라인(S1~S5) 및 복수의 접지라인(GNDC, GND1~GND4)과 일부 오버랩되도록 형성될 수 있다.

커넥트라인(CL1, CL2)은 전술한 게이트라인(GL)과 동일 평면 상에 배치될 수 있다.

참고로, 도면 상에서 커넥트라인(CL1, CL2)은 두 개의 라인으로 구성되는 것을 예로 들어 도시하였다. 다만, 커넥트라인(CL1, CL2) 중 어느 하나의 라인은 생략될 수 있다. 한편, 비표시영역(LNA)에는 추가적인 커넥트라인이 더 포함될 수 있다. 또한, 커넥트라인(CL1, CL2)의 위치는 변경되어 실시될 수 있다. 다만, 이하에서는 설명의 편의를 위하여 두 개의 라인으로 구성된 커넥트라인(CL1, CL2)을 예로 들어 설명하도록 한다.

커넥트라인(CL1, CL2)은 제1 커넥트라인(CL1)과 제2 커넥트라인(CL2)을 포함할 수 있다. 제1 커넥트라인(CL1)은 나머지 접지라인(GND1~GND4)의 일단에 각각 연결될 수 있다. 제2 커넥트라인(CL2)은 나머지 접지라인(GND1~GND4)의 타단에 각각 연결될 수 있다. 다만, 제1 커넥트라인(CL1) 및 제2 커넥트라인(CL2)의 위치는 전술한 바와 같이 다양하게 변형되어 실시될 수 있다.

커넥트라인(CL1, CL2)이 복수의 접지라인(GNDC, GND1~GND4)에 각각 연결됨에 따라, 접지라인의 폐루프의 면적은 감소될 수 있다. 이를 통해, 본 발명의 디스플레이 장치의 EMI 특성은 개선될 수 있다.

또한, 길게 연장 형성되는 복수의 접지라인(GNDC, GND1~GND4)이 커넥트라인(CL1, CL2)에 의해 병렬로 연결됨에 따라, 복수의 접지라인(GNDC, GND1~GND4)의 임피던스는 낮아질 수 있다. 이를 통해, 복수의 접지라인(GNDC, GND1~GND4)이 추가되더라도, 증가되는 전체 저항의 크기는 최소화될 수 있다.

연결배선(C1~C3)은 인쇄회로기판(200) 및 연성회로기판(300) 상에 형성될 수 있다. 도면에는 인쇄회로기판(200) 상에 제1 및 제2 연결배선(C1, C2)이 형성되고, 연성회로기판(300) 상에 제3 연결배선(C3)이 형성되는 것으로 도시하였다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명에서 연결배선(C1~C3)은 일부가 생략되거나, 추가될 수 있다.

연결배선(C1~C3)은 복수의 접지라인(GNDC, GND1~GND4)에 각각 연결된다. 또한, 연결배선(C1~C3)은 접지(GND)와 연결된다. 이때, 연결배선(C1~C3)은 복수의 접지라인(GNDC, GND1~GND4)과 접지를 연결하는 회로를 표시한 것으로, 다양한 형상과 배치를 가질 수 있다. 예를 들어, 연결배선(C1~C3)의 위치는 제1 및 제2 본딩부분(B1, B2)와 인접하게 형성되는 것으로 도시하였으나, 이에 한정되는 것은 아니며 다양하게 변형되어 실시될 수 있다.

다만, 연결배선(C1~C3)은 나머지 접지라인(GND1~GND4)과 마찬가지로, 제1 및 제2 본딩부분(B1, B2)을 제외한 영역 상에 배치될 수 있다.

연결배선(C1~C3)이 복수의 접지라인(GNDC, GND1~GND4)에 각각 연결됨에 따라, 접지라인의 폐루프의 면적은 감소될 수 있다. 이를 통해, 본 발명의 디스플레이 장치의 EMI 특성은 개선될 수 있다.

또한, 연결배선(C1~C3)에 의해 길게 연장 형성되는 복수의 접지라인(GNDC, GND1~GND4)이 병렬로 연결됨에 따라, 복수의 접지라인(GNDC, GND1~GND4)의 임피던스는 낮아질 수 있다. 이를 통해, 복수의 접지라인(GNDC, GND1~GND4)이 추가됨에 따라 증가되는 저항 크기는 최소화될 수 있다.

도 7은 도 6의 신호라인과 접지라인의 배치를 나타내는 레이아웃도이다. 도 8은 도 7의 A-A선을 따라 자른 단면을 나타내는 단면도이다.

도 7을 참조하면, 복수의 신호라인(S1~S5)은 일정 간격으로 이격되어 제1 방향으로 연장되도록 배치될 수 있다. 복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5)과 나란히 교번 배치될 수 있다. 이때, 복수의 접지라인(GNDC, GND1~GND4)은 복수의 신호라인(S1~S5)과 동일한 방향(즉, 제1 방향)으로 연장되도록 형성될 수 있다.

복수의 신호라인(S1~S5)의 폭은 복수의 접지라인(GNDC, GND1~GND4)의 폭보다 크게 형성될 수 있다. 예를 들어, 각각의 신호라인(S1~S5)의 폭(D3)은 약 30um일 수 있으며, 각각의 접지라인(GNDC, GND1~GND4)의 폭(D11)은 약 20nm일 수 있다.

이때, 복수의 신호라인(S1~S5)과 복수의 접지라인(GNDC, GND1~GND4)는 일정 간격으로 이격되도록 형성될 수 있다. 예를 들어, 각각의 신호라인(S1~S5)과 각각의 접지라인(GNDC, GND1~GND4) 사이의 간격은 약 10nm일 수 있다.

다만, 전술한 수치한정은 하나의 예시에 불과하며, 복수의 신호라인(S1~S5)과 복수의 접지라인(GNDC, GND1~GND4)의 간격 및 형상은 다양하게 변형되어 실시될 수 있다.

참고로, 복수의 접지라인(GNDC, GND1~GND4)은 일단의 폭(D12)이 중앙의 폭(D11)보다 크게 형성될 수 있다. 복수의 접지라인(GNDC, GND1~GND4)의 일단은 제1 커넥트라인(CL1)과의 전기적 접속을 위한 컨택(CT)이 접할 수 있도록 상대적으로 넓게 형성될 수 있다.

시프트 레지스터(140)는 다수의 게이트라인(GL1~GL4)을 통해 레벨 시프터(130)로부터 전달되는 신호를 입력 받을 수 있다. 이때, 게이트라인(GL1~GL4)은 각각의 신호라인(S1~S5)과 전기적으로 연결될 수 있다.

한편, 제1 커넥트라인(CL1)은 복수의 접지라인(GNDC, GND1~GND4)과 전기적으로 접할 수 있다. 제1 커넥트라인(CL1)은 복수의 신호라인(S1~S5) 및 복수의 접지라인(GNDC, GND1~GND4)이 연장되는 제1 방향과 교차하는 제2 방향으로 연장될 수 있다. 이때, 제1 커넥트라인(CL1)은 복수의 신호라인(S1~S5) 및 복수의 접지라인(GNDC, GND1~GND4)의 일부와 오버랩되도록 배치될 수 있다.

이때, 커넥트라인(CL1, CL2)은 게이트라인(GL1~GL4)과 동일 평면 상에 배치될 수 있다. 또한, 커넥트라인(CL1, CL2)은 게이트라인(GL1~GL4)과 동일 방향으로 길게 연장되도록 형성될 수 있다. 다만, 커넥트라인(CL1, CL2)의 형상 및 배치는 회로 구성에 따라 다양하게 변형되어 실시될 수 있다.

이하에서는 도 8의 단면도를 참조하여, 제1 커넥트라인(CL1)의 배치에 대해 더 자세히 설명하도록 한다.

도 8을 참조하면, 표시패널(100)의 비표시영역(LNA)은 기판(101), 버퍼층(103), 게이트 절연막(Gate Insulator; GI)(105) 및 층간 절연막(107)을 포함할 수 있다.

기판(101)은 광투과율이 높은 투명 유리기판으로 구성될 수 있다. 다만, 이는 하나의 실시예에 불과하며 본 발명이 이에 한정되는 것은 아니다.

게이트 절연막(105)은 기판(101)의 상면을 덮도록 형성될 수 있다. 이때, 게이트 절연막(105)이 기판(101) 상에 형성될 수 있도록, 게이트 절연막(105)과 기판(101) 사이에는 버퍼층(103)이 형성될 수 있다.

게이트 절연막(105)은 고유전막(high-k)인 HfO2, ZrO2, Ta2O5, TiO2, SrTiO3 또는 (Ba, Sr)TiO3를 포함하는 그룹에서 선택된 물질을 포함할 수 있다. 게이트 절연막(105)은 포함하는 물질에 따라 적절한 두께로 형성될 수 있다.

게이트 절연막(105) 상에는 제1 커넥트라인(CL1)이 형성될 수 있다. 제1 커넥트라인(CL1)은 도전성 물질을 포함할 수 있다.

층간 절연막(107)은 제1 커넥트라인(CL1)과 게이트 절연막(105)의 상면을 덮도록 형성될 수 있다. 층간 절연막(107)은 층간 절연막(107)의 하부에 있는 소자들과 층간 절연막(107)의 상부에 있는 소자의 전기적 절연을 담당할 수 있다. 예를 들어, 층간 절연막(107)은 BSG(borosilicate Glass), PSG(phosphoSilicate Glass), BPSG(boroPhosphoSilicate Glass), USG(Undoped Silicate Glass), TEOS(TetraEthylOrthoSilicate Glass), 또는 HDP-CVD(High Density Plasma-CVD) 등과 같은 실리콘 산화물을 이용하여 형성될 수 있다.

복수의 신호라인(S1~S5)과 복수의 접지라인(GNDC, GND1~GND4)은 층간 절연막(107) 상에 형성될 수 있다.

복수의 접지라인(GNDC, GND1~GND4)은 층간 절연막(107)을 관통하는 관통홀(107a)에 배치된 컨택(CT)들을 통하여 제1 커넥트라인(CL1)과 전기적으로 연결될 수 있다.

컨택(CT)들은 복수의 접지라인(GNDC, GND1~GND4)의 하면 및 제1 커넥트라인(CL1)의 상면에 접하도록 배치될 수 있다. 이를 통해, 각각의 복수의 접지라인(GNDC, GND1~GND4)은 제1 커넥트라인(CL1)과 전기적으로 연결될 수 있다.

이때, 제1 커넥트라인(CL1)은 복수의 신호라인(S1~S5)의 하측에 배치된다. 또한, 제1 커넥트라인(CL1)은 복수의 신호라인(S1~S5)의 일부와 오버랩되도록 배치될 수 있다. 즉, 제1 커넥트라인(CL1)은 복수의 신호라인(S1~S5) 및 복수의 접지라인(GNDC, GND1~GND4)과 서로 다른 평면 상에 배치될 수 있다.

도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다.

도 9에 나타난 본 발명의 다른 실시예에 따른 디스플레이 장치(1B)는 도 5 내지 도 8을 참조하여 설명한 본 발명의 일 실시예에 따른 디스플레이 장치(1A)와 실질적으로 동일한 구조를 가진다. 따라서, 이하에서는 두 실시예의 차이점을 중심으로 설명하도록 한다.

도 9를 참조하면, 본 발명의 다른 실시예에 따른 디스플레이 장치(1B)에서, 표시패널(100)과 인쇄회로기판(200)을 연결하는 연성회로기판(300)은 복수의 연성회로기판(300a, 300b)으로 구성된다.

도면에는 두 개의 연성회로기판(300a, 300b)을 도시하였으나, 더 많은 수의 연성회로기판이 표시패널(100)과 인쇄회로기판(200)을 연결하는데 이용될 수 있다. 이때, 연성회로기판(300a, 300b)에는 전술한 데이터 구동부(120)가 각각 실장될 수 있다.

이하에서는, 연성회로기판(300)이 제1 및 제2 연성회로기판(300a, 300b)을 포함하는 것을 예로 들어 설명하도록 한다.

제1 연성회로기판(300a)에는 전술한 복수의 신호라인(S1~S5)과 복수의 접지라인(GNDC, GND1~GND4)이 형성될 수 있다. 반면, 제2 연성회로기판(300b)에는 복수의 신호라인(S1~S5)과 복수의 접지라인(GNDC, GND1~GND4)이 미형성될 수 있다. 이때, 제1 연성회로기판(300a)과 제2 연성회로기판(300b)은 서로 이격되어 형성될 수 있다.

이때, 제2 연성회로기판(300b)은 제1 연성회로기판(300a)보다 표시영역(AA)에 더 인접하게 배치될 수 있다. 제2 연성회로기판(300b)은 제1 연성회로기판(300a)보다 표시패널(100)의 중앙에 가깝게 배치될 수 있다. 즉, 제1 연성회로기판(300a)은 표시패널(100)의 외측에 배치될 수 있다.

데이터 구동부(120)는 제1 및 제2 연성회로기판(300a, 300b)에 각각 형성 배치될 수 있다. 참고로 다른 실시예에서, 데이터 구동부(120)는 제1 연성회로기판(300a)에는 생략되고, 제2 연성회로기판(300b)에만 형성될 수 있다.

만약, 표시패널(100)의 크기가 증가되는 경우, 디스플레이 장치에 포함된 연성회로기판(300a, 300b)과 데이터 구동부(120)의 개수는 각각 증가될 수 있다. 이는 표시패널(100)의 크기가 증가됨에 따라 더 많은 픽셀을 제어하기 위해, 더 많은 수의 연성회로기판(300a, 300b)과 데이터 구동부(120)가 필요하기 때문이다.

도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다.

도 10 및 도 11에 나타난 본 발명의 또 다른 실시예에 따른 디스플레이 장치(2)는 도 5 내지 도 8을 참조하여 설명한 본 발명의 일 실시예에 따른 디스플레이 장치(1A)와 실질적으로 유사한 구조를 가진다. 따라서, 이하에서는 두 실시예의 차이점을 중심으로 설명하도록 한다.

도 10 및 도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 디스플레이 장치(2)에서, 복수의 접지라인(GNDC, GND1~GND4) 중 나머지 접지라인(GND1~GND4)은 표시패널(100) 및 인쇄회로기판(200) 상에만 형성된다.

이때, 공통접지라인(GNDC)은 복수의 신호라인(S1~S5)과 같이 표시패널(100), 인쇄회로기판(200) 및 연성회로기판(300) 상에 연속적으로 배치될 수 있다.

즉, 나머지 접지라인(GND1~GND4)은 연성회로기판(300) 상에 형성되지 않는다. 따라서, 연성회로기판(300) 상에는 복수의 신호라인(S1~S5)과 공통접지라인(GNDC) 만이 형성될 수 있다. 연성회로기판(300)의 제1 및 제2 본딩부분(B1, B2)에도 복수의 신호라인(S1~S4)과 공통접지라인(GNDC)만이 형성된다.

이에 따라, 표시패널(100)와 인쇄회로기판(200)을 연결하기 위해 필요한 연성회로기판(300)의 핀(Fin) 수는 동일하게 유지될 수 있다.

따라서, 본 발명의 또 다른 실시예에 따른 디스플레이 장치(2)는 연성회로기판(300) 상에 최소한의 접지라인만을 형성함으로써, 핀(Fin) 수의 증가를 최소하면서 EMI 특성을 개선시킬 수 있다. 또한, 기존의 연성회로기판(300)을 그대로 이용할 수 있어, 접지라인 추가로 인한 제조 비용 상승을 최소화하고, 연결구조를 단순화할 수 있다.

디스플레이 장치(2)의 다른 구성요소는 전술한 본 발명의 일 실시예에 따른 디스플레이 장치(1A)와 동일한 구조를 가지므로, 여기에서 자세한 설명은 생략하도록 한다.

참고로, 도면에 도시된 것과 다르게, 복수의 접지라인(GNDC, GND1~GND4)은 모두 연성회로기판(300)에 미형성되어 실시될 수 있다. 즉, 연성회로기판(300) 상에는 복수의 신호라인(S1~S4)만이 형성될 수 있다.

이 경우, 표시패널(100)과 인쇄회로기판(200)은 도면에 표시되지 않은 경로를 통하여, 복수의 접지라인(GNDC, GND1~GND4)은 접지에 각각 연결될 수 있다. 이를 통해, 연성회로기판(300)에 형성되는 핀 수는 더 감소될 수 있으며, 본딩을 위한 공정 난이도는 낮아질 수 있다.

도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 신호라인과 접지라인의 배치를 나타내는 블럭도이다. 도 14는 도 13의 신호라인과 접지라인의 배치를 나타내는 레이아웃도이다. 도 15는 도 14의 B-B선을 따라 자른 단면을 나타내는 단면도이다.

도 12 내지 도 15에 나타난 본 발명의 또 다른 실시예에 따른 디스플레이 장치(3)는 도 5 내지 도 8을 참조하여 설명한 본 발명의 일 실시예에 따른 디스플레이 장치(1A)와 실질적으로 유사한 구조를 가진다. 따라서, 이하에서는 두 실시예의 차이점을 중심으로 설명하도록 한다.

도 12 및 도 13을 참조하면, 본 발명의 또 다른 실시예에 따른 디스플레이 장치(3)에서, 표시패널(100)은 픽셀어레이가 배치되는 표시영역(AA)과, 표시영역(AA)의 외주면을 따라 배치되는 비표시영역(예를 들어, LNA, RNA)으로 구분된다.

이때, 표시패널(100) 상에는 그라운드 링라인(Ground Ring line; 이하, GR)이 형성된다. 그라운드 링라인(GR)은 표시패널(100)의 외주면을 따라 형성된다. 그라운드 링라인(GR)은 표시패널(100)의 장변과 단변을 따라 연속되도록 형성될 수 있다. 예를 들어, 그라운드 링라인(GR)은 표시패널(100)의 양측변과 하변을 따라 형성되며, 표시패널(100)의 3변을 둘러싸도록 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 그라운드 링라인(GR)의 형상은 다양하게 변형되어 실시될 수 있다.

이때, 그라운드 링라인(GR)은 표시패널(100)의 비표시영역 상에만 형성될 수 있다. 또한, 그라운드 링라인(GR)는 접지(GND)와 전기적으로 연결될 수 있다.

앞에서 전술한 실시예들과 유사하게, 본 발명의 또 다른 실시예에 따른 디스플레이 장치(3)는 복수의 신호라인(S1~S5)과 복수의 접지라인(GND1~GND5)을 포함한다.

복수의 신호라인(S1~S5)은 표시패널(100), 인쇄회로기판(200) 및 연성회로기판(300) 상에 연속적으로 배치된다. 복수의 신호라인(S1~S5)에는 레벨 시프터(130)에서 출력되는 복수의 신호가 인가된다. 복수의 신호라인(S1~S5)은 레벨 시프터(130)에서 출력되는 신호를 시프트 레지스터(140)에 전달한다.

참고로 복수의 신호라인(S1~S5)의 개수에 제한은 없으며, 다양한 개수의 신호라인이 이용될 수 있다. 도 12에는 4개의 신호라인만이 도시되었고, 도 13에는 5개의 신호라인이 도시되었으나, 이는 일부 신호라인이 생략되어 표시된 것이다. 이하에서는 도 13에 도시된 복수의 신호라인(S1~S5)을 기준으로 설명하도록 한다.

복수의 접지라인(GND1~GND5)은 복수의 신호라인(S1~S5)과 나란히 교번하여 배치된다. 즉, 복수의 접지라인(GND1~GND5)은 복수의 신호라인(S1~S5) 사이에 각각 배치된다.

예를 들어, 제1 접지라인(GND1)은 제1 신호라인(S1) 및 제2 신호라인(S2) 사이에 배치될 수 있다. 제2 접지라인(GND2)은 제2 신호라인(S2) 및 제3 신호라인(S3) 사이에 배치될 수 있다. 제3 접지라인(GND3)은 제3 신호라인(S3) 및 제4 신호라인(S4) 사이에 배치될 수 있다.

이때, 복수의 접지라인(GND1~GND5)은 그라운드 링라인(GR)과 전기적으로 연결될 수 있다. 커넥트라인(CL1, CL2)은 표시패널(100)의 비표시영역(LNA) 상에 형성된다. 커넥트라인(CL1, CL2)은 그라운드 링라인(GR)과 복수의 접지라인(GND1~GND5)을 전기적으로 연결할 수 있다.

또한, 그라운드 링라인(GR)은 연성회로기판(300)의 접지와 직접 연결될 수 있다. 예를 들어, 그라운드 링라인(GR)은 연성회로기판(300) 상에서 접지와 연결된 연결배선(예를 들어, C1)과 연결될 수 있다.

따라서, 복수의 접지라인(GND1~GND5)은 제1 본딩부분(B1)에 미형성될 수 있다. 즉, 제1 본딩부분(B1)에는 복수의 신호라인(S1~S5)과 그라운드 링라인(GR)만이 배치되고, 복수의 접지라인(GND1~GND5)은 생략될 수 있다.

이에 따라, 본 발명의 디스플레이 장치(3)는 그라운드 링라인(GR)을 이용함으로써, 제1 본딩부분(B1)에 공통접지의 연결을 위해 필요한 배선을 생략할 수 있다. 즉, 그라운드 링라인(GR)은 공통접지를 위해 기존에 제1 본딩부분(B1)에 형성되었던 접지배선을 대신할 수 있다.

다만, 제2 본딩부분(B2)의 경우, 전술한 본 발명의 일 실시예에 따른 디스플레이 장치(1A)와 동일한 구조를 가질 수 있다. 즉, 복수의 접지라인(GND1~GND5) 중 제1 접지라인(GND1)은 전술한 공통접지로 이용되기 위해 제2 본딩부분(B2) 상에 형성될 수 있다.

이때, 복수의 접지라인(GND1~GND5) 중 제1 접지라인(GND1)을 제외한 나머지 접지라인(GND2~GND5)은 제2 본딩부분(B2)에 미형성될 수 있다.

따라서, 본 발명의 또 다른 실시예에 따른 디스플레이 장치(3)는 제1 및 제2 본딩부분(B1, B2) 상에 최소한의 접지라인만을 형성함으로써, 핀(Fin) 수의 증가를 최소하면서 EMI 특성을 개선시킬 수 있다. 또한, 기존의 본딩 공정을 그대로 이용할 수 있어 제조 비용 상승을 최소화할 수 있다.

참고로, 도면에 도시된 것과 다르게, 복수의 접지라인(GND1~GND5)은 모두 연성회로기판(300)에 미형성되어 실시될 수 있다. 즉, 연성회로기판(300) 상에는 복수의 신호라인(S1~S4)만이 형성될 수 있다. 이 경우, 표시패널(100)과 인쇄회로기판(200)은 도면에 표시되지 않은 경로를 통하여 복수의 접지라인(GNDC, GND1~GND4)은 접지에 각각 연결될 수 있다. 이러한 실시예는 도 10을 참조하여 전술한 설명을 기초로 통상의 기술자가 쉽게 실시할 수 있으므로 여기에서 자세한 설명은 생략하도록 한다.

도 14 및 도 15를 참조하면, 복수의 신호라인(S1~S5)은 일정 간격으로 이격되어 제1 방향으로 연장되도록 배치될 수 있다. 그라운드 링라인(GR)과 복수의 접지라인(GND1~GND5)은 복수의 신호라인(S1~S5)과 나란히 교번 배치될 수 있다. 이때, 그라운드 링라인(GR)은 복수의 신호라인(S1~S5)과 동일한 방향(즉, 제1 방향)으로 연장되도록 형성될 수 있다.

그라운드 링라인(GR)은 표시패널(100)의 최외곽에 배치될 수 있다. 그라운드 링라인(GR)의 폭은 다른 접지라인(GND1~GND5)보다 크게 형성될 수 있다. 다만, 이는 하나의 예시일 뿐 본 발명이 이에 한정되는 것은 아니다.

제1 커넥트라인(CL1)은 그라운드 링라인(GR) 및 복수의 접지라인(GND1~GND5)과 전기적으로 접할 수 있다. 제1 커넥트라인(CL1)은 복수의 신호라인(S1~S5) 및 복수의 접지라인(GND1~GND5)이 연장되는 제1 방향과 교차하는 제2 방향으로 연장될 수 있다. 이때, 제1 커넥트라인(CL1)은 복수의 신호라인(S1~S5), 그라운드 링라인(GR) 및 복수의 접지라인(GND1~GND5)의 일부와 오버랩되도록 배치될 수 있다.

이때, 그라운드 링라인(GR)과 복수의 접지라인(GND1~GND5)은 층간 절연막(107)을 관통하는 관통홀(107a)에 배치된 컨택(CT)들을 통하여 제1 커넥트라인(CL1)과 전기적으로 연결될 수 있다.

이때, 그라운드 링라인(GR)은 제1 커넥트라인(CL1)의 상측에 배치된다. 또한, 그라운드 링라인(GR)은 복수의 신호라인(S1~S5) 및 복수의 접지라인(GNDC, GND1~GND4)과 동일 평면(즉, 층간 절연막(107)의 상면) 상에 배치될 수 있다.

도 16은 본 발명의 몇몇 실시예에 따른 디스플레이 장치의 개선된 EMI 특성을 설명하기 위한 그래프이다.

도 16를 참조하면, L1은 종래의 디스플레이 장치의 EMI 특성을 나타내고, L2은 본 발명의 몇몇 실시예에 따른 디스플레이 장치를 나타낸다.

종래의 디스플레이 장치에서, 게이트 구동부는 레벨 시프터(130)와 시프트 레지스터(140)를 포함한다. 이때, 디스플레이 장치가 GIP 회로를 포함함에 따라, 레벨 시프터(130)는 인쇄회로기판(200)에 구현되고, 시프트 레지스터(140)는 표시패널(100)에 형성된다. 이때, 시프트 레지스터(140)에 인가되는 클럭신호(CLK)의 루프 면적은 상대적으로 커지게 된다. 따라서, 디스플레이 장치의 EMI 세기는 증가된다.

종래의 디스플레이 장치는 자동차에 실장될 수 있다. 이때, 자동차의 AM수신기는 일정한 범위의 주파수 밴드(예를 들어, AM band)를 이용한다. 따라서, 자동차에 실장된 디스플레이 장치가 AM 수신기에 간섭을 일으키지 않기 위해, 디스플레이 장치는 일정 기준의 EMI 기준을 만족해야 한다. 다만, GIP 회로의 클럭신호는 AM 주파수와 동일하여 자동차 EMI 규격을 만족하기 어려운 문제가 있었다.

이에 본 발명에 따른 몇몇 실시예에 따른 디스플레이 장치는, 전술한 바와 같이 GIP 회로에서 클럭 신호가 인가되는 신호라인 사이에 접지라인을 각각 배치한다. 이를 통해, 본 발명의 디스플레이 장치는 클럭 신호의 전류 루프의 면적을 감소시킬 수 있다. 이에 따라, 디스플레이 장치의 EMI 세기(L2)는 AM 밴드 영역(AM Band) 내에서 감소될 수 있다.

즉, 본 발명에 따른 디스플레이 장치는 시프트 레지스터에 연결되는 복수의 신호라인 사이에 복수의 접지라인을 배치함으로써, 디스플레이 장치의 EMI 특성을 개선시킬 수 있다.

전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

100: 표시패널 101: 기판
103: 버퍼층 105: 게이트 절연막
107: 층간 절연막 110: 타이밍 제어부
120: 데이터 구동부 130: 레벨 시프터
140: 시프트 레지스터

Claims

표시영역과, 상기 표시영역의 외측에 배치되는 비표시영역으로 구분되는 표시패널;
상기 비표시영역과 오버랩되는 본딩 영역을 포함하는 연성회로필름;
상기 비표시영역과 상기 연성회로필름 상에 배치되는 복수의 신호라인;
상기 비표시영역 상에서 상기 복수의 신호라인과 나란히 교번 배치되는 복수의 접지라인; 및
상기 비표시영역 상에 배치되고, 상기 복수의 신호라인 및 상기 복수의 접지라인과 교차하는 방향으로 연장되며, 상기 복수의 접지라인에 각각 전기적으로 연결되는 커넥트라인을 포함하는
디스플레이 장치.
제1 항에 있어서,
상기 복수의 접지라인 중 일부 접지라인은 상기 연성회로필름의 상기 본딩 영역 상에 형성되고,
상기 복수의 접지라인 중 나머지 접지라인은 연성회로필름의 상기 본딩 영역 상에 미형성되는
디스플레이 장치.
제2 항에 있어서,
상기 커넥트라인은,
상기 나머지 접지라인의 일단에 각각 연결되는 제1 커넥트라인과,
상기 나머지 접지라인의 타단에 각각 연결되는 제2 커넥트라인을 포함하는
디스플레이 장치.
제1 항에 있어서,
상기 표시패널의 장변 및 단변을 따라 형성되는 그라운드 링라인을 더 포함하고,
상기 커넥트라인은, 상기 그라운드 링라인과 전기적으로 연결되는
디스플레이 장치.
제1 항에 있어서,
상기 커넥트라인과 상기 복수의 신호라인은, 서로 다른 평면 상에 배치되는
디스플레이 장치.
제5 항에 있어서,
상기 커넥트라인은, 상기 복수의 신호라인과 일부 오버랩되며 상기 복수의 신호라인의 하측에 배치되는
디스플레이 장치.
제1 항에 있어서,
상기 비표시영역은,
상기 복수의 신호라인과 상기 커넥트라인 사이에 배치되는 층간절연막과,
상기 층간절연막을 관통하여, 상기 커넥트라인의 상면과 상기 접지라인의 하면 사이에 배치되는 컨택을 포함하는
디스플레이 장치.
제1 항에 있어서,
상기 복수의 접지라인 중 하나의 접지라인은 상기 연성회로필름 상에 형성되고, 상기 나머지 접지라인은 상기 연성회로필름 상에 미형성되는
디스플레이 장치.
제1 항에 있어서,
상기 표시패널과 이격 배치되고 상기 연성회로필름과 일부 오버랩되는 인쇄회로기판을 더 포함하고,
상기 복수의 접지라인 중 하나의 접지라인은 상기 연성회로필름과 상기 인쇄회로기판이 오버랩되는 영역 상에 형성되고, 나머지 접지라인은 상기 연성회로필름과 상기 인쇄회로기판이 오버랩되는 영역에 미형성되는
디스플레이 장치.
제1 항에 있어서,
상기 접지라인의 폭은, 상기 신호라인의 폭보다 크게 형성되는
디스플레이 장치.
픽셀 어레이가 구비된 표시영역과, 상기 표시영역과 다른 비표시영역으로 구분되는 표시패널;
상기 표시패널과 이격 배치되는 인쇄회로기판(PCB);
상기 인쇄회로기판과 상기 표시패널을 연결하는 연성회로필름;
상기 인쇄회로기판 상에 배치되고, 복수의 신호를 출력하는 레벨 시프터;
상기 인쇄회로기판, 상기 연성회로필름 및 상기 표시패널 상에 배치되고, 상기 복수의 신호가 각각 인가되는 복수의 신호라인; 및
상기 비표시영역 상에 배치되고, 상기 복수의 신호라인을 통해 수신한 상기 복수의 신호를 기초로 상기 픽셀 어레이에 게이트 신호를 제공하는 시프트 레지스터를 포함하되,
상기 비표시영역은,
상기 복수의 신호라인과 나란하게 교번 배치되는 복수의 접지라인과,
상기 복수의 접지라인에 각각 전기적으로 연결되는 커넥트라인을 포함하는
디스플레이 장치.
제11 항에 있어서,
상기 연성회로필름은, 상기 인쇄회로기판 또는 상기 표시패널과 오버랩되는 본딩 영역을 포함하고,
상기 복수의 접지라인 중 하나의 접지라인은 상기 본딩 영역 상에 형성되고, 나머지 접지라인은 상기 본딩 영역에 미형성되는
디스플레이 장치.
제12 항에 있어서,
상기 나머지 접지라인은, 상기 연성회로필름에서 상기 본딩 영역을 제외한 나머지 영역 상에 형성되는
디스플레이 장치.
제12 항에 있어서,
상기 나머지 접지라인은, 상기 연성회로필름 상에 미형성되는
디스플레이 장치.
제12 항에 있어서,
상기 복수의 접지라인은, 상기 연성회로필름 상에서 연결 배선을 통해 서로 전기적으로 연결되는
디스플레이 장치.
제12 항에 있어서,
상기 픽셀 어레이에 데이터 신호를 제공하고, 상기 연성회로필름 상에 배치되는 데이터 구동부를 더 포함하고,
상기 연성회로필름은,
상기 복수의 신호라인 및 상기 복수의 접지라인이 형성되는 제1 연성회로필름과,
상기 데이터 구동부가 형성되고, 상기 제1 연성회로필름과 이격 배치되는 제2 연성회로필름을 포함하는
디스플레이 장치.
제11 항에 있어서,
상기 나머지 접지라인은, 상기 인쇄회로기판에서 상기 인쇄회로기판과 상기 연성회로필름이 비오버랩되는 영역에 형성되는
디스플레이 장치.
제17 항에 있어서,
상기 복수의 접지라인은, 상기 인쇄회로기판 상에서 연결 배선을 통해 서로 전기적으로 연결되는
디스플레이 장치.
제11 항에 있어서,
상기 비표시영역은,
상기 표시패널의 장변 및 단변을 따라 형성되는 그라운드 링라인을 더 포함하고,
상기 커넥트라인은, 상기 그라운드 링라인과 전기적으로 연결되는
디스플레이 장치.
제19 항에 있어서,
상기 시프트 레지스터는,
상기 비표시영역의 일측에 배치되는 제1 시프트 레지스터와, 상기 비표시영역의 타측에 배치되는 제2 시프트 레지스터를 포함하고,
상기 복수의 신호라인과 상기 복수의 접지라인은, 상기 그라운드 링라인과 상기 제1 또는 제2 시프트 레지스터 사이에 배치되는
디스플레이 장치.