KR20190129730A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20190129730A
KR20190129730A KR1020190053139A KR20190053139A KR20190129730A KR 20190129730 A KR20190129730 A KR 20190129730A KR 1020190053139 A KR1020190053139 A KR 1020190053139A KR 20190053139 A KR20190053139 A KR 20190053139A KR 20190129730 A KR20190129730 A KR 20190129730A
Authority
KR
South Korea
Prior art keywords
gas
etching
processing
supply
processing space
Prior art date
Application number
KR1020190053139A
Other languages
English (en)
Other versions
KR102244396B1 (ko
Inventor
마사토 사카모토
다다히로 이시자카
다케시 이타타니
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190129730A publication Critical patent/KR20190129730A/ko
Application granted granted Critical
Publication of KR102244396B1 publication Critical patent/KR102244396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은, 이종 산화막간의 에칭의 선택비를 높일 수 있는 기술을 제공한다. 에칭 방법은, 흡착 공정과, 에칭 공정을 갖는다. 흡착 공정은, 에칭의 대상이 된 피처리체가 배치된 처리 공간에 BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 처리 공간에 미리 정해진 주파수의 전력을 인가해서 처리 공간에 플라스마를 생성하여, 처리 가스에 기초하는 흡착물을 피처리체에 흡착시킨다. 에칭 공정은, 처리 공간에 희가스의 플라스마를 생성해서 흡착물을 활성화하여, 피처리체를 에칭한다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 개시는, 에칭 방법 및 에칭 장치에 관한 것이다.
에칭의 방법의 일종으로서, 에칭의 대상 막을 원자층 단위로 에칭하는 원자층 에칭(ALE: Atomic Layer Etching) 방법이 알려져 있다(예를 들어, 특허문헌 1).
일본 특허 공표 제2017-535057호 공보
본 개시는, 이종 산화막간의 에칭의 선택비를 높일 수 있는 기술을 제공한다.
본 개시의 일 형태에 의한 에칭 방법은, 흡착 공정과, 에칭 공정을 갖는다. 흡착 공정은, 에칭의 대상이 된 피처리체가 배치된 처리 공간에 BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 처리 공간에 소정 주파수의 전력을 인가해서 처리 공간에 플라스마를 생성하여, 처리 가스에 기초하는 흡착물을 피처리체에 흡착시킨다. 에칭 공정은, 처리 공간에 희가스의 플라스마를 생성해서 흡착물을 활성화하여, 피처리체를 에칭한다.
본 개시에 의하면, 이종 산화막간의 에칭의 선택비를 높일 수 있다.
도 1은 실시 형태에 따른 에칭 장치의 개략 구성의 일례를 나타내는 단면도이다.
도 2는 반도체의 제조 공정의 일례를 도시하는 도면이다.
도 3은 비교예의 원자층 에칭의 흐름의 일례를 도시하는 도면이다.
도 4는 원자층 에칭에 의한 에칭의 흐름의 일례를 모식적으로 도시한 도면이다.
도 5는 실시 형태의 원자층 에칭의 흐름의 일례를 도시하는 도면이다.
도 6a는 에칭양을 비교한 결과의 일례를 도시하는 도면이다.
도 6b는 실시 형태의 원자층 에칭을 복수 사이클 실시한 결과의 일례를 도시하는 도면이다.
도 7a는 비교한 원자층 에칭의 처리를 설명하는 도면이다.
도 7b는 원자층 에칭의 에칭양을 비교한 결과의 일례를 도시하는 도면이다.
이하, 도면을 참조하여 본원이 개시하는 에칭 방법 및 에칭 장치의 실시 형태에 대해서 상세하게 설명한다. 또한, 본 실시 형태에 의해, 개시하는 에칭 방법 및 에칭 장치가 한정되는 것은 아니다.
그런데, 원자층 에칭에서는, 처리 가스의 플라스마에 의해, 처리 가스에 기초하는 흡착물을 에칭 대상 막에 흡착시키는 흡착 공정과, 희가스의 플라스마에 의해 흡착물을 활성화시키는 에칭 공정을 반복함으로써, 에칭 대상 막을 에칭한다. 반도체의 제조에서는, 처리 가스로서, BCl3 가스를 사용한 원자층 에칭의 이용이 검토되어 있다. 예를 들어, 반도체의 제조에서는, SiO2 등에 의한 실리콘 산화막에 형성된 비아 홀이나 트렌치를 매립해서 비아 홀이나 트렌치의 바닥의 금속층과 접속하는 배선층의 형성이 행하여진다. 비아 홀이나 트렌치의 바닥의 금속층에는, 자연 산화 등에 의해 금속 산화막이 형성되고, 배선층의 배선 저항이 증가한다. 그래서, 배선층을 형성하기 전에, BCl3 가스를 사용한 원자층 에칭에 의해, 비아 홀이나 트렌치의 바닥의 금속 산화막의 제거가 검토되어 있다.
그러나, BCl3 가스를 사용한 원자층 에칭에서는, 금속 산화막과 실리콘 산화막의 에칭 레이트의 차가 작아, 충분한 선택비를 얻을 수 없다. 그래서, 이종 산화막간의 에칭의 선택비를 높이는 것이 기대되고 있다.
[에칭 장치의 구성]
이어서, 실시 형태에 따른 에칭 장치의 구성에 대해서 설명한다. 이하에서는, 에칭의 대상인 피처리체를 반도체 웨이퍼(이하, 웨이퍼라고 함)로 하고, 반도체 웨이퍼에 대하여 에칭 장치에 의해 원자층 에칭을 행하는 경우를 예로 들어 설명한다. 도 1은, 실시 형태에 따른 에칭 장치의 개략 구성의 일례를 나타내는 단면도이다. 에칭 장치(100)는, 처리 용기(1)와, 적재대(2)와, 샤워 헤드(3)와, 배기부(4)와, 가스 공급 기구(5)와, 제어부(6)를 갖고 있다. 실시 형태에서는, 샤워 헤드(3)가 공급부에 대응한다.
처리 용기(1)는, 알루미늄 등의 금속에 의해 구성되고, 대략 원통 형상을 갖고 있다.
처리 용기(1)의 측벽에는, 웨이퍼(W)를 반입 또는 반출하기 위한 반입출구(11)가 형성되어 있다. 반입출구(11)는, 게이트 밸브(12)에 의해 개폐된다. 처리 용기(1)의 본체 상에는, 단면이 직사각 형상을 이루는 원환 형상의 배기 덕트(13)가 마련되어 있다. 배기 덕트(13)에는, 내주면을 따라서 슬릿(13a)이 형성되어 있다. 배기 덕트(13)의 외벽에는, 배기구(13b)가 형성되어 있다. 배기 덕트(13)의 상면에는, 처리 용기(1)의 상부 개구를 막도록 천장벽(14)이 마련되어 있다. 배기 덕트(13)와 천장벽(14)의 사이는 시일 링(15)으로 기밀하게 밀봉되어 있다.
적재대(2)는, 처리 용기(1) 내에서 웨이퍼(W)를 수평하게 지지한다. 적재대(2)는, 웨이퍼(W)에 대응한 크기의 원판 형상으로 형성되어 있고, 지지 부재(23)에 지지되어 있다. 적재대(2)는, 질화알루미늄(AlN) 등의 세라믹스 재료나, 알루미늄이나 니켈 합금 등의 금속 재료로 형성되어 있고, 내부에 웨이퍼(W)를 가열하기 위한 히터(21)와 전극(29)이 매립되어 있다. 히터(21)는, 히터 전원(도시하지 않음)으로부터 급전되어 발열한다. 그리고, 적재대(2)의 상면의 근방에 마련된 열전쌍(도시하지 않음)의 온도 신호에 의해 히터(21)의 출력을 제어하고, 이에 의해, 웨이퍼(W)가 소정의 온도로 제어된다.
전극(29)에는, 정합기(43)를 거쳐서 제1 고주파 전원(하부)(44)이 접속되어 있다. 정합기(43)는, 제1 고주파 전원(44)의 내부 임피던스에 부하 임피던스를 정합시킨다. 제1 고주파 전원(44)은, 소정 주파수의 전력을 전극(29)을 통해서 적재대(2)에 인가한다. 예를 들어, 제1 고주파 전원(44)은, 13.56MHz의 고주파 전력을 전극(29)을 통해서 적재대(2)에 인가한다. 고주파 전력은 13.56MHz에 한정된 것이 아니며, 예를 들어 450KHz, 2MHz, 27MHz, 60MHz, 100MHz 등 적절히 사용이 가능하다. 이와 같이 하여, 적재대(2)는, 하부 전극으로서도 기능한다.
또한, 전극(29)은, 처리 용기(1)의 외측에 배치한 ON/OFF 스위치(20)를 통해서 흡착 전원(40)에 접속되어, 웨이퍼(W)를 적재대(2)에 흡착시키기 위한 전극으로서도 기능한다.
또한, 샤워 헤드(3)에는, 정합기(45)를 거쳐서 제2 고주파 전원(상부)(46)이 접속되어 있다. 정합기(45)는, 제2 고주파 전원(46)의 내부 임피던스에 부하 임피던스를 정합시킨다. 제2 고주파 전원(46)은, 소정 주파수의 전력을 샤워 헤드(3)에 인가한다. 예를 들어, 제2 고주파 전원(46)은, 13.56MHz의 고주파 전력을 샤워 헤드(3)에 인가한다. 고주파 전력은 13.56MHz에 한정된 것이 아니며, 예를 들어 450KHz, 2MHz, 27MHz, 60MHz, 100MHz 등 적절히 사용이 가능하다. 이와 같이 하여, 샤워 헤드(3)는, 상부 전극으로서도 기능한다.
적재대(2)에는, 상면의 외주 영역 및 측면을 덮도록 알루미나 등의 세라믹스에 의해 형성된 커버 부재(22)가 마련되어 있다. 적재대(2)의 저면에는, 상부 전극과 하부 전극의 사이의 갭(G)을 조정하는 조정 기구(30)가 마련되어 있다. 조정 기구(30)는, 지지 부재(23)와 승강 기구(24)를 갖는다. 지지 부재(23)는, 적재대(2)의 저면의 중앙으로부터 적재대(2)를 지지한다. 또한, 지지 부재(23)는, 처리 용기(1)의 저벽에 형성된 구멍부를 관통해서 처리 용기(1)의 하방으로 연장되고, 하단이 승강 기구(24)에 접속되어 있다. 적재대(2)는, 승강 기구(24)에 의해, 지지 부재(23)를 통해서 승강한다. 조정 기구(30)는, 도 1의 실선으로 나타내는 처리 위치와, 그 하방의 이점쇄선으로 나타내는 웨이퍼(W)의 반송이 가능한 반송 위치의 사이에서 승강 기구(24)를 승강시켜, 웨이퍼(W)의 반입 및 반출을 가능하게 한다.
지지 부재(23)의 처리 용기(1)의 하방에는, 플랜지부(25)가 설치되어 있고, 처리 용기(1)의 저면과 플랜지부(25)의 사이에는, 처리 용기(1) 내의 분위기를 외기와 구획하고, 적재대(2)의 승강 동작에 따라 신축하는 벨로우즈(26)가 마련되어 있다.
처리 용기(1)의 저면의 근방에는, 승강판(27a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 웨이퍼 지지 핀(27)이 마련되어 있다. 웨이퍼 지지 핀(27)은, 처리 용기(1)의 하방에 마련된 승강 기구(28)에 의해 승강판(27a)을 통해서 승강한다.
웨이퍼 지지 핀(27)은, 반송 위치에 있는 적재대(2)에 마련된 관통 구멍(2a)에 삽입 관통되어 적재대(2)의 상면에 대하여 돌출 함몰 가능하게 되어 있다. 웨이퍼 지지 핀(27)을 승강시킴으로써, 반송 기구(도시하지 않음)와 적재대(2)의 사이에서 웨이퍼(W)의 전달이 행하여진다.
샤워 헤드(3)는, 처리 용기(1) 내에 처리 가스를 샤워 형상으로 공급한다. 샤워 헤드(3)는, 금속제이며, 적재대(2)에 대향하도록 마련되어 있고, 적재대(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 처리 용기(1)의 천장벽(14)에 고정된 본체부(31)와, 본체부(31) 아래에 접속된 샤워 플레이트(32)를 갖고 있다. 본체부(31)와 샤워 플레이트(32)의 사이에는, 가스 확산 공간(33)이 형성되어 있고, 가스 확산 공간(33)에는 처리 용기(1)의 천장벽(14) 및 본체부(31)의 중앙을 관통하도록 가스 도입 구멍(36)이 마련되어 있다. 샤워 플레이트(32)의 주연부에는, 하방으로 돌출하는 환형 돌기부(34)가 형성되어 있다. 환형 돌기부(34)의 내측의 평탄면에는, 가스 토출 구멍(35)이 형성되어 있다. 적재대(2)가 처리 위치에 존재한 상태에서는, 적재대(2)와 샤워 플레이트(32)의 사이에 처리 공간(38)이 형성되고, 커버 부재(22)의 상면과 환형 돌기부(34)가 근접해서 환형 간극(39)을 형성한다.
배기부(4)는, 처리 용기(1)의 내부를 배기한다. 배기부(4)는, 배기구(13b)에 접속된 배기 배관(41)과, 배기 배관(41)에 접속된 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(42)를 갖는다. 처리 시에는, 처리 용기(1) 내의 가스가 슬릿(13a)을 통해서 배기 덕트(13)에 이르고, 배기 덕트(13)로부터 배기 배관(41)을 지나서 배기 기구(42)에 의해 배기된다.
샤워 헤드(3)의 가스 도입 구멍(36)에는, 가스 공급 라인(37)을 통해서 가스 공급 기구(공급부)(5)가 접속되어 있다. 가스 공급 기구(5)는, 에칭에 사용하는 각종 가스의 가스 공급원에, 각각 가스 공급 라인을 통해서 접속되어 있다. 예를 들어, 가스 공급 기구(5)는, BCl3 가스, H2 가스, 희가스 등의 각종 가스를 공급하는 가스 공급원과 각각 가스 공급 라인을 통해서 접속되어 있다. 각 가스 공급 라인은, 에칭의 프로세스에 대응해서 적절히 분기하여, 개폐 밸브, 유량 제어기가 마련되어 있다. 가스 공급 기구(5)는, 각 가스 공급 라인에 마련된 개폐 밸브나 유량 제어기를 제어함으로써, 각종 가스의 유량의 제어가 가능하게 되어 있다. 가스 공급 기구(5)는, 에칭 시에, 가스 공급 라인(37) 및 샤워 헤드(3)를 통해서 처리 용기(1) 내에, 에칭에 사용하는 각종 가스를 각각 공급한다.
상기와 같이 구성된 에칭 장치(100)는, 제어부(6)에 의해, 동작이 통괄적으로 제어된다. 제어부(6)는, 예를 들어 컴퓨터이며, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는, ROM 또는 보조 기억 장치에 저장된 프로그램이나, 원자층 에칭의 프로세스 조건에 기초하여 동작하여, 장치 전체의 동작을 제어한다. 예를 들어, 제어부(6)는, 가스 공급 기구(5)로부터의 각종 가스의 공급 동작, 승강 기구(24)의 승강 동작, 배기 기구(42)에 의한 처리 용기(1) 내의 배기 동작, 제1 고주파 전원(44) 및 제2 고주파 전원(46)으로부터의 공급 전력을 제어한다. 또한, 제어에 필요한 컴퓨터로 판독 가능한 프로그램은, 기억 매체에 기억되어 있어도 된다. 기억 매체는, 예를 들어 플렉시블 디스크, CD(Compact Disc), CD-ROM, 하드 디스크, 플래시 메모리 또는 DVD 등으로 이루어진다. 또한, 제어부(6)는, 에칭 장치(100)의 내부에 마련되어 있어도 되고, 외부에 마련되어 있어도 된다. 제어부(6)가 외부에 마련되어 있는 경우, 제어부(6)는, 유선 또는 무선 등의 통신 수단에 의해 에칭 장치(100)를 제어할 수 있다.
이어서, 제어부(6)의 제어에 의해 에칭 장치(100)가 실행하는 에칭의 흐름을 설명한다. 에칭 장치(100)는, 배기 기구(42)를 동작시켜, 처리 용기(1) 내를 진공 분위기로 감압한다. 에칭 장치(100)는, 웨이퍼(W)를 반입할 때, 승강 기구(24)를 동작시켜 적재대(2)를 반송 위치까지 강하시키고, 게이트 밸브(12)를 개방한다. 반입출구(11)를 통해서, 도시하지 않은 로봇 암 등의 웨이퍼 반송 기구에 의해 웨이퍼(W)가 적재대(2)에 반입된다. 웨이퍼(W)에는, 이종 산화막이 형성되어 있다. 예를 들어, 웨이퍼(W)에는, 도 2에 도시한 바와 같이, 실리콘 산화막(110)에 비아 홀(111)이 형성되어 있고, 비아 홀(111)의 하부에는, 메탈 게이트(MG), 트렌치 콘택트(MD) 등의 금속층이 마련되어 있다. 이 금속층에는, 자연 산화 등에 의해 금속 산화막이 형성되어 있다. 에칭 장치(100)는, 게이트 밸브(12)를 폐쇄하고, 승강 기구(24)를 동작시켜 적재대(2)를 처리 위치까지 상승시킨다.
에칭 장치(100)는, 웨이퍼(W)에 대하여 후술하는 도 5에 도시한 실시 형태의 원자층 에칭을 행한다. 예를 들어, 에칭 장치(100)는, 가스 공급 기구(5)를 제어하여, 샤워 헤드(3)로부터, 적재대(2)와 샤워 플레이트(32)의 사이의 처리 공간(38)에 BCl3 가스를 포함한 처리 가스와 H2 가스를 공급한다. 그리고, 에칭 장치(100)는, 가스 공급 기구(5)를 제어하여, H2 가스의 공급을 정지함과 함께, 제1 고주파 전원(44) 및/또는 제2 고주파 전원(46)을 제어하여, 처리 공간(38)에 소정 주파수의 전력을 인가해서 처리 공간(38)에 플라스마를 생성하고, 처리 가스에 기초하는 흡착물을 웨이퍼(W)에 흡착시키는 흡착 공정을 행한다. 또한, 에칭 장치(100)는, 가스 공급 기구(5)를 제어하여, 샤워 헤드(3)로부터 처리 공간(38)에 Ar 가스를 공급함과 함께, 제1 고주파 전원(44) 및/또는 제2 고주파 전원(46)을 제어하여, 처리 공간(38)에 고주파 전력을 인가해서 처리 공간(38)에 플라스마를 생성하고, 웨이퍼(W)에 흡착된 흡착물을 활성화하여, 웨이퍼(W)를 에칭하는 에칭 공정을 행한다.
이에 의해, 에칭 장치(100)는, 예를 들어 도 2에 도시한 실리콘 산화막(110)에의 대미지를 억제하면서, 메탈 게이트(MG), 트렌치 콘택트(MD) 등의 금속층의 금속 산화막을 제거할 수 있다.
도 2는, 반도체의 제조 공정의 일례를 도시하는 도면이다. 웨이퍼(W)에는, SiO2 등에 의한 실리콘 산화막(110)이 형성되어 있다. 실리콘 산화막(110)에는, 비아 홀(111)이 형성되어 있다. 비아 홀(111)의 하부에는, 메탈 게이트(MG), 트렌치 콘택트(MD) 등의 금속층이 마련되어 있다. 금속층의 재료로서는, Al(알루미늄), Co(코발트), W(텅스텐), TiN(질화티타늄), TiSiN, TiAlC, TaN 등을 들 수 있다. 이러한 비아 홀(111)의 바닥의 금속층에는, 자연 산화 등에 의해 금속 산화막이 형성된다.
그래서, BCl3 가스를 사용한 원자층 에칭에 의해, 비아 홀(111)의 바닥의 금속 산화막의 제거가 검토되어 있다.
여기서, BCl3 가스를 사용한 원자층 에칭의 흐름을 설명한다. 도 3은, 비교예의 원자층 에칭의 흐름의 일례를 도시하는 도면이다. 도 4는, 원자층 에칭에 의한 에칭의 흐름의 일례를 모식적으로 도시한 도면이다. 또한, 도 4의 (A) 내지 (D)에는, 금속 산화막으로서 Al2O3(알루미나)을 원자층 에칭으로 에칭하는 흐름이 도시되어 있다.
예를 들어, 도 3에 도시하는 비교예의 원자층 에칭에서는, 흡착 공정 S1과, 에칭 공정 S2를 순서대로 실시하고, 이것을 원하는 횟수 반복한다.
흡착 공정 S1에서는, BCl3 가스를 공급하고(도 4의 (A)), 고주파 전력(RF Power)을 인가해서 플라스마를 생성한다. 이에 의해, 도 4의 (B)에 도시하는 바와 같이, BCl3 가스에 기초하는 흡착물이 Al2O3의 표면에 흡착된다. 이 흡착물은, 예를 들어 AlCl, BOx이다.
에칭 공정 S2에서는, 희가스, 예를 들어 Ar 가스를 공급하고, 고주파 전력(RF Power)을 인가해서 플라스마를 생성한다. 이에 의해, 도 4의 (C), (D)에 도시하는 바와 같이, 흡착물이 Ar 가스에 의해 활성화되어, Al2O3의 표면이 에칭된다. 원자층 에칭에서는, 흡착 공정 S1과 에칭 공정 S2를 1 사이클로 하여, 필요한 에칭양이 얻어질 때까지 복수 사이클 반복한다. 또한, 원자층 에칭에서는, 흡착 공정 S1과 에칭 공정 S2의 사이 등, 필요한 타이밍에 퍼지 가스의 공급이나 배기 등의 퍼지 공정이 행하여진다. 예를 들어, 원자층 에칭에서는, 흡착 공정 S1과 에칭 공정 S2를 퍼지 공정을 사이에 두고, 적어도 1회 이상 반복한다.
그러나, 도 3에 도시하는 비교예의 원자층 에칭에서는, 금속 산화막과 실리콘 산화막(110)의 에칭레이트의 차가 작아, 실리콘 산화막(110)도 과도하게 에칭되어 실리콘 산화막(110)에 형성된 패턴이 대미지를 받는 경우가 있다. 바꾸어 말하면, 선택비가 매우 작아져, 본래, 에칭되지 않을 개소도 에칭되어, 형상이 무너져버린다.
그래서, 본 출원인은, BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 고주파 전력을 인가해서 플라스마를 생성함으로써, 이종 산화막간의 에칭의 선택비를 높일 수 있는 기술을 알아내었다. 본 실시 형태에서는, 처리 가스로서, BCl3 가스만을 공급하고, 흡착물을 활성화에 사용하는 희가스로서, Ar 가스를 공급하는 경우를 예로 들어 설명한다. 처리 가스는, BCl3 가스 단일 가스에 한정되는 것은 아니고, 예를 들어 Cl2 등의 염화물을 포함해도 된다. 또한, 흡착물을 활성화에 사용하는 희가스는, Ar 가스에 한정되는 것이 아니라, N2 등의 다른 희가스, 또는 혼합된 희가스이어도 된다.
도 5는, 실시 형태의 원자층 에칭의 흐름의 일례를 도시하는 도면이다. 실시 형태의 원자층 에칭에서도, 흡착 공정 S1과, 에칭 공정 S2를 순서대로 실시하고, 이것을 원하는 횟수 반복한다.
흡착 공정 S1에서는, BCl3 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 고주파 전력(RF Power)을 인가해서 플라스마를 생성한다. 여기서, BCl3 가스에 대한 H2 가스의 유량비는, 1:1.5 내지 1:4인 것이 바람직하다. 또한, H2 가스의 공급의 정지는, 고주파 전력을 인가하기 직전인 것이 바람직하지만, 이것에 한정되는 것은 아니다. H2 가스의 공급의 정지는, 고주파 전력의 인가를 개시하는 타이밍의 수초(예를 들어, 3초) 전부터 고주파 전력의 인가를 개시하는 타이밍의 수초(예를 들어, 1초) 후의 기간이면 된다. 예를 들어, 흡착 공정 S1에서는, 가스 유량을 플라스마 여기에 적합한 유량으로 안정화시키는 안정화 시간에만 H2 가스를 공급하고, 플라스마 여기 후, H2 가스의 공급을 정지한다.
에칭 공정 S2에서는, 퍼지 가스를 공급해서 BCl3 가스의 퍼지나 배기를 행한 후, 도 5에 도시하는 바와 같이 Ar 가스를 공급하고, 고주파 전력(RF Power)을 인가해서 플라스마를 생성한다. 이에 의해, 흡착물이 Ar 가스에 의해 활성화되어, Al2O3의 표면이 에칭된다. 실시 형태의 원자층 에칭에서도, 흡착 공정 S1과 에칭 공정 S2를 1 사이클로 하고, 필요한 에칭양이 얻어질 때까지 복수 사이클 반복한다.
이어서, 비교예의 원자층 에칭과 실시 형태의 원자층 에칭에 의한 에칭 결과를 비교한다.
비교예의 원자층 에칭은, 이하의 조건에서 실시하였다.
·흡착 공정
압력: 15 내지 500mTorr
BCl3 가스 유량: 10 내지 200sccm
투입 고주파 전력: 20 내지 200W
프로세스 시간: 10 내지 120sec
·에칭 공정
압력: 15 내지 500mTorr
Ar 가스 유량: 10 내지 500sccm
투입 고주파 전력: 10 내지 200W
프로세스 시간: 5 내지 120sec
한편, 실시 형태의 원자층 에칭은, 이하의 조건에서 실시하였다.
·흡착 공정
압력: 15 내지 500mTorr
BCl3 가스 유량: 10 내지 200sccm
H2 가스 유량: 10 내지 200sccm
투입 고주파 전력: 20 내지 200W
프로세스 시간: 10 내지 120sec
·에칭 공정
압력: 15 내지 500mTorr
Ar 가스 유량: 10 내지 500sccm
투입 고주파 전력: 10 내지 200W
프로세스 시간: 5 내지 120sec
도 6a는, 에칭양을 비교한 결과의 일례를 도시하는 도면이다. 도 6a의 좌측에는, 흡착 시에 BCl3 가스를 사용한 비교예의 원자층 에칭에 의한 SiO2와 Al2O3의 에칭양이 도시되어 있다. 또한, 도 6a의 우측에는, 흡착 시에 BCl3 가스와 H2 가스를 사용한 실시 형태의 원자층 에칭에 의한 SiO2와 Al2O3의 에칭양이 도시되어 있다.
도 6a의 좌측에 도시하는 바와 같이, 비교예의 원자층 에칭은, SiO2의 에칭양이 0.57nm이며, Al2O3의 에칭양이 0.94nm이다. 이 결과로부터, Al2O3의 에칭양/SiO2의 에칭양으로 선택비를 구하면, SiO2와 Al2O3의 선택비가 1.65이었다.
한편, 도 6a의 우측에 도시하는 바와 같이, 실시 형태의 원자층 에칭은, SiO2의 에칭양이 0.01nm 이하로 저하되어 있고, SiO2와 Al2O3의 선택비는, 143이 되었다. SiO2의 에칭양이 저하되는 메커니즘은, 다음과 같이 추측된다. SiO2 상에서는, BCl3 가스와 H2 가스의 도입에 의해 표면에 H-Cl막이 성막되어, HCl막이 보호막의 효과를 내어 에칭되지 않는다고 추측된다. 또한, Al2O3 상에서는, 결합 에너지의 관점에서 H-Cl보다 에너지가 높은 Al-Cl이 되기 때문에 에칭된다고 추측된다.
이와 같이, 실시 형태의 원자층 에칭은, SiO2와 Al2O3 등의 이종 산화막간의 에칭의 선택비를 높일 수 있다. 예를 들어, 실시 형태의 원자층 에칭은, 피처리체 상에 형성된 실리콘 산화막과, 금속층 상에 형성된 금속 산화막의 선택비를, 5 이상으로 할 수 있다.
도 6b는, 실시 형태의 원자층 에칭을 복수 사이클 실시한 결과의 일례를 도시하는 도면이다. 도 6b에는, 원자층 에칭을 4 사이클 실시한 경우와 15 사이클 실시한 경우의 SiO2와 Al2O3의 에칭양의 평균값이 도시되어 있다. 도 6b에 도시하는 바와 같이 Al2O3은, 사이클수에 따라서 에칭양이 증가하고 있다. 한편, SiO2는, 사이클수가 증가해도 에칭양이 거의 증가하지 않는다. 또한, 도 6b에서는, 15 사이클에서의 SiO2의 에칭양이 마이너스로 되어 있다. 그 이유는, SiO2의 막에 반응물이 퇴적되었기 때문에, 측정 오차라고 추측된다.
이어서, 원자층 에칭의 일부 처리를 변경해서 에칭양을 비교한다. 도 7a는, 비교한 원자층 에칭의 처리를 설명하는 도면이다. 도 7a의 비교예 (1)은, BCl3 가스를 공급하면서 고주파 전력을 인가해서 플라스마를 생성하고, 그 후, Ar 가스를 공급하고, 고주파 전력을 인가해서 플라스마를 생성한 것이며, 도 3에 도시한 비교예의 원자층 에칭이다. 비교예 (1)은 비교의 기준이 된다. 비교예 (2)는, BCl3 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 고주파 전력을 인가해서 플라스마를 생성하고, 그 후, Ar 가스를 공급하고, 고주파 전력을 인가해서 플라스마를 생성한 것이며, 도 5에 도시한 실시 형태의 원자층 에칭이다. 비교예 (3)은, BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하면서 고주파 전력을 인가해서 플라스마를 생성하고, 그 후, Ar 가스를 공급하고, 고주파 전력을 인가해서 플라스마를 생성한 것이다. 즉, 비교예 (3)은 도 5에 도시한 실시 형태의 원자층 에칭의 흡착 공정 S1에서, 고주파 전력(RF Power)을 인가해서 플라스마를 생성하고 있는 동안에도 H2 가스를 공급한 것이다. 비교예 (4)는, H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 BCl3 가스를 공급하고, 고주파 전력을 인가해서 플라스마를 생성하고, 그 후, Ar 가스를 공급하고, 고주파 전력을 인가해서 플라스마를 생성한 것이다. 즉, 비교예 (4)는 도 5에 도시한 실시 형태의 원자층 에칭의 흡착 공정 S1에서, 플라스마를 생성하기 전에 BCl3 가스를 공급하지 않고, H2 가스를 공급하고, 플라스마를 생성할 때 H2 가스의 공급을 정지하고, BCl3 가스를 공급한 것이다. 비교예 (5)는, BCl3 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 고주파 전력을 인가해서 플라스마를 생성하고, 그 후, Ar 가스를 공급해서 플라스마의 생성을 행하지 않은 것이다. 즉, 비교예 (5)는 도 5에 도시한 실시 형태의 원자층 에칭의 에칭 공정 S2를 행하지 않은 것이다. 비교예 (6)은, BCl3 가스와 H2 가스를 공급하고, 그 후, Ar 가스를 공급하고, 고주파 전력을 인가해서 플라스마를 생성한 것이다. 즉, 비교예 (6)은 도 5에 도시한 실시 형태의 원자층 에칭의 흡착 공정 S1에서, 고주파 전력을 인가하지 않아, 플라스마의 생성을 행하지 않은 것이다.
도 7b는, 원자층 에칭의 에칭양을 비교한 결과의 일례를 도시하는 도면이다. 도 7b의 비교예 (1) 내지 비교예 (6)에는, 도 7a에 도시한 비교예 (1) 내지 비교예 (6)의 원자층 에칭에 의한 SiO2와 Al2O3의 에칭양이 나타나 있다. 비교예 (1)은 도 3에 도시한 비교예의 원자층 에칭에 의한 에칭양이며, SiO2와 Al2O3의 에칭양의 차가 작아, SiO2와 Al2O3의 선택비도 작다. 비교예 (2)는 도 5에 도시한 실시 형태의 원자층 에칭에 의한 에칭양이며, SiO2와 Al2O3의 에칭양의 차가 커서, SiO2와 Al2O3의 선택비도 크다. 비교예 (3)은 SiO2와 Al2O3의 에칭양이 마이너스로 되어 있어, SiO2, Al2O3의 막이 퇴적되어 있다. 따라서, 흡착 공정 S1의 플라스마를 생성하는 동안에 H2 가스의 공급을 계속했을 경우, 막이 퇴적되어 있다. 비교예 (4)는 비교예 (1) 만큼은 아니지만, SiO2와 Al2O3의 에칭양의 차가 작고, SiO2와 Al2O3의 선택비도 작아, 충분한 선택비라고는 할 수 없다. 비교예 (5)는 Al2O3은 에칭되어 있지만, SiO2의 에칭양이 마이너스로 되어 있어, SiO2의 막이 퇴적되어 있다. 비교예 (6)은 SiO2와 Al2O3의 에칭양이 마이너스로 되어 있어, SiO2, Al2O3의 막이 퇴적되어 있다.
도 7b의 비교예 (1)로부터, 플라스마를 생성하기 전에 BCl3 가스를 공급하고, H2 가스를 공급하지 않는 경우, SiO2와 Al2O3의 선택비가 작다. 또한, 도 7b의 비교예 (4)로부터, 플라스마를 생성하기 전에 H2 가스를 공급하고, BCl3 가스를 공급하지 않는 경우도, SiO2와 Al2O3의 선택비가 작다. 따라서, 플라스마를 생성하기 전에 BCl3 가스와 H2 가스를 공급할 필요가 있다.
또한, 도 7b의 비교예 (5)로부터, Ar 가스의 플라스마를 생성하지 않고, 에칭 공정 S2를 행하지 않는 경우, SiO2의 막이 퇴적된다. 또한, 도 7b의 비교예 (6)으로부터, 흡착 공정 S1에서, 플라스마를 생성하지 않을 경우, SiO2, Al2O3의 막이 퇴적된다. 따라서, 흡착 공정 S1 및 에칭 공정 S2에서 각각 플라스마를 생성할 필요가 있다.
또한, 도 7b의 비교예 (2)로부터, BCl3 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 고주파 전력을 인가해서 플라스마를 생성했을 경우, SiO2와 Al2O3의 선택비가 크다. 그러나, 도 7b의 비교예 (3)으로부터, 흡착 공정 S1의 플라스마를 생성하는 기간까지 H2 가스의 공급을 계속했을 경우, SiO2, Al2O3의 막이 퇴적된다. 따라서, H2 가스의 공급 정지의 타이밍은, 고주파 전력을 인가하기 전인 것이 바람직하고, 고주파 전력을 인가하기 직전인 것이 보다 바람직하다. 그러나, H2 가스의 공급 정지의 타이밍은, 이것에 한정되는 것은 아니다. 플라스마를 생성의 초기 단계에서 H2 가스가 약간 공급되어 있어도 에칭에 대한 영향은 적다. H2 가스의 공급 정지의 타이밍은, 고주파 전력의 인가를 개시하는 타이밍의 수초(예를 들어, 3초) 전부터 고주파 전력의 인가를 개시하는 타이밍의 수초(예를 들어, 1초) 후의 기간이면 된다.
이상과 같이, 본 실시 형태에 따른 에칭 방법은, 흡착 공정 S1과, 에칭 공정 S2를 갖는다. 흡착 공정 S1은, 에칭의 대상이 된 피처리체로서 웨이퍼(W)가 배치된 처리 공간(38)에 BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하고, H2 가스의 공급을 정지함과 함께 처리 공간(38)에 소정 주파수의 전력을 인가해서 처리 공간(38)에 플라스마를 생성하여, 처리 가스에 기초하는 흡착물을 피처리체에 흡착시킨다. 에칭 공정 S2는, 처리 공간(38)에 희가스의 플라스마를 생성해서 흡착물을 활성화하여, 웨이퍼(W)를 에칭한다. 이에 의해, 본 실시 형태에 따른 에칭 방법은, 이종 산화막간의 에칭의 선택비를 높일 수 있다.
또한, 본 실시 형태에 따른 에칭 방법은, 흡착 공정 S1에서, 처리 공간(38)에 고주파 전력을 인가할 때까지 H2 가스의 공급을 정지한다. 이에 의해, 본 실시 형태에 따른 에칭 방법은, 플라스마를 생성했을 때의 막의 퇴적을 억제할 수 있고, 이종 산화막간에 높은 에칭의 선택비를 얻을 수 있다.
또한, 본 실시 형태에 따른 에칭 방법은, 흡착 공정 S1에서, 플라스마 여기를 위한 안정화 시간에만 H2 가스를 공급한다. 이에 의해, 본 실시 형태에 따른 에칭 방법은, 적절한 타이밍에 H2 가스를 공급할 수 있어, 이종 산화막간의 에칭의 선택비를 더욱 높일 수 있다.
또한, 본 실시 형태에 따른 웨이퍼(W)는, 실리콘 산화막(110)에, 금속층에 도달하는 비아 홀(111)이 형성되고, 해당 금속층 상에 자연 산화막이 형성되어 있다. 이에 의해, 본 실시 형태에 따른 에칭 방법은, 실리콘 산화막(110)에 형성된 비아 홀(111) 등의 패턴에 부여하는 대미지를 억제하고, 금속층에 형성된 자연 산화막을 제거할 수 있다.
또한, 본 실시 형태에 따른 에칭 장치(100)는, 처리 용기(1)와, 공급부로서의 샤워 헤드(3)와, 전원부로서의 제1 고주파 전원(44) 및 제2 고주파 전원(46)과, 제어부(6)를 갖는다. 처리 용기(1)는, 에칭의 대상이 된 피처리체로서, 웨이퍼(W)가 적재대(2)에 배치되고, 적재대(2) 상에 처리 공간(38)이 형성되어 있다. 샤워 헤드(3)는, 처리 공간(38)에, BCl3 가스를 포함한 처리 가스, H2 가스, 희가스를 각각 공급한다. 제1 고주파 전원(44) 및 제2 고주파 전원(46)은, 처리 공간(38)에 소정 주파수의 전력을 인가한다. 제어부(6)는, 웨이퍼(W)를 에칭할 때, 샤워 헤드(3)로부터 처리 공간(38)에 BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하고, 샤워 헤드(3)로부터의 H2 가스의 공급을 정지함과 함께 제1 고주파 전원(44) 및 제2 고주파 전원(46)으로부터 처리 공간(38)에 소정 주파수의 전력을 인가해서 처리 공간(38)에 플라스마를 생성하여, 처리 가스에 기초하는 흡착물을 웨이퍼(W)에 흡착시키는 흡착 공정 S1과, 샤워 헤드(3)로부터 처리 공간(38)에 희가스의 플라스마를 생성해서 흡착물을 활성화시켜, 웨이퍼(W)를 에칭하는 에칭 공정 S2을 실시하도록 제어한다. 이에 의해, 에칭 장치(100)는, 이종 산화막간의 에칭의 선택비를 높일 수 있다.
이상, 실시 형태에 대해서 설명했지만, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상기 실시 형태는, 다양한 형태로 구현될 수 있다. 또한, 상기 실시 형태는, 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
예를 들어, 실시 형태에서는, 에칭의 대상이 된 피처리체를 반도체 웨이퍼로 했을 경우를 예로 들어 설명했지만, 이것에 한정되는 것은 아니다. 피처리체는, 유리 기판 등, 다른 기판이어도 된다.
1 : 처리 용기 2 : 적재대
3 : 샤워 헤드 4 : 배기부
5 : 가스 공급 기구 6 : 제어부
38 : 처리 공간 42 : 배기 기구
44 : 제1 고주파 전원 46 : 제2 고주파 전원
100 : 에칭 장치 110 : 실리콘 산화막
111 : 비아 홀 MD : 트렌치 콘택트
MG : 메탈 게이트 S1 : 흡착 공정
S2 : 에칭 공정 W : 웨이퍼

Claims (10)

  1. 에칭의 대상이 된 피처리체가 배치된 처리 공간에 BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하고, 상기 H2 가스의 공급을 정지함과 함께 상기 처리 공간에 미리 정해진 주파수의 전력을 인가해서 상기 처리 공간에 플라스마를 생성하여, 상기 처리 가스에 기초하는 흡착물을 상기 피처리체에 흡착시키는 흡착 공정과,
    상기 처리 공간에 희가스의 플라스마를 생성해서 상기 흡착물을 활성화하여, 상기 피처리체를 에칭하는 에칭 공정
    을 포함하는 에칭 방법.
  2. 제1항에 있어서,
    상기 흡착 공정은, 상기 처리 공간에 상기 미리 정해진 주파수의 전력을 인가하기 전에 상기 H2 가스의 공급을 정지하는 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 흡착 공정은, 플라스마 여기를 위한 안정화 시간에만 상기 H2 가스를 공급하는 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 피처리체는, 실리콘 산화막에, 금속층에 도달하는 비아 홀이 형성되고, 해당 금속층 상에 자연 산화막이 형성된 반도체 웨이퍼인 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 흡착 공정과 상기 에칭 공정을 퍼지 공정을 사이에 두고, 적어도 1회 이상 반복하는 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 흡착 공정의 안정화 시간에 공급되는 BCl3과 H2의 가스 유량비는, 1.15 내지 1.4인 에칭 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 피처리체 상에 형성된 실리콘 산화막과, 금속층 상에 형성된 금속 산화막의 선택비는, 5 이상인 에칭 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 에칭 공정에서 공급하는 희가스는, Ar인 에칭 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 흡착 공정과 상기 에칭 공정에서 인가되는 전력은, 상부 및 하부 중 적어도 하나로부터 인가되는 에칭 방법.
  10. 에칭의 대상이 된 피처리체가 적재대에 배치되고, 적재대 상에 처리 공간이 형성된 처리 용기와,
    상기 처리 공간에, BCl3 가스를 포함한 처리 가스, H2 가스, 희가스를 각각 공급하는 공급부와,
    상기 처리 공간에 미리 정해진 주파수의 전력을 인가하는 전원부와,
    상기 피처리체를 에칭할 때, 상기 공급부로부터 상기 처리 공간에 BCl3 가스를 포함한 처리 가스와 H2 가스를 공급하고, 상기 공급부로부터의 상기 H2 가스의 공급을 정지함과 함께 상기 전원부로부터 상기 처리 공간에 상기 미리 정해진 주파수의 전력을 인가해서 상기 처리 공간에 플라스마를 생성하여, 상기 처리 가스에 기초하는 흡착물을 상기 피처리체에 흡착시키는 흡착 공정과, 상기 공급부로부터 상기 처리 공간에 희가스의 플라스마를 생성해서 상기 흡착물을 활성화시켜, 상기 피처리체를 에칭하는 에칭 공정을 실시하도록 제어하는 제어부
    를 포함하는 에칭 장치.
KR1020190053139A 2018-05-11 2019-05-07 에칭 방법 및 에칭 장치 KR102244396B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018092321A JP7133975B2 (ja) 2018-05-11 2018-05-11 エッチング方法およびエッチング装置
JPJP-P-2018-092321 2018-05-11

Publications (2)

Publication Number Publication Date
KR20190129730A true KR20190129730A (ko) 2019-11-20
KR102244396B1 KR102244396B1 (ko) 2021-04-23

Family

ID=68464888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190053139A KR102244396B1 (ko) 2018-05-11 2019-05-07 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (1) US10847379B2 (ko)
JP (1) JP7133975B2 (ko)
KR (1) KR102244396B1 (ko)
CN (1) CN110473782B (ko)
TW (1) TWI805754B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11236424B2 (en) * 2019-11-01 2022-02-01 Applied Materials, Inc. Process kit for improving edge film thickness uniformity on a substrate
JP7174016B2 (ja) 2020-07-16 2022-11-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137733A1 (en) * 2002-11-08 2004-07-15 Epion Corporation GCIB processing of integrated circuit interconnect structures
KR20140051962A (ko) * 2011-07-20 2014-05-02 램 리써치 코포레이션 비활성 가스로부터 형성된 준안정 원자들을 사용한 원자층 에칭
KR20160121436A (ko) * 2015-04-10 2016-10-19 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 패턴 형성 방법 및 클리닝 방법
JP2017535057A (ja) 2014-08-28 2017-11-24 北京北方華創微電子装備有限公司Ｂｅｉｊｉｎｇ Ｎａｕｒａ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．， Ｌｔｄ． 原子層エッチング装置および同装置を用いる原子層のエッチング方法
KR20180035684A (ko) * 2016-09-29 2018-04-06 도쿄엘렉트론가부시키가이샤 하드 마스크 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304631C (zh) * 2004-08-18 2007-03-14 吉林大学 直流辉光等离子体化学气相沉积方法制备碳纳米管的工艺
KR100672684B1 (ko) * 2005-12-28 2007-01-24 동부일렉트로닉스 주식회사 커패시터 및 그의 제조방법
JP5461759B2 (ja) * 2006-03-22 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
US8435608B1 (en) * 2008-06-27 2013-05-07 Novellus Systems, Inc. Methods of depositing smooth and conformal ashable hard mask films
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
CN103219166A (zh) * 2013-04-25 2013-07-24 浙江大学 一种垂直取向石墨烯表面修饰的集流体及其制备方法
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
JP6516542B2 (ja) * 2015-04-20 2019-05-22 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US9870899B2 (en) * 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10096487B2 (en) * 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
JP2017216346A (ja) * 2016-05-31 2017-12-07 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
CN106450154B (zh) * 2016-11-30 2019-03-08 哈尔滨工业大学 一种锂离子电池铝集流体表面原位生长石墨烯的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137733A1 (en) * 2002-11-08 2004-07-15 Epion Corporation GCIB processing of integrated circuit interconnect structures
KR20140051962A (ko) * 2011-07-20 2014-05-02 램 리써치 코포레이션 비활성 가스로부터 형성된 준안정 원자들을 사용한 원자층 에칭
US20150206774A1 (en) * 2011-07-20 2015-07-23 Harmeet Singh Apparatus for atomic layering etching
JP2017535057A (ja) 2014-08-28 2017-11-24 北京北方華創微電子装備有限公司Ｂｅｉｊｉｎｇ Ｎａｕｒａ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．， Ｌｔｄ． 原子層エッチング装置および同装置を用いる原子層のエッチング方法
KR20160121436A (ko) * 2015-04-10 2016-10-19 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 패턴 형성 방법 및 클리닝 방법
KR20180035684A (ko) * 2016-09-29 2018-04-06 도쿄엘렉트론가부시키가이샤 하드 마스크 및 그 제조 방법

Also Published As

Publication number Publication date
CN110473782A (zh) 2019-11-19
JP7133975B2 (ja) 2022-09-09
TW202013494A (zh) 2020-04-01
TWI805754B (zh) 2023-06-21
KR102244396B1 (ko) 2021-04-23
US20190348299A1 (en) 2019-11-14
CN110473782B (zh) 2023-07-28
JP2019197856A (ja) 2019-11-14
US10847379B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US9508546B2 (en) Method of manufacturing semiconductor device
KR100656214B1 (ko) 플라즈마 처리 방법
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
US20190081238A1 (en) Method of manufacturing semiconductor device
US9502236B2 (en) Substrate processing apparatus, non-transitory computer-readable recording medium and method of manufacturing semiconductor device
US20230227973A1 (en) Ruthenium film forming method and substrate processing system
KR102244396B1 (ko) 에칭 방법 및 에칭 장치
US20180108534A1 (en) Method of forming titanium oxide film and method of forming hard mask
US10546753B2 (en) Method of removing silicon oxide film
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
JPWO2007125836A1 (ja) Ｔｉ膜の成膜方法
US10541170B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP5825948B2 (ja) 基板処理装置及び半導体装置の製造方法
WO2022224863A1 (ja) 成膜方法及び成膜装置
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20240087885A1 (en) Method of forming silicon nitride film and film forming apparatus
US20230386787A1 (en) Substrate processing method and substrate processing apparatus
US20200115227A1 (en) Method of manufacturing semiconductor device
JP2010118489A (ja) 半導体装置の製造方法
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法
JPWO2007125837A1 (ja) Ｔｉ膜の成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant