KR20190126068A - 2개의 광학 부분 시스템을 정렬하기 위한 방법 및 디바이스 - Google Patents

2개의 광학 부분 시스템을 정렬하기 위한 방법 및 디바이스 Download PDF

Info

Publication number
KR20190126068A
KR20190126068A KR1020197024993A KR20197024993A KR20190126068A KR 20190126068 A KR20190126068 A KR 20190126068A KR 1020197024993 A KR1020197024993 A KR 1020197024993A KR 20197024993 A KR20197024993 A KR 20197024993A KR 20190126068 A KR20190126068 A KR 20190126068A
Authority
KR
South Korea
Prior art keywords
optical
alignment marks
camera
camera chip
sensitive surface
Prior art date
Application number
KR1020197024993A
Other languages
English (en)
Other versions
KR102546940B1 (ko
Inventor
보리스 포바야
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Publication of KR20190126068A publication Critical patent/KR20190126068A/ko
Application granted granted Critical
Publication of KR102546940B1 publication Critical patent/KR102546940B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G03F7/706—Aberration measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Eyeglasses (AREA)
  • Mounting And Adjusting Of Optical Elements (AREA)

Abstract

2개의 렌즈를 정렬하기 위한 방법 및 디바이스가 제안된다.

Description

2개의 광학 부분 시스템을 정렬하기 위한 방법 및 디바이스
반도체 산업에서, 추가 공정 단계에서 기판들이 서로 연결되도록, 기판들을, 특히, 서로에 대해, 정렬하기 위해 얼라이너(aligner)가 사용된다. 연결 프로세스는 본딩(bonding)이라고 지칭된다. 기판들의 서로에 대한 정렬은 기판의 표면 상에 위치하는 정렬 마크(alig㎚ent mark)에 의해 이뤄진다. 대향하는 기판의 대향하는 면 상의 정렬 마크는 서로에 대해 특히 상보적이다.
정렬 마크가 본딩될 기판 표면들에 위치하는 정렬 프로세스는 면대면 정렬(face-to-face alig㎚ent)로 식별된다. 기판이 측정될 전자기 복사에 투과적이지 않는 경우, 기판들이 서로 접근하기 전에, 마크를 측정하기 위한 방법이 개발될 필요가 있다.
매우 긴 시간 동안 실시된 방법이 기판들 사이에 카메라를 삽입하고 접근 전에 제거하는 것이었다. 이는 복수의 단점과 연관되었다. 우선, 카메라가 적어도 하부 기판 상에 입자 오염을 초래하고, 둘째로, 두 기판 사이에 카메라를 배치하기 위해 기판들 간 거리가 비교적 크게 선택되어야 했다. 큰 거리는 두 기판들의 접근에 따른 이동 거리가, 카메라가 제거된 후, 너무 크고, 상호 접근에 따라 기판들이 횡방향으로 이동하며 따라서 이전의 최적의 정렬로부터 벗어난다는 단점을 가진다는 단점을 가진다.
공보 US6214692B1의 얼라이너가 면대면 정렬의 개선을 나타낸다. 개시된 얼라이너에서, 기판들 사이에 삽입될 카메라의 사용이 완전히 사라졌다. 대신, 각각 2개의 렌즈를 포함하며, 서로 대향하도록 위치하는 2개의 렌즈 그룹이 사용되어, 기판들이 상호 위치설정될 때 관련되는 2개의 기준점을 포함하는 시스템을 만들 수 있다. 기준점은 서로 대향하여 위치하는 2개의 렌즈의 광학축들의 교차점이었다. 이러한 렌즈의 교정을 위한 대응하는 프로세스가 공보 WO2014202106A1의 도 2c 및 2e 또는 공보 WO2015082020A1의 도 5a 및 5b에 광범위하게 개시 및 기재되어 있다.
종래 기술, 구체적으로, 공보 WO2014202106A1의 도 2c 및 2e 또는 공보 WO2015082020A1의 도 5a 및 5b에 따른 교정 방법의 문제점은 렌즈의 광학 축의 교정이 수행될 때 비교되는 교정 기판이 필요하다는 것이다. 상부 렌즈 및 하부 렌즈가 특히 투명 기판 내 정렬 마크에 대해 교정된다. 따라서 왼쪽 광학축이 왼쪽 포커스로 조절되고, 오른쪽 광학축이 오른쪽 포커스로 조절된다. 따라서 본 발명의 목적이 종래 기술의 단점을 갖지 않으며, 간단한 방식으로 2개의 렌즈가 서로에 대해 정렬 또는 교정(calibrate)될 수 있도록 하는 방법 및 시스템을 특정하는 것이다.
이 목적은 독립 청구항의 특징부에 의해 달성된다. 본 발명의 바람직한 추가 형태가 종속 청구항에서 특정된다. 상세한 설명, 청구항 및/또는 도면에 특정된 적어도 2개의 특징으로부터의 모든 조합이 또한 본 발명의 범위 내에 속한다. 특정된 값 범위에서, 언급된 범위 내의 값이 임계값으로 개시된 것으로 간주되어야 하고 임의의 조합으로 청구될 수 있을 것이다.
본 발명은, 특히, 서로 대향하여 위치하는 2개의 렌즈의 2개의 이미지 평면및/또는 2개의 렌즈의 광학 축이 서로에 대해 정렬될 수 있는 법을 설명한다.
바람직하게는, 공보 WO2014202106A1에 따르는 교정 기판(calibration substrate)의 사용이 생략될 수 있다.
본 발명에 따르면, 서로 대향하여, 특히, 서로 상하로 위치하도록 배열된 광학 시스템의 2개의 광학 부분 시스템의 정렬을 위한 방법이 제공되며, 상기 방법은 다음의 단계를 포함한다:
- 정렬 마크를 제1 광학 부분 시스템, 특히, 하부 광학 부분 시스템의 이미지 평면으로 투사하는 단계,
- 정렬 마크를 제1 이미지 평면으로부터 제2 광학 부분 시스템, 특히 상부 광학 부분 시스템으로 투사하는 단계,
- 감응성 표면의 피사계심도 내 정렬 마크의 투사가 이상적인 위치에 이미징되도록 광학 부분 시스템을 서로에 대해 정렬하는 단계.
모든 광학 요소, 특히 렌즈의 초점심도 및/또는 피사계심도는 1 ㎚ 내지 10 ㎜, 바람직하게는 10 ㎚ 내지 1 ㎜, 더 바람직하게는 50 ㎚ 및 500 ㎛, 더 바람직하게는 500 ㎚ 및 250 ㎛, 가장 바람직하게는 1 ㎛ 및 100 ㎛이다.
바람직한 실시예에서, 적어도 하나의 광원, 특히 램프, 바람직하게는 할로겐 램프, 더 바람직하게는 LED, 가장 바람직하게는 레이저 광원, 및 적어도 하나의 거울을 통해, 제1 및/또는 제2 광학 부분 시스템으로 연결되도록 정렬 마크를 조명하기 위한 조명이 제공된다. 바람직하게는, 정렬 마크의 특히 밝은 조명이 이러한 외부 광원에 의해 획득될 수 있다.
또 다른 바람직한 실시예에 따라, 광학 부분 시스템의 적어도 하나의 위치, 특히 제1 카메라 및/또는 거울에 연결될 정렬 마크를 조명하기 위한 주변광이 제공되며, 광학 부분 시스템의 차폐부가 설치되지 않는 것이 바람직하다. 바람직하게는, 추가 외부 광원 없이 정렬 마크를 조명하는 것이 가능하다.
또 다른 특히 선호되는 실시예에 따르면, 정렬 마크 투사 시스템에 의해, 제1 카메라의 제1 카메라 칩의 제1 감응성 표면 상으로 투사되는 정렬 마크가 제공되고, 특히 정렬 마크는 LED 필드를 포함 및/또는 마스크로서 구현된다. 바람직하게는, 정렬 마크가 카메라 칩에 도입될 필요가 없다.
또 다른 바람직한 실시예에 따르면, 광학 부분 시스템이 서로 대향하도록 배열된 2개의 렌즈를 포함하고, 상기 2개의 렌즈의 이미지 평면 및/또는 광축이 서로에 대해 정렬된다.
광학 부분 시스템 및 렌즈의 각각의 특정 효율적인 정렬이 또한 가능하다.
또 다른 선호되는 실시예에 따라, 적어도 렌즈가 기판들, 특히 웨이퍼들을 정렬하기 위한 시스템의 일부이다. 바람직하게도, 이로 인해, 기판을 정렬하기 위한 시스템의 상당한 개선이 가능하다.
또 다른 바람직한 실시예에 따라, 본 발명에 따르는 방법이 다음의 단계를 가진다:
제1 카메라의 제1 카메라 칩의 제2 감응성 표면 상에 및/또는 그 근방에 정렬 마크를 배열 및/또는 제1 카메라의 제1 카메라 칩의 제1 감응성 표면 상으로 정렬 마크를 투사하는 단계,
제1 카메라 칩으로부터 제1 광학 부분 시스템을 통해 제1 이미지 평면으로 정렬 마크를 투사하는 단계 - 제1 광학 부분 시스템은 제1 렌즈를 가지며, 상기 제1 이미지 평면은 렌즈들 사이에 배열됨 - ,
제1 이미지 평면으로부터 제2 광학 부분 시스템을 통해 제2 카메라의 제2 ㅋ카메라 칩의 제2 감응성 표면 상으로 정렬 마크를 투사하는 단계 - 제2 광학 부분 시스템은 제2 렌즈를 가짐 - ,
정렬 마크의 투사된 정렬 마크가 제2 카메라 상에 포커스되어 이미징되고 투사된 정렬 마크의 위치가 희망 및/또는 이상적인 위치와 대응하도록, 특히 렌즈들을 서로에 대해 정렬하는 단계.
또 다른 바람직한 실시예에 따라, 정렬을 위한 렌즈가 서로에 대해 병진 이동 및/또는 회전 방식으로 이동될 수 있다. 바람직하게는, 특히 정확한 정렬이 가능하다.
또 다른 바람직한 실시예에 따라, 제1 렌즈의 제1 이미지 평면이 제2 렌즈의 제2 대물 평면의 피사계심도 내에 위치되도록 정렬을 위해 렌즈들이 접근될 수 있다. 바람직하게는, 정렬 마크의 특히 포커스된 이미징이 가능하다.
또 다른 바람직한 실시예에 따라, 특히 리소그래피 방법에 의해, 정렬 마크가 제1 카메라의 제1 카메라 칩의 제1 감응성 표면에 직접 부착된다. 바람직하게도, 이로 인해 정렬 마크의 특히 효율적인 생성이 가능해진다.
또 다른 바람직한 실시예에 따르면, 정렬 마크가 제1 카메라 칩의 제1 감응성 표면에 직접 부착될 수 있으며, 정렬 마크는 비-작동 픽셀의 누적이고, 특히, 십자가 형태를 가진다. 바람직하게도, 이로 인해 정렬 마크의 특히 단순한 생성이 가능해진다.
또 다른 바람직한 실시예에 따라, 정렬 마크가 제1 카메라의 제1 카메라 칩 내 개별 마킹 플레이트에 부착될 수 있고, 여기서 정렬 마크와 제1 카메라 칩의 제1 감응성 표면 간 거리가 1 ㎜ 미만, 바람직하게는 100 ㎛ 미만, 더 바람직하게는 10 ㎛ 미만, 더 바람직하게는 1 ㎛ 미만, 가장 바람직하게는 0.1 ㎛ 미만이다. 바람직하게도, 이로 인해 정렬 마크를 생성하기 위한 카메라 칩의 처리가 필요하지 않다.
본 발명의 추가 주제가, 서로 대향하여 위치하는, 특히, 서로 상하로 위치하는 2개의 광학 부분 시스템을, 특히, 전술한 청구항 중 하나에 따르는 방법에 의해, 정렬하기 위한 시스템과 관련되며, 상기 시스템은
제1 광학 부분 시스템, 특히 하부 광학 부분 시스템의 이미지 평면에 정렬 마크를 투사하기 위한 제1 카메라 칩을 포함하는 제1 카메라,
제1 이미지 평면으로부터 제2 광학 부분 시스템, 특히 상부 광학 부분 시스템의 감응성 표면 상으로 정렬 마크를 투사하기 위한 수단,
정렬 마크의 투사가 감응성 표면의 피사계심도 내 이상적인 위치에 이미징될 수 있도록, 광학 부분 시스템들을 서로에 대해 정렬하기 위한 수단
을 포함한다.
방법과 관련된 실시예가 또한 본 발명에 따르는 시스템을 참조한다.
본 발명의 추가 주제는 특히, 전술한 특허 청구항 중 하나에 따르는 시스템 및/또는 방법에 대해, 감응성 표면 상에 및/또는 그 근방에서 정렬 마크를 포함하는 카메라 칩과 관련된다. 방법과 관련된 서술이 본 발명에 따른 카메라 칩을 또한 참조한다.
광학 시스템
본 발명에 따르는 실시예가, 적어도 하나의 제1, 하부, 광학 부분 시스템, 및 제2, 상부, 광학 부분 시스템으로 구성된 광학 시스템과 관련된다. 바람직한 구성을 고려할 때, 이하에서 모든 개체가 단어 "상부" 및 "하부"로만 식별될 것이다. 하부 광학 부분 시스템 및 상부 광학 부분 시스템은 적어도 하나의 광학 요소, 특히, 복수의 광학 요소를 가진다. 광학 요소는 구체적으로 다음과 같다:
거울, 특히
○ 평면 거울
○ 볼록 거울
○ 오목 거울
렌즈
○ 볼록 렌즈
■ 양면볼록
■ 평면 볼록
■ 오목 볼록
○ 오목 렌즈
■ 양면오목
■ 평면 오목
■ 볼록 오목
○ 프레넬 렌즈
프리즘
회절 요소
○ 회절 격자
기타 등등.
거울은 광에서 적외선 광을 필터링하고 광학 시스템의 불필요하고 원치 않는 가열을 방지하도록 연결된 콜드 광 거울(cold light mirror)(이하, 콜드 거울이라 지칭됨)인 것이 바람직하다. 특히, 1000 ㎛ 내지 0.8 ㎛, 바람직하게는 750 ㎛ 내지 0.8 ㎛, 더 바람직하게는 500 ㎛ 내지 0.8 ㎛, 더 바람직하게는 100 ㎛ 내지 0.8 ㎛, 더 바람직하게는 50 ㎛ 내지 0.8 ㎛ 파장의 광이 필터링된다.
본 발명에 따르는 실시예가 투사 대상, 특히, 정렬 마크가 하부 카메라로부터, 특히, 이의 감응성 표면으로부터 상부 카메라 칩, 특히 이의 감응성 표면 상으로 투사되도록 하는 예시적 방식으로 기재될 것이다. 정렬 마크가 상부 카메라 칩, 특히 이의 감응성 표면으로부터 하부 카메라 칩, 특히, 이의 감응성 표면 상으로 투사되는 것이 또한 가능하다. 완성도를 위해, 정렬 마크가 두 카메라 칩, 특히, 이들의 감응성 표면 모두 상에 위치하며, 각각의 경우 각자의 대향하는 카메라 칩 또는 이들의 감응성 표면 상으로 각각 상호 투사되는 극단적인 경우가 또한 언급될 것이다. 이하의 기재에서, 본 발명에 따른 효과를 만드는 데 단 하나의 투사 방향만 관련되는 것이 나타날 것이다.
이하의 기재에서, 하부 정렬 마크가 상부 카메라 칩의 감응성 표면 상으로 투사되는 극단적인 경우만 언급될 것이다.
본 발명에 따르는 실시예가 자신의 감응성 표면 근방에, 바람직하게는, 감응성 표면 상에 바로 정렬 마크를 갖는 하부 카메라 칩을 필요로 한다. 정렬 마크는 실제로 존재하거나 하부 카메라 칩 상으로 투사되는 정렬 마크에 불과할 수 있다. 후자의 경우, 정렬 마크 투사 시스템에 의해 하부 카메라 칩의 감응성 표면 상으로 투사된다. 이 실시예는 모든 실시예 중 가장 선호되는 것인데, 왜냐하면 대응하는 정렬 마크를 갖는 카메라 칩이 필요하지 않고, 정렬 마크가 임의의 상용화된 칩 상으로 투사될 수 있기 때문이다.
본 발명에 따른 제1 실시예에서, 정렬 마크는 하부 카메라 칩 상에 직접 생성된다. 구체적으로, 정렬 마크는 하부 카메라 칩의 감응성 표면 상에 위치한다. 하부 카메라 칩 상의 정렬 마크의 생성이 칩 제조업체에 의해 수행되고 이러한 칩을 구매한 소비자에 의해서는 거의 수행되지 않는 것이 바람직할 수 있다. 하부 카메라 칩의 감응성 표면이 완전히 노출되도록 획득된 하부 카메라 칩을 분해하는 것이 또한 가능할 것이다. 잘 알려진 리소그래피 방법을 이용해, 대응하는 하부 정렬 마크가 부착될 수 있고, 그 후 분해된 하부 카메라 칩이 다시 조립될 수 있다. 그러나 감응성 표면을 위한 보호 유리의 제거가 종종 카메라 칩, 특히, 이의 감응성 표면의 파괴와 관련되고 따라서 일반적으로는 비파괴 방식으로 수행될 수 없다.
본 발명에 따르는 제2 실시예에서, 하부 정렬 마크가 하부 카메라 칩 상에 직접 생성되지 않고, 고정 수단을 통해 캡슐화된 하부 카메라 칩 위에 장착될 수 있는 캐리어(마킹 플레이트라고도 지칭됨) 상에 생성된다. 하부 정렬 마크가 이들이 광학 경로의 대향하는 측부 상에 위치하는 레코딩 하부 카메라의 피사계심도 내에 확실히 위치하도록 하부 카메라 칩의 감응성 영역의 표면 상에 가능한 가까이 위치함을 보장하는 것이 중요하다.
정렬 마크와 감응성 표면 간 거리가 1 ㎜ 미만, 바람직하게는 100 ㎛ 미만, 더 바람직하게는 10 ㎛ 미만, 더 바람직하게는 1 ㎛, 가장 바람직하게는 0.1 ㎛ 미만일 것이다. 감광성 영역의 마지막 커버 플레이트는 제외하고 대부분의 부품에 대해, 캡슐화된 카메라 칩이 비교적 쉽게 분해되어, 감광성 표면에 가까운 정렬 마크를 갖는 본 발명에 따르는 캐리어의 위치가 획득될 수 있다.
본 발명에 따르는 덜 선호되는 제3 실시예에서, 하부 정렬 마크가 하부 카메라 칩의 감광성 표면 상에 투사된다. 이는 하부 카메라 칩 중 임의의 것에 하부 정렬 마크가 제공될 수 있는 이점을 가진다. 하부 카메라 칩 상으로 투사되는 하부 정렬 마크가 이상적인 위치에 놓이기 위해, 이들 투사되는 하부 정렬 마크가 광학 시스템의 광학 경로를 가로지르는 상부 카메라 칩 상으로 투사될 수 있기 전에, 2개의 카메라 칩을 서로에 대해 정렬하기 위해 정렬 마크 투사 시스템에 의해 투사되는 하부 정렬 마크의 교정이 하부 카메라 칩 상으로 수행될 필요가 있다.
본 발명에 따르는 본질적인 양태는 광학 경로 내 하부 카메라 칩에 대향하여 위치하는 하부 카메라 칩의 하부 정렬 마크를 상부 카메라 칩의 감광성 표면 상으로 투사하는 것이다. 하부 정렬 마크의 상부 카메라 칩 상에서의 포커스된 올바른 투사를 얻기 위해, 따라서 포커스 투사된 상부 정렬 마크를 얻기 위해서, 광학 요소, 특히 하부 광학 부분 시스템 및 상부 광학 부분 시스템이 서로에 대해 교정될 필요가 있다. 투사된 상부 정렬 마크가 상부 카메라 칩 상의 이상적인 위치에 놓일 때 교정의 종료가 결정된다.
2개의 광학 부분 시스템 각각은 서로에 대해 켤레인 대물 평면과 이미지 평면을 가진다. 켤레 평면(conjugated plane)은 푸리에 변환의 매핑 규칙을 통해 서로 수학적으로 연결되는 평면인 것으로 이해된다. 2개의 평면이 광학 경로의 광축 및 대물 공간으로부터 이미지 공간으로 그리고 그 반대 방향으로의 이미지 객체에 수직일 때 서로에 대해 켤레이다.
하부 카메라 칩의 하부 정렬 마크의 상부 카메라 칩 상으로의 투사를 예시적 방식으로 고려 중이라는 사실 때문에, 하부 카메라 칩의 하부 감광성 표면이 제1 대물 평면이다.
하부 카메라 칩의 하부 감광성 표면 상의 정렬 마크 투사 시스템의 실제 또는 투사된 정렬 마크가 대물 평면 내에 위치하는 것이 바람직하다. 일반적으로, 실제 정렬 마크는 대물 평면 주위에서 피사계심도 내에만 위치할 필요가 있다.
하부 광학 부분 시스템은 이들 정렬 마크를 자신의 이미지 평면 내로 투사한다. 이 이미지 평면은, 제1, 하부, 이미지 평면이다. 이 하부 이미지 평면은 2개의 렌즈 사이에 확실히 위치하며, 이들의 광학 경로는 서로에 대해 교정될 필요가 있다. 제2 광학 부분 시스템은 렌즈들 간 광학 평면을 또한 가진다. 그러나 이 광학 평면은, 대물 평면으로서 역할하고 하부 카메라 칩의 감광성 표면의 정렬 마크를 투사하는 역할을 한다. 그러나, 이 광학 평면은 대물 평면으로서 역할하며 하부 이미지 평면 상으로 투사된 하부 카메라 칩의 감광성 표면의 정렬 마크를 상부 광학 부분 시스템의 제2, 상부, 이미지 평면 상으로 투사하는 역할을 한다. 따라서 상부 이미지 평면은 상부 카메라 칩의 감응성 표면과 일치한다. 하부 이미지 평면으로 투사되는 정렬 마크의 이미지가, 가능한 적은 손실로, 상부 이미지 평면 상으로 또한 이미징되기 위해, 특히, 포커스되기 위해, 가능하다면, 하부 이미지 평면과 상부 대물 평면이 합동일 필요가 있다.
하부 광학 부분 시스템의 하부 이미지 평면 및 상부 광학 부분 시스템의 상부 대물 평면이 일반적으로 합동이 아니고 심지어 각자의 상대 광학 평면의 피사계심도 내에 위치하지 않는다는 사실 때문에, 광학 부분 시스템, 특히, 광학 요소의 변경이 필요하다. 이 변경은, 특히, 하부 및/또는 상부 광학 부분 시스템의 병진 이동 및/또는 회전 적응, 특히, 렌즈의 병진 및/또는 회전 변경을 필요로 한다. 본 발명에 따르는 실시예의 목적은 하부 카메라 칩의 하부 정렬 마크를 상부 카메라 칩의 감광성 표면 상으로 포커스하여 투사하는 것뿐 아니라, 투사된 정렬 마크의 위치가 이론적으로 이상적인 위치에 대응할 때까지, 광학 시스템에서 광학 요소를 적응시키는 것이다. 바람직하게는, 동일한 카메라 칩이 하부 및 상부 광학 부분 시스템에서 사용된다. 따라서 이상적으로 투사된 정렬 마크의 위치가 하부 카메라 칩 상에 투사될 정렬 마크를 또한 갖는 동일한 검출기 좌표이다. 따라서 마크가 이상적인 위치와 관련하여 자유롭게 선택된 허용오차 범위 내에 위치하도록 광학 시스템이 변경되고 적응된다.
프로세스
본 발명에 따르는 프로세스는 특히 간행물 US6214692B1, WO2011042093A1, WO2014202106A1 및 WO2015082020A1의 시스템 내 렌즈를 교정하도록 사용될 수 있다. 그러나 프로세스의 일반적인 속성이 이러한 방식으로 한정되지 않는다. 일반적으로, 본 발명에 따르는 프로세스가 임의의 2개의 렌즈의, 특히, 완전 자동화된 교정을 위해 사용될 수 있다.
본 발명에 따르는 제1 프로세스 단계에서, 2개의 광학 평면이 서로 접근하여, 각각 하부 이미지 평면이 상부 대물 평면의 피사계심도 내에 위치하거나 상부 대물 평면이 하부 이미지 평면의 피사계심도 내에 위치할 수 있다. 본 발명에 따르는 제1 프로세스 단계에서, 투사된 좌측 상부 정렬 마크 또는 우측 상부 정렬 마크가 아직은 포커스될 필요는 없다. 특히, 두 상부 정렬 마크 모두 아직 상부 카메라의 시계(field of view) 내에 위치할 필요가 없다. 카메라의 시계는 10 μm 내지 50 ㎜, 바람직하게는 50 μm 내지 25 ㎜, 더 바람직하게는 100 μm 내지 15 ㎜, 더 바람직하게는 250 μm 내지 10 ㎜, 가장 바람직하게는 300 μm 내지 5 ㎜이다.
본 발명에 따르는 제2 프로세스 단계에서, 적어도 둘 모두의 투사된 정렬 마크가 상부 카메라의 시계 내에 위치하도록 하부 및/또는 상부 광학 부분 시스템의 변경이 발생한다.
하부 및/또는 상부 광학 부분 시스템의 변경이 특히 병진 이동 및/또는 회전 및/또는 하부 및/또는 상부 광학 부분 시스템 내 적어도 하나의 광학 요소의 회전 및/또는 기능적 변경으로 이해된다. 구체적으로, 이에 따라 하부 및/또는 상부 렌즈의 병진 이동 및/또는 회전 이동이 이해된다.
본 발명에 따르는 제3 프로세스 단계에서, 2개의 광학 평면 사이에서 웨지 오차(wedge error) 보상, 또는 광축 간 각도의 감소가 발생한다. 2개의 광학 부분 시스템의 2개의 광축 간 기울기의 감소가 발생되도록 하는 방식으로 적어도 하나의 광학 요소가 하부 및/또는 상부 광학 부분 시스템에서 변경되도록 웨지 오차 보상이 수행된다. 구체적으로 웨지 오차는 2개의 렌즈 중 적어도 하나의 회전에 의해 감소된다.
본 발명에 따르는 제4 프로세스 단계에서, 모든 정렬 마크가 상부 카메라 칩의 피사계심도 및 시계 내에 위치하고, 웨지 오차가 대부분 감소된 후, 상부 카메라 칩에서의 투사된 정렬 마크가 이상적인 위치에 놓이도록 하는 미세 조정이 정렬 마크들 간에 이뤄진다. 이는 특히 하부 및/또는 상부 렌즈의 병진 이동 및/또는 회전에 의해 발생한다.
특히, 본 발명에 따르는 프로세스 단계 1 내지 4가 임의의 순서로 및/또는 동시에 수행될 수 있다. 본 발명에 따르는 모든 프로세스 단계의 동시 수행이 2개의 광학 부분 시스템을, 특히, 완전 자동으로, 알고리즘에 의해 서로에 대해 교정할 수 있는 대응하는 펌웨어 및/또는 하드웨어 및/또는 소프트웨어에 의해 보장된다. 교정은 특히 제어 루프에 의해 자동으로 이뤄질 수 있다.
본 발명에 따르는 프로세스 단계 1 내지 3은, 특히, 본 발명에 따르는 실시예의 유지보수, 수리 또는 위치 변경 후에, 드물게만 완벽하게 수행될 필요가 있는, 특히 대략적인 교정을 위한 프로세스 단계이다. 대략적인 교정이 수행된 후, 긴 시간 동안 대부분의 부품에서 프로세스 단계 4에 따르는 미세 교정만 필요하다.
본 발명에 따라 교정되는 광학 시스템이 표면을 측정하는 데 사용될 수 있다. 시스템은 2개의 기판을 서로에 대해 정렬하기에 특히 적합하다. 특히 바람직한 실시예에서, 시스템은 2개의 기판의 서로에 대한 면대면 정렬을 위해 사용된다.
본 발명에 따라 교정되는 광학 시스템의 사용을 위한 추가 옵션이 기판 또는 기판 스택의 상부 및 하부 면의 측정이다. 이 특정 경우에서, 광학 시스템이 측정 시스템(metrology tool)의 일부로서 사용된다. 기판 또는 기판 스택의 상부 및 하부 면의 동시 측정이 대부분 2개의 표면 특징부 사이의 수평 거리를 측정하기 위해 수행된다.
카메라 칩
카메라 칩은 특히 표면 검출기로서 구현된다. 카메라 칩은 CCD 검출기, CMOS 검출기, 아날로그 검출기, 4상 검출기(four-quadrant detector) 또는 이른바 위치 감지 디바이스(PSD)인 것이 바람직하다. 카메라 칩은 특히, 1 Hz 내지 1 MHz, 바람직하게는 10 Hz 내지 100.000 Hz, 더 바람직하게는 20 Hz 내지 10.000 Hz, 더 바람직하게는 30 Hz 내지 1.000 Hz, 가장 바람직하게는 40 내지 100 Hz의 판독 주파수를 가진다. 여기서 판독 주파수는 카메라 칩이 초당 판독할 수 있는 완전 간섭 이미지의 개수이도록 이해된다.
카메라 칩의 수평 픽셀 해상도가 특히, 10 픽셀/cm 초과, 바람직하게는 100 픽셀/cm 초과, 더 바람직하게는 1000 픽셀/cm 초과, 더 바람직하게는 10000 픽셀/cm 초과, 가장 바람직하게는 100000 픽셀/cm 초과이다.
카메라 칩의 수직 픽셀 해상도가 특히, 10 픽셀/cm 초과, 바람직하게는 100 픽셀/cm 초과, 더 바람직하게는 1000 픽셀/cm 초과, 더 바람직하게는 10000 픽셀/cm 초과, 가장 바람직하게는 100000 픽셀/cm 초과이다.
2개의 픽셀 간 거리는 0.1 ㎛ 내지 100 ㎛, 바람직하게는, 0.5 ㎛ 내지 50 ㎛, 더 바람직하게는 1 ㎛ 내지 25 ㎛, 더 바람직하게는 2.5 ㎛ 내지 10 ㎛, 가장 바람직하게는 5 ㎛이다.
본 발명에 따른 특정 실시예에서, 광학 시스템은 2개의 상이한 카메라 칩을 포함하는 2개의 카메라를 가질 수 있다. 카메라 칩은 예를 들어 크기가 상이할 수 있다. 이 경우, 정렬 마크의 사용이 생략될 수도 있다. 본 발명에 따르는 교정이 카메라 칩의 윤곽이 각자 상대방 카메라 칩 상으로 투사되도록 발생한다. 스케일링을 제공하는 광학 요소에 의해, 투사될 카메라 칩이 합동 방식으로 상대 카메라 칩의 표면 상으로 이미징될 수 있다. 일반적으로 하나의 카메라 칩의 다른 카메라 칩 상으로의 아핀 변환이 발생하며, 이는 카메라 칩의 표면이 합동이다. 이러한 아핀 변환은 항상 광학 요소에 의해 광학 시스템에서 항상 실제 물리적으로 변환되는 수학적 연산 편이, 회전, 및 스케일링에 의해 획득될 수 있다. 상이한 크기의 2개의 칩이 동일한 픽셀 크기 및/또는 동일한 픽셀 해상도, 즉, 픽셀들 사이의 동일한 거리를 갖는 것이 바람직하다. 본 발명에서 정렬 마크가 칩 표면 상으로 투사될 필요가 없거나, 카메라 칩의 윤곽이 정렬 마크로 간주될 수 있기 때문에, 본 발명에 따르는 이 실시예는 특히 바람직하다. 칩, 특히, 이의 윤곽 자체가 정렬 마크이며, 이는 정렬 마크 투사 시스템이 필요하지 않기 때문에 본 발명에 따르는 디바이스를 구축할 때 추가 비용 절약을 야기한다. 따라서 본 발명에 따른 디바이스는 칩 제조업체로부터 완전히 독립적이 되는데, 왜냐하면 후자는 어떠한 정렬 마크로 제공할 필요가 없고, 칩의 윤곽이 이의 구성의 내생적 부분이기 때문이다. 칩의 윤곽이 정렬 마크로 사용되는 경우, 칩은 광학 시스템에 의해 가능한 중앙에서 캡처될 것이다, 즉, 칩의 무게 중심이 광축에 가능한 가까이 위치해야 한다. 특히, 광축과 칩의 무게 중심 간 거리는 1 ㎜ 미만, 바람직하게는 0.5 ㎜ 미만, 더 바람직하게는 0.1 ㎜ 미만, 더 바람직하게는 0.01 ㎜ 미만, 가장 바람직하게는 0.001 ㎜ 미만이다.
2개의 광학 부분 시스템의 서로에 대한 교정을 위한 본 발명에 따르는 모든 언급된 실시예에서, 완벽한 교정은 가능하지 않으며 경제적 이유로 바람직하지도 않다. 극도로 정확한 교정은 상당한 시간을 쓸 수 있으며, 이 동안 시스템에 의해 수행되는 추가 프로세스가 발생될 수 없다. 일반적으로, 교정 프로세스는, 지정 임계값에 도달 또는 이를 초과하자마자 종료될 수 있다. 본 발명의 추가 확장에서, 서로에 대해 완벽하게 교정되지 않는 2개의 정렬 마크의 좌표가 공통 좌표계와 관련하여 저장된다. 이 공통 좌표계는 예를 들어 하부 검출기 좌표계 또는 상부 검출기 좌표계일 수 있다. 서로에 대해 완벽하게 교정되지 않는 2개의 정렬 마크의 좌표가 임의의 타 좌표계에 저장됨이 고려될 수 있다. 따라서, 구현되지 않은 및/또는 바람직하지 않은 정렬 마크들의 완벽한 중첩 때문에, 정렬 마크들은 교정 프로세스 후에 서로에 대해 약간 이동(shift)되거나 및/또는 회전된다. 이 서로에 대한 이동 및/또는 회전은 차후 프로세스, 특히, 2개의 기판의 서로에 대한 정렬 프로세스에서 측정, 저장 및 사용되어, 기판 상의 정렬 마크의 결정된 좌표의 교정을 수행할 수 있다.
본 발명의 추가 이점, 특징, 및 세부사항이 선호되는 예시적 실시예에 대한 이하의 기재 및 도면으로부터 뒤따른다.
도 1a는 제1 광 결합을 포함하는 본 발명에 따르는 제1 광학 시스템의 비-실제 비율 개략도를 도시한다.
도 1b는 제2 광 결합을 포함하는 본 발명에 따르는 제2 광학 시스템의 비-실제 비율 개략도이다.
도 1c는 제3 광 결합을 포함하는 본 발명에 따르는 제3 광학 시스템의 비-실제 비율 개략도이다.
도 2a는 본 발명에 따르는 제1 프로세스 단계의 비-실제 비율의 단순화된 개략도이다.
도 2b는 본 발명에 따르는 제2 프로세스 단계의 비-실제 비율의 단순화된 개략도이다.
도 2c는 본 발명에 따르는 제3 프로세스 단계의 비-실제 비율의 단순화된 개략도이다.
도 2d는 본 발명에 따르는 제4 프로세스 단계의 비-실제 비율의 단순화된 개략도이다.
도 3a는 하부 감응성 표면의 비-실제 비율의 개략적 확대도이다.
도 3b는 본 발명에 따르는 초기 상태에서의 제4 프로세스 단계의 비-실제 비율의 개략적 확대도이다.
도 3c는 본 발명에 따르는 최종 상태에서의 제4 프로세스 단계의 비-실제 비율의 개략적 확대도이다.
도 4a는 본 발명에 따르는 제1 카메라 칩의 비-실제 비율의 단순화된 개략도이다.
도 4b는 본 발명에 따르는 제2 카메라 칩의 비-실제 비율의 단순화된 등각투상도이다.
동일한 구성요소 또는 동일한 기능을 포함하는 구성요소가 도면에서 동일한 도면 부호로 식별된다.
도시된 도면에서, 모든 광학 경로(7, 7', 8)가 개략적으로 도시된 것에 불과하고 광소자의 엄격한 경로로서 간주되어서는 안 된다. 광학 경로(7, 7', 8) 및 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")이 카메라 칩(2u, 2o)의 어떠한 상호적인 거울-이미징되는 투사도 발생하지 않는 방식으로 더 도시된다. 특히, 이에 의해 합동 검출기 좌표계가 쉽게 이해된다. 해당 분야의 통상의 기술자라면, 실제 실시예에서, 카메라 칩(2u, 2o)의 서로 상으로의 상호 이미징이 거울-반전된 방식으로 발생할 수 있으며 거울-반전된 방식으로 발생하는 것이 바람직함을 알 것이다.
도 1a는 2개의 광학 경로(7, 8)를 포함하는 2개의 광학 부분 시스템(12u, 12o)을 갖는 본 발명에 따르는 제1 광학 시스템(11)의 개략적 스케치로서 실제 축척이 아니다. 광 경로(7)는 하부 카메라(1u)의 하부 카메라 칩(2u)에 대한 조명 경로를 나타낸다. 광 경로(8)는 정렬 마크(9l, 9r)의 이미징 경로이다.
광학 시스템(11)은 복수의 거울(3) 및 광학 요소(4, 4'), 가령, 거울, 렌즈, 프리즘 등을 가진다. 광(7)은 광원(10)에 의해 광학 시스템(11)으로 연결된다. 광(7)은 거울(3) 및 광학 요소(4, 4')를 포함하는 광학 시스템(11)을 통과하고 광학 시스템(11)으로부터 다시 탈출함으로써, 하부 카메라(1u)의 하부 카메라 칩(2u)의 감광성 표면(14su)에 충돌하게 한다.
본 발명에 따르는 이러한 제1 실시예에서, 조명 경로(7)의 조명이 광원(10), 특히, 램프, 더 바람직하게는 할로겐 램프, 및 거울(3)을 통해 광학 시스템(11)으로 연결된다. 조명 경로(7)의 광이 2개의 렌즈(6o, 6u)를 투과하고, 추가 광학 요소, 특히, 추가 거울(3)을 통해, 하부 카메라(1u)의 카메라 칩(2u) 상으로 투사된다.
특히, 상부 카메라(1o)의 카메라 칩(2o)이 집중적으로 조명될 때, 광을 광학 시스템(11)으로 연결하는 것이 또한 광학 시스템(11) 내 임의의 다른 거울(3)에 의해 역시 고려될 수 있다. 복수의 광원(10) 및 복수의 거울(3)을 통해 광학 시스템(11)으로 광을 연결하는 것이 또한 고려 가능하다.
또한 도 1a는 광학 요소(4, 4', 3)를 통한 카메라 칩(2o) 상의 카메라 칩(2u)의 표면 또는 이의 주변 영역을 디스플레이하는 이미징 경로(8)를 도시한다. 이러한 경우, 카메라 칩(2u)이 대물 평면을 나타내고 카메라 칩(2o)은 전체 광학 시스템(11)의 이미지 평면을 나타낸다. 2개의 정렬 마크(9l, 9r)는 단면도 A-A 로 보여질 수 있다.
본 발명에 따르는 제1 실시예에서, 이들은 따라서 하부 카메라 칩(2u)의 감광성 표면(14su)에 직접 부착된 도 4a에 따르는 정렬 마크(9l, 9r)이다. 정렬 마크(9l, 9r)는, 특히, 십자가 형태로 생성되는, 비-작동 픽셀의 누적인 것이 바람직하다. 이들 픽셀은 작동하지 않는데, 코팅되었거나, 연결되지 않거나, 파괴되었거나, 비활성화되었거나 그 밖의 다른 이유 때문이다.
이들은 도 4b에 따르는 정렬 마크(9l, 9r)인 것이 또한 가능하다. 이 경우, 정렬 마크(9l, 9r)가 하부 카메라 칩(2u)의 감광성 표면(14su) 상에 직접 위치하지 않지만, 적어도 이의 근방에 위치한다. 어느 경우에도, 정렬 마크(9l, 9r)는 실제 물리적 개체이다.
정렬 마크(9l, 9r)는 이미징 경로(8)를 통해 상부 카메라 칩(2o) 상으로 투사되고 따라서 상부 카메라 칩(2o)의 감광성 표면(14so) 상에 투사된 정렬 마크(9pl, 9pr)를 도출한다. 도 1a에서, 투사 경로(8) 내 카메라(1u, 1o) 또는 광학 요소가 이미 서로에 대해 완벽하게 교정되어 있어서, 섹션 B-B에서 투사된 정렬 마크(9pl, 9pr)가 올바른 이상적 위치에서 포커싱되어 나타나게 할 수 있다. 특히, 하부 광학 부분 시스템(12u)의 이미지 평면(5u) 및 상부 광학 부분 시스템(12o)의 대물 평면(5o)이 서로에 대해 거리 d만큼 이격되어 있음을 알 수 있다. 명확성을 위해, 거리 d는 이미지 평면(5u)과 대물 평면(5o)을 서로 명확히 구별하도록 충분히 크도록 선택되었다. 포커싱된 투사된 정렬 마크(9pl, 9pr)를 만들기 위해, 이미지 평면(5u)뿐 아니라 대물 평면(5o)은 각각의 경우에서 각자 상태 평면의 피사계심도 내에 위치할 필요가 있다.
도 1b는 2개의 광 경로(7', 8)를 포함하는 2개의 광학 부분 시스템(12u', 12o')을 갖는 본 발명에 따르는 제2 광학 시스템(11')의 개략적인 스케치를 도시한다. 광 경로(7')는 하부 카메라(1u)의 하부 카메라 칩(2u)에 대한 조명 경로를 나타낸다. 이러한 본 발명에 따르는 실시예에서, 조명 경로(7')의 조명이 광원(10)을 통해 광학 시스템(11')으로 연결되지 않고, 단순히 주위 영역으로부터, 특히, 직접적으로, 연결된다. 따라서 광학 시스템(11')의 대응하는 차폐부가, 특히, 적어도 하나의 위치, 더 바람직하게는 카메라(1u) 상에서 의도적으로 차단되지 않도록 광학 시스템(11')으로의 접근이 허가된 광이 산란된다. 광학 시스템(11') 내 그 밖의 다른 임의의 위치, 특히, 거울(3)로부터 광학 시스템(11')으로 광을 연결하는 것이 또한 가능할 수 있다. 광학 시스템(11')의 복수의 위치에서 광을 연결하는 것이 또한 가능할 수 있다. 대안으로, 카메라의 주위 영역에서 조명, 바람직하게는, 광원으로서 LED를 이용한 조명이 제공될 수 있다.
도 1b는 광학 요소(4, 4', 3)를 통해 카메라 칩(2o) 상에서 카메라 칩(2u)의 표면 또는 이의 주위 영역을 이미징하는 이미징 경로(8)를 나타낸다. 구체적으로, 카메라 칩(2u)은 대물 평면을 나타내고 카메라 칩(2o)은 이미지 평면을 나타낸다. 도 1a에 이미 기재된 바와 같이, 섹션 A-A 및 B-B는 최적 이미징 상황을 나타낸다.
도 1c는 2개의 광 경로(7", 8)를 포함하는, 2개의 광학 부분 시스템(12u", 12o")으로 구성된 광학 시스템(11")의 비-실제 비율 개략도이다.
본 발명에 따르는 제1 실시예에서, 광 경로(7")는 표면(19) 상의 정렬 마크(9l, 9r)에 의해 만들어지고, 여기서, 정렬 마크(9l, 9r)는 동시에 광원(10)으로서도 역할 한다(A-A 참조). 예를 들어, 정렬 마크(9l, 9r)는, 특히, 십자가 형태의 LED 장으로 구성되는 것이 가능할 것이다.
본 발명의 또 다른 제2 실시예에서, 정렬 마크(9l, 9r)가 위치하는 표면(19)이 광을 발산하고 정렬 마크(9l, 9r)가 활성 광원(10)으로 역할하지 않고 오직 마크로서만 역할한다. 그 후 정렬 마크(9l, 9r)는 조명 경로(7")를 가로지르는 그림자 마크(shadow mark)로서 투사될 것이다.
본 발명에 따르는 실시예가 표면(19)의 정렬 마크(9l, 9r)를 카메라 칩(2u) 상으로 투사한다(B-B 참조). 그런 다음 카메라 칩(2u)의 감광성 표면(14su)이 카메라(1o)에 대한 대물 평면을 나타낸다. 따라서 정렬 마크 투사 시스템(21)에 의해 투사되는 정렬 마크(9l', 9r')가 광학 시스템(11")을 통해 상부 카메라(1o)의 상부 카메라 칩(2o)의 감광성 표면(14so) 상으로 정렬 마크(9pl, 9pr)로서 투사된다.
도 1a 및 1b에 따르는 실시예들의 차이점은 2개의 카메라 칩(2u, 2o) 중 어느 것도 그 자체는 정렬 마크(9l, 9r)를 갖지 않고, 본 발명에 따르는 정렬 마크 투사 시스템(21)을 통해 하부 카메라(1u)의 감광성 표면(2u) 상으로 투사된 정렬 마크(9l' 및 9r')로서 투사되며, 따라서 광학 시스템(11")으로 도입된다.
도 1a-1c에 도시된 것은 광학 요소(3, 3o, 3u, 4, 4', 6u, 6o, 1u, 1o)가 서로에 대해 이미 완벽하게 정렬되었다는 요지와 동일하다. 이러한 이상적인 상태에 도달하고 광학 시스템(11, 11', 11")을 교정하기 위해 위해 수행될 필요가 있는 개별 프로세스 단계가 도 2a-2d 및 도 3a, 3b에 더 기재되어 있다. 명확성을 위해, 특히, 광 경로, 구체적으로, 조명 경로(7, 7') 및 이미징 경로(8) 및 광학 요소의 도시가 대부분 생략된다. 도 2a-2d는 도 1a에 따르는 광학 시스템(11)을 예시적이고 대표적인 방식으로 나타낸다. 도 2a는 본 발명에 따르는 제1 프로세스 단계(101)에서 본 발명에 따르는 도 1a에 따르는 2개의 광학 부분 시스템(12u, 12o)으로 구성된 광학 시스템(11)의 단순화된 비-실제 비율 개략도이다. 이 도시의 특징은, 특히, 하부 렌즈(6u)의 하부 이미지 평면(광학 평면이라도고 지칭됨)(5u)과 상부 렌즈(6o)의 상부 이미지 평면(5o) 사이 거리 d로 구성된다는 것이다.
정렬 마크(9l, 9r)는 X 방향에서 서로에 대해 거리 dx 및 Y 방향에서 거리 dy에서 감광성 표면(14su) 상에 위치한다.
광학 평면(5u 및 5o) 사이의 거리 d는, 상부 광학 평면(5o)이 하부 광학 평면(5u)의 하부 피사계심도(tu)와 교차하지 않거나, 하부 광학 평면(5u)이 상부 광학 평면(5o)의 상부 피사계심도(to)와 교차하지 않을 정도로 크다. 광학 평면(5u)은 하부 광학 부분 시스템(12u)의 이미지 평면이다.
그러나 이미지 평면(5u)으로 투사된 정렬 마크(9l, 9r)는 상부 광학 부분 시스템(12o)을 통해 상부 카메라 칩(2o)의 감광성 표면(14so) 상으로 투사되어야 한다. 그러나 하부 광학 시스템(12u)의 이미지 평면(5u)으로 투사되는 정렬 마크(9l, 9r)를, 포커싱된 방식으로 감광성 표면(14so) 상으로 이미징할 수 있기 위해, 광학 평면(5u)은, 동시에 상부 광학 부분 시스템(12o)에 대한 대물 평면을 나타내는 상부 광학 평면(5o)의 피사계심도(to) 내에 위치할 필요가 있다. 도 2a에 도시된 바와 같이 이러한 경우가 아닐 때, 투사된 정렬 마크(9pl, 9pr)가 아웃 포커스되도록 감광성 표면(14so) 상에 이미징된다(B-B 참조). 따라서 도 2a의 프로세스 단계가 2개의 광학 평면(5u 및 5o)을 서로 가까이 가도록 수행된다.
도 2b는 2개의 광학 부분 시스템(12u, 12o)으로 구성된, 본 발명에 따르는 제2 프로세스 단계(102)에서의 광학 시스템(11)의 비-실제 비율 개략도를 나타내며, 이 경우, 광학 평면(5u 및 5o)이 서로 더 가까이 가져가지며, 렌즈(6u, 6o) 사이에서 서로 교차하지 않는 범위까지 렌즈(6u 및 6o)의 광축(13u 및 13o)이 서로에 대해 이동된다.
광축(13u, 13o)의 이러한 큰 편차는 정렬 마크(9pl)만 상부 카메라(1u)의 시계 내에 위치하는 결과를 가진다(B-B 참조). 정렬 마크(9l)가 일시적으로 투사되는 광학 평면(5u)의 부분이 상부 광학 평면(5o)의 피사계심도(to) 내에 위치하기 때문에, 이는 포커싱되도록 디스플레이된다.
광축(13u 및 13o)의 서로를 향한 이동이 상부 카메라 칩(2o)의 상부 감광성 표면(14so) 상에 정렬 마크(9pl 및 9pr)를 갖고 투사된 이미지의 이동을 도출한다. 이 이동은 정렬 마크(9pl, 9pr) 중 하나가 감광성 표면(14so) 상으로 투사되지 않아서 보이지 않을 정도의 강도로 이뤄질 수 있다. 특정 경우, 이는 정렬 마크(9pr)이다. 따라서 도 2b의 프로세스 단계는 2개의 정렬 마크(9pl, 9pr)를 상부 카메라(1o)의 시계 내로 가져간다.
도 2c는 2개의 광학 부분 시스템(12u, 12o)으로 구성된 본 발명에 따른 제3 프로세스 단계(103)에서의 광학 시스템(11)의 비-실제 비율의 단순화된 개략도를 도시하며, 여기서, 2개의 투사된 정렬 마크(9pl, 9pr)가 상부 카메라(1o)의 시계 내에 있지만, 2개의 광학 평면(5u 및 5o)이 서로에 대해 강력하게 기울어져 있다. 하부 광학 평면(5u)의 일부분이 상부 광학 평면(5o)의 상부 피사계심도(to) 안에 위치하며, 그 밖의 다른 부분이 밖에 위치한다.
도 2b의 기재에 대한 유사한 관측에서, 정렬 마크(9l)가 정렬 마크(9pl)로서 포커싱된 방식으로 이미징되고, 정렬 마크(9r)가 정렬 마크(9pr)로서 아웃 포커스되도록 이미징된다. 특히 렌즈(6u, 6o)의 하부 광학 부분 시스템(12u) 및/또는 상부 광학 부분 시스템(12o)의 대응하는 이동에 의해, 투사된 정렬 마크(9pl 및 9pr) 모두 포커스 방식으로 디스플레이되도록, 광학 평면(5u 및 5o)이 서로 정렬될 수 있다.
이 기술로부터, 본 발명에 따르는 방법에 의해 거의 측정될 수 없고 따라서 조절될 수 있는 최소 웨지 오차(minimal wedge error)가 계산될 수 있는 방식이 수학적으로 도출될 수 있다. 명확성을 위해, 계산을 위해 2개의 광학 평면(5u, 5o)이 x 축에 평행하여 위치하는 틸트 축(20)을 중심으로만 기울어짐이 가정된다. to는 상부 광학 평면(5o)의 피사계심도일 것이며 dx는 정렬 마크(9l, 9r) 간 거리일 것이다. 그렇다면
Figure pct00001
이다.
따라서 최소 수정 가능한 웨지 오차가
Figure pct00002
이다.
수정 가능한 웨지 오차가 작을수록, 정렬 마크(9l, 9r) 사이의 거리 dx가 크고, 상부 광학 평면(5o)의 폭 to의 심도가 작아진다. 따라서 도 2c의 프로세스 단계 광학 평면(5u, 5o) 사이의 웨지 오차를 크게 최소화할 것이다.
도 2d는 본 발명에 따르는 제4 프로세스 단계(104)에서의, 최적 상태에서의 2개의 광학 부분 시스템(12u, 12o)으로 구성된 광학 시스템(11)의 비-실제 비율의 단순화된 개략도를 도시하며, 여기서, 투사된 정렬 마크(9l 및 9r)에 대한 이미지 평면을 나타내는 광학 평면(5u)이 동시에 상부 광학 부분 시스템(12o)에 대한 대물 평면으로 역할하는 상부 광학 평면(5o)의 피사계심도(to) 내에 위치하고 따라서 투사된 정렬 마크(9pl 및 9pr) 내에 위치한다. 2개의 평면(5u 및 5o)이 서로에 평행인 것이 바람직하다. 그러나, 실제로는, 2개의 평면이 서로에 대해 비-소실각(non-vanishing angle)을 항상 가질 것이다. 2개의 평면(5u 및 5o) 간 각도가 5° 미만, 바람직하게는 1° 미만, 더 바람직하게는 0.1° 미만, 가장 바람직하게는 0.01° 미만, 가장 바람직하게는 0.001° 미만이다. 해당 분야의 통상의 기술자라면, 2개의 평면 간 각이 2개의 평면 법선 간 각과 동일함을 알 것이다.
하부 광학 평면(5u)이 상부 광학 평면의 피사계심도(to) 내에 위치한다는 사실 때문에, 정렬 마크(9l 및 9r)가 포커스된 정렬 마크(9pl 및 9pr)로서 디스플레이된다(B-B 참조).
원하는, 이상적인 위치(9il, 9ir)에 대한 정렬 마크(9pl, 9pr)의 미세 교정(도 3b 참조)이 이 프로세스 단계에서 발생한다. 따라서 도 2d의 프로세스 단계가 정렬 마크(9pl, 9pr)의, 특히, x 및/또는 y 방향으로의 미세 교정을 수행한다.
도 3a는 하부 카메라 칩(2u)의 감광성 영역(14su)의 비-실제 비율의 확대된 개략도이다. 대응하는 정렬 마크(9l, 9r)가 나타날 수 있다. 정렬 마크(9l, 9r)의 위치가 하부 검출기 좌표계(xdu, ydu)에 대해 가장 잘 특정될 수 있다. 하부 검출기 좌표계(xdu, ydu)의 원점이, 예를 들어, 감광성 표면(14su)의 좌측 상부 모서리에 위치한다.
도 3b는 본 발명에 따르는 제4 프로세스 단계(104)의 시작에서 상부 카메라 칩(2o)의 감광성 영역(14so)의 비-실제 비율의 단순화된 확대 개략도이다.
투사된 정렬 마크(9pl, 9pr)가 이상적인 위치(9il, 9ir)와 일치하지 않음을 알 수 있다. 상부 감광성 표면(14so)이 상부 검출기 좌표계(xdo, ydo)를 가진다. 상부 검출기 좌표계(xdo, ydo)의 원점이 감광성 표면(14so)의 좌측 상부 모서리 내에 위치한다.
감광성 영역(14su, 14so)이 동일한 특성, 가령, 길이, 폭, x 방향 분해능, y 방향 분해능 등을 갖는 경우, 또는 짧게, 동일한 카메라 칩(2u, 2o)이 사용되는 경우, 검출기 좌표계(xdo, ydo) 내 이상적인 위치(9il, 9ir)의 좌표가 하부 검출기 좌표계(xdu, ydu) 내 정렬 마크(9l, 9r)의 좌표에 대응하는 것이 바람직하다.
추가 조건이 검출기 좌표계 (xdu, ydu) 및 (xdo, ydo)의 원점의 선택임이 올바르고 항상 동일한 것임 자명하다.
광학 시스템(11, 11', 11") 내 공학 요소의 추가 적응을 이용해, 정렬 마크(9pl, 9pr)가 이상적인 위치(9il, 9ir)에 대해 교정될 수 있다. 검출기 좌표계(xdo, ydo)에 대한 정렬 마크(9pl, 9pr)의 병진 이동 및/또는 회전이 또한 발생할 수 있다.
완벽한 교정이 완벽하게 가능하지 않거나 및/또는 너무 오래 걸리기 때문에 경제적으로 바람직하지 않은 경우, 정렬 마크(9pl, 9il 또는 9pr, 9ir) 각각이 서로 완전하게 일치하지 않을 것이며, 서로에 대해 병진 이동 및/또는 회전될 것이다. 그런 다음 정렬 프로세스가 이 단계에서 종료될 것이다. 본 발명에 따라, 시스템은 검출기 좌표계(xdo, ydo)와 관련하여 정렬 마크(9pl, 9il, 9pr, 9ir)의 좌표를 저장한다. 이러한 방식으로 교정된 광학 시스템이, 제1 기판의 제1 기판 표면 내 제1 정렬 마크가 제2 기판의 제2 기판 표면의 제2 정렬 마크와 서로 정렬될 필요가 있도록 다음의 프로세스에서 사용되는 경우, 특정 및 저장된 병진 및/또는 회전 이동이 보정을 위해 사용될 필요가 있다.
도 3c는 본 발명에 따르는 제4 프로세스 단계(104)의 종료 부분에서 상부 카메라 칩(2o)의 감광성 영역(14so)의 비-실제 비율의 단순화된 확대 개략도이다. 정렬 마크(9pl, 9pr)가 이상적인 위치(9il, 9ir)에 위치한다. 따라서 광학 시스템(11, 11', 11")이 교정된다. 본 발명에 따르는 프로세스의 명확하고 선호되는 목적은 투사된 정렬 마크(9pl, 9pr)를 이상적인 위치(9il, 9ir)와 일치하게 만드는 것이며, 투사된 정렬 마크(9pl, 9pr)를 이상적인 위치(9il, 9ir)와 일치하도록 만들지 않고 대신, 투사된 정렬 마크(9pl, 9pr)와 이상적인 위치(9il, 9ir) 간 회전 및/또는 병진 이동을 저장하는 옵션이 개시된다. 이 저장된 정보를 이용해, 조절 및/또는 이미지 보정이 언제든지 수행될 수 있다. 이러한 조절 및/또는 이미지 보정의 수행이 계산 파워과 연관된다. 특히, 광학 시스템(11, 11', 11")의 광학 및/또는 기계적 구성요소의 허용오차 때문에 정렬 마크(9pl, 9pr)가 이상적인 위치(9il, 9ir)와 완전히 일치되도록 만들어질 수 없음이 또한 고려될 수 있다. 이 경우, 회전 및/또는 병진 이동이 저장되는 것이 바람직하다. 조절 및/또는 이미지 보정은 항상 가능한 정확한 결과를 획득하도록 수행되는 것이 바람직하다.
도 4a는 본 발명에 따르는 제1 실시예에 따르는 분해된 카메라 칩(2u)의 비-실제 비율의 등각투상도이다. 카메라 칩(2u)은 감광성 표면(14su)을 갖는 칩 캐리어(14)로 구성된다.
대부분의 경우, 칩 캐리어(14)는 보호 플레이트(15), 특히 유리 플레이트로 밀봉된다. 밀봉재는 큰 힘에 의해서만 깨질 수 있으며 일상적으로 칩 캐리어(14), 특히, 감광성 표면(14su)의 파괴를 도출한다. 따라서 정렬 마크(9l, 9r)는 보호 플레이트(15)로 인한 밀봉 전에 칩 제조업체에 의해 생성되어야 하는 것이 바람직하다.
추가 유리 플레이트(16), 특히, 광학 필터가 보호 플레이트(15)에 장착 및 고정될 수 있다. 대부분의 부품에 대해, 모든 구성요소(14, 15, 16)가 프레임(17)에 의해 고정된다.
도 4b는 본 발명에 따르는 또 다른 실시예에 따른 분해된 카메라 칩(2u)의 비-실제 비율의 등각투상도이며, 이 경우, 본 발명에 따르는 개별 마킹 플레이트(18)가 정렬 마크(9l, 9r)를 포함하며 보호 플레이트(15) 바로 직후에 따라서 감광성 표면(14su) 상에 가능한 가까이 고정된다. 정렬 마크(9l, 9r)는 감광성 표면(14su)을 대면하는 마킹 플레이트(18)의 측부 상에 위치하여, 정렬 마크(9l, 9r)와 감광성 표면(14su) 간 거리를 더 감소시키는 것이 바람직하다.
대부분의 카메라 칩(2u)의 경우, 마킹 플레이트(18)의 삽입이 비교적 쉽게 수행될 수 있는데, 보호 플레이트(15) 위 모든 구성요소가 쉽게, 특히, 심지어 내부적으로 제거될 수 있다. 따라서 이러한 카메라 칩(2u)은, 특히 필터를 이용해, 특정 경우, 마킹 플레이트(18)에 의해, 확장될 수 있다.
1o, 1u 카메라
2o, 2u 카메라 칩
3, 3o, 3u 거울
4, 4' 렌즈
5o, 5u 광학 평면, 특히, 대물 평면 또는 이미지 평면
6o, 6u 렌즈
7, 7', 7" 조명 경로
8 이미징 경로
9l, 9r, 9l', 9r' 정렬 마크
9pl, 9pr 투사된 정렬 마크
9il, 9ir 이상적인 정렬 마크
10 광원
11, 11', 11" 광학 시스템
12u, 12u', 12u" 광학 부분 시스템
12o, 12o', 12o" 광학 부분 시스템
13u, 13o 광축
14 칩 캐리어
14so, 14su 감광성 표면
15 보호 플레이트
16 유리 플레이트, 특히, 필터
17 프레임
18 마킹 플레이트
19 표면
20 틸트 축
21 정렬 마크 투사 시스템
α 광학 평면들 간 각
A-A 단면 도시
B-B 단면 도시
d 거리
dx, dy 거리
tu, to 피사계심도
xdu, ydu 좌표

Claims (15)

  1. 광학 시스템(11, 11', 11")의 서로 대향하여 위치하도록, 특히, 서로 상하로 배열된 2개의 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")을 정렬하기 위한 방법으로서, 상기 방법은
    정렬 마크(9l, 9r, 9l', 9r')를 제1 광학 부분 시스템(12u, 12u', 12u"), 특히 하부 광학 부분 시스템의 이미지 평면(5u)으로 투사하는 단계,
    정렬 마크(9l, 9r, 9l', 9r')를 제1 이미지 평면(5u)으로부터 제2 광학 부분 시스템(12o, 12o', 12o"), 특히 상부 광학 부분 시스템의 감응성 표면(14so) 상으로 투사하는 단계,
    감응성 표면(14so)의 피사계심도 내 정렬 마크(9l, 9r, 9l', 9r')의 투사가 이상적인 위치(9il, 9ir)로 이미징되도록, 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")을 서로에 대해 정렬하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, 정렬 마크(9l, 9r)를 조명하기 위한 광(7)이, 적어도 하나의 광원(10), 특히 램프, 바람직하게는 할로겐 램프, 및 적어도 하나의 거울(3)을 통해, 제1 및/또는 제2 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")으로 연결되는, 방법.
  3. 제1항 또는 제2항에 있어서, 정렬 마크(9l, 9r)를 조명하기 위한 주변광(7')이 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")의 적어도 하나의 위치, 특히, 제1 카메라(1u) 및/또는 거울(3, 3u, 3o)에서 연결되고, 바람직하게는, 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")의 차폐부가 설치되지 않는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 정렬 마크 투사 시스템(21)에 의해, 정렬 마크(9l', 9r')가 제1 카메라(1u)의 제1 카메라 칩(2u)의 제1 감응성 표면(14su) 상으로 투사되며, 특히, 정렬 마크(9l', 9r')는 LED 필드를 포함 및/또는 마스크로 구현되는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")은 서로 대향하여 위치하는 2개의 렌즈(6o, 6u)를 포함하고, 상기 2개의 렌즈의 이미지 평면(5o, 5u) 및/또는 광축(13o, 13u)은 서로에 대해 정렬되는, 방법.
  6. 제5항에 있어서, 적어도 렌즈(6o, 6u)는 기판, 특히 웨이퍼를 정렬하기 위한 시스템의 일부인, 방법.
  7. 제5항 또는 제6항에 있어서, 상기 방법은
    제1 카메라(1u)의 제1 카메라 칩(2u)의 제1 감응성 표면(14su) 상에 및/또는 그 근방에 정렬 마크(9l, 9r)를 배열 및/또는 정렬 마크(9l', 9r')를 제1 카메라(1u)의 제1 카메라 칩(2u)의 제1 감응성 표면(14su) 상으로 투사하는 단계,
    제1 카메라 칩(2u)으로부터 제1 광학 부분 시스템(12u, 12u', 12u")을 통해 제1 이미지 평면(5u)으로 정렬 마크(9l, 9r, 9l', 9r')를 투사하는 단계 - 제1 광학 부분 시스템(12u, 12u', 12u")은 제1 렌즈(6u)를 가지며, 상기 제1 이미지 평면(5u)은 렌즈(6o, 6u) 사이에 배열됨 - ,
    제1 이미지 평면(5u)으로부터 제2 광학 부분 시스템(12o, 12o', 12o")을 통해 제2 카메라(1o)의 제2 카메라 칩(2o)의 제2 감응성 표면(14so) 상으로 정렬 마크(9l, 9r, 9l', 9r')를 투사하는 단계 - 제2 광학 부분 시스템(12o, 12o', 12o")은 제2 렌즈(6o)를 가짐 - 를 포함하는, 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 정렬을 위해 렌즈(6o, 6u)가 서로에 대해 병진 이동 및/또는 회전 방식으로 이동되는, 방법.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 정렬을 위해 렌즈(6o, 6u)가, 제1 렌즈(6u)의 제1 이미지 평면(5u)이 제2 렌즈(6o)의 제2 대물 평면(5o)의 피사계심도(to)에 위치하도록 접근하는, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 정렬 마크(9l, 9r)는 제1 카메라(1u)의 제1 카메라 칩(2u)의 제1 감응성 표면(14su)에 직접 부착되는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 정렬 마크(9l, 9r)가 제1 카메라 칩(2u)의 제1 감응성 표면(14su)에 직접 부착되며, 정렬 마크(9l, 9r)는 비-작동 픽셀의 누적이고, 특히 십자가 형태를 갖는, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 정렬 마크(9l, 9r)는 제1 카메라(1u)의 제1 카메라 칩(2u) 내 개별 마킹 플레이트(18)에 부착되며, 정렬 마크(9l, 9r)와 제1 카메라 칩(2u)의 제1 감응성 표면(14su) 간 거리는 1 ㎜ 미만, 바람직하게는, 100 ㎛ 미만, 더 바람직하게는, 10 ㎛ 미만, 더 바람직하게는, 1 ㎛ 미만, 가장 바람직하게는 0.1 ㎛ 미만인, 방법.
  13. 광학 시스템(11, 11', 11")의, 서로 대향하여 위치하도록, 특히, 서로 상하로 배열된 2개의 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")을, 특히, 청구항 제1항 내지 제12항 중 어느 한 항에 따르는 방법에 의해, 정렬하기 위한 시스템(11, 11', 11")으로서, 상기 시스템은
    제1 광학 부분 시스템(12u, 12u', 12u"), 특히, 하부 광학 부분 시스템의 이미지 평면(5u)에 정렬 마크(9l, 9r, 9l', 9r')를 투사하기 위한 제1 카메라 칩(2u)을 포함하는 제1 카메라(1u),
    제1 이미지 평면(5u)으로부터 제2 광학 부분 시스템(12o, 12o', 12o"), 특히, 상부 광학 부분 시스템의 감응성 표면(14so)으로 정렬 마크(9l, 9r, 9l', 9r')를 투사하기 위한 수단,
    정렬 마크(9l, 9r, 9l', 9r')의 투사(9pl, 9pr)가 감응성 표면(14so)의 피사계심도 내 이상적인 위치(9il, 9ir)에 이미징될 수 있도록, 광학 부분 시스템(12u, 12u', 12u", 12o, 12o', 12o")을 서로에 대해 정렬하기 위한 수단
    을 포함하는, 시스템.
  14. 제13항에 있어서, 정렬 마크(9l', 9r')는 정렬 마크 투사 시스템(21)에 의해 제1 카메라(1u)의 제1 카메라 칩(2u)의 제1 감응성 표면(14su) 상으로 투사되며, 정렬 마크(9l', 9r')는 특히 LED 필드를 포함 및/또는 마크로서 구현되는, 시스템.
  15. 청구항 제13항 또는 제14항에 따르는 시스템() 및/또는 청구항 제1항 내지 제12항 중 어느 한 항에 따르는 방법을 위한, 감응성 표면(14su) 상 및/또는 그 근방에 정렬 마크(9l, 9r)를 포함하는 카메라 칩(2u).
KR1020197024993A 2017-03-16 2018-02-22 2개의 광학 부분 시스템을 정렬하기 위한 방법 및 디바이스 KR102546940B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017105697.1A DE102017105697A1 (de) 2017-03-16 2017-03-16 Verfahren und Vorrichtung zur Ausrichtung zweier optischer Teilsysteme
DE102017105697.1 2017-03-16
PCT/EP2018/054433 WO2018166772A1 (de) 2017-03-16 2018-02-22 Verfahren und vorrichtung zur ausrichtung zweier optischer teilsysteme

Publications (2)

Publication Number Publication Date
KR20190126068A true KR20190126068A (ko) 2019-11-08
KR102546940B1 KR102546940B1 (ko) 2023-06-22

Family

ID=61557254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024993A KR102546940B1 (ko) 2017-03-16 2018-02-22 2개의 광학 부분 시스템을 정렬하기 위한 방법 및 디바이스

Country Status (9)

Country Link
US (1) US11209739B2 (ko)
EP (1) EP3596751B1 (ko)
JP (1) JP7143314B2 (ko)
KR (1) KR102546940B1 (ko)
CN (1) CN110366773B (ko)
DE (1) DE102017105697A1 (ko)
SG (1) SG11201906918SA (ko)
TW (1) TWI714833B (ko)
WO (1) WO2018166772A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113784814B (zh) * 2019-05-08 2023-08-15 东京毅力科创株式会社 接合装置、接合***以及接合方法
US20220223483A1 (en) * 2019-05-22 2022-07-14 Vuereal Inc. An alignment process for the transfer setup
US11136202B2 (en) * 2020-01-06 2021-10-05 Asm Technology Singapore Pte Ltd Direct transfer apparatus for electronic components
JP2023183276A (ja) * 2022-06-15 2023-12-27 キオクシア株式会社 接合装置、接合方法、及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303865A (ja) * 2002-04-08 2003-10-24 Tokyo Seimitsu Co Ltd 位置決め装置及びプローバ装置
WO2009139189A1 (ja) * 2008-05-15 2009-11-19 株式会社ニコン 位置検出装置、基板重ね合わせ装置、及び光軸合わせ方法
JP2011159821A (ja) * 2010-02-01 2011-08-18 Nikon Corp 位置検出装置及びデバイスの製造方法
JP2011250366A (ja) * 2010-05-31 2011-12-08 Hitachi Kokusai Electric Inc 撮像素子の位置調整装置
JP2013105936A (ja) * 2011-11-15 2013-05-30 Canon Inc 位置検出装置および露光装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442583A (en) * 1966-12-19 1969-05-06 Ibm Mask alignment system using coherent fiber bundle
US3752589A (en) * 1971-10-26 1973-08-14 M Kobayashi Method and apparatus for positioning patterns of a photographic mask on the surface of a wafer on the basis of backside patterns of the wafer
JPS5636566B2 (ko) * 1973-06-18 1981-08-25
US4417123A (en) * 1981-07-06 1983-11-22 The United States Of America As Represented By The Secretary Of The Navy Laser formed video tube calibration markers
JPH0723933B2 (ja) * 1985-08-20 1995-03-15 株式会社ニコン 光路長補償光学系
JPS62262426A (ja) 1986-05-09 1987-11-14 Canon Inc 露光装置
JP2658051B2 (ja) 1987-05-15 1997-09-30 株式会社ニコン 位置合わせ装置，該装置を用いた投影露光装置及び投影露光方法
US5260771A (en) * 1988-03-07 1993-11-09 Hitachi, Ltd. Method of making semiconductor integrated circuit, pattern detecting method, and system for semiconductor alignment and reduced stepping exposure for use in same
NL8900991A (nl) * 1989-04-20 1990-11-16 Asm Lithography Bv Apparaat voor het afbeelden van een maskerpatroon op een substraat.
JP3109852B2 (ja) * 1991-04-16 2000-11-20 キヤノン株式会社 投影露光装置
JPH08264427A (ja) * 1995-03-23 1996-10-11 Nikon Corp アライメント方法及びその装置
JP2994232B2 (ja) * 1995-07-28 1999-12-27 ウシオ電機株式会社 マスクとマスクまたはマスクとワークの位置合わせ方法および装置
US5767523A (en) * 1997-04-09 1998-06-16 Svg Lithography Systems, Inc. Multiple detector alignment system for photolithography
AT405775B (de) 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
JP3472120B2 (ja) * 1998-01-30 2003-12-02 株式会社東芝 測定マークの配置方法
US6222198B1 (en) * 1998-11-20 2001-04-24 Mems Optical Inc. System and method for aligning pattern areas on opposing substrate surfaces
CN1330494C (zh) * 2002-09-30 2007-08-08 索尼株式会社 电子部件对准方法及其所使用的装置
US7333175B2 (en) * 2004-09-13 2008-02-19 Asml Netherlands, B.V. Method and system for aligning a first and second marker
DE102005013755C5 (de) * 2005-03-22 2013-03-07 Trioptics Gmbh Verfahren zur Herstellung von Systemen zusammengesetzter Linsen
FR2894685A3 (fr) * 2005-12-09 2007-06-15 6115187 Canada Inc Procede et dispositif d'identification et de calibration d'optiques panoramiques
US7433038B2 (en) * 2006-04-27 2008-10-07 Asml Netherlands B.V. Alignment of substrates for bonding
US20080292177A1 (en) * 2007-05-23 2008-11-27 Sheets Ronald E System and Method for Providing Backside Alignment in a Lithographic Projection System
EP2299472B1 (de) 2009-09-22 2020-07-08 EV Group E. Thallner GmbH Vorrichtung zum Ausrichten zweier Substrate
JP4831842B2 (ja) * 2009-10-28 2011-12-07 三菱重工業株式会社 接合装置制御装置および多層接合方法
EP2463892B1 (de) * 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
CN202615113U (zh) * 2011-08-15 2012-12-19 中山新诺科技有限公司 曝光***、校准***和光学引擎
US9001305B2 (en) * 2011-10-11 2015-04-07 Wenhui Mei Ultra-large size flat panel display maskless photolithography system and method
WO2013182562A1 (en) * 2012-06-04 2013-12-12 Micronic Mydata AB Optical writer for flexible foils
TWI543328B (zh) * 2012-08-01 2016-07-21 天鈺科技股份有限公司 具有對準標記的半導體器件以及顯示裝置
DE102013004738A1 (de) * 2013-03-12 2014-10-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur zielgerichteten Justierung von optischen Bauelementen zu einer Bezugsachse
CN104133350B (zh) * 2013-05-03 2017-02-08 上海微电子装备有限公司 用于光刻设备的对准***和方法
SG2014014054A (en) 2013-06-17 2014-10-30 Ev Group E Thallner Gmbh Device and Method for Alignment of substrates
CN103412428B (zh) * 2013-07-24 2016-01-27 北京京东方光电科技有限公司 一种对位***
JP6042564B2 (ja) * 2013-12-06 2016-12-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をアライメントする装置及び方法
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
KR102396022B1 (ko) * 2017-03-16 2022-05-09 에베 그룹 에. 탈너 게엠베하 적어도 세 개의 기판들을 결합하기 위한 방법
US11121091B2 (en) * 2017-03-20 2021-09-14 Ev Group E. Thallner Gmbh Method for arranging two substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303865A (ja) * 2002-04-08 2003-10-24 Tokyo Seimitsu Co Ltd 位置決め装置及びプローバ装置
WO2009139189A1 (ja) * 2008-05-15 2009-11-19 株式会社ニコン 位置検出装置、基板重ね合わせ装置、及び光軸合わせ方法
JP2011159821A (ja) * 2010-02-01 2011-08-18 Nikon Corp 位置検出装置及びデバイスの製造方法
JP2011250366A (ja) * 2010-05-31 2011-12-08 Hitachi Kokusai Electric Inc 撮像素子の位置調整装置
JP2013105936A (ja) * 2011-11-15 2013-05-30 Canon Inc 位置検出装置および露光装置

Also Published As

Publication number Publication date
US20200174383A1 (en) 2020-06-04
CN110366773A (zh) 2019-10-22
JP7143314B2 (ja) 2022-09-28
EP3596751B1 (de) 2022-03-30
DE102017105697A1 (de) 2018-09-20
CN110366773B (zh) 2023-10-20
KR102546940B1 (ko) 2023-06-22
JP2020511783A (ja) 2020-04-16
EP3596751A1 (de) 2020-01-22
WO2018166772A1 (de) 2018-09-20
SG11201906918SA (en) 2019-08-27
TWI714833B (zh) 2021-01-01
US11209739B2 (en) 2021-12-28
TW201839526A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
KR102546940B1 (ko) 2개의 광학 부분 시스템을 정렬하기 위한 방법 및 디바이스
JP4767255B2 (ja) レンズにおける表裏面の光軸偏芯量の測定方法
JP4886549B2 (ja) 位置検出装置および位置検出方法
TW504781B (en) Focusing control mechanism, and inspection apparatus using same
JP5757930B2 (ja) リソグラフィ装置およびデバイス製造方法
US9915878B2 (en) Exposure apparatus, exposure method, and device manufacturing method
KR20230052883A (ko) 동축 투시 검사 시스템
US5640243A (en) Position detection method
KR100708770B1 (ko) 위치검출장치, 표면형상 추정장치, 그리고, 노광장치 및 이것을 이용한 디바이스의 제조방법
JP2010183028A (ja) パターン描画装置およびパターン描画方法
JP2023510738A (ja) ３次元カメラの座標系を２次元カメラの入射位置に移動させる方法
CN110865516B (zh) 曝光装置
JP2005172686A (ja) 両面加工位置計測装置及びその方法
JP4969279B2 (ja) 位置検出方法および位置検出装置
JP2004146702A (ja) 光学特性計測方法、露光方法及びデバイス製造方法
EP1231515A1 (en) Lithographic apparatus and device manufacturing method
JP2005129557A (ja) 収差測定装置、露光装置、収差測定方法及び露光方法、並びにデバイス製造方法
KR20060110893A (ko) 얼라인 마크 위치인식방법
US20230400294A1 (en) Thickness measurement device
JP2004165307A (ja) 像検出方法、光学特性計測方法、露光方法及びデバイス製造方法
JPH04199505A (ja) 位置合わせ装置
JP4184983B2 (ja) 位置合わせ方法
JP2004146703A (ja) 光学特性計測方法、露光方法及びデバイス製造方法
JPH03151625A (ja) アライメント装置
JP2681649C (ko)

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant