KR20190126018A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20190126018A
KR20190126018A KR1020180050161A KR20180050161A KR20190126018A KR 20190126018 A KR20190126018 A KR 20190126018A KR 1020180050161 A KR1020180050161 A KR 1020180050161A KR 20180050161 A KR20180050161 A KR 20180050161A KR 20190126018 A KR20190126018 A KR 20190126018A
Authority
KR
South Korea
Prior art keywords
layer
electrode
pixel
protective layer
auxiliary electrode
Prior art date
Application number
KR1020180050161A
Other languages
English (en)
Other versions
KR102480092B1 (ko
Inventor
이덕중
정지영
김아롱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180050161A priority Critical patent/KR102480092B1/ko
Priority to US16/378,905 priority patent/US10727433B2/en
Priority to TW108113081A priority patent/TWI816776B/zh
Priority to CN201910362389.7A priority patent/CN110416261A/zh
Publication of KR20190126018A publication Critical patent/KR20190126018A/ko
Application granted granted Critical
Publication of KR102480092B1 publication Critical patent/KR102480092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3297—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H01L27/3258—
    • H01L27/3276—
    • H01L51/50—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

본 발명의 일 실시예는, 디스플레이영역과 디스플레이영역 외측의 주변영역을 포함하는 기판과, 디스플레이영역에 상호 이격되어 배치된 화소전극들과, 화소전극들의 상면을 노출하고 화소전극들의 가장자리를 덮으며 무기 절연물을 포함하는 화소정의막과, 화소정의막 상에 배치된 보조전극과, 화소전극들 중 제1화소전극 상에 배치된 제1중간층과, 제1중간층 상에 배치된 제1대향전극과, 화소전극들 중 제1화소전극과 이웃한 제2화소전극 상에 배치된 제2중간층과, 제2중간층 상에 배치되며 보조전극을 통해 제1대향전극과 전기적으로 연결된 제2대향전극과, 주변영역에 배치되는 전원전압공급라인과, 보조전극과 전원전압공급라인을 전기적으로 연결하는 연결전극층을 포함하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
유기발광 표시장치는 화소들 각각이 유기발광다이오드를 구비하는 디스플레이 장치이다. 유기발광다이오드는 화소전극과, 발광층 및 대향전극을 포함한다.
풀 컬러(full color)를 구현하는 유기 발광 표시 장치의 경우, 각 화소영역 마다 서로 다른 색의 빛이 방출되며, 각 화소의 발광층, 및 복수의 화소들에 있어서 일체로 형성되는 대향전극은 증착 마스크를 이용하여 형성될 수 있다. 유기 발광 표시 장치가 점차 고해상도화 됨에 따라 증착 공정시 사용되는 마스크의 오픈슬릿(open slit)의 폭이 점점 좁아지고 있으며 그 산포 또한 점점 더 감소될 것이 요구되고 있다. 또한, 고해상도 유기 발광 표시 장치를 제작하기 위해서는 쉐도우 현상(shadow effect)을 줄이거나 없애는 것이 요구되고 있다. 그에 따라, 기판과 마스크를 밀착시킨 상태에서 증착 공정을 진행하는 방법이 사용될 수 있다.
그러나, 기판과 마스크를 밀착시킨 상태에서 증착 공정을 진행하는 경우, 마스크가 화소정의막을 손상시키는 등의 문제가 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 각 화소마다 패터닝된 대향전극들을 포함하는 디스플레이 장치 및 해당 디스플레이 장치에서 대향전극들에 공통전원전압을 인가하기 위한 구조를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판; 상기 디스플레이영역에 상호 이격되어 배치된 화소전극들; 상기 화소전극들의 상면을 노출하고 상기 화소전극들의 가장자리를 덮으며, 무기 절연물을 포함하는 화소정의막; 상기 화소정의막 상에 배치된 보조전극; 상기 화소전극들 중 제1화소전극 상에 배치된 제1중간층; 상기 제1중간층 상에 배치된 제1대향전극; 상기 화소전극들 중 상기 제1화소전극과 이웃한 제2화소전극 상에 배치된 제2중간층; 상기 제2중간층 상에 배치되며, 상기 보조전극을 통해 제1대향전극과 전기적으로 연결된 제2대향전극; 상기 주변영역에 배치되는 전원전압공급라인; 및 상기 보조전극과 상기 전원전압공급라인을 전기적으로 연결하는 연결전극층;을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 전원전압공급라인은, 평면 상에서 상기 보조전극과 이격된 채 상기 보조전극을 부분적으로 둘러쌀 수 있다.
본 실시예에 있어서, 상기 보조전극 및 상기 전원전압공급라인 위에 배치될 수 있다.
본 실시예에 있어서, 상기 보조전극은 상기 화소정의막의 상면과 직접 접촉할 수 있다.
본 실시예에 있어서, 상기 제1대향전극 및 상기 제2대향전극 중 적어도 어느 하나를 커버하는 도전성 보호층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 도전성 보호층의 폭은 상기 적어도 어느 하나의 대향전극의 폭 보다 크고, 상기 대향전극 및 상기 보조전극과 직접 접촉할 수 있다.
본 실시예에 있어서, 상기 연결전극층의 물질과 상기 도전성 보호층의 물질은 동일할 수 있다.
본 실시예에 있어서, 상기 도전성 보호층은 투명 도전성 산화물을 포함할 수 있다.
본 실시예에 있어서, 상기 제1대향전극 및 상기 제2대향전극 중 적어도 어느 하나를 커버하는 절연성 보호층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 절연성 보호층은 무기 절연물을 포함할 수 있다.
본 실시예에 있어서, 상기 연결전극층 상을 커버하는 절연층을 더 포함하며, 상기 절연층은 상기 절연성 보호층과 동일한 물질을 포함할 수 있다.
본 발명의 다른 실시예는, 디스플레이영역에 상호 이격되어 배치된 화소전극들; 상기 화소전극들의 상면을 노출하고 상기 화소전극들의 가장자리를 덮으며, 무기 절연물을 포함하는 화소정의막; 상기 화소정의막 상에 배치된 보조전극; 상기 화소전극들 중 제1화소전극 상에 배치된 제1중간층 및 제1대향전극; 상기 제1대향전극 상의 제1도전성 보호층; 상기 화소전극들 중 제2화소전극 상에 배치된 제2중간층 및 제2대향전극; 및 상기 제2대향전극 상의 제2도전성 보호층;을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 보조전극은 상기 디스플레이영역을 커버하되, 상기 화소전극과 대응하는 홀들을 포함할 수 있다.
본 실시예에 있어서, 상기 보조전극은 상기 화소정의막 위에만 위치할 수 있다.
본 실시예에 있어서, 상기 제1도전성 보호층 및 상기 제2도전성 보호층 각각의 단부는, 상기 보조전극과 접촉할 수 있다.
본 실시예에 있어서, 상기 제1도전성 보호층 및 상기 제2도전성 보호층 중 적어도 어느 하나는 투명 도전성 산화물을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 도전성 보호층 및 상기 제2도전성 보호층 각각에 대응하는 제1절연성 보호층 및 제2절연성 보호층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1절연성 보호층 및 상기 제2절연성 보호층은 무기 절연물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제1절연성 보호층 및 상기 제2절연성 보호층 각각의 단부는, 상기 보조전극과 접촉할 수 있다.
본 실시예에 있어서, 상기 화소정의막은 각 화소전극의 단부와 대응되는 위치에 구비된 둔턱을 포함할 수 있다.
본 실시예에 있어서, 상기 화소정의막 아래에 배치된 절연층을 더 포함하며, 상기 절연층으로부터 상기 화소정의막 중 상기 각 화소전극과 비중첩하는 영역까지 높이는, 상기 절연층으로부터 상기 둔턱까지 높이 보다 작을 수 있다.
본 실시예에 있어서, 상기 보조전극과 전기적으로 연결된 전원전압공급라인을 더 포함할 수 있다.
본 실시예에 있어서, 상기 전원전압공급라인은 상기 보조전극과 이격되어 배치될 수 있다.
본 실시예에 있어서, 상기 보조전극과 상기 전원전압공급라인을 전기적으로 연결하는 연결전극층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 연결전극층은 상기 보조전극의 가장자리 및 상기 전원전압공급라인을 커버할 수 있다.
본 발명의 실시예들에 따르면, 화소정의막을 통해 불순물이 유입되어 유기발광다이오드가 열화되는 것을 방지할 수 있다. 또한, 실시예들에 따르면, 보호층(들) 및 보조전극, 연결전극층 등의 구조를 이용하여 화소별로 패터닝된 대향전극들을 공정 중 또는 공정 이후에 보호할 수 있을 뿐만 아니라 대향전극들에 공통전원전압을 안정적으로 인가할 수 있다. 그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 III-III'선에 따른 단면에 해당한다.
도 4a는 본 발명의 일 실시예에 따른 화소정의막의 경사면 주변을 나타낸 확대도이다.
도 4b는 도 4a의 변형 실시예이다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에서 보조전극과 전원전압공급라인의 전기적 연결을 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 12 내지 도 15c는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 공정에 따른 단면을 나타낸다.
도 15d는 도 15c의 변형 실시예이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 접촉하면서 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
디스플레이 장치는 도 1에 도시된 바와 같이 소정의 이미지를 표시할 수 있는 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)을 포함한다. 도 1은 디스플레이 장치 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수 있다.
디스플레이영역(DA)에는 서로 다른 색상의 빛을 방출하는 화소들이 배치된다. 이와 관련하여, 도 1에는 적색, 녹색, 청색의 빛을 각각 방출하는 제1 내지 제3화소(PX1, PX2, PX3)를 개시한다. 도 1에서는 제1 내지 제3화소(PX1, PX2, PX3)가 펜타일 형태로 배열된 구조를 도시하고 있으나, 화소들의 배열 구조는 다양하게 변경될 수 있음은 물론이다.
주변영역(PA)은 비디스플레이영역으로서, 화소들에 전기적 신호나 전원을 제공하기 위한 드라이버, 전원전압공급라인 등이 배치될 수 있으며, 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 2를 참조하면, 화소는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소를 포함한다. 도 2에서는 표시요소로서 유기발광다이오드(OLED)를 도시하고 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압에 따라 데이터선(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전송받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류(Id)를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 2에서는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도로서, 도 1의 III-III'선에 따른 단면에 해당한다.
도 3을 참조하면, 디스플레이영역(DA)에 배치된 제1 내지 제3화소(PX1, PX2, PX3)는 각각 화소회로(PC)를 포함한다. 화소회로(PC)는 기판(100)과 절연층(110) 사이에 개재되며, 앞서 도 2를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터 등을 포함한다.
기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
절연층(110)은 화소회로(PC)를 커버한다. 절연층(110)은 비교적 편평한 면을 제공하는 평탄화 절연층일 수 있다. 절연층(110)은 예컨대, 폴리이미드 등과 같은 유기 절연물을 포함할 수 있다. 기판(100)과 절연층(110) 사이에는 화소회로(PC)를 구성하는 구성요소들, 예컨대 박막트랜지스터의 반도체층, 게이트전극, 소스전극 및 드레인전극과 스토리지 커패시터의 전극판들이 포함될 수 있다. 또한, 박막트랜지스터의 반도체층과 게이트전극 사이, 게이트전극과 소스 또는 드레인전극 사이, 및 스토리지 커패시터를 이루는 전극판들 사이에 개재될 수 있는 무기 절연층 또는/및 유기 절연층들이 기판(100)과 절연층(110) 사이에 더 포함할 수 있다.
제1 내지 제3화소(PX1, PX2, PX3)는 각각, 화소회로(PC)에 연결된 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)를 포함할 수 있다. 제1 내지 제3유기발광다이오드(OLED1, OLED2, OLED3)는 각각, 화소전극, 중간층, 및 대향전극을 포함한다. 제1유기발광다이오드(OLED1)는 제1화소전극(211), 제1중간층(221), 및 제1대향전극(231)을 포함한다. 제2유기발광다이오드(OLED2)는 제2화소전극(212), 제2중간층(222), 및 제2대향전극(232)을 포함한다. 제3유기발광다이오드(OLED3)는 제3화소전극(213), 제3중간층(223), 및 제3대향전극(233)을 포함한다.
제1중간층(221) 및 제1대향전극(231)은 제1화소전극(211)에 대응하도록 패터닝되고, 제2중간층(222) 및 제2대향전극(232)은 제2화소전극(212)에 대응하도록 패터닝되며, 제3중간층(223) 및 제3대향전극(233)은 제3화소전극(213)에 대응하도록 패터닝된다.
제1 내지 제3화소전극(211, 212, 213)은 절연층(110) 상에 상호 이격되도록 위치한다. 제1 내지 제3화소전극(211, 212, 213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물 등으로 형성된 반사막을 포함할 수 있다. 또는, 제1 내지 제3화소전극(211, 212, 213)은 전술한 반사막, 및 전술한 반사막의 위 또는/및 아래의 투명 도전성 산화물(TCO. Transparent conductive oxide)막을 포함할 수 있다. 투명 도전성 산화물막은 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 일 실시예로, 제1 내지 제3화소전극(211, 212, 213)은 ITO/Ag/ITO의 3층일 수 있다.
제1 내지 제3화소전극(211, 212, 213)의 단부는 화소정의막(120)으로 커버된다. 화소정의막(120)은 각 화소에 대응하는 개구, 예컨대 제1 내지 제3화소전극(211, 212, 213)의 중앙부를 노출하는 개구를 가짐으로써 화소를 정의하는 역할을 할 수 있다.
화소정의막(120)은 예컨대, 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiOx), 실리콘옥시나이트라이드(SiON), 실리콘옥시카바이드(SiOC)와 같은 무기 절연물질로 형성된다. 도 3과 같이 각 화소의 중간층 및 대향전극이 해당 화소의 화소전극과 대응하도록 패터닝된 디스플레이 장치의 제조 공정에 있어서, 화소정의막(120)의 일부는 중간층이나 대향전극을 이루는 물질로 커버되지 않은 채 노출될 수 있다. 노출된 화소정의막(120)의 일부를 통해 산소 또는 수분이 침투할 수 있는데, 유기 절연물질로 형성된 화소정의막은 산소나 수분이 침투할 수 있는 경로를 제공하므로 유기발광다이오드가 산소나 수분에 의해 열화될 수 있다. 그러나, 본 발명의 실시예에 따르면, 무기 절연물질의 화소정의막(120)을 형성하므로 전술한 바와 같은 문제를 방지하거나 최소화할 수 있다.
보조전극(130)은 화소정의막(120) 상에 위치한다. 보조전극(130)은 화소정의막(120) 상에만 위치할 수 있다. 보조전극(130)은 화소정의막(120)의 상면과 직접 접촉할 수 있다. 보조전극(130)은 저저항의 금속, 예컨대 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 및 이들의 합금을 포함하는 금속층을 포함할 수 있다. 또는, 보조전극(130)은 전술한 금속층의 위 또는/및 아래에 배치된 인듐틴옥사이드(ITO)와 같은 투명 도전성 산화물층을 더 포함할 수 있다.
제1 내지 제3중간층(221, 222, 223)은 화소정의막(120)의 개구를 통해 노출된 제1 내지 제3화소전극(211, 212, 213) 상에 배치된다. 제1 내지 제3중간층(221, 222, 223)은 각각 적색, 녹색, 청색의 빛을 방출하는 발광층, 예컨대 유기 발광층을 포함할 수 있다. 제1 내지 제3중간층(221, 222, 223) 각각은, 발광층의 위 또는/및 아래에 배치된 기능층을 더 포함할 수 있다. 기능층은 홀주입층, 홀수송층, 전자수송층, 전자주입층 중 적어도 어느 하나를 포함할 수 있다.
제1 내지 제3대향전극(231, 232, 233)은 각각 제1 내지 제3중간층(221, 222, 223) 상에 배치된다. 제1 내지 제3대향전극(231, 232, 233)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제1 내지 제3대향전극(231, 232, 233)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함할 수 있다. 일 실시예로, 제1 내지 제3대향전극(231, 232, 233)은 알루미늄(Al), 은(Ag), 및 마그네슘과 은의 합금(Mg:Ag)을 포함할 수 있다. 일 실시예에서, 제1 내지 제3대향전극(231, 232, 233)은 은(Ag)이 마그네슘(Mg) 보다 더 많이 함유된 합금을 포함할 수 있다.
제1 내지 제3화소전극(211, 212, 213) 각각에 대응하여 패터닝된 제1 내지 제3대향전극(231, 232, 233)은 상호 이격되어 있으나, 보조전극(130)을 통해 전기적으로 연결될 수 있다. 제1 내지 제3대향전극(231, 232, 233)의 단부는 각각 제1 내지 제3중간층(221, 222, 223)의 단부보다 더 연장되어 보조전극(130)과 직접 접촉할 수 있다.
도 4a는 본 발명의 일 실시예에 따른 화소정의막의 경사면 주변을 나타낸 확대도이고, 도 4b는 도 4a의 변형 실시예이다. 도 4a 및 도 4b는 각각 도 3의 IV 부분과 대응될 수 있다.
도 4a를 참조하면, 무기 절연물질의 화소정의막(120)은 제1화소전극(211)의 단부를 커버하며, 화소정의막(120) 상에는 보조전극(130)이 위치한다. 보조전극(130)의 단부는 화소정의막(120)의 경사면과 제1화소전극(211)의 상면이 접촉하는 지점으로부터 소정의 거리(d)만큼 이격될 수 있으며, 따라서 측방향 전류 누설(lateral current leakage)을 방지할 수 있다. 일 실시예에서, 전술한 거리(d)는 약 2~3㎛일 수 있으나 본 발명은 이에 한정되지 않는다. 화소정의막(120)의 경사면의 각도(θ)는 약 70도 보다 작게 형성될 수 있다.
화소정의막(120)이 무기 절연물질로 형성됨에 따라, 화소정의막(120) 중 화소전극의 단부와 대응되는 부분에는 상면에 대하여 볼록한 둔턱(mound)이 형성될 수 있다. 이와 관련하여, 도 4a에서는 화소정의막(120)의 둔턱이 제1화소전극(211)의 단부와 대응되는 위치에 구비되고, 절연층(110)으로부터 둔턱까지의 높이(h1)가 절연층(110)으로부터 제1화소전극(211)과 중첩하지 않는 화소정의막(120)의 상면까지의 높이(h2) 보다 크게 형성된 것을 도시하고 있다.
보조전극(130)은 화소정의막(120)의 상면을 커버하도록 형성될 수 있으며, 보조전극(130)의 단부는 도 4a에 도시된 바와 같이 화소전극, 예컨대 제1화소전극(211)의 단부로부터 소정의 간격 이격(Δd)만큼 이격되어 배치될 수 있다. 또는, 보조전극(130)의 단부는 도 4b에 도시된 바와 같이 제1화소전극(211)의 단부와 소정의 폭(ΔOW)만큼 일부 중첩할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 5에 도시된 디스플레이 장치는 앞서 도 3을 참조하여 설명한 디스플레이 장치와 달리 대향전극을 커버하는 도전성 보호층을 더 포함할 수 있다. 도전성 보호층을 제외한 다른 구성요소들은 도 3, 도 4a 및 도 4b를 참조하여 설명한 바와 같으므로 이하에서는 차이를 중심으로 설명한다.
도전성 보호층은 공정 중 또는 공정 이후에 도전성 보호층의 아래에 있는 층(들), 예컨대 대향전극 및 중간층 등을 보호할 수 있다. 이와 관련하여 도 5에는 각 화소마다 패터닝된 제1 내지 제3도전성 보호층(241, 242, 243)을 도시한다.
제1 내지 제3도전성 보호층(241, 242, 243) 각각은 상호 이격되며, 제1 내지 제3대향전극(231, 232, 233) 상에 패터닝될 수 있다. 제1 내지 제3도전성 보호층(241, 242, 243) 각각은 제1 내지 제3대향전극(231, 232, 233)을 전체적으로 커버할 수 있다.
제1 내지 제3도전성 보호층(241, 242, 243)은 전기전도도가 비교적 높고 및 투습율(WVTR)이 비교적 낮으며, 발광층에서 방출된 빛이 투과되는 투명한 도전성 물질 등을 포함할 수 있다. 예컨대, 제1 내지 제3도전성 보호층(241, 242, 243)은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3) 인듐갈륨옥사이드(IGO) 또는 알루미늄징크옥사이드(AZO)와 같은 투명한 도전성 산화물을 포함할 수 있다. 제1 내지 제3도전성 보호층(241, 242, 243)은 약 10Å내지 1um 의 두께를 가질 수 있다.
제1 내지 제3도전성 보호층(241, 242, 243)의 폭은 제1 내지 제3대향전극(231, 232, 233)의 폭 보다 클 수 있다. 이와 관련하여 도 5의 확대도에서는, 제1도전성 보호층(241)의 단부가 제1대향전극(231)과 접촉한 채 제1대향전극(231)의 단부를 지나 보조전극(130)과 접촉한 것을 도시한다. 제1 내지 제3도전성 보호층(241, 242, 243)은, 각 제1 내지 제3대향전극(231, 232, 233) 및 보조전극(130)을 연결하는 매개체로서의 기능을 수행할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 6에 도시된 디스플레이 장치는 앞서 도 5를 참조하여 설명한 디스플레이 장치와 달리 절연성 보호층을 더 포함할 수 있다. 절연성 보호층을 제외한 다른 구성요소들은 도 3, 도 4a, 도 4b 및 도 5를 참조하여 설명한 바와 같으므로 이하에서는 차이를 중심으로 설명한다.
절연성 보호층은 공정 중 또는 공정 이후에 절연성 보호층의 아래에 있는 층(들), 예컨대 도전성 보호층, 대향전극, 및 중간층 등을 보호할 수 있다. 이와 관련하여 도 6에는 각 화소마다 패터닝된 제1 내지 제3절연성 보호층(251, 252, 253)을 도시한다.
제1 내지 제3절연성 보호층(251, 252, 253)은 상호 이격되도록 배치되며, 제1 내지 제3도전성 보호층(241, 242, 243) 상에 각각 패터닝될 수 있다. 제1 내지 제3절연성 보호층(251, 252, 253)은 각각 제1 내지 제3도전성 보호층(241, 242, 243)을 전체적으로 커버할 수 있다. 제1 내지 제3절연성 보호층(251, 252, 253)의 폭은 제1 내지 제3도전성 보호층(241, 242, 243)의 폭 보다 클 수 있다.
도 6의 확대도를 참조하면, 제1절연성 보호층(251)의 단부는 제1도전성 보호층(241)의 단부를 지나 보조전극(130)과 접촉할 수 있다. 제1 내지 제3절연성 보호층(251, 252, 253)은 실리콘나이트라이드, 실리콘옥사이드 등과 같은 무기 절연물질을 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에서 보조전극과 전원전압공급라인의 전기적 연결을 나타낸 평면도이다.
기판(100)의 주변영역(PA)에는 디스플레이영역(DA)의 각 화소에 제1전원전압(ELVDD)을 제공하기 위한 제1전원전압공급라인(140) 및 제2전원전압(ELVSS)을 제공하기 위한 제2전원전압공급라인(150)이 배치된다. 이와 관련하여, 도 7에는 제1전원전압공급라인(140)이 기판(100)의 일 측변에 인접하게 배치되고, 제2전원전압공급라인(150)이 디스플레이영역(DA)을 부분적으로 둘러싸도록 기판(100)의 가장자리를 따라 연장된 것을 도시하고 있다. 예컨대, 제2전원전압공급라인(150)은 기판(100)의 3개의 측변을 따라 디스플레이영역(DA)을 부분적으로 둘러싸도록 연장될 수 있다.
도 7에는 제1전원전압공급라인(140)이 기판(100)의 일 측변에 인접하게 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 대면적의 디스플레이 장치에 있어서, 제1전원전압을 공급하는 배선의 전압강하를 방지하기 위하여 제1전원전압공급라인(140)은 디스플레이영역을 사이에 두고 양측에 대칭적으로 배치될 수 있다.
보조전극(130)은 디스플레이영역(DA)과 대응하도록 배치될 수 있다. 보조전극(130)은 디스플레이영역(DA)의 화소들, 예컨대 화소전극과 대응하는 홀(H)들을 포함한다. 홀(H)들은 상호 이격된 도트 형상으로서, 화소전극과 중첩한다. 홀(H)들이 도트 형상이기에 보조전극(130) 자체는 일체(一體)로 형성될 수 있다. 디스플레이영역(DA) 중 홀(H)들을 제외한 면적을 갖는 보조전극(130)은 그 자체의 저항을 줄일 수 있으므로 소형 디스플레이 장치뿐만 아니라 TV와 같은 대면적의 디스플레이 장치에서도 전압강하를 최소화하면서 각 화소의 대향전극에 제2전원전압(ELVSS)을 제공할 수 있다. 전압강하에 따른 문제는 보조전극(130)을 몰리브덴(Mo) 티타늄(Ti), 구리(Cu)등을 포함하는 저저항의 금속을 사용함으로써 더욱 효과적으로 방지될 수 있다.
보조전극(130)은 제2전원전압공급라인(150)에 의해 부분적으로 둘러싸일 수 있다. 이와 관련하여 도 7은 제2전원전압공급라인(150)이 장방형인 보조전극(130)의 3개의 측변을 따라 연장되면서 부분적으로 둘러싸는 것을 도시한다. 보조전극(130)은 제2전원전압공급라인(150)과 상호 이격되도록 배치되며, 연결전극층(170)에 의해 전기적으로 연결된다.
연결전극층(170)은 보조전극(130)의 가장자리를 따라 연장될 수 있다. 예컨대, 도 7에 도시된 바와 같이, 연결전극층(170)은 장방형인 보조전극(130)의 3개의 측변을 따라 연장된, 일측이 개방된 루프 형상인 것을 도시한다. 연결전극층(170)은 보조전극(130) 및 제2전원전압공급라인(150) 상에 배치되되, 보조전극(130)의 일부 및 제2전원전압공급라인(150)의 일부와 중첩할 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도로서, 도 7의 VIIIa- VIIIa'선 및 VIIIb- VIIIb'선과 대응될 수 있다.
도 8의 VIIIa- VIIIa'선에 따른 단면은 디스플레이영역(DA)을 도시한 것으로서, 디스플레이영역(DA)에는 제1 내지 제3유기발광다이오드(OLED1, OLED2, OLED3)가 배치된다. 디스플레이영역(DA)에 배치된 제1 내지 제3유기발광다이오드(OLED1, OLED2, OLED3) 및 보조전극(130)의 구조는 앞서 도 3 내지 도 4b를 참조하여 설명한 바와 같으므로, 이하에서는 주변영역(PA)을 중심으로 설명한다.
도 8의 VIIIb- VIIIb'선에 따른 단면을 참조하면, 제2전원전압공급라인(150)은 주변영역(PA)에 배치된다. 일 실시예로, 제2전원전압공급라인(150)은 절연층(110)으로 커버될 수 있으며, 절연층(110)에 형성된 홀을 통해 외부로 노출될 수 있으나 본 발명은 이에 제한되지 않는다.
디스플레이영역(DA)에서 제1 내지 제3대향전극(231, 232, 233)은 상호 이격된 채로 화소정의막(120) 상의 보조전극(130)을 통해 전기적으로 연결될 수 있다. 보조전극(130)은 화소정의막(120) 상에만 배치될 수 있는바, 보조전극(130)의 가장자리 단부는 제2전원전압공급라인(150)과 이격되도록 위치하며, 보조전극(130)과 제2전원전압공급라인(150)은 연결전극층(170)에 의해 전기적으로 연결된다.
연결전극층(170)은 보조전극(130) 및 제2전원전압공급라인(150) 위에 배치되어 이들을 커버할 수 있다. 예컨대, 연결전극층(170) 중 디스플레이영역(DA)에 인접한 내측 부분은 보조전극(130)의 가장자리 단부와 직접 접촉하고, 디스플레이영역(DA)로부터 먼 측인 연결전극층(170)의 외측 부분은 제2전원전압공급라인(150)과 직접 접촉할 수 있다. 도 8에는 연결전극층(170)이 제2전원전압공급라인(150)과 직접 접촉한 것을 도시하고 있으나, 다른 실시예로 제2전원전압공급라인(150)과 연결전극층(170) 사이에는 화소전극과 동일한 층 상에 위치하며 화소전극과 동일한 물질로 형성된 도전층(미도시)이 더 배치될 수 있다.
연결전극층(170)은 제1 내지 제3대향전극(231, 232, 233)과 다른 물질을 포함할 수 있다. 연결전극층(170)은 전기전도도가 비교적 우수하고 및 투습율(WVTR)이 비교적 낮은 금속 또는 투명한 도전성 물질 등을 포함할 수 있다. 일 실시예로, 연결전극층(170)은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3) 인듐갈륨옥사이드(IGO) 또는 알루미늄징크옥사이드(AZO)와 같은 투명한 도전성 물질로 형성될 수 있다. 연결전극층(170)은 예컨대 10Å 내지 1um 의 두께를 가질 수 있다.
도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도로서, 도 7의 VIIIa- VIIIa'선 및 VIIIb- VIIIb'선과 대응될 수 있다.
도 9의 VIIIa- VIIIa'선에 따른 단면은 디스플레이영역(DA)에 관한 것으로서, 디스플레이영역(DA)에는 제1 내지 제3화소전극(211, 212, 213), 제1 내지 제3중간층(221, 222, 223), 제1 내지 제3대향전극(231, 232, 233), 제1 내지 제3도전성 보호층(241, 242, 243) 및 보조전극(130)을 포함하며, 이들은 앞서 도 5를 참조하여 설명한 바와 같으므로, 이하에서는 주변영역(PA)을 중심으로 설명한다.
도 9의 VIIIb- VIIIb'선에 따른 단면을 참조하면, 연결전극층(170)은 복수의 층으로 형성될 수 있다. 연결전극층(170)은 순차적으로 적층된 제1 내지 제3전극층(171, 172, 173)을 포함할 수 있다.
제1 내지 제3전극층(171, 172, 173)은 각각 디스플레이영역(DA)에 패터닝된 제1 내지 제3도전성 보호층(241, 242, 243)과 동일한 물질을 포함할 수 있다. 예컨대, 제1전극층(171)은 제1도전성 보호층(241)의 패터닝 공정에서 함께 형성될 수 있으므로, 제1전극층(171)의 물질은 제1도전성 보호층(241)의 물질과 동일할 수 있다. 마찬가지로, 제2 및 제3전극층(172, 173)의 물질은 각각 제2 및 제3도전성 보호층(242, 243)의 물질과 동일할 수 있다.
제1 내지 제3전극층(171, 172, 173)은 각각, 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3) 인듐갈륨옥사이드(IGO) 또는 알루미늄징크옥사이드(AZO)와 같은 투명한 도전성 물질을 포함할 수 있다.
도 9에서는 연결전극층(170)이 3개의 층으로 형성된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 연결전극층(170)은 제조 공정에 따라, 제1 내지 제3전극층(171, 172, 173) 중에서 선택된 1개 또는 2개의 층을 포함할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도로서, 도 7의 VIIIa- VIIIa'선 및 VIIIb- VIIIb'선과 대응될 수 있다.
도 10의 VIIIa- VIIIa'선에 따른 단면은 디스플레이영역(DA)에 관한 것으로서, 디스플레이영역(DA)에는 제1 내지 제3화소전극(211, 212, 213), 제1 내지 제3중간층(221, 222, 223), 제1 내지 제3대향전극(231, 232, 233), 제1 내지 제3도전성 보호층(241, 242, 243), 제1 내지 제3절연성 보호층(251, 252, 253), 및 보조전극(130)을 포함하며, 이들은 앞서 도 6을 참조하여 설명한 바와 같으므로, 이하에서는 주변영역(PA)을 중심으로 설명한다.
도 10의 VIIIb- VIIIb'선에 따른 단면을 참조하면, 보조전극(130) 및 제2전원전압공급라인(150)은 연결전극층(170)에 의해 전기적으로 연결되되, 연결전극층(170) 상에는 절연층(180)이 배치될 수 있다. 절연층(180)은 연결전극층(170)을 적어도 일부 커버하도록 형성될 수 있다.
연결전극층(170)은 단일 층일 수 있다. 연결전극층(170)은 디스플레이영역(DA)에 패터닝된 제1 내지 제3도전성 보호층(241, 242, 243) 중 어느 하나의 패터닝 공정에서 형성될 수 있으며, 따라서 연결전극층(170)의 물질은 제1 내지 제3도전성 보호층(241, 242, 243) 중 어느 하나의 물질과 동일할 수 있다. 일 실시예로, 연결전극층(170)은 제1 내지 제3도전성 보호층(241, 242, 243) 중 마지막에 패터닝되는 도전성 보호층과 동일한 공정에서 형성될 수 있으며, 이 경우 연결전극층(170)의 물질은 전술한 마지막에 패터닝된 도전성 보호층과 동일할 수 있다.
절연층(180)은 무기 절연물질을 포함할 수 있다. 예컨대, 절연층(180)은 디스플레이영역(DA)에 패터닝된 제1 내지 제3절연성 보호층(251, 252, 253) 중 어느 하나의 패터닝 공정에서 형성될 수 있으며, 따라서 절연층(180)의 물질은 제1 내지 제3절연성 보호층(251, 252, 253) 중 어느 하나의 물질과 동일할 수 있다. 예컨대, 절연층(180)은 제1 내지 제3절연성 보호층(251, 252, 253) 중 마지막에 패터닝되는 절연성 보호층과 동일한 공정에서 형성될 수 있으며, 마지막에 패터닝되는 절연성 보호층과 동일한 물질을 포함할 수 있다.
각각의 제1 내지 제3도전성 보호층(241, 242, 243)과 각각의 제1 내지 제3절연성 보호층(251, 252, 253)은 디스플레이영역(DA)에서 순차적으로 패터닝될 수 있다. 예컨대, 제1도전성 보호층(241)이 패터닝된 다음에 제1절연성 보호층(251)이 패터닝된다. 마찬가지로, 제2도전성 보호층(242)이 패터닝된 다음에 제2절연성 보호층(252)이 패터닝되며, 제3도전성 보호층(243)이 패터닝된 다음이 제3절연성 보호층(253)이 패터닝될 수 있다. 이 경우, 연결전극층(170)과 절연층(180)은 디스플레이영역(DA)의 어느 하나의 화소에 해당하는 도전성 보호층과 절연성 보호층의 물질과 동일한 물질을 포함할 수 있다.
일 실시예로, 연결전극층(170)과 절연층(180)은 각각 제1도전성 보호층(241) 및 제1절연성 보호층(251)과 동일한 물질을 포함할 수 있다. 또는, 연결전극층(170)과 절연층(180)은 각각 제2도전성 보호층(242) 및 제2절연성 보호층(252)과 동일한 물질을 포함할 수 있거나, 제3도전성 보호층(243) 및 제3절연성 보호층(253)과 동일한 물질을 포함할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도로서, 도 10의 변형 실시예에 해당한다. 도 11은 도 7의 VIIIa- VIIIa'선 및 VIIIb- VIIIb'선과 대응될 수 있다.
도 11의 VIIIa- VIIIa'선에 따른 단면은 디스플레이영역(DA)에 관한 것으로서, 디스플레이영역(DA)에는 제1 내지 제3화소전극(211, 212, 213), 제1 내지 제3중간층(221, 222, 223), 제1 내지 제3대향전극(231, 232, 233), 제1 내지 제3도전성 보호층(241, 242, 243), 제1 내지 제3절연성 보호층(251, 252, 253), 및 보조전극(130)을 포함하며, 이들은 앞서 도 6을 참조하여 설명한 바와 같으므로, 이하에서는 주변영역(PA)을 중심으로 설명한다.
도 11의 VIIIb- VIIIb'선에 따른 단면을 참조하면, 연결전극층(170)은 도 10의 VIIIb- VIIIb'선을 참조하여 설명한 바와 달리 다층일 수 있다. 이와 관련하여 도 11에는 연결전극층(170)이 제1 내지 제3전극층(171, 172, 173)을 포함하는 것을 도시한다.
제1 내지 제3전극층(171, 172, 173)은 각각 디스플레이영역(DA)에 패터닝된 제1 내지 제3도전성 보호층(241, 242, 243)과 동일한 물질을 포함할 수 있다. 제1전극층(171)은 제1도전성 보호층(241)의 패터닝 공정에서 함께 형성될 수 있으므로, 제1전극층(171)의 물질은 제1도전성 보호층(241)의 물질과 동일할 수 있다. 마찬가지로, 제2 및 제3전극층(172, 173)의 물질은 각각 제2 및 제3도전성 보호층(242, 243)의 물질과 동일할 수 있다.
절연층(180)은 연결전극층(170)을 적어도 일부 커버하도록 형성될 수 있으며, 무기 절연재를 포함할 수 있다. 절연층(180)은 제1 내지 제3절연성 보호층(251, 252, 253) 중 어느 하나와 동일한 물질을 포함할 수 있다.
절연층(180)은 바로 아래의 제3전극층(173)과 동일한 마스크 공정에서 형성될 수 있다. 이 경우, 제3전극층(173)과 절연층(180)은 각각 제1 내지 제3도전성 보호층(241, 242, 243) 중 어느 하나, 및 전술한 어느 하나의 도전성 보호층의 바로 위에 위치한 절연성 보호층과 동일한 물질을 포함할 수 있다. 예컨대, 제3전극층(173)이 제3도전성 보호층(243)과 동일한 공정에서 패터닝되고 동일한 물질을 포함하는 경우, 절연층(180)은 제3절연성 보호층(253)과 동일한 공정에서 패터닝되고 동일한 포함할 수 있다.
도 11에는 연결전극층(170)이 3개의 전극층을 포함하는 것을 설명하고 있으나 본 발명은 이에 한정되지 않는다. 공정에 따라 도 11에 도시된 제1 및 제2전극층(171, 172) 중 어느 하나는 생략될 수 있다.
도 12 내지 도 15c는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 공정에 따른 단면을 나타낸다.
도 12를 참조하면, 화소정의막(120)과 보조전극(130)을 형성한다. 화소정의막(120)과 보조전극(130)을 형성하기에 앞서, 기판(100) 상에는 화소회로(PC)와 제2전원전압공급라인(150)이 형성되고, 절연층(110)이 형성되며, 절연층(110) 상에는 제1 내지 제3화소전극(211, 212, 213)이 형성된다. 제1 내지 제3화소전극(211, 212, 213)은 예컨대 ? 에칭 등의 방식을 통해 패터닝될 수 있다.
화소정의막(120)과 보조전극(130)은 동일한 마스크 공정에서 형성될 수 있다. 예컨대, 제1 내지 제3화소전극(211, 212, 213)을 커버하도록 기판(100) 상에 전체적으로 무기절연물질층(미도시)과 금속물질층(미도시)을 형성한다. 이 후, 제1 내지 제3화소전극(211, 212, 213)과 대응하는 개구를 갖는 포토레지스트를 형성하고, 금속물질층을 먼저 에칭(예, 드라이 에칭)하여 보조전극(130)을 형성한 후 무기절연물질층을 에칭(예, 드라이 에칭)하여 화소정의막(120)을 형성한다. 다음으로, 포토레지스트를 제거하면 도 12에 도시된 바와 같은 화소정의막(120)과 보조전극(130)이 남는다.
보조전극(130)은 화소정의막(120)과 동일한 마스크 공정에서 형성되므로, 무기절연물질인 화소정의막(120)이 손상되는 것을 방지할 수 있으며, 보조전극(130)은 화소정의막(120) 상에만 위치할 수 있다. 본 발명의 비교예로서, 먼저 화소정의막(120)을 형성하고, 이 후에 화소정의막(120) 상에 금속물질층을 형성하고 에칭하여 보조전극(130)을 형성하는 경우, 보조전극(130)을 에칭할 때 사용하는 에칭 가스의 선택비가 낮아 화소정의막(120)이 손상되면서 화소정의막(120)의 경사면에 급격한 단차가 형성될 수 있다. 급격한 단차가 형성된 화소정의막(120) 상에 중간층 및 대향전극을 형성하는 경우, 대향전극이 끊어지는 문제가 발생할 수 있다. 그러나, 본 발명의 실시예에 따르면, 동일한 마스크 공정에서 보조전극(130)을 먼저 에칭한 후 화소정의막(120)을 에칭하므로, 전술한 문제를 방지하거나 최소화할 수 있다.
도 13a 내지 도 13c은 제1화소와 대응되는 영역의 패터닝 공정을 나타낸다.
도 13a를 참조하면, 제1화소전극(211) 상에 제1중간층(221) 및 제1대향전극(231)을 형성한다.
먼저, 디스플레이영역(DA)에 제1보호층(310) 및 제1감광성 수지층(320)을 형성한다. 이 때, 주변영역(PA)은 디스플레이영역(DA)에 해당하는 개구를 포함하는 제1마스크(M1)에 의해 커버된다.
제1보호층(310) 및 제1감광성 수지층(320)은 각각 제1화소전극(211)과 대응하는 개구를 포함하되, 제1보호층(310)의 개구는 제1감광성 수지층(320)의 개구보다 더 클 수 있다.
일 실시예로, 화소정의막(120)과 보조전극(130)이 형성된 기판(100)의 디스플레이영역(DA)에 비감광성 물질층(미도시)과 감광성 수지층(미도시)을 형성하고, 감광성 수지층을 부분적으로 노광 및 식각하여 개구를 갖는 제1감광성 수지층(320)을 형성한다 이후, 제1감광성 수지층(320)을 통해 비감광성 물질층을 선택적으로 제거하여 개구를 갖는 제1보호층(310)을 형성할 수 있다.
비감광성 물질층은 불소계 레진으로 형성될 수 있다. 예를 들어, 비감광성 물질층은 에테르 구조에서 수소의 일부가 불소로 치환된 플루오르 에테르(Fluoro ether) 75~95wt%와, 수지 중합체(Resin polymer) 5~25wt%를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 비감광성 물질층이 전술한 물질을 포함하는 경우, 하이드로 플루오르 에테르를 포함하는 용액 형태의 스트리퍼 등을 이용하여 비감광성 물질층을 부분적으로 제거함으로써, 개구를 갖는 제1보호층(310)을 형성할 수 있다.
이 후, 제1보호층(310) 및 제1감광성 수지층(320)이 형성된 기판(100) 상에 제1중간층(221) 및 제1대향전극(231)을 형성한다. 제1중간층(221) 및 제1대향전극(231)을 이루는 물질들은 각각, 제1화소전극(211) 상에 형성될 뿐 아니라 제1감광성 수지층(320) 상에도 형성될 수 있으며, 제1마스크(M1) 상에도 형성될 수 있다.
제1중간층(221)은 발광층을 포함하며, 홀주입층, 홀수송층, 전자수송층, 전자주입층 등이 더 포함된 다층 구조일 수 있다. 제1대향전극(231)은 일함수가 작은 금속을 포함할 수 있으며, 그 구체적 물질은 앞서 도 3을 참조하여 설명한 바와 같다. 제1중간층(221) 및 제1대향전극(231)은 열증착법 등으로 형성될 수 있다.
제1대향전극(231)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제1보호층(310)의 개구 내에서 제1중간층(221)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다.
도 13b를 참조하면, 제1도전성 보호층(241)과 제1전극층(171)을 형성할 수 있다.
먼저, 기판(100) 상에서 제1마스크(M1)를 제거하고 제2마스크(M2)를 배치한다. 제2마스크(M2)는 디스플레이영역(DA)과 대응하되, 전술한 제1마스크(M1) 보다 큰 크기를 갖는 개구를 포함한다. 따라서, 보조전극(130)의 가장자리와 제2전원전압공급라인(150)이 외부로 노출될 수 있다.
이 후, 전기전도도가 비교적 우수하고 투습율(WVTR)이 낮은 물질, 예컨대 투명한 도전성 산화물을 기판(100) 전체의 면적에 대응하도록 증착함으로써, 제1도전성 보호층(241)과 제1전극층(171)을 형성할 수 있다. 제1도전성 보호층(241)과 제1전극층(171)은 예컨대, 스퍼터링법 등에 의해 형성될 수 있다.
제1도전성 보호층(241)은 제1대향전극(231)을 전체적으로 커버하도록 형성될 수 있다. 제1도전성 보호층(241)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제1보호층(310)의 개구 내에서 제1대향전극(231)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다. 제1전극층(171)은 상호 이격된 보조전극(130)과 제2전원전압공급라인(150) 상에 배치됨으로써, 이들을 전기적으로 연결할 수 있다.
도 13c를 참조하면, 제1절연성 보호층(251)을 형성할 수 있다.
먼저, 기판(100) 상에서 제2마스크(M2)를 제거하고 제3마스크(M3)를 배치한다. 제3마스크(M3)는 디스플레이영역(DA)과 대응하되, 전술한 제2마스크(M2) 보다 작은 크기를 갖는 개구를 포함한다. 예컨대, 제3마스크(M3)는 제1마스크(M1)와 동일한 크기의 개구를 포함할 수 있다. 따라서, 보조전극(130)의 가장자리와 제2전원전압공급라인(150)은 제3마스크(M3)로 커버될 수 있다.
이 후, 무기 절연물질을 기판(100) 전체의 면적에 대응하도록 증착함으로써, 제1절연성 보호층(251)을 형성할 수 있다. 제1절연성 보호층(251)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 실리콘옥사이드 등을 포함할 수 있다. 제1절연성 보호층(251)은 화학기상증착법 등으로 형성될 수 있다.
제1절연성 보호층(251)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제1보호층(310)의 개구 내에서 제1도전성 보호층(241)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다.
다음으로, 리프트 오프 공정을 통해 제1보호층(310)을 제거한다. 예컨대, 제1보호층(310)은 하이드로 플루오르 에테르를 포함하는 용액을 이용하여 제거될 수 있다. 제1보호층(310)이 제거됨에 따라 제1보호층(310) 상의 제1감광성 수지층(320) 및 그 위에 증착된 물질 등도 함께 제거된다. 따라서, 제1화소전극(211) 상에는 제1중간층(221), 제1대향전극(231), 제1도전성 보호층(241), 및 제1절연성 보호층(251)이 남고, 주변영역(PA)에는 보조전극(130)과 제2전원전압공급라인(150)을 연결하는 제1전극층(171)이 남는다.
도 14a 내지 도 14c은 제2화소와 대응되는 영역의 패터닝 공정을 나타낸다.
도 14a를 참조하면, 제2화소전극(212)과 대응하는 개구를 포함하는 제2보호층(410) 및 제2보호층(410) 상의 제2감광성 수지층(420)을 형성한다. 이 때, 주변영역(PA)은 제1마스크(M1)으로 커버된다. 제2보호층(410)은 비감광성 물질로서 예컨대 불소계 레진으로 형성될 수 있으며, 그 구체적 내용은 앞서 제1보호층(310)에 대하여 설명한 내용으로 갈음한다.
이후, 제2보호층(410) 및 제2감광성 수지층(420)이 형성된 기판(100) 상에 제2중간층(222) 및 제2대향전극(232)을 형성한다. 제2중간층(222) 및 제2대향전극(232)을 이루는 물질들은 각각, 제2화소전극(212) 상에 형성될 뿐 아니라 제2감광성 수지층(420) 상에도 형성될 수 있으며, 제1마스크(M1) 상에도 형성될 수 있다. 제2중간층(222) 및 제2대향전극(232)을 이루는 물질은 앞서 도 3을 참조하여 설명한 것과 같다.
제2대향전극(232)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제2보호층(410)의 개구 내에서 제2중간층(222)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다.
도 14b를 참조하면, 제2도전성 보호층(242)과 제2전극층(172)을 형성할 수 있다.
먼저, 기판(100) 상에서 제1마스크(M1)를 제거하고 제2마스크(M2)를 배치한다. 제2마스크(M2)는 제1마스크(M1) 보다 큰 크기를 갖는 개구를 포함하므로, 보조전극(130)의 가장자리와 제2전원전압공급라인(150)에 대응하는 영역이 외부로 노출될 수 있다.
이 후, 전기전도도 및 투습율(WVTR)과 관련된 특성이 우수한 물질, 예컨대 투명한 도전성 산화물을 기판(100) 전체의 면적에 대응하도록 증착함으로써, 제2도전성 보호층(242)과 제2전극층(172)을 형성할 수 있다. 제2도전성 보호층(242)과 제2전극층(172)은 예컨대, 스퍼터링법 등에 의해 형성될 수 있다.
제2도전성 보호층(242)은 제2대향전극(232)을 전체적으로 커버하도록 형성될 수 있다. 제2도전성 보호층(242)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제2보호층(410)의 개구 내에서 제2대향전극(232)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다. 제2전극층(172)은 제1전극층(171) 상에 배치될 수 있으며, 제1전극층(171)과 함께 상호 이격된 보조전극(130)과 제2전원전압공급라인(150)을 전기적으로 연결할 수 있다.
도 14c를 참조하면, 제2절연성 보호층(252)을 형성할 수 있다.
먼저, 기판(100) 상에서 제2마스크(M2)를 제거하고 제3마스크(M3)를 배치한다. 제3마스크(M3)는 제2마스크(M2) 보다 작은 크기를 갖는 개구를 포함하며, 따라서 보조전극(130)의 가장자리와 제2전원전압공급라인(150)은 제3마스크(M3)로 커버될 수 있다.
이 후, 무기 절연물질을 기판(100) 전체의 면적에 대응하도록 증착함으로써, 제2절연성 보호층(252)을 형성할 수 있다. 제2절연성 보호층(252)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 실리콘옥사이드 등을 포함할 수 있다. 제2절연성 보호층(252)은 화학기상증착법 등으로 형성될 수 있다.
제2절연성 보호층(252)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제2보호층(410)의 개구 내에서 제2도전성 보호층(242)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다.
다음으로, 리프트 오프 공정을 통해 제2보호층(410)을 제거한다. 앞서 도 13c를 참조하여 설명한 바와 같이, 하이드로 플루오르 에테르를 포함하는 용액을 이용하여 제2보호층(410)을 제거할 수 있다. 제2보호층(410)이 제거됨에 따라 제2보호층(410) 상의 제2감광성 수지층(420) 및 그 위에 증착된 물질 등도 함께 제거된다. 따라서, 제2화소전극(212) 상에는 제2중간층(222), 제2대향전극(232), 제2도전성 보호층(242), 및 제2절연성 보호층(252)이 남고, 주변영역(PA)에는 보조전극(130)과 제2전원전압공급라인(150)을 연결할 수 있는 제1전극층(171) 상의 제2전극층(172)이 남는다.
도 15a 내지 도 15c은 제3화소와 대응되는 영역의 패터닝 공정을 나타낸다.
도 15a를 참조하면, 제3화소전극(213)과 대응하는 개구를 포함하는 제3보호층(510) 및 제3보호층(510) 상의 제3감광성 수지층(520)을 형성한다. 이 때, 주변영역(PA)은 제1마스크(M1)으로 커버된다. 제3보호층(510)은 비감광성 물질로서 예컨대 불소계 레진으로 형성될 수 있으며, 그 구체적 내용은 앞서 제1보호층(310)에 대하여 설명한 내용과 같다.
이후, 제3보호층(510) 및 제3감광성 수지층(520)이 형성된 기판(100) 상에 제3중간층(223) 및 제3대향전극(233)을 형성한다. 제3중간층(223) 및 제3대향전극(233)을 이루는 물질들은 각각, 제3화소전극(213) 상에 형성될 뿐 아니라 제3감광성 수지층(520) 상에도 형성될 수 있으며, 제1마스크(M1) 상에도 형성될 수 있다. 제3중간층(223) 및 제3대향전극(233)을 이루는 물질은 앞서 도 3을 참조하여 설명한 것과 같다.
제3대향전극(233)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제3보호층(510)의 개구 내에서 제3중간층(223)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다.
도 15b를 참조하면, 제3도전성 보호층(243)과 제3전극층(173)을 형성할 수 있다.
먼저, 기판(100) 상에서 제1마스크(M1)를 제거하고 제2마스크(M2)를 배치한다. 제2마스크(M2)는 제1마스크(M1) 보다 큰 크기를 갖는 개구를 포함하므로, 보조전극(130)의 가장자리와 제2전원전압공급라인(150)에 대응하는 영역이 외부로 노출될 수 있다.
이 후, 전기전도도 및 투습율(WVTR)과 관련된 특성이 우수한 물질, 예컨대 투명한 도전성 산화물을 기판(100) 전체의 면적에 대응하도록 증착함으로써, 제3도전성 보호층(243)과 제3전극층(173)을 형성할 수 있다. 제3도전성 보호층(243)과 제3전극층(173)은 예컨대, 스퍼터링법 등에 의해 형성될 수 있다.
제3도전성 보호층(243)은 제3대향전극(233)을 전체적으로 커버하도록 형성될 수 있다. 제3도전성 보호층(243)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제3보호층(510)의 개구 내에서 제3대향전극(233)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다. 제3전극층(173)은 제2전극층(172) 상에 배치될 수 있으며, 제1 및 제2전극층(171, 172)과 함께 상호 이격된 보조전극(130)과 제2전원전압공급라인(150)을 전기적으로 연결할 수 있다.
도 15c를 참조하면, 제3절연성 보호층(253)을 형성할 수 있다.
먼저, 기판(100) 상에서 제2마스크(M2)를 제거하고 제3마스크(M3)를 배치한다. 제3마스크(M3)는 제2마스크(M2) 보다 작은 크기를 갖는 개구를 포함하며, 따라서 보조전극(130)의 가장자리와 제2전원전압공급라인(150)은 제3마스크(M3)로 커버될 수 있다.
이 후, 실리콘나이트라이드와 같은 무기 절연물질을 기판(100) 전체의 면적에 대응하도록 증착함으로써, 제3절연성 보호층(253)을 형성할 수 있다. 제3절연성 보호층(253)은 화학기상증착법 등으로 형성될 수 있다.
제3절연성 보호층(253)의 물질은 기판(100)에 수직인 방향 또는 비스듬한 방향을 따라 증착될 수 있으므로, 제3보호층(510)의 개구 내에서 제3도전성 보호층(243)을 전체적으로 덮으며 보조전극(130)과 접촉하도록 형성될 수 있다.
다음으로, 리프트 오프 공정을 통해 제3보호층(510)을 제거하면, 제3화소전극(213) 상에는 제3중간층(223), 제3대향전극(233), 제3도전성 보호층(243), 및 제3절연성 보호층(253)이 남고, 주변영역(PA)에는 보조전극(130)과 제2전원전압공급라인(150)을 연결할 수 있는 제1 및 제2전극층(171, 172) 상의 제3전극층(173)이 남게 된다.
도 15d는 도 15c의 변형 실시예에 따른 단면도이다.
도 15d를 참조하면, 도 15b의 공정 이후에 제2마스크(M2)를 그대로 둔 상태에서 무기절연물질을 기판(100) 전체의 면적에 대응하도록 증착할 수 있다. 이 경우, 제3도전성 보호층(243) 상에는 제3절연성 보호층(253)이 형성되고, 제3전극층(173) 상에는 절연층(180)이 형성될 수 있다. 즉, 도 12 내지 도 15b, 및 도 15d를 참조하여 설명한 공정에 따라 형성된 디스플레이 장치는 앞서 도 11을 참조하여 설명한 구조와 대응될 수 있다.
도 12 내지 도 15d를 참조하여 설명한 공정 중, 일부 공정을 생략함으로써 앞서 도 3 내지 도 6, 도 8 내지 도 10을 참조하여 설명한 디스플레이 장치를 제조할 수 있다. 예컨대, 도 13b와 도 13c 중 적어도 어느 하나의 공정, 도 14b와 도 14c 중 적어도 어느 하나의 공정, 및 도 15b 내지 도 15d 중 적어도 하나의 공정을 생략하거나, 주변영역(PA)을 커버하는 제1 내지 제3마스크(M1, M2, M3) 중 어느 것을 선택하는지 여부에 따라 전술한 도 8 내지 도 10의 디스플레이 장치 및 이들의 변형 실시예들에 해당하는 디스플레이 장치를 제조할 수 있음은 물론이다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
110: 절연층
120: 화소정의막
130: 보조전극
140: 제1전원전압공급라인
150: 제2전원전압공급라인
170: 연결전극층
180: 절연층
211: 제1화소전극
212: 제2화소전극
213: 제3화소전극
221: 제1중간층
222: 제2중간층
223: 제3중간층
231: 제1대향전극
232: 제2대향전극
233: 제3대향전극
241: 제1도전성 보호층
242: 제2도전성 보호층
243: 제3도전성 보호층
251: 제1절연성 보호층
252: 제2절연성 보호층
253: 제3절연성 보호층

Claims (25)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판;
    상기 디스플레이영역에 상호 이격되어 배치된 화소전극들;
    상기 화소전극들의 상면을 노출하고 상기 화소전극들의 가장자리를 덮으며, 무기 절연물을 포함하는 화소정의막;
    상기 화소정의막 상에 배치된 보조전극;
    상기 화소전극들 중 제1화소전극 상에 배치된 제1중간층;
    상기 제1중간층 상에 배치된 제1대향전극;
    상기 화소전극들 중 상기 제1화소전극과 이웃한 제2화소전극 상에 배치된 제2중간층;
    상기 제2중간층 상에 배치되며, 상기 보조전극을 통해 제1대향전극과 전기적으로 연결된 제2대향전극;
    상기 주변영역에 배치되는 전원전압공급라인; 및
    상기 보조전극과 상기 전원전압공급라인을 전기적으로 연결하는 연결전극층;
    을 포함하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 전원전압공급라인은, 평면 상에서 상기 보조전극과 이격된 채 상기 보조전극을 부분적으로 둘러싸는, 디스플레이 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 보조전극 및 상기 전원전압공급라인 위에 배치된, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 보조전극은 상기 화소정의막의 상면과 직접 접촉하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1대향전극 및 상기 제2대향전극 중 적어도 어느 하나를 커버하는 도전성 보호층을 더 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 도전성 보호층의 폭은 상기 적어도 어느 하나의 대향전극의 폭 보다 크고, 상기 대향전극 및 상기 보조전극과 직접 접촉하는, 디스플레이 장치.
  7. 제5항에 있어서,
    상기 연결전극층의 물질과 상기 도전성 보호층의 물질은 동일한, 디스플레이 장치.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 도전성 보호층은 투명 도전성 산화물을 포함하는, 디스플레이 장치.
  9. 제1항 또는 제5항에 있어서,
    상기 제1대향전극 및 상기 제2대향전극 중 적어도 어느 하나를 커버하는 절연성 보호층을 더 포함하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 절연성 보호층은 무기 절연물을 포함하는, 디스플레이 장치.
  11. 제9항에 있어서,
    상기 연결전극층 상을 커버하는 절연층을 더 포함하며, 상기 절연층은 상기 절연성 보호층과 동일한 물질을 포함하는, 디스플레이 장치.
  12. 디스플레이영역에 상호 이격되어 배치된 화소전극들;
    상기 화소전극들의 상면을 노출하고 상기 화소전극들의 가장자리를 덮으며, 무기 절연물을 포함하는 화소정의막;
    상기 화소정의막 상에 배치된 보조전극;
    상기 화소전극들 중 제1화소전극 상에 배치된 제1중간층 및 제1대향전극;
    상기 제1대향전극 상의 제1도전성 보호층;
    상기 화소전극들 중 제2화소전극 상에 배치된 제2중간층 및 제2대향전극; 및
    상기 제2대향전극 상의 제2도전성 보호층;
    을 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 보조전극은 상기 디스플레이영역을 커버하되, 상기 화소전극과 대응하는 홀들을 포함하는, 디스플레이 장치.
  14. 제12항 또는 제13항에 있어서,
    상기 보조전극은 상기 화소정의막 위에만 위치하는, 디스플레이 장치.
  15. 제12항에 있어서,
    상기 제1도전성 보호층 및 상기 제2도전성 보호층 각각의 단부는, 상기 보조전극과 접촉하는, 디스플레이 장치.
  16. 제12항에 있어서,
    상기 제1도전성 보호층 및 상기 제2도전성 보호층 중 적어도 어느 하나는 투명 도전성 산화물을 포함하는, 디스플레이 장치.
  17. 제12항에 있어서,
    상기 제1 도전성 보호층 및 상기 제2도전성 보호층 각각에 대응하는 제1절연성 보호층 및 제2절연성 보호층을 더 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제1절연성 보호층 및 상기 제2절연성 보호층은 무기 절연물질을 포함하는, 디스플레이 장치.
  19. 제17항에 있어서,
    상기 제1절연성 보호층 및 상기 제2절연성 보호층 각각의 단부는, 상기 보조전극과 접촉하는, 디스플레이 장치.
  20. 제12항에 있어서,
    상기 화소정의막은 각 화소전극의 단부와 대응되는 위치에 구비된 둔턱을 포함하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 화소정의막 아래에 배치된 절연층을 더 포함하며,
    상기 절연층으로부터 상기 화소정의막 중 상기 각 화소전극과 비중첩하는 영역까지 높이는, 상기 절연층으로부터 상기 둔턱까지 높이 보다 작은, 디스플레이 장치.
  22. 제12항에 있어서,
    상기 디스플레이영역의 외측에 배치되며 상기 보조전극과 전기적으로 연결된 전원전압공급라인을 더 포함하는, 디스플레이 장치.
  23. 제22항에 있어서,
    상기 전원전압공급라인은 상기 보조전극과 이격되어 배치된, 디스플레이 장치.
  24. 제23항에 있어서,
    상기 보조전극과 상기 전원전압공급라인을 전기적으로 연결하는 연결전극층을 더 포함하는, 디스플레이 장치.
  25. 제24항에 있어서,
    상기 연결전극층은 상기 보조전극의 가장자리 및 상기 전원전압공급라인을 커버하는, 디스플레이 장치.
KR1020180050161A 2018-04-30 2018-04-30 디스플레이 장치 KR102480092B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180050161A KR102480092B1 (ko) 2018-04-30 2018-04-30 디스플레이 장치
US16/378,905 US10727433B2 (en) 2018-04-30 2019-04-09 Display device
TW108113081A TWI816776B (zh) 2018-04-30 2019-04-15 顯示裝置
CN201910362389.7A CN110416261A (zh) 2018-04-30 2019-04-30 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180050161A KR102480092B1 (ko) 2018-04-30 2018-04-30 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190126018A true KR20190126018A (ko) 2019-11-08
KR102480092B1 KR102480092B1 (ko) 2022-12-23

Family

ID=68292836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180050161A KR102480092B1 (ko) 2018-04-30 2018-04-30 디스플레이 장치

Country Status (4)

Country Link
US (1) US10727433B2 (ko)
KR (1) KR102480092B1 (ko)
CN (1) CN110416261A (ko)
TW (1) TWI816776B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474205B1 (ko) * 2017-12-26 2022-12-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108511502B (zh) * 2018-05-11 2021-08-31 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制备方法
KR102618040B1 (ko) * 2018-08-09 2023-12-27 삼성디스플레이 주식회사 디스플레이 장치의 제조방법 및 이를 통해 제조된 디스플레이 장치
KR20200046221A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
CN110299377B (zh) * 2019-07-03 2022-12-16 京东方科技集团股份有限公司 显示基板及制造方法、显示装置
CN112714959B (zh) 2019-08-27 2024-05-07 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11974472B2 (en) 2019-08-27 2024-04-30 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device
CN113437233A (zh) * 2020-03-23 2021-09-24 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN116058108A (zh) 2020-09-04 2023-05-02 应用材料公司 制造具有无机像素包封阻挡层的oled面板的方法
CN112164708B (zh) * 2020-09-16 2022-07-29 深圳市华星光电半导体显示技术有限公司 Oled显示面板制备方法和oled显示面板
WO2023014897A1 (en) 2021-08-04 2023-02-09 Applied Materials, Inc. Descending etching resistance in advanced substrate patterning
CN114023910A (zh) * 2021-11-05 2022-02-08 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090004672A (ko) * 2007-07-03 2009-01-12 캐논 가부시끼가이샤 유기 ｅｌ 표시장치 및 그 제조방법
KR20150044451A (ko) * 2013-10-16 2015-04-27 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR20150109012A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160016339A (ko) * 2014-08-05 2016-02-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2016039029A (ja) * 2014-08-07 2016-03-22 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR20160083588A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337493B1 (ko) 2000-07-12 2002-05-24 박원석 유기 전계 발광 표시 패널 및 그 제조방법
KR100358501B1 (ko) 2000-10-13 2002-10-31 주식회사 엘리아테크 포토레지스트를 이용한 ｏｅｌｄ 패널 및 그 제조방법
SG126714A1 (en) * 2002-01-24 2006-11-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4608921B2 (ja) 2004-03-22 2011-01-12 ソニー株式会社 表示装置の製造方法および表示装置
JP4438782B2 (ja) * 2006-08-23 2010-03-24 ソニー株式会社 表示装置の製造方法および表示装置
JP2008135325A (ja) * 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機ｅｌ表示装置とその製造方法
JP5401784B2 (ja) * 2007-02-08 2014-01-29 セイコーエプソン株式会社 発光装置
US8871545B2 (en) 2010-04-27 2014-10-28 Orthogonal, Inc. Method for forming a multicolor OLED device
CN104538558B (zh) * 2014-12-25 2017-09-22 昆山国显光电有限公司 一种oled器件及其方法
KR102412043B1 (ko) 2015-10-13 2022-06-23 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조 방법
JP2017111296A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
KR102562898B1 (ko) 2016-03-31 2023-08-04 삼성디스플레이 주식회사 표시 장치
KR102659422B1 (ko) * 2016-10-17 2024-04-22 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조 방법
CN107102466B (zh) * 2017-06-30 2020-01-21 上海天马微电子有限公司 一种显示面板和触控显示装置
CN107565048B (zh) * 2017-08-24 2020-05-26 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN107863373A (zh) * 2017-10-31 2018-03-30 昆山国显光电有限公司 显示面板及终端

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090004672A (ko) * 2007-07-03 2009-01-12 캐논 가부시끼가이샤 유기 ｅｌ 표시장치 및 그 제조방법
KR20150044451A (ko) * 2013-10-16 2015-04-27 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR20150109012A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160016339A (ko) * 2014-08-05 2016-02-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2016039029A (ja) * 2014-08-07 2016-03-22 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR20160083588A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20190334112A1 (en) 2019-10-31
KR102480092B1 (ko) 2022-12-23
US10727433B2 (en) 2020-07-28
CN110416261A (zh) 2019-11-05
TW201946269A (zh) 2019-12-01
TWI816776B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
KR102480092B1 (ko) 디스플레이 장치
KR102588594B1 (ko) 표시 장치 및 그 제조 방법
US10658628B2 (en) Organic light emitting display device and a method of manufacturing organic light emitting display device
US9985081B2 (en) Organic light-emitting display and manufacturing method thereof
US10629846B2 (en) Flexible display apparatus
US11700761B2 (en) Manufacturing method of display apparatus utilizing dam portion and display apparatus manufactured using the method
US9991462B2 (en) Organic light emitting display device
KR20200002051A (ko) 디스플레이 장치
KR20200023585A (ko) 디스플레이 장치
US11581376B2 (en) Method of manufacturing display apparatus
US11411054B2 (en) Pad area with multiple conductive layers and display apparatus including the same
EP3869565B1 (en) Display device
US10943963B2 (en) Display device
US11495650B2 (en) Display apparatus
KR20210135386A (ko) 디스플레이 장치 및 그 제조 방법
KR20210153808A (ko) 디스플레이 장치 및 그 제조방법
KR20220057825A (ko) 기판 홀을 포함하는 디스플레이 장치
KR20220115755A (ko) 표시 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant