KR20190109872A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190109872A
KR20190109872A KR1020180031481A KR20180031481A KR20190109872A KR 20190109872 A KR20190109872 A KR 20190109872A KR 1020180031481 A KR1020180031481 A KR 1020180031481A KR 20180031481 A KR20180031481 A KR 20180031481A KR 20190109872 A KR20190109872 A KR 20190109872A
Authority
KR
South Korea
Prior art keywords
power
command
profile
power consumption
nonvolatile memory
Prior art date
Application number
KR1020180031481A
Other languages
English (en)
Inventor
유인재
천동엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180031481A priority Critical patent/KR20190109872A/ko
Priority to US16/181,883 priority patent/US10990498B2/en
Priority to CN201811426945.4A priority patent/CN110286847B/zh
Publication of KR20190109872A publication Critical patent/KR20190109872A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Software Systems (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다. 컨트롤러는 호스트 장치의 요청들에 응답하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하도록 지시하는 제어 신호들을 출력하는 프로세서; 및 프로세서로부터 출력되는 제어 신호들에 따라 동작하는 파워 관리 유닛을 포함한다. 파워 관리 유닛은 동작 커맨드들 각각에 대응하는 파워 프로파일 커맨드들이 저장된 파워 프로파일 커맨드 테이블, 각 제어 신호에 대응하는 파워 프로파일 커맨드들을 처리하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하는 파워 프로파일 커맨드 처리부, 및 파워 소모 프로파일들에 근거하여 기 설정된 단위 시간 별로 합산된 전체 파워 소모량에 따라 동작 커맨드들을 불휘발성 메모리 장치로 전송할지 여부를 결정하는 파워 버짓 스케줄러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 제한된 파워 버짓(budget)을 효율적으로 관리하여 동작 성능을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치 및 컨트롤러를 포함한다. 컨트롤러는 호스트 장치의 요청들에 근거하여 불휘발성 메모리 장치로 동작 커맨드들을 전송하고 동작 커맨드들에 응답하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하도록 지시하는 제어 신호들을 출력하는 프로세서; 및 프로세서로부터 출력되는 제어 신호들을 따라 동작하는 파워 관리 유닛을 포함한다. 파워 관리 유닛은 동작 커맨드들 각각에 대응하는 하나 또는 그 이상의 파워 프로파일 커맨드들이 저장된 파워 프로파일 커맨드 테이블; 각 제어 신호에 대응하는 하나 또는 그 이상의 파워 프로파일 커맨드들을 처리하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하는 파워 프로파일 커맨드 처리부; 및 파워 소모 프로파일들에 근거하여 기 설정된 단위 시간 별로 합산된 전체 파워 소모량에 따라 동작 커맨드들을 불휘발성 메모리 장치로 전송할지 여부를 결정하는 파워 버짓 스케줄러를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치로부터 수신된 요청들에 근거하여 불휘발성 메모리 장치로 동작 커맨드들을 전송하고, 동작 커맨드들에 응답하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하도록 지시하는 제어 신호들을 출력하는 단계; 제어 신호들 각각에 대응하는 하나 또는 그 이상의 파워 프로파일 커맨드들을 처리하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하는 단계; 및 파워 소모 프로파일들에 근거하여 기 설정된 단위 시간 별로 합산된 전체 파워 소모량에 따라 동작 커맨드들을 불휘발성 메모리 장치로 전송할지 여부를 결정하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 동작 커맨드 별로 정의된 파워 프로파일 커맨드들을 이용하여 불휘발성 메모리 장치의 각 다이 별로 시간 흐름에 따라 변화하는 실제 파워 소모 량을 재현한 파워 소모 프로파일을 생성할 수 있다.
이에 따라, 불휘발성 메모리 장치에 대하여 설정된 단위 시간 별 파워 소모 추이를 보다 정확하게 판단할 수 있다. 그 결과, 제한된 파워 버짓(power budget)을 보다 효율적으로 관리할 수 있고, 신규 동작 커맨드를 보다 빨리 처리할 수 있으므로 동작 성능이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성 예를 도시한 블록도이다.
도 2는 복수의 채널들 및 각 채널에 연결된 복수의 다이 그룹들을 예시적으로 도시한 블록도이다.
도 3은 도 1의 파워 관리 유닛의 구성을 예시적으로 도시한 도면이다.
도 4는 도 3의 파워 프로파일 커맨드 테이블(power profile CMD table)의 구성을 예시적으로 도시한 도면이다.
도 5는 파워 프로파일 커맨드의 구성을 예시적으로 도시한 도면이다.
도 6은 프로세서, 메모리 인터페이스, 및 파워 관리 유닛 간의 인터렉션(interaction)을 예시적으로 도시한 도면이다.
도 7은 리드 동작 시 시간 흐름에 따른 파워 소모 프로파일을 예시적으로 도시한 도면이다.
도 8a는 파워 프로파일 커맨드들의 설정 예를 도시한 도면이다.
도 8b는 도 8a에 도시된 파워 프로파일 커맨드들을 처리하여 생성된 파워 소모 프로파일을 예시적으로 도시한 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 도 12에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성 예를 도시한 블록도이다. 본 실시 예에서, 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
도 1을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
도 2는 복수의 채널들 및 각 채널에 연결된 복수의 다이 그룹들을 예시적으로 도시한 블록도이다.
도 2를 참조하면, 불휘발성 메모리 장치(100)는 복수의 다이 그룹들(DG1~DGn)을 포함하고, 복수의 다이 그룹들(DG1~DGn)은 각각 복수의 다이들(D1~Dm)을 포함할 수 있다. 컨트롤러(200)와의 연결을 위한 채널들(CH1~CHn)은 복수의 다이 그룹들(DG1~DGn)의 개수에 대응하는 개수로 구비될 수 있으나, 특별히 이에 한정되는 것은 아니다. 하나의 채널(CH1)은 복수의 다이들(D1~Dm)에 의해 공유될 수 있다. 다이(D)는 낸드 플래시 메모리 장치일 수 있다.
컨트롤러(200)는 호스트 인터페이스(Host I/F)(210), 프로세서(220), 파워 관리 유닛(power management unit)(230), 랜덤 액세스 메모리(RAM)(240), 및 메모리 인터페이스(Memory I/F)(250)를 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치(도시되지 않음)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 수신된 요청을 처리할 수 있다. 프로세서(220)는 호스트 장치로부터 수신된 요청을 처리하기 위하여 랜덤 액세스 메모리(240)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
파워 관리 유닛(230)은 불휘발성 메모리 장치(100)에서 수행되는 동작들에 의해 소모되는 파워 량을 관리하도록 구성될 수 있다. 예를 들어, 파워 관리 유닛(230)은 불휘발성 메모리 장치(100)에서 수행되는 동작들 각각에 대응하는 파워 프로파일 커맨드를 처리하여 각 동작에 대한 시간 흐름에 따른 파워 소모 프로파일을 생성하고, 생성된 각 동작에 대한 파워 소모량을 기 설정된 단위 시간 마다 합산하고, 합산된 전체 파워 소모량이 기 설정된 파워 버짓(budget) 이내가 되도록 관리할 수 있다.
도 3은 도 1의 파워 관리 유닛의 구성을 예시적으로 도시한 도면이다.
도 3을 참조하면, 본 실시 예에 의한 파워 관리 유닛(230)은 파워 프로파일 커맨드 테이블(power profile CMD table)(231), 파워 프로파일 커맨드 처리부(233), 및 파워 버짓 스케줄러(power budget scheduler)(235)를 포함할 수 있다.
파워 프로파일 커맨드 테이블(231)은 호스트 장치로부터 수신되는 다양한 요청들에 근거한 동작 커맨드들 각각에 대응하는 하나 또는 그 이상의 파워 프로파일 커맨드들이 저장될 수 있다. 파워 프로파일 커맨드는 대응하는 동작 커맨드에 응답하여 동작하는 다이에 대한 시간 흐름에 따른 파워 소모 프로파일을 생성하기 위한 커맨드이다. 파워 프로파일 커맨드는 대응하는 동작 커맨드에 응답하여 동작하는 다이에서 시간의 흐름에 따라 실제로 소모되는 파워 량의 변화를 재현하도록 설정된 값들을 가질 수 있다.
파워 프로파일 커맨드 테이블(231)은 불휘발성 메모리 장치(100)의 특정 영역(예컨대, 시스템 영역)에 저장될 수 있다. 파워 프로파일 커맨드 테이블(231)은 데이터 저장 장치(10)가 파워-온 되면, 불휘발성 메모리 장치(100)의 해당 영역으로부터 독출되어 파워 관리 유닛(230) 내의 메모리(도시되지 않음)에 로드될 수 있다.
도 4는 도 3의 파워 프로파일 커맨드 테이블(power profile CMD table)의 구성을 예시적으로 도시한 도면이다.
도 4를 참조하면, 파워 프로파일 커맨드 테이블(231)의 제1 영역(231a)에는 리드 동작들에 관련된 파워 소모 프로파일들을 생성하기 위한 리드 동작 파워 프로파일 커맨드들(read operation power profile CMDs)이 저장될 수 있다. 파워 프로파일 커맨드 테이블(231)의 제2 영역(231b)에는 라이트 동작들에 관련된 파워 소모 프로파일들을 생성하기 위한 라이트 동작 파워 프로파일 커맨드들(write operation power profile CMDs)이 저장될 수 있다. 도면의 간략화를 위하여, 도 4에서는 파워 프로파일 커맨드 테이블(231)이 두 개의 제1 및 제2 영역들(231a, 231b)을 포함하는 것으로 도시하였으나, 프로파일 커맨드 테이블(231)에는 호스트 장치로부터 수신될 수 있는 모든 종류의 요청들에 대한 동작 커맨드들에 대응하는 파워 프로파일 커맨드들이 저장될 수 있다.
도 4에 도시한 바와 같이, 파워 프로파일 커맨드 테이블(231)의 제1 영역(231a)에는 복수의 리드 동작 파워 프로파일 커맨드 세트들(S1, S2, S3, …)을 포함할 수 있다. 각 리드 동작 파워 프로파일 커맨드 세트(S1, S2, S3, …)는 하나 또는 그 이상의 리드 동작 파워 프로파일 커맨드들(RO power profile CMDs)을 포함할 수 있다. 도 4에서는 파워 프로파일 커맨드 테이블(231)의 제1 영역(231a)이 복수의 리드 동작 파워 프로파일 커맨드 세트들(S1, S2, S3, …)을 포함하는 것만을 도시하였으나, 파워 프로파일 커맨드 테이블(231)의 제2 영역(231b) 역시 하나 또는 그 이상의 라이트 동작 파워 프로파일 커맨드들을 포함하는 복수의 라이트 동작 파워 프로파일 커맨드 세트들을 포함할 수 있다.
하나의 동작에 대한 시간 흐름에 따른 파워 소모 프로파일은 특정 구간 별로 변화될 수 있다. 실제의 파워 소모량 변화를 최대한 유사하게 재현하기 위하여 하나의 동작에 대하여 복수의 파워 프로파일 커맨드들을 포함하는 파워 프로파일 커맨드 세트가 처리될 수 있다. 각 파워 프로파일 커맨드 세트의 인덱스 즉, S1, S2 등과 같은 인덱스는 특정 동작 커맨드에 대응할 수 있다. 이에 따라, 프로세서(220)는 호스트 장치로부터의 요청에 근거하여 동작 커맨드를 생성하고, 생성된 동작 커맨드를 메모리 인터페이스(250)로 제공할 때, 해당 동작 커맨드에 대응하는 파워 프로파일 커맨드 세트의 인덱스를 함께 메모리 인터페이스(250)로 제공할 수 있다.
도 5는 파워 프로파일 커맨드의 구성을 예시적으로 도시한 도면이다.
도 5를 참조하면, 파워 프로파일 커맨드(power profile CMD)는 복수의 비트들로 이루어진 비트맵(bitmap)일 수 있다. 도 5에서는 파워 프로파일 커맨드(power profile CMD)를 16비트들로 이루어진 비트맵(bitmap)으로 도시하였으나, 파워 프로파일 커맨드(power profile CMD)에 포함되는 비트들의 개수가 특별히 이에 한정되는 것은 아니다.
파워 프로파일 커맨드(power profile CMD)는 모드 설정 영역(mode), 파워 프로파일 생성 시간 설정 영역(time), 및 파워 값 설정 영역(value)을 포함할 수 있다. 도 5에서는 최하위 비트(B0)부터 파워 값 설정 영역(value), 시간 설정 영역(time) 및 모드 설정 영역(mode)으로 구분하였으나, 각 영역의 위치가 특별히 이에 한정되는 것은 아니다.
모드 설정 영역(mode)은 최상위 비트(B15) 및 차상위 비트(B14)를 포함할 수 있다. 파워 값 설정 영역(value)은 최하위 비트(B0)부터 7번째 비트(B6)까지를 포함할 수 있다. 파워 프로파일 생성 시간 설정 영역(time)은 8번째 비트(B7)부터 14번째 비트(B13)까지를 포함할 수 있다.
모드 설정 영역(mode)의 제1 모드 설정 비트(M1)는 파워 프로파일 커맨드(power profile CMD)의 종료 기준을 나타내는 값이 설정되는 비트일 수 있다. 예를 들어, 제1 모드 설정 비트(M1)가 제1 값(예컨대, ‘0’)으로 설정되면 해당 파워 프로파일 커맨드(power profile CMD)에 대응하여 파워 소모 프로파일을 생성하는 동작은 대응하는 동작 커맨드의 동작이 완료됨을 나타내는 신호가 메모리 I/F(250)로부터 수신되면 종료될 수 있다. 제1 모드 설정 비트(M1)가 제2 값(예컨대, ‘1’)으로 설정되면 해당 파워 프로파일 커맨드(power profile CMD)에 대응하여 파워 소모 프로파일을 생성하는 동작은 파워 프로파일 생성 시간 설정 영역(time)에 설정된 시간에 도달하면 종료될 수 있다.
모드 설정 영역(mode)의 제2 모드 설정 비트(M2)는 설정된 시간 구간 동안 설정된 파워 값이 적용되는 방식을 나타내는 값이 설정되는 비트일 수 있다. 예를 들어, 제2 모드 설정 비트(M2)가 제1 값(예컨대, ‘0’)으로 설정되면 설정된 시간 구간 동안 설정된 파워 값이 상수로 적용될 수 있다. 즉, 제2 모드 설정 비트(M2)가 ‘0’이면 설정된 시간 구간 동안 설정된 파워 값이 유지되는 파워 소모 프로파일이 생성될 수 있다. 제2 모드 설정 비트(M2)가 제2 값(예컨대, ‘1’)으로 설정되면 설정된 시간 구간 동안 설정된 파워 값이 차분 값으로 적용될 수 있다. 즉, 제2 모드 설정 비트(M2)가 ‘1’이면 설정된 시간 구간 동안 설정된 파워 값이 기 설정된 단위 시간 마다 감소되는 파워 소모 프로파일이 생성될 수 있다.
파워 프로파일 생성 시간 설정 영역(time)에는 파워 소모 프로파일이 생성되는 시점부터 생성이 완료되는 시점까지의 시간을 나타내는 값이 설정될 수 있다. 파워 값 설정 영역(value)은 파워 프로파일 생성 시간 설정 영역(time)에 설정된 시간 구간 동안 적용될 파워 값을 나타내는 값이 설정될 수 있다.
파워 프로파일 커맨드 처리부(233)는 메모리 인터페이스(250)로부터 제공되는 파워 프로파일 커맨드 세트의 인덱스(예컨대, S1, S2 등, 도 4 참조)에 근거하여 파워 프로파일 커맨드 테이블(231)로부터 대응하는 파워 프로파일 커맨드 세트의 파워 프로파일 커맨드들을 페치(fetch)하고, 페치(fetch)된 파워 프로파일 커맨드들을 처리하여 파워 소모 프로파일을 생성할 수 있다.
도 3을 참조하면, 파워 프로파일 커맨드 처리부(233)는 불휘발성 메모리 장치(100)의 각 다이 그룹(DG1~DGn)의 복수의 다이들(D1~Dm) 각각에 대응하는 프로세서들(processor-1~processor-i)을 포함할 수 있다. 복수의 프로세서들(예컨대, 파워 프로파일 커맨드 프로세서들)(processor-1~processor-i)은 각각 메모리 인터페이스(250)와 개별적으로 연결될 수 있다. 이에 따라, 메모리 인터페이스(250)는 프로세서(220)로부터 수신되는 동작 커맨드(OPCMD, 도 6 참조)에 근거하여 대응하는 동작이 수행될 다이(D)를 판별하고, 판별된 다이(D)에 대응하는 파워 프로파일 커맨드 처리부(233)의 프로세서(processor)로 파워 프로파일 커맨드 세트의 인덱스를 제공할 수 있다.
파워 프로파일 커맨드 처리부(233)의 각 프로세서(processor-1~processor-i)는 파워 소모 프로파일을 생성하고, 생성된 파워 소모 프로파일에 근거하여 기 설정된 단위 시간 마다 파워 버짓 스케줄러(235)로 각 다이(D1~Dm)의 파워 소모량을 제공할 수 있다.
파워 버짓 스케줄러(235)는 파워 프로파일 커맨드 처리부(233)로부터 기 설정된 단위 시간 마다 제공되는 각 다이 그룹(DG1~DGn)의 다이들(D1~Dm) 각각에 대한 파워 소모량을 합산하고, 합산된 파워 소모량과 기 설정된 파워 버짓(power budget)을 비교하고, 여유 파워를 계산할 수 있다.
파워 버짓 스케줄러(235)는 도 3에 도시한 바와 같이, 파워 합산 회로(235a), 파워 비교 회로(235b), 및 동작 커맨드 전송 승인/대기 신호 출력부(235c)를 포함할 수 있다. 파워 합산 회로(235a)는 기 설정된 단위 시간 마다 파워 프로파일 커맨드 처리부(233)로부터 제공되는 각 다이 그룹(DG1~DGn)의 각 다이(D1~Dm) 별 파워 소모량을 합산하고, 합산된 파워 소모량을 파워 비교 회로(235b)로 제공할 수 있다. 파워 비교 회로(235b)는 파워 합산 회로(235a)로부터 제공된 합산된 파워 소모량을 기 설정된 파워 버짓(power budget)과 비교하여 여유 파워를 계산하고, 계산된 여유 파워를 동작 커맨드 전송 승인 신호 출력부(235c)로 제공할 수 있다. 동작 커맨드 전송 승인/대기 신호 출력부(235c)는 파워 비교 회로(235b)로부터 제공된 여유 파워가 신규 동작 커맨드를 수행하기에 충분한지 여부를 판단하고, 여유 파워가 충분하면 메모리 인터페이스(250)로 신규 동작 커맨드 전송 승인 신호를 출력하고, 여유 파워가 충분하지 않으면 메모리 인터페이스(250)로 신규 동작 커맨드 전송 대기 신호를 출력할 수 있다.
도 6은 프로세서(220), 메모리 인터페이스(250), 및 파워 관리 유닛(230) 간의 인터렉션(interaction)을 예시적으로 도시한 도면이다. 설명의 편의를 위하여, 도 6에서 프로세서(220)가 메모리 인터페이스(250)로 제공하는 동작 커맨드(OPCMD)를 신규 동작 커맨드라 가정한다. 또한, 불휘발성 메모리 장치(100)의 복수의 다이(D)들에서 이전에 수신된 동작 커맨드들에 대한 동작들이 수행 중인 것으로 가정한다.
도 6을 참조하면, 프로세서(220)는 호스트 장치로부터 수신된 요청에 근거하여 생성한 동작 커맨드(OPCMD) 및 동작 커맨드(OPCMD)에 대응하는 파워 프로파일 커맨드 세트 인덱스(PPC set index)를 메모리 인터페이스(250)로 제공할 수 있다. 메모리 인터페이스(250)는 수신된 동작 커맨드(OPCMD)에 근거하여 동작이 수행될 특정 다이(D)를 판별하고, 판별된 특정 다이(D)에 대응하는 파워 프로파일 커맨드 처리부(233)의 프로세서(processor)로 파워 프로파일 커맨드 세트 인덱스(PPC set index)를 제공할 수 있다.
메모리 인터페이스(250)로부터 파워 프로파일 커맨드 세트 인덱스(PPC set index)를 제공받은 파워 프로파일 커맨드 처리부(233)의 프로세서(processor)는 파워 프로파일 커맨드 테이블(231)로부터 대응하는 파워 프로파일 커맨드 세트의 하나 또는 그 이상의 파워 프로파일 커맨드들을 페치(fetch)하여 해당 동작 커맨드(OPCMD)에 대응하는 파워 소모 프로파일을 생성하고, 생성된 파워 소모 프로파일에 근거하여 신규 동작 커맨드에 대한 동작 시작 시점에 해당하는 파워 소모량(예컨대, 초기 파워 소모량)을 파워 버짓 스케줄러(235)로 제공할 수 있다.
파워 버짓 스케줄러(235)의 파워 합산 회로(235a) 및 파워 비교 회로(235b)는 파워 프로파일 커맨드 테이블(231)로부터 제공되는 파워 소모량들을 합산하고, 합산된 파워 소모량과 파워 버짓(power budget)을 비교하여 여유 파워를 계산하는 일련의 동작들을 기 설정된 단위 시간 마다 반복적으로 수행할 수 있다. 파워 프로파일 커맨드 처리부(233)로부터 신규 동작 커맨드(OPCMD)에 대한 초기 파워 소모량이 제공되면, 파워 버짓 스케줄러(235)는 해당 시점의 여유 파워와 신규 동작 커맨드(OPCMD)의 초기 파워 소모량을 비교하여 여유 파워가 신규 동작 커맨드(OPCMD)를 수행하기에 충분하지 여부를 판단할 수 있다. 여유 파워가 충분하면 파워 버짓 스케줄러(235)는 신규 동작 커맨드 전송 승인 신호(OPCMD transfer grant signal)를 메모리 인터페이스(250)로 제공하고, 여유 파워가 충분하지 않으면 파워 버짓 스케줄러(235)는 신규 동작 커맨드 전송 대기 신호(OPCMD transfer standby signal)를 메모리 인터페이스(250)로 제공할 수 있다.
메모리 인터페이스(250)는 파워 버짓 스케줄러(235)로부터 신규 동작 커맨드 전송 승인 신호(OPCMD transfer grant signal)가 제공되면 신규 동작 커맨드(OPCMD)를 불휘발성 메모리 장치(100)로 제공할 수 있다.
도 7은 리드 동작 시 시간 흐름에 따른 파워 소모 프로파일을 예시적으로 도시한 도면이다.
도 7을 참조하면, 노멀 리드 동작 시 메모리 셀로부터 데이터를 센싱하는 데이터 센싱 구간(data sensing period)의 초반부에서 파워 소모량이 가장 크고, 시간 흐름에 따라 감소하여 센싱한 데이터를 외부(예컨대, 컨트롤러(200))로 출력하는 데이터 출력 구간(data sensing period)에서는 파워 소모량이 크지 않다. 종래에는 각 동작에 대한 파워 소모량을 최대 값 즉, 피크 커런트(peak current)에 해당하는 고정 값으로 설정하였다. 이에 따라, 시간 흐름에 따라 파워 소모량이 감소함에도 불구하고 컨트롤러(200)는 해당 동작에 대한 파워 소모량을 해당 동작이 완료될 때까지 설정된 고정 값으로 판단하였다. 이에 따라, 실제로는 신규 동작 커맨드를 수행하기에 충분한 여유 파워가 있음에도 불구하고, 여유 파워가 충분하지 않은 것으로 판단하여 수행 중인 동작 중 임의의 동작이 완료되기 전까지 신규 동작 커맨드를 수행하지 않음에 따라 동작 성능이 저하되는 문제가 있다.
본 실시 예에서는 동작 별로 시간 흐름에 따라 변화하는 파워 소모량을 재현한 파워 소모 프로파일을 생성할 수 있는 동작 별 파워 프로파일 커맨드들을 이용하여 임의의 동작 커맨드에 응답하여 동작하는 다이에서 시간 흐름에 따라 변하는 파워 소모량을 거의 유사하게 따라가는 파워 소모 프로파일을 생성함으로써, 불휘발성 메모리 장치(100)에 대한 전체 파워 소모 추이를 보다 정확하게 판단할 수 있다. 그 결과, 기 설정된 파워 버짓(power budget)을 보다 효율적으로 관리할 수 있고, 신규 동작 커맨드를 보다 빨리 처리할 수 있으므로 동작 성능이 향상될 수 있다.
도 8a는 파워 프로파일 커맨드 세트의 설정 예를 도시한 도면이고, 도 8b는 파워 프로파일 커맨드 처리부(233)에서 도 8a의 파워 프로파일 커맨드 세트에 근거하여 생성한 파워 소모 프로파일을 예시적으로 도시한 도면이다. 도 8a에서는 4 개의 파워 프로파일 커맨드들(PPC1~PPC4)을 갖는 하나의 파워 프로파일 커맨드 세트(S1)를 예를 들어 설명한다. 또한, 설명의 편의를 위하여, 첫 번째 파워 프로파일 커맨드(PPC1)부터 순차적으로 수행되는 것으로 가정한다. 또한, 시간 단위는 ‘㎲’이고, 커런트 단위는 ‘㎃’인 것으로 가정한다.
도 8a를 참조하면, 파워 프로파일 커맨드 세트(S1)의 제1 내지 제4 파워 프로파일 커맨드들(PPC1~PPC4)의 제1 모드 설정 비트(M1)들은 모두 ‘1’로 설정되어 있다. 따라서, 제1 내지 제4 파워 프로파일 커맨드들(PPC1~PPC4)은 모두 파워 프로파일 생성 시간 설정 영역(time)에 설정된 시간에 도달하면 파워 소모 프로파일 생성을 종료할 수 있다.
제1 파워 프로파일 커맨드(PPC1)의 제2 모드 설정 비트(M2)는 ‘0’으로 설정되어 있고, 파워 프로파일 생성 시간 설정 영역(time)은 ‘40㎲’로 설정되어 있고, 파워 값 영역(value)은 ‘120㎃’로 설정되어 있으므로, 도 8b에 도시한 바와 같이, ‘0㎲ ~ 40㎲’ 구간에서 ‘120㎃’로 유지되는 파워 소모 프로파일이 생성될 수 있다.
제2 파워 프로파일 커맨드(PPC2)의 제2 모드 설정 비트(M2)는 ‘1’로 설정되어 있고, 파워 프로파일 생성 시간 설정 영역(time)은 ‘40㎲’로 설정되어 있고, 파워 값 영역(value)은 ‘10㎃’로 설정되어 있으므로, 도 8b에 도시한 바와 같이, ‘40㎲ ~ 80㎲’ 구간에서 ‘80㎃’까지 감소되는 파워 소모 프로파일이 생성될 수 있다.
제3 파워 프로파일 커맨드(PPC3)의 제2 모드 설정 비트(M2)는 ‘0’으로 설정되어 있고, 파워 프로파일 생성 시간 설정 영역(time)은 ‘20㎲’로 설정되어 있고, 파워 값 영역(value)은 ‘80㎃’로 설정되어 있으므로, 도 8b에 도시한 바와 같이, ‘80㎃ ~ 100㎃’ 구간에서 ‘80㎃’로 유지되는 파워 소모 프로파일이 생성될 수 있다.
제4 파워 프로파일 커맨드(PPC1)의 파워 프로파일 생성 시간 설정 영역(time)은 ‘0㎲’로 설정되어 있으므로, 제2 모드 설정 비트(M2) 및 파워 값 영역(value)은 어떤 값이 저장되어 있어도 무시될 수 있다. 즉, 파워 프로파일을 생성할 필요가 없으므로, 제2 모드 설정 비트(M2) 및 파워 값 영역(value)이 ‘1’ 또는 ‘0’ 어떤 값으로 설정되어 있어도 영향을 미치지 않는다. 이에 따라, 도 8a에서는 ‘X’로 표현하였다. 이와 같이, 하나의 파워 프로파일 커맨드 세트(S1)에 포함된 4개의 파워 프로파일 커맨드들(PPC1~PPC4)을 이용하여 하나의 동작 커맨드를 수행할 때 시간 흐름에 따라 변하는 파워 소모량을 재현할 수 있다.
또한, 도 8b에 도시한 바와 같이, 파워 프로파일 커맨드 처리부(233)는 생성된 파워 소모 프로파일에 근거하여 기 설정된 단위 시간 마다(t1~t10) 파워 소모량을 파워 버짓 스케줄러(235)로 출력할 수 있다.
랜덤 액세스 메모리(random access memory, RAM)(240)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM) 로 구성될 수 있다. 랜덤 액세스 메모리(240)는 프로세서(220)에 의해서 구동되는 소프트웨어가 저장되는 영역을 포함할 수 있다. 또한, 랜덤 액세스 메모리(240)는 소프트웨어의 구동에 필요한 메타 데이터가 저장되는 영역을 포함할 수 있다. 즉, 메모리(240)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(240)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 데이터 또는 불휘발성 메모리 장치(100)로부터 독출되어 호스트 장치로 전송될 데이터를 임시 저장하는 영역을 포함할 수 있다. 즉, 랜덤 액세스 메모리(240)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메모리 인터페이스(250)는 프로세서(220)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(250)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(250)는 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함하는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 메모리 인터페이스(250)는 제어 신호들을 불휘발성 메모리 장치(100)로 전송하기 전에 제어 신호들과 함께 전송된 파워 프로파일 커맨드 세트 인덱스를 파워 관리 유닛(230)으로 제공하고, 파워 관리 유닛(230)으로부터 제어 신호들에 대한 전송 승인 신호가 출력되면 제어 신호들을 불휘발성 메모리 장치(100)로 전송할 수 있다.
메모리 인터페이스(250)는 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(250)은 적어도 하나 이상의 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 9를 참조하여 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서 도 1 내지 도 8b가 참조될 수 있다. S910 단계에서, 호스트 장치(도시되지 않음)로부터 수신된 요청들에 근거한 동작 커맨드들에 응답하여 동작하는 다이들 각각에 대한 파워 소모 프로파일들을 생성할 수 있다. 동작하는 다이들 각각의 파워 소모 프로파일은 컨트롤러(200, 도 1 참조)의 파워 관리 유닛(230, 도 1 참조)에서 생성될 수 있다.
컨트롤러(200)의 프로세서(220, 도 1 참조)는 호스트 장치로부터 수신된 요청들에 근거하여 불휘발성 메모리 장치(100)로 제공할 동작 커맨드들을 생성하고, 생성한 동작 커맨드들과 동작 커맨드들에 대응하는 파워 소모 프로파일들을 생성하도록 지시하는 제어 신호들을 메모리 인터페이스(250, 도 1 참조)로 전송할 수 있다. 제어 신호들은 동작 커맨드들에 대응하는 파워 프로파일 커맨드 세트의 인덱스를 포함할 수 있다.
메모리 인터페이스(250)는 프로세서(220)로부터 수신된 동작 커맨드들에 근거하여 각 동작 커맨드에 응답하여 동작할 다이들을 판별하고, 판별된 다이들에 대응하는 파워 관리 유닛(230)의 파워 프로파일 커맨드 처리부(233)의 파워 프로파일 커맨드 프로세서들로 처리할 파워 프로파일 커맨드 세트의 인덱스를 제공할 수 있다.
메모리 인터페이스(250)로부터 처리할 파워 프로파일 커맨드 세트의 인덱스를 수신한 파워 프로파일 커맨드 처리부(233)의 파워 프로파일 커맨드 프로세서들은 각각 파워 프로파일 커맨드 테이블(231)로부터 대응하는 파워 프로파일 커맨드 세트를 페치하고 처리하여 동작하는 다이들의 파워 소모 프로파일들을 생성할 수 있다.
S920 단계에서, 파워 프로파일 커맨드 처리부(233)의 파워 프로파일 커맨드 프로세서들은 대응하는 파워 소모 프로파일들에 근거하여 기 설정된 단위 시간 마다 동작하는 다이들 각각에 대한 파워 소모량을 파워 관리 유닛(230)의 파워 버짓 스케줄러(235, 도 3 참조)로 제공할 수 있다. 파워 버짓 스케줄러(235)는 기 설정된 단위 시간마다 파워 프로파일 커맨드 처리부(233)로부터 제공되는 각 다이 별 파워 소모량을 합산할 수 있다.
S930 단계에서, 파워 버짓 스케줄러(235)는 기 설정된 단위 시간 마다 합산된 전체 파워 소모량과 기 설정된 파워 버짓(power budget)을 비교하여 여유 파워를 계산할 수 있다.
S920 단계 및 S930 단계는 불휘발성 메모리 장치(100)에서 동작을 수행 중인 다이(D)가 존재하지 않을 때까지 기 설정된 단위 시간 마다 반복적으로 수행될 수 있다. 이에 따라, S930 단계에서 계산되는 여유 파워는 매 단위 시간 마다 가변될 수 있다.
S940 단계에서, 호스트 장치로부터 수신된 신규 요청이 수신되면, 프로세서(220)는 신규 동작 커맨드를 메모리 인터페이스(250)로 전송할 수 있다. 이때, 프로세서(220)는 신규 동작 커맨드에 대응하는 파워 소모 프로파일을 생성하도록 지시하는 신규 제어 신호 즉, 신규 동작 커맨드에 대응하는 파워 프로파일 커맨드 세트의 인덱스를 함께 메모리 인터페이스(250)로 전송할 수 있다.
메모리 인터페이스(250)는 신규 동작 커맨드에 응답하여 동작할 다이에 대응하는 파워 프로파일 커맨드 프로세서로 처리할 파워 프로파일 커맨드 세트의 인덱스를 제공할 수 있다. 파워 프로파일 커맨드 프로세서는 파워 프로파일 커맨드 테이블(231)로부터 대응하는 파워 프로파일 커맨드 세트를 페치하고 처리하여 동작할 다이의 파워 소모 프로파일을 생성하고, 동작할 다이의 파워 소모 프로파일에 근거하여 초기 파워 소모량을 파워 버짓 스케줄러(235)로 제공할 수 있다.
S950 단계에서, 파워 버짓 스케줄러(235)는 S930 단계에서 계산된 여유 파워와 파워 프로파일 커맨드 처리부(233)로부터 제공된 신규 동작 커맨드에 대한 초기 파워 소모량을 비교하여 여유 파워가 신규 동작 커맨드를 수행할 수 있을 만큼 충분한지 여부를 판단할 수 있다. 여유 파워가 충분하면 S960 단계로 진행될 수 있다.
S960 단계에서, 메모리 인터페이스(250)는 신규 동작 커맨드를 불휘발성 메모리 장치(100)로 전송할 수 있다. 여유 파워가 충분하면, 파워 버짓 스케줄러(235)는 메모리 인터페이스(250)로 동작 커맨드 전송 승인 신호를 제공하고, 메모리 인터페이스(250)는 동작 커맨드 전송 승인 신호에 따라 신규 동작 커맨드를 불휘발성 메모리 장치(100)로 전송할 수 있다.
S970 단계에서, 신규 동작 커맨드에 대응하는 파워 프로파일 커맨드 세트를 처리하여 신규 동작 커맨드가 동작하는 다이(D)의 파워 소모 프로파일을 생성할 수 있다. 이후, S920 단계로 돌아갈 수 있다.
S950 단계에서 여유 파워가 신규 동작 커맨드를 수행할 만큼 충분하지 않으면, S980 단계로 진행될 수 있다.
S980 단계에서, 메모리 인터페이스(250)는 신규 동작 커맨드를 불휘발성 메모리 장치(100)로 전송하지 않을 수 있다. 여유 파워가 충분하지 않으면, 파워 버짓 스케줄러(235)는 메모리 인터페이스(250)로 동작 커맨드 전송 대기 신호를 제공하고, 메모리 인터페이스(250)는 동작 커맨드 전송 대기 신호에 따라 신규 동작 커맨드를 불휘발성 메모리 장치(100)로 전송하지 않을 수 있다.
이후, S920 단계로 돌아갈 수 있다. 대기 중인 신규 동작 커맨드는 여유 파워가 신규 동작 커맨드를 수행하기에 충분해질 때까지 대기할 수 있으며, 여유 파워가 충분해지면 불휘발성 메모리 장치(100)로 전송될 것이다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 11은 도 10에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 11을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 11에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 11에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 10의 데이터 저장 장치(2200), 도 12의 데이터 저장 장치(3200), 도 13의 데이터 저장 장치(4200)로 구성될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 15를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 파워 관리 유닛
231: 파워 프로파일 커맨드 테이블 233: 파워 프로파일 커맨드 처리부
235: 파워 버짓 스케줄러 240: 랜덤 액세스 메모리
250: 메모리 인터페이스

Claims (16)

  1. 복수의 다이들을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는,
    호스트 장치의 요청들에 근거하여 상기 불휘발성 메모리 장치로 동작 커맨드들을 전송하고, 상기 동작 커맨드들에 응답하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하도록 지시하는 제어 신호들을 출력하는 프로세서; 및 상기 프로세서로부터 출력되는 상기 제어 신호들에 따라 동작하는 파워 관리 유닛을 포함하고,
    상기 파워 관리 유닛은,
    상기 동작 커맨드들 각각에 대응하는 하나 또는 그 이상의 파워 프로파일 커맨드들이 저장된 파워 프로파일 커맨드 테이블;
    각 제어 신호에 대응하는 상기 하나 또는 그 이상의 파워 프로파일 커맨드들을 처리하여 상기 동작하는 다이들에 대한 상기 파워 소모 프로파일들을 생성하는 파워 프로파일 커맨드 처리부; 및
    상기 파워 소모 프로파일들에 근거하여 기 설정된 단위 시간 별로 합산된 전체 파워 소모량에 따라 상기 동작 커맨드들을 상기 불휘발성 메모리 장치로 전송할지 여부를 결정하는 파워 버짓 스케줄러를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 파워 프로파일 커맨드 처리부는 상기 복수의 다이들 각각에 대응하는 복수의 파워 프로파일 커맨드 프로세서들을 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 복수의 파워 프로파일 커맨드 프로세서들은 대응하는 제어 신호들에 따라 상기 파워 프로파일 커맨드 테이블로부터 상기 하나 또는 그 이상의 파워 프로파일 커맨드들을 페치하고, 페치된 상기 하나 또는 그 이상의 파워 프로파일 커맨드들을 처리하여 상기 동작하는 다이들 각각에 대한 상기 파워 소모 프로파일들을 생성하고, 생성된 상기 파워 소모 프로파일들에 근거하여 기 설정된 단위 시간 마다 상기 동작하는 다이들 각각의 파워 소모량을 상기 파워 버짓 스케줄러로 출력하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 파워 버짓 스케줄러는 상기 기 설정된 단위 시간 마다 상기 전체 파워 소모량과 기 설정된 파워 버짓(power budget)을 비교하여 여유 파워를 연산하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 호스트 장치로부터 신규 요청이 수신되면 상기 프로세서는 수신된 상기 신규 요청에 대응하는 신규 동작 커맨드에 대한 파워 소모 프로파일을 생성하도록 지시하는 신규 제어 신호를 출력하고,
    상기 신규 제어 신호를 수신한 파워 프로파일 커맨드 처리부는 상기 파워 프로파일 커맨드 테이블로부터 상기 신규 제어 신호에 대응하는 상기 하나 또는 그 이상의 파워 프로파일 커맨드들을 페치하여 상기 신규 동작 커맨드에 대한 파워 소모 프로파일을 생성하고, 생성된 상기 신규 동작 커맨드에 대한 파워 소모 프로파일에 근거한 초기 파워 소모량을 상기 파워 버짓 스케줄러로 출력하고, 및
    상기 파워 버짓 스케줄러는 상기 신규 동작 커맨드에 대한 초기 파워 소모량과 상기 여유 파워를 비교하여 상기 여유 파워가 상기 신규 동작 커맨드를 수행할 수 있을 만큼 충분한지 여부를 판단하고, 판단 결과에 근거하여 상기 신규 동작 커맨드를 상기 불휘발성 메모리 장치로 전송할 지 여부를 결정하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 여유 파워가 충분하지 않으면 상기 파워 버짓 스케줄러는 상기 신규 동작 커맨드에 대한 전송 대기 신호를 출력하고, 상기 여유 파워가 충분하면 상기 신규 동작 커맨드에 대한 전송 승인 신호를 출력하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 컨트롤러는, 상기 파워 버짓 스케줄러로부터 상기 신규 동작 커맨드에 대한 상기 전송 승인 신호가 출력되면 상기 신규 동작 커맨드를 상기 불휘발성 메모리 장치로 제공하는 메모리 인터페이스를 더 포함하는 데이터 저장 장치.
  8. 제1항에 있어서,
    상기 프로세서로부터 출력되는 상기 제어 신호들은 상기 파워 프로파일 커맨드 테이블에 저장된 상기 파워 프로파일 커맨드들의 인덱스들을 포함하는 데이터 저장 장치.
  9. 제1항에 있어서,
    상기 파워 프로파일 커맨드는 모드 설정 영역, 파워 프로파일 생성 시간 설정 영역, 및 파워 값 설정 영역을 포함하는 비트맵인 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 모드 설정 영역은,
    상기 파워 프로파일 커맨드의 종료 기준을 나타내는 값이 설정되는 제1 모드 설정 비트; 및
    상기 파워 프로파일 생성 시간 설정 영역에 설정된 시간 구간 동안 상기 파워 값 설정 영역에 설정된 파워 값이 적용되는 방식을 나타내는 값이 설정되는 제2 모드 설정 비트
    를 포함하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 제1 모드 설정 비트가 제1 값으로 설정되면 상기 파워 프로파일 커맨드는 대응하는 동작 커맨드의 동작 완료 시 처리 종료되고, 상기 제1 모드 설정 비트가 제2 값으로 설정되는 상기 파워 프로파일 커맨드는 상기 파워 프로파일 생성 시간 설정 영역에 설정된 시간에 도달하면 처리 종료되는 데이터 저장 장치.
  12. 제10항에 있어서,
    상기 제2 모드 설정 비트가 제1 값으로 설정되면 상기 파워 프로파일 생성 시간 설정 영역에 설정된 시간 구간 동안 상기 파워 값 설정 영역에 설정된 파워 값이 상수로 적용되고, 상기 제2 모드 설정 비트가 제2 값으로 설정되면 상기 파워 프로파일 생성 시간 설정 영역에 설정된 시간 구간 동안 상기 파워 값 설정 영역에 설정된 파워 값이 차분 값으로 적용되는 데이터 저장 장치.
  13. 복수의 다이들을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하고, 상기 불휘발성 메모리 장치로 전송되는 동작 커맨드들 각각에 대한 하나 또는 그 이상의 파워 프로파일 커맨드들이 저장된 파워 프로파일 커맨드 테이블을 포함하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    호스트 장치로부터 수신된 요청들에 근거하여 상기 불휘발성 메모리 장치로 동작 커맨드들을 전송하고, 상기 동작 커맨드들에 응답하여 동작하는 다이들에 대한 파워 소모 프로파일들을 생성하도록 지시하는 제어 신호들을 출력하는 단계;
    상기 제어 신호들 각각에 대응하는 상기 하나 또는 그 이상의 파워 프로파일 커맨드들을 처리하여 상기 동작하는 다이들에 대한 상기 파워 소모 프로파일들을 생성하는 단계; 및
    상기 파워 소모 프로파일들에 근거하여 기 설정된 단위 시간 별로 합산된 전체 파워 소모량에 따라 상기 동작 커맨드들을 상기 불휘발성 메모리 장치로 전송할지 여부를 결정하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 동작 커맨드들에 대한 상기 불휘발성 메모리 장치로의 전송 여부를 결정하는 단계는,
    상기 기 설정된 단위 시간 마다 상기 전체 파워 소모량과 기 설정된 파워 버짓을 비교하여 여유 파워를 연산하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 호스트 장치로부터 신규 요청이 수신되는 단계;
    상기 신규 요청에 대응하는 신규 동작 커맨드에 대한 파워 소모 프로파일을 생성하도록 지시하는 신규 제어 신호를 출력하는 단계;
    상기 신규 제어 신호에 대응하는 상기 하나 또는 그 이상의 파워 프로파일 커맨드들을 처리하여 상기 신규 동작 커맨드에 대한 파워 소모 프로파일을 생성하는 단계;
    상기 신규 동작 커맨드에 대한 상기 파워 소모 프로파일에 근거하여 상기 신규 동작 커맨드의 초기 파워 소모량을 출력하는 단계;
    상기 신규 동작 커맨드의 상기 초기 파워 소모량과 상기 여유 파워를 비교하여 상기 여유 파워가 상기 신규 동작 커맨드를 수행할 수 있을 만큼 충분한지 여부를 판단하는 단계; 및
    상기 여유 파워가 충분하면 상기 신규 동작 커맨드를 불휘발성 메모리 장치로 제공하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 여유 파워가 충분하지 않으면 상기 여유 파워가 상기 신규 동작 커맨드를 수행할 수 있을 만큼 충분해질 때까지 상기 신규 동작 커맨드를 상기 불휘발성 메모리 장치로 제공하지 않는 데이터 저장 장치의 동작 방법.
KR1020180031481A 2018-03-19 2018-03-19 데이터 저장 장치 및 그것의 동작 방법 KR20190109872A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180031481A KR20190109872A (ko) 2018-03-19 2018-03-19 데이터 저장 장치 및 그것의 동작 방법
US16/181,883 US10990498B2 (en) 2018-03-19 2018-11-06 Data storage device and operating method thereof
CN201811426945.4A CN110286847B (zh) 2018-03-19 2018-11-27 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180031481A KR20190109872A (ko) 2018-03-19 2018-03-19 데이터 저장 장치 및 그것의 동작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240094527A Division KR20240116679A (ko) 2024-07-17 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190109872A true KR20190109872A (ko) 2019-09-27

Family

ID=67903595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180031481A KR20190109872A (ko) 2018-03-19 2018-03-19 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10990498B2 (ko)
KR (1) KR20190109872A (ko)
CN (1) CN110286847B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220047504A (ko) * 2020-10-09 2022-04-18 웨스턴 디지털 테크놀로지스, 인코포레이티드 판독 임계치 관리 및 교정

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210119070A (ko) * 2020-03-24 2021-10-05 에스케이하이닉스 주식회사 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US11487444B2 (en) * 2020-03-25 2022-11-01 Micron Technology, Inc. Centralized power management in memory devices
US20220239129A1 (en) * 2021-01-26 2022-07-28 Ar2E Llc Hybrid battery management system for unmanned aerial vehicles

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580630B2 (ja) * 1996-02-26 2004-10-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 消費電力を管理するシステム及び電源を管理する方法
TWI347523B (en) 2003-02-05 2011-08-21 Panasonic Corp Peripheral device and control method thereof, and main device and control method thereof, and program thereof
US8289801B2 (en) * 2009-09-09 2012-10-16 Fusion-Io, Inc. Apparatus, system, and method for power reduction management in a storage device
US20110173462A1 (en) 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
JP2011180869A (ja) 2010-03-02 2011-09-15 Hitachi Ltd 計算機の状態監視装置、計算機の監視システムおよび計算機の状態監視方法
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US9183136B2 (en) 2012-05-16 2015-11-10 Hitachi, Ltd. Storage control apparatus and storage control method
US10025367B2 (en) 2014-08-19 2018-07-17 Intel Corporation Dynamic scaling of graphics processor execution resources
US9880605B2 (en) * 2014-10-27 2018-01-30 Sandisk Technologies Llc Method and system for throttling power consumption
US9711232B2 (en) 2015-09-22 2017-07-18 Samsung Electronics Co., Ltd. Dynamic non-volatile memory operation scheduling for controlling power consumption of solid-state drives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220047504A (ko) * 2020-10-09 2022-04-18 웨스턴 디지털 테크놀로지스, 인코포레이티드 판독 임계치 관리 및 교정

Also Published As

Publication number Publication date
CN110286847B (zh) 2023-03-07
US10990498B2 (en) 2021-04-27
US20190286350A1 (en) 2019-09-19
CN110286847A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
US10949105B2 (en) Data storage device and operating method of the data storage device
US20200065241A1 (en) Data storage device and operating method thereof
US10838653B2 (en) Electronic device and operating method thereof
KR20170099610A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11494118B2 (en) Storage device and operating method thereof
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110286847B (zh) 数据存储装置及其操作方法
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR102678655B1 (ko) 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US11276445B2 (en) Data storage device and operating method thereof
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20240116679A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210011198A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190102998A (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US11157214B2 (en) Controller, memory system and operating method thereof

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination