KR20190106008A - 메모리 시스템, 그것의 동작 방법 및 전자 장치 - Google Patents

메모리 시스템, 그것의 동작 방법 및 전자 장치 Download PDF

Info

Publication number
KR20190106008A
KR20190106008A KR1020180026879A KR20180026879A KR20190106008A KR 20190106008 A KR20190106008 A KR 20190106008A KR 1020180026879 A KR1020180026879 A KR 1020180026879A KR 20180026879 A KR20180026879 A KR 20180026879A KR 20190106008 A KR20190106008 A KR 20190106008A
Authority
KR
South Korea
Prior art keywords
block
condition
memory
satisfied
data
Prior art date
Application number
KR1020180026879A
Other languages
English (en)
Inventor
김병준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180026879A priority Critical patent/KR20190106008A/ko
Priority to US16/144,032 priority patent/US20190278703A1/en
Priority to CN201811451881.3A priority patent/CN110245092A/zh
Publication of KR20190106008A publication Critical patent/KR20190106008A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1012—Design facilitation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 메모리 시스템은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치 및 호스트 장치의 쓰기(write) 리퀘스트에 대응하여 쓰기 리퀘스트의 대상인 타겟 데이터가 저장되는 위치를 결정하는 컨트롤 유닛을 포함할 수 있고, 컨트롤 유닛은, 기설정된 순서에 따라 상기 타겟 데이터가 저장될 제1 메모리 블록이 블록 교체 조건을 만족할 때, 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하도록 제어할 수 있다.

Description

메모리 시스템, 그것의 동작 방법 및 전자 장치{MEMORY SYSTEM, OPERATING METHOD THEREOF AND ELECTRONIC DEVICE}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
메모리 장치를 이용한 메모리 시스템은 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템은 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는, 불연속적인 논리 어드레스를 갖는 데이터가 동일한 메모리 블록에 저장됨으로 인하여 가비지 컬렉션의 효율이 떨어지는 문제점을 해결하는 메모리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치 및 호스트 장치의 쓰기(write) 리퀘스트에 대응하여 쓰기 리퀘스트의 대상인 타겟 데이터가 저장되는 위치를 결정하는 컨트롤 유닛을 포함할 수 있고, 컨트롤 유닛은, 기설정된 순서에 따라 상기 타겟 데이터가 저장될 제1 메모리 블록이 블록 교체 조건을 만족할 때, 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하도록 제어할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은, 호스트 장치로부터 수신한 쓰기(write) 리퀘스트에 대응하여, 기설정된 순서에 따라 타겟 데이터가 저장될 제1 메모리 블록을 선택하는 단계, 제1 메모리 블록이 블록 교체 조건을 만족하는지 판단하는 단계 및 블록 교체 조건을 만족할 때, 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하는 단계를 포함할 수 있고, 블록 교체 조건은 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과, 타겟 데이터에 대응하는 시작 논리 어드레스가 연속적인지 여부에 기초하여 결정되는 제1 조건을 포함할 수 있다.
본 발명의 실시 예에 따른 전자 장치는, 복수의 메모리 블록들을 포함하고, 컨트롤러에 의해 수행 가능한 인스트럭션들이 부호화되어 저장된 비 일시적 기계 판독 가능 저장 매체 및 컨트롤러를 포함할 수 있고, 컨트롤러에 의해 수행 가능한 인스트럭션들은, 호스트 장치로부터 타겟 데이터에 대한 쓰기(write) 리퀘스트를 수신한 때, 기설정된 순서에 따라 타겟 데이터가 저장된 제1 메모리 블록을 특정하는 인스트럭션, 제1 메모리 블록이 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션, 제1 메모리 블록이 블록 교체 조건을 만족하는 경우, 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하도록 쓰기 동작을 제어하는 인스트럭션을 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 불연속적인 논리 어드레스를 갖는 데이터를 각각 다른 메모리 블록에 저장하여, 가비지 컬렉션의 효율을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템의 구성을 설명하기 위한 블록도이다.
도 2a 내지 도 2c는 불연속적인 논리 어드레스를 갖는 복수의 데이터가 동일한 메모리 블록에 저장되는 과정을 설명하기 위한 도면이다.
도 3a 내지 도 3c는 본 발명의 실시 예에 따라 불연속적인 논리 어드레스를 갖는 복수의 데이터가 서로 다른 블록에 저장되는 과정을 설명하기 위한 도면이다.
도 4a 내지 도 4c는 본 발명의 실시 예에 따라 논리 어드레스의 연속성 및 데이터가 저장되지 않은 페이지 수에 근거하여 데이터가 제2 메모리 블록에 저장되는 과정을 설명하기 위한 도면이다.
도 5a 내지 도 5c는 본 발명의 실시 예에 따라, 논리 어드레스의 연속성, 데이터가 저장되지 않은 페이지 수 및 데이터가 저장되지 않은 메모리 블록의 수에 근거하여 데이터가 제2 메모리 블록에 저장되는 과정을 설명하기 위한 도면이다.
도 6은 불연속적인 논리 어드레스를 갖는 데이터가 동일한 메모리 블록에 저장된 후 가비지 컬렉션이 수행되는 예를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따라 불연속적인 논리 어드레스를 갖는 데이터가 서로 다른 메모리 블록에 저장된 후 가비지 컬렉션이 수행되는 과정을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 9는 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템의 구성을 설명하기 위한 블록도이다.
메모리 시스템(10)은 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도 2a의 300)에 의해서 액세스되는 데이터를 저장할 수 있다.
메모리 시스템(10)은 호스트 장치(300)와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(10)은 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
메모리 시스템(10)은 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(10)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 시스템(10)은 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다. 컨트롤러(100)는 컨트롤 유닛(110) 및 랜덤 액세스 메모리(120)를 포함할 수 있다.
컨트롤 유닛(110)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(110)은 호스트 장치(300)로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(110)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(120)에 로딩된 코드 형태의 인스트럭션들(instructions) 또는 알고리즘, 즉, 펌웨어(FW)를 구동하고, 내부의 기능 블록들 및 비휘발성 메모리 장치(200)를 제어할 수 있다.
랜덤 액세스 메모리(120)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(120)는 컨트롤 유닛(110)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(120)는 펌웨어(FW)의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(120)는 컨트롤 유닛(110)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(120)는 논리 어드레스와 물리 어드레스 간의 맵핑 정보를 포함하는 맵핑 테이블(121)을 저장할 수 있다. 컨트롤 유닛(110)은, 예를 들어, L2P(logical to physical) 맵핑 테이블과 P2L(physical to logical) 맵핑 테이블을 관리할 수 있다. L2P 맵핑 테이블은 인덱스로 설정된 논리 어드레스들에 각각 맵핑된 물리 어드레스들로 구성될 수 있다. P2L 맵핑 테이블은 인덱스로 설정된 물리 어드레스들에 각각 맵핑된 논리 어드레스들로 구성될 수 있다. 컨트롤 유닛(110)은 오픈(open) 메모리 블록, 즉, 현재 라이트 요청을 처리하기 위해 사용 중인 메모리 블록에 대한 맵핑 정보를 P2L 맵핑 테이블로서 관리할 수 있다. 컨트롤 유닛(110)은 클로즈드(closed) 메모리 블록, 즉, 데이터를 저장할 수 있는 빈 공간을 더 이상 가지지 않거나, 데이터를 저장하지 않도록 설정된 메모리 블록들에 대해, P2L 맵핑 테이블을 구성하는 맵핑 정보를 L2P 맵핑 테이블로 반영시킬 수 있다.
비휘발성 메모리 장치(200)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 비휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
비휘발성 메모리 장치(200)는 메모리 셀 어레이(도 13의 210)를 포함할 수 있다. 메모리 셀 어레이에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 삭제되는 메모리 셀들은 메모리 블록으로 구성될 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들(Blk0 내지 Blk(n))을 포함하고, 메모리 블록들(Blk0 내지 Blk(n)) 각각은 복수의 페이지들(예를 들면, PG0 내지 PG7)을 포함할 수 있다.
컨트롤 유닛(110)은, 데이터가 저장되지 않은 메모리 블록인 프리(free) 블록들 중에서, 데이터가 저장될 메모리 블록인 오픈 블록을 설정할 수 있다. 예를 들어, 블록(Blk0) 내지 블록(Blk(n))이 모두 프리 블록인 상태에서 블록(Blk0)을 오픈 블록을 설정할 수 있고, 이후 호스트 장치(300)의 라이트 요청에 대응한 라이트 데이터가 오픈 블록인 블록(Blk0)에 저장되도록 비휘발성 메모리 장치(200)를 제어할 수 있다. 컨트롤 유닛(110)은, 오픈 블록 상태의 메모리 블록을 더 이상 데이터가 저장되지 않는 클로즈드 블록으로 설정할 수 있다. 예를 들어, 오픈 블록으로 설정된 블록(Blk0)을 클로즈드 블록으로 변경할 수 있고, 이 후 블록(Blk0)에는 데이터가 저장되지 않을 것이다. 컨트롤 유닛(110)은, 오픈 블록을 클로즈드 블록으로 설정할 후, 새로운 프리 블록을 오픈 블록으로 설정할 수 있다. 실시 예에 따라, 오픈 블록은 메모리 블록 단위로 설정될 수 있다. 다른 실시 예에 따라, 오픈 블록은 동일한 워드라인을 공유하는 메모리 블록들을 그룹핑한 수퍼 블록 단위로 설정될 수 있다. 다만, 오픈 블록이 설정되는 단위는 컨트롤 유닛(110) 또는 호스트 장치(300)의 제어에 의하여 언제든지 설정 및 변경 가능할 것이다.
도 2a 내지 도 2c는 불연속적인 논리 어드레스를 갖는 복수의 데이터가 동일한 메모리 블록에 저장되는 과정을 설명하기 위한 도면이다. 이하에서, 도 1, 도 2a 내지 도 2c를 참조하여, 종래 불연속적인 논리 어드레스를 갖는 데이터가 비휘발성 메모리 장치(200)에 저장되는 과정을 설명한다. 비휘발성 메모리 장치(200)는 메모리 블록(Blk0) 및 메모리 블록(Blk1)을 포함하고, 메모리 블록(Blk0) 및 메모리 블록(Blk1)은 각각 8개의 페이지들(PG0 내지 PG7)을 포함한다고 가정한다.
S100 단계에서, 컨트롤러(100)는 호스트 장치(300)로부터 논리 어드레스(LA0) 내지 논리 어드레스(LA3)에 대응되는 데이터에 대한 라이트 리퀘스트(RQ_write(LA0~LA3))를 수신할 수 있다. 컨트롤러(100)는 라이트 리퀘스트(RQ_write(LA0~LA3))를 수신한 후, 랜덤 액세스 메모리(120)에 저장된 맵핑 테이블(121)을 참조하여 데이터가 저장될 오픈 블록을 확인할 수 있다. 이하에서, 메모리 블록(Blk0)이 오픈 블록으로 설정되고, 메모리 블록(Blk0)에 포함되는 페이지들(PG0 내지 PG7)에는 데이터가 저장되지 않은 상태라고 가정한다.
컨트롤러(100)는 호스트 장치(300)로부터 수신한 라이트 리퀘스트(RQ_write(LA0~LA3))에 대응하여 비휘발성 메모리 장치(200)에 전송될 커맨드(CMD_write(PA0~PA3))를 생성할 수 있다. 이 때, 데이터가 저장될 메모리 블록 및 페이지에 대한 정보는 맵핑 테이블(121)을 참조하여 결정될 수 있다. 도시된 바와 같이, 오픈 블록인 메모리 블록(Blk0)의 페이지(PG0) 내지 페이지(PG3)의 어드레스 정보를 포함한 커맨드(CMD_write(PA0~PA3))를 생성할 것이다. 또한, 도 2b에 도시된 바와 같이 맵핑 테이블(121)은 물리 어드레스들 각각에 대응되는 블록 오프셋(OFS_Blk) 및 페이지 오프셋(OFS_PG)을 저장할 수 있다. 예를 들면, 물리 어드레스(PA4)는 블록 오프셋(OFS_Blk) 0을 갖는 메모리 블록에 포함되는 페이지들 중 페이지 오프셋(OFS_PG) 4를 갖는 페이지에 대응된다. 또한, 물리 어드레스(PA9)는 블록 오프셋(OFS_Blk) 1을 갖는 메모리 블록에 포함되는 페이지들 중 페이지 오프셋(OFS_PG) 1을 갖는 페이지에 대응된다.
S200 단계에서, 컨트롤러(100)는 생성된 커맨드(CMD_write(PA0~PA3))를 비휘발성 메모리 장치(200)에 전송할 수 있다. 컨트롤러(100)가 호스트 장치(300) 및 비휘발성 메모리 장치(200)와 인터페이싱하는 과정은 도 8을 참조하여 후술하도록 한다.
S300 단계에서, 컨트롤러(100)에서 출력된 커맨드(CMD_write(PA0~PA3))에 대응하여 비휘발성 메모리 장치(200)에서 논리 어드레스(LA0) 내지 논리 어드레스(LA3)에 대응하는 데이터의 라이트 동작이 수행될 수 있다. 구체적으로, 물리 어드레스(PA0) 내지 물리 어드레스(PA3)에 대응되는 영역에 데이터가 저장될 수 있다. 즉, 블록 오프셋(OFS_Blk) 0을 갖는 메모리 블록에 포함되는 페이지들 중 페이지 오프셋(OFS_PG) 0 내지 3을 갖는 워드라인에 연결된 페이지에 데이터가 저장될 수 있다.
데이터가 저장된 후, 데이터가 저장된 메모리 블록의 물리 어드레스들을 포함하는 맵핑 테이블(121)은 업데이트될 수 있다. 도 2b에 도시된 바와 같이, 물리 어드레스(PA0) 내지 물리 어드레스(PA3)에 대응되는 맵핑 테이블(121)에, 각각 논리 어드레스(LA0) 내지 논리 어드레스(LA3)에 대응되는 데이터가 저장되었음이 표시된 수 있다. 맵핑 테이블(121)이 업데이트되는 시점은 언제든지 설정 및 변경 가능할 것이다.
물리 어드레스(PA0) 내지 물리 어드레스(PA3)에 대응되는 비휘발성 메모리 장치(200)의 영역에 데이터가 저장된 후, S400 단계에서, 컨트롤러(100)는 호스트 장치(300)로부터 논리 어드레스(LA512)에 대응되는 데이터에 대한 라이트 리퀘스트(RQ_write(LA512))를 수신할 수 있다. 컨트롤러(100)는 랜덤 액세스 메모리(120)에 저장된 맵핑 테이블(121)을 참조하여 데이터가 저장될 오픈 블록을 확인할 수 있고, 물리 어드레스(PA4)에 대응되는 영역, 즉 블록 오프셋(OFS_Blk) 0 및 페이지 오프셋(OFS_PG) 4를 갖는 영역이 기설정된 순서에 따라 데이터가 저장될 영역임을 확인할 것이다.
이 후, 컨트롤러(100)는 비휘발성 메모리 장치(200)에 전송될 커맨드(CMD_write(PA4))를 생성할 수 있다. 커맨드(CMD_write(PA4))에는 데이터가 저장될 영역의 물리 어드레스인 물리 어드레스(PA4)에 대한 정보가 포함되어 있을 것이다. 컨트롤러(100)는 생성된 커맨드(CMD_write(PA4))를 비휘발성 메모리 장치(200)로 전송할 수 있고(S500), 비휘발성 메모리 장치(200)에서 커맨드(CMD_write(PA4))에 대응되는 데이터에 대한 라이트 동작이 수행될 것이다(S600). 구체적으로, 물리 어드레스(PA4)에 대응되는 영역, 즉 블록 오프셋(OFS_Blk) 0 및 페이지 오프셋(OFS_PG) 4에 대응되는 페이지에 데이터가 저장될 것이다.
논리 어드레스(LA0) 내지 논리 어드레스(LA3) 및 논리 어드레스(LA512)에 대응되는 데이터에 대한 라이트 동작이 수행되면, 메모리 블록(Blk0)에 포함되는 페이지(PG0) 내지 페이지(PG4)에 데이터가 저장될 것이고, 이를 반영하여 맵핑 테이블(121)이 업데이트될 것이다.
도 3a 내지 도 3c는 본 발명의 실시 예에 따라 불연속적인 논리 어드레스를 갖는 복수의 데이터가 서로 다른 블록에 저장되는 과정을 설명하기 위한 도면이다. 이하에서, 도 2a의 S100 내지 S400 단계는 동일하게 수행된다고 가정한다. 즉, 호스트 장치(300)의 라이트 리퀘스트(RQ_write(LA0~LA3))에 대응하여 물리 어드레스(PA0) 내지 물리 어드레스(PA3)에 대응되는 영역에 데이터가 저장된 후, 호스트 장치(300)로부터 논리 어드레스(LA512)에 대응하는 라이트 리퀘스트(RQ_write(LA0~LA3))를 수신한다. 또한, 비휘발성 메모리 장치(200)는 메모리 블록(Blk0) 및 메모리 블록(Blk1)을 포함하고, 메모리 블록(Blk0) 및 메모리 블록(Blk1)은 각각 8개의 페이지들(PG0 내지 PG7)을 포함한다고 가정한다.
본 발명의 실시 예에 따른 메모리 시스템(10)은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치(200) 및 호스트 장치(300)의 쓰기(write) 리퀘스트에 대응하여, 쓰기 리퀘스트의 대상인 타겟 데이터가 저장되는 위치를 결정하는 컨트롤 유닛(110)을 포함할 수 있고, 컨트롤 유닛(110)은, 기설정된 순서에 따라 타겟 데이터가 저장될 제1 메모리 블록이 블록 교체 조건을 만족할 때, 제1 메모리 블록을 클로즈드 블록으로 설정하고, 타겟 데이터를 새로운 오픈 블록인 제2 메모리 블록에 저장하도록 제어할 수 있다. 이 때, 블록 교체 조건은 제1 조건을 포함할 수 있고, 제1 조건은, 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과, 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적인 경우 만족되는 조건일 수 있다.
S700 단계에서, 본 발명의 실시 예에 따라, 컨트롤러(100)는 타겟 데이터에 대응하는 시작 논리 어드레스인 논리 어드레스(LA512)와 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹이 불연속적인지 여부를 판단할 수 있다. 도시된 바와 같이, 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹은 논리 어드레스(LA0) 내지 논리 어드레스(LA3)을 포함하고, 컨트롤 유닛(110)은 논리 어드레스(LA3)과 논리 어드레스(LA512)가 불연속적인지 여부를 판단할 수 있다.
실시 예에 따라, 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적이 아니라고 판단되는 경우, 즉 연속적이라고 판단되는 경우, 컨트롤러(100)는 기설정된 순서에 따라 데이터가 저장될 영역에 대응되는 물리 어드레스인 물리 어드레스(PA4)에 대한 정보를 포함하는 커맨드(CMD_write(PA4))를 생성하고, 이를 비휘발성 메모리 장치(200)로 전송할 수 있다(S800). 이 때, 물리 어드레스(PA4)는 블록 오프셋(OFS_Blk) 0 및 페이지 오프셋(OFS_PG) 4에 대응되는 페이지에 대한 정보를 포함할 수 있다. 이후 커맨드(CMD_write(PA4))에 대응하는 라이트 동작이 비휘발성 메모리 장치(200)에서 수행될 것이다(S810). 구체적으로, 오픈 블록인 메모리 블록(Blk0)의 페이지(PG4)에 데이터가 저장될 것이다.
가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적이라고 판단되는 경우, 즉 제1 조건을 만족한다고 판단되는 경우, 컨트롤러(100)는 메모리 블록(Blk1)을 새로운 오픈 블록으로 할당하고, 메모리 블록(Blk0)을 클로즈드 블록으로 설정할 수 있다(S900).
S910 단계에서, 컨트롤러(100)는, 새로운 오픈 블록인 제2 메모리 블록, 즉 메모리 블록(Blk1)의 페이지 중 데이터가 저장될 페이지에 대응하는 물리 어드레스(PA8)을 포함하여 타겟 데이터에 대한 라이트 커맨드(CMD_write(PA8))를 생성하고, 생성된 라이트 커맨드(CMD_write(PA8))를 비휘발성 메모리 장치(200)로 전송할 수 있다. 도시된 바와 같이, 물리 어드레스(PA8)은 블록 오프셋(OFS_Blk) 1 및 페이지 오프셋(OFS_PG) 0에 대응되는 페이지를 의미할 수 있다.
S920 단계에서, 논리 어드레스(LA512)에 대응하는 타겟 데이터는 비휘발성 메모리 장치(200)의 물리 어드레스(PA8)에 대응되는 영역, 즉 블록 오프셋(OFS_Blk) 1 및 페이지 오프셋(OFS_PG) 0에 대응되는 페이지에 저장될 것이다.
결과적으로, 메모리 블록(Blk0)에는 논리 어드레스(LA0) 내지 논리 어드레스(LA3)에 대응하는 데이터가 각각 물리 어드레스(PA0) 내지 물리 어드레스(PA3)에 대응하는 페이지에 저장되고, 물리 어드레스(PA4) 내지 물리 어드레스(PA7)에 대응되는 페이지, 즉 블록 오프셋(OFS_Blk) 0에 포함되는 페이지들(PG0 내지 PG7) 중 페이지 오프셋(OFS_PG) 4 내지 페이지 오프셋(OFS_PG) 7에 대응되는 페이지들에(PG4 내지 PG7)는 데이터가 저장되지 않은 상태로 메모리 블록(Blk0)이 클로즈드 블록으로 설정될 것이다.
도 4a 내지 도 4c는 본 발명의 실시 예에 따라 논리 어드레스의 연속성 및 데이터가 저장되지 않은 페이지 수에 근거하여 데이터가 제2 메모리 블록에 저장되는 과정을 설명하기 위한 도면이다. 비휘발성 메모리 장치(200)는 메모리 블록(Blk0) 및 메모리 블록(Blk1)을 포함하고, 메모리 블록(Blk0) 및 메모리 블록(Blk1)은 각각 8개의 페이지들(PG0 내지 PG7)을 포함한다고 가정한다. 이하에서 도 1, 도 4a 내지 도 4c를 참조하여, 본 발명의 실시 예에 따라 논리 어드레스의 연속성 및 데이터가 저장되지 않은 페이지 수에 근거하여 데이터가 새로운 오픈 블록에 저장되는 과정을 설명한다.
S1000 단계에서, 컨트롤러(100)는 호스트 장치(300)로부터 논리 어드레스(LA0) 내지 논리 어드레스(LA5)에 대응되는 데이터에 대한 라이트 리퀘스트(RQ_write(LA0~LA5))를 수신할 수 있다. 컨트롤러(100)는 라이트 리퀘스트(RQ_write(LA0~LA5))를 수신한 후, 랜덤 액세스 메모리(120)에 저장된 맵핑 테이블(121)을 참조하여 데이터가 저장될 오픈 블록을 확인할 수 있다. 실시 예에 따라, 블록(Blk0)이 오픈 블록으로 설정되고, 블록(Blk0)에 포함되는 페이지들(PG0 내지 PG7)에는 데이터가 저장되지 않은 상태라고 가정한다.
S2000 단계에서, 컨트롤러(100)는 호스트로부터 수신한 리퀘스트(RQ_write(LA0~LA5))에 대응하여 비휘발성 메모리 장치(200)에 전송될 커맨드(CMD_write(PA0~PA5))를 생성하고, 생성된 커맨드(CMD_write(PA0~PA5))를 비휘발성 메모리 장치(200)로 전송할 수 있다. 이 때, 데이터가 저장될 메모리 블록 및 페이지에 대한 정보는 맵핑 테이블(121)을 참조하여 결정할 수 있다. 도시된 바와 같이, 오픈 블록인 메모리 블록(Blk0)의 페이지(PG0) 내지 페이지(PG5), 즉 물리 어드레스(PA0) 내지 물리 어드레스(PA5)에 대한 어드레스 정보를 포함한 커맨드(CMD_write(PA0~PA5))를 생성할 것이다.
S3000 단계에서, 컨트롤러(100)로부터 출력된 커맨드(CMD_write(PA0~PA5))에 근거하여 비휘발성 메모리 장치(200)에서 논리 어드레스(LA0) 내지 논리 어드레스(LA5)에 대응하는 데이터의 라이트 동작이 수행될 수 있다. 구체적으로, 물리 어드레스(PA0) 내지 물리 어드레스(PA5)에 대응되는 영역에 데이터가 저장될 수 있다. 즉, 블록 오프셋(OFS_Blk) 0을 갖는 메모리 블록인 메모리 블록(Blk0)에 포함되는 페이지들(PG0 내지 PG7) 중 페이지 오프셋(OFS_PG) 0 내지 5를 갖는 워드라인에 연결된 페이지들(PG0 내지 PG5)에 데이터가 저장될 수 있다.
데이터가 저장된 후, 데이터가 저장된 메모리 블록의 물리 어드레스들을 포함하는 맵핑 테이블(121)은 업데이트될 수 있다. 도 4b에 도시된 바와 같이, 물리 어드레스(PA0) 내지 물리 어드레스(PA5)에 대응되는 맵핑 테이블(121)에, 각각 논리 어드레스(LA0) 내지 논리 어드레스(LA5)에 대응되는 데이터가 저장되었음이 표시될 수 있다. 맵핑 테이블(121)이 업데이트되는 시점은 언제든지 설정 및 변경 가능할 것이다.
S4000 단계에서, 컨트롤러(100)는 논리 어드레스(LA512)에 대응되는 데이터에 대한 라이트 리퀘스트(RQ_write(LA512))를 호스트 장치(300)로부터 수신할 수 있다. 컨트롤러(100)는 랜덤 액세스 메모리(120)에 저장된 맵핑 테이블(121)을 참조하여 데이터가 저장될 오픈 블록을 확인할 수 있고, 기설정된 순서에 따라 물리 어드레스(PA6)에 대응되는 영역, 즉 블록 오프셋(OFS_Blk) 0 및 페이지 오프셋(OFS_PG) 6을 갖는 영역이 데이터가 저장될 영역임을 확인할 것이다.
본 발명의 실시 예에 따른 메모리 시스템(10)은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치(200) 및 호스트 장치(300)의 쓰기(write) 리퀘스트에 대응하여, 쓰기 리퀘스트의 대상인 타겟 데이터가 저장되는 위치를 결정하는 컨트롤 유닛(110)을 포함할 수 있고, 컨트롤 유닛(110)은, 기설정된 순서에 따라 타겟 데이터가 저장될 제1 메모리 블록이 블록 교체 조건을 만족할 때, 제1 메모리 블록을 클로즈드 블록으로 설정하고, 타겟 데이터를 새로운 오픈 블록인 제2 메모리 블록에 저장하도록 제어할 수 있다. 이 때, 블록 교체 조건은 제1 조건을 포함할 수 있고, 제1 조건은, 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과, 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적인 경우 만족되는 조건일 수 있다. 실시 예에 따라, 블록 교체 조건은 제1 조건 및 제2 조건을 포함할 수 있고, 제2 조건은, 제1 메모리 블록에 포함되는 페이지들 중 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인 경우 만족되는 조건일 수 있다. 실시 예에 따라, 컨트롤 유닛(110)은, 제1 조건 및 제2 조건을 만족하는 때, 타겟 데이터를 제2 메모리 블록에 저장하도록 제어하고, 제1 조건 및 제2 조건 중 적어도 하나를 만족하지 않는 때, 타겟 데이터를 제1 메모리 블록에 저장하도록 제어할 수 있다. 이하에서 S5000 단계 내지 S6400 단계를 참조하여 자세히 설명한다.
S5000 단계에서, 컨트롤러(100)는 타겟 데이터가 제1 조건을 만족하는지 여부를 판단할 수 있다. 도시된 바와 같이, 컨트롤러(100)는 타겟 데이터에 대응하는 시작 논리 어드레스인 논리 어드레스(LA512)와 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹이 불연속적인지 여부를 판단할 수 있다. 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹은 논리 어드레스(LA0) 내지 논리 어드레스(LA5)를 포함하고, 컨트롤 유닛(110)은 논리 어드레스(LA5)와 논리 어드레스(LA512)가 불연속적인지 여부를 판단할 수 있다.
실시 예에 따라, 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적이 아니라고 판단되는 경우, 즉 연속적이라고 판단되는 경우, 컨트롤러(100)는 기설정된 순서에 따라 데이터가 저장될 영역에 대응되는 물리 어드레스인 물리 어드레스(PA6)에 대한 정보를 포함하는 커맨드(CMD_write(PA6))를 생성하고, 이를 비휘발성 메모리 장치(200)로 전송할 수 있다(S5100). 이 때, 물리 어드레스(PA6)은 블록 오프셋(OFS_Blk) 0 및 페이지 오프셋(OFS_PG) 6에 대응되는 페이지에 대한 정보를 포함할 수 있다. 이후 커맨드(CMD_write(PA6))에 대응하는 라이트 동작이 비휘발성 메모리 장치(200)에서 수행될 것이다(S5110). 구체적으로, 메모리 블록(Blk0)의 페이지(PG6)에 데이터가 저장될 것이다.
다른 실시 예에 따라, 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적이라고 판단되는 경우, 컨트롤러(100)는 제2 조건을 만족하는지 여부를 판단할 수 있다(S6000). 구체적으로, 오픈 블록인 제1 메모리 블록, 즉 메모리 블록(Blk0)에 포함되는 페이지들(PG0 내지 PG7) 중 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인지 여부를 판단할 수 있다. 도 4a 내지 도 4c를 설명함에 있어서, 설정 페이지 수는 6개로 설정되어 있다고 가정한다. 컨트롤러(100)는 기설정된 순서에 따라 데이터가 저장될 오픈 블록인 메모리 블록(Blk0)에 포함되는 페이지들 중 데이터가 저장된 페이지의 수를 판단할 수 있다. 메모리 블록(Blk0)에 포함되는 8개의 페이지들(PG0 내지 PGG7) 중, 페이지 오프셋(OFS_PG) 0 내지 5를 갖는 페이지들, 즉 페이지(PG0) 내지 페이지(PG5)에 데이터가 저장되었다고 판단될 것이다. 데이터가 저장된 페이지의 수가 설정 페이지 수 이상이므로, 컨트롤러(100)는 제2 조건을 만족한다고 판단할 것이다. 실시 예에 따라, 설정 페이지 수는 호스트 장치(300) 또는 컨트롤 유닛(110)에 의하여 언제든지 설정 및 변경 가능한 것은 물론이다.
본 발명의 실시 예에 따라, 제1 조건 및 제2 조건이 만족하는 경우, 즉 기설정된 순서에 따라 저장될 예정인 오픈 블록에 데이터가 저장된 정도에 근거하여 불연속적인 논리 어드레스들에 대응되는 데이터가 저장될 메모리 블록을 결정할 수 있다. 이 경우 오픈 블록의 데이터 저장 정도에 따라 해당 오픈 블록을 클로즈드 블록으로 설정할지 여부를 결정하고, 이에 따라 저장 공간을 더 효율적으로 사용할 수 있다.
다른 실시 예에 따라, 제2 조건이 만족되지 않는다고 판단된 경우, 즉 제1 메모리 블록에 포함되는 페이지들 중 데이터가 저장된 페이지가 설정 페이지 수 미만이라고 판단된 경우, 컨트롤러(100)는 기설정된 순서에 따라 데이터가 저장될 영역에 대응되는 물리 어드레스인 물리 어드레스(PA6)에 대한 정보를 포함하는 커맨드(CMD_write(PA6))를 생성하고, 이를 비휘발성 메모리 장치(200)로 전송할 수 있다(S6100). 이 때, 물리 어드레스(PA6)은 블록 오프셋(OFS_Blk) 0 및 페이지 오프셋(OFS_PG) 6에 대응되는 페이지에 대한 정보를 포함할 수 있다. 이후 커맨드(CMD_write(PA6))에 대응하는 라이트 동작이 비휘발성 메모리 장치(200)에서 수행될 것이다(S6110). 구체적으로, 메모리 블록(Blk0)의 페이지(PG6)에 데이터가 저장될 것이다.
실시 예에 따라, 제1 조건 및 제2 조건이 만족된다고 판단된 경우, 컨트롤러(100)는 제2 메모리 블록, 즉 메모리 블록(Blk1)을 새로운 오픈 블록으로 할당하고, 메모리 블록(Blk0)을 클로즈드 블록으로 설정할 수 있다(S6200). 이 후 컨트롤러(100)는, 새로운 오픈 블록인 제2 메모리 블록, 즉 메모리 블록(Blk1)의 페이지들(PG0 내지 PG7) 중 데이터가 저장될 페이지에 대응하는 물리 어드레스(PA8)을 포함하여 타겟 데이터에 대한 라이트 커맨드(CMD_write(PA8))를 생성하고, 생성된 라이트 커맨드(CMD_write(PA8))를 비휘발성 메모리 장치(200)로 전송할 수 있다(S6300). S6400 단계에서, 논리 어드레스(LA512)에 대응하는 타겟 데이터는 비휘발성 메모리 장치(200)의 물리 어드레스(PA8)에 대응되는 영역, 즉 블록 오프셋(OFS_Blk) 1 및 페이지 오프셋(OFS_PG) 0에 대응되는 페이지에 저장될 것이다.
결과적으로, 메모리 블록(Blk0)에는 논리 어드레스(LA0) 내지 논리 어드레스(LA5)에 대응하는 데이터가 각각 물리 어드레스(PA0) 내지 물리 어드레스(PA5)에 대응하는 페이지에 저장되고, 물리 어드레스(PA6) 및 물리 어드레스(PA7)에 대응되는 페이지, 즉 페이지 오프셋(OFS_PG) 6 및 페이지 오프셋(OFS_PG) 7에 대응되는 메모리 블록(Blk0)의 페이지는 데이터가 저장되지 않은 상태로 클로즈드 블록으로 설정될 것이다.
도 5a 내지 도 5c는 본 발명의 실시 예에 따라, 논리 어드레스의 연속성, 데이터가 저장되지 않은 페이지 수 및 데이터가 저장되지 않은 메모리 블록의 수에 근거하여 데이터가 제2 메모리 블록에 저장되는 과정을 설명하기 위한 도면이다. 비휘발성 메모리 장치(200)는 메모리 블록(Blk0) 내지 메모리 블록(Blk7), 즉 8개의 메모리 블록들을 포함하고, 메모리 블록(Blk0) 내지 메모리 블록(Blk7)은 각각 8개의 페이지들(PG0 내지 PG7)을 포함한다고 가정한다. 이하에서 도 1, 도 5a 내지 도 5c를 참조하여, 본 발명의 실시 예에 따라 논리 어드레스의 연속성, 데이터가 저장되지 않은 페이지 수 및 데이터가 저장되지 않은 메모리 블록의 수에 근거하여 타겟 데이터가 새로운 오픈 블록에 저장되는 과정을 설명한다. 또한, 도 4a 내지 도 4c에서 설명한 S1000 내지 S6110 단계는, 도 5a 내지 도 5c를 설명함에 있어서 동일하게 적용된다고 가정한다.
본 발명의 실시 예에 따른 메모리 시스템(10)은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치(200) 및 호스트 장치(300)의 쓰기(write) 리퀘스트에 대응하여, 쓰기 리퀘스트의 대상인 타겟 데이터가 저장되는 위치를 결정하는 컨트롤 유닛(110)을 포함할 수 있고, 컨트롤 유닛(110)은, 기설정된 순서에 따라 타겟 데이터가 저장될 제1 메모리 블록이 블록 교체 조건을 만족할 때, 제1 메모리 블록을 클로즈드 블록으로 설정하고, 타겟 데이터를 새로운 오픈 블록인 제2 메모리 블록에 저장하도록 제어할 수 있다. 이 때, 블록 교체 조건은 제1 조건을 포함할 수 있고, 제1 조건은, 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과, 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적인 경우 만족되는 조건일 수 있다. 실시 예에 따라, 블록 교체 조건은 제1 조건, 제2 조건 및 제3 조건을 포함할 수 있다. 제2 조건은, 제1 메모리 블록에 포함되는 페이지들 중 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인 경우 만족되는 조건일 수 있다. 제3 조건은 메모리 블록들 중 데이터가 저장되지 않은 메모리 블록의 수가 설정 블록 수 이상인 경우 만족되는 조건일 수 있다. 일 실시 예로서, 컨트롤 유닛(110)은, 제1 조건, 제2 조건 및 제3 조건을 만족하는 때, 타겟 데이터를 제2 메모리 블록에 저장하도록 제어할 수 있고, 제1 조건, 제2 조건 및 제3 조건 중 적어도 하나를 만족하지 않는 때, 타겟 데이터를 제1 메모리 블록에 저장하도록 제어할 수 있다. 도시하지는 않았으나, 다른 실시 예로서 컨트롤 유닛(110)은 제1 조건 및 제3 조건을 만족하는 때, 타겟 데이터를 제2 메모리 블록에 저장하도록 제어할 수 있고, 제1 조건 또는 제3 조건을 만족하지 않는 때, 타겟 데이터를 제1 메모리 블록에 저장하도록 제어할 수 있다.
실시 예에 따라, 제1 조건 및 제2 조건이 만족된다고 판단된 경우, 컨트롤러(100)는 제3 조건, 즉 비휘발성 메모리 장치(200)에 포함되는 메모리 블록들(Blk0 내지 Blk7) 중 데이터가 저장되지 않은 메모리 블록의 수가 설정 블록 수 이상인지 여부를 판단할 수 있다(S7000).
본 발명의 실시 예에 따라, 제1 조건 내지 제3 조건이 만족하는 경우, 즉 오픈 블록에 데이터가 저장된 양(또는 비율) 및 프리 블록의 개수에 근거하여 불연속적인 논리 어드레스들에 대응되는 데이터가 저장될 메모리 블록을 결정할 수 있다. 이 경우 오픈 블록의 데이터 저장 정도 및 데이터가 저장되지 않은 프리 블록의 개수에 따라 해당 오픈 블록을 클로즈드 블록으로 설정할지 여부를 결정하고, 이에 따라 저장 공간을 더 효율적으로 사용할 수 있다.
도시된 바와 같이, 제3 조건이 만족되지 않는다고 판단된 경우, 즉 메모리 블록들(Blk0 내지 Blk7) 중 데이터가 저장되지 않은 데이터가 저장되지 않은 메모리 블록의 수가 설정 블록 수 미만이라고 판단된 경우, 컨트롤러(100)는 기설정된 순서에 따라 데이터가 저장될 영역에 대응되는 물리 어드레스인 물리 어드레스(PA6)에 대한 정보를 포함하는 커맨드(CMD_write(PA6))를 생성하고, 이를 비휘발성 메모리 장치(200)로 전송할 수 있다(S7100). 이 때, 물리 어드레스(PA6)은 블록 오프셋(OFS_Blk) 0 및 페이지 오프셋(OFS_PG) 6에 대응되는 페이지에 대한 정보를 포함할 수 있다. 이후 커맨드(CMD_write(PA6))에 대응하는 라이트 동작이 비휘발성 메모리 장치(200)에서 수행될 것이다(S7110). 구체적으로, 메모리 블록(Blk0)의 페이지(PG6)에 데이터가 저장될 것이다.
실시 예에 따라, 제3 조건이 만족된다고 판단된 경우, 즉 메모리 블록들(Blk0 내지 Blk7) 중 데이터가 저장되지 않은 메모리 블록의 수가 설정 블록 수 이상이라고 판단된 경우, 컨트롤러(100)는 제2 메모리 블록, 즉 메모리 블록(Blk1)을 새로운 오픈 블록으로 할당하고, 메모리 블록(Blk0)을 클로즈드 블록으로 설정할 수 있다(S7200). 예시적으로, 도 5c에 도시된 바와 같이, 설정 블록 수가 5이고, 데이터가 저장되지 않은 메모리 블록의 수가 메모리 블록(Blk2) 내지 메모리 블록(Blk7), 즉 6개인 경우, 제3 조건을 만족한다고 판단될 것이다. 이후 컨트롤러(100)는, 새로운 오픈 블록인 제2 메모리 블록, 즉 메모리 블록(Blk1)의 페이지들(PG0 내지 PG7) 중 데이터가 저장될 페이지에 대응하는 물리 어드레스(PA8)을 포함하여 타겟 데이터에 대한 라이트 커맨드(CMD_write(PA8))를 생성하고, 생성된 라이트 커맨드(CMD_write(PA8))를 비휘발성 메모리 장치(200)로 전송할 수 있다(S7300). S7400 단계에서, 논리 어드레스(LA512)에 대응하는 타겟 데이터는 비휘발성 메모리 장치(200)의 물리 어드레스(PA8)에 대응되는 영역, 즉 블록 오프셋(OFS_Blk) 1 및 페이지 오프셋(OFS_PG) 0에 대응되는 페이지에 저장될 것이다.
결과적으로, 메모리 블록(Blk0)에는 논리 어드레스(LA0) 내지 논리 어드레스(LA5)에 대응하는 데이터가 각각 물리 어드레스(PA0) 내지 물리 어드레스(PA5)에 대응하는 페이지(PG0 내지 PG5)에 저장되고, 물리 어드레스(PA6) 및 물리 어드레스(PA7)에 대응되는 페이지, 즉 페이지 오프셋(OFS_PG) 6 및 페이지 오프셋(OFS_PG) 7에 대응되는 메모리 블록(Blk0)의 페이지(PG6 및 PG7)는 데이터가 저장되지 않은 상태로 클로즈드 블록으로 설정될 것이다.
도 6은 불연속적인 논리 어드레스를 갖는 데이터가 동일한 메모리 블록에 저장된 후 가비지 컬렉션이 수행되는 예를 설명하기 위한 도면이다. 이하에서 도1 및 도6을 참조하여 불연속적인 논리 어드레스들 갖는 데이터가 동일한 메모리 블록에 저장되는 경우 발생하는 문제점을 설명한다.
도시된 바와 같이, 메모리 블록(Blk0)에 포함되는 페이지(PG0) 내지 페이지(PG7)에 각각 논리 어드레스(LA0), 논리 어드레스(LA1), 논리 어드레스(LA2), 논리 어드레스(LA3), 논리 어드레스(LA512), 논리 어드레스(LA4), 논리 어드레스(LA30) 및 논리 어드레스(LA1024)에 대응되는 데이터가 저장되었다고 가정한다. 즉, 블록 오프셋(OFS_Blk) 0을 갖는 메모리 블록(Blk0)에 포함되는 페이지들(PG0 내지 PG7) 중 페이지 오프셋(OFS_PG) 0 내지 페이지 오프셋(OFS_PG) 3에 대응하는 페이지들(PG0 내지 PG3)에는 연속적인 논리 어드레스를 갖는 데이터가 저장되고, 페이지 오프셋(OFS_PG) 3 내지 페이지 오프셋(OFS_PG) 7에 대응하는 페이지들(PG3 내지 PG7)에는 인접하는 오프셋을 갖는 페이지에 대하여 불연속적인 논리 어드레스를 갖는 데이터가 저장되었다.
불연속적인 논리 어드레스들을 갖는 데이터가 동일한 메모리 블록에 저장된 경우, 가비지 컬렉션 수행 시에 유효한 데이터가 많이 존재할 가능성이 높다. 구체적으로, 연속적인 논리 어드레스들을 갖는 데이터는 동시에 업데이트될 가능성이 높고, 따라서 동시에 무효(Invalid) 데이터가 될 가능성이 높다. 반대로, 불연속적인 논리 어드레스들을 갖는 데이터는 독립적으로 업데이트될 가능성이 높고, 따라서 무효 데이터가 되는 시점이 각기 다를 가능성이 높다.
도시된 바와 같이, 논리 어드레스(LA0) 내지 논리 어드레스(LA4)에 대응하는 데이터 및 논리 어드레스(LA30)에 대응하는 데이터가 업데이트되었다. 즉, 메모리 블록(Blk0) 이외의 메모리 블록에 유효한 데이터가 저장되었다. 이 경우 메모리 블록(Blk0)에 대한 가비지 컬렉션(Garbage Collection) 수행 시, 다음과 같은 동작들이 수행된다. 유효 데이터인 논리 어드레스(LA512)에 대응하는 데이터를 복사하고, 논리 어드레스(LA512)에 대한 맵핑 정보가 저장된 맵핑 테이블(121)을 리드하고, 논리 어드레스(LA512)에 대한 맵핑 정보를 변경하고, 논리 어드레스(LA512)에 대응하는 데이터를 새로운 메모리 블록에 저장한다. 마찬가지로, 유효 데이터인 논리 어드레스(LA1024)에 대응하는 데이터를 복사하고, 논리 어드레스(LA1024)에 대한 맵핑 정보가 저장된 맵핑 테이블(121)을 리드하고, 논리 어드레스(LA1024)에 대한 맵핑 정보를 변경하고, 논리 어드레스(LA1024)에 대응하는 데이터를 새로운 메모리 블록에 저장한다. 이 후, 가비지 컬렉션의 대상인 메모리 블록(Blk0)에 저장된 모든 데이터를 소거하는 동작이 수행된다.
상술한 바와 같이, 불연속적인 논리 어드레스들을 갖는 데이터가 동일한 메모리 블록에 저장될 경우, 가비지 컬렉션 수행 시 유효 데이터가 많이 존재할 가능성이 높고, 이에 따라 복수의 데이터에 대한 카피 동작, 맵 업데이트 동작이 수반되어 비효율적이라는 문제점이 존재한다.
도 7은 본 발명의 실시 예에 따라 불연속적인 논리 어드레스를 갖는 데이터가 서로 다른 메모리 블록에 저장된 후 가비지 컬렉션이 수행되는 과정을 설명하기 위한 도면이다. 이하에서 도1 및 도7을 참조하여 불연속적인 논리 어드레스들 갖는 데이터가 서로 다른 메모리 블록에 저장되는 경우의 가비지 컬렉션 동작을 설명한다.
도시된 바와 같이, 메모리 블록(Blk0)에 포함되는 페이지(PG0) 내지 페이지(PG3)에 각각 논리 어드레스(LA0) 내지 논리 어드레스(LA3)에 대응되는 데이터가 저장되었다고 가정한다. 즉, 블록 오프셋(OFS_Blk) 0을 갖는 메모리 블록에 포함되는 페이지들(PG0 내지 PG7) 중 페이지 오프셋(OFS_PG) 0 내지 페이지 오프셋(OFS_PG) 3에 대응하는 페이지들(PG0 내지 PG3)에는 연속적인 논리 어드레스를 갖는 데이터가 저장되고, 나머지 페이지들(PG4 내지 PG7)에는 데이터가 저장되지 않고 클로즈드 블록으로 설정되었다.
본 발명의 실시 예에 따라 제1 조건을 만족하는 때 오픈 블록인 제1 메모리 블록을 클로즈드 블록으로 설정하고, 제2 메모리 블록을 새로운 오픈 블록으로 설정하는 경우, 제1 메모리 블록에는 연속적인 논리 어드레스들에 대응하는 데이터들만이 저장되게 된다. 이후 제1 메모리 블록, 즉 메모리 블록(Blk0)이 가비지 컬렉션의 희생(victim) 블록으로 선택되고, 가비지 컬렉션 동작이 수행되는 경우, 데이터의 카피 동작이 필요하지 않고, 메모리 블록(Blk0)에 저장된 데이터를 소거하고, 논리 어드레스(LA0) 내지 논리 어드레스(LA3)에 대한 정보가 포함되는 맵핑 테이블(121)의 업데이트 동작만을 수행함으로써 가비지 컬렉션 동작을 완료할 수 있다.
본 발명의 다른 실시 예에 따라, 제1 조건 및 제2 조건을 만족하는 때 오픈 블록인 제1 메모리 블록을 클로즈드 블록으로 설정하고, 제2 메모리 블록을 새로운 오픈 블록으로 설정하는 경우, 제1 메모리 블록에 포함되는 페이지들(PG0 내지 PG7) 중 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인 때, 제1 메모리 블록에는 연속적인 논리 어드레스들에 대응하는 데이터들만이 저장되게 된다. 이 경우, 불연속적인 논리 어드레스에 대응되는 데이터를 무조건 다른 메모리 블록에 저장하는 것이 아니고, 제1 메모리 블록, 즉 메모리 블록(Blk0)에 일정 수준만큼 데이터가 저장된 경우에만 다른 메모리 블록에 라이트 동작을 수행함으로써, 비휘발성 메모리 장치(200)의 저장 용량이 낭비될 수 있는 가능성을 낮출 수 있다.
본 발명의 실시 예에 따라, 제1 조건 및 제3 조건을 만족하는 때 오픈 블록인 제1 메모리 블록을 클로즈드 블록으로 설정하고, 제2 메모리 블록을 새로운 오픈 블록으로 설정하는 경우, 비휘발성 메모리 장치(200)에 포함되는 복수의 메모리 블록들(Blk0 내지 Blk(n)) 중 데이터가 저장되지 않은 블록이 설정 블록 수 이상이 때, 제1 메모리 블록에는 연속적인 논리 어드레스들에 대응하는 데이터들만이 저장되게 된다. 이 경우, 불연속적인 논리 어드레스에 대응되는 데이터를 무조건 다른 메모리 블록에 저장하는 것이 아닌, 비휘발성 메모리 장치(200)에 포함되는 메모리 블록들(Blk0 내지 Blk(n)) 중 데이터가 저장되지 않은 메모리 블록의 수가 일정 수준 이상인 경우에만 다른 메모리 블록에 라이트 동작을 수행함으로써, 프리 블록의 수가 충분하지 않음에도 오픈 블록을 클로즈드 블록으로 설정하여 저장 공간을 비효율적으로 사용될 가능성을 낮출 수 있다.
도시하지는 않았으나, 본 발명은 인스트럭션들을 저장하는 비 일시적 기계 판독 가능 저장 매체를 포함하는 전자 장치의 형태로 구현될 수 있다.
본 발명의 실시 예에 따른 메모리 블록의 속성에 기초하여 데이터가 저장될 위치를 결정하는 전자 장치는, 복수의 메모리 블록들을 포함하고, 컨트롤러(100)에 의해 수행 가능한 인스트럭션들이 부호화되어 저장된 비 일시적 기계 판독 가능 저장 매체 및 컨트롤러(100)를 포함할 수 있다. 실시 예에 따라, 비 일시적 기계 판독 가능 저장 매체에 저장되는 인스트럭션들은, 호스트 장치(300)로부터 타겟 데이터에 대한 쓰기(write) 리퀘스트를 수신한 때, 기설정된 순서에 따라 타겟 데이터가 저장된 제1 메모리 블록을 특정하는 인스트럭션, 제1 메모리 블록이 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션, 제1 메모리 블록이 블록 교체 조건을 만족하는 경우, 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하도록 쓰기 동작을 제어하는 인스트럭션을 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은, 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 제1 논리 어드레스 그룹과, 타겟 데이터에 대응하는 제2 논리 어드레스 그룹이 연속적인지 여부에 기초하여 상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션을 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은, 제1 논리 어드레스 그룹 및 제2 논리 어드레스 그룹이 불연속적인 때, 블록 교체 조건을 만족한다고 판단하고, 제1 논리 어드레스 그룹 및 제2 논리 어드레스 그룹이 연속적인 때, 블록 교체 조건을 만족하지 않는다고 판단하는 인스트럭션을 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은, 제1 메모리 블록에 포함되는 페이지들 중 데이터가 저장된 페이지의 수에 기초하여 블록 교체 조건 만족 여부를 판단하는 인스트럭션 더 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은, 제1 논리 어드레스 그룹 및 제2 논리 어드레스 그룹이 불연속적이고, 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인 경우, 블록 교체 조건을 만족한다고 판단하는 인스트럭션을 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은, 메모리 블록들 중 데이터가 쓰여지지 않은 메모리 블록의 수에 기초하여 블록 교체 조건 만족 여부를 판단하는 인스트럭션을 더 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은, 제1 논리 어드레스 그룹 및 제2 논리 어드레스 그룹이 불연속적이고, 데이터가 저장된 페이지의 수가 설정 페이지 수 이상이고, 데이터가 쓰여지지 않은 메모리 블록의 수가 설정 블록 수 이상인 경우, 블록 교체 조건을 만족한다고 판단하는 인스트럭션을 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 메모리 시스템(10)의 동작 방법은, 호스트 장치(300)로부터 수신한 쓰기(write) 리퀘스트에 대응하여, 기설정된 순서에 따라 타겟 데이터가 저장될 제1 메모리 블록을 선택하는 단계, 제1 메모리 블록이 블록 교체 조건을 만족하는지 판단하는 단계 및 블록 교체 조건을 만족할 때, 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하는 단계를 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 판단하는 단계는, 논리 어드레스 그룹과 시작 논리 어드레스가 불연속적인 경우, 제1 조건을 만족한다고 판단하는 단계 및 논리 어드레스 그룹과 시작 논리 어드레스가 연속적인 경우, 제1 조건을 만족하지 않는다고 판단하는 단계를 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 판단하는 단계는, 제1 조건을 만족하는 때, 제2 조건의 만족 여부를 판단하는 단계와, 제2 조건을 만족하는 경우 블록 교체 조건을 만족한다고 판단하는 단계를 포함할 수 있다.
실시 예에 따라, 블록 교체 조건을 만족하는지 판단하는 단계는, 제1 조건 및 제2 조건을 만족하는 때, 제3 조건의 만족 여부를 판단하는 단계와, 제3 조건을 만족하는 경우 블록 교체 조건을 만족한다고 판단하는 단계를 포함할 수 있다.
도 8은 본 발명의 실시 예에 컨트롤러(100)의 구성을 설명하기 위한 블록도이다.
도 1 및 도 8을 참조하면, 본 발명의 실시 예에 따른 컨트롤러(100)는 호스트 인터페이스 유닛(130) 및 메모리 컨트롤 유닛(140)을 더 포함할 수 있다.
호스트 인터페이스 유닛(130)은 호스트 장치(300)와 메모리 시스템(10)을 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(130)은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치(300)와 통신할 수 있다.
메모리 컨트롤 유닛(140)은 컨트롤 유닛(110)의 제어에 따라서 저장매체를 제어할 수 있다. 메모리 컨트롤 유닛(140)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(140)은 제어 신호들을 비휘발성 메모리 장치(200)로 제공할 수 있다. 제어 신호들은 비휘발성 메모리 장치(200)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(140)은 데이터를 비휘발성 메모리 장치(200)로 제공하거나, 비휘발성 메모리 장치(200)로부터 데이터를 제공 받을 수 있다.
도 9는 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 SSD(1200) 를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(10), 도 9의 SSD(1200), 도 10의 메모리 시스템(2200), 도 11의 메모리 시스템(3200)로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 비휘발성 메모리 장치는 메모리 셀 어레이(210), 행 디코더(220), 데이터 읽기/쓰기 블록(230), 열 디코더(240), 전압 발생기(250) 및 제어 로직(260)을 포함할 수 있다.
메모리 셀 어레이(210)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(220)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(210)와 연결될 수 있다. 행 디코더(220)는 제어 로직(260)의 제어에 따라 동작할 수 있다. 행 디코더(220)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(220)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(220)는 전압 발생기(250)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블록(230)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(210)와 연결될 수 있다. 데이터 읽기/쓰기 블록(230)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블록(230)은 제어 로직(260)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(230)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블록(230)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(210)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(230)은 읽기 동작 시 메모리 셀 어레이(210)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(240)는 제어 로직(260)의 제어에 따라 동작할 수 있다. 열 디코더(240)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(240)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(230)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(250)는 비휘발성 메모리 장치의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(250)에 의해서 생성된 전압들은 메모리 셀 어레이(210)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(260)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(260)은 비휘발성 메모리 장치의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명의 일 실시 예에 따른 방법과 관련하여서는 전술한 장치 및 시스템에 대한 내용이 적용될 수 있다. 따라서, 방법과 관련하여, 전술한 장치 및 시스템에 대한 내용과 동일한 내용에 대하여는 설명을 생략하였다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10 : 메모리 시스템
100 : 컨트롤러
110 : 컨트롤 유닛
120 : 랜덤 액세스 메모리
121 : 맵핑 테이블
200 : 비휘발성 메모리 장치
300 : 호스트 장치

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    호스트 장치의 쓰기(write) 리퀘스트에 대응하여, 상기 쓰기 리퀘스트의 대상인 타겟 데이터가 저장되는 위치를 결정하는 컨트롤 유닛을 포함하되,
    상기 컨트롤 유닛은, 기설정된 순서에 따라 상기 타겟 데이터가 저장될 제1 메모리 블록이 블록 교체 조건을 만족할 때, 상기 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 상기 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하도록 제어하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 블록 교체 조건은 제1 조건을 포함하고,
    상기 제1 조건은, 상기 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과, 상기 타겟 데이터에 대응하는 시작 논리 어드레스가 불연속적인 경우 만족되는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤 유닛은,
    상기 제1 조건을 만족하는 때, 상기 타겟 데이터를 상기 제2 메모리 블록에 저장하도록 제어하고,
    상기 제1 조건을 만족하지 않는 때, 상기 타겟 데이터를 상기 제1 메모리 블록에 저장하도록 제어하는 메모리 시스템.
  4. 제2항에 있어서,
    상기 블록 교체 조건은 상기 제1 조건 및 제2 조건을 포함하고,
    상기 제2 조건은, 상기 제1 메모리 블록에 포함되는 페이지들 중 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인 경우 만족되는 메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤 유닛은,
    상기 제1 조건 및 상기 제2 조건을 만족하는 때, 상기 타겟 데이터를 상기 제2 메모리 블록에 저장하도록 제어하고,
    상기 제1 조건 및 상기 제2 조건 중 적어도 하나를 만족하지 않는 때, 상기 타겟 데이터를 상기 제1 메모리 블록에 저장하도록 제어하는 메모리 시스템.
  6. 제4항에 있어서,
    상기 블록 교체 조건은 상기 제1 조건, 상기 제2 조건 및 제3 조건을 포함하고,
    상기 제3 조건은, 상기 메모리 블록들 중 데이터가 저장되지 않은 메모리 블록의 수가 설정 블록 수 이상인 경우 만족되는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤 유닛은,
    상기 제1 조건, 상기 제2 조건 및 상기 제3 조건을 만족하는 때, 상기 타겟 데이터를 상기 제2 메모리 블록에 저장하도록 제어하고,
    상기 제1 조건, 상기 제2 조건 및 상기 제3 조건 중 적어도 하나를 만족하지 않는 때, 상기 타겟 데이터를 상기 제1 메모리 블록에 저장하도록 제어하는 메모리 시스템.
  8. 복수의 메모리 블록들을 포함하는 메모리 시스템의 동작 방법에 있어서,
    호스트 장치로부터 수신한 쓰기(write) 리퀘스트에 대응하여, 기설정된 순서에 따라 타겟 데이터가 저장될 제1 메모리 블록을 선택하는 단계;
    상기 제1 메모리 블록이 블록 교체 조건을 만족하는지 판단하는 단계; 및
    상기 블록 교체 조건을 만족할 때, 상기 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 상기 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하는 단계를 포함하고,
    상기 블록 교체 조건은 제1 조건을 포함하고,
    상기 제1 조건은, 상기 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 논리 어드레스 그룹과, 상기 타겟 데이터에 대응하는 시작 논리 어드레스가 연속적인지 여부에 기초하여 결정되는, 메모리 시스템의 동작 방법.
  9. 제8항에 있어서,
    상기 블록 교체 조건을 만족하는지 판단하는 단계는,
    상기 논리 어드레스 그룹과 상기 시작 논리 어드레스가 불연속적인 경우, 상기 제1 조건을 만족한다고 판단하는 단계; 및
    상기 논리 어드레스 그룹과 상기 시작 논리 어드레스가 연속적인 경우, 상기 제1 조건을 만족하지 않는다고 판단하는 단계를 포함하는, 메모리 시스템의 동작 방법.
  10. 제9항에 있어서,
    상기 블록 교체 조건은, 상기 제1 조건 및 제2 조건을 포함하고,
    상기 제2 조건은, 상기 제1 메모리 블록에 포함되는 페이지들 중 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인 경우 만족되는, 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 블록 교체 조건을 만족하는지 판단하는 단계는,
    상기 제1 조건을 만족하는 때, 상기 제2 조건의 만족 여부를 판단하는 단계; 및
    상기 제2 조건을 만족하는 경우, 상기 블록 교체 조건을 만족한다고 판단하는 단계를 포함하는, 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 블록 교체 조건은, 상기 제1 조건, 상기 제2 조건 및 제3 조건을 포함하고,
    상기 제3 조건은, 상기 메모리 블록들 중 데이터가 저장되지 않은 메모리 블록의 수가 설정 블록 수 이상인 경우 만족되는, 메모리 시스템의 동작 방법.
  13. 제12항에 있어서,
    상기 블록 교체 조건을 만족하는지 판단하는 단계는,
    상기 제1 조건 및 상기 제2 조건을 만족하는 때, 상기 제3 조건의 만족 여부를 판단하는 단계; 및
    상기 제3 조건을 만족하는 경우, 상기 블록 교체 조건을 만족한다고 판단하는 단계를 포함하는, 메모리 시스템의 동작 방법.
  14. 메모리 블록의 속성에 기초하여 데이터가 저장될 위치를 결정하는 전자 장치에 있어서,
    컨트롤러; 및
    복수의 메모리 블록들을 포함하고, 상기 컨트롤러에 의해 수행 가능한 인스트럭션들이 부호화되어 저장된 비 일시적 기계 판독 가능 저장 매체를 포함하되,
    상기 인스트럭션들은,
    호스트 장치로부터 타겟 데이터에 대한 쓰기(write) 리퀘스트를 수신한 때, 기설정된 순서에 따라 상기 타겟 데이터가 저장된 제1 메모리 블록을 특정하고,
    상기 제1 메모리 블록이 블록 교체 조건을 만족하는지 여부를 판단하고,
    상기 제1 메모리 블록이 블록 교체 조건을 만족하는 경우, 상기 제1 메모리 블록을 클로즈드(closed) 블록으로 설정하고, 상기 타겟 데이터를 새로운 오픈(open) 블록인 제2 메모리 블록에 저장하도록 쓰기 동작을 제어하는 인스트럭션을 포함하는, 전자 장치.
  15. 제14항에 있어서,
    상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은,
    상기 제1 메모리 블록에 가장 최근 저장된 데이터에 대응하는 제1 논리 어드레스 그룹과, 상기 타겟 데이터에 대응하는 제2 논리 어드레스 그룹이 연속적인지 여부에 기초하여 상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션을 포함하는, 전자 장치.
  16. 제15항에 있어서,
    상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은,
    상기 제1 논리 어드레스 그룹 및 상기 제2 논리 어드레스 그룹이 불연속적인 때, 상기 블록 교체 조건을 만족한다고 판단하고,
    상기 제1 논리 어드레스 그룹 및 상기 제2 논리 어드레스 그룹이 연속적인 때, 상기 블록 교체 조건을 만족하지 않는다고 판단하는 인스트럭션을 포함하는, 전자 장치.
  17. 제15항에 있어서,
    상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은,
    상기 제1 메모리 블록에 포함되는 페이지들 중 데이터가 저장된 페이지의 수에 기초하여 상기 블록 교체 조건 만족 여부를 판단하는 인스트럭션 더 포함하는, 전자 장치.
  18. 제17항에 있어서,
    상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은,
    상기 제1 논리 어드레스 그룹 및 상기 제2 논리 어드레스 그룹이 불연속적이고, 상기 데이터가 저장된 페이지의 수가 설정 페이지 수 이상인 경우, 상기 블록 교체 조건을 만족한다고 판단하는 인스트럭션을 포함하는, 전자 장치.
  19. 제17항에 있어서,
    상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은,
    상기 메모리 블록들 중 데이터가 쓰여지지 않은 메모리 블록의 수에 기초하여 상기 블록 교체 조건 만족 여부를 판단하는 인스트럭션을 더 포함하는, 전자 장치.
  20. 제19항에 있어서,
    상기 블록 교체 조건을 만족하는지 여부를 판단하는 인스트럭션은,
    상기 제1 논리 어드레스 그룹 및 상기 제2 논리 어드레스 그룹이 불연속적이고, 상기 데이터가 저장된 페이지의 수가 설정 페이지 수 이상이고, 상기 데이터가 쓰여지지 않은 메모리 블록의 수가 설정 블록 수 이상인 경우, 상기 블록 교체 조건을 만족한다고 판단하는 인스트럭션을 포함하는, 전자 장치.
KR1020180026879A 2018-03-07 2018-03-07 메모리 시스템, 그것의 동작 방법 및 전자 장치 KR20190106008A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180026879A KR20190106008A (ko) 2018-03-07 2018-03-07 메모리 시스템, 그것의 동작 방법 및 전자 장치
US16/144,032 US20190278703A1 (en) 2018-03-07 2018-09-27 Memory system, operating method thereof and electronic device
CN201811451881.3A CN110245092A (zh) 2018-03-07 2018-11-30 存储器***、其操作方法以及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180026879A KR20190106008A (ko) 2018-03-07 2018-03-07 메모리 시스템, 그것의 동작 방법 및 전자 장치

Publications (1)

Publication Number Publication Date
KR20190106008A true KR20190106008A (ko) 2019-09-18

Family

ID=67842596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180026879A KR20190106008A (ko) 2018-03-07 2018-03-07 메모리 시스템, 그것의 동작 방법 및 전자 장치

Country Status (3)

Country Link
US (1) US20190278703A1 (ko)
KR (1) KR20190106008A (ko)
CN (1) CN110245092A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11698739B2 (en) 2021-06-07 2023-07-11 SK Hynix Inc. Memory system and operating method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114816223A (zh) * 2021-01-27 2022-07-29 建兴储存科技股份有限公司 运用于固态存储装置的相关控制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774392B2 (en) * 2006-09-15 2010-08-10 Sandisk Corporation Non-volatile memory with management of a pool of update memory blocks based on each block's activity and data order
US20080235489A1 (en) * 2007-03-19 2008-09-25 Sergey Anatolievich Gorobets Systems for forcing an update block to remain sequential
KR20120081351A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 Ｆｔｌ을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법
KR101997572B1 (ko) * 2012-06-01 2019-07-09 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 쓰기 방법
US9612948B2 (en) * 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
TWI588824B (zh) * 2015-12-11 2017-06-21 捷鼎國際股份有限公司 加快在不連續頁面寫入資料之電腦系統及其方法
JP6414853B2 (ja) * 2015-12-14 2018-10-31 東芝メモリ株式会社 メモリシステムおよび制御方法
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102615593B1 (ko) * 2016-05-04 2023-12-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102644275B1 (ko) * 2016-05-19 2024-03-06 삼성전자주식회사 리프레쉬 리드 동작을 수행하는 불휘발성 메모리 장치를 제어하는 메모리 콘트롤러의 동작 방법
KR102606490B1 (ko) * 2016-06-30 2023-11-30 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
KR102475798B1 (ko) * 2016-07-14 2022-12-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN107547408B (zh) * 2017-07-28 2020-08-28 新华三技术有限公司 一种mac地址哈希冲突的处理方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11698739B2 (en) 2021-06-07 2023-07-11 SK Hynix Inc. Memory system and operating method thereof

Also Published As

Publication number Publication date
CN110245092A (zh) 2019-09-17
US20190278703A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
US10891236B2 (en) Data storage device and operating method thereof
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
US11086772B2 (en) Memory system performing garbage collection operation and operating method of memory system
KR102526608B1 (ko) 전자 장치 및 그것의 동작 방법
KR20190090635A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102507140B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US11520694B2 (en) Data storage device and operating method thereof
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
US11681462B2 (en) Memory system, operating method thereof and computing system
US11704048B2 (en) Electronic device
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器***
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
US10691352B2 (en) Data storage device and method of operating the same
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
KR20190091035A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190106008A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN108804338B (zh) 数据存储装置及其操作方法
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
US11379362B2 (en) Memory system and operating method thereof
US12026398B2 (en) Memory system performing flush operation for buffer region