KR20190074101A - 인쇄회로기판 및 그를 이용한 표시장치 - Google Patents

인쇄회로기판 및 그를 이용한 표시장치 Download PDF

Info

Publication number
KR20190074101A
KR20190074101A KR1020170175485A KR20170175485A KR20190074101A KR 20190074101 A KR20190074101 A KR 20190074101A KR 1020170175485 A KR1020170175485 A KR 1020170175485A KR 20170175485 A KR20170175485 A KR 20170175485A KR 20190074101 A KR20190074101 A KR 20190074101A
Authority
KR
South Korea
Prior art keywords
conductive pin
printed circuit
body portion
exposed
circuit board
Prior art date
Application number
KR1020170175485A
Other languages
English (en)
Other versions
KR102492968B1 (ko
Inventor
권영호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170175485A priority Critical patent/KR102492968B1/ko
Publication of KR20190074101A publication Critical patent/KR20190074101A/ko
Application granted granted Critical
Publication of KR102492968B1 publication Critical patent/KR102492968B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 실시예에 의하면, 배선이 배치되어 있는 몸체부, 몸체부의 상면을 덮고 있는 제1솔더레지스트, 몸체부의 하면을 덮고 있는 제2솔더레지스트, 몸체부의 상면에 배치되며 상기 배선과 연결되는 제1도전핀, 및, 몸체부의 상면에 배치되며 제1도전핀과 이격되어 배치된 제2도전핀을 포함하고, 제1도전핀의 단부는 몸체부의 한 지점에서 하면 또는 상면으로 관통하는 제1비아홀을 통해 노출되고, 제2도전핀의 단부는 상기 몸체부의 다른 한 지점에서 하면 또는 상면으로 관통하는 제2비아홀을 통해 노출되는 인쇄회로기판 및 그를 이용한 표시장치를 제공하는 것이다.

Description

인쇄회로기판 및 그를 이용한 표시장치{PRINTED CIRCUIT BOARD AND DISPLAY DEVICE USING THE SAME}
본 발명의 실시예들은 인쇄회로기판 및 그를 이용한 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 내부적으로 여러 구성장치들을 포함하는데, 이러한 구성장치들은 케이블에 의해 전기적으로 연결될 수 있다. 구성장치들을 연결시키는 케이블로는 연성인쇄회로(FPC: Flexible Printed Circuit)가 주로 사용된다. 예를 들어, 표시장치에 포함되는 컨트롤 인쇄회로기판 및 소스 인쇄회로기판은 연성인쇄회로를 통해 전압 및 신호를 송수신한다. 연성인쇄회로는 인쇄회로기판 내에 형성된 패턴과 전기적으로 연결되게 할 수 있다.
인쇄회로기판과 연성인쇄회로의 연결을 고정하기 위해 본딩을 하게 되는데, 본딩을 한 후 인쇄회로기판과 연성인쇄회로가 전기적으로 연결되어 있는지를 검사하기 위한 본딩검사를 실시한다.
본딩검사를 실시하기 위해 인쇄회로기판은 실제 구동신호가 전달되는 구동핀과 본딩검사에서 사용할 테스트핀을 포함하고, 인쇄회로기판과 연성인쇄회로를 본딩한 후 테스트핀을 통해 본딩검사를 진행할 수 있다.
하지만, 본딩검사에서 실제 구동에 사용되는 구동핀이 아닌 테스트용 핀을 이용하여 본딩검사를 진행하였기 때문에 테스트핀을 통해 추측을 할 뿐 실제로 사용되는 구동핀의 본딩이 정확히 이루어졌는지 판단하지 못하게 되는 문제점이 있다.
본 발명의 실시예들의 목적은 구동에 사용되는 구동핀의 본딩을 검사할 수 있는 인쇄회로기판 및 그를 이용한 표시장치를 제공하는 것이다.
본 발명의 실시예들의 목적은 본딩 테스트의 정확성을 높여 실제 불량이 발생된 제품을 선별할 수 있는 인쇄회로기판 및 그를 이용한 표시장치를 제공하는 것이다.
일측면에서, 본 발명의 실시예들은, 배선이 배치되어 있는 몸체부, 몸체부의 상면을 덮고 있는 제1솔더레지스트, 몸체부의 하면을 덮고 있는 제2솔더레지스트, 몸체부의 상면에 배치되며 상배선과 연결되는 제1도전핀, 및, 몸체부의 상면에 배치되며 제1도전핀과 이격되어 배치된 제2도전핀을 포함하고, 제1도전핀의 단부는 몸체부의 한 지점에서 하면 또는 상면으로 관통하는 제1비아홀을 통해 노출되고, 제2도전핀의 단부는 몸체부의 다른 한 지점에서 하면 또는 상면으로 관통하는 제2비아홀을 통해 노출되는 인쇄회로기판을 제공할 수 있다.
다른 일측면에서, 본 발명의 실시예들은, 신호 배선이 배치되는 표시패널, 및, 표시패널과 전기적으로 연결되며 신호배선과 전기적으로 연결되는 배선이 배치된 인쇄회로기판을 포함하고, 인쇄회로기판은, 배선이 배치되어 있는 몸체부, 몸체부의 상면을 덮고 있는 제1솔더레지스트, 몸체부의 하면을 덮고 있는 제2솔더레지스트, 몸체부의 상면에 배치되며 배선과 연결되는 제1도전핀, 및 몸체부의 상면에 배치되며 제1도전핀과 이격되어 배치된 제2도전핀을 포함하고, 제1도전핀의 단부는 몸체부의 한 지점에서 하면 또는 상면으로 관통하는 제1 비아홀을 통해 노출되고, 제2도전핀의 단부는 몸체부의 다른 한 지점에서 하면 또는 상면으로 관통하는 제2비아홀을 통해 노출되는 표시장치를 제공할 수 있다.
본 발명의 실시예들에 의하면, 구동에 사용되는 구동핀의 본딩을 검사할 수 있는 인쇄회로기판 및 그를 이용한 표시장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 본딩 테스트의 정확성을 높여 실제 불량이 발생된 제품을 선별할 수 있는 인쇄회로기판 및 그를 이용한 표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 구조도이다.
도 2는 본 발명의 실시예들에 따른 표시장치를 나타내는 개념도이다.
도 3은 본 발명의 실시예들에 따른 표시장치를 나타내는 사시도이다.
도 4a는 본 발명의 실시예들에 따른 인쇄회로기판의 상면을 나타내는 평면도이다.
도 4b는 본 발명의 실시예들에 따른 인쇄회로기판의 하면을 나타내는 평면도이다.
도 5는 본 발명의 실시예들에 따른 인쇄회로기판의 몸체부를 나타내는 단면도이다.
도 6은 본 발명의 실시예들에 따른 연성인쇄회로의 일 실시예를 나타내는 평면도이다.
도 7은 본 발명의 실시예들에 따른 인쇄회로기판과 연성인쇄회로이 본딩되어 있는 것을 나타내는 단면도이다.
도 8은 일반적인 인쇄회로기판에세 탭본딩의 검사가 가능한 인쇄회로기판을 나타내는 평면도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 구조도이다.
도 1을 참조하면, 표시장치(100)는 표시패널(110), 데이터드라이버(120), 게이트드라이버(130) 및 제어부(140)를 포함할 수 있다.
표시패널(110)은 복수의 화소(101)를 포함할 수 있다. 복수의 화소(101)는 데이터신호와 게이트신호를 전달받아 구동될 수 있고, 데이터신호의 데이터 전압레벨에 대응하여 계조를 표현할 수 있다. 복수의 화소(101)는 각각 적색, 청색, 녹색 또는 적색, 청색, 녹색, 백색의 빛을 발광할 수 있다. 하지만, 화소(101)에서 발광하는 빛의 색이 이에 한정되는 것은 아니다.
표시패널(110)에는 복수의 화소(101)에 데이터신호를 전달하기 위한 데이터라인(D1,…,Dm)과 게이트신호를 전달하기 위한 게이트라인(G1,…,Gn)이 배치될 수 있다. 복수의 화소(101)는 데이터라인(D1,…,Dm), 게이트라인(G1,…,Gn)에 연결될 수 있다. 표시패널(110)에 배치되는 배선은 데이터라인(D1,…,Dm), 및, 게이트라인(G1,…,Gn)에 한정되는 것은 아니다.
데이터드라이버(120)는 디지털 데이터신호를 입력받아 데이터라인(D1,…,Dm)을 통해 복수의 아날로그 데이터신호를 출력할 수 있다. 아날로그 데이터신호는 데이터신호에 대응하는 데이터전압일 수 있다. 데이터드라이버(120)에서 데이터신호를 출력하는 채널의 수는 표시패널(110)의 해상도 또는 표시패널(11)의 크기에 따라 결정될 수 있다. 또한, 데이터드라이버(120)는 복수의 드라이브 집적회로를 포함할 수 있고 드라이브 집적회로의 수 역시 표시패널(110)의 해상도 또는 표시패널(110)의 크기에 따라 그 수가 결정될 수 있다.
게이트드라이버(130)는 게이트신호가 순차적으로 게이트라인 (G1,…,Gn)에 입력되도록 할 수 있다. 여기서, 게이트드라이버(130)는 표시패널 (110)과 구분되는 별도의 구성요소인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 게이트 드라이버(130)는 GIP(Gate In Panel) 회로로 형성되어 표시패널(110)의 일 영역에 배치될 수 있다. 또한, 게이트드라이버(130)는 표시패널(110)의 일측에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
또한, 데이터구동부(120)와 게이트구동부(130)는 PCB(Printed circuit board)를 통해 각각 표시패널(110)에 연결될 수도 있지만, 이에 한정되는 것은 아니다.
제어부(140)는 데이터드라이버(120)와 게이트드라이버(130)를 제어하는 제어신호를 출력할 수 있다. 또한, 제어부(140)는 데이터드라이버(120)에 디지털 데이터신호를 전달할 수 있다. 제어부(140)는 외부에서 영상신호를 전달받아 디지털 데이터신호로 변경하고 전달할 수 있다.
도 2는 본 발명의 실시예들에 따른 표시장치를 나타내는 개념도이다.
도 2를 참조하면, 표시장치(100)에서 표시패널(110)과 데이터드라이버(120)는 (a) 영역을 통해 연결될 수 있다. 또한, 표시패널(110)과 이격되어 있는 (b) 영역에 데이터드라이버(120)가 배치될 수 있다. 또한, 데이터드라이버(120)와 제어부(140)는 일정한 간격을 갖고 배치되되 (c) 영역을 통해 연결될 수 잇다. 또한, 제어부(140)는 (d) 영역에 배치될 수 있다. 그리고, 제어부(140)와 세트(420)가 (e)영역에서 연결되고 세트(420)는 (f) 영역에 배치될 수 있다. 또한, 표시패널(110)과 게이트드라이버(130)가 (g) 영역을 통해 연결될 수 있다.
또한, 상기 (a),(b),(c),(d), (e), (f), (g) 영역 중 하나 또는 조합된 영역에 인쇄회로기판이 배치될 수 있다.
도 3은 본 발명의 실시예들에 따른 표시장치를 나타내는 사시도이다.
도 3을 참조하면, 표시장치(100)는 표시패널(110), 복수의 게이트 드라이버 드라이버 집적회로(GDIC), 복수의 소스 드라이버 집적회로(SDIC)를 포함할 수 있다.
복수의 각 게이트 드라이버 집적회로(GDIC)는, 칩 온 필름(COF) 방식으로 구현된 경우, 표시패널(110)과 연결된 필름(GF) 상에 실장 될 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 칩 온 필름(COF) 방식으로 구현된 경우, 표시패널(110)에 연결된 필름(SF) 상에 실장 될 수 있다. 또한, 소스 드라이버 집적회로(SDIC)가 실장된 필름(SF)은 일 측이 표시패널(110)과 전기적으로 연결되고 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결된다.
표시장치(100)는 복수의 소스 드라이버 집적회로(SDIC)과 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB: Control Printed Circuit Board)을 포함할 수 있다. 컨트롤 인쇄회로기판(CPCB)에 배치되는 제어부품들은 타이밍컨트롤러, 파워관리 집적회로(PMIC: Power Management IC)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
적어도 하나의 소스인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 제1연결부재(300)를 통해 회로적으로 연결될 수 있다. 제1연결부재(300)는 도 6에 도시되어 있는 연성인쇄회로(Flexibel Printed Circuit)일 수 있다. 제1연결부재(300)가 소스인쇄회로기판(SPCB)과 연결되어 있는 부분(BA) 또는 제1연결부재(300)가 컨트롤인쇄회로기판(CPCB)과 연결되어 있는 부분(BA)을 본딩영역이라고 칭할 수 있다. 본딩영역에서는 제1연결부재(300)의 일단 또는 타단이 소스인쇄회로기판(SPCB) 상 또는 컨트롤인쇄회로기판(CPCB) 상에 노출되어 있는 핀들과 얼라인이 맞춰진 상태에서 압력과 열이 가해져 제1연결부재(300)의 일단 또는 타단이 소스인쇄회로기판(SPCB) 상 또는 컨트롤인쇄회로기판(CPCB) 상에 본딩되게 될 수 있다.
표시장치(100)는, 컨트롤 인쇄회로기판(CPCB)과 전기적으로 연결된 파워보드(430)를 더 포함할 수 있다. 컨트롤인쇄회로기판(CPCB)과 파워보드(430)는 제2연결부재를 통해 회로적으로 연결될 수 있다. 제2연결부재는 도 6에 도시되어 있는 연성인쇄회로일 수 있다. 하지만, 표시장치(100)의 구성이 이에 한정되는 것은 아니다. 소스인쇄회로기판(SPCB), 컨트롤인쇄회로기판(CPCB) 중 적어도 하나는 하기의 도 4a 및 도 4b에 도시되어 있는 인쇄회로기판일 수 있다.
또한, 도 3은 도 2의 (c), (d), (f) 영역에 인쇄회로기판이 배치되어 있는 일 실시예일 수 있다.
도 4a는 본 발명의 실시예들에 따른 인쇄회로기판의 상면을 나타내는 평면도이고, 도 4b는 인쇄회로기판의 하면을 나타내는 평면도이다. 또한, 도 5는 본 발명의 실시예들에 따른 인쇄회로기판의 몸체부를 나타내는 단면도이다.
도 4a, 도 4b 및 도 5를 참조하면, 인쇄회로기판(40)은 배선(BSL)이 배치되어 있는 몸체부(400), 몸체부(400)의 상면(400a)을 덮고 있는 제1솔더레지스트(401a), 몸체부(400)의 하면(400b)을 덮고 있는 제2솔더레지스트(401b), 몸체부(400)의 상면(400a)에 배치되며 배선(BSL)과 연결되는 제1도전핀(PS1), 및, 몸체부(400)의 상면(400a)에 배치되며 제1도전핀(PS1)과 이격되어 배치된 제2도전핀(PS2)을 포함할 수 있다. 제1도전핀(PS1)과 제2도전핀(PS2) 간에 일정한 간격의 갭(GAP)가 존재할 수 있다. 이로 인해, 제1도전핀(PS1)과 제2도전핀(PS2)간의 임피던스는 무한대일 수 있다. 갭(GAP)에는 절연층이 배치될 수 있다. 하지만, 이에 한정되는 것은 아니다.
또한, 제1도전핀(PS1)의 단부는 몸체부(400)의 한 지점에서 하면(400b) 또는 상면(400a)으로 관통하는 제1비아홀(Vh1)을 통해 노출되고, 제2도전핀(PS2)의 단부는 몸체부(400)의 다른 한 지점에서 하면(400b) 또는 상면(400a)으로 관통하는 제2비아홀(Vh2)을 통해 노출될 수 있다.
인쇄회로기판(40)의 몸체부(400)에는 복수의 구동핀(410)이 배치될 수 있는데, 복수의 구동핀(410)은 실제 표시장치의 구동에 사용되는 신호 및/또는 전압이 전달되는 배선과 연결된 핀들이다. 그리고, 제1도전핀(PS1)과 제2도전핀(PS2)은 복수의 구동핀 중 하나의 구동핀에 대응할 수 있다.
도 5에 도시된 것과 같이 몸체부(400)는 복수의 배선 레이어를 포함할 수 있다. 또한, 제1도전핀(SP1)과 연결되는 배선은 복수의 배선 레이어 중 하나의 배선 레이어에 위치할 수 있다. 절연층(403) 상에 소정의 패턴을 갖는 도전층(402)들이 형성될 수 있으며, 몸체부(400) 내에서 도전층(402)과 절연층(403)은 복층구조로 배치될 수 있다. 도전층(402)가 절연층(403) 사이에서 복수의 층으로 배치되어 잇는 것을 복수의 배선레이어가 배치되어 있는 것이라고 칭할 수 있다.
도전층(402)는 패터닝되고 도 4a의 배선(BSL) 또는 구동핀(410)에 대응할 수 있다. 몸체부(400)의 상면(400a)과 하면(400b)에는 도전층(402)의 부식 방지 또는 다른 배선과 연결되는 것을 방지하기 위한 제1솔더레지스트(401a)와 제2솔더레지스트(401b)가 각각 배치될 수 있다. 그리고, 몸체부(400)의 상면(400a)에 제1솔더레지스트(401a)가 제거되어 복수의 구동핀(410)이 노출될 수 있다. 제1솔더레지스트(401a)가 제거되어 복수의 구동핀(410)이 노출된 영역을 제1오픈영역(410a) 또는 핀영역이라고 할 수 있다. 복수의 구동핀(410)은 제1방향으로 배치될 수 있다.
복수의 구동핀(410) 중 적어도 하나의 구동핀은 몸체부(400)의 상면(400a)에 배치되며 배선(BSL)과 연결되는 제1도전핀(PS1)과 몸체부(400)의 상면(400a)에 배치되며 제1도전핀(PS1)과 이격되어 배치된 제2도전핀(PS2)을 포함할 수 있다. 제1도전핀(PS1)과 제2도전핀(PS2)은 제2방향으로 일렬로 배치되며 일정한 간격(GAP)으로 이격될 수 있다. 또한, 몸체부(400)는 제1오픈영역(410a)에 제1비아홀(Vh1)과 제2비아홀(Vh2)이 배치될 수 있다. 여기서, 복수의 구동핀(410) 중 적어도 두 개의 구동핀(411,412)이 각각 제1도전핀(PS1)과 제2도전핀(PS2)을 포함하는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 모든 복수의 구동핀(410)이 각각 제1도전핀(PS1)과 제2도전핀(PS2)을 포함할 수 있다. 또한, 제1비아홀(Vh1)과 제2비아홀(Vh2)의 수는 각각 두 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 제1도전핀(PS1)과 제2도전핀(PS2)을 포함하는 구동핀(410)의 수에 대응할 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1도전핀(PS1)은 제1비아홀(Vh1)에 배치되어 있는 비아(V1)를 통해 몸체부(400)의 내부에 배치되어 있는 신호배선들과 연결될 수 있다.
제1도전핀(PS1)은 제1접촉부분(411a)과 제1비아(V1)를 포함할 수 있다. 제1접촉부분(411a)은 제1오픈영역(410a)에서 노출될 수 있고 제1비아(V1)는 제1비아홀(Vh1)에 내에 배치될 수 있다. 제1접촉부분(411a)은 제1오픈영역(410a)에서 노출될 수 있고 제1비아(V1)는 제1비아홀(Vh1)에 배치될 수 있다. 제2도전핀(PS2)은 제2접촉부분(411b)과 제2비아(V2)를 포함할 수 있다.
제1도전핀(PS1)의 제1접촉부분(411a)과 제2도전핀(PS2)의 제2접촉부분(411b)은 몸체부(400)의 상면(400a) 상에서 서로 이격될 수 있다. 또한, 제2도전핀(PS2)은 제2접촉부분(411b)과 제2비아(V2)를 포함할 수 있다. 제2접촉부분(411b)은 제1오픈영역(410a)에서 노출될 수 있고 제2비아(V2)는 제2비아홀(Vh2)에 배치될 수 있다. 제1도전핀(PS1)과 제2도전핀(PS2)은 서로 이격되어 있어 별개의 구조물에 의해 연결되지 않는 경우 신호가 제1도전핀(PS1)에서 제2도전핀(PS2)으로 전달되지 않게 될 수 있다.
제1비아홀(Vh1)과 제2비아홀(Vh2)은 몸체부(400)의 하면까지 관통될 수 있다. 또한, 제1비아홀(Vh1)에 배치되어 있는 제1비아(V1)와 제2비아홀(Vh2)에 배치되어 있는 제2비아(V2)는 몸체부(400)의 하면에 노출될 수 있다. 따라서, 몸체부(400)의 하면(400b)에 배치되어 있는 제2솔더레지스트(401b)는 제1비아(V1)와 제2비아(V2)와 대응되는 위치에서 제거되어 있을 수 있다. 또한, 제1비아홀(Vh1)과 제2비아홀(Vh2)은 몸체부(400)의 상면(400a)까지 관통될 수 있다. 또한, 제1비아홀(Vh1)에 배치되어 있는 제1비아(V1)와 제2비아홀(Vh2)에 배치되어 있는 제2비아(V2)는 몸체부(400)의 상면(400a)에 노출될 수 있다.
따라서, 몸체부(400)의 상면(400a)에 배치되어 있는 제2솔더레지스트(401b)는 제1비아(V1)와 제2비아(V2)와 대응되는 위치에서 제거되어 있을 수 있다. 하지만 이에 한정되는 것은 아니며, 제1비아(V1)와 제2비아(V2)는 일단은 각각 제1도전핀(PS1) 또는 제2도전핀(PS2)과 중첩되어 연결될 수 있고, 제1비아(V1)와 제2비아(V2)는 타단은 몸체부(400)의 하면에서 노출될 수 있다.
또한, 도 4b에 도시되어 있는 것과 같이 몸체부(400)의 하면(400b)에는 제1비아(V1)와 제2비아(V2)가 각각 배치되어 있는 제1비아홀(Vh1)과 제2비아홀(Vh2)이 배치될 수 있다. 따라서, 몸체부(400)의 상면(400a)이 본딩공정에 의해 가려지게 되더라도 몸체부(400)의 하면(400b)에 형성되어 있는 제1비아홀(Vh1)과 제2비아홀(Vh2)에 제1비아(V1)와 제2비아(V2)가 노출되어 있어 본딩공정이 끝나더라도 본딩검사를 실시할 수 있다.
제1비아홀(Vh1)을 통해 노출된 제1도전핀(PS1)의 단부 또는 제1비아(V1)의 끝단에는 제1패드부(413a)가 위치할 수 있다. 또한, 제2비아홀(Vh2)을 통해 노출된 제2도전핀(PS2)의 단부 또는 제2비아(V2)에는 제2패드부(413b)가 위치할 수 있다. 제1패드부(413a)와 제2패드부(413b)는 제1비아(V1)와 제2비아(V2)의 단부의 면적이 넓게 형성되어 있는 부분일 수 있다. 즉, 제1패드부(413a)와 제2패드부(413b)의 면적은 제1비아(V1)와 제2비아(V2)의 단부의 면적보다 더 클 수 있다. 또한, 제1패드부(413a)와 제2패드부(413b)는 제1비아홀(Vh1)과 제2비아홀(Vh2)의 주변을 둘러 쌓는 형태로 배치될 수 있다.
따라서, 제1패드부(413a)와 제2패드부(413b)에 의해 제1도전핀(PS1) 또는 제1비아(V1) 또는 제2도전핀(PS2) 또는 제2비아(V2)에 의해 접촉이 용이하게 되어 본딩검사를 용이하게 진행할 수 있다.
도 6은 본 발명의 실시예에 따른 연성인쇄회로를 나타내는 평면도이다.
도 6을 참조하면, 연성인쇄회로(50)는 복수의 도전라인(CSL)을 포함하는 동박(510)과, 동박(510)을 보호하는 커버레이(501a,501b)를 포함할 수 있다. 복수의 도전라인(CSL)은 소정의 패턴을 가질 수 있다. 커버레이(501a,501b)는 절연필름일 수 있다. 또한, 연성인쇄회로(50)는 도전라인이 노출되어 있는 제2오픈영역(520a,520b)이 연성인쇄회로(50)의 일단 또는 양끝단에 배치될 수 있다. 커버레이(501a,501b)는 제2오픈영역(520a)에서 제거될 수 있다. 연성인쇄회로(50)의 양끝단에서 노출되어 있는 제2오픈영역(520a)에는 복수의 도전라인(CSL)이 노출되어 있고, 노출된 도전라인(CSL)을 각각 연결핀(510a,510b) 라고 칭할 수 있다. 연결핀(510a,510b)은 도 4a에 도시되어 있는 제1오픈영역(410a)에 노출되어 있는 복수의 구동핀(410)과 일대일로 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 도전라인(CSL)은 양끝단의 제2오픈영역(520a)을 제외한 부분은 점선으로 도시되어 있는데, 이는 도전라인(CSL)의 패턴이 끊어져 있는 것을 의미하는 것이 아니라 커버레이(501a,501b)에 의해 노출되지 않은 부분인 것을 나타내다.
연성인쇄회로(50)는 양끝단에 배치되어 있는 제2오픈영역(520a)에서 각각 서로 다른 인쇄회로기판이 연결될 수 있다. 연성인쇄회로(50)의 양끝단에 연결되는 인쇄회로기판은 도 3에 도시되어 있는 소스인쇄회로기판(SPCB) 또는 컨트롤 인쇄회로기판(CPCB)일 수 있다. 하지만, 이에 한정되는 것은 아니다.
또한, 연성인쇄회로(50)에 제3비아홀(Vh3)이 배치될 수 있고, 제3비아홀(Vh3)에 동박(510)으로 형성된 제3비아(V3)가 배치될 수 있다. 제3비아(V3)는 동박(510)과 연결될 수 있다. 제3비아홀(Vh3)은 연성인쇄회로(50)의 상면(500a) 및/또는 하면(500b)까지 관통할 수 있다. 그리고, 제3비아홀(Vh3)에 배치되어 있는 제3비아(V3)는 제3비아홀(Vh3)에 대응되는 위치에서 연성인쇄회로(50)의 상면(500a) 및/또는 하면(500b)에서 노출될 수 있다.
도 7은 본 발명의 실시예들에 따른 인쇄회로기판과 연성인쇄회로이 본딩되어 있는 것을 나타내는 단면도이다.
도 7을 참조하면, 인쇄회로기판(40)의 제1오픈영역(410a)과 연성인쇄회로(50)의 제2오픈영역(520a)은 서로 마주보도록 배치될 수 있다. 그리고, 제1오픈영역(410a)의 복수의 구동핀(410)과 제2오픈영역(520a)의 복수의 연결핀(510)은 얼라인이 맞춰진 상태에서 접촉하고 압력과 열이 가해져 본딩될 수 있다. 본딩되면 제1오픈영역(410a)에 노출되어 있는 하나의 제1도전핀(PS1)과, 그에 대응하는 하나의 제2도전핀(PS2)은 제2오픈영역(520a)에 노출되어 있는 복수의 연결핀(510) 중 하나의 연결핀과 접촉할 수 있다. 제1도전핀(PS1)에 대응하는 제2도전핀(PS2)은 제1도전핀(PS1)과 제1방향으로 일렬로 배치되어 있는 것일 수 있다. 그리고, 상면(410a)에서 서로 이격되어 있는 제1도전핀(PS1)와 제2도전핀(PS2)는 하나의 연결핀(510)에 의해 연결될 수 있다. 즉, 제1도전핀(PS1)의 제1접촉부분(411a)이 연결되는 제1지점(Ⅰ)과, 제2도전핀(PS2)의 제1접촉부분(412)이 연결되는 제2지점(Ⅱ)과, 제1지점(Ⅰ)과 제2지점(Ⅱ)에 각각 연결되어 있는 도전라인(CSL)을 통해 제1도전핀(PS1)과 제2도전핀(PS2)가 연결될 수 있다. 그리고, 제1도전핀(PS1)의 제1접촉부분(411a)과 연결되어 있는 제1비아(V1)는 제1비아홀(Vh1)을 통해 제3지점(Ⅲ)에서 노출되어 있고, 제2도전핀(PS2)의 제1접촉부분(411a)과 연결되어 있는 제2비아(V2)는 제2비아홀(Vh2)을 통해 제4지점(Ⅳ)에서 노출되어 있을 수 있다.
그리고, 테스트장비(700)를 이용하여 몸체부(400)의 하면에 노출되어 있는 제1비아(V1)와 제2비아(V2)에 연결하여 본딩검사를 실시할 수 있다. 테스트 장비(700)는 프로브(Probe)를 포함하고 프로브가 각각 제3지점(Ⅲ)과 제4지점(Ⅳ)을 컨텍함으로써, 제1지점(Ⅰ)과 제2지점(Ⅱ)의 접촉저항을 측정할 수 있다. 그리고, 측정된 접촉저항의 크기를 이용하여 본딩검사결과를 산출할 수 있다. 여기서, 제3지점(Ⅲ)과 제4지점(Ⅳ)을 이용하여 본딩검사를 하는 것을 설명하고 있지만, 이에 한정되는 것은 아니며, 연성인쇄회로(50)에 배치되어 있는 제3비아홀(Vh3)에 대응하는 제5지점(Ⅴ)과 인쇄회로기판(40)의 제3지점(Ⅲ)을 테스트장비가 컨텍함으로써 제1지점(Ⅰ)에서 접촉저항을 파악하여 본딩검사결과를 산출할 수 있다.
또한, 제1도전핀(PS1)은 몸체부(400) 내에 배치되어 있는 배선(BSL)과 연성인쇄회로(50)의 도전라인(CSL)과 연결되게 되어 표시장치를 구동하는 구동신호들 및/또는 전압이 인가되는 구동핀을 이용하여 본딩테스트를 진행할 수 있다. 즉, 연성인쇄회로(50)의 도전라인(CSL)으로 공급하거나 연성인쇄회로 (50)의 도전라인(CSL)으로부터 전달되는 신호를 인쇄회로기판(40)의 몸체부(400) 내에 배치되어 있는 배선(BSL)을 전달할 수 있는 복수의 구동핀(410)에 대한 본딩테스트를 진행할 수 있다. 따라서, 테스트 핀을 이용하는 것보다 더 정확하게 본딩검사를 할 수 있다.
또한, 제1도전핀(PS1)과 제2도전핀(PS2)은 서로 다른 길이를 갖게 될 수 있다. 또한, 제1도전핀(PS1)의 길이가 제2도전핀(PS2)의 길이보다 더 길 수 있다. 특히, 제1도전핀(PS1)의 제1접촉부분(411a)의 길이가 제2도전핀(PS2)의 제2접촉부분(411b)의 길이보다 더 길게 될 수 있다. 이로 인해, 연성인쇄회로(50)의 도전라인(510)이 제1접촉부분(411a)에 접촉되는 면적이 더 넓어져 제1도전핀(PS)에서 도전라인(510)으로 신호를 전달하는 것이 보다 더 용이할 수 있다.
도 8은 일반적인 인쇄회로기판에세 탭본딩의 검사가 가능한 인쇄회로기판을 나타내는 평면도이다.
도 8을 참조하면, 인쇄회로기판(800) 상에 솔더레지스트가 제거되어 복수의 구동핀(810)이 노출되는 핀영역(810a)을 포함할 수 있다. 핀영역(810a)에는 복수의 구동핀(810)과, 적어도 2개의 테스트 핀(TP1,TP2)을 포함할 수 있다. 복수의 구동핀(810)과 테스트 핀(TP1,TP2)은 각각 연성인쇄회로와 본딩될 수 있다. 두개의 테스트핀(TP1,TP2)은 인쇄회로기판 상에서 이격되어 있지만 연성인쇄회로가 본딩되면 연성인쇄회로에 의해 서로 연결될 수 있다. 그리고, 테스트 장비를 하나의 테스트핀(TP1)과 다른 하나의 테스트핀(TP2)에 연결함으로써 연성회로기판과 테스트핀(TP1,TP2) 간의 접촉저항을 측정하여 본딩검사결과를 산출할 수 있다. 하지만, 실제 사용되는 구동핀(810)이 아닌 테스트핀(TP1,TP2)을 이용하여 본딩검사를 실시하기 때문에 실제 구동핀(810)의 본딩검사를 진행할 수 없다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
40: 인쇄회로기판
50: 연성인쇄회로
400: 몸체부
410: 구동핀
410a: 제1오픈영역

Claims (11)

  1. 배선이 배치되어 있는 몸체부;
    상기 몸체부의 상면을 덮고 있는 제1솔더레지스트;
    상기 몸체부의 하면을 덮고 있는 제2솔더레지스트;
    상기 몸체부의 상면에 배치되며 상기 배선과 연결되는 제1도전핀; 및
    상기 몸체부의 상면에 배치되며 상기 제1도전핀과 이격되어 배치된 제2도전핀을 포함하고,
    상기 제1도전핀의 단부는 상기 몸체부의 한 지점에서 하면 또는 상면으로 관통하는 제1비아홀을 통해 노출되고,
    상기 제2도전핀의 단부는 상기 몸체부의 다른 한 지점에서 하면 또는 상면으로 관통하는 제2비아홀을 통해 노출되는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 몸체부는 복수의 배선 레이어를 포함하고,
    상기 배선은 상기 복수의 배선 레이어 중 하나의 배선 레이어에 위치하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1도전핀과 상기 제2도전핀은 서로 다른 길이는 서로 다른 표시장치.
  4. 제1항에 있어서,
    상기 제1비아홀을 통해 노출된 상기 제1도전핀의 단부에는 제1패드부가 위치하고,
    상기 제2비아홀을 통해 노출된 상기 제2도전핀의 단부에는 제2패드부가 위치하는 인쇄회로기판.
  5. 신호 배선이 배치되는 표시패널; 및
    상기 표시패널과 전기적으로 연결되며 상기 신호배선과 전기적으로 연결되는 배선이 배치된 인쇄회로기판을 포함하고,
    상기 인쇄회로기판은,
    상기 배선이 배치되어 있는 몸체부;
    상기 몸체부의 상면을 덮고 있는 제1솔더레지스트;
    상기 몸체부의 하면을 덮고 있는 제2솔더레지스트;
    상기 몸체부의 상면에 배치되며 상기 배선과 연결되는 제1도전핀; 및
    상기 몸체부의 상면에 배치되며 상기 제1도전핀과 이격되어 배치된 제2도전핀을 포함하고,
    상기 제1도전핀의 단부는 상기 몸체부의 한 지점에서 하면 또는 상면으로 관통하는 제1 비아홀을 통해 노출되고,
    상기 제2도전핀의 단부는 상기 몸체부의 다른 한 지점에서 하면 또는 상면으로 관통하는 제2비아홀을 통해 노출되는 표시장치.
  6. 제5항에 있어서,
    상기 제1 솔더레지스터의 제1오픈 영역에서, 상기 제1도전핀의 제1부분과 상기 제2도전핀의 제2부분은 노출되며,
    상기 제1도전핀의 제1부분과 상기 제2도전핀의 제2부분은 이격되는 표시장치.
  7. 제5항에 있어서,
    상기 인쇄회로기판과 전기적으로 연결되는 연성인쇄회로를 더 포함하고,
    상기 연성인쇄회로는 커버레이의 오픈 영역으로 노출되는 도전라인을 포함하며,
    상기 도전라인은 상기 제1도전핀의 제1부분과 상기 제2도전핀의 제2부분을 연결하는 표시장치.
  8. 제5항에 있어서,
    상기 몸체부는 복수의 배선 레이어를 포함하고,
    상기 배선은 상기 복수의 배선 레이어 중 하나의 배선 레이어에 위치하는 표시장치.
  9. 제5항에 있어서,
    상기 제1도전핀과 상기 제2도전핀은 서로 다른 길이는 서로 다른 표시장치.
  10. 제5항에 있어서,
    상기 제1비아홀을 통해 노출된 상기 제1도전핀의 단부에는 제1패드부가 위치하고,
    상기 제2비아홀을 통해 노출된 상기 제2도전핀의 단부에는 제2패드부가 위치하는 표시장치.
  11. 제6항에 있어서,
    상기 연성인쇄회로는 상면 또는 하면으로 관통하는 제3비아홀을 포함하며, 상기 도전라인의 단부는 상기 제3비아홀을 통해 노출되는 표시장치.




KR1020170175485A 2017-12-19 2017-12-19 인쇄회로기판 및 그를 이용한 표시장치 KR102492968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170175485A KR102492968B1 (ko) 2017-12-19 2017-12-19 인쇄회로기판 및 그를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170175485A KR102492968B1 (ko) 2017-12-19 2017-12-19 인쇄회로기판 및 그를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20190074101A true KR20190074101A (ko) 2019-06-27
KR102492968B1 KR102492968B1 (ko) 2023-01-30

Family

ID=67057313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170175485A KR102492968B1 (ko) 2017-12-19 2017-12-19 인쇄회로기판 및 그를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102492968B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023044828A1 (zh) * 2021-09-24 2023-03-30 京东方科技集团股份有限公司 显示模组和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083978A (ko) * 2015-01-02 2016-07-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083978A (ko) * 2015-01-02 2016-07-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023044828A1 (zh) * 2021-09-24 2023-03-30 京东方科技集团股份有限公司 显示模组和显示装置

Also Published As

Publication number Publication date
KR102492968B1 (ko) 2023-01-30

Similar Documents

Publication Publication Date Title
JP7177594B2 (ja) チップオンフィルムパッケージ、表示パネル、及び表示装置
KR20190129153A (ko) 표시 장치
KR20170107616A (ko) 표시 장치
KR20190030839A (ko) 전계 발광 표시 장치 및 전계 발광 표시 장치용 드라이버 ic 필름부
US20070064192A1 (en) Liquid crystal display apparatus
KR20140011656A (ko) 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법
KR20020059071A (ko) 액정표시장치의 패널내 배선의 결함 테스트 방법
KR102477989B1 (ko) 표시 장치 및 본딩 저항 검사 방법
JP5535707B2 (ja) 表示装置及び表示装置の接続状況検査方法
US12016116B2 (en) Display device and an inspection method of a display device
KR100818563B1 (ko) 디스플레이 패널 검사방법 및 장치
JP2019522378A (ja) フレキシブル回路基板
JP2004184839A (ja) 表示装置
KR102492968B1 (ko) 인쇄회로기판 및 그를 이용한 표시장치
KR102493578B1 (ko) 표시장치
US20070235888A1 (en) Film type package and display apparatus having the same
KR20160084746A (ko) 표시패널 및 이를 포함하는 표시장치
KR101970782B1 (ko) 유기 발광 다이오드 패널 검사용 프로브 장치
KR102389037B1 (ko) 구동 ic 및 이를 구비하는 표시 장치
US10663815B2 (en) Inspection method and inspection system for wiring path of substrate
KR101510386B1 (ko) 표시패널과 연결기판 간의 접속 상태를 테스트하는 방법 및이를 이용한 표시장치
KR101046949B1 (ko) 노이즈 차폐를 위한 다층구조의 인쇄회로기판을 구비한 프로브유닛
KR102262277B1 (ko) 인터페이스 필름 및 이를 구비하는 인터페이스 필름 조립체
KR20050003519A (ko) 액정표시장치 검사용 프루브 장치 및 그 제조방법
KR102635951B1 (ko) 탭 패키지 및 이를 포함하는 영상 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant