KR20190073850A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20190073850A
KR20190073850A KR1020170175055A KR20170175055A KR20190073850A KR 20190073850 A KR20190073850 A KR 20190073850A KR 1020170175055 A KR1020170175055 A KR 1020170175055A KR 20170175055 A KR20170175055 A KR 20170175055A KR 20190073850 A KR20190073850 A KR 20190073850A
Authority
KR
South Korea
Prior art keywords
disposed
layer
semiconductor layer
supply line
insulating film
Prior art date
Application number
KR1020170175055A
Other languages
English (en)
Other versions
KR102126553B1 (ko
Inventor
김동영
임경남
정유호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170175055A priority Critical patent/KR102126553B1/ko
Priority to US16/206,820 priority patent/US10930722B2/en
Priority to JP2018230539A priority patent/JP6818729B2/ja
Priority to CN202310812897.7A priority patent/CN116825793A/zh
Priority to CN201811511435.7A priority patent/CN110010623B/zh
Priority to EP24173741.0A priority patent/EP4391776A2/en
Priority to EP18212895.9A priority patent/EP3503189A1/en
Publication of KR20190073850A publication Critical patent/KR20190073850A/ko
Application granted granted Critical
Publication of KR102126553B1 publication Critical patent/KR102126553B1/ko
Priority to JP2020177431A priority patent/JP7105847B2/ja

Links

Images

Classifications

    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3265—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 저소비전력을 구현할 수 있는 표시 장치에 관한 것으로서, 본 발명은 액티브 영역에 다결정 반도체층을 가지는 제1 박막트랜지스터와, 산화물 반도체층을 가지는 제2 박막트랜지스터가 배치되므로 저소비전력을 구현할 수 있으며, 벤딩 영역에 배치되는 개구부가 액티브 영역에 배치되는 적어도 한 층의 무기 절연막을 관통하는 다수의 컨택홀 중 적어도 어느 하나와 깊이가 동일하게 형성되며, 산화물 반도체층 하부에 배치되는 제2 박막트랜지스터의 소스 및 드레인 전극과 제1 박막트랜지스터의 소스 및 드레인 전극이 동일 평면 상에 동일 재질로 이루어지므로 공정을 단순화할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 저소비전력을 구현할 수 있는 표시 장치에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.
이러한 평판표시장치로는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device:ED) 등이 있다.
이러한 평판 표시 장치는 개인용 전자기기의 개발이 활발해짐에 따라, 휴대성 및/또는 착용성이 우수한 제품으로 개발이 되고 있다. 이와 같이, 휴대용 혹은 웨어러블 장치에 적용하기 위해서는 저 소비 전력을 구현할 수 있는 표시장치가 필요하다. 그러나, 현재까지 개발된 표시 장치에 관련된 기술로는 저소비전력을 구현하는 데 어려움이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 저소비전력을 구현할 수 있는 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 액티브 영역에 다결정 반도체층을 가지는 제1 박막트랜지스터와, 산화물 반도체층을 가지는 제2 박막트랜지스터가 배치되므로 저소비전력을 구현할 수 있으며, 벤딩 영역에 배치되는 개구부가 액티브 영역에 배치되는 적어도 한 층의 무기 절연막을 관통하는 다수의 컨택홀 중 적어도 어느 하나와 깊이가 동일하게 형성되며, 산화물 반도체층 하부에 배치되는 제2 박막트랜지스터의 소스 및 드레인 전극과 제1 박막트랜지스터의 소스 및 드레인 전극이 동일 평면 상에 동일 재질로 이루어지므로 공정을 단순화할 수 있다.
본 발명에서는 산화물 반도체층을 가지는 제2 박막트랜지스터를 각 서브화소의 구동 트랜지스터에 적용하고, 다결정 반도체층을 가지는 제1 박막트랜지스터를 각 서브 화소의 스위칭 소자로 적용함으로써 소비전력을 감소시킬 수 있다. 또한, 본 발명에서는 벤딩 영역에 배치되는 개구부를 액티브 영역에 배치되는 다수의 컨택홀과 동일 마스크 공정으로 형성되므로 벤딩 영역에 배치되는 신호 링크는 기판 상에 배치된다. 이에 따라, 본 발명은 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다.
도 1은 본 발명에 따른 표시 장치를 나타내는 블럭도이다.
도 2는 도 1에서 선"I-I'"를 따라 절취한 표시 장치를 나타내는 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 액티브 영역에 배치되는 서브 화소들을 나타내는 평면도이다.
도 4a 및 도 4b는 도 1에 도시된 벤딩 영역에 배치되는 신호 링크의 실시예들을 나타내는 평면도이다.
도 5a 및 도 5b는 도 1에 도시된 표시 장치의 각 서브 화소를 설명하기 위한 회로도들이다.
도 6은 도 5b에 도시된 서브 화소를 나타내는 평면도이다.
도 7은 도 6에서 선 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ'를 따라 절취한 유기 발광 표시 장치를 나타내는 단면도이다.
도 8a 및 도 8b는 도 7에 도시된 벤딩 영역의 다른 실시예들을 나타내는 단면도이다.
도 9a 내지 도 9n은 도 7에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 표시 장치를 나타내는 평면도이며, 도 2는 본 발명에 따른 표시 장치를 나타내는 단면도이다.
도 1 및 도 2에 도시된 표시 장치는 표시 패널(200)과, 스캔 구동부(202) 및 데이터 구동부(204)를 구비한다.
표시 패널(200)은 기판(101) 상에 마련되는 액티브 영역(AA)과, 액티브 영역(AA)의 주변에 배치되는 비액티브 영역(NA)으로 구분된다. 기판(101)은 벤딩이 가능하도록 가요성(flexibility)을 가지는 플라스틱 재질로 형성된다. 예를 들어, 기판(101)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate), PES(polyethersulfone), PAR(polyarylate), PSF(polysulfone), COC(ciclic-olefin copolymer) 등의 재질로 형성된다.
액티브 영역(AA)은 매트릭스 형태로 배열된 단위 화소를 통해 영상을 표시한다. 단위 화소는 적색(R), 녹색(G) 및 청색(B) 서브 화소로 구성되거나, 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소로 구성된다. 예를 들어, 도 3a에 도시된 바와 같이 적색(R), 녹색(G) 및 청색(B) 서브 화소가 가상의 동일 수평 라인에 일렬로 배열되거나, 도 3b에 도시된 바와 같이 적색(R), 녹색(G) 및 청색(B) 서브 화소가 서로 이격되게 배치되어 가상의 삼각형 구조로 배열된다.
각 서브 화소는 산화물 반도체층을 가지는 박막트랜지스터 및 다결정 반도체층을 가지는 박막트랜지스터 중 적어도 어느 하나를 포함한다. 이러한 산화물 반도체층을 가지는 박막트랜지스터 및 다결정 반도체층을 가지는 박막트랜지스터는 비정질 반도체층을 가지는 박막트랜지스터보다 전자 이동도가 높아 고해상도 및 저전력 구현이 가능해진다.
비액티브 영역(NA)에는 데이터 구동부(204) 및 스캔 구동부(202) 중 적어도 어느 하나가 배치될 수도 있다.
스캔 구동부(202)는 표시 패널(200)의 스캔 라인을 구동한다. 이 스캔 구동부(202)는 산화물 반도체층을 가지는 박막트랜지스터 및 다결정 반도체층을 가지는 박막트랜지스터 중 적어도 어느 하나를 이용하여 구성된다. 이 때, 스캔 구동부(202)의 박막트랜지스터는 액티브 영역(AA)의 각 서브 화소에 배치된 적어도 하나의 박막트랜지스터와 동일 공정으로 동시에 형성된다.
데이터 구동부(204)는 표시 패널(200)의 데이터 라인을 구동한다. 이 데이터 구동부(204)는 칩 형태로 기판(101) 상에 실장되거나, 신호 전송 필름(206) 상에 칩 형태로 실장되어 표시 패널(200)의 비액티브 영역(NA)에 부착된다. 이 신호 전송 필름(206)과 전기적으로 접속되기 위해 비액티브 영역(NA)에는 도 4a 및 도 4b에 도시된 바와 같이 다수의 신호 패드(PAD)가 배치된다. 이 신호 패드(PAD)를 통해 데이터 구동부(204), 스캔 구동부(202), 전원부(도시하지 않음) 및 타이밍 제어부(도시하지 않음)에서 생성된 구동 신호가 액티브 영역(AA)에 배치되는 신호 라인에 공급된다.
이러한 비액티브 영역(NA)은 표시 패널(200)을 구부리거나 접을 수 있는 벤딩 영역(BA)을 포함한다. 벤딩 영역(BA)은 신호 패드(PAD), 스캔 구동부(202) 및 데이터 구동부(204)와 같이 표시 기능을 하지 않는 영역을 액티브 영역(AA)의 배면으로 위치시키기 위해 벤딩되는 영역에 해당한다. 이 벤딩 영역(BA)은 도 1에 도시된 바와 같이 액티브 영역(AA)과 데이터 구동부(204) 사이에 해당하는 비액티브 영역(NA)의 상측 내에 배치된다. 이외에도 벤딩 영역(BA)은 비액티브 영역(NA)의 상하좌우측 중 적어도 한측 내에 배치될 수도 있다. 이에 따라, 표시 장치의 전체 화면에서 액티브 영역(AA)이 차지하는 면적이 최대화되고 비액티브 영역(NA)에 해당하는 면적이 최소화된다.
이러한 벤딩 영역(BA)에 배치되는 신호 링크(LK)는 신호 패드(PAD)와 액티브 영역(AA)에 배치되는 신호 라인을 접속시킨다. 이러한 신호 링크(LK)는 벤딩 방향(BD)을 따라 직선 형태로 형성되는 경우, 가장 큰 벤딩 스트레스를 받아 신호 링크(LK)에는 크랙 또는 단선이 발생될 수 있다. 따라서, 본 발명의 신호 링크(LK)는 벤딩 방향(BD)에 교차하는 방향으로 면적을 넓혀 벤딩 스트레스를 최소화하도록 한다. 이를 위해, 신호 링크(LK)는 도 4a에 도시된 바와 같이 지그재그 형태 또는 정현파 형태로 형성되거나, 도 4b에 도시된 바와 같이 중앙 영역이 빈 다수개의 마름모 형상이 일렬로 서로 연결된 형태로 형성된다.
또한, 벤딩 영역(BA)에는 도 2에 도시된 바와 같이 벤딩 영역(BA)이 쉽게 벤딩되도록 적어도 하나의 개구부(212)가 배치된다. 이 개구부(212)는 벤딩 영역(BA)에 배치되는 다수의 무기 절연층(210)을 제거하여 형성됨으로써 신호 링크(LK)는 기판(101) 상에 형성된다. 구체적으로, 기판(101)이 벤딩되면, 벤딩 영역(BA)에 배치되는 무기 절연층(210)에는 지속적인 벤딩 스트레스가 가해지게 된다. 이 무기 절연층(210)은 유기 절연 재질에 비해 탄성력이 낮으므로, 무기 절연층(210)에는 크랙이 발생되기 쉽다. 무기 절연층(210)에 발생된 크랙은 무기 절연층(210)을 따라 액티브 영역(AA)으로 전파되어 라인 결함 및 소자 구동 불량이 발생된다. 따라서, 벤딩 영역(BA)에는 무기 절연층(210)을 제거하고, 무기 절연층(210)보다 탄성력이 높은 유기 절연 재질로 이루어진 적어도 한 층의 평탄화층(208)이 배치된다. 이 평탄화층(208)은 기판(101)이 벤딩되면서 발생되는 벤딩 스트레스를 완화시키므로 크랙이 발생되는 것을 방지할 수 있다. 이러한 벤딩 영역(BA)의 개구부(212)는 액티브 영역(AA)에 배치되는 다수의 컨택홀 중 적어도 어느 하나의 컨택홀과 동일한 마스크 공정을 통해 형성되므로 구조 및 공정을 단순화할 수 있다.
이와 같이 구조 및 공정을 단순화할 수 있는 표시 장치는 액정 표시 장치 또는 유기 발광 표시 장치 등 박막트랜지스터가 필요한 표시 장치에 적용될 수 있다. 이하에서는, 구조 및 공정을 단순화할 수 있는 표시 장치를 유기 발광 표시 장치에 적용한 본 발명의 실시 예를 설명하기로 한다.
유기 발광 표시 장치의 각 서브 화소들(SP) 각각은 도 5a 및 도 5b에 도시된 바와 같이 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(130)를 구비한다.
화소 구동 회로는 도 5a에 도시된 바와 같이 2개의 박막트랜지스터(ST,DT)와, 1개의 스토리지 커패시터(Cst)를 가지는 2T1C구조로 이루어지나, 도 5b및 도 6에 도시된 바와 같이 4개의 박막트랜지스터(ST1,ST2,ST3,DT)와, 1개의 스토리지 커패시터(Cst)를 가지는 4T1C 구조로 이루어진다. 여기서, 화소 구동 회로는 도 5a 및 도 5b의 구조에 한정되지 않고 다양한 구성의 화소 구동 회로가 이용될 수 있다.
도 5a에 도시된 화소 구동 회로의 스토리지 커패시터(Cst)는 게이트 노드(Ng)와 소스 노드(Ns) 사이에 접속되어 발광 기간 동안 게이트 노드(Ng)와 소스 노드(Ns) 간 전압을 일정하게 유지시킨다. 구동 트랜지스터(DT)는 게이트 노드(Ng)에 접속된 게이트 전극과, 드레인 노드(Nd)에 접속된 드레인 전극과, 발광 소자(130)에 접속된 소스 전극을 구비한다. 이 구동 트랜지스터(DT)는 게이트 노드(Ng)와 소스 노드(Ns) 간 전압에 따라 구동 전류의 크기를 제어한다. 스위칭 트랜지스터(ST)는 스캔 라인(SL)에 접속된 게이트 전극과, 데이터 라인(DL)에 접속된 드레인 전극과, 게이트 노드(Ng)에 접속된 소스 전극을 구비한다. 이 스위칭 트랜지스터(ST)는 스캔 라인(SL)으로부터의 스캔 제어 신호(SC)에 응답하여 턴온되어 데이터 라인(DL)으로부터의 데이터 전압(Vdata)을 게이트 노드(Ng)에 공급한다. 발광 소자(130)는 구동 트랜지스터(DT)의 소스 전극에 연결된 소스 노드(Ns)와 저전위 공급 라인(162) 사이에 접속되어 구동 전류에 따라 발광한다.
도 5b에 도시된 화소 구동 회로는 도 5a에 도시된 화소 구동 회로와 대비하여, 데이터 라인(DL)과 접속된 제1 스위칭 트랜지스터(ST1)의 소스 전극이 소스 노드(Ns)에 연결되고, 제2 및 제3 스위칭 트랜지스터(ST2,ST3)를 더 구비하는 것을 제외하고는 실질적으로 동일한 구성을 구비한다. 따라서, 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 5b 및 도 6에 도시된 제1 스위칭 트랜지스터(ST1)은 제1 스캔 라인(SL1)에 접속된 게이트 전극(152)과, 데이터 라인(DL)에 접속된 드레인 전극(158)과, 소스 노드(Ns)에 접속된 소스 전극(156)과, 소스 및 드레인 전극(156,158) 사이에 채널을 형성하는 반도체층(154)을 구비한다. 이 제1 스위칭 트랜지스터(ST1)는 제1 스캔 라인(SL1)으로부터의 스캔 제어 신호(SC1)에 응답하여 턴온되어 데이터 라인(DL)으로부터의 데이터 전압(Vdata)을 소스 노드(Ns)에 공급한다.
제2 스위칭 트랜지스터(ST2)는 제2 스캔 라인(SL2)에 접속된 게이트 전극(GE)과, 레퍼런스 라인(RL)에 접속된 드레인 전극(DE)과, 게이트 노드(Ng)에 접속된 소스 전극(SE)과, 소스 및 드레인 전극(SE,DE) 사이에 채널을 형성하는 반도체층(ACT)을 구비한다. 이 제2 스위칭 트랜지스터(ST2)는 제2 스캔 라인(SL2)으로부터의 스캔 제어 신호(SC2)에 응답하여 턴온되어 레퍼런스 라인(RL)으로부터의 레퍼런스 전압(Vref)을 게이트 노드(Ng)에 공급한다.
제3 스위칭 트랜지스터(ST3)은 발광 제어 라인(EL)에 접속된 게이트 전극(GE)과, 고전위 공급 라인(172)에 접속된 드레인 전극(DE)과, 드레인 노드(Nd)에 접속된 소스 전극(SE), 소스 및 드레인 전극(SE,DE) 사이에 채널을 형성하는 반도체층(ACT)을 구비한다. 이 제3 스위칭 트랜지스터(ST3)는 발광 제어 라인(EL)으로부터의 발광 제어 신호(EN)에 응답하여 턴온되어, 고전위 공급 라인(172)으로부터의 고전위 전압(VDD)을 드레인 노드(Nd)에 공급한다.
이와 같은 화소 구동 회로에 포함되는 고전위 공급 라인(172) 및 저전위 공급 라인(162) 각각은 적어도 2개의 서브 화소들이 공유하도록 메쉬 형태로 형성된다. 이를 위해, 고전위 공급 라인(172)은 서로 교차하는 제1 및 제2 고전위 공급 라인(172a,172b)을 구비하며, 저전위 공급 라인(162)은 서로 교차하는 제1 및 제2 저전위 공급 라인(162a,162b)을 구비한다.
제2 고전위 공급 라인(172b) 및 제2 저전위 공급 라인(162b) 각각은 데이터 라인(DL)과 나란하게 배치되며 적어도 2개의 서브 화소 당 하나씩 형성된다. 이 제2 고전위 공급 라인(172b) 및 제2 저전위 공급 라인(162b)은 도 5a 및 도 5b에 도시된 바와 같이 좌우로 나란하게 배치되거나, 도 6에 도시된 바와 같이 서로 중첩되도록 상하로 나란하게 배치된다.
제1 고전위 공급 라인(172a)은 제2 고전위 공급 라인(172b)과 전기적으로 접속되며 스캔 라인(SL)과 나란하게 배치된다. 이 제1 고전위 공급 라인(172a)은 제2 고전위 공급 라인들(172b) 사이에서 제2 고전위 공급 라인(172b) 과 교차하도록 제2 고전위 공급 라인(172b) 에서 분기되어 형성된다. 이에 따라, 제1 고전위 공급 라인(172a)은 제2 고전위 공급 라인(172b)의 저항을 보상함으로써 고전위 공급 라인(172)의 전압 강하(IR drop)를 최소화할 수 있다.
제1 저전위 공급 라인(162a)은 제2 저전위 공급 라인(162b) 과 전기적으로 접속되며 스캔 라인(SL)과 나란하게 배치된다. 이 제1 저전위 공급 라인(162a)은 제2 저전위 공급 라인들(162b) 사이에서 제2 저전위 공급 라인(162b) 과 교차하도록 제2 저전위 공급 라인(162b) 에서 분기되어 형성된다. 이에 따라, 제1 저전위 공급 라인(162a)은 제2 저전위 공급 라인(162b)의 저항을 보상함으로써 저전위 공급 라인(162)의 전압 강하(IR drop)를 최소화할 수 있다.
이와 같이 고전위 공급 라인(172) 및 저전위 공급 라인(162)은 메쉬 형태로 형성되므로 수직 방향으로 배치되는 제2 고전위 공급 라인(172b) 및 제2 저전위 공급 라인(162b)의 개수를 저감할 수 있으며, 개수가 저감 된 만큼 더 많은 서브 화소를 배치할 수 있으므로 개구율 및 해상도가 높아진다.
이와 같은 화소 구동 회로에 포함된 다수의 트랜지스터 중 어느 하나의 트랜지스터는 다결정 반도체층을 포함하고, 나머지 트랜지스터는 산화물 반도체층을 포함한다.
예를 들어, 도 5a에 도시된 화소 구동 회로의 스위칭 트랜지스터(ST)는 도 7에 도시된 바와 같이 다결정 반도체층(154)을 가지는 제1 박막트랜지스터(150)로 형성되고, 구동트랜지스터(DT)는 산화물 반도체층(104)을 가지는 제2 박막트랜지스터(100)로 형성된다. 그리고, 도 5b 및 도 6에 도시된 화소 구동 회로의 제 1 및 제3 스위칭 트랜지스터(ST1,ST3)는 다결정 반도체층(154)을 가지는 1 박막트랜지스터(150)로 형성되고, 제2 스위칭 트랜지스터(ST2) 및 구동트랜지스터(DT)는 산화물 반도체층(104)을 가지는 제2 박막트랜지스터(100)로 형성된다. 이와 같이, 본 발명에서는 산화물 반도체층(104)을 가지는 제2 박막트랜지스터(100)를 각 서브화소의 구동 트랜지스터(DT)에 적용하고, 다결정 반도체층(154)을 가지는 제1 박막트랜지스터(150)를 각 서브 화소의 스위칭 소자(ST)로 적용함으로써 소비전력을 감소시킬 수 있다.
도 6 및 도 7에 도시된 제1 박막트랜지스터(150)는 다결정 반도체층(154)과, 제1 게이트 전극(152)과, 제1 소스 전극(156)과, 제1 드레인 전극(158)을 구비한다.
다결정 반도체층(154)은 하부 버퍼층(112) 상에 형성된다. 이러한 다결정 반도체층(154)은 채널 영역, 소스 영역 및 드레인 영역를 구비한다. 채널 영역은 하부 게이트 절연막(114)을 사이에 두고 제1 게이트 전극(152)과 중첩되어 제1 소스 및 제1 드레인 전극(156,158) 사이의 채널영역을 형성한다. 소스 영역은 제1 소스 전극(156)과 제1 소스 컨택홀(160S)을 통해 전기적으로 접속된다. 드레인 영역은 제1 드레인 전극(158)과 제1 드레인 컨택홀(160D)을 통해 전기적으로 접속된다. 다결정 반도체층(154)은 비정질 반도체층 및 산화물 반도체층(104)보다 이동도가 높아, 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 각 서브 화소의 스위칭 트랜지스터(ST), 스캔 라인(SL)을 구동하는 스캔 구동부(202)에 적용하기에 적합하다. 이러한 다결정 반도체층(154)과 기판(101) 사이에는 멀티 버퍼층(140)과, 하부 버퍼층(112)이 배치된다. 멀티 버퍼층(140)은 기판(101)에 침투한 수분 및/또는 산소가 확산되는 것을 지연시킨다. 이 멀티 버퍼층(140)은 질화실리콘(SiNx) 및 산화실리콘(SiOx)이 적어도 1회 교대로 적층되어 이루어진다. 하부 버퍼층(112)은 다결정 반도체층(154)을 보호하며, 기판(101)으로부터 유입되는 다양한 종류의 결함을 차단하는 기능을 수행한다. 이 하부 버퍼층(112)는 a-Si, 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등으로 형성될 수 있다.
제1 게이트 전극(152)은 하부 게이트 절연막(114) 상에 형성된다. 이 제1 게이트 전극(152)은 하부 게이트 절연막(114)을 사이에 두고 다결정 반도체층(154)의 채널 영역과 중첩된다. 제1 게이트 전극(152)은 스토리지 하부 전극(182)과 동일 재질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
다결정 반도체층(154) 상에 위치하는 제1 및 제2 하부 층간 절연막(116,118)은 상부 층간 절연막(124)에 비해 수소 입자 함유량이 높은 무기막으로 형성된다. 예를 들어, 제1 및 제2 하부 층간 절연막(116,118)은 NH3가스를 이용한 증착 공정으로 형성되는 질화 실리콘(SiNx)으로 이루어지고, 상부 층간 절연막(124)은 산화 실리콘(SiOx)로 형성된다. 제1 및 제2 하부 층간 절연막(116,118)에 포함된 수소 입자는 수소화 공정시 다결정 반도체층(154)으로 확산되어 다결정 반도체층(154) 내의 공극을 수소로 채워준다. 이에 따라, 다결정 반도체층(154)은 안정화를 이룰 수 있어 제1 박막트랜지스터(150)의 특성 저하를 방지할 수 있다.
제1 소스 및 제1 드레인 전극(156,158)은 산화물 반도체층(104) 하부에 배치된다. 이 제1 소스 전극(156)은 하부 게이트 절연막(114)과, 제1 및 제2 하부 층간 절연막(116,118)을 관통하는 제1 소스 컨택홀(160S)을 통해 다결정 반도체층(154)의 소스 영역과 접속된다. 제1 드레인 전극(158)은 제1 소스 전극(156)과 마주하며, 하부 게이트 절연막(114)과, 제1 및 제2 하부 층간 절연막(116,118)을 관통하는 제1 드레인 컨택홀(160D)을 통해 다결정 반도체층(154)의 드레인 영역과 접속된다. 이러한 제1 소스 및 제1 드레인 전극(156,158)은 스토리지 공급 라인(186)과 동일 평면 상에 동일 재질로 형성되므로, 제1 소스 및 제1 드레인 전극(156,158)은 스토리지 공급 라인(186)과 동일 마스크 공정으로 동시에 형성 가능하다.
이러한 제1 박막트랜지스터(150)의 다결정 반도체층(154)의 활성화 및 수소화 공정 이후에 제2 박막트랜지스터(100)의 산화물 반도체층(104)이 형성된다. 즉, 산화물 반도체층(104)은 다결정 반도체층(154) 상부에 위치한다. 이에 따라, 산화물 반도체층(104)은 다결정 반도체층(154)의 활성화 및 수소화 공정의 고온 분위기에 노출되지 않으므로 산화물 반도체층(104)의 손상을 방지할 수 있어 신뢰성이 향상된다.
제2 박막트랜지스터(100)는 제1 박막트랜지스터(150)와 이격되도록 기판(101) 상에 배치된다. 이러한 제2 박막트랜지스터(100)는 제2 게이트 전극(102)과, 산화물 반도체층(104)과, 제2 소스 전극(106)과, 제2 드레인 전극(108)을 구비한다.
제2 게이트 전극(102)은 상부 게이트 절연 패턴(146)을 사이에 두고 산화물 반도체층(104)과 중첩된다. 이러한 제2 게이트 전극(102)은 제1 저전위 공급 라인(162a)과 동일 평면인 상부 게이트 절연 패턴(146) 상에서 제1 저전위 공급 라인(162a)과 동일 재질로 형성된다. 이에 따라, 제2 게이트 전극(102) 및 제1 저전위 공급 라인(162a)은 동일 마스크 공정으로 형성 가능하므로 마스크 공정을 저감할 수 있다.
산화물 반도체층(104)은 상부 버퍼층(122) 상에 제2 게이트 전극(102)과 중첩되게 형성되어 제2 소스 및 제2 드레인 전극(106,108) 사이에 채널을 형성한다. 이 산화물 반도체층(104)은 Zn, Cd, Ga, In, Sn, Hf, Zr 중 선택된 적어도 하나 이상의 금속을 포함하는 산화물로 형성된다. 이러한 산화물 반도체층(104)을 포함하는 제2 박막 트랜지스터(100)는 다결정 반도체층(154)을 포함하는 제1 박막 트랜지스터(150)보다 높은 전하 이동도 및 낮은 누설 전류 특성의 장점을 가지므로 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 및 구동 박막트랜지스터(ST,DT)에 적용하는 것이 바람직하다.
이러한 산화물 반도체층(104)의 상부 및 하부와 인접한 상부 층간 절연막(124) 및 상부 버퍼층(122)은 하부 층간 절연막(116,118)에 비해 수소 입자 함유량이 낮은 무기막으로 형성된다. 예를 들어, 상부 층간 절연막(124) 및 상부 버퍼층(122)은 산화 실리콘(SiOx)로 형성되고 하부 층간 절연막(116,118)은 질화실리콘(SiNx)로 형성된다. 이에 따라, 산화물 반도체층(104)의 열처리 공정시 하부 층간 절연막(116,118) 내의 수소 및 다결정 반도체층(154)의 수소들이 산화물 반도체층(104)으로 확산되는 것을 방지할 수 있다.
제2 소스 및 제2 드레인 전극(106,108)은 산화물 반도체층(104) 하부에 배치된다. 이 제2 소스 및 제2 드레인 전극(106,108)은 제2 하부 층간 절연막(118) 상에 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
제2 소스 전극(106)은 상부 버퍼층(122)을 관통하는 제2 소스 컨택홀(110S)을 통해 노출되어 산화물 반도체층(104)의 소스 영역과 접속되며, 제2 드레인 전극(108)은 상부 버퍼층(122)을 관통하는 제2 드레인 컨택홀(110D)을 통해 노출되어 산화물 반도체층(104)의 드레인 영역과 접속된다. 그리고, 제2 소스 및 제2 드레인 전극(106,108)은 산화물 반도체층(104)의 채널영역을 사이에 두고 서로 마주보도록 형성된다.
스토리지 커패시터(Cst,180)는 도 7에 도시된 바와 같이 제1 하부 층간 절연막(116)을 사이에 두고 스토리지 하부 전극(182)과 스토리지 상부 전극(184)이 중첩됨으로써 형성된다.
스토리지 하부 전극(182)은 구동 트랜지스터(DT)의 제2 게이트 전극(102) 및 구동 트랜지스터(DT)의 제2 소스 전극(106) 중 어느 하나에 접속된다. 이러한 스토리지 하부 전극(184)은 산화물 반도체층(104)과 유사한 선폭으로 산화물 반도체층(104)과 중첩되도록 하부 게이트 절연막(114) 상에 형성됨으로써 산화물 반도체층(104)으로 외부광이 입사되는 것을 차단한다. 이 스토리지 하부 전극(182)은 하부 게이트 절연막(114) 상에 위치하며, 제1 게이트 전극(152)과 동일층에 동일 재질로 형성된다.
스토리지 상부 전극(184)은 스토리지 공급 라인(186)을 통해 구동 트랜지스터(DT)의 제2 게이트 전극(102) 및 구동 트랜지스터(DT)의 제2 소스 전극(106) 중 나머지 하나에 접속된다. 이 스토리지 상부 전극(184)은 산화물 반도체층(104)과 유사한 선폭으로 산화물 반도체층(104)과 중첩되도록 제1 하부 층간 절연막(116) 상에 형성됨으로써 산화물 반도체층(104)으로 외부광이 입사되는 것을 차단한다. 이 스토리지 상부 전극(184)은 제1 고전위 공급 라인(172a)과 동일층에 동일 재질로 형성된다. 이러한 스토리지 상부 전극(184)은 제2 하부 층간 절연막(118)을 관통하는 스토리지 컨택홀(188)을 통해 노출되어 스토리지 공급 라인(186)과 접속된다.
이러한 스토리지 하부 전극(182) 및 스토리지 상부 전극(184) 사이에 배치되는 제1 하부 층간 절연막(116)은 SiOx 또는 SiNx와 같은 무기 절연 물질로 형성된다. 제1 하부 층간 절연막(116)은 SiOx보다 유전율이 높은 SiNx로 형성되는 것이 바람직하다. 이에 따라, 스토리지 하부 전극(182) 및 스토리지 상부 전극(184)은 유전율이 높은 SiNx로 형성되는 제1 하부 층간 절연막(116)을 사이에 두고 중첩됨으로써 유전율에 비례하는 스토리지 커패시터(Cst)의 용량값은 증가하게 된다.
발광 소자(130)는 제2 소스 전극(106)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 적어도 하나의 발광 스택(134)과, 발광 스택(134) 위에 형성된 캐소드 전극(136)을 구비한다.
애노드 전극(132)은 제2 평탄화층(128)을 관통하는 제2 화소 컨택홀(144)을 통해 노출된 화소 연결 전극(142)과 접속된다. 여기서, 화소 연결 전극(142)은 제1 평탄화층(126)을 관통하는 제1 화소 컨택홀(120)을 통해 노출된 제2 소스 전극(106)과 접속된다.
애노드 전극(132)은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성된다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성된다. 이러한 애노드 전극(132)은 뱅크(138)에 의해 마련된 발광 영역뿐만 아니라 제1 및 제2 트랜지스터(150,100)와 스토리지 커패시터(180,Cst)가 배치된 회로 영역과 중첩되도록 제2 평탄화층(128) 상에 배치됨으로써 발광 면적이 증가된다.
발광 스택(134)은 애노드 전극(132) 상에 정공 관련층, 유기 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 이외에도 발광 스택(134)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 스택들을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 스택 중 어느 하나의 유기 발광층은 청색광을 생성하고, 제1 및 제2 발광 스택 중 나머지 하나의 유기 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 스택을 통해 백색광이 생성된다. 이 발광스택(134)에서 생성된 백색광은 발광 스택(134) 상부에 위치하는 컬러 필터(도시하지 않음)에 입사되므로 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 스택(134)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 즉, 적색(R) 서브 화소의 발광 스택(134)은 적색광을, 녹색(G) 서브 화소의 발광 스택(134)은 녹색광을, 청색(B) 서브 화소의 발광 스택(134)은 청색광을 생성할 수도 있다.
뱅크(138)는 각 서브 화소의 애노드 전극(132)을 노출시키도록 형성된다. 이러한 뱅크(138)는 인접한 서브 화소 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크(138)는 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광재질을 포함한다.
캐소드 전극(136)은 발광 스택(134)을 사이에 두고 애노드 전극(132)과 대향하도록 발광 스택(134)의 상부면 및 측면 상에 형성된다. 이 캐소드 전극(136)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.
이러한 캐소드 전극(136)은 저전위 공급 라인(162)과 전기적으로 접속된다. 저전위 공급 라인(162)은 도 5b 및 도 6에 도시된 바와 같이 서로 교차하는 제1 및 제2 저전위 공급 라인(162a,162b)을 구비한다. 제1 저전위 공급 라인(162a)은 도 7에 도시된 바와 같이 제2 게이트 전극(102)과 동일층인 상부 게이트 절연 패턴(146) 상에, 제2 게이트 전극(102)과 동일 재질로 형성된다. 제2 저전위 공급 라인(162b)은 화소 연결 전극(142)과 동일층인 제1 평탄화층(126) 상에, 화소 연결 전극(142)과 동일 재질로 형성된다. 이 제2 저전위 공급 라인(162b)은 상부 층간 절연막(124) 및 제1 평탄화층(126)을 관통하도록 형성된 제1 라인 컨택홀(164)을 통해 노출된 제1 저전위 공급 라인(162a)과 전기적으로 접속된다.
이러한 저전위 공급 라인(162)을 통해 공급되는 저전위 전압(VSS)보다 높은 고전위 전압(VDD)을 공급하는 고전위 공급 라인(172)은 도 5b 및 도 6에 도시된 바와 같이 서로 교차하는 제1 및 제2 고전위 공급 라인(172a,172b)을 구비한다. 제1 고전위 공급 라인(172a)은 도 7에 도시된 바와 같이 스토리지 상부 전극(184)과 동일층인 제1 하부 층간 절연막(116) 상에, 스토리지 상부 전극(184)과 동일 재질로 형성된다. 제2 고전위 공급 라인(172b)은 제2 소스 및 제2 드레인 전극(106,108)과 동일층인 제2 하부 층간 절연막(118) 상에, 제2 소스 및 제2 드레인 전극(106,108)과 동일 재질로 형성된다. 이 제2 고전위 공급 라인(172b)은 제2 하부 층간 절연막(118)을 관통하도록 형성된 제2 라인 컨택홀(174)을 통해 노출된 제1 고전위 공급 라인(172a)과 전기적으로 접속된다.
이 때, 제2 저전위 공급 라인(162b)과 제2 고전위 공급 라인(172b)은 상부 버퍼층(122), 상부 층간 절연막(124) 및 제1 평탄화층(126)을 사이에 두고 상하로 중첩된다. 이 경우, 유기 절연 재질로 이루어진 제1 평탄화층(126)의 코팅 공정시 제1 평탄화층(126) 내에 미세 버블(micro bubble)이 형성되더라도 제2 저전위 공급 라인(162b)과 제2 고전위 공급 라인(172b) 사이에 배치되는 무기 절연 재질의 상부 버퍼층(122) 및 상부 층간 절연막(124)에 의해 제2 저전위 공급 라인(162b)과 제2 고전위 공급 라인(172b)은 절연된다. 따라서, 상부 버퍼층(122) 및 상부 층간 절연막(124)에 의해 제2 저전위 공급 라인(162b)과 제2 고전위 공급 라인(172b)이 쇼트되는 것을 방지할 수 있다.
이와 같은 저전위 공급 라인(162), 고전위 공급 라인(172), 데이터 라인(DL), 스캔 라인(SL), 레퍼런스 라인(RL) 및 발광 제어 라인(EL) 중 적어도 어느 하나와 접속된 신호 링크(176)는 제1 및 제2 개구부(192,194)가 배치되는 벤딩 영역(BA)을 가로지르도록 형성된다. 제1 개구부(192)는 멀티 버퍼층(140), 하부 버퍼층(112), 하부 게이트 절연막(114), 제1 및 제2 하부 층간 절연막(116,118) 각각의 측면을 노출시키도록 형성된다. 이 제1 개구부(192)는 제1 소스 컨택홀(160S) 및 제1 드레인 컨택홀(160D)과 동일한 마스크 공정을 통해 형성된다. 따라서, 제1 개구부(192)는 제1 소스 컨택홀(160S) 및 제1 드레인 컨택홀(160D) 중 적어도 어느 하나보다 더 깊은 깊이(d1)를 가지도록 형성되거나, 동일한 깊이(d1)를 가지도록 형성된다. 제2 개구부(194)는 상부 층간 절연막(124)의 측면을 노출시킴으로써 제1 깊이(d1)보다 낮은 제2 깊이(d2)를 가진다. 이 제2 개구부(194)는 상부 층간 절연막(124)을 관통하는 제1 화소 컨택홀(120)과 동일한 마스크 공정으로 형성된다. 따라서, 제2 개구부(194)는 상부 층간 절연막(124)을 관통하는 제1 화소 컨택홀(120)과 동일한 깊이(d2)를 가진다.
이러한 신호 링크(176)는 도 7에 도시된 바와 같이 화소 연결 전극(142)와 동일 마스크 공정으로 화소 연결 전극(142)과 함께 형성될 수 있다. 이 경우, 신호 링크(176)는 화소 연결 전극(142)과 동일 재질로 동일 평면, 즉 제1 평탄화층(126) 및 기판(101) 상에 형성된다. 이러한 제1 평탄화층(126) 및 기판(101) 상에 형성된 신호 링크(176)를 덮도록 신호 링크(176) 상에 제2 평탄화층(128)이 배치되거나, 제2 평탄화층(128)없이 봉지 필름, 또는 무기 및 유기 봉지층의 조합으로 이루어진 봉지 스택의 무기 봉지층이 배치된다. 이외에도 신호 링크(176)는 도 8a 및 도 8b에 도시된 바와 같이 소스 및 드레인 전극(106,156,108,158)과 동일 마스크 공정으로 소스 및 드레인 전극(106,156,108,158)과 함께 형성될 수 있다. 이 경우, 신호 링크(176)는 소스 및 드레인 전극(106,156,108,158)과 동일 재질로 동일 평면, 즉 제2 하부 층간 절연막(118) 상에 형성됨과 아울러 기판(101)과 접촉하도록 기판(101) 상에 형성된다. 제2 하부 층간 절연막(118) 및 기판(101) 상에 형성된 신호 링크(176)를 덮도록, 신호 링크(176) 상에는 제1 및 제2 평탄화층(126,128) 중 적어도 하나가 배치되거나, 제1 및 제2 평탄화층(126,128)없이 봉지 필름 또는 무기 및 유기 봉지층의 조합으로 이루어진 봉지 스택의 무기 봉지층이 배치된다. 이러한 신호 링크(176)는 제1 개구부(192)에 의해 노출된 멀티 버퍼층(140), 하부 버퍼층(112), 하부 게이트 절연막(114), 제1 및 제2 하부 층간 절연막(116,118)의 측면과, 제2 개구부(194)에 의해 노출된 상부 층간 절연막(124)의 측면과 제2 하부 층간 절연막(118)의 상부면 상에 형성되므로 계단 형상으로 형성된다. 한편, 벤딩 영역(BA)에는 제1 및 제2 평탄화층(126,128)을 관통하는 적어도 하나의 수분 차단홀(도시하지 않음)이 배치될 수도 있다. 이 수분 차단홀은 신호 링크들(176) 사이, 및 신호 링크들(176) 상부 중 적어도 어느 하나에 형성된다. 이 수분 차단홀은 외부로부터의 수분이 신호 링크(176) 상에 배치되는 제1 및 제2 평탄화층(126,128) 중 적어도 어느 하나를 통해 액티브 영역(AA) 내부로 침투하는 것을 방지한다.
또한, 신호 링크(176)는 벤딩 영역(BA)에서 제1 개구부(192)에 의해 노출된 기판(101) 상에 배치되며, 신호 링크(176) 상에는 제1 및 제2 평탄화층(126,128) 중 적어도 어느 하나가 배치된다. 이에 따라, 벤딩 영역(BA)에는 제1 및 제2 개구부(192,194)에 의해 멀티 버퍼층(140), 하부 버퍼층(112), 하부 게이트 절연막(114), 제1 및 제2 하부 층간 절연막(116,118), 및 상부 층간 절연막(124)이 제거된다. 즉, 벤딩 영역(BA)에는 크랙을 유발하는 다수의 무기 절연층(140,112,114,116,118,122,124)이 제거됨으로써 크랙 발생없이 기판(101)을 쉽게 벤딩할 수 있다. 이외에도 신호 링크(176)는 도 8에 도시된 바와 같이 멀티 버퍼층(140) 상에 배치될 수도 있다. 이 때, 신호 링크들(176) 사이에 배치되는 멀티 버퍼층(140)은 크랙 발생없이 벤딩이 용이해지도록 제거됨으로써 신호 링크들(176) 사이에는 기판(101)을 노출시키는 트렌치(196)가 형성된다. 한편, 검사 공정시 이용되는 검사 라인(도시하지 않음)은 벤딩 영역(BA)에서 도 7 내지 도 8b에 도시된 신호 링크(176) 중 어느 하나와 동일 구조로 형성된다.
또한, 벤딩 영역에 배치되는 제1 개구부(192)는 상부 버퍼층(122) 하부에 배치되는 무기 절연층, 즉 멀티 버퍼층(140), 하부 버퍼층(112), 하부 게이트 절연막(114), 제1 및 제2 하부 층간 절연막(116,118)을 제거함으로써 형성된다. 이에 따라, 제1 평탄화층(126) 하부에 배치되는 무기 절연층을 제거하여 제1 개구부를 형성하는 비교예에 비해 본 발명의 제1 개구부(192)의 깊이는 상대적으로 작으므로, 제1 개구부(192)에 의해 노출된 무기 절연층(140,112,114,116,118)의 측면들은 완만한 경사각을 가진다. 이에 따라, 제1 개구부(192)에 노출된 무기 절연층(140,112,114,116,118)의 측면에 형성되는 신호 링크(176)뿐만 아니라 비액티브(NA) 영역에 배치되는 검사 라인(도시하지 않음)의 스텝 커버리지(Step Coverage)가 향상된다. 따라서, 벤딩 영역(BA)의 무기 절연층(140,112,114,116,118)의 측면에 형성되는 신호 링크(176) 및 검사 라인 형성시 신호 링크(176) 및 검사 라인의 잔막이나 오픈 불량을 방지할 수 있다.
도 9a 내지 도 9m은 도 7에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9a를 참조하면, 기판(101) 상에 멀티 버퍼층(140), 하부 버퍼층(112) 및 다결정 반도체층(154)이 순차적으로 형성된다.
구체적으로, 기판(101) 상에 SiOx 및 SiNx이 적어도 1회 교번적으로 적층됨으로써 멀티 버퍼층(140)이 형성된다. 그런 다음, 멀티 버퍼층(140) 상에 SiOx 또는 SiNx이 전면 증착됨으로써 하부 버퍼층(112)이 형성된다. 그런 다음, 하부 버퍼층(112)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 비정질 실리콘 박막이 형성된다. 그런 다음, 비정질 실리콘 박막을 결정화함으로써 다결정 실리콘 박막으로 형성된다. 그리고, 다결정 실리콘 박막을 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 다결정 반도체층(154)이 형성된다.
도 9b를 참조하면, 다결정 반도체층(154)이 형성된 기판(101) 상에 하부 게이트 절연막(114)이 형성되고, 그 게이트 절연막(114) 상에 제1 게이트 전극(152) 및 스토리지 하부 전극(182)이 형성된다.
구체적으로, 다결정 반도체층(154)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 하부 게이트 절연막(114)이 형성된다. 그런 다음, 하부 게이트 절연막(114) 상에 제1 도전층이 전면 증착된 후 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 제1 도전층이 패터닝됨으로써 제1 게이트 전극(152)과 스토리지 하부 전극(182)이 형성된다. 그런 다음, 제1 게이트 전극(152)을 마스크로 이용한 도핑 공정을 통해 다결정 반도체층(154)에 불순물이 도핑됨으로써 제1 게이트 전극(152)과 비중첩되는 소스 및 드레인 영역과, 제1 게이트 전극(152)과 중첩되는 채널 영역이 형성된다.
도 9c를 참조하면, 제1 게이트 전극(152) 및 스토리지 하부 전극(182)이 형성된 기판(101) 상에 적어도 1층의 제1 하부 층간 절연막(116)이 형성되고, 그 제1 하부 층간 절연막(116) 상에 스토리지 상부 전극(184), 및 제1 고전위 공급 라인(172a)이 형성된다.
구체적으로, 제1 게이트 전극(152) 및 스토리지 하부 전극(182)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 제1 하부 층간 절연막(116)이 형성된다. 그런 다음, 제1 하부 층간 절연막(116) 상에 제2 도전층이 전면 증착된 후 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 제2 도전층이 패터닝됨으로써 스토리지 상부 전극(184) 및 제1 고전위 공급 라인(172a)이 형성된다.
도 9d를 참조하면, 스토리지 상부 전극(184) 및 제1 고전위 공급 라인(172a)이 형성된 기판(101) 상에 적어도 1층의 제2 하부 층간 절연막(118)이 형성되고, 제1 소스 및 제1 드레인 컨택홀(160S,160D), 스토리지 컨택홀(188), 제2 라인 컨택홀(174) 및 제1 개구부(192)가 형성된다.
구체적으로, 스토리지 상부 전극(184) 및 제1 고전위 공급 라인(172a)이 형성된 기판(101) 상에 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 제2 하부 층간 절연막(118)이 형성된다. 그런 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 멀티 버퍼층(140), 하부 버퍼층(112), 하부 게이트 절연막(114), 제1 하부 층간 절연막(116), 제2 하부 층간 절연막(118)이 선택적으로 패터닝된다. 이에 따라, 제1 소스 및 제1 드레인 컨택홀(160S,160D), 스토리지 컨택홀(188), 제2 라인 컨택홀(174)이 형성됨과 아울러 벤딩 영역(BA)에 제1 개구부(192)가 형성된다. 이 때, 제1 소스 및 제1 드레인 컨택홀(160S,160D)은 하부 게이트 절연막(114), 제1 하부 층간 절연막(116), 제2 하부 층간 절연막(118)을 관통하도록 형성되며, 스토리지 컨택홀(188) 및 제2 라인 컨택홀(174)은 제2 하부 층간 절연막(118)을 관통하도록 형성되며, 제1 개구부(192)는 멀티 버퍼층(140), 하부 버퍼층(112), 하부 게이트 절연막(114), 제1 하부 층간 절연막(116), 제2 하부 층간 절연막(118)을 관통하도록 형성된다.
도 9e를 참조하면, 제1 소스 및 제1 드레인 컨택홀(160S,160D), 스토리지 컨택홀(188), 제2 라인 컨택홀(174) 및 제1 개구부(192)가 형성된 기판(101) 상에 제1 및 제2 소스 전극(156,106), 제1 및 제2 드레인 전극(158,108), 스토리지 공급 라인(186), 제2 고전위 공급 라인(172b)이 형성된다.
구체적으로, 제1 소스 및 제1 드레인 컨택홀(160S,160D), 스토리지 컨택홀(188), 제2 라인 컨택홀(174) 및 제1 개구부(192)가 형성된 기판(101) 상에 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같은 제3 도전층이 전면 증착된다. 그런 다음, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 제3 도전층이 패터닝됨으로써 제1 및 제2 소스 전극(156,106), 제1 및 제2 드레인 전극(158,108), 스토리지 공급 라인(186) 및 제2 고전위 공급 라인(172b)이 형성된다.
도 9f를 참조하면, 제1 및 제2 소스 전극(156,106), 제1 및 제2 드레인 전극(158,108), 스토리지 공급 라인(186) 및 제2 고전위 공급 라인(172b)이 형성된 기판(101) 상에 제2 소스 및 제2 드레인 컨택홀(110S,110D)을 가지는 상부 버퍼층(122)이 형성된다.
구체적으로, 제1 및 제2 소스 전극(156,106), 제1 및 제2 드레인 전극(158,108), 스토리지 공급 라인(186) 및 제2 고전위 공급 라인(172b)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 상부 버퍼층(122)이 형성된다. 그런 다음, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 상부 버퍼층(122)이 패터닝됨으로써 제2 소스 및 제2 드레인 컨택홀(110S,110D)이 형성된다.
도 9g를 참조하면, 상부 버퍼층(122)이 형성된 기판(101) 상에 산화물 반도체층(104)이 형성된다.
구체적으로, 제2 소스 및 제2 드레인 컨택홀(110S,110D)을 가지는 상부 버퍼층(122)이 형성된 기판(101) 상에 산화물 반도체층(104)이 전면 증착된 후 제7 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 산화물 반도체층(104)이 형성된다.
도 9h를 참조하면, 산화물 반도체층(104)이 형성된 기판(101) 상에 상부 게이트 절연 패턴(146), 제2 게이트 전극(102) 및 제1 저전위 공급 라인(162a)이 형성된다.
구체적으로, 산화물 반도체층(104)이 형성된 기판(101) 상에 상부 게이트 절연막이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 제4 도전층이 형성된다. 상부 게이트 절연막으로는 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용된다. 제4 도전층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제8 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 제4 도전층 및 상부 게이트 절연막을 동시에 패터닝함으로써 제2 게이트 전극(102) 및 제1 저전위 공급 라인(162a) 각각과, 그들 각각의 하부에 상부 게이트 절연 패턴(146)이 동일 패턴으로 형성된다. 이 때, 상부 게이트 절연막의 건식 식각시 제2 게이트 전극(102)과 비중첩되는 산화물 반도체층(104)은 플라즈마에 의해 노출되며, 플라즈마에 의해 노출된 산화물 반도체층(104) 내의 산소는 플라즈마 가스와 반응하여 제거된다. 이에 따라, 제2 게이트 전극(102)과 비중첩되는 산화물 반도체층(104)은 도체화되어 소스 및 드레인 영역으로 형성된다.
도 9i를 참조하면, 상부 게이트 절연 패턴(146), 제2 게이트 전극(102) 및 제1 저전위 공급 라인(162a)이 형성된 기판(101) 상에 제2 개구부(194), 제1 화소 컨택홀(120) 및 제1 라인 컨택홀(164)을 가지는 상부 층간 절연막(124)이 형성된다.
구체적으로, 상부 게이트 절연 패턴(146), 제2 게이트 전극(102) 및 제1 저전위 공급 라인(162a)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 상부 층간 절연막(124)이 형성된다. 그런 다음, 제9 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 상부 층간 절연막(124)이 패터닝됨으로써 제1 화소 컨택홀(120), 제1 라인 컨택홀(164) 및 제2 개구부(194)가 형성된다. 이 때, 제1 화소 컨택홀(120)은 상부 층간 절연막(124)을 관통하도록 형성되어 산화물 반도체층(104)의 소스 영역을 노출시키며, 제1 라인 컨택홀(164)은 상부 층간 절연막(124)을 관통하도록 형성되어 제1 저전위 공급 라인(162a)을 노출시키며, 제2 개구부(194)는 베젤 영역(BA)의 상부 층간 절연막(124) 을 제거함으로써 베젤 영역(BA)의 기판(101)을 노출시킨다.
도 9j를 참조하면, 상부 층간 절연막(124)이 형성된 기판(101) 상에 제1 평탄화층(126)이 형성된다.
구체적으로, 상부 층간 절연막(124)이 형성된 기판(101) 상에 아크릴계 수지와 같은 유기 절연 물질이 전면 증착됨으로써 제1 평탄화층(126)이 형성된다. 그런 다음, 제10 마스크를 이용한 포토리소그래피 공정을 통해 제1 평탄화층(126)이 패터닝됨으로써 제1 화소 컨택홀(120) 및 제1 라인 컨택홀(164)이 제1 평탄화층(126)을 관통하도록 형성된다.
도 9k를 참조하면, 제1 평탄화층(126)이 형성된 기판(101) 상에 화소 연결 전극(142), 제2 저전위 공급 라인(162b) 및 신호 링크(176)가 형성된다.
구체적으로, 제1 평탄화층(126)이 형성된 기판(101) 상에 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같은 제5 도전층이 전면 증착된다. 그런 다음, 제11 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 제5 도전층이 패터닝됨으로써 화소 연결 전극(142), 제2 저전위 공급 라인(162b) 및 신호 링크(176)가 형성된다.
도 9l을 참조하면, 화소 연결 전극(142), 제2 저전위 공급 라인(162b) 및 신호 링크(176)가 형성된 기판(101) 상에 제2 화소 컨택홀(144)을 가지는 제2 평탄화층(128)이 형성된다.
구체적으로, 화소 연결 전극(142), 제2 저전위 공급 라인(162b) 및 신호 링크(176)가 형성된 기판(101) 상에 아크릴계 수지와 같은 유기 절연 물질이 전면 증착됨으로써 제2 평탄화층(128)이 형성된다. 그런 다음, 제12 마스크를 이용한 포토리소그래피 공정을 통해 제2 평탄화층(128)이 패터닝됨으로써 제2 화소 컨택홀(144)이 형성된다.
도 9m을 참조하면, 제2 화소 컨택홀(144)을 가지는 제2 평탄화층(128)이 형성된 기판(101) 상에 애노드 전극(132)이 형성된다.
구체적으로, 제2 화소 컨택홀(144)을 가지는 제2 평탄화층(128)이 형성된 기판(101) 상에 제6 도전층이 전면 증착된다. 제6 도전층으로는 투명 도전막 및 불투명 도전막이 이용된다. 그런 다음, 제13 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 제6 도전층이 패터닝됨으로써 애노드 전극(132)이 형성된다.
도 9m을 참조하면, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크(138), 유기 발광 스택(134) 및 캐소드 전극(136)이 순차적으로 형성된다.
구체적으로, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크용 감광막을 전면 도포한 다음, 그 뱅크용 감광막을 제14 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 뱅크(138)가 형성된다. 그런 다음, 새도우마스크를 이용한 증착 공정을 통해 비액티브 영역(NA)을 제외한 액티브 영역(AA)에 발광 스택(134) 및 캐소드 전극(136)이 순차적으로 형성된다.
이와 같이, 본 발명에서는 벤딩 영역(BA)의 제1 개구부(192)와, 제1 소스 및 제1 드레인 컨택홀(160S,160D)이 동일한 하나의 마스크 공정을 통해 형성되고, 벤딩 영역(BA)의 제2 개구부(194)와, 제1 소스 및 드레인 컨택홀(110S,110D)이 동일한 하나의 마스크 공정을 통해 형성되고, 제1 소스 및 제1 드레인 전극(156,158)과, 제2 소스 및 제2 드레인 전극(106,108)이 동일한 하나의 마스크 공정을 통해 형성되므로 종래에 비해 최소 3마스크 공정을 줄일 수 있다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 적어도 3회의 마스크 공정 수를 저감할 수 있어 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
102, 152 : 게이트 전극 104 : 산화물 반도체층
106,156 : 소스 전극 108,110 : 드레인 전극
130 : 발광 소자 154 : 다결정 반도체층
162 : 저전위 공급 라인 172 : 고전위 공급 라인
176, LK : 신호 링크 180 : 스토리지 커패시터
192,194 : 개구부

Claims (16)

  1. 액티브 영역과 벤딩 영역을 가지는 기판과;
    상기 액티브 영역에 배치되며, 다결정 반도체층을 가지는 제1 박막트랜지스터와;
    상기 액티브 영역에 배치되며, 산화물 반도체층을 가지는 제2 박막트랜지스터와;
    상기 액티브 영역에 배치되는 적어도 한 층의 무기 절연막을 관통하는 다수의 컨택홀과;
    상기 벤딩 영역에 배치되며, 상기 다수의 컨택홀 중 적어도 어느 하나와 깊이가 동일한 적어도 하나의 개구부와;
    상기 액티브 영역에 배치되는 신호 라인과 접속되며 상기 개구부에 의해 노출된 상기 벤딩 영역에 배치되는 신호 링크를 구비하며,
    상기 제2 박막트랜지스터의 소스 및 드레인 전극은 상기 산화물 반도체층 하부에 배치되는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 박막트랜지스터는
    상기 다결정 반도체층과 중첩되는 제1 게이트 전극과, 상기 다결정 반도체층 상에 위치하는 제1 소스 및 제1 드레인 전극을 구비하며,
    상기 제2 박막트랜지스터는
    상기 산화물 반도체층과 중첩되는 제2 게이트 전극과, 상기 산화물 반도체층 하부에 위치하는 제2 소스 및 제2 드레인 전극을 구비하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 소스 전극과, 상기 제1 및 제2 드레인 전극 각각은 상기 산화물 반도체층 하부에 배치되는 표시 장치.
  4. 제 2 항에 있어서,
    상기 제1 소스 및 제1 드레인 전극 각각과, 상기 다결정 반도체층 사이에 배치되는 적어도 한 층의 하부 절연막과;
    상기 적어도 한 층의 하부 절연막을 관통하여 상기 다결정 반도체층을 노출시키는 제1 소스 및 제1 드레인 컨택홀과;
    상기 제2 소스 및 제2 드레인 전극 각각과 상기 산화물 반도체층 사이에 배치되는 상부 버퍼층과;
    상기 상부 버퍼층을 관통하여 상기 산화물 반도체층을 노출시키는 제2 소스 및 제2 드레인 컨택홀을 더 구비하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 기판 상에 배치되는 멀티 버퍼층과;
    상기 멀티 버퍼층 상에 배치되는 하부 버퍼층과;
    상기 제2 박막트랜지스터를 덮도록 배치되는 상부 층간 절연막을 더 구비하며,
    상기 제1 개구부는 상기 벤딩 영역에 배치되는 상기 멀티 버퍼층, 상기 하부 버퍼층 및 상기 적어도 한 층의 하부 절연막을 관통하며 상기 제1 소스 및 제1 드레인 컨택홀보다 깊이가 깊으며,
    상기 제2 개구부는 상기 벤딩 영역에 배치되는 상기 상부 층간 절연막을 관통하며, 상기 상부 층간 절연막을 관통하는 상기 제2 소스 및 제2 드레인 컨택홀과 동일 깊이를 가지며,
    상기 벤딩 영역의 기판은 상기 제1 및 제2 개구부에 의해 노출되는 표시 장치.
  6. 제 5 항에 있어서,
    상기 적어도 한 층의 하부 절연막은
    상기 하부 버퍼층 상에 배치되는 하부 게이트 절연막과;
    상기 하부 게이트 절연막 상에 배치되는 적어도 한 층의 제1 하부 층간 절연막과;
    상기 제1 하부 층간 절연막 상에 배치되는 적어도 한 층의 제2 하부 층간 절연막을 구비하며,
    상기 제1 및 제2 소스 전극, 상기 제1 및 제2 드레인 전극은 상기 제2 하부 층간 절연막 상에 동일 재질로 이루어지며,
    상기 산화물 반도체층은 상기 제1 및 제2 소스 전극, 상기 제1 및 제2 드레인 전극을 덮는 상기 상부 버퍼층 상에 배치되는 표시 장치.
  7. 제 6 항에 있어서,
    상기 하부 게이트 절연막 상에 배치되는 스토리지 하부 전극과;
    상기 제1 하부 층간 절연막을 사이에 두고 상기 스토리지 하부 전극과 중첩되는 스토리지 상부 전극을 더 구비하며,
    상기 스토리지 하부 전극 및 상기 스토리지 상부 전극 중 적어도 어느 하나는 상기 산화물 반도체층과 중첩되는 표시 장치.
  8. 제 7 항에 있어서,
    상기 스토리지 하부 전극은 상기 제1 게이트 전극과 동일 평면 상에 동일 재질로 이루어지는 표시 장치.
  9. 제 4 항에 있어서,
    상기 제2 박막트랜지스터와 접속된 유기 발광 소자와;
    상기 유기 발광 소자의 캐소드 전극과 접속되는 저전위 공급 라인과;
    상기 저전위 공급 라인과 중첩되게 배치되는 고전위 공급 라인을 더 구비하며,
    상기 저전위 공급 라인 및 상기 고전위 공급 라인 중 적어도 어느 하나는 메쉬 형태로 배치되는 표시 장치.
  10. 제 9 항에 있어서,
    상기 상부 층간 절연막 상에 배치되는 제1 평탄화층과;
    상기 제1 평탄화층 상에 배치되며 상기 산화물 반도체층과 접촉하는 화소 연결 전극과;
    상기 화소 연결 전극을 덮도록 배치되는 제2 평탄화층을 더 구비하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 저전위 공급 라인은
    서로 교차하는 제1 및 제2 저전위 공급 라인을 구비하며,
    상기 고전위 공급 라인은
    상기 제1 저전위 공급 라인과 나란한 제1 고전위 공급 라인과,
    상기 상부 버퍼층, 상기 상부 층간 절연막 및 제1 평탄화층을 사이에 두고 상기 상기 제2 저전위 공급 라인과 중첩되는 제2 고전위 공급 라인을 구비하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 제2 저전위 공급 라인은 상기 화소 연결 전극과 동일 평면 상에 동일 재질로 이루어지며,
    상기 제2 고전위 공급 라인은 상기 제2 소스 및 제2 드레인 전극과 동일 평면 상에 동일 재질로 이루어지는 표시 장치.
  13. 제 10 항에 있어서,
    상기 신호 링크는 상기 제1 및 제2 개구부에 의해 노출된 상기 벤딩 영역의 상기 기판 상에, 상기 기판과 접촉하도록 배치되며 상기 제1 및 제2 소스 전극과 동일 재질로 이루어지며,
    상기 제1 및 제2 평탄화층은 상기 신호 링크를 덮도록 배치되는 표시 장치.
  14. 제 10 항에 있어서,
    상기 신호 링크는 상기 제1 및 제2 개구부에 의해 노출된 상기 벤딩 영역의 상기 제1 평탄화층 상에 배치되며 상기 화소 연결 전극과 동일 재질로 이루어지며,
    상기 제2 평탄화층은 상기 신호 링크를 덮도록 배치되는 표시 장치.
  15. 제 9 항에 있어서,
    상기 유기 발광 소자를 구동하는 화소 구동회로를 더 구비하며,
    상기 화소 구동 회로는
    상기 제2 박막트랜지스터로 이루어진 구동 트랜지스터와;
    상기 구동 트랜지스터와 접속되며 상기 제1 박막트랜지스터로 이루어진 스위칭 트랜지스터를 구비하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 화소 회로 구동 회로는
    상기 제2 박막트랜지스터로 이루어지며 상기 스위칭 트랜지스터와 접속된 제2 스위칭 트랜지스터와;
    상기 제1 박막트랜지스터로 이루어지며 상기 구동 트랜지스터와 접속된 제3 스위칭 트랜지스터를 더 구비하는 표시 장치.
KR1020170175055A 2017-12-19 2017-12-19 표시 장치 KR102126553B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020170175055A KR102126553B1 (ko) 2017-12-19 2017-12-19 표시 장치
US16/206,820 US10930722B2 (en) 2017-12-19 2018-11-30 Display device
JP2018230539A JP6818729B2 (ja) 2017-12-19 2018-12-10 表示装置
CN202310812897.7A CN116825793A (zh) 2017-12-19 2018-12-11 显示装置
CN201811511435.7A CN110010623B (zh) 2017-12-19 2018-12-11 显示装置
EP24173741.0A EP4391776A2 (en) 2017-12-19 2018-12-17 Display device
EP18212895.9A EP3503189A1 (en) 2017-12-19 2018-12-17 Display device
JP2020177431A JP7105847B2 (ja) 2017-12-19 2020-10-22 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170175055A KR102126553B1 (ko) 2017-12-19 2017-12-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20190073850A true KR20190073850A (ko) 2019-06-27
KR102126553B1 KR102126553B1 (ko) 2020-06-24

Family

ID=64870311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170175055A KR102126553B1 (ko) 2017-12-19 2017-12-19 표시 장치

Country Status (5)

Country Link
US (1) US10930722B2 (ko)
EP (2) EP4391776A2 (ko)
JP (2) JP6818729B2 (ko)
KR (1) KR102126553B1 (ko)
CN (2) CN116825793A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552132B2 (en) 2020-02-04 2023-01-10 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577674B1 (ko) * 2018-07-04 2023-09-15 삼성디스플레이 주식회사 전자 장치
KR20200090313A (ko) * 2019-01-18 2020-07-29 삼성디스플레이 주식회사 표시 장치
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
CN110707100B (zh) * 2019-10-16 2021-12-31 友达光电（昆山）有限公司 显示面板
CN115428059A (zh) 2020-04-20 2022-12-02 夏普株式会社 显示装置和显示装置的制造方法
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
CN112614873A (zh) * 2020-12-14 2021-04-06 深圳市华星光电半导体显示技术有限公司 显示面板
CN112951846B (zh) * 2021-01-28 2023-04-18 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN113658990B (zh) * 2021-08-18 2024-02-02 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
WO2023127161A1 (ja) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 表示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110006812A (ko) * 2009-07-15 2011-01-21 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR20130069048A (ko) * 2011-12-16 2013-06-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20140099164A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20140099139A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
KR20150101409A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160027907A (ko) * 2014-08-29 2016-03-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160093202A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 표시 장치
KR20170044167A (ko) * 2014-09-24 2017-04-24 애플 인크. 규소 및 반도체 산화물 박막 트랜지스터 디스플레이
KR20170071047A (ko) * 2015-12-15 2017-06-23 엘지디스플레이 주식회사 플렉서블 표시장치
KR20170106621A (ko) * 2016-03-11 2017-09-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR20170114029A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20170136484A (ko) * 2017-12-01 2017-12-11 엘지디스플레이 주식회사 플렉서블표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461432C (zh) * 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR20160063402A (ko) * 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US8330712B2 (en) * 2008-12-22 2012-12-11 Lg Display Co., Ltd. Electrophoretic display device including buffer pattern in non-display region
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
KR102104356B1 (ko) * 2012-12-24 2020-04-24 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102117890B1 (ko) * 2012-12-28 2020-06-02 엘지디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치 제조 방법
KR101981071B1 (ko) * 2012-12-31 2019-05-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102066087B1 (ko) 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
US10582612B2 (en) 2014-06-30 2020-03-03 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires and manufacturing method for the same
US9544994B2 (en) 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
KR101968666B1 (ko) * 2014-09-01 2019-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102381285B1 (ko) 2015-08-06 2022-03-31 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
KR102400022B1 (ko) 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
JP6756508B2 (ja) * 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
KR102420327B1 (ko) * 2017-06-13 2022-07-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110006812A (ko) * 2009-07-15 2011-01-21 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR20130069048A (ko) * 2011-12-16 2013-06-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20140099164A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20140099139A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
KR20150101409A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160027907A (ko) * 2014-08-29 2016-03-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20170044167A (ko) * 2014-09-24 2017-04-24 애플 인크. 규소 및 반도체 산화물 박막 트랜지스터 디스플레이
KR20160093202A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 표시 장치
KR20170071047A (ko) * 2015-12-15 2017-06-23 엘지디스플레이 주식회사 플렉서블 표시장치
KR20170106621A (ko) * 2016-03-11 2017-09-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR20170114029A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20170136484A (ko) * 2017-12-01 2017-12-11 엘지디스플레이 주식회사 플렉서블표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552132B2 (en) 2020-02-04 2023-01-10 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP7105847B2 (ja) 2022-07-25
KR102126553B1 (ko) 2020-06-24
CN110010623A (zh) 2019-07-12
JP2021039351A (ja) 2021-03-11
CN116825793A (zh) 2023-09-29
US10930722B2 (en) 2021-02-23
EP3503189A1 (en) 2019-06-26
CN110010623B (zh) 2023-07-25
JP6818729B2 (ja) 2021-01-20
JP2019109506A (ja) 2019-07-04
EP4391776A2 (en) 2024-06-26
US20190189721A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
JP7140874B2 (ja) 表示装置
KR102104981B1 (ko) 표시 장치
KR102126552B1 (ko) 표시 장치
KR102126553B1 (ko) 표시 장치
KR102185116B1 (ko) 표시 장치
KR102414597B1 (ko) 표시 장치
KR102501143B1 (ko) 표시 장치의 제조방법
KR102367823B1 (ko) 표시 장치
KR102438783B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant