KR20190055661A - 강유전 소자의 구동 방법 - Google Patents

강유전 소자의 구동 방법 Download PDF

Info

Publication number
KR20190055661A
KR20190055661A KR1020170152635A KR20170152635A KR20190055661A KR 20190055661 A KR20190055661 A KR 20190055661A KR 1020170152635 A KR1020170152635 A KR 1020170152635A KR 20170152635 A KR20170152635 A KR 20170152635A KR 20190055661 A KR20190055661 A KR 20190055661A
Authority
KR
South Korea
Prior art keywords
polarization
voltage
ferroelectric
layer
driving
Prior art date
Application number
KR1020170152635A
Other languages
English (en)
Inventor
유향근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170152635A priority Critical patent/KR20190055661A/ko
Priority to US16/013,957 priority patent/US10529404B2/en
Priority to CN201810790842.XA priority patent/CN109785878B/zh
Publication of KR20190055661A publication Critical patent/KR20190055661A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H01L27/11502—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 실시 예에 따르는 강유전 소자의 구동 방법에 있어서, 순차적으로 배치되는 제1 전극층, 강유전층 및 제2 전극층을 포함하고, 상기 강유전층 내에 제1 잔류 분극이 기록된 강유전 소자를 제공한다. 상기 제1 및 제2 전극층 사이에 동작 전압을 인가하여, 상기 제1 잔류 분극과 서로 다른 절대치의 분극값을 가지는 제2 잔류 분극을 상기 강유전층에 기록한다. 이때, 상기 동작 전압은, 소정의 전압 범위 사이에서 인가 시간에 따라 진폭이 주기적으로 변화한다.

Description

강유전 소자의 구동 방법{Method of Operating Ferroelectric Device}
본 개시(disclosure)는 대체로(generally) 강유전 소자 및 강유전 소자의 구동 방법에 관한 것이다.
일반적으로, 강유전성 물질은 외부 전계가 인가되지 않은 상태에서, 자발적인 전기적 분극을 가지는 물질을 의미한다. 또한, 강유전성 물질은, 외부 전계의 인가에 의해, 강유전성 히스테리시스 곡선 상의 두 개의 안정된 잔류 분극 중 어느 하나를 유지하도록 제어될 수 있다. 이러한 특징은 "0" 및 "1"의 로직 정보를 비휘발적으로 저장하는 메모리 소자에 적용될 수 있다.
본 개시의 일 실시 예는, 강유전층에 소정의 분극을 신뢰성 있게 기록할 수 있는 강유전 소자의 구동 방법을 제공한다.
본 개시의 일 측면에 따르는 강유전 소자의 구동 방법이 개시된다. 상기 구동 방법에 있어서, 순차적으로 배치되는 제1 전극층, 강유전층 및 제2 전극층을 포함하고, 상기 강유전층 내에 제1 잔류 분극이 저장된 강유전 소자를 제공한다. 상기 제1 및 제2 전극층 사이에 동작 전압을 인가하여, 상기 제1 잔류 분극과 서로 다른 절대치의 분극값을 가지는 제2 잔류 분극을 상기 강유전층에 기록한다. 이때, 상기 동작 전압은, 소정의 전압 범위 사이에서 인가 시간에 따라 전압 진폭이 주기적으로 변화한다.
본 개시의 다른 측면에 따르는 강유전 소자의 구동 방법이 개시된다. 상기 구동 방법에 있어서, 순차적으로 배치되는 제1 전극층, 강유전층 및 제2 전극층을 포함하는 강유전 소자를 제공한다. 상기 강유전층에 대한 최대 잔류 분극을 생성하는 제1 포화 전계 보다 낮은 제2 포화 전계를 제공하는 동작 전압을 상기 강유전층에 인가하여, 상기 최대 잔류 분극 보다 작은 소정의 잔류 분극을 상기 강유전층에 기록한다. 이때, 상기 동작 전압을 인가하는 과정은, 상기 강유전층 내에 상기 소정의 잔류 분극을 포함하는 새로운 강유전성 히스테리시스 거동을 생성시키는 과정을 포함한다.
상술한 본 개시의 실시 예에 따르면, 강유전층에 소정의 전압 범위 사이에서 인가 시간에 따라 전압 진폭이 변화하는 주기 함수인 동작 전압을 인가함으로써, 상기 강유전층에 소정의 분극을 신뢰성 있게 기록할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다.
도 2a 내지 도 2c는 본 개시의 일 실시 예에 따르는 강유전 소자의 동작을 설명하는 도면이다.
도 3은 본 개시의 일 실시 예에 따르는 강유전층의 강유전 특성을 나타내는 히스테리시스 루프다.
도 4a는 본 개시의 일 실시 예에 따르는 강유전 소자의 강유전층의 히스테리시스 특성을 개략적으로 나타내는 그래프이다.
도 4b는 본 개시의 일 실시 예에 따르는 강유전 소자의 잔류 분극에 따르는 에너지 상태를 개략적으로 나타내는 그래프이다.
도 5는 본 개시의 일 실시 예에 따르는 강유전 소자의 구동 방법을 개략적으로 설명하는 도면이다.
도 6a은 본 개시의 일 실시 예에 있어서, 강유전 소자를 구동시키는 동작 전압을 개략적으로 나타내는 도면이다.
도 6b는 일 실시 예에 있어서, 도 6a의 동작 전압의 일부분의 확대 도면이다.
도 7은 본 개시의 다른 실시 예에 있어서, 강유전 소자를 구동시키는 동작 전압을 개략적으로 나타내는 도면이다.
도 8은 본 개시의 다른 실시 예에 따르는 복수 레벨의 분극 기록 방법을 개략적으로 설명하는 그래프이다.
도 9는 본 개시의 일 실시 예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다.
도 10은 본 개시의 일 실시 예에 따르는 강유전 소자의 동작 방법을 개략적으로 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 강유전 소자(1)는 순차적으로 배치되는 제1 전극층(110), 강유전층(120) 및 제2 전극층(130)을 포함한다. 제1 전극층(110), 강유전층(120) 및 제2 전극층(130)은, x-방향에 평행한 방향으로 연장되는 소정의 크기를 가지는 길이, y-방향에 평행한 방향으로 연장되는 소정의 크기를 가지는 폭, 및 z-방향에 평행한 방향으로 연장되는 소정의 크기를 가지는 두께를 각각 구비할 수 있다. 일 실시 예에서, 제1 전극층(110), 강유전층(120) 및 제2 전극층(130)은, 실질적으로 서로 동일한 크기의 길이 및 폭을 가질 수 있다. 다른 실시 예에서, 제1 전극층(110), 강유전층(120) 및 제2 전극층(130) 중 적어도 하나는, 나머지와 서로 다른 크기의 길이 및 폭을 가질 수 있다. 강유전 소자(1)의 분극 스위칭 동작 영역은, 강유전층(120) 중 제1 전극층(110) 및 제2 전극층(130)이 서로 중첩하는 영역일 수 있다.
도시되지는 않았지만, 강유전 소자(1)는 소정의 기판 상에 배치될 수 있다. 상기 기판은 일 예로서, 반도체 물질을 포함할 수 있다. 구체적으로, 상기 기판은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 실리콘 게르마늄(SiGe) 기판, 또는 SOI(silicon-on-insulator) 기판일 수 있다. 상기 기판 내에는 복수의 집적 회로가 배치될 수 있다. 일 실시 예에 있어서, 상기 기판과 제1 전극(110) 사이에는 복층의 전도층 및 절연층이 배치될 수 있다.
제1 전극층(110)은 전도성 물질을 포함할 수 있다. 제1 전극층(110)은 일 예로서, 금속, 전도성 금속 질화물, 전도성 금속 산화물, 도핑된 실리콘, 전도성 탄소 구조물 또는 이들의 둘이상의 조합을 포함할 수 있다. 제1 전극층(110)은 일 예로서, 금(Au), 백금(Pt), 알루미늄(Al), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2), p형 또는 n형 도핑된 폴리실리콘, 탄소 나노튜브 등을 포함할 수 있다.
강유전층(120)은 외부에서 인가되는 전계의 크기 또는 방향에 따라, 서로 다른 방향으로 정렬되는 분극(polarization)을 가질 수 있다. 일 예로서, 상기 분극은 제2 전극층(130)으로부터 제1 전극층(110) 방향으로 정렬되는 제1 분극 배향(Pdn) 또는 제1 전극층(110)으로부터 제2 전극층(130) 방향으로 정렬되는 제2 분극 배향(Pup)을 가질 수 있다. 또한, 상기 인가되는 전계가 제거된 후에는, 상기 제1 분극 배향(Pdn) 또는 상기 제2 분극 배향(Pup)을 가지는 잔류 분극이 강유전층(120) 내에 비휘발적으로 기록될 수 있다.
일 실시 예에서, 강유전층(120)은 복수의 도메인(120a, 120b, 120c, 120d)을 구비할 수 있다. 비록, 도 1에서는 강유전층(120) 내에 제1 내지 제4 도메인(120a, 120b, 120c, 120d)이 도시되고 있으나, 도메인의 개수는 반드시 이에 한정되지 않을 수 있고 강유전층(120)은 다른 다양한 개수의 도메인을 포함할 수 있다.
제1 내지 제4 도메인(120a, 120b, 120c, 120d)에 있어서, 각각의 도메인 내부에는 동일한 방향으로 정렬된 분극을 가질 수 있다. 일 예로서, 제1 도메인(120a) 및 제3 도메인(120c) 내부에는, 제1 분극 배향(Pdn)을 가지는 분극이 각각 형성될 수 있다. 제2 도메인(120b) 및 제4 도메인(120d) 내부에는, 제2 분극 배향(Pup)을 가지는 분극이 각각 형성될 수 있다. 외부에서 인가되는 전계의 크기 또는 방향에 따라, 강유전층(120)의 분극이 변화하는 형태는 도 2a 내지 도 2c 및 도 3과 관련하여, 후술하기로 한다.
도 1을 다시 참조하면, 강유전층(120) 상에 제2 전극층(130)이 배치될 수 있다. 제2 전극층(130)은 전도성 물질을 포함할 수 있다. 제2 전극층(130)의 구성은 제1 전극층(110)의 구성과 실질적으로 동일할 수 있다. 일 실시 예에서, 제2 전극층(130)과 제1 전극층(110)은 동일한 전도성 물질을 포함할 수 있다. 다른 실시 예에서, 제2 전극층(130)은 제1 전극층(110)과 서로 다른 전도성 물질을 포함할 수 있다.
상술한 강유전 소자는 강유전층(120) 내에 비휘발적으로 기록되는 분극을 정보 신호로 적용하는 강유전성 메모리(ferroelectric random access memory, FRAM)일 수 있다. 상기 분극은 외부에서 인가되는 전계에 의해, 크기 및 방향이 제어될 수 있다. 그 결과, 상기 분극은 서로 다른 멀티 레벨의 정보 신호로서 강유전층(120) 내에 기록될 수 있다.
도 2a 내지 도 2c는 본 개시의 일 실시 예에 따르는 강유전 소자의 동작을 설명하는 도면이다. 도 3은 본 개시의 일 실시 예에 따르는 강유전층의 강유전 특성을 나타내는 히스테리시스 루프이다. 도 2a 내지 도 2c에 도시되는 강유전 소자(1)는 도 1과 관련하여 상술한 강유전 소자(1)과 동일하다.
도 2a를 참조하면, 강유전 소자(1)의 제1 및 제2 전극층(110, 130) 사이에 제1 전압(Va)을 인가할 수 있다. 이 때, 강유전 소자(1)의 강유전층(120)은 도 3의 히스테리시스 루프에서, 음의 포화 잔류 분극값(-Pr)을 가지는 초기 상태를 유지할 수 있으며, 도 1에 도시된 제2 분극 배향(Pup)만을 잔류 분극 배향으로서 가질 수 있다. 일 실시 예에 있어서, 상기 제1 전압(Va)의 인가는, 제1 전극(110)을 접지하거나 소정의 전위로 유지시킨 상태에서, 크기가 변화하는 양의 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다. 상기 제1 전압(Va)을 O V로부터 양의 방향으로 증가시켜, 상기 제1 전압(Va)이 도 3의 제1 항전계(Ec)에 대응되는 전압값보다 증가시킬 수 있다. 이때, 강유전층(120) 내에서는상기 제1 전압(Va)에 의한 분극 스위칭의 결과, 제1 분극 배향(Pdn)을 가지는 도메인이, 제2 분극 배향(Pup)을 유지하는 도메인보다 상대적으로 증가할 수 있다. 여기서, 상기 제1 항전계(Ec)에 대응되는 전압값은 도 3의 그래프에 도시되는 제1 항전계(Ec)에 강유전층(120)의 두께를 곱하여, 도출할 수 있다.
한편, 상기 인가되는 제1 전압(Va)을 제1 포화 전계(Es)에 대응되는 전압값까지 증가시키면, 강유전층(120) 내에서 상기 제1 분극 배향(Pdn)을 가지는 분극이 소정의 포화 분극값(Ps)까지 증가할 수 있다. 이후에, 상기 인가되는 제1 전압(Va)을 O V까지 감소시키면, 강유전층(120) 내에는 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극이 형성될 수 있다. 상기 제1 포화 잔류 분극값(Pr)은 강유전층(120)이 가질 수 있는 최대 크기의 잔류 분극값일 수 있다. 도 2a에 도시되는 바와 같이, 강유전층(120) 내에 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극이 형성될 때, 제1 내지 제4 도메인(120a, 120b, 120c, 120d) 내의 분극은 모두 제1 분극 배향(Pdn)을 가질 수 있다. 강유전층(120) 내에 상기 제1 분극 배향(Pdn)을 가지는 잔류 분극이 형성될 때, 상기 잔류 분극에 의해, 제1 전극층(110)과 접하는 강유전층(120)의 내부 영역에 양의 전하가 배열되고, 제2 전극(130)과 접하는 강유전층(120)의 내부 영역에 음의 전하가 배열될 수 있다.
도 2b를 참조하면, 제1 및 제2 전극(110, 130) 사이에 제2 전압(Vb)을 인가할 수 있다. 이 때, 강유전층(120)은 도 3의 히스테리시스 루프에서, 양의 포화 잔류 분극값(Pr)을 가지는 초기 상태를 유지할 수 있으며 도 2a의 제1 분극 배향(Pdn)만을 잔류 분극 배향으로서 가질 수 있다. 일 실시 예에 있어서, 상기 제2 전압(Vb)의 인가는, 제1 전극(110)을 접지하거나 소정의 전위로 유지시킨 상태에서, 크기가 변화하는 음의 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다. 상기 제2 전압(Vb)의 크기를 0 V로부터 음의 방향으로 증가시켜, 상기 제2 전압(Vb)의 크기를 도 3의 제2 항전계(-Ec)에 대응되는 전압값보다 증가시킬 수 있다. 이때, 강유전층(120) 내에서는 상기 제2 전압(Vb)에 의한 분극 스위칭의 결과, 제2 분극 배향(Pup)을 가지는 도메인이, 제1 분극 배향(Pdn)을 유지하는 도메인보다 상대적으로 증가할 수 있다. 여기서, 상기 제2 항전계(-Ec)에 대응되는 전압값은 도 3의 그래프에 도시되는 제2 항전계(-Ec)에 강유전층(120)의 두께를 곱하여, 도출할 수 있다.
한편, 상기 인가되는 제2 전압(Vb)의 크기를, 제2 포화 전계(-Es)에 대응되는 전압값까지 음의 방향으로 증가시키면, 강유전층(120) 내에서 상기 제2 분극 배향(Pup)을 가지는 분극이 소정의 포화 분극값(-Ps)까지 증가할 수 있다. 이후에, 상기 인가되는 제2 전압(Vb)의 크기를 O V까지 감소시키면, 강유전층(120) 내에는 제2 포화 잔류 분극(-Pr)을 가지는 잔류 분극이 형성될 수 있다. 상기 제2 포화 잔류 분극값(-Pr)은 상기 제1 포화 잔류 분극값(Pr)과 절대치가 동일할 수 있다. 도 2b에 도시되는 바와 같이, 강유전층(120) 내에 제2 포화 잔류 분극값(-Pr)을 가지는 잔류 분극이 형성될 때, 제1 내지 제4 도메인(120a, 120b, 120c, 120d) 내의 분극은 모두 제2 분극 배향(Pup)을 가질 수 있다. 강유전층(120) 내에 상기 제2 분극 배향(Pup)을 가지는 잔류 분극이 형성될 때, 상기 잔류 분극에 의해 제1 전극층(110)과 접하는 강유전층(120)의 내부 영역에 음의 전하가 배열되고, 제2 전극(130)과 접하는 강유전층(120)의 내부 영역에 양의 전하가 배열될 수 있다.
도 2c를 참조하면, 강유전 소자(1)의 제1 및 제2 전극층(110, 130) 사이에 제3 전압(Vc)을 인가할 수 있다. 일 실시 예에 있어서, 상기 제3 전압(Vc)의 인가는, 제1 전극(110)을 접지하거나 소정의 전위로 유지시킨 상태에서, 크기가 변화하는 양의 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다.
일 실시 예에서, 도 2b와 관련하여 상술한 제2 포화 잔류 분극값(-Pr)을 가지는 잔류 분극이 형성된 강유전층(120)에 대해, 상기 제3 전압(Vc)을 O V로부터 양의 방향으로 증가시키면서 인가한다. 상기 제3 전압(Vc)이 도 3의 제1 항전계(Ec)에 대응되는 전압값보다 증가하게 되면, 강유전층(120) 내에서는 상기 제3 전압(Vc)에 의한 분극 스위칭의 결과, 제1 분극 배향(Pdn)을 가지는 도메인이, 제2 분극 배향(Pup)을 유지하는 도메인보다 상대적으로 증가할 수 있다. 한편, 상기 제3 전압(Vc)을 계속하여 소정의 스위칭 전계(Em)에 대응되는 전압까지 증가시키면, 강유전층(120) 내의 분극은 도 3의 히스테리시스 루프(10)를 따라 소정의 분극값(Pm)까지 증가할 수 있다. 이어서, 상기 제3 전압(Vc)을 0 V까지 다시 감소시키면, 강유전층(120) 내의 분극은 도 3의 그래프(10a)를 따라 감소하여, 제1 잔류 분극값(Prm)을 가지는 잔류 분극이 강유전층(120) 내에 형성될 수 있다.
도 2c를 참조하면 제1 잔류 분극값(Prm)을 가지는 잔류 분극이 강유전층(120) 내에 형성될 때, 강유전층(120)의 일부 도메인은 제1 분극 배향(Pdn)을 가지는 분극을 포함하고, 나머지 도메인은 제2 분극 배향(Pup)을 가지는 분극을 포함할 수 있다. 즉, 도 2b에 도시된 강유전층(120)의 전체 도메인 중 일부 도메인의 분극 배향이, 제2 분극 배향(Pup)으로부터 제1 분극 배향(Pdn)으로 스위칭 될 수 있다. 그 결과, 도 3에서 제1 잔류 분극값(Prm)을 가지는 잔류 분극은, 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극과 서로 구분되는 다른 정보 신호로서 저장될 수 있다. 이와 같이, 강유전층(120)에 제1 항전계(Ec)와 제1 포화 전계(Es) 사이의 전계에 대응되는 전압을 인가한 후에 제거함으로써, 강유전층(120)의 전체 도메인 중 일부 도메인의 분극 배향 만을 스위칭할 수 있다. 그 결과, 상기 전체 도메인의 분극 배향을 스위칭한 결과 생성되는 제1 포화 잔류 분극(Pr)과는 서로 구별되는 소정의 크기를 가지는 잔류 분극을 구현할 수 있다. 예를 들어, 0과 제1 포화 잔류 분극값(Pr) 사이의 분극값을 가지는 잔류 분극을 구현할 수 있다.
동일한 방법으로, 강유전층(120)에 제1 항전계(Ec)와 제1 포화 전계(Es) 사이의 전계에 대응되는 서로 다른 복수의 전압을 선택적으로 인가한 후에 제거함으로써, 0과 제1 포화 잔류 분극값(Pr) 사이의 분극값을 가지되, 서로 식별되는 복수의 잔류 분극을 구현할 수 있다. 상기 복수의 잔류 분극은 멀티 레벨의 정보 신호로서 강유전층(120)에 기록될 수 있다.
도시되지 않은 다른 실시 예에 있어서, 상기 제3 전압(Vc)의 인가는, 제1 전극(110)을 접지하거나 제1 전극(110)을 소정의 전위로 유지시킨 상태에서 크기가 변화하는 음의 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다. 일 실시 예에서, 도 2a와 관련하여 상술한 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극이 형성된 강유전층(120)에 대해, 상기 제3 전압(Vc)을 O V로부터 음의 방향으로 크기를 증가시키면서 인가할 수 있다.
이때, 강유전층(120)에 도 3의 제2 항전계(-Ec)와 제2 포화 전계(-Es) 사이의 전계에 대응되는 전압을 인가한 후에 제거함으로써, 제2 포화 잔류 분극(-Pr)과는 서로 구별되는 소정의 크기를 가지는 잔류 분극을 형성할 수 있다. 그 결과, 0과 제2 포화 잔류 분극값(-Pr) 사이의 분극값을 가지는 잔류 분극을 구현할 수 있다.
동일한 방법으로, 강유전층(120)에 제2 항전계(-Ec)와 제2 포화 전계(-Es) 사이의 전계에 대응되는 복수의 서로 다른 전압을 선택적으로 인가한 후에 제거함으로써, 0과 제2 포화 잔류 분극값(-Pr) 사이의 분극값을 가지되, 서로 구별되는 복수의 잔류 분극을 구현할 수 있다. 상기 복수의 잔류 분극은 멀티 레벨의 정보 신호로서 강유전층(120)에 저장될 수 있다.
도 4a는 본 개시의 일 실시 예에 따르는 강유전 소자의 강유전층의 히스테리시스 특성을 개략적으로 나타내는 그래프이다. 도 4b는 본 개시의 일 실시 예에 따르는 강유전 소자의 잔류 분극에 따르는 에너지 상태를 개략적으로 나타내는 그래프이다. 도 4a 및 도 4b의 그래프는 도 1과 관련하여 상술한 강유전 소자의 전기적 특성을 나타내는 그래프일 수 있다. 이하에서는, 도 2a 내지 도 2c, 및 도 3과 관련하여 상술한, 제1 포화 잔류 분극값(Pr) 또는 제2 포화 잔류 분극값(-Pr) 보다 작은 크기의 분극값을 가지는 잔류 분극을 강유전층(120) 내에서 안정화시키는 방법을 도 4a 및 도 4b를 이용하여 설명한다.
도 4a를 참조하면, 강유전 소자(1)는 제1 및 제2 포화 잔류 분극값(Pr, -Pr), 제1 및 제2 항전계(Ec, -Ec)를 구비하는 제1 히스테리시스 루프(10)를 가질 수 있다. 상술한 바와 같이, 제1 및 제2 포화 잔류 분극값(Pr, -Pr)을 가지는 잔류 분극은, 강유전층(120)에 대해 제1 및 제2 포화 전계(Es, -Es)에 대응되는 전압 이상으로 동작 전압을 각각 인가한 후에 제거함으로써, 강유전층(120) 내에 생성시킬 수 있다. 일 예로서, 제1 히스테리시스 루프(10)에서, 강유전층(120)에 인가되는 전계가 제1 포화 전계(Es)일 때, 제1 포인트(A1)에 대응되는 포화 분극값을 가지는 분극이 형성될 수 있다. 상기 분극이 제1 포인트(A1)에 도달한 후에 상기 전계가 강유전체(120)로부터 제거될 때, 제2 포인트(A2)에 대응되는 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극이 강유전체(120)에 형성된다. 강유전층(120)에 인가되는 상기 전계가 제2 포화 전계(-Es)일 때, 제3 포인트(A3)에 대응되는 포화 분극값을 가지는 분극이 형성될 수 있다. 상기 분극이 제3 포인트(A3)에 도달한 후에 상기 전계가 강유전체(120)로부터 제거될 때, 제4 포인트(A4)에 대응되는 제2 포화 잔류 분극값(-Pr)을 가지는 잔류 분극이 강유전체(120)에 형성될 수 있다.
또, 강유전 소자(1)는 제3 및 제4 잔류 분극값(P1, -P1), 제3 및 제4 항전계(Ec1, Ec2) 를 구비하는 제2 히스테리시스 루프(20)를 가질 수 있다. 제3 및 제4 잔류 분극값(P1, -P1)은 강유전층(120)에 제3 및 제4 전계(Es1, -Es1)에 대응되는 전압을 각각 인가한 후에 제거함으로써, 강유전층(120) 내에 생성시킬 수 있다. 일 예로서, 제2 히스테리시스 루프(20)에서, 강유전층(120)에 인가되는 상기 전계가 제3 전계(Es1)일 때, 제5 포인트(B1)에 대응되는 분극값을 가지는 분극이 형성될 수 있다. 이어서, 상기 분극이 제5 포인트(B1)에 도달한 후에 상기 전계가 강유전체(120)로부터 제거될 때, 제6 포인트(B2)에 대응되는 제3 잔류 분극값(P1)을 가지는 잔류 분극이 형성될 수 있다. 강유전층(120)에 인가되는 상기 전계가 제4 전계(-Es1)일 때, 제7 포인트(B3)에 대응되는 분극값을 가지는 분극이 형성될 수 있다. 이어서, 상기 분극이 제7 포인트(B3)에 도달한 후에 상기 전계가 강유전체(120)로부터 제거될 때, 제8 포인트(B4)에 대응되는 제2 잔류 분극값(-P1)을 가지는 잔류 분극이 형성될 수 있다.
도 4b의 제1 에너지 그래프(410)는 제1 히스테리시스 루프(10)에 대응되는 분극 및 에너지의 상관 관계를 나타내는 그래프이며, 도 4b의 제2 에너지 그래프(420)는 제2 히스테리시스 루프(20)에 대응되는 분극 및 에너지의 상관 관계를 나타내는 그래프이다.
도 4b의 제1 에너지 그래프(410)를 참조하면, 제2 및 제4 포인트(A2, A4)에서 강유전층(120) 내의 잔류 분극이 각각 제1 및 제2 포화 잔류 분극값(Pr, -Pr)을 가질 수 있다. 이때, 상기 잔류 분극의 에너지(Enr)는 제1 에너지 그래프(410)의 최저값을 가질 수 있다. 이에 따라, 상기 잔류 분극은 에너지 측면에서 안정화될 수 있다. 제4 포인트(A4)에 있는 잔류 분극은, 강유전층(120)에 제1 포화 전계(Es) 이상의 전계가 인가될 때, 분극 스위칭 된 후에 제2 포인트(A2)에 있는 잔류 분극으로 안정화될 수 있다. 마찬가지로, 제2 포인트(A2)에 있는 잔류 분극은, 강유전층(120)에 제2 포화 전계(-Es) 이상의 전계가 인가될 때, 분극 스위칭된 후에 제4 포인트(A4)에 있는 잔류 분극으로 안정화될 수 있다.
이와 대비되어, 제1 에너지 그래프(410)에서, 강유전층(120) 내의 잔류 분극이 각각 제3 및 제4 잔류 분극값(P1, -P1)을 가지는 제6 및 제8 포인트(B2, B4)에 머무를 때, 상기 잔류 분극은 불안정한 에너지 상태(En1)를 유지할 수 있다. 즉, 제1 에너지 그래프(410) 상의 제6 및 제8 포인트(B2, B4)에서, 잔류 분극은 에너지 측면에서 분극 상태를 신뢰성 있게 유지하기 어려울 수 있다.
본 개시의 실시 예에서는, 강유전층(120)에 제1 및 2 포화 전계(Es, -Es) 보다 작은 전계를 인가하여, 강유전층(120)의 분극이 도 4a의 제2 히스테리시스 루프(20)를 따르도록 변화시킬 수 있다. 즉, 강유전층(120)에 소정의 상기 전계를 인가하여, 강유전층(120)에 대해 제2 에너지 그래프(420)을 새롭게 생성시킬 수 있다. 그 결과, 제6 및 제8 포인트(B2, B4)에 존재하는 잔류 분극이 제2 에너지 그래프(420) 상에서는 안정된 분극 상태를 유지하도록 할 수 있다. 일 실시 예에 있어서, 상기 제2 에너지 그래프(420)를 생성시키는 전계는, 후술하는 도 6a 내지 도 6c 및 도 7에서와 같이, 인가 시간에 따라 전계의 크기가 연속적으로 주기적으로 변화하는 형태를 가질 수 있다.
도 5는 본 개시의 일 실시 예에 따르는 강유전 소자의 구동 방법을 개략적으로 설명하는 도면이다. 도 6a은 본 개시의 일 실시 예에 있어서, 강유전 소자를 구동시키는 동작 전압을 개략적으로 나타내는 도면이다. 도 6b는 일 실시 예에 있어서, 도 6a의 동작 전압의 일부분의 확대 도면이다.
도 5를 참조하면, 강유전 소자(1)는 도 1과 관련하여 상술한 강유전 소자(1)와 동일하다. 또한, 강유전 소자(1)의 동작 방법은 도 4a의 제1 및 제2 히스테리시스 루프(10, 20)를 이용하여 설명될 수 있다.
도시되는 바와 같이, 강유전 소자(1)의 제1 및 제2 전극층(110, 130) 사이에 동작 전압(W)을 인가할 수 있다. 일 실시 예에 있어서, 상기 동작 전압(W)의 인가는, 제1 전극(110)을 접지한 상태에서, 크기가 변화하는 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다. 일 실시 예에서, 상기 동작 전압(W)은 도 6a 및 도 6b에 도시되는 바와 같이, 제1 동작 전압(W1)과 제2 동작 전압(W2)을 포함할 수 있다.
도 6a를 참조하면, 먼저, 강유전층(120)에 제1 동작 전압(W1)을 인가하여, 도 4a의 제1 히스테리시스 루프(10)를 따라 제1 포화 잔류 분극값(Pr)을 가지는 제2 포인트(A2)의 잔류 분극을 생성한다. 일 실시 예에서, 제1 동작 전압(W1)은 t0의 시간으로부터 t1의 시간에 이르는 동안, 0 V로부터 제1 포화 전압값(Vs)까지 인가 전압이 연속적으로 증가하는 형태를 가질 수 있다. 상기 제1 포화 전압값(Vs)은 도 4a의 제1 히스테리시스 루프(10)의 제1 포화 전계(Es)에 대응될 수 있다. 일 예로서, 상기 제1 포화 전압값(Vs)은 상기 제1 포화 전계(Es)에 강유전층(120)의 두께를 곱하여 도출할 수 있다. t1의 시간에서 강유전층(120)은 소정의 포화 분극값을 가지는 제1 히스테리시스 루프(10)의 제1 포인트(A1)에 도달할 수 있다. 이어서, 상기 제1 동작 전압(W1)은 t1의 시간으로부터 t2의 시간까지, 제1 포화 전압값(Vs)으로부터 O V로 인가 전압이 연속적으로 감소하는 형태를 가질 수 있다. 시간 t2에서 강유전층(120)은 제1 포화 잔류 분극값(Pr)을 가지는 제1 히스테리시스 루프(10)의 제2 포인트(A2)에 도달할 수 있다. 결과적으로, 전압값이 연속적으로 증감하는 제1 동작 전압(W1)을 t0의 시간으로부터 t2의 시간까지 인가하여, 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극을 생성할 수 있다.
도 6a를 참조하면, 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극이 저장된 강유전층(120)에 제2 동작 전압(W2)을 인가하여, 도 4a의 제2 히스테리시스 루프(20)상의 제3 잔류 분극값(P1)을 가지는 제6 포인트(B2)의 잔류 분극을 생성한다. 즉, 상기 제2 동작 전압(W2)을 강유전층(120)에 인가하여, 강유전층(120)의 분극 특성이 제1 히스테리시스 루프(10)로부터 제2 히스테리시스 루프(20)를 따르도록 변화시킬 수 있다. 제2 동작 전압(W2)은, 소정의 전압 범위, 즉, 제1 피크 전압값(Vs1)과 제2 피크 전압값(-Vs1) 사이에서 인가 시간에 따라 전압 진폭이 주기적으로 변화할 수 있다. 일 실시 예에서, 제2 동작 전압(W2)은 복수의 단위 전압(W2a, W2b)을 포함할 수 있으며, 상기 단위 전압(W2a, W2b)은 인가 시간에 따라 주기적으로 반복되는 인가 전압의 최소 단위를 의미할 수 있다.
상기 제6 포인트(B2)의 상기 잔류 분극을 생성하는 동작은 상기 제2 동작 전압(W2)의 상기 단위 전압을 적어도 1회 이상 인가하는 과정을 포함할 수 있다. 일 실시 예에서, 상기 단위 전압을 2회 이상 반복하여 인가하여, 강유전층(120) 내의 분극 동작이 제2 히스테리시스 루프(20)을 따르도록 상기 분극 동작을 단련할(training) 할 수 있다.
도 6a에서는 일 예로서, t2의 시간으로부터 t6의 시간까지인 제2 동작 전압(W2)의 첫번째 주기에 해당되는 제1 단위 전압(W2a) 및 t6의 시간으로부터 t10의 시간까지인 제2 동작 전압(W2)의 두번째 주기에 해당되는 제2 단위 전압(W2b)를 도시하고 있다. 비록, 도 6a에서는 제2 동작 전압(W2)으로서, 2개의 단위 전압(W2a, W2b)을 도시하고 있으나, 반드시 이에 한정되는 것은 아니고, 다양한 개수의 단위 전압이 인가될 수 있다. 도 6b에서는, 도 6a의 제2 동작 전압(W2)의 제1 단위 전압(W2a)을 확대하여 표현하고 있다.
일 실시 예에 있어서, 제1 및 제2 단위 전압(W2a, W2b)은 인가 시간에 따라 전압의 크기가 연속적으로 증감할 수 있다. 일 예로서, 제1 및 제2 단위 전압(W2a, W2b)은 상기 인가 시간에 따라, O V를 기준으로 서로 동일한 크기의 양의 피크 전압값과 음의 피크 전압값 사이를 왕복할 수 있다. 일 예로서, 제1 및 제2 단위 전압(W2a, W2b)은 아날로그 전압 신호일 수 있다. 일 실시 예에 있어서, 제1 및 제2 단위 전압(W2a, W2b)은, 시간 축을 따라 쇄기(wedge) 형태의 전압 파형을 가질 수 있다. 일 실시 예로서, t2의 시간으로부터 t3의 시간 동안 인가 전압의 진폭이 0 V로부터 제2 피크 전압값(?Vs1)까지 증가할 수 있다. 이어서, t3의 시간부터 t4의 시간 동안 인가 전압의 진폭이 제2 피크 전압값(-Vs1)으로부터 0 V로 감소할 수 있다. 이어서, t4의 시간부터 t5의 시간 동안 인가 전압의 진폭이 0 V로부터 제1 피크 전압값(Vs1)까지 증가할 수 있다. 이어서, t5의 시간부터 t6의 시간 동안 인가 전압의 진폭이 제1 피크 전압값(Vs1)으로부터 0 V로 감소할 수 있다.
일 실시 예에 있어서, 도 6b에 도시되는 바과 같이, t2의 시간으로부터 t6의 시간 동안 인가 전압의 증감율은 실질적으로 동일할 수 있다. 일 예로서, t2의 시간으로부터 t3의 시간까지, 및 t4의 시간부터 t5의 시간까지의 인가 전압 증가율(Ii)은 실질적으로 동일할 수 있다. t3의 시간으로부터 t4의 시간 동안, 및 t5의 시간부터 t6의 시간 동안의 인가 전압 감소율(-Ii)은 실질적으로 동일할 수 있다. 또한, 상기 인가 전압 증가율(Ii)과 상기 인가 전압 감소율(-Ii)은 절대치가 동일할 수 있다.
도 4a 및 도 6a를 다시 참조하면, 제1 동작 전압(W1)의 인가에 의해 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극이 저장된 강유전층(120)에 대해 제2 동작 전압(W2)을 다음과 같이 인가할 수 있다. 일 실시 예에서, t2의 시간으로부터 t3의 시간까지 0 V로부터 소정의 제2 피크 전압값(-Vs1)까지 전압의 크기를 증가시킨다. 상기 제2 피크 전압값(-Vs1)은 도 4a의 제2 히스테리시스 루프(20)의 제4 전계(-Es1)에 대응될 수 있다. 상기 제4 전계(-Es1)은 제1 히스테리시스 루프(10)의 제2 항전계(-Ec)보다 크기가 클 수 있다. 이에 따라, 강유전층(120) 내에서는 전체적으로, 양의 분극값으로부터 음의 분극값으로의 분극의 스위칭이 발생할 수 있다. 일 예로서, 상기 제2 피크 전압값(-Vs1)은 상기 제4 전계(-Es1)에 강유전층(120)의 두께를 곱하여 도출할 수 있다.
t3의 시간에서 강유전층(120)의 분극은 도 4a의 제2 히스테리시스 루프(20)의 제7 포인트(B3)에 도달할 수 있다. 이어서, t3의 시간으로부터 t4의 시간까지, 제2 피크 전압값(-Vs1)으로부터 O V로 인가 전압을 감소시킬 수 있다. 시간 t4에서 강유전층(120)의 분극은 제2 히스테리시스 루프(20) 상에서 제4 잔류 분극값(-P1)을 가지는 제8 포인트(B4)에 도달할 수 있다. 결과적으로, 진폭이 증감하는 전압을 t2의 시간으로부터 t4의 시간까지 인가하여, 제2 히스테리시스 루프(20) 상의 제4 잔류 분극값(-P1)을 가지는 잔류 분극을 생성할 수 있다.
이어서, t4의 시간으로부터 t5의 시간까지 0 V로부터 소정의 제1 피크 전압값(Vs1)까지 전압을 증가시킨다. 상기 제1 피크 전압값(Vs1)은 도 4a의 제2 히스테리시스 루프(20)의 제3 전계(Es1)에 대응될 수 있다. 상기 제3 전계(Es1)은 제1 히스테리시스 루프(10)의 제1 항전계(Ec) 보다 클 수 있다. 이에 따라, 강유전층(120) 내에서는 전체적으로, 음의 분극값으로부터 양의 분극값으로 분극의 스위칭이 발생할 수 있다. 일 예로서, 상기 제1 피크 전압값(Vs1)은 상기 제3 전계(Es1)에 강유전층(120)의 두께를 곱하여 도출할 수 있다. t5의 시간에서 강유전층(120)의 분극은 제2 히스테리시스 루프(20)의 제5 포인트(B1)에 도달할 수 있다. 이어서, t5의 시간으로부터 t6의 시간까지, 제1 피크 전압값(Vs1)으로부터 O V로 인가 전압을 감소시킬 수 있다. 시간 t6에서 강유전층(120)의 분극은 제2 히스테리시스 루프(20) 상에서 제3 잔류 분극값(P1)을 가지는 제6 포인트(B2)에 도달할 수 있다. 결과적으로, 전압값이 증감하는 전압을 t4의 시간으로부터 t6의 시간까지 인가하여, 제2 히스테리시스 루프(20) 상의 제3 잔류 분극값(P1)을 가지는 잔류 분극을 생성할 수 있다. 상기 제3 잔류 분극값(P1)을 가지는 잔류 분극은, 상기 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극과 동일한 분극 배향을 가지나, 분극의 크기가 작을 수 있다. 결과적으로, 제1 포화 잔류 분극값(Pr)을 가지는 분극을 제3 잔류 분극값(P1)을 가지는 분극으로 변환시킬 수 있다.
몇몇 다른 실시 예들에 있어서, 제2 동작 전압(W2)을 강유전층(120)에 인가할 때, 도 6a에서, t2 시간으로부터 t6 시간까지의 1 주기에 대응되는 제1 단위 전압(W2a)을 인가한 후에, t6 시간으로부터 t8 시간까지 제1 단위 전압(W2a)의 1/2 주기에 대응되는 전압을 추가로 인가할 수 있다. 그 결과, 상기 히스테리시스 루프(20)를 따라, 제4 잔류 분극값(-P1)을 가지는 잔류 분극을 생성할 수 있다.
상술한 바와 같이, 제2 동작 전압(W2)을 인가하는 과정은, 강유전층(120) 내에 상기 제3 및 제4 잔류 분극값(P1, P2)의 잔류 분극을 포함하는 새로운 강유전성 히스테리시스 거동을 생성하는 과정을 포함할 수 있다. 일 실시 예에 있어서, 제2 동작 전압(W2)을 인가하는 과정은 제1 단위 전압(W2a), 즉, t2 시간 내지 t6 시간 동안의 인가되는 전압을 적어도 1회 이상 인가하는 과정을 포함할 수 있다. 일 예로서, 도 6a에서는, 제1 단위 전압(W2a) 및 제2 단위 전압(W2b)이 인가되고 있다. 다른 실시 예로서, 제2 동작 전압(W2)을 인가하는 과정은, 상기 제2 동작 전압(W2)의 인가에 의해 생성되는 분극의 강유전성 히스테리시스 거동이 상기 인가되는 단위 전압 별로 실질적으로 동일할 때까지, 상기 단위 전압의 인가를 복수회 반복할 수 있다. 즉, 제2 동작 전압(W2)을 인가하는 과정은, t2 시간 내지 t6 시간 동안의 형성되는 1주기에 대응되는 상기 단위 전압을 복수회 반복하여 인가하는 과정으로 진행될 수 있다. 그 결과, 강유전층(120)의 분극 특성이 제2 히스테리시스 루프(20)를 따르도록 상기 분극 동작을 안정화시킬 수 있다. 제2 히스테리시스 루프(20)에 따르면, 강유전층(120)으로부터 상기 제2 동작 전압(W2)이 제거된 후에, 강유전층(120)은 제3 및 제4 잔류 분극값(P1, P2)을 새로운 포화 잔류 분극값으로 가지며, 제3 및 제4 전계(Es1, -Es1)를 새로운 포화 전계로 가질 수 있다.
도 7은 본 개시의 다른 실시 예에 있어서, 강유전 소자를 구동시키는 동작 전압을 개략적으로 나타내는 도면이다. 도 7의 강유전 소자의 동작은 도 4a의 제1 및 제2 히스테리시스 루프(10, 20) 및 도 5와 관련하여 상술한 강유전 소자(1)를 이용하여 설명될 수 있다.
도 7을 참조하면, 강유전층(120)에 제1 동작 전압(W1’)을 인가하여, 도 4a의 제1 히스테리시스 루프(10)를 따라 제1 포화 잔류 분극값(Pr)을 가지는 제2 포인트(A2)의 잔류 분극을 생성한다. 일 실시 예에서, 제1 동작 전압(W1’)은 소정의 시간 간격(△t0) 동안 일정하게 유지되는 소정의 전압값(Vo)을 가질 수 있다. 상기 전압값(Vo)은 도 6a에 도시된 제1 포화 전압값(Vs)보다 낮을 수 있다. 일 실시 예에 있어서, t0의 시간으로부터 ta의 시간까지 인가되는 전압값(Vo)의 총합은, 분극 스위칭에 의해 제1 포화 잔류 분극값을 획득하기위해 강유전층(120)에 제공되는 총 전기적 에너지에 대응될 수 있다. 따라서, 일정한 전압값(Vo)을 유지하는 펄스의 에너지를 충분한 시간 간격(△t0) 동안 강유전층(120)에 제공함으로써, 상기 펄스의 제거 후에 강유전층(120) 내의 잔류 분극이 제1 포화 잔류 분극값(Pr)을 가지도록 제어할 수 있다. 결과적으로, 강유전층(120)의 분극은 ta의 시간에서 도 4a의 제1 히스테리시스 루프(10)의 제1 포인트(A1)에 도달한 후에, 상기 제1 동작 전압(W1’)이 제거될 때, 제1 포화 잔류 분극값(Pr)을 가지는 제2 포인트(A2)에 도달할 수 있다.
이어서, 제1 포화 잔류 분극값(Pr)을 가지는 잔류 분극이 저장된 강유전층(120)에 대해 제2 동작 전압(W2’)을 인가한다. 도 7에 도시되는 바와 같이, 상기 제2 동작 전압(W2’)은 소정의 전압 범위, 즉, 제1 유지 전압값(Vo)과 제2 유지 전압값(-Vo) 사이에서 인가 시간에 따라 전압 진폭이 주기적으로 변화할 수 있다. 일 실시 예에서, 제2 동작 전압(W2’)은 복수의 단위 전압(W2a’, W2b’)을 포함할 수 있으며, 상기 단위 전압(W2a’, W2b’)은 인가 시간을 따라 주기적으로 반복되는 인가 전압의 최소 단위를 의미할 수 있다. 구체적으로, 도 7을 참조하면, 제2 동작 전압(W2’)은 ta의 시간으로부터 tc의 시간 까지인 제2 동작 전압(W2’)의 첫번째 주기에 해당되는 제1 단위 전압(W2a’) 및 tc의 시간으로부터 te의 시간까지인 제2 동작 전압(W2’)의 두번째 주기의 제2 단위 전압(W2b’)를 포함할 수 있다. 비록, 도 7에서는 제2 동작 전압(W2’)으로서, 2개의 단위 전압(W2a’, W2b’)을 도시하고 있으나, 반드시 이에 한정되는 것은 아니고, 다양한 개수의 단위 전압이 제2 동작 전압(W2’)으로서 강유전층(120)에 인가될 수 있다.
일 실시 예에서, 제1 및 제2 단위 전압(W2a’, W2b’)은 소정의 제1 시간 간격(△t1) 동안 양의 극성을 가지는 소정의 전압값 (Vo)을 유지하는 펄스 및 소정의 제2 시간 간격(△t2) 동안 음의 극성을 가지는 소정의 전압값 (-Vo)을 유지하는 펄스를 포함할 수 있다. 이 때, 제1 시간 간격(△t1) 및 제2 시간 간격(△t2)은 동일할 수 있다. 상기 제1 시간 간격(△t1) 동안 강유전층(120)에 제공되는 제1 유지 전압(Vo)의 총합이 제공하는 에너지는, 강유전층(120)의 분극을 제1 포화 잔류 분극값(Pr)을 가지는 제2 포인트(A2)에서, 제2 잔류 분극값(-P1)을 가지는 제8 포인트(B4)로 스위칭시킬 수 있다. 구체적으로, 강유전층(120)의 분극은 tb의 시간에서 도 4a의 제2 히스테리시스 루프(20)의 제7 포인트(B3)에 도달한 후에, 상기 음의 전압값(-Vo)의 인가 전압이 제거될 때, 제2 잔류 분극값(-P1)을 가지는 제8 포인트(B4)에 도달할 수 있다.
이어서, 제1 및 제2 단위 전압(W2a’, W2b’)은 제2 시간 간격(△t2) 동안, 양의 극성을 가지는 소정의 전압값(Vo)을 유지할 수 있다. 상기 제2 시간 간격(△t2) 동안 강유전층(120)에 제공되는 전압값(Vo)의 총합이 제공하는 에너지는, 강유전층(120)의 분극을 제2 잔류 분극값(-P1)을 가지는 제8 포인트(B4)에서, 제1 잔류 분극값(P1)을 가지는 제 6 포인트(B2)로 스위칭시킬 수 있다. 구체적으로, 강유전층(120)의 분극은 tc의 시간에서 도 4a의 제2 히스테리시스 루프(20)의 제5 포인트(B1)에 도달한 후에, 상기 양의 전압값(Vo)의 인가 전압이 제거될 때, 제1 잔류 분극값(P1)을 가지는 제6 포인트(B2)에 도달할 수 있다
몇몇 다른 실시 예들에 있어서, 도 7에서, ta 시간으로부터 tc 시간까지의 1 주기에 대응되는 제1 단위 전압(W2a’)을 인가한 후에, tc 시간으로부터 td 시간까지 1/2 주기에 대응되는 동작 전압을 추가로 인가할 수 있다. 그 결과, 강유전층(120)의 분극을 상기 히스테리시스 루프(20)를 따라, 제2 잔류 분극값(-P1)을 가지는 제8 포인트(B4)로 스위칭할 수 있다. 그 결과, 제2 잔류 분극값(-P1)을 가지는 잔류 분극을 저장할 수 있다.
상술한 바와 같이, 제2 동작 전압(W2’)을 인가하는 과정은, 강유전층(120) 내에 상기 제3 및 제4 잔류 분극값(P1, P2)을 가지는 잔류 분극을 포함하는 새로운 강유전성 히스테리시스 거동을 생성하는 과정을 포함할 수 있다. 일 실시 예에 있어서, 제2 동작 전압(W2’)을 인가하는 과정은 제1 단위 전압(W2a’), 즉, ta 시간 내지 tb 시간 동안의 인가되는 전압을 적어도 1회 이상 인가하는 과정을 포함할 수 있다. 일 예로서, 도 7에서는, 제1 단위 전압(W2a) 및 제2 단위 전압(W2b)이 인가되고 있다. 다른 실시 예로서, 제2 동작 전압(W2’)을 인가하는 과정은, 상기 제2 동작 전압(W2’)의 인가에 의해 생성되는 분극의 강유전성 히스테리시스 거동이 상기 인가되는 단위 전압 별로 실질적으로 동일할 때까지, 상기 단위 전압의 인가를 복수회 반복할 수 있다. 즉, 제2 동작 전압(W2’)을 인가하는 과정은, ta 시간 내지 tb 시간 동안의 형성되는 1주기에 대응되는 상기 단위 전압을 복수회 반복하여 인가하는 과정으로 진행될 수 있다. 그 결과, 강유전층(120)의 분극 특성이 제2 히스테리시스 루프(20)를 따르도록 상기 분극 동작을 안정화시킬 수 있다. 제2 히스테리시스 루프(20)에 따르면, 강유전층(120)으로부터 상기 제2 동작 전압(W2’)이 제거된 후에, 강유전층(120)은 제3 및 제4 잔류 분극값(P1, P2)을 새로운 포화 잔류 분극값으로 가지며, 제3 및 제4 전계(Es1, -Es1)를 새로운 포화 전계로 가질 수 있다.
도 8은 본 개시의 다른 실시 예에 따르는 복수 레벨의 분극 기록 방법을 개략적으로 설명하는 그래프이다. 도 8의 강유전 소자의 동작은 도 5와 관련하여 상술한 강유전 소자(1)를 이용하여 설명될 수 있다.
도 5, 도 6a 내지 도 6c, 도 7과 관련하여 상술한 강유전성 소자의 동작 방법과 실질적으로 동일한 동작을 수행함으로써, 강유전층(120)에 대하여, 도 8에 도시되는 제1 히스테리시스 루프(10)와 차별되는 서로 다른 히스테리시스 루프(30, 40)을 형성할 수 있다. 히스테리시스 루프(30, 40) 중 어느 하나는 도 4a에 도시되는 제2 히스테리시스 루프(20)와 동일할 수도 있으며, 다르게는 히스테리시스 루프(30, 40)는 도 4a에 도시되는 제2 히스테리시스 루프(20)와 다를 수 있다. 설명의 편의상 이하에서는 히스테리시스 루프(30, 40)를 각각 제3 히스테리시스 루프(30), 및 제4 히스테리시스 루프(40)로 명명한다.
도 8을 참조하면, 제1 히스테리시스 루프(10)를 따르는 강유전층(120)에 대해, 제9 포인트, 제10 포인트, 제11 포인트 및 제12 포인트(C1, C2, C3, C4)를 가지는 제3 히스테리시스 루프(30)를 생성시킬 수 있다. 이 때, 제10 포인트(C2)의 양의 포화 잔류 분극값(PC)은, 제4 포인트(A4)의 제2 포화 잔류 분극값(-Pr)을 가지는 강유전층(120)에 대하여, 양의 최대 전계(ESC)에 대응되는 전압을 인가한 후에, 상기 전압을 제거함으로써 획득할 수 있다. 제12 포인트(C4)의 음의 포화 잔류 분극값(-PC)은, 제2 포인트(A2)의 제1 포화 잔류 분극값(Pr)을 가지는 강유전층(120)에 대하여, 음의 최대 전계(-ESC)에 대응되는 전압을 인가한 후에, 상기 전압을 제거함으로써 획득할 수 있다. 상술한 바와 같이, 제1 히스테리시스 루프(10)을 따르는 강유전층(120)에 대해, 양의 최대 전계(ESC) 및 음의 최대 전계(-ESC) 사이의 전계에 대응되며, 주기적으로 크기가 변화하는 동작 전압을 인가함으로써, 제3 히스테리시스 루프(30)를 생성할 수 있다. 제3 히스테리시스 루프(30)는 소정의 항전계(ECC, -ECC)를 가질 수 있다.
또한, 제3 히스테리시스 루프(30)를 따르는 강유전층(120)에 대해, 제13 포인트, 제14 포인트, 제15 포인트 및 제16 포인트(D1, D2, D3, D4)를 가지는 제4 히스테리시스 루프(40)를 생성시킬 수 있다. 이 때, 제14 포인트(D2)의 양의 포화 잔류 분극값(PD)은, 제12 포인트(C4)의 음의 포화 잔류 분극값(-PC)을 가지는 강유전층(120)에 대하여, 양의 최대 전계(ESD)에 대응되는 전압을 인가한 후에, 상기 전압을 제거함으로써 획득할 수 있다. 제16 포인트(D4)의 음의 포화 잔류 분극값(-PD)은, 제10 포인트(C2)의 양의 포화 잔류 분극값(PC)을 가지는 강유전층(120)에 대하여, 음의 최대 전계(-ESD)에 대응되는 전압을 인가한 후에, 상기 전압을 제거함으로써 획득할 수 있다. 상술한 바와 같이, 제3 히스테리시스 루프(30)을 따르는 강유전층(120)에 대해, 양의 최대 전계(ESD) 및 음의 최대 전계(-ESD) 사이에서, 주기적으로 크기가 변화하는 동작 전압을 인가함으로써, 제4 히스테리시스 루프(40)를 생성할 수 있다. 제4 히스테리시스 루프(40)는 소정의 항전계(ECD, -ECD)를 가질 수 있다.
결과적으로, 제1 히스테리시스 루프(10) 상의 제1 및 제2 포화 잔류 분극값(Pr, -Pr) 보다 작은 잔류 분극값을 가지는 복수의 잔류 분극의 상태를 구현하여, 상기 복수의 잔류 분극의 상태에 각각 대응되는 복수의 정보 신호를 저장할 수 있다. 이때, 상기 복수의 잔류 분극은 각각 대응되는 히스테리시스 루프를 신뢰성 있게 따르도록 제어될 수 있다. 그 결과, 상기 복수의 잔류 분극은 강유전층(120) 내에서 에너지적으로 안정화될 수 있다.
도 9는 본 개시의 일 실시 예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다. 도 10은 본 개시의 일 실시 예에 따르는 강유전 소자의 동작 방법을 개략적으로 나타내는 도면이다.
도 9를 참조하면, 강유전 소자(1000)는 트랜지스터 형태의 비휘발성 메모리 소자일 수 있다. 강유전성 소자(1000)은 기판(1010), 및 기판(1010) 상에 순차적으로 배치되는 계면 절연층(1100), 강유전층(1200) 및 게이트 전극층(1300)을 포함할 수 있다. 또한, 강유전성 소자(1000)는 게이트 전극층(1300)의 양단의 기판(1010)에 배치되는 소스 전극(1020) 및 드레인 전극(1030)을 포함할 수 있다. 계면 절연층(1100) 하부의 기판(1010) 영역에는 채널층(1050)이 형성될 수 있다.
기판(1010)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(1010)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑되어 전도성을 가질 수 있다.
소스 전극(1020) 및 드레인 전극(1030)은 반도체 기판(101) 내에서 도펀트로 도핑된 영역일 수 있다. 소스 전극(1010) 및 드레인 전극(1030)은 반도체 기판(1010)의 도핑 타입과 반대인 도핑 타입으로 도핑된 영역일 수 있다.
계면 절연층(1100)은 기판(1010)과 강유전층(1200) 사이의 물질 교환을 억제하는 장벽층의 역할을 수행할 수 있다. 또한, 계면 절연층(1100)은 기판(1010)이 실리콘 기판이며, 강유전층(1200)이 하프늄 산화물층인 경우, 상기 실리콘 기판과 상기 하프늄 산화물층 사이에 배치됨으로써, 상기 실리콘 기판과 상기 하프늄 산화물층의 계면에 생성될 수 있는 결함을 억제할 수 있다. 계면 절연층(1100)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 또는 실리콘산질화물을 포함할 수 있다.
강유전층(1200)은 잔류 분극을 정보 신호를 저장하는 정보 저장층의 기능을 수행할 수 있다. 일 실시 예에 있어서, 강유전층(1200) 내부의 잔류 분극은 도 2a의 강유전층(120)과 같이, 전체 도메인에 걸쳐 제1 분극 배향(Pdn)을 가질 수 있다. 다른 실시 예에 있어서, 강유전층(1200) 내부의 잔류 분극은 도 2b의 강유전층(120)과 같이, 전체 도메인에 걸쳐 제2 분극 배향(Pup)을 가질 수 있다. 또다른 실시 예에 있어서, 강유전층(1200) 내부의 잔류 분극은 도 2c의 강유전층(120)과 같이 일부 도메인 내부에서는 제1 분극 배향(Pdn)을 가지고, 나머지 도메인 내부에서는 제2 분극 배향(Pup)을 가질 수 있다. 제1 분극 배향(Pdn)을 가지는 도메인과 제2 분극 배향(Pup)을 가지는 도메인의 비율에 따라, 복수 레벨의 잔류 분극 상태가 결정될 수 있다.
강유전층(1200)은 일 예로서, 하프늄 산화물, 지르코늄산화물, 또는 하프늄지르코늄 산화물을 포함할 수 있다. 다른 예로서, 강유전층(1200)은 PZT(lead zirconate titanate), SBT(strontium bismuth tantalite)와 같은 페로브스카이트 계 물질을 포함할 수 있다.
강유전층(1200) 상에는 게이트 전극층(1300)이 배치된다. 게이트 전극층(1300)은 전도성 물질을 포함할 수 있다. 게이트 전극층(1300)은 일 예로서, 일 예로서, 게이트 전극층(1300)은 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 또는 이들의 둘 이상의 조합을 포함할 수 있다.
게이트 전극층(1300)을 통해 강유전층(1200)에 소정의 기록 전압이 인가될 때, 강유전층(1200) 내에 복수 레벨의 잔류 분극값을 기록할 수 있다. 상기 소정의 기록 전압을 강유전층(1200)에 인가하는 방법은 도 5, 도 6a 내지 도 6c, 도 7과 관련하여 상술한 강유전성 소자의 동작 방법과 실질적으로 동일하다. 도 10을 참조하면, 상기 기록 전압을 인가하기 위해, 기판 전압(VB), 소스 전압(Vs) 및 드레인 전압(VD) 를 동일한 전위로 유지시킬 수 있다. 구체적으로, 기판(1010), 소스 전극(1020) 및 드레인 전극(1030)을 접지 상태로 유지할 수 있다. 그리고, 소정의 게이트 전압(VG)을 인가함으로써, 강유전층(1200) 내에 소정 레벨의 잔류 분극을 기록할 수 있다. 상기 소정의 게이트 전압(VG)은 도 5, 도 6a 내지 도 6c, 도 7과 관련하여 상술한 제2 동작 전압(W2, W2’))과 실질적으로 동일할 수 있다. 게이트 전극층(1300)을 통해 강유전층(1200)에 소정의 읽기 전압이 인가될 때, 강유전층(1200) 내에 저장된 잔류 분극값을 판독할 수 있다. 도 10을 참조하면, 기판(1010)과 게이트 전극층(1300)에 인가되는 게이트 전압(VG) 및 기판 전압(VB)을 제어하여, 소정의 문턱 전압 이상의 읽기 전압이 기판(1010)과 게이트 전극층(1300) 사이에 인가되도록 한다. 이에 따라, 기판(1010)에 채널층(1050)이 형성될 수 있다. 이때, 강유전층(1200) 내의 저장된 잔류 분극의 크기에 따라 서로 다른 유형 및 서로 다른 량의 전하가 채널층(1050)으로 유도될 수 있다. 일 실시 예에 있어서, NMOS 트랜지스터 형태를 가지는 강유전 소자(1000)의 게이트 전극(1300)에 저장된 제1 분극 배향(Pdn)을 가지는 잔류 분극은 기판(1010)으로부터 전자를 채널층(1050)으로 유도할 수 있다. 상기 잔류 분극 중 제1 분극 배향(Pdn)을 가지는 분극의 비율이 커질수록 채널층(1050)으로 유도되는 전자의 밀도는 증가할 수 있다. 이어서, 소스 전압(Vs) 및 드레인 전압(VD)을 제어하여, 소스 전극(1020)과 드레인 전극(1030) 간 전압을 인가하여, 채널층(1050)을 통해 동작 전류가 흐르도록 할 수 있다. 상기 동작 전류를 측정하여, 강유전층(1200)에 저장된 잔류 분극의 크기를 판정할 수 있다. 일 예로서, 채널층(1050)으로 유도되는 전자의 밀도가 커질 수록, 채널층(1050)의 두께가 증가함으로써, 상대적으로 큰 동작 전류가 측정될 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2: 강유전 소자,
10 20 30: 제1 내지 제3 히스테리시스 루프,
110: 제1 전극층, 120: 강유전층, 130: 제2 전극층,
1010: 기판, 1020: 소스 전극, 1030: 드레인 전극,
1050: 채널층, 1100: 게이트 절연층,
1200: 강유전층, 1300: 게이트 전극층.

Claims (18)

  1. 순차적으로 배치되는 제1 전극층, 강유전층 및 제2 전극층을 포함하고, 상기 강유전층 내에 제1 잔류 분극이 기록된 강유전 소자를 제공하는 과정; 및
    상기 제1 및 제2 전극층 사이에 동작 전압을 인가하여, 상기 제1 잔류 분극과 서로 다른 절대치의 분극값을 가지는 제2 잔류 분극을 상기 강유전층에 기록하는 과정을 포함하되,
    상기 동작 전압은, 소정의 전압 범위 사이에서 인가 시간에 따라 전압 진폭이 주기적으로 변화하는
    강유전 소자의 구동 방법.
  2. 제1 항에 있어서,
    상기 동작 전압은 복수의 단위 전압을 포함하고,
    상기 단위 전압은 상기 인가 시간을 따라 주기적으로 반복되는 인가 전압의 최소 단위인
    강유전 소자의 구동 방법.
  3. 제1 항에 있어서,
    상기 동작 전압은
    상기 인가 시간에 따라, O V를 기준으로 서로 동일한 크기의 양의 피크 전압과 음의 피크 전압 사이에서 변화하는
    강유전 소자의 구동 방법.
  4. 제1 항에 있어서,
    상기 동작 전압은
    상기 인가 시간에 따라 전압의 크기가 연속적으로 증감하는
    강유전 소자의 구동 방법.

  5. 제4 항에 있어서,
    상기 주기 함수인 전압은
    아날로그 전압 신호인
    강유전 소자의 구동 방법.
  6. 제3 항에 있어서,
    상기 동작 전압은
    소정의 시간 간격 동안 양의 극성을 가지는 소정의 전압값을 유지하는 펄스 및 소정의 시간 간격 동안 음의 극성을 가지는 소정의 전압값을 유지하는 펄스를 포함하는
    강유전 소자의 구동 방법.
  7. 제1 항에 있어서,
    상기 동작 전압을 인가하는 과정은,
    상기 강유전층 내에 상기 제2 잔류 분극을 포함하는 강유전성 히스테리시스 거동을 생성하는 과정을 포함하는
    강유전 소자의 구동 방법.
  8. 제7 항에 있어서,
    상기 동작 전압을 인가하는 과정은,
    상기 강유전성 히스테리시스 거동을 복수회 반복하는 과정을 포함하는
    강유전 소자의 구동 방법.
  9. 제1 항에 있어서,
    상기 제1 잔류 분극의 분극 배향과 상기 제2 잔류 분극의 분극 배향은 동일한
    강유전 소자의 구동 방법.
  10. 제1 항에 있어서,
    상기 제2 잔류 분극의 분극값은 상기 제1 잔류 분극의 분극값보다 작은
    강유전 소자의 구동 방법.
  11. 순차적으로 배치되는 제1 전극층, 강유전층 및 제2 전극층을 포함하는 강유전 소자를 제공하는 과정; 및
    상기 강유전층에 대한 최대 잔류 분극을 생성하는 제1 포화 전계 보다 낮은 제2 포화 전계를 제공하는 동작 전압을 상기 강유전층에 인가하여, 상기 최대 잔류 분극 보다 작은 소정의 잔류 분극을 상기 강유전층에 기록하는 과정을 포함하되,
    상기 동작 전압을 인가하는 과정은,
    상기 강유전층 내에 상기 소정의 잔류 분극을 포함하는 새로운 강유전성 히스테리시스 거동을 생성시키는 과정을 포함하는
    강유전 소자의 구동 방법.
  12. 상기 동작 전압은 복수의 단위 전압을 포함하고,
    상기 단위 전압은 상기 인가 시간을 따라 주기적으로 반복되는 인가 전압의 최소 단위인
    강유전 소자의 구동 방법.
  13. 제12 항에 있어서,
    상기 동작 전압을 인가하는 과정은,
    상기 강유전성 히스테리시스 거동을 복수회 반복하는 과정을 포함하는
    강유전 소자의 구동 방법.
  14. 제11 항에 있어서,
    상기 소정의 잔류 분극의 분극 배향과 상기 최대 잔류 분극의 분극 배향은 동일한
    강유전 소자의 구동 방법.
  15. 제11 항에 있어서,
    상기 동작 전압은, 인가 시간에 따라 0 V를 기준으로 서로 동일한 크기를 가지는 양의 피크 전압값과 음의 피크 전압값 사이에서 주기적으로 변화하는
    강유전 소자의 구동 방법.
  16. 제11 항에 있어서,
    상기 동작 전압은
    상기 인가 시간에 따라 전압의 크기가 연속적으로 증감하는
    강유전 소자의 구동 방법.
  17. 제11 항에 있어서,
    상기 동작 전압은
    아날로그 전압 신호인
    강유전 소자의 구동 방법.
  18. 제12 항에 있어서,
    상기 동작 전압은
    소정의 시간 간격 동안 양의 극성을 가지는 소정의 전압값을 유지하는 펄스 및 소정의 시간 간격 동안 음의 극성을 가지는 소정의 전압값을 유지하는 펄스를 포함하는
    강유전 소자의 구동 방법.

KR1020170152635A 2017-11-15 2017-11-15 강유전 소자의 구동 방법 KR20190055661A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170152635A KR20190055661A (ko) 2017-11-15 2017-11-15 강유전 소자의 구동 방법
US16/013,957 US10529404B2 (en) 2017-11-15 2018-06-21 Method of operating ferroelectric device
CN201810790842.XA CN109785878B (zh) 2017-11-15 2018-07-18 操作铁电器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170152635A KR20190055661A (ko) 2017-11-15 2017-11-15 강유전 소자의 구동 방법

Publications (1)

Publication Number Publication Date
KR20190055661A true KR20190055661A (ko) 2019-05-23

Family

ID=66432418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170152635A KR20190055661A (ko) 2017-11-15 2017-11-15 강유전 소자의 구동 방법

Country Status (3)

Country Link
US (1) US10529404B2 (ko)
KR (1) KR20190055661A (ko)
CN (1) CN109785878B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148495A (ko) 2020-05-28 2021-12-08 중앙대학교 산학협력단 전기 정지 마찰력을 이용한 가변 강성 메커니즘
KR20220097746A (ko) 2020-12-31 2022-07-08 중앙대학교 산학협력단 전기 정지 마찰력을 이용한 가변 강성 근력보조장치 및 그 제어방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138997A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
US11868621B2 (en) * 2021-06-22 2024-01-09 Seagate Technology Llc Data storage with multi-level read destructive memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214939B2 (ja) * 1993-02-12 2001-10-02 シャープ株式会社 液晶表示装置の駆動方法
JP2005085431A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
KR100695139B1 (ko) * 2005-02-07 2007-03-14 삼성전자주식회사 강유전체 기록 매체 및 그의 기록 방법
EP2345071B1 (en) * 2008-09-23 2013-05-01 National University of Singapore Graphene memory cell and fabrication methods thereof
JP2010079941A (ja) 2008-09-24 2010-04-08 National Institute Of Advanced Industrial Science & Technology 半導体不揮発記憶装置
FR2973553B1 (fr) * 2011-03-31 2013-03-29 Thales Sa Procédé de mise en oeuvre d'une jonction tunnel ferroelectrique, dispositif comprenant une jonction tunnel ferroelectrique et utilisation d'un tel dispositif
US8867256B2 (en) 2012-09-25 2014-10-21 Palo Alto Research Center Incorporated Systems and methods for writing and non-destructively reading ferroelectric memories
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
US9558804B2 (en) * 2014-07-23 2017-01-31 Namlab Ggmbh Charge storage ferroelectric memory hybrid and erase scheme
US9449979B2 (en) * 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
EP3128534B1 (en) * 2015-08-07 2021-02-17 IMEC vzw Ferroelectric memory device and fabrication method thereof
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
KR20180106662A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자
KR20180134124A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10395715B2 (en) * 2017-08-25 2019-08-27 Micron Technology, Inc. Self-referencing memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148495A (ko) 2020-05-28 2021-12-08 중앙대학교 산학협력단 전기 정지 마찰력을 이용한 가변 강성 메커니즘
KR20220097746A (ko) 2020-12-31 2022-07-08 중앙대학교 산학협력단 전기 정지 마찰력을 이용한 가변 강성 근력보조장치 및 그 제어방법

Also Published As

Publication number Publication date
US10529404B2 (en) 2020-01-07
CN109785878B (zh) 2023-07-25
US20190147935A1 (en) 2019-05-16
CN109785878A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
JP6737862B2 (ja) 強誘電体メモリセルを動作させる方法および関連する強誘電体メモリセル
KR20190055661A (ko) 강유전 소자의 구동 방법
US6714435B1 (en) Ferroelectric transistor for storing two data bits
KR100258751B1 (ko) 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법
US11094820B2 (en) Mobile ferroelectric single domain wall implementation of a symmetric resistive processing unit
KR20190008048A (ko) 강유전성 메모리 소자
JP2008270313A (ja) 半導体記憶素子
JPH07202227A (ja) トンネルダイオード
US11430510B2 (en) Multi-level ferroelectric field-effect transistor devices
US6580632B2 (en) Semiconductor memory device, method for driving the same and method for fabricating the same
US6888736B2 (en) Ferroelectric transistor for storing two data bits
CN113948581B (zh) 存储器单元、存储器单元布置及其方法
US8406037B2 (en) Apparatus and a method
KR20030009073A (ko) 반도체 기억장치 및 그 구동방법
KR100559009B1 (ko) 메모리 셀의 강유전성 트랜지스터에 대한 상태 판독 및 저장 방법과, 메모리 행렬
KR20010051175A (ko) 비휘발성 메모리에 적용 가능한 터널링 트랜지스터
US6455883B2 (en) Nonvolatile semiconductor memory
JPH07202138A (ja) 強誘電体記憶素子
JP3805659B2 (ja) 半導体記憶装置の駆動方法
JPH06224384A (ja) 半導体記憶装置
US20240224528A1 (en) Transistor coupled to terminals for injecting charge carriers into pair of spacers
KR101850212B1 (ko) 불휘발성 강유전체 인버터 및 작동방법
JPH0629549A (ja) 電界効果トランジスタ
JP4100958B2 (ja) 強誘電体メモリ素子とその製造方法
Liu Classical And Coulomb Blockade Iii-v Multi-gate Quantum Well Field Effect Transistors For Ultra Low Power Logic Applications