KR20190048390A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20190048390A
KR20190048390A KR1020170143311A KR20170143311A KR20190048390A KR 20190048390 A KR20190048390 A KR 20190048390A KR 1020170143311 A KR1020170143311 A KR 1020170143311A KR 20170143311 A KR20170143311 A KR 20170143311A KR 20190048390 A KR20190048390 A KR 20190048390A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
gate
gate insulating
source electrode
Prior art date
Application number
KR1020170143311A
Other languages
English (en)
Other versions
KR102431929B1 (ko
Inventor
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170143311A priority Critical patent/KR102431929B1/ko
Priority to US16/154,717 priority patent/US10461141B2/en
Priority to CN201811181556.XA priority patent/CN109728033B/zh
Publication of KR20190048390A publication Critical patent/KR20190048390A/ko
Application granted granted Critical
Publication of KR102431929B1 publication Critical patent/KR102431929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3211—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막 트랜지스터의 특성, 표시장치의 개구율 및 생산성을 향상시킬 수 있는 표시장치 및 그 제조방법에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치는 기판, 상기 기판 상에 위치하는 반도체층, 상기 반도체층 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하는 게이트 전극, 상기 반도체층 상에 위치하며, 상기 반도체층에 각각 컨택하는 소스 전극 및 드레인 전극, 및 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 패시베이션막을 포함하며, 상기 패시베이션막이 상기 반도체층에 컨택한다.

Description

표시장치 및 그 제조방법{Display Device And Method for Manufacturing Of The Same}
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 보다 자세하게는 박막 트랜지스터의 특성, 표시장치의 개구율 및 생산성을 향상시킬 수 있는 표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.
이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.
유기발광표시장치는 크게 복수의 박막 트랜지스터들과 빛을 발광하는 유기발광 다이오드로 구성될 수 있다. 박막 트랜지스터와 유기발광 다이오드는 복수의 마스크를 이용한 포토리소그래피 공정 등을 통해 제조된다. 그러나 박막 트랜지스터를 구성하기 위한 층(layer) 구성이 많기 때문에 박막 트랜지스터의 크기가 커진다. 또한, 박막 트랜지스터와 유기발광 다이오드를 제조하기 위해 많은 마스크가 소비되므로, 생산성이 저하되고 제조비용이 증가되는 문제가 있다.
따라서, 본 발명은 박막 트랜지스터의 특성, 표시장치의 개구율 및 생산성을 향상시킬 수 있는 표시장치 및 그 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 기판, 상기 기판 상에 위치하는 반도체층, 상기 반도체층 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하는 게이트 전극, 상기 반도체층 상에 위치하며, 상기 반도체층에 각각 컨택하는 소스 전극 및 드레인 전극, 및 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 패시베이션막을 포함하며, 상기 패시베이션막이 상기 반도체층에 컨택한다.
상기 게이트 절연막은 상기 반도체층의 양측을 노출하는 콘택홀들을 포함하며, 상기 소스 전극, 상기 드레인 전극 및 상기 패시베이션막은 상기 콘택홀들을 통해 상기 반도체층에 컨택한다.
상기 소스 전극 및 상기 드레인 전극은 상기 게이트 절연막의 측면과 상면에 직접 컨택한다.
상기 소스 전극 및 드레인 전극은 각각 상기 반도체층과 중첩되는 영역 전체가 상기 반도체층에 컨택한다.
상기 소스 전극 및 드레인 전극은 상기 게이트 절연패턴과 이격된다.
상기 게이트 절연패턴은 상기 게이트 전극의 크기보다 크게 이루어진다.
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 게이트 전극 물질로 이루어진다.
상기 소스 전극 또는 드레인 전극에 연결된 제1 전극을 더 포함한다.
또한, 본 발명의 일 실시예에 따른 표시장치의 제조방법은 기판 상에 반도체층을 형성하는 단계, 상기 반도체층 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막이 형성된 상기 기판 상에 게이트 전극물질을 적층하고 한 매의 마스크를 이용하여, 게이트 전극을 형성하고 상기 반도체층의 일측에 컨택하는 소스 전극 및 상기 반도체층의 타측에 컨택하는 드레인 전극을 형성하는 단계, 및 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 패시베이션막을 형성하는 단계를 포함하며, 상기 패시베이션막이 상기 반도체층에 컨택한다.
상기 게이트 절연막에 상기 반도체층의 양측을 노출하는 콘택홀들을 형성하는 단계를 더 포함하며, 상기 소스 전극, 상기 드레인 전극 및 상기 패시베이션막은 상기 콘택홀들을 통해 상기 반도체층에 컨택한다.
상기 게이트 절연막을 형성한 후, 상기 게이트 절연막을 식각하여 상기 게이트 전극과 중첩하는 게이트 절연패턴을 형성하는 단계를 더 포함한다.
상기 소스 전극 및 드레인 전극은 각각 상기 반도체층과 중첩되는 영역 전체가 상기 반도체층에 컨택한다.
또한, 본 발명의 일 실시예에 따른 표시장치는 게이트 라인, 데이터 라인 및 전원 라인의 교차로 정의된 복수의 서브픽셀, 상기 복수의 서브픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 센싱 트랜지스터를 포함하고, 상기 스위칭 트랜지스터의 반도체층은 게이트 패턴을 통해 상기 데이터 라인과 연결되며, 상기 반도체층은 상기 게이트 패턴과 중첩되는 영역 전체가 상기 게이트 패턴과 컨택한다.
상기 데이터 라인을 덮으며, 상기 데이터 라인을 노출하는 관통홀을 포함하는 버퍼층을 더 포함하며, 상기 게이트 패턴은 상기 데이터 라인 및 상기 버퍼층과 컨택한다.
상기 반도체층은 상기 관통홀과 이격된다.
본 발명의 실시예에 따른 표시장치는 1매의 마스크로 게이트 전극, 소스 전극 및 드레인 전극을 형성함으로써 마스크 개수를 줄여 생산성을 향상시킬 수 있는 이점이 있다.
또한, 본 발명의 실시예에 따른 표시장치는 게이트 전극과 반도체층 사이에만 게이트 절연패턴을 형성함으로써, 반도체층과 컨택하는 소스 전극 및 드레인 전극의 컨택 면적을 증가시킬 수 있다. 따라서, 반도체층과 소스 전극 및 드레인 전극 사이의 컨택 저항을 줄여 박막 트랜지스터의 특성을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 표시장치는 게이트 전극과 반도체층 사이에만 게이트 절연패턴을 형성함으로써, 콘택홀이 형성되지 않아 그만큼 박막 트랜지스터의 크기를 줄일 수 있다. 따라서, 박막 트랜지스터의 크기가 줄어든 만큼 서브픽셀의 개구율을 증가시킬 수 있는 이점이 있다.
도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브픽셀의 개략적인 회로도.
도 3은 서브픽셀의 구체 회로도.
도 4는 표시 패널의 구조를 나타낸 단면도.
도 5는 본 발명에 따른 서브픽셀의 평면 레이아웃을 개략적으로 나타낸 도면.
도 6은 본 발명에 따라 도 5의 회로영역을 더욱 상세히 나타낸 도면.
도 7은 도 6의 절취선 I-I'에 따른 단면도.
도 8은 본 발명의 제1 실시예에 따른 표시장치의 서브픽셀의 평면 구조를 나타낸 도면.
도 9는 도 8의 절취선 Ⅱ-Ⅱ'에 따른 단면도.
도 10a 내지 도 10e는 본 발명의 제1 실시예에 따른 표시장치의 서브픽셀의 제조방법을 공정별로 나타낸 단면도.
도 11은 본 발명의 일 실시예에 따른 센싱 트랜지스터를 나타낸 평면도.
도 12는 본 발명의 제2 실시예에 따른 서브픽셀을 나타낸 평면도.
도 13은 도 12의 절취선 Ⅲ-Ⅲ'에 따라 절취한 단면도.
도 14는 본 발명의 제2 실시예에 따른 센싱 트랜지스터를 나타낸 평면도.
도 15는 도 8의 AA 영역을 확대한 도면.
도 16은 도 15의 절취선 Ⅳ-Ⅳ'에 따라 절취한 단면도.
도 17은 도 12의 BB 영역을 확대한 도면.
도 18은 도 17의 절취선 Ⅴ-Ⅴ'에 따라 절취한 단면도.
도 19는 도 12의 BB 영역의 다른 구조를 나타낸 도면.
도 20은 도 19의 절취선 Ⅵ-Ⅵ'에 따라 절취한 단면도.
도 21a 내지 도 21g는 본 발명의 일 실시예에 따른 표시장치의 서브픽셀의 제조방법을 공정별로 나타낸 단면도.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명에 따른 표시장치는 유리 기판 또는 플렉서블 기판 상에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.
도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브픽셀의 개략적인 회로도이며, 도 3은 서브픽셀의 구체 회로도이고, 도 4는 표시 패널의 구조를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 유기발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.
영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(140)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(SP)을 포함한다.
서브픽셀들(SP)은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함하거나 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한다. 서브픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.
스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 스캔신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원 라인(EVDD)(고전위전압)과 캐소드 전원 라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광 다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱 라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 전극과 유기발광 다이오드(OLED)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱 노드에 공급하거나 구동 트랜지스터(DR)의 센싱 노드 또는 센싱 라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제1 데이터 라인(DL1)에 제1전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 제2 전극이 연결된다. 구동 트랜지스터(DR)는 전원 라인(EVDD)에 제1전극이 연결되고 유기발광 다이오드(OLED)의 애노드 전극에 제2 전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 제1 전극이 연결되고 유기발광 다이오드(OLED)의 애노드 전극에 제2 전극이 연결된다. 유기발광 다이오드(OLED)는 구동 트랜지스터(DR)의 제2 전극에 애노드 전극이 연결되고 제2 전원 라인(EVSS)에 캐소드 전극이 연결된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)에 제1 전극이 연결되고 센싱 노드인 유기발광 다이오드(OLED)의 애노드 전극 및 구동 트랜지스터(DR)의 제2 전극에 제2 전극이 연결된다.
센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)에 게이트 전극이 연결되고, 센싱 트랜지스터(ST)는 제2 게이트 라인(GL2)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(GL1)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(GL2)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트 전극에 연결된 제1 게이트 라인(GL1)과 센싱 트랜지스터(ST)의 게이트 전극에 연결된 제2 게이트 라인(GL2)은 공통으로 공유하도록 연결될 수 있다.
센싱 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(VREF)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.
이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(LS)은 차광 특성을 갖도록 복층(이종 금속의 복층)의 금속층으로 선택된다.
기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기발광 다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.
도 4에 도시된 바와 같이, 기판(또는 박막 트랜지스터 기판)(SUB1)의 표시영역(AA) 상에는 도 3에서 설명된 회로를 기반으로 서브픽셀들이 형성된다. 표시영역(AA) 상에 형성된 서브픽셀들은 보호필름(또는 보호기판)(SUB2)에 의해 밀봉된다. 기타 미설명된 NA는 비표시영역을 의미한다. 기판(SUB1)은 유리나 연성을 갖는 재료로 선택될 수 있다.
서브픽셀들은 표시영역(AA) 상에서 적색(R), 백색(W), 청색(B) 및 녹색(G)의 순으로 수평 또는 수직하게 배치된다. 그리고 서브픽셀들은 적색(R), 백색(W), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 된다. 그러나 서브픽셀들의 배치 순서는 발광재료, 발광면적, 보상회로의 구성(또는 구조) 등에 따라 다양하게 변경될 수 있다. 또한, 서브픽셀들은 적색(R), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 될 수 있다.
도 5는 본 발명에 따른 서브픽셀의 평면 레이아웃을 개략적으로 나타낸 도면이고, 도 6은 본 발명에 따라 도 5의 회로영역을 더욱 상세히 나타낸 도면이고, 도 7은 도 6의 절취선 I-I'에 따른 단면도이다.
도 4 및 도 5에 도시된 바와 같이, 제1 기판(SUB1)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기발광 다이오드(발광소자)가 형성되고, 회로영역(DRA)에는 유기발광 다이오드를 구동하는 스위칭, 센싱 및 구동 트랜지스터 등을 포함하는 회로가 형성된다. 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기발광 다이오드가 빛을 발광하게 된다. 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4) 사이에 위치하는 "WA"는 배선영역으로서, 전원 라인(EVDD), 센싱 라인(VREF), 제1 내지 제4 데이터 라인들(DL1 ~ DL4)이 배치된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)을 가로지르며 배치된다.
전원 라인(EVDD), 센싱 라인(VREF), 제1 내지 제4 데이터 라인들(DL1 ~ DL4)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 센싱 라인(VREF)은 센싱 연결라인(VREFC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 트랜지스터(미도시)에 연결된다. 전원 라인(EVDD)은 전원 연결라인(EVDDC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 구동 트랜지스터(미도시)에 연결된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 및 스위칭 트랜지스터(미도시)에 연결된다.
도 6을 참조하여 제1 서브픽셀(SPn1)의 구조를 예로 설명한다.
도 5 및 도 6을 참조하면, 제1 서브픽셀(SPn1)은, 제1 및 제2 게이트 라인들(GL1, GL2)과 제1 데이터 라인(DL1)이 교차하여 정의된다. 제1 서브픽셀(SPn1)은 구동 트랜지스터(DR), 센싱 트랜지스터(ST), 스위칭 트랜지스터(SW), 커패시터(Cst) 및 유기발광 다이오드(OLED)를 포함한다.
발광영역(EMA)에는 유기발광 다이오드(OLED)의 제1 전극(ANO)이 배치되어 있고, 회로영역(DRA)에는 구동 트랜지스터(DR), 커패시터(Cst), 센싱 트랜지스터(ST) 및 스위칭 트랜지스터(SW)가 배치된다. 센싱 트랜지스터(ST)에는 앞선 도 5에 도시된 센싱 라인(VREF)으로부터 연결된 센싱 연결라인(VREFC)이 연결된다.
도 7을 참조하여 센싱 트랜지스터(ST), 구동 트랜지스터(DR) 및 커패시터(Cst)의 단면 구조를 살펴보면 다음과 같다.
기판(SUB1) 상에 센싱 트랜지스터(ST), 커패시터(Cst) 및 구동 트랜지스터(DR)가 배치된다. 광차단층(LS)은 기판(SUB1) 상에 배치되어 커패시터(Cst) 및 구동 트랜지스터(DR)의 채널과 중첩된다. 버퍼층(BUF)은 광차단층(LS)을 포함한 기판(SUB1) 전면에 배치된다.
버퍼층(BUF) 상에 일부에는 제1 반도체층(SACT), 제2 게이트 라인(GL2), 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)을 포함하는 센싱 트랜지스터(ST)가 배치된다. 제1 반도체층(SACT)과 제2 게이트 라인(GL2) 사이에는 게이트 절연막(GI)이 배치되어 이들을 절연시킨다. 제2 게이트 라인(GL2) 상에 층간 절연막(ILD)이 배치되고, 층간 절연막(ILD) 상에 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)이 배치된다. 층간 절연막(ILD)은 제1 반도체층(SACT)의 일부를 노출시키는 콘택홀들(CH)이 형성된다. 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)은 콘택홀들(CH)을 통해 제1 반도체층(SACT)에 컨택하여 연결된다.
상기 버퍼층(BUF) 상의 다른 일부에는 제2 반도체층(DACT), 제1 게이트 전극(DGAT), 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)이 배치되어 구동 트랜지스터(DR)를 구성한다. 제2 반도체층(DACT)과 제1 게이트 전극(DGAT) 사이에는 게이트 절연막(GI)이 배치되어 이들을 절연시킨다. 제1 게이트 전극(DGAT) 상에 층간 절연막(ILD)이 배치되고, 층간 절연막(ILD) 상에 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)이 배치된다. 층간 절연막(ILD)은 제2 반도체층(DACT)의 일부를 노출시키는 콘택홀들(CH)이 형성된다.
한편, 센싱 트랜지스터(ST)와 구동 트랜지스터(DR) 사이에는 커패시터(Cst)가 배치된다. 커패시터(Cst)는 광차단층(LS)과 중간 전극(CACT) 사이에 버퍼층(BUF)이 배치되어 정전용량을 형성한다. 또한, 커패시터(Cst)는 중간 전극(CACT)과 구동 트랜지스터(TR)의 제2 소스 전극(DSD1) 사이에 층간 절연막(ILD)이 배치되어 정전용량을 형성한다. 따라서, 커패시터(Cst)는 2중 커패시터로서 작용한다.
센싱 트랜지스터(ST), 구동 트랜지스터(DR) 및 커패시터(Cst) 상에 패시베이션막(PAS)이 배치되고, 이들을 평탄화를 위한 오버코트층(OC)이 배치된다. 오버코트층(OC)과 패시베이션막(PAS)은 구동 트랜지스터(DR)의 제2 소스 전극(DSD1)을 노출시키는 패시홀(PASH)이 배치된다. 오버코트층(OC) 상에 제1 전극(PXL)이 배치되어 패시홀(PASH)을 통해 제2 소스 전극(DSD1)과 연결된다. 제1 전극(PXL) 상에는 화소를 정의하기 위한 뱅크층(BNK)이 위치한다. 도시하지 않았지만, 뱅크층(BNK) 상에는 광을 발광하는 발광층과 제2 전극이 배치되어, 제1 전극(PXL), 발광층 및 제2 전극을 포함하는 유기발광 다이오드가 구비된다.
전술한 도 7의 구조에 따른 표시장치는 광차단층, 반도체층, 게이트 전극, 콘택홀, 소스/드레인 전극, 패시홀(2번), 제1 전극, 뱅크층, 발광층, 제2 전극의 총 11개의 마스크가 필요하다.
이하 개시하는 본 발명의 실시예들에서는 표시장치 제조시 사용되는 마스크의 개수를 줄일 수 있는 표시장치를 개시한다.
<제1 실시예>
도 8은 본 발명의 제1 실시예에 따른 표시장치의 서브픽셀의 평면 구조를 나타낸 도면이고, 도 9는 도 8의 절취선 Ⅱ-Ⅱ'에 따른 단면도이다.
전술한 도 5 및 도 8을 함께 참조하면, 제1 서브픽셀(SPn1)은, 제1 및 제2 게이트 라인들(GL1, GL2)과 제1 데이터 라인(DL1)이 교차하여 정의된다. 제1 서브픽셀(SPn1)은 구동 트랜지스터(DR), 센싱 트랜지스터(ST), 스위칭 트랜지스터(SW), 커패시터(Cst) 및 유기발광 다이오드(OLED)를 포함한다.
발광영역(EMA)에는 유기발광 다이오드(OLED)의 제1 전극(ANO)이 배치되어 있고, 회로영역(DRA)에는 구동 트랜지스터(DR), 커패시터(Cst), 센싱 트랜지스터(ST) 및 스위칭 트랜지스터(SW)가 배치된다. 예를 들어, 센싱 트랜지스터(ST)는 게이트 전극으로 작용하는 제2 게이트 라인(GL2), 제1 드레인 전극(SSD2), 제1 소스 전극(SSD1) 및 제1 반도체층(SACT)으로 구성된다. 센싱 트랜지스터(ST)의 제1 드레인 전극(SSD2)은 앞선 도 5에 도시된 센싱 라인(VREF)으로부터 연결된 센싱 연결라인(VREFC)과 일체로 이루어진다.
본 발명의 도 8에 도시된 각 서브픽셀에서 가로 방향으로 배열된 라인들 예를 들어, 제1 및 제2 게이트 라인(GL1, GL2), 센싱 연결라인(VREFC) 및 전원 연결라인(EVDDC)은 게이트 전극물질로 이루어진다. 그리고 세로 방향으로 배열된 라인들 예를 들어, 제1 데이터 라인(DL1)과 전원 라인(EVDD)은 광차단층 물질로 이루어진다.
도 9를 참조하여 센싱 트랜지스터(ST), 구동 트랜지스터(DR) 및 커패시터(Cst)의 단면 구조를 살펴보면 다음과 같다.
기판(SUB1) 상에 센싱 트랜지스터(ST), 커패시터(Cst) 및 구동 트랜지스터(DR)가 배치된다. 광차단층(LS)은 기판(SUB1) 상에 배치되어 커패시터(Cst) 및 구동 트랜지스터(DR)의 채널과 중첩된다. 버퍼층(BUF)은 광차단층(LS)을 포함한 기판(SUB1) 전면에 배치된다.
버퍼층(BUF) 상에 일부에는 제1 반도체층(SACT), 제2 게이트 라인(GL2), 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)이 배치되어 센싱 트랜지스터(ST)를 구성한다. 제1 반도체층(SACT)과 제2 게이트 라인(GL2) 사이에는 게이트 절연막(GI)이 배치되어 이들을 절연시킨다. 게이트 절연막(GI)은 제1 반도체층(SACT)의 일부를 노출시키는 콘택홀들(CH)이 형성된다. 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)은 콘택홀들(CH)을 통해 제1 반도체층(SACT)에 컨택하여 연결된다. 그리고 제2 게이트 라인(GL2), 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)은 모두 동일한 물질로 이루어진다. 즉, 제2 게이트 라인(GL2)을 형성하는 물질로 제2 게이트 라인(GL2) 형성 시 동시에 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)을 형성한다.
상기 버퍼층(BUF) 상의 다른 일부에는 제2 반도체층(DACT), 제1 게이트 전극(DGAT), 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)이 배치되어 구동 트랜지스터(DR)를 구성한다. 제2 반도체층(DACT)과 제1 게이트 전극(DGAT) 사이에는 게이트 절연막(GI)이 배치되어 이들을 절연시킨다. 게이트 절연막(GI)은 제2 반도체층(DACT)의 일부를 노출시키는 콘택홀들(CH)이 형성된다. 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)은 콘택홀들(CH)을 통해 제2 반도체층(DACT)에 컨택하여 연결된다. 또한, 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)은 상기 게이트 절연막(GI)의 측면과 상면에 직접 컨택한다. 센싱 트랜지스터(ST)와 마찬가지로 제1 게이트 전극(DGAT), 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)은 모두 동일한 물질로 이루어진다.
한편, 센싱 트랜지스터(ST)와 구동 트랜지스터(DR) 사이에는 커패시터(Cst)가 배치된다. 커패시터(Cst)는 광차단층(LS)과 스위칭 트랜지스터(미도시)의 제3 반도체층(SWACT) 사이에 버퍼층(BUF)이 배치되어 정전용량을 형성한다. 또한, 커패시터(Cst)는 스위칭 트랜지스터(미도시)의 제3 반도체층(SWACT)과 유기발광 다이오드의 제1 전극(PXL) 사이에 패시베이션막(PAS)이 배치되어 정전용량을 형성한다. 따라서, 커패시터(Cst)는 2중 커패시터로서 작용한다.
센싱 트랜지스터(ST), 구동 트랜지스터(DR) 및 커패시터(Cst) 상에 패시베이션막(PAS)이 배치된다. 패시베이션막(PAS)은 전술한 제2 게이트 라인(GL2), 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)을 덮으며, 제2 반도체층(DACT)과 컨택한다. 게이트 절연막(GI)의 콘택홀들(CH)이 제2 소스 전극(DSD1)과 제2 드레인 전극(DSD2)으로 채워지지 않아 빈 영역이 존재하여 제2 반도체층(DACT)이 노출된다. 따라서, 패시베이션막(PAS)은 제2 반도체층(DACT)과 컨택한다. 이들을 평탄화를 위한 오버코트층(OC)이 배치된다. 오버코트층(OC)과 패시베이션막(PAS)은 구동 트랜지스터(DR)의 제2 소스 전극(DSD1)을 노출시키는 패시홀(PASH)이 배치된다. 오버코트층(OC) 상에 제1 전극(PXL)이 배치되어 패시홀(PASH)을 통해 제2 소스 전극(DSD1)과 연결된다. 제1 전극(PXL) 상에는 화소를 정의하기 위한 뱅크층(BNK)이 위치한다. 도시하지 않았지만, 뱅크층(BNK) 상에는 광을 발광하는 발광층과 제2 전극이 배치되어, 제1 전극(PXL), 발광층 및 제2 전극을 포함하는 유기발광 다이오드가 구비된다.
이하, 도 10a 내지 도 10e를 참조하여, 전술한 서브픽셀의 제조 공정에 대해 설명하기로 한다. 도 10a 내지 도 10e는 본 발명의 제1 실시예에 따른 표시장치의 서브픽셀의 제조방법을 공정별로 나타낸 단면도이다. 하기에서는 구동 트랜지스터, 커패시터, 패드 및 유기발광 다이오드를 보여주기 위해 도 9와는 다른 단면 구조를 개시하기로 한다.
도 10a를 참조하면, 기판(SUB1) 상에 제1 마스크를 이용하여 광차단층(LS)과 제1 데이터 라인(DL1)을 형성한다. 광차단층(LS)은 외부의 광이 입사되는 것을 차단하여 박막 트랜지스터에서 광전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(LS)과 제1 데이터 라인(DL1)은 동일한 재료로 이루어진다.
도 10b에 도시된 바와 같이, 광차단층(LS)이 형성된 기판(SUB1) 전면에 버퍼층(BUF)을 형성한다. 버퍼층(BUF)은 기판(SUB1)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하는 역할을 한다. 버퍼층(BUF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 이어, 버퍼층(BUF) 상에 제2 마스크를 이용하여 제2 반도체층(DACT)과 제3 반도체층(SWACT)을 형성한다. 제2 반도체층(DACT)과 제3 반도체층(SWACT)은 산화물 반도체로 이루어질 수 있다.
도 10c를 참조하면, 기판(SUB1) 전면에 게이트 절연막(GI)을 증착한다. 그리고, 제3 마스크인 하프톤 마스크를 이용하여 제2 반도체층(DACT)을 노출하는 콘택홀들(CH)을 형성하고 광차단층(LS)을 노출하는 비어홀(VIA)을 형성한다. 콘택홀들(CH)을 형성하는 건식 식각 공정에서 플라즈마에 의해 불순물들이 제2 반도체층(DACT)에 도핑되어 오믹콘택이 형성된다.
도 10d에 도시된 것처럼, 게이트 절연막(GI)이 형성된 기판(SUB1) 상에 게이트 전극 물질을 증착한 후 제4 마스크를 이용하여 패터닝하여 제2 게이트 전극(DGAT), 제2 소스 전극(DSD1), 제2 드레인 전극(DSD2) 및 데이터 패드(DPAD)를 형성한다. 게이트 전극 물질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극 물질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
제2 소스 전극(DSD1)과 제2 드레인 전극(DSD2)은 게이트 절연막(GI)의 콘택홀들(CH)을 통해 제2 반도체층(DACT)에 컨택하고, 제2 소스 전극(DSD1)은 비어홀(VIA)을 통해 광차단층(LS)과 컨택한다.
이후 제2 게이트 전극(DGAT)을 마스크로 하여 게이트 절연막(GI)을 건식 식각하여 제2 게이트 전극(DGAT) 하부에 위치한 게이트 절연막(GI)의 크기를 제2 게이트 전극(DGAT)과 동일하게 형성한다. 이에 따라 제2 게이트 전극(DGAT)과 대응하는 채널(CHA)이 제2 반도체층(DACT)에 형성되고, 제2 반도체층(DACT)을 노출하는 콘택홀들(CH)의 면적이 커진다. 따라서, 기판(SUB1) 상에 구동 트랜지스터(DR)와 데이터 패드(DPAD)가 형성된다.
도 10e를 참조하면, 구동 트랜지스터(DR)와 데이터 패드(DPAD)가 형성된 기판(SUB1) 상에 패시베이션막(PAS)을 증착하고 제5 마스크를 이용하여 패시홀(PASH)을 형성한다. 패시베이션막(PAS)은 콘택홀들(CH)을 통해 상기 제2 반도체층(DACT)에 컨택한다. 그리고 컬러필터(CF)를 형성한 다음에 오버코트층(OC)을 형성한다. 오버코트층(OC)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 제6 마스크를 이용하여 오버코트층(OC)의 일부 영역에는 제2 소스 전극(DSD1)을 노출하는 패시홀(PASH)이 형성된다.
오버코트층(OC) 상에 제7 마스크를 이용하여 제1 전극(PXL)을 형성한다. 제1 전극(PXL)은 패시홀(PASH)을 통해 구동 트랜지스터(DR)의 제2 소스 전극(DSD1)에 연결된다. 또한, 제1 전극(PXL)의 일부는 스위칭 트랜지스터의 제3 반도체층(SWACT)과 함께 커패시터(Cst)로 작용한다. 제1 전극(PXL) 상에 뱅크층(BNK)을 형성하고 제8 마스크를 이용하여 서브픽셀의 개구부(미도시)를 형성한다. 도시하지 않았지만, 뱅크층(BNK) 상에 제9 마스크를 이용하여 발광층을 형성하고 제10 마스크를 이용하여 제2 전극을 형성한다.
이상과 같이 제조된 본 발명의 제1 실시예에 따른 표시장치는 총 10매의 마스크로 제조되기 때문에 전술한 도 7의 표시장치에 비해 1매의 마스크를 줄일 수 있는 이점이 있다.
한편, 전술한 박막 트랜지스터들은 일정 크기로 이루어진다. 하기에서는 도 9의 서브픽셀에서 센싱 트랜지스터를 예로 설명하기로 한다. 도 11은 본 발명의 일 실시예에 따른 센싱 트랜지스터를 나타낸 평면도이다.
도 11을 참조하면, 센싱 트랜지스터(ST)는 제1 반도체층(SACT)과, 제1 반도체층(SACT) 상에 제1 반도체층(SACT)의 일부를 노출하는 콘택홀들(CH)이 형성된 게이트 절연막(GI)과, 게이트 절연막(GI) 상에 위치한 제2 게이트 라인(GL2)과; 게이트 절연막(GI) 상에 위치하되, 콘택홀들(CH)을 통해 제1 반도체층(SACT)에 각각 컨택하는 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)을 포함한다.
도 11에 도시된 것처럼, 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)이 각각 콘택홀들(CH)에 컨택할 수 있도록, 콘택홀들(CH)의 길이는 약 10㎛로 길게 이루어진다. 각 콘택홀들(CH)은 제2 게이트 라인(GL2)과의 패터닝 마진에 따라 제2 게이트 라인(GL2)과 약 3.5㎛ 정도 이격된다. 제2 게이트 라인(GL2)의 폭은 약 6.5㎛로 이루어진다. 따라서, 센싱 트랜지스터(ST)의 총 길이는 약 40.5㎛로 이루어진다.
이하 본 발명의 제2 실시예에서는 박막 트랜지스터의 길이, 즉 크기를 줄일 수 있는 표시장치를 개시한다.
<제2 실시예>
도 12는 본 발명의 제2 실시예에 따른 서브픽셀을 나타낸 평면도이고, 도 13은 도 12의 절취선 Ⅲ-Ⅲ'에 따라 절취한 단면도이며, 도 14는 본 발명의 제2 실시예에 따른 센싱 트랜지스터를 나타낸 평면도이다.
도 12를 참조하면, 제1 서브픽셀(SPn1)은, 제1 및 제2 게이트 라인들(GL1, GL2)과 제1 데이터 라인(DL1)이 교차하여 정의된다. 제1 서브픽셀(SPn1)은 구동 트랜지스터(DR), 센싱 트랜지스터(ST), 스위칭 트랜지스터(SW), 커패시터(Cst) 및 유기발광 다이오드(OLED)를 포함한다.
발광영역(EMA)에는 유기발광 다이오드(OLED)의 제1 전극(ANO)이 배치되어 있고, 회로영역(DRA)에는 구동 트랜지스터(DR), 커패시터(Cst), 센싱 트랜지스터(ST) 및 스위칭 트랜지스터(SW)가 배치된다. 예를 들어, 센싱 트랜지스터(ST)는 게이트 전극으로 작용하는 제2 게이트 라인(GL2), 제1 드레인 전극(SSD2), 제1 소스 전극(SSD1) 및 제1 반도체층(SACT)으로 구성된다. 센싱 트랜지스터(ST)의 제1 드레인 전극(SSD2)은 앞선 도 5에 도시된 센싱 라인(VREF)으로부터 연결된 센싱 연결라인(VREFC)과 일체로 이루어진다.
본 발명의 도 12에 도시된 각 서브픽셀에서 가로 방향으로 배열된 라인들 예를 들어, 제1 및 제2 게이트 라인(GL1, GL2), 센싱 연결라인(VREFC) 및 전원 연결라인(EVDDC)은 게이트 전극물질로 이루어진다. 그리고 세로 방향으로 배열된 라인들 예를 들어, 제1 데이터 라인(DL1)과 전원 라인(EVDD)은 광차단층 물질로 이루어진다.
도 13을 참조하여 센싱 트랜지스터(ST), 구동 트랜지스터(DR) 및 커패시터(Cst)의 단면 구조를 살펴보면 다음과 같다.
기판(SUB1) 상에 센싱 트랜지스터(ST), 커패시터(Cst) 및 구동 트랜지스터(DR)가 배치된다. 광차단층(LS)은 기판(SUB1) 상에 배치되어 커패시터(Cst) 및 구동 트랜지스터(DR)의 채널과 중첩된다. 버퍼층(BUF)은 광차단층(LS)을 포함한 기판(SUB1) 전면에 배치된다.
버퍼층(BUF) 상에 일부에는 제1 반도체층(SACT), 제2 게이트 라인(GL2), 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)을 포함하는 센싱 트랜지스터(ST)가 배치된다.
본 발명에서는 제1 반도체층(SACT)과 제2 게이트 라인(GL2) 사이에는 게이트 절연패턴(GP)이 배치되어 이들을 절연시킨다. 게이트 절연패턴(GP)은 제1 반도체층(SACT)와 인접한 제2 게이트 라인(GL2)보다 크게 이루어져 제2 게이트 라인(GL2)의 절연 마진을 확보한다. 센싱 트랜지스터(ST)에서 게이트 절연패턴(GP)은 제1 반도체층(SACT)과 제2 게이트 라인(GL2) 사이에만 배치되고 나머지 영역에는 배치되지 않는다. 따라서, 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)은 각각 제1 반도체층(SACT)의 일측에 직접 컨택하여 연결된다. 즉, 제1 소스 전극(SSD1)과 제1 반도체층(SACT) 사이, 및 제1 드레인 전극(SSD2)과 제1 반도체층(SACT) 사이에는 게이트 절연막과 같은 구성이 전혀 배치되지 않는다.
상기 제2 게이트 라인(GL2), 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)은 모두 동일한 물질로 이루어진다. 즉, 제2 게이트 라인(GL2)을 형성하는 물질로 제2 게이트 라인(GL2) 형성 시 동시에 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)을 형성한다.
상기 버퍼층(BUF) 상의 다른 일부에는 제2 반도체층(DACT), 제1 게이트 전극(DGAT), 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)을 포함하는 구동 트랜지스터(DR)가 배치된다.
센싱 트랜지스터(ST)와 마찬가지로, 구동 트랜지스터(DR)에서도 제2 반도체층(DACT)과 제1 게이트 전극(DGAT) 사이에 게이트 절연패턴(GP)이 배치된다. 구체적으로 구동 트랜지스터(DR)에서 게이트 절연패턴(GP)은 제2 반도체층(DACT)과 제1 게이트 전극(DGAT) 사이에만 배치되고 나머지 영역에는 배치되지 않는다. 따라서, 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)은 각각 제2 반도체층(DACT)의 일측에 직접 컨택하여 연결된다. 즉, 제2 소스 전극(DSD1)과 제2 반도체층(DACT) 사이, 및 제2 드레인 전극(DSD2)과 제2 반도체층(DACT) 사이에는 게이트 절연막과 같은 구성이 전혀 배치되지 않는다. 또한, 센싱 트랜지스터(ST)와 마찬가지로 제1 게이트 전극(DGAT), 제2 소스 전극(DSD1) 및 제2 드레인 전극(DSD2)은 모두 동일한 물질로 이루어진다.
한편, 센싱 트랜지스터(ST)와 구동 트랜지스터(DR) 사이에는 커패시터(Cst)가 배치된다. 커패시터(Cst)는 광차단층(LS)과 스위칭 트랜지스터(미도시)의 제3 반도체층(SWACT) 사이에 버퍼층(BUF)이 배치되어 정전용량을 형성한다. 또한, 커패시터(Cst)는 스위칭 트랜지스터(미도시)의 제3 반도체층(SWACT)과 유기발광 다이오드의 제1 전극(PXL) 사이에 패시베이션막(PAS)이 배치되어 정전용량을 형성한다. 따라서, 커패시터(Cst)는 2중 커패시터로서 작용한다.
센싱 트랜지스터(ST), 구동 트랜지스터(DR) 및 커패시터(Cst) 상에 패시베이션막(PAS)이 배치되고, 이들을 평탄화를 위한 오버코트층(OC)이 배치된다. 오버코트층(OC)과 패시베이션막(PAS)은 구동 트랜지스터(DR)의 제2 소스 전극(DSD1)을 노출시키는 패시홀(PASH)이 배치된다. 오버코트층(OC) 상에 제1 전극(PXL)이 배치되어 패시홀(PASH)을 통해 제2 소스 전극(DSD1)과 연결된다. 제1 전극(PXL) 상에는 화소를 정의하기 위한 뱅크층(BNK)이 위치한다. 도시하지 않았지만, 뱅크층(BNK) 상에는 광을 발광하는 발광층과 제2 전극이 배치되어, 제1 전극(PXL), 발광층 및 제2 전극을 포함하는 유기발광 다이오드가 구비된다.
상기 센싱, 구동, 스위칭 박막 트랜지스터는 일정 크기로 이루어진다. 하기에서는 센싱 트랜지스터를 예로 설명하기로 한다. 도 14는 본 발명의 일 실시예에 따른 센싱 트랜지스터를 나타낸 평면도이다.
도 14를 참조하면, 센싱 트랜지스터(ST)는 제1 반도체층(SACT)과, 제1 반도체층(SACT) 상에 형성되어 제2 게이트 라인(GL2)과 중첩되는 게이트 절연패턴(GP)과, 게이트 절연패턴(GP) 상에 위치한 제2 게이트 라인(GL2)과; 제1 반도체층(SACT)의 양측에 각각 직접 컨택하는 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)을 포함한다.
제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)은 각각 제1 반도체층(SACT)과 중첩되는 영역 전체가 제1 반도체층(SACT)에 컨택한다. 이는 제1 소스 전극(SSD1)과 제1 반도체층(SACT) 사이, 및 제1 드레인 전극(SSD2)과 제1 반도체층(SACT) 사이에 게이트 절연막과 같은 구성이 전혀 배치되지 않기 때문에 가능하다. 따라서, 제1 소스 전극(SSD1)과 제1 반도체층(SACT)이 컨택하는 면적이 매우 증가되고 제1 드레인 전극(SSD2)과 제1 반도체층(SACT)이 컨택하는 면적 또한 매우 증가될 수 있다. 이들의 컨택 면적의 증가는 컨택 저항을 확보하여 박막 트랜지스터의 특성을 향상시킬 수 있다. 또한, 제1 소스 전극(SSD1) 및 제1 드레인 전극(SSD2)은 게이트 절연패턴(GP)과 이격되어 배치됨으로써, 제1 소스 전극(SSD1) 또는 제1 드레인 전극(SSD2)과 제1 반도체층(SACT)의 컨택 면적을 확보할 수 있다.
도 14에 도시된 것처럼, 제2 게이트 라인(GL2)의 폭은 약 6.5㎛로 이루어진다. 게이트 절연패턴(GP)은 제2 게이트 라인(GL2)과 제1 반도체층(SACT)을 절연시키기 위한 마진을 확보하고자 제2 게이트 라인(GL2)의 적어도 일 측변에서 약 4㎛ 정도 큰 크기로 이루어진다. 그리고 제1 소스 전극(SSD1)과 제1 드레인 전극(SSD2)은 각각 제1 반도체층(SACT)과 직접 컨택하기 위해 게이트 절연패턴(GP)의 일측으로부터 약 4㎛ 정도 이격되어 배치된다. 따라서, 센싱 트랜지스터(ST)의 길이는 약 31.5㎛ 정도로 형성된다.
전술한 제1 실시예의 도 11과 비교해 보면, 본 발명의 제2 실시예는 박막 트랜지스터의 길이가 40.5㎛에서 31.5㎛로 약 22% 정도 줄일 수 있다. 또한, 콘택홀을 통해 반도체층과 소스 또는 드레인 전극이 컨택하는 면적이 4.5㎛×5.5㎛에서 4.5㎛×11.5㎛로 약 109% 정도 증가시킬 수 있다.
한편, 도 15는 도 8의 AA 영역을 확대한 도면이고 도 16은 도 15의 절취선 Ⅳ-Ⅳ'에 따라 절취한 단면도이며, 도 17은 도 12의 BB 영역을 확대한 도면이고, 도 18은 도 17의 절취선 Ⅴ-Ⅴ'에 따라 절취한 단면도이며, 도 19는 도 12의 BB 영역의 다른 구조를 나타낸 도면이고, 도 20은 도 19의 절취선 Ⅵ-Ⅵ'에 따라 절취한 단면도이다.
도 15 및 도 16을 참조하면, 기판(SUB1) 상에 광차단층 물질로 이루어진 제1 데이터 라인(DL1)이 배치되고 버퍼층(BUF)이 제1 데이터 라인(DL1) 상에 배치된다. 버퍼층(BUF) 상에 스위칭 트랜지스터의 제3 반도체층(SWACT)이 배치되고, 제3 반도체층(SWACT)과 버퍼층(BUF) 상에 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI) 상에 버퍼층(BUF)과 게이트 절연막(GI)의 관통홀(VIAA)을 통해 게이트 패턴(GAP)의 일측이 제1 데이터 라인(DL1)과 컨택하고, 게이트 패턴(GAP)의 타측은 제3 반도체층(SWACT)과 컨택한다.
게이트 패턴(GAP) 상에는 패시베이션막(PAS), 오버코트층(OC) 및 뱅크층(BNK)이 순차적으로 배치된다. 그러나 이 구조에서는 게이트 패턴(GAP)과 제3 반도체층(SWACT)의 컨택 면적이 매우 협소하여, 컨택 저항이 상승하고 컨택 불량이 발생할 수 있다.
본 발명의 제2 실시예에서는 게이트 패턴(GAP)과 제3 반도체층(SWACT)의 컨택 면적을 향상시킬 수 있다.
구체적으로, 도 17 및 도 18을 참조하면, 기판(SUB1) 상에 광차단층 물질로 이루어진 제1 데이터 라인(DL1)이 배치되고 버퍼층(BUF)이 제1 데이터 라인(DL1) 상에 배치된다. 버퍼층(BUF) 상에 스위칭 트랜지스터의 제3 반도체층(SWACT)이 배치되고, 제3 반도체층(SWACT)과 버퍼층(BUF) 상에 게이트 패턴(GAP)이 배치되어, 버퍼층(BUF)의 관통홀(VIAA)을 통해 게이트 패턴(GAP)의 일측이 제1 데이터 라인(DL1)과 컨택하고, 게이트 패턴(GAP)의 타측은 제3 반도체층(SWACT)과 컨택한다.
본 발명의 제2 실시예에서는 구동, 스위칭 및 센싱 트랜지스터의 게이트 전극과 반도체층 사이에만 게이트 절연패턴이 위치하고, 이외의 모든 영역에서는 게이트 절연막과 같은 구성이 제거된다. 따라서, 게이트 패턴(GAP)과 제1 데이터 라인(DL1)이 컨택하는 영역에서도 게이트 절연막과 같은 구성이 제거됨으로써, 게이트 패턴(GAP)과 제3 반도체층(SWACT)의 컨택 면적을 증가시킬 수 있다.
다른 구조 예로 도 19 및 도 20을 참조하면, 제3 반도체층(SWACT)의 길이를 더 연장하여 게이트 패턴(GAP)과의 컨택 면적을 더욱 증가시킬 수도 있다.
이하, 도 21a 내지 도 21g를 참조하여, 전술한 서브픽셀의 제조 공정에 대해 설명하기로 한다. 도 21a 내지 도 21g는 본 발명의 일 실시예에 따른 표시장치의 서브픽셀의 제조방법을 공정별로 나타낸 단면도이다. 하기에서는 구동 트랜지스터, 커패시터, 패드 및 유기발광 다이오드를 보여주기 위해 도 13과는 다른 단면 구조를 개시하기로 한다.
도 21a를 참조하면, 기판(SUB1) 상에 제1 마스크를 이용하여 광차단층(LS)과 제1 데이터 라인(DL1)을 형성한다. 광차단층(LS)은 외부의 광이 입사되는 것을 차단하여 박막 트랜지스터에서 광전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(LS)과 제1 데이터 라인(DL1)은 동일한 재료로 이루어진다.
도 21b에 도시된 바와 같이, 광차단층(LS)이 형성된 기판(SUB1) 전면에 버퍼층(BUF)을 형성한다. 버퍼층(BUF)은 기판(SUB1)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하는 역할을 한다. 버퍼층(BUF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 이어, 버퍼층(BUF) 상에 제2 마스크를 이용하여 제2 반도체층(DACT)과 제3 반도체층(SWACT)을 형성한다. 제2 반도체층(DACT)과 제3 반도체층(SWACT)은 산화물 반도체로 이루어질 수 있다.
도 21c를 참조하면, 기판(SUB1) 전면에 게이트 절연막(GI)을 증착한다. 그리고 제3 마스크인 하프톤 마스크를 이용하여 포토레지스트(PR)를 형성한다. 포토레지스트(PR)를 이용하여 광차단층(LS)을 노출하는 비어홀(VIA)을 먼저 형성한다.
도 21d를 참조하면, 포토레지스트(PR)를 애싱(ashing)하여 제2 반도체층(DACT)의 채널에 대응되는 영역에서만 포토레지스트(PR)를 남겨두고 나머지 포토레지스트(PR)를 제거한다. 물론 기판 전체의 포토레지스트(PR)를 제거하는 것은 센싱 트랜지스터를 예로 설명하는 것이므로 다른 박막 트랜지스터에도 이 공정이 모두 적용된다.
도 21e를 참조하면, 남은 포토레지스트(PR)를 이용하여 제2 반도체층(DACT)의 채널에 대응되는 영역에서만 게이트 절연막을 남기고 나머지 게이트 절연막을 제거하여, 게이트 절연패턴(GP)을 형성한다. 이어, 남아있는 포토레지스트(PR)를 모두 제거한다.
도 21f를 참조하면, 게이트 절연패턴(GP)이 형성된 기판(SUB1) 상에 게이트 전극 물질을 증착한 후 제4 마스크를 이용하여 패터닝하여 제2 게이트 전극(DGAT), 제2 소스 전극(DSD1), 제2 드레인 전극(DSD2) 및 데이터 패드(DPAD)를 형성한다. 게이트 전극 물질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극 물질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
따라서, 제2 소스 전극(DSD1)과 제2 드레인 전극(DSD2)은 직접 제2 반도체층(DACT)에 각각 컨택하고, 제2 소스 전극(DSD1)은 비어홀(VIA)을 통해 광차단층(LS)과 컨택한다.
이후 제2 게이트 전극(DGAT)을 마스크로 하여 게이트 절연패턴(GP)을 건식 식각하여 제2 게이트 전극(DGAT) 하부에 위치한 게이트 절연패턴(GP)의 크기를 제2 게이트 전극(DGAT)과 동일하게 형성한다. 이에 따라 제2 게이트 전극(DGAT)과 대응하는 채널(CHA)이 제2 반도체층(DACT)에 형성된다. 따라서, 기판(SUB1) 상에 구동 트랜지스터(DR)와 데이터 패드(DPAD)가 형성된다.
도 21g를 참조하면, 구동 트랜지스터(DR)와 데이터 패드(DPAD)가 형성된 기판(SUB1) 상에 패시베이션막(PAS)을 증착하고 제5 마스크를 이용하여 패시홀(PASH)을 형성한다. 그리고 컬러필터(CF)를 형성한 다음에 오버코트층(OC)을 형성한다. 제6 마스크를 이용하여 오버코트층(OC)의 일부 영역에는 제2 소스 전극(DSD1)을 노출하는 패시홀(PASH)이 형성된다.
오버코트층(OC) 상에 제7 마스크를 이용하여 제1 전극(PXL)을 형성한다. 제1 전극(PXL)은 패시홀(PASH)을 통해 구동 트랜지스터(DR)의 제2 소스 전극(DSD1)에 연결된다. 또한, 제1 전극(PXL)의 일부는 스위칭 트랜지스터의 제3 반도체층(SWACT)과 함께 커패시터(Cst)로 작용한다. 제1 전극(PXL) 상에 뱅크층(BNK)을 형성하고 제8 마스크를 이용하여 서브픽셀의 개구부(미도시)를 형성한다. 도시하지 않았지만, 뱅크층(BNK) 상에 제9 마스크를 이용하여 발광층을 형성하고 제10 마스크를 이용하여 제2 전극을 형성한다.
이상과 같이 제조된 본 발명의 제2 실시예에 따른 표시장치는 총 10매의 마스크로 제조되기 때문에 전술한 도 7의 표시장치에 비해 1매의 마스크를 줄일 수 있는 이점이 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 표시장치는 1매의 마스크로 게이트 전극, 소스 전극 및 드레인 전극을 형성함으로써 마스크 개수를 줄여 생산성을 향상시킬 수 있는 이점이 있다.
또한, 본 발명의 실시예에 따른 표시장치는 게이트 전극과 반도체층 사이에만 게이트 절연패턴을 형성함으로써, 반도체층과 컨택하는 소스 전극 및 드레인 전극의 컨택 면적을 증가시킬 수 있다. 따라서, 반도체층과 소스 전극 및 드레인 전극 사이의 컨택 저항을 줄여 박막 트랜지스터의 특성을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 표시장치는 게이트 전극과 반도체층 사이에만 게이트 절연패턴을 형성함으로써, 콘택홀이 형성되지 않아 그만큼 박막 트랜지스터의 크기를 줄일 수 있다. 따라서, 박막 트랜지스터의 크기가 줄어든 만큼 서브픽셀의 개구율을 증가시킬 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 영상 처리부 120: 타이밍 제어부
130: 데이터 구동부 140: 스캔 구동부
150: 표시 패널 GL1: 제1 게이트 라인
GL2: 제2 게이트 라인 EVDD: 전원라인
VREF: 센싱라인 DL1 ~ DL4: 제1 내지 제4 데이터 라인
EVDDC: 전원 연결라인 VREFC: 센싱 연결라인
EMA: 발광영역 DRA: 회로영역
SPn1 ~ SPn4: 제1 서브픽셀 내지 제4 서브픽셀

Claims (15)

  1. 기판;
    상기 기판 상에 위치하는 반도체층;
    상기 반도체층 상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 게이트 전극;
    상기 반도체층 상에 위치하며, 상기 반도체층에 각각 컨택하는 소스 전극 및 드레인 전극; 및
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 패시베이션막;을 포함하며,
    상기 패시베이션막이 상기 반도체층에 컨택하는 표시장치.
  2. 제1 항에 있어서,
    상기 게이트 절연막은 상기 반도체층의 양측을 노출하는 콘택홀들을 포함하며, 상기 소스 전극, 상기 드레인 전극 및 상기 패시베이션막은 상기 콘택홀들을 통해 상기 반도체층에 컨택하는 표시장치.
  3. 제2 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 상기 게이트 절연막의 측면과 상면에 직접 컨택하는 표시장치.
  4. 제1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 각각 상기 반도체층과 중첩되는 영역 전체가 상기 반도체층에 컨택하는 표시장치.
  5. 제4 항에 있어서,
    상기 소스 전극 및 드레인 전극은 상기 게이트 절연패턴과 이격된 표시장치.
  6. 제4 항에 있어서,
    상기 게이트 절연패턴은 상기 게이트 전극의 크기보다 크게 이루어진 표시장치.
  7. 제2 항 또는 제4 항에 있어서,
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 게이트 전극 물질로 이루어진 표시장치.
  8. 제2 항 또는 제4 항에 있어서,
    상기 소스 전극 또는 드레인 전극에 연결된 제1 전극을 더 포함하는 표시장치.
  9. 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막이 형성된 상기 기판 상에 게이트 전극물질을 적층하고 한 매의 마스크를 이용하여, 게이트 전극을 형성하고 상기 반도체층의 일측에 컨택하는 소스 전극 및 상기 반도체층의 타측에 컨택하는 드레인 전극을 형성하는 단계; 및
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 패시베이션막을 형성하는 단계;를 포함하며,
    상기 패시베이션막이 상기 반도체층에 컨택하는 표시장치의 제조방법.
  10. 제9 항에 있어서,
    상기 게이트 절연막에 상기 반도체층의 양측을 노출하는 콘택홀들을 형성하는 단계를 더 포함하며,
    상기 소스 전극, 상기 드레인 전극 및 상기 패시베이션막은 상기 콘택홀들을 통해 상기 반도체층에 컨택하는 표시장치의 제조방법.
  11. 제9 항에 있어서,
    상기 게이트 절연막을 형성한 후, 상기 게이트 절연막을 식각하여 상기 게이트 전극과 중첩하는 게이트 절연패턴을 형성하는 단계를 더 포함하는 표시장치의 제조방법.
  12. 제11 항에 있어서,
    상기 소스 전극 및 드레인 전극은 각각 상기 반도체층과 중첩되는 영역 전체가 상기 반도체층에 컨택하는 표시장치의 제조방법.
  13. 게이트 라인, 데이터 라인 및 전원 라인의 교차로 정의된 복수의 서브픽셀; 및
    상기 복수의 서브픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 센싱 트랜지스터를 포함하고,
    상기 스위칭 트랜지스터의 반도체층은 게이트 패턴을 통해 상기 데이터 라인과 연결되며,
    상기 반도체층은 상기 게이트 패턴과 중첩되는 영역 전체가 상기 게이트 패턴과 컨택하는 표시장치.
  14. 제13 항에 있어서,
    상기 데이터 라인을 덮으며, 상기 데이터 라인을 노출하는 관통홀을 포함하는 버퍼층을 더 포함하며,
    상기 게이트 패턴은 상기 데이터 라인 및 상기 버퍼층과 컨택하는 표시장치.
  15. 제14 항에 있어서,
    상기 반도체층은 상기 관통홀과 이격된 표시장치.
KR1020170143311A 2017-10-31 2017-10-31 표시장치 및 그 제조방법 KR102431929B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170143311A KR102431929B1 (ko) 2017-10-31 2017-10-31 표시장치 및 그 제조방법
US16/154,717 US10461141B2 (en) 2017-10-31 2018-10-09 Display device and method of manufacturing the same
CN201811181556.XA CN109728033B (zh) 2017-10-31 2018-10-11 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143311A KR102431929B1 (ko) 2017-10-31 2017-10-31 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20190048390A true KR20190048390A (ko) 2019-05-09
KR102431929B1 KR102431929B1 (ko) 2022-08-12

Family

ID=66245661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143311A KR102431929B1 (ko) 2017-10-31 2017-10-31 표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US10461141B2 (ko)
KR (1) KR102431929B1 (ko)
CN (1) CN109728033B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495650B2 (en) 2020-01-30 2022-11-08 Samsung Display Co., Ltd. Display apparatus
US11600682B2 (en) 2020-02-12 2023-03-07 Samsung Display Co., Ltd. Display device and method of fabricating the same
US11626426B2 (en) 2020-02-07 2023-04-11 Samsung Display Co., Ltd. Display device and method of fabricating the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878488B (zh) * 2018-06-26 2020-12-04 上海天马有机发光显示技术有限公司 一种显示面板和显示装置及显示面板的制作方法
KR20200019309A (ko) * 2018-08-13 2020-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20200040046A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 표시장치
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102657529B1 (ko) * 2018-11-02 2024-04-12 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109917593B (zh) * 2019-02-22 2022-05-13 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
CN110459583B (zh) * 2019-08-28 2021-04-27 京东方科技集团股份有限公司 可拉伸显示面板及其制作方法
KR20210033683A (ko) * 2019-09-19 2021-03-29 엘지디스플레이 주식회사 표시 장치
KR20210035357A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
CN112750859B (zh) * 2019-10-29 2022-07-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112750861A (zh) * 2019-10-29 2021-05-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110783490A (zh) * 2019-11-13 2020-02-11 合肥京东方卓印科技有限公司 显示面板及其制备方法
JP7473568B2 (ja) * 2019-12-13 2024-04-23 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
CN111326558B (zh) * 2020-02-27 2023-11-28 合肥京东方卓印科技有限公司 显示面板和电子装置
KR20220029075A (ko) * 2020-09-01 2022-03-08 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002195A1 (en) * 2005-06-30 2007-01-04 Lg Philips Lcd Co., Ltd. Thin film transistor liquid crystal display panel and method of fabricating the same
US20080067519A1 (en) * 2006-09-14 2008-03-20 Epson Imaging Devices Corporation Display device and method of manufacturing the same
US20150162363A1 (en) * 2013-12-05 2015-06-11 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002195A1 (en) * 2005-06-30 2007-01-04 Lg Philips Lcd Co., Ltd. Thin film transistor liquid crystal display panel and method of fabricating the same
US8310612B2 (en) * 2005-06-30 2012-11-13 Lg Display Co., Ltd. Thin film transistor liquid crystal display panel having gate line and data line formed on same layer and method of fabricating the same
US20080067519A1 (en) * 2006-09-14 2008-03-20 Epson Imaging Devices Corporation Display device and method of manufacturing the same
US20150162363A1 (en) * 2013-12-05 2015-06-11 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495650B2 (en) 2020-01-30 2022-11-08 Samsung Display Co., Ltd. Display apparatus
US11626426B2 (en) 2020-02-07 2023-04-11 Samsung Display Co., Ltd. Display device and method of fabricating the same
US11942488B2 (en) 2020-02-07 2024-03-26 Samsung Display Co., Ltd. Display device and method of fabricating the same
US11600682B2 (en) 2020-02-12 2023-03-07 Samsung Display Co., Ltd. Display device and method of fabricating the same

Also Published As

Publication number Publication date
US10461141B2 (en) 2019-10-29
KR102431929B1 (ko) 2022-08-12
US20190131369A1 (en) 2019-05-02
CN109728033A (zh) 2019-05-07
CN109728033B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
KR102431929B1 (ko) 표시장치 및 그 제조방법
CN109994522B (zh) 显示装置
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
US10038049B2 (en) Display device
US20190355802A1 (en) Electroluminescence display
KR102526611B1 (ko) 표시장치
US11882732B2 (en) Display device
CN109994513B (zh) 显示装置及制造该显示装置的方法
CN111326673B (zh) 显示装置
KR20120042433A (ko) 유기발광소자 및 그 제조방법
CN111009552B (zh) 显示装置
KR20190070768A (ko) 표시장치
KR102542808B1 (ko) 표시장치
KR20190066205A (ko) 표시장치
KR102638207B1 (ko) 표시장치
KR102652076B1 (ko) 표시장치
KR102646400B1 (ko) 표시장치
KR20200029937A (ko) 표시장치
KR20180008955A (ko) 표시장치
KR20100065687A (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant