KR20190042419A - Semiconductor manufacturing device and manufacturing method of semiconductor device - Google Patents
Semiconductor manufacturing device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR20190042419A KR20190042419A KR1020180011346A KR20180011346A KR20190042419A KR 20190042419 A KR20190042419 A KR 20190042419A KR 1020180011346 A KR1020180011346 A KR 1020180011346A KR 20180011346 A KR20180011346 A KR 20180011346A KR 20190042419 A KR20190042419 A KR 20190042419A
- Authority
- KR
- South Korea
- Prior art keywords
- die
- substrate
- reference mark
- wafer ring
- picked
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
본 개시는 반도체 제조 장치에 관한 것으로, 예를 들어 팬 아웃형 웨이퍼 레벨 패키지용의 다이 플레이스에 적용 가능하다.The present disclosure relates to a semiconductor manufacturing apparatus, and is applicable to, for example, a die place for a fan-out type wafer level package.
팬 아웃형 웨이퍼 레벨 패키지(Fan Out Wafer Level Package: FOWLP)는, 칩 면적을 초과하는 넓은 영역에 재배선층을 형성하는 패키지이다. FOWLP의 제법으로서, 점착 시트 상에 배치된 복수의 반도체 칩을 밀봉 수지로 일괄 밀봉함으로써, 복수의 반도체 칩과 복수의 반도체 칩을 덮는 밀봉 수지를 구비하는 밀봉체를 형성한 후, 밀봉체로부터 점착 시트를 박리하고, 계속해서 밀봉체의 점착 시트가 부착되어 있던 면 상에 재배선층을 형성하는 방법이 알려져 있다(예를 들어, 일본 특허 공개 제2014-210909호 공보(특허문헌 1)). 특허문헌 1에서는, 점착 시트는 지지체와 지지체 상에 적층된 점착제층을 구비하고, 점착 시트 상에 반도체 칩이 플립 칩 본더나 다이 본더를 사용해서 배치된다.A Fan Out Wafer Level Package (FOWLP) is a package that forms a rewiring layer over a wide area exceeding a chip area. As a method of producing FOWLP, a plurality of semiconductor chips arranged on a pressure-sensitive adhesive sheet are collectively sealed with a sealing resin to form a sealing body including a plurality of semiconductor chips and a sealing resin covering the plurality of semiconductor chips, There is known a method in which a sheet is peeled off and a re-wiring layer is subsequently formed on the surface to which the adhesive sheet of the sealing member is attached (for example, Japanese Patent Laid-Open Publication No. 2014-210909 (Patent Document 1)). In
본 개시의 과제는, 최종적으로 박리되는 점착 시트 등의 기판에 반도체 칩(다이)을 고정밀도로 플레이스하는 반도체 제조 장치를 제공하는 것이다.The object of the present invention is to provide a semiconductor manufacturing apparatus which places a semiconductor chip (die) with high precision on a substrate such as an adhesive sheet which is finally peeled off.
본 개시 중 대표적인 것의 개요를 간단하게 설명하면 하기와 같다.An outline of representative examples of the present disclosure will be briefly described below.
즉, 반도체 제조 장치는, 다이 공급부와, 상기 다이 공급부로부터 다이를 픽업해서 상하 반전하는 픽업 헤드와, 상기 픽업 헤드로부터 상기 다이를 픽업해서 상기 다이의 회로 형성면을 아래로 해서 투명한 기판의 상면에 상기 다이를 적재하는 본딩 헤드와, 상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크와, 상기 기판의 하방으로부터 상기 다이 및 상기 기준 마크를 촬상하는 카메라와, 상기 다이 및 상기 기준 마크를 비스듬히 하방으로부터 광을 조사하는 조명 장치를 구비한다.That is, the semiconductor manufacturing apparatus includes a die supply unit, a pick-up head picking up a die from the die supply unit and inverting the wafer from the pick-up head and picking up the die from the pickup head, A reference mark for recognizing the position of the die when the die is mounted on the substrate; a camera for imaging the die and the reference mark from below the substrate; And an illumination device for irradiating the reference mark obliquely from below.
상기 반도체 제조 장치에 의하면, 다이 플레이스의 정밀도를 향상시킬 수 있다.According to the semiconductor manufacturing apparatus, the precision of the die place can be improved.
도 1은 실시예 1에 관한 플립 칩 본더의 개략 상면도이다.
도 2는 도 1에서 화살표 A 방향에서 보았을 때에, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
도 3은 도 1의 다이 공급부의 주요부를 도시하는 개략 단면도이다.
도 4는 도 1의 플립 칩 본더의 레이아웃을 나타내는 개략 상면도이다.
도 5는 도 1의 워크의 구성 및 다이 플레이스를 설명하기 위한 단면도이다.
도 6은 도 1의 플립 칩 본더의 다이 플레이스 방법을 설명하기 위한 흐름도이다.
도 7은 변형예 1에 관한 플립 칩 본더의 레이아웃을 나타내는 개략 상면도이다.
도 8은 변형예 2에 관한 플립 칩 본더의 레이아웃을 나타내는 개략 상면도이다.
도 9는 변형예 3에 관한 플립 칩 본더의 워크 구성 및 다이 플레이스를 설명하기 위한 단면도이다.
도 10은 변형예 4에 관한 플립 칩 본더의 워크의 구성 및 다이 플레이스를 설명하기 위한 단면도이다.
도 11은 실시예 2에 관한 다이 본더의 개략 상면도이다.
도 12는 도 11에서 화살표 A 방향에서 보았을 때, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
도 13은 도 11의 다이 본더의 다이 플레이스 방법을 설명하기 위한 흐름도이다.1 is a schematic top view of a flip chip bonder according to a first embodiment.
Fig. 2 is a view for explaining the operation of the pick-up head and the bonding head when viewed in the direction of arrow A in Fig.
Fig. 3 is a schematic sectional view showing the main part of the die supply portion of Fig. 1; Fig.
Fig. 4 is a schematic top view showing the layout of the flip chip bonder of Fig. 1;
5 is a cross-sectional view for explaining the configuration and die placement of the work of Fig. 1;
6 is a flowchart illustrating a die-placing method of the flip chip bonder of FIG.
7 is a schematic top view showing the layout of a flip chip bonder according to
8 is a schematic top view showing the layout of the flip chip bonder according to the second modification.
9 is a cross-sectional view for explaining a work configuration and a die-place of a flip chip bonder according to a third modification.
10 is a cross-sectional view for explaining a configuration of a work of a flip chip bonder according to
11 is a schematic top view of the die bonder according to the second embodiment.
Fig. 12 is a view for explaining the operation of the pick-up head and the bonding head when viewed in the direction of arrow A in Fig.
13 is a flowchart for explaining a die-placing method of the die bonder of Fig.
이하, 실시예 및 변형예에 대해서, 도면을 사용해서 설명한다. 단, 이하의 설명에서, 동일 구성 요소에는 동일 부호를 붙여 반복 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확히 하기 위해서, 실제의 형태에 비해, 각 부의 폭, 두께, 형상 등에 대해서 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것이 아니다.Hereinafter, embodiments and modifications will be described with reference to the drawings. In the following description, the same constituent elements are denoted by the same reference numerals, and repeated explanation may be omitted. In addition, the drawings are schematically shown in terms of the width, thickness, shape, and the like of each part in comparison with the actual shape in order to make the explanation more clear, but they are merely examples and do not limit the interpretation of the present invention.
[실시예 1][Example 1]
도 1은 실시예 1에 관한 플립 칩 본더의 개략 상면도이다. 도 2는 도 1에서 화살표 A 방향에서 보았을 때, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.1 is a schematic top view of a flip chip bonder according to a first embodiment. Fig. 2 is a view for explaining the operation of the pick-up head and the bonding head when viewed in the direction of arrow A in Fig.
반도체 제조 장치인 플립 칩 본더(10)는, 크게 구별하여, 다이 공급부(1)와, 픽업부(2), 반전 기구부(3)와, 본딩부(4)와, 반송부(5)와, 기판 공급부(6K)와, 기판 반출부(6H)와, 각 부의 동작을 감시해서 제어하는 제어 장치(7)를 갖는다.The
먼저, 다이 공급부(1)는, 기판 등의 워크(W)에 실장하는 다이(D)를 공급한다. 다이 공급부(1)는, 웨이퍼(11)를 유지하는 웨이퍼 유지대(12)와, 웨이퍼(11)로부터 다이(D)를 밀어올리는 점선으로 나타내는 밀어올림 유닛(13)과, 웨이퍼 링 공급부(도시하지 않음)를 갖는다. 다이 공급부(1)는, 도시하지 않은 구동 수단에 의해 XY 방향으로 이동하여, 픽업하는 다이(D)를 밀어올림 유닛(13)의 위치로 이동시킨다. 웨이퍼 링 공급부는, 웨이퍼 링이 수납된 웨이퍼 카세트를 갖고, 순차 웨이퍼 링을 다이 공급부(1)에 공급하여, 새로운 웨이퍼 링으로 교환한다. 다이 공급부(1)는, 원하는 다이를 웨이퍼 링으로부터 픽업할 수 있도록, 픽업 포인트에 웨이퍼 링을 이동한다. 웨이퍼 링은, 웨이퍼가 고정되고, 다이 공급부(1)에 설치 가능한 지그이다.First, the die
픽업부(2)는, 다이 공급부(1)로부터 다이(D)를 흡착하는 콜릿부(22)와, 콜릿부(22)를 선단에 구비하여 다이(D)를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y 방향으로 이동시키는 Y 구동부(23)를 갖는다. 픽업 헤드(21)는, 콜릿부(22)를 승강, 회전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 이와 같은 구성에 의해, 픽업 헤드(21)는, 다이를 픽업하고, 반전 기구부(3)에 이동하여, 반전 기구부(3)에 흡착된다.The pick-up section 2 includes a
반전 기구부(3)는, 도 2에 파선으로 나타낸 바와 같이, 픽업 헤드(21)를 180도 회전시켜, 다이(D)의 표면(패턴 형성면)을 반전시켜서 하면을 향하게 하고, 다이(D)를 본딩 헤드(41)에 전달하는 자세로 한다. 반전 기구부의 다른 방법으로서는, 도 2의 인출도에 도시하는 바와 같이 반전 기구부를 픽업 헤드(21)에 설치하고, 픽업 헤드와 함께 이동시키는 방법, 또는 다이의 표리를 회전할 수 있는 스테이지 유닛을 설치하여, 픽업한 다이(D)를 일단 스테이지 유닛에 적재하는 방법 등이 있다.2, the
본딩부(4)는, 반전한 다이(D)를 픽업 헤드(21)로부터 수취하여, 반송되어 온 워크(W) 상에 본딩한다. 본딩부(4)는, 픽업 헤드(21)와 마찬가지로 다이(D)를 선단에 흡착 유지하는 콜릿부(42)를 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 구동부(43)와, 워크(W)의 위치 인식 마크(기준 마크)(PM)(도 4 참조)를 촬상하여, 본딩 위치를 인식하는 기판 인식 카메라(44)와, 후술하는 경사광 조명 장치(45)(도 4 참조)를 갖는다. 또한, 워크(W)의 검사를 행하는 기판 인식 카메라를 구비하고 있어도 된다. 이와 같은 구성에 의해, 본딩 헤드(41)는, 픽업 헤드(21)로부터 반전한 다이(D)를 수취하여, 다이 인식 카메라(33)의 촬상 데이터에 기초해서 픽업 위치·자세를 보정하고, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 워크(W)에 다이(D)를 본딩한다.The
반송부(5)는, 워크(W)가 X 방향으로 이동하는 반송 레일(51, 52)을 구비한다. 반송 레일(51, 52)은 평행하게 설치된다. 이와 같은 구성에 의해, 기판 공급부(6K)로부터 워크(W)를 반출하여, 반송 레일(51, 52)을 따라 본딩 위치까지 이동하고, 본딩한 후 기판 반출부(6H)까지 이동하여, 기판 반출부(6H)에 워크(W)를 전달한다. 워크(W)에 다이(D)를 본딩하는 중에, 기판 공급부(6K)는 새로운 워크(W)를 반출하고, 반송 레일(51, 52) 상에서 대기한다.The
도 3은 다이 공급부의 주요부를 도시하는 개략 단면도이다. 도 3에 도시한 바와 같이, 다이 공급부(1)는, 웨이퍼 링(14)을 유지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 유지되어 복수의 다이(D)가 점착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)과, 다이(D)를 상방으로 밀어올리기 위한 밀어올림 유닛(13)을 갖는다. 소정의 다이(D)를 픽업하기 위해서, 밀어올림 유닛(13)은, 도시하지 않은 구동 기구에 의해 상하 방향으로 이동하고, 다이 공급부(1)는 수평 방향으로 이동하도록 되어 있다.3 is a schematic sectional view showing the main part of the die supply portion. 3, the
다이 공급부(1)는, 다이(D)의 밀어올림 시에, 웨이퍼 링(14)을 유지하고 있는 익스팬드 링(15)을 하강시킨다. 그 결과, 웨이퍼 링(14)에 유지되어 있는 다이싱 테이프(16)는 잡아 당겨져, 다이(D)의 간격은 넓어진다. 그러한 상태에서, 밀어올림 유닛(13)에 의해 다이 하방으로부터 다이(D)를 밀어올림으로써, 다이 공급부(1)는 다이(D)의 픽업성을 향상시키고 있다.The die
도 4는 도 1의 플립 칩 본더의 레이아웃을 나타내는 개략 상면도이다. 플립 칩 본더(10)는, 워크(W)가 X 방향으로 반송되고, 다이(D)가 Y 방향으로 반송되는 장치 배치이다.Fig. 4 is a schematic top view showing the layout of the flip chip bonder of Fig. 1; The
다이 공급부(1)의 X축 부방향측(도면의 좌측)에 웨이퍼 링 공급부(18)가 설치되고, Y축 정방향측(도면의 상측)에 본딩 위치(BP)가 설치된다. 반송 레일(51, 52)은 X축 방향으로 연장되고, 워크(W)가 X축 정방향(도면의 좌측에서 우측)으로 이동하여, 본딩 위치(BP)에 보내진다. 웨이퍼 링(14)은, 웨이퍼 링 공급부(18)로부터 X축 정방향(도면의 좌측에서 우측)으로 반송되어, 다이 공급부(1)에 보내진다. 위치(DP)는, 픽업 헤드(21)가 다이 공급부(1)로부터 다이(D)를 픽업하는 위치이다. 위치(PP)는, 본딩 헤드(41)가 픽업 헤드(21)로부터 다이(D)를 픽업하는 위치이다. 본딩 위치(BP)는, 본딩 헤드(41)가 다이(D)를 워크(W)에 적재하는 위치이며, 위치(WP)는, 다음 워크(W)가 대기하는 위치이다. 또한, 도 4에 도시하고 있지 않지만, 반송 레일(51, 52)의 X축 부방향측(도면의 좌측)에 기판 공급부(6K)가 배치되고, X축 정방향측(도면의 우측)에 기판 반출부(6H)가 배치된다.A wafer
도 5는 도 1의 워크의 구조 및 다이 플레이스를 설명하기 위한 단면도이며, 본딩 위치에서의 워크, 다이, 카메라, 조명의 배치를 도시하는 도면이다. 워크(W)는, 위치 인식 마크(PM)를 갖는 캐리어인 유리 기판(101)과 유리 기판(101) 상에 설치된 점착제(102)를 포함하고, 복수의 다이가 탑재 가능하다. 유리 기판(101)의 하면측에 패키지 사이즈에 맞춘 위치 인식 마크(PM)가 형성된다. 워크(W)는, 최종적으로는 다이(D)로부터 박리되고, 유리 기판(101)은, 위치 인식 마크(PM)를 재형성 하거나 하여 다시 사용된다. 다이(D)는, 패턴 형성면이 아래를 향해서(페이스 다운으로) 콜릿부(42)에 흡착되어 있다. 기판 인식 카메라(44)는, 다이(D)의 바로 아래에 배치되어, 유리 기판(101) 및 점착제(102)를 통해서 다이(D)의 위치를 인식한다. 따라서, 유리 기판(101) 및 점착제(102)는 투명하다. 복수의 경사광 조명 장치(45)는, 각각 위치 인식 마크(PM) 및 다이(D)를 비스듬히 아래로부터 광을 조사한다. 경사광 조명 장치(45)에 의해, 유리 기판의 정반사가 없이, 위치 인식 마크(PM) 및 다이(D)의 표면을 관측할 수 있다.Fig. 5 is a cross-sectional view for explaining the structure and die place of the work of Fig. 1, and shows the arrangement of a work, a die, a camera, and an illumination at a bonding position. The workpiece W includes a
제어 장치(7)는, 플립 칩 본더(10)의 각 부의 동작을 감시해서 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다. 예를 들어, 제어 장치(7)는, 기판 인식 카메라(44) 및 기판 인식 카메라(44)로부터의 화상 정보, 본딩 헤드(41)의 위치 등의 각종 정보를 도입하여, 본딩 헤드(41)의 본딩 동작 등 각 구성 요소의 각 동작을 제어한다.The
이어서, 실시예 1에 관한 플립 칩 본더의 다이 플레이스 방법(반도체 장치의 제조 방법)에 대해서 도 6을 사용해서 설명한다. 도 6은 도 1의 플립 칩 본더의 다이 플레이스 방법을 설명하기 위한 흐름도이다.Next, the die-placing method (semiconductor device manufacturing method) of the flip chip bonder according to the first embodiment will be described with reference to Fig. 6 is a flowchart illustrating a die-placing method of the flip chip bonder of FIG.
스텝 S1: 제어 장치(7)는, 픽업 헤드(21)에 의해 다이 공급부(1)로부터 다이(D)를 픽업한다.Step S1: The
스텝 S2: 제어 장치(7)는, 픽업 헤드(21)를 반전시켜, 다이(D)의 회로 형성면의 반대의 면(이면)을 위로 한다.Step S2: The
스텝 S3: 제어 장치(7)는, 다이(D)를 본딩 헤드(41)에 전달한다. 즉, 본딩 헤드(41)는 픽업 헤드(21)로부터 다이(D)를 픽업한다.Step S3: The
스텝 S4: 제어 장치(7)는, 기판 인식 카메라(44)에 의해 유리 기판(101)의 위치 인식 마크(PM)를 인식한다.Step S4: The
스텝 S5: 제어 장치(7)는, 기판 인식 카메라(44)에 의해 다이(D)의 회로 형성면(표면)의 패턴을 인식한다. 하부로부터 유리너머로 경사광 조명을 비추고, 다이(D)의 에지를 플레이스 직전까지 인식한다. 이때는, 동시·1 시야의 인식이 바람직하다.Step S5: The
스텝 S6: 제어 장치(7)는, 인식 결과를 연산한다. 위치 인식 마크(PM)를 인식해서 플레이스 위치를 산출하고, 다이(D)를 인식해서 다이 위치를 산출한다.Step S6: The
스텝 S7: 제어 장치(7)는, 연산 결과에 기초해서 본딩 헤드(41)를 이동하여, 다이(D)의 위치를 보정한다.Step S7: The
스텝 S8: 제어 장치(7)는, 다이(D)를 워크(W) 상에 적재(플레이스)한다.Step S8: The
또한, 스텝 S1 전에, 웨이퍼(11)로부터 분할된 다이(D)가 부착된 다이싱 테이프(16)를 유지한 웨이퍼 링(14)을 웨이퍼 링 공급부(18)에 저장하고, 플립 칩 본더(10)에 반입한다. 제어 장치(7)는, 웨이퍼 링(14)이 충전된 웨이퍼 링 공급부(18)로부터 웨이퍼 링(14)을 다이 공급부(1)에 공급한다. 또한, 워크(W)를 준비하고, 플립 칩 본더(10)에 반입한다. 제어 장치(7)는, 기판 공급부(6K)에서 워크(W)를 반송 레일(51, 52)에 적재한다.Before the step S1, the wafer ring holding the dicing
또한, 스텝 S8 후에, 제어 장치(7)는 기판 반출부(6H)에서 반송 레일(51, 52)로부터 다이(D)가 본딩된 워크(W)를 취출한다. 플립 칩 본더(10)로부터 워크(W)를 반출한다. 그 후, 워크(W)의 점착제(102) 상에 배치된 복수의 다이(반도체 칩)를 밀봉 수지로 일괄 밀봉함으로써, 복수의 반도체 칩과 복수의 반도체 칩을 덮는 밀봉 수지를 구비하는 밀봉체를 형성한 후, 밀봉체로부터 워크(W)를 박리하고, 계속해서 밀봉체의 워크(W)가 부착되어 있던 면 상에 재배선층을 형성해서 FOWLP를 제조한다.After step S8, the
<변형예><Modifications>
이하, 대표적인 변형예에 대해서, 몇 가지 예시한다. 이하의 변형예의 설명에서, 상술한 실시예에서 설명되어 있는 것과 마찬가지의 구성 및 기능을 갖는 부분에 대해서는, 상술한 실시예와 마찬가지의 부호가 사용될 수 있는 것으로 한다. 그리고, 이러한 부분의 설명에 대해서는, 기술적으로 모순되지 않는 범위 내에서, 상술한 실시예에서의 설명이 적절히 원용될 수 있는 것으로 한다. 또한, 상술한 실시예의 일부, 및 복수의 변형예의 전부 또는 일부가, 기술적으로 모순되지 않는 범위 내에서, 적절히 복합적으로 적용될 수 있다.Hereinafter, some representative variations will be exemplified. In the description of the following modified examples, the same reference numerals as those of the above-described embodiments can be used for parts having the same configuration and function as those described in the above embodiment. It should be noted that the description of these portions can be appropriately made to the descriptions in the above-described embodiments within the scope not technically contradictory. In addition, some or all of the above-described embodiments, and all or part of the plurality of modifications, may be appropriately and complexly applied within a range not technically contradictory.
(변형예 1)(Modified Example 1)
도 7은 변형예 1에 관한 플립 칩 본더의 레이아웃을 나타내는 개략 상면도이다. 실시예 1(도 1)에서는, 워크(W)는 X 방향으로 반송되고, 다이(D)는 Y 방향으로 반송되는 장치 배치이었지만, 변형예 1에 관한 플립 칩 본더(10A)에서는, 워크(W) 및 다이(D)는 모두 X 방향으로 반송되는 장치 배치이다.7 is a schematic top view showing the layout of a flip chip bonder according to
다이 공급부(1)의 Y축 부방향측(도면의 하측)에 웨이퍼 링 공급부(18)가 설치되고, X축 정방향측(도면의 우측)에 본딩 위치(BP)가 설치된다. 다이 공급부(1)의 상방에 반송 레일(51, 52)이 설치되고, 워크(W)가 X축 정방향(도면의 좌측에서 우측)으로 이동하여, 기판 스테이지(46)에 보내진다. 그 후, 기판 스테이지(46)는, Y축 정방향(도면 아래에서 위)으로 이동해서 워크(W)를 본딩 위치(BP)에 반송한다. 웨이퍼 링(14)은, 웨이퍼 링 공급부(18)로부터 Y축 정방향(도면 아래에서 위)으로 반송되어, 다이 공급부(1)에 보내진다. 위치(DP)는, 픽업 헤드(21)가 다이 공급부(1)로부터 다이(D)를 픽업하는 위치이다. 위치(PP)는, 본딩 헤드(41)가 픽업 헤드(21)로부터 다이(D)를 픽업하는 위치이다. 위치(BP)는, 본딩 헤드(41)가 다이(D)를 워크(W)에 적재하는 위치이며, 위치(WP)는, 다음 워크(W)가 대기하는 위치이다. 또한, 도 7에 도시하고 있지 않지만, 반송 레일(51, 52)의 X축 부방향측(도면의 좌측)에 기판 공급부(6K)가 배치되고, X축 정방향측(도면의 우측)에 기판 반출부(6H)가 배치된다.A wafer
(변형예 2)(Modified example 2)
도 8은 변형예 2에 관한 플립 칩 본더의 레이아웃을 나타내는 개략 상면도이다. 실시예(도 1)에서는, 워크(W)는 X 방향으로 반송되고, 다이(D)는 Y 방향으로 반송되는 장치 배치이었지만, 변형예 2에 관한 플립 칩 본더(10B)에서는, 워크(W)는 Y 방향으로 반송되고, 다이(D)는 X 방향으로 반송되는 장치 배치이다.8 is a schematic top view showing the layout of the flip chip bonder according to the second modification. In the embodiment (Fig. 1), the work W is transported in the X direction and the die D is transported in the Y direction. In the
다이 공급부(1)의 Y축 부방향측(도면의 하측)에 웨이퍼 링 공급부(18)가 설치되고, X축 정방향측(도면의 우측)에 본딩 위치(BP)가 설치된다. 워크(W)가 워크 급배부(61)로부터 Y축 정방향(도면 아래에서 위)으로 이동하여, 기판 스테이지(46)에 보내진다. 그 후, 기판 스테이지(46)는, 워크(W)를 본딩 위치(BP)에 반송한다. 본딩 후에는 기판 스테이지(46)는 워크(W)를 Y축 부방향(도면 위에서 아래)으로 반송하여, 워크(W)는 워크 급배부(61)에 보내진다. 웨이퍼 링(14)은, 웨이퍼 링 공급부(18)로부터 Y축 정방향(도면 아래에서 위)으로 반송되어, 다이 공급부(1)에 보내진다. 위치(DP)는, 픽업 헤드(21)가 다이 공급부(1)로부터 다이(D)를 픽업하는 위치이다. 위치(PP)는, 본딩 헤드(41)가 픽업 헤드(21)로부터 다이(D)를 픽업하는 위치이다. 위치(BP)는, 본딩 헤드(41)가 다이(D)를 워크(W)에 적재하는 위치이며, 위치(WP)는, 다음 워크(W)가 대기하는 위치이다. 변형예 2에서는, 기판 공급부(6K) 및 기판 반출부(6H) 대신에 워크 급배부(61)를 웨이퍼 링 공급부(18)의 우측 이웃에 배치하고 있으므로, 실시예 1 및 변형예 2보다도 다이 본더의 평면적을 작게 할 수 있다.A wafer
(변형예 3)(Modification 3)
도 9는 변형예 3에 관한 플립 칩 본더의 워크의 구조 및 다이 플레이스를 설명하기 위한 단면도이며, 본딩 위치에서의 워크, 다이, 본딩 스테이지, 카메라, 조명의 배치를 도시하는 도면이다. 실시예 1에서는, 워크(W)는 유리 기판을 포함하고 있지만, 변형예 3에 관한 플립 칩 본더(10C)의 워크(W)는 테이프를 포함한다.9 is a cross-sectional view for explaining a structure of a work and a die place of a flip chip bonder according to
변형예 3에 관한 워크(W)는, 캐리어인 테이프(103)와 테이프(103) 상에 설치된 점착제(102)를 포함하고, 복수의 다이가 탑재 가능하다. 본딩 스테이지(BS)는 투명 기판(유리 기판)을 포함하고, 본딩 스테이지(BS)의 유리 기판의 하면측에 위치 인식 마크(PM)가 형성된다. 다이(D)는, 패턴 형성면이 아래를 향해서(페이스 다운으로) 콜릿부(42)에 흡착되어 있다. 기판 인식 카메라(44)는, 다이(D)의 바로 아래에 배치되어, 본딩 스테이지(BS), 테이프(103) 및 점착제(102)를 통해서 다이(D)의 위치를 인식한다. 따라서, 테이프(103) 및 점착제(102)는 투명하다. 복수의 경사광 조명 장치(45)는, 각각 위치 인식 마크(PM) 및 다이(D)를 비스듬히 아래로부터 광을 조사한다. 경사광 조명 장치(45)에 의해, 본딩 스테이지(BS)의 유리 기판의 정반사가 없이, 위치 인식 마크(PM) 및 다이(D)의 표면을 관측할 수 있다.The workpiece W according to Modification Example 3 includes a
(변형예 4)(Variation 4)
도 10은 변형예 4에 관한 플립 칩 본더의 워크의 구조 및 다이 플레이스를 설명하기 위한 단면도이며, 본딩 위치에서의 워크, 다이, 본딩 스테이지, 카메라, 조명의 배치를 도시하는 도면이다. 변형예 4에 관한 플립 칩 본더(10D)의 워크(W)는, 실시예 1과 마찬가지의 유리 기판(104)을 포함하고 있지만, 변형예 3과 마찬가지로, 또한 워크(W)의 유리 기판(104) 아래에 투명 기판(유리 기판)을 포함하는 본딩 스테이지(BS)를 설치하고, 본딩 스테이지(BS)의 유리 기판의 하면측에 위치 인식 마크(PM)가 형성된다. 이에 의해, 다이 플레이스되는 유리 기판에는 위치 인식 마크(PM)를 형성할 필요는 없으며, 재생도 용이해진다.10 is a cross-sectional view for explaining a structure of a work of a flip chip bonder according to
[실시예 2][Example 2]
도 11은 실시예 2에 관한 다이 본더의 개략 상면도이다. 도 12는 도 11에서 화살표 A 방향에서 보았을 때, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.11 is a schematic top view of the die bonder according to the second embodiment. Fig. 12 is a view for explaining the operation of the pick-up head and the bonding head when viewed in the direction of arrow A in Fig.
반도체 제조 장치인 다이 본더(10E)는, 크게 구별하여, 다이 공급부(1)와, 픽업부(2E), 중간 스테이지부(3E)와, 본딩부(4E)와, 반송부(5)와, 기판 공급부(6K)와, 기판 반출부(6H)와, 각 부의 동작을 감시해서 제어하는 제어 장치(7)를 갖는다.The
픽업부(2E)는, 다이(D)를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y 방향으로 이동시키는 픽업 헤드의 Y 구동부(23)와, 콜릿부(22)를 승강, 회전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 픽업 헤드(21)는, 밀어 올려진 다이(D)를 선단에 흡착 유지하는 콜릿부(22)(도 12도 참조)를 갖고, 다이 공급부(1)로부터 다이(D)를 픽업하여, 중간 스테이지(31)에 적재한다. 픽업 헤드(21)는, 콜릿부(22)를 승강, 회전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 또한, 실시예 2의 픽업부(2)는, 실시예 1과는 달리, 픽업 헤드(21)를 180도 회전해서 다이의 표리를 반전하는 기능은 갖고 있지 않다.The pick-up section 2E includes a pick-up
중간 스테이지부(3E)는, 다이(D)를 일시적으로 적재하는 중간 스테이지(31)와, 중간 스테이지(31) 상의 다이(D)를 인식하기 위한 스테이지 인식 카메라(32)를 갖는다.The
본딩부(4E)는, 중간 스테이지(31)로부터 다이(D)를 픽업하여, 반송되어 오는 워크(W) 상에 본딩한다. 본딩부(4E)는, 픽업 헤드(21)와 마찬가지로 다이(D)를 선단에 흡착 유지하는 콜릿부(42)(도 12도 참조)를 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 구동부(43)와, 워크(W)의 위치 인식 마크(PM)(도 5 참조)를 촬상하여, 본딩 위치를 인식하는 기판 인식 카메라(44)와, 경사광 조명 장치(45)(도 5 참조)를 갖는다. 또한, 워크(W)의 검사를 행하는 기판 인식 카메라를 구비하고 있어도 된다. 워크(W)의 구성은, 실시예(도 5), 변형예 3(도 9) 및 변형예 4(도 10) 중 어느 구성이어도 상관없다. 이와 같은 구성에 의해, 본딩 헤드(41)는, 스테이지 인식 카메라(32)의 촬상 데이터에 기초하여 픽업 위치·자세를 보정하고, 중간 스테이지(31)로부터 다이(D)를 픽업하여, 기판 인식 카메라(44)의 촬상 데이터에 기초해서 워크(W)에 다이(D)를 본딩한다.The
이어서, 실시예 2에 관한 다이 본더의 다이 플레이스 방법(반도체 장치의 제조 방법)에 대해서 도 13을 사용해서 설명한다. 도 13은 도 11의 다이 본더의 다이 플레이스 방법을 설명하기 위한 흐름도이다.Next, the die-placing method (semiconductor device manufacturing method) of the die bonder according to the second embodiment will be described with reference to Fig. 13 is a flowchart for explaining a die-placing method of the die bonder of Fig.
스텝 S1: 제어 장치(7)는, 픽업 헤드(21)에 의해 다이 공급부(1)로부터 다이(D)를 픽업한다.Step S1: The
스텝 S2D: 제어 장치(7)는, 픽업 헤드(21)에 의해 다이(D)를 중간 스테이지(31) 상에 적재한다.Step S2D: The
스텝 S3D: 제어 장치(7)는, 다이(D)를 본딩 헤드(41)에 전달한다. 즉, 본딩 헤드(41)는 중간 스테이지(31)로부터 다이(D)를 픽업한다.Step S3D: The
스텝 S4: 제어 장치(7)는, 기판 인식 카메라(44)에 의해 유리 기판(101)의 위치 인식 마크(PM)를 인식한다.Step S4: The
스텝 S5: 제어 장치(7)는, 기판 인식 카메라(44)에 의해 다이(D)의 에지를 인식한다. 하부로부터 유리너머로 경사광 조명을 비추어, 다이(D)의 에지를 플레이스 직전까지 인식한다. 이때는, 동시·1 시야의 인식이 바람직하다.Step S5: The
스텝 S6: 제어 장치(7)는, 인식 결과를 연산한다. 위치 인식 마크(PM)를 인식해서 플레이스 위치를 산출하고, 다이(D)를 인식해서 다이 위치를 산출한다.Step S6: The
스텝 S7: 제어 장치(7)는, 연산 결과에 기초하여, 본딩 헤드(41)를 이동하고, 다이(D)의 위치를 보정한다.Step S7: The
스텝 S8: 제어 장치(7)는, 다이(D)를 워크(W) 상에 적재(플레이스)한다.Step S8: The
또한, 스텝 S1보다 앞의 동작은, 실시예 1의 동작과 마찬가지이다. 또한, 본딩 후의 워크(W)의 취출 반출 동작은 실시예 1과 마찬가지이다. FOWLP는 실시예 1과 마찬가지로 제조된다.The operation before step S1 is the same as the operation of the first embodiment. The take-out and take-out operation of the workpiece W after bonding is similar to that of the first embodiment. FOWLP was prepared in the same manner as in Example 1.
실시예 및 변형예에서는, 워크가 유리 기판인 경우에는, 워크 또는 투명성을 확보한 스테이지에 정해진 패키지 사이즈의 표시(위치 인식 마크)를 붙이고, 워크가 테이프인 경우에는, 투명성을 확보한 스테이지에 패키지 사이즈의 표시를 붙인다. 이에 의해, 워크너머로 인식·실장이 가능해지고, 플레이스 직전까지 다이 위치를 인식·보정을 할 수 있다. 따라서, 최종적으로 박리되는 유리나 테이프 상에 다이를 고정밀도로 플레이스할 수 있다. 워크가 유리이면 위치 인식 마크를 고정밀도로 제작할 수 있으며, 재이용도 가능하다.In the embodiment and the modified example, when the work is a glass substrate, display of a predetermined package size (position recognition mark) is attached to the work or the stage securing transparency, and when the work is a tape, We attach mark of size. As a result, recognition and mounting can be performed over the work, and the die position can be recognized and corrected just before the place. Therefore, the die can be placed on the glass or tape to be finally peeled with high precision. If the work is glass, the position recognition mark can be produced with high accuracy and can be reused.
또한, 페이스 다운(Face Down)의 경우에는, 또한 유리너머로 다이 표면의 패턴을 인식해서 위치 정렬을 행할 수 있다. 이에 의해, 플레이스하는 기준의 정밀도를 보다 높게 유지할 수 있다. 플레이스의 정밀도가 좋아짐으로써, FOWLP의 재배선층을 용이하게 할 수 있다.Further, in the case of face down, positional alignment can be performed by recognizing the pattern of the die surface over the glass. Thereby, the accuracy of the reference to be placed can be kept higher. By improving the precision of the place, the rewiring layer of the FOWLP can be easily made.
이상, 본 발명자에 의해 이루어진 발명을 실시예 및 변형예에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시예 및 변형예에 한정되는 것은 아니며, 다양하게 변경 가능한 것은 말할 필요도 없다.While the invention made by the present inventors has been specifically described based on the embodiments and the modified examples, the present invention is not limited to the above-described embodiments and modifications, and needless to say, various modifications are possible.
예를 들어, 실시예에서는 유리 기판의 하면측에 위치 인식 마크(PM)를 형성해서 행하고 있지만, 레이저광의 조사 등으로 일시적으로 위치 인식 마크(PM)를 형성해서 다이(D)의 위치 인식을 행해도 된다. 이에 의해, 다이 플레이스되는 유리 기판에는 위치 인식 마크(PM)를 형성할 필요가 없으며, 재생도 용이해지고, 품종 교환 등에 의해 다이 사이즈나 다이 플레이스 위치의 변경도 레이저 조사 위치의 데이터 변경 등으로 가능하게 되어, 작업을 간략화할 수 있다.For example, in the embodiment, the position recognition mark PM is formed on the lower surface side of the glass substrate. However, the position recognition mark PM is temporarily formed by irradiation with laser light or the like to recognize the position of the die D . Thereby, it is not necessary to form the position recognition mark PM on the die-placed glass substrate and it is easy to regenerate, and the die size and the die position can be changed by the kind exchange or the like, So that the operation can be simplified.
또한, 유리 기판의 하면측의 위치 인식 마크(PM)는, 다이 플레이스되는 기판이나, 테이프를 포함하는 워크의 투명 유리제의 장치 스테이지가 아니라, 품종마다의 투명 유리제의 위치 인식 마크(PM)를 형성한 위치 인식 기판을 사용해도 된다. 이에 의해, 품종 교환 시에는 이 위치 인식 기판을 교환함으로써 간편하게 행할 수 있고, 자동 교환 등도 용이해진다.The position recognition mark PM on the lower surface side of the glass substrate forms the position recognition mark PM made of transparent glass for each type of product instead of the device stage of the transparent glass of the substrate to be die- A position-recognizing substrate may be used. Thus, at the time of product type exchange, the position recognition board can be easily exchanged, and automatic exchange and the like can be facilitated.
또한, 위치 인식 기판은 실시예의 다이 플레이스되는 유리 기판을 사용해도 된다.Further, the position-recognizing substrate may be a glass substrate on which the embodiment is to be placed.
1: 다이 공급부
2: 픽업부
21: 픽업 헤드
22: 콜릿부
3: 반전 기구부
4: 본딩부
41: 본딩 헤드
42: 콜릿부
44: 기판 인식 카메라
45: 경사광 조명 장치
7: 제어 장치
10: 플립 칩 본더
10E: 다이 본더
11: 웨이퍼
13: 밀어올림 유닛
D: 다이
W: 워크
101: 유리 기판
102: 점착제
103: 테이프
104: 유리 기판
PM: 위치 인식 마크
BS: 본딩 스테이지1:
2: Pickup section
21: Pickup head
22: Collet portion
3:
4:
41: bonding head
42: Collet portion
44: Substrate recognition camera
45: inclined light illumination device
7: Control device
10: flip chip bonder
10E: die bonder
11: wafer
13: Push-up unit
D: Die
W: Walk
101: glass substrate
102: Adhesive
103: tape
104: glass substrate
PM: Position recognition mark
BS: Bonding stage
Claims (18)
다이 공급부와,
상기 다이 공급부로부터 다이를 픽업해서 상하 반전시키는 픽업 헤드와,
상기 픽업 헤드로부터 상기 다이를 픽업해서 상기 다이의 회로 형성면을 아래로 해서 투명한 기판의 상면에 상기 다이를 적재하는 본딩 헤드와,
상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크와,
상기 기판의 하방으로부터 상기 다이 및 상기 기준 마크를 촬상하는 카메라와,
상기 다이 및 상기 기준 마크를 비스듬히 하방으로부터 광을 조사하는 조명 장치
를 구비하는, 반도체 제조 장치.In a semiconductor manufacturing apparatus,
A die supply section,
A pick-up head for picking up a die from the die supply unit and inverting the die,
A bonding head for picking up the die from the pick-up head and placing the die on the upper surface of the transparent substrate with the circuit forming surface of the die down,
A reference mark for recognizing the position of the die when the die is loaded on the substrate,
A camera for picking up the die and the reference mark from below the substrate;
An illumination device for irradiating the die and the reference mark obliquely from below;
And a semiconductor manufacturing apparatus.
상기 기판은 유리 기판과 상기 유리 기판의 상면에 설치되는 점착제를 구비하고,
상기 기준 마크는 상기 유리 기판의 하면측에 구비하는, 반도체 제조 장치.The method according to claim 1,
Wherein the substrate comprises a glass substrate and a pressure-sensitive adhesive provided on an upper surface of the glass substrate,
And the reference mark is provided on a lower surface side of the glass substrate.
상기 카메라의 상방에 위치하는 투명한 스테이지를 더 구비하고,
상기 기판은 테이프와 상기 테이프의 상면에 설치되는 점착제를 구비하고,
상기 기준 마크는 상기 스테이지의 하면에 구비하는, 반도체 제조 장치.The method according to claim 1,
Further comprising a transparent stage positioned above the camera,
Wherein the substrate has a tape and a pressure-sensitive adhesive provided on an upper surface of the tape,
And the reference mark is provided on a lower surface of the stage.
웨이퍼 링을 저장하는 웨이퍼 링 공급부와,
기판 공급부와,
기판 반출부
를 더 구비하고,
상기 웨이퍼 링은, 상기 웨이퍼 링 공급부로부터 제1 방향으로 반송되어 상기 다이 공급부에 보내지고,
상기 기판은, 상기 기판 공급부로부터 상기 제1 방향으로 반송되어 본딩 위치에 보내지고,
상기 다이는, 상기 제1 방향과는 상이한 제2 방향으로 반송되어 본딩 위치에 보내지고,
상기 다이가 적재된 상기 기판은, 상기 본딩 위치로부터 상기 제1 방향으로 반송되어 상기 기판 반출부에 보내지는, 반도체 제조 장치.The method according to claim 1,
A wafer ring supply for storing the wafer ring,
A substrate supply unit,
The substrate-
Further comprising:
Wherein the wafer ring is conveyed in the first direction from the wafer ring supply unit and is sent to the die supply unit,
Wherein the substrate is transported in the first direction from the substrate supply unit and is sent to a bonding position,
The die is transported in a second direction different from the first direction and is sent to the bonding position,
Wherein the substrate on which the die is mounted is transported in the first direction from the bonding position and is sent to the substrate carry-out section.
웨이퍼 링을 저장하는 웨이퍼 링 공급부와,
기판 공급부와,
기판 반출부
를 더 구비하고,
상기 기판은, 상기 기판 공급부로부터 제1 방향으로 반송되어 본딩 위치에 보내지고,
상기 다이는, 상기 제1 방향으로 반송되어 본딩 위치에 보내지고,
상기 다이가 적재된 상기 기판은, 상기 본딩 위치로부터 상기 제1 방향으로 반송되어 상기 기판 반출부에 보내지고,
상기 웨이퍼 링은, 상기 웨이퍼 링 공급부로부터 상기 제1 방향과는 상이한 제2 방향으로 반송되어 상기 다이 공급부에 보내지는, 반도체 제조 장치.The method according to claim 1,
A wafer ring supply for storing the wafer ring,
A substrate supply unit,
The substrate-
Further comprising:
The substrate is transported in the first direction from the substrate supply unit and is sent to the bonding position,
The die is transported in the first direction and sent to the bonding position,
Wherein the substrate on which the die is loaded is transported in the first direction from the bonding position and is sent to the substrate carry-
Wherein the wafer ring is transported from the wafer ring supply unit in a second direction different from the first direction and is sent to the die supply unit.
웨이퍼 링을 저장하는 웨이퍼 링 공급부와,
기판 급배부
를 더 구비하고,
상기 다이는, 제1 방향으로 반송되어 본딩 위치에 보내지고,
상기 웨이퍼 링은, 상기 웨이퍼 링 공급부로부터 상기 제1 방향과는 상이한 제2 방향으로 반송되어 상기 다이 공급부에 보내지고,
상기 기판은 상기 기판 급배부로부터 제2 방향으로 반송되어 본딩 위치에 보내지고,
상기 다이가 적재된 기판은, 상기 본딩 위치로부터 상기 제2 방향과는 반대 방향으로 반송되어 상기 기판 급배부에 보내지는, 반도체 제조 장치.The method according to claim 1,
A wafer ring supply for storing the wafer ring,
Substrate feeding portion
Further comprising:
The die is transported in a first direction and sent to a bonding position,
The wafer ring is transferred from the wafer ring supply unit in a second direction different from the first direction and is sent to the die supply unit,
The substrate is transported in the second direction from the substrate feeding portion and is sent to the bonding position,
Wherein the substrate on which the die is mounted is transported in a direction opposite to the second direction from the bonding position and is sent to the substrate feeding portion.
다이 공급부와,
상기 다이 공급부로부터 다이를 픽업하는 픽업 헤드와,
상기 픽업 헤드가 픽업한 다이가 적재되는 중간 스테이지와,
상기 중간 스테이지에 적재된 다이를 픽업해서 상기 다이의 회로 형성면을 위로 해서 투명한 기판의 상면에 상기 다이를 적재하는 본딩 헤드와,
상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크와,
상기 기판의 하방으로부터 상기 다이 및 상기 기준 마크를 촬상하는 카메라와,
상기 다이 및 상기 기준 마크를 비스듬히 하방으로부터 광을 조사하는 조명 장치
를 구비하는, 반도체 제조 장치.In a semiconductor manufacturing apparatus,
A die supply section,
A pick-up head for picking up a die from the die supply unit,
An intermediate stage on which the pickup picked up by the pickup head is loaded,
A bonding head for picking up the die loaded on the intermediate stage and placing the die on the upper surface of the transparent substrate with the circuit forming surface of the die raised,
A reference mark for recognizing the position of the die when the die is loaded on the substrate,
A camera for picking up the die and the reference mark from below the substrate;
An illumination device for irradiating the die and the reference mark obliquely from below;
And a semiconductor manufacturing apparatus.
상기 기판은, 유리 기판과 상기 유리 기판의 상면에 설치되는 점착제를 구비하고,
상기 기준 마크는, 상기 유리 기판의 하면측에 구비하는, 반도체 제조 장치.8. The method of claim 7,
Wherein the substrate comprises a glass substrate and a pressure-sensitive adhesive provided on an upper surface of the glass substrate,
Wherein the reference mark is provided on a lower surface side of the glass substrate.
상기 카메라의 상방에 위치하는 투명한 스테이지를 더 구비하고,
상기 기판은, 테이프와 상기 테이프의 상면에 설치되는 점착제를 구비하고,
상기 기준 마크는, 상기 스테이지의 하면에 구비하는, 반도체 제조 장치.8. The method of claim 7,
Further comprising a transparent stage positioned above the camera,
Wherein the substrate includes a tape and a pressure-sensitive adhesive provided on an upper surface of the tape,
Wherein the reference mark is provided on a lower surface of the stage.
상기 기판은, 유리 기판과 상기 유리 기판의 상면에 설치되는 점착제를 구비하고,
상기 카메라의 상방에 위치하는 투명한 스테이지를 구비하고,
상기 기준 마크는, 상기 스테이지의 하면에 구비하는, 반도체 제조 장치.8. The method of claim 7,
Wherein the substrate comprises a glass substrate and a pressure-sensitive adhesive provided on an upper surface of the glass substrate,
And a transparent stage located above the camera,
Wherein the reference mark is provided on a lower surface of the stage.
(a) 다이 및 기준 마크를 촬상하는 카메라와, 상기 다이 및 상기 기준 마크를 비스듬히 하방으로부터 광을 조사하는 조명 장치를 구비하는 반도체 제조 장치를 준비하는 공정과,
(b) 다이를 갖는 다이싱 테이프를 유지하는 웨이퍼 링을 준비하는 공정과,
(c) 유리 기판과 상기 유리 기판의 상면에 설치되는 점착제를 구비하고, 상기 기준 마크를 상기 유리 기판의 하면측에 구비하는 기판을 준비하는 공정과,
(d) 상기 웨이퍼 링으로부터 상기 다이를 픽업하는 공정과,
(e) 픽업된 상기 다이를 상기 기판에 적재하는 공정
을 구비하고,
상기 (e) 공정은, 픽업된 상기 다이 및 상기 기준 마크를 상기 카메라에 의해 상기 기판의 하방으로부터 촬상하면서, 픽업된 상기 다이를 상기 기판의 상면에 적재하는, 반도체 장치의 제조 방법.A method of manufacturing a semiconductor device,
(a) a step of preparing a semiconductor manufacturing apparatus including a camera for imaging a die and a reference mark, and an illumination device for diagonally irradiating the die and the reference mark from below,
(b) preparing a wafer ring holding a dicing tape having a die,
(c) preparing a substrate having a glass substrate and a pressure-sensitive adhesive provided on an upper surface of the glass substrate, the substrate having the reference mark on a lower surface side of the glass substrate,
(d) picking up the die from the wafer ring,
(e) a step of loading the picked-up die onto the substrate
And,
Wherein the step of (e) picks up the picked-up die and the reference mark from below the substrate by the camera, and loads the picked-up die onto the upper surface of the substrate.
상기 (d) 공정은, 픽업한 상기 다이를 상하 반전시키는 공정을 더 갖고,
상기 (e) 공정은, 상하 반전된 상기 다이를 픽업하여, 상기 다이의 회로 형성면을 아래로 상기 기판에 적재하는, 반도체 장치의 제조 방법.12. The method of claim 11,
The step (d) further includes a step of vertically inverting the picked-up die,
Wherein the step (e) picks up the vertically inverted die, and loads the circuit formation surface of the die down onto the substrate.
상기 (d) 공정은, 픽업한 상기 다이를 중간 스테이지에 적재하는 공정을 더 갖고,
상기 (e) 공정은, 상기 중간 스테이지에 적재된 상기 다이를 픽업하여, 상기 다이의 회로 형성면을 위로 상기 기판에 적재하는, 반도체 장치의 제조 방법.12. The method of claim 11,
The step (d) further includes a step of loading the picked-up die onto the intermediate stage,
Wherein the step (e) picks up the die loaded on the intermediate stage and loads the circuit forming surface of the die onto the substrate.
상기 (e) 공정은, 상기 카메라의 인식 결과에 기초해서 픽업된 상기 다이의 위치를 보정해서 상기 기판에 적재하는, 반도체 장치의 제조 방법.The method according to claim 12 or 13,
Wherein the step (e) corrects the position of the die picked up based on the recognition result of the camera and loads the die on the substrate.
(a) 다이 및 본딩 스테이지에 구비하는 기준 마크를 촬상하는 카메라와, 상기 다이 및 상기 기준 마크를 비스듬히 하방으로부터 광을 조사하는 조명을 구비하는 반도체 제조 장치를 준비하는 공정과,
(b) 다이를 갖는 다이싱 테이프를 유지하는 웨이퍼 링을 준비하는 공정과,
(c) 테이프와 상기 테이프의 상면에 설치되는 점착제를 구비하는 기판을 준비하는 공정과,
(d) 상기 웨이퍼 링으로부터 상기 다이를 픽업하는 공정과,
(e) 픽업된 상기 다이를 상기 기판에 적재하는 공정
을 구비하고,
상기 (e) 공정은, 픽업된 상기 다이 및 상기 기준 마크를 상기 카메라에 의해 상기 기판의 하방으로부터 촬상하면서, 픽업된 상기 다이를 상기 기판의 상면에 적재하는, 반도체 장치의 제조 방법.A method of manufacturing a semiconductor device,
(a) a step of preparing a semiconductor manufacturing apparatus having a camera for picking up a reference mark provided on a die and a bonding stage, and illumination for irradiating the die and the reference mark obliquely from below with light,
(b) preparing a wafer ring holding a dicing tape having a die,
(c) preparing a substrate having a tape and a pressure-sensitive adhesive provided on an upper surface of the tape,
(d) picking up the die from the wafer ring,
(e) a step of loading the picked-up die onto the substrate
And,
Wherein the step of (e) picks up the picked-up die and the reference mark from below the substrate by the camera, and loads the picked-up die onto the upper surface of the substrate.
상기 (d) 공정은, 픽업한 상기 다이를 상하 반전하는 공정을 더 갖고,
상기 (e) 공정은, 상하 반전된 상기 다이를 픽업하는, 반도체 장치의 제조 방법.16. The method of claim 15,
The step (d) further includes a step of vertically inverting the picked-up die,
The step (e) picks up the die that has been vertically inverted.
상기 (d) 공정은, 픽업한 상기 다이를 중간 스테이지에 적재하는 공정을 더 갖고,
상기 (e) 공정은, 상기 중간 스테이지에 적재된 상기 다이를 픽업하는, 반도체 장치의 제조 방법.16. The method of claim 15,
The step (d) further includes a step of loading the picked-up die onto the intermediate stage,
The step (e) picks up the die loaded on the intermediate stage.
상기 (e) 공정은, 상기 카메라의 인식 결과에 기초해서 픽업된 상기 다이의 위치를 보정해서 상기 기판에 적재하는, 반도체 장치의 제조 방법.18. The method according to claim 16 or 17,
Wherein the step (e) corrects the position of the die picked up based on the recognition result of the camera and loads the die on the substrate.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2017-023850 | 2017-02-13 | ||
JP2017023850A JP6849468B2 (en) | 2017-02-13 | 2017-02-13 | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190042419A true KR20190042419A (en) | 2019-04-24 |
KR102062121B1 KR102062121B1 (en) | 2020-01-03 |
Family
ID=63156447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180011346A KR102062121B1 (en) | 2017-02-13 | 2018-01-30 | Semiconductor manufacturing device and manufacturing method of semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6849468B2 (en) |
KR (1) | KR102062121B1 (en) |
CN (1) | CN108428643B (en) |
TW (1) | TWI677047B (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7285162B2 (en) | 2019-08-05 | 2023-06-01 | ファスフォードテクノロジ株式会社 | Die bonding apparatus and semiconductor device manufacturing method |
JP7436251B2 (en) | 2020-03-16 | 2024-02-21 | ファスフォードテクノロジ株式会社 | Die bonding equipment and semiconductor device manufacturing method |
JP2022145332A (en) | 2021-03-19 | 2022-10-04 | ファスフォードテクノロジ株式会社 | Die bonding device and method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218137A (en) * | 2002-01-23 | 2003-07-31 | Hitachi Ltd | Semiconductor chip mounting method and device |
KR20130029707A (en) * | 2011-09-15 | 2013-03-25 | 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 | Die bonder and bonding method |
JP2014210909A (en) | 2013-04-02 | 2014-11-13 | 日東電工株式会社 | Manufacturing method of semiconductor device |
JP2015060924A (en) * | 2013-09-18 | 2015-03-30 | 株式会社日立ハイテクインスツルメンツ | Flip chip bonder and bonding method |
JP2016058543A (en) * | 2014-09-09 | 2016-04-21 | ボンドテック株式会社 | Chip alignment method, chip alignment device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3190575B2 (en) * | 1996-08-28 | 2001-07-23 | シャープ株式会社 | Chip arrangement device |
JP2004039736A (en) * | 2002-07-01 | 2004-02-05 | Shinko Electric Ind Co Ltd | Device and method for mounting semiconductor chip |
US20050045914A1 (en) * | 2003-07-09 | 2005-03-03 | Newport Corporation | Flip chip device assembly machine |
TW201011849A (en) * | 2008-09-03 | 2010-03-16 | King Yuan Electronics Co Ltd | Bare die dual-face detector |
TWI381200B (en) * | 2008-11-11 | 2013-01-01 | Au Optronics Suzhou Corp | Alignment inspection method and apparatus |
EP2624286B1 (en) * | 2010-09-30 | 2020-11-11 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
JP6149277B2 (en) * | 2011-03-30 | 2017-06-21 | ボンドテック株式会社 | Electronic component mounting method, electronic component mounting system, and substrate |
JP5813432B2 (en) * | 2011-09-19 | 2015-11-17 | ファスフォードテクノロジ株式会社 | Die bonder and bonding method |
US8871605B2 (en) * | 2012-04-18 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for fabricating and orienting semiconductor wafers |
JP6093610B2 (en) * | 2013-03-15 | 2017-03-08 | ファスフォードテクノロジ株式会社 | Die bonder and bonding method |
JP6118620B2 (en) * | 2013-04-03 | 2017-04-19 | ヤマハ発動機株式会社 | Component mounting equipment |
JP6124969B2 (en) * | 2015-09-24 | 2017-05-10 | ファスフォードテクノロジ株式会社 | Die bonder and bonding method |
-
2017
- 2017-02-13 JP JP2017023850A patent/JP6849468B2/en active Active
-
2018
- 2018-01-26 TW TW107102893A patent/TWI677047B/en active
- 2018-01-30 KR KR1020180011346A patent/KR102062121B1/en active IP Right Grant
- 2018-02-05 CN CN201810110516.XA patent/CN108428643B/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218137A (en) * | 2002-01-23 | 2003-07-31 | Hitachi Ltd | Semiconductor chip mounting method and device |
KR20130029707A (en) * | 2011-09-15 | 2013-03-25 | 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 | Die bonder and bonding method |
JP2014210909A (en) | 2013-04-02 | 2014-11-13 | 日東電工株式会社 | Manufacturing method of semiconductor device |
JP2015060924A (en) * | 2013-09-18 | 2015-03-30 | 株式会社日立ハイテクインスツルメンツ | Flip chip bonder and bonding method |
JP2016058543A (en) * | 2014-09-09 | 2016-04-21 | ボンドテック株式会社 | Chip alignment method, chip alignment device |
Also Published As
Publication number | Publication date |
---|---|
CN108428643A (en) | 2018-08-21 |
JP6849468B2 (en) | 2021-03-24 |
TW201836048A (en) | 2018-10-01 |
JP2018133353A (en) | 2018-08-23 |
CN108428643B (en) | 2022-03-29 |
KR102062121B1 (en) | 2020-01-03 |
TWI677047B (en) | 2019-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130068823A1 (en) | Die Bonder and Bonding Method | |
CN108346585B (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
CN108364880B (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
KR20180131425A (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
KR20190042419A (en) | Semiconductor manufacturing device and manufacturing method of semiconductor device | |
KR20190068467A (en) | Electronic component mounting device and electronic component mounting method | |
TWI741256B (en) | Die bonding device and manufacturing method of semiconductor device | |
JP2010135574A (en) | Transfer apparatus | |
WO2006038610A1 (en) | Electronic component pickup method, electronic component mounting method and electronic component mounting apparatus | |
JP2019054209A (en) | Semiconductor manufacturing device, method of manufacturing semiconductor device, and collet | |
KR102649912B1 (en) | Bonding module and die bonding apparatus having the same | |
JP6941513B2 (en) | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment | |
TWI768337B (en) | Die bonding device and manufacturing method of semiconductor device | |
WO2006038609A1 (en) | Electronic component pickup method, electronic component mounting method and electronic component mounting apparatus | |
TWI719896B (en) | Die bonding device, peeling unit, chuck and manufacturing method of semiconductor device | |
US20230290666A1 (en) | Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device | |
KR100671028B1 (en) | Method for bonding semiconductor chips | |
JPH06244245A (en) | Semiconductor device bonding device | |
JP2024024567A (en) | Semiconductor manufacturing device and method for manufacturing semiconductor device | |
CN111739818A (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
JP2021048375A (en) | Die bonding device and manufacturing method of semiconductor device | |
JP2003142507A (en) | Semiconductor device manufacturing device and method of manufacturing semiconductor device using the same | |
JP2005032828A (en) | Manufacturing apparatus of semiconductor device, and method for manufacturing semiconductor device | |
JP2004087529A (en) | Process for producing semiconductor device and bonding system for use therein | |
JP2001085451A (en) | Assembly device for semiconductor device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |