KR20190037573A - 반도체칩 실장방법 및 반도체칩 패키지 - Google Patents

반도체칩 실장방법 및 반도체칩 패키지 Download PDF

Info

Publication number
KR20190037573A
KR20190037573A KR1020170127058A KR20170127058A KR20190037573A KR 20190037573 A KR20190037573 A KR 20190037573A KR 1020170127058 A KR1020170127058 A KR 1020170127058A KR 20170127058 A KR20170127058 A KR 20170127058A KR 20190037573 A KR20190037573 A KR 20190037573A
Authority
KR
South Korea
Prior art keywords
thin film
film layer
metal thin
bonded
semiconductor chip
Prior art date
Application number
KR1020170127058A
Other languages
English (en)
Other versions
KR102039791B1 (ko
Inventor
오철민
홍원식
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020170127058A priority Critical patent/KR102039791B1/ko
Publication of KR20190037573A publication Critical patent/KR20190037573A/ko
Application granted granted Critical
Publication of KR102039791B1 publication Critical patent/KR102039791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

저온접합이 가능하면서도 접합영역의 불량을 방지하여 고신뢰성의 반도체칩 패키지 제작이 가능한 반도체칩 실장방법 및 반도체칩 패키지가 제안된다. 본 접합구조체는 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층; 제1금속박막층 상의 중간층; 및 중간층 상의, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층;을 포함하고, 제1돌출부는 제1접합대상과 접합되고, 제2돌출부는 제2접합대상과 접합된다.

Description

반도체칩 실장방법 및 반도체칩 패키지{Mounting method of semiconductor chip and semiconductor chip package}
본 발명은 반도체칩 실장방법 및 반도체칩 패키지에 관한 것으로, 보다 상세하게는 저온접합이 가능하면서도 접합영역의 불량을 방지하여 고신뢰성의 반도체칩 패키지 제작이 가능한 반도체칩 실장방법 및 반도체칩 패키지에 관한 것이다.
최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고집적화가 가능한 반도체 패키지 기판을 이용한 실장기술이 요구되고 있다. 이러한 부품의 고밀도화, 고집적화 추세에 있어, 반도체 패키지 기판 제조의 정확성 및 완전성이 요구되며, 특히 반도체칩과 기판 간의 접합 신뢰성은 매우 중요한 요인이 되고 있다.
아울러, 스마트폰이나 MP3 등 휴대용 멀티미디어 기기가 보급화됨에 따라, 사용되는 반도체 패키지 기판의 경우 외부충격에 대한 안전성의 요구가 점차 커지고 있다.
종래의 반도체칩과 인쇄회로기판은 리플로우 장치 내에서 고온으로 가열함으로써 용융된 솔더를 통해 접합하게 되는데, 이 때 반도체칩과 인쇄회로기판 및 솔더의 열팽창계수 차이로 인해 접합영역에 열응력이 발생한다. 열응력은 완성된 반도체 패키지 기판의 변형 및 반도체칩과 인쇄회로기판을 연결하는 솔더의 파괴를 유발할 수있다.
또한, 반도체칩의 상면은 와이어 접합을 통해 이루어져, 반도체칩에서 발생하는 열이 하부의 인쇄회로기판 측으로만 전달되어 방열특성에 한계를 나타내었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 저온접합이 가능하면서도 접합영역의 불량을 방지하여 고신뢰성의 반도체칩 패키지 제작이 가능한 반도체칩 실장방법 및 반도체칩 패키지를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 접합구조체는 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층; 제1금속박막층 상의 중간층; 및 중간층 상의, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층;을 포함하고, 제1돌출부는 제1접합대상과 접합되고, 제2돌출부는 제2접합대상과 접합된다 .
제1금속박막층은 제1접합대상의 표면과 동일한 금속을 포함할 수 있다.
제2금속박막층은 제2접합대상의 표면과 동일한 금속을 포함할 수 있다.
제1돌출부는 제1접합대상과 접촉시 제1접합대상으로 확산되고, 제2돌출부는 제2접합대상과 접촉시 제2접합대상으로 확산될 수 있다.
제1금속박막층 및 제2금속박막층은 중간층 상에 직접 형성될 수 있다.
제1접합대상은 와이어이고, 제2접합대상은 반도체칩일 수 있다.
제1접합대상은 반도체칩이고, 제2접합대상은 기판일 수 있다.
제1금속박막층 및 제2금속박막층은 구리(Cu), 알루미늄(Al) 및 은(Ag) 중 적어도 하나의 금속을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 중간층의 일면에, 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층을 형성하는 단계; 및 중간층 타면에, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층을 형성하는 단계;를 포함하는 직접접합방식의 접합구조체 제조방법이 제공된다.
제1금속박막층 및 제2금속박막층은 중간층 상에 증착방식으로 형성될 수 있다.
본 발명의 또다른 측면에 따르면, 기판; 기판 상의 반도체칩; 및 반도체칩 상의 연결부;를 포함하는 반도체칩 패키지로서, 기판 및 반도체칩 사이에는, 기판의 표면과 동일한 금속을 포함하는 제1금속박막층, 제1중간층 및 반도체칩 표면과 동일한 금속을 포함하는 제2금속박막층을 포함하는 제1접합구조체가 위치하고, 반도체칩 및 연결부 사이에는, 반도체칩의 표면과 동일한 금속을 포함하는 제3금속박막층, 제2중간층 및 연결부 표면과 동일한 금속을 포함하는 제4금속박막층을 포함하는 제2접합구조체가 위치하고, 기판, 제1접합구조체, 반도체칩, 제2접합구조체 및 연결부는 제1금속박막층, 제2금속박막층, 제3금속박막층 및 제4금속박막층을 가열하면 표면에 형성되는 내부 결정성장으로 돌출된 돌출부에 의해 직접접합된 것을 특징으로 하는 반도체 패키지가 제공된다.
본 발명의 또다른 측면에 따르면, 중간층의 일면에, 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층을 형성하는 단계; 중간층 타면에, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층을 형성하여 접합구조체를 형성하는 단계; 제1금속박막층 상에 제1접합대상을 위치시키고, 제2금속박막층 상에 제2접합대상을 위치시키는 단계; 및 가열하여 제1금속박막층에 형성된 제1돌출부와 제1접합대상이 접합하고, 제2금속박막층에 형성된 제2돌출부와 제2접합대상이 접합하도록 하는 접합단계;를 포함하는 직접접합방식의 접합구조체를 이용한 접합방법이 제공된다.
본 발명의 실시예들에 따르면, 금속박막층을 이용하여 접합하고자 하는 접합대상물과의 사이에 온도 상승에 따른 결정성장으로 계면에 고상접합을 유도하여 직접 접합이 가능하여 접착제 및 다른 불순물의 개재없는 접합부 형성이 가능한 효과가 있다.
이에 따라, 종래의 실장공정에 따른 불순물이 포함된 접합부보다 방열특성이 우수해지고, 접합부 균열 및 손상가능성이 희박하여 신뢰성 높은 소자 제작이 가능한 효과가 있다.
이러한 본 발명에 따른 접합구조체가 적용된 반도체 소자는 고방열특성에 따라 전기자동차 등 차세대 자동차의 핵심 전력시스템 및 태양전지 스마트 전력시스템에 널리 응용 가능하다.
도 1은 본 발명의 일실시예에 따른 접합구조체의 단면도이다.
도 2는 본 발명의 일실시예에 따른 접합구조체에서 제1금속박막층 상에 제1돌출부가 형성된 것을 도시한 도면이다.
도 3은 도 2의 접합구조체에서 제2금속박막층 상에 제2돌출부가 형성된 것을 도시한 도면이다.
도 4는 Ag박막층의 단면을 나타낸 이미지이고, 도 5는 Ag박막층에 열을 가하였을 때 표면에 결정성장에 따른 돌출부가 형성된 상태의 단면이미지이고, 도 6은 Ag박막층에 계속 열을 가하였을 때 돌출부가 계속 성장한 상태의 단면이미지이다.
도 7은 도 3의 접합구조체의 제1금속박막층 상에 제1접합대상이 접합되고, 제2금속박막층 상에 제2접합대상이 접합된 것을 도시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 기판, 반도체칩 및 연결부가 각각 접합구조체에 의해 접합된 반도체 패키지의 단면도이고, 도 9는 반도체 패키지의 사시도이다.
도 10은 본 발명에 따라 실리콘 반도체칩 표면에 형성된 Ag박막층을 이용하여 서로 고상접합된 실리콘 반도체칩의 단면이미지이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 접합구조체의 단면도이다. 본 실시예에 따른 접합구조체(100)는 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부(111)가 형성되는 제1금속박막층(110); 제1금속박막층(110) 상의 중간층(120); 및 중간층(120) 상의, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부(131)가 형성되는 제2금속박막층(130);을 포함하고, 제1돌출부(111)는 제1접합대상(140)과 접합되고, 제2돌출부(131)는 제2접합대상(150)과 접합된다.
본 발명에 따른 접합구조체(100)는 중간층(120)을 기준으로 양측면에 금속박막층을 각각 포함한다. 접합구조체(100)에서 접합은 금속박막층의 표면에서 발생한다. 제1금속박막층(110) 및 제2금속박막층(130)은 가열하면 표면에 내부에서의 결정성장으로 돌출되는 돌출부가 각각 형성된다.
도 2는 본 발명의 일실시예에 따른 접합구조체에서 제1금속박막층 상에 제1돌출부가 형성된 것을 도시한 도면이고, 도 3은 도 2의 접합구조체에서 제2금속박막층 상에 제2돌출부가 형성된 것을 도시한 도면이다.
금속은 가열시 소정온도에서 용융된다. 금속은 가열되면 결정이 성장되고, 가열이 지속되면 결정이 계속 성장되다 용융온도에서 용융된다. 그러나, 금속이 박막형태로 금속박막으로 형성되면 일반적인 금속의 가열과는 다른 거동을 보인다. 이는 금속박막층 내부에 박막형성시의 잔류응력이 존재하기 때문이다. 이러한 잔류응력은 박막상태에서는 계속 그대로 존재하게 되나, 가열에 의해 금속박막에 열이 가해지면 응력에 열에너지가 가해지면서 에너지가 박막층 외부로 이동하는 현상을 나타낸다.
도 4는 Ag박막층의 단면을 나타낸 이미지이고, 도 5는 Ag박막층에 열을 가하였을 때 표면에 결정성장에 따른 돌출부가 형성된 상태의 단면이미지이고, 도 6은 Ag박막층에 계속 열을 가하였을 때 돌출부가 계속 성장한 상태의 단면이미지이다. 도 4 내지 도 6은 도 1 내지 도 3에서 제1금속박막층(110) 및 제2금속박막층(130)에 제1돌출부(111) 및 제2돌출부(131)가 형성되는 것을 설명하기 위한 도면들로서, 편의상 Ag박막층을 제1금속박막층(110)으로 하고, Ag박막층이 형성된 기판을 중간층(120)으로 하여 동일한 도면부호로 설명하기로 한다.
도 4에서와 같이, 중간층(120) 상에 Ag박막층(110)이 형성되면, Ag박막층(110) 내부에는 잔류응력이 존재한다. Ag박막층(110)이 가열되면, Ag박막층(110) 내부의 결정이 성장하게 된다. 온도가 계속 상승하면, Ag박막층(110) 내부의 결정이 성장되다, Ag박막층(110) 표면에 Ag가 돌출되어 나오게 된다. Ag박막층(110) 표면에는 돌출된 Ag가 힐락(hillock) 형상의 돌출부(111)를 형성한다(도 5). 온도가 계속 상승하면, 도 6과 같이 돌출부의 크기는 점점 커지게 된다.
이러한 돌출부는 Ag박막층(110) 내부의 결정이 성장되면서 결정조직이 변화되는 동시에 박막층 표면으로 Ag가 돌출되어 나온 것이다. 이러한 돌출부는 박막층 금속과 동일한 금속으로, 만약 Ag박막층(110) 표면측에 다른 접합대상이 위치한다면 접합대상을 향하여 돌출부가 돌출되고, 돌출부가 접합대상에 고상접합되어 접합이 이루어질 수 있게 된다.
다시 도 2를 참조하면, 접합구조체(100)를 가열하여 소정온도가 되면 제1금속박막층(110)의 표면에 제1돌출부(111)가 형성되고, 가열이 계속되면 제2금속박막층(130)의 표면에도 제2돌출부(131)가 형성될 수 있다. 제1금속박막층(110) 및 제2금속박막층(130)에 돌출부를 형성하는 것은 동시에 형성하거나, 순차적으로 형성할 수 있다. 돌출부가 형성되는 것은 금속의 특성에 따라 온도 조건이나 중간층과의 조건이 상이할 수 있으므로 접합대상에 따라 제1금속박막층(110) 및 제2금속박막층(130)에 돌출부를 형성할 수 있다.
제1금속박막층(110) 및 제2금속박막층(130)는 중간층(120) 상에 직접 형성된 것이 바람직하다. 제1금속박막층(110) 및 제2금속박막층(130)의 특성상 가열시 표면에 돌출부가 형성되는데, 만약, 중간층(120) 상에 직접 형성된 것이 아니면, 제1금속박막층(110) 및 중간층(120)의 계면과 제2금속박막층(130) 및 중간층(120)의 계면에서도 돌출부가 생성될 가능성이 있다. 만약, 중간층(120)의 계면에 돌출부가 생성된다면 중간층(120)과도 고상접합을 다시 형성할 수는 있으나 만약 중간층(120)이 제1금속박막층(110) 및 제2금속박막층(130)와 서로 다른 성분을 포함한다면 접합이 어려워 접합구조체(100)가 분해될 수 있다. 접합구조체(100)의 분해는 접합불량을 야기할 수 있다.
본 발명에 따른 접합구조체(100)는 중간층(120)의 일면에, 가열하면 표면에 내부 결정성장으로 돌출된 제1금속박막층(110)가 형성되는 제1금속박막층(110)을 형성하고, 중간층(120) 타면에, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부(131)가 형성되는 제2금속박막층(130)을 형성하여 제조될 수 있다. 전술한 이유로, 제1금속박막층(110) 및 제2금속박막층(130)는 중간층(120)에 직접 형성되는 것이 바람직하고, 제1금속박막층(110) 및 제2금속박막층(130)는 중간층(120) 상에 증착방식으로 형성될 수 있다.
제1금속박막층(110) 및 제2금속박막층(130)는 구리(Cu), 알루미늄(Al) 및 은(Ag) 중 적어도 하나의 금속을 포함할 수 있다. 구리(Cu), 알루미늄(Al) 및 은(Ag)은 열전도성이 우수하고, 박막층을 형성하였을때 돌출부 형성을 위한 온도조절이 용이하다.
도 7는 도 3의 접합구조체의 제1금속박막층 상에 제1접합대상이 접합되고, 제2금속박막층 상에 제2접합대상이 접합된 것을 도시한 도면이다. 접합구조체(100)는 2이상의 접합대상 사이에 개재되어 접합대상의 접합을 구현하고자 하므로, 제1접합대상(140) 및 제2접합대상(150) 사이에 접합구조체(110, 120, 130)가 위치할 수 있다.
돌출부(111, 131)는 금속박막으로부터 돌출되어 나온 성분이므로 순수한 금속으로 구성되고, 이러한 제1돌출부(111)는 제1접합대상(140)과 접합되고, 제2돌출부(131)는 제2접합대상(150)과 접합된다. 따라서, 제1금속박막층(110)은 제1접합대상(140)의 표면과 동일한 금속을 포함할 수 있고, 제2금속박막층(130)은 제2접합대상(150)의 표면과 동일한 금속을 포함할 수 있다.
제1금속박막층(110)의 표면에 형성된 제1돌출부(111)는 제1접합대상(140)과 접촉시 제1접합대상(140)으로 확산되어 고상접합을 형성하고, 제2돌출부(131)는 제2접합대상(150)과 접촉시 제2접합대상(150)으로 확산될 수 있다. 따라서, 금속확산 및 고상접합이 가장 효과적으로 이루어지기 위해서 금속박막층과 접합대상은 표면에 동일한 성분의 금속을 포함하는 것이 바람직하다.
이에 따라 본 발명에 따른 접합구조체(100)를 이용하면, 제1금속박막층(110) 상에 제1접합대상(140)을 위치시키고, 제2금속박막층(130) 상에 제2접합대상(150)을 위치시킨 후, 가열하면, 제1금속박막층(110)에 제1돌출부(111)가 형성되어 제1접합대상(140)이 접합되고, 제2금속박막층(130)에 형성된 제2돌출부(131)와 제2접합대상(150)이 접합하도록 하여 제1접합대상(140) 및 제2접합대상(150)는 접합구조체(100)에 의해 접합되게 된다.
도 8은 본 발명의 다른 실시예에 따른 기판, 반도체칩 및 연결부가 각각 접합구조체에 의해 접합된 반도체 패키지의 단면도이고, 도 9는 반도체 패키지의 사시도이다. 본 실시예에 따른 반도체칩 패키지는 기판(160); 기판(160) 상의 반도체칩(150); 및 반도체칩(150) 상의 연결부(140);를 포함한다. 본 실시예는 도 1내지 도 7의 접합구조체 설명시 설명된 제1접합대상(140)을 연결부(140)로, 제2접합대상(150)을 반도체칩(150)으로 구성한 것이므로 동일한 도면부호를 사용한다.
본 실시예의 반도체칩 패키지의 기판(160) 및 반도체칩(150) 사이에는, 기판(160)의 표면과 동일한 금속을 포함하는 제1금속박막층(110), 제1중간층(120) 및 반도체칩 표면과 동일한 금속을 포함하는 제2금속박막층(130)을 포함하는 제1접합구조체(100)가 위치한다. 반도체칩(150) 및 연결부(140) 사이에는, 반도체칩(150)의 표면과 동일한 금속을 포함하는 제3금속박막층(110'), 제2중간층(120') 및 연결부(140) 표면과 동일한 금속을 포함하는 제4금속박막층(130')을 포함하는 제2접합구조체(110')가 위치한다.
기판(160), 제1접합구조체(100), 반도체칩(150), 제2접합구조체(100') 및 연결부(140)는 제1금속박막층(110), 제2금속박막층(130), 제3금속박막층(110') 및 제4금속박막층(130')을 가열하면 형성되는 표면에 내부 결정성장으로 돌출된 돌출부에 의해 직접접합되어 있다.
도 9를 참조하면, 본 발명에 따른 반도체칩 패키지는 반도체칩(150)과 기판(160) 사이에는 제2접합구조체(100')가 위치하고, 반도체칩(150) 및 와이어(또는 클립)(140) 사이에는 제1접합구조체(100)이 위치하여 고상 직접접합이 형성된다. 따라서, 반도체칩(150)에서 발생하는 열을 기판(160) 측 및 와이어(또는 클립)(140) 측 양방향으로 방출할 수 있는 고방열/고신뢰성 반도체 패키지를 얻을 수 있다.
도 10은 본 발명에 따라 실리콘 반도체칩 표면에 형성된 Ag박막층을 이용하여 서로 고상접합된 실리콘 반도체칩의 단면이미지이다. 상부실리콘반도체칩(181) 표면에 상부Ag박막층(171)이 위치하고, 하부실리콘반도체칩(182) 표면에 하부Ag박막층(172)이 위치하도록 한 후, 가열하면 Ag박막층의 표면에 돌출부가 형성되어 상부Ag박막층(171) 및 하부Ag박막층(172)의 고상접합에 의해 직접 접합이 이루어졌음을 알 수 있다. 실리콘 반도체칩 사이의 접합은 균열이나 틈이 없이 이루어져 접합특성이 우수함을 알 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100, 100' 접합구조체
110, 110' 제1금속박막층
111 제1돌출부
120, 120' 중간층
130, 130' 제2금속박막층
131 제2돌출부
140 제1접합대상
150 제2접합대상
160 제3접합대상
171 상부Ag박막층
172 하부Ag박막층
181 상부실리콘반도체칩
182 하부실리콘반도체칩

Claims (12)

  1. 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층;
    상기 제1금속박막층 상의 중간층; 및
    상기 중간층 상의, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층;을 포함하고,
    상기 제1돌출부는 제1접합대상과 접합되고, 상기 제2돌출부는 제2접합대상과 접합되는 직접접합방식의 접합구조체.
  2. 제 1항에 있어서,
    상기 제1금속박막층은 상기 제1접합대상의 표면과 동일한 금속을 포함하는 것을 특징으로 하는 접합구조체.
  3. 제 1항에 있어서,
    상기 제2금속박막층은 상기 제2접합대상의 표면과 동일한 금속을 포함하는 것을 특징으로 하는 접합구조체.
  4. 제 1항에 있어서,
    상기 제1돌출부는 상기 제1접합대상과 접촉시 상기 제1접합대상으로 확산되고,
    상기 제2돌출부는 상기 제2접합대상과 접촉시 상기 제2접합대상으로 확산되는 것을 특징으로 하는 접합구조체.
  5. 제 1항에 있어서,
    상기 제1금속박막층 및 제2금속박막층은 상기 중간층 상에 직접 형성된 것을 특징으로 하는 접합구조체.
  6. 제 1항에 있어서,
    상기 제1접합대상은 와이어이고,
    상기 제2접합대상은 반도체칩인 것을 특징으로 하는 접합구조체.
  7. 제 1항에 있어서,
    상기 제1접합대상은 반도체칩이고,
    상기 제2접합대상은 기판인 것을 특징으로 하는 접합구조체.
  8. 청구항 1에 있어서,
    상기 제1금속박막층 및 제2금속박막층은 구리(Cu), 알루미늄(Al) 및 은(Ag) 중 적어도 하나의 금속을 포함하는 것을 특징으로 하는 접합구조체.
  9. 중간층의 일면에, 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층을 형성하는 단계; 및
    상기 중간층 타면에, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층을 형성하는 단계;를 포함하는 직접접합방식의 접합구조체 제조방법.
  10. 청구항 9에 있어서,
    상기 제1금속박막층 및 제2금속박막층은 상기 중간층 상에 증착방식으로 형성되는 것을 특징으로 하는 접합구조체 제조방법.
  11. 기판;
    상기 기판 상의 반도체칩; 및
    상기 반도체칩 상의 연결부;를 포함하는 반도체칩 패키지로서,
    상기 기판 및 상기 반도체칩 사이에는, 상기 기판의 표면과 동일한 금속을 포함하는 제1금속박막층, 제1중간층 및 상기 반도체칩 표면과 동일한 금속을 포함하는 제2금속박막층을 포함하는 제1접합구조체가 위치하고,
    상기 반도체칩 및 상기 연결부 사이에는, 상기 반도체칩의 표면과 동일한 금속을 포함하는 제3금속박막층, 제2중간층 및 상기 연결부 표면과 동일한 금속을 포함하는 제4금속박막층을 포함하는 제2접합구조체가 위치하고,
    상기 기판, 상기 제1접합구조체, 상기 반도체칩, 상기 제2접합구조체 및 상기 연결부는 제1금속박막층, 제2금속박막층, 제3금속박막층 및 제4금속박막층을 가열하면 표면에 형성되는 내부 결정성장으로 돌출된 돌출부에 의해 직접접합된 것을 특징으로 하는 반도체 패키지.
  12. 중간층의 일면에, 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층을 형성하는 단계;
    상기 중간층 타면에, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층을 형성하여 접합구조체를 형성하는 단계;
    상기 제1금속박막층 상에 제1접합대상을 위치시키고, 상기 제2금속박막층 상에 제2접합대상을 위치시키는 단계; 및
    가열하여 상기 제1금속박막층에 형성된 제1돌출부와 제1접합대상이 접합하고, 상기 제2금속박막층에 형성된 제2돌출부와 제2접합대상이 접합하도록 하는 접합단계;를 포함하는 직접접합방식의 접합구조체를 이용한 접합방법.
KR1020170127058A 2017-09-29 2017-09-29 반도체칩 실장방법 및 반도체칩 패키지 KR102039791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170127058A KR102039791B1 (ko) 2017-09-29 2017-09-29 반도체칩 실장방법 및 반도체칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127058A KR102039791B1 (ko) 2017-09-29 2017-09-29 반도체칩 실장방법 및 반도체칩 패키지

Publications (2)

Publication Number Publication Date
KR20190037573A true KR20190037573A (ko) 2019-04-08
KR102039791B1 KR102039791B1 (ko) 2019-11-01

Family

ID=66164104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127058A KR102039791B1 (ko) 2017-09-29 2017-09-29 반도체칩 실장방법 및 반도체칩 패키지

Country Status (1)

Country Link
KR (1) KR102039791B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210070531A (ko) * 2019-12-05 2021-06-15 한국전자기술연구원 소자접합성능향상방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519378A (ja) * 2000-01-06 2003-06-17 ローズマウント インコーポレイテッド 超小型電気機械システム用電気的相互接続部の結晶粒成長
JP2009007206A (ja) * 2007-06-28 2009-01-15 Toyota Central R&D Labs Inc セラミックセンサ
JP2013171978A (ja) * 2012-02-21 2013-09-02 Stanley Electric Co Ltd 半導体素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519378A (ja) * 2000-01-06 2003-06-17 ローズマウント インコーポレイテッド 超小型電気機械システム用電気的相互接続部の結晶粒成長
JP2009007206A (ja) * 2007-06-28 2009-01-15 Toyota Central R&D Labs Inc セラミックセンサ
JP2013171978A (ja) * 2012-02-21 2013-09-02 Stanley Electric Co Ltd 半導体素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210070531A (ko) * 2019-12-05 2021-06-15 한국전자기술연구원 소자접합성능향상방법

Also Published As

Publication number Publication date
KR102039791B1 (ko) 2019-11-01

Similar Documents

Publication Publication Date Title
KR100866436B1 (ko) 전자 장치 제조 방법
JP2000156457A (ja) 半導体デバイスの製造方法
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
CN109755197A (zh) 封装结构及其形成方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
KR20190037573A (ko) 반도체칩 실장방법 및 반도체칩 패키지
JP2011091152A (ja) パワーモジュール
JP2008199057A (ja) 電子機器および電子機器の製造方法
JP2007027576A (ja) 半導体装置
US5416046A (en) Method for making semiconductor heat-cooling device having a supporting mesh
JP2007188945A (ja) 半導体装置とそれを用いた電子部品モジュール
US20120241801A1 (en) Flip-chip led packaging and manufacturing thereof
JP2007258448A (ja) 半導体装置
JP2008047825A (ja) 回路基板及びその製造方法、並びに半導体装置及びその製造方法
JP5145168B2 (ja) 半導体装置
JP2006237057A (ja) 半導体装置の製造方法
TW201034129A (en) Frame-type copper- clad ceramic substrate and the manufacturing method thereof
JP2009164511A (ja) 半導体装置およびその製造方法
JP6304085B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001358267A (ja) 半導体装置及びその製造方法
JP2005072098A (ja) 半導体装置
JP2007109751A (ja) 半導体装置の実装構造及び実装方法
JP2008135435A (ja) 接合体製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant