KR20190026887A - 디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭 시각화 - Google Patents

디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭 시각화 Download PDF

Info

Publication number
KR20190026887A
KR20190026887A KR1020197004000A KR20197004000A KR20190026887A KR 20190026887 A KR20190026887 A KR 20190026887A KR 1020197004000 A KR1020197004000 A KR 1020197004000A KR 20197004000 A KR20197004000 A KR 20197004000A KR 20190026887 A KR20190026887 A KR 20190026887A
Authority
KR
South Korea
Prior art keywords
layout
visualization
performance metrics
portions
analysis
Prior art date
Application number
KR1020197004000A
Other languages
English (en)
Other versions
KR102205879B1 (ko
Inventor
니테시 판데이
마크 크리스토퍼 시몬스
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20190026887A publication Critical patent/KR20190026887A/ko
Application granted granted Critical
Publication of KR102205879B1 publication Critical patent/KR102205879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G06F17/5081—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

리소그래피 패턴의 레이아웃을 특정하는 데이터를 얻는 단계; 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계 -상기 성능 메트릭들은 컴퓨터 분석의 각각의 부분들을 수행하는 1 이상의 컴퓨터 프로세스의 성능을 나타냄- ; 각각의 성능 메트릭들의 측정 동안 처리되는 레이아웃의 부분들과 성능 메트릭들을 상관시키는 단계; 및 측정 동안 처리되는 레이아웃의 부분들과 성능 메트릭들을 상관시킨 결과에 기초하여 3 차원 이상의 시각화를 생성하는 단계를 포함하는 프로세스가 제공되며, 시각화 차원들 중 적어도 일부는 레이아웃의 부분들의 상대 위치들을 나타내고, 시각화 차원들 중 적어도 일부는 각각의 부분들에 상관되는 성능 메트릭을 나타낸다.

Description

디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭 시각화
본 출원은 2016년 7월 12일에 출원된 미국 출원 62/361,055의 우선권을 주장하며, 이는 본 명세서에서 그 전문이 인용참조된다.
본 발명은 일반적으로 리소그래피 공정들의 컴퓨터 분석(computational analyses)에 관한 것으로, 특히 디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭들(performance metrics)을 시각화하는 것에 관한 것이다.
리소그래피 디자인 레이아웃들, 예컨대 포토리소그래피를 위한 마스크 레이아웃들, 또는 e-빔 리소그래피 장비를 위한 레이아웃들을 분석하고 조정하기 위해 다양한 컴퓨터 기술들이 사용된다. 많은 경우, 이 기술들은 레이아웃의 생산 버전에 전념하기 전에, 예를 들어 레이아웃을 갖는 마스크를 생성하기 전에 적용되어, 마스크를 기록하는 비교적 고가이고 시간 소모적인 공정에 앞서 시뮬레이션을 통해 마스크가 개선될 수 있도록 한다. 예시들은 다양한 형태들의 전자 설계 자동화 툴들, 예컨대 디자인-규칙 검사 적용들, 광 근접성 보정(optical proximity correction: OPC) 적용들, OPC 검증 적용들, 마스크 기록 장비에 적절한 포맷들로 디자인들을 분할하는 적용들, 공정 윈도우 최적화 적용들, 및 다중 투영 마스크들을 분석하는 적용들을 포함한다.
다음은 본 기술들의 몇몇 실시형태들의 비-한정적인 목록이다. 다음 기재내용에서 이 실시형태 및 다른 실시형태가 설명된다.
몇몇 실시형태들은: 리소그래피 패턴의 레이아웃을 특정하는 데이터를 얻는 단계; 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계 -성능 메트릭들은 컴퓨터 분석의 각각의 부분들을 수행하는 1 이상의 컴퓨터 프로세스의 성능을 나타냄- ; 각각의 성능 메트릭들의 측정 동안 처리되는 레이아웃의 부분들과 성능 메트릭들을 상관시키는 단계; 및 측정 동안 처리되는 레이아웃의 부분들과 성능 메트릭들을 상관시킨 결과에 기초하여 3 차원 이상의 시각화를 생성하는 단계를 포함한 공정을 포함하며, 시각화 차원들 중 적어도 일부는 레이아웃의 부분들의 상대 위치들을 나타내고, 시각화 차원들 중 적어도 일부는 각각의 부분들에 상관되는 성능 메트릭을 나타낸다.
몇몇 실시형태들은 데이터 처리 장치에 의해 실행되는 경우, 데이터 처리 장치가 앞서 언급된 공정을 포함한 작업들을 수행하게 하는 명령어들을 저장하는 유형의 비-일시적 기계-판독가능한 매체(tangible, non-transitory, machine-readable medium)를 포함한다.
몇몇 실시형태들은: 1 이상의 프로세서; 및 프로세서에 의해 실행되는 경우, 프로세서가 앞서 언급된 공정의 작업들을 실시하게 하는 명령어들을 저장하는 메모리를 포함한 시스템을 포함한다.
본 기술들의 앞서 언급된 실시형태들 및 다른 실시형태들은, 같은 번호들이 유사하거나 동일한 요소들을 나타내는 다음의 도면들을 고려하여 본 출원이 읽히는 경우에 더 잘 이해될 것이다:
도 1은 리소그래피 시스템의 블록 다이어그램;
도 2는 패터닝 공정들의 시뮬레이션 모델들의 파이프라인의 블록 다이어그램;
도 3은 디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭들의 그래픽 시각화들을 형성하는 공정의 일 예시의 흐름도;
도 4는 디자인 레이아웃들의 컴퓨터 분석을 수행하는 연산 클러스터(compute cluster)의 일 예시의 블록 다이어그램;
도 5는 컴퓨터 분석의 대상인 디자인 레이아웃의 부분의 일 예시;
도 6은 도 5의 디자인 레이아웃의 컴퓨터 분석을 특징짓는 성능 메트릭들의 히트맵(heat-map) 시각화의 일 예시;
도 7은 전체 디자인 레이아웃의 히트맵 시각화의 일 예시;
도 8은 히트맵 시각화의 일부분의 사용자 선택에 의해 프롬프팅(prompt)되는 디스플레이의 일 예시;
도 9는 예시적인 컴퓨터 시스템의 블록 다이어그램;
도 10은 또 다른 리소그래피 시스템의 개략적인 다이어그램;
도 11은 또 다른 리소그래피 시스템의 개략적인 다이어그램;
도 12는 도 11의 시스템의 더 상세한 도면; 및
도 13은 도 11 및 도 12의 시스템의 소스 컬렉터 모듈(SO)의 더 상세한 도면이다.
본 발명은 다양한 변형들 및 대안적인 형태들이 가능하지만, 그 특정 실시예들이 도면들에서 예시에 의해 도시되고, 본 명세서에서 상세히 설명될 것이다. 도면들은 축척이 맞지 않을 수 있다. 하지만, 도면들 및 이에 대한 상세한 설명은 본 발명을 개시된 특정 형태에 제한하도록 의도되지 않으며, 반대로 본 발명은 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 기술사상 및 범위 내에 있는 모든 변형예, 균등물, 및 대안예를 포괄한다는 것을 이해하여야 한다.
본 명세서에 기술된 문제점을 완화하기 위해, 본 발명자들은 해결책을 발명하고, 몇몇 경우에는 마찬가지로 중요하게 디자인 레이아웃들의 컴퓨터 분석 분야에서 다른 사람들이 간과한(또는 아직 예견하지 않은) 문제점을 인식해야 했다. 실제로, 본 발명자들은 산업에서의 경향이 발명자들의 기대와 같이 계속될 경우, 발생하려 하고 미래에 훨씬 더 명백해질 이 문제점을 인식하는 어려움을 강조하고자 한다. 또한, 다수 문제들이 다루어지기 때문에, 일부 실시예들은 문제-특정적이며, 모든 실시예들이 본 명세서에서 설명되는 종래 시스템들의 모든 문제를 다루거나 본 명세서에서 설명되는 모든 이점을 제공하는 것은 아님을 이해하여야 한다. 하지만, 이 문제점들의 다양한 순열을 해결하는 개선사항들이 아래에서 설명된다.
많은 경우, 디자인 레이아웃들의 컴퓨터 분석을 위한 실행 시간은 비교적 길다. 예를 들어, 통상적인 분석들은 약 2,000 개의 프로세서 코어에서 실행되는 경우에 약 24 내지 120 시간이 걸린다. 흔히 집적 회로와 같은 주어진 제품은 20 층보다 많은 층을 갖고, 이 층들 각각이 이 분석의 1 이상의 반복을 거치는 패턴을 포함할 수 있다. 주어진 팹(fab)이 비교적 시간-집약적인 분석을 거치는 많은 층들을 각각 갖는 비교적 많은 수의 상이한 집적 회로들을 제조하는 파운드리에서 문제가 심각해진다. 결과적으로, 흔히 분석을 신속히 처리하고 아니면 튜닝하는 데 상당한 노력이 소비된다.
흔히, 디자인 레이아웃 분석을 위한 실행 시간들은 특히 느리고, 엔지니어들이 통상적으로 공정을 바로잡으려고 시도함으로써 응답한다. 지연의 잠재적인 원인은 다양하며, 시뮬레이션의 잘못 튜닝된 구성, 레이아웃을 인코딩하는 데이터 구조의 문제, 분석을 실행하는 연산 클러스터가 통신하는 네트워크의 문제, 및 연산 클러스터 상의 컴퓨팅 노드(computing node)의 문제를 포함할 수 있다. 클러스터 및 다른 시스템들의 노드들 사이에서 분석의 성능을 나타내는 분산 및 비상관 데이터에 의해 문제의 진단이 특히 어렵다. 많은 경우, 이러한 데이터는 느리거나 달리 문제가 있는 분석의 근본 원인들을 드러내는 방식으로 상관시키는 것이 어렵다.
이 문제점들 또는 몇몇 경우에 다른 어려움들을 완화하기 위해, 몇몇 실시예들은 분석되고 있는 디자인의 레이아웃 상의 위치에 따라 다양한 성능 메트릭들의 히트맵을 생성한다. 컴퓨터 분석의 많은 지연들은 패턴 의존적이며 레이아웃의 양상으로부터 발생한다는 것이 밝혀졌다. 히트맵들(및 레이아웃에서의 위치와 성능 메트릭들 간의 상관관계들을 드러내는 다른 고차원 시각화들)은 느린 실행 시간 및 다른 문제들의 많은 공통 근본 원인들을 나타내고 디자인 레이아웃들의 컴퓨터 분석을 더 빠르게 바로잡을 수 있게 할 것으로 기대된다.
이 기술들은, 대다수의 컴퓨터 분석이 편향(bias)들 및 이 공정에 잠재적으로 도입되는 다른 인위 결과를 완화하도록 디자인됨에 따라, 디자인 레이아웃이 기판 상에 패터닝될 수 있는 일 유형의 패터닝 공정의 예시를 고려하여 가장 잘 이해된다.
리소그래피 투영 장치는, 예를 들어 집적 회로(IC)의 제조 시에 사용될 수 있다. 이러한 경우, 패터닝 디바이스(예를 들어, 마스크)는 비아 층, 상호연결 층, 또는 게이트 층 등과 같은 IC의 층에 대응하는 패턴("디자인 레이아웃")을 특정할 수 있다. 흔히 회로의 일부를 형성하는 이 패턴이 방사선-감응재(예를 들어, "레지스트")층으로 코팅된 기판(예를 들어, 실리콘 웨이퍼) 상의 타겟부(예를 들어, 노광 필드 내의 1 이상의 다이) 상으로 전사(transfer)될 수 있다. 전사 기술들은 패터닝 디바이스 상의 회로 패턴을 통해 타겟부를 조사(irradiate)하는 것을 포함한다. 흔히, 단일 기판은 리소그래피 투영 장치에 의해 회로 패턴이 한 번에 한 타겟부씩 연속적으로 전사되는 복수의 인접한 타겟부들을 포함한다. 일 형태의 리소그래피 투영 장치에서는 전체 패터닝 디바이스 상의 패턴이 한 타겟부 상으로 한 번에 전사되며; 이러한 장치는 통상적으로 스테퍼(stepper)라고 칭해진다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는 투영 빔이 주어진 기준 방향("스캐닝" 방향)으로 패터닝 디바이스에 걸쳐 스캐닝하는 한편, 동시에 이 기준 방향과 평행하게(같은 방향으로 평행하게) 또는 역-평행하게(반대 방향으로 평행하게) 기판이 이동된다. 패터닝 디바이스 상의 회로 패턴의 상이한 부분들은 점진적으로 한 타겟부에 전사될 수 있다. 흔히, 리소그래피 투영 장치가 배율 인자(Ｍ)(일반적으로 < 1)를 갖기 때문에, 기판이 이동되는 속력(F)은 투영 빔이 패터닝 디바이스를 스캐닝하는 속력의 인자(Ｍ) 배가 될 것이다. 몇몇 리소그래피 디바이스들의 예시들에 대한 더 많은 정보는, 예를 들어 본 명세서에서 인용참조되는 US 특허 6,046,792에 의해 설명된다.
다양한 공정들이 노광 전후에 일어날 수 있다. 패터닝 디바이스로부터 기판으로 패턴을 전사하기에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 다양한 과정들을 거칠 수 있다. 노광 이후, 기판은 노광후 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 전사된 회로 패턴의 측정/검사와 같은 다른 과정들을 거칠 수 있다. 이러한 일련의 과정들은 디바이스, 예컨대 IC의 개별층을 구성하는 기초로서 사용된다. 그 후, 기판은 에칭, 이온-주입 또는 확산(도핑), 금속화(metallization), 산화, 화학-기계적 연마 등과 같은 다양한 공정들을 거쳐 디바이스의 층을 형성할 수 있다. 디바이스에서 여러 층이 요구되는 경우, 흔히 각각의 층에서 상이한 패터닝 디바이스에 의해 특정되는 상이한 패턴을 갖는 각각의 층에 대해 이 과정의 변형들이 반복될 수 있다. 최후에는, 디바이스가 기판 상의 각 타겟부에 형성될 수 있다. 그 후, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 핀, 볼-그리드 어레이 등에 연결된 캐리어에 장착될 수 있다.
유의되는 바와 같이, 리소그래피는 IC의 제조에서의 단계이며, 이때 기판들 상에 형성된 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 IC들의 기능 요소들을 정의한다. 또한, 유사한 리소그래피 기술들이 평판 디스플레이(flat panel display), MEMS(micro-electro mechanical systems) 및 다른 디바이스들의 형성에 사용된다.
반도체 제조 공정이 계속해서 진보함에 따라, 통상적으로 "무어의 법칙"이라 칭하는 추세를 따라 기능 요소들의 치수들이 계속 감소되는 한편, 디바이스당 트랜지스터와 같은 기능 요소들의 양은 수십 년에 걸쳐 꾸준히 증가하였다. 흔히, 디바이스들의 층들은 심(deep)-자외선 조명 소스로부터의 조명을 이용하여 기판 상에 디자인 레이아웃을 투영하는 리소그래피 투영 장치들을 이용하여 제조되어, 100 nm보다 훨씬 낮은 치수들, 즉 조명 소스(예를 들어, 193 nm 조명 소스)로부터의 방사선의 파장의 절반보다 작은 치수들을 갖는 개별적인 기능 요소들을 생성한다.
리소그래피 투영 장치의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트되는 이 공정은 통상적으로 분해능 공식 CD = k1×λ/NA에 따른 저(low)-k1 리소그래피로서 알려져 있으며, 이때 λ는 채택된 방사선의 파장(흔히, 포토리소그래피에 대해 248 nm 또는 193 nm)이고, NA는 리소그래피 투영 장치 내의 투영 광학기의 개구수(numerical aperture)이며, CD는 "임계 치수" -일반적으로, 프린트되는 최소 피처 크기- 이고, k1은 경험적 분해능 인자이다. 일반적으로, k1이 작을수록, 특정한 전기적 기능 및 성능을 달성하기 위하여 회로 설계자에 의해 계획된 형상 및 치수들과 비슷한 패턴을 기판 상에 재현하기가 더 어려워진다.
이 어려움을 극복하기 위해, 흔히 미세조정 단계들이 리소그래피 투영 장치 또는 디자인 레이아웃에 적용된다. 이들은, 예를 들어 NA 및 광 간섭성(optical coherence) 세팅들의 최적화, 맞춤 조명 방식(customized illumination schemes), 위상 시프팅 패터닝 디바이스들의 사용, 디자인 레이아웃에서의 광 근접성 보정(OPC, 때로는 "광학 및 공정 보정"이라고도 칭함), 또는 일반적으로 "분해능 향상 기술들"(resolution enhancement techniques: RET)로 정의된 다른 방법들을 포함한다. 본 명세서에서 사용되는 바와 같은 "투영 광학기"라는 용어는, 예를 들어 굴절 광학기, 반사 광학기, 어퍼처 및 카타디옵트릭(catadioptric) 광학기를 포함하는 다양한 타입의 광학 시스템들을 포괄하는 것으로서 폭넓게 해석되어야 한다. "투영 광학기"의 예시들은 집합적으로 또는 개별적으로 방사선 투영 빔을 지향, 성형 또는 제어하기 위해 이 디자인 타입들 중 어느 하나에 따라 작동하는 구성요소들을 포함한다. "투영 광학기"의 예시들은, 광학 구성요소가 리소그래피 투영 장치의 광학 경로 상의 어디에 위치되든지, 리소그래피 투영 장치 내의 광학 구성요소들을 포함한다. 투영 광학기는 방사선이 패터닝 디바이스를 지나가기 전에 소스로부터의 방사선을 성형, 조정 또는 투영하는 광학 구성요소들, 또는 방사선이 패터닝 디바이스를 지나간 후에 방사선을 성형, 조정 또는 투영하는 광학 구성요소들을 포함할 수 있다. 투영 광학기는 일반적으로 소스 및 패터닝 디바이스를 배제한다.
본 명세서에서는, IC의 제조에 대하여 특히 언급되지만, 본 명세서의 기재내용은 다수의 다른 가능한 적용예들을 갖는다는 것을 명확히 이해하여야 한다. 예를 들어, 이는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 액정 디스플레이 패널, 박막 자기 헤드 등의 제조 시에 채택될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "레티클", "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "마스크", "기판" 및 "타겟부"라는 좀 더 일반적인 용어와 교환가능한 것으로 간주되어야 한다는 것을 이해할 것이다.
본 명세서에서, "방사선" 및 "빔"이라는 용어는 (예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외 방사선 및 EUV(예를 들어, 약 5 내지 100 nm 범위 내의 파장을 갖는 극자외 방사선)를 포함하는 모든 형태의 전자기 방사선을 포괄하는 데 사용된다. 몇몇 실시예들에서, "방사선" 및 "빔"의 예시들은 패턴들이 전사되는 전자 빔 또는 이온 빔과 같은 전기 방사선도 포함한다.
본 명세서에서 사용되는 바와 같은 "최적화하는" 및 "최적화"라는 용어는 리소그래피의 결과들 또는 공정들이 기판 상의 디자인 레이아웃의 더 높은 투영 정확성, 더 큰 공정 윈도우 등과 같은 더 바람직한 특성들을 갖도록 리소그래피 투영 장치, 리소그래피 공정 등을 조정하는 것을 의미하거나 칭한다. 따라서, 본 명세서에서 사용되는 바와 같은 "최적화하는" 및 "최적화"라는 용어는 1 이상의 파라미터에 대한 1 이상의 값의 초기 세트에 비해, 적어도 하나의 관련 메트릭에서 개선, 예를 들어 국부적 최적을 제공하는 1 이상의 파라미터에 대한 1 이상의 값을 식별하는 공정을 칭하거나 의미한다. 이 용어들은 전역적 최적을 식별할 필요가 없고, 전역적 최적에 미치지 않는 개선들을 포괄할 수 있다. 일 실시예에서, 최적화 단계들은 1 이상의 메트릭에서 추가 개선들을 제공하도록 반복적으로 적용될 수 있다. 최적화 공정에서 오차 함수 또는 손실 함수가 최소화되는(예를 들어, 최소로 감소되거나, 적어도 최소에 더 근접하는) 단계들은 부호들이 반전되고 적합도 함수가 최대화되는(예를 들어, 최대로 증가되거나, 적어도 최대에 더 근접하는) 단계들에 일반적인 것으로 읽혀야 하며, 그 역도 마찬가지이다.
몇몇 실시예들에서, 리소그래피 투영 장치는 2 이상의 테이블(예를 들어, 2 이상의 기판 테이블, 기판 테이블 및 측정 테이블, 2 이상의 패터닝 디바이스 테이블 등)을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 디바이스에서는 복수의 다수 테이블들이 동시에 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계들이 수행될 수 있다. 트윈 스테이지(twin stage) 리소그래피 투영 장치는, 예를 들어 본 명세서에서 인용참조되는 US 5,969,441에서 설명된다.
앞서 언급된 패터닝 디바이스는 1 이상의 디자인 레이아웃들 중 일부 또는 전부(예를 들어, 이중-패터닝을 위한 디자인 레이아웃의 일부분, 또는 전체 레이아웃)를 특정할 수 있다. 디자인 레이아웃은 CAD(computer-aided design) 프로그램들을 사용하여 생성될 수 있으며, 이 프로세스는 흔히 EDA(electronic design automation)라고 칭해진다. 대부분의 CAD 프로그램은 기능적인 디자인 레이아웃/패터닝 디바이스를 생성하기 위해 사전설정된 디자인 규칙들의 세트를 따른다. 이러한 규칙들은 처리 및 디자인 제한들에 의해 설정된다. 예를 들어, 디자인 규칙들은 회로 디바이스들 또는 라인들이 바람직하지 않은 방식으로 재료가 서로 상호작용할 가능성을 감소시키기 위해, (게이트, 커패시터 등과 같은) 회로 요소들, 비아(via)들, 또는 상호연결 라인들 사이의 간격 공차(space tolerance)를 정의한다. 디자인 규칙 제한들 중 1 이상은 "임계 치수"(CD)라고 칭해질 수 있다. 몇몇 상황들에서, 회로의 임계 치수는 라인 또는 홀의 최소 폭, 또는 두 라인들 또는 두 홀들 간의 최소 간격으로 언급된다. 따라서, CD는 디자인된 회로의 전체 크기 및 밀도를 결정한다. 물론, 집적 회로 제작의 목표들 중 하나는 원래 회로 디자인을 (패터닝 디바이스를 통해) 기판 상에 충실하게 재현(reproduce)하는 것이다.
"마스크" 또는 "패터닝 디바이스"라는 용어는 기판의 타겟부에 생성될 패턴에 대응하여, (예를 들어, 스캐닝 또는 전자-빔 리소그래피에서 시간에 걸쳐 전개될 수 있는) 패터닝된 단면을 입사하는 방사선 빔에 부여하는 데 사용될 수 있는 디바이스를 언급한다; 또한, "광 밸브(light valve)"라는 용어가 이러한 맥락에서 사용될 수도 있다. 전형적인 마스크[투과형 또는 반사형; 바이너리(binary), 위상-시프팅, 하이브리드(hybrid) 등] 이외에, 다른 이러한 패터닝 디바이스의 예시들로 다음을 포함한다:
- 프로그램가능한 거울 어레이. 이러한 디바이스의 일 예시는 점탄성 제어층 및 반사 표면을 갖는 매트릭스-어드레서블 표면(matrix-addressable surface)이다. 이러한 장치의 기본 원리는, (예를 들어) 반사 표면의 어드레싱된 영역들은 입사 방사선을 회절 방사선(diffracted radiation)으로서 반사시키는 반면, 어드레싱되지 않은 영역들은 입사 방사선을 비회절 방사선으로서 반사시킨다는 것이다. 적절한 필터를 사용하면, 반사된 빔 중에서 상기 비회절 방사선을 필터링하여 회절 방사선만이 남게 할 수 있다; 이러한 방식으로, 매트릭스-어드레서블 표면의 어드레싱 패턴에 따라 빔이 패터닝되게 된다. 필요한 매트릭스 어드레싱은 적절한 전자 수단을 이용하여 수행될 수 있다. 이러한 거울 어레이들에 관한 더 많은 정보는, 예를 들어 미국 특허 제 5,296,891호 및 제 5,523,193호로부터 얻을 수 있으며, 이들은 본 명세서에서 인용참조된다.
- 프로그램가능한 LCD 어레이. 이러한 구성의 일 예시는 미국 특허 제 5,229,872호에서 주어지며, 이는 본 명세서에서 인용참조된다.
비-광학적 패터닝 디바이스들은 디자인 레이아웃에 대한 데이터 소스에 커플링되고 레이아웃에 따라 빔을 공간적으로 변조하도록 구성되는 전자 빔 변조기를 포함한다. 다른 예시들은 임프린트 리소그래피용 몰드 및, 예를 들어 전기 전도성 또는 절연성 잉크를 갖는 잉크젯 프린터를 포함한다.
간략한 도입부로서, 도 1는 리소그래피 투영 장치(10A)의 일 예시를 나타낸다. 주요 구성요소들은 심자외선 엑시머 레이저 소스 또는 극자외선(EUV) 소스를 포함한 다른 형태의 소스일 수 있는 방사선 소스(12A)(앞서 언급된 바와 같이, 리소그래피 투영 장치 자체가 방사선 소스를 가질 필요는 없음); (시그마로서 표시된) 부분 간섭성(partial coherence)을 정의하고, 소스(12A)로부터의 방사선을 성형하는 광학기(14A, 16Aa 및 16Ab)를 포함할 수 있는 조명 광학기; 패터닝 디바이스(18A); 및 기판 평면(22A) 상에 패터닝 디바이스 패턴의 이미지를 투영하는 투과 광학기(16Ac)이다. 투영 광학기의 퓨필 평면에서의 조정가능한 필터 또는 어퍼처(20A)가 기판 평면(22A) 상에 부딪히는 빔 각도들의 범위를 제한할 수 있으며, 이때 가능한 최대 각도는 투영 광학기의 개구수 NA = n sin(Θmax)를 정의하고, n은 투영 광학기의 최종 요소와 기판 사이의 매질의 굴절률이며, Θmax는 기판 평면(22A) 상에 여전히 충돌할 수 있는 투영 광학기로부터 나오는 빔의 최대 각도이다. 방사선 소스(12A)로부터의 방사선은 반드시 단일 파장일 필요는 없다. 대신에, 방사선은 상이한 파장들의 범위에 있을 수 있다. 상이한 파장들의 범위는 본 명세서에서 상호교환적으로 사용되는 "이미징 대역폭", "소스 대역폭" 또는 단순히 "대역폭"으로 불리는 양에 의해 특징지어질 수 있다. 작은 대역폭이 소스 내의 광학기(예를 들어, 광학기 14A, 16Aa 및 16Ab), 패터닝 디바이스 및 투영 광학기를 포함하는 하류 구성요소들의 색수차 및 연계된 포커스 오차들을 감소시킬 수 있다. 하지만, 이는 반드시 대역폭이 절대로 확대되어서는 안 된다는 규칙을 초래하는 것은 아니다.
패터닝 시스템을 이용한 패터닝 공정의 최적화 공정에서, 시스템의 성능 지수(figure of merit)가 비용 함수로서 표현될 수 있다. 최적화 공정은 비용 함수를 최적화(예를 들어, 최소화 또는 최대화)하는 시스템의 파라미터들(예를 들어, 디자인 변수들 및 파라미터 세팅들)의 세트를 발견하는 것을 포함할 수 있다. 비용 함수는 최적화의 목표에 따라 여하한의 적절한 형태를 가질 수 있다. 예를 들어, 비용 함수는 시스템의 소정 특성들의 의도된 값들(예를 들어, 이상적인 값들)에 대한 이러한 특성들[평가 포인트(evaluation point)들]의 편차들의 가중 RMS(root mean square)일 수 있다; 또한, 비용 함수는 이 편차들의 최대값(즉, 가장 심한 편차)일 수도 있다. "평가 포인트들"은 상황에 따라 시스템의 여하한의 특성을 포함할 수 있다. 시스템의 디자인 변수들은 시스템 구현의 실용성(practicality)들로 인해 상호의존적일 수 있고, 유한한 범위로 한정될 수 있다. 리소그래피 투영 장치의 경우, 제약은 흔히 패터닝 디바이스 제조가능 디자인 규칙들, 또는 조절가능한 범위들과 같은 하드웨어의 물리적 속성들 및 특성들과 관련되며, 평가 포인트들은 기판 상의 레지스트 이미지에 대한 물리적 포인트, 및 도즈 및 포커스와 같은 비-물리적 특성들을 포함할 수 있다.
리소그래피 투영 장치의 몇몇 예시들에서, 소스는 패터닝 디바이스에 조명(또는 다른 타입들의 방사선)을 제공하고, 투영 광학기는 패터닝 디바이스를 통해 기판 상으로 상기 조명을 지향하고 성형한다. 예를 들어, 투영 광학기는 구성요소들(14A, 16Aa, 16Ab 및 16Ac) 중 적어도 일부를 포함할 수 있다. 에어리얼 이미지(AI)는 기판 레벨에서의 방사선 세기 분포이다. 기판 상의 레지스트 층이 노광되고, 그 안에 잠재적인 "레지스트 이미지"(RI)로서 에어리얼 이미지가 레지스트 층으로 전사된다. 레지스트 이미지(RI)는 레지스트 층에서 레지스트의 가용성의 공간 분포로서 정의될 수 있다. 에어리얼 이미지로부터 레지스트 이미지를 계산하기 위해 레지스트 모델이 사용될 수 있으며, 이 예시는 본 명세서에서 그 전문이 인용참조되는 미국 특허 출원 공개공보 US 2009-0157360호에서 찾아볼 수 있다. 레지스트 모델은 레지스트 층의 속성들(예를 들어, 노광, PEB 및 현상 시 일어나는 화학 공정들의 효과들)에(예를 들어, 이 속성들에만) 관련된다. 리소그래피 투영 장치의 광학적 속성들(예를 들어, 소스, 패터닝 디바이스 및 투영 광학기의 속성들)은 에어리얼 이미지를 좌우할 수 있다. 리소그래피 투영 장치에서 사용되는 패터닝 디바이스는 몇몇 실시예들에서 바뀔 수 있기 때문에, 흔히 패터닝 디바이스의 광학적 속성들을 적어도 소스 및 투영 광학기를 포함한 리소그래피 투영 장치의 나머지의 광학적 속성들과 분리하는 것이 바람직하다.
패터닝 및 후속한 서브트랙티브 공정들을 시뮬레이션하는 예시적인 파이프라인이 도 2에 예시된다. 이 예시에서, 소스 모델(31)이 소스의 광학적 특성들(방사선 세기 분포, 대역폭, 및/또는 위상 분포를 포함함)을 나타낸다. 투영 광학기 모델(32)이 투영 광학기의 광학적 특성들(투영 광학기에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 디자인 레이아웃 모델(35)이 패터닝 디바이스에 의해 형성되는, 또는 패터닝 디바이스 상의 피처들의 일 구성을 나타내는 디자인 레이아웃의 광학적 특성들[주어진 디자인 레이아웃(33)에 의해 야기되는 방사선 세기 분포 또는 위상 분포에 대한 변화들을 포함함]을 나타낸다. 소스 모델(31), 투영 광학기 모델(32) 및 디자인 레이아웃 모델(35)로부터 에어리얼 이미지(36)가 시뮬레이션될 수 있다. 레지스트 모델(37)을 이용하여 에어리얼 이미지(36)로부터 레지스트 이미지(38)가 시뮬레이션될 수 있다. 리소그래피의 시뮬레이션은, 예를 들어 레지스트 이미지 내의 윤곽들 및 CD들을 예측할 수 있다. 몇몇 실시예들에서, 시뮬레이션은 라인-폭, 측벽 테이퍼 또는 곡률, 비아 직경, 필렛 반경, 챔퍼 반경, 표면 거칠기, 내부 응력 또는 변형율, 오버레이 등과 같이 시뮬레이션된 공정에 의해 시뮬레이션 기판 상에 형성되는 시뮬레이션된 패터닝된 구조체들의 공간 차원을 산출할 수 있다.
몇몇 실시예들에서, 소스 모델(31)은 예를 들어 NA 세팅, 시그마(σ) 세팅들 및 여하한의 특정 조명 형상[예를 들어, 환형, 쿼드러폴(quadrupole) 및 다이폴(dipole) 등과 같은 오프-액시스(off-axis) 방사선 소스들]을 포함하는 소스의 광학적 특성들을 나타낼 수 있다. 투영 광학기 모델(32)은 수차, 왜곡, 1 이상의 굴절률, 1 이상의 물리적 크기, 1 이상의 물리적 치수 등을 포함하는 투영 광학기의 광학적 특성들을 나타낼 수 있다. 디자인 레이아웃 모델(35)은, 예를 들어 본 명세서에서 그 전문이 인용참조되는 미국 특허 제 7,587,704호에서 설명되는 바와 같은 물리적 패터닝 디바이스의 1 이상의 물리적 속성을 나타낼 수 있다. 시뮬레이션의 목적은, 예를 들어 이후 의도된 디자인과 비교될 수 있는 에지 배치, 에어리얼 이미지 세기 기울기 또는 CD를 예측하는 것이다. 의도된 디자인은 일반적으로 전-OPC(광 근접성 보정) 디자인 레이아웃으로서 정의되며, 이는 GDSII 또는 OASIS와 같은 표준화된 디지털 파일 포맷 또는 다른 파일 포맷으로 제공될 수 있다.
몇몇 실시예들에서, 도 2의 파이프라인은 도 9를 참조하여 아래에서 설명되는 컴퓨터들 중 1 이상에 의해, 예를 들어 도 4를 참조하여 설명되는 연산 클러스터에서 실행될 수 있다. 몇몇 실시예들에서, 도 2의 파이프라인은 광 근접성 보정 및 에칭-어시스트 피처들로 레티클을 보강하는 데 사용될 수 있다. Brion's Tachyon 제품 라인과 같이, 광 근접성 보정, 공정-윈도우 최적화 또는 소스-마스크 최적화를 위한 소프트웨어와 같은 디자인 레이아웃들의 컴퓨터 분석을 위한 소프트웨어 툴들이 399 W Trimble Rd, San Jose, CA 95131, USA의 ASML Brion Company로부터 이용가능하다.
도 3은 리소그래피 패턴과 이 패턴들의 컴퓨터 분석들의 성능 간의 상관관계들을 문제해결하기 위해 시각화를 생성하는 공정(50)의 일 예시를 나타내는 흐름도이다. 시각화를 생성하는 것은 시각화를 표시하는 것을 포함할 수 있으며, 또는 시각화를 생성하는 것은 이러한 표시를 형성하는 데이터 및 명령어들, 예를 들어 시각화가 표시되는 원격 씬클라이언트 디바이스(remote thin client device)로 송신되는 데이터 및 명령어들을 형성함으로써 달성될 수 있다. 일부 실시예들에서, 공정(50)의 단계들(및 본 명세서의 다른 컴퓨터 프로세스들)은 유형의 비-일시적 기계-판독가능한 매체 상의 컴퓨터 프로그램 명령어들로서 인코딩될 수 있으며, 명령어들이 컴퓨터와 같은 데이터 처리 장치에 의해 실행될 때, 설명되는 작업들이 실시되도록 한다. 일부 실시예들에서, 공정(50)의 소정 작업들이 보충되거나, 생략되거나, 상이한 순서로 실행되거나, 또는 다수 인스턴스(instance)들에서 동시에 실행될 수 있으며, 이는 본 명세서의 여하한의 다른 특징이 변경될 수 없다는 것을 제시하는 것이 아니다.
일부 실시예들에서, 공정(50)은 컴퓨터들의 클러스터들로 디자인 레이아웃에 대한 컴퓨터 분석을 수행하기 위한 도 4를 참조하여 아래에 설명되는 시스템과 인터페이싱(interface)하는 분석자의 컴퓨터 시스템과 같은 컴퓨터 시스템에 의해 실행될 수 있다. 몇몇 경우, 공정(50)은 예를 들어 왜 분석이 특히 느렸는지 또는 왜 분석의 특정 부분들이 이용가능한 컴퓨팅 리소스에 상대적으로 부담을 지웠는지를 문제해결하기 위해 이러한 분석을 완료한 후에(또는 분석 동안) 실행될 수 있다. 일부 실시예들에서, 공정(50)은 분석 동안, 예를 들어 주기적으로, 또는 분석의 부분들의 완료에 응답하여 또는 업데이트된 시각화를 위해 사용자에 의한 요청에 응답하여 실행될 수 있다. 일부 실시예들에서, 기술자가 진행중인 분석을 문제해결하기 위해 분석 동안 공정(50)으로 생성되는 시각화를 모니터링하거나 달리 액세스할 수 있다. 예를 들어, 메트릭들은 분석이 예상보다 느리게 진행되고 있음을 나타낼 수 있고, 응답하여 기술자가 느린 거동을 진단하기 위해 공정(50)으로 생성되는 시각화를 요청할 수 있다. 기술자는 교정 작용을 제안하는 이러한 시각화에서의 과도한 "핫 스폿들"을 관찰할 수 있으며, 기술자는 작업들을 신속히 처리하기 위해 구성을 조정할지 분석을 종료할지를 결정할 수 있다.
일부 실시예들에서, 공정(50)은 블록(52)에 의해 나타낸 바와 같이, 리소그래피 패턴의 레이아웃을 특정하는 데이터를 얻는 것으로 시작한다. 몇몇 경우, 레이아웃은 예를 들어 팹에서 반도체 제조 기술로 제작되는 집적 회로, 광학 디바이스, 자기 저장 디바이스, 마이크로-전기-기계 디바이스 등의 층이다. 예를 들어, 레이아웃은 금속 상호연결 층, 비아 층, 폴리실리콘 국부적 상호연결 층, 트랜지스터 게이트 층, 또는 트랜지스터에 대응하는 활성 영역을 특정할 수 있다. 일부 실시예들에서, 리소그래피 패턴은 예를 들어 GDSII 파일을 얻고, 광 근접성 보정을 수행하고, 레이아웃을 분할하고, 레이아웃을 검증하는 등의 분석 및 분석에 기초한 변환들(변환된 디자인 레이아웃은 여전히 일 타입의 디자인 레이아웃을 구성함)의 파이프 라인을 거칠 수 있다. 일부 실시예들에서, 이 파이프 라인 동안 또는 그 끝에, 레이아웃은 기판 상에 층을 패터닝하고 기판 상에 1 이상의 디바이스를 형성하기 위해 아래에서 설명되는 리소그래피 장비와 사용될 수 있는 마스크를 생성하도록 마스크 기록 툴에 업로드될 수 있다. 많은 경우, 패턴은 예를 들어 몇몇 경우에 20 nm보다 작은 피처들 및 10 억 개보다 많은 트랜지스터들을 갖는 집적 회로의 층에 대응하여 비교적 복잡하고 상세할 수 있다.
일부 실시예들에서, 디자인 레이아웃은 여러 가지 상이한 포맷으로 구성될 수 있다. 예를 들어, 디자인 레이아웃은 평평한 배열로, 또는 이러한 것으로 반복된 패턴들이 명시적으로 라벨링되는 계층적 배열로 구성될 수 있다. 일부 실시예들에서, 디자인 레이아웃은 연산 클러스터에서의 코어들의 세트에 대한 일련의 프로세스들 또는 단일 프로세서 코어에서와 같이 함께 그룹 내의 피처들을 처리하기 위한 목적으로 함께 그룹화된 패턴의 정사각형 2-차원 영역들처럼 타일들과 같은 패치들로 세분화될 수 있다. 몇몇 경우, 패치들은 비교적 작을 수 있고, 예를 들어 50 제곱 미크론(㎛2), 30 ㎛2 또는 20 ㎛2 또는 그 이하의 규모이다. 몇몇 경우, 패치들은 패턴 전체에 걸쳐 동일한 형상 및 크기를 갖는 패턴의 양자화된 단위 영역(quantized unit area)들일 수 있거나, 또는 몇몇 경우 패치들은 예를 들어 패턴의 피처들의 밀도에 따라 형상 또는 크기가 변동될 수 있고, 더 큰 패치들이 더 낮은 밀도들에 대응한다. 몇몇 경우, 패치들은 집합적으로 패치 내의 패턴의 부분을 구성하는 에지, 라인, 코너, 비아 등과 같은 패턴의 세그먼트들의 집합을 포함할 수 있다. 몇몇 경우, 세그먼트들은 메시의 다각형 또는 그리드의 단위 사각형과 같은 더 미세한 분해능의 피처들의 집합으로서 인코딩될 수 있다. 디자인 레이아웃은 피처들의 형상 및 이들의 상대 위치 및 방위를 모두 나타낼 수 있다.
몇몇 경우, 리소그래피 공정의 레이아웃을 특정하는 데이터를 얻는 단계는 그 데이터의 분석을 실행하는 단계를 포함할 수 있다. 몇몇 경우, 분석은 문제해결을 장담하는 컴퓨터 분석일 수 있으며, 그 문제해결 노력은 잠재적으로 공정(50)에 의해 생성되는 그래픽 시각화로부터 이익을 얻을 수 있다. 예를 들어, 컴퓨터 분석은 예를 들어 타겟 디자인 레이아웃을 취하고 리소그래피 공정으로부터 발생하는 다양한 편향 및 패턴 의존적 상호작용들을 상쇄하는 레이아웃의 광 근접성 보정 버전을 출력함으로써, 리소그래피 패턴의 광 근접성 보정을 수행하는 단계를 포함할 수 있다. 일부 실시예들에서, 분석은 제조자에 의해 명시되는 일련의 디자인 규칙들에 따른 디자인 레이아웃의 디자인 규칙 체크일 수 있다. 일부 실시예들에서, 분석은 마스크 기록 장비에 적절한 포맷으로 디자인들을 분할하는 툴일 수 있다. 일부 실시예들에서, 분석은 멀티칩 디자인 레이아웃들을 분석하는 것을 포함할 수 있다.
앞서 유의되는 바와 같이, 다수의 이러한 분석은 비교적 느리고 연산 집약적인 작업들이다. 이러한 분석을 수행하도록 구성되는 연산 클러스터의 일 예시가 도 4의 블록 다이어그램에 도시된다. 나타낸 연산 클러스터(60)는 마스터 서버(62), 네트워크(64), 및 리프 서버(leaf server: 66)들의 집합 -각각의 리프 서버(66)에 의해 수행되는 작업들 및 각각의 리프 서버(66)와 연계된 컴퓨팅 하드웨어의 성능을 나타내는 로그 파일들(68)을 각각 기록함- 을 포함한다. 몇몇 경우, 연산 클러스터(60)는 네트워크(64)가 로컬 영역 네트워크인 데이터 센터에서 구현될 수 있다. 일부 실시예들에서, 연산 클러스터(60)는 100보다 많은 코어, 1000보다 많은 코어, 및 많은 상업적으로 관련된 구현에서는 2000보다 많거나 4000보다 많은 코어들과 같이 비교적 많은 수의 중앙 처리 유닛들을 포함할 수 있으며, 몇몇 경우에는 각각의 코어가 분석에서 별개의 프로세스를 각각 실행한다.
일부 실시예들에서, 레이아웃의 분석은 상이한 스레드(thread)들을 실행하는 상이한 서버들과 같이 연산 클러스터(60)의 상이한 프로세스들에 레이아웃의 서브세트들을 할당함으로써 신속히 처리될 수 있다. 예를 들어, 마스터 서버(62)는 다양한 리프 서버들(66)에 작업들을 할당하고, 그들의 작업을 조직화하며, 네트워크(64)를 통해 많은 경우의 그 결과들을 모을 수 있다. 일부 실시예들에서, 앞서 설명된 패치들은 상이한 리프 서버들(66)에서 실행하는 상이한 프로세스들과 같이 상이한 각각의 프로세스들에 할당되는 디자인 레이아웃의 서브세트 유닛의 역할을 할 수 있다.
도 5는 복수의 패치들(72A 내지 72H)을 포함하는 디자인 레이아웃(70)의 일 예시를 도시한다. 패치들 각각은 리소그래피 공정의 타입에 따라 재료가 제거되거나 재료가 제 위치에 남아있을 기판 상의 자리들에 대응하는 다양한 세그먼트들(74)을 포함할 수 있다. 따라서, 레이아웃(70)은 반도체 공정 기술로 제작되는 디바이스의 층에서의 결과적인 구조체들을 특정할 수 있다. 일부 실시예들에서, 앞서 설명된 분석은 다양한 세그먼트들(74) 간의 형상, 상대 위치설정 및 상호작용에 의존할 수 있고, 이는 많은 상업적 구현들에서 도 5에 예시된 것보다 실질적으로 더 복잡하고 난해할 것으로 예상된다. 일부 실시예들에서, 패치들(72A 내지 72H) 각각에서의 세그먼트들은 각각의 리프 서버에서, 예를 들어 상이한 패치들을 분석하는 상이한 리프 서버들로 함께 처리될 수 있다. 예를 들어, 마스터 서버(62)는 각각의 서버들에 패치들을 할당할 수 있고, 그 각각의 패치들에서의 세그먼트들을 특정하는 데이터가 각각의 서버들로 송신될 수 있으며, 이들은 그 패치들에 관한 결과적인 분석을 반환할 수 있다. 상업적 구현들에서, 패치들의 수는 비교적 큰 것으로 예상되며, 예를 들어 10 mm x 10 mm를 초과하는 패턴 및 30 ㎛2의 패치 크기에 대해 패치들의 수는 100,000이 넘을 것으로 예상된다. 몇몇 경우, 몇몇 패치들은 더 상세하고 피처가 풍부한(feature-rich) 집합들의 세그먼트들을 포함할 수 있는 한편, 다른 패치들은 상대적으로 밀도가 희박할 수 있다. 유사하게, 몇몇 패치들은 상대적으로 빠른 처리가 가능한 상대적으로 반복적인 집합들의 세그먼트들을 포함할 수 있는 한편, 다른 패치들은 분석하는 데 특히 연산 집약적인 불규칙한 배열들 또는 패턴들을 포함할 수 있다. 따라서, 몇몇 경우, 상이한 리프 서버들에서 상이한 시간에 상이한 패치들이 처리될 수 있다. 몇몇 경우, 각각의 패치는 일부 실시예들에서는 레이아웃 내의 패치의 경계들의 설명과 함께 레이아웃 내에서 고유한 패치 식별자와 연계될 수 있다.
도 4의 연산 클러스터가 레이아웃(70)을 분석함에 따라, 연산 클러스터(60)는 2 가지 타입의 출력 데이터: 즉, 분석의 결과들 및 성능 메트릭들을 생성할 수 있다. 몇몇 경우, 분석의 결과들은 오차들 또는 디자인 규칙 위반들을 포함한 것으로서 레이아웃의 서브세트들의 라벨링, 또는 레이아웃의 광 근접성 보정 버전과 같은 레이아웃의 라벨링 또는 변환이다. 몇몇 경우, 다양한 서버들(62 및 68)의 출력들은 로그 파일들과 같은 상세한 활동 보고들을 포함한다. 일부 실시예들에서, 성능 메트릭들은 다양한 형태들을 취한다. 예시들은 분석의 각 루틴 또는 서브루틴이 실행되는 데 걸리는 시간, 또는 피크 메모리 사용 또는 평균 메모리 사용과 같이 실행 중 각 루틴 또는 서브루틴에 의해 소비되는 메모리의 양을 나타내는 알고리즘 성능 메트릭들을 포함한다. 몇몇 경우, 성능 메트릭들은 패치마다 또는 세그먼트마다 이러한 측정들을 나타낼 수 있다. 일부 실시예들에서, 분석을 실행하는 루틴은 리프 서버(66)가 복수의 성능 메트릭 레코드들을 포함하는 프로세스-특정 로그 파일과 같이 로그(68)에 알고리즘 성능 메트릭들을 기록하도록 할 수 있으며, 각각의 레코드는 (루틴의 시작 및 중지 시간과 같은) 성능 매트릭이 얻어졌을 때의 타임스탬프(timestamp), (예를 들어, 분석 파이프라인에서의) 루틴 또는 서브루틴의 식별자, (피크 또는 평균 메모리 소비와 같은) 소비된 메모리의 표시기, 및 패치 또는 세그먼트의 고유 식별자와 같이 성능 메트릭이 측정되었을 때 분석되는 레이아웃의 각 부분의 고유 식별자를 포함한다. 몇몇 경우, 마스터 서버(62)도 이 속성들을 갖는 로그 파일(68)을 방출할 수 있다. 일부 실시예들에서, 성능 메트릭들은 Redwood Shores, CA의 Oracle Corp.로부터 이용가능한 Oracle Sun Grid의 Load Sharing Facility(LSF) 및 Sun Grid Engine(SGE)와 같은 클러스터 리소스 관리 시스템과 같이 다양한 다른 플랫폼들의 로그 파일들 또는 다른 레코드들에서 추출될 수도 있다. 따라서, 몇몇 경우, 로그 파일은 특정 리프 서버(66)에서 분석된 패치들의 목록 및 패치들 각각에 대한 런타임을 포함할 수 있다.
또한, 로그 파일들은 프로세서 이용 측정, 메모리 소비 측정, 네트워크 대역폭 사용 측정, 메모리 대기시간 측정, 메모리 대역폭 사용 측정, 네트워크 최근 대기시간 측정, 네트워크 대역폭 측정, 떨어진 패킷 속도의 측정, CPU 온도 등과 같은 컴퓨터 하드웨어 성능 메트릭들을 포함할 수 있다. 몇몇 경우, 하드웨어 로그 파일들은 패치들에 대한 분석을 실행하는 프로세스들과 상이한 프로세스에 의해 기록될 수 있으며, 많은 경우에 디자인의 상이한 패치들 또는 상이한 디자인들의 상이한 패치들을 분석하는 단일 리프 서버에서 다수 프로세스들이 실행될 수 있다.
일부 실시예들에서, 컴퓨터 하드웨어 로그 파일들은 패치들 또는 세그먼트들의 식별자들(또는 측정 시에 디자인의 어떤 부분이 처리되고 있는지에 대한 다른 표시자들)을 포함하지 않지만, 실시예들은 하드웨어 성능 메트릭들이 측정될 때 분석되는 패치들의 식별자들을 포함하는 하드웨어 로그 파일들과 일치한다. 일부 실시예들에서, 하드웨어 성능 메트릭들은 각각 하드웨어 성능 메트릭이 측정되었을 시간을 나타내는 타임스탬프들과 연계되고, 몇몇 경우에는 특정 리프 서버(66)의 연계된 식별자를 갖는다. 유사하게, 일부 실시예들에서, 마스터 서버(62)는 마스터 서버 상의 루틴들의 알고리즘 성능 및 하드웨어 성능을 둘 다 나타내는 유사한 세트의 로그 파일들을 생성할 수 있다. 따라서, 일부 실시예들은 분산되고, 다양하고, 비교적 큰 집합의 로그 파일들을 산출할 수 있으며, 이들 중 일부는 디자인 레이아웃의 여하한의 특정 패치 또는 세그먼트와 상관되지 않는 성능 메트릭들을 포함한다.
일부 실시예들에서, 이 다양하고 분산된 세트의 로그 파일들로부터, 도 3의 공정(50)이 블록(54)에 의해 나타낸 바와 같이 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻을 수 있다. 몇몇 경우, 일부 실시예들는 로그 파일들을 구문 분석하고 후속한 분석을 위해 관계 데이터베이스를 차지하도록 구성되는 마스터 서버에 의해 실행되는 프로세스와 같이, 중앙 저장소에 로그 파일들을 보고하는 리프 서버들(66) 각각의 에이전트와 같은 루틴을 실행할 수 있다. 일부 실시예들에서, 이는 알고리즘 로그 파일들을 통합하고 앞서 설명된 코어들의 수에 대응하는 하드웨어 로그 파일들을 연산하는 것을 포함할 수 있다. 일부 실시예들에서, 이 프로세스는, 예를 들어 타임스탬프들 간의 차이들을 계산하여 런타임을 결정하거나 특정 관심 수치들을 추출함으로써, 로그 파일들로부터 성능 메트릭들을 분석하거나 성능 메트릭들을 계산하는 것을 포함할 수 있다.
그 다음, 일부 실시예들은 블록(56)에 의해 나타낸 바와 같이, 각각의 성능 메트릭들의 측정 동안 처리되는 레이아웃의 부분들에 성능 메트릭들을 상관시킬 수 있다. 상관시키는 것은 다양한 상이한 형태들을 취할 수 있다. 예시들은, 예를 들어 이러한 메트릭들을 레이아웃의 부분들과 직접 연관시키는 메모리 내의 키-값 쌍들(key-value pairs)에 액세스함으로써, 현존하는 상관관계에 액세스하는 것을 포함한다. 또는, 일부 실시예들는 간접적인 연계로부터 직접적인 연계를 형성함으로써, 예를 들어 부분들이 처리된 시간에 메트릭들이 측정되었음을 나타내는 타임스탬프들에 의해 레이아웃의 부분들에 성능 메트릭들을 연결함으로써 상관시킨다. 일부 실시예들에서, 이 작업은 인덱스의 키가 각각의 식별자인 세그먼트 식별자 또는 패치 식별자(예를 들어, 레이아웃 내의 고유 식별자)에 의해 인덱스를 생성하는 것을 포함할 수 있고, 인덱스는 그 각각의 패치 또는 세그먼트와 연계된 성능 메트릭들을 반환한다. 예를 들어, 일부 실시예들는 각각의 패치 또는 세그먼트와, 그 패치 또는 세그먼트에 속하는 분석의 런타임 또는 분석의 상이한 각 부분과 각각 연계된 복수의 런타임들을 연관시킬 수 있다. 예를 들어, 특정 리프 서버(66) 상의 프로세스가 주어진 패치(72A)를 분석하는 데 10 초 걸리는 한편, 상이한 리프 서버(66) 상의 상이한 프로세스가 상이한 패치(72B)를 분석하는 데 10 분 걸리는 경우, 이 정보는 상관관계에 반영될 수 있고, 관계들이 명시적으로 만들어질 수 있다.
일부 실시예들에서, 성능 메트릭들을 레이아웃의 부분들과 상관시키는 것은 성능 메트릭들이 측정될 때 처리되는 패치의 패치 식별자에 패치 식별자들을 포함하지 않는 로그 파일들의 성능 메트릭들을 상관시키는 것을 포함할 수 있다. 일부 실시예들은 알고리즘 로그 파일들로부터 타임스탬프 및 패치 식별자 쌍들을 추출하여 주어진 패치 식별자가 주어진 컴퓨터 상의 주어진 프로세스에서 처리되고 있던 시간의 범위들을 식별할 수 있다. 일부 실시예들은 그 후 연계된 패치 식별자에 속하는 것과 동일한 범위 내의 타임스탬프들을 갖는 하드웨어 로그 파일들에서 성능 메트릭들을 지정할 수 있다. 또는, 일부 실시예들은 각각의 세그먼트 식별자들로 유사한 기술을 수행할 수 있다. 따라서, 일부 실시예들은 각각의 패치 또는 세그먼트 식별자에 대해 알고리즘 및 하드웨어 성능 메트릭들을 모두 포함하는 성능 메트릭들의 세트를 얻을 수 있다.
그 다음, 일부 실시예들은 도 3의 블록(58)에 나타낸 바와 같이 상관관계의 시각화를 생성할 수 있다. 일부 실시예들에서, 시각화는 레이아웃의 부분들에 속하는 성능 메트릭들의 값들을 레이아웃의 그 부분들과 시각적으로 상관시키는 히트맵일 수 있다. 일부 실시예들에서, 시각화는 3 차원 이상의 시각화일 수 있으며, 여기서 차원들 중 2 개는 메트릭들이 속하는 레이아웃의 부분들의 상대 위치를 나타내는 공간 차원들이다. 일부 실시예들에서, 제 3 차원은 성능 메트릭의 값을 나타낼 수 있다.
일 예시가 도 6의 히트맵(74)에 도시되어 있다. 이 예시에서, 레이아웃의 부분들은 패치에 대응하는 영역의 음영으로 표시되는 성능 메트릭들과 함께 패치들(72A 내지 72H)에 따라 시각화를 위해 그룹화된다. 이 예시에서, 특정 패치에 대한 런타임과 같이 패치에 대한 성능 메트릭들을 모으도록 대응하는 전체의 각 패치에 균일한 음영이 적용된다. 몇몇 경우, 실행하는 데 상대적으로 오랜 시간이 걸린 72C와 같은 특정 패치들은 더 어두운 음영으로 지정될 수 있는 한편, 패치 72H와 같은 다른 패치들은 상대적으로 빠르게 실행되고, 결과로서 상대적으로 밝은 색상을 가질 수 있다. 72A 또는 72B와 같은 중간 음영을 갖는 패치들은 중간 런타임들을 가질 수 있다. 유사한 기술이 여러 가지 상이한 성능 메트릭들에 적용될 수 있다. 유사하게, 레이아웃의 다른 분할들이 유사하게, 예컨대 세그먼트마다 라벨링될 수 있다. 예를 들어, 일부 실시예들은 분석의 부분들에 대한 개별적인 세그먼트들의 기여를 나타내는 성능 메트릭들을 로깅(log)할 수 있고, 이 세그먼트들은 시각화에서 다양한 대응하는 시각적 속성들로 라벨링될 수 있다.
예시된 히트맵(74)은 그레이스케일 음영에 관하여 제 3 차원을 나타내지만, 실시예들은 제 3 차원을 나타내도록 변조될 수 있는 다양한 다른 시각적 속성들과 일치한다. 예시들은 (청색과 적색 사이의 범위와 같은) 색, 채도, 색조, 투명도, 크로스해칭(crosshatching) 등을 포함하고, 이들 각각은 변조된 외관이 적용되는 구역에 속하는 논쟁중인 성능 메트릭에 따라 변조될 수 있다.
일부 실시예들에서, 성능 메트릭들은 예를 들어 특정한 조정을 적용하라는 사용자 요청에 응답하여 시각화를 더 유익하게 만들도록 조정될 수 있다. 예를 들어, 일부 실시예들은 성능 메트릭들을 정규화할 수 있고, 예컨대 특정한 시야에서 도시되는 그 성능 메트릭들을 정규화하거나 전체 레이아웃에 걸쳐 성능 메트릭들을 정규화함으로써 이루어진다. 몇몇 경우, 성능 메트릭들을 정규화하는 것은 0 내지 1 또는 0 내지 10과 같은 일부 사전정의된 범위 내에서 피팅되도록 성능 메트릭들을 스케일링하고 그 범위 내의 값들을 색, 음영, 투명도 등과 같은 시각적 속성들에 매핑하는 것을 포함할 수 있다. 일부 실시예들에서, 정규화는 선형 정규화일 수 있으며, 여기서 성능 메트릭들이 시야 또는 전체 레이아웃과 같은 정규화된 영역에 대한 최대 및 최소 성능 메트릭과 비교하여 성능 메트릭들의 상대 값에 따라 이러한 범위 내에 비례하여 포함된다. 다른 실시예들에서, 정규화는 비선형 정규화, 예를 들어 성능 메트릭의 지수 또는 로그 변환에 기초한 정규화일 수 있어서, 아웃라이어 값(outlier value)들이 선형 정규화들에 비해 시각적 표현에서 강화되거나 억제되도록 한다. 일부 실시예들에서, 정규화는 성능 메트릭들을 임계치와 비교하고, 임계치 아래 또는 위에 있는 성능 메트릭들의 값을 버리거나 캐핑(cap)하는 것을 포함할 수 있다. 예를 들어, 일부 실시예들은 유스케이스(use case) 및 사용자 선택에 의존하여, 성능 메트릭의 평균값으로부터 3보다 많은 표준 편차들의 성능 메트릭들을 강조하거나 배제할 수 있다.
또 다른 예시에서, 일부 실시예들은 시각화를 생성하기 위해 다수의 3 차원 이상의 표현들을 조합할 수 있다. 예를 들어, 일부 실시예들은 제 1 성능 메트릭에 대해, 레이아웃의 어느 부분들이 특정 임계치를 만족시키는지(예를 들어, 상황에 따라 초과하거나 아래로 떨어지는지)를 결정하고, 제 2 성능 메트릭들의 시각적 표현으로 레이아웃의 그 부분들을 마스킹(mask)(또는 선택적으로 표시)할 수 있다.
일부 실시예들에서, 특정한 영역에서의 하나의 성능 메트릭의 값들이 레이아웃의 그 동일한 부분에서의 또 다른 성능 메트릭의 값들에 기초하여 (예를 들어, 비례해서 또는 모델에 따라) 조정될 수 있다. 예를 들어, 일부 실시예들은 특정 세그먼트에 대한 총 런타임의 상이한 부분들을 알고리즘으로 인한 지연, 디자인 레이아웃으로 인한 지연 및 하드웨어 성능으로 인한 지연에 귀착시킬 수 있다. 일부 실시예들은 그 후 이 효과들의 상이한 순열을 빼서 격리된 효과들 또는 상이한 서브세트들과의 효과들의 조합들을 드러낼 수 있다.
예를 들어, 일부 실시예들은 특정 런타임을 갖는 특정 패치가 처리되는 한편, 컴퓨팅 하드웨어가 동일한 리프 서버 상에서 실행되는 또 다른 프로세스에 의해 혹사되어 그 특정 패치를 느리게 한다는 것을 결정할 수 있다. 응답하여, 일부 실시예들은 그 특정 패치의 런타임 성능 메트릭의 시각적 표시가 덜 심각하게 나타나도록 조정할 수 있는데, 이는 원인이 알려져 있고 레이아웃으로 인한 것이 아니기 때문이다. 또 다른 예시에서, 일부 실시예들은 대응하는 영역에서 검출된 많은 결함들에 기초하여 성능 메트릭들을 조정, 예를 들어 런타임과 같은 소정 성능 메트릭들에 가중치를 줄여(down weighting) 그 결함들로 인한 추가 지연을 고려할 수 있다. 또 다른 예시에서, 일부 실시예들은 처리되는 디자인 레이아웃 부분의 피처들의 밀도에 기초하여 성능 메트릭들을 조정할 수 있고, 예를 들어 밀도가 증가함에 따라 런타임에 가중치를 줄일 수 있다. 여러 가지 상이한 타입들의 필터가 적용되어 다양한 효과들을 더하거나 뺄 수 있고, 예를 들어 문제해결에 적용할 수 없는 감산 효과들은 이미 이해되거나, 의도된 디자인 결과들일 수 있다.
일부 실시예들에서, 결과적인 시각화들은 예를 들어 도 6에 나타낸 바와 같이, 디자인 레이아웃의 표현에 겹쳐질 수 있다. 일부 실시예들에서, 성능 메트릭에 대응하는 차원은 디자인 레이아웃의 기본 묘사에 부분적으로 투명한 시각적 표현으로 표현될 수 있거나, 또는 디자인 레이아웃은 성능 메트릭의 시각적 표현 위에 그려질 수 있다. 이는 분석자가 국부적 디자인 레이아웃에 기초하여 두드러지는 특정한 성능 메트릭에 대해 예상되거나 예상치 못한 이유들을 추론할 수 있는 문제해결 노력들을 용이하게 하는 것으로 예상된다. 응답하여, 일부 분석자들은 예를 들어 디자인 레이아웃을 조정하고, 컴퓨터 프로세스를 재구성하고, 컴퓨팅 하드웨어를 문제해결하는 등에 의해 보정 조치를 취할 수 있다. 일부 실시예들에서, 분석자는 변화 이후 디자인 레이아웃의 컴퓨터 분석을 재실행할 수 있다.
일부 실시예들에서, 결과적인 그래픽 시각화는 비교적 작은 패치 또는 세그먼트 크기들의 결과로서 비교적 세분화(granular)될 수 있다. 이러한 그래픽 시각화의 일 예시(76)가 도 7에 도시되며, 이는 전체 칩에 대응하는 히트맵을 나타낸다. 예시된 바와 같이, 칩의 소정 구역들은 기본 디자인 레이아웃에 대응하는 성능 메트릭들을 가질 수 있으며, 분석자는 이 히트맵으로부터 디자인 레이아웃의 어느 영역들이 문제해결에서 추가 주의를 장담하는지를 비교적 빠르게 추론할 수 있다. 일부 실시예들은 시각적 속성들의 변화도(gradient)를 성능 메트릭들에 상관시키는 범례(78)를 포함할 수 있다. 예시된 범례(78)는 청색에서 적색까지 다양할 수 있다. 또한, 일부 실시예들은 예를 들어 패치들 사이에서 변하는 시각적 속성들로 인해, 또는 시각화 위에 놓인 경계들로 패치들의 경계들을 표시할 수 있다. 엔지니어가 경계 조건들로부터 발생하는 문제를 인식할 수 있기 때문에, 예를 들어 불순응(non-conformity) 또는 예기치 않은 출력의 영역에서 경계들을 노출시키는 것이 문제해결에 도움이 될 수 있다.
일부 실시예들에서, 각각의 성능 메트릭이 매핑되는 단위 영역은 디스플레이 스크린 상의 개별적인 픽셀에 대응하는 단위 영역보다 실질적으로 작을 수 있다. 일부 실시예들은 샘플링, 집중경향치(central tendency)(예를 들어, 평균, 중앙값 또는 최빈값)의 측정을 계산, 또는 디스플레이 스크린의 픽셀에 대응하는 단위 영역들의 최대 또는 최소를 식별하여, 성능 메트릭들을 묘사하는 픽셀의 시각적 속성들을 결정할 수 있다. 일부 실시예들에서, 시각적 표현은 이 데이터를 탐색하기 위해 줌잉, 패닝(panning) 등과 같은 다양한 사용자 입력들을 수신하도록 구성될 수 있고, 일부 실시예들은 응답 디스플레이를 렌더링할 수 있다. 일부 실시예들에서, 렌더링을 신속히 처리하기 위해, 그래픽 표현은 상이한 스케일들에 따라 미리 계산되고 줌잉 또는 패닝을 요청하는 사용자 입력들에 대한 비교적 빠른 응답들을 위해 피라미드 파일에 저장될 수 있다.
일부 실시예들에서, 사용자는 도 8에 도시된 바와 같이, 도 7의 표현(76)의 버전의 확대된 부분을 줌인하여, 상이한 성능 메트릭들을 갖는 다양한 패치들에 의해 겹쳐진 비교적 상세한 디자인 레이아웃들을 나타낼 수 있다. 일부 실시예들에서, 디자인 레이아웃의 상이한 부분들은 사용자 선택가능할 수 있고, 사용자 선택에 응답하여 이벤트 핸들러가 디자인 레이아웃의 각 부분의 대응하는 성능 메트릭들을 검색(retrieve)하고, 세그먼트들의 밀도, 다각형 밀도, 그 부분을 처리하는 컴퓨팅 하드웨어의 속성들 등과 같은 디자인 레이아웃의 부분의 다양한 다른 메트릭들과 함께 패치 보고(80)에서 스크린 상에 이 성능 메트릭들을 표시할 수 있도록 한다.
본 기술들은 다양한 그래픽 표현들과 일관된다. 일부 변형예에서, 그래픽 표현들은 디자인 레이아웃의 공간 차원들에 대응하는 2 개의 공간 차원들을 포함한다. 일부 실시예들에서, 제 3 공간 차원은 그래픽 시각화에서, 예를 들어 투시도에서 디자인 레이아웃 상의 위치를 나타내는 2 개의 직교 수평축에 대한 수직축을 따라 성능 메트릭을 나타내는 표면 플롯으로 묘사될 수 있다. 다른 실시예들에서, 제 3 성능 메트릭 차원은 등고선 플롯으로 표현될 수 있다. 일부 실시예들은 단일 그래픽 시각화에서 다수의 성능 메트릭들을 조합할 수 있고, 예를 들어 하나의 성능 메트릭을 나타내는 높이, 또 다른 성능 메트릭을 나타내는 색, 및 제 3 성능 메트릭을 나타내는 투명도로 3-차원 표면 플롯을 표시한다.
이러한 시각화들의 이점으로, 분석자는 디자인 레이아웃들의 컴퓨터 분석을 비교적 빠르게 해결하고 집적 회로, 광학 구성요소 및 마이크로전기기계 시스템을 제조하는 비용을 감소시킬 수 있을 것으로 기대된다.
도 9는 본 명세서에 개시된 시뮬레이션, 특성화 및 자격부여(qualification) 방법들 및/또는 흐름들을 구현하는 데 도움이 될 수 있는 컴퓨터 시스템(100)을 나타내는 블록 다이어그램이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 메카니즘, 및 정보를 처리하는 버스(102)와 커플링된 프로세서(104)[또는 다중 프로세서들(104 및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수(temporary variable)들 또는 다른 매개 정보(intermediate information)를 저장하는 데 사용될 수 있다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 포함한다. 정보 및 명령어들을 저장하는 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되며 버스(102)에 커플링된다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)가 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링된다. 또 다른 형태의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서의 움직임을 제어하는 마우스, 트랙볼(trackball) 또는 커서 방향키들과 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 명시하게 하는 2 개의 축선인 제 1 축선(예를 들어, x) 및 제 2 축선(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.
일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어의 1 이상의 시퀀스를 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 최적화 공정의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터-판독가능한 매체로부터 주 메모리(106)로 읽혀질 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 공정 단계들을 수행하게 한다. 또한, 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수 있다. 대안적인 실시예들에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 컴퓨터는 최적화 공정이 속하는 패터닝 시스템과 함께 위치되지 않아도 된다. 몇몇 실시예들에서, 컴퓨터(또는 컴퓨터들)는 지리학적으로 멀리 있을 수 있다.
본 명세서에서 사용된 "컴퓨터-판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는 데 관여하는 여하한의 유형의 비-일시적 매체를 칭한다. 이러한 매체는 비휘발성 매체(non-volatile media) 및 휘발성 매체를 포함하는 다수의 형태를 취할 수 있다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크 또는 솔리드 스테이트 드라이브를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)의 일부를 구성하는 트레이스 또는 와이어를 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유(fiber optics)를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크(floppy disk), 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge)를 포함한다. 몇몇 실시예들에서, 일시적인 매체가 반송파(carrier wave)에서와 같이 명령어들을 인코딩할 수 있다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어의 1 이상의 시퀀스를 프로세서(104)로 전달하는 데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크 상에 저장되어 있을 수 있다(bear). 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩(load)하고, 모뎀을 이용하여 전화선에 걸쳐 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 로컬인 모뎀이 전화선 상의 데이터를 수신하고 적외선 송신기를 이용하여 데이터를 적외선 신호로 전환할 수 있다. 버스(102)에 커플링된 적외선 검출기가 적외선 신호로 전달되는 데이터를 수신하고, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.
또한, 컴퓨터 시스템(100)은 버스(102)에 커플링된 통신 인터페이스(118)를 포함할 수 있다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 양방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 대응하는 타입의 전화선에 데이터 통신 연결을 제공하는 ISDN(integrated services digital network) 카드 또는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 무선 링크들이 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 형태의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.
통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 차례로, ISP(126)는 이제 통상적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 둘 다 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 사용한다. 다양한 네트워크들을 통한 신호들, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호들은 정보를 수송하는 반송파들의 예시적인 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 프로그램 코드를 포함하는 메시지들을 송신하고 데이터를 수신할 수 있다. 인터넷 예시에서는, 서버(130)가 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 예를 들어, 하나의 이러한 다운로드된 어플리케이션은 실시예의 조명 최적화를 위해 제공될 수 있다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이러한 방식으로, 컴퓨터 시스템(100)이 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.
도 10은 본 명세서에 설명된 기술들을 이용하여 주어진 공정을 위한 공정 윈도우가 특징지어질 수 있는 예시적인 리소그래피 투영 장치를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)을 컨디셔닝(condition)하는 조명 시스템(IL) -이러한 특정한 경우, 조명 시스템은 방사선 소스(SO)도 포함함- ;
- 패터닝 디바이스(MA)(예를 들어, 레티클)를 유지하는 패터닝 디바이스 홀더가 제공되고, 아이템(PS)에 대하여 패터닝 디바이스를 정확히 위치시키는 제 1 위치설정기에 연결되는 제 1 대상물 테이블(예를 들어, 패터닝 디바이스 테이블)(MT);
- 기판(W)(예를 들어, 레지스트-코팅된 실리콘 웨이퍼)을 유지하는 기판 홀더가 제공되고, 아이템(PS)에 대하여 기판을 정확히 위치시키는 제 2 위치설정기에 연결되는 제 2 대상물 테이블(기판 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)의 조사된 부분을 이미징하는 투영 시스템("렌즈")(PS)[예를 들어, 굴절, 카톱트릭(catoptric) 또는 카타디옵트릭 광학 시스템]을 포함한다.
본 명세서에 서술된 바와 같이, 상기 장치는 투과형으로 구성된다(즉, 투과 패터닝 디바이스를 가짐). 하지만, 일반적으로 상기 장치는 예를 들어 (반사 패터닝 디바이스를 갖는) 반사형으로 구성될 수도 있다. 상기 장치는 전형적인 마스크에 대해 상이한 종류의 패터닝 디바이스를 채택할 수 있다; 예시들로는 프로그램가능한 거울 어레이 또는 LCD 매트릭스를 포함한다.
소스(SO)[예를 들어, 수은 램프 또는 엑시머 레이저(excimer laser), LPP(레이저 생성 플라즈마) EUV 소스]는 방사선 빔을 생성한다. 이 빔은 곧바로 또는, 예를 들어 빔 익스팬더(beam expander: Ex)와 같은 컨디셔닝 수단을 가로지른 후 조명 시스템(일루미네이터)(IL)으로 공급된다. 일루미네이터(IL)는 상기 빔 내의 세기 분포의 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정 수단(AD)을 포함할 수 있다. 또한, 이는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 다른 구성요소들을 포함할 것이다. 이러한 방식으로, 패터닝 디바이스(MA)에 입사하는 빔(B)은 그 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖는다.
도 10과 관련하여, 소스(SO)는 [흔히 소스(SO)가, 예를 들어 수은 램프인 경우와 같이] 리소그래피 투영 장치의 하우징 내에 있을 수 있지만, 그것은 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있으며, 그것이 생성한 방사선 빔은 (예를 들어, 적절한 지향 거울의 도움으로) 장치 내부로 들어올 수 있다는 것을 유의하여야 한다; 이 후자의 시나리오는 흔히 소스(SO)가 [예를 들어, KrF, ArF 또는 F2 레이징(lasing)에 기초한] 엑시머 레이저인 경우이다.
이후, 상기 빔(PB)은 패터닝 디바이스 테이블(MT) 상에 유지되어 있는 패터닝 디바이스(MA)를 통과한다(intercept). 패터닝 디바이스(MA)를 가로질렀으면, 상기 빔(B)은 렌즈(PL)를 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔(B)을 포커스한다. 제 2 위치설정 수단[및 간섭계 측정 수단(IF)]의 도움으로, 기판 테이블(WT)은 예를 들어 빔(PB)의 경로 내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 수단은 예를 들어 패터닝 디바이스 라이브러리(patterning device library)로부터의 패터닝 디바이스(MA)의 기계적인 회수 후에 또는 스캔하는 동안, 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 대상물 테이블들(MT, WT)의 이동은 장-행정 모듈(long-stroke module)(개략 위치설정) 및 단-행정 모듈(short-stroke module)(미세 위치설정)의 도움으로 실현될 것이며, 이는 도 10에 명확히 도시되지는 않는다. 하지만, (스텝-앤드-스캔 툴과는 대조적으로) 스테퍼의 경우, 패터닝 디바이스 테이블(MT)은 단지 단-행정 액추에이터에만 연결되거나 고정될 수 있다.
도시된 툴은 두 가지 상이한 모드로 사용될 수 있다:
- 스텝 모드에서, 패터닝 디바이스 테이블(MT)은 기본적으로 정지 상태로 유지되며, 전체 패터닝 디바이스 이미지가 한 번에 [즉, 단일 "플래시(flash)"로] 타겟부(C) 상으로 투영된다. 그 후, 상이한 타겟부(C)가 빔(PB)에 의해 조사될 수 있도록 기판 테이블(WT)이 x 및/또는 y 방향으로 시프트된다;
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "플래시"로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 패터닝 디바이스 테이블(MT)은 v의 속도로 주어진 방향(소위 "스캔 방향", 예를 들어 y 방향)으로 이동가능하여, 투영 빔(B)이 패터닝 디바이스 이미지에 걸쳐 스캐닝하도록 된다; 동시발생적으로, 기판 테이블(WT)은 속도 V = Mv로 동일한 방향 또는 그 반대 방향으로 동시에 이동되며, 여기서 M은 렌즈(PL)의 배율(통상적으로, M = 1/4 또는 1/5)이다. 이러한 방식으로, 분해능을 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.
도 11은 본 명세서에 설명된 기술들을 이용하여 주어진 공정을 위한 공정 윈도우가 특징지어질 수 있는 또 다른 예시적인 리소그래피 투영 장치(1000)를 개략적으로 도시한다.
리소그래피 투영 장치(1000)는, 일부 실시예들에서:
- 소스 컬렉터 모듈(SO);
- 방사선 빔(B)(예를 들어, EUV 방사선)을 컨디셔닝하도록 구성되는 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크 또는 레티클)(MA)를 지지하도록 구성되고, 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 반사 투영 시스템)(PS)을 포함한다.
본 명세서에 도시된 바와 같이, 상기 장치(1000)는 (예를 들어, 반사 패터닝 디바이스를 채택하는) 반사형으로 구성된다. 대부분의 재료들이 EUV 파장 범위 내에서 흡수성이기 때문에, 패터닝 디바이스는 예를 들어 몰리브덴 및 실리콘의 다수-스택을 포함한 다층 반사기를 가질 수 있다는 것을 유의하여야 한다. 일 예시에서, 다수-스택 반사기는 40 층의 몰리브덴 및 실리콘 쌍들을 갖고, 이때 각 층의 두께는 1/4 파장이다. 훨씬 더 작은 파장들이 X-선 리소그래피로 생성될 수 있다. 대부분의 재료가 EUV 및 x-선 파장에서 흡수성이기 때문에, 패터닝 디바이스 토포그래피 상의 패터닝된 흡수성 재료의 박편(예를 들어, 다층 반사기 최상부 상의 TaN 흡수재)이 프린트되거나(포지티브 레지스트) 프린트되지 않을(네거티브 레지스트) 피처들의 위치를 정의한다.
도 11에 나타낸 바와 같이, 몇몇 실시예들에서, 일루미네이터(IL)는 소스 컬렉터 모듈(SO)로부터 극자외 방사선 빔을 수용한다. EUV 방사선을 생성하는 방법들은 EUV 범위 내의 1 이상의 방출선을 갖는 적어도 하나의 원소, 예를 들어 크세논, 리튬 또는 주석을 갖는 재료를 플라즈마 상태로 전환하는 단계를 포함하며, 반드시 이에 제한되는 것은 아니다. 흔히 레이저 생성 플라즈마("LPP")라고 칭하는 이러한 한 방법에서, 플라즈마는 선-방출 원소를 갖는 재료의 액적(droplet), 스트림 또는 클러스터와 같은 연료를 레이저 빔으로 조사함으로써 생성될 수 있다. 소스 컬렉터 모듈(SO)은 연료를 여기시키는 레이저 빔을 제공하는 레이저(도 11에 나타내지 않음)를 포함한 EUV 방사선 시스템의 일부분일 수 있다. 결과적인 플라즈마는 출력 방사선, 예를 들어 EUV 방사선을 방출하며, 이는 소스 컬렉터 모듈에 배치된 방사선 컬렉터를 이용하여 수집된다. 예를 들어, CO2 레이저가 연료 여기를 위한 레이저 빔을 제공하는 데 사용되는 경우, 레이저 및 소스 컬렉터 모듈은 별도의 개체일 수 있다.
이러한 경우, 레이저는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울 또는 빔 익스팬더를 포함하는 빔 전달 시스템의 도움으로, 레이저로부터 소스 컬렉터 모듈로 통과된다. 다른 경우, 예를 들어 소스가 흔히 DPP 소스라고 칭하는 방전 생성 플라즈마 EUV 발생기인 경우, 소스는 소스 컬렉터 모듈의 통합부일 수 있다.
일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기를 포함할 수 있다. 일반적으로, 몇몇 실시예들에서 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 패싯 필드 및 퓨필 거울 디바이스들(facetted field and pupil mirror devices)과 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는 데 사용될 수 있다.
방사선 빔(B)은 이 예시에서 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(예를 들어, 마스크)(MA)로부터 반사된 후, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상으로 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(PS2)(예를 들어, 간섭계 디바이스, 리니어 인코더, 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(PS1)는 방사선 빔(B)의 경로에 대해 패터닝 디바이스(예를 들어, 마스크)(MA)를 정확히 위치시키는 데 사용될 수 있다. 패터닝 디바이스(예를 들어, 마스크)(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다.
도시된 장치(1000)는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다.
2. 스캔 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다.
3. 또 다른 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
도 12는 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하여 상기 장치(1000)를 더 상세히 나타낸다. 소스 컬렉터 모듈(SO)은 소스 컬렉터 모듈(SO)의 포위 구조체(enclosing structure: 220) 내에 진공 환경이 유지될 수 있도록 구성되고 배치된다. EUV 방사선 방출 플라즈마(210)가 방전 생성 플라즈마 소스에 의해 형성될 수 있다. EUV 방사선은 전자기 스펙트럼의 EUV 범위 내의 방사선을 방출하도록 초고온 플라즈마(very hot plasma: 210)가 생성되는 가스 또는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수 있다. 초고온 플라즈마(210)는, 예를 들어 적어도 부분적으로 이온화된 플라즈마를 야기하는 전기적 방전에 의해 생성된다. 방사선의 효율적인 발생을 위해, Xe, Li, Sn 증기 또는 여하한의 다른 적절한 가스 또는 증기의, 예를 들어 10 Pa의 분압(partial pressure)이 필요할 수 있다. 일 실시예에서, EUV 방사선을 생성하기 위해 여기된 주석(Sn)의 플라즈마가 제공된다.
초고온 플라즈마(210)에 의해 방출된 방사선은, 소스 챔버(source chamber: 211)의 개구부 내에 또는 그 뒤에 위치되는 선택적인 가스 방벽 또는 오염물 트랩(contaminant trap: 230)(몇몇 경우에는, 오염물 방벽 또는 포일 트랩이라고도 함)을 통해, 소스 챔버(211)로부터 컬렉터 챔버(collector chamber: 212) 내로 통과된다. 오염물 트랩(230)은 채널 구조체를 포함할 수 있다. 또한, 오염물 트랩(230)은 가스 방벽, 또는 가스 방벽과 채널 구조체의 조합을 포함할 수 있다. 본 명세서에서 더 나타내는 오염물 트랩 또는 오염물 방벽(230)은 적어도 당업계에 알려진 바와 같은 채널 구조체를 포함한다.
컬렉터 챔버(212)는 소위 스침 입사 컬렉터(grazing incidence collector)일 수 있는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)는 방사선 컬렉터 상류측(upstream radiation collector side: 251) 및 방사선 컬렉터 하류측(downstream radiation collector side: 252)을 갖는다. 컬렉터(CO)를 가로지르는 방사선은 격자 스펙트럼 필터(grating spectral filter: 240)로부터 반사되어, 점선 'O'로 나타낸 광학 축선을 따라 가상 소스점(virtual source point: IF)에 포커스될 수 있다. 가상 소스점(IF)은 통상적으로 중간 포커스라고 칭해지며, 소스 컬렉터 모듈은 중간 포커스(IF)가 포위 구조체(220)에서의 개구부(221)에, 또는 그 부근에 위치되도록 배치된다. 가상 소스점(IF)은 방사선 방출 플라즈마(210)의 이미지이다.
후속하여, 방사선은 조명 시스템(IL)을 가로지르며, 이는 패터닝 디바이스(MA)에서의 방사선 세기의 원하는 균일성뿐 아니라, 패터닝 디바이스(MA)에서의 방사선 빔(21)의 원하는 각도 분포를 제공하도록 배치된 패싯 필드 거울 디바이스(22) 및 패싯 퓨필 거울 디바이스(24)를 포함할 수 있다. 지지 구조체(MT)에 의해 유지되어 있는 패터닝 디바이스(MA)에서의 방사선 빔(21)의 반사 시, 패터닝된 빔(26)이 형성되고, 패터닝된 빔(26)은 투영 시스템(PS)에 의하여 반사 요소들(28, 30)을 통해 기판 테이블(WT)에 의해 유지되어 있는 기판(W) 상에 이미징된다.
일반적으로, 나타낸 것보다 더 많은 요소들이 조명 광학기 유닛(IL) 및 투영 시스템(PS) 내에 존재할 수 있다. 격자 스펙트럼 필터(240)는 리소그래피 장치의 타입에 따라 선택적으로 존재할 수 있다. 또한, 도면들에 나타낸 것보다 더 많은 거울들이 존재할 수 있으며, 예를 들어 도 12에 나타낸 것보다 1 내지 6 개의 추가 반사 요소들이 투영 시스템(PS) 내에 존재할 수 있다.
도 12에 예시된 바와 같은 컬렉터 광학기(CO)가 단지 컬렉터(또는 컬렉터 거울)의 일 예시로서, 스침 입사 반사기들(253, 254 및 255)을 갖는 네스티드 컬렉터(nested collector)로서 도시된다. 스침 입사 반사기들(253, 254 및 255)은 광학 축선(O) 주위에 축대칭으로 배치되고, 이 타입의 컬렉터 광학기(CO)는 흔히 DPP 소스라고 하는 방전 생성 플라즈마 소스와 조합하여 사용될 수 있다.
대안적으로, 소스 컬렉터 모듈(SO)은 도 13에 나타낸 바와 같은 LPP 방사선 시스템의 일부분일 수 있다. 레이저(LA)가 크세논(Xe), 주석(Sn) 또는 리튬(Li)과 같은 연료에 레이저 에너지를 축적(deposit)하도록 배치되어, 수십 eV의 전자 온도를 갖는 고이온화 플라즈마(highly ionized plasma: 210)를 생성한다. 이 이온들의 탈-여기(de-excitation) 및 재조합 동안 발생되는 강렬한 방사선(energetic radiation)은 플라즈마로부터 방출되어, 근수직 입사 컬렉터 광학기(near normal incidence collector optic: CO)에 의해 수집되고, 포위 구조체(220)의 개구부(221) 상에 포커스된다.
미국 특허 출원 공개공보 US 2013-0179847호가 본 명세서에서 그 전문이 인용참조된다.
본 기술들은 다음의 열거된 항목들을 참조하여 더 잘 이해될 것이다:
1. 1 이상의 프로세서로 리소그래피 패턴의 레이아웃을 특정하는 데이터를 얻는 단계; 1 이상의 프로세서로 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계 -성능 메트릭들은 컴퓨터 분석의 각각의 부분들을 수행하는 1 이상의 컴퓨터 프로세스의 성능을 나타냄- ; 1 이상의 프로세서로 각각의 성능 메트릭들의 측정 동안 처리되는 레이아웃의 부분들과 성능 메트릭들을 상관시키는 단계; 및 1 이상의 프로세서로 측정 동안 처리되는 레이아웃의 부분들과 성능 메트릭들을 상관시킨 결과에 기초하여 3 차원 이상의 시각화를 생성하는 단계를 포함하며, 시각화 차원들 중 적어도 일부는 레이아웃의 부분들의 상대 위치들을 나타내고, 시각화 차원들 중 적어도 일부는 각각의 부분들에 상관되는 성능 메트릭을 나타내는 방법.
2. 1 항에 있어서, 시각화는 레이아웃의 어느 부분들이 레이아웃의 다른 부분들보다 컴퓨터 분석에서 분석하는 데 더 오래 걸리는지를 나타내는 히트맵 시각화를 포함하는 방법.
3. 1 항에 있어서, 시각화는 등고선 맵을 포함하는 방법.
4. 1 항 내지 3 항 중 어느 하나에 있어서, 시각화는 3 개의 공간 차원들로의 표면의 투시도를 포함하는 방법.
5. 1 항 내지 4 항 중 어느 하나에 있어서, 시각화는 레이아웃의 부분들에 상관되는 적어도 2 개의 성능 메트릭들의 4 차원 이상의 시각화를 포함하는 방법.
6. 1 항 내지 5 항 중 어느 하나에 있어서, 시각화는 이미지의 멀티-스케일 피라미드 표현을 포함하는 방법.
7. 1 항 내지 6 항 중 어느 하나에 있어서, 시각화는 선택되는 부분에 존재하는 레이아웃의 세그먼트들의 양을 표시하도록 구성되는 사용자-선택가능한 부분들을 포함하는 방법.
8. 1 항 내지 7 항 중 어느 하나에 있어서, 각각의 부분에서의 레이아웃의 피처들의 양 또는 타입에 기초하여 레이아웃의 부분에 대응하는 조정된 성능 메트릭을 결정하는 단계를 포함하는 방법.
9. 1 항 내지 8 항 중 어느 하나에 있어서, 컴퓨팅 하드웨어 지연과 알고리즘 지연을 구별하는 레이아웃의 부분에 대응하는 조정된 성능 메트릭을 결정하는 단계를 포함하는 방법.
10. 1 항 내지 9 항 중 어느 하나에 있어서, 레이아웃의 부분들에 대한 또 다른 상관관계의 또 다른 3 차원 이상의 표현을 생성하는 단계; 및 다른 표현과 시각화를 조합함으로써 시각화를 조정하는 단계를 포함하는 방법.
11. 10 항에 있어서, 다른 표현과 시각화를 조합하는 단계는: 레이아웃의 어느 부분들이 다른 표현에서 임계치를 만족시키는 값들을 갖는지를 식별하는 단계; 및 시각화의 식별된 부분들을 마스킹하는 단계를 포함하는 방법.
12. 10 항에 있어서, 다른 표현은 레이아웃 내의 결함들과 레이아웃의 부분들을 상관시키는 방법.
13. 1 항 내지 12 항 중 어느 하나에 있어서, 다른 표현은 레이아웃 내의 구역들의 반복들을 나타내고, 조합은 시각화에서 반복들을 나타내는 방법.
14. 1 항 내지 13 항 중 어느 하나에 있어서, 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계는 100보다 많은 프로세서 코어들에서 실행되는 100보다 많은 프로세스들에 의해 생성되는 로그 파일들을 얻는 단계를 포함하고, 로그 파일들은 처리되는 레이아웃의 부분들의 분석의 런타임 및 레이아웃의 부분들이 처리될 때 하드웨어 리소스 사용량을 나타내는 방법.
15. 1 항 내지 14 항 중 어느 하나에 있어서, 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계는 성능 메트릭들을 얻기 위한 단계들을 포함하고, 레이아웃의 부분들에 성능 메트릭들을 상관시키는 단계는 레이아웃의 부분들에 성능 메트릭들을 상관시키기 위한 단계들을 포함하는 방법.
16. 1 항 내지 15 항 중 어느 하나에 있어서, 3 차원 이상의 시각화를 생성하는 단계는 시각화를 생성하기 위한 단계들을 포함하는 방법.
17. 1 항 내지 16 항 중 어느 하나에 있어서, 컴퓨터 분석은 광 근접성 보정 분석을 포함하는 방법.
18. 17 항에 있어서, 시각화는 레이아웃의 부분들의 광 근접성 보정 분석의 런타임이 정규화되고 각각의 부분들에 대한 정규화된 런타임 기간들을 나타내는 색에 매핑되는 히트맵을 포함하며, 상기 부분들은 레이아웃의 2,000 제곱 미크론보다 작은 방법.
19. 1 항 내지 18 항 중 어느 하나에 있어서, 시각화에 기초하여 레이아웃 또는 컴퓨터 분석을 조정하는 단계; 조정된 레이아웃 또는 조정된 분석 결과에 기초하여 마스크 레이아웃을 얻는 단계; 및 마스크로 집적 회로, 마이크로-기계 디바이스, 또는 광학 디바이스를 형성하는 단계를 포함하는 방법.
20. 데이터 처리 장치에 의해 실행되는 경우, 데이터 처리 장치가 1 항 내지 19 항 중 어느 하나의 작업들을 포함한 작업들을 수행하게 하는 명령어들을 저장하는 유형의 비-일시적 기계-판독가능한 매체.
21. 1 이상의 프로세서; 및 프로세서에 의해 실행되는 경우, 프로세서가 1 항 내지 19 항 중 어느 하나의 작업들을 포함한 작업들을 실시하게 하는 명령어들을 저장하는 메모리를 포함하는 시스템.
본 명세서에 개시된 개념들은 서브 파장 피처들을 이미징하는 여하한의 일반적인 이미징 시스템을 시뮬레이션하거나 수학적으로 모델링할 수 있으며, 특히 점점 더 짧은 파장들을 생성할 수 있는 첨단(emerging) 이미징 기술들로 유용할 수 있다. 이미 사용중인 첨단 기술들로는 ArF 레이저를 사용하여 193 nm의 파장을 생성하고, 심지어 플루오린 레이저를 사용하여 157 nm의 파장도 생성할 수 있는 EUV(극자외), DUV 리소그래피를 포함한다. 또한, EUV 리소그래피가 이 범위 내의 광자들을 생성하기 위해 고에너지 전자로 재료(고체 또는 플라즈마)를 가격(hit)하거나, 싱크로트론(synchrotron)을 이용함으로써 20 내지 5 nm 범위 내의 파장들을 생성할 수 있다.
본 출원은 수 개의 발명들을 설명한다는 것을 이해하여야 한다. 이러한 발명들을 다수의 개별 특허 출원들로 분리하기보다는, 출원인은 이 발명들을 단일 문서로 그룹화하였는데, 이는 이들의 관련 대상이 출원 과정에서의 절약에 적합하기 때문이다. 하지만, 이러한 발명들의 뚜렷한 장점들 및 측면들은 합쳐지지 않아야 한다. 몇몇 경우, 실시예들이 본 명세서에 명시된 결점들을 모두 해결하지만, 본 발명들은 독립적으로 유용하며, 몇몇 실시예들은 이러한 문제들의 서브세트만을 해결하거나 본 기재내용을 검토하는 당업자에게 명백할 언급되지 않은 다른 이점들을 제공한다는 것을 이해하여야 한다. 비용의 제약으로 인해, 본 명세서에 개시된 일부 발명들은 현재 청구되지 않을 수 있으며, 본 청구항을 수정함으로써 또는 계속 출원과 같이 추후 출원에서 청구될 수 있다. 유사하게, 공간 제약으로 인해, 본 문서의 초록(Abstract)이나 발명의 요약(Summary of the Invention) 부분들은 이러한 발명들 전부의 포괄적인 목록 또는 이러한 발명들의 모든 실시형태들을 포함하는 것으로 간주되어서는 안 된다.
설명 및 도면들은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 반대로 첨부된 청구항에 의해 정의되는 본 발명의 기술사상 및 범위 내에 있는 모든 변형예, 균등물 및 대안예를 포함하기 위한 것임을 이해하여야 한다. 본 발명의 다양한 실시형태들의 또 다른 변형예들 및 대안적인 실시예들은 이 설명을 고려하여 당업자에게 명백할 것이다. 따라서, 이 설명 및 도면들은 단지 예시적인 것으로서 해석되어야 하며, 본 발명을 수행하는 일반적인 방식을 당업자에게 교시하기 위한 것이다. 본 명세서에 도시되고 설명된 본 발명의 형태들은 실시예들의 예시들로서 취해진 것으로 이해되어야 한다. 본 명세서에 도시되고 기술된 것들을 대신하여 요소들 및 재료들이 대체될 수 있으며, 부품들 및 공정들은 역전되거나 생략될 수 있고, 본 발명의 소정 특징들은 독립적으로 이용될 수 있으며, 이는 모두 본 발명의 이러한 설명의 이점을 가진 후에 당업자에게 명백할 것이다. 다음 청구항들에 기재된 본 발명의 기술사상 및 범위를 벗어나지 않고 본 명세서에 설명된 요소들이 변경될 수 있다. 본 명세서에 사용된 표제는 단지 조직적인 목적만을 위한 것이며, 설명의 범위를 제한하는 데 사용되지는 않는다.
본 출원 전반에 걸쳐 사용된 바와 같이, 단어 "할 수 있다(may)"는 의무적인 의미(즉, 해야 함을 의미함)보다는 허용의 의미(즉, 가능성을 갖는 의미함)로 사용된다. "포함한다" 및 "포함하는" 등의 단어는 포함하지만 이에 제한되지는 않는다는 것을 의미한다. 본 출원 전반에 걸쳐 사용된 바와 같이, 단수 형태 "a", "an" 및 "the"는 내용이 명시적으로 달리 지시하지 않는 한 복수의 대상을 포함한다. 따라서, 예를 들어 "하나의 요소"에 대한 언급은 "하나 또는 그 이상"과 같은 1 이상의 요소에 대한 다른 용어 및 어구의 사용에도 불구하고 2 이상의 요소들의 조합을 포함한다. "또는(or)"이라는 용어는 달리 명시되어 있지 않는 한, 비-배타적이며, 즉 "및(and)"과 "또는(or)"을 모두 포괄한다. 예를 들어, "X에 응답하여, Y", "X 때, Y", "X라면, Y", "X의 경우, Y" 등과 같은 조건 관계를 설명하는 용어는, 선행 조건이 필요 원인 조건이거나, 선행 조건이 충분 원인 조건이거나, 또는 선행 조건이 결과의 기여 원인 조건인 인과 관계들을 포괄하고, 예를 들어 "조건 Y를 얻을 때 상태 X가 발생한다"는 "X는 Y에서만 발생한다" 및 "X는 Y와 Z에서 발생한다"에 일반적이다. 이러한 조건부 관계들은 일부 결과가 지연될 수 있기 때문에 선행 조건을 얻은 바로 후의 결과들에 제한되지 않으며, 조건부 진술에서 선행 조건은 그 결과들에 연결되고, 예를 들어 선행 조건은 결과 발생의 가능성과 관련이 있다. 복수의 속성들 또는 기능들이 복수의 대상물들(예를 들어, 단계 A, 단계 B, 단계 C 및 단계 D를 수행하는 1 이상의 프로세서)에 매핑된다는 언급은, 달리 지시되지 않는 한, 이러한 모든 대상물에 매핑되는 이러한 모든 속성들 또는 기능들, 및 속성들 또는 기능들의 서브세트들에 매핑되는 속성들 또는 기능들의 서브세트들을 둘 다(예를 들어, 단계 A 내지 단계 D를 각각 수행하는 모든 프로세서들, 및 프로세서 1이 단계 A를 수행하고, 프로세서 2가 단계 B 및 단계 C의 일부를 수행하고, 프로세서 3이 단계 C의 일부와 단계 D를 수행하는 경우 둘 다) 포괄한다. 나아가, 달리 지시되지 않는 한, 하나의 값 또는 동작이 또 다른 조건 또는 값에 "기초한다"는 언급은, 조건 또는 값이 유일한 인자인 인스턴스들 및 조건 또는 값이 복수의 인자들 중 하나의 인자인 인스턴스들을 둘 다 포괄한다. 달리 지시되지 않는 한, 일부 집합의 "각각"의 인스턴스가 일부 속성을 갖는다는 언급들은, 더 큰 집합의 달리 동일하거나 유사한 멤버들이 해당 속성을 갖지 않는 경우를 제외하는 것으로 읽혀서는 안 되며, 즉 각각(each)이 반드시 각각 및 모든 것(each and every)을 의미하는 것은 아니다. 인용된 단계들의 순서에 대한 제한들은 달리 명시적으로 언급되지 않는 한 청구항들로 읽혀서는 안 되며, 예를 들어 "아이템에서 X를 수행하여, X된 아이템에서 Y를 수행함"과 같이 순서 제한을 암시하는 것으로 부적절하게 논의될 수 있었던 언급들과 대조적으로 "X를 수행한 후, Y를 수행함"과 같은 명확한 언어가 순서를 특정하기보다는 청구항들을 더 읽기 쉽게 만들도록 사용된다. 달리 특정적으로 명시되지 않는 한, 논의에서 명백한 바와 같이, 본 명세서 전반에 걸쳐 "처리", "연산", "계산", "결정" 등과 같은 용어를 사용한 설명들은 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 처리/연산 디바이스와 같은 특정한 장치의 작용 또는 공정을 지칭한다는 것을 이해한다.
이 특허에서는, 소정 미국 특허, 미국 특허 출원 또는 기타 자료(예를 들어, 기사)가 인용참조되었다. 하지만, 이러한 미국 특허, 미국 특허 출원 및 기타 자료의 텍스트는 이러한 자료와 본 명세서에 명시된 기재내용 및 도면 간에 상충하지 않는 정도로만 인용참조된다. 이러한 상충의 경우, 본 명세서의 텍스트가 좌우한다.

Claims (15)

1 이상의 프로세서로, 리소그래피 패턴의 레이아웃을 특정(specify)하는 데이터를 얻는 단계;
1 이상의 프로세서로, 상기 레이아웃의 컴퓨터 분석(computational analysis)의 성능 메트릭(performance metric)들을 얻는 단계 -상기 성능 메트릭들은 상기 컴퓨터 분석의 각각의 부분들을 수행하는 1 이상의 컴퓨터 프로세스의 성능을 나타냄- ;
1 이상의 프로세서로, 각각의 성능 메트릭들의 측정 동안 처리되는 상기 레이아웃의 부분들과 상기 성능 메트릭들을 상관시키는 단계; 및
1 이상의 프로세서로, 측정 동안 처리되는 상기 레이아웃의 부분들과 상기 성능 메트릭들을 상관시킨 결과에 기초하여 3 차원 이상의 시각화를 생성하는 단계
를 포함하며, 시각화 차원들 중 적어도 일부는 상기 레이아웃의 부분들의 상대 위치들을 나타내고, 시각화 차원들 중 적어도 일부는 각각의 부분들에 상관되는 성능 메트릭을 나타내는 방법.
제 1 항에 있어서,
상기 시각화는 상기 레이아웃의 어느 부분들이 상기 레이아웃의 다른 부분들보다 상기 컴퓨터 분석에서 분석하는 데 더 오래 걸리는지를 나타내는 히트맵(heat-map) 시각화를 포함하고, 또는 상기 시각화는 등고선 맵(contour map)을 포함하고, 또는 상기 시각화는 3 개의 공간 차원들로의 표면의 투시도를 포함하고, 또는 상기 시각화는 상기 레이아웃의 부분들에 상관되는 적어도 2 개의 성능 메트릭들의 4 차원 이상의 시각화를 포함하고, 또는 상기 시각화는 이미지의 멀티-스케일 피라미드 표현(multi-scale pyramid representation)을 포함하고, 또는 상기 시각화는 선택되는 부분에 존재하는 상기 레이아웃의 세그먼트들의 양을 표시하도록 구성되는 사용자-선택가능한 부분들을 포함하는 방법.
제 1 항에 있어서,
각각의 부분에서의 상기 레이아웃의 피처(feature)들의 양 또는 타입에 기초하여 상기 레이아웃의 부분에 대응하는 조정된 성능 메트릭을 결정하는 단계를 포함하는 방법.
제 1 항에 있어서,
컴퓨팅 하드웨어 지연과 알고리즘 지연을 구별하는 상기 레이아웃의 부분에 대응하는 조정된 성능 메트릭을 결정하는 단계를 포함하는 방법.
제 1 항에 있어서,
상기 레이아웃의 부분들에 대한 또 다른 상관관계의 또 다른 3 차원 이상의 표현을 생성하는 단계; 및
다른 표현과 상기 시각화를 조합함으로써 상기 시각화를 조정하는 단계를 포함하는 방법.
제 5 항에 있어서,
상기 다른 표현과 상기 시각화를 조합하는 단계는:
상기 레이아웃의 어느 부분들이 상기 다른 표현에서 임계치를 만족시키는 값들을 갖는지를 식별하는 단계; 및
상기 시각화의 식별된 부분들을 마스킹(mask)하는 단계를 포함하는 방법.
제 5 항에 있어서,
상기 다른 표현은 상기 레이아웃 내의 결함들과 상기 레이아웃의 부분들을 상관시키는 방법.
제 1 항에 있어서,
다른 표현은 상기 레이아웃 내의 구역들의 반복들을 나타내고, 조합은 상기 시각화에서 반복들을 나타내는 방법.
제 1 항에 있어서,
상기 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계는 100보다 많은 프로세서 코어들에서 실행되는 100보다 많은 프로세스들에 의해 생성되는 로그 파일(log file)들을 얻는 단계를 포함하고, 상기 로그 파일들은 처리되는 상기 레이아웃의 부분들의 분석의 런타임 및 상기 레이아웃의 부분들이 처리될 때 하드웨어 리소스 사용량을 나타내는 방법.
제 1 항에 있어서,
상기 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계는 성능 메트릭들을 얻기 위한 단계들을 포함하고,
상기 레이아웃의 부분들과 성능 메트릭들을 상관시키는 단계는 상기 레이아웃의 부분들과 성능 메트릭들을 상관시키기 위한 단계들을 포함하는 방법.
제 1 항에 있어서,
3 차원 이상의 시각화를 생성하는 단계는 시각화를 생성하기 위한 단계들을 포함하는 방법.
제 1 항에 있어서,
상기 컴퓨터 분석은 광 근접성 보정 분석(optical proximity correction analysis)을 포함하는 방법.
제 12 항에 있어서,
상기 시각화는 상기 레이아웃의 부분들의 광 근접성 보정 분석의 런타임이 정규화되고 각각의 부분들에 대한 정규화된 런타임 기간들을 나타내는 색에 매핑되는 히트맵을 포함하며, 상기 부분들은 상기 레이아웃의 2,000 제곱 미크론보다 작은 방법.
제 1 항에 있어서,
상기 시각화에 기초하여 상기 레이아웃 또는 상기 컴퓨터 분석을 조정하는 단계;
조정된 레이아웃 또는 조정된 분석 결과에 기초하여 마스크 레이아웃을 얻는 단계; 및
상기 마스크로 집적 회로, 마이크로-기계 디바이스, 또는 광학 디바이스를 형성하는 단계를 포함하는 방법.
1 이상의 프로세서들; 및
상기 프로세서들 중 적어도 일부에 의해 실행되는 경우:
리소그래피 패턴의 레이아웃을 특정하는 데이터를 얻는 단계;
상기 레이아웃의 컴퓨터 분석의 성능 메트릭들을 얻는 단계 -상기 성능 메트릭들은 상기 컴퓨터 분석의 각각의 부분들을 수행하는 1 이상의 컴퓨터 프로세스의 성능을 나타냄- ;
각각의 성능 메트릭들의 측정 동안 처리되는 상기 레이아웃의 부분들과 상기 성능 메트릭들을 상관시키는 단계; 및
측정 동안 처리되는 상기 레이아웃의 부분들과 상기 성능 메트릭들을 상관시킨 결과에 기초하여 3 차원 이상의 시각화를 생성하는 단계 -시각화 차원들 중 적어도 일부는 상기 레이아웃의 부분들의 상대 위치들을 나타내고, 시각화 차원들 중 적어도 일부는 각각의 부분들에 상관되는 성능 메트릭을 나타냄- 를 포함한 작업들을 실시하는 명령어들을 저장하는 메모리
를 포함하는 시스템.
KR1020197004000A 2016-07-12 2017-06-23 디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭 시각화 KR102205879B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662361055P 2016-07-12 2016-07-12
US62/361,055 2016-07-12
PCT/EP2017/065593 WO2018010940A1 (en) 2016-07-12 2017-06-23 Visualizing performance metrics of computational analyses of design layouts

Publications (2)

Publication Number Publication Date
KR20190026887A true KR20190026887A (ko) 2019-03-13
KR102205879B1 KR102205879B1 (ko) 2021-01-22

Family

ID=59315590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004000A KR102205879B1 (ko) 2016-07-12 2017-06-23 디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭 시각화

Country Status (5)

Country Link
US (1) US10896282B2 (ko)
KR (1) KR102205879B1 (ko)
CN (1) CN109478013B (ko)
TW (1) TWI647528B (ko)
WO (1) WO2018010940A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573605B2 (en) * 2016-12-13 2020-02-25 University Of Florida Research Foundation, Incorporated Layout-driven method to assess vulnerability of ICs to microprobing attacks
US11023648B2 (en) * 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification
US10796065B2 (en) * 2018-06-21 2020-10-06 Kla-Tencor Corporation Hybrid design layout to identify optical proximity correction-related systematic defects
KR102580947B1 (ko) * 2018-06-29 2023-09-20 삼성전자주식회사 추출된 모델 파라미터를 이용하여 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 이를 이용한 집적 회로의 제조 방법
KR102632559B1 (ko) * 2018-08-23 2024-02-02 삼성전자주식회사 반도체 소자의 제조 방법, 극 자외선 노광 방법 및 광 근접 보정 방법
CN113820922A (zh) * 2020-06-18 2021-12-21 台湾积体电路制造股份有限公司 热点预测方法、装置及记录介质
EP4288918A1 (en) * 2021-02-05 2023-12-13 Savvi AI Inc. Systems and methods for managing, distributing and deploying a recursive decisioning system based on continuously updating machine learning models

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US744461A (en) * 1903-01-03 1903-11-17 Maurice J Bebb Device for exhibiting goods.
KR20050061498A (ko) * 2002-09-30 2005-06-22 도쿄 일렉트론 가부시키가이샤 반도체 제조 프로세스의 모니터링 및 제어를 위한 방법 및장치
JP2007233456A (ja) * 2006-02-27 2007-09-13 Fujitsu Ltd タイミング解析方法及び装置、プログラム及び記憶媒体
KR20150024871A (ko) * 2012-05-31 2015-03-09 에이에스엠엘 네델란즈 비.브이. 구배-기반 패턴 및 평가 지점 선택

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
DE59105735D1 (de) 1990-05-02 1995-07-20 Fraunhofer Ges Forschung Belichtungsvorrichtung.
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
JP3370479B2 (ja) * 1995-05-19 2003-01-27 富士通株式会社 フォトマスクパターン近接効果補正方法及び装置
WO1997033205A1 (en) 1996-03-06 1997-09-12 Philips Electronics N.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
DE69735016T2 (de) 1996-12-24 2006-08-17 Asml Netherlands B.V. Lithographisches Gerät mit zwei Objekthaltern
JP4488727B2 (ja) * 2003-12-17 2010-06-23 株式会社東芝 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
US7444610B1 (en) 2005-08-03 2008-10-28 Xilinx, Inc. Visualizing hardware cost in high level modeling systems
US7617477B2 (en) 2005-09-09 2009-11-10 Brion Technologies, Inc. Method for selecting and optimizing exposure tool using an individual mask error model
US7966579B2 (en) 2006-08-04 2011-06-21 Infineon Technologies Ag Methods of optical proximity correction
ATE517391T1 (de) * 2007-11-30 2011-08-15 Coventor Inc System und verfahren zur dreidimensionalen schematischen erfassung und darstellung von multiphysics-systemmodellen
NL1036189A1 (nl) 2007-12-05 2009-06-08 Brion Tech Inc Methods and System for Lithography Process Window Simulation.
EP2093614A1 (en) * 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
CN101315647B (zh) * 2008-06-04 2012-12-05 北大方正集团有限公司 优化硅片中芯片布局的方法和装置
US8587608B2 (en) 2008-08-29 2013-11-19 Adobe Systems Incorporated Preventing pixel modification of an image based on a metric indicating distortion in a 2D representation of a 3D object
US8640137B1 (en) 2010-08-30 2014-01-28 Adobe Systems Incorporated Methods and apparatus for resource management in cluster computing
US8996469B2 (en) 2010-08-30 2015-03-31 Adobe Systems Incorporated Methods and apparatus for job state tracking in cluster computing
US20120262472A1 (en) 2011-04-13 2012-10-18 Honeywell International Inc. Heatmap timeline for visualization of time series data
US8347259B1 (en) * 2011-07-29 2013-01-01 International Business Machines Corporation Circuit enhancement by multiplicate-layer-handling circuit simulation
NL2009982A (en) 2012-01-10 2013-07-15 Asml Netherlands Bv Source mask optimization to reduce stochastic effects.
US20150170616A1 (en) 2012-04-27 2015-06-18 Google Inc. Local data quality heatmap
US9922161B2 (en) 2013-02-27 2018-03-20 The Regents Of The University Of California IC layout adjustment method and tool for improving dielectric reliability at interconnects
US20140358830A1 (en) 2013-05-30 2014-12-04 Synopsys, Inc. Lithographic hotspot detection using multiple machine learning kernels
US20150228095A1 (en) 2014-02-11 2015-08-13 Qualcomm Incorporated Method and apparatus for generating a heatmap
TWI644169B (zh) 2014-05-06 2018-12-11 美商克萊譚克公司 用於使用近場復原之光罩檢測之電腦實施方法、非暫時性電腦可讀媒體及系統
CN106463434B (zh) 2014-06-10 2020-12-22 Asml荷兰有限公司 计算晶片检验
WO2016045945A1 (en) 2014-09-26 2016-03-31 Asml Netherlands B.V. Inspection apparatus and device manufacturing method
US10331039B2 (en) 2014-10-02 2019-06-25 Asml Netherlands B.V. Rule-based deployment of assist features
WO2016078861A1 (en) * 2014-11-17 2016-05-26 Asml Netherlands B.V. Process based metrology target design
GB2551396B (en) * 2016-06-17 2018-10-10 Imagination Tech Ltd Augmented reality occlusion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US744461A (en) * 1903-01-03 1903-11-17 Maurice J Bebb Device for exhibiting goods.
KR20050061498A (ko) * 2002-09-30 2005-06-22 도쿄 일렉트론 가부시키가이샤 반도체 제조 프로세스의 모니터링 및 제어를 위한 방법 및장치
JP2007233456A (ja) * 2006-02-27 2007-09-13 Fujitsu Ltd タイミング解析方法及び装置、プログラム及び記憶媒体
KR20150024871A (ko) * 2012-05-31 2015-03-09 에이에스엠엘 네델란즈 비.브이. 구배-기반 패턴 및 평가 지점 선택

Also Published As

Publication number Publication date
CN109478013B (zh) 2022-04-01
TW201812438A (zh) 2018-04-01
CN109478013A (zh) 2019-03-15
WO2018010940A1 (en) 2018-01-18
US10896282B2 (en) 2021-01-19
US20190294753A1 (en) 2019-09-26
TWI647528B (zh) 2019-01-11
KR102205879B1 (ko) 2021-01-22

Similar Documents

Publication Publication Date Title
KR102304331B1 (ko) 기계 학습에 의해 공정 모델들을 결정하는 방법들
US11681229B2 (en) Selection of measurement locations for patterning processes
KR102205879B1 (ko) 디자인 레이아웃들의 컴퓨터 분석의 성능 메트릭 시각화
TWI780476B (zh) 用於判定缺陷圖案之方法及系統
WO2021037484A1 (en) Semiconductor device geometry method and system
KR20170096018A (ko) 기계 학습에 의한 피처 검색
JP2012220955A (ja) リソグラフィ装置と多重パターニングプロセスを含むマスク最適化プロセスとの統合
TWI639897B (zh) 模型化曝光後製程
US20210357566A1 (en) Methods for generating characteristic pattern and training machine learning model
JP2020535479A (ja) デバイス製造方法の制御パラメータを決定する方法、本方法を実行するよう構成される非一時的コンピュータ可読媒体およびシステム
KR102444706B1 (ko) 프로세스-윈도우 특성화를 위한 장치 및 방법
WO2021175570A1 (en) Machine learning based subresolution assist feature placement
KR20180100367A (ko) 에칭-어시스트 피처
KR20220011230A (ko) 결함 예측
KR102642972B1 (ko) 모델 캘리브레이션을 위한 게이지 선택의 향상
CN112889005B (zh) 用于生成特性图案和训练机器学习模型的方法
US20220334493A1 (en) Method for determining aberration sensitivity of patterns
TW202405565A (zh) 評估經選擇圖案集合之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right