KR20190018591A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20190018591A
KR20190018591A KR1020170103237A KR20170103237A KR20190018591A KR 20190018591 A KR20190018591 A KR 20190018591A KR 1020170103237 A KR1020170103237 A KR 1020170103237A KR 20170103237 A KR20170103237 A KR 20170103237A KR 20190018591 A KR20190018591 A KR 20190018591A
Authority
KR
South Korea
Prior art keywords
sensor
area
unit
layer
portions
Prior art date
Application number
KR1020170103237A
Other languages
English (en)
Other versions
KR102422074B1 (ko
Inventor
정환희
문성재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170103237A priority Critical patent/KR102422074B1/ko
Priority to US16/053,477 priority patent/US10475862B2/en
Priority to CN202310389087.5A priority patent/CN116400834A/zh
Priority to CN201810889609.7A priority patent/CN109388280B/zh
Publication of KR20190018591A publication Critical patent/KR20190018591A/ko
Priority to US16/654,913 priority patent/US11037996B2/en
Application granted granted Critical
Publication of KR102422074B1 publication Critical patent/KR102422074B1/ko

Links

Images

Classifications

    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0447—Position sensing using the local deformation of sensor cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H01L27/3276—
    • H01L51/0097—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 표시패널 및 상기 표시패널 상에 배치된 입력감지유닛을 포함할 수 있다. 상기 입력감지유닛은 복수의 센서부들을 포함한다. 복수의 센서부들 각각이 가지는 면적 또는 센서부들이 서로 이격된 거리는 서로 차이가 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 사용자의 터치 등을 감지할 수 있는 입력감지유닛을 포함하는 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 표시장치들은 입력장치로써 입력감지유닛을 구비한다.
표시장치는 화면에 접촉하는 사람의 손가락 등을 입력감지유닛을 통해 인식할 수 있다. 입력감지유닛에서의 터치 검출 방식은 저항막 방식, 광학 방식, 정전 용량 방식, 초음파 방식 등 여러 가지가 있으며, 이 중 정전용량 방식은 표시 장치의 화면에 터치 발생 수단이 접촉할 때 변화하는 정전용량을 이용하여 터치 발생 여부를 검출한다.
본 발명은 센서들간에 균일한 정전용량을 형성하는 입력감지유닛을 포함하는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 표시패널 및 상기 표시패널 상에 배치된 입력감지유닛을 포함할 수 있다.
상기 입력감지유닛은 제1 방향으로 연장되는 복수의 제1 전극들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 전극들을 포함할 수 있다.
상기 복수의 제1 전극들 각각은 복수의 제1 센서부들 및 상기 복수의 제1 센서부들을 연결하는 복수의 제1 연결부들을 포함하고, 상기 복수의 제2 전극들 각각은 복수의 제2 센서부들 및 상기 복수의 제2 센서부들을 연결하는 복수의 제2 연결부들을 포함할 수 있다.
상기 복수의 제1 전극들 중 어느 하나의 제1 전극의 상기 복수의 제1 센서부들은 제1 면적을 가지고, 인접한 제2 센서부와 제1 거리만큼 이격된 제1 노멀센서부 및 상기 제1 면적보다 작은 제2 면적을 가지고, 인접한 제2 센서부와 상기 제1 거리보다 작은 제2 거리만큼 이격된 제1 절단센서부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 절단센서부는 상기 제1 노멀센서부의 일부분이 제거된 형상을 가질 수 있다.
본 발명의 일 실시예에서, 상기 제2 면적은 상기 제1 면적의 절반 미만 또는 절반 초과할 수 있다.
본 발명의 일 실시예에서, 상기 어느 하나의 제1 전극의 상기 복수의 제1 센서부들은 상기 제1 노멀센서부를 복수개 포함하고, 상기 복수의 제1 노멀센서부들은 상기 제1 방향으로 나열되며, 상기 제1 절단센서부는 상기 제1 방향에서 상기 복수의 제1 노멀센서부들의 외측에 배치될 수 있다.
본 발명의 일 실시예에서, 상기 복수의 제1 센서들 및 상기 복수의 제2 센서들 사이에 배치되며, 상기 복수의 제1 센서들 및 상기 복수의 제2 센서들과 전기적으로 연결되지 않는 광학적 더미전극을 더 포함하고, 상기 제1 절단센서부 및 상기 제1 절단센서부에 인접한 상기 제2 센서부 사이에 배치된 상기 광학적 더미전극의 너비는 상기 제1 노멀센서부 및 상기 제1 노멀센서부에 인접한 상기 제2 센서부 사이에 배치된 상기 광학적 더미전극의 너비보다 작을 수 있다.
본 발명의 일 실시예에서, 상기 제1 절단센서부의 일단에서 상기 제1 절단센서부에 인접한 제1 센서부의 타단까지 상기 제1 방향에서 측정한 길이는 상기 제1 노멀센서부의 일단에서 상기 제1 노멀센서부에 인접한 제1 센서부의 타단까지 상기 제1 방향에서 측정한 길이보다 작고, 상기 제1 절단센서부에 인접한 상기 제1 센서부의 면적은 상기 제1 절단센서부의 면적인 상기 제2 면적과 실질적으로 동일할 수 있다.
본 발명의 일 실시예에서, 상기 복수의 제1 전극들은 상기 제1 방향에서 상기 어느 하나의 제1 전극과 길이가 다르고, 복수의 제1 센서부들을 포함하는 다른 제1 전극을 더 포함할 수 있다. 상기 다른 제1 전극의 상기 복수의 제1 센서부들은 상기 제1 면적을 갖는 제2 노멀센서부 및 상기 제1 면적 및 상기 제2 면적과 다른 제3 면적을 갖는 제2 절단센서부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 절단센서부의 일단은 상기 어느 하나의 제1 전극의 상기 복수의 제1 센서부들 중 인접한 제1 센서부의 일단과 대응하는 제1 연결부에 의해 연결되고, 상기 제2 절단센서부의 일단은 상기 다른 제1 전극의 상기 복수의 제1 센서부들 중 인접한 제1 센서부의 일단과 대응하는 제1 연결부에 의해 연결되며, 상기 제1 절단센서부의 타단에서 상기 어느 하나의 제1 전극의 상기 복수의 제1 센서부들 중 상기 인접한 제1 센서부의 타단까지의 길이는 상기 제2 절단센서부의 타단에서 상기 다른 제1 전극의 상기 복수의 제1 센서부들 중 상기 인접한 제1 센서부의 타단까지의 길이보다 작을 수 있다.
본 발명의 일 실시예에서, 상기 제3 면적은 상기 제1 면적의 절반일 수 있다.
본 발명의 일 실시예에서, 상기 제1 절단센서부와 연결되는 보조전극을 더 포함하고, 상기 보조전극의 일측은 상기 제1 절단센서부와 인접한 상기 제2 센서부의 일측에 마주할 수 있다.
본 발명의 일 실시예에서, 상기 보조전극은 막대형상을 가지며, 상기 보조전극의 길이는 상기 노멀센서부의 너비보다 작을 수 있다.
본 발명의 일 실시예에서, 상기 입력감지유닛은 상기 복수의 제2 전극들과 연결된 복수의 신호라인들 및 상기 제1 절단센서부에 연결되고, 상기 복수의 신호라인들과 다른 층 상에 배치되며, 상기 복수의 신호라인들 중 적어도 어느 하나의 신호라인과 중첩하는 보상전극을 더 포함힐 수 있다.
본 발명의 일 실시예에서, 상기 보상전극과 상기 제1 절단센서부는 일체의 형상을 가질 수 있다.
본 발명의 일 실시예에서, 평면상에서 상기 제1 절단센서부의 일측은 곡선의 형상을 갖고, 상기 보상전극은 상기 제1 절단센서부의 상기 일측에서 연장될 수 있다.
본 발명의 일 실시예에서, 상기 복수의 제1 연결부들 중 인접한 제1 노멀센서부들을 연결하는 제1 연결부는 상기 제1 절단센서부 및 상기 제1 절단센서부에 인접한 제1 노멀센서부를 연결하는 제1 연결부보다 작은 너비를 가질 수 있다.
본 발명의 일 실시예에서, 상기 제1 절단센서부에 연결되고, 상기 복수의 제2 센서부들 중 적어도 어느 하나에 중첩하며, 제1 너비를 가지는 제1 정전기 방전 패턴 및 상기 제1 노멀센서부에 연결되고, 상기 복수의 제2 센서부들 중 적어도 어느 하나에 중첩하며, 상기 제1 너비보다 작은 제2 너비를 가지는 제2 정전기 방전 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시패널의 코너부들은 라운드된 형상을 갖고, 상기 입력감지유닛의 코너부들은 상기 표시패널의 상기 코너부들에 대응하는 라운드된 형상을 가질 수 있다.
본 발명의 일 실시예에서, 상기 입력감지유닛은 상기 복수의 제1 전극들 및 상기 복수의 제2 전극들이 배치된 감지영역 및 상기 복수의 제1 전극들 및 상기 복수의 제2 전극들이 배치되지 않은 비감지영역을 포함하고, 상기 비감지영역은 상기 감지영역의 내측에 배치되며, 상기 비감지영역과 상기 감지영역 사이에 경계가 정의되고, 상기 제1 절단센서부의 일측은 상기 경계에 대응할 수 있다.
본 발명의 일 실시예에서, 제1 면적을 가지는 노멀센서부 및 상기 제1 면적의 0.05배 이상 0.45배 이하인 제2 면적을 가지는 절단센서부를 포함하는 복수의 제1 센서들 및 상기 복수의 제1 센서부들과 교차하도록 배치되는 복수의 제2 센서들을 포함하고, 상기 노멀센서부가 인접한 제2 센서부와 형성하는 정전용량은 상기 절단센서부가 인접한 제2 센서와 형성하는 정전용량과 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따르면 센서들간에 균일한 정전용량을 형성하는 입력감지유닛을 포함하는 표시장치를 제공할 수 있다.
따라서, 입력감지유닛의 센서들간에 균일한 감지감도를 확보할 수 있다.
또한, 센서들의 형상변형에도 불구하고, 균일한 감지감도를 확보할 수 있으므로, 센서들의 형상을 다양하게 변경할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2a 내지 2f는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다.
도 7a 내지 7d는 본 발명의 일 실시예에 따른 박막 봉지층의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 입력감지유닛의 제1 도전층의 평면도이다.
도 10b는 본 발명의 일 실시예에 따른 입력감지유닛의 제2 도전층의 평면도이다.
도 10c는 도 9의 I-I'에 따른 단면도이다.
도 10d 및 도 10e는 도 9의 II-II'에 따른 단면도이다.
도 11a는 도 9의 AA를 확대하여 도시한 것이다.
도 11b는 도 9의 BB를 확대하여 도시한 것이다.
도 12a는 도 9의 AA를 확대하여 도시한 일 실시예이다.
도 12b는 도 9의 BB를 확대하여 도시한 일 실시예이다.
도 13은 도 9의 BB를 확대하여 도시한 일 실시예이다.
도 14는 도 9의 BB를 확대하여 도시한 일 실시예이다.
도 15a는 도 9의 AA를 확대하여 도시한 일 실시예이다.
도 15b는 도 15a의 CC를 확대하여 도시한 일 실시예이다.
도 15c는 도 9의 BB를 확대하여 도시한 일 실시예이다.
도 15d는 도 15c의 DD를 확대하여 도시한 일 실시예이다.
도 16은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 17은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 18a는 도 17의 AA를 확대하여 도시한 것이다.
도 18b는 도 17의 BB를 확대하여 도시한 것이다.
도 19는 도 17의 BB를 확대하여 도시한 일 실시예이다.
도 20은 도 17의 BB를 확대하여 도시한 일 실시예이다.
도 21은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 22a는 도 21의 AA를 확대하여 도시한 것이다.
도 22b는 도 21의 BB를 확대하여 도시한 것이다.
도 23은 도 21의 BB를 확대하여 도시한 일 실시예이다.
도 24는 도 21의 BB를 확대하여 도시한 일 실시예이다.
도 25는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 26은 도 25의 III-III'에 따른 단면도이다.
도 27은 본 발명의 일 실시예에 따른 입력감지영역을 도시한 것이다.
도 28은 본 발명의 일 실시예에 따른 입력감지영역 및 지문인식영역을 도시한 것이다.
도 29a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 29b는 도 29a의 IV-IV'에 따른 단면을 도시하였다.
도 30은 본 발명의 일 실시예에 따른 입력감지유닛의 사시도이다.
도 31 및 도 32에서는 본 발명의 일 실시예에 따른 표시장치를 도시한 것이다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 1에 도시된 것과 같이, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다.
이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하고 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향들은 상대적인 개념으로서 다른 방향들로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.
본 실시예에 따른 표시장치(DD)는 리지드 표시장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시장치(DD)는 플렉서블 표시장치(DD)일 수 있다. 본 실시예에서 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에 도시된 것과 같이, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1에는 이미지(IM)의 일 예로 아이콘 이미지들을 도시하였다.
도 1에 도시된 것과 같이, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2a 내지 2f는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 2a 내지 2f는 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다. 도 2a 내지 2f는 표시장치(DD)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널, 입력감지유닛, 반사방지유닛, 및 윈도우유닛을 포함할 수 있다. 표시패널, 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2a 내지 2f에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사방지유닛 및 윈도우유닛은 다른 구성으로 대체되거나 생략될 수 있다.
도 2a 내지 도 2f에 있어서, 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다.
입력감지유닛, 반사방지유닛, 윈도우유닛은 베이스층의 유/무에 따라 입력감지패널(ISP), 반사방지패널(RPP), 윈도우패널(WP) 또는 입력감지층(ISL), 반사방지층(RPL), 윈도우층(WL)로 지칭될 수 있다.
도 2a에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지층(ISL)은 표시패널(DP)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재이 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
표시패널(DP)과 표시패널(DP) 상에 직접 배치된 입력감지층(ISL)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 반사방지패널(RPP) 사이, 반사방지패널(RPP)과 윈도우패널(WP) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.
표시패널(DP)은 이미지를 생성하고, 입력감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 표시패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시패널(DP)은 접착부재를 통해 결합될 수 있다. 이하에서 설명되는 도 2b 내지 도 2f의 표시장치들(DD) 역시 보호부재를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
반사방지패널(RPP)은 윈도우패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고,
Figure pat00001
/2 위상지연자 및/또는
Figure pat00002
/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지패널(RPP)의 베이스층으로 정의될 수 있다.
본 발명의 일 실시예에 따른 반사방지패널(RPP)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사방지패널(RPP)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반사방지패널(RPP)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.
본 발명의 일 실시예에 따른 윈도우패널(WP)은 베이스 필름(WP-BS) 및 차광 패턴(WP-BZ)을 포함한다. 베이스 필름(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스 필름(WP-BS)은 단층으로 제한되지 않는다. 베이스 필름(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
차광 패턴(WP-BZ)은 베이스 필름(WP-BS)에 부분적으로 중첩한다. 차광 패턴(WP-BZ)은 베이스 필름(WP-BS)의 배면에 배치되어 표시장치(DD)의 베젤영역 즉, 비표시영역(DD-NDA, 도 1 참조)을 정의할 수 있다.
차광 패턴(WP-BZ)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우패널(WP)은 베이스 필름(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다. 도 2b 내지 도 2f에 있어서, 윈도우패널(WP) 및 윈도우층(WL)은 베이스 필름(WP-BS) 및 차광 패턴(WP-BZ)의 구분없이 간략히 도시되었다.
도 2b 및 도 2c에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지패널(ISP), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지패널(ISP)과 반사방지패널(RPP)의 적층 순서는 변경될 수 있다.
도 2d에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 표시장치(DD)로부터 접착부재들이 생략되고, 표시패널(DP)에 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성될 수 있다. 입력감지층(ISL)과 반사방지층(RPL)의 적층 순서는 변경될 수 있다.
도 2e 및 도 2f에 도시된 것과 같이, 표시장치(DD)는 별도의 반사방지유닛을 포함하지 않을 수 있다.
도 2e에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL-1), 및 윈도우패널(WP)을 포함할 수 있다. 도 2a 내지 도 2d에 도시된 입력감지패널(ISP) 또는 입력감지층(ISL)과 달리, 본 실시예에 따른 입력감지층(ISL-1)은 반사방지 기능을 더 가질 수 있다.
도 2f에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP-1), 입력감지층(ISL), 및 윈도우패널(WP)을 포함할 수 있다. 도 2a 내지 도 2e에 도시된 표시패널(DP)과 달리, 본 실시예에 따른 표시패널(DP-1)은 반사방지 기능을 더 가질 수 있다.
반사방지 기능을 갖는 입력감지층(ISL-1) 및 표시패널(DP-1)에 대한 상세한 설명은 후술한다. 본 발명의 일 실시예에서 제공되는 입력감지패널(ISP) 역시 입력감지층(ISL-1)과 같은 이유에서 반사방지 기능을 가질 수 있고, 이에 대한 설명 또한 후술한다.
도 2a 내지 도 2f에 있어서, 입력감지유닛은 표시패널에 전체적으로 중첩하는 것으로 도시하였다. 도 2a에 도시된 것과 같이, 입력감지유닛은 표시영역(DD-DA)에 전면적으로 중첩할 수 있다.
다만, 본 발명의 일 실시예에 있어서, 입력감지유닛은 표시영역(DD-DA)의 일부분에만 중첩하거나, 비표시영역(DD-NDA)에만 중첩할 수도 있다. 입력감지유닛은 사용자의 터치를 감지하는 터치감지패널이거나, 사용자 손가락의 지문 정보를 감지하는 지문감지패널일 수 있다. 이하에서 설명되는 감지전극들의 피치, 감지전극들의 너비들은 입력감지유닛의 용도에 따라 변경될 수 있다. 터치감지패널의 감지전극들은 수 mm 내지 수십 mm의 너비를 갖고, 지문감지패널의 감지전극들은 수십 μm 내지 수백 μm의 너비를 가질 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다. 도 5는 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다. 도 6은 본 발명의 일 실시예에 따른 표시패널(DP)의 확대된 단면도이다. 이하에서 설명되는 표시패널(DP)은 도 2a 내지 도 2f를 참조하여 설명한 표시장치(DD)에 모두 적용될 수 있다.
도 3에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)을 포함한다. 별도로 도시되지 않았으나, 표시패널(DP)은 반사방지층, 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 표시패널(DP)의 제조시에 이용되는 작업기판 상에 합성수지층을 형성한다. 이후 합성수지층 상에 도전층 및 절연층 등을 형성한다. 작업기판이 제거되면 합성수지층은 베이스층(BL)에 대응한다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로 소자층(DP-CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
표시 소자층(DP-OLED)은 발광소자를 포함한다. 표시 소자층(DP-OLED)은 유기발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 봉지 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴 계열 유기막을 포함할 수 있고, 특별히 제한되지 않는다.
도 4a에 도시된 것과 같이, 표시패널(DP)은 평면상에서 표시영역(DP-DA)과 비표시영역(DP-NDA)을 포함한다. 본 실시예에서 비표시영역(DP-NDA)은 표시영역(DP-DA)의 테두리를 따라 정의될 수 있다. 표시패널(DP)의 표시영역(DP-DA) 및 비표시영역(DP-NDA)은 도 1 및 도 2a에 도시된 표시장치(DD)의 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 각각 대응한다.
표시패널(DP)은 구동회로(GDC), 복수 개의 표시신호라인들(SGL), 복수 개의 신호패드들(DP-PD, 이하 신호패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시영역(DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 표시신호라인들(SGL), 신호패드들(DP-PD) 및 화소 구동회로는 도 3에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
표시신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
표시신호라인들(SGL)은 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩한다. 표시신호라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시영역(DP-NDA)에 배치되고, 신호패드들(DP-PD) 중 대응하는 신호패드에 중첩한다. 이에 대한 상세한 설명은 후술한다. 비표시영역(DP-NDA) 중 신호패드들(DP-PD)이 배치된 영역은 패드영역(NDA-PD)으로 정의될 수 있다.
실질적으로 화소(PX)에 연결된 라인부가 표시신호라인들(SGL)의 대부분을 구성한다. 라인부는 화소(PX)의 트랜지스터들(T1, T2, 도 5 참조)에 연결된다. 라인부는 단층/다층 구조를 가질 수 있고, 라인부는 일체의 형상(single body)이거나, 2 이상의 부분들을 포함할 수 있다. 2 이상의 부분들은 서로 다른 층 상에 배치되고, 2 이상의 부분들 사이에 배치된 절연층을 관통하는 컨택홀을 통해 서로 연결될 수 있다.
표시패널(DP)은 패드영역(NDA-PD)에 배치된 더미 패드들(IS-DPD)을 더 포함할 수 있다. 더미 패드들(IS-DPD)은 표시신호라인들(SGL)과 동일한 공정을 통해 형성되므로 표시신호라인들(SGL)과 동일한 층 상에 배치될 수 있다. 더미 패드들(IS-DPD)은 도 2a, 도 2d 내지 도 2f와 같이 입력감지층(ISL, ISL-1)을 포함하는 표시장치(DD)에서 선택적으로 구비되고, 도 2b 및 도 2c와 같이 입력감지유닛(ISU)을 포함하는 표시장치(DD)에서는 생략될 수 있다.
더미 패드들(IS-DPD)은 도 2a, 도 2d 내지 도 2f에 도시된 입력감지층(ISL, ISL-1)에 구비된 신호라인들의 패드부에 중첩할 수 있다. 더미 패드들(IS-DPD)은 플로팅 전극일 수 있다. 더미 패드들(IS-DPD)은 표시패널의 표시신호라인들(SGL)과 전기적으로 절연될 수 있다.
도 4a에는 표시패널(DP)에 전기적으로 연결되는 회로기판(PCB)을 추가 도시하였다. 회로기판(PCB)은 리지드 회로기판 또는 플렉서블 회로기판일 수 있다. 회로기판(PCB)은 표시패널(DP)에 직접 결합되거나, 또 다른 회로기판을 통해 표시패널(DP)에 연결될 수 있다.
회로기판(PCB)에는 표시패널(DP)의 동작을 제어하는 타이밍 제어회로(TC)가 배치될 수 있다. 또한, 회로기판(PCB)에는 입력감지유닛(ISU) 또는 입력감지층(ISL)을 제어하는 입력감지회로(IS-C)가 배치될 수 있다. 타이밍 제어회로(TC)와 입력감지회로(IS-C) 각각은 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 본 발명의 일 실시예에서 타이밍 제어회로(TC)와 입력감지회로(IS-C)는 하나의 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 회로기판(PCB)은 표시패널(DP)과 전기적으로 연결되는 회로기판 패드들(PCB-P)을 포함할 수 있다. 미 도시되었으나, 회로기판(PCB)은 회로기판 패드들(PCB-P)과 타이밍 제어회로(TC) 및/또는 입력감지회로(IS-C)를 연결하는 신호라인들을 더 포함한다.
도 4b에 도시된 것과 같이, 본 발명의 일 실시예에 따른 표시패널(DP)은 비표시영역(DP-NDA)에 배치된 칩실장 영역(NDA-TC)을 더 포함할 수 있다. 칩실장 영역(NDA-TC)에는 칩 형태의 타이밍 제어회로(TC, 도 4a 참조, 이하 제어회로칩)가 실장된다.
칩실장영역(NDA-TC)에는 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)이 배치될 수 있다. 제1 칩 패드들(TC-PD1)은 데이터 라인들(DL)에 연결되고, 제2 칩 패드들(TC-PD2)은 신호라인들을 통해 신호패드들(DP)에 연결될 수 있다. 제어회로칩(TC)의 단자들은 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)에 연결될 수 있다. 결과적으로 데이터 라인들(DL)은 제어회로칩을 거쳐 신호패드들(DP)에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에서 제어신호 라인(CSL) 및 전원 라인(PL) 중 어느 하나이상도 제어회로칩(TC)에 연결될 수 있다.
도 5에는 어느 하나의 주사 라인(GL), 어느 하나의 데이터 라인(DL), 전원 라인(PL), 및 이들에 연결된 화소(PX)를 도시하였다. 화소(PX)의 구성은 도 5에 제한되지 않고 변형되어 실시될 수 있다.
유기발광 다이오드(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동회로로써 제1 트랜지스터(T1, 또는 스위칭 트랜지스터), 제2 트랜지스터(T2, 또는 구동 트랜지스터), 및 커패시터(Cst)를 포함한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD) 보다 낮은 전압일 수 있다.
제1 트랜지스터(T1)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(Cst)는 제1 트랜지스터(T1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다. 제2 트랜지스터(T2)는 유기발광 다이오드(OLED)에 연결된다. 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기발광 다이오드(OLED)에 흐르는 구동전류를 제어한다.
등가회로는 하나의 일 실시예에 불과하며 이에 제하되지 않는다. 화소(PX)는 복수 개의 트랜지스터들을 더 포함할 수 있고, 더 많은 캐수의 커패시터들을 포함할 수 있다. 유기발광 다이오드(OLED)는 전원 라인(PL)과 제2 트랜지스터(T2) 사이에 접속될 수도 있다.
도 6은 도 5에 도시된 등가회로에 대응하는 표시패널(DP)의 부분 단면을 도시하였다.
베이스층(BL) 상에 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)이 순차적으로 배치된다. 본 실시예에서 회로 소자층(DP-CL)은 무기막인 버퍼막(BFL), 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 포함하고, 유기막인 중간 유기막(30)을 포함할 수 있다. 무기막 및 유기막의 재료는 특별히 제한되지 않고, 본 발명의 일 실시예에서 버퍼막(BFL)은 선택적으로 배치/생략될 수 있다.
버퍼막(BFL) 상에 제1 트랜지스터(T1)의 반도체 패턴(OSP1: 이하 제1 반도체 패턴), 제2 트랜지스터(T2)의 반도체 패턴(OSP2: 이하 제2 반도체 패턴)이 배치된다. 제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다.
제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2) 상에 제1 중간 무기막(10)이 배치된다. 제1 중간 무기막(10) 상에는 제1 트랜지스터(T1)의 제어전극(GE1: 이하, 제1 제어전극) 및 제2 트랜지스터(T2)의 제어전극(GE2: 이하, 제2 제어전극)이 배치된다. 제1 제어전극(GE1) 및 제2 제어전극(GE2)은 주사 라인들(GL, 도 5a 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.
제1 중간 무기막(10) 상에는 제1 제어전극(GE1) 및 제2 제어전극(GE2)을 커버하는 제2 중간 무기막(20)이 배치된다. 제2 중간 무기막(20) 상에 제1 트랜지스터(T1)의 입력전극(DE1: 이하, 제1 입력전극) 및 출력전극(SE1: 제1 출력전극), 제2 트랜지스터(T2)의 입력전극(DE2: 이하, 제2 입력전극) 및 출력전극(SE2: 제2 출력전극)이 배치된다.
제1 입력전극(DE1)과 제1 출력전극(SE1)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(OSP1)에 각각 연결된다. 제2 입력전극(DE2)과 제2 출력전극(SE2)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(OSP2)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 중 일부는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 중간 무기막(20) 상에 제1 입력전극(DE1), 제2 입력전극(DE2), 제1 출력전극(SE1), 및 제2 출력전극(SE2)을 커버하는 중간 유기막(30)이 배치된다. 중간 유기막은 평탄면을 제공할 수 있다.
중간 유기막(30) 상에는 표시 소자층(DP-OLED)이 배치된다. 표시 소자층(DP-OLED)은 화소 정의막(PDL) 및 유기발광 다이오드(OLED)를 포함할 수 있다. 화소 정의막(PDL)은 유기물질을 포함할 수 있다. 중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 발명의 일 실시예에서 화소 정의막(PDL)은 생략될 수도 있다.
화소(PX)는 표시영역(DP-DA)에 배치될 수 있다. 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
본 발명의 일 실시예에서 발광영역(PXA)은 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나에 중첩할 수 있다. 개구부(OP)가 더 넓어지고, 제1 전극(AE), 및 후술하는 발광층(EML)도 더 넓어질 수 있다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 화소들(PX, 도 4a 참조)에 공통으로 형성될 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(PX) 각각에 분리되어 형성될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다.
본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광을 생성할 수도 있다. 또한, 발광층(EML)은 텐덤(tandem)이라 지칭되는 다층구조를 가질 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 화소들(PX, 도 4a 참조)에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 화소들(PX)에 공통적으로 배치된다.
제2 전극(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 화소들(PX)에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)을 직접 커버한다. 본 발명의 일 실시예에서, 박막 봉지층(TFE)과 제2 전극(CE) 사이에는, 제2 전극(CE)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
본 발명의 일 실시예에서 유기발광 다이오드(OLED)는 발광층(EML)에서 생성된 광의 공진 거리를 제어하기 위한 공진 구조물을 더 포함할 수 있다. 공진 구조물은 제1 전극(AE)과 제2 전극(CE) 사이에 배치되며, 공진 구조물의 두께는 발광층(EML)에서 생성된 광의 파장에 따라 결정될 수 있다.
도 7a 내지 7d는 본 발명의 일 실시예에 따른 박막 봉지층(TFE)의 단면도이다. 도 3을 참조하여 설명한 박막 봉지층(TFE)에 관한 설명은 이하에서도 동일하게 적용될 수 있다.
도 7a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 제2 전극(CE, 도 6 참조)에 접촉하는 첫번째 봉지 무기막(IOL1)을 포함하여 n개(여기서 n은 2 이상의 자연수)의 봉지 무기막(IOL1 내지 IOLn)을 포함할 수 있다.
박막 봉지층(TFE)은 n-1개의 봉지 유기막(OL1)을 포함하고, n-1개의 봉지 유기막(OL1)은 n개의 봉지 무기막들(IOL1 내지 IOLn)과 교번하게 배치될 수 있다. n-1 개의 봉지 유기막(OL1)은 평균적으로 n개의 봉지 무기막들(IOL1 내지 IOLn)보다 더 큰 두께를 가질 수 있다.
n개의 봉지 무기막들(IOL1 내지 IOLn) 각각은 1개의 물질을 포함하는 단층이거나, 각각이 다른 물질을 포함하는 복층을 가질 수 있다. n-1개의 봉지 유기막(OL1)은 유기 모노머들을 증착하여 형성될 수 있다. 예컨대, 유기 모노머들은 아크릴계 모노머를 포함할 수 있고, 특별히 제한되지 않는다.
본 발명의 일 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)으로부터 순차적으로 적층된 실리콘 옥시 나이트라이드층/유기 모노머층/실리콘 나이트라이드층을 포함할 수 있다. 실리콘 나이트라이드층 상에 또 다른 무기층이 배치될 수 있으며, 실리콘 나이트라이드층은 서로 다른 조건에서 증착된 복층(예컨대, 2층)을 가질 수도 있다.
도 7b에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 제1 봉지 무기막(lOL1), 제1 봉지 유기막(OL1), 제2 봉지 무기막(IOL2), 제2 봉지 유기막(OL2), 및 제3 봉지 무기막(IOL3)을 포함할 수 있다.
제1 봉지 무기막(IOL1)은 2층 구조를 가질 수 있다. 제1 서브층(S1)은 리튬 플로라이드층일 수 있고, 제2 서브층(S2)은 알루미늄 옥사이드층일 수 있다. 제1 봉지 유기막(OL1)은 제1 유기 모노머층이고, 제2 봉지 무기막(IOL2)은 제1 실리콘 나이트라이드층이고, 제2 봉지 유기막(OL2)은 제2 유기 모노머층이고, 제3 봉지 무기막(IOL3)은 제2 실리콘 나이트라이드층일 수 있다.
도 7c에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 제1 봉지 무기막(IOL10), 제1 봉지 유기막(OL1) 및 제2 봉지 무기막(IOL20)을 포함할 수 있다. 제1 봉지 무기막(IOL10) 및 제2 봉지 무기막(IOL20)은 2층 구조를 가질 수 있다. 제1 서브층(S10)은 리튬 플로라이드층일 수 있고, 제2 서브층(S20)은 실리콘 옥사이드층일 수 있다. 제2 봉지 무기막(IOL20)은 서로 다른 증착 환경에서 증착된 제1 서브층(S100)과 제2 서브층(S200)을 포함할 수 있다. 제1 서브층(S100)은 저전원 조건에서 증착되고 제2 서브층(S200)은 고전원 조건에서 증착될 수 있다. 제1 서브층(S100)과 제2 서브층(S200) 각각은 실리콘 나이트라이드층일 수 있다.
도 7d에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 복수 개의 봉지 무기막들을 포함할 수 있다. 박막 봉지층(TFE)은 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2) 및 제3 봉지 무기막(IOL3)을 포함할 수 있다. 복수 개의 봉지 무기막들 중 적어도 어느 하나 이상은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 예컨대, 제1 봉지 무기막(IOL1) 및 제3 봉지 무기막(IOL3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다.
복수 개의 봉지 무기막들 중 적어도 어느 하나 이상은 HMDSO 막(Hexamethyldisiloxane layer)일 수 있다. HMDSO 막(Hexamethyldisiloxane layer)은 스트레스를 흡수할 수 있다. 제2 봉지 무기막(IOL2) HMDSO 막(Hexamethyldisiloxane layer)일 수 있다. 제2 봉지 무기막(IOL2)은 제1 봉지 무기막(IOL1) 및 제3 봉지 무기막(IOL3)의 스트레스를 흡수할 수 있다. 그에 따라 박막 봉지층(TFE)이 좀더 유연해 질 수 있다.
박막 봉지층(TFE)이 봉지 무기막들만을 포함하는 경우, 1개의 챔버에서 연속증착 가능하여 공정이 단순해진다. 박막 봉지층(TFE)이 봉지 유기막과 봉지 무기막을 포함하는 경우, 적어도 1회 이상 챔버들 사이를 이동하는 단계가 필요하기 때문이다. 봉지 무기막들 중 어느 하나가 HMDSO 막(Hexamethyldisiloxane layer)인 경우 박막 봉지층(TFE)이 유연성도 가질 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 9는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 10a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제1 도전층(IS-CL1)의 평면도이다. 도 10b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제2 도전층(IS-CL2)의 평면도이다. 도 10c는 도 9의 I-I'에 따른 단면도이다. 도 10d 및 도 10e는 도 9의 II-II'에 따른 단면도이다.
도 8에서는 입력감지유닛(ISU)의 적층관계를 설명하기 위해 표시패널(DP)이 단순하게 도시되었다. 입력감지유닛(ISU) 상에 배치될 수 있는 반사방지유닛과 윈도우유닛은 미도시되었다.
본 실시예에서는 도 2a를 참조하여 설명한 "층" 형태의 입력감지유닛(ISU)을 예시적으로 설명한다. "층" 형태의 입력감지유닛(ISU)은 표시패널(DP)이 제공하는 베이스면 상에 직접 배치됨으로써 "패널" 형태의 입력감지유닛(ISU)와 달리 베이스층이 생략되어 표시모듈(DM)의 두께가 감소될 수 있다. 본 실시예에서, 베이스면은 박막 봉지층(TFE)의 상면일 수 있다.
"패널" 형태이든, "층" 형태이든 입력감지유닛(ISU)은 다층구조를 가질 수 있다. 입력감지유닛(ISU)은 감지전극, 감지전극에 연결된 신호라인 및 적어도 하나의 절연층을 포함한다. 입력감지유닛(ISU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 입력감지유닛(ISU) 동작방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서 입력감지유닛(ISU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
도 8에 도시된 것과 같이, 본 발명의 일 실시예에 따른 입력감지유닛(ISU)은 제1 도전층(IS-CL1), 제1 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다. 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(IS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지전극들 및 신호라인들을 포함할 수 있다.
감지전극들의 적층 구조 및 재료는 센싱감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소된다, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소된다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킨다.
금속층을 포함하는 감지전극들은 사용자에게 시인되는 것을 방지하기 위해 메쉬 형상을 가질 수 있다. 한편, 박막 봉지층(TFE)의 두께는 표시 소자층(DP-OLED)의 구성들에 의해 발생한 노이즈가 입력감지유닛(ISU)에 영향을 주지 않도록 조절될 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 9에 도시된 것과 같이, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다. 도시되지 않았으나, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 경계영역에 배치된 광학적 더미전극을 더 포함할 수 있다.
도 8에 도시된 박막 봉지층(TFE)은 적어도 하나의 봉지 무기막을 포함할 수 있기 때문에 좀 더 평탄화된 베이스면을 제공한다. 따라서, 입력감지유닛(ISU)의 상기 구성들은 연속공적에 의해 형성되더라도 불량률이 감소될 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 단차가 감소된 비표시영역(DD-NDA)에 배치되므로 균일한 두께를 가질 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 단차에 중첩하는 영역에 미치는 스트레스가 감소될 수 있다.
도 9를 참조하면, 입력감지유닛(ISU)은 입력감지영역(ISA) 및 비입력감지영역(NISA)을 포함할 수 있다. 입력감지영역(ISA)에는 외부의 입력을 감지하기 위한 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)이 배치되는 영역으로 정의된다.
제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 교차한다. 제1 감지전극들(IE1-1 내지 IE1-5)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된 형상이다. 뮤추얼 캡 방식 및/또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다. 본 발명의 일 실시예에서, 제1 구간 동안에 뮤추얼 캡 방식 외부 입력의 좌표를 산출한 후 제2 구간 동안에 셀프 캡 방식으로 외부 입력의 좌표를 다시 산출할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함할 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함할 수 있다.
입력감지영역(ISA)은 직사각형 모양이 아닐 수 있다. 도 9에서는 입력감지영역(ISA)의 형상을 직사각형에서 가운데 상단부분을 제거한 형상으로 도시하였으나, 이에 제한되지 않으며 입력감지영역(ISA)의 형상은 필요에 따라 변경될 수 있다. 이와 같이, 입력감지영역(ISA)의 형상을 변경하는 과정에서, 제1 센서부들(SP1) 중 일부 또는 제2 센서부들(SP2) 중 일부는 외부에서 인가되는 입력을 감지하기 위해 필요한 면적을 충분히 확보하지 못할 수 있다.
본 발명의 일 실시예에서, 제1 센서부들(SP1) 중 제1 감지전극의 양단에 배치된 2개 제1 센서부들(SP1)은 중앙에 배치된 제1 센서부(SP1) 대비 작은 면적(또는, 크기), 예컨대 1/2 면적을 가질 수 있다. 또한, 제1 센서부들(SP1) 중 일부는 중앙에 배치된 제1 센서부(SP1) 대비 1/2보다 더 작은 면적을 가질 수 있다. 도 9에서 중앙에 배치된 제1 센서부(SP1) 대비 1/2크기보다 더 작은 크기를 가지는 제1 센서부(SP1)는 입력감지유닛(ISU)의 가장 상단부분에 배치된 제1 감지전극(IE1-1)의 양단에 배치되는 것을 예시적으로 도시하였다.
제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개 제2 센서부들(SP2)은 중앙에 배치된 제2 센서부(SP2) 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 또한, 제2 센서부들(SP2) 중 일부는 중앙에 배치된 제2 센서부(SP2) 대비 1/2보다 더 작은 면적을 가질 수 있다. 도 9에서 중앙에 배치된 제2 센서부(SP2) 대비 1/2크기보다 더 작은 크기를 가지는 제2 센서부(SP2)는 입력감지유닛(ISU)의 좌우에 배치된 제2 감지전극들(IE2-1, IE2-4)의 일단에 배치되는 것을 예시적으로 도시하였다.
도 9에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 도시하였으나, 그 형상은 제한되지 않는다. 본 발명의 일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 센서부들(SP1)과 제2 센서부들(SP2)은 다른 다각형상을 가질 수 있다. 또한, 본 발명의 일 실시예에서, 제1 센서부들(SP1)과 제2 센서부들(SP2)은 일부가 곡선의 형상을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결한다. 본 발명의 일 실시예에서, 하나의 제1 감지전극 내에서 제2 센서부들(SP1) 중 적어도 어느 하나는 인접하는 제1 센서부(SP1)와 연결되지 않을 수 있고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2) 중 적어도 어느 하나는 인접하는 제2 센서부(SP2)와 연결되지 않을 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결된다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된다. 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5) 역시 제1 감지전극들(IE1-1 내지 IE1-5)의 양단에 연결될 수 있다. 본 발명의 일 실시예에서 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결될 수도 있다.
본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함하는 입력감지유닛(ISU)에 대비하여 센싱 감도가 향상될 수 있다. 본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 통해 검출신호(또는 전송신호)를 제공하므로, 검출신호(또는 송신신호)의 전압 강하을 방지하여 센싱 감도의 저하를 방지할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 패드부(SL-P)는 패드영역(NDA-PD)에 정렬될 수 있다. 패드부(SL-P)는 도 4a에 도시된 더미 패드들(IS-DPD)에 중첩할 수 있다.
입력감지유닛(ISU)은 신호패드들(DP-PD)을 포함할 수 있다. 신호패드들(DP-PD)은 패드영역(NDA-PD)에 정렬될 수 있다.
한편, 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 별도로 제조되어 결합되는 회로기판 등에 의해 대체될 수도 있다.
별도로 도시하지는 않았으나, 본 발명의 일 실시예에서, 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부(SL-P)와 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부(SL-P)는 신호패드들(DP-PD)을 사이에 두고 서로 다른 영역에 배치될 수 있다. 2개 그룹의 패드부들(SL-P)이 서로 이격되어 배치됨으로써, 회로기판의 접속이 용이하고, 회로기판의 구성이 단순해질 수 있다.
본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5)과 제2 신호라인들(SL2-1 내지 SL2-4)의 위치는 서로 바뀔수 있다. 도 9에 도시된 것과 달리, 제1 신호라인들(SL1-1 내지 SL1-5)은 좌측에 배치되고, 제2 신호라인들(SL2-1 내지 SL2-4)은 우측에 배치될 수도 있다.
도 10a에 도시된 것과 같이, 제1 도전층(IS-CL1)은 제1 연결부들(CP1)을 포함한다. 또한, 제1 도전층(IS-CL1)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 포함할 수 있다.
제1 연결부들(CP1), 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51), 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)은 동일한 공정을 통해 형성될 수 있다. 제1 연결부들(CP1), 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51), 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)은 동일한 재료를 포함할 수 있고, 동일한 적층 구조를 가질 수 있다. 제1 연결부들(CP1)는 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)과 다른 공정을 통해 형성될 수도 있다. 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41) 동일한 적층구조를 갖되, 제1 연결부들(CP1)은 이들과 다른 적층구조를 가질 수도 있다.
본 발명의 일 실시예에서 제1 도전층(IS-CL1)은 제2 연결부들(CP2, 도 9 참조)을 포함할 수도 있다. 이때, 제1 연결부들(CP1)은 제1 도전층(IS-CL1)으로부터 형성된다. 그에 따라 제1 감지전극들(IE1-1 내지 IE1-5) 각각은 일체의 형상(single body)을 가질 수 있다.
도 10a에는 미 도시되었으나, 제1 절연층(IS-IL1)은 적어도 제1 연결부들(CP1)을 커버한다. 본 실시예에서 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)의 적어도 일부에 중첩할 수 있다. 제1 절연층(IS-IL1)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 커버할 수 있다.
본 실시예에서 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 패드영역(NDA-PD)에 중첩할 수 있다. 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 전면적으로 중첩할 수 있다. 제1 절연층(IS-IL1)은 도 7h 및 도 7i를 참조하여 설명한 방식으로 형성될 수 있다.
제1 절연층(IS-IL1)에는 제1 연결부들(CP1)을 부분적으로 노출시키는 제1 연결 컨택홀들(CNT-I) 및 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 부분적으로 노출시키는 제2 연결 컨택홀들(CNT-S)이 정의될 수 있다.
도 10b에 도시된 것과 같이, 제2 도전층(IS-CL2)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 일체의 형상을 가질 수 있다. 제1 센서부들(SP1)은 제2 감지전극들(IE2-1 내지 IE2-4)과 이격된다.
제2 도전층(IS-CL2)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52), 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부들(SL-P), 제2 신호라인들(SL2-1 내지 SL2-4)의 제2 라인부들(SL2-12 내지 SL2-42) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부들(SL-P)을 포함할 수 있다. 제2 도전층(IS-CL2)은 신호패드들(DP-PD)을 포함할 수 있다.
제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)은 동일한 공정을 통해 형성될 수 있다. 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)은 동일한 재료를 포함할 수 있고, 동일한 적층 구조를 가질 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52), 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부들(SL-P), 제2 신호라인들(SL2-1 내지 SL2-4)의 제2 라인부들(SL2-12 내지 SL2-42), 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부들(SL-P), 및 제 신호패드들(DP-PD)은) 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)과 동일 공정 또는 다른 공정을 통해 형성될 수도 있다.
도 10b에는 미 도시되었으나, 제2 절연층(IS-IL2)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)의 적어도 일부에 중첩할 수 있다. 본 실시예에서 제2 절연층(IS-IL2)은 패드영역(NDA-PD)을 노출할 수 있다.
도 10c에 도시된 것과 같이, 제1 센서부들(SP1)은 제1 연결 컨택홀들(CNT-I)을 통해 제1 연결부(CP1)에 전기적으로 연결된다. 제1 연결부(CP1)은 제1 센서부들(SP1)보다 저항이 낮은 물질을 포함할 수 있다.
제1 연결부(CP1)는 제2 연결부(CP2)과 서로 교차되는데, 기생 캐패시턴스의 영향을 줄이기 위해 제1 연결부(CP1)의 폭(평면에서 측정됨)을 최소화하는 것이 바람직하다. 센싱감도를 향상시키기 위해 저항이 낮은 물질을 포함할 수 있고, 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51)과 같은 금속물질을 포함할 수 있다.
본 실시예에 있어서, 제1 절연층(IS-IL1)은 고분자층, 예를 들면 아크릴 고분자층일 수 있다. 제2 절연층(IS-IL2) 역시 고분자층, 예를 들면 아크릴 고분자층일 수 있다. 고분자층은 도 8 내지 도 10d에 도시된 것과 같이 입력감지유닛(ISU)이 표시패널(DP) 상에 직접 배치되더라도 표시장치(DD)의 플렉서블리티를 향상시킬 수 있다. 플렉서블리티를 향상시키기 위해 제1 센서부들(SP1) 및 제2 센서부들(SP2)은 메쉬 형상을 갖고, 금속을 포함할 수 있다. 이러한 제1 센서부들(SP1) 및 제2 센서부들(SP2)은 메탈 메쉬 패턴으로 지칭될 수 있다.
도 10d에는 제1 신호라인들(SL1-1 내지 SL1-5) 중 3개의 제1 신호라인들(SL1-1 내지 SL1-3)이 예시적으로 도시되었다. 제1 신호라인(SL1-1)을 참조하면, 제1 라인부(SL1-11)과 제2 라인부(SL1-12)은 제2 연결 컨택홀들(CNT-S)을 통해 전기적으로 연결된다. 그에 따라 제1 신호라인(SL1-1)의 저항이 감소될 수 있다. 도 10a 내지 도 10b에 제2 신호라인들(SL2-1 내지 SL2-4) 역시 동일한 이유에서 제1 및 제2 라인부들을 포함한다.
본 발명의 일 실시예에서 제1 라인부(SL1-11) 및 제2 라인부(SL1-12) 중 어느 하나는 생략될 수 있다. 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부 및 제2 라인부 중 어느 하나는 생략될 수 있다.
도 10e에 도시된 것과 같이, 제1 라인부(SL1-11)는 생략될 수 있다. 제1 신호라인(SL1-1)은 도 10d의 제2 라인부(SL1-12)만을 포함하는 것과 같다. 제1 신호라인(SL1-1)은 금속층(SL1-12M)과 금속층(SL1-12M) 상에 직접 배치된 투명 도전층(SL1-12T)을 포함할 수 있다. 이때 감지전극들(예컨대, 도 10c의 제1 감지전극들(SP1))은 금속층을 포함하고, 투명 도전층은 미포함할 수도 있다.
도 11a는 도 9의 AA를 확대하여 도시한 것이다. 도 11b는 도 9의 BB를 확대하여 도시한 것이다. 도 11a 및 도 11b에서 제1 연결부(CP1)는 편의상 도시되지 않았다.
도 11a에 도시된 도 9의 AA는 입력감지유닛(ISU)이 외부의 입력을 감지하는 제1 단위영역(AA)으로 정의된다. 제1 단위영역(AA) 내에서, 제1 센서부들(SP1)은 좌측 제1 센서부(SP1-1)와 우측 제1 센서부(SP1-2)를 포함하고, 제2 센서부들(SP2)은 상측 제2 센서부(SP2-1)와 하측 제2 센서부(SP2-2)를 포함한다.
제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)이 이격된 거리는 각각 제1 거리들(L1-1, L1-2, L1-3, L1-4)로 정의될 수 있다. 제1 거리들(L1-1, L1-2, L1-3, L1-4)은 각각 실질적으로 동일한 값을 가질 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제1 거리들(L1-1, L1-2, L1-3, L1-4)은 각각 필요에 따라 조금씩 조절될 수 있다.
제1 단위영역(AA) 내에서 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 서로 정전용량(이하, 제1 정전용량)을 형성한다.
예를들어, 상측 제2 센서부(SP2-1)는 좌측 제1 센서부(SP1-1) 및 우측 제1 센서부(SP1-2)와 각각 제1 정전용량을 형성하고, 하측 제2 센서부(SP2-1)는 좌측 제1 센서부(SP1-1) 및 우측 제1 센서부(SP1-2)와 각각 제1 정전용량을 형성한다.
제1 정전용량은 제1 단위영역(AA) 내에서 제1 센서부들(SP1-1, SP1-2) 및 제2 센서부들(SP2-1, SP2-2)이 각각 가지는 면적 및 제1 거리(L1)의 값에 의해 결정될 수 있다. 구체적으로, 제1 단위영역(AA) 내에서 제1 센서부들(SP1-1, SP1-2) 및 제2 센서부들(SP2-1, SP2-2)이 각각 가지는 면적이 클수록 제1 정전용량 값이 커질 수 있다. 또한, 제1 단위영역(AA) 내에서 제1 거리들(L1-1, L1-2, L1-3, L1-4)이 작아질수록 제1 정전용량 값이 커질 수 있다.
제1 단위영역(AA)에서 좌측 제1 센서부(SP1-1)와 우측 제1 센서부(SP1-2)는 실질적으로 동일한 면적을 가지고 있고, 상측 제2 센서부(SP2-1)와 하측 제2 센서부(SP2-2)도 실질적으로 동일한 면적을 가지고 있다.
따라서, 제1 단위영역(AA)에서 제1 센서부들(SP1-1, SP1-2) 및 제2 센서부들(SP2-1, SP2-2)은 서로 균일한 정전용량을 형성한다.
도 11b에 도시된 도 9의 BB는 입력감지유닛(ISU)이 외부의 입력을 감지하는 제2 단위영역(BB)으로 정의된다.
제2 단위영역(BB) 내에서 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 서로 정전용량(이하, 제2 정전용량)을 형성한다.
도 11b에서, 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)이 이격된 거리는 각각 제2 거리들(L2-1, L2-2, L2-3, L2-4)로 정의될 수 있다.
도 11b에 도시된 제1 센서부들(SP1-1, SP1-2) 및 상측 제2 센서부(SP2-1)는 도 11a에 도시된 제1 센서부들(SP1-1, SP1-2) 및 제2 센서부(SP2-1)에 비해 상단부분이 절단된 형상을 가지고 있다.
본 명세서 내에서, 도 11a에서 도시된 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)과 같이 입력감지유닛(ISU)의 대부분을 구성하는 형상의 센서부는 노멀센서부라고 지칭될 수 있다. 그리고, 도 11b에서 도시된 센서부들(SP1-1, SP1-2, SP2-1)과 같이 입력감지유닛(ISU)의 일부분을 구성하며, 노멀센서부에 비해 작은 면적을 가지는 센서부는 절단센서부라고 지칭될 수 있다. 절단센서부는 노멀센서부의 일부가 절단 또는 제거된 형상을 가질 수 있다.
본 발명의 일 실시예에서, 노멀센서부는 제1 면적을 가지고, 절단센서부는 제2 면적을 가질 수 있다. 제2 면적은 제1 면적의 0.05배 이상 0.45배 이하일 수 있다. 제2 면적이 제1 면적의 0.05배 미만인 경우에는 센서로서 기능을 하지 못할 수 있다. 제2 면적이 제1 면적의 0.45배 초과인 경우에는 절단센서부가 입력을 감지하는 능력이 노멀센서부와 차이가 없을 수 있다.
도 11b에 도시된 제1 센서부들(SP1-1, SP1-2) 및 상측 제2 센서부(SP2-1)가 각각 가지는 면적은 도 11a에 도시된 제1 센서부들(SP1-1, SP1-2) 및 제2 센서부(SP2-1)가 각각 가지는 면적에 비해서 작다.
따라서, 제2 정전용량은 도 11a에서 설명한 제1 정전용량에 비해 작아지게 되는데, 이는 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2) 간에 이격된 거리를 조정하여 보상할 수 있다. 본 발명의 일 실시예에서, 제2 거리들(L2-1, L2-2, L2-3, L2-4)은 제1 거리들(L1-1, L1-2, L1-3, L1-4) 보다 작을 수 있다. 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 작게함으로써, 노멀센서부에 비해 작은 면적을 가지는 절단센서부들에 의해 발생하는 정전용량의 손실을 보상할 수 있다.
제2 거리들(L2-1, L2-2, L2-3, L2-4)은 각각 실질적으로 동일한 값을 가질 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제2 거리들(L2-1, L2-2, L2-3, L2-4)은 각각 제2 정전용량을 조절하게 위해 서로 다르게 설정될 수 있다. 예를들어, 상부 제2 센서부(SP2-1)가 하부 제2 센서부(SP2-2)보다 더 작은 면적을 가지므로, 상부 제2 센서부(SP2-1)가 제1 센서부들(SP1-1, SP1-2)과 이격된 거리(L2-1, L2-2)는 하부 제2 센서부(SP2-2)가 제1 센서부들(SP1-1, SP1-2)과 이격된 거리(L2-3, L2-4)보다 작을 수 있다.
추가적으로, 제1 센서부들(SP1-1, SP1-2) 사이의 거리도 센싱감도에 영향을 미칠 수 있다. 예를들어, 도 11b에 도시된 제1 센서부들(SP1-1, SP1-2) 사이의 거리가 도 11a에 도시된 제1 센서부들(SP1-1, SP1-2) 사이의 거리보다 작을 수 있으며, 이 경우 제1 센서부들(SP1-1, SP1-2) 사이의 정전용량 변화에 의해 센싱감도에 영향을 줄 수 있다.
도 12a는 도 9의 AA를 확대하여 도시한 일 실시예이다. 도 12b는 도 9의 BB를 확대하여 도시한 일 실시예이다. 도 12a 및 도 12b에서 제1 연결부(CP1)는 편의상 도시되지 않았다.
도 12a 및 도 12b에는 도 11a 및 도 11b에서 미도시된 광학적 더미전극(DMP-L)이 도시되었다. 광학적 더미전극(DMP-L)은 제1 센서부들(SP1) 및 제2 센서부들(SP2)과 동일한 공정을 통해 형성됨으로써, 동일한 재료를 포함하며, 동일한 적층구조를 가질 수 있다. 광학적 더미전극(DMP-L)은 플로팅 전극으로 제1 센서부들(SP1) 및 제2 센서부들(SP2)과 전기적으로 연결되지 않는다. 광학적 더미전극(DMP-L)이 배치됨으로써 제1 센서부들(SP1)과 제2 센서부들(SP2) 사이의 경계 영역의 시인성이 감소될 수 있다. 별도로 도시하지 않았으나, 이하에서 설명되는 다른 실시예에 따른 입력감지유닛들에도 광학적 더미전극(DMP-L)이 적용될 수 있다.
도 12b에 도시된 광학적 더미전극(DMP-L)의 두께는 도 12a에 도시된 광학적 더미전극(DMP-L)의 두께보다 작을 수 있다. 이러한 광학적 더미전극(DMP-L)간의 두께 차이는 도 11a 및 도 11b에서 설명한 제1 거리들(L1-1, L1-2, L1-3, L1-4)과 제2 거리들(L2-1, L2-2, L2-3, L2-4)의 차이로부터 발생할 수 있다.
도 13은 도 9의 BB를 확대하여 도시한 일 실시예이다. 도 13에서 제1 연결부(CP1)는 편의상 도시되지 않았다.
도 11a를 참고하면, 제1 단위영역(AA)을 제1 방향(DR1)에서 측정한 길이는 제1 단위길이(UL1)이다. 제1 단위영역(AA)을 제2 방향(DR2)에서 측정한 길이는 제2 단위길이(UL2)이다.
도 13에 도시된 도 9의 BB는 입력감지유닛(ISU)이 외부의 입력을 감지하는 제2 단위영역(BB)으로 정의된다. 제2 단위영역(BB)을 제1 방향(DR1)에서 측정한 길이는 제3 단위길이(UL3)이다. 제2 단위영역(BB)을 제2 방향(DR2)에서 측정한 길이는 제4 단위길이(UL4)이다.
도 11a와 도 13을 비교하면, 제2 단위길이(UL2)는 제4 단위길이(UL4)와 실질적으로 동일할 수 있다. 단, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제2 단위길이(UL2)와 제4 단위길이(UL4)는 다를 수 있다.
도 11a와 도 13을 비교하면, 제1 단위길이(UL1)는 제3 단위길이(UL3)와 다를 수 있다. 구체적으로, 제3 단위길이(UL3)는 제1 단위길이(UL1) 보다 짧을 수 있다.
도 13과 도 11b를 비교하면, 도 13에 도시된 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 도 11b에 도시된 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)에 비해 서로 균일한 면적을 가지고 있다. 구체적으로, 도 13에서 상부 제2 센서부(SP2-1)의 면적과 하부 제2 센서부(SP2-2)의 면적은 실질적으로 동일하고, 좌측 제1 센서부(SP1-1)의 면적과 우측 제1 센서부(SP1-2)의 면적은 실질적으로 동일하다. 이와 같이 좌우, 상하에 배치된 대응하는 센서부들 각각이 가지는 면적이 실질적으로 동일하므로, 제2 단위영역(BB) 내에 센서부들 사이에 형성되는 정전용량들이 균일하게 된다. 따라서, 도 13에서 도시된 것과 같이 제3 단위길이(UL3)가 짧은 제2 단위영역(BB)에서도 도 11a에서 도시된 것과 같이 제1 단위길이(UL1)가 긴 제1 단위영역(AA)과 유사한 터치감도를 제공할 수 있다.
도 13에 도시된 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 각각이 가지는 면적을 균일하게 조정하였음에도 불구하고, 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들이 도 11a에 도시된 제1 단위영역(AA)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들보다 작을 수 있다. 이 경우, 제2 단위영역(BB)에서의 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)간의 이격거리인 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 조절할 수 있다. 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 조절하여 정전용량들을 변경하는 것에 대해서는 도 11b에서 설명하였는바, 생략한다.
제2 단위영역(BB)에서 제3 단위길이(UL3)와 제2 거리들(L2-1, L2-2, L2-3, L2-4) 조정에 따른 정전용량의 변화를 시뮬레이션한 일 실험예는 아래와 같다.
제1 단위길이(UL1) 제1 거리(L1-1, L1-2, L1-3, L1-4) 정전용량
실험1 4.333mm 200μm 1.003pF
제3 단위길이(UL3) 제2 거리(L2-1, L2-2, L2-3, L2-4) 정전용량
실험2 2.667mm 75μm 1.066pF
실험3 2.667mm 100μm 1.035pF
실험4 2.667mm 140μm 0.998pF
표 1에서 실험 1에 있는 데이터는 제1 단위영역(AA)에서 제1 단위길이(UL1)를 4.333mm로 설정하고, 제1 거리(L1-1, L1-2, L1-3, L1-4)를 200μm로 설정한 경우, 정전용량이 1.003pF이라는 것을 나타낸다.
표 2에서 실험 2, 실험 3, 및 실험 4에 있는 데이터는 제2 단위영역(BB)에서 제3 단위길이(UL3)를 2.667mm로 설정하고, 제2 거리(L2-1, L2-2, L2-3, L2-4)를 75μm, 100μm, 및 140μm로 설정한 경우, 정전용량이 각각 1.066pF, 1.035pF, 및 0.998pF이라는 것을 나타낸다.
이와 같이, 제3 단위길이(UL3)가 제1 단위길이(UL1) 보다 작아도, 제2 단위영역(BB) 내의 전극들 간의 면적을 균일하게 하고, 이격거리를 조절함으로써 정전용량을 제1 단위영역(BB)내의 정전용량과 동일 또는 유사하게 할 수 있다.
도 14는 도 9의 BB를 확대하여 도시한 일 실시예이다. 도 14에 도시된 도 9의 BB는 입력감지유닛(ISU)이 외부의 입력을 감지하는 제2 단위영역(BB)으로 정의된다.
본 발명의 일 실시예에서, 제2 단위영역(BB)은 보조전극(SP-S)을 더 포함할 수 있다. 보조전극(SP-S)은 막대 형상을 가질 수 있다.
보조전극(SP-S)은 상부 제2 센서부(SP2-1)와 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
보조전극(SP-S)은 상부 제2 센서부(SP2-1)와 전기적으로 연결된다. 구체적으로, 상부 제2 센서부(SP2-1)는 보조전극(SP-S)에 중첩할 수 있다.
보조전극(SP-S)은 제1 센서부들(SP1-1, SP1-2)과 소정의 거리(LL)만큼 이격되어 배치될 수 있다. 소정의 거리(LL)에 의해, 보조전극(SP-S)과 제1 센서부들(SP1-1, SP1-2) 사이에는 정전용량이 형성될 수 있다. 따라서, 보조전극(SP-S)은 상부 제2 센서부(SP2-1)가 가지는 면적이 하부 제2 센서부(SP2-2)가 가지는 면적에 비해 작기때문에 발생하는 정전용량의 손실을 보상해 줄 수 있다.
보조전극(SP-S)을 제2 방향(DR2) 상에서 측정한 두께(WD)는 필요에 따라 조절될 수 있다. 두께(WD)의 크기에 따라, 제2 단위영역(BB) 내에 형성되는 정전용량의 값이 변할 수 있다.
제2 단위영역(BB)에 보조전극(SP-S)을 배치하고, 두께(WD)를 조정한 결과 따른 정전용량의 변화를 시뮬레이션한 일 실험예는 아래와 같다.
제2 전극 종류 보조전극 조건 정전용량
실험1 하부 제2 전극(노멀센서부) - 1.003pF
실험2 상부 제2 전극(절단센서부) - 0.779pF
실험3 상부 제2 전극(절단센서부) 두께(WD) = 13μm 1.052pF
실험4 상부 제2 전극(절단센서부) 두께(WD) = 100μm 1.089pF
실험5 상부 제2 전극(절단센서부) 두께(WD) = 150μm 1.106pF
표 3에 있는 데이터를 도출할 때, 제3 단위거리(UL3)는 2.667mm, 제4 단위거리(UL4)는 4.333mm, 이격된 소정의 거리(LL)는 0.01mm, 길이(LT)는 4.328mm으로 설정되었다.
표 3에서 실험 1에 있는 데이터는 절단되지 않은 형태의 하부 제2 센서부(SP2-2)가 인접한 제1 센서부들(SP1-1, SP1-2) 각각과 형성하는 정전용량이 1.003pF이라는 것을 나타낸다. 실험 2에 있는 데이터는 절단된 형태의 상부 제2 센서부(SP2-1)가 인접한 제1 센서부들(SP1-1, SP1-2) 각각과 형성하는 정전용량이 0.779pF이라는 것을 나타낸다.
표 3에서 실험 3, 실험 4, 및 실험 5는 보조전극의 두께(WD)를 각각 13μm, 100μm, 및 150μm로 설정한 경우, 정전용량이 각각 1.052pF, 1.089pF 및 1.106pF이 되는 것을 나타낸다.
이와 같이, 절단센서부가 노멀센서부보다 면적이 작다고 하더라도, 보조전극(SP-S)을 절단센서부에 연결하여, 정전용량을 제1 단위영역(BB)내의 정전용량과 동일 또는 유사하게 할 수 있다.
도 14에 도시된 제2 단위영역(BB)에서 보조전극(SP-S)을 배치하였음에도 불구하고, 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들이 도 13a에 도시된 제1 단위영역(AA)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들보다 작을 수 있다. 이 경우, 제2 단위영역(BB)에서의 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)간의 이격거리를 조절할 수 있다. 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)간의 이격거리인 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 조절하여 정전용량들을 변경하는 것에 대해서는 도 11b에서 설명하였는바, 생략한다.
도 15a는 도 9의 AA를 확대하여 도시한 일 실시예이다. 도 15b는 도 15a의 CC를 확대하여 도시한 일 실시예이다. 도 15c는 도 9의 BB를 확대하여 도시한 일 실시예이다. 도 15d는 도 15c의 DD를 확대하여 도시한 일 실시예이다. 도 15a 내지 도 15d에서는 브릿지 형태의 제1 연결부(CP1-1)가 예시적으로 도시되었다.
좌측 제1 센서부(SP1-1)와 우측 제1 센서부(SP1-2)는 제1 연결부(CP1-1)에 의해 전기적으로 연결될 수 있다. 제1 연결부(CP1-1)는 복수의 패턴들(P1, P2, P3)을 포함할 수 있다.
제1 패턴(P1)과 제2 패턴(P2)은 제1 도전층(IS-CL1, 도 10a 참조)으로부터 형성되고, 제3 패턴(P3)은 제2 도전층(IS-CL2, 도 10b 참조)으로부터 형성될 수 있다. 제1 패턴(P1)과 제2 패턴(P2) 각각은 제1 연결 컨택홀들(CNT-I)을 통해 제3 패턴(P3)과 제1 센서부(SP1)를 전기적으로 연결시킬 수 있다.
제2 연결부(CP2)에는 개구부(CP2-OP)가 정의된다. 개구부(CP2-OP)의 내측에 제3 패턴(P3)이 배치된다. 제1 패턴(P1)과 제2 패턴(P2)은 제3 패턴(P3)보다 저항이 낮은 물질을 포함할 수 있다. 제3 패턴(P3)과 제1 및 제2 센서부들(SP1, SP2)는 동일한 공정에 의해 형성될 수 있고, 그에 따라 동일한 적층 구조 및 동일한 물질을 포함할 수 있다. 제3 패턴(P3)과 제1 및 제2 센서부들(SP1, SP2)는 투명 도전 물질을 포함할 수 있다. 제1 패턴(P1)과 제2 패턴(P2)은 금속을 포함할 수 있다.
도 10a에 도시된 제1 연결부(CP1)가 제2 방향(DR2)으로 연장되었던 것과 달리, 제1 패턴(P1)과 제2 패턴(P2)은 제1 방향(DR1)과 제2 방향(DR2)에 교차하는 사선 방향으로 연장된다. 제1 방향(DR1)과 제2 방향(DR2)에 비해 사선 방향에 대한 인지도가 저하되는 인간의 시각 특성에 따라 금속을 포함하는 제1 패턴(P1)과 제2 패턴(P2)은 표시장치(DD)의 사용자에게 상대적으로 적게 인지될 수 있다.
본 실시예에서 개구부(CP2-OP)가 제2 연결부(CP2)에 정의된 실시예로 설명하였으나, 본 발명의 다른 실시예에서 개구부(CP2-OP)는 제2 센서부(SP2-1, SP2-2)에 정의될 수도 있다. 이때, 제3 패턴(P3)은 제2 센서부(SP2-1, SP2-2)에 정의된 개구부의 내측에 배치된다.
좌측 제1 센서부(SP1-1)와 우측 제1 센서부(SP1-2)에는 각각 정전기 방지패턴(ESD-P)이 연결될 수 있다.
정전기 방전패턴(ESD-P)은 연결 컨택홀(CNT-I)을 통해 센서부들(SP1-1, SP1-2)에 연결될 수 있다.
정전기 방전패턴(ESD-P)의 일측 말단은 제2 연결부(CP2)에 중첩할 수 있다. 본 발명의 다른 실시예에서는, 정전기 방전패턴(ESD-P)의 일측 말단이 제2 센서부(SP2-1, SP2-2)에 중첩할 수 있다.
정전기 방전패턴(ESD-P)의 일측 말단에는 정전기 방전을 용이하게 하기 위해, 꼭지점이 형성될 수 있다. 다시 말해, 정전기 방전패턴(ESD-P)은 바늘 형상일 수 있고, 정전기 방전패턴(ESD-P)의 뾰족한 부분은 제2 연결부(CP2) 또는 제2 센서부(SP2-1, SP2-2)에 중첩할 수 있다. 정전기 방지패턴(ESD-P)은 꼭지점으로 정전기를 유도시켜서, 제1 연결부(CP1-1)의 단선을 방지할 수 있다.
도 15b를 참조하면, 제1 패턴(P1) 또는 제2 패턴(P2)은 제1 패턴너비(WD-PN1)를 가진다. 도 15d를 참조하면, 제1 패턴(P1) 또는 제2 패턴(P2)은 제2 패턴너비(WD-PN2)를 가진다. 본 발명의 일 실시예에서, 제2 패턴너비(WD-PN2)는 제1 패턴너비(WD-PN1) 보다 클 수 있다.
제2 패턴너비(WD-PN2)를 가지는 제1 및 제2 패턴(P1, P2, 도 15d 참조)이 중첩하는 전극과 형성하는 정전용량은 제1 패턴너비(WD-PN1)를 가지는 제1 및 제2 패턴(P1, P2, 도 15b 참조)이 중첩하는 전극과 형성하는 정전용량보다 크다. 따라서, 도 15c에서 절단센서부인 상부 제2 센서부(SP2-1)에 의해 손실되는 정전용량을 제1 패턴너비(WD-PN1)보다 제2 패턴너비(WD-PN2)를 크게하여 보상할 수 있다.
도 15b를 참조하면, 정전기 방지패턴(ESD-P)은 제1 방지패턴너비(WD-EN1)를 가진다. 도 15d를 참조하면, 정전기 방지패턴(ESD-P)은 제2 방지패턴너비(WD-EN2)를 가진다. 본 발명의 일 실시예에서, 제2 방지패턴너비(WD-EN2)는 제1 방지패턴너비(WD-EN1) 보다 클 수 있다.
제2 방지패턴너비(WD-EN2)를 가지는 정전기 방지패턴(ESD-P, 도 15d 참조)이 중첩하는 전극과 형성하는 정전용량은 제1 방지패턴너비(WD-EN1)를 가지는 정전기 방지패턴(ESD-P, 도 15b 참조)이 중첩하는 전극과 형성하는 정전용량보다 크다. 따라서, 도 15c에서 절단센서부인 상부 제2 센서부(SP2-1)에 의해 손실되는 정전용량을 제1 방지패턴너비(WD-EN1)보다 제2 방지패턴너비(WD-EN2)를 크게하여 보상할 수 있다.
도 16은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 16에서는 도 9에서와 달리 제2 단위영역(BB)의 위치가 변경되었다. 도 9에서는 제1 방향(DR1)에서 짧은 제2 감지전극들(IE2-2, IE2-3)을 기준으로 전극들을 배치하여, 긴 제2 전극들(IE2-1, IE2-4)의 끝부분에 절단센서부가 형성되었다. 그러나, 도 16에서는 제1 방향(DR1)에서 긴 제2 감지전극들(IE2-1, IE2-4)을 기준으로 전극들을 배치하여, 짧은 제2 전극들(IE2-2, IE2-3)의 끝부분에 절단센서부가 형성되었다.
도 16에서 제1 단위영역(AA) 및 제2 단위영역(BB)에 대한 다른 설명들은 도 9 내지 도 15d에서 설명한 내용과 실질적으로 동일한바 생략한다.
도 17은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 앞에서 설명한 실시예들은 제2 단위영역(BB) 내에서 상부에 절단센서부가 형성되는 것이나, 도 17에 도시된 실시예는 제2 단위영역(BB) 내에서 우측에 절단센서부가 형성되는 것이다. 단, 이에 제한되는 것은 아니고 본 발명의 다른 실시예에서 절단센서부는 제2 단위영역(BB) 내에서 좌측에 형성될 수 있다.
도 18a는 도 17의 AA를 확대하여 도시한 것이다. 도 18b는 도 17의 BB를 확대하여 도시한 것이다. 도 18a 및 도 18b에서 제1 연결부(CP1)는 편의상 도시되지 않았다.
도 18a에 도시된 도 17의 AA는 입력감지유닛(ISU)이 외부의 입력을 감지하는 제1 단위영역(AA)으로 정의된다. 제1 단위영역(AA) 내에서 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 서로 정전용량(이하, 제1 정전용량)을 형성한다. 도 18a에 대한 설명은 도 11a에 대한 설명과 실질적으로 동일한바 생략한다.
도 18b를 참조하면, 제2 단위영역(BB) 내에서 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 서로 정전용량(이하, 제2 정전용량)을 형성한다.
도 18b에서, 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)이 이격된 거리는 각각 제2 거리들(L2-1, L2-2, L2-3, L2-4)로 정의될 수 있다.
도 18b에 도시된 제2 센서부들(SP2-1, SP2-2) 및 우측 제1 센서부(SP1-2)는 도 18a에 도시된 제1 센서부들(SP1-1, SP1-2) 및 제2 센서부(SP2-1)에 비해 일 부분이 절단된 형상을 가지고 있다. 즉, 도 18b에서 제2 센서부들(SP2-1, SP2-2) 및 우측 제1 센서부(SP1-2)는 절단센서부이다.
도 18b에 도시된 제2 센서부들(SP2-1, SP2-2) 및 우측 제1 센서부(SP1-2)가 각각 가지는 면적은 도 18a에 도시된 제1 센서부들(SP1-1, SP1-2) 및 제2 센서부(SP2-1)가 각각 가지는 면적에 비해서 작다.
따라서, 제2 정전용량은 도 18a에서 설명한 제1 정전용량에 비해 작아지게 되는데, 이는 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2) 간에 이격된 거리를 조정하여 보상할 수 있다. 본 발명의 일 실시예에서, 제2 거리들(L2-1, L2-2, L2-3, L2-4)은 제1 거리들(L1-1, L1-2, L1-3, L1-4) 보다 작을 수 있다. 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 작게함으로써, 노멀센서부에 비해 작은 면적을 가지는 절단센서부들에 의해 발생하는 정전용량의 손실을 보상할 수 있다.
제2 거리들(L2-1, L2-2, L2-3, L2-4)은 각각 실질적으로 동일한 값을 가질 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제2 거리들(L2-1, L2-2, L2-3, L2-4)은 각각 제2 정전용량을 조절하게 위해 서로 다르게 설정될 수 있다. 예를들어, 우측 제1 센서부(SP1-2)가 좌측 제1 센서부(SP1-1)보다 더 작은 면적을 가지므로, 우측 제1 센서부(SP1-2)가 제2 센서부들(SP2-1, SP2-2)과 이격된 제2 거리(L2-2, L2-4)는 좌측 제1 센서부(SP1-1)가 제2 센서부들(SP2-1, SP2-2)과 이격된 거리(L2-1, L2-3)보다 작을 수 있다.
도 17의 제1 단위영역(AA) 및 제2 단위영역(BB) 영역은 도 12a 및 도 12b와 같이 광학적 더미전극(DMP-L)을 포함할 수 있다.
도 19는 도 17의 BB를 확대하여 도시한 일 실시예이다. 도 19에서 제1 연결부(CP1)는 편의상 도시되지 않았다.
도 18a에 도시된 제1 단위영역(AA)을 제1 방향(DR1)에서 측정한 길이는 제1 단위길이(UL1)이다. 제1 단위영역(AA)을 제2 방향(DR2)에서 측정한 길이는 제2 단위길이(UL2)이다.
도 19에 도시된 제2 단위영역(BB)을 제1 방향(DR1)에서 측정한 길이는 제3 단위길이(UL3)이다. 제2 단위영역(BB)을 제2 방향(DR2)에서 측정한 길이는 제4 단위길이(UL4)이다.
도 18a와 도 19를 비교하면, 제1 단위길이(UL1)는 제3 단위길이(UL3)와 실질적으로 동일할 수 있다. 단, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제1 단위길이(UL1)와 제3 단위길이(UL3)는 다를 수 있다.
도 18a와 도 19를 비교하면, 제2 단위길이(UL2)는 제4 단위길이(UL4)와 다를 수 있다. 구체적으로, 제4 단위길이(UL4)는 제2 단위길이(UL2) 보다 짧을 수 있다.
도 19와 도 18b를 비교하면, 도 19에 도시된 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 도 18b에 도시된 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)에 비해 서로 균일한 면적을 가지고 있다. 구체적으로, 도 19에서 상부 제2 센서부(SP2-1)의 면적과 하부 제2 센서부(SP2-2)의 면적은 실질적으로 동일하고, 좌측 제1 센서부(SP1-1)의 면적과 우측 제1 센서부(SP1-2)의 면적은 실질적으로 동일하다. 이와 같이 좌우, 상하에 배치된 대응하는 센서부들 각각이 가지는 면적이 실질적으로 동일하므로, 제2 단위영역(BB) 내에 센서부들 사이에 형성되는 정전용량들이 균일하게 된다. 따라서, 도 19에서 도시된 것과 같이 제4 단위길이(UL4)가 짧은 제2 단위영역(BB)에서도 도 18a에서 도시된 것과 같이 제2 단위길이(UL2)가 긴 제1 단위영역(AA)과 유사한 터치감도를 제공할 수 있다.
도 19에 도시된 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 각각이 가지는 면적을 균일하게 조정하였음에도 불구하고, 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들이 도 18a에 도시된 제1 단위영역(AA)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들보다 작을 수 있다. 이 경우, 제2 단위영역(BB)에서의 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)간의 이격거리인 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 조절할 수 있다.
도 20은 도 17의 BB를 확대하여 도시한 일 실시예이다.
본 발명의 일 실시예에서, 제2 단위영역(BB)은 보조전극(SP-S)을 더 포함할 수 있다. 보조전극(SP-S)은 우측 제1 센서부(SP1-2)와 전기적으로 연결된다. 구체적으로, 우측 제1 센서부(SP1-2)는 보조전극(SP-S)에 중첩할 수 있다.
보조전극(SP-S)은 제2 센서부들(SP2-1, SP2-2)과 소정의 거리(LL)만큼 이격되어 배치될 수 있다. 소정의 거리(LL)에 의해, 보조전극(SP-S)과 제2 센서부들(SP2-1, SP2-2) 사이에는 정전용량이 형성될 수 있다. 따라서, 보조전극(SP-S)은 우측 제1 센서부(SP1-2)가 가지는 면적이 좌측 제1 센서부(SP1-1)가 가지는 면적에 비해 작기때문에 발생하는 정전용량의 손실을 보상해 줄 수 있다.
그 외 보조전극(SP-S)에 대한 설명은 도 14에서 설명한 내용과 실질적으로 동일한바 생략한다.
본 발명의 일 실시예에서, 도 17의 제1 단위영역(AA) 및 제2 단위영역(BB) 영역은 도 15a 내지 도 15d에서 설명된 제1 연결부(CP1-1) 및 정전기 방지패턴(ESD-P)를 포함할 수 있다.
도 21은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 본 발명의 일 실시예에서, 제2 단위영역(BB)은 곡선의 형상을 가지는 절단센서부를 포함할 수 있다.
도 22a는 도 21의 AA를 확대하여 도시한 것이다. 도 22b는 도 21의 BB를 확대하여 도시한 것이다. 도 22a 및 도 22b에서 제1 연결부(CP1)는 편의상 도시되지 않았다.
도 22a에 도시된 도 21의 AA는 입력감지유닛(ISU)이 외부의 입력을 감지하는 제1 단위영역(AA)으로 정의된다. 제1 단위영역(AA) 내에서 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 서로 정전용량(이하, 제1 정전용량)을 형성한다. 도 24a에 대한 설명은 도 11a에 대한 설명과 실질적으로 동일한바 생략한다.
도 22b를 참조하면, 제2 단위영역(BB) 내에서 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 서로 정전용량(이하, 제2 정전용량)을 형성한다.
도 22b에서, 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)이 이격된 거리는 각각 제2 거리들(L2-1, L2-2, L2-3, L2-4)로 정의될 수 있다.
도 22b에 도시된 좌측 제1 센서부(SP1-1) 및 상부 제2 센서부(SP2-1)는 도 22a에 도시된 좌측 제1 센서부(SP1-1) 및 상부 제2 센서부(SP2-1)에 비해 일 부분이 절단된 형상을 가지고 있다. 즉, 도 22b에서 좌측 제1 센서부(SP1-1) 및 상부 제2 센서부(SP2-1)는 절단센서부이다.
도 22b에 도시된 좌측 제1 센서부(SP1-1) 및 상부 제2 센서부(SP2-1)가 각각 가지는 면적은 도 22a에 도시된 좌측 제1 센서부(SP1-1) 및 상부 제2 센서부(SP2-1)가 각각 가지는 면적에 비해서 작다.
따라서, 제2 정전용량은 도 22a에서 설명한 제1 정전용량에 비해 작아지게 되는데, 이는 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2) 간에 이격된 거리를 조정하여 보상할 수 있다. 본 발명의 일 실시예에서, 제2 거리들(L2-1, L2-2, L2-3, L2-4)은 제1 거리들(L1-1, L1-2, L1-3, L1-4) 보다 작을 수 있다. 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 작게함으로써, 노멀센서부에 비해 작은 면적을 가지는 절단센서부들에 의해 발생하는 정전용량의 손실을 보상할 수 있다.
제2 거리들(L2-1, L2-2, L2-3, L2-4)은 각각 실질적으로 동일한 값을 가질 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제2 거리들(L2-1, L2-2, L2-3, L2-4)은 각각 제2 정전용량을 조절하게 위해 서로 다르게 설정될 수 있다. 예를들어, 좌측 제1 센서부(SP1-1) 및 상부 제2 센서부(SP2-1)가 우측 제1 센서부(SP1-2) 및 하부 제2 센서부(SP2-2)보다 더 작은 면적을 가지므로, 좌측 제1 센서부(SP1-1) 및 상부 제2 센서부(SP2-1)가 인접한 센서부들과 이격된 제2 거리(L2-1, L2-2, L2-3)는 우측 제1 센서부(SP1-1)가 하부 제2 센서부(SP2-2)와 이격된 거리(L2-4)보다 작을 수 있다.
본 발명의 일 실시예에서, 도 21의 제1 단위영역(AA) 및 제2 단위영역(BB) 영역은 도 12a 및 도 12b와 같이 광학적 더미전극(DMP-L)을 포함할 수 있다.
도 23은 도 21의 BB를 확대하여 도시한 일 실시예이다. 도 23에서 제1 연결부(CP1)는 편의상 도시되지 않았다.
도 22a와 도 23을 비교하면, 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)이 배치되는 면적은 제1 단위영역(AA)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)이 배치되는 면적보다 작다.
도 23과 도 22b를 비교하면, 도 23에 도시된 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)은 도 22b에 도시된 제1 센서부들(SP1-1, SP1-2)과 제2 센서부들(SP2-1, SP2-2)에 비해 서로 균일한 면적을 가지고 있다. 구체적으로, 도 23에서 상부 제2 센서부(SP2-1)의 면적과 하부 제2 센서부(SP2-2)의 면적은 실질적으로 동일하고, 좌측 제1 센서부(SP1-1)의 면적과 우측 제1 센서부(SP1-2)의 면적은 실질적으로 동일하다. 이와 같이 좌우, 상하에 배치된 대응하는 센서부들 각각이 가지는 면적이 실질적으로 동일하므로, 제2 단위영역(BB) 내에 센서부들 사이에 형성되는 정전용량들이 균일하게 된다. 따라서, 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)이 배치되는 면적이 제1 단위영역(AA)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)이 배치되는 면적보다 작지만, 제2 단위영역(BB)은 제1 단위영역(AA)과 유사한 터치감도를 제공할 수 있다.
도 23에 도시된 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 각각이 가지는 면적을 균일하게 조정하였음에도 불구하고, 제2 단위영역(BB)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들이 도 22a에 도시된 제1 단위영역(AA)에서 센서부들(SP1-1, SP1-2, SP2-1, SP2-2) 사이에 형성되는 정전용량들보다 작을 수 있다. 이 경우, 제2 단위영역(BB)에서의 센서부들(SP1-1, SP1-2, SP2-1, SP2-2)간의 이격거리인 제2 거리들(L2-1, L2-2, L2-3, L2-4)을 조절할 수 있다.
도 24는 도 21의 BB를 확대하여 도시한 일 실시예이다.
본 발명의 일 실시예에서, 제2 단위영역(BB)은 보조전극들(SP-S)을 더 포함할 수 있다. 보조전극들(SP-S)은 각각 좌측 제1 센서부(SP1-1)와 상측 제2 센서부(SP2-1)에 전기적으로 연결될 수 있다. 구체적으로, 좌측 제1 센서부(SP1-1)와 상측 제2 센서부(SP2-1)는 대응하는 보조전극들(SP-S)에 중첩할 수 있다.
보조전극들(SP-S)은 좌측 제1 센서부(SP1-1) 및 상측 제2 센서부(SP2-1)와 소정의 거리(LL)만큼 이격되어 배치될 수 있다. 소정의 거리(LL)에 의해, 보조전극들(SP-S)과 좌측 제1 센서부(SP1-1) 및 상측 제2 센서부(SP2-1) 사이에는 정전용량이 형성될 수 있다. 따라서, 보조전극(SP-S)은 좌측 제1 센서부(SP1-1) 및 상측 제2 센서부(SP2-1)가 가지는 면적이 우측 제1 센서부(SP1-2) 및 하부 제2 센서부(SP2-2)가 가지는 면적에 비해 작기때문에 발생하는 정전용량의 손실을 보상해 줄 수 있다.
그 외 보조전극(SP-S)에 대한 설명은 도 14에서 설명한 내용과 실질적으로 동일한바 생략한다.
본 발명의 일 실시예에서, 도 21의 제1 단위영역(AA) 및 제2 단위영역(BB) 영역은 도 15a 내지 도 15d에서 설명된 제1 연결부(CP1-1) 및 정전기 방지패턴(ESD-P)를 포함할 수 있다.
도 25는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 26은 도 25의 III-III'에 따른 단면도이다.
도 25에서는 입력감지유닛(ISU)은 신호라인들(SL1-1 내지 SL1-5, SL2-1 내지 SL2-4)과 연결되는 센서부들(SP1, SP2) 중 일부가 곡선의 형상을 포함하는 것을 도시하였다. 상기 곡선의 형상을 포함하는 센서부들(SP1, SP2)과 연결되는 신호라인들(SL1-1, SL1-2)은 상기 곡선의 형상과 대응하는 곡선의 현상을 가질 수 있다.
입력감지유닛(ISU)은 제2 센서부(SP2)와 전기적으로 연결되는 연장전극(SP2-E)을 포함할 수 있다.
본 발명의 일 실시예에서, 연장전극(SP2-E)은 제2 센서부(SP2)와 일체형일 수 있다. 즉, 연장전극(SP2-E)은 제2 센서부(SP2) 중 일부가 연장되어 형성된 것일 수 있다. 단, 이에 제한되는 것은 아니며, 본 발명의 일 실시예에서, 연장전극(SP2-E)은 제2 센서부(SP2)와 다른 별도의 구성요소일 수 있다. 이 경우, 연장전극(SP2-E)은 별도의 공정에 의해 형성되어 제2 센서부(SP2)와 전기적으로 연결될 수 있다.
도 26을 참조하면, 연장전극(SP2-E)은 신호라인(SL1-1)과 중첩한다. 연장전극(SP2-E)과 신호라인(SL1-1)의 이격거리(LL-1)에 의해 정전용량이 형성된다.
제2 단위영역(BB)에 배치된 센서부들(SP1, SP2)의 면적이 제1 단위영역(AA)에 배치된 센서부들(SP1, SP2)의 면적보다 작기 때문에 터치감도의 차이가 발생할 수 있는데, 이를 연장전극(SP2-E)과 신호라인(SL1-1)이 형성하는 정전용량으로 보상할 수 있다.
도 25 및 도 26에서 연장전극(SP2-E)가 제2 센서부(SP2)와 전기적으로 연결되어 신호라인들 중 적어도 어느 하나와 중첩하는 것을 예시적으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서, 연장전극은 제1 센서부와 전기적으로 연결되어 신호라인들 중 적어도 어느 하나와 중첩할 수 있다.
도 27은 본 발명의 일 실시예에 따른 입력감지영역(ISA)을 도시한 것이다.
도 27을 참조하면, 입력감지영역(ISA)의 각 꼭지점 부분은 라운드 경계부(RD)를 가질 수 있다. 도 27에서는 4개의 꼭지점 부분이 모두 라운드 경계부(RD)를 가진 것을 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서는 꼬지점 부분들 중 일부만이 라운드 경계부(RD)를 가질 수 있다.
라운드 경계부(RD)에 의해 센서부들(SP1, SP2) 중 일부는 다른 센서부들(SP1, SP2)에 비해 면적이 작아지게 된다. 면적이 작은 센서부가 인접한 다른 센서부들과 형성하는 정전용량을 보상하기 위해서, 앞에서 설명한 실시예들을 이용할 수 있다.
입력감지영역(ISA)에는 개구부(OP-ISA)가 정의될 수 있다. 개구부(OP-ISA)의 크기 및 위치는 변경될 수 있다.
개구부(OP-ISA)에 의해 센서부들(SP1, SP2) 중 일부는 다른 센서부들(SP1, SP2)에 비해 면적이 작아지게 된다. 면적이 작은 센서부가 인접한 다른 센서부들과 형성하는 정전용량을 보상하기 위해서, 앞에서 설명한 실시예들을 이용할 수 있다.
도 28은 본 발명의 일 실시예에 따른 입력감지영역(ISA) 및 지문인식영역(FSA)을 도시한 것이다.
본 발명의 일 실시예에서, 입력감지영역(ISA)에는 라운드부, 절개부, 또는 개구부 등이 정의될 수 있는데, 이들과 인접하게 지문인식영역(FSA)이 정의될 수 있다. 지문인식영역(FSA)은 사용자의 지문을 인식할 수 있는 영역으로, 표시장치(DD)의 잠금해제 등과 같은 보안목적으로 이용될 수 있다.
도 28에서는 지문인식영역(FSA)이 도시되었으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서는 입력감지영역(ISA)에는 라운드부, 절개부, 또는 개구부와 인접한 영역에 다른 목적을 가지는 영역이 정의될 수 있다.
도 29a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 29b는 도 29a의 IV-IV'에 따른 단면을 도시하였다.
앞에서는 제1 센서부(SP1)와 제2 센서부(SP2)가 같은 레이어에 배치되는 것을 예시적을 도시하였으나, 도 29a 및 도 29b에서는 제1 센서부(SP1)와 제2 센서부(SP2)가 다른 레이어에 배치되는 것을 예시적으로 도시하였다. 제1 센서부(SP1)와 제2 센서부(SP2)는 서로 다른 레이어에서 정전용량을 형성할 수 있다.
제1 센서부(SP1)와 제2 센서부(SP2)가 서로 다른 레이어에 배치됨에 따라서, 신호라인들(SL1-1 내지 SL1-5, SL2-1 내지 SL2-4)이 배치되는 적층구조가 변할 수 있다.
도 29b에 있어서, 평탄한 상면을 제공하는 제1 절연층(IS-IL1)을 예시적으로 도시하였으나, 제1 절연층(IS-IL1)은 단차를 포함할 수 있다. 본 실시예에 있어서, 제1 절연층(IS-IL1)의 굴절률과 제2 절연층(IS-IL2)의 굴절률을 조절함으로써 서로 다른 층상에 배치된 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 반사율차를 개선할 수 있다.
제1 절연층(IS-IL1)은 제1 감지전극들(IE1-1 내지 IE1-5)의 굴절률과 유사한 굴절률을 가질 수 있다. 제2 절연층(IS-IL2)은 제1 절연층(IS-IL1)보다 작은 굴절률을 갖는 것이 바람직하다. 예컨대, 제1 감지전극들(IE1-1 내지 IE1-5)이 ITO 전극인 경우, 제1 절연층(IS-IL1)은 1.7 내지 1.8 범위의 굴절률(550nm 파장 기준)을 갖고, 제2 절연층(IS-IL2)은 공기의 굴절률과 제1 절연층(IS-IL1)의 굴절률 사이의 굴절률, 예컨대 1.5 내지 1.65의 굴절률을 가질 수 있다.
이와 같이, 굴절률이 다른 제1 절연층(IS-IL1)과 제2 절연층(IS-IL2)을 감지전극 상에 배치시킴으로써, 외부광의 반사율을 감소시키는 동시에 서로 다른 층상에 배치된 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 반사율차를 개선할 수 있다.
도 30은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 사시도이다. 도 30에서는 편의상 입력감지유닛(ISU)에서 센서부들(SP1, SP2)과 연결부들(CP1, CP2)만 도시하였다.
입력감지유닛(ISU)은 평면부(ISU-N)와 돌출부들(ISU-P)를 포함할 수 있다. 돌출부들(ISU-P) 중 적어도 어느 하나는 평면부(ISU-N)와 소정의 각도(θc, 이하 벤딩각도)를 형성할 수 있다. 벤딩각도(θc)는 고정값이거나, 변할 수 있는 값일 수 있다. 벤딩각도(θc)를 조절하여 다양한 형태의 입력감지유닛(ISU)을 제공할 수 있다.
도 31 및 도 32에서는 본 발명의 일 실시예에 따른 표시장치(DD1, DD2, DD3)를 도시한 것이다. 자동차 내부에는 다양한 형태의 표시장치들(DD1, DD2)이 적용될 수 있다.
도 31에서는 매립형 내비게이션 역할을 수행하는 표시장치(DD1) 및 기어봉 근처에 있는 표시장치(DD2)를 예시적으로 도시하였다.
상기 표시장치들(DD1, DD2)의 형상은 자동차의 디자인에 따라 변경될 수 있다. 예를들어, 매립형 내비게이션 역할을 수행하는 표시장치(DD1)처럼 꼭지점 부분이 라운드 된 형상을 가지거나, 기어봉 근처에 있는 표시장치(DD2)처럼 상단 부분이 절개된 형상을 가질 수 있다.
또한, 도시되지는 않았으나, 자동차의 계기판에도 라운드 된 형상을 갖는 표시장치가 적용될 수 있다.
이때, 앞에서 설명한 입력감지유닛(ISU)를 적용하여, 외부의 입력을 감지하는 능력이 우수한 표시장치들(DD1, DD2)를 제공할 수 있다.
도 32를 참조하면, 표시장치(DD3)는 신체의 일부에 착용하는 웨어러블 장치 일 수 있다. 도 32에 시계형 장치를 예시적으로 도시하였으나, 이에 제한되는 것은 아니며, 사용자의 몸에 착용되는 다양한 형태를 가질 수 있다.
웨어러블 장치는 신체에 착용하기 위해서 필요에 따라 표시영역(DD-DA)의 형상이 변경될 수 있다. 따라서, 앞에서 설명한 입력감지유닛(ISU)를 적용하여, 외부의 입력을 감지하는 능력이 우수한 표시장치(DD3)를 제공할 수 있다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 표시패널; 및
    상기 표시패널 상에 배치된 입력감지유닛을 포함하고, 상기 입력감지유닛은,
    제1 방향으로 연장되는 복수의 제1 전극들; 및
    상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 전극들을 포함하고,
    상기 복수의 제1 전극들 각각은 복수의 제1 센서부들 및 상기 복수의 제1 센서부들을 연결하는 복수의 제1 연결부들을 포함하고,
    상기 복수의 제2 전극들 각각은 복수의 제2 센서부들 및 상기 복수의 제2 센서부들을 연결하는 복수의 제2 연결부들을 포함하고,
    상기 복수의 제1 전극들 중 어느 하나의 제1 전극의 상기 복수의 제1 센서부들은,
    제1 면적을 가지고, 인접한 제2 센서부와 제1 거리만큼 이격된 제1 노멀센서부; 및
    상기 제1 면적보다 작은 제2 면적을 가지고, 인접한 제2 센서부와 상기 제1 거리보다 작은 제2 거리만큼 이격된 제1 절단센서부를 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 제1 절단센서부는 상기 제1 노멀센서부의 일부분이 제거된 형상을 갖는 표시장치.
  3. 제2 항에 있어서,
    상기 제2 면적은 상기 제1 면적의 절반 미만 또는 절반 초과인 표시장치.
  4. 제2 항에 있어서,
    상기 어느 하나의 제1 전극의 상기 복수의 제1 센서부들은 상기 제1 노멀센서부를 복수개 포함하고,
    상기 복수의 제1 노멀센서부들은 상기 제1 방향으로 나열되며,
    상기 제1 절단센서부는 상기 제1 방향에서 상기 복수의 제1 노멀센서부들의 외측에 배치되는 표시장치.
  5. 제1 항에 있어서,
    상기 복수의 제1 센서들 및 상기 복수의 제2 센서들 사이에 배치되며, 상기 복수의 제1 센서들 및 상기 복수의 제2 센서들과 전기적으로 연결되지 않는 광학적 더미전극을 더 포함하고,
    상기 제1 절단센서부 및 상기 제1 절단센서부에 인접한 상기 제2 센서부 사이에 배치된 상기 광학적 더미전극의 너비는 상기 제1 노멀센서부 및 상기 제1 노멀센서부에 인접한 상기 제2 센서부 사이에 배치된 상기 광학적 더미전극의 너비보다 작은 표시장치.
  6. 제1 항에 있어서,
    상기 제1 절단센서부의 일단에서 상기 제1 절단센서부에 인접한 제1 센서부의 타단까지 상기 제1 방향에서 측정한 길이는 상기 제1 노멀센서부의 일단에서 상기 제1 노멀센서부에 인접한 제1 센서부의 타단까지 상기 제1 방향에서 측정한 길이보다 작고,
    상기 제1 절단센서부에 인접한 상기 제1 센서부의 면적은 상기 제1 절단센서부의 면적인 상기 제2 면적과 실질적으로 동일한 표시장치.
  7. 제1 항에 있어서,
    상기 복수의 제1 전극들은 상기 제1 방향에서 상기 어느 하나의 제1 전극과 길이가 다르고, 복수의 제1 센서부들을 포함하는 다른 제1 전극을 더 포함하고,
    상기 다른 제1 전극의 상기 복수의 제1 센서부들은,
    상기 제1 면적을 갖는 제2 노멀센서부; 및
    상기 제1 면적 및 상기 제2 면적과 다른 제3 면적을 갖는 제2 절단센서부를 포함하는 표시장치.
  8. 제7 항에 있어서,
    상기 제1 절단센서부의 일단은 상기 어느 하나의 제1 전극의 상기 복수의 제1 센서부들 중 인접한 제1 센서부의 일단과 대응하는 제1 연결부에 의해 연결되고,
    상기 제2 절단센서부의 일단은 상기 다른 제1 전극의 상기 복수의 제1 센서부들 중 인접한 제1 센서부의 일단과 대응하는 제1 연결부에 의해 연결되며,
    상기 제1 절단센서부의 타단에서 상기 어느 하나의 제1 전극의 상기 복수의 제1 센서부들 중 상기 인접한 제1 센서부의 타단까지의 길이는 상기 제2 절단센서부의 타단에서 상기 다른 제1 전극의 상기 복수의 제1 센서부들 중 상기 인접한 제1 센서부의 타단까지의 길이보다 작은 표시장치.
  9. 제7 항에 있어서,
    상기 제3 면적은 상기 제1 면적의 절반인 표시장치.
  10. 제1 항에 있어서,
    상기 제1 절단센서부와 연결되는 보조전극을 더 포함하고, 상기 보조전극의 일측은 상기 제1 절단센서부와 인접한 상기 제2 센서부의 일측에 마주하는 표시장치.
  11. 제10 항에 있어서,
    상기 보조전극은 막대형상을 가지며, 상기 보조전극의 길이는 상기 노멀센서부의 너비보다 작은 표시장치.
  12. 제1 항에 있어서,
    상기 입력감지유닛은,
    상기 복수의 제2 전극들과 연결된 복수의 신호라인들; 및
    상기 제1 절단센서부에 연결되고, 상기 복수의 신호라인들과 다른 층 상에 배치되며, 상기 복수의 신호라인들 중 적어도 어느 하나의 신호라인과 중첩하는 보상전극을 더 포함하는 표시장치.
  13. 제12 항에 있어서,
    상기 보상전극과 상기 제1 절단센서부는 일체의 형상을 갖는 표시장치.
  14. 제12 항에 있어서,
    평면상에서 상기 제1 절단센서부의 일측은 곡선의 형상을 갖고,
    상기 보상전극은 상기 제1 절단센서부의 상기 일측에서 연장되는 표시장치.
  15. 제1 항에 있어서,
    상기 복수의 제1 연결부들 중 인접한 제1 노멀센서부들을 연결하는 제1 연결부는 상기 제1 절단센서부 및 상기 제1 절단센서부에 인접한 제1 노멀센서부를 연결하는 제1 연결부보다 작은 너비를 가지는 표시장치.
  16. 제15 항에 있어서,
    상기 제1 절단센서부에 연결되고, 상기 복수의 제2 센서부들 중 적어도 어느 하나에 중첩하며, 제1 너비를 가지는 제1 정전기 방전 패턴; 및
    상기 제1 노멀센서부에 연결되고, 상기 복수의 제2 센서부들 중 적어도 어느 하나에 중첩하며, 상기 제1 너비보다 작은 제2 너비를 가지는 제2 정전기 방전 패턴을 더 포함하는 표시장치.
  17. 제1 항에 있어서,
    상기 표시패널의 코너부들은 라운드된 형상을 갖고,
    상기 입력감지유닛의 코너부들은 상기 표시패널의 상기 코너부들에 대응하는 라운드된 형상을 갖는 표시장치.
  18. 제1 항에 있어서,
    상기 입력감지유닛은 상기 복수의 제1 전극들 및 상기 복수의 제2 전극들이 배치된 감지영역 및 상기 복수의 제1 전극들 및 상기 복수의 제2 전극들이 배치되지 않은 비감지영역을 포함하고,
    상기 비감지영역은 상기 감지영역의 내측에 배치되며, 상기 비감지영역과 상기 감지영역 사이에 경계가 정의되고,
    상기 제1 절단센서부의 일측은 상기 경계에 대응하는 표시장치.
  19. 제1 면적을 가지는 노멀센서부 및 상기 제1 면적의 0.05배 이상 0.45배 이하인 제2 면적을 가지는 절단센서부를 포함하는 복수의 제1 센서들; 및
    상기 복수의 제1 센서부들과 교차하도록 배치되는 복수의 제2 센서들을 포함하고,
    상기 노멀센서부가 인접한 제2 센서부와 형성하는 정전용량은 상기 절단센서부가 인접한 제2 센서와 형성하는 정전용량과 실질적으로 동일한 표시장치.
  20. 제19 항에 있어서,
    상기 제1 절단센서부는 상기 제1 노멀센서부의 일부분이 제거된 형상을 갖는 표시장치.
KR1020170103237A 2017-08-14 2017-08-14 표시장치 KR102422074B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170103237A KR102422074B1 (ko) 2017-08-14 2017-08-14 표시장치
US16/053,477 US10475862B2 (en) 2017-08-14 2018-08-02 Display device having an input sensing unit
CN202310389087.5A CN116400834A (zh) 2017-08-14 2018-08-07 具有输入感测单元的显示装置
CN201810889609.7A CN109388280B (zh) 2017-08-14 2018-08-07 具有输入感测单元的显示装置
US16/654,913 US11037996B2 (en) 2017-08-14 2019-10-16 Display device having an input sensing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170103237A KR102422074B1 (ko) 2017-08-14 2017-08-14 표시장치

Publications (2)

Publication Number Publication Date
KR20190018591A true KR20190018591A (ko) 2019-02-25
KR102422074B1 KR102422074B1 (ko) 2022-07-19

Family

ID=65274324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170103237A KR102422074B1 (ko) 2017-08-14 2017-08-14 표시장치

Country Status (3)

Country Link
US (2) US10475862B2 (ko)
KR (1) KR102422074B1 (ko)
CN (2) CN116400834A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102422074B1 (ko) * 2017-08-14 2022-07-19 삼성디스플레이 주식회사 표시장치
CN109426373A (zh) * 2017-08-21 2019-03-05 京东方科技集团股份有限公司 触控面板及其制作方法、触控显示装置
KR102407758B1 (ko) 2017-10-27 2022-06-10 엘지디스플레이 주식회사 터치표시장치 및 표시패널
KR102488208B1 (ko) * 2017-11-20 2023-01-16 엘지디스플레이 주식회사 터치 패널 및 터치 장치
KR102533131B1 (ko) * 2018-05-08 2023-05-18 삼성디스플레이 주식회사 입력 감지 유닛 및 이를 포함한 전자 장치
KR102546769B1 (ko) * 2018-06-08 2023-06-22 삼성디스플레이 주식회사 터치 센서 및 표시 장치
CN108806603B (zh) * 2018-06-29 2020-03-17 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其驱动方法、有机发光显示装置
KR20200124807A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
KR20200126471A (ko) * 2019-04-29 2020-11-09 삼성디스플레이 주식회사 입력감지회로 및 이를 포함하는 표시모듈
CN110148592B (zh) * 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
KR20210008240A (ko) * 2019-07-11 2021-01-21 삼성디스플레이 주식회사 표시 장치
JP2021034261A (ja) * 2019-08-27 2021-03-01 株式会社ジャパンディスプレイ 表示装置
US12008191B2 (en) * 2019-10-09 2024-06-11 Novatek Microelectronics Corp. Single-chip device for driving a panel including fingerprint sensing pixels, display pixels and touch sensors, electronic module therefor, and electronic apparatus including the single-chip device
KR20210079816A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 카메라 투과부를 포함하는 표시 장치
CN111831157B (zh) * 2020-07-14 2024-03-19 京东方科技集团股份有限公司 一种触控显示面板及其驱动方法、触控显示装置
KR20220051050A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 전자장치 및 이의 검사방법
KR20220051901A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
KR20220075110A (ko) * 2020-11-27 2022-06-07 삼성디스플레이 주식회사 표시장치
DE102020134394A1 (de) * 2020-12-21 2022-06-23 Marquardt Gmbh Anordnung zur ortsauflösenden projiziert-kapazitiven Berührdetektion mit lichtdurchlässigem Substrat
DE102020134390A1 (de) * 2020-12-21 2022-06-23 Marquardt Gmbh Anordnung zur ortsauflösenden projiziert-kapazitiven Berührdetektion mit nicht modifizierter Umfangsoptimierung an Durchbrüchen
TWI771095B (zh) * 2021-07-05 2022-07-11 星河半導體股份有限公司 感應面板的控制晶片、控制電路及控制方法
KR20230020045A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 터치 감지부 및 이를 포함하는 표시 장치
CN114115588B (zh) * 2021-09-26 2023-11-03 洛晶半导体(上海)有限公司 感应面板的控制芯片、控制电路及控制方法
KR20230046341A (ko) 2021-09-29 2023-04-06 삼성디스플레이 주식회사 터치 감지부 및 이를 포함하는 표시 장치
US20240054940A1 (en) * 2022-08-12 2024-02-15 Samsung Display Co., Ltd. Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978461B1 (ko) * 2008-07-04 2010-08-26 안영수 고감도 디지탈방식의 정전용량터치패널장치
KR20150026576A (ko) * 2013-09-03 2015-03-11 동우 화인켐 주식회사 터치 감지 전극 및 이를 구비하는 터치 스크린 패널
KR20160017529A (ko) * 2014-08-06 2016-02-16 엘지디스플레이 주식회사 터치 스크린 일체형 유기 발광 표시 장치 및 터치 스크린 일체형 유기 발광 표시 장치 제조 방법
KR20170001935A (ko) * 2015-06-26 2017-01-05 삼성디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252454B2 (ja) * 2009-06-30 2013-07-31 株式会社ジャパンディスプレイウェスト 接触検出装置、および、タッチセンサ機能を有する表示装置
TWI498786B (zh) * 2009-08-24 2015-09-01 Semiconductor Energy Lab 觸控感應器及其驅動方法與顯示裝置
US8970509B2 (en) * 2009-12-09 2015-03-03 Lg Display Co., Ltd. Touch panel and liquid crystal display device including the same
KR20130044432A (ko) 2011-10-24 2013-05-03 주식회사 트레이스 정전용량 방식의 터치스크린에서 가장자리 부분의 출력 좌표 보강을 위한 센서 패턴
US20160092004A1 (en) 2013-05-16 2016-03-31 Mitsubishi Paper Mills Limited Conductive pattern and electrode pattern of single-layer capacitive touchscreen
KR102096622B1 (ko) * 2013-08-19 2020-04-03 삼성디스플레이 주식회사 유기발광 표시장치
KR102029489B1 (ko) 2014-07-22 2019-10-07 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
KR102264760B1 (ko) * 2014-11-26 2021-06-14 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 제조 방법
KR102239861B1 (ko) 2014-11-26 2021-04-13 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 구동 방법
KR102267357B1 (ko) 2014-12-15 2021-06-21 삼성디스플레이 주식회사 터치 센서 장치
KR102195392B1 (ko) 2015-03-27 2020-12-24 동우 화인켐 주식회사 터치패널
KR102598155B1 (ko) 2016-10-27 2023-11-07 삼성디스플레이 주식회사 전자 장치
KR102333396B1 (ko) * 2017-06-01 2021-11-30 엘지디스플레이 주식회사 터치 디스플레이 장치 및 터치 디스플레이 패널
KR102422074B1 (ko) * 2017-08-14 2022-07-19 삼성디스플레이 주식회사 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978461B1 (ko) * 2008-07-04 2010-08-26 안영수 고감도 디지탈방식의 정전용량터치패널장치
KR20150026576A (ko) * 2013-09-03 2015-03-11 동우 화인켐 주식회사 터치 감지 전극 및 이를 구비하는 터치 스크린 패널
KR20160017529A (ko) * 2014-08-06 2016-02-16 엘지디스플레이 주식회사 터치 스크린 일체형 유기 발광 표시 장치 및 터치 스크린 일체형 유기 발광 표시 장치 제조 방법
KR20170001935A (ko) * 2015-06-26 2017-01-05 삼성디스플레이 주식회사 플렉서블 표시장치

Also Published As

Publication number Publication date
CN116400834A (zh) 2023-07-07
US10475862B2 (en) 2019-11-12
US11037996B2 (en) 2021-06-15
CN109388280B (zh) 2023-04-28
CN109388280A (zh) 2019-02-26
US20190051708A1 (en) 2019-02-14
US20200052044A1 (en) 2020-02-13
KR102422074B1 (ko) 2022-07-19

Similar Documents

Publication Publication Date Title
KR102422074B1 (ko) 표시장치
US11656730B2 (en) Display device
US11416094B2 (en) Touch sensor and display device having the same
KR102351618B1 (ko) 표시장치
EP3441858B1 (en) Input sensing unit and display device having the same
KR102521879B1 (ko) 표시장치
EP3333683B1 (en) Display module
KR102606941B1 (ko) 표시장치
KR102536116B1 (ko) 표시장치
KR20180119198A (ko) 표시장치 및 그 제조방법
KR20190025798A (ko) 입력감지유닛 및 이를 구비한 표시장치
EP3640781B1 (en) Display device
KR20170088474A (ko) 플렉서블 표시장치
KR20180074880A (ko) 표시장치
KR20190071032A (ko) 입력감지유닛 및 이를 포함하는 표시장치
KR20190071034A (ko) 표시장치
KR20180052830A (ko) 표시모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant