KR20180125018A

KR20180125018A - 향상된 광 추출을 갖춘 패턴화된 유기 발광 다이오드(oled)

Info

Publication number: KR20180125018A
Application number: KR1020187031970A
Authority: KR
Inventors: 다나 크래이그 북바인더; 미할 믈라이넥; 딘 마이클 델렌
Original assignee: 코닝 인코포레이티드
Priority date: 2016-04-05
Filing date: 2017-04-05
Publication date: 2018-11-21
Also published as: US20190165299A1; US10741784B2; WO2017176888A1; CN109075265A

Abstract

투명 전도성 산화물 층에 향상된 광 추출 기기를 포함하는 유기 발광 다이오드(OLED)가 개시된다. 광 추출을 위한 기기는 투명 기판을 포함할 수 있으며, 투명 전극은 하나 이상의 불연속점, 및 유기 발광 재료 스택을 포함한다. 투명 전극은 투명 기판에 배치될 수 있으며 광 추출을 향상시켜 OLED 장치의 광 추출을 개선하는 일련의 피쳐 또는 불연속점을 포함한다. 불연속점은 분리되거나 연속적일 수 있고 투명 전도성 산화물 층의 전도성을 중단시킬 수 있다.

Description

향상된 광 추출을 갖춘 패턴화된 유기 발광 다이오드(OLED)

본 출원은 2016년 4월 5일 제출된 미국 가출원 번호 제62/318,386호의 우선권을 주장하며, 그 내용 전체가 참고로서 본원에 포함된다.

OLED 장치는 컬러 품질, 산란 광(diffuse light) 발생, 및 기계적 유연성에 대한 잠재력을 포함하는 전통적인 무기 LED(inorganic LED)를 넘어선 이점을 제공한다. 그러나, 현재의 OLED 장치는 통상적으로 (1) 동일한 광 밝기 수준에서 더 낮은 전기 효율, 및 (2) 캡슐화 관련된 수명 저하로 인해, 여러 분야의 무기 LED를 교체하는데 적합하지 않다.

캡슐화 관련된 수명 저하 한계에 대해, 다수의 해결책이 달성되어 왔으며, 이는 기계적인 유연성을 또한 가능하게 하면서 수명을 증가시키기 위한 수단으로서 (초박형 및 유연한 유리 기판을 포함하는)유리-기반 캡술화를 포함한다. 그러나, 전기 효율은 개발이 계속되어 왔다. 통상적으로, 효율은 장치로부터 방출된 광과 광출력의 효율의 함수로서 측정된다. 약 2배 이상의 광 추출 개선을 가진 기판 구조는 상업적으로 실행 가능한 구조로 얻기 어렵다.

본 발명은 개선된 효율을 가진 OLED 구조를 기술하는 것을 통해 OLED 효율을 다루며, OLED 구조는 수정되고 패턴화된 투명 전도체(patterned transparent conductors)를 가진 패턴화된 OLED를 포함한다.

본 발명은 일반적으로 유기 발광 다이오드(OLED) 및 OLED를 포함하는 디스플레이 장치에 대한 것이며, 더욱 구체적으로는, 향상된 광 추출을 가진 패턴화된 OLED에 관한 것이다.

관점 (1)에서, 본 발명은 하기를 포함하는 제품을 제공한다. 대체로 평면의 기판; 제1 표면 및 제2 표면을 가진 적어도 하나의 대체로 평면의 투명 전극 층; 제1 표면 및 제2 표면을 가진 선택적인 대체로 평면의 내부 광 추출 층(ILEL, internal light extraction layer), 여기서, 상기 선택적인 내부 광 추출 층은 상기 평면의 ILEL의 제1 표면이 상기 투명 전극의 제2 표면과 접촉하도록 상기 평면의 기판과 투명 전극 사이에 위치함; 상기 투명 전극 층은 굴절률 (η_tco)를 가진 중단된 투명 전도성 산화물 구조를 포함하며, 여기서 투명 전도성 산화물 구조는 투명 전도성 산화물 층의 적어도 제1 표면과 접촉하는 적어도 하나의 불연속점(discontinuity)을 가지며; 상기 불연속점은 (η_tco)와 상당히 다른 굴절률 (η_v)을 가진 재료를 포함하므로 불연속점은 투명 전극 층에서 도파관 효과(waveguiding effect)를 줄이기 위한 산란 위치(scattering site)로서 작용하며, 불연속점은 20 ℃에서 1x10^-3 S/m 이하의 전도성을 갖는다.

관점 (2)에서, 본 발명은 관점 (1)의 제품을 제공하며, 상기 불연속점은 투명 전도성 산화물 층의 제1 및 제2 표면 모두와 접촉한다. 관점 (3)에서, 본 발명은 관점 (1) 또는 관점 (2)의 제품을 제공하며, 상기 불연속점은 채널, 다면체, 또는 채널 또는 다면체의 그리드(grid)를 포함한다. 관점 (4)에서, 본 발명은 관점 (1) 내지 (3) 중 어느 한 관점의 제품을 제공하며, 상기 불연속점은 폭, 길이, 및 깊이를 가지며, 상기 폭은 투명 전도성 산화물의 두께에 적어도 5배이다. 관점 (5)에서, 본 발명은 관점 (4)의 제품을 제공하며, 상기 폭은 TCO 층의 두께(t_TCO)에 2배 내지 200배이다. 관점 (6)에서, 본 발명은 관점 (4) 또는 관점 (5)의 제품을 제공하며, 상기 제품은 둘 이상의 불연속점을 가지며 각각의 쌍의 불연속점들 사이의 중심 사이의 간격은 피치(P)이며, 상기 피치는 10 nm ≤ P ≤ 5 mm이다. 관점 (7)에서, 본 발명은 관점 (6)의 제품을 제공하며, 상기 피치에 대한 폭의 비율은 < 0.2이다. 관점 (8)에서, 본 발명은 관점 (7)의 제품을 제공하고, 피치에 대한 폭의 비율은 < 0.1이다.

관점 (9)에서, 본 발명은 관점 (1) 내지 (8) 중 어느 하나의 제품을 제공하며, 불연속점을 포함하는 투명 전도성 산화물 층의 제1 표면의 전체 표면적은 50 % 이하이다. 관점 (10)에서, 본 발명은 관점 (9)의 제품을 제공하며, 불연속점을 포함하는 투명 전도성 산화물 층의 제1 표면의 전체 표면적은 10 % 이하이다. 관점 (11)에서, 본 발명은 관점 (1) 내지 (10) 중 어느 하나의 제품을 제공하며, 상기 불연속점은 불연속점의 맞은편의 영역을 전기적으로 분리하는 패턴을 형성한다. 관점 (12)에서, 본 발명은 관점 (1) 내지 (11) 중 어느 하나의 제품을 제공하며, |η_tco - η_v| 는 0.1 내지 1.0 이다. 관점 (13)에서, 본 발명은 관점 (12)의 제품을 제공하며, 600 nm에서 1 ≤ η_v ≤ 2.6 이다. 관점 (14)에서, 본 발명은 관점 (1) 내지 (13) 중 어느 하나의 제품을 제공하며, 600 nm에서, 1.4 ≤ η_tco ≤ 2.1 이다. 관점 (15)에서, 본 발명은 관점 (1) 내지 (14) 중 어느 하나의 제품을 제공하며, 상기 불연속점은 20 ℃에서 1x10^-5 S/m 이하의 전도율을 갖는다. 관점 (16)에서, 본 발명은 관점 (4)의 제품을 제공하며, 상기 폭 및 깊이는 각도(θ)를 가진 벽에 의해 정의되고, 상기 (θ)는 30°< θ ≤ 90°이다. 관점 (17)에서, 본 발명은 관점 (16)의 제품을 제공하고, 상기 각도는 45°< θ ≤ 85°이다. 관점 (18)에서, 본 발명은 관점 (1) 내지 (17) 중 어느 하나의 제품을 제공하고, 상기 적어도 하나의 불연속점은 패턴을 형성한다. 관점 (19)에서, 본 발명은 관점 (18)의 제품을 제공하며, 상기 패턴은 일련의 채널 또는 다면체로 형성된다. 관점 (20)에서, 본 발명은 관점 (18)의 제품을 제공하며, 상기 패턴은 적어도 하나의 채널을 포함하고, 상기 채널은 1 < S_TE ≤ π/2의 사인 곡선형 지수(sinuosity index)(S_TE)에 의해 정량화된다. 관점 (21)에서, 본 발명은 관점 (1) 내지 (20) 중 어느 하나의 제품을 제공하고, 상기 투명 전도성 산화물 층은 500 nm 또는 그 이하의 두께를 갖는다.

본 발명의 부가적인 특징 및 이점들은 하기의 상세한 설명에서 제시될 것이며, 일부는 상세한 설명으로부터 당업자에게 쉽게 이해될 것이며 또는 상세한 설명, 청구 범위, 및 첨부된 도면들을 포함하는, 본원에 개시된 실시예를 실행함으로써 이해될 것이다.

전술한 일반적인 설명 및 하기의 상세한 설명 모두가 다양한 실시예를 설명하며 청구 대상의 본질 및 특성을 이해하기 위한 개요 또는 프레임워크를 제공하려는 것임을 이해해야 한다. 첨부된 도면들은 다양한 실시예의 추가 이해를 제공하기 위해 포함되고, 본 명세서의 일부에 포함되며 그 일부를 구성한다. 도면들은 본원에 개시된 다양한 실시예를 도시하며, 상기 설명과 함께 청구 대상의 원리 및 작동을 설명하기 위해 제공된다.

다음은 첨부된 도면들의 특징을 설명하는 것이다. 도면들은 반드시 스케일에 따르는 것은 않으며, 도면의 특정한 특징 및 특정 형상은 명확성 또는 간결함을 위해 스케일 대로 또는 개략적으로 과장되게 보여질 수 있다.
도 1a는 종래의 기준 바닥 방출 OLED 디자인이며, 인듐-도핑 주석 산화물(ITO) 투명 전도체/유리 인터페이스(interface) 및 유리 대 공기 표면 모두에서 전반사(TIR)의 결과로서 광의 트래핑(trapping)을 나타내고, "참조. W/O 광 추출"로서 본 발명에서 추후 나타낼 구조를 갖는다.
도 1b는 선행 기술 참조로서, 외부에 위치한 광 추출 피쳐(feature)가 유리로부터 공기로 광이 빠져나오게 하기 때문에, 오직 ITO/유리 인터페이스에서 TIR의 결과로서 트래핑이 덜 되는 것을 나타내고, 선택적인 ILEL이 존재하지 않는 경우, 구조는 "참조. 외부 광 추출"로서 본 문헌에서 추후 나타낸다.
도 1c는 선행 기술 참조로서, 상부-방출 OLED 디자인을 나타내며, 이는 OLED/애노드(anode), 애노드/내부 광 추출 층(ILEL), 및 ILEL/공기의 인터페이스에서 반사를 통해 광이 손실될 수 있는 것을 보여준다.
도 2a는 실시예에 따라 패턴화된 OLED 디자인의 측면도이다.
도 2b는 실시예에 따라 패턴화된 OLED 디자인의 측면도이다.
도 2c는 실시예에 따라 패턴화된 OLED 디자인의 측면도이다.
도 2d는 실시예에 따라 패턴화된 OLED 디자인의 측면도이다.
도 3a는 실시예에 따라 패턴화된 OLED 디자인의 측면도이다.
도 3b는 다른 실시예에 따른 패턴화된 OLED 디자인의 측면도이다.
도 3c는 제3 실시예에 따른 패턴화된 OLED 디자인의 측면도이다.
도 4는 각도 (θ)를 가진 측벽을 가진 불연속점의 측면도이다.
도 5는 다수의 구현된 불연속점의 평면도이다.
도 6은 하나의 실시예에 따른 수직-줄무늬형 패턴화된 OLED의 평면도이다.
도 7a는 도 6에 도시된 것과 같은 수직 패턴화된 실시예 (선 A) 대 광 추출 층이 있는 기준(선 B) 및 없는(선 C) 기준에 대한 외부 양자 효율(QE, external quantum efficiency)의 모델 예측이다.
도 7b는 기준에 대해 도 7a의 수직 패턴화된 실시예에 대한 외부 효율 향상 의 모델링된 결과이며, 여기서 선 D = (선 A / 선 B)이며, 선 E = (선 A / 선 C)이다.
도 7c는 기준에 대한 수직 패턴화된 실시예에 대한 외부 밝기 향상의 모델링된 결과이며, 여기서, 선 F = (본 발명의 실시예의 밝기) / (광 추출 피쳐를 가진 참조의 밝기) 및 G = (본 발명의 실시예의 밝기) / (광 추출 피쳐가 없는 참조의 밝기)이다.
도 8a는 본 발명의 다른 실시예에 따른 물결무늬-패턴화된 OLED의 평면도이다.
도 8b는 본 발명의 다른 실시예에 따른 사인 곡선형-패턴화된 OLED의 평면도이다.
도 9는 하나의 실시예에 따른 패턴화된 투명-전도체 광학 대리 실험의 평면도이다.
도 10은 본원에 개시된 실시예의 관점을 포함하는 샘플에 대한 미가공 조명 데이터를 나타낸다.
도 11 및 12는 샘플에 대한 처리된 데이터를 나타낸다. 도 12의 데이터는 우측에서 보여지는 참조 곡선과 일치하도록(즉, ~50 내지 ~75 mm 거리 범위 이내의 3 곡선을 일치시키도록) 도 11로부터 미가공 데이터를 스케일링하고 시프트함으로써 얻어진다.
특정한 발명 기술의 하기의 상세한 설명과 더불어, 전술한 요약은 도면과 함께 읽으면 더 쉽게 이해될 것이다. 청구항은 도면에 도시된 배열과 수단에 한정되지 않는다는 것을 이해해야 한다. 더욱이, 도면에 도시된 외형은 장치의 언급된 기능을 달성하기 위해 채용될 수 있는 많은 장식적 외형 중 하나이다.

본 발명은 하기의 상세한 설명, 도면, 예시, 및 청구항과 그들의 이전의 그리고 하기의 설명을 참고로 더욱 쉽게 이해될 수 있다. 그러나, 본 구성, 제품, 장치, 및 방법이 개시되고 설명되기 전에, 본 발명은 달리 명시되지 않은 한, 개시된 특정 구성, 제품, 장치, 및 방법에 한정되지 않으며, 물론, 변할 수 있는 것으로서 이해해야 한다. 또한, 본원에 사용된 용어들은 오직 특정한 관점을 설명하기 위한 것이며 이에 한정하려는 것이 아님을 이해해야 한다.

본 발명의 하기의 설명은 현재 공지된 실시예에서 본 발명의 가르침을 가능하게 하는 것으로서 제공된다. 이러한 목적을 위해, 관련 분야의 기술자들은 본 발명의 바람직한 결과물을 또한 달성하면서, 많은 변화가 본원에 개시된 발명의 다양한 관점에 대해 만들어질 수 있다는 것을 이해하고 인식할 것이다. 또한, 본 발명의 원하는 이점들의 일부가 다른 특징을 활용하지 않고 본 발명의 특징의 일부를 선택함으로써 얻어질 수 있다는 것을 이해할 것이다. 따라서, 당업계의 기술자들은 본 발명에 대해 많은 수정과 각색이 가능하며 특정 환경에서 바람직할 수 있으며 본 발명의 일부분임을 이해할 것이다. 따라서, 하기의 설명은 본 발명의 원리를 나타내는 것이며 이에 한정하려는 것이 아니다.

본 발명은 개시된 방법 및 구성을 위해 사용될 수 있고, 이와 함께 사용될 수 있으며, 이를 위한 준비에 사용될 수 있으며, 또는 이들의 실시예인, 재료, 구성, 및 구성요소이다. 이들 및 다른 재료가 본원에 개시되며, 이들 재료의 조합, 부분 집합, 상호 작용, 그룹 등이 개시될 때, 각각의 다양한 개별적이고 집합적인 조합의 특정 기준이 명쾌하게 개시되지 않을 수 있으며, 또한 각각이 본원에 특별히 고려되고 설명된다.

하기에서, 본 바람직한 실시예에 대해 상세하게 참조가 만들어질 것이며, 그 예시는 첨부된 도면으로 나타낸다. 각각의 보기에서 특정 참조 문자의 사용은 동일한 부품 또는 유사한 부품을 나타낸다.

본 발명은 OLED 장치에 대한 것이며 수정되고 패턴화된 투명 전도체를 가진 패턴화된 OLED를 포함하는 새로운 OLED 구조를 기술하는 것을 통해 OLED 효율을 다룬다. 투명 전도체는 광 추출 피쳐(feature)로서 작용하는 불연속점을 가질 수 있다. 불연속점은 분리되거나 또는 연속적일 수 있다. 일부의 경우, 불연속점은 수직 또는 물결모양의 줄무늬 패턴을 포함한다. 불연속점은 부분적으로 또는 완전히 전기적으로 죽을 수 있다. 패턴의 불연속점 영역은 전기적으로 전도되는 ITO를 가질 수 없지만 각각의 "에지(edge)" 근처의 추가적인 광 추출 메커니즘을 가능하게 할 수 있다. 일부 실시예에서, 전류 전도가 없으면 불활성 개방 회로를 야기하기 때문에 "전기적으로 죽은" 영역을 가짐으로써 전기적 페널티가 없거나 제한된다.

전술한 바와 같이, 통상적으로 효율은 장치로부터 방출되는 광과 광 출력의 효율의 함수로 측정된다. 약 2배 이상 큰 광 추출 개선을 가진 기판 구조(즉, 기준 OLED 장치의 외부 양자 효율의 2배)는 상업적으로 실행 가능한 구조에서 얻기 어렵다. 상당한 값이 ~2배 효율 개선(OLED 배치 기판을 텍스쳐링하고 평탄화(texturing and planarizing)하는 것을 포함)으로부터 얻어지는 것으로 고려되지만, 평탄화 또는 광 추출 층의 사용 없이, 모델링 결과는 투명 전도체 층의 패터닝을 이용하는 것을 도입함으로써 본 발명이 2배 효율 개선 제한을 초과할 수 있다고 추정한다. 내부 또는 외부 광 추출 피쳐와 결합하여 사용될 때, ~3배 광 추출 향상을 달성할 수 있다. 바람직하게, 본 발명은 적은 샘플 대 샘플 장치 변동성을 더욱 포함할 수 있으며 텍스쳐링 및 평탄화 공정의 조합을 통해 광 추출을 얻을 수 있다. 이론에 구속되길 바라진 않지만, 본 발명은 개별 장치 영역의 비-평면-표면 광 추출로부터 하나의 장치의 광의 매끄러운-표면 전기 발생을 공간적으로-분리함으로써 광학 전기 성능 교환(tradeoff)을 최소화하는 방법으로 이해될 수 있다.

도 1a를 참고하면, 종래 기술의 OLED 디자인은 장치 내의 인터페이스에서의 전반사(TIR)로 인해 대부분의 광이 OLED를 빠져나갈 수 없기 때문에 낮은 OLED 전기 효율의 문제를 갖는다. 광 추출을 감소시키는 2개의 중요한 TIR은 (1) 투명 전도체/유리 인터페이스(122) 및 (2) 유리/공기 인터페이스(123)이다. 앞서 제안된 문제에 대한 해결책은 내부에 위치한(투명 전도체(130)와 유리 기판(140) 사이) 또는 외부에 위치한(유리 기판(140)과 공기 사이) 광 추출 피쳐를 포함한다. 도 1b는 외부에 위치한 광 추출 피쳐(150)를 특징으로 하는 종래 기술의 OLED 디자인을 제공한다. 외부에 위치한 광 추출 피쳐는 유리 대 공기 표면에 위치하고 오직 유리/공기 인터페이스 TIR 감소를 줄여 약 1.5배의 광 추출을 향상시킨다. (즉, 참조 OLED 디자인의 것에 비해 1.5배의 외부 양자 효율). 내부에 위치한 광 추출 피쳐는 통상적으로 기판과 투명 전도체 사이에 위치하지만, 또한 OLED 및/또는 금속 반사 층들에서 발견되거나 또는 인접할 수 있다. 내부 광 추출은 TIR을 감소시켜 약 2배까지(즉, 참조 OLED 디자인에 대해 2배의 외부 양자 효율) 광 추출을 향상시킬 수 있다. 앞선 내부 및 외부 광 추출 피쳐의 조합은 2배의 광 추출 강화 결과 이상으로 가기 어렵다는 것을 보여준다.

도 1a-1c를 다시 참고하면, 도 1a 및 1b는 광이 기판을 통해 방출되는 것을 의미하는, 바닥 방출 유형의 OLED 장치의 측면도이다. 도 1c는 상부 방출 디자인의 측면도로서, 광이 기판으로부터 방출된다. 도 1a에 도시된 바와 같이, OLED 장치(100)는 금속 반사기(110), OLED 광 방출 층(120), 투명 전도체(130), 및 유리 기판(140)을 포함한다. 광은 인듐-도핑 주석 산화물(ITO) 투명 전도체/유리 인터페이스(122) 및 유리 대 공기 표면(123) 모두에서 전반사(TIR)의 결과로서 트랩핑될 수 있다. 도 1b에 도시된 예시는 선택적인 내부 광 추출 층(135)과 광 산란을 통해 유리 대 ELEL 표면(124)에서의 TIR을 감소시키는 전술한 외부에 위치한 광 추출 피쳐(150)를 제공한다. 외부에 위치한 광 추출 피쳐(150)가 광을 유리 기판(140)으로부터 공기로 빠져나가게 하기 때문에 광은 오직 ITO/유리 인터페이스(122)에서 TIR의 결과로서 트랩(trap)될 수 있다. 광을 산란시킴으로써 유리 대 ELEL 표면(122)에서 TIR을 감소시키기 위해, 선택적인 ILEL(135)이 도입될 수 있다. 도 1c는 내부 광 추출 층(ILEL)이 투명 전도성 산화물(TCO) 층에 인접하게 존재하는 대안 디자인을 제공한다. 도 1c의 디자인에서, ILEL은 TCO-공기 인터페이스의 인터페이스에서 반사될 광의 양을 감소시킨다.

본 발명은 OLED 장치의 광 출력을 개선하기 위한 새로운 디자인을 포함한다. 광 산란은 TCO 층에서의 불연속점의 도입을 통해 개선된다. 본원에 사용된, 불연속점은 TCO 층과 다른 굴절률을 가진 TCO 층 내의 하나 이상의 영역을 의미한다. 불연속점은 원뿔, 실린더, 직사각형, 구, 삼각 프리즘 등과 같은, 채널 또는 다면체 같은, TCO 층 내의 공동(void), 입자, 또는 기하 형상을 포함할 수 있다. 채널은 시트(sheet)의 전체 길이에 형성될 수 있으며 시트의 일부일 수 있고 또는 전체 시트 길이에 대해 1㎛ 내지 100 ㎛ 길이를 가질 수 있다.

도 2a는 다수의 채용된 불연속점을 가진 OLED 층(120)에 인접한 TCO 층(130)의 측면도이다. 불연속점(331, 337)은 OLED-TCO 인터페이스와 접촉하며 TCO 층으로 부분적으로 들어가며 각각은 대체로 평평한 바닥 표면을 가진다. 불연속점(333)은 OLED-TCO 인터페이스와 접촉하며 부분적으로 TCO 층으로 들어가며, 그러나 광 출력에 도움이 될 수 있는 만곡된 바닥 표면을 갖는다. 불연속점(335)은 상부 인터페이스에 하나 그리고 바닥 인터페이스에 하나로 공간적으로 분리된 두 개의 불연속점을 포함한다. 불연속점(339)은 TCO 층을 완전히 통과한다. 불연속점이 특정 형상과 에지로 보여지지만, 또한 광 출력을 최적화하기 위해 필요한 임의의 그리고 가능한 모든 대안의 형상을 포함할 수 있다.

도 2b를 다시 참고하면, 도면은 TCO(130)의 불연속점(341)이 OLED 층(120)으로부터 좁아지는 테이퍼진 형상을 갖는 단면의 다른 실시예를 나타낸다. 도 2c를 참고하면, 유사한 테이퍼진 불연속점이 도시되고, 상기 불연속점(341)은 TCO 층(130)을 완전히 횡단하고, 다른 예시의 실시예(343)는 OLED-TCO 인터페이스와 접촉하지만, TCO 층을 오직 부분적으로 횡단한다. 도 2d는 불연속점이 전체 TCO 층을 선택적으로 횡단할 수 있고, 서로 인접하게 도시되지만, 보이는 것보다 멀리 이격될 수 있는, 톱니 형상의 단면(345)을 취하는 다른 대안을 제공한다.

본원에 개시된 제품에 사용된 투명 전도성 산화물은 본질적으로 임의의 TCO 재료를 포함할 수 있다. 예시의 TCO 재료는 인듐 주석 산화물(ITO), 불소 도핑된 주석 산화물(fluorine doped tin oxide), 알루미늄 도핑된 아연 산화물, 바륨 주석산염(barium stannate), 바나듐산스트론튬(strontium vanadate), 바나듐산칼슘(calcium vanadate) 등을 포함한다. 투명 전도성 산화물 그 자체는 아니지만, 일부 실시예에서 또한 사용될 수 있거나 또는 투명 전도성 층을 포함하는 비교할만한 재료는 폴리(3,4-에틸렌디옥시티오펜(ethylenedioxythiophene)), 카본 나노튜브(carbon nanotubes), 그라핀(graphene), 및 금속 그리드와 같은 전도체 폴리머, 메쉬, 및 필름을 포함한다.

본원에 사용된 TCO 층은 TCO 층을 활용하는 전기 장치에서 통상적으로 보이는 두께를 일반적으로 가질 수 있다. TCO 층의 두께는 기판 또는 ILEL의 표면 거칠기의 함수일 수 있으며, 또는 불연속점의 원하는 크기의 함수일 수 있다. 예를 들어, TCO 층은 10 nm ≤ t_TCO ≤ 2 ㎛의 두께(t_TCO), 또는 50 nm ≤ t_TCO ≤ 2 ㎛, 100 nm ≤ t_TCO ≤ 1 ㎛, 30 nm ≤ t_TCO ≤ 200 nm, 200 nm ≤ t_TCO ≤ 1 ㎛, 또는 200 nm ≤ t_TCO ≤ 700 nm의 두께를 가질 수 있다.

TCO 층의 굴절률(η_TCO)은 재료의 함수이다. 광 출력을 개선하기 위해, 불연속점은 TCO 층과 다른 굴절률(η_V)을 가질 필요가 있다. 일부 실시예에서, η_TCO 및 η_v사이의 절대차는 다음과 같다:

|η_TCO-η_v| ≥ 0.05

도 3a-3c는 TCO 층으로 불연속점을 포함시키는 예시의 실시예를 제공한다. 도 3a에 도시된 바와 같이, OLED(200)는 투명 기판(240), 적어도 하나의 투명 전극(230), 불연속점(341), 유기발광재료 스택(220, organic light emitting material stack), 및 반사 전극(210)을 포함할 수 있다. 적어도 하나의 투명 전극(230)은 투명 기판(240)에 배치될 수 있다. 유리와 같은 투명 기판(240)은 텍스쳐(281)를 가지거나 또는 텍스쳐를 가지지 않을 수 있으며, 선택적인 외부 광 추출 층(250)을 가질 수 있다. 유리 텍스쳐(281)는 무작위 또는 구조화될 수 있다. 유리 텍스쳐(281)는 최소 폭(282)을 가진 체 패턴화될 수 있다. 유리 텍스쳐는 전기적 저하를 최소화하기 위해 패턴화될 수 있다. 도 3a의 실시예에서, 유기 발광 재료 스택(220)의 적어도 한 부분은 투명 기판(240)에 배치될 수 있다.

하나 이상의 층에 대한 패턴화는 종래 기술에 일반적으로 공지된 증착(deposition) 및 패터닝 공정(patterning processes)에 의해 달성될 수 있다. 증착 공정은 화학 기상 증착(CVD, chemical vapor deposition), 플라즈마 강화 CVD, 원자 층 증착(atomic layer deposition), 스핀 코팅(spin coating), 화학 용액 증착(chemical solution deposition), 딥 코팅(dip coating), 진공 열 또는 레이저 증착, 화학 반응 또는 교차 중합(polymerization), 분자선 에피턱셜(molecular beam epitaxy)을 포함하는 물리적 기상 증착, 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition), 음극 아크 증착(cathodic arc deposition), 및 전기수력학적 증착(electrohydrodynamic deposition)과 같은, 통상적인 박막(thin film) 증착 공정, 잉크젯 프린팅과 같은 프린팅을 포함한다. 패터닝은, 광학 또는 포토리소그래피(photolithography)와 같은 리소그래피(lithography), 마스킹(masking), 마스킹 및 에칭, 마스킹 및 다중 층 증착, 층이 증착되는 투명 기판 상부로부터 또는 기판을 통한 층의 레이저 어블레이션(laser ablation), 스크린 프린팅, 잉크젯 프린팅, 레이저 열 프린팅, 미세접촉 프린팅과 같은 프린팅, 하나 이상의 층 또는 영역의 엠보싱, 라미네이션, 열 분해, 및 이들의 조합, 및 다른 방법과 같은 통상적인 공정을 통하여 상기 증착 공정 중 임의의 하나와 조합으로 달성될 수 있다.

기판은 OLED 디자인에 통상적으로 사용된 임의의 재료일 수 있다. 바닥 방출 OLED에서, 기판은 투명 재료이며 폴리머, 유리, 또는 유리 세라믹을 포함할 수 있다. 일부 실시예에서, 기판은 열 또는 화학적으로 템퍼링된 유리와 같은, 유리이다.

본원에 설명된 바와 같은 OLED는 OLED 스택의 임의의 다른 층과 함께 다양한 방출 및 전하 전달 층(emissive and charge transfer layers)을 포함한다. OLED 재료는 폴리머, 소형 분자, 및/또는 인광 재료일 수 있다. OLED 패터닝을 위한 통상적인 방법은 다양한 프린팅 방법과 같이 사용될 수 있다.

내부 광 추출 층(ILEL)은 장치로부터 광 추출을 증가시키도록 디자인된 TCO와 기판 사이에 위치한 재료의 다양한 부분 또는 전체 층을 포함한다. 이들은 무기 또는 유기 재료 또는 이들의 조합을 포함할 수 있다. 예를 들어, ILEL은 폴리실록산 매트릭스(polysiloxane matrix) 내에 루틸(rutile) 또는 실리콘 입자를 가진 폴리실록산 매트릭스(polysiloxane matrix)를 포함할 수 있다. 유사하게, 외부 광 추출 층(ELEL)은 장치로부터 광 추출을 증가시키도록 디자인된 TCO와 기판 사이에 위치한 다양한 부분 또는 전체 층을 포함한다. ELEL은 무기 또는 유기 재료 또는 이들의 조합을 포함할 수 있다.

캐소드/금속 반사기는 일반적으로 알려져 있으며 알루미늄, 구리, 또는 은과 같은 금속을 포함할 수 있고, 또는 일부 실시예에서, 투명 전도성 산화물을 포함할 수 있다.

OLED 광 방출 층(222)을 포함하는 유기 발광 재료 층(220)은, 일부 실시예에서, 불연속점으로 도입될 수 있으며 적어도 하나의 투명 전극(230)을 다수의 격리된 투명 전극(232)으로 선택적으로 분리할 수 있다. 전술한 것과 같이, 재료, 이 경우, OLED는 불연속점에서, TCO 층과 다른 굴절률을 가져야 한다. 일부 실시예에서, OLED 광 추출 층(222)은 수직 방향으로 (OLED 방출 층 두께로 정의된) 균일한 두께(280)를 가질 수 있다. OLED의 균일한 두께(280)는 통상적인 OLED 증착 방법에 대해 현실적일 수 있다. 일부 실시예에서, OLED 광 방출 층(222)이 투명 전극(230)으로 증착될 수 있기 때문에, OLED 광 방출 층(222)은 유리 텍스쳐(281)의 최소 폭(282)과 같은 (최소 OLED 텍스쳐 폭으로 정의된) 최소 OLED 텍스쳐 폭을 가질 수 있다.

다수의 격리된 투명 전극(232)은 유기발광 재료 스택(220)과 접촉할 수 있다. 다수의 격리된 투명 전극(232)은 패턴을 나타낸다. 금속과 같은, 반사 전극(210)은 투명 기판(240)에 대향할 수 있다. 반사 전극(210)은 도 3a 및 3b에 도시된 것과 같은 투명 전극 패턴으로 뒤집힌 사다리꼴의 비-평평한 것과 같은 상보적 패턴을 나타낼 수 있다.

도 3a에서 또한 볼 수 있는 것처럼, 선택적으로, 다수의 투명 전극(232)은 서로 평행할 수 있으며 불연속점(341)을 통하여 패턴을 형성할 수 있다. 격리된 전극(232)은 도 3a에 도시된 것처럼 특정 높이를 가진 사다리꼴 단면을 가질 수 있다. 단면의 벽의 각도는 다른 광학적 변수와 더불어 TCO 및 불연속점의 굴절률을 기초하여 광 추출을 위해 최적화될 수 있다. 도 4에 도시된 것처럼, 각도(507)(θ)는 단면의 벽 각도를 나타낸다. 일부 실시예에서, 벽 각도는 30도(°) 내지 90도이다. 일부 실시예에서, 벽 각도(θ)는 45도 내지 75도이다. 일부 실시예에서, 벽 각도(θ)는 90도보다 클 수 있다.

불연속점을 가진 다수의 격리된 투명 전극(232)은 광 추출을 개선할 수 있다. 투명 기판(240)은 선택적인 광 추출 피쳐(250)를 포함할 수 있다. 광 추출 피쳐(250)는 외부 광 추출 피쳐를 포함할 수 있다. 대안으로, 내부 광 추출 피쳐의 추가 층이 TCO 층(230)(및 기판(240)과 접촉하는 OLED 층(220))과 기판 층(240) 사이에 존재할 수 있다. 외부 광 추출 피쳐는 홈, 프리즘, 입자, 반구형 피쳐, 또는 다른 기하학적 피쳐 중 적어도 하나를 포함할 수 있다. 광 추출 피쳐(250)는 광 추출을 더욱 개선할 수 있다.

도 3b는 본 발명의 다른 실시예를 나타낸다. OLED(200)의 유기발광 재료 스택(220)은 발광 층(222)과 평탄화 층(226, planarizing layer)을 포함할 수 있다. 평탄화 층(226)은 캐리어 수송 가능한 층을 또한 포함할 수 있다. 평탄화 층은 패턴화된 투명 전도체(230) 이후 배치될 수 있고 TCO 층보다 굴절률을 가져야 한다. 평탄화 층은 스택 세부 사항에 따라 전도성일 필요가 있을 수 있다.

도 3c는 도 3a 및 3b에 대한 단순화된 대안이며, 여기서 불연속점(609)은 단독으로 재료(또는 공동(void))를 포함하고 OLED 층(120) 및 금속 반사기(110)는 대략 평면이다. 일부 실시예에서, 도 3c는 평탄화 층(226)이 오직 불연속점을 채우도록 두께가 제한되는 것을 제외하면, 도 3b 처럼 보일 수 있다.

작동 중, 도 3a 및 3b에 도시된 것처럼, 광원(201, light source)은 다양한 방향으로 광선(203, light rays)을 방출한다. 광선(203)이 금속 반사기(210)를 때리면, 이는 다시 광 방출 층(222)으로 반사될 것이다. 고 굴절률 재료로부터 저 굴절률 매체를 가진 인터페이스로의 광 입사는, θ_C=sin^-1(η₂/η₁)로 정의된, 임계각(θ_C)보다 큰 모든 입사각에 대해 전반사(TIR)를 격게 되며, 여기서 η₁ 및 η₂ 는 각각, 고 굴절률 및 저 굴절률 영역이다. 전반사된 광과 연관된 전자기장은 소산하는 정상파(evanescent standing wave)의 저-굴절률 영역으로 연장되지만, 이러한 필드의 강도는 인터페이스로부터의 거리에 따라 기하급수적으로 감소한다. 이러한 소산하는 존(zone) 내에 위치한 흡수 또는 산란하는 존재는, 통상적으로 하나의 파장 두께에 대해, TIR을 방해할 수 있고 인터페이스를 통해 광이 지나갈 수 있게 한다. 그러므로, 불연속점과 소산하는 파 사이의 상호작용의 양을 최적화하기 위해, 불연속점은 TCO 및 OLED 재료의 인터페이스에 또는 그 근처에 있을 필요가 있다.

도 5는 불연속점 형상 및 크기의 예시를 나타내는, OLED의 면의 평면도이다. 불연속점은 평면으로 볼 때, 원(345), 사각형(347), 직사각형, 선형(349, 351)을 포함하는 임의의 수의 형상을 가질 수 있으며, 채널의 경우, 채널은 (353)으로 도시된 것처럼 점점 넓어지거나 좁아지거나, 또는 (347)과 같이 점점 커짐으로써 치수가 변할 수 있다. 불연속점은 또한 만곡되거나 사인 곡선(355)일 수 있다. 일부 실시예에서, 불연속점의 크기 및 형상은 광 방출의 (방출 표면에 대략적으로 직교하게 위치된 보는 사람의 육안으로) 감지된 출력 또는 실제 출력을 균일하게 만들도록 디자인되거나 결정된다. 일부 실시예에서, 불연속점의 크기 또는 불연속점의 간격은 OLED의 면을 가로질러 일정하게, 선형, 비선형, 또는 지수 식으로 변화한다. 이러한 변화는 단일 방향으로(예를 들어, 간격 또는 불연속점이 OLED를 가로질러 한 방향으로 움직이면서 점점 커짐)일 수 있고, 또는 다중 방향(다중 방향의 기회 또는 동일한 방향으로 다중 변화, 예컨대, 중심 근처에서 지수적으로 더 커지고 가장자리 근처에서 더 작아지는, 일부 실시예에서, 중앙을 더 밝게 하거나 동일한 발광성 스크린을 중앙에서 더 어둡게 만드는 보는 사람의 지각력을 보상할 수 있음).

불연속점의 크기는 광 출력에 대해 변경되거나 또는 최적화될 수 있다. 일부 실시예에서, 인터페이스에서 불연속점의 전체 표면적은 50 % 이하를 포함한다. 일부 실시예에서, 인터페이스에서 불연속점의 전체 표면적은 20 % 이하를 포함한다. 불연속점은 OLED와 TCO 사이의 전기적 연결을 차단할 수 있기 때문에, 불연속점 바로 위의 재료로부터의 광 방출에 영향을 미칠 수 있다. 이러한 실시예에서, 광 출력은 인터페이스에서의 불연속점의 전체 표면적을 10 % 이하로 제한함으로써 최대화될 수 있다.

불연속점은 (345), (347), 및 (349)로 도시된 것처럼 분리되거나, 또는 (351), 및 (353)과 같이 연속적일 수 있다. 분리된 불연속점은 전류가 전체 TCO 층을 따라 흐를 수 있게 한다. 일부 실시예에서, (349)와 같은, 분리된 불연속점은 전류 흐름이 불연속점에 의해 최소로 영향을 받도록 정렬된다. 이는 전자를 흐르게 하기 위한 장벽 또는 영역을 형성하지 않도록 불연속점을 정렬하거나 성형함으로써 수행될 수 있다.

일부 실시예에서, 불연속점은 전기적으로 지연되거나 죽은 영역을 생성한다. 이러한 영역의 불연속점은 이들 주위의 TCO 영역보다 낮은 전도율을 가질 수 있다. 예를 들어, 불연속점의 전도율(σ_DSC)은 20 ℃에서 1x10^-3 S/m 이하, 20 ℃에서 1x10^-4 S/m 이하, 20 ℃에서 1x10^-5 S/m 이하, 20 ℃에서 1x10^-6 S/m 이하, 20 ℃에서 5x10^-7 S/m 이하, 또는 20 ℃에서 1x10^-7 S/m 이하일 수 있다. 일부 실시예에서, 20 ℃에서 1x10^-3 S/m ≤ σ_DSC ≤ 1x10^-25 S/m 이다. 일부 실시예에서, 20 ℃에서 1x10^-8 S/m ≤ σ_DSC ≤ 1x10^-25 S/m 이다. 일부 실시예에서, 20 ℃에서 1x10^-10 S/m ≤ σ_DSC ≤ 1x10^-25 S/m 이다. 일부 실시예에서, 20 ℃에서 1x10^-12 S/m ≤ σ_DSC ≤ 1x10^-25 S/m 이다.

일부 실시예에서, TCO 활성화 영역과 불연속점의 이격은 광 추출 효율에 영향을 미친다. 도 3a에 도시된 실시예의 평면도인, 도 6을 참고하면, 다수의 격리된 투명 전극(232)은 폭(W)으로 정의된 간격만큼 분리된다. 도면이 선 모양, 채널 유형의 불연속점으로 제공되고 있지만, 여기서 언어는 다른 형상/디자인으로 동일하게 적용될 수 있다. 일부 실시예에서, 폭(W)은, TCO 층(t_TCO)의 두께에, 약 2배 내지 200배, 2배 내지 100배, 2배 내지 500배, 2배 내지 25배, 4배 내지 10배, 또는 5배 내지 8배일 수 있다. 일부 실시예에서, 20 nm ≤ W ≤ 5 mm이다. 일부 실시예에서, 200 nm ≤ W ≤ 5 mm이다. 일부 실시예에서, 1 ㎛ ≤ W ≤ 1 mm이다. 일부 실시예에서, 1 ㎛ ≤ W ≤ 100 ㎛이다. 일부 실시예에서, 10 ㎛ ≤ W ≤ 1 mm이다. 일부 실시예에서, 폭(W)이 더 짧을수록, 효율 및 밝기가 향상된다. 일부 실시예에서, 폭은 TCO 층의 약 4 내지 6배 두께 정도로 최적화된다.

도 6을 다시 참고하면, 본 구조에서의 불연속점의 중심 사이의 피치(P), 또는 간격은 10 nm ≤ P ≤ 5 mm일 수 있다. 부가적으로, 각각의 투명 전극(232)은 특정 폭 간격(D)을 가질 수 있다. 일부 실시예에서, 1 ㎛ ≤ P ≤ 5 mm이다. 일부 실시예에서, 10 ㎛ ≤ P ≤ 1 mm이다. 일부 실시예에서, 1 ㎛ ≤ P ≤ 50 mm이다. 일부 실시예에서, 100 ㎛ ≤ P ≤ 50 mm이다. 일부 실시예에서, 1 ㎛ ≤ P ≤ 5 mm이다. 일반적으로, 피치(P)가 더 짧을수록, 효율 및 밝기가 더 향상된다. 폭에 대한 피치의 비율(P/W)은 10 내지 0.1, 5 내지 0.1, 2 내지 0.1, 0.5 내지 0.1, 5 내지 0.2, 5 내지 0.5일 수 있으며, 그러나, 일부 실시예에서, 비-패턴화된 기준으로서 동일한 밝기 수준을 얻을 필요가 있을 경우 패턴화된 효율에 대한 이점을 감소시킬 수 있는, 상당한 밝기 페널티를 피하기 위해, 통상적으로 약 0.1 이하이다.

OLED 효율은 밝기의 함수일 수 있다. 더욱 구체적으로, 효율 값은 OLED 디자인에 대해 더 높은 밝기에서 통상적으로 감소될 수 있다. 그러므로, 패턴화된-투명-전도체 OLED 효율 향상이 참조 (비-패턴화된) OLED에 대해 측정될 때, 임의의 낮은-밝기 샘플은, 효율 개선의 일부 (또는 모두)를 줄이는, 밝기를 유지하기 위해 더 높은 전압으로 작동되어야 한다.

폭(W)은 또한, 유리 텍스쳐 같은, 투명 기판 텍스쳐에 대한 제조 해상도에 의해 제한되거나, 또는, 최소 OLED 텍스쳐 폭과 유기발광 다이오드 층의 두께의 5배에 대한 합계보다 큰 (W)를 가짐으로써 텍스쳐를 가진 투명 기판에 대한 상당한 전기적 저하를 피함으로써 제한될 수 있다.

W > ~{5 x OLED 발광 층 두께 + 최소 OLED 텍스쳐 폭}

광 추출 효율의 향상(Enhancement of light extraction efficiency)은 다음과 같이 폭(W)과 피치(P)의 함수로 정의된다:

(1)

여기서, QE _patterned 은 본 발명의 패턴화된 OLED 디자인의 외부 양자 효율이고, QE _reference 는 참조 OLED 디자인의 외부 양자 효율이다. 밝기는 "전기적으로 죽은" 영역이 그 전류 전도 및 광 발생을 잃을 수 있기 때문에 효율만큼 크게 향상되지 않는다. 특히, 광의 향상은 다음과 같이 주어진 것과 같이 효율 향상보다 작을 것이다.

(2)

QE 향상이 앞서 제안된 내부에 위치한 광 추출 피쳐의 것과 질적으로 다르다는 것을 모델링(Modeling)이 보여준다. 특히, 참조에 대한 QE 및 앞서 제안된 내부에 위치한 광 추출 피쳐는 TIR에 의해 방지되지 않는 표면으로부터 추출만을 포함할 수 없다, 즉,

(3)

여기서, "scattering(산란)"은 광 산란의 양이다. "scattering"은 기준 경우에 대해 무시할만 하다. "scattering"은 앞서 제안된 내부에 위치한 광 추출 피쳐(즉, 평탄화 층)에 대해 충분하며, 하나 이상의 산란 이벤트가 발생한 후 TIR을 방지함으로써 향상된 광 추출 확률을 야기한다. 패턴화된 OLED의 이러한 발명에 대해,

(4)

여기서, (전기적 제약에 의한 충격에 제한되는) 산란 강화 메커니즘은 도 3에 도시된 것과 같은 (전기적 제약에 의한 충격에 제한되는) 에지 추출 메커니즘(edge extraction mechanism)의 도입에 의해 보충된다. 패턴 폭(W) 및 피치(P)의 변수에 대한 유한한 값은 기준에 대한 Probability _Surface 기여도를 약간 감소시키지만, Probability _Edges 항은 상당히 많은 광을 추출할 것으로 예상된다.

모델링은 2배 이상의 광 추출 개선을 갖춘 실시예를 예측하는데 사용될 수 있다. 모델은 3배 이상의 광 추출 개선까지를 가진 실시예를 예측하는 상응하는 결과와 함께 설명될 수 있다. 도 3은 이 개념의 평면도를 나타낸다. "ITO"는 도 2a의 격리된 투명 전극(232)에 따른 패턴화된 투명 전도체 영역을 나타낼 수 있다. "표면(Surface)" 영역은 광 추출이 참조 및 다른 앞서 제안된 향상된 광 추출 접근법에서 일어나는 곳일 수 있다. 패턴의 "전기적으로 죽은" 영역은 ITO를 갖지 않는다, 그러나 각각의 "에지(edge)" 근처에서 추가적인 광 추출 메커니즘을 가능하게 한다. 전류 전도의 부족은 불활성 개방 회로를 야기하기 때문에 "전기적으로 죽은" 영역을 가짐으로써 어떤 전기적인 패널티도 도입되지 않는다.

패턴화된 OLED를 야기하는 상응하는 모델은 도 7a-7c에 도시된다. 도 7a-7c는, 각각의 "에지"를 때리는 광이 100 % 완전히 추출된다고 가정하는, 도 6에 도시된 본 발명의 수직-패턴 실시예에 대한 외부 양자 효율(QE), 효율 향상, 및 밝기 향상의 모델 예측을 나타낸다. 도 7a는 수직 패턴화된 실시예(선 A) 대 광 추출 층 있는 참조(선 B) 및 광 추출 층이 없는 참조(선 C)에 대한 외부 양자 효율(QE)의 모델 결과이다. 도 7b는 참조에 대한 도 7a의 수직 패턴화된 실시예에 대한 외부 효율 향상의 모델 결과로서, 선 D = (선 A / 선 B), 선 E = (선 A / 선 C)이다. 도 7c는 참조에 대해 수직 패턴화된 실시예에 대한 외부 밟기 향상의 모델 결과이며, 선 F = (본 발명의 실시예의 밝기) / (광 추출 피쳐를 가진 참조의 밟기)이며, 선 G = (본 발명의 실시예의 밝기) / (광 추출 피쳐가 없는 참조의 밝기)이다. "QE 참조 W/O 광 추출" 곡선(선 C)은 도 1a에 도시된 유리 표면에 외부 광 추출 피쳐가 없는 참조 케이스를 나타내고, 도 1b에 도시된 유리 표면 상에 외부 광 추출 피쳐가 있는 참조 케이스에 대한 "QE 참조 W/광 추출" 곡선(선 B)보다 1.5배 더 낮게 모델링되었다. 도 7b 및 7c를 참고하면, 피치 값 감소가 에지 추출 메커니즘으로부터의 더 큰 기여의 결과로서 2배 이상(즉, ~3배까지)까지 상응하는 효율 및 밝기 향상을 높인 것을 볼 수 있다. 일부 실시예에서, 효율 또는 밝기 향상은 동일한 OLED 구조를 가지지만, 광 추출 구조와 TCO 패터닝이 없는, 참조 장치를 포함하는 참조 장치와 비교할 때, 1.5배, 1.8배, 2.0배, 2.2배, 2.5배, 2.7배, 또는 3배 이상이다. 더 높은 강화 값을 얻기 위해 피치 값을 더 줄이는 것은 피치가 OLED 두께에 도달함에 따라 (장치 제조 실용성 및 모델 예측 정확성의 이유로) 달성할 수 있는 것으로 고려되지 않는다. 일부 케이스에서, 피치가 OLED 두께에 약 5배 내지 약 20배, 약 5배 내지 약 15배, 약 8배 내지 약 12배 이하가 되는 것은 비실용적이거나 바람직하지 않다.

모델은 수직 줄무늬 패턴이지만, 다른 패턴도 가능한, 패턴으로 구성된 도 6의 본 발명의 실시예에 상응하는 결과이다. 어떤 패턴이 최적인지는, (1) 예컨대, 한계가 절대 밝기, 전기 효율 등과 같은, 특정 소비자 장치 적용의 적용을 제한하는 성능 요건, 및 (2) OLED 장치 디자인 및 투명 전도체 시트 저항과 같은 재료 특성에 따른다. 많은 소비자 장치 적용을 위한 최적 실시예를 얻기 위해 예상되는 세트의 패턴을 발생하기 위해, 폭(W)을 가진 불연속점의 수직 줄무늬 패턴은 수평 방향의 성분을 가진 물결 모양을 또한 포함하도록 일반화된다. 도 8a는 예시의 물결 곡선(원형)을 나타내며, 이는 사인 곡선형(sinuosity) 특징을 가진 것으로 나타낼 수 있다. 도 8b는 사인 곡선 형태의 격리된 투명 전극의 예시를 또한 나타낸다. 사인 곡선의 크기는 사인 곡선형 지수(sinuosity index)(SI)로 정량적으로 정의된다. 사인 곡선형 지수는 (곡선을 따른) 곡선을 이루는 길이와 곡선의 말단점들 사이의 유클리드 거리(Euclidean distance)(직선)의 비율로 정의될 수 있다. 각각의 소비자 장치 적용은 특정한 적용 필요성에 대한 최적의 이점을 제공하는 SI 값을 갖도록 예상된다. 예컨대, SI를 가진 도 6의 수직 패턴 또는 직선 패턴과 같은, 낮은 SI 값은 약 1이며, 효율 제한된 및/또는 (더 높은 SI로부터의 투명 전도체 전도 경로에 대한 물결 모양 증가가 증가된 옴 전도 손실(Ohmic conduction loss)로부터의 효율 저하를 초래하기 때문에 바람직하지 않은) 넓은 면적을 가진 소비자 장치 적용에 대해 통상적으로 최적화될 수 있다. SI를 가진 도 8a의 예시의 원형과 같은, 높은 SI 값은 약 ½Π이며, 통상적으로 밝기-제한되거나 및/또는 작은 면적을 가진 소비자 장치 적용에 대해 최적화될 수 있다. 사인 곡선형 격리된 투명 전극은 1 < S_TE ≤ ½Π의 사인 곡선형 지수(S_TE)를 가질 수 있다. 일부 실시예에서, 1.1 ≤ S_TE ≤ ½Π이다. 일부 실시예에서, 1.1 ≤ S_TE ≤ 1.4이다. 일부 실시예에서, 1.1 ≤ S_TE ≤ 1.3이다. 이러한 물결무늬는 잠재적으로, 방출된 광의 외관적인 모습을 변형시키는 것과 같은, 다른 목적을 위해 활용될 수 있다. 물결무늬는 전류 집중을 최소화하는데 도움을 줄 수 있다. 파동 곡선 영역은 이상적인 한계에 더 가깝게 광 추출을 더욱 향상하기 위해 패턴화된 유리 표면 텍스쳐링을 포함할 수 있다.

예시

설명된 접근법을 조사하기 위해, 실험적인 제조 및 측정 단계가 수행된다. 제조 단계는 OLED 광학적 대리 구조(OLED optical surrogate structures)를 생산하는 단계로 구성되고, OLED 광학적 대리 구조는 (1) 완전한 장치보다 제조 및 테스트가 더 쉽고, (2) 임의의 전기적 저하 정보 없이, 오직 광학 장치 거동에 대한 추정치를 제공하는, 완전한 OLED 전기-광학 장치와는 다를 수 있다. 광학적 대리 제조는 참조 및 패턴화된 투명 전도체 디자인 모두를 포함하여 참조 케이스가 임의의 실험 제조 및/또는 측정 문제를 식별하는데 도움을 줄 수 있다. 측정 단계는 자외선 소스를 가진 광학 조명과 카메라로 이미지를 캡처하는 단계로 구성된다.

도 9는 패턴화된 투명 전도체 광학적 대리 실험의 디자인을 나타낸다. 중앙의 "노출 유리" 영역은 투명 전도체 ITO의 추가 패터닝을 나타내며 길이 단위는 인치이다. 투명 전도체의 추가 패터닝은 중간의 약 5 mm 너비 섹션이다. 패터닝은 잔여 마스킹 테이프 접착제로부터 적은 양의 오염물을 도입하는 것으로 판명된, 간단한 마스킹 테이프 접근에 의해 달성되었다. 양적인 광 추출 효율이 평가되지는 않았지만 이러한 샘플에 대한 조명 데이터가 수집되었다. 도 10은 도 9에 도시된 것과 유사한 패턴화된 투명 전도체 디자인으로 제조된 4개의 상이한 샘플의 출력을 나타낸다. 샘플 (101)은 TCO가 패턴화된 약 15-18 mm에서 비조명 영역을 갖는다. 그러나, 모든 다른 샘플들 (103, 104, 및 106)은 패턴화된 영역에서 증가된 광 강도를 나타냈다.

도 11은 추가 샘플들을 제공하고, 샘플 중 두 개(102, 105)가 도 9에 도시된 패턴화된 투명 전도체 디자인으로 제조되고 샘플 중 하나(107)가 참조 디자인으로 제조된다. 일련번호(102), (105)의 샘플들은 도 9에 도시된 패턴화된 투명 전도체로 제조된 광학적 대리에 대해 예상된 이미지를 나타낸다. 일련번호 (107)로 표시된 샘플은 분광계의 교정 또는 대칭으로 인한 잠재적 측정 문제를 최소화하기 위해 포함된, 추가 참조이다. 도 11은 샘플의 수직 슬라이스를 따라 얻어진 원자재의(raw) 강도 데이터를 나타낸다. 동일한 참조 샘플이 사용되더라도 오른쪽 측면의 강도 데이터 사이에는 뚜렷한 차이가 있다. 이들 차이는 측정에 관련되며 교정 정보를 제공하는데 사용되어 도 11 주요 관심의 왼쪽 측면 강도 곡선에서의 측정 에러의 최소화를 가능하게 한다. 여기에 도입된 교정 과정은 수평 및 수직 축 모두의 독립적인 스케일링(scaling)을 활용한다. 수평 스케일링 교정은 데이터 포인트 시프트(shift)가 광 추출 향상을 추정하는데 사용되지 않기 때문에 이러한 분석 내에서 중대하게 고려되지 않을 수 있다. 그러나, 수직 스케일링은 광 추출 향상 요소가 이 축 스케일링과 직접 스케일되기 때문에 이러한 분석 내에서 중대하게 고려된다.

도 12는 샘플(107)에 대한 광 추출 추정과 함께, 수평 및 수직 스케일링 결과를 나타낸다. 수평 스케일링 시프트는 오른쪽 측면 참조 결과의 선두 및 선미 에지와 수동으로 일치시켜 얻어졌다. 수직 스케일링 시프트를 결정하는 것은 표준화된 오른쪽 측면 참조가 1.0의 표준화된 강도를 야기하는 계산에 의해 자동으로 얻어진다. 샘플(102, 105)에 대한 왼쪽 측면 결과에서 보여진 향상 요소는 1.2배, 1.4배, 및 2.0배에 상응한다. 2.0배 피크(peak)는 도 9의 향상된 광 추출의 성공을 나타내기 위해 언급된 예상 피크일 수 있으며, 제한된 해상도(resolution)가 있기 때문에 2.0배보다 실제로 더 높을 수 있으며 그러므로 최고 피크가 누락되었을 수 있고, (2) 5 mm 너비의 ITO의 의도적인 유리 텍스쳐링이 패턴화된 영역을 제거하지 않았다. 결과는 이러한 방식의 투명 전도체를 패터닝하는 것으로부터 광 추출의 상당한 증가가 있다는 것을 강하게 암시한다.

이러한 패터닝이 참조 디자인이 아닌 임의의 피쳐를 도입하지 않기 때문에 전기적 및 작동 수명 저하는 보이지 않으며 예상되지 않는다. 패턴 디자인의 물결 무늬는 단일의 잘 알려진 변수(즉, 사인 곡선형 지수)에 의해 설명될 수 있다. 3배의 광 추출 향상은 달성될 것으로 예측된다. 2배의 광 추출 향상은 대리의 패턴화된 전도체 에지에서 관찰된다. 2배 이상의 향상은 패턴화된 투명 전도체 영역 및/또는 ILEL 또는 ELEL 층에서의 추가 유리 텍스쳐링을 통해 얻어질 수 있다.

특정 실시예를 참고하여 본 발명의 주제를 상세하게 설명하여, 본원에 개시된 다양한 세부 사항은 특정 요소가 본 발명의 명세서에 첨부된 도면들 각각에 나타내는 경우에도, 이러한 세부 사항이 본원에 설명된 다양한 실시예의 본질적인 구성요소인 요소와 관련 있음을 나타내려는 것은 아님을 알아야 한다. 예를 들어, 도 3a 및 3b는 단지 본 발명의 하나의 실시예에 따른 OLED(200)의 층 구조의 개략도이다. 다양한 OLED 구조가 본원에서 고려되며, 그 구조적 상세가 본 명세서, 첨부된 도면, 및 첨부된 청구항으로부터 편리하게 수집될 수 있다. 도 3a 및 3b는 설명의 목적으로 제시된 것이며 본원에 설명된 다양한 관점 각각이 본원에 고려된 다양한 실시예의 필수 부분임을 가정하도록 의도된 것은 아니다.

이곳에 첨부된 청구항은 본 발명의 폭넓음의 유일한 표현 및 본원에 개시된 다양한 실시예의 상응하는 범주로서 간주되어야 한다. 또한, 첨부된 청구항에서 정의된 본 발명의 범주를 벗어나지 않고 수정 및 변형이 가능함은 명백하다. 더욱 구체적으로, 본 발명의 일부 관점이 바람직하거나 또는 특히 바람직한 것으로서 본원에 식별되었지만, 본 발명이 이러한 관점에 반드시 한정되지 않음을 고려된다.

하기의 청구항 중 하나 이상은 용어 "여기서(wherein)"를 이어지는 구로서 활용한다는 것을 유의해야 한다. 본 발명을 정의하기 위해, 이 용어가 구조의 일련의 특징을 기술하기 위해 사용되는 조정 가능한 이어지는 구로서 청구항에 도입되며 더욱 일반적으로 사용된 조정 가능한 전제부 용어 "포함하는"과 같은 유사한 방식으로 해석되어야 함을 유의해야 한다.

본원에서 "적어도 하나"의 구성요소, 요소 등의 설명은 문구 "한(a)", 또는 "하나(an)"의 대안 사용이 단일 구성요소, 요소, 등에 제한되어야 한다는 추론을 생성하는데 사용되지 않아야 함을 유의해야 한다.

본원에서 특정 특성을 구현하거나, 또는 특정 방식으로 기능하도록 특정 방법으로 "구성되는" 본 발명의 구성요소의 설명은 의도된 용도의 설명에 반대되는 것과 같은, 구조적 설명이라는 것을 또한 유의해야 한다. 더욱 구체적으로, 본원에서 구성요소가 "구성되는" 방식에 대한 참조는 구성요소의 현존하는 물리적 조건을 나타내며, 그 자체로 구성 요소의 구조적 특징의 명확한 설명으로 간주되어야 한다.

본 발명은 제한된 수의 실시예와 관련하여 설명되었지만, 본 발명의 이점을 갖는 당업자는 개시된 바와 같은 본 발명의 범위를 벗어나지 않는 다른 실시예가 고안될 수 있다는 것을 이해할 것이다. 따라서, 본 발명의 범위는 첨부된 청구 범위에 의해서만 한정되어야 한다.

Claims

대체로 평면의 기판;
제1 표면 및 제2 표면을 가진 적어도 하나의 대체로 평면의 투명 전극 층;
제1 표면 및 제2 표면을 가진 선택적인 대체로 평면의 내부 광 추출 층(ILEL), 여기서, 상기 선택적인 내부 광 추출 층은 상기 평면의 ILEL의 제1 표면이 상기 투명 전극의 제2 표면과 접촉하도록 상기 평면의 기판과 투명 전극 사이에 위치함;을 포함하고,
상기 투명 전극 층은 굴절률(η_tco)을 가진 중단된 투명 전도성 산화물 구조를 포함하고, 여기서, 상기 투명 전도성 화합물 구조는 투명 전도성 산화물 층의 적어도 제1 표면과 접촉하는 적어도 하나의 불연속점을 가지며;
상기 불연속점은 굴절률(η_v)을 가진 재료를 포함하고, 여기서, 불연속점이 투명 전극 층에서의 도파관 효과를 감소시키기 위해 산란 위치로서 작용하도록 |η_v _-η_tco| ≥ 0.05이고, 불연속점은 20 ℃에서 1x10^-3 S/m 이하의 전도율을 갖는, 제품.
청구항 1에 있어서,
상기 불연속점은 투명 전도성 산화물 층의 제1 및 제2 표면 모두와 접촉하는, 제품.
청구항 1 또는 2에 있어서,
상기 불연속점은 채널, 다면체, 또는, 채널 또는 다면체의 그리드를 포함하는, 제품.
청구항 1 내지 3 중 어느 한 항에 있어서,
상기 불연속점은 폭, 길이, 및 깊이를 가지며, 상기 폭은 투명 전도성 산화물의 두께에 적어도 5배인, 제품.
청구항 4에 있어서,
상기 폭은 TCO 층의 두께(t_TCO)의 2배 내지 200배인, 제품.
청구항 4 또는 5에 있어서,
상기 제품은 둘 이상의 불연속점을 가지고, 불연속점의 중심 사이의 간격은 피치(P)이며, 상기 피치는 10 nm ≤ P ≤ 5 mm인, 제품.
청구항 6에 있어서,
상기 피치에 대한 폭의 비율이 < 0.2인, 제품.
청구항 7에 있어서,
상기 피치에 대한 폭의 비율이 < 0.1인, 제품.
청구항 1 내지 7 중 어느 한 항에 있어서,
불연속점을 포함하는 상기 투명 전도성 산화물의 제1 표면의 전체 표면적은 50 % 이하인, 제품.
청구항 9에 있어서,
불연속점을 포함하는 상기 투명 전도성 산화물의 제1 표면의 전체 표면적은 10 % 이하인, 제품.
청구항 1 내지 10 중 어느 한 항에 있어서,
상기 불연속점은 불연속점의 맞은편의 영역을 전기적으로 분리하는 패턴을 형성하는, 제품.
청구항 1 내지 11 중 어느 한 항에 있어서,
|η_v _-η_tco|는 0.1 - 1.0인, 제품.
청구항 12에 있어서,
600nm에서, 1 ≤ η_v ≤ 2.6인, 제품.
청구항 1 내지 13 중 어느 한 항에 있어서,
600nm에서, 1.4 ≤ η_tco ≤ 2.1인, 제품.
청구항 1 내지 14 중 어느 한 항에 있어서,
상기 불연속점은 20 ℃에서 1x10^-5 S/m 이하의 전도율을 갖는, 제품.
청구항 4에 있어서,
상기 폭 및 깊이는 벽에 의해 정의되고, 상기 (θ)는 30°< θ ≤ 90°인, 제품.
청구항 16에 있어서,
상기 각도는 45°< θ ≤ 85°인, 제품.
청구항 1 내지 17 중 어느 한 항에 있어서,
상기 적어도 하나의 불연속점은 패턴을 형성하는, 제품.
청구항 18에 있어서,
상기 패턴은 일련의 채널 또는 다면체로 형성되는, 제품.
청구항 18에 있어서,
상기 패턴은 적어도 하나의 채널을 포함하고, 상기 채널은 1 < S_TE ≤ π/2의 사인 곡선형 지수(S_TE)에 의해 정량화되는, 제품.
청구항 1 내지 20 중 어느 한 항에 있어서,
상기 투명 전도성 산화물 층은 500 nm 이하의 두께를 갖는, 제품.