KR20180119096A - Method for manufacturing inspection device - Google Patents
Method for manufacturing inspection device Download PDFInfo
- Publication number
- KR20180119096A KR20180119096A KR1020180006093A KR20180006093A KR20180119096A KR 20180119096 A KR20180119096 A KR 20180119096A KR 1020180006093 A KR1020180006093 A KR 1020180006093A KR 20180006093 A KR20180006093 A KR 20180006093A KR 20180119096 A KR20180119096 A KR 20180119096A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive particles
- conductive
- particles
- predetermined pattern
- adhesive film
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
본 기술은, 웨이퍼, 칩, 패키지 등의 전자 부품의 검사 지그의 제조 방법에 관한 것이다.The present technology relates to a method of manufacturing an inspection jig for electronic components such as wafers, chips, packages, and the like.
현재, 웨이퍼 레벨에서의 반도체 장치의 전기 특성 평가는, 프로브 카드를 이용하여, 웨이퍼의 표면이나 이면에 형성된 도전 패드나 범프에, 직접 프로브를 접촉시켜 실시하고 있다(예를 들어, 특허 문헌 1 참조).Currently, evaluation of electrical characteristics of a semiconductor device at a wafer level is carried out by directly contacting probes with conductive pads or bumps formed on the front surface or back surface of the wafer using a probe card (see, for example, Patent Document 1 ).
이 방법에 의하면, 패키지 전이나 삼차원 실장 전의 검사가 가능해진다.According to this method, inspection before the package or before the three-dimensional mounting becomes possible.
그러나, 웨이퍼의 패드 표면의 산화막을 제거하기 위해서, 표면에 상처를 내어 프로브 검사를 실시하기 때문에, 검사 합격품을 실장한 후에, 검사에 기인하는 손상에 의해 불합격품을 발생시키는 경우가 있다. 또 패드 사이즈가 작아짐에 따라, 범프 형성이나 실장시의 오류의 원인이 되는 검사시의 상처의 영향이 커진다. 특히 근래에는, 반도체칩의 파인 피치화가 점점 진행되고 있기 때문에, 검사시의 상처는 점점 큰 문제가 된다.However, in order to remove the oxide film on the pad surface of the wafer, scratches are made on the surface of the wafer to conduct probe inspection. Therefore, there is a case where an unacceptable product is generated due to damage caused by the inspection after mounting the inspection acceptance product. Also, as the pad size becomes smaller, the influence of scratches at the time of inspection, which causes errors in bump formation and mounting, increases. Particularly in recent years, since the fine pitch of a semiconductor chip is progressively increasing, scratches at the time of inspection become increasingly serious.
베어 칩이나 패키지에 대해서는, 러버 커넥터를 이용한 핸들러 테스트가 행해지고 있다. 검사 프로브 시트가 되는 러버 커넥터로는, 예를 들어, 자장 배향시킨 도전성 입자를, 일래스터머 시트의 두께 방향으로 관통하도록 배치한 이방성 도전 시트가 제안되어 있다(예를 들어, 특허 문헌 2 참조).For a bare chip or package, a handler test using a rubber connector is performed. As an example of a rubber connector serving as a test probe sheet, there has been proposed an anisotropic conductive sheet in which conductive particles having magnetic field orientation are arranged so as to penetrate in the thickness direction of the one-starter sheet (see, for example, Patent Document 2) .
특허 문헌 2에 기재된 검사 프로브 시트는, 고무 탄성 일래스터머 수지 중에 도전성 입자를 자장 배향시킬 때에 면내 방향으로 도전성 입자가 연결되어 버리기 때문에, 파인 피치로의 대응이 어렵다. 또, 내구성을 향상시키는 목적으로 주위를 둘러싸도록 프레임이 붙어 있지만, 프레임 내측의 일래스터머 수지는 열팽창에 의해 신축하기 쉬운 물질이기 때문에, 내구성 저하의 문제나, 접점 어긋남(위치 어긋남)에 의한 검사 오류의 원인이 된다. 특히, 히트 사이클 시험 등에 있어서의 위치 어긋남은 치명적이고, 향후의 더 나은 파인 피치화에 있어서는, 대응이 어려워진다.In the test probe sheet described in Patent Document 2, conductive particles are connected in the in-plane direction when the conductive particles are oriented in the magnetic field direction in the elastomeric rubber elastomer resin, so that it is difficult to cope with the fine pitch. In addition, although the frame is attached so as to surround the periphery for the purpose of improving the durability, the one-raster molding resin on the inner side of the frame is a substance which is likely to expand and contract due to thermal expansion. Therefore, there is a problem of durability deterioration, It causes an error. Particularly, the positional deviation in the heat cycle test and the like is fatal, and it becomes difficult to cope with a future fine pitch.
또, 일반적으로 일래스터머 수지 중에 도전성 물질을 배치하는 러버 커넥터는, 파인 피치가 되는 커넥터의 제조는 어렵고, 예를 들어, 200㎛P 이하 레벨의 검사용 커넥터는 제조하기 어려운 상황이다. 이로 인해, 조립 후의 패키지에 대해 검사를 실시하고 있는 것이 실정이며, 결과적으로 수율이 극단적으로 악화되어, 가격을 저감할 수 없는 요인으로 되어 있다.In general, it is difficult to manufacture a connector having a fine pitch in a rubber connector in which a conductive material is disposed in a raster resin, and for example, a connector for inspection at a level of 200 占 퐉 or less is difficult to manufacture. As a result, the package is inspected after the assembly, and as a result, the yield is extremely deteriorated, which is a factor that the price can not be reduced.
본 기술은, 상기 서술한 과제를 해결하는 것이며, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그의 제조 방법을 제공한다.The present invention solves the above-described problems and provides a method of manufacturing an inspection jig capable of handling at a fine pitch without damaging an object to be inspected at the time of inspection of electrical characteristics.
본 기술의 발명자들은, 열심히 검토를 행한 결과, 소정의 패턴으로 배치된 도전 입자를 중첩시켜 위치 맞춤하고, 복수의 접착 필름을 적층시킴으로써, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 제조 가능한 것을 찾아냈다.The inventors of the present invention have conducted intensive studies and have found that when conductive particles arranged in a predetermined pattern are overlapped and aligned and a plurality of adhesive films are laminated, the inspection object is not damaged at the time of inspection of electrical characteristics, It is possible to manufacture a test jig capable of coping with the problem.
즉, 본 기술에 따르는 검사 지그의 제조 방법은, 도전 입자가 소정의 패턴으로 배치된 접착 필름을 제작하는 제작 공정과, 상기 소정의 패턴으로 배치된 도전 입자를 중첩시켜 위치 맞춤하고, 복수의 접착 필름을 적층시키는 적층 공정을 갖는다.That is, a manufacturing method of a test jig according to the present invention is a manufacturing method of a test jig, comprising: a manufacturing step of producing an adhesive film in which conductive particles are arranged in a predetermined pattern; a step of aligning and aligning conductive particles arranged in the predetermined pattern; And a lamination step of laminating the film.
또, 본 기술에 따르는 검사 지그는, 도전 입자가 소정의 패턴으로 배치된 복수의 접착 필름이 적층된 적층체와, 상기 소정의 패턴으로 배치된 도전 입자가 상기 적층체의 두께 방향으로 연쇄된 복수의 도전부를 구비한다.The inspection jig according to the present technology includes a laminate in which a plurality of adhesive films in which conductive particles are arranged in a predetermined pattern are laminated and a plurality of conductive particles arranged in the predetermined pattern in the thickness direction of the laminate Of the conductive part.
본 기술에 의하면, 도전 입자가 소정의 패턴으로 배치된 복수의 접착 필름을 적층시킴으로써, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 제조할 수 있다.According to this technology, by stacking a plurality of adhesive films in which conductive particles are arranged in a predetermined pattern, it is possible to manufacture a test jig capable of coping with a fine pitch without damaging the object to be inspected at the time of inspection of electrical characteristics.
도 1은, 검사 지그의 제조 방법에 있어서의 적층 공정의 일례를 설명하기 위한 사시도이고, 도 1(A)는 접착 필름을 위치 맞춤한 상태를 도시하며, 도 1(B)는 접착 필름을 맞붙인 상태를 도시한다.
도 2는, 검사 지그의 구성예를 도시하는 단면도이다.1 (A) and 1 (B) show a state in which an adhesive film is aligned. FIG. 1 (B) shows a state in which an adhesive film is stuck .
Fig. 2 is a sectional view showing a configuration example of the inspection jig.
이하, 본 기술의 실시 형태에 대해, 하기 순서에서 상세하게 설명한다.Hereinafter, embodiments of the present technology will be described in detail in the following procedure.
1. 검사 지그의 제조 방법1. Manufacturing method of inspection jig
2. 검사 지그2. Inspection jig
＜1. 검사 지그의 제조 방법＞<1. Manufacturing method of inspection jig>
본 기술에 따르는 검사 지그의 제조 방법은, 도전 입자가 소정의 패턴으로 배치된 접착 필름을 제작하는 제작 공정 (A)와, 소정의 패턴으로 배치된 도전 입자를 중첩시켜 위치 맞춤하고, 복수의 접착 필름을 적층시키는 적층 공정 (B)를 갖는다. 이것에 의해, 도전 입자가 두께 방향으로 연쇄된 도전부가 형성되기 때문에, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 제조할 수 있다.A manufacturing method of a test jig according to the present invention is a manufacturing method of a test jig according to the present invention, which comprises a manufacturing step (A) of producing an adhesive film in which conductive particles are arranged in a predetermined pattern, And a lamination step (B) for laminating the film. As a result, since the electrically conductive portions in which the conductive particles are successively formed in the thickness direction are formed, it is possible to manufacture an inspection jig capable of coping with a fine pitch without damaging the object to be inspected at the time of inspection of electrical characteristics.
[제작 공정 (A)][Manufacturing process (A)]
제작 공정 (A)에서는, 도전 입자가 소정의 패턴으로 배치된 접착 필름을 제작한다. 예를 들어, 도전 입자의 배치 패턴으로 개구부가 형성된 기판을 이용하여, 기판의 복수의 개구부에 용매 및 도전 입자를 충전하고, 도전 입자가 충전된 기판 표면에 절연성 수지 필름을 첩착(貼着)하며, 기판을 가열하면서, 절연성 수지 필름을 기판의 표면으로부터 박리하고, 도전 입자를 절연성 수지 필름에 전착(轉着)함으로써, 도전 입자가 소정의 패턴으로 배치된 접착 필름을 얻을 수 있다.In the production step (A), an adhesive film in which conductive particles are arranged in a predetermined pattern is produced. For example, a solvent and conductive particles are filled in a plurality of openings of a substrate by using a substrate having an opening formed by an arrangement pattern of conductive particles, and an insulating resin film is attached (adhered) to the surface of the substrate filled with the conductive particles , The insulating film is peeled from the surface of the substrate while heating the substrate, and the conductive particles are electrodeposited on the insulating resin film to obtain an adhesive film in which the conductive particles are arranged in a predetermined pattern.
또, 상기 서술과 같이 도전 입자의 배치 패턴으로 개구부가 형성된 기판을 이용하여, 기판의 개구부에 도전 입자를 충전하고, 기판의 도전 입자를 절연성 수지 필름에 전착시켜, 접착 필름을 제작하는 경우, 도전 입자의 평균 입자 지름에 대한 개구 지름의 비(=개구의 지름/도전 입자의 입경)는, 도전 입자의 수용하기 쉬움, 절연성 수지의 밀어넣기 쉬움 등의 밸런스로부터, 1.2~2.5인 것이 바람직하다. 이것에 의해, 개구부에 도전 입자가 들어가지 않을 확률을 저하시켜, 도전 입자가 두께 방향으로 연쇄된 도전부의 도통성을 향상시킬 수 있다. 또, 개구의 깊이에 대한 도전 입자의 입경의 비(=도전 입자의 입경/개구의 깊이)는, 전사성 향상과 도전 입자 유지성의 밸런스로부터, 0.4~3.0인 것이 바람직하고, 0.5~1.5인 것이 보다 바람직하다.When the conductive particles are filled in the openings of the substrate and the conductive particles of the substrate are electrodeposited on the insulating resin film using the substrate on which the openings are formed in the arrangement pattern of the conductive particles as described above, The ratio of the opening diameter to the average particle diameter of the particles (= diameter of the opening / particle diameter of the conductive particles) is preferably 1.2 to 2.5 from the balance of the ease of accommodating the conductive particles and the ease of pushing the insulating resin. This reduces the probability that the conductive particles will not enter the opening, thereby improving the continuity of the conductive parts in which the conductive particles are continuous in the thickness direction. The ratio of the particle diameters of the conductive particles to the depth of the openings (= particle diameter of the conductive particles / depth of the openings) is preferably 0.4 to 3.0, more preferably 0.5 to 1.5 More preferable.
접착 필름은, 가요성 및 절연성을 갖고, 열팽창 계수가 낮으며, 내열성이 높은 것이 바람직하다. 접착 필름으로는, 내열성의 관점으로부터 폴리이미드를 포함하는 것이 바람직하다.It is preferable that the adhesive film has flexibility and insulation, has a low coefficient of thermal expansion, and has a high heat resistance. From the viewpoint of heat resistance, the adhesive film preferably contains polyimide.
접착 필름에 평면에서 봤을때 배치되는 도전 입자의 위치는, 특정의 형상을 갖고 규칙성을 가지고 있는 것이 바람직하고, 격자형상, 지그재그 형상 등의 규칙적인 배열로 하는 것이 바람직하다. 격자형상으로는, 사방(斜方) 격자, 육방 격자, 정방 격자, 직사각형 격자, 평행체 격자 등을 들 수 있다. 또, 필름의 길이 방향에 대해 소정의 배열 형상으로 규칙성을 갖고 있어도 된다.It is preferable that the position of the conductive particles arranged in the plane of the adhesive film has a specific shape and regularity, and it is preferable to arrange regularly such as a lattice shape or a zigzag shape. Examples of the lattice shape include an oblique lattice, a hexagonal lattice, a square lattice, a rectangular lattice, and a parallel lattice. The film may have regularity in a predetermined arrangement with respect to the longitudinal direction of the film.
도전 입자는, 이방성 도전 필름으로 사용되는 일반적인 것을 이용할 수 있다. 예를 들어, 니켈, 코발트, 철 등의 금속 입자, 수지 코어 입자나 무기 코어 입자의 표면에 도전성 금속이 도금된 입자를 이용할 수 있다. 또, 도전성 금속 도금으로는, Ni/Au 도금, Ni/Pd 도금, Ni/Pd/Au 도금 등을 들 수 있다. 이들 중에서도, 검사 대상으로의 데미지 경감이나 시트의 내구성의 관점으로부터, 수지 코어 입자의 표면에 도전성 금속이 도금된 입자를 이용하는 것이 바람직하다.As the conductive particles, a general one used as an anisotropic conductive film can be used. For example, metal particles such as nickel, cobalt, and iron, and particles coated with a conductive metal on the surface of resin core particles or inorganic core particles can be used. Examples of the conductive metal plating include Ni / Au plating, Ni / Pd plating, Ni / Pd / Au plating, and the like. Among them, from the viewpoint of reducing the damage to the inspection object and durability of the sheet, it is preferable to use particles coated with a conductive metal on the surface of the resin core particles.
또, 도전 입자의 평균 입자 지름은, 작을수록 미소한 패드나 범프에 대응할 수 있기 때문에, 바람직하게는 20㎛ 이하, 보다 바람직하게는 10㎛ 이하, 더 바람직하게는 5㎛ 이하이다.The average particle diameter of the conductive particles is preferably 20 占 퐉 or less, more preferably 10 占 퐉 or less, and even more preferably 5 占 퐉 or less since the smaller the average particle diameter of the conductive particles, the smaller the diameter of the conductive particles.
[적층 공정 (B)][Lamination step (B)]
도 1은, 검사 지그의 제조 방법에 있어서의 적층 공정의 일례를 설명하기 위한 사시도이고, 도 1(A)는 접착 필름을 위치 맞춤한 상태를 도시하며, 도 1(B)는 접착 필름을 맞붙인 상태를 도시한다. 도 1(A)에 도시한 바와 같이, 적층 공정 (B)에서는, 소정의 패턴으로 배치된 도전 입자(11, 21)를 중첩시켜 위치 맞춤하고, 도 1(B)에 도시한 바와 같이, 복수의 접착 필름(10, 20)을 맞붙인다. 구체적으로는, 카메라에 의해 도전 입자의 패턴을 촬영하고, 제1 접착 필름(10)의 도전 입자(11)와 제2 접착 필름(20)의 도전 입자(21)를 거듭 적층시켜, 적층체(30)를 얻는다. 이것에 의해, 도전 입자가 두께 방향으로 연쇄된 도전부(31)가 형성된다.1 (A) and 1 (B) show a state in which an adhesive film is aligned. FIG. 1 (B) shows a state in which an adhesive film is stuck . As shown in Fig. 1 (A), in the laminating step (B), the
또, 상기 서술한 제작 공정 (A)에 있어서, 접착 필름의 주연부에 위치 맞춤용 마크(얼라인먼트 마크)(12, 22)를 인자하고, 적층 공정 (B)에 있어서, 위치 맞춤용 마크(12, 22)를 중첩시키는 것이 바람직하다. 이것에 의해, 카메라에 의해 얼라인먼트 마크를 인식하고, 접착 필름의 적층 위치를 용이하게 조정할 수 있다.In the manufacturing process (A) described above, alignment marks (alignment marks) 12 and 22 are printed on the periphery of the adhesive film, and in the laminating process (B) 22 are superimposed on each other. Thereby, the alignment mark can be recognized by the camera and the lamination position of the adhesive film can be easily adjusted.
얼라인먼트 마크(12, 22)의 형상으로는, 예를 들어, 십자, 원, 사각, 팔각형 등의 통상 사용되는 것이나, 이들을 조합한 것을 사용할 수 있다. 또, 얼라인먼트 마크(12, 22)의 사이즈는, 검사 지그의 사용 영역에 영향을 주지 않기 위해서, 100㎛ 이하인 것이 바람직하다. 또, 얼라인먼트 마크(12, 22)는, X방향 및 Y방향에 더해, 장치에 의해 회전(θ)의 보정을 행하기 위해서, 접착 필름의 주연부에 2개소 이상 인자하는 것이 바람직하다.As the shape of the alignment marks 12 and 22, for example, a commonly used one such as a cross, a circle, a square, and an octagon, or a combination thereof can be used. The size of the
복수의 접착 필름이 적층된 적층체(30)의 두께는, 너무 얇으면 내구성이 뒤떨어지기 때문에, 바람직하게는 5㎛ 이상, 보다 바람직하게는 10㎛ 이상이다. 또, 적층체(30)의 두께는, 너무 두꺼우면 도전부(31)의 도통이 어려워지기 때문에, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하이다.The thickness of the laminated body 30 in which a plurality of adhesive films are laminated is preferably 5 占 퐉 or more, and more preferably 10 占 퐉 or more because the thickness is too low for durability. The thickness of the layered product 30 is preferably not more than 100 mu m, more preferably not more than 50 mu m, because conduction of the
또, 적층체(30)에 있어서의 도전부(31)의 지름은, 1~100㎛인 것이 바람직하고, 도전부간의 거리는, 10~100㎛인 것이 바람직하다.The diameter of the
이러한 검사 지그의 제조 방법에 의하면, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 얻을 수 있다.According to this manufacturing method of the inspection jig, it is possible to obtain the inspection jig capable of coping with the fine pitch without damaging the inspection object at the time of inspection of the electrical characteristics.
＜2. 검사 지그＞<2. Inspection Jig>
도 2는, 검사 지그의 구성예를 도시하는 단면도이다. 도 2에 도시한 바와 같이, 검사 지그는, 도전 입자가 소정의 패턴으로 배치된 복수의 접착 필름이 적층된 적층체(40)와, 소정의 패턴으로 배치된 도전 입자가 상기 적층체의 두께 방향으로 연쇄된 복수의 도전부(41)를 구비한다. 이러한 검사 지그는, 예를 들어 상기 서술한 검사 지그의 제조 방법에 의해 얻을 수 있다.Fig. 2 is a sectional view showing a configuration example of the inspection jig. As shown in Fig. 2, the inspection jig includes a laminate 40 in which a plurality of adhesive films having conductive particles arranged in a predetermined pattern are laminated, conductive particles arranged in a predetermined pattern in the thickness direction of the laminate And a plurality of conductive parts (41) connected to each other. Such a test jig can be obtained, for example, by the above-described test jig manufacturing method.
적층체(40)는, 가요성 및 절연성을 갖고, 열팽창 계수가 낮으며, 내열성이 높은 것이 바람직하다. 적층체(40)로는, 내열성의 관점으로부터 폴리이미드를 포함하는 것이 바람직하다. 또, 적층체(40)의 두께는, 상기 서술한 적층체(30)와 동일하게, 너무 얇으면 내구성이 뒤떨어지기 때문에, 바람직하게는 5㎛ 이상, 보다 바람직하게는 10㎛ 이상이다. 또, 적층체(40)의 두께는, 너무 두꺼우면 도통부(41)의 도통이 어려워지기 때문에, 바람직하게는 100㎛ 이하, 보다 바람직하게는 50㎛ 이하이다. 이러한 적층체(40)의 두께로 설정함으로써, 전기 특성의 검사시에 반도체칩의 단차를 흡수하는 것이 가능해진다.It is preferable that the laminate 40 has flexibility and insulation, has a low coefficient of thermal expansion, and has a high heat resistance. From the viewpoint of heat resistance, the
도전부(41)는, 적층체(40)의 두께 방향으로 도통하고 있고, 적층체(40)의 적어도 한쪽 면으로부터 돌출되어 있어도 된다. 도전부(41)의 지름은, 1~100㎛인 것이 바람직하고, 도전부간의 거리는, 10~100㎛인 것이 바람직하다.The
도전부(41)를 형성하는 도전 입자는, 상기 서술한 도전 입자와 동일하고, 검사 대상으로의 데미지 경감이나 시트의 내구성의 관점으로부터, 수지 코어 입자의 표면에 도전성 금속이 도금된 입자를 이용하는 것이 바람직하다. 또, 도전 입자의 평균 입자 지름은, 작을수록 미소한 패드나 범프에 대응할 수 있기 때문에, 바람직하게는 20㎛ 이하, 보다 바람직하게는 10㎛ 이하, 더 바람직하게는 5㎛ 이하이다.The conductive particles forming the
또, 복수의 접착 필름은, 주연부에 위치 맞춤용 마크를 갖고, 적층체(40)는, 주연부에 위치 맞춤용 마크가 적층체(40)의 두께 방향으로 중첩한 위치 맞춤부를 더 구비하는 것이 바람직하다. 이것에 의해, 위치 맞춤부에 의해, 적층체의 중첩의 정밀도를 판별할 수 있다.It is preferable that the plurality of adhesive films have a positioning mark on the periphery and the laminate 40 further has an aligning portion in which the alignment mark is superimposed on the periphery in the thickness direction of the laminate 40 Do. Thus, the accuracy of superimposition of the laminate can be determined by the alignment section.
이러한 검사 지그에 의하면, 전기 특성의 검사시에 반도체 웨이퍼의 패드나 범프를 손상시키지 않고, 파인 피치화에 대응할 수 있다.According to the inspection jig, it is possible to cope with fine pitching without damaging the pads or bumps of the semiconductor wafer at the time of inspection of electrical characteristics.
10 제1 접착 필름, 11 도전 입자, 12 얼라인먼트 마크, 20 제2 접착 필름, 21 도전 입자, 22 얼라인먼트 마크, 30 적층체, 31 도전부, 40 적층체, 41 도전부10 conductive film, 11 conductive film, 12 alignment mark, 20 second adhesive film, 21 conductive particle, 22 alignment mark, 30 laminate, 31 conductive section, 40 laminate, 41 conductive section
Claims (7)
상기 소정의 패턴으로 배치된 도전 입자를 중첩시켜 위치 맞춤하고, 복수의 접착 필름을 적층시키는 적층 공정을 갖는, 검사 지그의 제조 방법.A producing step of producing an adhesive film in which conductive particles are arranged in a predetermined pattern,
And a stacking step of superposing and aligning conductive particles arranged in the predetermined pattern and stacking a plurality of adhesive films.
상기 제작 공정에서는, 상기 접착 필름의 주연부에 위치 맞춤용 마크를 인자하고,
상기 적층 공정에서는, 상기 위치 맞춤용 마크를 중첩시키는, 검사 지그의 제조 방법.The method according to claim 1,
In the manufacturing process, a positioning mark is printed on the peripheral edge of the adhesive film,
And in the laminating step, the alignment mark is superimposed.
상기 도전 입자가, 수지 코어 입자의 표면에 도전성 금속이 도금된 입자인, 검사 지그의 제조 방법.The method according to claim 1 or 2,
Wherein the conductive particles are particles of a conductive metal coated on the surface of the resin core particles.
상기 제작 공정에서는, 도전 입자의 배치 패턴으로 개구부가 형성된 기판을 이용하고, 기판의 개구부에 도전 입자를 충전하며, 기판의 도전 입자를 절연성 수지 필름에 전착(轉着)시켜, 접착 필름을 제작하고,
상기 도전 입자의 평균 입자 지름에 대한 개구 지름의 비가 1.2~2.5인, 검사 지그의 제조 방법.The method according to any one of claims 1 to 3,
In the manufacturing process, conductive particles are filled in the openings of the substrate, and the conductive particles of the substrate are electrodeposited on an insulating resin film to produce an adhesive film ,
Wherein a ratio of an opening diameter to an average particle diameter of the conductive particles is 1.2 to 2.5.
상기 소정의 패턴으로 배치된 도전 입자가 상기 적층체의 두께 방향으로 연쇄된 복수의 도전부를 구비하는, 검사 지그.A laminate having a plurality of adhesive films laminated with conductive particles arranged in a predetermined pattern,
Wherein the conductive particles arranged in the predetermined pattern are provided with a plurality of conductive portions which are connected in the thickness direction of the laminate.
상기 접착 필름은, 주연부에 위치 맞춤용 마크를 갖고,
주연부에 상기 위치 맞춤용 마크가 상기 적층체의 두께 방향으로 중첩한 위치 맞춤부를 더 구비하는, 검사 지그.The method of claim 5,
Wherein the adhesive film has a positioning mark on the peripheral edge,
Further comprising an aligning portion in which the alignment mark is superimposed on the peripheral portion in the thickness direction of the laminate.
상기 도전 입자가, 수지 코어 입자의 표면에 도전성 금속이 도금된 입자인, 검사 지그.
The method according to claim 5 or 6,
Wherein the conductive particles are particles of a conductive metal coated on the surface of the resin core particles.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2017-085675 | 2017-04-24 | ||
| JP2017085675A JP7042037B2 (en) | 2017-04-24 | 2017-04-24 | Manufacturing method of inspection jig |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180119096A true KR20180119096A (en) | 2018-11-01 |
Family
ID=64355848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180006093A KR20180119096A (en) | 2017-04-24 | 2018-01-17 | Method for manufacturing inspection device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7042037B2 (en) |
| KR (1) | KR20180119096A (en) |
| TW (1) | TW201840260A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220033970A (en) * | 2019-11-12 | 2022-03-17 | 화인인스트루먼트 (주) | Probe array, method for manufacturing the same, and method for manufacturing probe head of probe card using the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102257740B1 (en) * | 2020-05-19 | 2021-05-28 | (주)티에스이 | Insulation film for test socket and test socket having the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426191A (en) * | 1990-05-21 | 1992-01-29 | Fujitsu Ltd | Manufacture of multilayer printed circuit board |
| JPH0660930A (en) * | 1992-08-03 | 1994-03-04 | Bridgestone Corp | Anisotropic conductive connector and manufacture thereof |
| JP3951333B2 (en) * | 1997-01-10 | 2007-08-01 | Ｊｓｒ株式会社 | Anisotropic conductive rubber sheet and manufacturing method thereof |
| JP2006308413A (en) * | 2005-04-28 | 2006-11-09 | Ibiden Co Ltd | Probe card |
| US20060280912A1 (en) * | 2005-06-13 | 2006-12-14 | Rong-Chang Liang | Non-random array anisotropic conductive film (ACF) and manufacturing processes |
| JP4890053B2 (en) * | 2006-03-02 | 2012-03-07 | 旭化成イーマテリアルズ株式会社 | Anisotropic conductive film for microcircuit inspection |
| JP4793203B2 (en) * | 2006-09-28 | 2011-10-12 | Ｊｓｒ株式会社 | Anisotropic conductive connector and method for inspecting test object using this anisotropic conductive connector |
| JP6289831B2 (en) * | 2013-07-29 | 2018-03-07 | デクセリアルズ株式会社 | Manufacturing method of conductive adhesive film, conductive adhesive film, and manufacturing method of connector |
| KR101974763B1 (en) * | 2015-01-13 | 2019-05-02 | 데쿠세리아루즈 가부시키가이샤 | Multilayer board |
-
2017
- 2017-04-24 JP JP2017085675A patent/JP7042037B2/en active Active
- 2017-12-21 TW TW106145015A patent/TW201840260A/en unknown
-
2018
- 2018-01-17 KR KR1020180006093A patent/KR20180119096A/en unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220033970A (en) * | 2019-11-12 | 2022-03-17 | 화인인스트루먼트 (주) | Probe array, method for manufacturing the same, and method for manufacturing probe head of probe card using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7042037B2 (en) | 2022-03-25 |
| TW201840260A (en) | 2018-11-01 |
| JP2018185175A (en) | 2018-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1812070B (en) | Probe card, method of manufacturing the probe card and alignment method | |
| TWI292602B (en) | ||
| US11402408B2 (en) | Electrical characteristics inspection tool | |
| KR100849181B1 (en) | Semiconductor package, fabricating method thereof, and molding apparatus and molding method for fabricating the same | |
| KR100681772B1 (en) | Method and apparatus for testing semiconductor devices | |
| US8441808B2 (en) | Interposer with microspring contacts | |
| US9947457B2 (en) | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer | |
| TW201806123A (en) | Method for manufacturing semiconductor device | |
| JP2013140972A (en) | Package method for electronic components by thin substrate | |
| US10101367B2 (en) | Microelectronic test device including a probe card having an interposer | |
| KR20180119096A (en) | Method for manufacturing inspection device | |
| US9258890B2 (en) | Support structure for stacked integrated circuit dies | |
| US10820416B2 (en) | Substrate apparatus and method of manufacturing the same | |
| KR101800952B1 (en) | Jig for micro contact pin array assembly and method for manufacturing micro contact pin array assembly | |
| US8445906B2 (en) | Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device | |
| WO2017179390A1 (en) | Electrical characteristic inspection method | |
| KR20180119095A (en) | Method for manufacturing inspection device | |
| US20210251086A1 (en) | Manufacturing method of conductive member | |
| US20170323834A1 (en) | Semiconductor package with electrical test pads | |
| KR20200118342A (en) | Test jig manufacturing method and its inspection device | |
| US20170131348A1 (en) | Multi-die Interface for Semiconductor Testing and Method of Manufacturing Same | |
| JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
| US8952383B2 (en) | Test carrier | |
| US20130120014A1 (en) | Test carrier | |
| JP2021012040A (en) | Inspection tool for inspecting electrical characteristics |