KR20180112769A - 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판 - Google Patents

표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판 Download PDF

Info

Publication number
KR20180112769A
KR20180112769A KR1020187019627A KR20187019627A KR20180112769A KR 20180112769 A KR20180112769 A KR 20180112769A KR 1020187019627 A KR1020187019627 A KR 1020187019627A KR 20187019627 A KR20187019627 A KR 20187019627A KR 20180112769 A KR20180112769 A KR 20180112769A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
silane
roughened
insulating substrate
Prior art date
Application number
KR1020187019627A
Other languages
English (en)
Other versions
KR102230999B1 (ko
Inventor
아키라 사토
타케오 우노
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20180112769A publication Critical patent/KR20180112769A/ko
Application granted granted Critical
Publication of KR102230999B1 publication Critical patent/KR102230999B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00Coating not provided for in groups C23C2/00 - C23C24/00
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/06Coating on the layer surface on metal layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206Insulating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2222/00Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
    • C23C2222/20Use of solutions containing silanes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은, 절연 기판과의 충분한 밀착성을 확보하면서, 리플로우 내열성과 전송 특성을 높은 레벨로 양립시킨 표면 처리 동박 등을 제공한다. 본 발명의 표면 처리 동박은, 동박 기체(110) 상에, 조면화층(120)이 형성되어 이루어지는 표면 처리 동박으로서, 당해 조면화층(120)은, 조화 입자에 의해 요철 표면이 형성된 것이고, 당해 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면 길이(Db)에 대한, 상기 조면화층(120)의 요철 표면을 따라 측정한 연면 길이(Da)의 비(Da/Db)가, 1.05∼4.00배의 범위이고, 상기 요철 표면에 있어서의 요철의 평균 고저차 H가 0.2∼1.3㎛의 범위이고, 또한 상기 조면화층(120) 상에, 직접, 또는 중간층을 통하여 0.0003∼0.0300mg/d㎡의 실란 부착량으로 형성된 실란 커플링제층을 갖는 것을 특징으로 한다.

Description

표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
본 발명은, 절연 기판과의 충분한 밀착성을 확보하면서, 리플로우 내열성(reflow heat resistance)과 전송 특성을 높은 레벨로 양립시킨 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판(copper-clad laminate)에 관한 것이다.
최근, 컴퓨터나 정보 통신 기기가 고성능·고기능화하고, 또한 네트워크화의 진전에 수반하여, 대용량의 정보를 고속으로 전달 처리하기 위해 신호는 점점 고주파화하는 경향이 있다. 이러한 정보 통신 기기에는, 동 클래드 적층판이 사용되고 있다. 동 클래드 적층판은, 절연 기판(수지 기판)과 동박을 가열하고, 가압하여 제작한다. 일반적으로, 고주파 대응의 동 클래드 적층판을 구성하는 절연 기판에는, 유전 특성이 우수한 수지를 이용하지 않으면 안되는데, 비(比)유전율이나 유전 정접(誘電正接)이 낮은 수지는, 동박과의 접착에 기여하는 극성이 높은 관능기가 적어, 동박과의 접착 특성은 저하하는 경향이 있다.
또한, 고주파 대응 동 클래드 적층판용의 도전층이 되는 동박에는, 가능한 한 표면 거칠기를 작게 하는 것이 요망되고 있다. 이러한 동박의 로우 프로파일화가 요구되고 있는 것은, 고주파가 됨에 따라, 동박의 표면 부분에 전류가 집중하여 흐르게 되기 때문에, 동박의 표면 거칠기가 커질수록, 전송 손실이 커지는 경향이 있기 때문이다.
동 클래드 적층판을 구성하는 동박의 절연 기판에 대한 밀착성을 개선하기 위해, 동박 기체(基體) 상에, 조화(粗化) 입자의 전석(電析)에 의해 형성한 미세한 요철 표면(이하, 간단히 요철 표면이라고 함)을 갖는 조면화층(粗面化層)을 형성하여, 물리적인 효과(앵커 효과)에 의해 밀착력을 향상시키는 것이 일반적이다. 요철 표면의 고저차(표면 거칠기)를 크게 하면, 밀착력은 향상하지만, 전송 손실은, 상기의 이유에 의해 증가해 버림에도 불구하고, 현상황에서는, 동박 기체 상에 형성한 조면화층의 표면을, 요철 표면으로 하고, 밀착력을 확보하는 것을 우선하여, 요철 표면으로 함에 의한 어느 정도의 전송 손실의 저하에 대해서는 용인되어 왔다. 그러나, 최근에는, 대응 주파수가 20㎓ 이상인 차세대의 고주파 회로 기판의 개발이 진행되고 있어, 이러한 기판에서는, 종래 이상으로 전송 손실의 저감을 도모하는 것이 요망되고 있다.
일반적으로, 전송 손실을 저감시키기 위해서는, 예를 들면 조면화층의 표면 요철의 고저차(표면 거칠기)를 작게 한 표면 처리 동박, 또는 조면화 처리를 행하지 않는 무(無)조화의 평활 동박을 이용하는 것이 바람직하다. 또한, 이와 같은 표면 거칠기가 작은 동박의 밀착성을 확보하기 위해는, 동박과 절연 기판의 사이에, 화학 결합을 형성하는 실란 커플링제층을 형성하는 것이 바람직하다.
상기 동박을 이용하여 고주파 회로 기판을 제조하는 경우, 전술한 밀착성 및 전송 특성에 더하여, 최근에는, 추가로 리플로우 내열성에 대해서도 고려하는 것이 필요하게 되었다. 여기에서, 「리플로우 내열성」이란, 고주파 회로 기판을 제조할 때에 행해지는 땜납 리플로우 공정에 있어서의 내열성이다. 땜납 리플로우 공정이란, 회로 기판의 배선과 전자 부품의 접점에 페이스트상의 땜납을 부착시킨 상태에서, 리플로우 로(爐)를 통하여 가열하여, 납땜하는 방법이다. 최근, 환경 부하 경감의 관점에서, 회로 기판의 전기 접합부에 이용되는 땜납의 납(Pb) 프리화가 진행되고 있다. Pb 프리 땜납은, 종래의 땜납보다도 융점이 높고, 땜납 리플로우 공정에 적용한 경우, 회로 기판이, 예를 들면 260℃ 정도의 고온에 노출되게 되기 때문에, 종래의 땜납을 이용한 경우에 비하여, 높은 레벨의 리플로우 내열성을 구비하는 것이 필요해진다. 그래서, 특히, 이러한 용도에 사용되는 동박에 대해서는, 절연 기판과의 충분한 밀착성을 확보하면서, 리플로우 내열성과 전송 특성을 높은 레벨로 양립시키는 것이 새로운 과제가 되고 있다.
본 출원인은, 예를 들면 특허문헌 1에 있어서, 수산화 칼륨 용액을 이용하여 열가소성 수지 필름 표면에 미세한 요철을 형성한 후에, 무전해 동도금과 전해 동도금을 차례로 행하여, 열가소성 수지 필름의 표면 형상에 기인한 미세한 요철을 갖는 동층을 형성함으로써, 전송 특성과 밀착성이 우수한 회로 기판인 금속 클래드 적층체를 제작하는 방법을 제안했다. 그러나, 본 출원인이, 특허문헌 1에 기재된 발명에 대해서, 그 후 추가로 검토를 거듭한 결과, 리플로우 내열성에 대해서는 충분히 얻어지지 않는 경우가 있어, 개선의 여지가 있는 것을 알았다. 
또한, 본 출원인은, 특허문헌 2에 있어서, 적어도 전해 동박의 편면에, 조화 입자로 형성된 돌기물의 높이가 1∼5㎛가 되는 조화 처리면을 갖는 표면 처리 동박에 대해서도 제안했다. 특허문헌 2에 기재된 표면 처리 동박은, 돌기물의 높이가 비교적 높고, 또한, 리플로우 내열성의 개선을 의도하고 있지 않고, 실란 커플링층의 형성을 임의로 하고 있기 때문에, 액정 폴리머 필름에 대한 우수한 밀착성을 갖고 있기는 하지만, 조화 입자를 부착시킴으로써 표면 거칠기가 증가하기 때문에, 이에 기인하여 전송 손실이 커지는 경향이 있고, 최근의 20㎓ 이상의 고주파 대응 절연 기판에 적용하는 경우에는, 충분히 대응할 수 없고, 또한, 리플로우 내열성에 대해서도 충분히 얻어지지 않는 경우가 있어, 개선의 여지가 있었다.
또한, 특허문헌 3에는, 동-코발트-니켈 합금 도금을 이용한 조화 처리에 의해, 조화 입자를 형성한 동 클래드 적층판용 표면 처리 동박이 개시되어 있다. 이와 같은 동박을, 고주파용 회로 기판에 적용한 경우, 동박과 수지의 접촉 면적이 증가하기 때문에, 양호한 밀착성은 확보할 수 있기는 하지만, 동박의 표면적이 지나치게 커지기 때문에, 전송 특성이 뒤떨어지는 것이 예상되고, 더하여, 리플로우 내열성에 대해서는 전혀 고려되어 있지 않다.
특허문헌 4에는, 동의 조화 처리에 의해 전송 특성, 밀착성, 내열성을 향상시킨 동박이 개시되어 있다. 이와 같은 동박을 사용한 경우 전송 특성의 향상은 기대할 수 있지만, 리플로우 시험에 있어서의 260℃ 부근의 가열 조건에 있어서는, 동박과 절연 기판(수지 기판)의 사이에서 디라미네이션(delamination)이 발생해 버려, 만족스러운 특성을 발휘할 수 있는 것은 아니다.
특허문헌 5에 있어서는, 극박 프라이머 수지층 부착 표면 처리 동박에 대해서 수지와 동박의 밀착성을 향상시키기 위해서 실란 처리를 실시하고 있고, 정상 상태의 밀착성의 개선이 이루어져 있다. 그러나, 이와 같은 실란 처리를 실시한 경우, 일반적으로 실란의 균일 처리가 불충분해지는 경향이 있어 내열 리플로우성에 대하여 악영향을 미쳐 버린다.
특허문헌 6에 있어서는 동박의 편면에 미세 조화 입자로 이루어지는 흑색 내지 갈색 처리층을 형성한 전자파 쉴드용 동박이 개시되어 있다. 미세 조화 입자를 형성하는 실시예로서, 예를 들면 시트르산 3나트륨과 같은 킬레이트제를 첨가한 욕에 의해 전해를 실시하고 있다. 본 실시예의 동박을 고주파 기판에 이용한 경우, 밀착성 등이 우수하지만, 표면의 미세한 요철의 영향에 의해 전송 손실 특성이 저하하여 특성이 불충분해진다.
특허문헌 7에 있어서는 동박의 적어도 한쪽의 면에 동의 미세 조화 입자 처리층을 실시한 동박이 개시되어 있다. 실시예에 있어서는, 조화 도금욕에 킬레이트제의 디에틸렌트리아민 5아세트산 5나트륨을 첨가시킴으로써, 조화 입자를 미세화시키고 있다. 그러나, 본 실시예의 동박을 고주파 기판에 이용한 경우, 표면의 미세한 요철의 영향에 의해 전송 손실 특성이 저하하여 특성이 불충분해진다.
일본공개특허공보 2013-158935호 일본특허공보 제4833556호 일본공개특허공보 2013-147688호 국제공개 2011/090175호 팜플릿 국제공개 2006/134868호 팜플릿 일본공개특허공보 2006-278881호 일본공개특허공보 2007-332418호
본 발명은, 대용량의 정보를 고속으로 전달 처리하기 위해 고주파화하는 정보 통신 기기의 고성능·고기능화에 대응하여, 비유전율이나 유전정접이 낮은 유전 특성이 우수한 절연 기판과의 충분한 밀착성을 확보하면서, 리플로우 내열성과 전송 특성을 높은 레벨로 양립시킨 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판을 제공하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
본 발명자들은 예의 연구를 거듭한 결과, 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면(沿面) 길이 Db에 대한, 상기 조면화층의 요철 표면을 따라서 측정한 연면 길이 Da의 비 Da/Db(이하 「선길이 비」라고도 부름)가, 리플로우 내열성에 크게 영향을 미치는 것을 발견했다. 또한, 본 발명자들은, 동박 기체 상에, 조화 입자의 전석에 의해, 요철 표면을 갖는 조면화층을 형성하는 바와 같은 조면화 처리를 행하는 경우, 요철 표면에 있어서의 요철의 평균 고저차 H와, 조면화층 상에, 직접, 또는 중간층을 통하여 형성하는 실란 커플링제층의 실란 부착량을 제어함으로써, 리플로우 내열성, 밀착성 및 전송 특성의 전체 특성에 있어서 우수한 특성을 나타내는 동박이 얻어지는 것도 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 동박 기체 상에 조면화층이 형성되어 이루어지는 표면 처리 동박으로서, 당해 조면화층은, 조화 입자에 의해 요철 표면이 형성된 것으로, 당해 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면 길이(Db)에 대한, 상기 조면화층의 요철 표면을 따라 측정한 연면 길이(Da)의 비(Da/Db)가, 1.05∼4.00의 범위이고, 상기 요철 표면에 있어서의 요철의 평균 고저차(H)가 0.2∼1.3㎛의 범위이고, 또한 상기 조면화층 상에, 직접, 또는 중간층을 통하여 0.0003∼0.0300mg/d㎡의 실란 부착량으로 형성된 실란 커플링제층을 갖고 있는 것을 특징으로 하는 표면 처리 동박.
(2) 상기 요철 표면은 잘록한 형상을 갖는 것을 특징으로 하는, 상기 표면 처리 동박.
(3) 상기 연면 길이의 비(Da/Db)가 1.05∼3.20의 범위이고, 상기 요철의 평균 고저차(H)가 0.2∼0.8㎛의 범위이고, 또한 동박과 절연 기판을 적층했을 때에 상기 동박 기체 상의 상기 동박의 제조 방향에 수직인 방향인 폭방향의 2.54㎛의 선 상에 있어서 상기 조면화층과 절연 기판의 계면의 기포수가 2개 이하인 상기 표면 처리 동박. 또한, 동박의 제조 방향이란, 전해 동박의 경우는 롤의 길이 방향을 의미하고, 압연 동박의 경우는 압연 방향을 의미한다.
(4) 상기 연면 길이의 비(Da/Db)가 1.05∼1.60의 범위이고, 상기 요철의 평균 고저차(H)가 0.2∼0.3㎛의 범위이고, 상기 동박 기체의 폭방향의 2.54㎛의 선 상에 있어서 상기 조면화층과 절연 기판의 계면의 기포수가 1개 이하인 상기 표면 처리 동박.
(5) 상기 실란 커플링제층의 실란 부착량이, 0.0005∼0.0120mg/d㎡인 상기 표면 처리 동박.
(6) 상기 중간층이, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 Cr을 함유하는 방청(anticorrosive) 처리층 중으로부터 선택되는 적어도 1층으로 구성되는 상기 표면 처리 동박.
(7) 상기 실란 커플링제층은, 에폭시계 실란, 아미노계 실란, 비닐계 실란, 메타크릴계 실란, 아크릴계 실란, 스티릴계 실란, 우레이드계 실란, 메르캅토계 실란, 술피드계 실란 및 이소시아네이트계 실란 중으로부터 선택되는 적어도 1종으로 이루어지는 상기 표면 처리 동박.
(8) 상기의 표면 처리 동박을 이용하여 제조되고, 당해 표면 처리 동박의 조면화층측의 면에, 절연 기판을 갖는 동 클래드 적층판.
(9) 동박 기체 상에 조면화층이 형성되어 이루어지는 표면 처리 동박의 상기 조면화층측에 절연 기판을 갖는 동 클래드 적층판으로서, 당해 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면 길이(Db)에 대한, 상기 조면화층과 상기 절연 기판의 계면을 따라 측정한 계면 길이(Da')의 비(Da'/Db)가, 1.05∼4.00의 범위이고, 상기 계면에 있어서의 요철의 평균 고저차(H')가 0.2∼1.3㎛의 범위이고, 또한 상기 조면화층과 상기 절연 기판의 사이에, 직접, 또는 중간층을 통하여 0.0003∼0.0300mg/d㎡의 실란 부착량의 실란 커플링제층을 갖고 있는 것을 특징으로 하는 동 클래드 적층판.
(10) 상기 동박 기체의 폭방향의 2.54㎛ 선 상에 있어서, 조면화층과 절연 기판의 계면의 기포수가 2개 이하인 상기의 동 클래드 적층판.
본 발명에 의해, 대용량의 정보를 고속으로 전달 처리하는 고주파화 대응 정보 통신 기기의 고성능·고기능화에 대응할 수 있고, 비유전율이나 유전정접이 낮은 유전 특성이 우수한 절연 기판과의 충분한 밀착성을 확보하면서, 리플로우 내열성과 전송 특성을 높은 레벨로 양립시킨 표면 처리 동박을 제공할 수 있다. 또한, 당해 표면 처리 동박을 이용하여 제조되는 동 클래드 적층판을 제공할 수 있다.
도 1(a)는, 본 발명의 잘록한 형상을 갖는 조면화층의 상태를 나타내는 단면도이다. 잘록한 형상이란, 도 1과 같이 조화 입자의 최대폭과 비교하여, 조화 입자의 근원의 폭이 좁아져 있고, 조화 입자의 근원에 오목 부분을 갖는 것과 같은 형상이다. 도 2(b)는, 종래의 조면화층의 상태를 나타내는 단면도이다.
도 2는, 조면화층을 구성하는 요철 표면을 구성하는 요철의 평균 고저차 H를 개략적으로 나타내는 단면도이다.
도 3은 도 1에 나타나는 조면화층의 요철 표면에 있어서의 연면 길이 Da를 개략적으로 나타내는 단면도이다.
도 4(a)는, 조면화층을 구성하는 요철 표면을 구성하는 요철의 평균 고저차 H를 측정하기 위한 베이스선 BL1을 나타내는 단면도이다. 도 4(b)는 동일하게 베이스선 BL2를 나타내는 단면도이다.
도 5는, 조면화층과 절연 기판 계면에 존재하는 기포를 개략적으로 나타내는 단면도이다.
(발명을 실시하기 위한 형태)
이하, 본 발명에 따르는 표면 처리 동박의 실시 형태를, 도면을 참조하면서 설명한다. 도 1(a)는, 본 발명에 따르는 대표적인 표면 처리 동박을 구성하는 동박의 표면에 조면화층을 형성했을 때의 단면 구조를 나타낸 것이다.
본 발명의 표면 처리 동박은, 동박(110), 조면화층(120) 및 실란 커플제층(도시하지 않음)으로 주로 구성되어 있다. 즉, 본 발명에 있어서는, 동박(110) 상에, 표면 처리로서 조면화층(120)을 형성하고, 추가로 표면 처리로서 실란 커플링제층(도시하지 않음)을 형성한 것을 표면 처리 동박이라고 한다.
동박(110)은, 전해 동박, 전해 동합금박, 압연 동박 또는 압연 동합금박 중으로부터, 용도 등에 따라 적절히 선택할 수 있다.
조면화층(120)은, 동박 기체(110) 상에 조면화 처리를 실시함으로써 형성되고, 표면이 대략 입자 형상의 미세한 요철을 이루고 있다. 당해 조면화 처리에 있어서는, 한계 전류 밀도를 상회하는 전류 밀도로 수소 발생을 수반하면서 동전석을 행함으로써, 소위 버닝 도금의 상태가 되어, 입자 형상의 전석물이 형성되고, 마이크론 오더의 미세한 요철 표면을 이룬다. 본 발명에 있어서, 이와 같은 미세한 요철 표면을 간단히 요철 표면이라고 한다. 또한, 본 발명에 있어서의 조화 입자란, 이 입자 형상의 전석물을 가리키는 것으로 한다.
그리고, 본 발명에서는, 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면 길이 Db에 대한, 상기 조면화층(120)의 요철 표면을 따라 측정한 연면 길이 Da의 (선길이) 비 Da/Db를 1.05∼4.00의 범위로 한다. 선길이비 Da/Db는, 1.05∼3.20의 범위라도 좋고, 선길이 비 Da/Db는 1.05∼1.60의 범위라도 좋다.
선길이 비 Da/Db가 1.05 미만인 경우에는 리플로우 내열성이 저하하여 만족스러운 성능이 얻어지지 않는다. 선길이 비 Da/Db가 4.00 초과인 경우는, 표면의 요철이 과도하게 지나치게 증가하기 때문에 표피 효과에 의해 전송 손실이 커져 전송 특성이 악화되는 점에서, 선길이 비 Da/Db는 1.05∼4.00의 범위로 했다. 또한, 선길이 비 Da/Db의 측정법에 대해서는 후술한다.
선길이 비 Da/Db가 리플로우 내열성에 영향을 미치는 이유에 대해서 예의 조사를 행한 결과, 새롭게 하기의 인식을 얻었다. 먼저, 리플로우 내열 시험의 시험편의 제작 방법을 설명한다. 양면에 동박을 적층한 절연 기판(기재)을 코어층으로 한다. 코어층은, 염화동(Ⅱ) 용액 등에 의해 에칭되어, 모든 동박이 용해 제거된다. 다음으로, 코어층을 에칭하고 남은 절연 기판(기재)의 양면에, 절연 재료로 이루어지는 프리프레그층과 동박을 적층하여 리플로우 시험편을 제작한다. 이 리플로우 시험편의 단면을 관찰한 결과, 코어층의 절연 기판(기재)과 프리프레그층이 접촉하는 계면에, 코어층을 구성하고 있던 동박의 표면 형상이 레플리카(replica)되어 있는 것을 확인했다. 또한 리플로우 내열 시험에 있어서는, 260℃ 전후의 고온에 샘플(시험편)이 노출되기 때문에, 절연 기판(기재) 중의 저분자량의 성분이 휘발하고, 절연 기판과 프리프레그층의 사이에 있어서의 밀착성이 약한 영역에 휘발한 가스가 머물러, 층간 박리의 원인이 되는 것을 확인했다. 따라서, 선길이 비 Da/Db를 1.05 미만으로 하면, 에칭에 의해 레플리카되는 영역이 적어지고, 그 결과, 절연 기판(기재)과 프리프레그층이 접촉하는 영역이 감소함으로써, 양층간의 밀착성이 낮은 영역이 발생하여, 가열했을 때에 층간에서 당해 영역에 기재로부터 휘발한 가스가 머물러 박리가 발생하기 쉬워지는 것으로 생각된다.
본 발명에서는, 예의 연구한 결과, 선길이 비 Da/Db 및 요철의 평균 고저차 H를 적절한 범위로 제어함으로써, 잘록한 형상을 갖는 조화 형상이 얻어져, 공지예와 같이 표면적으로 제어한 동박과 비교하여, 내열성이 현저하게 향상되는 것을 발견했다. 즉 본건의 요철의 평균 고저차 H의 범위 내에 있어서, 전송 특성이 저하하지 않는 정도로 Da/Db를 증가시키면, 조화층의 윤곽 길이가 길어지고, 결과적으로 잘록한 형상을 많이 갖는 조화 형상이 얻어지는 것이다. 잘록한 형상이 많아짐으로써, 조화가 미세함에도 불구하고, 강력한 앵커 효과가 발현하여, 동박과 절연 기판(수지 기판)의 밀착성이 높아져 내열성이 향상된다. 따라서 본건의 청구 범위에 있어서 Da/Db와 평균 고저차 H를 제어함으로써, 전송 특성을 고수준으로 유지한 채로 공지예와 비교하여 현저하게 내열성이 향상되는 것이다.
조화 형상을 정량화하는 파라미터로서 특허문헌 4(WO2011-090175)에 나타내는 바와 같이 레이저 마이크로스코프에 의해 측정한 표면적비가 알려져 있다. 그러나 문제점으로서, 예를 들면 도 1과 같이, (a) 잘록한 형상(11)이 있는 조화와 (b) 잘록한 형상이 없는 조화가 존재하는 경우, 원리상 레이저 마이크로스코프의 표면적에서는 동박의 수직 방향으로부터 레이저를 맞혀 높이를 측정하기 때문에, 도 1(a) 및 도 1(b)의 잘록한 형상의 유무의 차이를 측정하는 것이 곤란하다. 즉, 레이저광이 직접 닿는 표면은 형상을 측정하는 것이 가능하지만, 잘록한 부와 같이 수직 방향으로부터 레이저광을 맞힌 경우에, 그림자가 생겨 직접 레이저광이 닿지 않는 부분은 형상을 측정하는 것이 불가능하다.
그 때문에, 특허문헌 4에서 실시되고 있는 바와 같이 레이저 마이크로스코프로 표면적비를 측정한 경우, 잘록한 형상의 유무를 측정값에 반영할 수 없는 점에서, 레이저 마이크로스코프로 측정한 표면적비에 의해 동박의 표면 형상을 제어하는 것은 본건에 대해서는 적합하지 않다. 더하여 특허문헌 4에 나타나는 애스펙트비는, 단순히 조화 입자의 「높이」와 「폭」의 비를 나타내는 것으로, 잘록한 형상에 대해서는 전혀 고려되어 있지 않다.
또한, 상기의 실시 형태에 의해 얻어진 조면화층을 갖는 동박의 조면화층측에 절연 기판을 밀착시켜 동 클래드 적층판을 형성하면, 조면화층과 절연 기판의 계면을 따라 측정한 계면 길이(Da')는 절연 기판과의 가압 밀착에 의해 약간 축소되는 경향이 있다. 이 때문에, 절연 기판 밀착 후에 있어서도 상기 선길이 비가 상기 범위로 유지되고 있는 것이 필요하고, 절연 기판 밀착 후의 당해 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면 길이(Db)에 대한, 상기 조면화층과 상기 절연 기판의 계면을 따라 측정한 계면 길이(Da')의 비(Da'/Db)를 1.05∼4.00의 범위가 되도록 함으로써, 상기 (Da/Db)의 경우와 동일한 효과를 얻을 수 있다.
따라서, 본 발명에서는, 동박의 요철 표면에 있어서의 요철의 평균 고저차(조화 입자의 평균 높이에 상당함) H를 0.2∼1.3㎛의 범위로 한다. 요철 표면에 있어서의 요철의 평균 고저차 H가 0.2㎛ 미만이면, 앵커 효과가 약하기 때문에, 동박과 절연 기판의 충분한 밀착성이 얻어지지 않는다. 또한, 요철 표면에 있어서의 요철의 평균 고저차 H가 1.3㎛ 초과하면, 표면 요철이 지나치게 커져, 표피 효과에 의해 전송 손실이 커진다. 또한, 요철 표면에 있어서의 요철의 평균 고저차 H는 0.2∼0.8㎛의 범위라도 좋고, 요철 표면에 있어서의 요철의 평균 고저차 H는 0.2∼0.3㎛의 범위라도 좋다.
또한, 상기의 실시 형태에 의해 얻어진 조면화층을 갖는 동박의 조면화층측에 절연 기판을 밀착시켜 동 클래드 적층판을 형성하면, 조면화층의 요철차 H는 절연 기판과의 가압 밀착에 의해 약간 저하하는 경향이 있다. 이 때문에, 절연 기판 밀착 후에 있어서도 요철의 평균 높이가 상기 범위에 유지되어 있을 필요가 있고, 절연 기판 밀착 후의 당해 동박 기체면과 직교하는 단면에 있어서, 요철 표면에 있어서의 요철의 평균 고저차(조화 입자의 평균 높이에 상당함) H'를 0.2∼1.3㎛의 범위로 함으로써, 상기 H의 경우와 동일한 효과를 얻을 수 있다.
본 발명자들은, 적절한 요철의 평균 고저차(H)의 범위 중에서, Da/Db를 제어하는 방법에 대해서 조사한 결과, 문헌 6이나 문헌 7과 같은 조화 방법에서는 킬레이트제의 농도가 높기 때문에, 다수의 미세한 조화 입자가 동박 표면에 형성됨으로써 Da/Db가 지나치게 증가해 버리고, 그 결과 전송 손실이 악화되는 것을 발견했다. 이 대책을 예의 연구한 결과, 종래보다도 킬레이트제의 농도를 저농도로 함으로써, 입자가 적당한 크기가 되어, Da/Db를 최적의 범위로 제어하고, 밀착성과 내열성을 높은 수준으로 유지하면서, 전송 손실 특성이 향상하는 것을 알았다. 구체적으로는, 도금욕에 첨가하는 킬레이트제의 농도는 0.1∼5g/L의 범위로 하면 좋다.
반응의 메카니즘으로서는, 킬레이트제를 저농도로 함으로써, 고농도 조건보다도 전해시의 과전압이 저하함으로써 핵 생성 빈도가 저하하고, 미세화 효과가 적당히 억제되어, 적당한 크기의 조화 입자가 형성된 것으로 추측된다. 또한, 킬레이트제가 저농도인 경우, 욕 중의 킬레이트 분자의 수가 적기 때문에, 킬레이트가 많이 배위하고 있는 금속 이온(Cu 등)과 킬레이트가 배위하고 있지 않은 금속 이온이 욕 중에서 혼재한 상태가 되어, 킬레이트의 배위 상태의 차이에 의해 석출 모드가 상이한 입자가 동시에 형성됨으로써, 잘록한 형상을 갖는 복잡한 입자 형상이 되어, 적당한 Da/Db의 범위에 있어서도 내열성과 밀착성이 높은 수준으로 양립할 수 있다고 생각된다. 또한 킬레이트제를 저농도로 하면, 조화 입자의 높이 방향의 성장이 적당히 억제되어, 요철의 평균 고저차 H가 적절한 범위가 된다. 상기의 킬레이트가 많이 배위하고 있는 금속 이온(Cu 등)과 킬레이트가 배위하고 있지 않은 금속 이온이 욕 중에서 혼재한 상태하에 있어서의 석출 모드에 의해, 석출의 배향이 랜덤이 되어 높이 방향의 성장이 억제된 것이라고 생각된다.
또한 Da/Db를 적절히 제어하는 방법으로서, 조면화 처리욕에 2종류의 킬레이트제를 첨가하는 방법도 유효한 것을 발견했다. 2종류의 킬레이트제를 첨가함으로써, 킬레이트의 배위 상태가 상이한 금속이 동시에 전해되고, 형상이 상이한 입자가 동시에 석출함으로써 조화 입자 형상이 복잡해져, 앵커 효과가 발현하기 쉬워지는 것이라고 추측된다.
그 밖에 Da/Db를 적절히 관리하는 방법으로서, 종래는 가루 떨어짐 등의 문제에 의해 이용되고 있지 않은 70∼90A/d㎡의 전류 밀도로 조화 입자를 형성하는 것도 유효하다. 단 처리 시간이 길면 입자가 연직 방향으로 지나치게 성장하여 가루 떨어짐이 쉬워지기 때문에, 처리 시간은 짧게 할 필요가 있다. 고전류 밀도로 하면, 캐소드상에 있어서의 수소 가스의 발생량이 증가한다. 수소가 캐소드로부터 액 중으로 이탈할 때까지는 도금할 수 없는 스폿이 되기 때문에, 조화의 석출의 타이밍이 불연속이 되고, 결과적으로 요철이 적당히 많은 표면 형상이 얻어지는 것이라고 추측된다.
또한, 본 발명에서는, 조면화층(120) 상에, 직접, 또는 중간층을 통하여 0.0003∼0.0300mg/d㎡의 실란 부착량으로 형성된 실란 커플링제층을 갖는다. 실란 커플링제층을 구성하는 실란 커플링제의 실란 부착량이 0.0003mg/d㎡ 미만인 경우는, 리플로우 내열성이 저하한다. 또한, 0.0300mg/d㎡ 초과인 경우는, 실란 커플링제층이 지나치게 두꺼워져, 밀착 강도가 오히려 저하한다. 또한, 실란 커플링제층을 구성하는 실란 커플링제의 실란 부착량은, 0.0005∼0.0120mg/d㎡라도 좋다.
또한, 실란 커플링제층의 형성 방법으로서는, 예를 들면, 조면화층(120)의 요철 표면상에, 직접 또는 중간층을 통하여 간접적으로 실란 커플링제 용액을 도포한 후, 풍건(風乾) 또는 가열 건조하여 형성하는 방법을 들 수 있다. 도포한 커플링제층의 건조는, 물이 증발하면, 본 발명의 효과를 충분히 발휘하지만, 50∼180℃에서 가열 건조하면, 실란 커플링제와 동박의 반응이 촉진되는 점에서 적합하다.
실란 커플링제층은, 바람직하게는, 에폭시계 실란, 아미노계 실란, 비닐계 실란, 메타크릴계 실란, 아크릴계 실란, 스티릴계 실란, 우레이드계 실란, 메르캅토계 실란, 술피드계 실란, 이소시아네이트계 실란 중 어느 1종 이상을 함유한다.
본 발명의 요철 표면은 다수의 잘록한 형상을 갖고 있는 것이 바람직하다. 잘록한 형상을 다수 가짐으로써, 조화가 미세함에도 불구하고, 강력한 앵커 효과가 발현하고, 동박과 절연 기판의 밀착성이 높아져 내열성을 향상시킬 수 있다. 다수의 잘록한 형상을 갖는 요철 표면을 형성하기 위해서는, 전술한 바와 같이 요철의 평균 고저차 H를 0.2∼1.3㎛의 범위 내로 하고, Da/Db를 1.4∼4.0의 범위 내로 제어함으로써, 조화층의 윤곽 길이가 길어지고, 결과적으로 잘록한 형상을 많이 갖는 조화 형상을 얻을 수 있다.
또한, 본 발명에 있어서는, 동박과 절연 기판을 적층했을 때에 상기 조면화층과 절연 기판의 계면의 기포수가 기판의 폭, 예를 들면 2.54㎛ 상에 있어서 2개 이하인 것이 바람직하다. 본 건에서는 리플로우 내열성에 영향을 미치는 인자를 조사하는 중에서, 상기의 선길이 비 Da/Db, 평균 고저차 H 외에, 리플로우 시험편에 있어서의 동박의 조면화층과 절연 기판의 계면의 기포수의 영향이 큰 것을 발견했다. 여기에서, 본건에 있어서의 기포란, 조면화층과 절연 기판의 계면에 있어서 절연 기판이 충전되어 있지 않은 영역을 가리키고 있고, 그 크기는 장경으로 1.0㎛ 이하의 것이다. 동박의 조면화층과 절연 기판의 계면의 기포수가 많은 경우, 리플로우 시험에 있어서의 가열시에 상기 절연 기판 중으로부터 휘발한 가스가 기포부에 모여, 기포 내의 가스압이 높아짐으로써 층간 박리하기 쉬워진다.
그래서 조면화층과 기판의 계면의 기포수를 줄이는 방법을 예의 조사한 결과, 실란 커플링제의 처리 조건을 적정하게 컨트롤하는 것이 유효한 것을 알았다. 구체적으로는 먼저, 실란 커플링제 수용액에 알코올을 첨가하는 방법이다. 알코올로서는 메탄올, 에탄올, 이소프로필알코올, n-프로필알코올 등을 들 수 있다. 알코올의 첨가에 의해 용액 중의 실란 분자의 분산성이 좋아져, 동박의 조면화층에 균일하게 실란 커플링제가 처리됨으로써 수지에 대한 젖음성이 향상한다고 생각된다. 그리고 기판과 동박을 고온에서 프레스할 때에 용융 수지가 조면화층에 대하여 수지가 잘 젖음으로써 충전성이 좋아져, 조면화층과 기판의 계면의 기포수가 감소하는 것이라고 추측된다. 또한, 동박을 실란 수용액으로 처리하고 나서 온풍으로 건조시킬 때까지의 시간을 길게 하는 방법도 유효하다. 실란 수용액으로 처리하고 나서 온풍으로 건조시킬 때까지의 시간을 길게 함으로써, 동박의 조면화층의 표면에 실란 분자가 규칙적으로 배향하여 수지에 대한 젖음성이 향상하고, 결과적으로 조면화층과 절연 기판의 계면의 기포수가 감소하는 것이라고 추측된다. 예를 들면, 특허문헌 4에서 소개되는 것과 같은 실란 처리의 경우는, 조면화층에 대한 수지의 젖음성이 고려되어 있지 않아, 조면화층과 절연 기판의 계면의 기포수가 증가하기 쉽다.
동박의 조면화층과 절연 기판의 계면의 기포수는 기판의 폭방향에 있어서, 2.54㎛의 선 상에 2개 이하이면 좋다. 기포의 수는, 동(同)선 상에 1개 이하, 또는 0개라도 좋다. 동박의 조면화층과 절연 기판의 계면의 기포수가 동선 상에 3개 이상인 경우는, 리플로우 시험시에 절연 기판중으로부터 발생한 가스가 기포부에 집중하여, 상간 박리가 발생하기 쉬워져 리플로우 내열성(동박과 프리프레그층의 사이)이 저하하는 경향이 있다.
그 외의 실시 형태로서, 조면화층(120)과 실란 커플링제층의 사이에, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 Cr을 함유하는 방청 처리층 중으로부터 선택되는 적어도 1층의 중간층을 추가로 가져도 좋다.
니켈(Ni)을 함유하는 하지층은, 예를 들면 동박 기체(110)나 조면화층(120) 중의 동(Cu)이, 절연 기판측에 확산하여 동해(銅害)가 발생하여 밀착성이 저하하는 일이 있는 경우에, 조면화층(120)과 실란 커플링제층의 사이에 형성하는 것이 바람직하다. Ni를 함유하는 하지층은, 니켈(Ni), 니켈(Ni)-인(P), 니켈(Ni)-아연(Zn) 중 적어도 1종 이상을 함유한다. 이 중, 회로 배선 형성시에 있어서의 동박 에칭시의 니켈 나머지를 억제할 수 있다는 관점에서 바람직한 것은 니켈-인이다.
아연(Zn)을 함유하는 내열 처리층은, 내열성을 더욱 향상시킬 필요가 있는 경우에 형성하는 것이 바람직하다. 내열 처리층은, 예를 들면 아연, 또는 아연을 함유하는 합금, 즉, 아연(Zn)-주석(Sn), 아연(Zn)-니켈(Ni), 아연(Zn)-코발트(Co), 아연(Zn)-동(Cu), 아연(Zn)-크롬(Cr) 및 아연(Zn)-바나듐(V) 중으로부터 선택되는 적어도 1종류 이상의 아연을 함유하는 합금으로 형성하는 것이 바람직하다. 상기 중, 회로 배선 형성시의 에칭시의 언더 컷을 억제한다는 관점에서, 특히 바람직한 것은 아연-바나듐이다. 또한, 여기에서 말하는 「내열성」이란, 표면 처리 동박에 절연 기판을 적층하고, 가열하여 수지를 경화시킨 후에 표면 처리 동박과 절연 기판의 사이의 밀착 강도가 저하하기 어려운 성질을 의미하고, 리플로우 내열성과는 상이한 특성이다.
Cr을 함유하는 방청 처리층은, 내식성을 더욱 향상시킬 필요가 있는 경우에 형성해도 좋다. 방청 처리층으로서는, 예를 들면 크롬 도금에 의한 크롬층, 크로메이트 처리에 의해 형성하는 크로메이트층을 들 수 있다.
상기의 하지층, 내열 처리층 및 방청 처리층은, 이들 3층의 전체를 형성하는 경우에는, 조면화층 상에, 이 순서로 형성해도 좋고, 또한, 용도나 목적으로 하는 특성에 따라서, 어느 1층 또는 2층만을 형성해도 좋다.
또한, 본 발명의 표면 처리 동박은, 동 클래드 적층판의 제조에 이용하는 것이 적합하다. 동 클래드 적층판은, 표면 처리 동박의 조면화층측의 면에, 절연 기판을 갖고 있다.
동 클래드 적층판에 이용하는 절연 기판은, 열경화성 폴리페닐렌에테르 수지, 폴리스티렌계 중합체를 포함하는 열경화성 폴리페닐렌에테르 수지, 트리알릴시아누레이트의 중합체나 공중합체를 포함하는 수지 조성물, 메타크릴 또는 아크릴 변성한 에폭시 수지 조성물, 페놀류 부가 부타디엔 중합체, 디알릴프탈레이트 수지, 디비닐벤젠 수지, 다관능성 메타크릴로일 수지, 불포화 폴리에스테르수지, 폴리부타디엔 수지, 스티렌-부타디엔, 스티렌-부타디엔·스티렌-부타디엔의 가교 폴리머 등으로부터 선택되는 절연 수지가 이용된다.
동 클래드 적층판을 제조하는 경우에는, 실란 커플링제층을 갖는 표면 처리 동박과, 절연 기판을 가열 프레스하여 밀착시킴으로써 제조하면 좋다. 또한, 절연 기판 상에 실란 커플링제를 도포하고, 최표면에 방청 처리층을 갖는 동박과 가열 프레스에 의해 밀착시킴으로써 제작된 동 클래드 적층판도, 본 발명과 동등한 효과를 갖는다.
〔표면 처리 동박의 제작〕
(1) 조면화층의 형성 공정
동박 상에, 조화 입자의 전석에 의해, 요철 표면을 갖는 조면화층을 형성한다.
선길이 비 Da/Db를 제어하는데에는, (i) 조화 입자의 크기를 적절히 제어하는 것, (ⅱ) 형상이 상이한 조화 입자가 동시에 석출되기 쉽게 하는 것이 바람직하다.
(i)의 관점에서는, 예를 들면, 핵생성 빈도를 작게 하기 위해서 전해시의 과전압을 작게 하는 수법을 채용할 수 있고, 그 구체예로서는, 킬레이트제를 저농도로 하는 것을 들 수 있다. 혹은, 조화 처리를 행할 때의 전류 밀도를 70∼90A/d㎡로 높게 하고, 처리 시간을 짧게 하는 수법을 채용할 수도 있다.
여기에서 조면화 처리의 도금욕에 첨가하는 킬레이트제의 농도는 0.1∼5g/L가 적당하다. 킬레이트제로서는 DL-말산, EDTA 나트륨 용액, 글루콘산 나트륨, 디에틸렌트리아민 5아세트산 5나트륨(DTPA) 등의 킬레이트제 등을 들 수 있다.
또한, (ⅱ)의 관점에서는, 예를 들면 킬레이트의 배위 상태가 상이한 금속이 동시에 전해되도록 하는 수법을 채용할 수 있고, 그 구체예로서는, 조면화 처리욕에 2종류의 킬레이트제를 첨가하는 것을 들 수 있다. 예로서, DL-말산과 DTPA의 조합이 있다.
또한, 동박 기체의 폭방향의 2.54㎛의 선(線) 상에 있어서 조면화층과 절연 기판의 계면에 있어서의 기포수가 2개 이하가 되도록 하기 위해, 조면화층의 절연 기판 표면에 대한 젖음성을 향상시키는 것과 같은 방법을 채용할 수 있다. 그를 위해서는, 예를 들면 (i) 조면화층에 실란 커플링제층이 균일하게 형성되도록 실란 커플링 처리를 행하는 것, (ⅱ) 실란 커플링제층 중의 실란 분자가 규칙적으로 배향하도록 실란 커플링 처리를 행하는 것 등의 수단이 있다. (i)의 구체예로서는, 실란 커플링제 수용액에 알코올을 첨가하는 수법, (ⅱ)의 구체예로서는, 조화 처리 동박을 실란 수용액에서 처리하고 나서 온풍으로 건조시키기 전의 시간을 길게 하는 수법, 등을 들 수 있다.
(2) 하지층의 형성 공정
조면화층 상에, 필요에 따라 Ni를 함유하는 하지층을 형성한다.
(3) 내열 처리층의 형성 공정
조면화층 상 또는 하지층 상에, 필요에 따라 Zn을 함유하는 내열 처리층을 형성한다.
(4) 방청 처리층의 형성 공정
상기층을 형성한 동박을, 필요에 따라, pH가 3.5 미만인 Cr 화합물을 함유하는 수용액에 담궈, 0.3A/d㎡ 이상의 전류 밀도로 크롬 도금 처리함으로써, 조면화층 상, 하지층 상 또는 내열 처리층 상에 방청 처리층을 형성한다.
(5) 실란 커플링제층의 형성 공정
조면화층 상, 하지층 상, 내열 처리층 상 또는 방청 처리층 상에, 실란 커플링제층을 형성한다.
〔동 클래드 적층판의 제조〕
본 실시 형태의 동 클래드 적층판은, 다음과 같은 공정으로 제조한다.
(1) 표면 처리 동박의 제작
상기 (1)∼(5)에 따라, 표면 처리 동박을 제작한다.
(2) 동 클래드 적층판의 제조(적층) 공정
상기에서 제작한 표면 처리 동박과 절연 기판을, 표면 처리 동박을 구성하는 실란 커플링제층의 표면이 절연 기판의 접합면과 서로 마주 향하도록 겹쳐 맞춘 후, 가열·가압 처리하여 양자를 밀착시킴으로써, 동 클래드 적층판을 제조한다.
또한, 전술한 바는, 본 발명의 실시 형태의 예를 나타내는 것에 불과하고, 본 발명의 취지를 일탈하지 않는 범위에 있어서 다양한 변경을 가할 수 있다.
실시예
(실시예 1)
두께 18㎛의 무조화(표면 거칠기 Rz는 약 0.8㎛)의 동박 기체에 하기 조건으로 표면 처리 동박을 제작했다.
(1) 조면화층의 형성
동박 기체의 표면으로의 조면화 처리는, 표 1의 조건으로 조면화 도금 처리 1을 행하고, 다음으로 하기에 나타내는 조면화 도금 처리 2의 순서로 행하여, 조면화층을 형성했다.
Figure pct00001
(조면화 도금 처리 2)
황산동: 동 농도로서 13∼72g/L
황산 농도: 26∼133g/L
액온: 18∼67℃
전류 밀도: 3∼67A/d㎡
처리 시간: 1초∼1분 55초
(2) Ni를 함유하는 하지층의 형성
동박 기체의 표면으로의 조면화층의 형성 후, 조면화층 상에, 하기에 나타내는 Ni 도금 조건으로 전해 도금함으로써 하지층(Ni의 부착량 0.06mg/d㎡)을 형성했다.
<Ni 도금 조건>
황산 니켈: 니켈 금속으로서 5.0g/L
과황산 암모늄 40.0g/L
붕산 28.5g/L
전류 밀도 1.5A/d㎡
pH 3.8
온도 28.5℃
시간 1초∼2분
(3) Zn을 함유하는 내열 처리층의 형성
하지층의 형성 후, 이 하지층 상에, 하기에 나타내는 Zn 도금 조건으로 전해 도금함으로써 내열 처리층(Zn의 부착량: 0.05mg/d㎡)을 형성했다.
<Zn 도금 조건>
황산아연 7수화물 1∼30g/L
수산화 나트륨 10∼300g/L
전류 밀도 0.1∼10A/d㎡
온도 5∼60℃
시간 1초∼2분
(4) Cr을 함유하는 방청 처리층의 형성 내열 처리층의 형성 후, 이 내열 처리층 상에, 하기에 나타내는 크롬 도금 처리 조건으로 처리함으로써 방청 처리층(Cr의 부착량: 0.02mg/d㎡)을 형성했다.
<크롬 도금 조건>
(크롬 도금욕)
무수 크롬산 CrO3 2.5g/L
pH 2.5
전류 밀도 0.5A/d㎡
온도 15∼45℃
시간 1초∼2분
(5) 실란 커플링제층의 형성
방청 처리층의 형성 후, 이 방청 처리층 상에, 표 2에 나타내는 조건으로, 실란 커플링제 수용액에 메탄올 또는 에탄올을 첨가하고, 소정의 pH로 조정한 처리액을 도포했다. 그 후, 소정의 시간 유지하고 나서 온풍으로 건조시킴으로써, 표 3에 나타내는 실란 부착량의 실란 커플링제층을 형성했다. 또한, 표 3 중의 하선부의 수치는, 본 발명의 적정 범위 외의 수치인 것을 나타낸다.
Figure pct00002
Figure pct00003
(실시예 2∼18)
조면화 도금 처리 1은 표 1의 내용으로, 실란 커플링제 처리는 표 2의 내용으로 각각 행하고, 그 이외는 실시예 1과 동일한 처리를 실시했다.
(비교예 1∼7 및 9∼14)
조면화 도금 처리 1은 표 1의 내용으로, 실란 커플링제 처리는 표 2의 내용으로 각각 행하고, 그 이외는 실시예 1과 동일한 처리를 실시했다.
(비교예 8)
롤 형상 액정 폴리머 필름(쿠라레(주) 제조의 Vecster(등록상표) CT-Z)을 이용하여, 수산화 칼륨 용액(액온 80℃)에 처리 시간 10분간 담궈 에칭하여 조면화 처리를 행했다. 계속하여, 조면화 처리한 열가소성 수지 필름에 하기의 무전해 동도금욕에 의해 무전해 동도금을 형성했다.
<무전해 동도금욕>
황산동·5수화물(동성분으로서) 19g/L
HEEDTA(킬레이트제) 50g/L
포스핀산 나트륨(환원제) 30g/L
염화 나트륨 20g/L
인산 수소 2나트륨 15g/L
그 후, 황산동욕을 이용하여, 열가소성 수지 필름 상에 형성되는 무전해 동도금층을 포함한 동도금층 전체의 두께가 20㎛가 되도록 전해 동도금층을 형성했다. 또한, 비교예 8은, 특허문헌 1에 기재된 발명의 범위를 만족하는 조건으로 제작한 것이다.
시험편의 특성 평가
각 시험편에 대하여 각종 측정, 평가를 행하고, 그 결과를 표 3에 나타냈다.
(1) 선길이 비 Da/Db 및 요철 표면에 있어서의 요철의 평균 고저차 H의 측정
도 3 중에 양 화살표로 나타내는 동박 기체면(면 방향 P)과 직교하는 단면에 있어서, 상기 동박 기체(110)의 면을 따라 측정한 연면 길이 Db에 대한, 상기 조면화층의 요철 표면(120)을 따라 측정한 연면 길이 Da의 비 Da/Db를 선길이 비로 한다. 당해 단면에 있어서의 조면화층의 요철 표면이, 보다 많은, 혹은, 보다 큰 요철을 갖는 형상을 이루는 경우에 선길이 비는 커진다.
상기와 같은 선길이 비 Da/Db는, 이온 밀링 장치(히타치세이사쿠쇼 제조: IM4000)에 의해 처리한 각 시험편의 단면을, 주사형 전자 현미경(SEM: 히타치세이사쿠쇼 제조: SU8020)을 이용하여 관찰하고, 이하에 나타내는 순서에 의해 측정했다. 배율을 10000배(본 건의 화상 내 시야의 실제의 폭이 12.7㎛임)로 확대한 관찰 화상으로부터 산출했다. 조면화층의 요철 표면에 있어서의 연면 길이 Da는, SEM에 의한 관찰 화상을 화상 해석 소프트웨어 Winroof(미타니쇼지)로, 도 3에 나타내는 굵은선과 같이 측정했다. 또한, 다른 화상 해석 소프트를 이용해도 동일하게 측정 가능하다. SEM의 배율에 대해서는, SEM 화상의 폭이 5∼15㎛의 범위가 되는 것과 같은 배율이 바람직하다. 본 건에서는 10개소의 시야에서 각각 Dan/Dbn를 측정하고(n=1∼10), 그들의 평균값을 Da/Db로 했다.
다음으로, 요철 표면의 평균 고저차를, 이하와 같이 측정했다. 우선, 관찰 배율을 200배(본 건의 화상 내 시야의 실제의 폭이 63.5㎛임)로 확대하고, 임의의 위치에서, 요철 표면의 연재(延在) 방향과 화면의 수평 방향이 ±1°의 범위가 되도록 맞춘다. 다음으로, 관찰 배율을 10,000배(본 건의 화상 내 시야의 실제의 폭이 12.7㎛임)로 확대하고, 임의의 위치에서 SEM 화상 내에 비추어지고 있는 요철 표면을 형성하는 요철 중, 최하점 위치가 되는 바닥 위치를 갖는 제1 오목부의 바닥 위치를 A점으로 한다. 이어서, 제1 오목부 및 이 제1 오목부에 인접하는 오목부를 제외한 나머지의 오목부 중에서, 최하점 위치가 되는 바닥 위치를 갖는 제2 오목부의 바닥 위치를 B점으로 한다. 그리고, A점과 B점을 연결한 직선을 베이스선 BL1로 한다(도 4(a)). 그 후, 50,000배(본 건의 화상 내 시야의 실제의 폭이 2.54㎛임)의 SEM 화상으로, 임의의 위치에서 요철 표면을 형성하는 요철 중, 최하점 위치가 되는 바닥 위치를 갖는 제3 오목부의 바닥 위치를 통과하도록, 베이스선 BL1과 평행하게 베이스선 BL2를 긋고, 베이스선 BL2로부터 수직 방향으로 가장 떨어진 볼록부의 꼭대기점까지의 거리를, 고저차 H로서 측정한다(도 4(b)). 본 실시예에서는, 5개소의 시야에서 각각 고저차를 측정하고 그들의 평균값을 평균 고저차 H로 했다.
(2) 조면화층과 절연 기판의 계면의 기포수
도 5에 나타낸 바와 같이, 조면화층(43)과 절연 기판(42)의 계면의 기포수는 이하에 나타내는 순서에 의해 측정했다. 처음에 프레스기를 이용하여 절연 기판 메이커가 추천하는 표준 프레스 조건으로 절연 기판(42)(프리프레그층)과 동박(43)을 프레스하여 적층체를 제작한다(본 건에서는, 절연 기판(42)으로서 파나소닉가부시키가이샤의 MEGTRON6: R-5670을 사용하여, 프레스 온도: 200℃, 프레스 압력: 35kgf/㎠, 프레스 시간: 160분의 프레스 조건으로 적층했다. 다음으로 상기 이온 밀링 장치로 처리한 상기 적층체의 단면을 상기 주사형 전자 현미경으로, 50000배(본 건의 화상 내 시야의 실제의 폭이 2.54㎛임)로 확대하여, 적층체의 조면화층(43)과 절연 기판(42)의 계면을 관찰했다. 도 5와 같이, 폭이 2.54㎛인 선 상에 있어서의 조면화층(43)과 절연 기판(42)의 계면에 존재하는 기포(41)의 수를 10개소에서 각각 측정하고, 10개소의 기포의 수의 평균값을 조면화층(43)과 절연 기판(42)의 계면의 기포수 Vi로 했다. 본 건에 있어서의 기포란, 조면화층과 절연 기판의 계면에 있어서 절연 기판이 충전되어 있지 않은 영역을 가리키고 있고, 그 크기는 장경으로 1.0㎛ 이하의 것이다.
(3) 실란 부착량의 측정
형광 X선 분석 장치((주)리가쿠 제조 ZSXPrimus, 분석 지름: Φ35㎜로 분석했다.
(4) 절연 기판 밀착 후의 선길이 비 Da'/Db 및 요철 표면에 있어서의 요철의 평균 고저차 H'의 측정
각 동박을 절연 기판과 접착 후에, 선길이 비 Da'/Db 및 요철 표면에 있어서의 요철의 평균 고저차 H'는, 상기 Da/Db 및 H의 측정과 동일한 방법에 의해 행했다.
(5) 전송 특성(고주파에서의 전송 손실의 측정)
각 동박을 절연 기판과 접착 후에, 전송 특성 측정용의 샘플을 제작하여 고주파 대역에 있어서의 전송 손실을 측정했다. 절연 기판으로서는 시판의 폴리페닐렌에테르계 절연(파나소닉(주) 제조 메그트론 6)을 사용했다. 전송 손실 측정용의 기판은, 구조를 스트립 라인 구조로 하여 도체 길이 400㎜, 도체 두께 18㎛, 도체폭을 0.14㎜, 전체의 두께를 0.31㎜, 특성 임피던스가 50Ω이 되도록 조정했다. 평가는, 벡터 네트워크 애널라이저 E8363B(KEYSIGHT TECHNOLOGIES)를 이용하여, 10㎓ 및 40㎓에 있어서의 전송 손실을 측정했다. 도체 길이가 400㎜인 경우에 측정한 전송 손실을, 도체 길이가 1000㎜인 경우로 환산한 값을 전송 손실의 측정 결과로 하고, 단위는 dB/m으로 했다. 구체적으로는 도체 길이 400㎜로 측정한 전송 손실의 값에 2.5를 곱한 값을 전송 손실의 측정값으로 했다. 결과를 표 3에 나타냈는데, 전송 특성은, 10㎓에서 전송 손실이 19.5dB/m 미만을 합격, 40㎓에서 전송 손실이 66.0dB/m 미만을 합격으로 했다.
(6) 밀착 강도
표면 처리 동박과 절연 기판의 밀착 강도를 측정했다. 절연 기판으로서는 시판의 폴리페닐렌에테르 기판을 사용했다. 절연(수지) 기판의 경화 조건은, 210℃, 1시간으로 했다. 밀착 강도는, 만능 재료 시험기(텐시론, 가부시키가이샤 에이·앤드·디 제조)를 사용하고, 동박과 절연 기판을 접착 후, 시험편을 10㎜폭의 회로 배선에 에칭 가공하고, 절연측을 양면 테이프에 의해 스테인리스판에 고정하고, 회로 배선을 90도 방향으로 50㎜/분의 속도로 박리하여 구했다. 초기 밀착성은, 박리 강도가 0.4kN/m 이상인 경우를 합격으로 하고, 박리 강도가 0.4kN/m 미만인 경우를 불합격으로 판정했다.
(7) 리플로우 내열성(동박과 프리프레그층의 사이)
먼저, 리플로우 내열 시험(동박과 프리프레그층의 사이)의 시험편의 제작 방법을 설명한다. 양면에 동박을 적층하여 리플로우 시험편(동박과 프리프레그층의 사이)을 제작했다. 본 건에서는 리플로우 시험편(동박과 프리프레그층의 사이)의 사이즈는 100㎜×100㎜였다. 다음으로 제작한 시험편을 리플로우 로에 통과시켜, 탑 온도 260℃에서 10초간의 가열 조건으로 10회 통과시켰다. 상기 조건으로 가열한 후에, 부풀어오름이 발생한 것은 부풀어오름 영역의 단면을 마이크로스코프로 관찰하여 동박과 프리프레그층의 사이에 층간 박리가 있는지 확인했다. 동박과 프리프레그층의 사이에서 층간 박리가 발생하지 않은 것을 「○(합격)」, 동박과 프리프레그층의 사이에서 층간 박리가 1개소인 것을 「△(합격)」, 동박과 프리프레그층의 사이의 층간 박리가 2개소 이상인 것을 「×(불합격)」으로 판정했다. 또한, 리플로우 시험의 내용은 JIS C 60068-2-58에 준거했다.
(8) 리플로우 내열성(코어층과 프리프레그층의 사이)
리플로우 내열 시험(코어층과 프리프레그층의 사이)의 시험편의 제작 방법을 설명한다. 양면에 동박을 적층한 절연 기판을 코어층으로 한다. 코어층은 염화동(Ⅱ) 용액 등에 의해 에칭되어 모든 동박이 용해된다. 에칭한 코어층의 양면에 절연 기판인 프리프레그층과 동박을 적층함으로써, 리플로우 시험편을 제작했다. 본 건에서는 리플로우 시험편(코어층과 프리프레그층의 사이)의 사이즈는 100㎜×100㎜였다.
다음으로 제작한 시험편을 리플로우 로에 통과시켜, 탑 온도 260℃에서 10초간의 가열 조건으로 10회 통과시켰다. 상기 조건으로 가열한 후에, 코어층과 프리프레그층의 사이에서 층간 박리가 발생하지 않은 것을 「○(합격)」, 코어층과 프리프레그층의 사이에서 층간 박리가 1개소인 것을 「△(합격)」, 코어층과 프리프레그층의 사이의 층간 박리가 2개소 이상인 것을 「×(불합격)」으로 판정했다. 또한, 리플로우 시험의 내용은 JIS C 60068-2-58에 준거했다.
표 3으로부터 명백한 바와 같이, 실시예 1∼18은, 모두 절연 기판과의 밀착성, 전송 특성 및 리플로우 내열성의 모든 성능 모두, 합격 레벨이었다. 한편, 비교예 1은, 선길이 비 Da/Db 및 Da'/Db가 작고, 요철 표면에 있어서의 요철의 평균 고저차 H 및 H'도 낮기 때문에 밀착 강도가 낮고, 리플로우 내열성도 뒤떨어져 있었다. 비교예 2는, 선길이 비 Da/Db 및 Da'/Db가 크고, 요철 표면에 있어서의 요철의 평균 고저차 H 및 H'도 높기 때문에 전송 손실이 크고, 전송 특성이 뒤떨어져 있었다. 비교예 3은, 선길이 비 Da/Db 및 Da/Db'가 작고, 실란 부착량도 적기 때문에, 리플로우 내열성이 뒤떨어져 있었다. 비교예 4는, 선길이 비 Da/Db 및 Da'/Db가 작고, 요철 표면에 있어서의 요철의 평균 고저차 H 및 H'가 낮고, 실란 부착량이 많기 때문에, 밀착 강도가 낮았다. 비교예 5∼7은, 선길이 비 Da/Db 및 Da/Db'가 크고, 평균 고저차 H 및 H'가 크고, 더하여 조면화층과 절연 기판의 계면의 기포수가 많기 때문에, 리플로우 내열성이 뒤떨어져 있었다. 비교예 8은, 선길이 비 Da/Db 및 Da'/Db가 작고, 요철 표면에 있어서의 요철의 평균 고저차 H가 낮기 때문에, 밀착 강도가 낮았다. 비교예 9∼14는 선길이 비 Da/Db 및 Da'/Db가 크고, 특히 비교예 9∼11은 요철 표면에 있어서의 요철의 평균 고저차 H 및 H'도 높기 때문에 전송 손실이 크고, 전송 특성이 뒤떨어져 있었다.
(산업상의 이용 가능성)
본 발명에 의해, 대용량의 정보를 고속으로 전달 처리하는 고주파화 대응 정보 통신 기기의 고성능·고기능화에 대응할 수 있고 비유전율이나 유전정접이 낮은 유전 특성이 우수한 절연 기판과의 충분한 밀착성을 확보하면서, 리플로우 내열성과 전송 특성을 높은 레벨로 양립시킨 표면 처리 동박의 제공 및, 당해 표면 처리 동박을 이용하여 제조되는 동 클래드 적층판의 제공이 가능하게 되었다.
11 : 잘록한 형상
110 : 동박 기체
120 : 조면화층
Da : 조면화층의 요철 표면을 따라 측정한 연면 길이
Db : 상기 동박 기체면을 따라 측정한 연면 길이
P : 기판의 폭
41 : 기포
42 : 절연 기판
43 : 조면화층

Claims (10)

  1. 동박 기체 상에 조면화층이 형성되어 이루어지는 표면 처리 동박으로서, 상기 조면화층은, 복수의 조화(粗化) 입자를 갖고, 상기 조면화층의 표면은 요철 표면으로서 구성되고, 상기 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면(沿面) 길이(Db)에 대한, 상기 조면화층의 요철 표면을 따라 측정한 연면 길이(Da)의 비(Da/Db)가, 1.05∼4.00의 범위이고, 상기 요철 표면에 있어서의 요철의 평균 고저차(H)가 0.2∼1.3㎛의 범위이고, 또한 상기 조면화층 상에, 직접, 또는 중간층을 통하여 0.0003∼0.0300mg/d㎡의 실란 부착량으로 형성된 실란 커플링제층을 갖는 것을 특징으로 하는 표면 처리 동박.
  2. 제1항에 있어서,
    상기 요철 표면은 잘록한 형상을 갖는 것을 특징으로 하는 표면 처리 동박.
  3. 제1항 또는 제2항에 있어서,
    상기 연면 길이의 비(Da/Db)가 1.05∼3.20배의 범위이고, 상기 요철의 평균 고저차(H)가 0.2∼0.8㎛의 범위이고, 또한 동박과 절연 기판을 적층했을 때에 상기 동박 기체 상의 상기 동박의 제조 방향에 수직인 방향인 폭방향의 2.54㎛의 선 상에 있어서 상기 조면화층과 절연 기판의 계면의 기포수가 2개 이하인 표면 처리 동박.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 연면 길이의 비(Da/Db)가 1.05∼1.60배의 범위이고, 상기 요철의 평균 고저차(H)가 0.2∼0.3㎛의 범위이고, 또한 동박과 절연 기판을 적층했을 때에 상기 동박 기체의 폭방향의 2.54㎛의 선 상에 있어서 상기 조면화층과 절연 기판의 계면의 기포수가 1개 이하인 표면 처리 동박.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실란 커플링제층의 실란 부착량이, 0.0005∼0.0120mg/d㎡인 표면 처리 동박.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 중간층이, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 Cr을 함유하는 방청 처리층 중으로부터 선택되는 적어도 1층으로 구성되는 표면 처리 동박.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 실란 커플링제층은, 에폭시계 실란, 아미노계 실란, 비닐계 실란, 메타크릴계 실란, 아크릴계 실란, 스티릴계 실란, 우레이드계 실란, 메르캅토계 실란, 술피드계 실란 및 이소시아네이트계 실란 중으로부터 선택되는 적어도 1종으로 이루어지는 표면 처리 동박.
  8. 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박의 조면화층측의 면에, 절연 기판을 갖는 동 클래드 적층판.
  9. 동박 기체 상에 조면화층이 형성되어 이루어지는 표면 처리 동박의 상기 조면화층측에 절연 기판을 갖는 동 클래드 적층판으로서, 당해 동박 기체면과 직교하는 단면에 있어서, 상기 동박 기체면을 따라 측정한 연면 길이(Db)에 대한, 상기 조면화층과 상기 절연 기판의 계면을 따라서 측정한 계면 길이(Da')의 비(Da'/Db)가, 1.05∼4.00배의 범위이고, 상기 계면에 있어서의 요철의 평균 고저차(H')가 0.2∼1.3㎛의 범위이고, 또한 상기 조면화층과 상기 절연 기판의 사이에, 직접, 또는 중간층을 통하여 0.0003∼0.0300mg/d㎡의 실란 부착량의 실란 커플링제층을 갖고 있는 것을 특징으로 하는 동 클래드 적층판.
  10. 제9항에 있어서,
    상기 동박 기체의 폭방향의 2.54㎛ 선 상에 있어서, 상기 조면화층과 상기 절연 기판의 계면의 기포수가 2개 이하인 동 클래드 적층판.
KR1020187019627A 2016-02-10 2017-01-23 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판 KR102230999B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016024121 2016-02-10
JPJP-P-2016-024121 2016-02-10
JPJP-P-2016-095049 2016-05-11
JP2016095049 2016-05-11
PCT/JP2017/002145 WO2017138338A1 (ja) 2016-02-10 2017-01-23 表面処理銅箔及びこれを用いて製造される銅張積層板

Publications (2)

Publication Number Publication Date
KR20180112769A true KR20180112769A (ko) 2018-10-12
KR102230999B1 KR102230999B1 (ko) 2021-03-22

Family

ID=59563015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187019627A KR102230999B1 (ko) 2016-02-10 2017-01-23 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판

Country Status (5)

Country Link
JP (1) JP6248231B1 (ko)
KR (1) KR102230999B1 (ko)
CN (1) CN108603303B (ko)
TW (1) TWI704048B (ko)
WO (1) WO2017138338A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111886367B (zh) * 2018-03-27 2023-05-16 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
TWI668333B (zh) 2018-09-17 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
TWI669032B (zh) 2018-09-26 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
CN112054308A (zh) 2019-06-05 2020-12-08 广州方邦电子股份有限公司 一种电磁散射膜及包含电磁散射膜的电子装置
TWI764170B (zh) * 2019-06-19 2022-05-11 金居開發股份有限公司 微粗糙電解銅箔以及銅箔基板
US11408087B2 (en) 2019-06-19 2022-08-09 Co-Tech Development Corp. Advanced electrodeposited copper foil having island-shaped microstructures and copper clad laminate using the same
TWI776168B (zh) * 2019-06-19 2022-09-01 金居開發股份有限公司 進階反轉電解銅箔及應用其的銅箔基板
CN110838408A (zh) * 2019-10-10 2020-02-25 深圳市峰泳科技有限公司 高剥离力高介电常数的平面电容及其制备方法
KR102349377B1 (ko) * 2019-12-19 2022-01-12 일진머티리얼즈 주식회사 표면처리 동박, 이의 제조방법, 이를 포함한 동박적층판, 및 이를 포함한 프린트 배선판
JP7273883B2 (ja) * 2021-04-09 2023-05-15 福田金属箔粉工業株式会社 表面処理銅箔及び該表面処理銅箔を用いた銅張積層板並びにプリント配線板
CN113099605B (zh) * 2021-06-08 2022-07-12 广州方邦电子股份有限公司 金属箔、带载体金属箔、覆铜层叠板及印刷线路板
CN114199806B (zh) * 2021-12-10 2024-04-09 南京大学 用afm-ir检测微纳米粗糙的铜箔表面有机物分布的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4833556B1 (ko) 1968-10-12 1973-10-15
JP2006278881A (ja) 2005-03-30 2006-10-12 Furukawa Circuit Foil Kk 電磁波シールド用銅箔、及び該銅箔で作成した電磁波シールド体
KR20060134868A (ko) 2005-06-23 2006-12-28 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 양이온성 염을 포함하는 잔류물 제거용 조성물 및 이를사용하는 방법
JP2007332418A (ja) 2006-06-15 2007-12-27 Fukuda Metal Foil & Powder Co Ltd 表面処理銅箔
KR20080015468A (ko) * 2005-06-13 2008-02-19 미쓰이 긴조꾸 고교 가부시키가이샤 표면 처리 동박 및 그 표면 처리 동박의 제조 방법, 그리고극박 프라이머 수지층 부착 표면 처리 동박
KR20110090175A (ko) 2010-02-03 2011-08-10 베스비시스템(주) 실리콘이 코팅된 유리전구와 그 제조방법 및 그를 구비한 엘이디 램프
KR20120123451A (ko) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
JP2013147688A (ja) 2012-01-18 2013-08-01 Jx Nippon Mining & Metals Corp 銅張積層板用表面処理銅箔及びそれを用いた銅張積層板
JP2013158935A (ja) 2012-02-01 2013-08-19 Furukawa Electric Co Ltd:The 金属張積層体、回路基板およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654737B1 (ko) * 2004-07-16 2006-12-08 일진소재산업주식회사 미세회로기판용 표면처리동박의 제조방법 및 그 동박
JP5448616B2 (ja) * 2009-07-14 2014-03-19 古河電気工業株式会社 抵抗層付銅箔、該銅箔の製造方法および積層基板
JP4948579B2 (ja) * 2009-08-14 2012-06-06 古河電気工業株式会社 高周波伝送特性に優れる耐熱性銅箔及びその製造方法、回路基板、銅張積層基板及びその製造方法
JP5634103B2 (ja) * 2010-04-06 2014-12-03 福田金属箔粉工業株式会社 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
KR101659841B1 (ko) * 2012-03-01 2016-09-26 미쓰이금속광업주식회사 캐리어박 부착 구리박, 캐리어박 부착 구리박의 제조 방법 및 그 캐리어박 부착 구리박을 사용하여 얻어지는 레이저 드릴링 가공용의 구리장 적층판
CN104120471B (zh) * 2013-04-26 2018-06-08 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷配线板、带载体的铜箔、电子设备及印刷配线板的制造方法
CN105002496B (zh) * 2015-07-28 2017-11-28 灵宝华鑫铜箔有限责任公司 一种电解铜箔黑色表面处理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4833556B1 (ko) 1968-10-12 1973-10-15
JP2006278881A (ja) 2005-03-30 2006-10-12 Furukawa Circuit Foil Kk 電磁波シールド用銅箔、及び該銅箔で作成した電磁波シールド体
KR20080015468A (ko) * 2005-06-13 2008-02-19 미쓰이 긴조꾸 고교 가부시키가이샤 표면 처리 동박 및 그 표면 처리 동박의 제조 방법, 그리고극박 프라이머 수지층 부착 표면 처리 동박
KR20060134868A (ko) 2005-06-23 2006-12-28 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 양이온성 염을 포함하는 잔류물 제거용 조성물 및 이를사용하는 방법
JP2007332418A (ja) 2006-06-15 2007-12-27 Fukuda Metal Foil & Powder Co Ltd 表面処理銅箔
KR20120123451A (ko) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
KR20110090175A (ko) 2010-02-03 2011-08-10 베스비시스템(주) 실리콘이 코팅된 유리전구와 그 제조방법 및 그를 구비한 엘이디 램프
JP2013147688A (ja) 2012-01-18 2013-08-01 Jx Nippon Mining & Metals Corp 銅張積層板用表面処理銅箔及びそれを用いた銅張積層板
JP2013158935A (ja) 2012-02-01 2013-08-19 Furukawa Electric Co Ltd:The 金属張積層体、回路基板およびその製造方法

Also Published As

Publication number Publication date
CN108603303A (zh) 2018-09-28
JP6248231B1 (ja) 2017-12-13
KR102230999B1 (ko) 2021-03-22
WO2017138338A1 (ja) 2017-08-17
TW201800242A (zh) 2018-01-01
JPWO2017138338A1 (ja) 2018-02-22
TWI704048B (zh) 2020-09-11
CN108603303B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
KR20180112769A (ko) 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
JP4144711B2 (ja) 低誘電性基材用表面処理銅箔及びそれを用いた銅張積層板並びにプリント配線板
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
TWI645759B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
TWI627307B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
CN109642338B (zh) 铜箔以及具有该铜箔的覆铜板
KR20130121880A (ko) 표면 처리 동박
WO2010093009A1 (ja) 金属箔およびその製造方法,絶縁基板,配線基板
WO2010074072A1 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
LU101698B1 (en) Surface-treated copper foil for high-frequency circuit and method for producing same
JP5997080B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2017508890A (ja) 銅箔、これを含む電気部品及び電池
WO2010074061A1 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
WO1996025838A1 (fr) Feuille de cuivre pour circuit imprime multicouche a haute densite
JP2011014647A (ja) プリント配線板用銅箔
KR102118455B1 (ko) 표면 처리 동박 및 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판
JP7325000B2 (ja) 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
JP5345924B2 (ja) プリント配線板用銅箔
JP7421208B2 (ja) 表面処理銅箔及びその製造方法
JP2011014651A (ja) プリント配線板用銅箔
JP2011129685A (ja) 環境配慮型プリント配線板用銅箔
JP2011012297A (ja) プリント配線板用銅箔
JP2011009453A (ja) プリント配線板用銅箔
KR20230095677A (ko) 내열성을 가지는 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant