KR20180102011A - 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 - Google Patents
발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 Download PDFInfo
- Publication number
- KR20180102011A KR20180102011A KR1020180023661A KR20180023661A KR20180102011A KR 20180102011 A KR20180102011 A KR 20180102011A KR 1020180023661 A KR1020180023661 A KR 1020180023661A KR 20180023661 A KR20180023661 A KR 20180023661A KR 20180102011 A KR20180102011 A KR 20180102011A
- Authority
- KR
- South Korea
- Prior art keywords
- transparent substrate
- light emitting
- transparent
- emitting diode
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000005520 cutting process Methods 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 12
- 239000005304 optical glass Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000005488 sandblasting Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 68
- 238000004020 luminiscence type Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
- Laser Beam Processing (AREA)
Abstract
본 발명은, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것을 목적으로 한다.
발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 내부에 복수의 기포가 형성된 제1 투명 기판 또는 내부에 복수의 기포가 형성된 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면에 각 LED 회로에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정과, 상기 투명 기판 가공 공정을 실시한 후, 웨이퍼의 이면에 상기 제1 투명 기판의 표면을 첩착(貼着)시키고 상기 제1 투명 기판의 이면에 상기 제2 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 투명 기판 첩착 공정과, 상기 투명 기판 첩착 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 한다.
발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 내부에 복수의 기포가 형성된 제1 투명 기판 또는 내부에 복수의 기포가 형성된 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면에 각 LED 회로에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정과, 상기 투명 기판 가공 공정을 실시한 후, 웨이퍼의 이면에 상기 제1 투명 기판의 표면을 첩착(貼着)시키고 상기 제1 투명 기판의 이면에 상기 제2 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 투명 기판 첩착 공정과, 상기 투명 기판 첩착 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 한다.
Description
본 발명은 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩에 관한 것이다.
사파이어 기판, GaN 기판, SiC 기판 등의 결정 성장용 기판의 표면에 n형 반도체층, 발광층, p형 반도체층이 복수 개 적층된 적층체층이 형성되고, 이 적층체층과 교차하는 복수의 분할 예정 라인에 의해 구획된 영역에 복수의 LED(Light Emitting Diode) 등의 발광 디바이스가 형성된 웨이퍼는, 분할 예정 라인을 따라 절단되어 개개의 발광 디바이스 칩으로 분할되고, 분할된 발광 디바이스 칩은 휴대전화, 퍼스널 컴퓨터, 조명기기 등의 각종 전기기기에 널리 이용되고 있다.
발광 디바이스 칩의 발광층으로부터 출사되는 광은 등방성을 갖기 때문에, 결정 성장용 기판의 내부에도 조사되어 기판의 이면 및 측면으로부터도 광이 출사된다. 그러나, 기판의 내부에 조사된 광 중 공기층과의 계면에서의 입사각이 임계각 이상인 광은 계면에서 전반사되어 기판 내부에 가둬지고, 기판으로부터 외부로 출사되는 일이 없기 때문에 발광 디바이스 칩의 휘도의 저하를 초래한다고 하는 문제가 있다.
이 문제를 해결하기 위해, 발광층으로부터 출사된 광이 기판의 내부에 가둬지는 것을 억제하기 위해서, 기판의 이면에 투명 부재를 첩착(貼着)시켜 휘도의 향상을 도모하도록 한 발광 다이오드(LED)가 일본 특허 공개 제2014-175354호 공보에 기재되어 있다.
그러나, 특허문헌 1에 개시된 발광 다이오드에서는, 기판의 이면에 투명 부재를 첩착시킴으로써 휘도가 약간 향상되었지만 충분한 휘도를 얻을 수 없다고 하는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것이다.
청구항 1에 기재된 발명에 따르면, 발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 내부에 복수의 기포가 형성된 제1 투명 기판 또는 내부에 복수의 기포가 형성된 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면에 각 LED 회로에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정과, 상기 투명 기판 가공 공정을 실시한 후, 웨이퍼의 이면에 상기 제1 투명 기판의 표면을 첩착(貼着)시키고 상기 제1 투명 기판의 이면에 상기 제2 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 투명 기판 첩착 공정과, 상기 투명 기판 첩착 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법이 제공된다.
바람직하게는, 투명 기판 가공 공정에서 형성되는 오목부의 단면 형상은 삼각 형상, 사각 형상, 원 형상 중 어느 하나이다. 바람직하게는, 투명 기판 가공 공정에서 형성되는 오목부는 에칭, 샌드 블라스트, 레이저 중 어느 하나에 의해 형성된다.
바람직하게는, 상기 제1 및 제2 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 투명 기판 첩착 공정에서 제1 투명 기판은 투명 접착제에 의해 웨이퍼에 첩착되고, 제2 투명 기판은 투명 접착제에 의해 제1 투명 기판에 접착된다.
청구항 5에 기재된 발명에 따르면, 발광 다이오드 칩으로서, 표면에 LED 회로가 형성된 발광 다이오드와, 상기 발광 다이오드의 이면에 첩착된 내부에 복수의 기포가 형성된 제1 투명 부재와, 상기 제1 투명 부재의 이면에 첩착된 내부에 복수의 기포가 형성된 제2 투명 부재를 구비하고, 상기 제1 투명 부재 또는 상기 제2 투명 부재 중 적어도 어느 한쪽의 표면 또는 이면에 오목부가 형성되어 있는 발광 다이오드 칩이 제공된다.
본 발명의 발광 다이오드 칩은, 내부에 복수의 기포가 형성된 제1 투명 부재 또는 내부에 복수의 기포가 형성된 제2 투명 부재 중 적어도 어느 한쪽의 표면 또는 이면에 오목부가 형성되어 있기 때문에, 제1 투명 부재 또는 제2 투명 부재의 표면적이 증대하는 것 외에, 적어도 2층의 투명 부재와 오목부에 의해 광이 복잡하게 굴절되어 제1 및 제2 투명 부재 내에 가두어지는 광이 감소되고, 제1 및 제2 투명 부재로부터 출사되는 광의 양이 증대되어 발광 다이오드 칩의 휘도가 향상된다.
도 1은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2의 (A)는 제1 투명 기판의 표면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 구멍을 갖는 마스크를 첩착시키는 양태를 도시한 사시도, 도 2의 (B)는 제1 투명 기판의 표면에 마스크를 첩착시킨 상태의 사시도, 도 2의 (C)∼도 2의 (E)는 제1 투명 기판의 표면에 형성된 오목부의 형상을 도시한 부분 사시도이다.
도 3의 (A)는 레이저 빔의 조사에 의해 제1 투명 기판의 표면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 오목부를 형성하는 양태를 도시한 사시도, 도 3의 (B)는 오목부의 형상을 도시한 부분 사시도이다.
도 4의 (A)는 복수의 오목부를 표면에 갖는 제1 투명 기판을 웨이퍼의 이면에 첩착시켜 일체화하는 제1 일체화 공정을 도시한 사시도, 도 4의 (B)는 제1 일체화 웨이퍼의 사시도이다.
도 5의 (A)는 제1 일체화 웨이퍼의 제1 투명 기판의 이면에 제2 투명 기판의 표면을 첩착시켜 일체화하는 제2 일체화 공정을 도시한 사시도, 도 5의 (B)는 제2 일체화 웨이퍼의 사시도이다.
도 6은 제2 일체화 웨이퍼를 다이싱 테이프를 통해 환형 프레임으로 지지하는 지지 공정을 도시한 사시도이다.
도 7은 제2 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 도시한 사시도이다.
도 8은 분할 공정 종료 후의 제2 일체화 웨이퍼의 사시도이다.
도 9는 본 발명 실시형태에 따른 발광 다이오드 칩의 사시도이다.
도 2의 (A)는 제1 투명 기판의 표면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 구멍을 갖는 마스크를 첩착시키는 양태를 도시한 사시도, 도 2의 (B)는 제1 투명 기판의 표면에 마스크를 첩착시킨 상태의 사시도, 도 2의 (C)∼도 2의 (E)는 제1 투명 기판의 표면에 형성된 오목부의 형상을 도시한 부분 사시도이다.
도 3의 (A)는 레이저 빔의 조사에 의해 제1 투명 기판의 표면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 오목부를 형성하는 양태를 도시한 사시도, 도 3의 (B)는 오목부의 형상을 도시한 부분 사시도이다.
도 4의 (A)는 복수의 오목부를 표면에 갖는 제1 투명 기판을 웨이퍼의 이면에 첩착시켜 일체화하는 제1 일체화 공정을 도시한 사시도, 도 4의 (B)는 제1 일체화 웨이퍼의 사시도이다.
도 5의 (A)는 제1 일체화 웨이퍼의 제1 투명 기판의 이면에 제2 투명 기판의 표면을 첩착시켜 일체화하는 제2 일체화 공정을 도시한 사시도, 도 5의 (B)는 제2 일체화 웨이퍼의 사시도이다.
도 6은 제2 일체화 웨이퍼를 다이싱 테이프를 통해 환형 프레임으로 지지하는 지지 공정을 도시한 사시도이다.
도 7은 제2 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 도시한 사시도이다.
도 8은 분할 공정 종료 후의 제2 일체화 웨이퍼의 사시도이다.
도 9는 본 발명 실시형태에 따른 발광 다이오드 칩의 사시도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 광 디바이스 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.
광 디바이스 웨이퍼(11)는, 사파이어 기판(13) 상에 질화갈륨(GaN) 등의 에피택셜층(적층체층)(15)이 적층되어 구성되어 있다. 광 디바이스 웨이퍼(11)는, 에피택셜층(15)이 적층된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖는다.
여기서, 본 실시형태의 광 디바이스 웨이퍼(11)에서는, 결정 성장용 기판으로서 사파이어 기판(13)을 채용하고 있지만, 사파이어 기판(13) 대신에 GaN 기판 또는 SiC 기판 등을 채용하도록 하여도 좋다.
적층체층(에피택셜층)(15)은, 전자가 다수 캐리어가 되는 n형 반도체층(예컨대, n형 GaN층), 발광층이 되는 반도체층(예컨대, InGaN층), 정공이 다수 캐리어가 되는 p형 반도체층(예컨대, p형 GaN층)을 차례로 에피택셜 성장시킴으로써 형성된다.
사파이어 기판(13)은 예컨대 100 ㎛의 두께를 갖고, 적층체층(15)은 예컨대 5 ㎛의 두께를 갖는다. 적층체층(15)에 복수의 LED 회로(19)가 격자형으로 형성된 복수의 분할 예정 라인(17)에 의해 구획되어 형성되어 있다. 웨이퍼(11)는, LED 회로(19)가 형성된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖는다.
본 발명 실시형태의 발광 다이오드 칩의 제조 방법에 따르면, 우선 도 1에 도시된 바와 같은 광 디바이스 웨이퍼(11)를 준비하는 웨이퍼 준비 공정을 실시한다. 그리고, 웨이퍼(11)의 이면(11b)에 첩착시키는 내부에 복수의 기포(29)가 형성된 제1 투명 기판(21)의 표면 또는 이면, 혹은 제1 투명 기판(21)의 이면에 첩착시키는 내부에 복수의 기포(29A)가 형성된 제2 투명 기판(21A)의 표면 또는 이면에 LED 회로(19)에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정을 실시한다.
이 투명 기판 가공 공정에서는, 예컨대, 도 2의 (A)에 도시된 바와 같이, 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 구멍(4)을 갖는 마스크(2)를 사용한다. 도 2의 (B)에 도시된 바와 같이, 마스크(2)의 구멍(4)을 웨이퍼(11)의 각 LED 회로(19)에 대응시켜 마스크를 내부에 복수의 기포(29)가 형성된 제1 투명 기판(21)의 표면(21a)에 첩착시킨다.
그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 제1 투명 기판(21)의 표면(21a)에, 도 2의 (C)에 도시된 바와 같이, 마스크(2)의 구멍(4)의 형상에 대응한 삼각 형상의 오목부(요부)(5)를 형성한다.
마스크(2)의 구멍(4)의 형상을 사각 형상, 또는 원 형상으로 변경함으로써, 제1 투명 기판(21)의 표면(21a)에 도 2의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A)를 형성하거나, 도 2의 (E)에 도시된 바와 같은 제1 투명 기판(21)의 표면(21a)에 원 형상의 오목부(5B)를 형성하도록 하여도 좋다.
제1 투명 기판(21)은, 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 하나로 형성된다. 본 실시형태에서는, 광학 유리에 비해 내구성이 있는 폴리카보네이트, 아크릴 등의 투명 수지로 제1 투명 기판(21)을 형성하였다.
본 실시형태의 변형예로서, 제1 투명 기판(21)의 표면(21a)에 마스크(2)를 첩착시킨 후, 샌드 블라스트 가공을 실시함으로써, 제1 투명 기판(21)의 표면(21a)에, 도 2의 (C)에 도시된 바와 같은 삼각 형상의 오목부(5), 또는 도 2의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A), 또는 도 2의 (E)에 도시된 바와 같은 원 형상의 오목부(5B)를 형성하도록 하여도 좋다.
제1 투명 기판(21)의 표면(21a)에 LED 회로(19)에 대응한 복수의 오목부를 형성하는 데, 레이저 가공 장치를 이용하도록 하여도 좋다. 레이저 가공에 의한 실시형태에서는, 도 3의 (A)에 도시된 바와 같이, 제1 투명 기판(21)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 레이저 빔을 집광기(레이저 헤드)(24)로부터 제1 투명 기판(21)의 표면(21a)에 간헐적으로 조사하면서, 제1 투명 기판(21)을 유지한 도시하지 않은 척 테이블을 화살표(X1) 방향으로 가공 이송함으로써, 제1 투명 기판(21)의 표면(21a)에 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 오목부(9)를 어블레이션에 의해 형성한다.
제1 투명 기판(21)을 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 제1 투명 기판(21)의 표면(21a)을 어블레이션 가공하여, 복수의 오목부(9)를 차례차례로 형성한다. 오목부(9)의 단면 형상은, 통상은 레이저 빔의 스폿 형상에 대응한 도 3의 (B)에 도시된 바와 같은 원 형상이 된다.
전술한 투명 기판 가공 공정에서는, 제1 투명 기판(21)의 표면(21a)에 복수의 오목부(5, 5A, 5B, 9)를 형성하고 있지만, 이 실시형태 대신에, 제1 투명 기판(21)의 이면(21b)에 복수의 오목부(5, 5A, 5B, 9)를 형성하도록 하여도 좋다.
혹은, 제1 투명 기판(21)의 표면 및 이면에는 아무런 가공을 행하지 않고, 내부에 복수의 기포(29A)가 형성된 제2 투명 기판(21A)의 표면(21a) 또는 이면(21b)에 웨이퍼(11)의 각 LED 회로에 대응하여 복수의 오목부(5, 5A, 5B, 9)를 형성하도록 하여도 좋다. 제2 투명 기판(21A)도 제1 투명 기판(21)과 마찬가지로 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 하나로 형성된다.
투명 기판 가공 공정을 실시한 후, 웨이퍼(11)의 이면(11b)에 제1 투명 기판(21)의 표면(21a)을 첩착시키고 제1 투명 기판(21)의 이면(21b)에 제2 투명 기판(21A)의 표면(21a)을 첩착시키는 투명 기판 첩착 공정을 실시한다.
이 투명 기판 첩착 공정에서는, 우선, 도 4의 (A)에 도시된 바와 같이, 표면(21a)에 웨이퍼(11)의 LED 회로(19)에 대응하여 복수의 오목부(9)가 형성된 제1 투명 기판(21)의 표면(21a)에, 웨이퍼(11)의 이면(11b)을 투명 접착제로 접착하여, 도 4의 (B)에 도시된 바와 같이, 웨이퍼(11)와 제1 투명 기판(21)을 일체화하여 제1 일체화 웨이퍼(25)를 형성한다.
계속해서, 도 5의 (A)에 도시된 바와 같이, 제1 일체화 웨이퍼(25)의 제1 투명 기판(21)의 이면(21b)에, 내부에 복수의 기포(29A)가 형성된 제2 투명 기판(21A)의 표면(21a)을 첩착시켜, 도 5의 (B)에 도시된 바와 같은 제2 일체화 웨이퍼(25A)를 형성한다.
이 투명 기판 첩착 공정은, 전술한 순서에 한정되지 않고, 제1 투명 기판(21)의 이면(21b)에 제2 투명 기판(21A)의 표면(21a)을 첩착시킨 후, 제1 투명 기판(21)의 표면(21a)을 웨이퍼(11)의 이면(11b)에 첩착시켜 제2 일체화 웨이퍼(25A)를 형성하도록 하여도 좋다.
투명 기판 첩착 공정을 실시한 후, 도 6에 도시된 바와 같이, 제2 일체화 웨이퍼(25A)의 제2 투명 기판(21A)을 외주부가 환형 프레임(F)에 첩착된 다이싱 테이프(T)에 첩착시켜 프레임 유닛을 형성하고, 제2 일체화 웨이퍼(25A)를 다이싱 테이프(T)를 통해 환형 프레임(F)으로 지지하는 지지 공정을 실시한다.
지지 공정을 실시한 후, 프레임 유닛을 절삭 장치에 투입하고, 절삭 장치로 제2 일체화 웨이퍼(25A)를 절삭하여 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정에 대해서, 도 7을 참조하여 설명한다.
도 7에 도시된 바와 같이, 절삭 장치의 절삭 유닛(10)은, 스핀들 하우징(12)과, 스핀들 하우징(12) 내에 회전 가능하게 삽입된 도시하지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드(14)를 포함하고 있다.
절삭 블레이드(14)의 절삭날은, 예컨대 다이아몬드 지립을 니켈 도금으로 고정시킨 전주(電鑄) 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.
절삭 블레이드(14)의 대략 상반부는 블레이드 커버(휠 커버)(16)로 덮여 있고, 블레이드 커버(16)에는 절삭 블레이드(14)의 깊이측 및 전방측에 수평으로 신장되는 한 쌍의(1개만 도시) 쿨러 노즐(18)이 배치되어 있다.
분할 단계에서는, 제2 일체화 웨이퍼(25A)를 프레임 유닛의 다이싱 테이프(T)를 통해 절삭 장치의 척 테이블(20)로 흡인 유지하고, 환형 프레임(F)은 도시하지 않은 클램프로 클램프하여 고정한다.
그리고, 절삭 블레이드(14)를 화살표(R) 방향으로 고속 회전시키면서 절삭 블레이드(14)의 선단이 다이싱 테이프(T)에 닿을 때까지 웨이퍼(11)의 분할 예정 라인(17)에 절입하고, 쿨러 노즐(18)로부터 절삭 블레이드(14) 및 웨이퍼(11)의 가공점을 향해 절삭액을 공급하면서, 제2 일체화 웨이퍼(25A)를 화살표(X1) 방향으로 가공 이송함으로써, 웨이퍼(11)의 분할 예정 라인(17)을 따라 웨이퍼(11) 및 제1 및 제2 투명 기판(21, 21A)을 절단하는 절단홈(27)을 형성한다.
절삭 유닛(10)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장되는 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 차례차례로 형성한다. 계속해서, 척 테이블(20)을 90° 회전하고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 형성하여, 도 8에 도시된 상태로 함으로써, 제2 일체화 웨이퍼(25A)를 도 9에 도시된 바와 같은 발광 다이오드 칩(31)으로 분할한다.
전술한 실시형태에서는, 제2 일체화 웨이퍼(25A)를 개개의 발광 다이오드 칩(31)으로 분할하는 데 절삭 장치를 사용하고 있지만, 웨이퍼(11) 및 투명 기판(21, 21A)에 대하여 투과성을 갖는 파장의 레이저 빔을 분할 예정 라인(13)을 따라 웨이퍼(11)에 조사하여, 웨이퍼(11) 및 투명 기판(21, 21A)의 내부에 두께 방향으로 복수 층의 개질층을 형성하고, 계속해서 제2 일체화 웨이퍼(25A)에 외력을 부여하여, 개질층을 분할 기점으로 제2 일체화 웨이퍼(25A)를 개개의 발광 다이오드 칩(31)으로 분할하도록 하여도 좋다.
도 9에 도시된 발광 다이오드 칩(31)은, 표면에 LED 회로(19)를 갖는 LED(13A)의 이면에, 내부에 복수의 기포가 형성된 제1 투명 부재(21')가 첩착되어 있다. 또한, 제1 투명 부재(21')의 표면에 오목부(5, 5A, 5B) 또는 오목부(9)가 형성되어 있다. 또한, 제1 투명 부재(21')의 이면에, 내부에 복수의 기포가 형성된 제2 투명 부재(21A')가 첩착되어 있다.
따라서, 도 9에 도시된 발광 다이오드 칩(31)에서는, 제1 투명 부재(21')의 표면에 오목부가 형성되어 있기 때문에, 제1 투명 부재(21')의 표면적이 증대된다. 또한, 발광 다이오드 칩(31)의 LED 회로(19)로부터 출사되어 제1 투명 부재(21')에 입사되는 광의 일부는 오목부 부분에서 굴절되고 나서 제1 투명 부재(21') 내로 진입한다.
따라서, 제1 투명 부재(21') 및 제2 투명 부재(21A')로부터 외부로 굴절되어 광이 출사될 때, 제1 및 제2 투명 부재(21', 21A')와 공기층과의 계면에서의 입사각이 임계각 이상이 되는 광의 비율이 감소하고, 제1, 제2 투명 부재(21', 21A')로부터 출사되는 광의 양이 증대되어, 발광 다이오드 칩(31)의 휘도가 향상된다.
2 : 마스크
5, 5A, 5B, 9 : 오목부
10 : 절삭 유닛 11 : 광 디바이스 웨이퍼(웨이퍼)
13 : 사파이어 기판 14 : 절삭 블레이드
15 : 적층체층 17 : 분할 예정 라인
19 : LED 회로 21 : 제1 투명 기판
21' : 제1 투명 부재 21A : 제2 투명 기판
21A' : 제2 투명 부재 25 : 제1 일체화 웨이퍼
25A : 제2 일체화 웨이퍼 27 : 절단홈
29, 29A : 기포 31 : 발광 다이오드 칩
10 : 절삭 유닛 11 : 광 디바이스 웨이퍼(웨이퍼)
13 : 사파이어 기판 14 : 절삭 블레이드
15 : 적층체층 17 : 분할 예정 라인
19 : LED 회로 21 : 제1 투명 기판
21' : 제1 투명 부재 21A : 제2 투명 기판
21A' : 제2 투명 부재 25 : 제1 일체화 웨이퍼
25A : 제2 일체화 웨이퍼 27 : 절단홈
29, 29A : 기포 31 : 발광 다이오드 칩
Claims (5)
- 발광 다이오드 칩의 제조 방법에 있어서,
결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과,
내부에 복수의 기포가 형성된 제1 투명 기판 또는 내부에 복수의 기포가 형성된 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면에 각 LED 회로에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정과,
상기 투명 기판 가공 공정을 실시한 후, 웨이퍼의 이면에 상기 제1 투명 기판의 표면을 첩착(貼着)시키고 상기 제1 투명 기판의 이면에 상기 제2 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 투명 기판 첩착 공정과,
상기 투명 기판 첩착 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정
을 포함한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법. - 제1항에 있어서, 상기 투명 기판 가공 공정에서 형성되는 상기 오목부의 단면 형상은 삼각 형상, 사각 형상, 원 형상 중 어느 하나인 것인 발광 다이오드 칩의 제조 방법.
- 제1항에 있어서, 상기 투명 기판 가공 공정에서, 상기 오목부는 에칭, 샌드 블라스트, 레이저 중 어느 하나에 의해 형성되는 것인 발광 다이오드 칩의 제조 방법.
- 제1항에 있어서, 상기 제1 및 제2 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 투명 기판 첩착 공정에서 상기 제1 투명 기판은 투명 접착제를 사용하여 상기 웨이퍼의 이면에 첩착되고, 상기 제2 투명 기판은 투명 접착제를 사용하여 상기 제1 투명 기판의 이면에 첩착되는 것인 발광 다이오드 칩의 제조 방법.
- 발광 다이오드 칩에 있어서,
표면에 LED 회로가 형성된 발광 다이오드와,
상기 발광 다이오드의 이면에 첩착된 내부에 복수의 기포가 형성된 제1 투명 부재와,
상기 제1 투명 부재의 이면에 첩착된 내부에 복수의 기포가 형성된 제2 투명 부재
를 구비하고,
상기 제1 투명 부재 또는 상기 제2 투명 부재 중 적어도 어느 한쪽의 표면 또는 이면에 오목부가 형성되는 것인 발광 다이오드 칩.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2017-041316 | 2017-03-06 | ||
JP2017041316A JP2018148017A (ja) | 2017-03-06 | 2017-03-06 | 発光ダイオードチップの製造方法及び発光ダイオードチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180102011A true KR20180102011A (ko) | 2018-09-14 |
KR102314054B1 KR102314054B1 (ko) | 2021-10-15 |
Family
ID=63485674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180023661A KR102314054B1 (ko) | 2017-03-06 | 2018-02-27 | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2018148017A (ko) |
KR (1) | KR102314054B1 (ko) |
CN (1) | CN108538719A (ko) |
TW (1) | TWI742238B (ko) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070000323A (ko) * | 2005-06-27 | 2007-01-02 | 주식회사 엘지화학 | 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의제조방법 |
JP2013197279A (ja) * | 2012-03-19 | 2013-09-30 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
JP2014175354A (ja) | 2013-03-06 | 2014-09-22 | Disco Abrasive Syst Ltd | 発光ダイオード |
JP2014239123A (ja) * | 2013-06-06 | 2014-12-18 | 株式会社ディスコ | 加工方法 |
KR20150047844A (ko) * | 2013-10-25 | 2015-05-06 | 주식회사 세미콘라이트 | 반도체 발광다이오드 |
JP2015141937A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社ディスコ | 光デバイス及び光デバイスの加工方法 |
KR20150092213A (ko) * | 2013-12-26 | 2015-08-12 | 신에쯔 세끼에이 가부시키가이샤 | 파장 변환용 석영 유리 부재 및 그 제조 방법 |
KR20160008610A (ko) * | 2013-05-15 | 2016-01-22 | 코닌클리케 필립스 엔.브이. | 기판내에 산란 특징을 갖는 led |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4122739B2 (ja) * | 2001-07-26 | 2008-07-23 | 松下電工株式会社 | 発光素子及びその製造方法 |
JP5495876B2 (ja) * | 2010-03-23 | 2014-05-21 | 株式会社ディスコ | 光デバイスウエーハの加工方法 |
KR101726807B1 (ko) * | 2010-11-01 | 2017-04-14 | 삼성전자주식회사 | 반도체 발광소자 |
CN104160520A (zh) * | 2012-02-01 | 2014-11-19 | 松下电器产业株式会社 | 半导体发光元件、其制造方法和光源装置 |
JP2014175362A (ja) * | 2013-03-06 | 2014-09-22 | Toshiba Corp | 半導体発光素子及びその製造方法 |
WO2015030237A1 (ja) * | 2013-08-30 | 2015-03-05 | 旭化成イーマテリアルズ株式会社 | 半導体発光素子及び光学フィルム |
JP6255235B2 (ja) * | 2013-12-20 | 2017-12-27 | 株式会社ディスコ | 発光チップ |
JP2015192100A (ja) * | 2014-03-28 | 2015-11-02 | 豊田合成株式会社 | 発光素子および発光素子の製造方法 |
-
2017
- 2017-03-06 JP JP2017041316A patent/JP2018148017A/ja active Pending
-
2018
- 2018-02-06 TW TW107104140A patent/TWI742238B/zh active
- 2018-02-27 KR KR1020180023661A patent/KR102314054B1/ko active IP Right Grant
- 2018-02-28 CN CN201810166410.1A patent/CN108538719A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070000323A (ko) * | 2005-06-27 | 2007-01-02 | 주식회사 엘지화학 | 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의제조방법 |
JP2013197279A (ja) * | 2012-03-19 | 2013-09-30 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
JP2014175354A (ja) | 2013-03-06 | 2014-09-22 | Disco Abrasive Syst Ltd | 発光ダイオード |
KR20160008610A (ko) * | 2013-05-15 | 2016-01-22 | 코닌클리케 필립스 엔.브이. | 기판내에 산란 특징을 갖는 led |
JP2014239123A (ja) * | 2013-06-06 | 2014-12-18 | 株式会社ディスコ | 加工方法 |
KR20150047844A (ko) * | 2013-10-25 | 2015-05-06 | 주식회사 세미콘라이트 | 반도체 발광다이오드 |
KR20150092213A (ko) * | 2013-12-26 | 2015-08-12 | 신에쯔 세끼에이 가부시키가이샤 | 파장 변환용 석영 유리 부재 및 그 제조 방법 |
JP2015141937A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社ディスコ | 光デバイス及び光デバイスの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201834046A (zh) | 2018-09-16 |
JP2018148017A (ja) | 2018-09-20 |
CN108538719A (zh) | 2018-09-14 |
KR102314054B1 (ko) | 2021-10-15 |
TWI742238B (zh) | 2021-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102204764B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102194112B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180006848A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102311574B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180102008A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102314054B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180091744A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102311576B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180016945A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180016944A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102296118B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102228498B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102327105B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102270094B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102166197B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR102164309B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180029858A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180050232A (ko) | 발광 다이오드 칩의 제조 방법 | |
KR20180027340A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180091745A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180091746A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180102010A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180083796A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180016943A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
KR20180037107A (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |