KR20180100076A - 양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법 및 디스플레이 디바이스 - Google Patents

양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법 및 디스플레이 디바이스 Download PDF

Info

Publication number
KR20180100076A
KR20180100076A KR1020177013795A KR20177013795A KR20180100076A KR 20180100076 A KR20180100076 A KR 20180100076A KR 1020177013795 A KR1020177013795 A KR 1020177013795A KR 20177013795 A KR20177013795 A KR 20177013795A KR 20180100076 A KR20180100076 A KR 20180100076A
Authority
KR
South Korea
Prior art keywords
quantum dot
layer
dot material
thermosensitive
material layer
Prior art date
Application number
KR1020177013795A
Other languages
English (en)
Other versions
KR102059003B1 (ko
Inventor
옌자오 리
보리스 크리스탈
취 싱 청
룽 왕
줘 천
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20180100076A publication Critical patent/KR20180100076A/ko
Application granted granted Critical
Publication of KR102059003B1 publication Critical patent/KR102059003B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H01L51/502—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/162—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using laser ablation
    • H01L27/3211—
    • H01L51/0026—
    • H01L51/0085—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시내용의 실시예들은 양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법, 및 디스플레이 디바이스에 관한 것이다. 본 개시내용의 실시예들에 따른 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법은, 기판 상에 양자점 수용층을 형성하는 양자점 수용층 형성 단계; 양자점 수용층 상에 감열성 유기 리간드를 함유하는 감열성 양자점 재료층을 도포하는, 감열성 양자점 재료층 도포 단계; 및 감열성 양자점 재료층의 미리 결정된 영역에서의 감열성 양자점 재료의 유기 리간드를 가열에 의해 화학 반응시켜, 미리 결정된 영역에서의 감열성 양자점 재료가 양자점 수용층 상의 대응하는 서브픽셀 영역 상에 전이되게 하는, 감열성 양자점 재료 전이 단계를 포함한다.

Description

양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법 및 디스플레이 디바이스{SUBPIXEL ARRAY OF QUANTUM DOT LIGHT-EMITTING DIODE, METHOD FOR MANUFACTURING THE SAME, AND DISPLAY DEVICE}
<관련 출원에 대한 상호 참조>
본 출원은 2016년 1월 26일자 출원된 중국 특허 출원 제201610050885.5호에 대한 우선권을 주장하며, 그 전부는 본 명세서에 참조로 원용된다.
<기술분야>
본 개시내용의 실시예들은 양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법, 및 디스플레이 디바이스에 관한 것이다.
AMOLED(active matrix organic light emitting diode)는 LCD(liquid crystal display)를 대체할 것으로 예상되는 차세대 디스플레이 제품으로서 일단 널리 인식되어 왔다. 그러나, 소비자의 소비 수준의 향상과 더불어, 디스플레이 제품의 개발은 고 해상도 제품들에 집중되는 경향이 있다. 고 해상도 AMOLED 제품은 LCD에 비해 경쟁력이 낮은데 그 이유는 유기 발광 디스플레이 제품의 유기층 구조체가 마스크 증착 방법을 사용하여 일반적으로 제조되기 때문이며, 이는 정렬되기 어렵고, 수율이 낮으며, 더 작은 면적에서 발광할 수 없는 등의 결함들을 갖는다. 증착 영역을 정밀하게 제어하는 능력이 부족한 문제는 고 해상도 디스플레이의 신속한 개발에 대한 요구사항을 충족시킬 수 없게 한다. 마스크 증착 프로세스는 유기 발광층을 마련하는 인쇄 프로세스로 대체될 수 있지만, 후자에 의해 달성될 수 있는 해상도 또한 극히 제한적이다. 따라서, 고 해상도 AMOLED 제품들은 높은 기술적 난이도, 낮은 수율, 및 높은 물품 가격과 같은 중대한 문제들에 직면한다.
다른 한편으로, 양자점 기술의 추가의 개발과 더불어, 양자점 재료가 발광층으로서 사용되는 전기 양자점 발광 다이오드에 대한 연구가 점차 깊어지고 있다. 그 결과, 양자 효율은 산업화의 요건을 실질적으로 충족시키는 정도까지 점차 향상되고 있다. 새로운 기술과 프로세스를 더 사용하여 양자점 발광 다이오드의 산업화를 달성하는 것이 미래의 추세가 되었다.
본 개시내용의 실시예들은 QD-LED(quantum dot light emitting diode) 서브픽셀 어레이를 제조하는 방법, 이러한 방법을 사용하여 제조되는 양자점 발광 다이오드 서브픽셀 어레이, 및 이러한 서브픽셀 어레이를 포함하는 디스플레이 디바이스를 제공한다. 본 개시내용의 실시예들은 용액으로 인쇄하는 것을 사용하여 QD-LED 서브픽셀을 제조하는 프로세서에서 마주치는 어려움을 회피할 뿐만 아니라, 고 해상도 AM-QD-LED(active matrix quantum dot light emitting diode)를 제조하는 난이도를 대폭 감소시키며, 이는 AM-QD-LED 기술의 비용을 AMOLED 기술의 것보다 실질적으로 저렴하게 하고, 따라서 AM-QD-LED 기술이 기존의 LCD 제품들과 가격 경쟁을 할 수 있게 한다.
본 개시내용의 실시예들의 제1 양상에 따르면, 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법이 제공되며, 이는,
기판 상에 양자점 수용층을 형성하는 양자점 수용층 형성 단계;
양자점 수용층 상에 감열성 유기 리간드를 함유하는 감열성 양자점 재료층을 도포하는 감열성 양자점 재료층 도포 단계; 및
감열성 양자점 재료층의 미리 결정된 영역에서의 감열성 양자점 재료의 유기 리간드를 가열에 의해 화학 반응시켜, 미리 결정된 영역에서의 감열성 양자점 재료가 양자점 수용층 상의 대응하는 서브픽셀 영역 상에 전이되게 하는, 감열성 양자점 재료 전이 단계를 포함한다.
본 개시내용의 예시적인 실시예에 따르면, 이러한 방법은, 감열성 양자점 재료 전이 단계 이후, 감열성 양자점 재료층에 남아있는 미반응 감열성 양자점 재료를 제거하는 단계를 더 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료층 도포 단계는 그 상에 감열성 양자점 재료층이 형성되어 있는 캐리어 기판을 양자점 수용층 상에 정렬 위치에 배치하는 단계를 포함할 수 있고, 감열성 양자점 재료층은 양자점 수용층을 대면한다.
본 개시내용의 예시적인 실시예에 따르면, 이러한 방법은, 감열성 양자점 재료 전이 단계 이후, 캐리어 기판을 떼어내는 단계를 더 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료층 도포 단계는 그 상에 감열성 양자점 재료층이 형성되어 있는 열 전도성 마스크 플레이트를 양자점 수용층 상에 정렬 위치에 배치하는 단계를 포함할 수 있고, 감열성 양자점 재료층은 양자점 수용층을 대면한다.
본 개시내용의 예시적인 실시예에 따르면, 이러한 방법은, 감열성 양자점 재료 전이 단계 이후, 열 전도성 마스크 플레이트를 떼어내는 단계를 더 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료층 도포 단계는 양자점 수용층 상에 감열성 양자점 재료층을 코팅하는 단계를 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 이러한 방법은, 감열성 양자점 재료 전이 단계 이후, 세정 프로세스를 사용하여 감열성 양자점 재료층에 남아있는 미반응 감열성 양자점 재료를 씻어내는 단계를 더 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 가열은 레이저 광에 의한 가열, 적외선 광원에 의한 가열 또는 오븐에 의한 가열 중 하나 이상을 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료 전이 단계는, 가열 전에 열 전도성 마스크 플레이트를 감열성 양자점 재료층 상에 정렬 위치에 배치하고, 다음으로 열 전도성 마스크 플레이트를 가열하는 단계를 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 가열은 레이저 광을 사용하여 감열성 양자점 재료층을 주기적으로 주사하는 것을 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 가열은 기판을 전체적으로 가열하는 것 및 레이저 광을 사용하여 감열성 양자점 재료층을 주기적으로 주사하는 것을 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 가열은 기판을 전체적으로 가열하는 것을 더 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료층과 기판 사이의 정공 수송층 또는 전자 수송층이 양자점 수용층으로서 사용될 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료층에서의 유기 리간드는 열 분해되어 아미노기, 히드록실기, 카르복실기 또는 페놀성 히드록실기를 생성할 수 있는 기를 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 양자점 수용층은 아미노기, 피리딜기, 카르복실기 또는 히드록실기를 함유하는 중합체층일 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료층에서의 유기 리간드가 1, 3-부타디에닐기를 함유할 수 있고 양자점 수용층이 알케닐기를 함유할 수 있거나; 또는 감열성 양자점 재료층에서의 유기 리간드가 알케닐기를 함유할 수 있고 양자점 수용층이 1, 3-부타디에닐기를 함유할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 열 전도성 마스크 플레이트는 유용성(oil soluble) 재료로 형성될 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 감열성 양자점 재료층에 대한 캐리어 기판은 유용성 재료로 형성될 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 이러한 방법은 각각의 서브픽셀 영역들 상에 2 이상의 감열성 양자점 재료들을 형성하는데 사용될 수 있으며, 이러한 방법은, 양자점 수용층 형성 단계 이후, 2 이상의 감열성 양자점 재료들의 각각의 감열성 양자점 재료에 대하여 감열성 양자점 재료층 도포 단계 및 감열성 양자점 재료 전이 단계를 수행하는 단계를 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 캐리어 기판 상에 형성되는 감열성 양자점 재료층은 2 이상의 감열성 양자점 재료층들의 스택일 수 있고, 스택에서의 캐리어 기판으로부터 가장 먼 제1 층은 상 천이 온도가 가장 낮은 감열성 양자점 재료층이고, 스택에서의 캐리어 기판에 가장 가까운 층은 상 천이 온도가 가장 높은 감열성 양자점 재료층이며, 감열성 양자점 재료 전이 단계는,
제1 온도로 스택의 미리 결정된 영역을 가열하여, 미리 결정된 영역에 있는 스택에서의 제1 층의 일부가 양자점 수용층 상의 제1 서브픽셀 영역 상에 전이되고, 미리 결정된 영역에 있는 스택에서의 제1 층에 인접하는 제2 층의 일부가 노출되게 하는 단계;
캐리어 기판을 하나의 서브픽셀 유닛의 거리만큼 이동시켜, 미리 결정된 영역에 있는 스택에서의 제2 층의 노출된 부분이 제2 서브픽셀 영역과 정렬되게 하고, 제1 온도보다 높은 제2 온도로 미리 결정된 영역을 가열하여, 제2 층의 노출된 부분이 양자점 수용층 상의 제2 서브픽셀 영역 상에 전이되게 하는 단계; 및
이러한 방식으로 점진적으로 증가된 온도를 사용함으로써 미리 결정된 영역에 있는 스택에서의 모든 층들을 양자점 수용층 상의 각각의 서브픽셀 영역들 상에 전이하는 단계를 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 열 전도성 마스크 플레이트 상에 형성되는 감열성 양자점 재료층은 2 이상의 감열성 양자점 재료층들의 스택이고, 스택에서의 열 전도성 마스크 플레이트로부터 가장 먼 제1 층은 상 천이 온도가 가장 낮은 감열성 양자점 재료층이고, 스택에서의 열 전도성 마스크 플레이트에 가장 가까운 층은 상 천이 온도가 가장 높은 감열성 양자점 재료층이며, 감열성 양자점 재료 전이 단계는,
제1 온도로 스택의 미리 결정된 영역을 가열하여, 미리 결정된 영역에 있는 스택에서의 제1 층의 일부가 양자점 수용층 상의 제1 서브픽셀 영역 상에 전이되고, 미리 결정된 영역에 있는 스택에서의 제1 층에 인접하는 제2 층의 일부가 노출되게 하는 단계;
열 전도성 마스크 플레이트를 하나의 서브픽셀 유닛의 거리만큼 이동시켜, 미리 결정된 영역에 있는 스택에서의 제2 층의 노출된 부분이 제2 서브픽셀 영역과 정렬되게 하고, 제1 온도보다 높은 제2 온도로 미리 결정된 영역을 가열하여, 제2 층의 노출된 부분이 양자점 수용층 상의 제2 서브픽셀 영역 상에 전이되게 하는 단계; 및
이러한 방식으로 점진적으로 증가된 온도를 사용함으로써 미리 결정된 영역에 있는 스택에서의 모든 층들을 양자점 수용층 상의 각각의 서브픽셀 영역들 상에 전이하는 단계를 포함할 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 2 이상의 감열성 양자점 재료층들은 RGB 픽셀 레이아웃 또는 RGBW 픽셀 레이아웃의 상이한 서브픽셀 영역들에 대한 감열성 양자점 재료들의 층들일 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 2 이상의 감열성 양자점 재료층들은 RGB 픽셀 레이아웃 또는 RGBW 픽셀 레이아웃에서 상이한 서브픽셀 면적들을 갖는 상이한 서브픽셀 영역들에 대한 감열성 양자점 재료의 층들일 수 있다.
본 개시내용의 예시적인 실시예에 따르면, 양자점 발광 다이오드의 서브픽셀 영역들 중 적어도 하나 또는 전부는 감열성 양자점 재료로 형성되고, 나머지 서브픽셀 영역들은 유기 발광 재료로 형성된다.
본 개시내용의 실시예들의 제2 양상에 따르면, 위에 설명된 방법들 중 임의의 것을 사용하여 제조되는 양자점 발광 다이오드의 서브픽셀 어레이가 제공된다.
본 개시내용의 실시예들의 제3 양상에 따르면, 위에 설명된 양자점 발광 다이오드 서브픽셀 어레이를 포함하는 디스플레이 디바이스가 제공된다.
적색, 녹색 및 청색 서브픽셀들과 같은 서브픽셀들은 본 개시내용의 실시예들에서 가열 프로세스를 사용하여 양자점 수용층 상에 감열성 양자점 재료로 형성되며, 이는 OLED(organic light emitting diodes)에 의해 마주치게 되는 해상도를 향상시키는 기술적 어려움들(OLED에 대해 증착 마스크 플레이트의 라인 폭의 추가적인 감소, 보다 정밀한 인쇄 노즐에 대한 요건 등)을 회피한다. 본 개시내용의 실시예들은 고 해상도 AM-QD-LED(active matrix quantum dot light emitting diodes)의 효율적인 제조 및 프로세스에서의 준비를 용이하게 하고, 수율을 향상 시키며, 양자점 재료의 이용률을 대폭 향상시킬 수 있으며, 이는 AM-QD-LED의 대규모 산업화를 위한 길을 연다.
본 개시내용의 실시예들의 기술적 해결책들을 보다 명확하게 설명하기 위해, 실시예들의 첨부 도면들에 대한 간단한 설명이 이하 제공될 것이다. 명백하게, 이하에 설명되는 도면들은 본 개시내용의 실시예들 중 일부만을 포함하며 본 개시내용에 제한되는 것은 아니다.
도 1a 내지 도 1c는 본 개시내용의 실시예들에 따라 가열로 인해 감열성 양자점 재료에서의 유기 리간드를 양자점 수용층 상에 전이하는 원리를 단면도들에 예시적으로 도시한다.
도 2a 내지 도 2k는 본 개시내용의 제1 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
도 3a 내지 도 3h는 본 개시내용의 제2 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
도 4a-4h는 본 개시내용의 제3 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
도 5a 내지 도 5g는 본 개시내용의 제4 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
도 6a 내지 도 6f는 본 개시내용의 제5 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
본 개시내용의 실시예들의 목적, 기술적 해결책들 및 이점들을 더욱 분명하게 하기 위해, 본 개시내용의 실시예들의 기술적 해결책들이 도면들과 관련되어 이하 명백하고 완전하게 설명될 것이다. 물론, 설명되는 실시예들은 본 개시내용의 실시예들의 전부라기 보다는 오히려 단지 일부이다. 설명되는 실시예들에 기초하여, 창의적인 작업 없이 관련분야에서의 통상의 기술자에 의해 획득되는 모든 다른 실시예들은 본 개시내용의 보호 범위 내에 있다.
본 개시내용의 설명에서, "위(up)", "아래(down)", "상단(top)", "하단(bottom)"과 같은 용어들에 의해 표기되는 배향 또는 위치 관계는 도면들에 기초하여 도시되는 배향 또는 위치 관계라는 점이 주목되어야 한다. 이러한 용어들은 단지 설명의 편의를 위한 그리고 설명을 단순화하기 위한 것이며, 지칭되는 장치 또는 엘리먼트가 특정 배향을 가져야 하거나, 특정 배향으로 구성되거나 작동되어야 하는 것을 나타내거나 암시하지 않으며, 따라서, 이들은 본 개시내용에 대한 제한인 것으로 해석되지 않아야 한다.
또한, "복수의(a plurality of)"라는 용어는 달리 언급하지 않는 한 본 개시내용의 설명에서 2 이상을 의미한다.
본 개시내용의 실시예들의 제1 양상에 따르면, QD-LED(quantum dot light emitting diode) 서브픽셀 어레이를 제조하는 방법이 제공된다.
구체적으로, 본 개시내용의 실시예에 따른 QD-LED(quantum dot light emitting diode) 서브픽셀 어레이를 제조하는 방법은,
기판 상에 양자점 수용층을 형성하는 양자점 수용층 형성 단계;
양자점 수용층 상에 감열성 유기 리간드를 함유하는 감열성 양자점 재료층을 도포하는 감열성 양자점 재료층 도포 단계; 및
감열성 양자점 재료층의 미리 결정된 영역에서의 감열성 양자점 재료의 유기 리간드를 가열에 의해 화학 반응시켜, 미리 결정된 영역에서의 감열성 양자점 재료가 양자점 수용층 상의 대응하는 서브픽셀 영역 상에 전이되게 하는, 감열성 양자점 재료 전이 단계를 포함한다.
위에 설명된 바와 같이, 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀 등과 같은 서브픽셀들은 본 개시내용의 실시예들에서 감열성 양자점 재료를 사용하는 가열 프로세스에 의해 양자점 수용층 상에 형성된다. 도 1a 내지 도 1c는 본 개시내용의 실시예들에 따라 가열로 인해 감열성 양자점 재료에서의 유기 리간드를 양자점 수용층 상에 전이하는 원리를 예시적으로 도시한다. 감열성 유기 리간드를 함유하는 감열성 양자점 재료층이 양자점 수용층(106) 상에 도포된다. 일부 실시예들에서, 감열성 양자점 재료층은 캐리어 기판(112)(도 1a) 상에 보유될 수 있다. 일부 실시예들에서, 감열성 양자점 재료층은 열 전도성 마스크 플레이트(114)(도 1b) 상에 보유될 수 있다. 그러나, 캐리어 기판(112) 또는 열 전도성 마스크 플레이트(114)는 감열성 양자점 재료층에 필수적인 것은 아니다. 일부 실시예들에서, 감열성 양자점 재료층은 양자점 수용층(106) 상에 직접 코팅될 수 있다(도 1c). 가열되기 전에, 감열성 양자점 재료층은 선택적인 캐리어 기판(112) 또는 선택적인 열 전도성 마스크 플레이트(114)의 재료와 우수한 호환성을 가지며, 따라서 캐리어 기판(112) 또는 열 전도성 마스크 플레이트(114)의 표면에 단단히 부착될 수 있다. 감열성 양자점 재료층의 미리 결정된 영역에서의 감열성 양자점 재료가 가열될 때, 거기에 함유된 감열성 유기 리간드가 화학 반응되고, 이는 미리 결정된 영역에서의 감열성 양자점 재료를 캐리어 기판(112) 또는 열 전도성 마스크 플레이트(114)와 호환되지 않게 하고, 캐리어 기판(112) 또는 열 전도성 마스크 플레이트(114)의 표면으로부터 떨어지게 한다. 또한, 화학 반응이 발생된 미리 결정된 영역에서의 감열성 양자점 재료에 함유된 유기 리간드는, QD-LED의 백플레인 상의 양자점 수용층의 표면 관능기와의 수소 결합과 같은 약한 힘의 결합을 형성할 수 있어, 미리 결정된 영역에서의 감열성 양자점 재료는 QD-LED의 백플레인 상의 양자점 수용층 상에 전이된다. 이러한 방식으로, 미리 결정된 영역에서의 감열성 양자점 재료를 양자점 수용층(즉, QD-LED의 백플레인) 상에 직접 또는 선택적인 캐리어 기판(12) 또는 선택적인 열 전도성 마스크 플레이트(114)의 표면으로부터 양자점 수용층(즉, QD-LED의 백플레인) 상에 전이하는 것은 가열의 작용하에 달성된다.
도 1a 내지 도 1c에 도시되는 것들은 단지 예들이며, 감열성 양자점 재료층의 유기 리간드 및 양자점 수용층(106)에 함유되는 관능기가 도 1a 내지 도 1c에 도시되는 -O-R1기 또는 -NH2기에 제한되는 것은 아니라는 점이 여기서 주목되어야 한다. 관련분야에서의 기술자는 가열로 인해 화학 반응을 거친 후 약한 결합을 통해 양자점 수용층 상에 전이될 수 있는 다른 감열성 양자점 재료들 및 양자점 수용층의 대응하는 재료를 인식할 수 있다.
본 개시내용의 실시예들에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법, 이와 같이 형성되는 양자점 발광 다이오드 서브픽셀 어레이, 및 이러한 양자점 발광 다이오드 서브픽셀 어레이를 포함하는 디스플레이 디바이스가 이하 구체적인 실시예들과 함께 설명될 것이다. 그러나, 본 개시내용이 이러한 구체적인 실시예들에 제한되는 것은 아니다.
제1 실시예
도 2a 내지 도 2k는 본 개시내용의 제1 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다. 구체적인 예에서, 예를 들어, 녹색, 청색 및 적색 양자점 발광 다이오드 서브픽셀 어레이가 레이저 광 가열 프로세스를 사용하여 기판 상에 각각 준비 될 수 있다.
먼저, 도 2a는 베이스 기판(202)인 본 실시예의 초기 구조체를 도시한다. 베이스 기판(202)의 재료는 관련분야에 잘 알려져 있으며, 예를 들어, 유리, 석영 등일 수 있다. 베이스 기판(202)은 투명하거나 불투명할 수 있다. 베이스 기판(202)은 표준 프로세스를 사용하여 세정된다.
다음으로, 도 2b에 도시되는 바와 같이, 베이스 기판(202) 상에 선택적 TFT(optional thin film transistor) 어레이(204)가 형성될 수 있다. 구체적인 형성 프로세스 또는 TFT 어레이의 구조체에 대한 제한은 없으며, 이는 관련분야에 알려진 임의의 프로세스 또는 구조체일 수 있다. 예를 들어, TFT 부분은 다음과 같은 단계들에 의해 형성될 수 있다: 200nm의 게이트 금속 Mo를 퇴적하고 이를 패터닝하는 단계; 150nm의 게이트 유전체 SiO2를 퇴적하는 단계; 40nm의 활성층 IGZO(indium gallium zinc oxide)을 퇴적하고 이를 패터닝하는 단계; 200nm의 소스/드레인 전극 금속 Mo를 퇴적하고 이를 패터닝하는 단계; 300nm의 패시베이션층 SiO2를 퇴적하고 이를 패터닝하는 단계; 40nm의 픽셀 전극 ITO(indium zinc oxide)를 퇴적하고 이를 패터닝하는 단계; 스핀 코팅에 의해 아크릴 재료를 퇴적하고 그 상에 포토리소그래피 프로세스 및 경화 프로세스를 수행하여 약 1.5㎛의 두께를 갖는 픽셀 정의층을 형성하는 단계. 이러한 방식으로, TFT 백플레인이 형성된다. 물론, 관련분야에서의 기술자는 다른 재료, 두께 또는 구조체를 사용하는 종래의 TFT 백플레인을 인식할 수 있다.
베이스 기판(202) 상의 TFT 어레이(204)는 필수적이라기 보다는 선택적이라는 점이 여기서 주목되어야 한다. 관련분야에서의 기술자는 실제 필요에 따라 하나 이상의 선택적인 회로 구조체들 또는 디바이스 구조체들이 베이스 기판(202) 상에 형성되거나 형성되지 않을 수 있음을 이해할 것이다. 하나 이상의 선택적인 회로 구조체들 또는 디바이스 구조체들은 이에 제한되는 것은 아니지만 TFT 또는 그 어레이를 포함하며, 관련분야에서의 기술자는 다른 회로 구조체들 또는 디바이스 구조체들을 인식할 수 있다. 본 출원에서, 베이스 기판 자체 또는 베이스 기판과, 그 상에 형성되는 선택적 회로 구조체들 또는 디바이스 구조체들의 조합은 집합적으로 기판으로 불리운다.
QD-LED 부분을 형성하기 전에, 선택적 TFT 백플레인의 후면은 픽셀 전극들의 일 함수를 조정하도록 플라즈마에 의해 처리되어, LED 디바이스의 효율이 더 높아질 수 있고 그 수명이 연장될 수 있다. 또한, 선택적 제1 공통층이 예를 들어 증착, 스핀 코팅, 스퍼터링 등을 사용하여 형성될 수 있다. 픽셀들의 애노드들이 하단층에 있는 경우, 제1 공통층은 정공 주입층 및 정공 수송층을 포함할 수 있으며; 픽셀들의 캐소드들이 하단층에 있는 경우, 제1 공통층은 전자 주입층 및 전자 수송층을 포함할 수 있다. 예를 들어, 제1 공통층이 정공 주입층 및 정공 수송층을 포함할 때, PEDOT:PSS 및 TFB 등이 각각 스핀 코팅될 수 있다. 제1 공통층이 전자 주입층 및 전자 수송층을 포함할 때, 예를 들어 LiF:Al이 증착될 수 있고 ZnO층이 각각 스핀 코팅 또는 스퍼터링 될 수 있는 등이다. 제1 공통층의 전체 두께는 예를 들어 50-100nm일 수 있다.
다음으로, 도 2b에 도시되는 바와 같이, 특정 관능기를 함유하는 양자점 수용층(206)이 이와 같이 획득된 구조체 상에 도포(예를 들어, 스핀 코팅)될 수 있다. 특정 관능기는 감열성 양자점 재료가 가열될 때 이하에 설명될 감열성 양자점 재료층의 미리 결정된 영역에서의 감열성 양자 재료와 약한 결합을 형성할 수 있다. 예를 들어, 관능기는 아미노기, 피리딜기, 카르복실기, 히드록실기 등일 수 있다.
다음으로, 도 2c에 도시되는 바와 같이, 감열성 유기 리간드를 함유하는 제1 감열성 양자점 재료층(210)이 양자점 수용층(206) 상에 도포될 수 있다. 본 실시예에서, 제1 감열성 양자점 재료층(201)의 도포는 그 상에 제1 감열성 양자점 재료층(210)이 형성되어 있는 제1 캐리어 기판(212)을 양자점 수용층(206) 상에 정렬 위치에 배치하는 것에 의해 수행될 수 있으며, 제1 감열성 양자점 재료층(210)은 양자점 수용층(206)에 대면한다. 위에 설명된 바와 같이, 제1 감열성 양자점 재료층(210)은 제1 캐리어 기판(212)과의 우수한 호환성을 가지며, 가열되기 전에 제1 캐리어 기판(212)의 표면에 단단히 부착될 수 있다.
구체적으로, 예를 들어, 제1 감열성 양자점 재료층(210)은 녹색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
도 2d에 도시되는 바와 같이, 제1 감열성 양자점 재료층(210)을 도포한 이후, 그 상에 제1 감열성 양자점 재료층(210)이 제공되어 있는 제1 캐리어 기판(212) 상에 제1 열 전도성 마스크 플레이트(214)가 배치되어, 마스킹 재료에 의해 커버되지 않은 제1 열 전도성 마스크 플레이트(214)의 부분은 후속 가열 프로세스 동안 제1 감열성 양자점 재료층(210)이 전이될 제1 서브픽셀 영역과 정렬된다. 또한, 제1 열 전도성 마스크 플레이트(214)는 도 2d에 도시되는 바와 같이 레이저 광(216)을 사용하여 가열된다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제1 감열성 양자점 재료층(210)의 제1 감열성 양자점 재료가 가열되어, 그 내부의 유기 리간드가 화학 반응을 일으키게 되고, 한때 호환되었던 제1 캐리어 기판(212)과 호환되지 않게 되고 제1 캐리어 기판(212)으로부터 떨어진다. 한편, 레이저 광에 의해 조사된 후에 화학 반응이 발생된 제1 감열성 양자점 재료에서의 유기 리간드는 양자점 수용층(206)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(206) 상에 전이된다.
따라서, 레이저 광에 의해 조사되는 영역에 있는 제1 감열성 양자점 재료층(210)의 제1 감열성 양자점 재료(210')는 도 2e에 도시되는 바와 같이 대응하는 제1 서브픽셀 영역에 진입한다. 다음으로, 레이저 광에 의해 조사되지 않은 영역에서의 나머지 제1 감열성 양자점 재료는 제1 캐리어 기판(212)과 함께 제거되고, 제1 감열성 양자점 재료(210')만 제1 서브픽셀 영역(구체적으로는, 녹색 서브픽셀 영역일 수 있음)에 남게 된다.
다음으로, 도 2f에 도시되는 바와 같이, 그 상에 제1 감열성 양자점 재료(210')가 형성되어 있는 양자점 수용층(206) 상에 감열성 유기 리간드를 함유하는 제2 감열성 양자점 재료층(220)이 도포된다. 본 실시예에서, 제2 감열성 양자점 재료층(220)의 도포는, 그 상에 제2 감열성 양자점 재료층(220)이 형성되어 있는 제2 캐리어 기판(222)을 양자점 수용층(206) 상에 정렬 위치에 배치하는 것에 의해 수행되며, 제2 감열성 양자점 재료층(220)은 양자점 수용층(206)에 대면한다. 위에 설명된 바와 같이, 제2 감열성 양자점 재료층(220)은 제2 캐리어 기판(222)과의 우수한 호환성을 가지며, 가열되기 전에 후자의 표면에 단단히 부착될 수 있다.
구체적으로, 예를 들어, 제2 감열성 양자점 재료층(220)은 청색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
도 2g에 도시되는 바와 같이, 제2 감열성 양자점 재료층(220)을 도포한 이후, 그 상에 제2 감열성 양자점 재료층(220)이 형성되어 있는 제2 캐리어 기판(222) 상에 제2 열 전도성 마스크 플레이트(214)가 배치되어, 마스킹 재료에 의해 커버되지 않은 제2 열 전도성 마스크 플레이트(224)의 부분은 후속 가열 프로세스 동안 제2 감열성 양자점 재료층(220)이 전이될 제2 서브픽셀 영역과 정렬된다. 또한, 제2 열 전도성 마스크 플레이트(224)는 도 2g에 도시되는 바와 같이 레이저 광(226)을 사용하여 가열된다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제2 감열성 양자점 재료층(220)의 감열성 양자점 재료가 가열되어, 그 내부의 유기 리간드가 화학 반응을 일으키게 되고, 한때 호환되었던 제2 캐리어 기판(222)과 호환되지 않게 되고 제2 캐리어 기판(222)으로부터 떨어진다. 한편, 레이저 광에 의해 조사된 후에 화학 반응이 발생된 제2 감열성 양자점 재료에서의 유기 리간드는 양자점 수용층(206)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(206) 상에 전이된다.
따라서, 레이저 광에 의해 조사되는 영역에 있는 제2 감열성 양자점 재료층(220)의 제2 감열성 양자점 재료(220')는 도 2h에 도시되는 바와 같이 대응하는 제2 서브픽셀 영역에 진입한다. 다음으로, 레이저 광에 의해 조사되지 않은 영역에서의 나머지 제2 감열성 양자점 재료는 제2 캐리어 기판(222)과 함께 제거되고, 제2 감열성 양자점 재료(220')만 제2 서브픽셀 영역(구체적으로는, 청색 서브픽셀 영역일 수 있음)에 남게 된다.
다음으로, 도 2i에 도시되는 바와 같이, 그 상에 제1 감열성 양자점 재료(210') 및 제2 감열성 양자점 재료(220')가 형성되어 있는 양자점 수용층(206) 상에 감열성 유기 리간드를 함유하는 제3 감열성 양자점 재료층(230)이 도포된다. 본 실시예에서, 제3 감열성 양자점 재료층(230)의 도포는, 그 상에 제3 감열성 양자점 재료층(230)이 형성되어 있는 제3 캐리어 기판(232)을 양자점 수용층(206) 상에 정렬 위치에 배치하는 것에 의해 수행되며, 제3 감열성 양자점 재료층(230)은 양자점 수용층(206)에 대면한다. 위에 설명된 바와 같이, 제3 감열성 양자점 재료층(230)은 제3 캐리어 기판(232)과의 우수한 호환성을 가지며, 가열되기 전에 후자의 표면에 단단히 부착될 수 있다.
구체적으로, 예를 들어, 제3 감열성 양자점 재료층(230)은 적색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
도 2j에 도시되는 바와 같이, 제3 감열성 양자점 재료층(230)을 도포한 이후, 그 상에 제3 감열성 양자점 재료층(230)이 형성되어 있는 제3 캐리어 기판(232) 상에 제3 열 전도성 마스크 플레이트(234)가 배치되어, 마스킹 재료에 의해 커버되지 않은 제3 열 전도성 마스크 플레이트(234)의 부분은 후속 가열 프로세스 동안 제3 감열성 양자점 재료층(230)이 전이될 제3 서브픽셀 영역과 정렬된다. 또한, 제3 열 전도성 마스크 플레이트(234)는 도 2j에 도시되는 바와 같이 레이저 광(236)을 사용하여 가열된다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제3 감열성 양자점 재료층(230)의 감열성 양자점 재료가 가열되어, 그 내부의 유기 리간드가 화학 반응을 일으키게 되고, 한때 호환되었던 제3 캐리어 기판(232)과 호환되지 않게 되고 제3 캐리어 기판(232)으로부터 떨어진다. 한편, 레이저 광에 의해 조사된 후에 화학 반응이 발생된 제3 감열성 양자점 재료에서의 유기 리간드는 양자점 수용층(206)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(206) 상에 전이된다.
따라서, 레이저 광에 의해 조사되는 영역에 있는 제3 감열성 양자점 재료층(230)의 제3 감열성 양자점 재료(230')는 도 2k에 도시되는 바와 같이 대응하는 제3 서브픽셀 영역에 진입한다. 다음으로, 레이저 광에 의해 조사되지 않은 영역에서의 나머지 제3 감열성 양자점 재료(230')는 제3 캐리어 기판(232)과 함께 제거되고, 제3 감열성 양자점 재료(230')만 제3 서브픽셀 영역(구체적으로는, 적색 서브픽셀 영역일 수 있음)에 남게 된다.
이러한 방식으로, 제1 감열성 양자점 재료(210')의 어레이, 제2 감열성 양자점 재료(220')의 어레이 및 제3 감열성 양자점 재료(230')의 어레이(구체적으로는, 각각 녹색 서브픽셀 어레이, 청색 서브픽셀 어레이 및 적색 서브픽셀 어레이일 수 있음)가 가열 프로세스에 의해 기판의 제1, 제2 및 제3 서브픽셀 영역들에 각각 형성될 수 있다.
또한, 서브픽셀 어레이의 형성이 완료된 후에, 선택적인 제2 공통층이 그 상에 형성될 수 있다(예를 들어, 스핀 코팅, 증착 등에 의함). 픽셀들의 애노드들이 하단층에 있을 때, 제2 공통층은 전자 수송층 및 전자 주입층을 포함할 수 있으며; 한편 픽셀들의 캐소드들이 하단층에 있을 때, 제2 공통층은 정공 수송층 및 정공 주입층을 포함할 수 있다. 제2 공통층이 전자 수송층 및 전자 주입층을 포함하는 경우에, 예를 들어, ZnO 나노 입자들, LiF 등이 스핀 코팅 또는 증착될 수 있고; 한편 제2 공통층이 정공 수송층 및 정공 주입층을 포함하는 경우에, 예를 들어, TFB, PEDOT:PSS 등이 각각 스핀 코팅될 수 있다.
다음으로, 제2 전극들 용의 얇은 금속층이 형성될 수 있다(예를 들어, 증착에 의함). 예를 들어, 위 픽셀 전극들(제1 전극들)이 애노드들일 때, 제2 전극들은 캐소드들이고, 그 반대일 수도 있다. 캐소드들은, 예를 들어, 약 500-1000nm의 LiF: Al 층으로 형성될 수 있고; 애노드들은 약 30-100nm의 Al, Ag, Al/ITO 등으로 형성될 수 있다. 제2 전극들의 형성 이후 Dam & Fritz(dam melting material packaging process) 패키징 및 커팅이 수행되고, 전체 AM-QD-LED의 패널이 완성되어 AM-QD-LED에 기초하는 디스플레이 디바이스를 획득한다.
또한, 위 처리에서 요구되는 바에 따라 각각의 기능층들에 수정이 가해질 수 있다. 예를 들어, 요구되는 바에 따라 전자 배리어층 및/또는 정공 차단층이 추가될 수 있고; 요구되는 바에 따라 정공 주입층 및/또는 전자 주입층 등이 생략될 수도 있으며; 프로세스를 용이하게 하도록 요구되는 바에 따라 기판이 전체적으로 추가로 가열될 수 있다.
이와 같이 제조되는 AM-QD-LED 디바이스의 해상도는 대폭 향상될 수 있다. 예를 들어, 디바이스의 서브픽셀의 최소 면적은 10-30㎛ 이하일 수 있으며, 따라서 해상도는 약 300-800ppi 이상일 수 있다.
위에 설명된 바와 같이, 본 실시예에 따라 가열 프로세스를 사용하여 감열성 양자점 재료로부터 직접 적색, 녹색 및 청색 서브픽셀들과 같은 서브픽셀들을 형성한다는 사실은 고 해상도 액티브 매트릭스 양자점 발광 다이오드들의 효율적 제조 및 프로세서에서의 준비를 용이하게 하고, 수율을 향상시키며, 양자점 재료의 이용률을 대폭 향상시킬 수 있다.
제2 실시예
제1 실시예의 것과 유사한 방법이 제2 실시예에서 채택되어 각각의 감열성 양자점 재료들을 그들의 대응하는 서브픽셀 영역들 상에 개별적으로 전이하는 것을 구현한다. 감열성 양자점 재료층들에 대해 캐리어 기판들을 사용하는 것보다는 오히려 열 전도성 마스크 플레이트 상에 직접 감열성 양자점 재료들이 보유된다 점에서 제2 실시예는 제1 실시예와 상이하다. 이하의 설명에서, 제1 실시예의 것들과 유사한 제2 실시예의 내용들은 상세히 설명되지 않을 것이다.
도 3a 내지 도 3h는 본 개시내용의 제2 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
도 3a 및 도 3b에 도시되는 바와 같이, 세정된 베이스 기판(302) 상에 선택적 TFT 어레이(304)가 형성될 수 있고, 선택적 TFT 어레이(304) 상에 양자점 수용층(306)이 형성될 수 있으며, 이는 제1 실시예에서의 도 2a 및 도 2b에 도시된 단계들과 동일하다.
다음으로, 도 3c에 도시되는 바와 같이, 감열성 유기 리간드를 함유하는 제1 감열성 양자점 재료층(310)이 양자점 수용층(306) 상에 도포된다. 본 실시예에서, 제1 감열성 양자점 재료층(310)의 도포는 그 상에 제1 감열성 양자점 재료층(310)이 제공되어 있는 제1 열 전도성 마스크 플레이트(314)를 양자점 수용층(306) 상에 정렬 위치에 배치하는 것에 의해 수행되어, 제1 감열성 양자점 재료층(310)은 양자점 수용층(306)에 대면하고, 마스킹 재료에 의해 커버되지 않은 제1 열 전도성 마스크 플레이트(314)의 부분은 후속 가열 프로세스 동안 제1 감열성 양자점 재료층(310)이 전이될 제1 서브픽셀 영역과 정렬된다. 제1 감열성 양자점 재료층(310)은 제1 열 전도성 마스크 플레이트(314)와의 우수한 호환성을 가지며, 가열되기 전에 제1 열 전도성 마스크 플레이트(314)의 표면에 단단히 부착될 수 있다.
구체적으로, 예를 들어, 제1 감열성 양자점 재료층(310)은 녹색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
다음으로, 제1 열 전도성 마스크 플레이트(314)는 도 3c에 도시되는 바와 같이 레이저 광(316)을 사용하여 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제1 감열성 양자점 재료층(310)의 제1 감열성 양자점 재료가 가열되어, 그 내부의 유기 리간드가 화학 반응을 일으키게 되고, 한때 호환되었던 제1 열 전도성 마스크 플레이트(314)와 호환되지 않게 되고 제1 열 전도성 마스크 플레이트(314)로부터 떨어진다. 한편, 레이저 광에 의해 조사된 후에 화학 반응이 발생된 제1 감열성 양자점 재료에서의 유기 리간드는 양자점 수용층(306)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(306) 상에 전이된다. 따라서, 레이저 광에 의해 조사되는 영역에 있는 제1 감열성 양자점 재료층(310)의 제1 감열성 양자점 재료(310')는 도 3d에 도시되는 바와 같이 대응하는 제1 서브픽셀 영역에 진입한다. 다음으로, 레이저 광에 의해 조사되지 않은 영역에서의 나머지 제1 감열성 양자점 재료는 제1 열 전도성 마스크 플레이트(314)와 함께 제거되고, 제1 감열성 양자점 재료(310')만 제1 서브픽셀 영역(구체적으로는, 녹색 서브픽셀 영역일 수 있음)에 남게 된다.
다음으로, 도 3e에 도시되는 바와 같이, 그 상에 제1 감열성 양자점 재료(310')가 형성되어 있는 양자점 수용층(306) 상에 감열성 유기 리간드를 함유하는 제2 감열성 양자점 재료층(320)이 도포될 수 있다. 본 실시예에서, 제2 감열성 양자점 재료층(320)의 도포는, 그 상에 제2 감열성 양자점 재료층(320)이 제공되어 있는 제2 열 전도성 마스크 플레이트(324)를 양자점 수용층(306) 상에 정렬 위치에 배치하는 것에 의해 수행되어, 제2 감열성 양자점 재료층(320)은 양자점 수용층(306)에 대면하고, 마스킹 재료에 의해 커버되지 않은 제2 열 전도성 마스크 플레이트(324)의 부분은 후속 가열 프로세스 동안 제2 감열성 양자점 재료층(320)이 전이될 제2 서브픽셀 영역과 정렬된다. 제2 감열성 양자점 재료층(320)은 제2 열 전도성 마스크 플레이트(324)와의 우수한 호환성을 가지며, 가열되기 전에 제2 열 전도성 마스크 플레이트(324)의 표면에 단단히 부착될 수 있다.
구체적으로, 예를 들어, 제2 감열성 양자점 재료층(320)은 청색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
다음으로, 제2 열 전도성 마스크 플레이트(324)는 도 3e에 도시되는 바와 같이 레이저 광(326)을 사용하여 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제2 감열성 양자점 재료층(320)의 제2 감열성 양자점 재료가 가열되어, 그 내부의 유기 리간드가 화학 반응을 일으키게 되고, 한때 호환되었던 제2 열 전도성 마스크 플레이트(324)와 호환되지 않게 되고 제2 열 전도성 마스크 플레이트(324)로부터 떨어진다. 한편, 레이저 광에 의해 조사된 후에 화학 반응이 발생된 제2 감열성 양자점 재료에서의 유기 리간드는 양자점 수용층(306)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(306) 상에 전이된다.
따라서, 레이저 광에 의해 조사되는 영역에 있는 제2 감열성 양자점 재료층(320)의 제2 감열성 양자점 재료(320')는 도 3f에 도시되는 바와 같이 대응하는 제2 서브픽셀 영역에 진입한다. 다음으로, 레이저 광에 의해 조사되지 않은 영역에서의 나머지 제2 감열성 양자점 재료는 제2 열 전도성 마스크 플레이트(324)와 함께 제거되고, 제2 감열성 양자점 재료(320')만 제2 서브픽셀 영역(구체적으로는, 청색 서브픽셀 영역일 수 있음)에 남게 된다.
다음으로, 도 3g에 도시되는 바와 같이, 그 상에 제1 감열성 양자점 재료(310') 및 제2 감열성 양자점 재료(320')가 형성되어 있는 양자점 수용층(306) 상에 감열성 유기 리간드를 함유하는 제3 감열성 양자점 재료층(330)이 도포될 수 있다. 본 실시예에서, 제3 감열성 양자점 재료층(330)의 도포는, 그 상에 제3 감열성 양자점 재료층(330)이 제공되어 있는 제3 열 전도성 마스크 플레이트(334)를 양자점 수용층(306) 상에 정렬 위치에 배치하는 것에 의해 수행되어, 제3 감열성 양자점 재료층(330)은 양자점 수용층(306)에 대면하고, 마스킹 재료에 의해 커버되지 않은 제3 열 전도성 마스크 플레이트(334)의 부분은 후속 가열 프로세스 동안 제3 감열성 양자점 재료층(330)이 전이될 제3 서브픽셀 영역과 정렬된다. 제3 감열성 양자점 재료층(330)은 제3 열 전도성 마스크 플레이트(334)와의 우수한 호환성을 가지며, 가열되기 전에 제3 열 전도성 마스크 플레이트(334)의 표면에 단단히 부착될 수 있다.
구체적으로, 예를 들어, 제3 감열성 양자점 재료층(330)은 적색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
다음으로, 제3 열 전도성 마스크 플레이트(334)는 도 3g에 도시되는 바와 같이 레이저 광(336)을 사용하여 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제3 감열성 양자점 재료층(330)의 제3 감열성 양자점 재료가 가열되어, 그 내부의 유기 리간드가 화학 반응을 일으키게 되고, 한때 호환되었던 제3 열 전도성 마스크 플레이트(334)와 호환되지 않게 되고 제3 열 전도성 마스크 플레이트(334)로부터 떨어진다. 한편, 레이저 광에 의해 조사된 후에 화학 반응이 발생된 제3 감열성 양자점 재료(330)에서의 유기 리간드는 양자점 수용층(306)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(306) 상에 전이된다.
따라서, 레이저 광에 의해 조사되는 영역에 있는 제3 감열성 양자점 재료층(330)의 제3 감열성 양자점 재료(330')는 도 3h에 도시되는 바와 같이 대응하는 제3 서브픽셀 영역에 진입한다. 다음으로, 레이저 광에 의해 조사되지 않은 영역에서의 나머지 제3 감열성 양자점 재료는 제3 열 전도성 마스크 플레이트(334)와 함께 제거되고, 제3 감열성 양자점 재료(330')만 제3 서브픽셀 영역(구체적으로는, 적색 서브픽셀 영역일 수 있음)에 남게 된다.
이러한 방식으로, 제1 감열성 양자점 재료(310')의 어레이, 제2 감열성 양자점 재료(320')의 어레이 및 제3 감열성 양자점 재료(330')의 어레이(구체적으로는, 각각 녹색 서브픽셀 어레이, 청색 서브픽셀 어레이 및 적색 서브픽셀 어레이일 수 있음)가 가열 프로세스에 의해 기판의 제1, 제2 및 제3 서브픽셀 영역들에 각각 형성될 수 있다.
본 실시예에서 모든 서브픽셀 어레이들을 형성한 후의 다른 단계들 및 구성들은 제1 실시예에서의 것들과 동일하고 여기서 반복되지는 않을 것이다.
위에 설명된 바와 같이, 본 실시예에 따라 가열 프로세스를 사용하여 감열성 양자점 재료로부터 직접 적색, 녹색 및 청색 서브픽셀들과 같은 서브픽셀들을 형성한다는 사실은 고 해상도 액티브 매트릭스 양자점 발광 다이오드들의 효율적 제조 및 프로세서에서의 준비를 용이하게 하고, 수율을 향상시키며, 양자점 재료의 이용률을 대폭 향상시킬 수 있다.
제3 실시예
제1 실시예의 것과 유사한 가열 방법이 제3 실시예에서 채택되어 각각의 감열성 양자점 재료들을 그들의 대응하는 서브픽셀 영역들 상에 개별적으로 전이하는 것을 구현한다. 감열성 양자점 재료층들에 대해 캐리어 기판들을 사용하는 것보다는 오히려 양자점 수용층 상에 직접 감열성 양자점 재료들이 코팅된다 점에서 주로 제3 실시예는 제1 실시예와 상이하다. 이하의 설명에서, 제1 실시예의 것들과 유사한 제3 실시예의 내용들은 상세히 설명되지 않을 것이다.
도 4a-4h는 본 개시내용의 제3 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
도 4a 및 도 4b에 도시되는 바와 같이, 세정된 베이스 기판(402) 상에 선택적 TFT 어레이(404)가 형성될 수 있고, 선택적 TFT 어레이(404) 상에 양자점 수용층(406)이 형성될 수 있으며, 이는 제1 실시예에서의 도 2a 및 도 2b에 도시된 단계들과 동일하다.
다음으로, 도 4c에 도시되는 바와 같이, 감열성 유기 리간드를 함유하는 제1 감열성 양자점 재료층(410)이 양자점 수용층(406) 상에 도포된다. 본 실시예에서, 제1 감열성 양자점 재료층(410)의 도포는 양자점 수용층(406) 상에 직접 제1 감열성 양자점 재료층(410)을 코팅하는 것에 의해 수행된다.
구체적으로, 예를 들어, 제1 감열성 양자점 재료층(410)은 녹색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
다음으로, 도 4c에 도시되는 바와 같이, 레이저 광(416)으로 주기적으로 주사하는 것에 의해 또는 제1 실시예에서와 같이 패터닝을 위해 제1 열 전도성 마스크 플레이트를 사용하는 것에 의해 제1 서브픽셀 영역에 있는 제1 감열성 양자점 재료층(410)의 부분이 가열될 수 있다. 가열되는 제1 감열성 양자점 재료층(410)의 부분에서 화학 반응이 발생된 제1 감열성 양자점 재료에서의 유기 리간드는 양자점 수용층(406)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(406) 상에 전이된다.
따라서, 가열되는 부분에서의 제1 감열성 양자점 재료(410')는 도 4d에 도시되는 바와 같이 대응하는 제1 서브픽셀 영역에 진입한다. 다음으로, 가열되지 않은 부분에 있는 제1 감열성 양자점 재료층(410)의 나머지 제1 감열성 양자점 재료는 후속 세정 프로세스에서 제거될 수 있는데 그 이유는 양자점 수용층(406)의 표면 관능기와 약한 결합을 형성하지 않기 때문이다. 그 결과, 제1 서브픽셀 영역(구체적으로는, 녹색 서브픽셀 영역일 수 있음)에는 제1 감열성 양자점 재료(410')만 남는다.
다음으로, 도 4e에 도시되는 바와 같이, 그 상에 제1 감열성 양자점 재료층(410')이 형성되어 있는 양자점 수용층(406) 상에 감열성 유기 리간드를 함유하는 제2 감열성 양자점 재료층(420)이 도포된다. 본 실시예에서, 제2 감열성 양자점 재료층(420)의 도포는 양자점 수용층(406) 상에 직접 제2 감열성 양자점 재료층(420)을 코팅하는 것에 의해 수행된다.
구체적으로, 예를 들어, 제2 감열성 양자점 재료층(420)은 청색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
다음으로, 도 4e에 도시되는 바와 같이, 레이저 광(426)으로 주기적으로 주사하는 것을 통해 또는 제1 실시예에서와 같이 패터닝을 위해 제2 열 전도성 마스크 플레이트를 사용하는 것에 의해 제2 서브픽셀 영역에 있는 제2 감열성 양자점 재료층(420)의 부분이 가열될 수 있다. 가열되는 제1 감열성 양자점 재료층(410)의 부분에서 화학 반응이 발생된 제2 감열성 양자점 재료(420)에서의 유기 리간드는 양자점 수용층(406)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(406) 상에 전이된다.
따라서, 가열되는 부분에서의 제2 감열성 양자점 재료(420')는 도 4f에 도시되는 바와 같이 대응하는 제2 서브픽셀 영역에 진입한다. 다음으로, 가열되지 않은 부분에 있는 제2 감열성 양자점 재료층(420)의 나머지 제2 감열성 양자점 재료는 후속 세정 프로세스에서 제거될 수 있는데 그 이유는 양자점 수용층(406)의 표면 관능기와 약한 결합을 형성하지 않기 때문이다. 그 결과, 제2 서브픽셀 영역(구체적으로는, 청색 서브픽셀 영역일 수 있음)에는 제2 감열성 양자점 재료(420')만 남는다.
다음으로, 도 4g에 도시되는 바와 같이, 그 상에 제1 감열성 양자점 재료층(410') 및 제2 감열성 양자점 재료층(420') 형성되어 있는 양자점 수용층(406) 상에 감열성 유기 리간드를 함유하는 제3 감열성 양자점 재료층(430)이 도포된다. 본 실시예에서, 제3 감열성 양자점 재료층(430)의 도포는 양자점 수용층(406) 상에 직접 제3 감열성 양자점 재료층(430)을 코팅하는 것에 의해 수행된다.
구체적으로, 예를 들어, 제3 감열성 양자점 재료층(430)은 적색 LED 용 감열성 양자점 재료를 포함할 수 있으며, 이는 단지 예일 뿐, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
다음으로, 도 4g에 도시되는 바와 같이, 레이저 광(436)으로 주기적으로 주사하는 것을 통해 또는 제1 실시예에서와 같이 패터닝을 위해 제3 열 전도성 마스크 플레이트를 사용하는 것에 의해 제3 서브픽셀 영역에 있는 제3 감열성 양자점 재료층(430)의 부분이 가열될 수 있다. 가열되는 제3 감열성 양자점 재료층(430)의 부분에서 화학 반응이 발생된 제3 감열성 양자점 재료(430)에서의 유기 리간드는 양자점 수용층(406)의 표면 관능기와 약한 결합을 형성할 수 있고, 양자점 수용층(406) 상에 전이된다.
따라서, 가열되는 부분에서의 제3 감열성 양자점 재료층(430)의 제3 감열성 양자점 재료(430')는 도 4h에 도시되는 바와 같이 대응하는 제3 서브픽셀 영역에 진입한다. 다음으로, 가열되지 않은 부분에 있는 제3 감열성 양자점 재료층(430)의 나머지 제3 감열성 양자점 재료는 후속 세정 프로세스에서 제거될 수 있는데 그 이유는 양자점 수용층(406)의 표면 관능기와 약한 결합을 형성하지 않기 때문이다. 그 결과, 제3 서브픽셀 영역(구체적으로는, 적색 서브픽셀 영역일 수 있음)에는 제3 감열성 양자점 재료(430')만 남는다.
이러한 방식으로, 제1 감열성 양자점 재료(410')의 어레이, 제2 감열성 양자점 재료(420')의 어레이 및 제3 감열성 양자점 재료(430')의 어레이(구체적으로는, 각각 녹색 서브픽셀 어레이, 청색 서브픽셀 어레이 및 적색 서브픽셀 어레이일 수 있음)가 가열 프로세스에 의해 기판의 제1, 제2 및 제3 서브픽셀 영역들에 각각 형성될 수 있다.
본 실시예에서 모든 서브픽셀 어레이들을 형성한 후의 다른 단계들 및 구성들은 제1 실시예에서의 것들과 동일하고 여기서 반복되지는 않을 것이다.
위에 설명된 바와 같이, 본 실시예에 따라 가열 프로세스를 사용하여 감열성 양자점 재료로부터 직접 적색, 녹색 및 청색 서브픽셀들과 같은 서브픽셀들을 형성한다는 사실은 고 해상도 액티브 매트릭스 양자점 발광 다이오드들의 효율적 제조 및 프로세서에서의 준비를 용이하게 하고, 수율을 향상시키며, 양자점 재료의 이용률을 대폭 향상시킬 수 있다.
제4 실시예
제4 실시예에서, 모든 감열성 양자점 재료층들은 함께 코팅되고, 다음으로 대응하는 서브픽셀 영역들에 각각 전이된다. 도 5a 내지 도 5g는 본 개시내용의 제4 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
제1 실시예와 유사하게, 도 5a 및 도 5b에 도시되는 바와 같이, 세정된 베이스 기판(502) 상에 선택적 TFT 어레이(504)가 형성될 수 있고, 선택적 TFT 어레이(504) 상에 양자점 수용층(506)이 형성될 수 있으며, 이는 제1 실시예에서의 도 2a 및 도 2b에 도시된 단계들과 동일하다.
다음으로, 도 5c에 도시되는 바와 같이, 감열성 양자점 재료층들의 스택(540)이 양자점 수용층(506) 상에 도포된다. 본 실시예에서, 감열성 양자점 재료층들의 스택(540)의 도포는 그 상에 감열성 양자점 재료층들의 스택(540)이 제공되어 있는 캐리어 기판(542)을 양자점 수용층(506) 상에 배치하는 것에 의해 수행되어, 감열성 양자점 재료층들의 스택(540)은 양자점 수용층(506)에 대면한다. 스택(540)은 캐리어 기판(542) 상에 제3 감열성 양자점 재료층(도시되지 않음), 제2 감열성 양자점 재료층(도시되지 않음) 및 제1 감열성 양자점 재료층(도시되지 않음)을 순차적으로 코팅하는 것에 의해 형성된다. 캐리어 기판(542)으로부터 가장 먼 층인 제1 감열성 양자점 재료층(양자점 수용층(506)에 인접하는 층)은 상 천이 온도가 가장 낮은 감열성 양자점 재료층이고, 캐리어 기판(542)에 가장 가까운 층인 제3 감열성 양자점 재료층은 상 천이 온도가 가장 높은 감열성 양자점 재료층이다. 감열성 양자점 재료층들의 스택(540)의 각각의 양자점 재료는 감열성 유기 리간드를 포함한다. 감열성 양자점 재료층들의 스택(540)은 캐리어 기판(542)과의 우수한 호환성을 가지며, 가열되기 전에 캐리어 기판(542)의 표면에 단단히 부착될 수 있다.
구체적으로, 예로서, 녹색 LED 용 감열성 양자점 재료가 가장 낮은 상 천이 온도를 가지면, 적색 LED 용 감열성 양자점 재료가 가장 높은 상 천이 온도를 갖고, 청색 LED 용 감열성 양자점 재료는 중간 상 천이 온도를 가지며, 제1 감열성 양자점 재료층(즉, 캐리어 기판(542)으로부터 가장 먼 층)은 녹색 LED 용 감열성 양자점 재료를 포함하고, 제3 감열성 양자점 재료층(즉, 캐리어 기판(542)에 가장 가까운 층)은 적색 LED 용 감열성 양자점 재료를 포함하며, 중간 제2 감열성 양자점 재료층은 청색 LED 용 감열성 양자점 재료를 포함한다. 이것은 단지 예일 뿐이며, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
도 5d에 도시되는 바와 같이, 감열성 양자점 재료층들의 스택(540)의 도포 후에, 그 상에 감열성 양자점 재료층들의 스택(540)이 제공되어 있는 캐리어 기판(542) 상에 제1 열 전도성 마스크 플레이트(514)가 배치될 수 있어, 마스킹 재료에 의해 커버되지 않은 제1 열 전도성 마스크 플레이트(514)의 부분은 후속 가열 프로세스에서 제1 감열성 양자점 재료가 전이될 제1 서브픽셀 영역과 정렬된다. 또한, 제1 열 전도성 마스크 플레이트(514)는 도 5d에 도시되는 바와 같이 제1 온도(T1)로 레이저 광(516)에 의해 가열된다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 제1 감열성 양자점 재료층의 영역에 있는 제1 감열성 양자점 재료에서의 유기 리간드는 화학 반응이 발생되고 양자점 수용층(506)의 표면 관능기와 약한 결합을 형성하여, 마스킹 재료에 의해 마스킹되지 않은 제1 감열성 양자점 재료층의 영역에서의 제1 감열성 양자점 재료가 양자점 수용층(506) 상에 전이되고, 이러한 영역에서의 제2 감열성 양자점 재료의 부분이 노출된다.
이러한 방식으로, 제1 감열성 양자점 재료는 도 5e에 도시되는 바와 같이 자신의 대응하는 제1 서브픽셀 영역(위 구체적인 예에서는, 녹색 서브픽셀 영역)에 진입한다.
다음으로, 도 5e에 도시되는 바와 같이, 캐리어 기판(542)은 하나의 서브픽셀 유닛의 거리만큼 이동될 수 있어, 제1 감열성 양자점 재료가 전이되고 제2 감열성 양자점 재료가 노출된 스택(540)의 유효 재료 영역이 제2 서브픽셀 영역(위 구체적인 예에서는, 청색 서브픽셀 영역)과 정렬된다. 또한, 제2 열 전도성 마스크 플레이트(514)는 캐리어 기판(542) 상에 배치될 수 있어, 마스킹 재료에 의해 커버되지 않은 제2 열 전도성 마스크 플레이트(514)의 부분은 제2 감열성 양자점 재료가 후속 가열 프로세스에서 전이될 제2 서브픽셀 영역과 정렬된다. 다음으로, 제2 열 전도성 마스크 플레이트(524)는 도 5e에 도시되는 바와 같이 제2 온도(T2)(T2 > T1)로 레이저 광(526)에 의해 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 제2 감열성 양자점 재료층의 영역에 있는 제2 감열성 양자점 재료에서의 유기 리간드는 화학 반응이 발생되고 양자점 수용층(506)의 표면 관능기와 약한 결합을 형성하여, 마스킹 재료에 의해 마스킹되지 않은 제2 감열성 양자점 재료층의 이러한 영역에서의 제2 감열성 양자점 재료가 양자점 수용층(506) 상에 전이되고, 이러한 영역에서의 제3 감열성 양자점 재료가 노출된다.
이러한 방식으로, 제2 감열성 양자점 재료는 도 5f에 도시되는 바와 같이 자신의 대응하는 제2 서브픽셀 영역(위 구체적인 예에서는, 청색 서브픽셀 영역)에 진입한다.
다음으로, 도 5f에 도시되는 바와 같이, 캐리어 기판(542)은 하나의 서브픽셀 유닛의 거리만큼 다시 이동될 수 있어, 제1 및 제2 감열성 양자점 재료가 전이되고 제3 감열성 양자점 재료가 노출된 스택(540)의 유효 재료 영역이 제3 서브픽셀 영역(위 구체적인 예에서는, 적색 서브픽셀 영역)과 정렬된다. 또한, 제3 열 전도성 마스크 플레이트(534)는 캐리어 기판(542) 상에 배치될 수 있어, 마스킹 재료에 의해 커버되지 않은 제3 열 전도성 마스크 플레이트(534)의 부분은 제3 감열성 양자점 재료가 후속 가열 프로세스에서 전이될 제3 서브픽셀 영역과 정렬된다. 다음으로, 제3 열 전도성 마스크 플레이트(534)는 도 5f에 도시되는 바와 같이 제3 온도(T3)(T3 > T2)로 레이저 광(536)에 의해 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 제3 감열성 양자점 재료층의 영역에 있는 제3 감열성 양자점 재료에서의 유기 리간드는 화학 반응이 발생되고 양자점 수용층(506)의 표면 관능기와 약한 결합을 형성하여, 마스킹 재료에 의해 마스킹되지 않은 제2 감열성 양자점 재료층의 이러한 영역에서의 제2 감열성 양자점 재료가 양자점 수용층(506) 상에 전이된다.
이러한 방식으로, 제3 감열성 양자점 재료는 도 5g에 도시되는 바와 같이 자신의 대응하는 제3 서브픽셀 영역(위 구체적인 예에서는, 적색 서브픽셀 영역)에 진입한다. 다음으로, 감열성 양자점 재료층들의 스택(540)의 나머지 미반응 부분은 캐리어 기판(542)과 함께 제거될 수 있다.
따라서, 제1 감열성 양자점 재료(510')의 어레이, 제2 감열성 양자점 재료(520')의 어레이 및 제3 감열성 양자점 재료(530')의 어레이(위 구체적인 예에서는, 각각 녹색 서브픽셀 어레이, 청색 서브픽셀 어레이 및 적색 서브픽셀 어레이일 수 있음)가 가열 프로세스에 의해 기판의 제1, 제2 및 제3 서브픽셀 영역들에 각각 형성될 수 있다.
본 실시예에서 모든 서브픽셀 어레이들을 형성한 후의 다른 단계들 및 구성들은 제1 실시예에서의 것들과 동일하고 여기서 반복되지는 않을 것이다.
이와 같이 제조되는 AM-QD-LED 디바이스의 해상도는 대폭 향상될 수 있다. 예를 들어, 디바이스의 서브픽셀의 최소 면적은 10-30㎛ 이하일 수 있으며, 따라서 해상도는 약 300-800ppi 이상일 수 있다.
위에 설명된 바와 같이, 본 실시예 제조 방법에 따라 가열 프로세스를 사용하여 감열성 양자점 재료로부터 직접 적색, 녹색 및 청색 서브픽셀들과 같은 서브픽셀들을 형성한다는 사실은 고 해상도 액티브 매트릭스 양자점 발광 다이오드들의 효율적 제조 및 프로세서에서의 준비를 용이하게 하고, 수율을 향상시키며, 양자점 재료의 이용률을 대폭 향상시킬 수 있다.
제5 실시예
제5 실시예는, 모든 감열성 양자점 재료층들이 함께 코팅되고, 다음으로 대응하는 서브픽셀 영역들에 각각 전이되는 제4 실시예의 것과 유사한 방법을 사용하여 감열성 양자점 재료층들을 그들 각각의 서브픽셀 영역들에 전이하는 것을 달성한다. 캐리어 기판보다는 오히려 열 전도성 마스크 상에 감열성 양자점 재료층들의 스택이 보유된다 점에서 제5 실시예는 제4 실시예와 상이하며, 이는 제2 실시예에서의 경우와 유사하다.
도 6a 내지 도 6f는 본 개시내용의 제5 실시예에 따라 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법의 개별 단계들을 예시적인 단면도들에 개략적으로 도시한다.
도 6a 및 도 6b에 도시되는 바와 같이, 세정된 베이스 기판(602) 상에 선택적 TFT 어레이(604)가 형성될 수 있고, 선택적 TFT 어레이(604) 상에 양자점 수용층(606)이 형성될 수 있으며, 이는 제1 실시예에서의 도 2a 및 도 2b에 도시된 단계들과 동일하다.
다음으로, 도 6c에 도시되는 바와 같이, 감열성 양자점 재료층들의 스택(640)이 양자점 수용층(506) 상에 도포된다. 본 실시예에서, 감열성 양자점 재료층들의 스택(540)의 도포는 그 상에 감열성 양자점 재료층들의 스택(640)이 제공되어 있는 열 전도성 마스크 플레이트(644)를 양자점 수용층(606) 상에 배치하는 것에 의해 수행되어, 감열성 양자점 재료층들의 스택(640)은 양자점 수용층(606)에 대면하고, 마스킹 재료에 의해 커버되지 않은 열 전도성 마스크 플레이트(644)의 부분은 후속 가열 프로세스에서 제1 감열성 양자점 재료층이 전이될 제1 서브픽셀 영역과 정렬된다. 스택(640)은 열 전도성 마스크 플레이트(644) 상에 제3 감열성 양자점 재료층(도시되지 않음), 제2 감열성 양자점 재료층(도시되지 않음) 및 제1 감열성 양자점 재료층(도시되지 않음)을 순차적으로 코팅하는 것에 의해 형성된다. 열 전도성 마스크 플레이트(644)로부터 가장 먼 층인 제1 감열성 양자점 재료층(양자점 수용층(606)에 인접하는 층)은 상 천이 온도가 가장 낮은 감열성 양자점 재료층이고, 열 전도성 마스크 플레이트(644)에 가장 가까운 층인 제3 감열성 양자점 재료층은 상 천이 온도가 가장 높은 감열성 양자점 재료층이다. 감열성 양자점 재료층들의 스택(640)의 각각의 양자점 재료는 감열성 유기 리간드를 포함한다. 감열성 양자점 재료층들의 스택(640)은 열 전도성 마스크 플레이트(644)와의 우수한 호환성을 가지며, 가열되기 전에 열 전도성 마스크 플레이트(644)의 표면에 단단히 부착될 수 있다.
구체적으로, 예로서, 녹색 LED 용 감열성 양자점 재료가 가장 낮은 상 천이 온도를 가지면, 적색 LED 용 감열성 양자점 재료가 가장 높은 상 천이 온도를 갖고, 청색 LED 용 감열성 양자점 재료는 중간 상 천이 온도를 가지며, 제1 감열성 양자점 재료층(즉, 열 전도성 마스크 플레이트(644)로부터 가장 먼 층)은 녹색 LED 용 감열성 양자점 재료를 포함하고, 제3 감열성 양자점 재료층(즉, 열 전도성 마스크 플레이트(644)에 가장 가까운 층)은 적색 LED 용 감열성 양자점 재료를 포함하며, 중간 제2 감열성 양자점 재료층은 청색 LED 용 감열성 양자점 재료를 포함한다. 이것은 단지 예일 뿐이며, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다.
도 6c에 도시되는 바와 같이, 감열성 양자점 재료층들의 스택(640)을 도포한 후에, 열 전도성 마스크 플레이트(644)는 제1 온도(T1)로 레이저 광(616)에 의해 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 제1 감열성 양자점 재료층의 영역에 있는 제1 감열성 양자점 재료에서의 유기 리간드는 화학 반응이 발생되고 양자점 수용층(606)의 표면 관능기와 약한 결합을 형성하여, 마스킹 재료에 의해 마스킹되지 않은 제1 감열성 양자점 재료층의 영역에서의 제1 감열성 양자점 재료가 양자점 수용층(606) 상에 전이되고, 이러한 영역에서의 제2 감열성 양자점 재료의 부분이 노출된다.
이러한 방식으로, 제1 감열성 양자점 재료는 도 6d에 도시되는 바와 같이 자신의 대응하는 제1 서브픽셀 영역(위 구체적인 예에서는, 녹색 서브픽셀 영역)에 진입한다.
다음으로, 도 6d에 도시되는 바와 같이, 열 전도성 마스크 플레이트(644)는 하나의 서브픽셀 유닛의 거리만큼 이동될 수 있어, 제1 감열성 양자점 재료가 전이되고 제2 감열성 양자점 재료가 노출된 스택(640)의 유효 재료 영역(이러한 영역은 마스킹 재료에 의해 마스킹되지 않은 열 전도성 마스크 플레이트(644)의 부분에 또한 대응함)은 제2 감열성 양자점 재료가 후속 가열 프로세스에서 전이될 제2 서브픽셀 영역(위 구체적인 예에서는, 청색 서브픽셀 영역)과 정렬된다. 다음으로, 제2 열 전도성 마스크 플레이트(644)는 도 6d에 도시되는 바와 같이 제2 온도(T2)(T2 > T1)로 레이저 광(626)에 의해 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제2 감열성 양자점 재료에서의 유기 리간드는 화학 반응이 발생되고 양자점 수용층(606)의 표면 관능기와 약한 결합을 형성하여, 마스킹 재료에 의해 마스킹되지 않은 영역에서의 제2 감열성 양자점 재료가 양자점 수용층(606) 상에 전이되고, 이러한 영역에서의 제3 감열성 양자점 재료가 노출된다.
이러한 방식으로, 제2 감열성 양자점 재료는 도 6e에 도시되는 바와 같이 자신의 대응하는 제2 서브픽셀 영역(위 구체적인 예에서는, 청색 서브픽셀 영역)에 진입한다.
다음으로, 도 6e에 도시되는 바와 같이, 열 전도성 마스크 플레이트(644)는 하나의 서브픽셀 유닛의 거리만큼 다시 이동될 수 있어, 제1 및 제2 감열성 양자점 재료가 전이되고 제3 감열성 양자점 재료가 노출된 스택(540)의 유효 재료 영역(이러한 영역은 마스킹 재료에 의해 마스킹되지 않은 열 전도성 마스크 플레이트(644)의 부분에 또한 대응함)은 제3 감열성 양자점 재료가 후속 가열 프로세스에서 전이될 제3 서브픽셀 영역(위 구체적인 예에서는, 적색 서브픽셀 영역)과 정렬된다. 다음으로, 제3 열 전도성 마스크 플레이트(644)는 도 6e에 도시되는 바와 같이 제3 온도(T3)(T3 > T2)로 레이저 광(636)에 의해 가열될 수 있다. 따라서, 마스킹 재료에 의해 마스킹되지 않은 영역에 있는 제3 감열성 양자점 재료층의 제3 감열성 양자점 재료에서의 유기 리간드는 화학 반응이 발생되고 양자점 수용층(606)의 표면 관능기와 약한 결합을 형성하여, 마스킹 재료에 의해 마스킹되지 않은 이러한 영역에서의 제3 감열성 양자점 재료층의 제3 감열성 양자점 재료가 양자점 수용층(606) 상에 전이된다.
이러한 방식으로, 제3 감열성 양자점 재료는 도 6f에 도시되는 바와 같이 자신의 대응하는 제3 서브픽셀 영역(위 구체적인 예에서는, 적색 서브픽셀 영역)에 진입한다. 다음으로, 감열성 양자점 재료의 스택(640)의 나머지 미반응 부분은 열 전도성 마스크 플레이트(644)와 함께 제거될 수 있다.
따라서, 제1 감열성 양자점 재료(610')의 어레이, 제2 감열성 양자점 재료(620')의 어레이 및 제3 감열성 양자점 재료(630')의 어레이(위 구체적인 예에서는, 각각 녹색 서브픽셀 어레이, 청색 서브픽셀 어레이 및 적색 서브픽셀 어레이일 수 있음)가 가열 프로세스에 의해 기판의 제1, 제2 및 제3 서브픽셀 영역들에 각각 형성될 수 있다.
본 실시예에서 모든 서브픽셀 어레이들을 형성한 후의 다른 단계들 및 구성들은 제1 실시예에서의 것들과 동일하고 여기서 반복되지는 않을 것이다.
위에 설명된 바와 같이, 본 실시예 제조 방법에 따라 가열 프로세스를 사용하여 감열성 양자점 재료로부터 직접 적색, 녹색 및 청색 서브픽셀들과 같은 서브픽셀들을 형성한다는 사실은 고 해상도 액티브 매트릭스 양자점 발광 다이오드들의 효율적 제조 및 프로세서에서의 준비를 용이하게 하고, 수율을 향상시키며, 양자점 재료의 이용률을 대폭 향상시킬 수 있다.
또한, 위 실시예들은 제한적인 것보다는 단지 예시적인 것이라는 점이 관련분야에서의 기술자에 의해 이해될 것이다.
본 개시내용의 위 실시예들에서 레이저 광에 의한 가열을 가열 프로세스에 대한 예로 들었지만, 가열 프로세스는 적외선 광원에 의한 가열, 오븐에 의한 가열 등과 같은 관련분야에 알려진 가열 프로세스 중 어느 하나 또는 이들의 조합일 수 있다. 또한, 가열의 방식은 열 전도성 마스크 플레이트를 사용하여 가열하는 것, 주기적으로 주사하여 가열하는 것, 및 전체적으로 가열하는 것 등을 포함할 수 있다. 또한, 이것은 양자점 재료를 가열하면서 기판 전체를 가열하는 프로세스의 완료를 용이하여 대응하는 서브픽셀 영역에 그 막을 형성할 것이다. 콜리메이션이 우수한 레이저 광에 의해 가열할 때 가열 정밀도가 높으며; 오븐 또는 적외선 광원을 사용하여 가열이 수행되는 경우, 열 전도성 마스크 플레이트의 마스킹 재료로 커버되지 않은 부분과 마스킹 재료에 의해 커버되는 부분 사이의 실질적인 열 전도율 차이는 가열에 의한 결합의 목적을 달성하는데 사용된다.
달리 말하면, 본 개시내용의 실시예들에서 가열은 이에 한정되는 것은 아니지만,
a) 열 전도율이 높은 열 전도성 마스크 플레이트와 조합하여 레이저 광, 적외선 광원, 오븐 등을 사용하여 감열성 양자점 재료층들을 가열하는 것(예를 들어, 제1, 제2, 제4 및 제5 실시예들);
b) 레이저 광으로 주기적으로 주사하여 감열성 양자점 재료층들을 가열하는 것(예를 들어, 제3 실시예);
c) 기판을 전체적으로 가열하고 주기적으로 레이저 광으로 주사하여 감열성 양자점 재료층들을 가열하는 것;
d) 레이저 광을 사용하지 않고 열 전도율이 높은 열 전도성 마스크 플레이트와 조합하여 상이한 재료들로 이루어진 기판을 전체적으로 가열함으로써 감열성 양자점 재료층들을 가열하는 것; 및
e) 프로세스를 구현하는데 사용될 수 있는, 다른 유사한 접근방식 또는 조합하여 사용될 수 있는 접근방식을 포함한다.
위에 언급된 가열 프로세스들이 서로 교환되거나 조합될 수 있다는 점이 관련분야에서의 기술자에게 이해될 것이다. 예를 들어, 제1, 제2, 제4 및 제5 실시예들에서, 열 전도성 마스크 플레이트는 레이저 광에 의한 주기적인 주사로 대체 될 수 있다.
위 실시예들의 예에서, 감열성 양자점 재료층들에서의 유기 리간드는, 열 분해되어 아미노기, 히드록실기, 카르복실기 또는 페놀성 히드록실기를 생성할 수 있는 기를 포함할 수 있다(예를 들어, Boc(tert-butyl ester)에 의해 보호되는 히드록실기, 아미노기 또는 페놀성 히드록실기). 아미노기, 히드록실기, 카르복실기 또는 페놀성 히드록실기가 생성될 때, 이들은 양자점 수용층에 함유된 아미노기, 피리딜기, 카르복실기 또는 히드록실기와 같은 관능기와 약한 결합, 예를 들어 수소 결합을 형성할 것이고, 따라서 캐리어 기판 또는 열 전도성 마스크 플레이트로부터 떨어져, 양자점 수용층 상에 전이된다. Boc 이외에도, 본 명세서에서의 보호기는 벤질기(Benzyl group), 트리-메틸-실란(tri-methyl-silane) 등일 수도 있다. Boc는 그 우수한 감열성 때문에 보호기로 취해지기에 더 바람직하다.
본 개시내용의 예시적인 실시예들에서, 아미노기, 피리딜기, 카르복실기 또는 히드록실기와 같은 특정 관능기를 갖는 정공 수송층 또는 전자 수송층은 개별 양자점 수용층 대신에 양자점 수용층으로서 사용될 수 있어, 디바이스의 제조 프로세스 및 구조를 간단하게 한다.
위에 언급된 바와 같이, 본 개시내용의 예시적인 실시예들에서, 감열성 양자점 재료는 가열 후에 화학 반응이 발생될 감열성 유기 리간드를 함유하고, QD-LED의 백플레인 상으로의 양자점 재료의 전이가 달성될 수 있다. 본 개시내용의 예시적인 실시예들에서, 이러한 전이를 달성하는 방식은 이에 제한되는 것은 아니지만 상이한 재료들에 대한 유기 리간드의 친화성에서의 변경들을 포함할 수 있다:
1) 감열성 양자점 재료층의 미리 결정된 영역에 있는 감열성 양자점 재료에서의 유기 리간드는 가열됨으로써 반응될 수 있어, 그 상에 이것이 제공되고 호환되었던 캐리어 기판 또는 열 전도성 마스크 플레이트와의 호환성이 없게 되고, 양자점 수용층과 약한 결합을 형성하게 된다. 예로서, 양자점 재료가 제공되는 캐리어 기판 또는 열 전도성 마스크 플레이트를 형성하기 위한 재료들, 감열성 양자점 재료 및 양자점 수용층의 조합은 이에 제한되는 것은 아니지만 다음과 같은 하나 이상의 재료들일 수 있다:
a) 그 상에 감열성 양자점 재료가 제공되는 캐리어 기판 또는 열 전도성 마스크 플레이트는 유용성 재료로 형성되고; 감열성 양자점 재료에서의 유기 리간드는 Boc(tert-butyl ester)에 의해 보호되는 히드록실기 또는 페놀성 히드록실기를 포함하고; 양자점 수용층은 폴리아닐린, 폴리비닐피리딘, 폴리비닐아민 등과 같은 아미노기 또는 피리딜기를 함유하는 중합체층이다.
b) 그 상에 감열성 양자점 재료가 제공되는 캐리어 기판 또는 열 전도성 마스크 플레이트는 유용성 재료로 형성되고; 감열성 양자점 재료에서의 유기 리간드는 Boc(tert-butyl ester)에 의해 보호되는 아미노기를 포함하고; 양자점 수용층은 폴리아크릴산, 폴리비닐 알코올 등과 같은 카르복실기 또는 히드록실기를 함유하는 중합체층이다.
c) 그 상에 감열성 양자점 재료가 제공되는 캐리어 기판 또는 열 전도성 마스크 플레이트는 유용성 재료로 형성되고; 감열성 양자점 재료에서의 유기 리간드는 Boc(tert-butyl ester)에 의해 보호되는 히드록실기 또는 페놀성 히드록실기를 포함하고; 개별 양자점 수용층이 존재하지 않고, 오히려, 양자점 재료와 기판 사이의 정공 수송층 또는 전자 수송층은 자신의 분자들에 아미노기 또는 피리딜기를 함유하며, 직접 양자점 수용층으로서 작용한다;
d) 그 상에 감열성 양자점 재료가 제공되는 캐리어 기판 또는 열 전도성 마스크 플레이트는 유용성 재료로 형성되고; 감열성 양자점 재료에서의 유기 리간드는 Boc(tert-butyl ester)에 의해 보호되는 아미노기를 포함하고; 개별 양자점 수용층이 존재하지 않고, 오히려, 양자점 재료와 기판 사이의 정공 수송층 또는 전자 수송층은 자신의 분자들에 카르복실기 또는 히드록실기를 함유하며, 직접 양자점 수용층으로서 작용한다;
2) 감열성 양자점 재료층에서의 유기 리간드는 가열되는 경우 양자점 수용층 (또는 양자 수송층 또는 양자점 수용층으로서 작용하는 정공 수송층 또는 전자 수송층)과 화학적으로 반응하여 화학 결합을 형성할 수 있고, 따라서 양자점 수용층 (또는 양자점 수용층으로서 작용하는 정공 수송층 또는 전자 수송층)과 결합한다. 감열성 양자점 재료 및 양자점 수용층(또는 양자점 수용층으로서 작용하는 정공 수송층 또는 전자 수송층)의 유기 리간드는 이에 제한되는 것은 아니지만 다음과 같을 수 있다: 감열성 양자점 재료의 유기 리간드가 1, 3-부타디에닐을 함유할 수 있고, 양자점 수용층(또는 양자점 수용층으로서 작용하는 정공 수송층 또는 전자 수송층)의 분자들이 알케닐기를 함유할 수 있고; 대안적으로, 감열성 양자점 재료의 유기 리간드가 알케닐기를 함유할 수 있고, 양자점 수용층(또는 양자점 수용층으로서 작용하는 정공 수송층 또는 전자 수송층)의 분자들이 1, 3-부타디에닐을 함유할 수 있다.
감열성 양자점 재료를 보유하는데 사용되는 캐리어 기판 또는 열 전도성 마스크 플레이트가 필수적인 것은 아니라는 점이 주목되어야 한다. 예를 들어, 제3 실시예에서는, 캐리어 기판 또는 열 전도성 마스크 플레이트 상에 감열성 양자점 재료를 제공하는 대신에 감열성 양자점 재료가 양자점 수용층 상에 직접 코팅된다.
위 제1 내지 제3 실시예들에서는, 각각 3색의 광을 방출하는 3가지 종류의 감열성 양자점 재료가 개별적으로 서브픽셀을 형성하는데 사용되며; 제4 및 제5 실시들예에서는, 각각 3색의 광을 방출하는 3가지 종류의 감열성 양자점 재료가 함께 코팅되지만 레이저 광에 의해 개별적으로 가열되어 서브픽셀들을 형성한다. 관련분야에서의 기술자는 서브픽셀들 레이아웃을 형성하기 위해 위에 설명된 것들과 유사한 다른 프로세스들 또는 이들의 조합을 고려할 수 있다.
또한, 위 실시예들에서는 각각 녹색, 청색 및 적색 발광층들과 같은 감열성 양자점 재료층들의 3색 서브픽셀 어레이들(RGB의 픽셀 레이아웃)을 포함하는 AM-QD-LED 디스플레이 디바이스가 설명되지만, 본 개시내용의 실시예들은 양자점 발광 다이오드 서브픽셀 어레이들의 색들의 수 또는 이들을 형성하기 위한 시퀀스를 제한하지 않는다. 감열성 양자점 재료층들은 단색, 2색, 3색 또는 그 이상의 색들의 픽셀 레이아웃을 위한 감열성 양자점 재료들의 층들일 수 있고, 예를 들어, RGB 픽셀 레이아웃 또는 RGBW 픽셀 레이아웃의 각각의 서브픽셀 영역들에 대한 감열성 양자점 재료들의 층들일 수 있거나, RGB 픽셀 레이아웃 또는 RGBW 픽셀 레이아웃에서 상이한 서브픽셀 면적들을 갖는 각각의 서브픽셀 영역들에 대한 감열성 양자점 재료들의 층들일 수 있다. 예를 들어, 각각의 서브픽셀 영역들에 대해 발광 효율이 상이할 수 있다는 문제가 RGB 또는 RGBW 픽셀 레이아웃에 존재할 수 있다. 이러한 문제를 극복하기 위해, 발광 효율이 높은 서브픽셀 영역의 발광 면적은 서브픽셀 영역의 휘도를 감소시키도록 감소될 수 있고/있거나 발광 효율이 낮은 서브픽셀 영역의 발광 면적은 서브픽셀 영역의 휘도를 증가시키도록 증가될 수 있어, 더 우수한 화이트 밸런스를 달성한다. 또한, 각각의 서브픽셀 영역들을 형성하는 순서가 위에 설명된 바와 같이 녹색, 청색 및 적색의 순서에 제한되는 것은 아니며, 임의의 형성 순서일 수 있다.
양자점 발광 다이오드의 모든 서브픽셀 영역들이 감열성 양자점 재료로 형성된다고 설명되지만, 본 개시내용의 실시예들이 이에 제한되는 것은 아니다. 예를 들어, 양자점 발광 다이오드의 서브픽셀 영역들 중 적어도 하나는 감열성 양자점 재료로 형성될 수 있고, 나머지 서브픽셀 영역들은 유기 발광 재료로 형성될 수 있다.
본 개시내용의 실시예들에서 선택적인 TFT의 준비에 특별한 제한이 있는 것은 아니다. 예를 들어, 이러한 준비들은 활성층이 IGZO(indium gallium zinc oxide), 비정질 실리콘(a-Si), LTPS(low-temperature poly-silicon) 등을 포함하는 TFT들에 사용될 수 있을뿐만 아니라, 다른 타입들의 TFT에도 사용될 수 있다.
본 개시내용의 실시예들에서 QD-LED 디바이스의 구조에 제한이 있는 것은 아니다. 예를 들어, 이러한 구조는 애노드가 하단(기판측)에 위치되고 캐소드가 상단에 위치되는 정상 구조, 캐소드가 하단(기판측)에 위치되고 애노드가 상단에 위치되는 반전 구조 등에 제한되는 것이 아니다. 본 개시내용의 실시예들에서 발광 방향에 대해 제한이 있는 것은 아니며, 예를 들어, 광은 하단으로부터 또는 상단으로부터 방출될 수 있다.
설명에서의 "약한 결합(weak bond)"이란 수소 결합, 반 데르 발스 힘(van der Waals force), 염 결합(salt bond), 할로겐 결합 등을 주로 의미한다. 수소 결합은 상대적으로 더 강한 결합력 때문에 양자점 재료와 양자점 수용층 사이의 약한 결합이 되기에 바람직하다. 그러나, 감열성 양자점 재료를 양자점 수용층과 결합시키기 위해 다른 약한 결합이 또한 사용될 수 있다는 점이 관련분야에서의 기술자에게 이해될 것이다.
많은 상세사항들이 본 개시내용의 설명에서 설명되었다. 그러나, 본 개시내용의 실시예들이 이러한 상세사항들 없이 실시될 수 있다는 점이 이해되어야 한다. 일부 실시예들에서, 잘 알려진 프로세스들, 구조들 및 기술들은 본 개시내용에 대한 이해를 불명료하게 하지 않도록 상세히 설명되지 않는다.
결국, 위 실시예들은 본 개시내용에 대한 제한이 아니라 오히려 본 개시내용의 기술적 해결책을 설명하기 위해서만 사용된 것이라는 점이 주목되어야 한다. 본 개시내용은 위 실시예들을 참조하여 상세히 설명되었지만, 위 실시예들에서 설명되는 기술적 해결책에 대해 다양한 수정 또는 조합이 이루어질 수 있거나 또는 실시예들의 기술적 해결책들의 사상 또는 범위를 벗어나지 않고 그 일부 기술적 특징들에 대해 등가의 치환이 이루어질 수 있다는 점이 관련분야에서의 기술자에 의해 이해될 것이다.

Claims (27)

  1. 양자점 발광 다이오드 서브픽셀 어레이를 제조하는 방법으로서,
    기판 상에 양자점 수용층을 형성하는 양자점 수용층 형성 단계;
    상기 양자점 수용층 상에 감열성 유기 리간드를 함유하는 감열성 양자점 재료층을 도포하는 감열성 양자점 재료층 도포 단계; 및
    상기 감열성 양자점 재료층의 미리 결정된 영역에서의 감열성 양자점 재료의 상기 유기 리간드를 가열에 의해 화학 반응시켜, 상기 미리 결정된 영역에서의 상기 감열성 양자점 재료가 상기 양자점 수용층 상의 대응하는 서브픽셀 영역 상에 전이되게 하는, 감열성 양자점 재료 전이 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 감열성 양자점 재료 전이 단계 이후, 상기 감열성 양자점 재료층에 남아있는 미반응 감열성 양자점 재료를 제거하는 단계를 더 포함하는 방법.
  3. 제1항에 있어서,
    상기 감열성 양자점 재료층 도포 단계는 그 상에 상기 감열성 양자점 재료층이 형성되어 있는 캐리어 기판을 상기 양자점 수용층 상에 정렬 위치에 배치하는 단계를 포함하고, 상기 감열성 양자점 재료층은 상기 양자점 수용층을 대면하는 방법.
  4. 제3항에 있어서,
    상기 감열성 양자점 재료 전이 단계 이후, 상기 캐리어 기판을 떼어내는 단계를 더 포함하는 방법.
  5. 제1항에 있어서,
    상기 감열성 양자점 재료층 도포 단계는 그 상에 상기 감열성 양자점 재료층이 형성되어 있는 열 전도성 마스크 플레이트를 상기 양자점 수용층 상에 정렬 위치에 배치하는 단계를 포함하고, 상기 감열성 양자점 재료층은 상기 양자점 수용층을 대면하는 방법.
  6. 제5항에 있어서,
    상기 감열성 양자점 재료 전이 단계 이후, 상기 열 전도성 마스크 플레이트를 떼어내는 단계를 더 포함하는 방법.
  7. 제1항에 있어서,
    상기 감열성 양자점 재료층 도포 단계는 상기 양자점 수용층 상에 상기 감열성 양자점 재료층을 코팅하는 단계를 포함하는 방법.
  8. 제7항에 있어서,
    상기 감열성 양자점 재료 전이 단계 이후, 세정 프로세스를 사용하여 상기 감열성 양자점 재료층에 남아있는 미반응 감열성 양자점 재료를 씻어내는 단계를 더 포함하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 가열은 레이저 광에 의한 가열, 적외선 광원에 의한 가열 또는 오븐에 의한 가열 중 하나 이상을 포함하는 방법.
  10. 제1항 내지 제4항, 제7항 또는 제8항 중 어느 한 항에 있어서,
    상기 감열성 양자점 재료 전이 단계는, 가열 전에 열 전도성 마스크 플레이트를 상기 감열성 양자점 재료층 상에 정렬 위치에 배치하고, 다음으로 상기 열 전도성 마스크 플레이트를 가열하는 단계를 포함하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 가열은 레이저 광을 사용하여 상기 감열성 양자점 재료층을 주기적으로 주사하는 것을 포함하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 가열은 상기 기판을 전체적으로 가열하는 것 및 레이저 광을 사용하여 상기 감열성 양자점 재료층을 주기적으로 주사하는 것을 포함하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 가열은 상기 기판을 전체적으로 가열하는 것을 포함하는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 감열성 양자점 재료층과 상기 기판 사이의 정공 수송층 또는 전자 수송층이 상기 양자점 수용층으로서 사용되는 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 감열성 양자점 재료층에서의 상기 유기 리간드는 열 분해되어 아미노기, 히드록실기, 카르복실기 또는 페놀성 히드록실기를 생성할 수 있는 기를 포함하는 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 양자점 수용층은 아미노기, 피리딜기, 카르복실기 또는 히드록실기를 함유하는 중합체층인 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 감열성 양자점 재료층에서의 상기 유기 리간드가 1, 3-부타디에닐기를 함유하고 상기 양자점 수용층이 알케닐기를 함유하거나; 또는 상기 감열성 양자점 재료층에서의 상기 유기 리간드가 알케닐기를 함유하고 상기 양자점 수용층이 1, 3-부타디에닐기를 함유하는 방법.
  18. 제5항 또는 제6항에 있어서,
    상기 열 전도성 마스크 플레이트는 유용성(oil soluble) 재료로 형성되는 방법.
  19. 제3항 또는 제4항에 있어서,
    상기 감열성 양자점 재료층에 대한 상기 캐리어 기판은 유용성 재료로 형성되는 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서,
    상기 방법은 각각의 서브픽셀 영역들 상에 2 이상의 감열성 양자점 재료들을 형성하는데 사용되며, 상기 방법은, 상기 양자점 수용층 형성 단계 이후, 상기 2 이상의 감열성 양자점 재료들의 각각의 감열성 양자점 재료에 대하여 상기 감열성 양자점 재료층 도포 단계 및 상기 감열성 양자점 재료 전이 단계를 수행하는 단계를 포함하는 방법.
  21. 제3항 또는 제4항에 있어서,
    상기 캐리어 기판 상에 형성되는 상기 감열성 양자점 재료층은 2 이상의 감열성 양자점 재료층들의 스택이고, 상기 스택에서의 상기 캐리어 기판으로부터 가장 먼 제1 층은 상 천이 온도가 가장 낮은 감열성 양자점 재료층이고, 상기 스택에서의 상기 캐리어 기판에 가장 가까운 층은 상 천이 온도가 가장 높은 감열성 양자점 재료층이며, 상기 감열성 양자점 재료 전이 단계는,
    제1 온도로 상기 스택의 미리 결정된 영역을 가열하여, 상기 미리 결정된 영역에 있는 스택에서의 상기 제1 층의 일부가 상기 양자점 수용층 상의 제1 서브픽셀 영역 상에 전이되고, 상기 미리 결정된 영역에 있는 스택에서의 상기 제1 층에 인접하는 제2 층의 일부가 노출되게 하는 단계;
    상기 캐리어 기판을 하나의 서브픽셀 유닛의 거리만큼 이동시켜, 상기 미리 결정된 영역에 있는 스택에서의 상기 제2 층의 노출된 부분이 제2 서브픽셀 영역과 정렬되게 하고, 상기 제1 온도보다 높은 제2 온도로 상기 미리 결정된 영역을 가열하여, 상기 제2 층의 노출된 부분이 상기 양자점 수용층 상의 제2 서브픽셀 영역 상에 전이되게 하는 단계; 및
    이러한 방식으로 점진적으로 증가된 온도를 사용함으로써 상기 미리 결정된 영역에 있는 스택에서의 모든 층들을 상기 양자점 수용층 상의 각각의 서브픽셀 영역들 상에 전이하는 단계
    를 포함하는 방법.
  22. 제5항 또는 제6항에 있어서,
    상기 열 전도성 마스크 플레이트 상에 형성되는 상기 감열성 양자점 재료층은 2 이상의 감열성 양자점 재료층들의 스택이고, 상기 스택에서의 상기 열 전도성 마스크 플레이트로부터 가장 먼 제1 층은 상 천이 온도가 가장 낮은 감열성 양자점 재료층이고, 상기 스택에서의 상기 열 전도성 마스크 플레이트에 가장 가까운 층은 상 천이 온도가 가장 높은 감열성 양자점 재료층이며, 상기 감열성 양자점 재료 전이 단계는,
    제1 온도로 상기 스택의 미리 결정된 영역을 가열하여, 상기 미리 결정된 영역에 있는 스택에서의 상기 제1 층의 일부가 상기 양자점 수용층 상의 제1 서브픽셀 영역 상에 전이되고, 상기 미리 결정된 영역에 있는 스택에서의 상기 제1 층에 인접하는 제2 층의 일부가 노출되게 하는 단계;
    상기 열 전도성 마스크 플레이트를 하나의 서브픽셀 유닛의 거리만큼 이동시켜, 상기 미리 결정된 영역에 있는 스택에서의 상기 제2 층의 노출된 부분이 제2 서브픽셀 영역과 정렬되게 하고, 상기 제1 온도보다 높은 제2 온도로 상기 미리 결정된 영역을 가열하여, 상기 제2 층의 노출된 부분이 상기 양자점 수용층 상의 제2 서브픽셀 영역 상에 전이되게 하는 단계; 및
    이러한 방식으로 점진적으로 증가된 온도를 사용함으로써 상기 미리 결정된 영역에 있는 스택에서의 모든 층들을 상기 양자점 수용층 상의 각각의 서브픽셀 영역들 상에 전이하는 단계
    를 포함하는 방법.
  23. 제20항 내지 제22항 중 어느 한 항에 있어서,
    상기 2 이상의 감열성 양자점 재료층들은 RGB 픽셀 레이아웃 또는 RGBW 픽셀 레이아웃의 상이한 서브픽셀 영역들에 대한 감열성 양자점 재료들의 층들인 방법.
  24. 제20항 내지 제22항 중 어느 한 항에 있어서,
    상기 2 이상의 감열성 양자점 재료층들은 RGB 픽셀 레이아웃 또는 RGBW 픽셀 레이아웃에서 상이한 서브픽셀 면적들을 갖는 상이한 서브픽셀 영역들에 대한 감열성 양자점 재료의 층들인 방법.
  25. 제1항 내지 제24항 중 어느 한 항에 있어서,
    상기 양자점 발광 다이오드의 서브픽셀 영역들 중 적어도 하나 또는 전부는 감열성 양자점 재료로 형성되고, 나머지 서브픽셀 영역들은 유기 발광 재료로 형성되는 방법.
  26. 양자점 발광 다이오드의 서브픽셀 어레이로서,
    제1항 내지 제25항 중 어느 한 항에 따른 방법을 사용하여 제조되는 양자점 발광 다이오드의 서브픽셀 어레이.
  27. 디스플레이 디바이스로서,
    제26항에 따른 양자점 발광 다이오드의 서브픽셀 어레이를 포함하는 디스플레이 디바이스.
KR1020177013795A 2016-01-26 2016-09-20 양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법 및 디스플레이 디바이스 KR102059003B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610050885.5A CN105514302B (zh) 2016-01-26 2016-01-26 量子点发光二极管亚像素阵列、其制造方法以及显示装置
CN201610050885.5 2016-01-26
PCT/CN2016/099485 WO2017128737A1 (zh) 2016-01-26 2016-09-20 量子点发光二极管亚像素阵列、其制造方法以及显示装置

Publications (2)

Publication Number Publication Date
KR20180100076A true KR20180100076A (ko) 2018-09-07
KR102059003B1 KR102059003B1 (ko) 2019-12-24

Family

ID=55722119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013795A KR102059003B1 (ko) 2016-01-26 2016-09-20 양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법 및 디스플레이 디바이스

Country Status (6)

Country Link
US (1) US10505115B2 (ko)
EP (1) EP3410511B1 (ko)
JP (1) JP6619002B2 (ko)
KR (1) KR102059003B1 (ko)
CN (1) CN105514302B (ko)
WO (1) WO2017128737A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514302B (zh) * 2016-01-26 2017-07-18 京东方科技集团股份有限公司 量子点发光二极管亚像素阵列、其制造方法以及显示装置
JP6987846B2 (ja) 2017-03-16 2022-01-05 丸善石油化学株式会社 水素添加石油樹脂の製造方法
CN107331758B (zh) * 2017-06-27 2019-03-05 南方科技大学 一种Micro LED显示器件的制备方法
CN107799672B (zh) 2017-10-30 2020-12-29 京东方科技集团股份有限公司 量子点层图案化的方法、量子点发光器件及其制作方法
CN112567526A (zh) * 2018-08-29 2021-03-26 华为技术有限公司 一种采用混合型发光二极管的显示屏幕及其制备方法
CN111129355B (zh) * 2018-10-31 2021-08-27 Tcl科技集团股份有限公司 量子点薄膜的制备方法和量子点发光二极管的制备方法
US11957037B2 (en) * 2019-02-20 2024-04-09 Sharp Kabushiki Kaisha Method for manufacturing light-emitting device
CN109935614B (zh) * 2019-04-09 2021-10-26 南京大学 基于深硅刻蚀模板量子点转移工艺的微米全色qled阵列器件及其制备方法
CN110137387B (zh) 2019-05-16 2021-11-16 京东方科技集团股份有限公司 纳米粒子层图案化的方法、量子点发光器件及显示装置
CN112018250B (zh) * 2019-05-31 2021-12-17 京东方科技集团股份有限公司 量子点电致发光器件及制作方法、显示装置
CN110459691B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN113140683B (zh) * 2020-01-20 2022-10-04 京东方科技集团股份有限公司 一种量子点发光器件及其制备方法、显示面板
WO2021245880A1 (ja) * 2020-06-04 2021-12-09 シャープ株式会社 表示装置、及び、表示装置の製造方法
US11877461B2 (en) * 2020-08-20 2024-01-16 Boe Technology Group Co., Ltd. Light emitting diode device, display panel, display device, and manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807561B1 (ko) * 2007-02-16 2008-03-03 삼성에스디아이 주식회사 도너 기판, 그의 제조방법 및 그를 이용한 유기 전계 발광소자의 제조방법
KR20080062907A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
KR20120048772A (ko) * 2010-11-08 2012-05-16 이혁재 형광 나노복합체를 포함하는 발광 소자
KR20150023849A (ko) * 2012-06-22 2015-03-05 나노시스, 인크. 양자점 필름을 안정화시키기 위한 실리콘 리간드
KR20170073019A (ko) * 2015-12-17 2017-06-28 삼성전자주식회사 감광성 조성물, 이를 제조하기 위한 방법, 및 이로부터 제조된 양자점-폴리머 복합체 패턴

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754396B1 (ko) * 2006-02-16 2007-08-31 삼성전자주식회사 양자점 발광소자 및 그 제조방법
US8308886B2 (en) 2006-07-17 2012-11-13 E I Du Pont De Nemours And Company Donor elements and processes for thermal transfer of nanoparticle layers
WO2008023716A1 (fr) 2006-08-25 2008-02-28 Idemitsu Kosan Co., Ltd. Substrat de transfert pour dispositif d'affichage à électroluminescence organique
KR100825176B1 (ko) 2007-01-26 2008-04-24 삼성전자주식회사 패턴형성용 기판 및 이를 이용한 나노결정 패턴형성 방법
KR20100093858A (ko) * 2009-02-17 2010-08-26 삼성전자주식회사 양자점층 제조 방법 및 이를 적용하여 제조된 양자점 발광소자
KR101652789B1 (ko) * 2009-02-23 2016-09-01 삼성전자주식회사 다중 양자점층을 가지는 양자점 발광소자
KR101822500B1 (ko) 2011-09-06 2018-01-29 삼성전자주식회사 양자점층 제조 방법 및 양자점층을 포함한 양자점 광전자소자
CN104749879A (zh) 2012-06-13 2015-07-01 旭化成电子材料株式会社 功能转印体、功能层的转印方法、封装物以及功能转印膜辊
GB2520384A (en) * 2013-09-13 2015-05-20 Nanoco Technologies Ltd Quantum dot ink formulation for heat transfer printing applications
CN105070849B (zh) * 2015-07-14 2018-09-18 Tcl集团股份有限公司 一种量子点发光二极管及其制备方法
CN105514302B (zh) * 2016-01-26 2017-07-18 京东方科技集团股份有限公司 量子点发光二极管亚像素阵列、其制造方法以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080062907A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
KR100807561B1 (ko) * 2007-02-16 2008-03-03 삼성에스디아이 주식회사 도너 기판, 그의 제조방법 및 그를 이용한 유기 전계 발광소자의 제조방법
KR20120048772A (ko) * 2010-11-08 2012-05-16 이혁재 형광 나노복합체를 포함하는 발광 소자
KR20150023849A (ko) * 2012-06-22 2015-03-05 나노시스, 인크. 양자점 필름을 안정화시키기 위한 실리콘 리간드
KR20170073019A (ko) * 2015-12-17 2017-06-28 삼성전자주식회사 감광성 조성물, 이를 제조하기 위한 방법, 및 이로부터 제조된 양자점-폴리머 복합체 패턴

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Aggregation Control of Quantum Dots through Ion-Mediated Hydrogen Bonding Shielding, ACS Nano, 2012, 6 (6), pp 4973-4983. *
Colloidal quantum dot ligand engineering for high performance solar cells, Energy Environ. Sci, Published on 10 March 2016. *
Influence of Surfactants and Charges on CdSe Quantum Dots, J Clust Sci (2011) 22:405-431. *

Also Published As

Publication number Publication date
EP3410511A1 (en) 2018-12-05
JP2019505946A (ja) 2019-02-28
CN105514302A (zh) 2016-04-20
US10505115B2 (en) 2019-12-10
JP6619002B2 (ja) 2019-12-11
KR102059003B1 (ko) 2019-12-24
EP3410511B1 (en) 2020-06-24
WO2017128737A1 (zh) 2017-08-03
CN105514302B (zh) 2017-07-18
EP3410511A4 (en) 2019-08-07
US20180108841A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
KR102059003B1 (ko) 양자점 발광 다이오드 서브픽셀 어레이, 그 제조 방법 및 디스플레이 디바이스
US11088296B2 (en) Light-emitting diode substrate and manufacturing method thereof, and display device
US10224483B2 (en) Crosslinkable quantum dot and preparing method thereof, array substrate and preparing method thereof
US10504976B2 (en) OLED display device and method of manufacturing the same
KR100974569B1 (ko) 발광장치, 액정 표시장치 및 이들의 제조방법
KR101957147B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP7011149B2 (ja) 表示装置及びその製造方法
US20090121982A1 (en) Organic light emitting diode display and method for manufacturing the same
KR20150042367A (ko) 유기전계 발광소자 및 이의 제조 방법
US20140203245A1 (en) Active Matrix Organic Light Emitting Diode Display Having Variable Optical Path Length for Microcavity
WO2015043269A1 (zh) Oled像素结构和oled显示装置
EP3799139B1 (en) Display device
US7897975B2 (en) Light emitting display device and method for fabricating the same
KR20040017152A (ko) 유기전계 발광소자와 그 제조방법
EP2680073B1 (en) Method of manufacturing an organic light-emitting diode display panel
KR20200076995A (ko) 박막 트랜지스터 및 이를 이용한 표시패널
JP3746046B2 (ja) 有機電界発光素子とその製造方法
KR102096887B1 (ko) 유기발광 표시장치 및 그것의 제조 방법
WO2015043083A1 (zh) 阵列基板及其制作方法和显示装置
TWI233759B (en) Organic light-emitting diode element and manufacturing method thereof
KR20100000408A (ko) 유기발광다이오드 표시소자와 그 제조방법
KR101481665B1 (ko) 발광 표시 패널 및 그의 제조 방법
KR20160139635A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20040008847A (ko) 유기전계 발광소자와 그 제조방법
KR101818255B1 (ko) 유기전계 발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant